datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

MSP430F133IRTDR

器件型号:MSP430F133IRTDR
器件类别:半导体    嵌入式处理器和控制器    微控制器-MCU    16位微控制器-MCU   
厂商名称:Texas Instruments
厂商官网:http://www.ti.com/
标准:
下载文档

器件描述

16-Bit Ultra-Low-Power Microcontroller, 8kB Flash, 256B RAM, 12 bit ADC, USART 64-VQFN -40 to 85

参数

产品属性属性值
Package GroupLQFP,TQFP,VQFN
SPI1
Operating Temperature Range(C)-40 to 85
Comparator Channels (#)2
UART1
FeaturesN/A
ADC12-bit SAR
GPIO Pins(#)48
Bootloader (BSL)UART
Non-volatile Memory (KB)8
Approx. Price (US$)3.00 | 1ku
Special I/ON/A
FeaturedNA
RAM(KB)0.25
I2C0
USBNo

MSP430F133IRTDR器件文档内容

                                                                       MSP430x13x, MSP430x14x, MSP430x14x1
                                                                            MIXED SIGNAL MICROCONTROLLER

D Low Supply-Voltage Range, 1.8 V . . . 3.6 V                                                                SLAS272F - JULY 2000 - REVISED JUNE 2004
D Ultralow-Power Consumption:
                                                                        D Serial Communication Interface (USART),
     - Active Mode: 280 A at 1 MHz, 2.2V
     - Standby Mode: 1.6 A                                                   Functions as Asynchronous UART or
     - Off Mode (RAM Retention): 0.1 A                                       Synchronous SPI Interface
                                                                              - Two USARTs (USART0, USART1) --
D Five Power-Saving Modes
D Wake-Up From Standby Mode in less                                              MSP430x14x(1) Devices
                                                                              - One USART (USART0) -- MSP430x13x
     than 6 s
                                                                                 Devices
D 16-Bit RISC Architecture,
                                                                        D Family Members Include:
     125-ns Instruction Cycle Time
                                                                              - MSP430F133:
D 12-Bit A/D Converter With Internal                                                     8KB+256B Flash Memory,
                                                                                         256B RAM
     Reference, Sample-and-Hold and Autoscan
     Feature                                                                  - MSP430F135:
                                                                                         16KB+256B Flash Memory,
D 16-Bit Timer_B With Seven                                                              512B RAM

     Capture/Compare-With-Shadow Registers                                    - MSP430F147, MSP430F1471:
                                                                                         32KB+256B Flash Memory,
D 16-Bit Timer_A With Three                                                              1KB RAM

     Capture/Compare Registers                                                - MSP430F148, MSP430F1481:
                                                                                         48KB+256B Flash Memory,
D On-Chip Comparator                                                                     2KB RAM
D Serial Onboard Programming,
                                                                              - MSP430F149, MSP430F1491:
     No External Programming Voltage Needed                                              60KB+256B Flash Memory,
     Programmable Code Protection by Security                                            2KB RAM
     Fuse
                                                                        D Available in 64-Pin Quad Flat Pack (QFP)

                                                                              and 64-pin QFN

                                                                        D For Complete Module Descriptions, See the

                                                                              MSP430x1xx Family User's Guide,
                                                                              Literature Number SLAU049

                                                                        The MSP430F14x1 devices are identical to the MSP430F14x
                                                                         devices with the exception that the ADC12 module is not
                                                                         implemented.

description

The Texas Instruments MSP430 family of ultralow-power microcontrollers consist of several devices featuring
different sets of peripherals targeted for various applications. The architecture, combined with five low power
modes is optimized to achieve extended battery life in portable measurement applications. The device features
a powerful 16-bit RISC CPU, 16-bit registers, and constant generators that attribute to maximum code efficiency.
The digitally controlled oscillator (DCO) allows wake-up from low-power modes to active mode in less than 6 s.

The MSP430x13x and the MSP430x14x(1) series are microcontroller configurations with two built-in 16-bit
timers, a fast 12-bit A/D converter (not implemented on the MSP430F14x1 devices), one or two universal serial
synchronous/asynchronous communication interfaces (USART), and 48 I/O pins.

Typical applications include sensor systems that capture analog signals, convert them to digital values, and
process and transmit the data to a host system. The timers make the configurations ideal for industrial control
applications such as ripple counters, digital motor control, EE-meters, hand-held meters, etc. The hardware
multiplier enhances the performance and offers a broad code and hardware-compatible family solution.

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date.         Copyright  2000 - 2004, Texas Instruments Incorporated
Products conform to specifications per the terms of Texas Instruments
standard warranty. Production processing does not necessarily include
testing of all parameters.

                                                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265       1
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

                                              AVAILABLE OPTIONS

                                              PACKAGED DEVICES

          TA      PLASTIC 64-PIN QFP          PLASTIC 64-PIN QFP                                                       PLASTIC 64-PIN QFN
   -40C to 85C             (PM)                       (PAG)                                                                     (RTD)

                  MSP430F133IPM               MSP430F133IPAG                                                             MSP430F133IRTD
                  MSP430F135IPM               MSP430F135IPAG                                                             MSP430F135IRTD
                  MSP430F147IPM               MSP430F147IPAG                                                             MSP430F147IRTD
                  MSP430F1471IPM              MSP430F148IPAG                                                            MSP430F1471IRTD
                  MSP430F148IPM               MSP430F149IPAG                                                             MSP430F148IRTD
                  MSP430F1481IPM                                                                                        MSP430F1481IRTD
                  MSP430F149IPM                                                                                          MSP430F149IRTD
                  MSP430F1491IPM                                                                                        MSP430F1491IRTD

pin designation, MSP430F133, MSP430F135

                                              PM, PAG, RTD PACKAGE
                                                       (TOP VIEW)
                                             AVCC
                                                DVSS
                                                     AVSS
                                                        P6.2/A2
                                                             P6.1/A1
                                                                 P6.0/A0
                                                                     RST/NMI
                                                                         TCK
                                                                             TMS
                                                                                 TDI/TCLK
                                                                                      TDO/TDI
                                                                                          XT2IN
                                                                                              XT2OUT
                                                                                                  P5.7/TBOUTH
                                                                                                       P5.6/ACLK
                                                                                                          P5.5/SMCLK

               DVCC                          64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49                           P5.4/MCLK
            P6.3/A3                                                                                                    P5.3
            P6.4/A4                       1                                                 48                         P5.2
            P6.5/A5                                                                                                    P5.1
            P6.6/A6                       2                                                 47                         P5.0
            P6.7/A7                                                                                                    P4.7/TBCLK
                                          3                                                 46                         P4.6
              VREF+                                                                                                    P4.5
                  XIN                     4                                                 45                         P4.4
                                                                                                                       P4.3
              XOUT                        5                                                 44                         P4.2/TB2
            VeREF+                                                                                                     P4.1/TB1
   VREF-/VeREF-                           6                                                 43                         P4.0/TB0
      P1.0/TACLK                                                                                                       P3.7
          P1.1/TA0                        7                                                 42                         P3.6
          P1.2/TA1                                                                                                     P3.5/URXD0
          P1.3/TA2                        8                                                 41
     P1.4/SMCLK
                                          9                                                 40

                                          10                                                39

                                          11                                                38

                                          12                                                37

                                          13                                                36

                                          14                                                35

                                          15                                                34

                                          16                                                33
                                             17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

                                             P1.5/TA0
                                                 P1.6/TA1
                                                     P1.7/TA2
                                                         P2.0/ACLK
                                                             P2.1/TAINCLK
                                                                  P2.2/CAOUT/TA0
                                                                      P2.3/CA0/TA1
                                                                          P2.4/CA1/TA2
                                                                              P2.5/Rosc
                                                                                  P2.6/ADC12CLK
                                                                                      P2.7/TA0
                                                                                          P3.0/STE0
                                                                                              P3.1/SIMO0
                                                                                                  P3.2/SOMI0
                                                                                                       P3.3/UCLK0
                                                                                                           P3.4/UTXD0

2                                              POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                        MSP430x13x, MSP430x14x, MSP430x14x1
                             MIXED SIGNAL MICROCONTROLLER

                                                                      SLAS272F - JULY 2000 - REVISED JUNE 2004

pin designation, MSP430F147, MSP430F148, MSP430F149

                        PM, PAG, RTD PACKAGE
                                 (TOP VIEW)
                       AVCC
                          DVSS
                               AVSS
                                  P6.2/A2
                                       P6.1/A1
                                           P6.0/A0
                                               RST/NMI
                                                   TCK
                                                       TMS
                                                           TDI/TCLK
                                                                TDO/TDI
                                                                    XT2IN
                                                                        XT2OUT
                                                                            P5.7/TBOUTH
                                                                                 P5.6/ACLK
                                                                                    P5.5/SMCLK

            DVCC       64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49                           P5.4/MCLK
         P6.3/A3                                                                                 P5.3/UCLK1
         P6.4/A4    1                                                 48                         P5.2/SOMI1
         P6.5/A5                                                                                 P5.1/SIMO1
         P6.6/A6    2                                                 47                         P5.0/STE1
         P6.7/A7                                                                                 P4.7/TBCLK
                    3                                                 46                         P4.6/TB6
           VREF+                                                                                 P4.5/TB5
               XIN  4                                                 45                         P4.4/TB4
                                                                                                 P4.3/TB3
           XOUT     5                                                 44                         P4.2/TB2
         VeREF+                                                                                  P4.1/TB1
VREF-/VeREF-        6                                                 43                         P4.0/TB0
   P1.0/TACLK                                                                                    P3.7/URXD1
       P1.1/TA0     7                                                 42                         P3.6/UTXD1
       P1.2/TA1                                                                                  P3.5/URXD0
       P1.3/TA2     8                                                 41
  P1.4/SMCLK
                    9                                                 40

                    10                                                39

                    11                                                38

                    12                                                37

                    13                                                36

                    14                                                35

                    15                                                34

                    16                                                33
                       17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

                       P1.5/TA0
                           P1.6/TA1
                               P1.7/TA2
                                   P2.0/ACLK
                                       P2.1/TAINCLK
                                            P2.2/CAOUT/TA0
                                                P2.3/CA0/TA1
                                                    P2.4/CA1/TA2
                                                        P2.5/Rosc
                                                            P2.6/ADC12CLK
                                                                P2.7/TA0
                                                                    P3.0/STE0
                                                                        P3.1/SIMO0
                                                                            P3.2/SOMI0
                                                                                 P3.3/UCLK0
                                                                                     P3.4/UTXD0

                         POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                         3
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

pin designation, MSP430F1471, MSP430F1481, MSP430F1491

                                                                                    PM, RTD PACKAGE
                                                                                          (TOP VIEW)
                       AVCC
                          DVSS
                               AVSS
                                  P6.2
                                       P6.1
                                           P6.0
                                               RST/NMI
                                                   TCK
                                                       TMS
                                                           TDI/TCLK
                                                                TDO/TDI
                                                                    XT2IN
                                                                        XT2OUT
                                                                            P5.7/TBOUTH
                                                                                 P5.6/ACLK
                                                                                    P5.5/SMCLK

            DVCC       64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49                                    P5.4/MCLK
              P6.3                                                                                        P5.3/UCLK1
              P6.4  1                                                                                 48  P5.2/SOMI1
              P6.5                                                                                        P5.1/SIMO1
              P6.6  2                                                                                 47  P5.0/STE1
              P6.7                                                                                        P4.7/TBCLK
                    3                                                                                 46  P4.6/TB6
       Reserved                                                                                           P4.5/TB5
               XIN  4                                                                                 45  P4.4/TB4
                                                                                                          P4.3/TB3
            XOUT    5                                                                                 44  P4.2/TB2
            DVSS                                                                                          P4.1/TB1
            DVSS    6                                                                                 43  P4.0/TB0
   P1.0/TACLK                                                                                             P3.7/URXD1
        P1.1/TA0    7                                                                                 42  P3.6/UTXD1
        P1.2/TA1                                                                                          P3.5/URXD0
        P1.3/TA2    8                                                                                 41
   P1.4/SMCLK
                    9                                                                                 40

                    10                                                                                39

                    11                                                                                38

                    12                                                                                37

                    13                                                                                36

                    14                                                                                35

                    15                                                                                34

                    16                                                                                33
                       17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

                       P1.5/TA0
                           P1.6/TA1
                               P1.7/TA2
                                   P2.0/ACLK
                                       P2.1/TAINCLK
                                            P2.2/CAOUT/TA0
                                                P2.3/CA0/TA1
                                                    P2.4/CA1/TA2
                                                        P2.5/Rosc

                                                            P2.6
                                                                P2.7/TA0
                                                                    P3.0/STE0
                                                                        P3.1/SIMO0
                                                                            P3.2/SOMI0
                                                                                 P3.3/UCLK0
                                                                                     P3.4/UTXD0

4                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                                  MSP430x13x, MSP430x14x, MSP430x14x1
                                                                                                       MIXED SIGNAL MICROCONTROLLER

                                                                                                                                  SLAS272F - JULY 2000 - REVISED JUNE 2004

functional block diagrams

MSP430x13x                                        DVCC DVSS AVCC AVSS RST/NMI                               P1 P2 P3 P4 P5 P6

                             XIN XOUT

                                                                                                            8          8  8             8  88

    ROSC    Oscillator                 ACLK 16KB Flash          512B RAM ADC12                              I/O Port 1/2  I/O Port 3/4     I/O Port 5/6
    XT2IN                              SMCLK 8KB Flash                                                        16 I/Os,      16 I/Os          16 I/Os
XT2OUT      System                                                                                              with
              Clock                                             256B RAM   12-Bit                             Interrupt
       TMS                                                                                                   Capability
       TCK                                                                 8 Channels
TDI/TCLK
TDO/TDI                                                                   <10s Conv.

            MCLK

                                       Test MAB,M1A6BB,it16-Bit                                     MAB,
                                       JTAG                                                          4 Bit
                                                                                                     MCB
                 CPU                   Emulation
            Incl. 16 Reg.                Module                                                   Bus
                                                                                                  Conv
                                                  MDBM, D1B6 ,B1it6-Bit                                                   MDB, 8 Bit

            4

                                                                Watchdog   Timer_B3     Timer_A3            POR           Comparator         USART0
                                                                  Timer                 3 CC Reg                                A
                                                                           3 CC Reg                                                        UART Mode
                                                                15/16-Bit   Shadow                                                          SPI Mode

                                                                              Reg

MSP430x14x                                        DVCC DVSS AVCC AVSS RST/NMI                               P1 P2 P3 P4 P5 P6

                             XIN XOUT

                                                                                                            8          8  8             8  88

    ROSC    Oscillator                 ACLK 60KB Flash          2KB RAM       ADC12                         I/O Port 1/2  I/O Port 3/4     I/O Port 5/6
    XT2IN                              SMCLK 48KB Flash         2KB RAM                                       16 I/Os,      16 I/Os          16 I/Os
XT2OUT      System                                             1KB RAM        12-Bit                            with
              Clock                                 32KB Flash             8 Channels                         Interrupt
       TMS                                                                 <10s Conv.                       Capability
       TCK
TDI/TCLK    MCLK
TDO/TDI
                                       Test MAB,M1A6BB,it16-Bit                                   MAB,
                                       JTAG                                                       4 Bit

                 CPU                                                                              MCB
            Incl. 16 Reg.
                                       Emulation
                                         Module   MDBM, D1B6 ,B1it6-Bit                           Bus                     MDB, 8 Bit
                                                                                                  Conv

                     4                                          Watchdog   Timer_B7     Timer_A3            POR           Comparator       USART0        USART1
                                                                  Timer                 3 CC Reg                                A
             Hardware                                                      7 CC Reg
              Multiplier                                        15/16-Bit   Shadow                                                         UART Mode UART Mode
                                                                                                                                            SPI Mode SPI Mode
            MPY, MPYS                                                         Reg
            MAC,MACS

                                                                         POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                            5
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

functional block diagrams (continued)

MSP430x14x1                                       DVCC DVSS AVCC AVSS RST/NMI                         P1 P2 P3 P4 P5 P6

                             XIN XOUT

                                                                                                      8                8  8             8  88

       ROSC    Oscillator              ACLK 60KB Flash          2KB RAM                               I/O Port 1/2        I/O Port 3/4     I/O Port 5/6
       XT2IN                           SMCLK 48KB Flash         2KB RAM                                 16 I/Os,            16 I/Os          16 I/Os
    XT2OUT      System                                          1KB RAM                                    with
                 Clock                              32KB Flash                                          Interrupt
          TMS                                                                                          Capability
          TCK
   TDI/TCLK    MCLK
    TDO/TDI
                                       Test MAB,M1A6BB,it16-Bit                                MAB,
                                       JTAG                                                    4 Bit

                    CPU                                                                        MCB
               Incl. 16 Reg.
                                       Emulation
                                         Module   MDBM, D1B6 ,B1it6-Bit                        Bus                        MDB, 8 Bit
                                                                                               Conv

                        4                                       Watchdog   Timer_B7  Timer_A3         POR                 Comparator       USART0        USART1
                                                                  Timer              3 CC Reg                                   A
                Hardware                                                   7 CC Reg
                 Multiplier                                     15/16-Bit   Shadow                                                         UART Mode UART Mode
                                                                                                                                            SPI Mode SPI Mode
               MPY, MPYS                                                      Reg
               MAC,MACS

6                                                                         POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                             MSP430x13x, MSP430x14x, MSP430x14x1
                                  MIXED SIGNAL MICROCONTROLLER

                                                                           SLAS272F - JULY 2000 - REVISED JUNE 2004

                             Terminal Functions

MSP430x13x, MSP430x14x

      TERMINAL          I/O  DESCRIPTION

NAME               NO.

AVCC               64           Analog supply voltage, positive terminal. Supplies the analog portion of the analog-to-digital converter.
                                Analog supply voltage, negative terminal. Supplies the analog portion of the analog-to-digital converter.
AVSS               62           Digital supply voltage, positive terminal. Supplies all digital parts.
                                Digital supply voltage, negative terminal. Supplies all digital parts.
DVCC               1    I/O General-purpose digital I/O pin/Timer_A, clock signal TACLK input
                        I/O General-purpose digital I/O pin/Timer_A, capture: CCI0A input, compare: Out0 output/BSL transmit
DVSS               63   I/O General-purpose digital I/O pin/Timer_A, capture: CCI1A input, compare: Out1 output
                        I/O General-purpose digital I/O pin/Timer_A, capture: CCI2A input, compare: Out2 output
P1.0/TACLK         12   I/O General-purpose digital I/O pin/SMCLK signal output
                        I/O General-purpose digital I/O pin/Timer_A, compare: Out0 output
P1.1/TA0           13   I/O General-purpose digital I/O pin/Timer_A, compare: Out1 output
                        I/O General-purpose digital I/O pin/Timer_A, compare: Out2 output/
P1.2/TA1           14   I/O General-purpose digital I/O pin/ACLK output
                        I/O General-purpose digital I/O pin/Timer_A, clock signal at INCLK
P1.3/TA2           15   I/O General-purpose digital I/O pin/Timer_A, capture: CCI0B input/Comparator_A output/BSL receive
                        I/O General-purpose digital I/O pin/Timer_A, compare: Out1 output/Comparator_A input
P1.4/SMCLK         16   I/O General-purpose digital I/O pin/Timer_A, compare: Out2 output/Comparator_A input
                        I/O General-purpose digital I/O pin/input for external resistor defining the DCO nominal frequency
P1.5/TA0           17   I/O General-purpose digital I/O pin/conversion clock 12-bit ADC
                        I/O General-purpose digital I/O pin/Timer_A, compare: Out0 output
P1.6/TA1           18   I/O General-purpose digital I/O pin/slave transmit enable USART0/SPI mode
                        I/O General-purpose digital I/O pin/slave in/master out of USART0/SPI mode
P1.7/TA2           19   I/O General-purpose digital I/O pin/slave out/master in of USART0/SPI mode
                        I/O General-purpose digital I/O/USART0 clock: external input - UART or SPI mode, output SPI mode
P2.0/ACLK          20   I/O General-purpose digital I/O pin/transmit data out USART0/UART mode
                        I/O General-purpose digital I/O pin/receive data in USART0/UART mode
P2.1/TAINCLK       21   I/O General-purpose digital I/O pin/transmit data out USART1/UART mode
                        I/O General-purpose digital I/O pin/receive data in USART1/UART mode
P2.2/CAOUT/TA0 22       I/O General-purpose digital I/O pin/Timer_B, capture: CCI0A or CCI0B input, compare: Out0 output
                        I/O General-purpose digital I/O pin/Timer_B, capture: CCI1A or CCI1B input, compare: Out1 output
P2.3/CA0/TA1       23   I/O General-purpose digital I/O pin/Timer_B, capture: CCI2A or CCI2B input, compare: Out2 output
                        I/O General-purpose digital I/O pin/Timer_B, capture: CCI3A or CCI3B input, compare: Out3 output
P2.4/CA1/TA2       24   I/O General-purpose digital I/O pin/Timer_B, capture: CCI4A or CCI4B input, compare: Out4 output
                        I/O General-purpose digital I/O pin/Timer_B, capture: CCI5A or CCI5B input, compare: Out5 output
P2.5/ROSC          25   I/O General-purpose digital I/O pin/Timer_B, capture: CCI6A or CCI6B input, compare: Out6 output
                        I/O General-purpose digital I/O pin/Timer_B, clock signal TBCLK input
P2.6/ADC12CLK 26        I/O General-purpose digital I/O pin/slave transmit enable USART1/SPI mode
                        I/O General-purpose digital I/O pin/slave in/master out of USART1/SPI mode
P2.7/TA0           27   I/O General-purpose digital I/O pin/slave out/master in of USART1/SPI mode
                        I/O General-purpose digital I/O pin/USART1 clock: external input - UART or SPI mode, output SPI mode
P3.0/STE0          28   I/O General-purpose digital I/O pin/main system clock MCLK output
                        I/O General-purpose digital I/O pin/submain system clock SMCLK output
P3.1/SIMO0         29

P3.2/SOMI0         30

P3.3/UCLK0         31

P3.4/UTXD0         32

P3.5/URXD0         33

P3.6/UTXD1         34

P3.7/URXD1         35

P4.0/TB0           36

P4.1/TB1           37

P4.2/TB2           38

P4.3/TB3           39

P4.4/TB4           40

P4.5/TB5           41

P4.6/TB6           42

P4.7/TBCLK         43

P5.0/STE1          44

P5.1/SIMO1         45

P5.2/SOMI1         46

P5.3/UCLK1         47

P5.4/MCLK          48

P5.5/SMCLK         49

14x devices only

                              POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                                  7
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

                                          Terminal Functions (Continued)

MSP430x13x, MSP430x14x (continued)

       TERMINAL       I/O                 DESCRIPTION

     NAME        NO.

P5.6/ACLK        50   I/O General-purpose digital I/O pin/auxiliary clock ACLK output
                      I/O General-purpose digital I/O pin/switch all PWM digital output ports to high impedance - Timer_B7: TB0 to
P5.7/TBOUTH      51
                              TB6
P6.0/A0          59   I/O General-purpose digital I/O pin/analog input a0 12-bit ADC
                      I/O General-purpose digital I/O pin/analog input a1 12-bit ADC
P6.1/A1          60   I/O General-purpose digital I/O pin/analog input a2 12-bit ADC
                      I/O General-purpose digital I/O pin/analog input a3 12-bit ADC
P6.2/A2          61   I/O General-purpose digital I/O pin/analog input a4 12-bit ADC
                      I/O General-purpose digital I/O pin/analog input a5 12-bit ADC
P6.3/A3          2    I/O General-purpose digital I/O pin/analog input a6 12-bit ADC
                      I/O General-purpose digital I/O pin/analog input a7 12-bit ADC
P6.4/A4          3
                       I Reset input, nonmaskable interrupt input port, or bootstrap loader start (in Flash devices).
P6.5/A5          4     I Test clock. TCK is the clock input port for device programming test and bootstrap loader start (in Flash

P6.6/A6          5            devices).
                       I Test data input or test clock input. The device protection fuse is connected to TDI/TCLK.
P6.7/A7          6    I/O Test data output port. TDO/TDI data output or programming data input terminal
                       I Test mode select. TMS is used as an input port for device programming and test.
RST/NMI          58    I Input for an external reference voltage to the ADC
                      O Output of positive terminal of the reference voltage in the ADC
TCK              57    I Negative terminal for the ADC's reference voltage for both sources, the internal reference voltage, or an

TDI/TCLK         55           external applied reference voltage
                       I Input port for crystal oscillator XT1. Standard or watch crystals can be connected.
TDO/TDI          54   O Output terminal of crystal oscillator XT1
                       I Input port for crystal oscillator XT2. Only standard crystals can be connected.
TMS              56   O Output terminal of crystal oscillator XT2
                      NA QFN package pad connection to DVSS recommended.
VeREF+           10

VREF+            7

VREF-/VeREF- 11

XIN              8

XOUT             9

XT2IN            53

XT2OUT           52

QFN Pad          NA

8                                          POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                          MSP430x13x, MSP430x14x, MSP430x14x1
                               MIXED SIGNAL MICROCONTROLLER

                                                                        SLAS272F - JULY 2000 - REVISED JUNE 2004

                          Terminal Functions

MSP430x14x1

      TERMINAL       I/O  DESCRIPTION

      NAME      NO.

AVCC            64           Analog supply voltage, positive terminal.
                             Analog supply voltage, negative terminal.
AVSS            62           Digital supply voltage, positive terminal. Supplies all digital parts.
                             Digital supply voltage, negative terminal. Supplies all digital parts.
DVCC            1    I/O General-purpose digital I/O pin/Timer_A, clock signal TACLK input
                     I/O General-purpose digital I/O pin/Timer_A, capture: CCI0A input, compare: Out0 output/BSL transmit
DVSS            63   I/O General-purpose digital I/O pin/Timer_A, capture: CCI1A input, compare: Out1 output
                     I/O General-purpose digital I/O pin/Timer_A, capture: CCI2A input, compare: Out2 output
P1.0/TACLK      12   I/O General-purpose digital I/O pin/SMCLK signal output
                     I/O General-purpose digital I/O pin/Timer_A, compare: Out0 output
P1.1/TA0        13   I/O General-purpose digital I/O pin/Timer_A, compare: Out1 output
                     I/O General-purpose digital I/O pin/Timer_A, compare: Out2 output
P1.2/TA1        14   I/O General-purpose digital I/O pin/ACLK output
                     I/O General-purpose digital I/O pin/Timer_A, clock signal at INCLK
P1.3/TA2        15   I/O General-purpose digital I/O pin/Timer_A, capture: CCI0B input/Comparator_A output/BSL receive
                     I/O General-purpose digital I/O pin/Timer_A, compare: Out1 output/Comparator_A input
P1.4/SMCLK      16   I/O General-purpose digital I/O pin/Timer_A, compare: Out2 output/Comparator_A input
                     I/O General-purpose digital I/O pin/input for external resistor defining the DCO nominal frequency
P1.5/TA0        17   I/O General-purpose digital I/O pin
                     I/O General-purpose digital I/O pin/Timer_A, compare: Out0 output
P1.6/TA1        18   I/O General-purpose digital I/O pin/slave transmit enable USART0/SPI mode
                     I/O General-purpose digital I/O pin/slave in/master out of USART0/SPI mode
P1.7/TA2        19   I/O General-purpose digital I/O pin/slave out/master in of USART0/SPI mode
                     I/O General-purpose digital I/O/USART0 clock: external input - UART or SPI mode, output SPI mode
P2.0/ACLK       20   I/O General-purpose digital I/O pin/transmit data out USART0/UART mode
                     I/O General-purpose digital I/O pin/receive data in USART0/UART mode
P2.1/TAINCLK    21   I/O General-purpose digital I/O pin/transmit data out USART1/UART mode
                     I/O General-purpose digital I/O pin/receive data in USART1/UART mode
P2.2/CAOUT/TA0 22    I/O General-purpose digital I/O pin/Timer_B, capture: CCI0A or CCI0B input, compare: Out0 output
                     I/O General-purpose digital I/O pin/Timer_B, capture: CCI1A or CCI1B input, compare: Out1 output
P2.3/CA0/TA1    23   I/O General-purpose digital I/O pin/Timer_B, capture: CCI2A or CCI2B input, compare: Out2 output
                     I/O General-purpose digital I/O pin/Timer_B, capture: CCI3A or CCI3B input, compare: Out3 output
P2.4/CA1/TA2    24   I/O General-purpose digital I/O pin/Timer_B, capture: CCI4A or CCI4B input, compare: Out4 output
                     I/O General-purpose digital I/O pin/Timer_B, capture: CCI5A or CCI5B input, compare: Out5 output
P2.5/ROSC       25   I/O General-purpose digital I/O pin/Timer_B, capture: CCI6A or CCI6B input, compare: Out6 output
                     I/O General-purpose digital I/O pin/Timer_B, clock signal TBCLK input
P2.6            26   I/O General-purpose digital I/O pin/slave transmit enable USART1/SPI mode
                     I/O General-purpose digital I/O pin/slave in/master out of USART1/SPI mode
P2.7/TA0        27   I/O General-purpose digital I/O pin/slave out/master in of USART1/SPI mode
                     I/O General-purpose digital I/O pin/USART1 clock: external input - UART or SPI mode, output SPI mode
P3.0/STE0       28   I/O General-purpose digital I/O pin/main system clock MCLK output
                     I/O General-purpose digital I/O pin/submain system clock SMCLK output
P3.1/SIMO0      29

P3.2/SOMI0      30

P3.3/UCLK0      31

P3.4/UTXD0      32

P3.5/URXD0      33

P3.6/UTXD1      34

P3.7/URXD1      35

P4.0/TB0        36

P4.1/TB1        37

P4.2/TB2        38

P4.3/TB3        39

P4.4/TB4        40

P4.5/TB5        41

P4.6/TB6        42

P4.7/TBCLK      43

P5.0/STE1       44

P5.1/SIMO1      45

P5.2/SOMI1      46

P5.3/UCLK1      47

P5.4/MCLK       48

P5.5/SMCLK      49

                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                       9
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

                                          Terminal Functions (Continued)

MSP430x14x1 (continued)

       TERMINAL       I/O                 DESCRIPTION

      NAME       NO.

P5.6/ACLK        50   I/O General-purpose digital I/O pin/auxiliary clock ACLK output
                      I/O General-purpose digital I/O pin/switch all PWM digital output ports to high impedance - Timer_B7: TB0 to
P5.7/TBOUTH      51
                              TB6
P6.0             59   I/O General-purpose digital I/O pin
                      I/O General-purpose digital I/O pin
P6.1             60   I/O General-purpose digital I/O pin
                      I/O General-purpose digital I/O pin
P6.2             61   I/O General-purpose digital I/O pin
                      I/O General-purpose digital I/O pin
P6.3             2    I/O General-purpose digital I/O pin
                      I/O General-purpose digital I/O pin
P6.4             3
                       I Reset input, nonmaskable interrupt input port, or bootstrap loader start (in Flash devices).
P6.5             4     I Test clock. TCK is the clock input port for device programming test and bootstrap loader start (in Flash

P6.6             5            devices).
                       I Test data input or test clock input. The device protection fuse is connected to TDI/TCLK.
P6.7             6    I/O Test data output port. TDO/TDI data output or programming data input terminal
                       I Test mode select. TMS is used as an input port for device programming and test.
RST/NMI          58    I Connect to DVSS

TCK              57           Reserved, do not connect externally
                       I Connect to DVSS
TDI/TCLK         55    I Input port for crystal oscillator XT1. Standard or watch crystals can be connected.
                      O Output terminal of crystal oscillator XT1
TDO/TDI          54    I Input port for crystal oscillator XT2. Only standard crystals can be connected.
                      O Output terminal of crystal oscillator XT2
TMS              56   NA QFN package pad connection to DVSS recommended.

DVSS             10

Reserved         7

DVSS             11

XIN              8

XOUT             9

XT2IN            53

XT2OUT           52

QFN Pad          NA

10                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                             MSP430x13x, MSP430x14x, MSP430x14x1
                                                                  MIXED SIGNAL MICROCONTROLLER

                                                                                   SLAS272F - JULY 2000 - REVISED JUNE 2004

short-form description                                                             Program Counter        PC/R0

CPU                                                                                Stack Pointer          SP/R1

       The MSP430 CPU has a 16-bit RISC architecture                               Status Register        SR/CG1/R2
       that is highly transparent to the application. All
       operations, other than program-flow instructions,                           Constant Generator     CG2/R3
       are performed as register operations in conjunc-
       tion with seven addressing modes for source                                 General-Purpose Register R4
       operand and four addressing modes for destina-
       tion operand.                                                               General-Purpose Register R5

       The CPU is integrated with 16 registers that                                General-Purpose Register R6
       provide reduced instruction execution time. The                             General-Purpose Register R7
       register-to-register operation execution time is
       one cycle of the CPU clock.                                                 General-Purpose Register R8

       Four of the registers, R0 to R3, are dedicated as                           General-Purpose Register R9
       program counter, stack pointer, status register,
       and constant generator respectively. The remain-                            General-Purpose Register R10
       ing registers are general-purpose registers.                                General-Purpose Register R11

       Peripherals are connected to the CPU using data,                            General-Purpose Register R12
       address, and control buses, and can be handled
       with all instructions.                                                      General-Purpose Register R13

instruction set                                                                    General-Purpose Register R14

       The instruction set consists of 51 instructions with                        General-Purpose Register R15
       three formats and seven address modes. Each
       instruction can operate on word and byte data.
       Table 1 shows examples of the three types of
       instruction formats; the address modes are listed
       in Table 2.

                                   Table 1. Instruction Word Formats

Dual operands, source-destination                 e.g. ADD R4,R5                   R4 + R5 ---> R5
Single operands, destination only                 e.g. CALL R8                     PC -->(TOS), R8--> PC
Relative jump, un/conditional                     e.g. JNE                         Jump-on-equal bit = 0

                                   Table 2. Address Mode Descriptions

ADDRESS MODE S D                     SYNTAX                        EXAMPLE                OPERATION
                                                                 MOV R10,R11             R10 --> R11
Register            FF               MOV Rs,Rd                 MOV 2(R5),6(R6)      M(2+R5)--> M(6+R6)
                                                                                    M(EDE) --> M(TONI)
Indexed             F F MOV X(Rn),Y(Rm)                      MOV @R10,Tab(R6)      M(MEM) --> M(TCDAT)
                                                              MOV @R10+,R11        M(R10) --> M(Tab+R6)
Symbolic (PC relative) F F         MOV EDE,TONI                 MOV #45,TONI            M(R10) --> R11
                                                                                        R10 + 2--> R10
Absolute            F F MOV &MEM,&TCDAT                                               #45 --> M(TONI)

Indirect            F              MOV @Rn,Y(Rm)

    Indirect        F              MOV @Rn+,Rm
autoincrement

         Immediate  F                MOV #X,TONI
NOTE: S = source
                    D = destination

                                     POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                    11
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

operating modes

       The MSP430 has one active mode and five software selectable low-power modes of operation. An interrupt
       event can wake up the device from any of the five low-power modes, service the request and restore back to
       the low-power mode on return from the interrupt program.

       The following six operating modes can be configured by software:

      D Active mode AM;

            - All clocks are active

      D Low-power mode 0 (LPM0);

            - CPU is disabled
                  ACLK and SMCLK remain active. MCLK is disabled

      D Low-power mode 1 (LPM1);

            - CPU is disabled
                  ACLK and SMCLK remain active. MCLK is disabled
                  DCO's dc-generator is disabled if DCO not used in active mode

      D Low-power mode 2 (LPM2);

            - CPU is disabled
                  MCLK and SMCLK are disabled
                  DCO's dc-generator remains enabled
                  ACLK remains active

      D Low-power mode 3 (LPM3);

            - CPU is disabled
                  MCLK and SMCLK are disabled
                  DCO's dc-generator is disabled
                  ACLK remains active

      D Low-power mode 4 (LPM4);

            - CPU is disabled
                  ACLK is disabled
                  MCLK and SMCLK are disabled
                  DCO's dc-generator is disabled
                  Crystal oscillator is stopped

12   POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                         MSP430x13x, MSP430x14x, MSP430x14x1
                                                              MIXED SIGNAL MICROCONTROLLER

                                                                           SLAS272F - JULY 2000 - REVISED JUNE 2004

interrupt vector addresses

The interrupt vectors and the power-up starting address are located in the address range 0FFFFh - 0FFE0h.
The vector contains the 16-bit address of the appropriate interrupt-handler instruction sequence.

INTERRUPT SOURCE            INTERRUPT FLAG               SYSTEM INTERRUPT  WORD ADDRESS  PRIORITY

           Power-up           WDTIFG                     Reset             0FFFEh        15, highest
        External Reset          KEYV

           Watchdog         (see Note 1)
        Flash memory

        NMI                 NMIIFG (see Notes 1 & 4)     (Non)maskable

        Oscillator Fault    OFIFG (see Notes 1 & 4)      (Non)maskable     0FFFCh        14

Flash memory access violation ACCVIFG (see Notes 1 & 4)  (Non)maskable

Timer_B7 (see Note 5)       TBCCR0 CCIFG (see Note 2)    Maskable          0FFFAh        13

Timer_B7 (see Note 5)        TBCCR1 to 6 CCIFGs,         Maskable          0FFF8h        12
                            TBIFG (see Notes 1 & 2)

        Comparator_A        CAIFG                        Maskable          0FFF6h        11

        Watchdog timer      WDTIFG                       Maskable          0FFF4h        10

        USART0 receive      URXIFG0                      Maskable          0FFF2h        9

        USART0 transmit     UTXIFG0                      Maskable          0FFF0h        8

        ADC12 (see Note 6)  ADC12IFG (see Notes 1 & 2)   Maskable          0FFEEh        7

        Timer_A3            TACCR0 CCIFG (see Note 2)    Maskable          0FFECh        6

        Timer_A3                 TACCR1 CCIFG,           Maskable          0FFEAh        5
                                 TACCR2 CCIFG,
                            TAIFG (see Notes 1 & 2)

I/O port P1 (eight flags)   P1IFG.0 to P1IFG.7           Maskable          0FFE8h        4
                             (see Notes 1 & 2)

        USART1 receive      URXIFG1                      Maskable          0FFE6h        3

        USART1 transmit     UTXIFG1                                        0FFE4h        2

I/O port P2 (eight flags)   P2IFG.0 to P2IFG.7           Maskable          0FFE2h        1
                             (see Notes 1 & 2)

                                                                           0FFE0h        0, lowest

NOTES:  1. Multiple source flags
        2. Interrupt flags are located in the module.
        3. Nonmaskable: neither the individual nor the general interrupt-enable bit will disable an interrupt event.
        4. (Non)maskable: the individual interrupt-enable bit can disable an interrupt event, but the general-interrupt enable can not disable

            it.
        5. Timer_B7 in MSP430x14x(1) family has 7 CCRs; Timer_B3 in MSP430x13x family has 3 CCRs. In Timer_B3 there are only interrupt

            flags TBCCR0, 1, and 2 CCIFGs and the interrupt-enable bits TBCCTL0, 1, and 2 CCIEs.
        6. ADC12 is not implemented on the 14x1 devices.

                            POST OFFICE BOX 655303 DALLAS, TEXAS 75265                              13
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

special function registers

       Most interrupt and module-enable bits are collected in the lowest address space. Special-function register bits
       not allocated to a functional purpose are not physically present in the device. This arrangement provides simple
       software access.

interrupt enable 1 and 2

    Address        7        6          5        4    3                         2        1          0

    0h       UTXIE0   URXIE0     ACCVIE   NMIIE                                   OFIE     WDTIE

             rw-0     rw-0       rw-0     rw-0                                    rw-0     rw-0

        WDTIE:        Watchdog-timer interrupt enable. Inactive if watchdog mode is selected. Active if watchdog
                      timer is configured in interval timer mode.
        OFIE:         Oscillator-fault-interrupt enable
        NMIIE:        Nonmaskable-interrupt enable
        ACCVIE:       Flash access violation interrupt enable
        URXIE0:       USART0: UART and SPI receive-interrupt enable
        UTXIE0:       USART0: UART and SPI transmit-interrupt enable

    Address        7        6          5        4    3                         2        1          0

    01h                          UTXIE1   URXIE1

                                 rw-0     rw-0

        URXIE1:       USART1: UART and SPI receive-interrupt enable
        UTXIE1:       USART1: UART and SPI transmit-interrupt enable

interrupt flag register 1 and 2

    Address        7        6          5        4    3                         2        1          0

    02h      UTXIFG0 URXIFG0              NMIIFG                                  OFIFG    WDTIFG

             rw-1     rw-0                rw-0                                    rw-1     rw-(0)

        WDTIFG:       Set on watchdog timer overflow (in watchdog mode) or security key violation. Reset on VCC
                      power up or a reset condition at the RST/NMI pin in reset mode.
        OFIFG:
        NMIIFG:       Flag set on oscillator fault
        URXIFG0:      Set via RST/NMI pin
        UTXIFG0:      USART0: UART and SPI receive flag
                      USART0: UART and SPI transmit flag

    Address        7        6          5        4    3                         2        1          0

    03h                          UTXIFG1 URXIFG1

                                 rw-1     rw-0

        URXIFG1: USART1: UART and SPI receive flag
        UTXIFG1: USART1: UART and SPI transmit flag

14                               POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                        MSP430x13x, MSP430x14x, MSP430x14x1
                                                                             MIXED SIGNAL MICROCONTROLLER

                                                                                               SLAS272F - JULY 2000 - REVISED JUNE 2004

module enable registers 1 and 2

Address           7                  6        5              4          3                   2  1                0

04h               UTXE0  URXE0

                         USPIE0

         rw-0            rw-0

URXE0:                  USART0: UART receive enable
UTXE0:                  USART0: UART transmit enable
USPIE0:                 USART0: SPI (synchronous peripheral interface) transmit and receive enable

Address           7                  6        5              4          3                   2  1                0

05h                                     UTXE1          URXE1
                                                       USPIE1

                                        rw-0           rw-0

URXE1:                  USART1: UART receive enable
UTXE1:                  USART1: UART transmit enable
USPIE1:                 USART1: SPI (synchronous peripheral interface) transmit and receive enable

Legend: rw:              Bit Can Be Read and Written
           rw-0:         Bit Can Be Read and Written. It Is Reset by PUC.
                         SFR Bit Not Present in Device

memory organization

Memory                        Size      MSP430F133        MSP430F135       MSP430F147             MSP430F148       MSP430F149
Main: interrupt vector       Flash                                        MSP430F1471            MSP430F1481      MSP430F1491
Main: code memory            Flash            8KB              16KB
Information memory            Size   0FFFFh - 0FFE0h   0FFFFh - 0FFE0h          32KB                   48KB             60KB
                             Flash   0FFFFh - 0E000h   0FFFFh - 0C000h  0FFFFh - 0FFE0h        0FFFFh - 0FFE0h  0FFFFh - 0FFE0h
Boot memory                   Size                                      0FFFFh - 08000h        0FFFFh - 04000h  0FFFFh - 01100h
                             ROM           256 Byte          256 Byte
RAM                           Size   010FFh - 01000h   010FFh - 01000h        256 Byte               256 Byte         256 Byte
                                                                        010FFh - 01000h        010FFh - 01000h  010FFh - 01000h
Peripherals                  16-bit           1KB               1KB
                              8-bit   0FFFh - 0C00h     0FFFh - 0C00h            1KB                    1KB              1KB
                                                                         0FFFh - 0C00h          0FFFh - 0C00h    0FFFh - 0C00h
                        8-bit SFR          256 Byte          512 Byte
                                       02FFh - 0200h     03FFh - 0200h           1KB                    2KB              2KB
                                                                          05FFh - 0200h          09FFh - 0200h    09FFh - 0200h
                                       01FFh - 0100h     01FFh - 0100h
                                        0FFh - 010h       0FFh - 010h     01FFh - 0100h          01FFh - 0100h    01FFh - 0100h
                                          0Fh - 00h         0Fh - 00h      0FFh - 010h            0FFh - 010h      0FFh - 010h
                                                                             0Fh - 00h              0Fh - 00h        0Fh - 00h

bootstrap loader (BSL)

       The MSP430 bootstrap loader (BSL) enables users to program the flash memory or RAM using a UART serial
       interface. Access to the MSP430 memory via the BSL is protected by user-defined password. For complete
       description of the features of the BSL and its implementation, see the Application report Features of the MSP430
       Bootstrap Loader, Literature Number SLAA089.

                                        BSL Function            PM, PAG & RTD Package Pins
                                        Data Transmit                          13 - P1.1
                                        Data Receive                           22 - P2.2

                                              POST OFFICE BOX 655303 DALLAS, TEXAS 75265                         15
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

flash memory

       The flash memory can be programmed via the JTAG port, the bootstrap loader, or in-system by the CPU. The
       CPU can perform single-byte and single-word writes to the flash memory. Features of the flash memory include:

      D Flash memory has n segments of main memory and two segments of information memory (A and B) of 128

            bytes each. Each segment in main memory is 512 bytes in size.

      D Segments 0 to n may be erased in one step, or each segment may be individually erased.
      D Segments A and B can be erased individually, or as a group with segments 0-n.

            Segments A and B are also called information memory.

      D New devices may have some bytes programmed in the information memory (needed for test during

            manufacturing). The user should perform an erase of the information memory prior to the first use.

      8 KB   16 KB   32 KB   48 KB   60 KB        Segment 0
                                            w/ Interrupt Vectors
    0FFFFh  0FFFFh  0FFFFh  0FFFFh  0FFFFh
                                                  Segment 1
    0FE00h  0FE00h  0FE00h  0FE00h  0FE00h
    0FDFFh  0FDFFh  0FDFFh  0FDFFh  0FDFFh        Segment 2

    0FC00h  0FC00h  0FC00h  0FC00h  0FC00h                                     Main
    0FBFFh  0FBFFh  0FBFFh  0FBFFh  0FBFFh                                     Memory

    0FA00h  0FA00h  0FA00h  0FA00h  0FA00h
    0F9FFh  0F9FFh  0F9FFh  0F9FFh  0F9FFh

    0E400h  0C400h  08400h  04400h  01400h                        Segment n-1  Information
    0E3FFh  0C3FFh  083FFh  043FFh  013FFh                         Segment n   Memory
                                                                   Segment A
    0E200h  0C200h  08200h  04200h  01200h                         Segment B
    0E1FFh  0C1FFh  081FFh  041FFh  011FFh

    0E000h  0C000h  08000h  04000h  01100h
    010FFh  010FFh  010FFh  010FFh  010FFh

    01080h  01080h  01080h  01080h  01080h
    0107Fh  0107Fh  0107Fh  0107Fh  0107Fh

    01000h  01000h  01000h  01000h  01000h

16                   POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                           MSP430x13x, MSP430x14x, MSP430x14x1
                                                                MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                       SLAS272F - JULY 2000 - REVISED JUNE 2004

peripherals

       Peripherals are connected to the CPU through data, address, and control busses and can be handled using
       all instructions. For complete module descriptions, see the MSP430x1xx Family User's Guide, literature number
       SLAU049.

digital I/O

       There are six 8-bit I/O ports implemented--ports P1 through P6:

      D All individual I/O bits are independently programmable.
      D Any combination of input, output, and interrupt conditions is possible.
      D Edge-selectable interrupt input capability for all the eight bits of ports P1 and P2.
      D Read/write access to port-control registers is supported by all instructions.

oscillator and system clock

       The clock system in the MSP430x13x and MSP43x14x(1) family of devices is supported by the basic clock
       module that includes support for a 32768-Hz watch crystal oscillator, an internal digitally-controlled oscillator
       (DCO) and a high frequency crystal oscillator. The basic clock module is designed to meet the requirements
       of both low system cost and low-power consumption. The internal DCO provides a fast turn-on clock source
       and stabilizes in less than 6 s. The basic clock module provides the following clock signals:

      D Auxiliary clock (ACLK), sourced from a 32768-Hz watch crystal or a high frequency crystal.
      D Main clock (MCLK), the system clock used by the CPU.
      D Sub-Main clock (SMCLK), the sub-system clock used by the peripheral modules.

watchdog timer

       The primary function of the watchdog timer (WDT) module is to perform a controlled system restart after a
       software problem occurs. If the selected time interval expires, a system reset is generated. If the watchdog
       function is not needed in an application, the module can be configured as an interval timer and can generate
       interrupts at selected time intervals.

hardware multiplier (MSP430x14x and MSP430x14x1 Only)

       The multiplication operation is supported by a dedicated peripheral module. The module performs 16 16,
       16 8, 8 16, and 8 8 bit operations. The module is capable of supporting signed and unsigned multiplication
       as well as signed and unsigned multiply and accumulate operations. The result of an operation can be accessed
       immediately after the operands have been loaded into the peripheral registers. No additional clock cycles are
       required.

USART0

       The MSP430x13x and the MSP430x14x(1) have one hardware universal synchronous/asynchronous receive
       transmit (USART0) peripheral module that is used for serial data communication. The USART supports
       synchronous SPI (3 or 4 pin) and asynchronous UART communication protocols, using double-buffered
       transmit and receive channels.

USART1 (MSP430x14x and MSP430x14x1 Only)

       The MSP430x14x(1) has a second hardware universal synchronous/asynchronous receive transmit (USART1)
       peripheral module that is used for serial data communication. The USART supports synchronous SPI (3 or 4
       pin) and asynchronous UART communication protocols, using double-buffered transmit and receive channels.
       Operation of USART1 is identical to USART0.

POST OFFICE BOX 655303 DALLAS, TEXAS 75265  17
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

comparator_A

       The primary function of the comparator_A module is to support precision slope analog-to-digital conversions,
       battery-voltage supervision, and monitoring of external analog signals.

ADC12 (Not implemented in the MSP430x14x1)
       The ADC12 module supports fast, 12-bit analog-to-digital conversions. The module implements a 12-bit SAR
       core, sample select control, reference generator and a 16 word conversion-and-control buffer. The
       conversion-and-control buffer allows up to 16 independent ADC samples to be converted and stored without
       any CPU intervention.

timer_A3

       Timer_A3 is a 16-bit timer/counter with three capture/compare registers. Timer_A3 can support multiple
       capture/compares, PWM outputs, and interval timing. Timer_A3 also has extensive interrupt capabilities.
       Interrupts may be generated from the counter on overflow conditions and from each of the capture/compare
       registers.

                                       Timer_A3 Signal Connections

Input Pin Number  Device Input Signal  Module Input Name Module Block  Module Output Signal  Output Pin Number
      12 - P1.0            TACLK                                                    NA
                           ACLK        TACLK                                       TA0              13 - P1.1
      21 - P2.1           SMCLK                                                    TA1              17 - P1.5
      13 - P1.1          TAINCLK        ACLK  Timer                                TA2              27 - P2.7
      22 - P2.2              TA0       SMCLK
                             TA0                                                                    14 - P1.2
      14 - P1.2            DVSS        INCLK                                                        18 - P1.6
                           DVCC                                                                     23 - P2.3
      15 - P1.3              TA1       CCI0A                                                   ADC12 (internal)
                                                                                                    15 - P1.3
                    CAOUT (internal)   CCI0B  CCR0                                                  19 - P1.7
                           DVSS         GND                                                         24 - P2.4
                           DVCC
                             TA2        VCC
                                       CCI1A
                     ACLK (internal)
                           DVSS        CCI1B  CCR1
                           DVCC         GND

                                        VCC
                                       CCI2A

                                       CCI2B  CCR2
                                        GND

                                       VCC

timer_B3 (MSP430x13x Only)

       Timer_B3 is a 16-bit timer/counter with three capture/compare registers. Timer_B3 can support multiple
       capture/compares, PWM outputs, and interval timing. Timer_B3 also has extensive interrupt capabilities.
       Interrupts may be generated from the counter on overflow conditions and from each of the capture/compare
       registers.

18                                     POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                   MSP430x13x, MSP430x14x, MSP430x14x1
                                        MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                       SLAS272F - JULY 2000 - REVISED JUNE 2004

timer_B7 (MSP430x14x and MSP430x14x1 Only)

       Timer_B7 is a 16-bit timer/counter with seven capture/compare registers. Timer_B7 can support multiple
       capture/compares, PWM outputs, and interval timing. Timer_B7 also has extensive interrupt capabilities.
       Interrupts may be generated from the counter on overflow conditions and from each of the capture/compare
       registers.

                            Timer_B3/B7 Signal Connections

Input Pin Number Device Input Signal Module Input Name Module Block Module Output Signal  Output Pin Number

43 - P4.7  TBCLK            TBCLK                                                                36 - P4.0
                                                                                            ADC12 (internal)
           ACLK             ACLK
                                                                                                 37 - P4.1
           SMCLK            SMCLK  Timer                                       NA           ADC12 (internal)

43 - P4.7  TBCLK            INCLK                                                                38 - P4.2

36 - P4.0  TB0              CCI0A                                                                39 - P4.3

36 - P4.0  TB0              CCI0B                                                                40 - P4.4

           DVSS             GND    CCR0                                        TB0               41 - P4.5

           DVCC             VCC                                                                  42 - P4.6

37 - P4.1  TB1              CCI1A

37 - P4.1  TB1              CCI1B

           DVSS             GND    CCR1                                        TB1

           DVCC             VCC

38 - P4.2  TB2              CCI2A

38 - P4.2  TB2              CCI2B

           DVSS             GND    CCR2                                        TB2

           DVCC             VCC

39 - P4.3  TB3              CCI3A

39 - P4.3  TB3              CCI3B

           DVSS             GND    CCR3                                        TB3

           DVCC             VCC

40 - P4.4  TB4              CCI4A

40 - P4.4  TB4              CCI4B

           DVSS             GND    CCR4                                        TB4

           DVCC             VCC

41 - P4.5  TB5              CCI5A

41 - P4.5  TB5              CCI5B

           DVSS             GND    CCR5                                        TB5

           DVCC             VCC

42 - P4.6  TB6              CCI6A

           ACLK (internal)  CCI6B

           DVSS             GND    CCR6                                        TB6

           DVCC             VCC

Timer_B3 implements three capture/compare blocks (CCR0, CCR1 and CCR2 only).

                            POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                      19
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

peripheral file map

                                          PERIPHERALS WITH WORD ACCESS

    Watchdog                              Watchdog Timer control                        WDTCTL   0120h

    Timer_B7/                             Timer_B interrupt vector                      TBIV     011Eh
    Timer_B3                              Timer_B control                               TBCTL    0180h
    (see Note 1)                          Capture/compare control 0                     TBCCTL0  0182h

                                          Capture/compare control 1                     TBCCTL1  0184h

                                          Capture/compare control 2                     TBCCTL2  0186h

                                          Capture/compare control 3                     TBCCTL3  0188h

                                          Capture/compare control 4                     TBCCTL4  018Ah

                                          Capture/compare control 5                     TBCCTL5  018Ch

                                          Capture/compare control 6                     TBCCTL6  018Eh

                                          Timer_B register                              TBR      0190h

                                          Capture/compare register 0                    TBCCR0   0192h

                                          Capture/compare register 1                    TBCCR1   0194h

                                          Capture/compare register 2                    TBCCR2   0196h

                                          Capture/compare register 3                    TBCCR3   0198h

                                          Capture/compare register 4                    TBCCR4   019Ah

                                          Capture/compare register 5                    TBCCR5   019Ch

                                          Capture/compare register 6                    TBCCR6   019Eh

    Timer_A3                              Timer_A interrupt vector                      TAIV     012Eh

                                          Timer_A control                               TACTL    0160h

                                          Capture/compare control 0                     TACCTL0  0162h

                                          Capture/compare control 1                     TACCTL1  0164h

                                          Capture/compare control 2                     TACCTL2  0166h

                                          Reserved                                               0168h

                                          Reserved                                               016Ah

                                          Reserved                                               016Ch

                                          Reserved                                               016Eh

                                          Timer_A register                              TAR      0170h

                                          Capture/compare register 0                    TACCR0   0172h

                                          Capture/compare register 1                    TACCR1   0174h

                                          Capture/compare register 2                    TACCR2   0176h

                                          Reserved                                               0178h

                                          Reserved                                               017Ah

                                          Reserved                                               017Ch

                                          Reserved                                               017Eh

    Hardware                              Sum extend                                    SUMEXT   013Eh
    Multiplier                            Result high word                              RESHI    013Ch
    (MSP430x14x and                       Result low word                               RESLO    013Ah
    MSP430x14x1                           Second operand                                OP2      0138h
    only)

                                          Multiply signed +accumulate/operand1          MACS     0136h

                                          Multiply+accumulate/operand1                  MAC      0134h

                                          Multiply signed/operand1                      MPYS     0132h

                                          Multiply unsigned/operand1                    MPY      0130h

    NOTE 1: Timer_B7 in MSP430x14x(1) family has 7 CCRs, Timer_B3 in MSP430x13x family has 3 CCRs.

20                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                     MSP430x13x, MSP430x14x, MSP430x14x1
                                                          MIXED SIGNAL MICROCONTROLLER

                                                                               SLAS272F - JULY 2000 - REVISED JUNE 2004

peripheral file map (continued)

                     PERIPHERALS WITH WORD ACCESS (CONTINUED)

Flash                Flash control 3                                           FCTL3       012Ch

                     Flash control 2                                           FCTL2       012Ah

                     Flash control 1                                           FCTL1       0128h

ADC12                Conversion memory 15                                      ADC12MEM15  015Eh
(Not implemented in  Conversion memory 14                                      ADC12MEM14  015Ch
the MSP430x14x1)     Conversion memory 13                                      ADC12MEM13  015Ah

                     Conversion memory 12                                      ADC12MEM12 0158h

                     Conversion memory 11                                      ADC12MEM11 0156h

                     Conversion memory 10                                      ADC12MEM10 0154h

                     Conversion memory 9                                       ADC12MEM9 0152h

                     Conversion memory 8                                       ADC12MEM8 0150h

                     Conversion memory 7                                       ADC12MEM7 014Eh

                     Conversion memory 6                                       ADC12MEM6 014Ch

                     Conversion memory 5                                       ADC12MEM5 014Ah

                     Conversion memory 4                                       ADC12MEM4 0148h

                     Conversion memory 3                                       ADC12MEM3 0146h

                     Conversion memory 2                                       ADC12MEM2 0144h

                     Conversion memory 1                                       ADC12MEM1 0142h

                     Conversion memory 0                                       ADC12MEM0 0140h

                     Interrupt-vector-word register                            ADC12IV     01A8h

                     Inerrupt-enable register                                  ADC12IE     01A6h

                     Inerrupt-flag register                                    ADC12IFG    01A4h

                     Control register 1                                        ADC12CTL1 01A2h

                     Control register 0                                        ADC12CTL0 01A0h

                     ADC memory-control register15                             ADC12MCTL15 08Fh

                     ADC memory-control register14                             ADC12MCTL14 08Eh

                     ADC memory-control register13                             ADC12MCTL13 08Dh

                     ADC memory-control register12                             ADC12MCTL12 08Ch

                     ADC memory-control register11                             ADC12MCTL11 08Bh

                     ADC memory-control register10                             ADC12MCTL10 08Ah

                     ADC memory-control register9                              ADC12MCTL9 089h

                     ADC memory-control register8                              ADC12MCTL8 088h

                     ADC memory-control register7                              ADC12MCTL7 087h

                     ADC memory-control register6                              ADC12MCTL6 086h

                     ADC memory-control register5                              ADC12MCTL5 085h

                     ADC memory-control register4                              ADC12MCTL4 084h

                     ADC memory-control register3                              ADC12MCTL3 083h

                     ADC memory-control register2                              ADC12MCTL2 082h

                     ADC memory-control register1                              ADC12MCTL1 081h

                     ADC memory-control register0                              ADC12MCTL0 080h

                                  POST OFFICE BOX 655303 DALLAS, TEXAS 75265                     21
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

peripheral file map (continued)

    USART1                                         PERIPHERALS WITH BYTE ACCESS         U1TXBUF  07Fh
    (MSP430x14x and                       Transmit buffer                               U1RXBUF  07Eh
    MSP430x14x1 only)                     Receive buffer                                U1BR1    07Dh
                                          Baud rate                                     U1BR0    07Ch
    USART0                                Baud rate                                     U1MCTL   07Bh
                                          Modulation control                            U1RCTL   07Ah
    Comparator_A                          Receive control                               U1TCTL   079h
    Basic Clock                           Transmit control                              U1CTL    078h
    Port P6                               USART control                                 U0TXBUF  077h
    Port P5                               Transmit buffer                               U0RXBUF  076h
    Port P4                               Receive buffer                                U0BR1    075h
    Port P3                               Baud rate                                     U0BR0    074h
    Port P2                               Baud rate                                     U0MCTL   073h
                                          Modulation control                            U0RCTL   072h
                                          Receive control                               U0TCTL   071h
                                          Transmit control                              U0CTL    070h
                                          USART control                                 CAPD     05Bh
                                          Comparator_A port disable                     CACTL2   05Ah
                                          Comparator_A control2                         CACTL1   059h
                                          Comparator_A control1                         BCSCTL2  058h
                                          Basic clock system control2                   BCSCTL1  057h
                                          Basic clock system control1                   DCOCTL   056h
                                          DCO clock frequency control                   P6SEL    037h
                                          Port P6 selection                             P6DIR    036h
                                          Port P6 direction                             P6OUT    035h
                                          Port P6 output                                P6IN     034h
                                          Port P6 input                                 P5SEL    033h
                                          Port P5 selection                             P5DIR    032h
                                          Port P5 direction                             P5OUT    031h
                                          Port P5 output                                P5IN     030h
                                          Port P5 input                                 P4SEL    01Fh
                                          Port P4 selection                             P4DIR    01Eh
                                          Port P4 direction                             P4OUT    01Dh
                                          Port P4 output                                P4IN     01Ch
                                          Port P4 input                                 P3SEL    01Bh
                                          Port P3 selection                             P3DIR    01Ah
                                          Port P3 direction                             P3OUT    019h
                                          Port P3 output                                P3IN     018h
                                          Port P3 input                                 P2SEL    02Eh
                                          Port P2 selection                             P2IE     02Dh
                                          Port P2 interrupt enable                      P2IES    02Ch
                                          Port P2 interrupt-edge select                 P2IFG    02Bh
                                          Port P2 interrupt flag                        P2DIR    02Ah
                                          Port P2 direction                             P2OUT    029h
                                          Port P2 output                                P2IN     028h
                                          Port P2 input

22                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                  MSP430x13x, MSP430x14x, MSP430x14x1
                                                       MIXED SIGNAL MICROCONTROLLER

                                                                                     SLAS272F - JULY 2000 - REVISED JUNE 2004

peripheral file map (continued)

                   PERIPHERALS WITH BYTE ACCESS (CONTINUED)

Port P1            Port P1 selection                                           P1SEL  026h
Special Functions                                                                     025h
                   Port P1 interrupt enable                                    P1IE   024h
                                                                                      023h
                   Port P1 interrupt-edge select                               P1IES  022h
                                                                                      021h
                   Port P1 interrupt flag                                      P1IFG  020h
                                                                                      005h
                   Port P1 direction                                           P1DIR  004h
                                                                                      003h
                   Port P1 output                                              P1OUT  002h
                                                                                      001h
                   Port P1 input                                               P1IN   000h

                   SFR module enable 2                                         ME2

                   SFR module enable 1                                         ME1

                   SFR interrupt flag2                                         IFG2

                   SFR interrupt flag1                                         IFG1

                   SFR interrupt enable2                                       IE2

                   SFR interrupt enable1                                       IE1

absolute maximum ratings over operating free-air temperature (unless otherwise noted)

       Voltage applied at VCC to VSS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3 V to + 4.1 V
       Voltage applied to any pin (see Note) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3 V to VCC+0.3 V
       Diode current at any device terminal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 mA
       Storage temperature (unprogrammed device) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -55C to 150C
       Storage temperature (programmed device) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -40C to 85C

Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and
  functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not
  implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

NOTE: All voltages referenced to VSS. The JTAG fuse-blow voltage, VFB, is allowed to exceed the absolute maximum rating. The voltage is applied
           to the TDI/TCLK pin when blowing the JTAG fuse.

                                  POST OFFICE BOX 655303 DALLAS, TEXAS 75265               23
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

recommended operating conditions

                                   PARAMETER                                                MIN NOM          MAX UNITS

Supply voltage during program execution, VCC (AVCC = DVCC = VCC)      MSP430F13x,           1.8              3.6 V
                                                                      MSP430F14x(1)

Supply voltage during flash memory programming, VCC                   MSP430F13x,           2.7              3.6 V
(AVCC = DVCC = VCC)                                                                                          0.0 V
Supply voltage, VSS (AVSS = DVSS = VSS)                               MSP430F14x(1)                          85 C

Operating free-air temperature range, TA                                                    0.0

                                                                      MSP430x13x            -40

                                                                      MSP430x14x(1)

LFXT1 crystal frequency, f(LFXT1)             LF selected, XTS=0 Watch crystal                        32768               Hz
(see Notes 1 and 2)                           XT1 selected, XTS=1 Ceramic resonator          450             8000 kHz
                                              XT1 selected, XTS=1 Crystal                   1000             8000 kHz

XT2 crystal frequency, f(XT2)                                         Ceramic resonator      450             8000
                                                                      Crystal               1000                         kHz

                                                                                                             8000

                                                                      VCC = 1.8 V           DC               4.15
                                                                                                                        MHz
Processor frequency (signal MCLK), f(System)                          VCC = 3.6 V           DC
                                                                                                                 8

NOTES:  1. In LF mode, the LFXT1 oscillator requires a watch crystal. A 5.1M resistor from XOUT to VSS is recommended when VCC <
            2.5 V. In XT1 mode, the LFXT1 and XT2 oscillators accept a ceramic resonator or crystal up to 4.15MHz at VCC  2.2 V. In XT1 mode,
            the LFXT1 and XT2 oscillators accept a ceramic resonator or crystal up to 8MHz at VCC  2.8 V.

        2. In LF mode, the LFXT1 oscillator requires a watch crystal. In XT1 mode, LFXT1 accepts a ceramic resonator or a crystal.

                                   f (MHz)

                                    8.0 MHz
                                              Supply voltage range,                         Supply voltage range, 'F13x/'F14x(1),
                                              'F13x/'F14x(1), during                        during flash memory programming
                                              program execution
                                    4.15 MHz
                                              1.8 V  2.7 V 3 V           3.6 V

                                                     Supply Voltage - V

        Figure 1. Frequency vs Supply Voltage, MSP430F13x or MSP430F14x(1)

24                                             POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                  MSP430x13x, MSP430x14x, MSP430x14x1
                                                                       MIXED SIGNAL MICROCONTROLLER

                                                                                           SLAS272F - JULY 2000 - REVISED JUNE 2004

electrical characteristics over recommended operating free-air temperature (unless otherwise
noted)

supply current into AVCC + DVCC excluding external current

         PARAMETER                                     TEST CONDITIONS                     MIN NOM MAX UNIT

I(AM)    Active mode, (see Note 1)                     TA = -40C to 85C  VCC = 2.2 V     280 350
                                                                           VCC = 3 V
         f(MCLK) = f(SMCLK) = 1 MHz,                                                                             A
         f(ACLK) = 32,768 Hz                                                               420 560
         XTS=0, SELM=(0,1)

         Active mode, (see Note 1)                                         VCC = 2.2 V     2.5  7
                                                                           VCC = 3 V
I(AM)    f(MCLK) = f(SMCLK) = 4 096 Hz,                TA = -40C to 85C                           A
         f(ACLK) = 4,096 Hz
         XTS=0, SELM=(0,1)                                                                 9    20

         XTS=0, SELM=3

              Low-power mode, (LPM0)                   TA = -40C to 85C  VCC = 2.2 V     32   45
I(LPM0) (see Note 1)                                   TA = -40C to 85C  VCC = 3 V
                                                                           VCC = 2.2 V     55   70  A
              Low-power mode, (LPM2),
I(LPM2) f(MCLK) = f (SMCLK) = 0 MHz,                                       VCC = 3 V       11   14

              f(ACLK) = 32.768 Hz, SCG0 = 0                                                17   22  A

                                                       TA = -40C                          0.8 1.5

I(LPM3)  Low-power mode, (LPM3)                        TA = 25C           VCC = 2.2 V     0.9 1.5 A
                                                       TA = 85C           VCC = 3 V       1.6 2.8
         f(MCLK) = f(SMCLK) = 0 MHz,                   TA = -40C                          1.8 2.2
         f(ACLK) = 32,768 Hz, SCG0 = 1 (see Note 2)    TA = 25C                           1.6 1.9 A

                                                       TA = 85C                           2.3 3.9

                                                       TA = -40C                          0.1 0.5

I(LPM4)  Low-power mode, (LPM4)                        TA = 25C           VCC = 2.2 V     0.1 0.5 A
                                                       TA = 85C           VCC = 3 V       0.8 2.5
         f(MCLK) = 0 MHz, f(SMCLK) = 0 MHz,            TA = -40C                          0.1 0.5
         f(ACLK) = 0 Hz, SCG0 = 1                      TA = 25C                           0.1 0.5 A

                                                       TA = 85C                           0.8 2.5

NOTES: 1. Timer_B is clocked by f(DCOCLK) = 1 MHz. All inputs are tied to 0 V or to VCC. Outputs do not source or sink any current.
              2. Timer_B is clocked by f(ACLK) = 32,768 Hz. All inputs are tied to 0 V or to VCC. Outputs do not source or sink any current. The current
                  consumption in LPM2 and LPM3 are measured with ACLK selected.

       Current consumption of active mode versus system frequency, F-version

         I(AM) = I(AM) [1 MHz] f(System) [MHz]

       Current consumption of active mode versus supply voltage, F-version

         I(AM) = I(AM) [3 V] + 175 A/V (VCC 3 V)

                                              POST OFFICE BOX 655303 DALLAS, TEXAS 75265                            25
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

electrical characteristics over recommended operating free-air temperature (unless otherwise
noted) (continued)

SCHMITT-trigger inputs - Ports P1, P2, P3, P4, P5, and P6                   TEST CONDITIONS              MIN TYP MAX UNIT

                                             PARAMETER                      VCC = 2.2 V
                                                                            VCC = 3 V
                                                                            VCC = 2.2 V                       1.1       1.5
                                                                            VCC = 3 V
VIT+       Positive-going input threshold voltage                           VCC = 2.2 V                       1.5       1.9       V
                                                                            VCC = 3 V
                                                                                                              0.4       0.9

VIT-       Negative-going input threshold voltage                                                        0.90           1.3       V

Vhys Input voltage hysteresis (VIT+ - VIT-)                                                                   0.3       1.1       V

                                                                                                              0.5       1

standard inputs - RST/NMI; JTAG: TCK, TMS, TDI/TCLK, TDO/TDI

                              PARAMETER                                  TEST CONDITIONS                 MIN       TYP  MAX       UNIT
                                                                                                                                    V
VIL Low-level input voltage                                              VCC = 2.2 V / 3 V          VSS                 VSS+0.6     V
VIH High-level input voltage                                                                  0.8VCC                        VCC

inputs Px.x, TAx, TBx                                       TEST CONDITIONS                      VCC     MIN TYP MAX UNIT
                                                                                              2.2 V/3 V
                   PARAMETER              Port P1, P2: P1.x to P2.x, external trigger signal
                                          for the interrupt flag, (see Note 1)                  2.2 V
                                                                                                 3V      1.5                      cycle
                                          TA0, TA1, TA2                                         2.2 V
t(int)     External interrupt timing      TB0, TB1, TB2, TB3, TB4, TB5, TB6 (see                              62
                                          Note 2)                                                3V                                           ns

                                                                                                              50

t(cap)     Timer_A, Timer_B capture                                                                           62
           timing                                                                                                                             ns

                                                                                                              50

f(TAext)   Timer_A, Timer_B clock         TACLK, TBCLK, INCLK: t(H) = t(L)                    2.2 V                      8
f(TBext)   frequency externally applied                                                        3V                               MHz
           to pin
                                                                                                                        10

f(TAint)  Timer_A, Timer_B clock         SMCLK or ACLK signal selected                       2.2 V                      8
f(TBint)  frequency                                                                           3V                               MHz
NOTES:
                                                                                                                        10

           1. The external signal sets the interrupt flag every time the minimum t(int) cycle and time parameters are met. It may be set even with
               trigger signals shorter than t(int). Both the cycle and timing specifications must be met to ensure the flag is set. t(int) is measured in
               MCLK cycles.

           2. Seven capture/compare registers in 'x14x(1) and three capture/compare registers in 'x13x.

leakage current (see Note 1)

           PARAMETER                                        TEST CONDITIONS                              MIN TYP MAX              UNIT
                                                                                                                                   nA
Ilkg(P1.x) Leakage            Port P1 V(P1.x) (see Note 2)                                                              50

Ilkg(P2.x) current (see       Port P2 V(P2.3) V(P2.4) (see Note 2)          VCC = 2.2 V/3 V                             50

Ilkg(P6.x) Note 1)            Port P6 V(P6.x) (see Note 2)                                                              50

NOTES: 1. The leakage current is measured with VSS or VCC applied to the corresponding pin(s), unless otherwise noted.
              2. The port pin must be selected as input and there must be no optional pullup or pulldown resistor.

26                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                MSP430x13x, MSP430x14x, MSP430x14x1
                                                                     MIXED SIGNAL MICROCONTROLLER

                                                                                       SLAS272F - JULY 2000 - REVISED JUNE 2004

electrical characteristics over recommended operating free-air temperature (unless otherwise
noted) (continued)

outputs - Ports P1, P2, P3, P4, P5, and P6

        PARAMETER                            TEST CONDITIONS                            MIN TYP       MAX UNIT

                               IOH(max) = -1 mA, VCC = 2.2 V, See Note 1 VCC-0.25                     VCC

VOH High-level output voltage  IOH(max) = -6 mA,         VCC = 2.2 V,  See Note 2       VCC-0.6       VCC
                               IOH(max) = -1 mA,         VCC = 3 V,    See Note 1      VCC-0.25                    V

                                                                                                      VCC

                               IOH(max) = -6 mA, VCC = 3 V,            See Note 2      VCC-0.6        VCC

                               IOL(max) = 1.5 mA, VCC = 2.2 V, See Note 1               VSS           VSS+0.25

VOL Low-level output voltage   IOL(max) = 6 mA,          VCC = 2.2 V,  See Note 2       VSS           VSS+0.6   V
                               IOL(max) = 1.5 mA,        VCC = 3 V,    See Note 1       VSS
                                                                                                      VSS+0.25

                               IOL(max) = 6 mA,          VCC = 3 V,    See Note 2       VSS           VSS+0.6

NOTES:  1. The maximum total current, IOH(max) and IOL(max), for all outputs combined, should not exceed 6 mA to satisfy the maximum
            specified voltage drop.

        2. The maximum total current, IOH(max) and IOL(max), for all outputs combined, should not exceed 24 mA to satisfy the maximum
            specified voltage drop.

output frequency

        PARAMETER                                        TEST CONDITIONS                MIN TYP MAX UNIT

fTAx    TA0..2, TB0-TB6,                     CL = 20 pF                                 DC            fSystem
fACLK,  Internal clock source, SMCLK signal
fMCLK,  applied (see Note 1)
fSMCLK
                                                                                                                MHz
tXdc
        P5.6/ACLK, P5.4/MCLK, P5.5/SMCLK CL = 20 pF                                                   fSystem

        Duty cycle of output frequency,      P2.0/ACLK          fACLK = fLFXT1 = fXT1    40%     50%   60%
                                             CL = 20 pF,        fACLK = fLFXT1 = fLF     30%           70%
                                             VCC = 2.2 V / 3 V  fACLK = fLFXT1/n                 50%
                                                                fSMCLK = fLFXT1 = fXT1   40%     50%   60%
                                             P1.4/SMCLK,        fSMCLK = fLFXT1 = fLF    35%           65%
                                             CL = 20 pF,                                50%-          50%-
                                             VCC = 2.2 V / 3 V  fSMCLK = fLFXT1/n       15 ns         15 ns
                                                                                        50%-          50%-
                                                                fSMCLK = fDCOCLK        15 ns         15 ns

NOTE 1: The limits of the system clock MCLK has to be met; the system (MCLK) frequency should not exceed the limits. MCLK and SMCLK
              frequencies can be different.

                                          POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                 27
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

electrical characteristics over recommended operating free-air temperature (unless otherwise
noted) (continued)

outputs - Ports P1, P2, P3, P4, P5, and P6 (continued)

                                            TYPICAL LOW-LEVEL OUTPUT CURRENT                                                                            TYPICAL LOW-LEVEL OUTPUT CURRENT
                                                                        vs                                                                                                          vs

                                                   LOW-LEVEL OUTPUT VOLTAGE                                                                                    LOW-LEVEL OUTPUT VOLTAGE

                                       16                                                                                                          25

                                                VCC = 2.2 V                  TA = 25C                                                                  VCC = 3 V
                                       14 P2.7                                                                                                          P2.7
I OL - Low-Level Output Current - mA                                                                        I OL - Low-Level Output Current - mA                   TA = 25C

                                       12                                                                                                          20
                                                                                            TA = 85C                                                                                                 TA = 85C

                                       10                                                                                                          15

                                       8

                                       6                                                                                                           10

                                       4

                                                                                                                                                   5

                                       2

                                       0                                                                                                           0
                                                                                                                                                    0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5
                                       0.0  0.5               1.0       1.5  2.0                       2.5
                                                                                                                                                                VOL - Low-Level Output Voltage - V
                                            VOL - Low-Level Output Voltage - V
                                                                                                                                                                      Figure 3
                                                              Figure 2

I OH - High-Level Output Current - mA        TYPICAL HIGH-LEVEL OUTPUT CURRENT                              I OH - High-Level Output Current - mA        TYPICAL HIGH-LEVEL OUTPUT CURRENT
                                                                          vs                                                                                                          vs

                                                    HIGH-LEVEL OUTPUT VOLTAGE                                                                                   HIGH-LEVEL OUTPUT VOLTAGE

                                        0                                                                                                           0
                                                VCC = 2.2 V                                                                                                 VCC = 3 V
                                                P2.7                                                                                                        P2.7

                                       -2                                                                                                          -5

                                       -4

                                                                                                                                                   -10

                                       -6

                                                                                                                                                   -15

                                       -8

                                       -10                                                                                                         -20  TA = 85C
                                                   TA = 85C
                                                                                                                                                   -25
                                       -12                                                                                                                         TA = 25C

                                            TA = 25C                                                                                              -30
                                                                                                                                                       0.0 0.5 1.0 1.5 2.0 2.5 3.0 3.5
                                       -14                                                                                                                         VOH - High-Level Output Voltage - V

                                       0.0  0.5               1.0       1.5  2.0                       2.5                                                               Figure 5

                                            VOH - High-Level Output Voltage - V

                                                              Figure 4

28                                                                            POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                      MSP430x13x, MSP430x14x, MSP430x14x1
                                                                           MIXED SIGNAL MICROCONTROLLER

                                                                                       SLAS272F - JULY 2000 - REVISED JUNE 2004

electrical characteristics over recommended operating free-air temperature (unless otherwise
noted) (continued)

wake-up LPM3

                       PARAMETER                     TEST CONDITIONS                     MIN TYP MAX UNIT
                                                                                                                   6
                                                     f = 1 MHz                                                     6 s
                                                                                                                   6
t(LPM3) Delay time                                   f = 2 MHz          VCC = 2.2 V/3 V
                                                     f = 3 MHz

RAM

                       PARAMETER                     TEST CONDITIONS                     MIN TYP MAX UNIT

VRAMh                                                CPU HALTED (see Note 1)             1.6            V

NOTE 1: This parameter defines the minimum supply voltage when the data in program memory RAM remain unchanged. No program execution
              should take place during this supply voltage condition.

Comparator_A (see Note 1)

                PARAMETER                            TEST CONDITIONS                     MIN TYP MAX UNIT

I(DD)                                    CAON=1, CARSEL=0, CAREF=0      VCC = 2.2 V           25   40   A
                                                                        VCC = 3 V
                                         CAON=1, CARSEL=0,              VCC = 2.2 V           45   60
                                         CAREF=1/2/3, no load at        VCC = 3 V
                                         P2.3/CA0/TA1 and P2.4/CA1/TA2                        30   50
                                                                        VCC = 2.2 V/3 V
I(Refladder/Refdiode)                    CAON =1                                                        A

                                                                                              45   71

V(IC)           Common-mode input                                                        0         VCC-1 V
                voltage

V(Ref025)       Voltage @ 0.25 VCC node  PCA0=1, CARSEL=1, CAREF=1,     VCC = 2.2 V/3 V 0.23 0.24 0.25
                              VCC        no load at P2.3/CA0/TA1 and
                                         P2.4/CA1/TA2

V(Ref050)       Voltage @ 0.5VCC node    PCA0=1, CARSEL=1, CAREF=2,     VCC = 2.2 V/3 V 0.47 0.48  0.5
                             VCC         no load at P2.3/CA0/TA1 and
                                         P2.4/CA1/TA2

V(RefVT)        (see Figure 6)           PCA0=1, CARSEL=1, CAREF=3,     VCC = 2.2 V      390 480   540
                                         no load at P2.3/CA0/TA1 and    VCC = 3 V        400 490
                                         P2.4/CA1/TA2 TA = 85C                                              mV
                                                                                                   550

V(offset)       Offset voltage           See Note 2                     VCC = 2.2 V/3 V -30        30 mV

Vhys            Input hysteresis         CAON=1                         VCC = 2.2 V/3 V  0 0.7     1.4 mV

t(response LH)                           TA = 25C, Overdrive 10 mV,    VCC = 2.2 V      130 210   300
                                         Without filter: CAF=0          VCC = 3 V         80 150              ns
                                                                        VCC = 2.2 V      1.4 1.9
                                         TA = 25C, Overdrive 10 mV,    VCC = 3 V        0.9 1.5   240
                                         With filter: CAF=1                                        3.4

                                                                                                              s
                                                                                                   2.6

t(response HL)                           TA = 25C, Overdrive 10 mV,    VCC = 2.2 V      130 210   300
                                         Without filter: CAF=0          VCC = 3 V         80 150              ns
                                                                        VCC = 2.2 V      1.4 1.9
                                         TA = 25C, Overdrive 10 mV,    VCC = 3 V        0.9 1.5   240
                                         With filter: CAF=1                                        3.4

                                                                                                              s
                                                                                                   2.6

NOTES: 1. The leakage current for the Comparator_A terminals is identical to Ilkg(Px.x) specification.
              2. The input offset voltage can be cancelled by using the CAEX bit to invert the Comparator_A inputs on successive measurements.

                  The two successive measurements are then summed together.

                                          POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                    29
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

electrical characteristics over recommended operating free-air temperature (unless otherwise
noted) (continued)

    650                                                                                                                       650

                                                        VCC = 3 V                                                                                                                 VCC = 2.2 V

V(REFVT) - Reference Volts -mV600                                                                                             600
                                                                                              V(REFVT) - Reference Volts -mV
                                               Typical                                                                                                                   Typical
    550                                                                                                                       550

    500                                                                                                                       500

    450                                                                                                                       450

    400                                                                                                                       400
        -45 -25 -5 15 35 55 75 95                                                                                                 -45 -25 -5 15 35 55 75 95
                                                                                                                                                  TA - Free-Air Temperature - C
                        TA - Free-Air Temperature - C
                                                                                                                              Figure 7. V(RefVT) vs Temperature, VCC = 2.2 V
    Figure 6. V(RefVT) vs Temperature, VCC = 3 V
                                                                                                                                                      CAF
         0 V VCC
            01

                                                        CAON

                                                                                                                              Low Pass Filter  To Internal
                                                                                                                                               Modules
         V+ +                                                              0                                                       0
         V- _                                                                                                                                  CAOUT
                                                                           1                                                       1

                                                                                                                                               Set CAIFG
                                                                                                                                               Flag

                                                                                 2.0 s

               Figure 8. Block Diagram of Comparator_A Module

                                                                Overdrive                                                          VCAOUT
                                                        V-

                                                        400 mV                t(response)
                                                           V+

                                                        Figure 9. Overdrive Definition

30                                                       POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                              MSP430x13x, MSP430x14x, MSP430x14x1
                                                                                   MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                       SLAS272F - JULY 2000 - REVISED JUNE 2004

electrical characteristics over recommended operating free-air temperature (unless otherwise
noted) (continued)

PUC/POR

                      PARAMETER                               TEST CONDITIONS                                        MIN TYP MAX UNIT

t(POR_Delay)          Internal time delay to release POR                                                                  150 250 s
VPOR
V(min)                VCC threshold at which POR          TA = -40C                                                 1.4                1.8 V
                      release delay time begins           TA = 25C
                      (see Note 1)                        TA = 85C                                                  1.1                1.5 V

                      VCC threshold required to           VCC |dV/dt|  1V/ms      VCC = 2.2 V/3 V                    0.8                1.2 V
                      generate a POR (see Note 2)
                                                                                                                     0.2                                           V

t(reset)             RST/NMI low time for PUC/POR Reset is accepted internally                                      2                                             s
NOTES:
           1. VCC rise time dV/dt  1V/ms.
           2. When driving VCC low in order to generate a POR condition, VCC should be driven to 200mV or lower with a dV/dt equal to or less

               than -1V/ms. The corresponding rising VCC must also meet the dV/dt requirement equal to or greater than +1V/ms.

           V
                                                                                                            VCC

V                                     POR                 No POR                                                     POR
   POR
                                                                                                                                                                t
V
  (min)                          Figure 10. Power-On Reset (POR) vs Supply Voltage

             2                                                1.5
                    1.8
           V POR - V                                          1.2                                                                  1.2
           1.8                                                                                                                     0.8
           1.6                                                     25C                                                   80
           1.4
                                 -20               0      20                  40                                 60
                    1.4
           1.2

             1
           0.8
           0.6
           0.4
           0.2

             0
               -40

                                                          TA - Temperature - C

                                                   Figure 11. VPOR vs Temperature

                                                    POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                                        31
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

electrical characteristics over recommended operating free-air temperature (unless otherwise
noted) (continued)

DCO (see Note 1)

PARAMETER                                 TEST CONDITIONS                                                  MIN         NOM MAX UNIT

f(DCO03)                            Rsel = 0, DCO = 3, MOD = 0, DCOR = 0, TA = 25C       VCC = 2.2 V           0.08        0.12       0.15  MHz
f(DCO13)                            Rsel = 1, DCO = 3, MOD = 0, DCOR = 0, TA = 25C       VCC = 3 V             0.08        0.13       0.16  MHz
f(DCO23)                            Rsel = 2, DCO = 3, MOD = 0, DCOR = 0, TA = 25C       VCC = 2.2 V           0.14        0.19       0.23  MHz
f(DCO33)                            Rsel = 3, DCO = 3, MOD = 0, DCOR = 0, TA = 25C       VCC = 3 V             0.14        0.18       0.22  MHz
f(DCO43)                            Rsel = 4, DCO = 3, MOD = 0, DCOR = 0, TA = 25C       VCC = 2.2 V           0.22        0.30       0.36  MHz
f(DCO53)                            Rsel = 5, DCO = 3, MOD = 0, DCOR = 0, TA = 25C       VCC = 3 V             0.22        0.28       0.34  MHz
f(DCO63)                            Rsel = 6, DCO = 3, MOD = 0, DCOR = 0, TA = 25C       VCC = 2.2 V           0.37        0.49       0.59  MHz
f(DCO73)                            Rsel = 7, DCO = 3, MOD = 0, DCOR = 0, TA = 25C       VCC = 3 V             0.37        0.47       0.56  MHz
f(DCO47)                                                                                  VCC = 2.2 V           0.61        0.77       0.93  MHz
                                    Rsel = 4, DCO = 7, MOD = 0, DCOR = 0, TA = 25C       VCC = 3 V             0.61        0.75       0.90
                                                                                          VCC = 2.2 V
                                                                                          VCC = 3 V                 1        1.2        1.5
                                                                                          VCC = 2.2 V               1        1.3        1.5
                                                                                          VCC = 3 V              1.6         1.9        2.2
                                                                                          VCC = 2.2 V           1.69         2.0       2.29
                                                                                          VCC = 3 V              2.4         2.9        3.4
                                                                                                                 2.7         3.2       3.65
                                                                                          VCC = 2.2 V/3 V  fDCO40      fDCO40     fDCO40
                                                                                                                1.7       2.1       2.5

f(DCO77)                            Rsel = 7, DCO = 7, MOD = 0, DCOR = 0, TA = 25C       VCC = 2.2 V           4         4.5        4.9
S(Rsel)                                                                                   VCC = 3 V           4.4         4.9                 MHz
S(DCO)                              SR = fRsel+1 / fRsel                                  VCC = 2.2 V/3 V   1.35        1.65
Dt                                  SDCO = fDCO+1 / fDCO                                  VCC = 2.2 V/3 V   1.07        1.12         5.4
                                    Temperature drift, Rsel = 4, DCO = 3, MOD = 0         VCC = 2.2 V      -0.31       -0.36           2
DV                                  (see Note 2)                                          VCC = 3 V        -0.33       -0.38
                                                                                                                                   1.16
                                    Drift with VCC variation, Rsel = 4, DCO = 3, MOD = 0  VCC = 2.2 V/3 V       0           5     -0.40
                                    (see Note 2)
                                                                                                                                            %/C
                                                                                                                                  -0.43

                                                                                                                                      10 %/V

NOTES: 1. The DCO frequency may not exceed the maximum system frequency defined by parameter processor frequency, f(System).
              2. This parameter is not production tested.

                               Max                        1
                                                     f DCOCLK
                     fDCO_7Min
Frequency Variance
                               Max  
                    f DCO_0

                               Min

                                    2.2   3 VCC - V                                       01234567                                           DCO

                                          Figure 12. DCO Characteristics

32                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                   MSP430x13x, MSP430x14x, MSP430x14x1
                                                                        MIXED SIGNAL MICROCONTROLLER

                                                                                    SLAS272F - JULY 2000 - REVISED JUNE 2004

electrical characteristics over recommended operating free-air temperature (unless otherwise
noted) (continued)

main DCO characteristics

      D Individual devices have a minimum and maximum operation frequency. The specified parameters for

            fDCOx0 to fDCOx7 are valid for all devices.

      D All ranges selected by Rsel(n) overlap with Rsel(n+1): Rsel0 overlaps with Rsel1, ... Rsel6 overlaps with

            Rsel7.

      D DCO control bits DCO0, DCO1, and DCO2 have a step size as defined by parameter SDCO.
      D Modulation control bits MOD0 to MOD4 select how often fDCO+1 is used within the period of 32 DCOCLK

            cycles. The frequency f(DCO) is used for the remaining cycles. The frequency is an average equal to
            f(DCO) (2MOD/32 ).

DCO when using ROSC (see Note 1)

      PARAMETER                       TEST CONDITIONS                    VCC        MIN                NOM MAX UNIT
                                                                      2.2 V
fDCO, DCO output frequency  Rsel = 4, DCO = 3, MOD = 0, DCOR = 1,     3V                               1.815%                    MHz
                            TA = 25C
                                                                                                       1.9515%                   MHz

Dt, Temperature drift       Rsel = 4, DCO = 3, MOD = 0, DCOR = 1      2.2 V/3 V                        0.1                       %/C
                                                                                                                                  %/V
Dv, Drift with VCC variation Rsel = 4, DCO = 3, MOD = 0, DCOR = 1     2.2 V/3 V                        10

NOTES: 1. ROSC = 100k. Metal film resistor, type 0257. 0.6 watt with 1% tolerance and TK = 50ppm/C.

crystal oscillator, LFXT1 oscillator (see Note 1)

       PARAMETER                                   TEST CONDITIONS                  MIN                NOM MAX                    UNIT

CXIN   Integrated input capacitance   XTS=0; LF oscillator selected                                    12
                                      VCC = 2.2 V/3 V                                                                             pF

                                      XTS=1; XT1 oscillator selected                                    2
                                      VCC = 2.2 V/3 V

CXOUT  Integrated output capacitance  XTS=0; LF oscillator selected                                    12
                                      VCC = 2.2 V/3 V                                                                             pF

                                      XTS=1; XT1 oscillator selected                                    2
                                      VCC = 2.2 V/3 V

VIL    Input levels at XIN            VCC = 2.2 V/3 V (see Note 2)                     VSS                       0.2 VCC        V
                                                                                    0.8 VCC
VIH                                                                                                              VCC              V

NOTES: 1. The oscillator needs capacitors at both terminals, with values specified by the crystal manufacturer.
              2. Applies only when using an external logic-level clock source. Not applicable when using a crystal or resonator.

crystal oscillator, XT2 oscillator (see Note 1)

       PARAMETER                                   TEST CONDITIONS                  MIN                NOM MAX                    UNIT

CXT2IN Input capacitance              VCC = 2.2 V/3 V                                                  2                          pF

CXT2OUT Output capacitance            VCC = 2.2 V/3 V                                                  2                          pF

VIL    Input levels at XT2IN          VCC = 2.2 V/3 V (see Note 2)                     VSS                       0.2 VCC        V
                                                                                    0.8 VCC
VIH                                                                                                              VCC              V

NOTES: 1. The oscillator needs capacitors at both terminals, with values specified by the crystal manufacturer.
              2. Applies only when using an external logic-level clock source. Not applicable when using a crystal or resonator.

USART0, USART1 (see Note 1)

       PARAMETER                                       TEST CONDITIONS                   MIN NOM MAX UNIT

t()    USART0/1: deglitch time        VCC = 2.2 V                                                      200 430 800
                                      VCC = 3 V                                                                                          ns

                                                                                                       150 280 500

NOTE 1: The signal applied to the USART0/1 receive signal/terminal (URXD0/1) should meet the timing requirements of t() to ensure that the
              URXS flip-flop is set. The URXS flip-flop is set with negative pulses meeting the minimum-timing condition of t(). The operating
              conditions to set the flag must be met independently from this timing constraint. The deglitch circuitry is active only on negative

              transitions on the URXD0/1 line.

                                       POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                           33
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

electrical characteristics over recommended operating free-air temperature (unless otherwise
noted) (continued)

12-bit ADC, power supply and input range conditions (see Note 1)

            PARAMETER                              TEST CONDITIONS                                          MIN NOM MAX UNIT

                                                   AVCC and DVCC are connected together

AVCC           Analog supply voltage               AVSS and DVSS are connected together                     2.2             3.6 V
                                                                                                                       VAVCC V
                                                   V(AVSS) = V(DVSS) = 0 V

V(P6.x/Ax)     Analog input voltage                All P6.0/A0 to P6.7/A7 terminals. Analog inputs          0
               range (see Note 2)                  selected in ADC12MCTLx register and P6Sel.x=1
                                                   0  x  7; V(AVSS)  VP6.x/Ax  V(AVCC)

               Operating supply current            fADC12CLK = 5.0 MHz                2.2 V                      0.65  1.3
                                                   ADC12ON = 1, REFON = 0             3V
IADC12         into AVCC terminal                                                                                           mA
               (see Note 3)                        SHT0=0, SHT1=0, ADC12DIV=0
                                                                                                                 0.8   1.6

                                                   fADC12CLK = 5.0 MHz                3V                         0.5   0.8 mA
                                                   ADC12ON = 0,
IREF+          Operating supply current            REFON = 1, REF2_5V = 1             2.2 V                      0.5   0.8
                                                                                      3V
               into AVCC terminal                  fADC12CLK = 5.0 MHz                                                      mA
               (see Note 4)                        ADC12ON = 0,
                                                   REFON = 1, REF2_5V = 0
                                                                                                                 0.5   0.8

CI             Input capacitance                   Only one terminal can be selected  2.2 V                            40 pF
                                                   at one time, P6.x/Ax

RI             Input MUX ON resistance 0V  VAx  VAVCC                                 3V                               2000

Not production tested, limits verified by design

NOTES: 1. The leakage current is defined in the leakage current table with P6.x/Ax parameter.

         2. The analog input voltage range must be within the selected reference voltage range VR+ to VR- for valid conversion results.
         3. The internal reference supply current is not included in current consumption parameter IADC12.
         4. The internal reference current is supplied via terminal AVCC. Consumption is independent of the ADC12ON control bit, unless a

             conversion is active. The REFON bit enables to settle the built-in reference before starting an A/D conversion.

12-bit ADC, external reference (see Note 1)

            PARAMETER                                                     TEST CONDITIONS                   MIN NOM MAX UNIT
                                                   VeREF+ > VREF-/VeREF- (see Note 2)
VeREF+         Positive external                   VeREF+ > VREF-/VeREF- (see Note 3)                       1.4        VAVCC V
               reference voltage input

VREF- /VeREF-  Negative external                                                                            0          1.2 V
               reference voltage input

(VeREF+ -      Differential external               VeREF+ > VREF-/VeREF- (see Note 4)                       1.4        VAVCC V

VREF-/VeREF-) reference voltage input

IVeREF+        Static input current                0V VeREF+  VAVCC                              2.2 V/3 V             1 A

IVREF-/VeREF- Static input current                 0V  VeREF-  VAVCC                             2.2 V/3 V             1 A

NOTES:   1. The external reference is used during conversion to charge and discharge the capacitance array. The input capacitance, Ci, is also
             the dynamic load for an external reference during conversion. The dynamic impedance of the reference supply should follow the
             recommendations on analog-source impedance to allow the charge to settle for 12-bit accuracy.

         2. The accuracy limits the minimum positive external reference voltage. Lower reference voltage levels may be applied with reduced
             accuracy requirements.

         3. The accuracy limits the maximum negative external reference voltage. Higher reference voltage levels may be applied with reduced
             accuracy requirements.

         4. The accuracy limits minimum external differential reference voltage. Lower differential reference voltage levels may be applied with
             reduced accuracy requirements.

34                                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                          MSP430x13x, MSP430x14x, MSP430x14x1
                                                               MIXED SIGNAL MICROCONTROLLER

                                                                                                    SLAS272F - JULY 2000 - REVISED JUNE 2004

electrical characteristics over recommended operating free-air temperature (unless otherwise
noted) (continued)

12-bit ADC, built-in reference

               PARAMETER                                  TEST CONDITIONS                             MIN NOM     MAX UNIT
                                                                                                        2.4 2.5
VREF+          Positive built-in reference         REF2_5V = 1 for 2.5 V                 3V                         2.6
AVCC(min)      voltage output                      IVREF+  IVREF+max                     2.2 V/3 V    1.44 1.5                 V
IVREF+                                                                                                  2.2
IL(VREF)+      AVCC minimum voltage,               REF2_5V = 0 for 1.5 V                 2.2 V                    1.56
               Positive built-in reference         IVREF+  IVREF+max                     3V         VREF+ + 0.15
               active                              REF2_5V = 0, IVREF+  1mA                         VREF+ + 0.15               V
                                                   REF2_5V = 1, IVREF+  0.5mA
                                                   REF2_5V = 1, IVREF+  1mA                           0.01        -0.5
                                                                                                                              mA
               Load current out of VREF+
               terminal                                                                                              -1
                                                                                                                     2
               Load-current regulation             IVREF+ = 500 A +/- 100 A            2.2 V
               VREF+ terminal                      Analog input voltage ~0.75 V;         3V                                   LSB
                                                   REF2_5V = 0                                                       2
                                                                                         3V
                                                   IVREF+ = 500 A 100 A                                       2 LSB
                                                   Analog input voltage ~1.25 V;
                                                   REF2_5V = 1

IDL(VREF) +    Load current regulation             IVREF+ =100 A  900 A,
               VREF+ terminal
                                                   CVREF+=5 F, ax ~0.5 x VREF+          3V                       20 ns

                                                   Error of conversion result  1 LSB

CVREF+         Capacitance at pin VREF+            REFON =1,                             2.2 V/3 V      5  10     F
TREF+          (see Note 1)                        0 mA  IVREF+  IVREF+max               2.2 V/3 V
                                                                                                                  100 ppm/C
               Temperature coefficient of          IVREF+ is a constant in the range of
               built-in reference                  0 mA  IVREF+  1 mA

tREFON         Settle time of internal             IVREF+ = 0.5 mA, CVREF+ = 10 F,                               17 ms
               reference voltage (see              VREF+ = 1.5 V, VAVCC = 2.2 V
               Figure 13 and Note 2)

Not production tested, limits characterized
Not production tested, limits verified by design

NOTES: 1. The internal buffer operational amplifier and the accuracy specifications require an external capacitor. All INL and DNL tests uses

                  two capacitors between pins VREF+ and AVSS and VREF-/VeREF- and AVSS: 10 F tantalum and 100 nF ceramic.
NOTES: 2. The condition is that the error in a conversion started after tREFON is less than 0.5 LSB. The settling time depends on the external

                  capacitive load.

CVREF+
  100 F

        10 F                                      tREFON  .66 x CVREF+ [ms] with CVREF+ in F

        1 F

            0                                      10 ms                                 100 ms tREFON
                             1 ms

Figure 13. Typical Settling Time of Internal Reference tREFON vs External Capacitor on VREF+

                                                    POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                    35
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

    From                                              DVCC
                                                      DVSS
    Power                              +

    Supply                             -

                                       10 F 100 nF

                                       +              AVCC MSP430F13x
                                       -              AVSS MSP430F14x
                                                      VREF+ or VeREF+
    Apply External Reference [VeREF+]  10 F 100 nF
    or Use Internal Reference [VREF+]                 VREF-/VeREF-
                                           +
                                           -

                 10 F                   100 nF
    Apply

    External                           +

    Reference -

                                       10 F 100 nF

    Figure 14. Supply Voltage and Reference Voltage Design VREF-/VeREF- External Supply

    From                                              DVCC
                                                      DVSS
    Power                              +

    Supply                             -

                                       10 F 100 nF

    Apply External Reference [VeREF+]      +          AVCC MSP430F13x
    or Use Internal Reference [VREF+]       -         AVSS MSP430F14x

                                       10 F 100 nF  VREF+ or VeREF+

                                           +
                                           -

                                       10 F 100 nF

    Reference Is Internally                           VREF-/VeREF-
    Switched to AVSS

    Figure 15. Supply Voltage and Reference Voltage Design VREF-/VeREF- = AVSS, Internally Connected

36                                     POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                     MSP430x13x, MSP430x14x, MSP430x14x1
                                                                          MIXED SIGNAL MICROCONTROLLER

                                                                                                 SLAS272F - JULY 2000 - REVISED JUNE 2004

electrical characteristics over recommended operating free-air temperature (unless otherwise
noted) (continued)

12-bit ADC, timing parameters

           PARAMETER                               TEST CONDITIONS                               MIN        NOM            MAX UNIT

fADC12CLK                            For specified performance of ADC12            2.2V/         0.45       5              6.3 MHz
                                     linearity parameters                          3V

fADC12OSC  Internal ADC12            ADC12DIV=0,                                   2.2 V/        3.7                       6.3 MHz
           oscillator                fADC12CLK=fADC12OSC                           3V

                                     CVREF+  5 F, Internal oscillator,            2.2 V/        2.06                      3.51 s
                                     fADC12OSC = 3.7 MHz to 6.3 MHz                3V

tCONVERT Conversion time             External fADC12CLK from ACLK, MCLK or SMCLK:                           13ADC12DIV
                                     ADC12SSEL  0                                                             1/fADC12CLK
                                                                                                                           s

tADC12ON   Turn on settling time of  (see Note 1)                                                                          100 ns
           the ADC

tSample                              RS = 400 , RI = 1000 ,                        3V            1220

           Sampling time             CI = 30 pF                                                                            ns

                                      = [RS + RI] x CI;(see Note 2)                2.2 V 1400

Not production tested, limits characterized
Not production tested, limits verified by design

NOTES: 1. The condition is that the error in a conversion started after tADC12ON is less than 0.5 LSB. The reference and input signal are already
                  settled.

    2. Approximately ten Tau () are needed to get an error of less than 0.5 LSB:
        tSample = ln(2n+1) x (RS + RI) x CI+ 800 ns where n = ADC resolution = 12, RS = external source resistance.

12-bit ADC, linearity parameters

    PARAMETER                                      TEST CONDITIONS                                          MIN NOM MAX UNIT

                                        1.4 V  (VeREF+ - VREF-/VeREF-) min  1.6 V                2.2 V/3 V                    2
EI Integral linearity error 1.6 V < (VeREF+ - VREF-/VeREF-) min  [V(AVCC)]                                                 1.7 LSB

ED  Differential linearity  (VeREF+ - VREF-/VeREF-)min  (VeREF+ - VREF-/VeREF-),                 2.2 V/3 V                    1 LSB
    error                   CVREF+ = 10 F (tantalum) and 100 nF (ceramic)                                         2 4 LSB
                                                                                                                 1.1 2 LSB
                            (VeREF+ - VREF-/VeREF-)min  (VeREF+ - VREF-/VeREF-),                                   2 5 LSB

EO Offset error             Internal impedance of source RS < 100 ,                              2.2 V/3 V

                            CVREF+ = 10 F (tantalum) and 100 nF (ceramic)

EG Gain error               (VeREF+ - VREF-/VeREF-)min  (VeREF+ - VREF-/VeREF-),                 2.2 V/3 V
                            CVREF+ = 10 F (tantalum) and 100 nF (ceramic)

ET  Total unadjusted        (VeREF+ - VREF-/VeREF-)min  (VeREF+ - VREF-/VeREF-),                 2.2 V/3 V
    error                   CVREF+ = 10 F (tantalum) and 100 nF (ceramic)

                                                    POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                       37
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

electrical characteristics over recommended operating free-air temperature (unless otherwise
noted) (continued)

12-bit ADC, temperature sensor and built-in VMID

                 PARAMETER                           TEST CONDITIONS                           MIN NOM  MAX UNIT

                 Operating supply current into       REFON = 0, INCH = 0Ah,             2.2 V       40  120  A
                 AVCC terminal (see Note 1)          ADC12ON=NA, TA = 25_C              3V
ISENSOR                                                                                             60  160

VSENSOR                                              ADC12ON = 1, INCH = 0Ah,           2.2 V       986 9865%
                                                     TA = 0C                           3V                                     mV

                                                                                                    986 9865%

TCSENSOR                                             ADC12ON = 1, INCH = 0Ah            2.2 V       3.55 3.553%
                                                                                        3V                                    mV/C

                                                                                                    3.55 3.553%

tSENSOR(sample)  Sample time required if channel     ADC12ON = 1, INCH = 0Ah,           2.2 V  30            s
                 10 is selected (see Note 2)                                                   30
                                                     Error of conversion result  1 LSB 3 V

IVMID            Current into divider at channel 11  ADC12ON = 1, INCH = 0Bh            2.2 V           NA
                                                                                        3V                        A
                 (see Note 3)
                                                                                                        NA

VMID             AVCC divider at channel 11          ADC12ON = 1, INCH = 0Bh,           2.2 V       1.1 1.10.04
                                                     VMID is ~0.5 x VAVCC               3V                                      V

                                                                                                    1.5 1.500.04

tVMID(sample)    Sample time required if channel ADC12ON = 1, INCH = 0Bh,               2.2 V 1400           ns

                 11 is selected (see Note 4)         Error of conversion result  1 LSB 3 V 1220

Not production tested, limits characterized

NOTES: 1. The sensor current ISENSOR is consumed if (ADC12ON = 1 and REFON=1), or (ADC12ON=1 AND INCH=0Ah and sample signal
                  is high). Therefore it includes the constant current through the sensor and the reference.

              2. The typical equivalent impedance of the sensor is 51 k. The sample time required includes the sensor-on time tSENSOR(on).
              3. No additional current is needed. The VMID is used during sampling.
              4. The on-time tVMID(on) is included in the sampling time tVMID(sample); no additional on time is needed.

38                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                           MSP430x13x, MSP430x14x, MSP430x14x1
                                                                MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                       SLAS272F - JULY 2000 - REVISED JUNE 2004

electrical characteristics over recommended operating free-air temperature (unless otherwise
noted) (continued)

Flash Memory

                PARAMETER                                               TEST                VCC         MIN NOM MAX UNIT
                                                                   CONDITIONS

VCC(PGM/      Program and Erase supply voltage                                                          2.7           3.6 V
ERASE)

fFTG          Flash Timing Generator frequency                                                          257           476 kHz
IPGM          Supply current from DVCC during program
IERASE        Supply current from DVCC during erase                                    2.7 V/ 3.6 V          3        5 mA
tCPT          Cumulative program time
tCMErase      Cumulative mass erase time                                               2.7 V/ 3.6 V          3        7 mA
              Program/Erase endurance
                                                                   see Note 1          2.7 V/ 3.6 V                   4 ms
                                                                   see Note 2
                                                                                       2.7 V/ 3.6 V 200                 ms
                                                                                                             104 105  cycles

tRetention    Data retention duration                              TJ = 25C                            100           years

tWord         Word or byte program time                                                                      35

tBlock, 0     Block program time for 1st byte or word                                                        30

tBlock, 1-63  Block program time for each additional byte or word                                            21
tBlock, End
              Block program end-sequence wait time                 see Note 3                                6        tFTG

tMass Erase Mass erase time                                                                                  5297

tSeg Erase Segment erase time                                                                                4819

NOTES:     1. The cumulative program time must not be exceeded when writing to a 64-byte flash block. This parameter applies to all programming
               methods: individual word/byte write and block write modes.

           2. The mass erase duration generated by the flash timing generator is at least 11.1ms ( = 5297x1/fFTG,max = 5297x1/476kHz). To
               achieve the required cumulative mass erase time the Flash Controller's mass erase operation can be repeated until this time is met.
               (A worst case minimum of 19 cycles are required).

           3. These values are hardwired into the Flash Controller's state machine (tFTG = 1/fFTG).

JTAG Interface

                PARAMETER                                               TEST                VCC         MIN NOM MAX UNIT
                                                                   CONDITIONS

                                                                                            2.2 V       0             5 MHz
                                                                                             3V
fTCK          TCK input frequency                                  see Note 1                           0             10 MHz

RInternal     Internal pull-up resistance on TMS, TCK, TDI/TCLK see Note 2                  2.2 V/ 3 V  25   60       90 k

NOTES: 1. fTCK may be restricted to meet the timing requirements of the module selected.
              2. TMS, TDI/TCLK, and TCK pull-up resistors are implemented in all versions.

JTAG Fuse (see Note 1)

                PARAMETER                                               TEST                VCC         MIN NOM MAX UNIT
                                                                   CONDITIONS

VCC(FB)       Supply voltage during fuse-blow condition            TA = 25C                            2.5           V

VFB           Voltage level on TDI/TCLK for fuse-blow: F versions                                       6             7V

IFB           Supply current into TDI/TCLK during fuse blow                                                           100 mA

tFB           Time to blow fuse                                                                                       1 ms

NOTES: 1. Once the fuse is blown, no further access to the MSP430 JTAG/Test and emulation features is possible. The JTAG block is switched
                  to bypass mode.

                                          POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                          39
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

                                                      APPLICATION INFORMATION

input/output schematic

port P1, P1.0 to P1.7, input/output with Schmitt-trigger

         P1SEL.x

         P1DIR.x                          0

    Direction Control                     1

         From Module

                                                               Pad Logic

                                                   0                                                                     P1.0/TACLK ..
            P1OUT.x                                                                                                         P1.7/TA2
    Module X OUT

                                                   1

         P1IN.x
                                EN

         Module X IN        D

         P1IRQ.x            P1IE.x                    EN       Interrupt
                                                                 Edge
                                         Q            Set       Select
                            P1IFG.x

                                          Interrupt            P1IES.x
                                          Flag                    P1SEL.x

PnSel.x  PnDIR.x        Dir. CONTROL                  PnOUT.x  MODULE X OUT    PnIN.x               MODULE X IN  PnIE.x PnIFG.x PnIES.x
                       FROM MODULE
                                                      P1OUT.0         DVSS     P1IN.0                   TACLK
P1Sel.0 P1DIR.0             P1DIR.0                   P1OUT.1     Out0 signal  P1IN.1                   CCI0A    P1IE.0  P1IFG.0  P1IES.0
                                                      P1OUT.2     Out1 signal  P1IN.2                   CCI1A    P1IE.1  P1IFG.1  P1IES.1
P1Sel.1 P1DIR.1             P1DIR.1                   P1OUT.3     Out2 signal  P1IN.3                   CCI2A    P1IE.2  P1IFG.2  P1IES.2
                                                      P1OUT.4                  P1IN.4                   unused   P1IE.3  P1IFG.3  P1IES.3
P1Sel.2 P1DIR.2             P1DIR.2                   P1OUT.5        SMCLK     P1IN.5                   unused   P1IE.4  P1IFG.4  P1IES.4
                                                      P1OUT.6     Out0 signal  P1IN.6                   unused   P1IE.5  P1IFG.5  P1IES.5
P1Sel.3 P1DIR.3             P1DIR.3                   P1OUT.7     Out1 signal  P1IN.7                   unused   P1IE.6  P1IFG.6  P1IES.6
                                                                  Out2 signal                                    P1IE.7  P1IFG.7  P1IES.7
P1Sel.4 P1DIR.4             P1DIR.4

P1Sel.5 P1DIR.5             P1DIR.5

P1Sel.6 P1DIR.6             P1DIR.6

   P1Sel.7 P1DIR.7          P1DIR.7
Signal from or to Timer_A

40                                                    POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                              MSP430x13x, MSP430x14x, MSP430x14x1
                                                                                   MIXED SIGNAL MICROCONTROLLER

                                                                                                SLAS272F - JULY 2000 - REVISED JUNE 2004

                                                  APPLICATION INFORMATION

input/output schematic (continued)

port P2, P2.0 to P2.2, P2.6, and P2.7 input/output with Schmitt-trigger

            P2SEL.x                   0                      0: Input

            P2DIR.x                   1                      1: Output
Direction Control

     From Module

P2OUT.x                               0

Module X OUT                                                                                                         P2.0/ACLK
                                               1                                                                     P2.1/TAINCLK
                                                                                                                     P2.2/CAOUT/TA0
                                                  Pad Logic                                                          P2.6/ADC12CLK
                                                                                                                     P2.7/TA0
P2IN.x

                     EN                                                 Bus Keeper
                                                                                                CAPD.X
Module X IN          D

P2IRQ.x              P2IE.x                       EN       Interrupt
                                                             Edge
                                   Q              Set        Select
                     P2IFG.x
                                                       P2IES.x
                              Interrupt                   P2SEL.x
                              Flag

x: Bit Identifier 0 to 2, 6, and 7 for Port P2

                                  Dir. CONTROL               MODULE X OUT     PnIN.x            MODULE X IN  PnIE.x PnIFG.x PnIES.x
PnSel.x PnDIR.x FROM MODULE PnOUT.x
                                                                    ACLK      P2IN.0                unused
P2Sel.0 P2DIR.0      P2DIR.0                      P2OUT.0           DVSS      P2IN.1                INCLK    P2IE.0  P2IFG.0  P2IES.0
                                                                  CAOUT       P2IN.2                CCI0B    P2IE.1  P2IFG.1  P2IES.1
P2Sel.1 P2DIR.1      P2DIR.1                      P2OUT.1      ADC12CLK      P2IN.6                unused   P2IE.2  P2IFG.2  P2IES.2
                                                                Out0 signal  P2IN.7                unused   P2IE.6  P2IFG.6  P2IES.6
P2Sel.2 P2DIR.2      P2DIR.2                      P2OUT.2                                                    P2IE.7  P2IFG.7  P2IES.7

P2Sel.6 P2DIR.6      P2DIR.6                      P2OUT.6

P2Sel.7 P2DIR.7      P2DIR.7                      P2OUT.7

Signal from Comparator_A
Signal to Timer_A
Signal from Timer_A
ADC12CLK signal is output of the 12-bit ADC module

                                                   POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                       41
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

                                          APPLICATION INFORMATION

input/output schematic (continued)

port P2, P2.3 to P2.4, input/output with Schmitt-trigger

                P2SEL.3                   0            0: Input

                 P2DIR.3                               1: Output
    Direction Control
                                          1                                                                               P2.3/CA0/TA1
         From Module                                      Pad Logic

                P2OUT.3                   0
        Module X OUT
                                               1

    P2IN.3

                               EN                                    Bus Keeper

    Module X IN                    D

                      P2IRQ.3  P2IE.3             EN   Interrupt
                                                         Edge
                                            Q     Set   Select       Comparator_A       CAPD.3
                               P2IFG.3                               CAF
                                                                                                         CAEX
                                          Interrupt    P2IES.3                                     P2CA
                                          Flag            P2SEL.3                       CAREF

                                                                                                                       +
                      CCI1B

                      To Timer_A3                                                              -
                                                                                Reference Block
                                                            P2SEL.4  CAREF
                                                                                         CAPD.4
                                          Interrupt P2IES.4
                                            Flag

                               P2IFG.4            Set    Edge
                                            Q           Select
                                                  EN   Interrupt
                      P2IRQ.4  P2IE.4

    Module X IN                    D

                               EN                                    Bus Keeper

    P2IN.4

        Module X OUT                           1
                P2OUT.4
                                          0                                                                                      P2.4/CA1/TA2
         From Module                                     Pad Logic
    Direction Control                                                                                                     PnIE.x PnIFG.x PnIES.x
                                          1                                                                               P2IE.3 P2IFG.3 P2IES.3
                 P2DIR.4                                                                                                  P2IE.4 P2IFG.4 P2IES.4
                                          0                          1: Output
                P2SEL.4
                                                                     0: Input

  PnSel.x PnDIR.x        DIRECTION        PnOUT.x MODULE X OUT PnIN.x                   MODULE X IN
                         CONTROL
   P2Sel.3 P2DIR.3    FROM MODULE         P2OUT.3      Out1 signal   P2IN.3                 unused
   P2Sel.4 P2DIR.4                        P2OUT.4      Out2 signal   P2IN.4                 unused
Signal from Timer_A       P2DIR.3

                           P2DIR.4

42                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                 MSP430x13x, MSP430x14x, MSP430x14x1
                                                                                      MIXED SIGNAL MICROCONTROLLER

                                                                                                              SLAS272F - JULY 2000 - REVISED JUNE 2004

                                                           APPLICATION INFORMATION

input/output schematic (continued)

port P2, P2.5, input/output with Schmitt-trigger and Rosc function for the basic clock module

         P2SEL.5                                                0: Input    Pad Logic
         P2DIR.5
                                         0                      1: Output

Direction Control                        1
     From Module

                                         0                                                                                 P2.5/Rosc

         P2OUT.5

         Module X OUT
                                                        1

                                                                                 Bus Keeper

             P2IN.5      EN                                                                                   Internal to
                           D                                                                                  Basic Clock
         Module X IN                                                                                          Module
                P2IRQ.5
                                                                  Edge                                   VCC          01
                                                                 Select
                         P2IE.5                            EN   Interrupt

                                      Q                    Set
                         P2IFG.5

                                 Interrupt                      P2IES.5                                                    to
                                 Flag                              P2SEL.5                                            DC Generator

                                                                                  DCOR
                                                                                 CAPD.5

DCOR: Control Bit From Basic Clock Module
          If it Is Set, P2.5 Is Disconnected From P2.5 Pad

PnSel.x  PnDIR.x            DIRECTION    PnOUT.x MODULE X OUT PnIN.x                                     MODULE X IN  PnIE.x PnIFG.x PnIES.x
P2Sel.5  P2DIR.5            CONTROL                                                                          unused   P2IE.5 P2IFG.5 P2IES.5
                         FROM MODULE     P2OUT.5                           DVSS  P2IN.5

                              P2DIR.5

                                                            POST OFFICE BOX 655303 DALLAS, TEXAS 75265                               43
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

                                            APPLICATION INFORMATION

input/output schematic (continued)

port P3, P3.0 and P3.4 to P3.7, input/output with Schmitt-trigger

                P3SEL.x                          0: Input

                 P3DIR.x                 0       1: Output
    Direction Control
                                         1                                                               P3.0/STE0
         From Module                                                  Pad Logic
                                                                                                       P3.4/UTXD0
                P3OUT.x                  0                                                             P3.5/URXD0
        Module X OUT                                                                                   P3.6/UTXD1
                                         1                                                             P3.7/URXD1

             P3IN.x
                                     EN

    Module X IN                    D

    x: Bit Identifier, 0 and 4 to 7 for Port P3

    PnSel.x               PnDIR.x           DIRECTION       PnOUT.x              MODULE X OUT  PnIN.x  MODULE X IN
                                            CONTROL
                                         FROM MODULE                                           P3IN.0        STE0
                                                                                               P3IN.4      Unused
    P3Sel.0               P3DIR.0           DVSS            P3OUT.0               DVSS         P3IN.5     URXD0
                                                                                 UTXD0         P3IN.6      Unused
    P3Sel.4               P3DIR.4           DVCC            P3OUT.4                            P3IN.7     URXD1
                                                                                  DVSS
    P3Sel.5               P3DIR.5           DVSS            P3OUT.5              UTXD1

    P3Sel.6               P3DIR.6           DVCC            P3OUT.6               DVSS

    P3Sel.7               P3DIR.7           DVSS            P3OUT.7

Output from USART0 module
Output from USART1 module in x14x(1) configuration, DVSS in x13x configuration
Input to USART0 module
Input to USART1 module in x14x(1) configuration, unused in x13x configuration

44                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                  MSP430x13x, MSP430x14x, MSP430x14x1
                                                       MIXED SIGNAL MICROCONTROLLER

                                                                               SLAS272F - JULY 2000 - REVISED JUNE 2004

                                               APPLICATION INFORMATION
input/output schematic (continued)

port P3, P3.1, input/output with Schmitt-trigger

               P3SEL.1              0: Input
                P3DIR.1
SYNC                             0  1: Output
   MM               DCM_SIMO
                                 1                                             P3.1/SIMO0
  STC          P3OUT1                                      Pad Logic
  STE           (SI)MO0
       From USART0               0

                                 1

       P3IN.1
                            EN

       SI(MO)0                D

       To USART0

port P3, P3.2, input/output with Schmitt-trigger

               P3SEL.2              0: Input
                P3DIR.2
SYNC             DCM_SOMI        0  1: Output
   MM
               P3OUT.2           1                                             P3.2/SOMI0
  STC           SO(MI)0                                    Pad Logic
  STE  From USART0
                                 0

                                 1

       P3IN.2
                            EN

       (SO)MI0                D

       To USART0

                                  POST OFFICE BOX 655303 DALLAS, TEXAS 75265              45
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

                                               APPLICATION INFORMATION

input/output schematic (continued)

port P3, P3.3, input/output with Schmitt-trigger

                   P3SEL.3                     0: Input
                    P3DIR.3
    SYNC                                    0  1: Output
       MM                DCM_UCLK
                                            1                                             P3.3/UCLK0
      STC          P3OUT.3                                            Pad Logic
      STE           UCLK.0
           From USART0                      0

                                            1

                  P3IN.3
                                        EN

                  UCLK0            D

                  To USART0

NOTE: UART mode:  The UART clock can only be an input. If UART mode and UART function are selected, the P3.3/UCLK0 is always

                  an input.

    SPI, slave mode: The clock applied to UCLK0 is used to shift data in and out.

    SPI, master mode: The clock to shift data in and out is supplied to connected devices on pin P3.3/UCLK0 (in slave mode).

46                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                               MSP430x13x, MSP430x14x, MSP430x14x1
                                                                                    MIXED SIGNAL MICROCONTROLLER

                                          APPLICATION INFORMATION                          SLAS272F - JULY 2000 - REVISED JUNE 2004

input/output schematic (continued)                                                                                          P4.0/TB0 ..
                                                                                                                             P4.6/TB6
port P4, P4.0 to P4.6, input/output with Schmitt-trigger

            P4SEL.x                       0: Input

             P4DIR.x                   0  1: Output
Direction Control
                                       1
     From Module
                        w                                           Pad Logic
                                       0
      Module X IN
                                       1
            P5SEL.7
           P4OUT.x
  Module X OUT

                           TBOUTHiZ

                                                                               Bus Keeper

         P4IN.x
                                 EN

Module X IN                         D

x: bit identifier, 0 to 6 for Port P4

PnSel.x                    PnDIR.x        DIRECTION  PnOUT.x                   MODULE X OUT    PnIN.x   MODULE X IN
                                          CONTROL
        P4Sel.0            P4DIR.0     FROM MODULE   P4OUT.0                      Out0 signal  P4IN.0  CCI0A / CCI0B
                           P4DIR.1                   P4OUT.1                      Out1 signal  P4IN.1  CCI1A / CCI1B
        P4Sel.1            P4DIR.2          P4DIR.0  P4OUT.2                      Out2 signal  P4IN.2  CCI2A / CCI2B
                           P4DIR.3          P4DIR.1  P4OUT.3                      Out3 signal  P4IN.3  CCI3A / CCI3B
        P4Sel.2            P4DIR.4                   P4OUT.4                      Out4 signal  P4IN.4  CCI4A / CCI4B
                           P4DIR.5          P4DIR.2  P4OUT.5                      Out5 signal  P4IN.5  CCI5A / CCI5B
        P4Sel.3            P4DIR.6                   P4OUT.6                      Out6 signal  P4IN.6
        P4Sel.4                             P4DIR.3                                                         CCI6A
                                            P4DIR.4
        P4Sel.5                             P4DIR.5
        P4Sel.6                             P4DIR.6
Signal from Timer_B
Signal to Timer_B
From P5.7

                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265                 47
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

                                                APPLICATION INFORMATION

input/output schematic (continued)

port P4, P4.7, input/output with Schmitt-trigger

    P4SEL.7                                           0: Input
    P4DIR.7
                                0                     1: Output

                                1

                                                                 Pad Logic

                                          0                                                                  P4.7/TBCLK
    P4OUT.7

    DVSS                        1

    P4IN.7
                            EN

    Timer_B,              D

    TBCLK

port P5, P5.0 and P5.4 to P5.7, input/output with Schmitt-trigger

                P5SEL.x                               0: Input

                 P5DIR.x                     0        1: Output
    Direction Control
                                             1                                                                 P5.0/STE1
         From Module                                                     Pad Logic
                                                                                                              P5.4/MCLK
                P5OUT.x                      0                                                               P5.5/SMCLK
        Module X OUT                                                                                           P5.6/ACLK
                                             1                                                               P5.7/TBOUTH

    P5IN.x
                            EN

    Module X IN           D

    x: Bit Identifier, 0 and 4 to 7 for Port P5

PnSel.x PnDIR.x           Dir. CONTROL FROM MODULE               PnOUT.x MODULE X OUT PnIN.x                 MODULE X IN

P5Sel.0 P5DIR.0                                 DVSS             P5OUT.0                      DVSS   P5IN.0  STE.1

P5Sel.4 P5DIR.4                                 DVCC             P5OUT.4                      MCLK   P5IN.4  unused

P5Sel.5 P5DIR.5                                 DVCC             P5OUT.5                      SMCLK  P5IN.5  unused

P5Sel.6 P5DIR.6                                 DVCC             P5OUT.6                      ACLK   P5IN.6  unused

P5Sel.7 P5DIR.7                                 DVSS             P5OUT.7                      DVSS   P5IN.7  TBOUTHiZ

NOTE: TBOUTHiZ signal is used by port module P4, pins P4.0 to P4.6. The function of TBOUTHiZ is mainly useful when used with Timer_B7.

48                                              POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                  MSP430x13x, MSP430x14x, MSP430x14x1
                                                       MIXED SIGNAL MICROCONTROLLER

                                   APPLICATION INFORMATION                       SLAS272F - JULY 2000 - REVISED JUNE 2004
                                                                                                                     P5.1/SIMO1
input/output schematic (continued)

port P5, P5.1, input/output with Schmitt-trigger

               P5SEL.1                 0: Input
                P5DIR.1
SYNC                                0  1: Output
   MM                DCM_SIMO
                                    1
  STC          P5OUT.1                                       Pad Logic
  STE           (SI)MO1
       From USART1                  0

                                    1

       P5IN.1

                               EN

       SI(MO)1                 D

       To USART1

port P5, P5.2, input/output with Schmitt-trigger

               P5SEL.2                 0: Input
                P5DIR.2
SYNC                                0  1: Output
   MM              DCM_SOMI
                                    1                                            P5.2/SOMI1
  STC          P5OUT.2                                       Pad Logic
  STE           SO(MI)1
       From USART1                  0

                                    1

       P5IN.2

                               EN

       (SO)MI1                 D

       To USART1

                                    POST OFFICE BOX 655303 DALLAS, TEXAS 75265              49
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

                                             APPLICATION INFORMATION

input/output schematic (continued)

port P5, P5.3, input/output with Schmitt-trigger

                   P5SEL.3                      0: Input
                    P5DIR.3
    SYNC                                     0  1: Output
       MM                DCM_SIMO
                                             1                                             P5.3/UCLK1
      STC          P5OUT.3                                            Pad Logic
      STE            UCLK1
                                             0
           From USART1
                                             1

                  P5IN.3
                                        EN

                  UCLK1                   D

                  To USART1

NOTE: UART mode:  The UART clock can only be an input. If UART mode and UART function are selected, the P5.3/UCLK1 direction

                  is always input.

    SPI, slave mode: The clock applied to UCLK1 is used to shift data in and out.

    SPI, master mode: The clock to shift data in and out is supplied to connected devices on pin P5.3/UCLK1 (in slave mode).

50                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                               MSP430x13x, MSP430x14x, MSP430x14x1
                                                                                    MIXED SIGNAL MICROCONTROLLER

                                                                                                SLAS272F - JULY 2000 - REVISED JUNE 2004

                                                  APPLICATION INFORMATION

input/output schematic (continued)

port P6, P6.0 to P6.7, input/output with Schmitt-trigger

            P6SEL.x                 0
                                                      0: Input
             P6DIR.x
Direction Control                   1                      1: Output

     From Module

                                                                               Pad Logic

                                              0                                                         P6.0 .. P6.7
        P6OUT.x
Module X OUT

                                               1

                                                                               Bus Keeper

         P6IN.x
                                EN

Module X IN           D

                                    Note: Not implemented in the MSP430x14x1 devices

From ADC
    To ADC

         x: Bit Identifier, 0 to 7 for Port P6

NOTE: Analog signals applied to digital gates can cause current flow from the positive to the negative terminal. The throughput current flows if
           the analog signal is in the range of transitions 01 or 10. The value of the throughput current depends on the driving capability of the
           gate. For MSP430, it is approximately 100 A.
           Use P6SEL.x=1 to prevent throughput current. P6SEL.x should be set, even if the signal at the pin is not being used by the ADC12.

PnSel.x               PnDIR.x       DIR. CONTROL                      PnOUT.x  MODULE X OUT     PnIN.x  MODULE X IN
                                    FROM MODULE
                                                                                      DVSS      P6IN.0      unused
P6Sel.0               P6DIR.0                     P6DIR.0             P6OUT.0         DVSS      P6IN.1      unused
                                                                                      DVSS      P6IN.2      unused
P6Sel.1               P6DIR.1                     P6DIR.1             P6OUT.1         DVSS      P6IN.3      unused
                                                                                      DVSS      P6IN.4      unused
P6Sel.2               P6DIR.2                     P6DIR.2             P6OUT.2         DVSS      P6IN.5      unused
                                                                                      DVSS      P6IN.6      unused
P6Sel.3               P6DIR.3                     P6DIR.3             P6OUT.3         DVSS      P6IN.7      unused

P6Sel.4               P6DIR.4                     P6DIR.4             P6OUT.4

P6Sel.5               P6DIR.5                     P6DIR.5             P6OUT.5

P6Sel.6               P6DIR.6                     P6DIR.6             P6OUT.6

P6Sel.7               P6DIR.7                     P6DIR.7             P6OUT.7

NOTE: The signal at pins P6.x/Ax is used by the 12-bit ADC module.

                                                   POST OFFICE BOX 655303 DALLAS, TEXAS 75265                        51
MSP430x13x, MSP430x14x, MSP430x14x1
MIXED SIGNAL MICROCONTROLLER

SLAS272F - JULY 2000 - REVISED JUNE 2004

                                               APPLICATION INFORMATION
JTAG pins TMS, TCK, TDI/TCLK, TDO/TDI, input/output with Schmitt-trigger

                                         TDO
                                         Controlled by JTAG

    JTAG                        Controlled by JTAG
                                                       TDO/TDI
               Controlled
               by JTAG     DVCC DVCC

                TDI

        Test               Fuse
          &
                           Burn & Test
    Emulation                   Fuse
      Module                               TDI/TCLK

                               DVCC

               TMS

                                           TMS

                                     DVCC                                 During Programming Activity and
                                                                          During Blowing of the Fuse, Pin
               TCK                                                        TDO/TDI Is Used to Apply the Test
                                                                          Input Data for JTAG Circuitry

                                           TCK

52                         POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                           MSP430x13x, MSP430x14x, MSP430x14x1
                                                                MIXED SIGNAL MICROCONTROLLER

                                                                                                                                                       SLAS272F - JULY 2000 - REVISED JUNE 2004

                                               APPLICATION INFORMATION
JTAG fuse check mode

       MSP430 devices that have the fuse on the TDI/TCLK terminal have a fuse check mode that tests the continuity
       of the fuse the first time the JTAG port is accessed after a power-on reset (POR). When activated, a fuse check
       current, ITF , of 1 mA at 3 V, 2.5 mA at 5 V can flow from the TDI/TCLK pin to ground if the fuse is not burned.
       Care must be taken to avoid accidentally activating the fuse check mode and increasing overall system power
       consumption.
       Activation of the fuse check mode occurs with the first negative edge on the TMS pin after power up or if the
       TMS is being held low during power up. The second positive edge on the TMS pin deactivates the fuse check
       mode. After deactivation, the fuse check mode remains inactive until another POR occurs. After each POR the
       fuse check mode has the potential to be activated.
       The fuse check current will only flow when the fuse check mode is active and the TMS pin is in a low state (see
       Figure 16). Therefore, the additional current flow can be prevented by holding the TMS pin high (default
       condition).

                   Time TMS Goes Low After POR

                                                TMS

                                                        ITF
                                        ITDI/TCLK

                           Figure 16. Fuse Check Mode Current: MSP430F13x, MSP430F14x(1)

POST OFFICE BOX 655303 DALLAS, TEXAS 75265  53
                                                                PACKAGE OPTION ADDENDUM

www.ti.com                                                                                             10-Mar-2010

PACKAGING INFORMATION

    Orderable Device  Status (1)  Package  Package  Pins Package Eco Plan (2) Lead/Ball Finish MSL Peak Temp (3)
   MSP430A009IPMR     ACTIVE        Type   Drawing             Qty
   MSP430F133IPAG     ACTIVE
    MSP430F133IPM     ACTIVE        LQFP      PM    64          Green (RoHS & CU NIPDAU Level-3-260C-168 HR
   MSP430F133IPMR     ACTIVE
  MSP430F133IRTDR     ACTIVE                                    no Sb/Br)
   MSP430F133IRTDT    ACTIVE
   MSP430F135IPAG     ACTIVE      TQFP     PAG      64 160 Green (RoHS & CU NIPDAU Level-4-260C-72 HR
    MSP430F135IPM     ACTIVE                                              no Sb/Br)
   MSP430F135IPMR     ACTIVE
  MSP430F135IRTDR     ACTIVE      LQFP     PM       64 160 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
   MSP430F135IRTDT    ACTIVE                                              no Sb/Br)
    MSP430F1471IPM    ACTIVE
  MSP430F1471IPMR     ACTIVE      LQFP     PM       64 1000 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
MSP430F1471IPMRG     ACTIVE                                              no Sb/Br)
MSP430F1471IPMRG4     ACTIVE
  MSP430F1471IRTDR    ACTIVE      VQFN     RTD      64 2500 Green (RoHS &            CU SN    Level-3-260C-168 HR
  MSP430F1471IRTDT    ACTIVE                                              no Sb/Br)
   MSP430F147IPAG     ACTIVE
    MSP430F147IPM     ACTIVE      VQFN     RTD      64 250 Green (RoHS &             CU SN    Level-3-260C-168 HR
   MSP430F147IPMR     ACTIVE                                              no Sb/Br)
MSP430F147IPMR-KAM    ACTIVE
MSP430F147IPMRG4     ACTIVE      TQFP     PAG      64 160 Green (RoHS & CU NIPDAU Level-4-260C-72 HR
  MSP430F147IRTDR     ACTIVE                                              no Sb/Br)
   MSP430F147IRTDT    ACTIVE
    MSP430F1481IPM    ACTIVE      LQFP     PM       64 160 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

                                  LQFP     PM       64 1000 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

                                  VQFN     RTD      64 2500 Green (RoHS &            CU SN    Level-3-260C-168 HR
                                                                          no Sb/Br)

                                  VQFN     RTD      64 250 Green (RoHS &             CU SN    Level-3-260C-168 HR
                                                                          no Sb/Br)

                                  LQFP     PM       64 160 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

                                  LQFP     PM       64 1000 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

                                  LQFP     PM       64          TBD                  Call TI  Call TI

                                  LQFP     PM       64 1000 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

                                  VQFN     RTD      64 2500 Green (RoHS &            CU SN    Level-3-260C-168 HR
                                                                          no Sb/Br)

                                  VQFN     RTD      64 250 Green (RoHS &             CU SN    Level-3-260C-168 HR
                                                                          no Sb/Br)

                                  TQFP     PAG      64 160 Green (RoHS & CU NIPDAU Level-4-260C-72 HR
                                                                          no Sb/Br)

                                  LQFP     PM       64 160 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

                                  LQFP     PM       64 1000 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

                                  LQFP     PM       64          Green (RoHS & CU NIPDAU Level-3-260C-168 HR

                                                                no Sb/Br)

                                  LQFP     PM       64 1000 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

                                  VQFN     RTD      64 2500 Green (RoHS &            CU SN    Level-3-260C-168 HR
                                                                          no Sb/Br)

                                  VQFN     RTD      64 250 Green (RoHS &             CU SN    Level-3-260C-168 HR
                                                                          no Sb/Br)

                                  LQFP     PM       64 160 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                          no Sb/Br)

                                               Addendum-Page 1
                                                               PACKAGE OPTION ADDENDUM

www.ti.com                                                                                 10-Mar-2010

   Orderable Device  Status (1)  Package  Package  Pins Package Eco Plan (2) Lead/Ball Finish MSL Peak Temp (3)
  MSP430F1481IPMR    ACTIVE        Type   Drawing             Qty
MSP430F1481IRTDR    ACTIVE
MSP430F1481IRTDT    ACTIVE        LQFP      PM    64 1000 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
   MSP430F148IPAG    ACTIVE                                              no Sb/Br)
                     ACTIVE
   MSP430F148IPM     ACTIVE      VQFN     RTD      64 2500 Green (RoHS &            CU SN  Level-3-260C-168 HR
  MSP430F148IPMR     ACTIVE                                              no Sb/Br)
  MSP430F148IRTDR    ACTIVE
  MSP430F148IRTDT    ACTIVE      VQFN     RTD      64 250 Green (RoHS &             CU SN  Level-3-260C-168 HR
   MSP430F1491IPM    ACTIVE                                              no Sb/Br)
MSP430F1491IPMG4    ACTIVE
  MSP430F1491IPMR    ACTIVE      TQFP     PAG      64 160 Green (RoHS & CU NIPDAU Level-4-260C-72 HR
MSP430F1491IPMRG4    ACTIVE                                              no Sb/Br)
MSP430F1491IRTDR    ACTIVE
MSP430F1491IRTDT    ACTIVE      LQFP     PM       64 160 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
   MSP430F149IPAG    ACTIVE                                              no Sb/Br)
MSP430F149IPAGR     ACTIVE
   MSP430F149IPM     ACTIVE      LQFP     PM       64 1000 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
MSP430F149IPMG4     ACTIVE                                              no Sb/Br)
  MSP430F149IPMR     ACTIVE
MSP430F149IPMRG4     ACTIVE      VQFN     RTD      64 2500 Green (RoHS &            CU SN  Level-3-260C-168 HR
  MSP430F149IRTDR    ACTIVE                                              no Sb/Br)
  MSP430F149IRTDT
                                 VQFN     RTD      64 250 Green (RoHS &             CU SN  Level-3-260C-168 HR
                                                                         no Sb/Br)

                                 LQFP     PM       64 160 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                         no Sb/Br)

                                 LQFP     PM       64 160 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                         no Sb/Br)

                                 LQFP     PM       64 1000 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                         no Sb/Br)

                                 LQFP     PM       64 1000 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                         no Sb/Br)

                                 VQFN     RTD      64 2500 Green (RoHS &            CU SN  Level-3-260C-168 HR
                                                                         no Sb/Br)

                                 VQFN     RTD      64 250 Green (RoHS &             CU SN  Level-3-260C-168 HR
                                                                         no Sb/Br)

                                 TQFP     PAG      64 160 Green (RoHS & CU NIPDAU Level-4-260C-72 HR
                                                                         no Sb/Br)

                                 TQFP     PAG      64 1500 Green (RoHS & CU NIPDAU Level-4-260C-72 HR
                                                                         no Sb/Br)

                                 LQFP     PM       64 160 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                         no Sb/Br)

                                 LQFP     PM       64 160 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                         no Sb/Br)

                                 LQFP     PM       64 1000 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                         no Sb/Br)

                                 LQFP     PM       64 1000 Green (RoHS & CU NIPDAU Level-3-260C-168 HR
                                                                         no Sb/Br)

                                 VQFN     RTD      64 2500 Green (RoHS &            CU SN  Level-3-260C-168 HR
                                                                         no Sb/Br)

                                 VQFN     RTD      64 250 Green (RoHS &             CU SN  Level-3-260C-168 HR
                                                                         no Sb/Br)

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in
a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

                                              Addendum-Page 2
                             PACKAGE OPTION ADDENDUM

www.ti.com                   10-Mar-2010

(2) Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check
http://www.ti.com/productcontent for the latest availability information and additional product content details.
TBD: The Pb-Free/Green conversion plan has not been defined.
Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements
for all 6 substances, including the requirement that lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered
at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.
Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and
package, or 2) lead-based die adhesive used between the die and leadframe. The component is otherwise considered Pb-Free (RoHS
compatible) as defined above.
Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame
retardants (Br or Sb do not exceed 0.1% by weight in homogeneous material)

(3) MSL, Peak Temp. -- The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder
temperature.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is
provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the
accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take
reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on
incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited
information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI
to Customer on an annual basis.

            Addendum-Page 3
www.ti.com                                               PACKAGE MATERIALS INFORMATION

TAPE AND REEL INFORMATION                                                                                                                               8-Dec-2010

*All dimensions are nominal

Device                       Package Package Pins  SPQ   Reel Reel A0 B0 K0 P1 W             Pin1
                               Type Drawing
                                                   1000  Diameter Width (mm) (mm) (mm) (mm) (mm) Quadrant
                                                   1000
                                                   1000  (mm) W1 (mm)
                                                   1000
MSP430F133IPMR               LQFP  PM 64           1000  330.0 24.4 12.3 12.3 2.5 16.0 24.0  Q2
MSP430F135IPMR               LQFP  PM 64           1000
MSP430F1471IPMR              LQFP  PM 64           1000  330.0 24.4 12.3 12.3 2.5 16.0 24.0  Q2
MSP430F147IPMR               LQFP  PM 64           1500
MSP430F1481IPMR              LQFP  PM 64           1000  330.0 24.4 12.3 12.3 2.5 16.0 24.0  Q2
MSP430F148IPMR               LQFP  PM 64
MSP430F1491IPMR              LQFP  PM 64                 330.0 24.4 12.3 12.3 2.5 16.0 24.0  Q2
MSP430F149IPAGR              TQFP  PAG 64
MSP430F149IPMR               LQFP  PM 64                 330.0 24.4 12.3 12.3 2.5 16.0 24.0  Q2

                                                         330.0 24.4 12.3 12.3 2.5 16.0 24.0  Q2

                                                         330.0 24.4 12.3 12.3 2.5 16.0 24.0  Q2

                                                         330.0 24.4 13.0 13.0 1.5 16.0 24.0  Q2

                                                         330.0 24.4 12.3 12.3 2.5 16.0 24.0  Q2

                                                   Pack Materials-Page 1
www.ti.com                                      PACKAGE MATERIALS INFORMATION

                                                                                                                                               8-Dec-2010

*All dimensions are nominal  Package Type  Package Drawing Pins  SPQ   Length (mm)  Width (mm)  Height (mm)
              Device               LQFP                          1000       333.2       345.9        41.3
                                   LQFP    PM   64               1000       333.2       345.9        41.3
     MSP430F133IPMR                LQFP                          1000       333.2       345.9        41.3
     MSP430F135IPMR                LQFP    PM   64               1000       333.2       345.9        41.3
     MSP430F1471IPMR               LQFP                          1000       333.2       345.9        41.3
     MSP430F147IPMR                LQFP    PM   64               1000       333.2       345.9        41.3
     MSP430F1481IPMR               LQFP                          1000       333.2       345.9        41.3
     MSP430F148IPMR                TQFP    PM   64               1500       346.0       346.0        41.0
     MSP430F1491IPMR               LQFP                          1000       333.2       345.9        41.3
     MSP430F149IPAGR                       PM   64
     MSP430F149IPMR
                                           PM   64

                                           PM   64

                                           PAG  64

                                           PM   64

                                                Pack Materials-Page 2
PAG (S-PQFP-G64)                                                                                             MECHANICAL DATA

                      0,50                                                                  MTQF006A JANUARY 1995 REVISED DECEMBER 1996
                              48
                                                                                                              PLASTIC QUAD FLATPACK
              49
                                      0,27                                   0,08 M
                                      0,17

                                  33

                                                                   32

64                                                                       17                           0,13 NOM
               1
                                                          16                         0,05 MIN   0,25  Gage Plane
      1,05                        7,50 TYP                                                                             0 7
      0,95                        10,20                                                        0,75
1,20 MAX                                                                                       0,45
                                           SQ
                                  9,80
                                  12,20
                                  11,80 SQ

                                                                             Seating Plane
                                                                                     0,08

                                                                                                      4040282 / C 11/96

NOTES: A. All linear dimensions are in millimeters.
             B. This drawing is subject to change without notice.
             C. Falls within JEDEC MS-026

                                  POST OFFICE BOX 655303 DALLAS, TEXAS 75265
PM (S-PQFP-G64)                                                           MECHANICAL DATA

                         0,50                                                MTQF008A JANUARY 1995 REVISED DECEMBER 1996
                                48
                                                                                   PLASTIC QUAD FLATPACK
              49
                                    0,27
                                                    0,08 M

                                    0,17
                                    33

                                                      32

64                                                                  17

                                                                                                             0,13 NOM

                  1                                             16                                    0,25   Gage Plane
                                                                        0,05 MIN                                            0 7
    1,45                            7,50 TYP
    1,35                            10,20                                                              0,75       4040152 / C 11/96
                                    9,80 SQ                                                            0,45
                                    12,20
                                    11,80 SQ                                    Seating Plane
                                                                                     0,08
1,60 MAX

NOTES: A. All linear dimensions are in millimeters.
             B. This drawing is subject to change without notice.
             C. Falls within JEDEC MS-026
             D. May also be thermally enhanced plastic with leads connected to the die pads.

                                     POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                     1
                                                                IMPORTANT NOTICE

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, modifications, enhancements, improvements,
and other changes to its products and services at any time and to discontinue any product or service without notice. Customers should
obtain the latest relevant information before placing orders and should verify that such information is current and complete. All products are
sold subject to TI's terms and conditions of sale supplied at the time of order acknowledgment.

TI warrants performance of its hardware products to the specifications applicable at the time of sale in accordance with TI's standard
warranty. Testing and other quality control techniques are used to the extent TI deems necessary to support this warranty. Except where
mandated by government requirements, testing of all parameters of each product is not necessarily performed.

TI assumes no liability for applications assistance or customer product design. Customers are responsible for their products and
applications using TI components. To minimize the risks associated with customer products and applications, customers should provide
adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any TI patent right, copyright, mask work right,
or other TI intellectual property right relating to any combination, machine, or process in which TI products or services are used. Information
published by TI regarding third-party products or services does not constitute a license from TI to use such products or services or a
warranty or endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual
property of the third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of TI information in TI data books or data sheets is permissible only if reproduction is without alteration and is accompanied
by all associated warranties, conditions, limitations, and notices. Reproduction of this information with alteration is an unfair and deceptive
business practice. TI is not responsible or liable for such altered documentation. Information of third parties may be subject to additional
restrictions.

Resale of TI products or services with statements different from or beyond the parameters stated by TI for that product or service voids all
express and any implied warranties for the associated TI product or service and is an unfair and deceptive business practice. TI is not
responsible or liable for any such statements.

TI products are not authorized for use in safety-critical applications (such as life support) where a failure of the TI product would reasonably
be expected to cause severe personal injury or death, unless officers of the parties have executed an agreement specifically governing
such use. Buyers represent that they have all necessary expertise in the safety and regulatory ramifications of their applications, and
acknowledge and agree that they are solely responsible for all legal, regulatory and safety-related requirements concerning their products
and any use of TI products in such safety-critical applications, notwithstanding any applications-related information or support that may be
provided by TI. Further, Buyers must fully indemnify TI and its representatives against any damages arising out of the use of TI products in
such safety-critical applications.

TI products are neither designed nor intended for use in military/aerospace applications or environments unless the TI products are
specifically designated by TI as military-grade or "enhanced plastic." Only products designated by TI as military-grade meet military
specifications. Buyers acknowledge and agree that any such use of TI products which TI has not designated as military-grade is solely at
the Buyer's risk, and that they are solely responsible for compliance with all legal and regulatory requirements in connection with such use.

TI products are neither designed nor intended for use in automotive applications or environments unless the specific TI products are
designated by TI as compliant with ISO/TS 16949 requirements. Buyers acknowledge and agree that, if they use any non-designated
products in automotive applications, TI will not be responsible for any failure to meet such requirements.

Following are URLs where you can obtain information on other Texas Instruments products and application solutions:

Products           amplifier.ti.com          Applications          www.ti.com/audio
Amplifiers         dataconverter.ti.com      Audio                 www.ti.com/automotive
Data Converters    www.dlp.com               Automotive            www.ti.com/communications
DLP Products                                Communications and
                                             Telecom               www.ti.com/computers
DSP                dsp.ti.com                Computers and
                                             Peripherals           www.ti.com/consumer-apps
Clocks and Timers  www.ti.com/clocks         Consumer Electronics  www.ti.com/energy
Interface          interface.ti.com          Energy                www.ti.com/industrial
Logic              logic.ti.com              Industrial            www.ti.com/medical
Power Mgmt         power.ti.com              Medical               www.ti.com/security
Microcontrollers   microcontroller.ti.com    Security              www.ti.com/space-avionics-defense
RFID               www.ti-rfid.com           Space, Avionics &
                                             Defense               www.ti.com/video
RF/IF and ZigBee Solutions www.ti.com/lprf  Video and Imaging     www.ti.com/wireless-apps
                                             Wireless

                   Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
                                        Copyright 2010, Texas Instruments Incorporated
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

MSP430F133IRTDR器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved