电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

MSP430F112IDWR

器件型号:MSP430F112IDWR
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:Texas Instruments
厂商官网:http://www.ti.com/
标准:
下载文档 在线购买

MSP430F112IDWR在线购买

供应商 器件名称 价格 最低购买 库存  
MSP430F112IDWR ¥12.23 2000 点击查看 点击购买

器件描述

16-Bit Ultra-Low-Power Microcontroller, 4kB Flash, 256B RAM 20-SOIC -40 to 85

参数

产品属性属性值
Package GroupSOIC,TSSOP
Operating Temperature Range(C)-40 to 85
Non-volatile Memory (KB)4
UART0
FeaturesN/A
Bootloader (BSL)UART
GPIO Pins(#)14
ADCN/A
SPI0
Special I/ON/A
FeaturedNA
RAM(KB)0.25
Comparator Channels (#)0
I2C0
USBNo
Approx. Price (US$)1.59 | 1ku

文档预览

MSP430F112IDWR器件文档内容

                                                                                                                MSP430F11x
                                                                                   MIXED SIGNAL MICROCONTROLLER

                                                                                   SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

D Low Supply Voltage Range 1.8 V to 3.6 V                              D Family Members Include:
D Ultralow-Power Consumption:
                                                                            MSP430F110: 1KB + 128B Flash Memory
     - Active Mode: 200 A at 1 MHz, 2.2 V
     - Standby Mode: 0.8 A                                                                        128B RAM
     - Off Mode (RAM Retention): 0.1 A
                                                                            MSP430F112: 4KB + 256B Flash Memory
D Wake-Up From Standby Mode in less
                                                                                                   256B RAM
     than 6 s
                                                                       D Available in a 20-Pin Plastic Small-Outline
D 16-Bit RISC Architecture, 125 ns
                                                                            Wide Body (SOWB) Package and 20-Pin
     Instruction Cycle Time
                                                                            Plastic Thin Shrink Small-Outline Package
D Basic Clock Module Configurations:
                                                                            (TSSOP)
     - Various Internal Resistors
     - Single External Resistor                                        D For Complete Module Descriptions, Refer
     - 32 kHz Crystal
     - High Frequency Crystal                                               to the MSP430x1xx Family User's Guide,
     - Resonator
     - External Clock Source                                                Literature Number SLAU049

D 16-Bit Timer_A With Three                                                        DW OR PW PACKAGE
                                                                                          (TOP VIEW)
     Capture/Compare Registers
                                                                       TEST                                          1   20  P1.7/TA2/TDO/TDI
D Serial Onboard Programming,
                                                                       VCC                                           2   19  P1.6/TA1/TDI
     No External Programming Voltage
     Needed                                                            P2.5/Rosc                                     3   18  P1.5/TA0/TMS

                                                                       VSS                                           4   17  P1.4/SMCLK/TCK

                                                                       XOUT/TCLK                                     5   16  P1.3/TA2

                                                                       XIN                                           6   15  P1.2/TA1

                                                                       RST/NMI                                       7   14  P1.1/TA0

                                                                       P2.0/ACLK                                     8   13  P1.0/TACLK

                                                                       P2.1/INCLK                                    9   12  P2.4/TA2

                                                                       P2.2/TA0                                      10  11  P2.3/TA1

description

       The Texas Instruments MSP430 family of ultralow power microcontrollers consist of several devices featuring
       different sets of peripherals targeted for various applications. The architecture, combined with five low power
       modes is optimized to achieve extended battery life in portable measurement applications. The device features
       a powerful 16-bit RISC CPU, 16-bit registers, and constant generators that attribute to maximum code efficiency.
       The digitally controlled oscillator (DCO) allows wake-up from low-power modes to active mode in less than 6s.

       The MSP430F11x series is an ultralow-power mixed signal microcontroller with a built in 16-bit timer and
       fourteen I/O pins.

       Typical applications include sensor systems that capture analog signals, convert them to digital values, and then
       process the data and display them or transmit them to a host system. Stand alone RF sensor front-end is another
       area of application.

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date.                     Copyright  1999 - 2004, Texas Instruments Incorporated
Products conform to specifications per the terms of Texas Instruments
standard warranty. Production processing does not necessarily include
testing of all parameters.

                                                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265                            1
MSP430F11x
MIXED SIGNAL MICROCONTROLLER

SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

                                                          AVAILABLE OPTIONS

                                                            PACKAGED DEVICES

                                          TA                 PLASTIC              PLASTIC
                                   -40C to 85C          20-PIN SOWB          20-PIN TSSOP

                                                                (DW)                 (PW)

                                                          MSP430F110IDW        MSP430F110IPW
                                                          MSP430F112IDW        MSP430F112IPW

functional block diagram

         XIN XOUT                  VCC        VSS           RST/NMI                                     P1     P2

                                                                         JTAG                               8      6

   ROSC  Oscillator     ACLK 4KB Flash        256B RAM                              I/O Port 1                  I/O Port 2
                        SMCLK 1KB Flash       128B RAM                             8 I/Os, with                6 I/Os, with
          System
           Clock                                                                    Interrupt                   Interrupt
                                                                                   Capability                  Capability

         MCLK

                        Test MAB,M1A6BB,it16-Bit                           MAB,
                        JTAG                                                4 Bit
                                                                            MCB
              CPU       Emulation
         Incl. 16 Reg.    Module                                         Bus
                                                                         Conv
                                   MDBM, D1B6 ,B1it6-Bit                                                       MDB, 8 Bit

   TEST                            Watchdog   Timer_A3                             POR
                                     Timer    3 CC Reg

                                   15/16-Bit

    A pulldown resistor of 30 k is needed on F11x devices.

2                                                          POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                                  MSP430F11x
                                                                     MIXED SIGNAL MICROCONTROLLER

                                                                     SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

                                               Terminal Functions

      TERMINAL         I/O                                     DESCRIPTION

      NAME        NO.

P1.0/TACLK        13 I/O General-purpose digital I/O pin/Timer_A, clock signal TACLK input

P1.1/TA0          14 I/O General-purpose digital I/O pin/Timer_A, capture: CCI0A input, compare: Out0 output/BSL transmit

P1.2/TA1          15 I/O General-purpose digital I/O pin/Timer_A, capture: CCI1A input, compare: Out1 output

P1.3/TA2          16 I/O General-purpose digital I/O pin/Timer_A, capture: CCI2A input, compare: Out2 output

P1.4/SMCLK/TCK    17 I/O General-purpose digital I/O pin/SMCLK signal output/test clock, input terminal for device programming
                                   and test

P1.5/TA0/TMS      18 I/O General-purpose digital I/O pin/Timer_A, compare: Out0 output/test mode select, input terminal for
                                   device programming and test

P1.6/TA1/TDI      19 I/O General-purpose digital I/O pin/Timer_A, compare: Out1 output/test data input terminal
P1.7/TA2/TDO/TDI
                  20 I/O General-purpose digital I/O pin/Timer_A, compare: Out2 output/test data output terminal or data input
                                   during programming

P2.0/ACLK         8 I/O General-purpose digital I/O pin/ACLK output

P2.1/INCLK        9 I/O General-purpose digital I/O pin/Timer_A, clock signal at INCLK

P2.2/TA0          10 I/O General-purpose digital I/O pin/Timer_A, capture: CCI0B input, compare: Out0 output/BSL receive

P2.3/TA1          11 I/O General-purpose digital I/O pin/Timer_A, capture: CCI1B input, compare: Out1 output

P2.4/TA2          12 I/O General-purpose digital I/O pin/Timer_A, compare: Out2 output

P2.5/ROSC         3 I/O General-purpose digital I/O pin/Input for external resistor that defines the DCO nominal frequency
RST/NMI
                  7    I Reset or nonmaskable interrupt input

TEST              1    I Selects test mode for JTAG pins on Port1. Must be tied low with less than 30 k.

VCC               2         Supply voltage
VSS
XIN               4         Ground reference

                  6    I Input terminal of crystal oscillator

XOUT/TCLK         5 I/O Output terminal of crystal oscillator or test clock input

TDO or TDI is selected via JTAG instruction.

                                                POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                     3
MSP430F11x                                                                          Program Counter        PC/R0
MIXED SIGNAL MICROCONTROLLER
                                                                                    Stack Pointer          SP/R1
SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004
                                                                                    Status Register        SR/CG1/R2
short-form description
                                                                                    Constant Generator     CG2/R3
CPU
                                                                                    General-Purpose Register R4
       The MSP430 CPU has a 16-bit RISC architecture
       that is highly transparent to the application. All                           General-Purpose Register R5
       operations, other than program-flow instructions,
       are performed as register operations in                                      General-Purpose Register R6
       conjunction with seven addressing modes for                                  General-Purpose Register R7
       source operand and four addressing modes for
       destination operand.                                                         General-Purpose Register R8

       The CPU is integrated with 16 registers that                                 General-Purpose Register R9
       provide reduced instruction execution time. The
       register-to-register operation execution time is                             General-Purpose Register R10
       one cycle of the CPU clock.                                                  General-Purpose Register R11

       Four of the registers, R0 to R3, are dedicated as                            General-Purpose Register R12
       program counter, stack pointer, status register,
       and constant generator respectively. The                                     General-Purpose Register R13
       remaining registers are general-purpose
       registers.                                                                   General-Purpose Register R14

       Peripherals are connected to the CPU using data,                             General-Purpose Register R15
       address, and control buses, and can be handled
       with all instructions.

instruction set

       The instruction set consists of 51 instructions with
       three formats and seven address modes. Each
       instruction can operate on word and byte data.
       Table 1 shows examples of the three types of
       instruction formats; the address modes are listed
       in Table 2.

                                      Table 1. Instruction Word Formats

   Dual operands, source-destination  e.g. ADD R4,R5                                R4 + R5 ---> R5
   Single operands, destination only  e.g. CALL R8                                  PC -->(TOS), R8--> PC
   Relative jump, un/conditional      e.g. JNE                                      Jump-on-equal bit = 0

                                      Table 2. Address Mode Descriptions

     ADDRESS MODE          SD                 SYNTAX               EXAMPLE                 OPERATION
            Register                        MOV Rs,Rd            MOV R10,R11              R10 --> R11
            Indexed        DD           MOV X(Rn),Y(Rm)        MOV 2(R5),6(R6)       M(2+R5)--> M(6+R6)
                           DD            MOV EDE,TONI                                M(EDE) --> M(TONI)
   Symbolic (PC relative)  DD         MOV &MEM,&TCDAT        MOV @R10,Tab(R6)       M(MEM) --> M(TCDAT)
            Absolute       DD           MOV @Rn,Y(Rm)         MOV @R10+,R11         M(R10) --> M(Tab+R6)
             Indirect      D                                    MOV #45,TONI             M(R10) --> R11
                                                                                         R10 + 2--> R10
       Indirect            D          MOV @Rn+,Rm                                      #45 --> M(TONI)
   autoincrement                       MOV #X,TONI

   Immediate               D

   NOTE: S = source D = destination

4                                     POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                             MSP430F11x
                                                                MIXED SIGNAL MICROCONTROLLER

                                                                                                                                  SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

operating modes

       The MSP430 has one active mode and five software selectable low-power modes of operation. An interrupt
       event can wake up the device from any of the five low-power modes, service the request and restore back to
       the low-power mode on return from the interrupt program.

       The following six operating modes can be configured by software:

      D Active mode AM;

            - All clocks are active

      D Low-power mode 0 (LPM0);

            - CPU is disabled
                  ACLK and SMCLK remain active. MCLK is disabled

      D Low-power mode 1 (LPM1);

            - CPU is disabled
                  ACLK and SMCLK remain active. MCLK is disabled
                  DCO's dc-generator is disabled if DCO not used in active mode

      D Low-power mode 2 (LPM2);

            - CPU is disabled
                  MCLK and SMCLK are disabled
                  DCO's dc-generator remains enabled
                  ACLK remains active

      D Low-power mode 3 (LPM3);

            - CPU is disabled
                  MCLK and SMCLK are disabled
                  DCO's dc-generator is disabled
                  ACLK remains active

      D Low-power mode 4 (LPM4);

            - CPU is disabled
                  ACLK is disabled
                  MCLK and SMCLK are disabled
                  DCO's dc-generator is disabled
                  Crystal oscillator is stopped

POST OFFICE BOX 655303 DALLAS, TEXAS 75265  5
MSP430F11x
MIXED SIGNAL MICROCONTROLLER

SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

interrupt vector addresses

   The interrupt vectors and the power-up starting address are located in the memory with an address range of
   0FFFFh-0FFE0h. The vector contains the 16-bit address of the appropriate interrupt handler instruction
   sequence.

   INTERRUPT SOURCE            INTERRUPT FLAG             SYSTEM INTERRUPT   WORD ADDRESS   PRIORITY
                                                                     Reset          0FFFEh  15, highest
            Power-up            WDTIFG (Note1)
         External reset           KEYV (Note 1)

           Watchdog

        NMI                    NMIIFG (Notes 1 and 5)     (non)-maskable,

        Oscillator fault       OFIFG (Notes 1 and 5)      (non)-maskable,    0FFFCh         14

   Flash memory access violation ACCVIFG (Notes 1 and 5)  (non)-maskable

                                                                             0FFFAh         13

                                                                             0FFF8h         12

                                                                             0FFF6h         11

        Watchdog timer         WDTIFG                     maskable           0FFF4h         10

        Timer_A3               TACCR0 CCIFG               maskable           0FFF2h         9
                                    (Note 2)

        Timer_A3               TACCR1 and TACCR2          maskable           0FFF0h         8
                                   CCIFGs, TAIFG
                                   (Notes 1 and 2)

                                                                             0FFEEh         7

                                                                             0FFECh         6

                                                                             0FFEAh         5

                                                                             0FFE8h         4

            I/O Port P2        P2IFG.0 to P2IFG.7         maskable           0FFE6h         3
   (eight flags - see Note 3)    (Notes 1 and 2)

        I/O Port P1            P1IFG.0 to P1IFG.7         maskable           0FFE4h         2
        (eight flags)            (Notes 1 and 2)

                                                                             0FFE2h         1

                                                                             0FFE0h         0, lowest

NOTES:  1. Multiple source flags
        2. Interrupt flags are located in the module
        3. There are eight Port P2 interrupt flags, but only six Port P2 I/O pins (P2.0-5) are implemented on the '11x devices.
        4. Nonmaskable: neither the individual nor the general interrupt enable bit will disable an interrupt event.
        5. (non)-maskable: the individual interrupt enable bit can disable an interrupt event, but the general interrupt enable cannot.

6                               POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                   MSP430F11x
                                                      MIXED SIGNAL MICROCONTROLLER

                                                                                                                                  SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

special function registers

       Most interrupt and module enable bits are collected into the lowest address space. Special function register bits
       that are not allocated to a functional purpose are not physically present in the device. Simple software access
       is provided with this arrangement.
interrupt enable 1 and 2

Address  7                      6        5        4  3                           2        1          0
0h
                                    ACCVIE   NMIIE                                   OFIE     WDTIE
WDTIE:
                                    rw-0     rw-0                                    rw-0     rw-0
OFIE:
NMIIE:    Watchdog Timer interrupt enable. Inactive if watchdog mode is selected. Active if Watchdog Timer
ACCVIE:   is configured in interval timer mode.
          Oscillator fault enable
          Nonmaskable interrupt enable
          Flash access violation interrupt enable

Address   7                      6        5        4  3                           2        1          0

01h

interrupt flag register 1 and 2

Address  7                      6        5        4  3                           2        1          0
02h
                                             NMIIFG                                  OFIFG    WDTIFG
WDTIFG:
OFIFG:                                       rw-0                                    rw-1     rw-(0)
NMIIFG:
          Set on Watchdog Timer overflow (in watchdog mode) or security key violation.

          Reset on VCC power-up or a reset condition at RST/NMI pin in reset mode.
          Flag set on oscillator fault

          Set via RST/NMI-pin

Address   7                      6        5        4  3                           2        1          0

03h

Legend    rw:        Bit can be read and written.
          rw-0,1:    Bit can be read and written. It is Reset or Set by PUC.
                     Bit can be read and written. It is Reset or Set by POR.
          rw-(0,1):  SFR bit is not present in device.

                                     POST OFFICE BOX 655303 DALLAS, TEXAS 75265                         7
MSP430F11x
MIXED SIGNAL MICROCONTROLLER

SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

memory organization

          MSP430F110                                      MSP430F112

   FFFFh  Int. Vector                              FFFFh Int. Vector
   FFE0h                                           FFE0h

   FFDFh 1 KB Flash                                FFDFh  4 KB
                                                          Flash
   FC00h Segment0,1                                                   Main

                                                          Segment0-7 Memory

                                                   F000h

   10FFh 128B Flash                                10FFh    2 128B  Information
   1080h SegmentA                                              Flash  Memory
                                                   1000h
   0FFFh  1 KB                                     0FFFh  SegmentA,B

   0C00h Boot ROM                                  0C00h       1 KB
                                                           Boot ROM

                                                   02FFh

   027Fh  128B RAM                                 0200h  256B RAM
   0200h    16b Per.                               01FFh
   01FFh    8b Per.                                        16b Per.
   0100h      SFR                                  0100h    8b Per.
   00FFh                                           00FFh
   0010h                                           0010h      SFR
   000Fh                                           000Fh
   0000h                                           0000h

bootstrap loader (BSL)

       The MSP430 bootstrap loader (BSL) enables users to program the flash memory or RAM using a UART serial
       interface. Access to the MSP430 memory via the BSL is protected by user-defined password. For complete
       description of the features of the BSL and its implementation, see the Application report Features of the MSP430
       Bootstrap Loader, Literature Number SLAA089.

   BSL Function                                           DW & PW Package Pins
   Data Transmit                                                    14 - P1.1
   Data Receive                                                     10 - P2.2

flash memory

       The flash memory can be programmed via the JTAG port, the bootstrap loader, or in-system by the CPU. The
       CPU can perform single-byte and single-word writes to the flash memory. Features of the flash memory include:

      D Flash memory has n segments of main memory and two segments of information memory (A and B) of 128

            bytes each. Each segment in main memory is 512 bytes in size.

      D Segments 0 to n may be erased in one step, or each segment may be individually erased.
      D Segments A and B can be erased individually, or as a group with segments 0-n.

            Segments A and B are also called information memory.

      D New devices may have some bytes programmed in the information memory (needed for test during

            manufacturing). The user should perform an erase of the information memory prior to the first use.

8          POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                   MSP430F11x
                                                      MIXED SIGNAL MICROCONTROLLER

                                                       SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

flash memory (continued)

                          0FFFFh     Segment0 w/      Flash Main Memory
                          0FE00h   Interrupt Vectors
                                                      Information
                          0FDFFh       Segment1         Memory
                          0FC00h       Segment2
                                       Segment3
                          0FBFFh       Segment4
                          0FA00h       Segment5
                                       Segment6
                          0F9FFh       Segment7
                          0F800h       SegmentA
                                       SegmentB
                          0F7FFh
                          0F600h

                          0F5FFh
                          0F400h

                          0F3FFh
                          0F200h

                          0F1FFh
                          0F000h

                          010FFh
                           01080h

                          0107Fh
                           01000h

                          NOTE: All segments not implemented on all devices.

peripherals

       Peripherals are connected to the CPU through data, address, and control busses and can be handled using
       all instructions. For complete module descriptions, refer to the MSP430x1xx Family User's Guide, literature
       number SLAU049.

oscillator and system clock

       The clock system is supported by the basic clock module that includes support for a 32768-Hz watch crystal
       oscillator, an internal digitally-controlled oscillator (DCO) and a high frequency crystal oscillator. The basic clock
       module is designed to meet the requirements of both low system cost and low-power consumption. The internal
       DCO provides a fast turn-on clock source and stabilizes in less than 6 s. The basic clock module provides the
       following clock signals:

      D Auxiliary clock (ACLK), sourced from a 32768-Hz watch crystal or a high frequency crystal.
      D Main clock (MCLK), the system clock used by the CPU.
      D Sub-Main clock (SMCLK), the sub-system clock used by the peripheral modules.

                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265        9
MSP430F11x
MIXED SIGNAL MICROCONTROLLER

SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

digital I/O

       There are two 8-bit I/O ports implemented--ports P1 and P2 (only six P2 I/O signals are available on external
       pins):

      D All individual I/O bits are independently programmable.
      D Any combination of input, output, and interrupt conditions is possible.
      D Edge-selectable interrupt input capability for all the eight bits of port P1 and six bits of port P2.
      D Read/write access to port-control registers is supported by all instructions.

                                                                               NOTE:
                        Six bits of port P2, P2.0 to P2.5, are available on external pins - but all control and data bits for port
                        P2 are implemented.

watchdog timer

       The primary function of the watchdog timer (WDT) module is to perform a controlled system restart after a
       software problem occurs. If the selected time interval expires, a system reset is generated. If the watchdog
       function is not needed in an application, the module can be configured as an interval timer and can generate
       interrupts at selected time intervals.

timer_A3

       Timer_A3 is a 16-bit timer/counter with three capture/compare registers. Timer_A3 can support multiple
       capture/compares, PWM outputs, and interval timing. Timer_A3 also has extensive interrupt capabilities.
       Interrupts may be generated from the counter on overflow conditions and from each of the capture/compare
       registers.

                                       Timer_A3 Signal Connections

Input Pin Number  Device Input Signal  Module Input Name Module Block  Module Output Signal  Output Pin Number
      13 - P1.0            TACLK                                                    NA
                           ACLK        TACLK                                       TA0              14 - P1.1
       9 - P2.1           SMCLK                                                    TA1              18 - P1.5
      14 - P1.1            INCLK        ACLK  Timer                                TA2              10 - P2.2
      10 - P2.2              TA0       SMCLK
                             TA0                                                                    15 - P1.2
      15 - P1.2            DVSS        INCLK                                                        19 - P1.6
      11 - P2.3            DVCC                                                                     11 - P2.3
                             TA1       CCI0A
      16 - P1.3              TA1                                                                    16 - P1.3
                           DVSS        CCI0B  CCR0                                                  20 - P1.7
                           DVCC         GND                                                         12 - P2.4
                             TA2
                                        VCC
                     ACLK (internal)   CCI1A
                           DVSS
                           DVCC        CCI1B  CCR1
                                        GND

                                        VCC
                                       CCI2A

                                       CCI2B  CCR2
                                        GND

                                       VCC

10                                     POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                               MSP430F11x
                                                                  MIXED SIGNAL MICROCONTROLLER

                                                                  SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

peripheral file map

                                       PERIPHERALS WITH WORD ACCESS

                     Timer_A           Reserved                       TACCR2         017Eh
                                       Reserved                       TACCR1         017Ch
                     Flash Memory      Reserved                       TACCR0         017Ah
                     Watchdog          Reserved                       TAR            0178h
                     Basic Clock       Capture/compare register                      0176h
                     Port P2           Capture/compare register       TACCTL2        0174h
                     Port P1           Capture/compare register       TACCTL1        0172h
                     Special Function  Timer_A register               TACCTL0        0170h
                                       Reserved                       TACTL          016Eh
                                       Reserved                       TAIV           016Ch
                                       Reserved                                      016Ah
                                       Reserved                                      0168h
                                       Capture/compare control                       0166h
                                       Capture/compare control                       0164h
                                       Capture/compare control                       0162h
                                       Timer_A control                               0160h
                                       Timer_A interrupt vector                      012Eh

                                       Flash control 3                FCTL3          012Ch
                                       Flash control 2                FCTL2          012Ah
                                       Flash control 1                FCTL1          0128h

                                       Watchdog/timer control         WDTCTL         0120h

                                       PERIPHERALS WITH BYTE ACCESS                  058h
                                                                                     057h
                                       Basic clock sys. control2      BCSCTL2        056h
                                       Basic clock sys. control1      BCSCTL1
                                       DCO clock freq. control        DCOCTL         02Eh
                                                                                     02Dh
                                       Port P2 selection              P2SEL          02Ch
                                       Port P2 interrupt enable       P2IE           02Bh
                                       Port P2 interrupt edge select  P2IES          02Ah
                                       Port P2 interrupt flag         P2IFG          029h
                                       Port P2 direction              P2DIR          028h
                                       Port P2 output                 P2OUT
                                       Port P2 input                  P2IN           026h
                                                                                     025h
                                       Port P1 selection              P1SEL          024h
                                       Port P1 interrupt enable       P1IE           023h
                                       Port P1 interrupt edge select  P1IES          022h
                                       Port P1 interrupt flag         P1IFG          021h
                                       Port P1 direction              P1DIR          020h
                                       Port P1 output                 P1OUT
                                       Port P1 input                  P1IN           003h
                                                                                     002h
                                       SFR interrupt flag2            IFG2           001h
                                       SFR interrupt flag1            IFG1           000h
                                       SFR interrupt enable2          IE2
                                       SFR interrupt enable1          IE1

                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265         11
MSP430F11x
MIXED SIGNAL MICROCONTROLLER

SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

absolute maximum ratings

       Voltage applied at VCC to VSS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3 V to 4.1 V
       Voltage applied to any pin (referenced to VSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3 V to VCC+0.3 V
       Diode current at any device terminal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2 mA
       Storage temperature, Tstg (unprogrammed device) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -55C to 150C
       Storage temperature, Tstg (programmed device) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -40C to 85C

Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and

  functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not

  implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

NOTE: All voltages referenced to VSS.

recommended operating conditions

                                                                                                                                MIN NOM         MAX UNITS

Supply voltage during program execution, VCC (see Note 1)                                                                         1.8             3.6 V
                                                                                                                                  2.7             3.6 V
Supply voltage during program/erase flash memory, VCC
                                                                                                                                 -40                          V
Supply voltage, VSS                                                                                                                          0     85 C
                                                                                                                                 450   32 768
Operating free-air temperature range, TA                                                                                        1000                         Hz
                                                                                                                                                8000
LFXT1 crystal frequency,  LF mode selected, XTS=0                                               Watch crystal
f(LFXT1) (see Note 2)     XT1 mode selected, XTS=1                                              Ceramic resonator                                           kHz
                                                                                                Crystal                                         8000

                                                                                                VCC = 1.8 V                     dc              2 MHz

Processor frequency f(system) (MCLK signal)                                                     VCC = 2.2 V                     dc              5 MHz

                                                                                                VCC = 3.6 V                     dc              8 MHz

NOTES:  1. The LFXT1 oscillator in LF-mode requires a resistor of 5.1 M from XOUT to VSS when VCC <2.5 V.
            The LFXT1 oscillator in XT1-mode accepts a ceramic resonator or a crystal frequency of 4 MHz at VCC  2.2 V.
            The LFXT1 oscillator in XT1-mode accepts a ceramic resonator or a crystal frequency of 8 MHz at VCC  2.8 V.

        2. The LFXT1 oscillator in LF-mode requires a watch crystal. The LFXT1 oscillator in XT1-mode accepts a ceramic resonator or crystal.

                                                                               MSP430F11x Devices

                          f(system) - Maximum Processor Frequency - MHz  9                               8 MHz at

                                                                                                             3.6 V

                                                                         8

                                                                         7

                                                                         6

                                                                                  5 MHz at

                                                                         5               2.2 V

                                                                         4

                                                                         3

                                                                         2     2 MHz at

                                                                                  1.8 V

                                                                         1

                                                                         0

                                                                            0  1         2      3                            4

                                                                               VCC - Supply Voltage - V

                          NOTE: Minimum processor frequency is defined by system clock. Flash
                                     program or erase operations require a minimum VCC of 2.7 V.

                                                                            Figure 1. Frequency vs Supply Voltage

12                                                                              POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                                                  MSP430F11x
                                                                                     MIXED SIGNAL MICROCONTROLLER

                                                                                     SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted)

supply current (into VCC) excluding external current

           PARAMETER                           TEST CONDITIONS                                        MIN TYP MAX UNIT

I(AM)      Active mode             TA = -40C +85C,                                 VCC = 2.2 V      200 250
                                   f(MCLK) = f(SMCLK) = 1 MHz,                       VCC = 3 V
                                   f(ACLK) = 32,768 Hz                               VCC = 2.2 V                            A
                                                                                     VCC = 3 V        300 350
                                   TA = -40C +85C,                                 VCC = 2.2 V
                                   f(MCLK) = f(SMCLK) = f(ACLK) = 4096 Hz            VCC = 3 V        1.6  3   A
                                                                                     VCC = 2.2 V
                                                                                     VCC = 3 V        3 4.3

I(CPUOff)  Low-power mode, (LPM0)  TA = -40C +85C,                                 VCC = 2.2 V      32 45
I(LPM2)    Low-power mode, (LPM2)  f(MCLK) = 0, f(SMCLK) = 1 MHz,
I(LPM3)    Low-power mode, (LPM3)  f(ACLK) = 32,768 Hz                               VCC = 3 V                            A
           Low-power mode, (LPM4)                                                                     55 70
I(LPM4)                                                                              VCC = 2.2 V/3 V
                                   TA = -40C +85C,                                                  11 14
                                   f(MCLK) = f(SMCLK) = 0 MHz,
                                   f(ACLK) = 32,768 Hz, SCG0 = 0                                                          A
                                                                                                      17 22

                                   TA = -40C                                                         0.8 1.2

                                   TA = 25C                                                          0.7  1 A

                                   TA = 85C                                                          1.6 2.3

                                   TA = -40C                                                         1.8 2.2
                                                                                                      1.6 1.9 A
                                   TA = 25C                                                          2.3 3.4
                                                                                                      0.1 0.5
                                   TA = 85C

                                   TA = -40C  f(MCLK) = 0 MHz                                        0.1 0.5 A
                                   TA = 25C                                                          0.8 1.9
                                   TA = 85C   f(SMCLK) = 0 MHz,
                                               f(ACLK) = 0 Hz, SCG0 = 1

NOTE: All inputs are tied to 0 V or VCC. Outputs do not source or sink any current.

current consumption of active mode versus system frequency, F version

       IAM = IAM[1 MHz] fsystem [MHz]
current consumption of active mode versus supply voltage, F version

       IAM = IAM[3 V] + 120 A/V (VCC-3 V)

                                    POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                 13
MSP430F11x
MIXED SIGNAL MICROCONTROLLER

SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted)

Schmitt-trigger inputs Port 1 to Port P2; P1.0 to P1.7, P2.0 to P2.5

                     PARAMETER                                              TEST CONDITIONS         MIN TYP MAX UNIT

                                                                            VCC = 2.2 V             1.1       1.3
                                                                            VCC = 3 V
VIT+      Positive-going input threshold voltage                            VCC = 2.2 V             1.5       1.8       V
VIT-      Negative-going input threshold voltage                            VCC = 3 V
Vhys      Input voltage hysteresis, (VIT+ - VIT-)                           VCC = 2.2 V             0.4       0.9
                                                                            VCC = 3 V
                                                                                                    .90       1.2       V

                                                                                                    0.3       1         V

                                                                                                    0.5       1.4

standard inputs - RST/NMI; TCK, TMS, TDI                            TEST CONDITIONS            MIN       TYP  MAX       UNIT
                                                                    VCC = 2.2 V / 3 V                                     V
                                         PARAMETER                                             VSS            VSS+0.6     V
VIL Low-level input voltage                                                             0.8VCC                   VCC
VIH High-level input voltage

inputs Px.x, TAx

          PARAMETER                                    TEST CONDITIONS                      VCC     MIN TYP MAX UNIT
                                                                                         2.2 V/3 V
                                     Port P1, P2: P1.x to P2.x, External trigger signal             1.5                 cycle
                                     for the interrupt flag, (see Note 1)                  2.2 V
t(int)    External interrupt timing                                                         3V      62
                                                                                                                                    ns

                                                                                                    50

                                                                                         2.2 V/3 V 1.5                  cycle
                                                                                                                         ns
t(cap) Timer_A, capture timing       TA0, TA1, TA2 (see Note 2)                          2.2 V      62

                                                                                         3V         50

f(TAext)  Timer_A clock frequency    TACLK, INCLK t(H) = t(L)                            2.2 V                 8
          externally applied to pin                                                       3V                          MHz

                                                                                                              10

f(TAint) Timer_A clock frequency     SMCLK or ACLK signal selected                       2.2 V                 8
                                                                                          3V                          MHz

                                                                                                              10

NOTES:    1. The external signal sets the interrupt flag every time the minimum t(int) cycle and time parameters are met. It may be set even with
              trigger signals shorter than t(int). Both the cycle and timing specifications must be met to ensure the flag is set. t(int) is measured in
              MCLK cycles.

          2. The external capture signal triggers the capture event every time the mimimum t(cap) cycle and time parameters are met. A capture
              may be triggered with capture signals even shorter than t(cap). Both the cycle and timing specifications must be met to ensure a
              correct capture of the 16-bit timer value and to ensure the flag is set.

leakage current

                 PARAMETER                                     TEST CONDITIONS                      MIN TYP MAX UNIT

Ilkg(Px.x) High-impedance leakage current           Port P1: P1.x, 0    7  VCC = 2.2 V/3 V,                  50
                                                    (see Notes 1 and 2)     VCC = 2.2 V/3 V,                             nA

                                                    Port P2: P2.x, 0    5                                    50
                                                    (see Notes 1 and 2)

NOTES: 1. The leakage current is measured with VSS or VCC applied to the corresponding pin(s), unless otherwise noted.
              2. The leakage of the digital port pins is measured individually. The port pin must be selected for input and there must be no optional

                  pullup or pulldown resistor.

14                                          POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                                                MSP430F11x
                                                                                   MIXED SIGNAL MICROCONTROLLER

                                                                                   SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted)

outputs Port 1 to Port 2; P1.0 to P1.7, P2.0 to P2.5

         PARAMETER                    TEST CONDITIONS                                            MIN TYP         MAX UNIT

           High-level output voltage  I(OHmax) = -1.5 mA      VCC = 2.2 V          See Note 1  VCC-0.25          VCC
VOH Port 1                            I(OHmax) = -6 mA        VCC = 3 V            See Note 2   VCC-0.6          VCC
                                      I(OHmax) = -1.5 mA                           See Note 1
                                      I(OHmax) = -6 mA                             See Note 2  VCC-0.25                       V
                                                                                                VCC-0.6          VCC
                                                                                                                 VCC

           High-level output voltage  I(OHmax) = -1 mA        VCC = 2.2 V          See Note 3  VCC-0.25          VCC
VOH Port 2                            I(OHmax) = -3.4 mA      VCC = 3 V            See Note 3   VCC-0.6          VCC
                                      I(OHmax) = -1 mA                             See Note 3
                                      I(OHmax) = -3.4 mA                           See Note 3  VCC-0.25                       V
                                                                                                VCC-0.6          VCC
                                                                                                                 VCC

           Low-level output voltage   I(OLmax) = 1.5 mA       VCC = 2.2 V          See Note 1    VSS             VSS+0.25
VOL Port 1 and Port 2                 I(OLmax) = 6 mA         VCC = 3 V            See Note 2    VSS              VSS+0.6
                                      I(OLmax) = 1.5 mA                            See Note 1    VSS                                  V
                                      I(OLmax) = 6 mA                              See Note 2    VSS
                                                                                                                 VSS+0.25
                                                                                                                  VSS+0.6

NOTES:   1. The maximum total current, IOHmax and IOLmax, for all outputs combined, should not exceed 12 mA to hold the maximum voltage
             drop specified.

         2. The maximum total current, IOHmax and IOLmax, for all outputs combined, should not exceed 48 mA to hold the maximum voltage
             drop specified.

         3. One output loaded at a time.

outputs P1.x, P2.x, TAx

            PARAMETER                                        TEST CONDITIONS             VCC     MIN TYP MAX                  UNIT
f(P20)                                                                                2.2 V/3 V                      fSystem  MHz
                                      P2.0/ACLK, CL = 20 pF
             Output frequency         TA0, TA1, TA2, CL = 20 pF                       2.2 V/3 V  dc              fSystem       ns
f(TAx)                                Internal clock source, SMCLK signal applied
                                      (See Note 1)

                                      P1.4/SMCLK, CL = 20 pF  fSMCLK = fLFXT1 = fXT1  2.2 V/3 V   40%             60%
                                                              fSMCLK = fLFXT1 = fLF               35%             65%
                                                                                                 50%-       50%  50%+
                                                              fSMCLK = fLFXT1/n                  15 ns           15 ns

t(Xdc) Duty cycle of O/P                                      fSMCLK = fDCOCLK        2.2 V/3 V  50%-       50%  50%+
             frequency                                                                           15 ns           15 ns
                                                                                                                  60%
                                                              fP20 = fLFXT1 = fXT1               40%              70%

                                      P2.0/ACLK, CL = 20 pF   fP20 = fLFXT1 = fLF     2.2 V/3 V  30%               50
                                                              fP20 = fLFXT1/n
                                                                                                            50%

t(TAdc)                               TA0, TA1, TA2, CL = 20 pF, Duty cycle = 50%     2.2 V/3 V             0

NOTE 1: The limits of the system clock MCLK have to be met. MCLK and SMCLK can have different frequencies.

                                       POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                       15
MSP430F11x
MIXED SIGNAL MICROCONTROLLER

SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

PUC/POR              PARAMETER                                 TEST CONDITIONS                        MIN TYP MAX UNIT

t(POR_Delay)                                                                                              150 250 s

                                                   TA = -40C                                         1.4                         1.8 V
                                                   TA = 25C
VPOR                 POR                           TA = 85C                     VCC = 2.2 V/3 V      1.1                         1.5 V

                                                                                                      0.8                         1.2 V

V(min)                                                                                                0                           0.4 V
t(reset)
                     PUC/POR                       Reset is accepted internally                       2                                                                 s

              V                                                                  VCC

          V                           POR                      No POR                                 POR
             POR
                                                                                                                                                                     t
           V
            (min)                     Figure 2. Power-On Reset (POR) vs Supply Voltage

                       2.0V POR [V]                                1.5
                                 1.8                                                  Max
                                                                                                                             1.2
                        1.8
                        1.6                                                            Min
                        1.4                                        1.1

                                 1.4                                                                                         0.8
                       1.2
                        1.0                                            25C
                        0.8
                       0.6            -20          0           20                     40          60       80
                       0.4
                        0.2

                          0
                             -40

                                                      Temperature [C]

                                           Figure 3. VPOR vs Temperature

16                                          POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                            MSP430F11x
                                                               MIXED SIGNAL MICROCONTROLLER

                                                                                                                                  SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

wake-up from lower power modes (LPMx)

         PARAMETER                                             TEST CONDITIONS  MIN TYP MAX UNIT
                                                                                           100
t(LPM0)  Delay time (see Note 1)            VCC = 2.2 V/3 V    VCC = 2.2 V/3 V                                    ns
t(LPM2)                                     VCC = 2.2 V/3 V    VCC = 2.2 V/3 V             100
                                            f(MCLK) = 1 MHz,   VCC = 2.2 V/3 V                            6
t(LPM3)                                     f(MCLK) = 2 MHz,                                              6 s
                                            f(MCLK) = 3 MHz,                                              6

                                            f(MCLK) = 1 MHz,   VCC = 2.2 V/3 V                            6
                                                               VCC = 2.2 V/3 V                            6 s
t(LPM4)                                     f(MCLK) = 2 MHz,   VCC = 2.2 V/3 V                            6

                                            f(MCLK) = 3 MHz,

NOTE 1: Parameter applicable only if DCOCLK is used for MCLK.

RAM

                                 PARAMETER                                      MIN TYP  MAX UNIT

V(RAMh) CPU halted (see Note 1)                                                 1.6      V

NOTE 1: This parameter defines the minimum supply voltage VCC when the data in the program memory RAM remains unchanged. No program
              execution should happen during this supply voltage condition.

                                  POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                        17
MSP430F11x
MIXED SIGNAL MICROCONTROLLER

SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

DCO                             TEST CONDITIONS                                                                    MIN   TYP             MAX   UNIT
                                                                                                                                               MHz
PARAMETER                                                                                                                                     MHz
                                                                                                                                               MHz
            Rsel = 0, DCO = 3, MOD = 0, DCOR = 0, TA = 25C                                       VCC = 2.2 V      0.08  0.12            0.15  MHz
                                                                                                  VCC = 3 V                                    MHz
f(DCO03)                                                                                          VCC = 2.2 V      0.08  0.13            0.16  MHz
                                                                                                  VCC = 3 V                                    MHz
            Rsel = 1, DCO = 3, MOD = 0, DCOR = 0, TA = 25C                                       VCC = 2.2 V      0.14  0.19            0.23  MHz
                                                                                                  VCC = 3 V                                    MHz
f(DCO13)                                                                                          VCC = 2.2 V      0.14  0.18            0.22  MHz
                                                                                                  VCC = 3 V                                    ratio
f(DCO23)    Rsel = 2, DCO = 3, MOD = 0, DCOR = 0, TA = 25C                                       VCC = 2.2 V      0.22  0.30            0.36  %/C
                                                                                                  VCC = 3 V
                                                                                                  VCC = 2.2 V      0.22  0.28            0.34
                                                                                                  VCC = 3 V
f(DCO33)    Rsel = 3, DCO = 3, MOD = 0, DCOR = 0, TA = 25C                                       VCC = 2.2 V      0.37  0.49            0.59
                                                                                                  VCC = 3 V
                                                                                                  VCC = 2.2 V      0.37  0.47            0.56
                                                                                                  VCC = 3 V
f(DCO43)    Rsel = 4, DCO = 3, MOD = 0, DCOR = 0, TA = 25C                                       VCC = 2.2 V      0.61  0.77            0.93
                                                                                                  VCC = 3 V
                                                                                                                   0.61  0.75            0.9
                                                                                                  VCC = 2.2 V/3 V
f(DCO53)    Rsel = 5, DCO = 3, MOD = 0, DCOR = 0, TA = 25C                                                        1     1.2             1.5
                                                                                                  VCC = 2.2 V/3 V
                                                                                                  VCC = 2.2 V/3 V  1     1.3             1.5
                                                                                                  VCC = 2.2 V
f(DCO63)    Rsel = 6, DCO = 3, MOD = 0, DCOR = 0, TA = 25C                                       VCC = 3 V        1.6   1.9             2.2

                                                                                                                   1.69  2.0             2.29

f(DCO73)    Rsel = 7, DCO = 3, MOD = 0, DCOR = 0, TA = 25C                                                        2.4   2.9             3.4

                                                                                                                   2.7   3.2             3.65

                                                                                                                   4     4.5             4.9

f(DCO77)    Rsel = 7, DCO = 7, MOD = 0, DCOR = 0, TA = 25C                                                        4.4   4.9             5.4

f(DCO47)    Rsel = 4, DCO = 7, MOD = 0, DCOR = 0, TA = 25C                                                        FDCO40 FDCO40 FDCO40

                                                                                                                   x1.7  x2.1            x2.5

S(Rsel)     SR = fRsel+1/fRsel                                                                                     1.35  1.65            2
S(DCO)      SDCO = fDCO+1/fDCO
                                                                                                                   1.07  1.12            1.16

            Temperature drift, Rsel = 4, DCO = 3, MOD = 0                                                          -0.31 -0.36 -0.40
            (see Note 1)
Dt                                                                                                                 -0.33 -0.38 -0.43

DV          Drift with VCC variation, Rsel = 4, DCO = 3, MOD = 0                                  VCC = 2.2 V/3 V  0     5               10 %/V
            (see Note 1)

NOTE 1: These parameters are not production tested.

                Max

            f(DCOx7)

                Min
          Frequency Variance
                                                                                    1

                                                                                        f DCOCLK
                          Max

             f(DCOx0)
                Min

            2.2 V                                    3V                                           0 1 2 34 56 7
                                                                                                                              DCO Steps
                                VCC

                                     Figure 4. DCO Characteristics

18                               POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                        MSP430F11x
                                                           MIXED SIGNAL MICROCONTROLLER

                                                           SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

electrical characteristics over recommended ranges of supply voltage and operating free-air
temperature (unless otherwise noted) (continued)

main DCO characteristics

      D Individual devices have a minimum and maximum operation frequency. The specified parameters for

            f(DCOx0) to f(DCOx7) are valid for all devices.

      D All ranges selected by Rsel(n) overlap with Rsel(n+1): Rsel0 overlaps Rsel1, ... Rsel6 overlaps Rsel7.

      D DCO control bits DCO0, DCO1, and DCO2 have a step size as defined by parameter SDCO.
      D Modulation control bits MOD0 to MOD4 select how often f(DCO+1) is used within the period of 32 DCOCLK

            cycles. The frequency f(DCO) is used for the remaining cycles. The frequency is an average equal to:

                             faverage + MOD  32 f(DCO) f(DCO)1)
                                             f(DCO))(32*MOD) f(DCO)1)

crystal oscillator, LFXT1

        PARAMETER                            TEST CONDITIONS               MIN TYP                                          MAX  UNIT
                                                                                                                                  pF
                             XTS=0; LF mode selected.                                 12
                             VCC = 2.2 V / 3 V                                                                                    pF
CXIN    Input capacitance                                                                                                          V
                             XTS=1; XT1 mode selected.
                             VCC = 2.2 V / 3 V (Note 1)                               2

                             XTS=0; LF mode selected.                                 12
                             VCC = 2.2 V / 3 V
CXOUT Output capacitance
                             XTS=1; XT1 mode selected.
                             VCC = 2.2 V / 3 V (Note 1)                               2

VIL    Input levels at XIN  VCC = 2.2 V/3 V (see Note 2)                        VSS      0.2VCC
VIH                                                                       0.8VCC             VCC
NOTES:
        1. The oscillator needs capacitors at both terminals, with values specified by the crystal manufacturer.
        2. Applies only when using an external logic-level clock source. Not applicable when using a crystal or resonator.

                              POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                              19
MSP430F11x
MIXED SIGNAL MICROCONTROLLER

SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

electrical characteristics over recommended operating free-air temperature (unless otherwise
noted) (continued)

Flash Memory

                PARAMETER                                               TEST                VCC         MIN NOM MAX UNIT
                                                                   CONDITIONS

VCC(PGM/      Program and Erase supply voltage                                                          2.7           3.6 V
ERASE)

fFTG          Flash Timing Generator frequency                                                          257           476 kHz
IPGM          Supply current from DVCC during program
IERASE        Supply current from DVCC during erase                                    2.7 V/ 3.6 V          3        5 mA
tCPT          Cumulative program time
tCMErase      Cumulative mass erase time                                               2.7 V/ 3.6 V          3        5 mA
              Program/Erase endurance
                                                                   see Note 1          2.7 V/ 3.6 V                   4 ms
                                                                   see Note 2
                                                                                       2.7 V/ 3.6 V 200                 ms
                                                                                                             104 105  cycles

tRetention    Data retention duration                              TJ = 25C                            100           years

tWord         Word or byte program time                                                                      35

tBlock, 0     Block program time for 1st byte or word                                                        30

tBlock, 1-63  Block program time for each additional byte or word                                            21
tBlock, End
              Block program end-sequence wait time                 see Note 3                                6        tFTG

tMass Erase Mass erase time                                                                                  5297

tSeg Erase Segment erase time                                                                                4819

NOTES: 1. The cumulative program time must not be exceeded when writing to a 64-byte flash block. This parameter applies to all programming
                  methods: individual word/byte write and block write modes.

              2. The mass erase duration generated by the flash timing generator is at least 11.1ms ( = 5297x1/fFTG,max = 5297x1/476kHz). To
                  achieve the required cumulative mass erase time the Flash Controller's mass erase operation can be repeated until this time is met.
                  (A worst case minimum of 19 cycles are required).

              3. These values are hardwired into the Flash Controller's state machine (tFTG = 1/fFTG).

JTAG Interface

                PARAMETER                                               TEST                VCC         MIN NOM MAX UNIT
                                                                   CONDITIONS

                                                                                            2.2 V       0             5 MHz
                                                                                             3V
fTCK          TCK input frequency                                  see Note 1                           0             10 MHz

RInternal     Internal pull-up resistance on TMS, TCK, TDI/TCLK see Note 2                  2.2 V/ 3 V  25   60       90 k

NOTES: 1. fTCK may be restricted to meet the timing requirements of the module selected.
              2. TMS, TDI/TCLK, and TCK pull-up resistors are implemented in all versions.

20                                        POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                                          MSP430F11x
                                                                            MIXED SIGNAL MICROCONTROLLER

                                                                                                         SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

                                                  APPLICATION INFORMATION

input/output schematic
Port P1, P1.0 to P1.3, input/output with Schmitt-trigger

            P1SEL.x                                    0

             P1DIR.x                                   1
Direction Control
                                                       0               Pad Logic                                 P1.0 - P1.3
     From Module
            P1OUT.x                                    1

    Module X OUT

P1IN.x

                                              EN

Module X IN                                   D

                 P1IRQ.x                      P1IE.x                   Interrupt
                                                                         Edge
                                                          Q  EN         Select

                                              P1IFG.x        Set

                                                       Interrupt       P1IES.x
                                                       Flag                   P1SEL.x

NOTE: x = Bit/identifier, 0 to 3 for port P1

PnSel.x PnDIR.x    Direction                  PnOUT.x Module X OUT PnIN.x         Module X IN   PnIE.x  PnIFG.x PnIES.x
                 control from
                                                                                    TACLK       P1IE.0
                    module                                                           CCI0A      P1IE.1
                                                                                     CCI1A      P1IE.2
P1Sel.0 P1DIR.0             P1DIR.0           P1OUT.0          VSS     P1IN.0        CCI2A      P1IE.3  P1IFG.0  P1IES.0
                                              P1OUT.1     Out0 signal  P1IN.1                           P1IFG.1  P1IES.1
P1Sel.1 P1DIR.1             P1DIR.1           P1OUT.2     Out1 signal  P1IN.2                           P1IFG.2  P1IES.2
                                              P1OUT.3     Out2 signal  P1IN.3                           P1IFG.3  P1IES.3
P1Sel.2 P1DIR.2             P1DIR.2

P1Sel.3 P1DIR.3             P1DIR.3

Signal from or to Timer_A

                                                   POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                21
MSP430F11x
MIXED SIGNAL MICROCONTROLLER

SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

                                               APPLICATION INFORMATION

input/output schematic (continued)
Port P1, P1.4 to P1.7, input/output with Schmitt-trigger and in-system access features

              P1SEL.x                         0                                                                   P1.4-P1.7
               P1DIR.x                        1
    Direction Control
        From Module                           0
              P1OUT.x                                                   Pad Logic

      Module X OUT                            1

           P1IN.x                                                                  TST
                                                                                                      Bus Keeper
    Module X IN
              P1IRQ.x                EN
                                      D

                                     P1IE.x         EN     Interrupt                                TST                                       TEST
                                     P1IFG.x  Q              Edge                                   Fuse
                                                            Select                                                           60 k
                                                    Set                                                   Fuse                Typical
                                                                                                           Blow
                                              Interrupt    P1IES.x                 Control By JTAG  TSTControl          GND
                                              Flag                P1SEL.x
                                                                                                                        NOTE: Fuse not implemented
                                                                                                                         in F11x

                                                                                                                  P1.x

                                                                    TDO
                                                           Controlled By JTAG

                                                                                                                  P1.7/TDI/TDO

                                                     Controlled by JTAG                    TST                    P1.x
                                                                            TDI

                                                                                                                  P1.6/TDI/TCLK

NOTE: The test pin should be protected from potential EMI                                  TST                    P1.x

    and ESD voltage spikes. This may require a smaller     TMS

    external pulldown resistor in some applications.

                                                                                                                  P1.5/TMS

    x = Bit identifier, 4 to 7 for port P1

    During programming activity and during blowing                                         TST                    P1.x

    the fuse, the pin TDO/TDI is used to apply the test    TCK

    input for JTAG circuitry.                                                                                     P1.4/TCK

PnSel.x PnDIR.x    Direction                PnOUT.x Module X OUT                   PnIN.x  Module X IN            PnIE.x         PnIFG.x  PnIES.x
                 control from
                                                                                   P1IN.4     unused              P1IE.4         P1IFG.4  P1IES.4
                    module                                                         P1IN.5     unused              P1IE.5         P1IFG.5  P1IES.5
                                                                                   P1IN.6     unused              P1IE.6         P1IFG.6  P1IES.6
P1Sel.4 P1DIR.4             P1DIR.4         P1OUT.4      SMCLK                     P1IN.7     unused              P1IE.7         P1IFG.7  P1IES.7
                                            P1OUT.5   Out0 signal
P1Sel.5 P1DIR.5             P1DIR.5         P1OUT.6   Out1 signal
                                            P1OUT.7   Out2 signal
P1Sel.6 P1DIR.6             P1DIR.6

P1Sel.7 P1DIR.7             P1DIR.7

Signal from or to Timer_A

22                                           POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                                         MSP430F11x
                                                                           MIXED SIGNAL MICROCONTROLLER

                                                                                                        SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

                                                 APPLICATION INFORMATION

input/output schematic (continued)

Port P2, P2.0 to P2.4, input/output with Schmitt-trigger

                     P2SEL.x                          0
                                                                                         0: Input
                      P2DIR.x
         Direction Control                            1                    1: Output

              From Module

                                                      0            Pad Logic                                        P2.0 - P2.4

                 P2OUT.x                              1
         Module X OUT

         P2IN.x

                                EN

         Module X IN                          D

                  P2IRQ.x                     P2IE.x                  Interrupt
                                                                         Edge
                                                         Q  EN          Select

                                P2IFG.x                     Set    P2IES.x
                                                                          P2SEL.x
                                                      Interrupt
                                                      Flag

NOTE: x = Bit Identifier, 0 to 4 For Port P2

PnSel.x  PnDIR.x    Direction   PnOUT.x                 Module X   PnIN.x     Module X             PnIE.x  PnIFG.x  PnIES.x
                  control from                             OUT                    IN
                                P2OUT.0                            P2IN.0                          P2IE.0
                     module     P2OUT.1                   ACLK     P2IN.1      unused              P2IE.1
                                P2OUT.2                    VSS     P2IN.2      INCLK               P2IE.2
P2Sel.0 P2DIR.0 P2DIR.0         P2OUT.3               Out0 signal  P2IN.3      CCI0B               P2IE.3  P2IFG.0  P1IES.0
                                P2OUT.4               Out1 signal  P2IN.4      CCI1B               P2IE.4  P2IFG.1  P1IES.1
P2Sel.1 P2DIR.1 P2DIR.1                               Out2 signal              unused                      P2IFG.2  P1IES.2
                                                                                                           P2IFG.3  P1IES.3
P2Sel.2 P2DIR.2 P2DIR.2                                                                                    P2IFG.4  P1IES.4

P2Sel.3 P2DIR.3 P2DIR.3

  P2Sel.4 P2DIR.4 P2DIR.4
Signal from or to Timer_A

                                                 POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                    23
MSP430F11x
MIXED SIGNAL MICROCONTROLLER

SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

                                               APPLICATION INFORMATION

input/output schematic (continued)
Port P2, P2.5, input/output with Schmitt-trigger and ROSC function for the Basic Clock module

            P2SEL.5                    0       0: Input Pad Logic
             P2DIR.5
Direction Control                              1: Output
     From Module
            P2OUT.5                    1

    Module X OUT                       0                                                                                  P2.5
                                       1

    P2IN.5                                                                           Bus Keeper

                      EN

Module X IN           D

                                                                                                          Internal to

                                                                                                          Basic Clock

    P2IRQ.5           P2IE.5                   Interrupt                                                  Module  0    1
                                                 Edge
                                    Q     EN    Select                                            VCC

                      P2IFG.5             Set

                                    Interrupt  P2IES.5    DCOR                                            DC
                                    Flag                                                                  Generator

                                                          P2SEL.5
                                                                          CAPD.5

NOTE: DCOR: Control bit from basic clock module if it is set, P2.5 Is disconnected from P2.5 pad

PnSel.x PnDIR.x         Direction   PnOUT.x Module X OUT PnIN.x    Module X IN                    PnIE.x  PnIFG.x PnIES.x
                      control from                                                                P2IE.5  P2IFG.5 P2IES.5

                         module

P2Sel.5 P2DIR.5       P2DIR.5       P2OUT.5    VSS        P2IN.5                  unused

24                                     POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                       MSP430F11x
                                                         MIXED SIGNAL MICROCONTROLLER

                                                                                      SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

                               APPLICATION INFORMATION

input/output schematic (continued)

Port P2, unbonded bits P2.6 and P2.7

                 P2SEL.x                                                 0: Input
                                                                 0       1: Output

                 P2DIR.x

Direction Control                       1

From Module

                                                0
P2OUT.x

                                                        1
Module X OUT

                 P2IN.x

                               EN                                                                       Node Is Reset With PUC
                                                                                                                   Bus Keeper

Module X IN                    D

                 P2IRQ.x       P2IE.x                                                   Interrupt                               PUC
                                                                                          Edge
                                                                    Q    EN              Select

                               P2IFG.x                                 Set

                                                                             Interrupt  P2IES.x
                                                                             Flag              P2SEL.x

NOTE: x = Bit/identifier, 6 to 7 for port P2 without external pins

P2Sel.x P2DIR.x    Direction   P2OUT.x Module X OUT P2IN.x                                      Module X IN  P2IE.x  P2IFG.x P2IES.x
                 control from

                    module

P2Sel.6 P2DIR.6  P2DIR.6       P2OUT.6                              VSS                 P2IN.6  unused       P2IE.6  P2IFG.6 P2IES.6

P2Sel.7 P2DIR.7  P2DIR.7       P2OUT.7                              VSS                 P2IN.7  unused       P2IE.7  P2IFG.7 P2IES.7

NOTE: A good use of the unbonded bits 6 and 7 of port P2 is to use the interrupt flags. The interrupt flags can not be influenced from any signal
           other than from software. They work then as a soft interrupt.

                               POST OFFICE BOX 655303 DALLAS, TEXAS 75265                                                           25
MSP430F11x
MIXED SIGNAL MICROCONTROLLER

SLAS256D - NOVEMBER 1999 - REVISED SEPTEMBER 2004

                                               APPLICATION INFORMATION

JTAG fuse check mode

       The JTAG protection fuse is not implemented in the MSP430F11x devices.

26   POST OFFICE BOX 655303 DALLAS, TEXAS 75265
                                                                                                PACKAGE OPTION ADDENDUM

www.ti.com                                                                                                                                                      24-Jan-2013

PACKAGING INFORMATION

Orderable Device  Status Package Type Package Pins Package Qty  Eco Plan Lead/Ball Finish MSL Peak Temp   Op Temp (C) Top-Side Markings                                                              Samples

MSP430F110AIDW    (1)             Drawing                       (2)                   (3)                                                                 (4)
MSP430F110AIDWR
MSP430F110AIPW    OBSOLETE SOIC   DW 20                         TBD          Call TI  Call TI
MSP430F110AIPWR
                   OBSOLETE SOIC   DW 20                         TBD          Call TI  Call TI
  MSP430F110IDW
MSP430F110IDWR    OBSOLETE TSSOP  PW 20                         TBD          Call TI  Call TI
  MSP430F110IPW
                   OBSOLETE TSSOP  PW 20                         TBD          Call TI  Call TI
MSP430F110IPWR
MSP430F112AIDW    OBSOLETE SOIC   DW 20                         TBD          Call TI  Call TI             -40 to 85
MSP430F112AIPW
  MSP430F112IDW    OBSOLETE SOIC   DW 20                         TBD          Call TI  Call TI             -40 to 85 MSP430F110
MSP430F112IDWR
                   ACTIVE  TSSOP   PW 20    70                   Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 85 430F110
  MSP430F112IPW
                                                                 & no Sb/Br)
MSP430F112IPWR
                   OBSOLETE TSSOP  PW 20                         TBD          Call TI  Call TI             -40 to 85 430F110

                   OBSOLETE SOIC   DW 20                         TBD          Call TI  Call TI

                   OBSOLETE TSSOP  PW 20                         TBD          Call TI  Call TI

                   OBSOLETE SOIC   DW 20                         TBD          Call TI  Call TI             -40 to 85

                   ACTIVE  SOIC    DW 20    2000                 Green (RoHS CU NIPDAU Level-1-260C-UNLIM  -40 to 85 MSP430F112
                                                                  & no Sb/Br)

                   ACTIVE  TSSOP   PW 20    70                   Green (RoHS CU NIPDAU Level-1-260C-UNLIM -40 to 85 430F112

                                                                 & no Sb/Br)

                   OBSOLETE TSSOP  PW 20                         TBD          Call TI  Call TI             -40 to 85

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

(2) Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check http://www.ti.com/productcontent for the latest availability
information and additional product content details.
TBD: The Pb-Free/Green conversion plan has not been defined.
Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements for all 6 substances, including the requirement that
lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.
Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and package, or 2) lead-based die adhesive used between
the die and leadframe. The component is otherwise considered Pb-Free (RoHS compatible) as defined above.
Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame retardants (Br or Sb do not exceed 0.1% by weight
in homogeneous material)

                                                  Addendum-Page 1
                             PACKAGE OPTION ADDENDUM

www.ti.com                   24-Jan-2013

(3) MSL, Peak Temp. -- The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) Only one of markings shown within the brackets will appear on the physical device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

            Addendum-Page 2
                                               IMPORTANT NOTICE

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, enhancements, improvements and other
changes to its semiconductor products and services per JESD46, latest issue, and to discontinue any product or service per JESD48, latest
issue. Buyers should obtain the latest relevant information before placing orders and should verify that such information is current and
complete. All semiconductor products (also referred to herein as "components") are sold subject to TI's terms and conditions of sale
supplied at the time of order acknowledgment.

TI warrants performance of its components to the specifications applicable at the time of sale, in accordance with the warranty in TI's terms
and conditions of sale of semiconductor products. Testing and other quality control techniques are used to the extent TI deems necessary
to support this warranty. Except where mandated by applicable law, testing of all parameters of each component is not necessarily
performed.

TI assumes no liability for applications assistance or the design of Buyers' products. Buyers are responsible for their products and
applications using TI components. To minimize the risks associated with Buyers' products and applications, Buyers should provide
adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or
other intellectual property right relating to any combination, machine, or process in which TI components or services are used. Information
published by TI regarding third-party products or services does not constitute a license to use such products or services or a warranty or
endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual property of the
third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of significant portions of TI information in TI data books or data sheets is permissible only if reproduction is without alteration
and is accompanied by all associated warranties, conditions, limitations, and notices. TI is not responsible or liable for such altered
documentation. Information of third parties may be subject to additional restrictions.

Resale of TI components or services with statements different from or beyond the parameters stated by TI for that component or service
voids all express and any implied warranties for the associated TI component or service and is an unfair and deceptive business practice.
TI is not responsible or liable for any such statements.

Buyer acknowledges and agrees that it is solely responsible for compliance with all legal, regulatory and safety-related requirements
concerning its products, and any use of TI components in its applications, notwithstanding any applications-related information or support
that may be provided by TI. Buyer represents and agrees that it has all the necessary expertise to create and implement safeguards which
anticipate dangerous consequences of failures, monitor failures and their consequences, lessen the likelihood of failures that might cause
harm and take appropriate remedial actions. Buyer will fully indemnify TI and its representatives against any damages arising out of the use
of any TI components in safety-critical applications.

In some cases, TI components may be promoted specifically to facilitate safety-related applications. With such components, TI's goal is to
help enable customers to design and create their own end-product solutions that meet applicable functional safety standards and
requirements. Nonetheless, such components are subject to these terms.

No TI components are authorized for use in FDA Class III (or similar life-critical medical equipment) unless authorized officers of the parties
have executed a special agreement specifically governing such use.

Only those TI components which TI has specifically designated as military grade or "enhanced plastic" are designed and intended for use in
military/aerospace applications or environments. Buyer acknowledges and agrees that any military or aerospace use of TI components
which have not been so designated is solely at the Buyer's risk, and that Buyer is solely responsible for compliance with all legal and
regulatory requirements in connection with such use.

TI has specifically designated certain components as meeting ISO/TS16949 requirements, mainly for automotive use. In any case of use of
non-designated products, TI will not be responsible for any failure to meet ISO/TS16949.

Products                                       Applications

Audio                  www.ti.com/audio        Automotive and Transportation www.ti.com/automotive

Amplifiers             amplifier.ti.com        Communications and Telecom www.ti.com/communications

Data Converters        dataconverter.ti.com    Computers and Peripherals  www.ti.com/computers

DLP Products          www.dlp.com             Consumer Electronics       www.ti.com/consumer-apps

DSP                    dsp.ti.com              Energy and Lighting        www.ti.com/energy

Clocks and Timers      www.ti.com/clocks       Industrial                 www.ti.com/industrial

Interface              interface.ti.com        Medical                    www.ti.com/medical

Logic                  logic.ti.com            Security                   www.ti.com/security

Power Mgmt             power.ti.com            Space, Avionics and Defense www.ti.com/space-avionics-defense

Microcontrollers       microcontroller.ti.com  Video and Imaging          www.ti.com/video

RFID                   www.ti-rfid.com

OMAP Applications Processors www.ti.com/omap   TI E2E Community           e2e.ti.com

Wireless Connectivity  www.ti.com/wirelessconnectivity

                       Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
                                            Copyright 2013, Texas Instruments Incorporated
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle Information:

Texas Instruments:

  MSP430F110IDWR MSP430F110IPW MSP430F110IPWR MSP430F112IDW MSP430F112IDWR
MSP430F112IPW
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

MSP430F112IDWR器件购买:

数量 单价(人民币) mouser购买
2000 ¥12.23 购买
4000 ¥11.77 购买

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved