电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

MSP3405G

器件型号:MSP3405G
文件大小:1541.56KB,共0页
厂商名称:ETC [ETC]
下载文档

文档预览

MSP3405G器件文档内容

MICRONAS               PRELIMINARY DATA SHEET

                       MSP 34x5G
                       Multistandard
                       Sound Processor Family

Edition March 5, 2001  MICRONAS
6251-480-3PD
MSP 34x5G           PRELIMINARY DATA SHEET

Contents

Page      Section   Title

5         1.        Introduction
                    Features of the MSP 34x5G Family and Differences to MSPD
6         1.1.      MSP 34x5G Version List
                    MSP 34x5G Versions and their Application Fields
6         1.2.
                    Functional Description
7         1.3.      Architecture of the MSP 34x5G Family
                    Sound IF Processing
8         2.        Analog Sound IF Input
                    Demodulator: Standards and Features
9         2.1.      Preprocessing of Demodulator Signals
                    Automatic Sound Select
9         2.2.      Manual Mode
                    Preprocessing for SCART and I2S Input Signals
9         2.2.1.    Source Selection and Output Channel Matrix
                    Audio Baseband Processing
9         2.2.2.    Automatic Volume Correction (AVC)
                    Loudspeaker Outputs
10        2.2.3.    Quasi-Peak Detector
                    SCART Signal Routing
10        2.2.4.    SCART DSP In and SCART Out Select
                    Stand-by Mode
10        2.2.5.    I2S Bus Interface
                    ADR Bus Interface
12        2.3.      Digital Control I/O Pins and Status Change Indication
                    Clock PLL Oscillator and Crystal Specifications
12        2.4.
                    Control Interface
12        2.5.      I2C Bus Interface
                    Internal Hardware Error Handling
12        2.5.1.    Description of CONTROL Register
                    Protocol Description
12        2.5.2.    Proposals for General MSP 34x5G I2C Telegrams
                    Symbols
12        2.5.3.    Write Telegrams
                    Read Telegrams
13        2.6.      Examples
                    Start-Up Sequence: Power-Up and I2C-Controlling
13        2.6.1.    MSP 34x5G Programming Interface
                    User Registers Overview
13        2.6.2.    Description of User Registers
                    STANDARD SELECT Register
13        2.7.      Refresh of STANDARD SELECT Register
                    STANDARD RESULT Register
14        2.8.      Write Registers on I2C Subaddress 10hex
                    Read Registers on I2C Subaddress 11hex
14        2.9.      Write Registers on I2C Subaddress 12hex

14        2.10.

15        3.

15        3.1.

15        3.1.1.

16        3.1.2.

16        3.1.3.

17        3.1.4.

17        3.1.4.1.

17        3.1.4.2.

17        3.1.4.3.

17        3.1.4.4.

17        3.2.

17        3.3.

17        3.3.1.

20        3.3.2.

21        3.3.2.1.

21        3.3.2.2.

21        3.3.2.3.

23        3.3.2.4.

25        3.3.2.5.

26        3.3.2.6.

2                                                                             Micronas
PRELIMINARY DATA SHEET                                                           MSP 34x5G

Contents, continued

Page      Section    Title

36        3.3.2.7.   Read Registers on I2C Subaddress 13hex
37        3.4.       Programming Tips
37        3.5.       Examples of Minimum Initialization Codes
37        3.5.1.     B/G-FM (A2 or NICAM)
37        3.5.2.     BTSC-Stereo
37        3.5.3.     BTSC-SAP with SAP at Loudspeaker Channel
38        3.5.4.     FM-Stereo Radio
38        3.5.5.     Automatic Standard Detection
38        3.5.6.     Software Flow for Interrupt driven STATUS Check

40        4.         Specifications

40        4.1.       Outline Dimensions

42        4.2.       Pin Connections and Short Descriptions

45        4.3.       Pin Description

47        4.4.       Pin Configurations

51        4.5.       Pin Circuits

53        4.6.       Electrical Characteristics

53        4.6.1.     Absolute Maximum Ratings

54        4.6.2.     Recommended Operating Conditions

54        4.6.2.1. General Recommended Operating Conditions

54        4.6.2.2. Analog Input and Output Recommendations

55        4.6.2.3. Recommendations for Analog Sound IF Input Signal

56        4.6.2.4. Crystal Recommendations

58        4.6.3.     Characteristics

58        4.6.3.1. General Characteristics

59        4.6.3.2. Digital Inputs, Digital Outputs

60        4.6.3.3. Reset Input and Power-Up

61        4.6.3.4. I2C Bus Characteristics

62        4.6.3.5. I2S-Bus Characteristics

64        4.6.3.6. Analog Baseband Inputs and Outputs, AGNDC

65        4.6.3.7. Sound IF Input

65        4.6.3.8. Power Supply Rejection

66        4.6.3.9. Analog Performance

69        4.6.3.10. Sound Standard Dependent Characteristics

73        5.         Appendix A: Overview of TV Sound Standards

73        5.1.       NICAM 728

74        5.2.       A2 Systems

75        5.3.       BTSC-Sound System

75        5.4.       Japanese FM Stereo System (EIA-J)

76        5.5.       FM Satellite Sound

76        5.6.       FM-Stereo Radio

77        6.         Appendix B: Manual/Compatibility Mode

77        6.1.       Demodulator Write and Read Registers for Manual/Compatibility Mode

78        6.2.       DSP Write and Read Registers for Manual/Compatibility Mode

79        6.3.       Manual/Compatibility Mode: Description of Demodulator Write Registers

79        6.3.1.     Automatic Switching between NICAM and Analog Sound

Micronas                                                                                    3
MSP 34x5G                                                              PRELIMINARY DATA SHEET

Contents, continued

Page  Section Title

79    6.3.1.1. Function in Automatic Sound Select Mode

79    6.3.1.2. Function in Manual Mode

81    6.3.2.         A2 Threshold

81    6.3.3.         Carrier-Mute Threshold

82    6.3.4.         Register AD_CV

83    6.3.5.         Register MODE_REG

85    6.3.6.         FIR-Parameter, Registers FIR1 and FIR2

85    6.3.7.         DCO-Registers

87    6.4.           Manual/Compatibility Mode: Description of Demodulator Read Registers

87    6.4.1.         NICAM Mode Control/Additional Data Bits Register

87    6.4.2.         Additional Data Bits Register

87    6.4.3.         CIB Bits Register

88    6.4.4.         NICAM Error Rate Register

88    6.4.5.         PLL_CAPS Readback Register

88    6.4.6.         AGC_GAIN Readback Register

88    6.4.7.         Automatic Search Function for FM-Carrier Detection in Satellite Mode

89    6.5.           Manual/Compatibility Mode: Description of DSP Write Registers

89    6.5.1.         Additional Channel Matrix Modes

89    6.5.2.         Volume Modes of SCART1 Output

89    6.5.3.         FM Fixed Deemphasis

89    6.5.4.         FM Adaptive Deemphasis

89    6.5.5.         NICAM Deemphasis

90    6.5.6.         Identification Mode for A2 Stereo Systems

90    6.5.7.         FM DC Notch

90    6.6.           Manual/Compatibility Mode: Description of DSP Read Registers

90    6.6.1.         Stereo Detection Register for A2 Stereo Systems

90    6.6.2.         DC Level Register

91    6.7.           Demodulator Source Channels in Manual Mode

91    6.7.1.         Terrestric Sound Standards

91    6.7.2.         SAT Sound Standards

91    6.8.           Exclusions of Audio Baseband Features

91    6.9.           Compatibility Restrictions to MSP 34x5D

93    7.             Appendix D: Application Information

93    7.1.           Phase Relationship of Analog Outputs

94    7.2.           Application Circuit

96    8.             Appendix E: MSP 34x5G Version History

96    9.             Data Sheet History

License Notice:

"Dolby Pro Logic" is a trademark of Dolby Laboratories.

Supply of this implementation of Dolby Technology does not convey a license nor imply a right under any patent, or any other industrial or intellec-
tual property right of Dolby Laboratories, to use this implementation in any finished end-user or ready-to-use final product. Companies planning to
use this implementation in products must obtain a license from Dolby Laboratories Licensing Corporation before designing such products.

4                                                                                          Micronas
PRELIMINARY DATA SHEET                                                                      MSP 34x5G

Multistandard Sound Processor Family                        EIA-J. The MSP 34x5G has optimum stereo perfor-
                                                            mance without any adjustments.
Release Note: Revision bars indicate significant
changes to the previous edition. The hardware and           All MSP 34xxG versions are pin compatible to the
software description in this document is valid for          MSP 34xxD. Only minor modifications are necessary
the MSP 34x5G version B8 and following versions.            to adapt a MSP 34xxD controlling software to the
                                                            MSP 34xxG. The MSP 34x5G further simplifies con-
1. Introduction                                             trolling software. Standard selection requires a single
                                                            I2C transmission only.
The MSP 34x5G family of single-chip Multistandard
Sound Processors covers the sound processing of all         Note: The MSP 34x5G version has reduced control
analog TV standards worldwide, as well as the NICAM         registers and less functional pins. The remaining regis-
digital sound standards. The full TV sound processing,      ters are software-compatible to the MSP 34x0G. The
starting with analog sound IF signal-in, down to pro-       pinning is compatible to the MSP 34x0G.
cessed analog AF-out, is performed in a single chip.
Figure 11 shows a simplified functional block diagram      The MSP 34x5G has built-in automatic functions: The
of the MSP 34x5G.                                           IC is able to detect the actual sound standard automat-
                                                            ically (Automatic Standard Detection). Furthermore,
These TV sound processing ICs include versions for          pilot levels and identification signals can be evaluated
processing the multichannel television sound (MTS)          internally with subsequent switching between mono/
signal conforming to the standard recommended by            stereo/bilingual; no I2C interaction is necessary (Auto-
the Broadcast Television Systems Committee (BTSC).          matic Sound Selection).
The DBX noise reduction, or alternatively, Micronas
Noise Reduction (MNR) is performed alignment free.          The MSP 34x5G can handle very high FM deviations
                                                            even in conjunction with NICAM processing. This is
Other processed standards are the Japanese FM-FM            especially important for the introduction of NICAM in
multiplex standard (EIA-J) and the FM-Stereo-Radio          China.
standard.
                                                            The ICs are produced in submicron CMOS technology.
Current ICs have to perform adjustment procedures in        The MSP 34x5G is available in the following packages:
order to achieve good stereo separation for BTSC and        PSDIP64, PSDIP52, PMQFP44, PLQFP64, and
                                                            PQFP80.

Sound IF1     ADC           De-        Pre-                                   Loud-    DAC     Loud-
                        modulator  processing                                speaker           speaker
        I2S1                                                                  Sound            I2S
        I2S2                                                               Processing
  SCART1                                                                                       SCART1
  SCART2                           Prescale                 Source Select
    MONO
                                                                           DAC

              SCART     ADC        Prescale                                            SCART
                DSP                                                                    Output
               Input                                                                   Select
              Select

Fig. 11: Simplified functional block diagram of MSP 34x5G

Micronas                                                                                                5
MSP 34x5G                                                                                     PRELIMINARY DATA SHEET

1.1. Features of the MSP 34x5G Family and Differences to MSPD

Feature (New features not available for MSPD are shaded gray.)                    3405  3415  3425  3445  3455             3465
Standard Selection with single I2C transmission                                     X     X     X     X     X                X
                                                                                          X     X     X     X                X
Automatic Standard Detection of terrestrial TV standards                          X       X     X     X     X                X
                                                                                          X     X     X     X                X
Automatic Sound Selection (mono/stereo/bilingual), new registers MODUS, STATUS X          X     X     X     X                X
                                                                                          X     X     X     X                X
Automatic Carrier Mute function                                                   X       X     X     X     X                X
                                                                                          X     X     X     X                X
Interrupt output programmable (indicating status change)                          X       X     X     X     X                X
                                                                                          X     X     X     X                X
Loudspeaker channel with volume, balance, bass, treble, loudness                  X       X     X     X     X                X
                                                                                          X     X     X     X                X
AVC: Automatic Volume Correction                                                  X       X                 X
                                                                                          X     X     X     X                X
Spatial effect for loudspeaker channel                                            X       X           X     X
                                                                                          X     X           X
Two Stereo SCART (line) inputs, one Mono input; one Stereo SCART outputs          X       X     X     X     X
                                                                                                X     X     X
Complete SCART in/out switching matrix                                            X       X     X     X     X
                                                                                                X     X
Two I2S inputs; one I2S output                                                    X             X     X

All analog Mono sound carriers including AM-SECAM L                               X

All analog FM-Stereo A2 and satellite standards                                   X

All NICAM standards

Simultaneous demodulation of (very) high-deviation FM-Mono and NICAM

Adaptive deemphasis for satellite (Wegener-Panda, acc. to ASTRA specification)    X

ASTRA Digital Radio (ADR) together with DRP 3510A                                 X

Demodulation of the BTSC multiplex signal and the SAP channel

Alignment free digital DBX noise reduction for BTSC Stereo and SAP

Alignment free digital Micronas Noise Reduction (MNR) for BTSC Stereo and SAP

BTSC stereo separation (MSP 3425/45G also EIA-J) significantly better than spec.                          X
                                                                                                          X
SAP and stereo detection for BTSC system                                                                  X
                                                                                                          X
Korean FM-Stereo A2 standard                                                      X                       X

Alignment-free Japanese standard EIA-J

Demodulation of the FM-Radio multiplex signal

1.2. MSP 34x5G Version List

Version  Status                  Description
                                 FM Stereo (A2) Version
MSP 3405G available              NICAM and FM Stereo (A2) Version
                                 NTSC Version (A2 Korea, BTSC with Micronas Noise Reduction (MNR), Japanese EIA-J system)
MSP 3415G available              NTSC Version (A2 Korea, BTSC with DBX noise reduction, Japanese EIA-J system)
                                 Global Stereo Version (all sound standards)
MSP 3425G available              Global Mono Version (all sound standards)

MSP 3445G available

MSP 3455G available

MSP 3465G available

6                                                                                                                          Micronas
PRELIMINARY DATA SHEET                                                                                                       MSP 34x5G

1.3. MSP 34x5G Versions and their Application Fields

Table 11 provides an overview of TV sound standards                                                  multimedia receiver covering all TV sound standards
that can be processed by the MSP 34x5G family. In                                                     together with terrestrial/cable and satellite radio sound
addition, the MSP 34x5G is able to handle the FM-                                                     can be built; even ASTRA Digital Radio can be pro-
Radio standard. With the MSP 34x5G, a complete                                                        cessed (with a DRP 3510A coprocessor).

Table 11: TV Stereo Sound Standards covered by the MSP 34x5G IC Family (details see Appendix A)

      MSP Version                   TV-        Position of Sound     Sound                                       Color                      Broadcast e.g. in:
           3465                     System     Carrier /MHz          Modulation                                  System
                                                                                                                                            Germany
3405                                           5.5/5.7421875         FM-Stereo (A2)                              PAL                        Scandinavia, Spain
                                                                                                                                            France
                                    B/G                                                                                                     UK, Hong Kong
                                                                                                                                            Slovak. Rep.
                                               5.5/5.85              FM-Mono/NICAM                               PAL                        currently no broadcast
                                                                                                                                            Poland
                                    L          6.5/5.85              AM-Mono/NICAM                               SECAM-L                    China, Hungary

                                    I          6.0/6.552             FM-Mono/NICAM                               PAL                        Europe Sat.
                                                                                                                                            ASTRA
                                               6.5/6.2578125         FM-Stereo (A2, D/K1)                        SECAM-East
                                                                                                                                            Korea
3405                                                  6.5/6.7421875  FM-Stereo (A2, D/K2)                        PAL                        Japan
              3415                  D/K                              FM-Stereo (A2, D/K3)                        SECAM-East                 USA, Argentina
                     3455                                                                                                                   USA, Europe
                                                      6.5/5.7421875

                                               6.5/5.85              FM-Mono/NICAM (D/K, NICAM) PAL

3405                                Satellite  6.5                   FM-Mono
                                               7.02/7.2              FM-Stereo
                                               7.38/7.56
                                               etc.                                                                PAL
                                                                     ASTRA Digital Radio (ADR)
                                                                     with DRP 3510A

                                               4.5/4.724212          FM-Stereo (A2)                              NTSC

                 3425, 3445         M/N        4.5                   FM-FM (EIA-J)                               NTSC

                                               4.5                   BTSC-Stereo + SAP                           NTSC, PAL

                                    FM-Radio 10.7                    FM-Stereo Radio

                                    All standards as above, but Mono demodulation only.

                                               33 34 39 MHz          4.5 9 MHz

                                         SAW Filter

                             Tuner                       Sound                                                                              Loudspeaker
                                                         IF                                                                                 SCART Output
                                                         Mixer

                                                                                        1             MSP 34x5G

                                                                     Mono

                                           Vision                                                  2                        2
                                           Demo-
                                           dulator       SCART SCART1                                                               SCART1

                                         Composite       Inputs                            2
                                         Video
                                                                     SCART2

                                                                                                      I2S1 ADR   I2S2

                                                                                                      Dolby      ADR
                                                                                                      Pro Logic  Decoder
                                                                                                      Processor  DRP 3510A
                                                                                                      DPL 351xA

Fig. 12: Typical MSP 34x5G application

Micronas                                                                                                                                                  7
8                                                                                Automatic                                                                                                                                                                                                                                                                                              MSP 34x5G
                                                                               Sound Select
                                  Standard Selection                                                                                                                                                                                                                                                                                                                            2. Functional Description

                      AGC  A                            Deemphasis: FM/AM      FM/AM         0            Loud-                         Bass/                 Loud-    Spatial Balance                                                                                                                                                               Volume   D     DACM_L
                               D                          50/75 s,                                      speaker                        Treble                ness     Effects                                                                                                                                                                                   A  DACM_R
          ANA_IN1+                DEMODULATOR                                                            Channel          AVC                    
                                                        J17                                               Matrix
                                                                                                                           (29hex)
                                  (incl. Carrier Mute)  DBX/MNR     Prescale Stereo or A/B                       (08hex)

                                                        Panda1                               1

                                                                    (0Ehex)                                                             (02hex)               (04hex)  (05hex)                                                                                (01hex)                                                                                (00hex)
                                                                                                                                        (03hex)
                                  Decoded
                                                                    NICAM      Stereo or A   3
                                  Standards:                        Prescale
                                                        Deemphasis                                                                               Beeper
                                  - NICAM                    J17
                                  - A2                                                                                                               (14hex)
                                  - AM                                         Stereo or B   4

                                  - BTSC                            (10hex)
                                  - EIA-J

          ADR-Bus                 - SAT                  Standard    I2C
          Interface               - FM-Radio            and Sound   Read

                                                        Detection   Register

          I2S_DA_IN1              SCART DSP Input Select               I2S       I2S1                       I2S              I2S                                                                                                                                                                                                                                    I2S_DA_OUT
          I2S_DA_IN2                                                                                                         Source SelectInterface5ChannelInterface
                                                                                                          Matrix                                                                                                                                                                                                                                                    SC1_OUT_L
                                                                                                                                                                                                                                         SCART Output SelectI2SPrescale                                                                                             SC1_OUT_R
                                                                    Interface                                   (0Bhex)
                                                                                    (16hex)
                                                                                                         Quasi-Peak       Quasi-Peak       I2C
                                                                                 I2S2                      Channel          Detector      Read
                                                                                                6           Matrix                      Register

                                                                               Prescale

                                                                                    (12hex)

                                                                                                                                                   (19hex)
                                                                                                                                                   (1Ahex)

                                                                                                         (0Chex)

                                                                    A          SCART                     SCART1           Volume        D
                                                                                                         Channel                            A
                                                                                                      2                        (07hex)                                 SCART1_L/R
                                                                           D Prescale                     Matrix

                                                                               (0Dhex)                          (0Ahex)

                                  (13hex)

          SC1_IN_L                                                                                                                                                                                                                                                                                                                                                              PRELIMINARY DATA SHEET
          SC1_IN_R
          SC2_IN_L
          SC2_IN_R

          MONO_IN

                                                                                                                                                                                                                                                                                                                                            (13hex)

          Fig. 21: Signal flow block diagram of the MSP 34x5G (input and output names correspond to pin names).

Micronas
PRELIMINARY DATA SHEET                                    MSP 34x5G

2.1. Architecture of the MSP 34x5G Family                 BTSC-Mono + SAP: Detection and FM demodulation
                                                          of the aural carrier resulting in the MTS/MPX signal.
Fig. 21 on page 8 shows a simplified block diagram of    Detection and evaluation of the pilot carrier, detection
the IC. The block diagram contains all features of the    and FM demodulation of the SAP-subcarrier. Process-
MSP 3455G. Other members of the MSP 34x5G family          ing of the DBX noise reduction or Micronas Noise
do not have the complete set of features: The demodu-     Reduction (MNR).
lator handles only a subset of the standards presented
in the demodulator block; NICAM processing is only        Japan Stereo: Detection and FM demodulation of the
possible in the MSP 3415G and MSP 3455G (see              aural carrier resulting in the MPX signal. Demodulation
dashed block in Fig. 21).                                and evaluation of the identification signal and FM
                                                          demodulation of the (L-R)-carrier.
2.2. Sound IF Processing
                                                          FM-Satellite Sound: Demodulation of one or two FM
2.2.1. Analog Sound IF Input                              carriers. Processing of high-deviation mono or narrow
                                                          bandwidth mono, stereo, or bilingual satellite sound
The input pins ANA_IN1+ and ANA_IN- offer the pos-        according to the ASTRA specification.
sibility to connect sound IF (SIF) sources to the
MSP 34x5G. The analog-to-digital conversion of the        FM-Stereo-Radio: Detection and FM demodulation of
sound IF signal is done by an A/D-converter. An ana-      the aural carrier resulting in the MPX signal. Detection
log automatic gain circuit (AGC) allows a wide range of   and evaluation of the pilot carrier and AM demodula-
input levels. The high-pass filter formed by the cou-     tion of the (L-R)-carrier.
pling capacitor at pin ANA_IN1+ (see Section 7.
"Appendix D: Application Information" on page 93) is      The demodulator blocks of all MSP 34x5G versions
sufficient in most cases to suppress video compo-         have identical user interfaces. Even completely differ-
nents. Some combinations of SAW filters and sound IF      ent systems like the BTSC and NICAM systems are
mixer ICs, however, show large picture components on      controlled the same way. Standards are selected by
their outputs. In this case, further filtering is recom-  means of MSP Standard Codes. Automatic processes
mended.                                                   handle standard detection and identification without
                                                          controller interaction. The key features of the
2.2.2. Demodulator: Standards and Features                MSP 34x5G demodulator blocks are

The MSP 34x5G is able to demodulate all TV sound          Standard Selection: The controlling of the demodula-
standards worldwide including the digital NICAM sys-      tor is minimized: All parameters, such as tuning fre-
tem. Depending on the MSP 34x5G version, the fol-         quencies or filter bandwidth, are adjusted automati-
lowing demodulation modes can be performed:               cally by transmitting one single value to the
                                                          STANDARD SELECT register. For all standards, spe-
A2-Systems: Detection and demodulation of two sep-        cific MSP standard codes are defined.
arate FM carriers (FM1 and FM2), demodulation and
evaluation of the identification signal of carrier FM2.   Automatic Standard Detection: If the TV sound stan-
                                                          dard is unknown, the MSP 34x5G can automatically
NICAM-Systems: Demodulation and decoding of the           detect the actual standard, switch to that standard, and
NICAM carrier, detection and demodulation of the ana-     respond the actual MSP standard code.
log (FM or AM) carrier. For D/K-NICAM, the FM carrier
may have a maximum deviation of 384 kHz.                  Automatic Carrier Mute: To prevent noise effects or
                                                          FM identification problems in the absence of an FM
Very high deviation FM-Mono: Detection and robust         carrier, the MSP 34x5G offers a configurable carrier
demodulation of one FM carrier with a maximum devi-       mute feature, which is activated automatically if the TV
ation of 540 kHz.                                         sound standard is selected by means of the STAN-
                                                          DARD SELECT register. If no FM carrier is detected at
BTSC-Stereo: Detection and FM demodulation of the         one of the two MSP demodulator channels, the corre-
aural carrier resulting in the MTS/MPX signal. Detec-     sponding demodulator output is muted. This is indi-
tion and evaluation of the pilot carrier, AM demodula-    cated in the STATUS register.
tion of the (L-R)-carrier and detection of the SAP sub-
carrier. Processing of the DBX noise reduction or
Micronas Noise Reduction (MNR).

Micronas                                                  9
MSP 34x5G                                                                        PRELIMINARY DATA SHEET

2.2.3. Preprocessing of Demodulator Signals                  "Stereo or A" channel: Analog or digital mono
                                                               sound, stereo if available. In case of bilingual broad-
The NICAM signals must be processed by a deempha-              cast, it contains language A (on left and right).
sis filter and adjusted in level. The analog demodu-
lated signals must be processed by a deemphasis fil-         "Stereo or B" channel: Analog or digital mono
ter, adjusted in level, and dematrixed. The correct            sound, stereo if available. In case of bilingual broad-
deemphasis filters are already selected by setting the         cast, it contains language B (on left and right).
standard in the STANDARD SELECT register. The
level adjustment has to be done by means of the FM/         Fig. 22 and Table 22 show the source channel
AM and NICAM prescale registers. The necessary              assignment of the demodulated signals in case of
dematrix function depends on the selected sound             Automatic Sound Select mode for all sound standards.
standard and the actual broadcasted sound mode
(mono, stereo, or bilingual). It can be manually set by     Note: The analog primary input channel contains the
the FM Matrix Mode register or automatically by the         signal of the mono FM/AM carrier or the L+R signal of
Automatic Sound Selection.                                  the MPX carrier. The secondary input channel con-
                                                            tains the signal of the 2nd FM carrier, the L-R signal of
2.2.4. Automatic Sound Select                               the MPX carrier, or the SAP signal.

In the Automatic Sound Select mode, the dematrix            primary     FM/AM               FM/AM 0                                     LS Ch.
function is automatically selected based on the identifi-   channel    Prescale                                                         Matrix
cation information in the STATUS register. No I2C inter-                NICAM    Automatic  Stereo or A/B 1              Source Select
action is necessary when the broadcasted sound              secondary              Sound      Stereo or A 3                             Output-Ch.
mode changes (e.g. from mono to stereo).                    channel                Select                                               matrices
                                                                                                                                        must be set
The demodulator supports the identification check by        NICAM A                                                                     once to
switching between mono-compatible standards (stan-                                                                                      stereo.
dards that have the same FM-Mono carrier) automati-
cally and non-audible. If B/G-FM or B/G-NICAM is            NICAM B    Prescale             Stereo or B 4
selected, the MSP will switch between these stan-
dards. The same action is performed for the standards:      Fig. 22: Source channel assignment of demodulated
D/K1-FM, D/K2-FM, D/K3-FM and D/K-NICAM.                    signals in Automatic Sound Select Mode
Switching is only done in the absence of any stereo or
bilingual identification. If identification is found, the   2.2.5. Manual Mode
MSP keeps the detected standard.
                                                            Fig. 23 shows the source channel assignment of
In case of high bit-error rates, the MSP 34x5G auto-        demodulated signals in case of manual mode. If man-
matically falls back from digital NICAM sound to ana-       ual mode is required, more information can be found in
log FM or AM mono.                                          Section 6.7. "Demodulator Source Channels in Manual
                                                            Mode" on page 91.
Table 21 summarizes all actions that take place when
Automatic Sound Select is switched on.                      primary     FM/AM    FM-Matrix  FM/AM 0                                     LS Ch.
                                                            channel    Prescale                                                         Matrix
To provide more flexibility, the Automatic Sound Select                 NICAM                                            Source Select
block prepares four different source channels of            secondary                                                                   Output-Ch.
demodulated sound (Fig. 22). By choosing one of the        channel                                                                     matrices
four demodulator channels, the preferred sound mode                                                                                     must be set
can be selected for each of the output channels (loud-      NICAM A                                                                     according to
speaker, headphone, etc.). This is done by means of                                                                                     the standard.
the Source Select registers.                                                                          NICAM
                                                                       Prescale                                       1
The following source channels of demodulated sound
are defined:                                                                                (Stereo or A/B)

"FM/AM" channel: Analog mono sound, stereo if             NICAM B
   available. In case of NICAM, analog mono only
   (FM or AM mono).                                         Fig. 23: Source channel assignment of demodulated
                                                            signals in Manual Mode
"Stereo or A/B" channel: Analog or digital mono
   sound, stereo if available. In case of bilingual broad-
   cast, it contains both languages A (left) and B
   (right).

10                                                                                                                                      Micronas
PRELIMINARY DATA SHEET                                                                                    MSP 34x5G

Table 21: Performed actions of the Automatic Sound Selection

Selected TV Sound Standard       Performed Actions
B/G-FM, D/K-FM, M-Korea,
and M-Japan                      Evaluation of the identification signal and automatic switching to mono, stereo, or bilingual. Preparing four
B/G-NICAM, L-NICAM, I-NICAM,     demodulator source channels according to Table 22.
D/K-NICAM
                                 Evaluation of NICAM-C-bits and automatic switching to mono, stereo, or bilingual. Preparing four
B/G-FM, B/G-NICAM                demodulator source channels according to Table 22.
or
D/K1-FM, D/K2-FM, D/K3-FM,       In case of bad or no NICAM reception, the MSP switches automatically to FM/AM mono and switches
and D/K-NICAM                    back to NICAM if possible. A hysteresis prevents periodical switching.

BTSC-STEREO, FM Radio            Automatic searching for stereo/bilingual-identification in case of mono transmission. Automatic and non-
                                 audible changes between Dual-FM and FM-NICAM standards while listening to the basic FM-mono sound
M-BTSC-SAP                       carrier.
                                 Example: If starting with B/G-FM-Stereo, there will be a periodical alternation to B/G-NICAM in the
                                 absence of FM-Stereo/Bilingual or NICAM-identification. Once an identification is detected, the MSP
                                 keeps the corresponding standard.

                                 Evaluation of the pilot signal and automatic switching to mono or stereo. Preparing four demodulator
                                 source channels according to Table 22. Detection of the SAP carrier.

                                 In the absence of SAP, the MSP switches to BTSC-stereo if available. If SAP is detected, the MSP
                                 switches automatically to SAP (see Table 22).

Table 22: Sound modes for the demodulator source channels with Automatic Sound Select

                                                                 Source Channels in Automatic Sound Select Mode

Broadcasted    Selected          Broadcasted        FM/AM               Stereo or A/B       Stereo or A         Stereo or B
Sound                            Sound Mode         (source select: 0)  (source select: 1)  (source select: 3)  (source select: 4)
Standard       MSP Standard
               Code3)

M-Korea        02                MONO               Mono                Mono                Mono                Mono
B/G-FM         03, 081)                             Stereo                                  Stereo              Stereo
D/K-FM         04, 05, 07, 0B1)  STEREO                                 Stereo              A                   B
M-Japan                                             Right = B
               30                BILINGUAL:                             Left = A
                                 Languages A and B                      Right = B

B/G-NICAM      08, 032)          NICAM not available or analog Mono     analog Mono         analog Mono         analog Mono
L-NICAM        09                error rate too high
I-NICAM        0A
D/K-NICAM      0B, 042), 052)    MONO               analog Mono         NICAM Mono          NICAM Mono          NICAM Mono
D/K-NICAM      0C, 0D                                                                                           NICAM Stereo
(with high                                                                                                      NICAM B
                                 STEREO             analog Mono         NICAM Stereo        NICAM Stereo
deviation FM)

                                 BILINGUAL:         analog Mono         Left = NICAM A NICAM A
                                 Languages A and B                      Right = NICAM B

               20, 21            MONO               Mono                Mono                Mono                Mono

                                 STEREO             Stereo              Stereo              Stereo              Stereo

               20                MONO + SAP         Mono                Mono                Mono                Mono

BTSC                             STEREO + SAP       Stereo              Stereo              Stereo              Stereo

               21                MONO + SAP         Left = Mono         Left = Mono         Mono                SAP

                                                    Right = SAP         Right = SAP

                                 STEREO + SAP       Left = Mono         Left = Mono         Mono                SAP
                                                    Right = SAP         Right = SAP

FM Radio       40                MONO               Mono                Mono                Mono                Mono

                                 STEREO             Stereo              Stereo              Stereo              Stereo

1) The Automatic Sound Select process will automatically switch to the mono compatible analog standard.
2) The Automatic Sound Select process will automatically switch to the mono compatible digital standard.
3) The MSP Standard Codes are defined in Table 37 on page 20.

Micronas                                                                                                                            11
MSP 34x5G                                                               PRELIMINARY DATA SHEET

2.3. Preprocessing for SCART and                          2.5. Audio Baseband Processing
      I2S Input Signals
                                                          2.5.1. Automatic Volume Correction (AVC)
The SCART and I2S inputs need only be adjusted in
level by means of the SCART and I2S prescale regis-       Different sound sources (e.g. terrestrial channels, SAT
ters.                                                     channels, or SCART) fairly often do not have the same
                                                          volume level. Advertisements during movies usually
2.4. Source Selection and Output Channel Matrix           have a higher volume level than the movie itself. This
                                                          results in annoying volume changes. The AVC solves
The Source Selector makes it possible to distribute all   this problem by equalizing the volume level.
source signals (one of the demodulator source chan-
nels or SCART) to the desired output channels (loud-      To prevent clipping, the AVC's gain decreases quickly
speaker, etc.). All input and output signals can be pro-  in dynamic boost conditions. To suppress oscillation
cessed simultaneously. Each source channel is             effects, the gain increases rather slowly for low level
identified by a unique source address.                    inputs. The decay time is programmable by means of
                                                          the AVC register (see page 30).
For each output channel, the sound mode can be set
to sound A, sound B, stereo, or mono by means of the      For input signals ranging from -24 dBr to 0 dBr, the
output channel matrix.                                    AVC maintains a fixed output level of -18 dBr. Fig. 24
                                                          shows the AVC output level versus its input level. For
If Automatic Sound Select is on, the output channel       prescale and volume registers set to 0 dB, a level of
matrix can stay fixed to stereo (transparent) for demod-  0 dBr corresponds to full scale input/output. This is
ulated signals.
                                                          SCART input/output 0 dBr = 2.0 Vrms
                                                          Loudspeaker output 0 dBr = 1.4 Vrms

                                                          output level
                                                          [dBr]

                                                          -18

                                                          -24

                                                          -30 -24 -18 -12 -6  0                     input level
                                                                                                           [dBr]

                                                          Fig. 24: Simplified AVC characteristics

                                                          2.5.2. Loudspeaker Outputs

                                                          The following baseband features are implemented in
                                                          the loudspeaker output channels: bass/treble, loud-
                                                          ness, balance, and volume. A square wave beeper can
                                                          be added to the loudspeaker channel.

                                                          2.5.3. Quasi-Peak Detector

                                                          The quasi-peak readout register can be used to read
                                                          out the quasi-peak level of any input source. The fea-
                                                          ture is based on following filter time constants:

                                                          attack time: 1.3 ms
                                                          decay time: 37 ms

12                                                                                                  Micronas
PRELIMINARY DATA SHEET                                      MSP 34x5G

2.6. SCART Signal Routing                                   2.7. I2S Bus Interface

2.6.1. SCART DSP In and SCART Out Select                    The MSP 34x5G has a synchronous master/slave
                                                            input/output interface running on 32 kHz.
The SCART DSP Input Select and SCART Output
Select blocks include full matrix switching facilities. To  The interface accepts two formats:
design a TV set with two pairs of SCART-inputs and          1. I2S_WS changes at the word boundary
one pair of SCART-outputs, no external switching            2. I2S_WS changes one I2S-clock period before the
hardware is required. The switches are controlled by
the ACB user register (see page 34).                           word boundaries.

2.6.2. Stand-by Mode                                        All I2S options are set by means of the MODUS and
                                                            the I2S_CONFIG registers.
If the MSP 34x5G is switched off by first pulling
STANDBYQ low and then (after >1 s delay) switching         The I2S bus interface consists of five pins:
off DVSUP and AVSUP, but keeping AHVSUP
(`Stand-by'-mode), the SCART switches maintain               I2S_DA_IN1, I2S_DA_IN2:
their position and function. This allows the copying           I2S serial data input: 16, 18....32 bits per sample
from selected SCART-inputs to SCART-outputs in the
TV set's stand-by mode.                                     I2S_DA_OUT:
                                                               I2S serial data output: 16, 18...32 bits per sample
In case of power on or starting from stand-by (switch-
ing on the DVSUP and AVSUP, RESETQ going high                I2S_CL:
2 ms later), all internal registers except the ACB regis-      I2S serial clock
ter (page 34) are reset to the default configuration (see
Table 35 on page 18). The reset position of the ACB         I2S_WS:
register becomes active after the first I2C transmission       I2S word strobe signal defines the left and right
into the Baseband Processing part. By transmitting the         sample
ACB register first, the reset state can be redefined.
                                                            If the MSP 34x5G serves as the master on the I2S
                                                            interface, the clock and word strobe lines are driven by
                                                            the IC. In this mode, only 16 or 32 bits per sample can
                                                            be selected. In slave mode, these lines are input to the
                                                            IC and the MSP clock is synchronized to 576 times the
                                                            I2S_WS rate (32 kHz). NICAM operation is not possi-
                                                            ble in slave mode.

                                                            An I2S timing diagram is shown in Fig. 428 on
                                                            page 63.

Micronas                                                    13
MSP 34x5G                                                   PRELIMINARY DATA SHEET

2.8. ADR Bus Interface                                      2.10. Clock PLL Oscillator and
                                                                   Crystal Specifications
For the ASTRA Digital Radio System (ADR), the
MSP 3405G, MSP 3415G, and MSP 3455G performs                The MSP 34x5G derives all internal system clocks
preprocessing such as carrier selection and filtering.      from the 18.432 MHz oscillator. In NICAM or in I2S-
Via the 3-line ADR-bus, the resulting signals are trans-    Slave mode, the clock is phase-locked to the corre-
ferred to the DRP 3510A coprocessor, where the              sponding source. Therefore, it is not possible to use
source decoding is performed. To be prepared for an         NICAM and I2S-Slave mode at the same time.
upgrade to ADR with an additional DRP board, the fol-
lowing lines of MSP 34x5G should be provided on a           For proper performance, the MSP clock oscillator
feature connector:                                          requires a 18.432-MHz crystal. Note, that for the
                                                            phase-locked mode (NICAM, I2S slave), crystals with
I2S_DA_IN1 or I2S_DA_IN2                                  tighter tolerance are required.

I2S_DA_OUT

I2S_WS

I2S_CL

ADR_CL, ADR_WS, ADR_DA

For more details, please refer to the DRP 3510A data
sheet.

2.9. Digital Control I/O Pins and
      Status Change Indication

The static level of the digital input/output pins
D_CTR_I/O_0/1 is switchable between HIGH and
LOW via the I2C-bus by means of the ACB register
(see page 34). This enables the controlling of external
hardware switches or other devices via I2C-bus.

The digital input/output pins can be set to high imped-
ance by means of the MODUS register (see page 23).
In this mode, the pins can be used as input. The cur-
rent state can be read out of the STATUS register (see
page 25).

Optionally, the pin D_CTR_I/O_1 can be used as an
interrupt request signal to the controller, indicating any
changes in the read register STATUS. This makes poll-
ing unnecessary; I2C-bus interactions are reduced to a
minimum (see STATUS register on page 25 and
MODUS register on page 23).

14                                                          Micronas
PRELIMINARY DATA SHEET                                                                MSP 34x5G

3. Control Interface                                     response time is about 0.3 ms. If the MSP cannot
                                                         accept another byte of data (e.g. while servicing an
3.1. I2C Bus Interface                                   internal interrupt), it holds the clock line I2C_CL low to
                                                         force the transmitter into a wait state. The I2C Bus
The MSP 34x5G is controlled via the I2C bus slave        Master must read back the clock line to detect when
interface.                                               the MSP is ready to receive the next I2C transmission.
                                                         The positions within a transmission where this may
The IC is selected by transmitting one of the            happen are indicated by 'Wait' in Section 3.1.3. The
MSP 34x5G device addresses. In order to allow up to      maximum wait period of the MSP during normal opera-
three MSP ICs to be connected to a single bus, an        tion mode is less than 1 ms.
address select pin (ADR_SEL) has been implemented.
With ADR_SEL pulled to high, low, or left open, the      3.1.1. Internal Hardware Error Handling
MSP 34x5G responds to different device addresses. A
device address pair is defined as a write address and a  In case of any hardware problems (e.g. interruption of
read address (see Table 31).                            the power supply of the MSP), the MSP's wait period is
                                                         extended to 1.8 ms. After this time period elapses, the
Writing is done by sending the write device address,     MSP releases data and clock lines.
followed by the subaddress byte, two address bytes,
and two data bytes.                                      Indication and solving the error status:

Reading is done by sending the write device address,     To indicate the error status, the remaining acknowl-
followed by the subaddress byte and two address          edge bits of the actual I2C-protocol will be left high.
bytes. Without sending a stop condition, reading of the  Additionally, bit[14] of CONTROL is set to one. The
addressed data is completed by sending the device        MSP can then be reset via the I2C bus by transmitting
read address and reading two bytes of data.              the RESET condition to CONTROL.

Refer to Section 3.1.3. for the I2C bus protocol and to  Indication of reset:
Section 3.4. "Programming Tips" on page 37 for pro-
posals of MSP 34x5G I2C telegrams. See Table 32         Any reset, even caused by an unstable reset line etc.,
for a list of available subaddresses.                    is indicated in bit[15] of CONTROL.

Besides the possibility of hardware reset, the MSP can   A general timing diagram of the I2C bus is shown in
also be reset by means of the RESET bit in the CON-      Fig. 427 on page 61.
TROL register by the controller via I2C bus.

Due to the architecture of the MSP 34x5G, the IC can-
not react immediately to an I2C request. The typical

Table 31: I2C Bus Device Addresses

ADR_SEL                            Low                               High             Left Open
                        (connected to DVSS)              (connected to DVSUP)
Mode
MSP device address  Write            Read                Write  Read           Write  Read
                                                                               88hex  89hex
                    80hex            81hex               84hex  85hex

Table 32: I2C Bus Subaddresses

Name      Binary Value           Hex Value   Mode               Function
CONTROL   0000 0000              00          Read/Write         Write: Software reset of MSP (see Table 33)
                                                                Read: Hardware error status of MSP
WR_DEM    0001 0000              10          Write              write address demodulator
                                             Write              read address demodulator
RD_DEM    0001 0001              11          Write              write address DSP
                                             Write              read address DSP
WR_DSP    0001 0010              12

RD_DSP    0001 0011              13

Micronas                                                                                                      15
MSP 34x5G                                                                             PRELIMINARY DATA SHEET

3.1.2. Description of CONTROL Register

Table 33: CONTROL as a Write Register

Name         Subaddress      Bit[15] (MSB)                                Bits[14:0]
                                                                          0
CONTROL 00hex                1 : RESET
                             0 : normal

Table 34: CONTROL as a Read Register

Name         Subaddress %LW>@ 06%                                         Bit>@                       BitV>@

CONTROL 00hex                RESET status after last reading of           Internal hardware status:   not of interest
                             CONTROL:                                     0 : no error occured
                                                                          1 : internal error occured
                             0 : no reset occured
                             1 : reset occured

Reading of CONTROL will reset the bits[15,14] of CONTROL. After Power-on, bit[15] of CONTROL will be set; it must be
read once to be reset.

3.1.3. Protocol Description

Write to DSP or Demodulator

S write Wait ACK sub-addr ACK addr-byte ACK addr-byte ACK data-byte ACK data-byte ACK P

    device                    high          low                  high          low

    address

Read from DSP or Demodulator

S write Wait ACK sub-addr ACK addr-byte ACK addr-byte ACK S read Wait ACK data-byte- ACK data-byte NAK P

    device                    high          low                  device               high            low

    address                                                      address

Write to Control Register

S write Wait ACK sub-addr ACK data-byte ACK data-byte ACK P

    device                    high          low

    address

Read from Control Register

S write Wait ACK  00hex      ACK S read Wait ACK data-byte- ACK data-byte NAK P
     device
    address                   device             high                     low

                              address

Note: S = I2C-Bus Start Condition from master
        P = I2C-Bus Stop Condition from master
        ACK = Acknowledge-Bit: LOW on I2C_DA from slave (= MSP, light gray) or master (= controller, dark gray)
        NAK = Not Acknowledge-Bit: HIGH on I2C_DA from master (dark gray) to indicate `End of Read'
                  or from MSP indicating internal error state
        Wait = I2C-Clock line is held low, while the MSP is processing the I2C command.
                  This waiting time is max. 1 ms

16                                                                                                         Micronas
PRELIMINARY DATA SHEET                                                           MSP 34x5G

I2C_DA                                          1
                                                0

               S                                           P

I2C_CL

Fig. 31: I2C bus protocol (MSB first; data must be stable while clock is high)

3.1.4. Proposals for General MSP 34x5G                     3.2. Start-Up Sequence:
        I2C Telegrams                                            Power-Up and I2C-Controlling

3.1.4.1. Symbols                                           After POWER-ON or RESET (see Fig. 426), the IC is
                                                           in an inactive state. All registers are in the Reset posi-
daw write device address (80hex, 84hex or 88hex)           tion (see Table 35 and Table 36), the analog outputs
                                                           are muted. The controller has to initialize all registers
dar read device address (81hex, 85hex or 89hex)            for which a non-default setting is necessary.

<  Start Condition                                         3.3. MSP 34x5G Programming Interface

>  Stop Condition                                          3.3.1. User Registers Overview

aa Address Byte                                            The MSP 34x5G is controlled by means of user regis-
                                                           ters. The complete list of all user registers are given in
dd Data Byte                                               Table 35 and Table 36. The registers are partitioned
                                                           into the Demodulator section (Subaddress 10hex for
3.1.4.2. Write Telegrams                                   writing, 11hex for reading) and the Baseband Process-
                                                           ing sections (Subaddress 12hex for writing, 13hex for
            write to CONTROL register        reading).
      write data into demodulator
      write data into DSP              Write and read registers are 16 bit wide, whereby the
                                                           MSB is denoted bit[15]. Transmissions via I2C bus have
3.1.4.3. Read Telegrams                                    to take place in 16-bit words (two byte transfers, with the
                                                           most significant byte transferred first). All write registers,
       read data from                   except the demodulator write registers are readable.

                          CONTROL register                 Unused parts of the 16-bit write registers must be zero.
                                                           Addresses not given in this table must not be
read data from demodulator       accessed.

read data from DSP               For reasons of software compatibility to the
                                                           MSP 34xxD, a Manual/Compatibility Mode is available.
3.1.4.4. Examples                                          More read and write registers together with a detailed
                                                           description can be found in "Appendix B: Manual/Com-
<80 00 80 00>             RESET MSP statically             patibility Mode" on page 77.

<80 00 00 00>             Clear RESET

<80 10 00 20 00 03>       Set demodulator to stand. 03hex

<80 11 02 00 <81 dd dd> Read STATUS

<80 12 00 08 01 20>       Set loudspeaker channel

                          source to NICAM and

                          Matrix to STEREO

More examples of typical application protocols are
listed in Section 3.4. "Programming Tips" on page 37.

Micronas                                                                         17
MSP 34x5G                                                                                     PRELIMINARY DATA SHEET

.

Table 35: List of MSP 34x5G Write Registers

Write Register                     Address Bits        Description and Adjustable Range                  Reset        See
                                   (hex)                                                                              Page

I2C Sub-Address = 10hex ; Registers are not readable

STANDARD SELECT                    00 20       [15:0] Initial Programming of the Demodulator             00 00        21

MODUS                              00 30       [15:0] Demodulator, Automatic and I2S options             00 00        23

I2S CONFIGURATION                  00 40       [15:0] Configuration of I2S options                       00 00        24

I2C Sub-Address = 12hex ; Registers are all readable by using I2C Sub-Address = 13hex

Volume loudspeaker channel         00 00       [15:8] [+12 dB ... -114 dB, MUTE]                         MUTE         29

Volume / Mode loudspeaker channel              [7:0] 1/8 dB Steps,                                       00hex
                                                            Reduce Volume / Tone Control / Compromise /
                                                            Dynamic

Balance loudspeaker channel [L/R]  00 01       [15:8] [0..100 / 100 % and 100 /0..100 %]                 100 %/100 % 30

                                                         [-127..0 / 0 and 0 / -127..0 dB]

Balance mode loudspeaker                       [7:0]   [Linear /logarithmic mode]                        linear mode
Bass loudspeaker channel                       [15:8]
Treble loudspeaker channel         00 02       [15:8]  [+20 dB ... -12 dB]                               0 dB         31
Loudness loudspeaker channel       00 03       [15:8]  [+15 dB ... -12 dB]
                                   00 04               [0 dB ... +17 dB]                                 0 dB         31

                                                                                                         0 dB         32

Loudness filter characteristic                 [7:0]   [NORMAL, SUPER_BASS]                              NORMAL
Spatial effect strength loudspeaker ch. 00 05  [15:8]
                                                       [-100 %...OFF...+100 %]                           OFF          33

Spatial effect mode/customize                  [7:0]   [SBE, SBE+PSE]                                    SBE+PSE
Volume SCART1 output channel                   [15:8]
Loudspeaker source select          00 07       [15:8]  [+12 dB ... -114 dB, MUTE]                        MUTE         34
                                   00 08
                                                       [FM/AM, NICAM, SCART, I2S1, I2S2]                 FM/AM        28

Loudspeaker channel matrix                     [7:0]   [SOUNDA, SOUNDB, STEREO, MONO...]                 SOUNDA       28
SCART1 source select                           [15:8]  [FM/AM, NICAM, SCART, I2S1, I2S2]
                                   00 0A                                                                 FM/AM        28

SCART1 channel matrix                          [7:0]   [SOUNDA, SOUNDB, STEREO, MONO...]                 SOUNDA       28
I2S source select                              [15:8]  [FM/AM, NICAM, SCART, I2S1, I2S2]
I2S channel matrix                 00 0B       [7:0]   [SOUNDA, SOUNDB, STEREO, MONO...]                 FM/AM        28
Quasi-peak detector source select  00 0C       [15:8]  [FM/AM, NICAM, SCART, I2S1, I2S2]
                                                                                                         SOUNDA       28

                                                                                                         FM /AM       28

Quasi-peak detector matrix                     [7:0] [SOUNDA, SOUNDB, STEREO, MONO...]                   SOUNDA       28

Prescale SCART input               00 0D       [15:8]  [00hex ... 7Fhex]                                 00hex        27
Prescale FM/AM                     00 0E       [15:8]  [00hex ... 7Fhex]
FM matrix                                      [7:0]   [NO_MAT, GSTERERO, KSTEREO]                       00hex        26

                                                                                                         NO_MAT       27

Prescale NICAM                     00 10       [15:8]  [00hex ... 7Fhex] (MSP 3410G, MSP 3450G only)     00hex        27
Prescale I2S2                      00 12       [15:8]  [00hex ... 7Fhex]
                                               [15:0]  Bits[15:0]                                        10hex        27

ACB : SCART Switches a. D_CTR_I/O 00 13                                                                  00hex        34

Beeper                             00 14       [15:0]  [00hex ... 7Fhex]/[00hex ... 7Fhex]               0/0          35
Prescale I2S1                      00 16       [15:8]  [00hex ... 7Fhex]
Automatic Volume Correction        00 29       [15:8]  [off, on, decay time]                             10hex        27

                                                                                                         off          30

18                                                                                                                    Micronas
PRELIMINARY DATA SHEET                                MSP 34x5G

Table 36: List of MSP 34x5G Read Registers

Read Register              Address Bits               Description and Adjustable Range                              See
                           (hex)                                                                                    Page
                                                      Result of Automatic Standard Detection (see Table 38)
I2C Sub-Address = 11hex ; Registers are not writable  (MSP 3415G, MSP 3440G, MSP 3455G only)                        25
                                                      Monitoring of internal settings e.g. Stereo, Mono, Mute etc.
STANDARD RESULT            00 7E  [15:0]                                                                            25
                                                      [00hex ... 7FFFhex] 16 bit two's complement
STATUS                     02 00  [15:0]              [00hex ... 7FFFhex] 16 bit two's complement                   36
                                                      [00hex ... FFhex]                                             36
I2C Sub-Address = 13hex ; Registers are not writable  [00hex ... FFhex]                                             36
                                                      [00hex ... FFhex]                                             36
Quasi-peak readout left    00 19  [15:0]              [00hex ... FFhex]                                             36
                                                                                                                    36
Quasi-peak readout right   00 1A  [15:0]

MSP hardware version code  00 1E  [15:8]

MSP major revision code           [7:0]

MSP product code           00 1F  [15:8]

MSP ROM version code              [7:0]

Micronas                                                                                                            19
MSP 34x5G                                                                                            PRELIMINARY DATA SHEET

3.3.2. Description of User Registers

Table 37: Standard Codes for STANDARD SELECT register

MSP Standard Code TV Sound Standard                                                   Sound Carrier       MSP 34x5G Version
(Data in hex)                                                                         Frequencies in MHz  all
                                                                                                          3405, -15, -25, -45, -55
                                      Automatic Standard Detection                                        3405, -15, -55

00 01  Starts Automatic Standard Detection and                                                            3415, -55
       sets detected standard
                                                                                                          3425, -45, -55
                                                     Standard Selection                                   3425, -45, -55
                                                                                                          3425, -45, -55
00 02  M-Dual FM-Stereo                                                               4.5/4.724212        3405, -15, -55
00 03                                                                                 5.5/5.7421875
00 04  B/G-Dual FM-Stereo1)                                                           6.5/6.2578125
00 05                                                                                 6.5/6.7421875
00 06  D/K1-Dual FM-Stereo2)                                                          6.5

       D/K2-Dual FM-Stereo2)

       D/K -FM-Mono with HDEV33), not detectable by
       Automatic Standard Detection, for China
       HDEV33) SAT-Mono (i.e. Eutelsat, s. Table 618)

00 07  D/K3-Dual FM-Stereo                                                            6.5/5.7421875
00 08  B/G-NICAM-FM1)                                                                 5.5/5.85

00 09  L-NICAM-AM                                                                     6.5/5.85

00 0A  I-NICAM-FM                                                                     6.0/6.552
00 0B                                                                                 6.5/5.85
00 0C  D/K-NICAM-FM2)                                                                 6.5/5.85

00 0D  D/K-NICAM-FM with HDEV24), not detectable by                                   6.5/5.85
       Automatic Standard Detection, for China

       D/K-NICAM-FM with HDEV33), not detectable by
       Automatic Standard Detection, for China

00 20  BTSC-Stereo                                                                    4.5

00 21  BTSC-Mono + SAP

00 30  M-EIA-J Japan Stereo                                                           4.5

00 40  FM-Stereo Radio with 75 s Deemphasis                                          10.7

00 50  SAT-Mono (see Table 618)                                                      6.5

00 51  SAT-Stereo (see Table 618)                                                    7.02/7.20

00 60  SAT ADR (Astra Digital Radio)                                                  6.12

1)  In case of Automatic Sound  Select, the B/G-codes 3hex and 8hex are equivalent.   equivalent.
2)  In case of Automatic Sound  Select, the D/K-codes 4hex, 5hex, 7hex, and Bhex are
3)  HDEV3: Max. FM deviation    must not exceed 540 kHz

4) HDEV2: Max. FM deviation must not exceed 360 kHz

20                                                                                                        Micronas
PRELIMINARY DATA SHEET                                      MSP 34x5G

3.3.2.1. STANDARD SELECT Register                           3.3.2.2. Refresh of STANDARD SELECT Register

The TV sound standard of the MSP 34x5G demodula-            A general refresh of the STANDARD SELECT register
tor is determined by the STANDARD SELECT register.          is not allowed. However, the following method
There are two ways to use the STANDARD SELECT               enables watching the MSP 34x5G "alive" status and
register:                                                   detection of accidental resets (only versions B6 and
                                                            later):
Setting up the demodulator for a TV sound standard
   by sending the corresponding standard code with a         After Power-on, bit[15] of CONTROL will be set; it
   single I2C bus transmission.                                must be read once to enable the reset-detection
                                                               feature.
Starting the Automatic Standard Detection for ter-
   restrial TV standards. This is the most comfortable       Reading of the CONTROL register and checking
   way to set up the demodulator (not for MSP 3435G).          the reset indicator bit[15] .
   Within 0.5 s the detection and setup of the actual TV
   sound standard is performed. The detected stan-          If bit[15] is "0", any refresh of the STANDARD
   dard can be read out of the STANDARD RESULT                 SELECT register is not allowed.
   register by the control processor. This feature is rec-
   ommended for the primary setup of a TV set. Out-          If bit[15] is "1", indicating a reset, a refresh of the
   puts should be muted during Automatic Standard              STANDARD SELECT register and all other MSPG
   Detection.                                                  registers is required.

The Standard Codes are listed in Table 37.                 3.3.2.3. STANDARD RESULT Register

Selecting a TV sound standard via the STANDARD              If Automatic Standard Detection is selected in the
SELECT register initializes the demodulator. This           STANDARD SELECT register, status and result of the
includes: AGC-settings and carrier mute, tuning fre-        Automatic Standard Detection process can be read out
quencies, FIR-filter settings, demodulation mode (FM,       of the STANDARD RESULT register. The possible
AM, NICAM), deemphasis and identification mode.             results are based on the mentioned Standard Code
                                                            and are listed in Table 38.
TV stereo sound standards that are unavailable for a
specific MSP version are processed in analog mono           In cases where no sound standard has been detected
sound of the standard. In that case, stereo or bilingual    (no standard present, too much noise, strong interfer-
processing will not be possible.                            ers, etc.) the STANDARD RESULT register contains
                                                            00 00hex. In that case, the controller has to start further
For a complete setup of the TV sound processing from        actions (for example set the standard according to a
analog IF input to the source selection, the transmis-      preference list or by manual input).
sions as shown in Section 3.5. are necessary.
                                                            As long as the STANDARD RESULT register contains
For reasons of software compatibility to the                a value greater than 07 FFhex, the Automatic Standard
MSP 34xxD, a Manual/Compatibility mode is available.        Detection is still active. During this period, the MODUS
A detailed description of this mode can be found on         and STANDARD SELECT register must not be written.
page 77.                                                    The STATUS register will be updated when the Auto-
                                                            matic Standard Detection has finished.

                                                            If a present sound standard is unavailable for a specific
                                                            MSP-version, it detects and switches to the analog
                                                            mono sound of this standard.

                                                            Example:
                                                            The MSPs 3425G and 3445G will detect a B/G-NICAM
                                                            signal as standard 3 and will switch to the analog FM-
                                                            Mono sound.

Micronas                                                    21
MSP 34x5G                                             PRELIMINARY DATA SHEET

Table 38: Results of the Automatic Standard
Detection

Broadcasted Sound       STANDARD RESULT Register
Standard                Read 007Ehex

Automatic Standard       0000hex
Detection could not
find a sound standard

B/G-FM                  0003hex
                        0008hex
B/G-NICAM               000Ahex
                        0040hex
I                       0002hex (if MODUS[14,13]=00)
                        0020hex (if MODUS[14,13]=01)
FM-Radio                0030hex (if MODUS[14,13]=10)
                        0009hex (if MODUS[12]=0)
M-Korea                 0004hex (if MODUS[12]=1)
M-Japan
M-BTSC

L-AM
D/K1
D/K2
D/K3

L-NICAM                  0009hex (if MODUS[12]=0)
D/K-NICAM                000Bhex (if MODUS[12]=1)
                        >07FFhex
Automatic Standard
Detection still active

22                                                    Micronas
PRELIMINARY DATA SHEET                                                               MSP 34x5G

3.3.2.4. Write Registers on I2C Subaddress 10hex
Table 39: Write registers on I2C subaddress 10hex

Register Function                                                                    Name
Address                                                                              STANDARD_SEL

00 20hex STANDARD SELECTION Register                                                 MODUS

          Defines TV-Sound or FM-Radio Standard

          bit[15:0]  00 01hex  start Automatic Standard Detection
                     00 02hex  MSP Standard Codes (see Table 37)
                     ...

                     00 60hex

00 30hex  MODUS Register
          Preference in Automatic Standard Detection:

          bit[15] 0            undefined, must be 0

          bit[14:13]           detected 4.5 MHz carrier is interpreted as:1)
                        0      standard M (Korea)
                        1      standard M (BTSC)
                        2      standard M (Japan)
                        3      chroma carrier (M/N standards are ignored)

          bit[12]              detected 6.5 MHz carrier is interpreted as:1)
                        0      standard L (SECAM)
                        1      standard D/K1, D/K2, D/K3, or D/K NICAM

          General MSP 34x5G Options

          bit[11:8] 0          undefined, must be 0

          bit[7]     0/1       active/tristate state of audio clock output pin
                               AUD_CL_OUT
          bit[6]
                        0      I2S word strobe alignment
                        1      WS changes at data word boundary
                               WS changes one clock cycle in advance
          bit[5]     0/1
                               master/slave mode of I2S interface (must be set to 0
          bit[4]     0/1       (= Master) in case of NICAM mode)

                               active/tristate state of I2S output pins

          bit[3]               state of digital output pins D_CTR_I/O_0 and _1
                        0      active: D_CTR_I/O_0 and _1 are output pins
                               (can be set by means of the ACB register.
                        1      see also: MODUS[1])
                               tristate: D_CTR_I/O_0 and _1 are input pins
                               (level can be read out of STATUS[4,3])

          bit[2]     0         undefined, must be 0

          bit[1]     0/1       disable/enable STATUS change indication by means of
                               the digital I/O pin D_CTR_I/O_1
                               Necessary condition: MODUS[3] = 0 (active)

          bit[0]     0/1off/on: Automatic Sound Select

1) Valid at the next start of Automatic Standard Detection.

Micronas                                                                                           23
MSP 34x5G                                                      PRELIMINARY DATA SHEET

Table 39: Write registers on I2C subaddress 10hex, continued

Register  Function                                                          Name
Address                                                                     I2S_CONFIG
          I2S CONFIGURATION Register
00 40hex

          bit[15:1] 0      not used, must be set to "0"
          bit[0]
                           I2S_CL frequency and I2S data sample length for
                        0  master mode
                        1  2 x 16 bit (1.024 MHz)
                           2 x 32 bit (2.048 MHz))

24                                                                          Micronas
PRELIMINARY DATA SHEET                                                                   MSP 34x5G

3.3.2.5. Read Registers on I2C Subaddress 11hex
Table 310: Read Registers on I2C Subaddress 11hex

Register  Function                                                                       Name
Address
00 7Ehex  STANDARD RESULT Register                                                       STANDARD_RES

02 00hex  Readback of the detected TV sound or FM-Radio Standard                         STATUS

          bit[15:0] 00 00hex Automatic Standard Detection could not find
                                       a sound standard

                        00 02hex MSP Standard Codes (see Table 38)
                        ...
                        00 40hex
                      >07 FFhexAutomatic Standard Detection still active

          STATUS Register

          Contains all user relevant internal information about the status of the MSP

          bit[15:10]        undefined

          bit[8]      0/1   "1" indicates bilingual sound mode or SAP present
                            (internally evaluated from received analog or digital iden-
                            tification signals)

          bit[7]      0/1   "1" indicates independent mono sound (only for
                            NICAM)

          bit[6]      0/1   mono/stereo indication
                            (internally evaluated from received analog or digital iden-
                            tification signals)

          bit[5,9] 00       analog sound standard (FM or AM) active
                        01  this pattern will not occur
                        10  digital sound (NICAM) available
                        11  bad reception condition of digital sound (NICAM) due
                            to:
                            a. high error rate
                            b. unimplemented sound code
                            c. data transmission only

          bit[4]      0/1   low/high level of digital I/O pin D_CTR_I/O_1

          bit[3]      0/1   low/high level of digital I/O pin D_CTR_I/O_0

          bit[2]      0     detected secondary carrier (2nd A2 or SAP sub-carrier)
                            no secondary carrier detected
                      1

          bit[1]      0     detected primary carrier (Mono or MPX carrier)
                            no primary carrier detected
                      1

          bit[0]            undefined

          If STATUS change indication is activated by means of MODUS[1]: Each
          change in the STATUS register sets the digital I/O pin D_CTR_I/O_1 to high
          level. Reading the STATUS register resets D_CTR_I/O_1.

Micronas                                                                                               25
MSP 34x5G                                                                PRELIMINARY DATA SHEET

3.3.2.6. Write Registers on I2C Subaddress 12hex
Table 311: Write Registers on I2C Subaddress 12hex

Register Function                                                                         Name
Address                                                                                   PRE_FM

PREPROCESSING

00 0Ehex  FM/AM Prescale

          bit[15:8]  00hex     Defines the input prescale gain for the demodulated
                     ...       FM or AM signal

                     7Fhex     off (RESET condition)
                     00hex

          For all FM modes except satellite FM and AM-mode, the combinations of pres-
          cale value and FM deviation listed below lead to internal full scale.

          FM mode

          bit[15:8]  7Fhex     28 kHz FM deviation
                     48hex     50 kHz FM deviation
                     30hex     75 kHz FM deviation
                     24hex     100 kHz FM deviation
                     18hex     150 kHz FM deviation
                     13hex     180 kHz FM deviation (limit)

          FM high deviation mode (HDEV2, MSP Standard Code = Chex)

          bit[15:8] 30hex      150 kHz FM deviation
                        14hex  360 kHz FM deviation (limit)

          FM very high deviation mode (HDEV3, MSP Standard Code = 6 and Dhex)

          bit[15:8] 20hex      450 kHz FM deviation
                        1Ahex  540 kHz FM deviation (limit)

          Satellite FM with adaptive deemphasis

          bit[15:8] 10hex      recommendation

          AM mode (MSP Standard Code = 9)

          bit[15:8] 7Chex      recommendation for SIF input levels from
                               0.1 Vpp to 0.8 Vpp

                               (Due to the AGC being switched on, the AM-output level
                               remains stable and independent of the actual SIF-level in
                               the mentioned input range)

26                                                                                        Micronas
PRELIMINARY DATA SHEET                                                                        MSP 34x5G

Table 311: Write Registers on I2C Subaddress 12hex, continued

Register     Function                                                                                 Name
Address      FM Matrix Modes                                                                          FM_MATRIX

(continued)

00 0Ehex     Defines the dematrix function for the demodulated FM signal

00 10hex     bit[7:0]   00hex      no matrix (used for bilingual and unmatrixed stereo sound)
00 16hex                01hex      German stereo (Standard B/G)
00 12hex                02hex      Korean stereo (also used for BTSC, EIA-J and FM Radio)
00 0Dhex                03hex      sound A mono (left and right channel contain the mono
                                   sound of the FM/AM mono carrier)
                        04hex      sound B mono

             In case of Automatic Sound Select = on, the FM Matrix Mode is set automati-

             cally. Writing to the FM/AM prescale   register (00 0Ehex high part)  is still allowed.
             In order not to disturb the automatic  process, the low part of any   I2C transmis-

             sion to this register is ignored. Therefore, any FM-Matrix readback values may

             differ from data written previously.

             In case of Automatic Sound Select = off, the FM Matrix Mode must be set as
             shown in Table 617 of Appendix B.

             To enable a Forced Mono Mode for all analog stereo systems by overriding the
             internal pilot or identification evaluation, the following steps must be transmitted:

             1. MODUS with bit[0] = 0 (Automatic Sound Select off)
             2. FM Presc./Matrix with FM Matrix = Sound A Mono (SAP: Sound B Mono)
             3. Select FM/AM source channel, with channel matrix set to "Stereo" (transparent)

             NICAM Prescale                                                                           PRE_NICAM

             Defines the input prescale value for the digital NICAM signal

             bit[15:8]  00hex ... 7Fhex prescale gain

                        examples:

                        00hex      off
                        20hex      0 dB gain
                        5Ahex      9 dB gain (recommendation)
                        7Fhex      +12 dB gain (maximum gain)

             I2S1 Prescale                                                                            PRE_I2S1
             I2S2 Prescale                                                                            PRE_I2S2

             Defines the input prescale value for digital I2S input signals                           PRE_SCART

             bit[15:8]  00hex ... 7Fhex prescale gain

                        examples:

                        00hex      off
                        10hex      0 dB gain (recommendation, RESET condition)
                        7Fhex      +18 dB gain (maximum gain)

             SCART Input Prescale

             Defines the input prescale value for the analog SCART input signal

             bit[15:8]  00hex ... 7Fhex prescale gain

                        examples:

                        00hex      off (RESET condition)
                        19hex      0 dB gain (2 VRMS input leads to digital full scale)
                        7Fhex      +14 dB gain (400 mVRMS input leads to digital full scale)

Micronas                                                                                                         27
MSP 34x5G                                                                   PRELIMINARY DATA SHEET

Table 311: Write Registers on I2C Subaddress 12hex, continued

Register Function                                                                        Name
Address

SOURCE SELECT AND OUTPUT CHANNEL MATRIX

00 08hex  Source for:                                                                    SRC_MAIN
00 0Ahex                Loudspeaker Output                                               SRC_SCART1
00 0Bhex                SCART1 DA Output                                                 SRC_I2S
00 0Chex                I2S Output                                                       SRC_QPEAK
                        Quasi-Peak Detector

          bit[15:8] 0      "FM/AM": demodulated FM or AM mono signal

                    1      "Stereo or A/B": demodulator Stereo or A/B signal

                           (in manual mode, this source is identical to the NICAM

                           source in the MSP 3410D)

                    3      "Stereo or A": demodulator Stereo Sound or

                           Language A (only defined for Automatic Sound Select)

                    4      "Stereo or B": demodulator Stereo Sound or

                           Language B (only defined for Automatic Sound Select)

                    2      SCART input

                    5      I2S1 input

                    6      I2S2 input

          For demodulator sources, see Table 22.

00 08hex  Matrix Mode for:                                                               MAT_MAIN
00 0Ahex                Loudspeaker Output                                               MAT_SCART1
00 0Bhex                SCART1 DA Output                                                 MAT_I2S
00 0Chex                I2S Output                                                       MAT_QPEAK
                        Quasi-Peak Detector

          bit[7:0]  00hex Sound A Mono (or Left Mono) (RESET condition)

                    10hex  Sound B Mono (or Right Mono)

                    20hex  Stereo (transparent mode)

                    30hex Mono (sum of left and right inputs divided by 2)

                    special modes are available (see Section 6.5.1. on page 89)

          In Automatic Sound Select mode, the demodulator source channels are set
          according to Table 22. Therefore, the matrix modes of the corresponding out-
          put channels should be set to "Stereo" (transparent).

28                                                                                             Micronas
PRELIMINARY DATA SHEET                                                                        MSP 34x5G

Table 311: Write Registers on I2C Subaddress 12hex, continued

Register Function                                                                             Name
Address                                                                                       VOL_MAIN

LOUDSPEAKER PROCESSING

00 00hex Volume Loudspeaker

          bit[15:8]  volume table with 1 dB step size

                     7Fhex  +12 dB (maximum volume)
                     7Ehex  +11 dB
                     ...

                     74hex  +1 dB
                     73hex   0 dB
                     72hex
                     ...    -1 dB

                     02hex  -113 dB
                     01hex  -114 dB
                     00hex  Mute (RESET condition)
                     FFhex  Fast Mute (needs about 75 ms until the signal is com-

                            pletely ramped down)

          bit[7:5]   higher resolution volume table

                     0      +0 dB

                     1      +0.125 dB increase in addition to the volume table

                     ...

                     7      +0.875 dB increase in addition to the volume table

          bit[4]     0      must be set to 0

          bit[3:0]   clipping mode

                     0      reduce volume

                     1      reduce tone control

                     2      compromise

                     3      dynamic

          With large scale input signals, positive volume settings may lead to signal clip-
          ping.

          The MSP 34x5G loudspeaker and headphone volume function is divided into a
          digital and an analog section. With Fast Mute, volume is reduced to mute posi-
          tion by digital volume only. Analog volume is not changed. This reduces any
          audible DC plops. To turn volume on again, the volume step that has been used
          before Fast Mute was activated must be transmitted.

          If the clipping mode is set to "reduce volume", the following rule is used: To
          prevent severe clipping effects with bass, treble, or equalizer boosts, the inter-
          nal volume is automatically limited to a level where, in combination with either
          bass, treble, or equalizer setting, the amplification does not exceed 12 dB.

          If the clipping mode is "reduce tone control", the bass or treble value is
          reduced if amplification exceeds 12 dB. If the equalizer is switched on, the gain
          of those bands is reduced, where amplification together with volume exceeds
          12 dB.

          If the clipping mode is "compromise", the bass or treble value and volume are
          reduced half and half if amplification exceeds 12 dB. If the equalizer is switched
          on, the gain of those bands is reduced half and half, where amplification
          together with volume exceeds 12 dB.

          If the clipping mode is "dynamic", volume is reduced automatically if the signal
          amplitudes would exceed -2 dBFS within the IC.

Micronas                                                                                                29
MSP 34x5G                                                        PRELIMINARY DATA SHEET

Table 311: Write Registers on I2C Subaddress 12hex, continued

Register  Function                                                                       Name
Address
00 29hex  Automatic Volume Correction (AVC) Loudspeaker Channel

00 01hex  bit[15:12] 00hex     AVC off (and reset internal variables)                    AVC
                        08hex  AVC on                                                    AVC_DECAY

          bit[11:8]  08hex     8 sec decay time
                     04hex     4 sec decay time (recommended)
                     02hex     2 sec decay time
                     01hex     20 ms decay time (should be used for approx. 100 ms
                               after channel change)

          Note: AVC should not be used in any Dolby Prologic mode (with DPL35xx),
          except in PANORAMA or 3D-PANORAMA mode, when only the loudspeaker
          output is active.

          Balance Loudspeaker Channel                                                    BAL_MAIN

          bit[15:8]  Linear Mode
          bit[15:8]
                     7Fhex     Left muted, Right 100%
                     7Ehex     Left 0.8%, Right 100%
                     ...

                     01hex     Left 99.2%, Right 100%
                     00hex     Left 100%, Right 100%
                     FFhex     Left 100%, Right 99.2%
                     ...

                     82hex     Left 100%, Right 0.8%
                     81hex     Left 100%, Right muted

                     Logarithmic Mode

                     7Fhex     Left -127 dB, Right 0 dB
                     7Ehex     Left -126 dB, Right 0 dB
                     ...

                     01hex     Left -1 dB, Right 0 dB
                     00hex     Left 0 dB, Right 0 dB
                     FFhex     Left 0 dB, Right -1 dB
                     ...

                     81hex     Left 0 dB, Right -127 dB
                     80hex     Left 0 dB, Right -128 dB

          bit[7:0]   Balance Mode

                     00hex     linear
                     01hex     logarithmic

          Positive balance settings reduce the left channel without affecting the right
          channel; negative settings reduce the right channel leaving the left channel
          unaffected.

30                                                                                             Micronas
PRELIMINARY DATA SHEET                                          MSP 34x5G

Table 311: Write Registers on I2C Subaddress 12hex, continued

Register  Function                                                                              Name
Address
00 02hex  Bass Loudspeaker Channel                                                              BASS_MAIN

00 03hex  bit[15:8]  extended range

                     7Fhex  +20 dB
                     78hex  +18 dB
                     70hex  +16 dB
                     68hex  +14 dB

                     normal range

                     60hex  +12 dB
                     58hex  +11 dB
                     ...

                     08hex  +1 dB
                     00hex   0 dB
                     F8hex
                     ...    -1 dB

                     A8hex  -11 dB
                     A0hex  -12 dB

          Higher resolution is possible: An LSB step in the normal range results in a gain
          step of about 1/8 dB, in the extended range about 1/4 dB.

          With positive bass settings, internal clipping may occur even with overall volume
          less than 0 dB. This will lead to a clipped output signal. Therefore, it is not rec-
          ommended to set bass to a value that, in conjunction with volume, would result
          in an overall positive gain.

          Treble Loudspeaker Channel                                                            TREB_MAIN

          bit[15:8]  78hex  +15 dB
                     70hex  +14 dB
                     ...
                            +1 dB
                     08hex   0 dB
                     00hex
                     F8hex  -1 dB
                     ...
                            -11 dB
                     A8hex  -12 dB
                     A0hex

          Higher resolution is possible: An LSB step results in a gain step of about 1/8 dB.

          With positive treble settings, internal clipping may occur even with overall vol-
          ume less than 0 dB. This will lead to a clipped output signal. Therefore, it is not
          recommended to set treble to a value that, in conjunction with volume, would
          result in an overall positive gain.

Micronas                                                                                                   31
MSP 34x5G                                                         PRELIMINARY DATA SHEET

Table 311: Write Registers on I2C Subaddress 12hex, continued

Register  Function                                                                            Name
Address
          Loudness Loudspeaker Channel                                                        LOUD_MAIN
00 04hex

          bit[15:8]  Loudness Gain

                     44hex  +17 dB
                     40hex  +16 dB
                     ...

                     04hex  +1 dB
                     03hex  +0.75 dB
                     02hex  +0.5 dB
                     01hex  +0.25 dB
                     00hex
                             0 dB

          bit[7:0]   Loudness Mode

                     00hex  normal (constant volume at 1kHz)
                     04hex  Super Bass (constant volume at 2kHz)

          Higher resolution of Loudness Gain is possible: An LSB step results in a gain
          step of about 1/4 dB.

          Loudness increases the volume of low and high frequency signals, while keep-
          ing the amplitude of the reference frequency constant. The intended loudness
          has to be set according to the actual volume setting. Because loudness intro-
          duces gain, it is not recommended to set loudness to a value that, in conjunction
          with volume, would result in an overall positive gain.

          The corner frequency for bass amplification can be set to two different values. In
          Super Bass mode, the corner frequency is shifted up. The point of constant vol-
          ume is shifted from 1 kHz to 2 kHz.

32                                                                                                  Micronas
PRELIMINARY DATA SHEET                                                         MSP 34x5G

Table 311: Write Registers on I2C Subaddress 12hex, continued

Register  Function                                                                            Name
Address
          Spatial Effects Loudspeaker Channel                                                 SPAT_MAIN
00 05hex

          bit[15:8]  Effect Strength

                     7Fhex  Enlargement 100%
                     3Fhex  Enlargement 50%
                     ...

                     01hex  Enlargement 1.5%
                     00hex  Effect off
                     FFhex  reduction 1.5%
                     ...

                     C0hex  reduction 50%
                     80hex  reduction 100%

          bit[7:4]   Spatial Effect Mode

                     0hex   Stereo Basewidth Enlargement (SBE) and

                            Pseudo Stereo Effect (PSE). (Mode A)

                     2hex   Stereo Basewidth Enlargement (SBE) only. (Mode B)

          bit[3:0]   Spatial Effect High-Pass Gain

                     0hex   max high-pass gain

                     2hex   2/3 high-pass gain

                     4hex   1/3 high-pass gain

                     6hex   min high-pass gain

                     8hex   automatic

          There are several spatial effect modes available:

          In Mode A (low byte = 00hex), the spatial effect depends on the source mode. If
          the incoming signal is mono, Pseudo Stereo Effect is active; for stereo signals,
          Pseudo Stereo Effect and Stereo Basewidth Enlargement is effective. The
          strength of the effect is controllable by the upper byte. A negative value reduces
          the stereo image. A strong spatial effect is recommended for small TV sets
          where loudspeaker spacing is rather close. For large screen TV sets, a more
          moderate spatial effect is recommended.

          In Mode B, only Stereo Basewidth Enlargement is effective. For mono input sig-
          nals, the Pseudo Stereo Effect has to be switched on.

          It is worth mentioning that all spatial effects affect amplitude and phase

          response. With the lower 4 bits, the frequency response can be customized. A

          value of 0hex yields a flat response for center signals (L = R) but a high-pass
          function for L or R only signals. A value of 6hex has a flat response for L or R
          only signals but a low-pass function for center signals. By using 8hex, the fre-
          quency response is automatically adapted to the sound material by choosing an

          optimal high-pass gain.

Micronas                                                                                                 33
MSP 34x5G                                                             PRELIMINARY DATA SHEET

Table 311: Write Registers on I2C Subaddress 12hex, continued

Register Function                                                                        Name
Address

SCART OUTPUT CHANNEL

00 07hex Volume SCART1 Output Channel                                                    VOL_SCART1

    bit[15:8]      volume table with 1 dB step size
    bit[7:5]
                   7Fhex  +12 dB (maximum volume)
                   7Ehex  +11 dB
                   ...

                   74hex  +1 dB
                   73hex   0 dB
                   72hex
                   ...    -1 dB

                   02hex  -113 dB
                   01hex  -114 dB
                   00hex  Mute (RESET condition)

                   higher resolution volume table

                   0      +0 dB

                   1      +0.125 dB increase in addition to the volume table

                   ...

                   7      +0.875 dB increase in addition to the volume table

    bit[4:0] 01hex        this must be 01hex

SCART SWITCHES AND DIGITAL I/O PINS

00 13hex ACB Register                                                                    ACB_REG

    Defines the level of the digital output pins and the position of the SCART switches

    bit[15] 0/1           low/high of digital output pin D_CTR_I/O_1
                          (MODUS[3]=0)

    bit[14] 0/1           low/high of digital output pin D_CTR_I/O_0
                          (MODUS[3]=0)

    bit[13:5]      SCART DSP Input Select
                   xxxx00xx0 SCART1 to DSP input (RESET position)
                   xxxx01xx0 MONO to DSP input (Sound A Mono must be selected in

                                   the channel matrix mode for the corresponding output
                                   channels)
                   xxxx10xx0 SCART2 to DSP input
                   xxxx11xx1 mute DSP input

    bit[13:5]      SCART1 Output Select
                   xx00xxx0x undefined (RESET position)
                   xx01xxx0x SCART2 input to SCART1 output
                   xx10xxx0x MONO input to SCART1 output
                   xx11xxx0x SCART1 DA to SCART1 output
                   xx01xxx1x SCART1 input to SCART1 output
                   xx11xxx1x mute SCART1 output

    The RESET position becomes active at the time of the first write transmission
    on the control bus to the audio processing part. By writing to the ACB register
    first, the RESET state can be redefined.

34                                                                                             Micronas
PRELIMINARY DATA SHEET                                          MSP 34x5G

Table 311: Write Registers on I2C Subaddress 12hex, continued       Name
                                                                     BEEPER
Register  Function
Address
          Beeper Volume and Frequency
BEEPER

00 14hex

          bit[15:8]  Beeper Volume
          bit[7:0]
                     00hex  off
                     7Fhex  maximum volume

                     Beeper Frequency

                     01hex  16 Hz (lowest)
                     40hex  1 kHz
                     FFhex  4 kHz

Micronas                                                        35
MSP 34x5G                                                 PRELIMINARY DATA SHEET

3.3.2.7. Read Registers on I2C Subaddress 13hex
Table 312: Read Registers on I2C Subaddress 13hex

Register Function                                                                               Name
Address

QUASI-PEAK DETECTOR READOUT

00 19hex Quasi-Peak Detector Readout Left                                                       QPEAK_L
00 1Ahex Quasi-Peak Detector Readout Right                                                      QPEAK_R

                 bit[15:0] 0hex ... 7FFFhex values are 16 bit two's complement (only positive)
MSP 34x5G VERSION READOUT REGISTERS

00 1Ehex MSP Hardware Version Code                                                              MSP_HARD

          bit[15:8] 02hex   MSP 34x5G - B8

          A change in the hardware version code defines hardware optimizations that
          may have influence on the chip's behavior. The readout of this register is iden-
          tical to the hardware version code in the chip's imprint.

          MSP Major Revision Code                                                               MSP_REVISION
                                                                                                MSP_PRODUCT
          bit[7:0] 07hex    MSP 34x5G - B8

          The major revision code of the MSP 34x5G is 7.

00 1Fhex  MSP Product Code

          bit[15:8]  0Fhex  MSP 3415G - B8
                     19hex  MSP 3425G - B8
                     2Dhex  MSP 3445G - B8
                     37hex  MSP 3455G - B8
                     41hex  MSP 3465G - B8

          By means of the MSP product code, the control processor is able to decide
          which TV sound standards have to be considered.

          MSP ROM Version Code                                                                  MSP_ROM

          bit[7:0]   44hex  MSP 34x5G - A4
                     45hex  MSP 34x5G - B5
                     46hex  MSP 34x5G - B6
                     48hex  MSP 34x5G - B8

          A change in the ROM version code defines internal software optimizations,
          that may have influence on the chip's behavior, e.g. new features may have
          been included. While a software change is intended to create no compatibility
          problems, customers that want to use the new functions can identify new
          MSP 34x5G versions according to this number.

          To avoid compatibility problems with MSP 3410B and MSP 34x0D, an offset of
          40hex is added to the ROM version code of the chip's imprint.

36                                                                                                    Micronas
PRELIMINARY DATA SHEET                                                                       MSP 34x5G

3.4. Programming Tips                                     3.5. Examples of Minimum Initialization Codes

This section describes the preferred method for initial-  Initialization of the MSP 34x5G according to these list-
izing the MSP 34x5G. The initialization is grouped into   ings reproduces sound of the selected standard on the
four sections:                                            loudspeaker output. All numbers are hexadecimal. The
SCART Signal Path (analog signal path)                  examples have the following structure:
Demodulator                                             1. Perform an I2C controlled reset of the IC.
SCART and I2S Inputs
Output Channels                                         2. Write MODUS register
                                                             (with Automatic Sound Select).
See Fig. 21 on page 8 for a complete signal flow.
                                                          3. Set Source Selection for loudspeaker channel
SCART Signal Path                                            (with matrix set to STEREO).
1. Select analog input for the SCART baseband pro-
cessing (SCART DSP Input Select) by means of the          4. Set Prescale
ACB register.                                                (FM and/or NICAM and dummy FM matrix).
2. Select the source for each analog SCART output
                                                          5. Write STANDARD SELECT register.
   (SCART Output Select) by means of the ACB regis-
   ter.                                                   6. Set Volume loudspeaker channel to 0 dB.

Demodulator                                               3.5.1. B/G-FM (A2 or NICAM)

For a complete setup of the TV sound processing from      <80 00 80 00>        // Softreset
analog IF input to the source selection, the following
steps must be performed:                                  <80 00 00 00>
1. Set MODUS register to the preferred mode and
Sound IF input.                                           <80 10 00 30 20 03> // MODUS-Register: Automatic = on
2. Set preferred prescale (FM and NICAM) values.          <80 12 00 08 03 20> // Source Sel. = (St or A) & Ch. Matr. = St
3. Write STANDARD SELECT register.
4. If Automatic Sound Select is not active:               <80 12 00 0E 24 03> // FM/AM-Prescale = 24hex,
                                                                                               FM-Matrix = MONO/SOUNDA
   Choose FM matrix repeatedly according to the
   sound mode indicated in the STATUS register.           <80 12 00 10 5A 00>  // NICAM-Prescale = 5Ahex
                                                                               // Standard Select: A2 B/G or NICAM B/G
SCART and I2S Inputs                                      <80 10 00 20 00 03>
1. Set preferred prescale for SCART.                                    or
2. Set preferred prescale for I2S inputs
                                                          <80 10 00 20 00 08>
   (set to 0 dB after RESET).
                                                          <80 12 00 00 73 00> // Loudspeaker Volume 0 dB
Output Channels
1. Select the source channel and matrix for each out-     3.5.2. BTSC-Stereo
put channel.
2. Set audio baseband processing.                         <80 00 80 00>        // Softreset
3. Select volume for each output channel.                 <80 00 00 00>

                                                          <80 10 00 30 20 03> // MODUS-Register: Automatic = on

                                                          <80 12 00 08 03 20> // Source Sel. = (St or A) & Ch. Matr. = St

                                                          <80 12 00 0E 24 03> // FM/AM-Prescale = 24hex,
                                                                                               FM-Matrix = Sound A Mono

                                                          <80 10 00 20 00 20> // Standard Select: BTSC-STEREO

                                                          <80 12 00 00 73 00> // Loudspeaker Volume 0 dB

                                                          3.5.3. BTSC-SAP with SAP at Loudspeaker Channel

                                                          <80 00 80 00>        // Softreset
                                                          <80 00 00 00>

                                                          <80 10 00 30 20 03> // MODUS-Register: Automatic = on

                                                          <80 12 00 08 03 20> // Source Sel. = (St or A) & Ch. Matr. = St

                                                          <80 12 00 0E 24 03> // FM/AM-Prescale = 24hex,
                                                                                               FM-Matrix = Sound A Mono

                                                          <80 10 00 20 00 21> // Standard Select: BTSC-SAP

                                                          <80 12 00 00 73 00> // Loudspeaker Volume 0 dB

Micronas                                                                                                                 37
MSP 34x5G                                                          PRELIMINARY DATA SHEET

3.5.4. FM-Stereo Radio

<80 00 80 00>  // Softreset

<80 00 00 00>

<80 10 00 30 20 03> // MODUS-Register: Automatic = on

<80 12 00 08 03 20> // Source Sel. = (St or A) & Ch. Matr. = St

<80 12 00 0E 24 03> // FM/AM-Prescale = 24hex,
                                     FM-Matrix = Sound A Mono

<80 10 00 20 00 40> // Standard Select: FM-STEREO-RADIO

<80 12 00 00 73 00> // Loudspeaker Volume 0 dB

3.5.5. Automatic Standard Detection

A detailed software flow diagram is shown in Fig. 32
on page 39.

<80 00 80 00>  // Softreset
<80 00 00 00>

<80 10 00 30 20 03> // MODUS-Register: Automatic = on

<80 12 00 08 03 20> // Source Sel. = (St or A) & Ch. Matr. = St

<80 12 00 0E 24 03> // FM/AM-Prescale = 24hex,
                                     FM-Matrix = Sound A Mono

<80 12 00 10 5A 00> // NICAM-Prescale = 5Ahex
<80 10 00 20 00 01> // Standard Select:

                                     Automatic Standard Detection

// Wait till STANDARD RESULT contains a value  07FF
// IF STANDARD RESULT contains 0000

               // do some error handling

// ELSE

<80 12 00 00 73 00> // Loudspeaker Volume 0 dB

3.5.6. Software Flow for Interrupt driven STATUS
        Check

A detailed software flow diagram is shown in Fig. 32
on page 39.

If the D_CTR_I/O_1 pin of the MSP 34x5G is con-
nected to an interrupt input pin of the controller, the fol-
lowing interrupt handler can be applied to be automati-
cally called with each status change of the
MSP 34x5G. The interrupt handler may adjust the TV
display according to the new status information.

Interrupt Handler:
<80 11 02 00 <81 dd dd> // Read STATUS
// adjust TV-display with given status information
// Return from Interrupt

38                                                                 Micronas
PRELIMINARY DATA SHEET                                                                MSP 34x5G

                                             :ULWH 02'86 5HJLVWHU:

                                 @hyr for the essential bits:

                                 bd2 6hvpTqTryrp2

                                 [1] = 1     Enable interrupt if STATUS changes

                                 [8] = 0     ANA_IN1+ is selected

                                 Define Preference for Automatic Standard

                                 Detection:

                                 [12] = 0 If 6.5 MHz, set SECAM-L

                                 [14:13] = 3 Ignore 4.5 MHz carrier

                                     :ULWH 6285&( 6(/(&7 6HWWLQJV

                                 @hyr)

                                 set loudspeaker Source Select to "Stereo or A"
                                 set headphone Source Select to "Stereo or B"
                                 set SCART_Out Source Select to "Stereo or A/B"

                                 set Channel Matrix mode for all outputs to "Stereo"

                                             Write FM/AM-Prescale
                                             Write NICAM-Prescale

                                                       :ULWH  LQWR
                                          67$1'$5' 6(/(&7 5HJLVWHU
                                          (Start Automatic Standard Detection)

     set previous standard or    yes         Result = 0
set standard manually according                    ?

         picture information

                                                              no
                                             expecting interrupt from MSP

,Q FDVH RI LQWHUUXSW IURP                    Read STATUS
    063 WR FRQWUROOHU

                                             Adjust TV-Display

                                                                If bilingual, adjust Source Select setting if required

Fig. 32: Software flow diagram for a minimum demodulator setup for a European multistandard set applying the
Automatic Sound Select feature

Micronas                                                                                                                39
MSP 34x5G                                                                                                                                           PRELIMINARY DATA SHEET

4. Specifications
4.1. Outline Dimensions

64                                         33                             SPGS703000-1(P64)/1E
                                                                                                                        52
                                                                                                                                                                                                       SPGS703000-1(P52)/1E
                                                                                                                                                            27

1                                          32                                                                1                                              26

                  57.7 0.1                    0.8 0.2                   19.3 0.1                                                47.0 0.1                    0.6 0.2     15.6 0.1
                                                  3.8 0.1                18 0.05                                                                                 4.0 0.1  14 0.1

                  1 0.05                      3.2 0.2     0.28 0.06                                                             1 0.05                      2.8 0.2     0.28 0.06
                               0.48 0.06                             20.3 0.5                                                                 0.48 0.06                         16.3 1

    1.778                                                                                                                   1.778

    31 x 1.778 = 55.1 0.1                                                                                                  25 x 1.778 = 44.4 0.1

Fig. 41:                                                                                                    Fig. 42:
64-Pin Plastic Shrink Dual Inline Package                                                                    52-Pin Plastic Shrink Dual Inline Package
(PSDIP64)                                                                                                    (PSDIP52)
Weight approximately 9.0 g                                                                                   Weight approximately 5.5 g
Dimensions in mm                                                                                             Dimensions in mm

                                                                                     0.17 0.04                                           23 x 0.8 = 18.4 0.1
                                                                                                                                   0.8

              64                                            41
    65                                                                40

17.2 0.15
                                                                                                                           0.37 0.04

                                                                                                                                                14 0.1
                                                                                                                                                                                                                                 0.8

                                                                                                                                                                                                                                        15 x 0.8 = 12.0 0.1

    80                                                                25  1.3 0.05              2.7 0.1
               1                                            24                            3 0.2       0.1

                             23.2 0.15                                                                                                            20 0.1

                                                                                                                                                                             SPGS705000-3(P80)/1E

Fig. 43:
80-Pin Plastic Quad Flat Pack Package
(PQFP80)
Weight approximately 1.6 g
Dimensions in mm

40                                                                                                                                                                           Micronas
PRELIMINARY DATA SHEET                                                                                                                                                                            MSP 34x5G

                                         0.145 0.055            15 x 0.5 = 7.5 0.1
                                                                         0.5

        48                 33
49                                 32
12 0.2
  1.7564                       17

                                                                                     0.22 0.05
                                                                                                            10 0.1
                                                                                                                                                               0.5

                                                                                                                                                                           15 x 0.5 = 7.5 0.1

       1                   16

    1.75                                             1.4 0.05   10 0.1
              12 0.2                                     0.1

                                         1.5 0.1

                                                                                        D0025/3E

Fig. 44:
64-Pin Plastic Low-Profile Quad Flat Pack
(PLQFP64)
Weight approximately 0.35 g
Dimensions in mm

                                         0.17 0.06              10 x 0.8 = 8 0.1
                                                                        0.8
           33              23
34                                   22                                 10 0.1
13.2 0.2                                                                              SPGS706000-5(P44)/1E
                                                                                            0.34 0.05

                                                                                                                10 0.1
                                                                                                                                                                   0.8

                                                                                                                                                                              10 x 0.8 = 8 0.1
44                                   12
    1                      11

               13.2 0.2                              2.0 0.1
                                                            0.1

                                         2.15 0.2

Fig. 45:
44-Pin Plastic Metric Quad Flat Pack
(PMQFP44)
Weight approximately 0.4 g
Dimensions in mm

Micronas                                                                                                                                                                                          41
MSP 34x5G                                                          PRELIMINARY DATA SHEET

4.2. Pin Connections and Short Descriptions

NC = not connected; leave vacant
LV = if not used, leave vacant
DVSS: if not used, connect to DVSS
X = obligatory; connect as described in circuit diagram
AHVSS: connect to AHVSS

                  Pin No.             Pin Name           Type  Connection Short Description
                                      NC                       (if not used)
PQFP    PLQFP PMQFP PSDIP     PSDIP
80-pin  64-pin 44-pin 64-pin  52-pin

1       64     8                                             LV  Not connected
2                                                                  I2C clock
3       1   12  9             7       I2C_CL             IN/OUT X  I2C data
4                                                                  I2S clock
5       2   13  10            8       I2C_DA             IN/OUT X  I2S word strobe
6                                                                  I2S data output
7       3   14  11            9       I2S_CL                   LV  I2S1 data input
8                                                                  ADR data output
9       4   15  12            10      I2S_WS                   LV  ADR word strobe
10                                                                 ADR clock
11      5   16  13            11      I2S_DA_OUT               LV  Digital power supply +5 V
12                                                                 Digital power supply +5 V
13      6   17  14            12      I2S_DA_IN1               LV  Digital power supply +5 V
14                                                                 Digital ground
15      7      15            13      ADR_DA                   LV  Digital ground
16                                                                 Digital ground
17      8      16            14      ADR_WS                   LV  I2S2-data input
18                                                                 Not connected
19      9   18  17            15      ADR_CL                   LV  Not connected
20                                                                 Not connected
21      -                          DVSUP                    X   Power-on-reset
22                                                                 Not connected
23      -                          DVSUP                    X   Not connected
24                                                                 Not connected
25      10  19  18            16      DVSUP                    X   Not connected
26                                                                 Reference ground 2
        -   20                      DVSS                     X   high-voltage part

        -                          DVSS                     X

        11     19            17      DVSS                     X

        12  21  20            18      I2S_DA_IN2               LV

        13     21            19      NC                       LV

        14     22                   NC                       LV

        15     23                   NC                       LV

        16  22  24            20      RESETQ             IN    X

        -                          NC                       LV

        -                          NC                       LV

        17  23  25            21      NC                       LV

        18  24  26            22      NC                       LV

        19  25  27            23      VREF2                    X

42                                                                 Micronas
PRELIMINARY DATA SHEET                                         MSP 34x5G

PQFP                Pin No.     PSDIP   Pin Name  Type  Connection Short Description
80-pin                          52-pin  DACM_R          (if not used)
          PLQFP PMQFP PSDIP                       OUT
27        64-pin 44-pin 64-pin  24                OUT

          20  26  28                                    LV     Loudspeaker out, right
                                                        LV     Loudspeaker out, left
28        21  27  29            25      DACM_L          LV     Not connected
                                                        LV     Not connected
29        22     30                   NC              LV     Not connected
                                                        LV     Not connected
30        23     31            26      NC              LV     Not connected
                                                        LV     Not connected
31        24     32                   NC              X      Reference ground 1
                                                               high-voltage part
32        -                          NC              LV     SCART 1 output, right
                                                        LV     SCART 1 output, left
33        25     33            27      NC              LV     Not connected
                                                        X      Analog power supply
34        26  28  34            28      NC                     8.0 V
                                                        X      Volume capacitor MAIN
35        27  29  35            29      VREF1           LV     Not connected
                                                        LV     Not connected
36        28  30  36            30      SC1_OUT_R OUT   X      Analog ground
                                                        X      Analog ground
37        29  31  37            31      SC1_OUT_L OUT   X      Analog reference voltage
                                                               high-voltage part
38        30  32  38            32      NC              LV     Not connected
                                                        LV     Not connected
39        31  33  39            33      AHVSUP          LV     Not connected
                                                        LV     Not connected
40        32  34  40            34      CAPL_M          LV     Not connected
                                                        LV     Not connected
41        -                          NC              AHVSS  Analog Shield Ground
                                                        LV     SCART 2 input, left
42        -                          NC              LV     SCART 2 input, right
                                                        AHVSS  Analog Shield Ground
43        -                          AHVSS           LV     SCART 1 input, left

44        33  35  41            35      AHVSS

45        34  36  42            36      AGNDC

46        -                          NC

47        35     43                   NC

48        36     44                   NC

49        37     45                   NC

50        38     46            37      NC

51        39     47            38      NC

52        40     48                   NC

53        41  37  49            39      SC2_IN_L  IN

54        42  38  50            40      SC2_IN_R  IN

55        43  39  51                   ASG

56        44  40  52            41      SC1_IN_L  IN

Micronas                                                                                 43
MSP 34x5G                                                    PRELIMINARY DATA SHEET

                  Pin No.             Pin Name  Type  Connection Short Description
                                      SC1_IN_R        (if not used)
PQFP    PLQFP PMQFP PSDIP     PSDIP
80-pin  64-pin 44-pin 64-pin  52-pin

57      45  41  53            42                IN    LV     SCART 1 input, right

58      46  42  54            43      VREFTOP         X      Reference voltage IF

                                                             A/D converter

59      -                          NC              LV     Not connected

60      47  43  55            44      MONO_IN   IN    LV     Mono input

61      -                          AVSS            X      Analog ground

62      48  44  56            45      AVSS            X      Analog ground

63      -                          NC              LV     Not connected

64      -                          NC              LV     Not connected

65      -                          AVSUP           X      Analog power supply +5 V

66      49  1   57            46      AVSUP           X      Analog power supply +5 V

67      50  2   58            47      ANA_IN1+  IN    LV     IF input 1

68      51  3   59            48      ANA_IN-   IN    LV     IF common

69      52     60            49      NC              LV     Not connected

70      53  4   61            50      TESTEN    IN    X      Test pin

71      54  5   62            51      XTAL_IN   IN    X      Crystal oscillator

72      55  6   63            52      XTAL_OUT  OUT X        Crystal oscillator

73      56  7   64            1       TP              LV     Test pin

74      57     1             2       NC              LV     Not connected

75      58     2                    NC              LV     Not connected

76      59     3                    NC              LV     Not connected

77      60  8   4             3       D_CTR_I/O_1 IN/OUT LV  D_CTR_I/O_1

78      61  9   5             4       D_CTR_I/O_0 IN/OUT LV  D_CTR_I/O_0
                                                             I2C Bus address select
79      62  10  6             5       ADR_SEL   IN    X

80      63  11  7             6       STANDBYQ IN     X      Standby (low-active)

44                                                                               Micronas
PRELIMINARY DATA SHEET                                     MSP 34x5G

4.3. Pin Description                                       Pins 22, 23, 24, 25, NC Pins not connected

Pin numbers refer to the PQFP80 package                    Pin 26, VREF2 Reference Ground 2
                                                           Reference analog ground. This pin must be connected
Pin 1, NC Pin not connected                              separately to ground (AHVSS). VREF2 serves as a
                                                           clean ground and should be used as the reference for
Pin 2, I2C_CL I2C Clock Input/Output (Fig. 418)         analog connections to the loudspeaker and head-
Via this pin the I2C bus clock signal has to be supplied.  phone outputs.
The signal can be pulled down by the MSP in case of
wait conditions.                                           Pins 27, 28, DACM_R/L Loudspeaker Outputs
                                                           (Fig. 421)
Pin 3, I2C_DA I2C Data Input/Output (Fig. 418)          Output of the loudspeaker signal. A 1nF capacitor to
Via this pin the I2C bus data is written to or read from   AHVSS must be connected to these pins. The DC off-
the MSP.                                                   set on these pins depends on the selected loud-
                                                           speaker volume.
Pin 4, I2S_CL I2S Clock Input/Output (Fig. 419)
Clock line for the I2S bus. In master mode, this line is   Pins 29, 30, 31, 32, 33, 34, NC Pins not connected
driven by the MSP; in slave mode, an external I2S
clock has to be supplied.                                  Pin 35, VREF1 Reference Ground 1
                                                           Reference analog ground. This pin must be connected
Pin 5, I2S_WS I2S Word Strobe Input/Output               separately to ground (AHVSS). VREF1 serves as a
(Fig. 419)                                                clean ground and should be used as the reference for
Word strobe line for the I2S bus. In master mode, this     analog connections to the SCART outputs.
line is driven by the MSP; in slave mode, an external
I2S word strobe has to be supplied.                        Pins 36, 37, SC1_OUT_R/L SCART1 Outputs
                                                           (Fig. 422)
Pin 6, I2S_DA_OUT I2S Data Output (Fig. 423)            Output of the SCART1 signal. Connections to these
Output of digital serial sound data of the MSP on the      pins must use a 100 ohm series resistor and are
I2S bus.                                                   intended to be AC coupled.

Pin 7, I2S_DA_IN1 I2S Data Input 1 (Fig. 417)           Pin 38, NC Pin not connected
First input of digital serial sound data to the MSP via
the I2S bus.                                               Pin 39, AHVSUP* Analog Power Supply High Voltage
                                                           Power is supplied via this pin for the analog circuitry of
Pin 8, ADR_DA ADR Bus Data Output (Fig. 423)            the MSP (except IF input). This pin must be connected
Output of digital serial data to the DRP 3510A via the     to the +8V supply.
ADR bus.
                                                           Pin 40, CAPLM Volume Capacitor Loudspeakers
Pin 9, ADR_WS ADR Bus Word Strobe Output                 (Fig. 424)
(Fig. 423)                                                A 10F capacitor to AHVSUP must be connected to
Word strobe output for the ADR bus.                        this pin. It serves as smoothing filter for loudspeaker
                                                           volume changes in order to suppress audible plops.
Pin 10, ADR_CL ADR Bus Clock Output (Fig. 423)          The value of the capacitor can be lowered to 1F if
Clock line for the ADR bus.                                faster response is required. The area encircled by the
                                                           trace lines should be minimized, keep traces as short
Pins 11, 12, 13, DVSUP* Digital Supply Voltage           as possible. This input is sensitive for magnetic induc-
Power supply for the digital circuitry of the MSP. Must    tion.
be connected to a +5-V power supply.
                                                           Pins 41, 42, NC Pins not connected.
Pins 14, 15, 16, DVSS* Digital Ground
Ground connection for the digital circuitry of the MSP     Pins 43, 44, AHVSS* Ground for Analog Power Sup-
                                                           ply High Voltage
Pin 17, I2S_DA_IN2 I2S Data Input 2 (Fig. 417)          Ground connection for the analog circuitry of the MSP
Second input of digital serial sound data to the MSP       (except IF input).
via the I2S bus.
                                                           Pins 45, AGNDC Internal Analog Reference Voltage
Pins 18, 19, 20, NC Pins not connected                   This pin serves as the internal ground connection for
                                                           the analog circuitry (except IF input). It must be con-
Pin 21, RESETQ Reset Input (Fig. 411)                   nected to the VREF pins with a 3.3 F and a 100 nF
In the steady state, high level is required. A low level   capacitor in parallel. This pins shows a DC level of typ-
resets the MSP 34x0G.                                      ically 3.73 V.

Micronas                                                   45
MSP 34x5G                                                    PRELIMINARY DATA SHEET

Pin 46, 47, 48, 49, 50, 51 NC Pins not connected.          Pins71, 72, XTAL_IN, XTAL_OUT Crystal Input and
                                                             Output Pins (Fig. 420)
Pin 52, ASG Analog Shield Ground                           These pins are connected to an 18.432 MHz crystal
Analog ground (AHVSS) should be connected to this            oscillator which is digitally tuned by integrated shunt
pin to reduce cross coupling between SCART inputs.           capacitances. An external clock can be fed into
                                                             XTAL_IN. The audio clock output signal AUD_CL_OUT
Pins 53, 54, SC2_IN_L/R SCART2 Inputs                      is derived form the oscillator. External capacitors at
(Fig. 414)                                                  each crystal pin to ground (AVSS) are required. It
The analog input signal for SCART2 is fed to this pin.       should be verified by layout, that no supply current for
Analog input connection must be AC coupled.                  the digital circuitry is flowing through the ground con-
                                                             nection point.
Pin 55, ASG Analog Shield Ground
Analog ground (AHVSS) should be connected to this            Pin 73, TP Test pin
pin to reduce cross coupling between SCART inputs.
                                                             Pins 74, 75, 76, NC Pins not connected
Pins 56, 57, SC1_IN_L/R SCART1 Inputs
(Fig. 414)                                                  Pins 77, 78, D_CTR_I/O_1/0 Digital Control Input/
The analog input signal for SCART1 is fed to this pin.       Output Pins (Fig. 419)
Analog input connection must be AC coupled.                  General purpose input/output pins. Pin D_CTR_I/O_1
                                                             can be used as an interrupt request pin to the control-
Pin 58, VREFTOP Reference Voltage IF AD Con-               ler.
verter (Fig. 415)
Via this pin, the reference voltage for the IF AD con-       Pin 79, ADR_SEL I2C Bus Address Select
verter is decoupled. It must be connected to AVSS            (Fig. 416)
pins with a 10F and a 100nF capacitor in parallel.          By means of this pin, one of 3 device addresses for the
Traces must be kept short.                                   MSP can be selected. The pin can be connected to
                                                             ground (I2C device addresses 80/81hex), to +5V supply
Pin 59, NC Pin not connected                               (84/85hex) or left open (88/89hex).

Pin 60, MONO_IN Mono Input (Fig. 414)                     Pin 80, STANDBYQ Standby
The analog mono input signal is fed to this pin. Analog      In normal operation, this pin must be high. If the
input connection must be AC coupled.                         MSP 34x5G is switched off by first pulling STANDBYQ
                                                             low and then (after >1s delay) switching off DVSUP
Pins 61, 62, AVSS* Ground for Analog Power Supply          and AVSUP, but keeping AHVSUP (`Standby'-mode),
Voltage                                                      the SCART switches maintain their position and func-
Ground connection for the analog IF input circuitry of       tion.
the MSP.
                                                             * Application Note:
Pins 63, 64, NC Pins not connected                         All ground pins should be connected to one low-resis-
                                                             tive ground plane. All supply pins should be connected
Pins 65, 66, AVSUP* Analog Power Supply Voltage            separately with short and low-resistive lines to the
Power is supplied via this pin for the analog IF input cir-  power supply. Decoupling capacitors from DVSUP to
cuitry of the MSP. This pin must be connected to the         DVSS, AVSUP to AVSS, and AHVSUP to AHVSS are
+5 V supply.                                                 recommended as closely as possible to these pins.
                                                             Decoupling of DVSUP and DVSS is most important.
Pin 67, ANA_IN1+ IF Input 1 (Fig. 415)                    We recommend using more than one capacitor. By
The analog sound if signal is supplied to this pin.          choosing different values, the frequency range of
Inputs must be AC coupled. This pin is designed as           active decoupling can be extended. In our application
symmetrical input: ANA_IN1+ is internally connected          boards we use: 220 pF, 470 pF, 1.5 nF, and 10 F. The
to one input of a symmetrical op amp, ANA_IN- to the         capacitor with the lowest value should be placed near-
other.                                                       est to the DVSUP and DVSS pins.

Pin 68, ANA_IN- IF Common (Fig. 415)                      The ASG pins should be connected as closely as pos-
This pin serves as a common reference for ANA_IN1/           sible to the MSP ground. If they are lead with the
2+ inputs.                                                   SCART-inputs as shielding lines, they should not be
                                                             connected to ground at the SCART connector.
Pin 69, NC Pin not connected

Pin 70, TESTEN Test Enable Pin (Fig. 412)
This pin enables factory test modes. For normal opera-
tion it must be connected to ground.

46                                                           Micronas
PRELIMINARY DATA SHEET                                                                                                              MSP 34x5G

4.4. Pin Configurations

              NC 1   64 TPMSP 34x5G                                                                             TP 1  52 XTAL_OUT
              NC 2   63 XTAL_OUT                                                        MSP 34x5G              NC 2   51 XTAL_IN
              NC 3   62 XTAL_IN                                                                  D_CTR_I/O_1 3        50 TESTEN
D_CTR_I/O_1 4        61 TESTEN                                                                   D_CTR_I/O_0 4        49 NC
D_CTR_I/O_0 5        60 NC                                                                            ADR_SEL 5       48 ANA_IN-
     ADR_SEL 6       59 ANA_IN-                                                                    STANDBYQ 6         47 ANA_IN1+
  STANDBYQ 7         58 ANA_IN1+                                                                         I2C_CL 7     46 AVSUP
              NC 8   57 AVSUP                                                                            I2C_DA 8     45 AVSS
        I2C_CL 9     56 AVSS                                                                              I2S_CL 9    44 MONO_IN
        I2C_DA 10    55 MONO_IN                                                                          I2S_WS 10    43 VREFTOP
         I2S_CL 11   54 VREFTOP                                                                  I2S_DA_OUT 11        42 SC1_IN_R
        I2S_WS 12    53 SC1_IN_R                                                                   I2S_DA_IN1 12      41 SC1_IN_L
I2S_DA_OUT 13        52 SC1_IN_L                                                                       ADR_DA 13      40 SC2_IN_R
  I2S_DA_IN1 14      51 ASG                                                                            ADR_WS 14      39 SC2_IN_L
      ADR_DA 15      50 SC2_IN_R                                                                        ADR_CL 15     38 NC
      ADR_WS 16      49 SC2_IN_L                                                                         DVSUP 16     37 NC
       ADR_CL 17     48 NC                                                                                 DVSS 17    36 AGNDC
        DVSUP 18     47 NC                                                                         I2S_DA_IN2 18      35 AHVSS
          DVSS 19    46 NC                                                                                     NC 19  34 CAPL_M
  I2S_DA_IN2 20      45 NC                                                                             RESETQ 20      33 AHVSUP
              NC 21  44 NC                                                                                     NC 21  32 NC
              NC 22  43 NC                                                                                     NC 22  31 SC1_OUT_L
              NC 23  42 AGNDC                                                                             VERF2 23    30 SC1_OUT_R
      RESETQ 24      41 AHVSS                                                                          DACM_R 24      29 VREF1
              NC 25  40 CAPL_M                                                                         DACM_L 25      28 NC
              NC 26  39 AHVSUP                                                                                 NC 26  27 NC
         VREF2 27    38 NC
      DACM_R 28      37 SC1_OUT_L  Fig. 47: PSDIP52 package
      DACM_L 29      36 SC1_OUT_R
              NC 30  35 VREF1
              NC 31  34 NC
              NC 32  33 NC

Fig. 46: PSDIP64 package

Micronas                                                                                                                            47
MSP 34x5G                                                                                                                                            PRELIMINARY DATA SHEET

                                                         SC2_IN_L                  ASG
                                                   SC2_IN_R                             NC
                                                                                              NC
                                                     ASG                                            NC
                                        SC1_IN_L                                                         NC
                                 SC1_IN_R                                                                      NC
                            VREFTOP                                                                                  NC
                                NC                                                                                         AGNDC
                 MONO_IN                                                                                                        AHVSS
                 AVSS                                                                                                                 AHVSS
           AVSS                                                                                                                             NC
         NC                                                                                                                                      NC
    NC

                   64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41

        AVSUP      65                                                              40       CAPL_M
        AVSUP                                                                               AHVSUP
    ANA_IN1+       66                                                              39       NC
      ANA_IN-                                                                               SC1_OUT_L
                   67                                                              38       SC1_OUT_R
              NC                                                                            VREF1
       TESTEN      68                                                              37       NC
      XTAL_IN                                                                               NC
   XTAL_OUT        69                                                              36       NC
                                                                                            NC
               TP  70                                                              35       NC
              NC                                                                            NC
              NC   71                                                              34       DACM_L
              NC                                                                            DACM_R
D_CTR_I/O_1        72  MSP 34x5G                                                   33       VREF2
D_CTR_I/O_0                                                                                 NC
     ADR_SEL       73                                                              32
  STANDBYQ
                   74                                                              31

                   75                                                              30

                   76                                                              29

                   77                                                              28

                   78                                                              27

                   79                                                              26

                   80                                                              25

                       1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24

                   NC                                                                                                                            NC
                   I2C_CL                                                                                                                   NC
                                                                                                                                      NC
                        I2C_DA                                                                                                  RESETQ
                              I2S_CL                                                                                       NC
                                   I2S_WS                                                                            NC
                                 I2S_DA_OUT                                                                    NC
                                         I2S_DA_IN1                                                      I2S_DA_IN2
                                                   ADR_DA                                           DVSS
                                                        ADR_WS                                DVSS
                                                               ADR_CL                   DVSS
                                                                      DVSUP        DVSUP
                                                                            DVSUP

Fig. 48: PQFP80 package

48                                                                                                                                                   Micronas
PRELIMINARY DATA SHEET                                                                       MSP 34x5G

                                  SC2_IN_L   ASG
                            SC2_IN_R              NC
                                                        NC
                              ASG                             NC
                 SC1_IN_L                                          NC
           SC1_IN_R                                                      NC
     VREFTOP                                                                   AGNDC
MONO_IN                                                                              AHVSS
AVSS

                         48 47 46 45 44 43 42 41 40 39 38 37 36 35 34 33

           AVSUP     49                                                   32  CAPL_M
       ANA_IN1+                                                               AHVSUP
                     50                                                   31  NC
        ANA_IN-                                                               SC1_OUT_L
                 NC  51                                                   30  SC1_OUT_R
                                                                              VREF1
         TESTEN      52                                                   29  NC
         XTAL_IN                                                              NC
     XTAL_OUT        53                                                   28  NC
                                                                              NC
                 TP  54                                                   27  NC
                 NC                                                           DACM_L
                 NC  55                                                   26  DACM_R
                 NC                                                           VREF2
D_CTR_I/OUT1         56  MSP 34x5G                                        25  NC
D_CTR_I/OUT0                                                                  NC
       ADR_SEL       57                                                   24
    STANDBYQ
                 NC  58                                                   23

                     59                                                   22

                     60                                                   21

                     61                                                   20

                     62                                                   19

                     63                                                   18

                     64                                                   17

                         1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

I2C_CL                                                                               RESETQ
     I2C_DA                                                                    NC
           I2S_CL                                                        NC
                I2S_WS                                             NC
              I2S_DA_OUT                                      I2S_DA_IN2
                      I2S_DA_IN1                        DVSS
                                ADR_DA            DVSUP
                                     ADR_WS  ADR_CL

Fig. 49: PLQFP64 package

Micronas                                                                                     49
MSP 34x5G                                                                           PRELIMINARY DATA SHEET

                                    NC

                             VREF1            DACM_L
               SC1_OUT_R                           DACM_R
          SC1_OUT_L                                      VREF2
                                                               NC
                 NC                                                 NC
    AHVSUP

                 33 32 31 30 29 28 27 26 25 24 23

  CAPL_M     34                                    22                   RESETQ
    AHVSS                                                               I2S_DA_IN2
   AGNDC     35                                    21                   DVSS
                                                                        DVSUP
SC2_IN_L     36                                    20                   ADR_CL
SC2_IN_R                                                                I2S_DA_IN1
             37                                    19                   I2S_DA_OUT
        ASG                                                             I2S_WS
SC1_IN_L     38                                    18                   I2S_CL
SC1_IN_R                                                                I2C_DA
VREFTOP      39  MSP 34x5G                         17                   I2C_CL
MONO_IN
             40                                    16
      AVSS
             41                                    15

             42                                    14

             43                                    13

             44                                    12

                 1 2 3 4 5 6 7 8 9 10 11

    AVSUP                                                           STANDBYQ
     ANA_IN1+                                                  ADR_SEL
             ANA_IN-                                     D_CTR_I/O0
                   TESTEN                          D_CTR_I/O1
                        XTAL_IN               TP

                                    XTAL_OUT

Fig. 410: PMQFP44 package

50                                                                                  Micronas
PRELIMINARY DATA SHEET                                                                                                                      MSP 34x5G

4.5. Pin Circuits                                                                                                      DVSUP

               >300 k                                                                                                 23 k

     DVSS                                                                                                             23 k
Fig. 411: Input Pin: RESETQ
                                                                                                                       GND
             AVSUP
                                                                                                             ADR_SEL
               200 k
                                                                                                             Fig. 416: Input Pin: ADR_SEL
Fig. 412: Input Pin TESTEN
                                                                                                             Fig. 417: Input Pins: I2S_DA_IN1/2, STANDBYQ
       24 k
                              3.75 V

Fig. 413: Input Pin MONO_IN

       40 k
                              3.75 V

Fig. 414: Input Pins: SC2-1_IN_L/R

ANA_IN1+

                                                                                                      A
                                                                                                          D

ANA_IN1-
VREFTOP

Fig. 415: Input Pins:
VREFTOP, ANA_IN1+, ANA_IN-

Micronas                                                                                                                                                    51
MSP 34x5G                                                            PRELIMINARY DATA SHEET

          N                                                 AHVSUP
             GND
                                                                  0...1.2 mA
Fig. 418: Input/Output Pins: I2C_CL, I2C_DA
                                                              3.3 k
           DVSUP
       P                                      Fig. 421: Output Pins: DACM_R/L

      N                                                           26 pF
           GND                                                120 k

Fig. 419: Input/Output Pins:                                                   300
I2S_CL, I2S_WS, D_CTR_I/O_1, D_CTR_I/O_0                      3.75 V

                              P               Fig. 422: Output Pins: SC_1_OUT_R/L

    3-30 pF  500 k                                        DVSUP
                                                      P
                         N                            N

                     3-30 pF                              GND
                                              Fig. 423: Output Pins:
Fig. 420: Input/Output Pins                  I2S_DA_OUT, ADR_DA, ADR_WS, ADR_CL
XTAL_IN, XTAL_OUT

                                                                           0...2 V

                                              Fig. 424: Capacitor Pin: CAPL_M

                                              125 k

                                                      3.75 V

                                              Fig. 425: Pin: AGNDC

52                                                                                  Micronas
PRELIMINARY DATA SHEET                                                  MSP 34x5G

4.6. Electrical Characteristics
4.6.1. Absolute Maximum Ratings

Symbol    Parameter                           Pin Name     Min.    Max.                         Unit

TA        Ambient Operating Temperature                   0       70                           C
TS        Storage Temperature                 
VSUP1     First Supply Voltage                AHVSUP       -40     125                          C
VSUP2     Second Supply Voltage               DVSUP
VSUP3     Third Supply Voltage                AVSUP        -0.3    9.0                          V
dVSUP23   Voltage between AVSUP               AVSUP,
          and DVSUP                           DVSUP        -0.3    6.0                          V

                                                           -0.3    6.0                          V

                                                           -0.5    0.5                          V

PTOT      Package Power Dissipation           AHVSUP,
          PSDIP64                             DVSUP,
          PSDIP52                             AVSUP                1300                         mW
          PQFP80
          PLQFP64                                                  1200                         mW
          PMQFP44
                                                                   1000                         mW

                                                                   960                          mW

                                                                   960                          mW

VIdig     Input Voltage, all Digital Inputs                -0.3    VSUP2+0.3                    V
                                                                                                mA1)
IIdig     Input Current, all Digital Pins                 -20     +20                          V
VIana                                                              VSUP1+0.3
          Input Voltage, all Analog Inputs    SCn_IN_s,2)  -0.3                                 mA1)

                                              MONO_IN

IIana     Input Current, all Analog Inputs    SCn_IN_s,2)  -5      +5

                                              MONO_IN

IOana     Output Current, all SCART Outputs   SC1_OUT_s2)  3), 4)  3), 4)
IOana                                         DACM_s2)
          Output Current, all Analog Outputs               3)      3)
          except SCART Outputs

ICana     Output Current, other pins          CAPL_M,      3)      3)

          connected to capacitors             AGNDC

1) positive value means current flowing into the circuit
2) "n" means "1" or "2", "s" means "L" or "R"
3) The Analog Outputs are short-circuit proof with respect to First Supply Voltage and Ground.
4) Total chip power dissipation must not exceed absolute maximum rating.

Stresses beyond those listed in the "Absolute Maximum Ratings" may cause permanent damage to the device. This
is a stress rating only. Functional operation of the device at these or any other conditions beyond those indicated in
the "Recommended Operating Conditions/Characteristics" of this specification is not implied. Exposure to absolute
maximum ratings conditions for extended periods may affect device reliability.

Micronas                                                                                              53
MSP 34x5G                                                            PRELIMINARY DATA SHEET

4.6.2. Recommended Operating Conditions
at TA = 0 to 70 C

4.6.2.1. General Recommended Operating Conditions

Symbol   Parameter                                Pin Name     Min.  Typ.      Max. Unit
VSUP1                                             AHVSUP       7.6   8.0
         First Supply Voltage                                                  8.7   V
VSUP2    (AHVSUP = 8 V)                           DVSUP
VSUP3                                             AVSUP        4.75 5.0        5.25 V
tSTBYQ1  First Supply Voltage                     STANDBYQ,
         (AHVSUP = 5V)                            DVSUP        4.75 5.0        5.25 V
                                                               4.75 5.0        5.25 V
         Second Supply Voltage                                 1
                                                                                           s
         Third Supply Voltage

         STANDBYQ Setup Time before
         Turn-off of Second Supply Voltage

4.6.2.2. Analog Input and Output Recommendations

Symbol   Parameter                                Pin Name     Min. Typ. Max. Unit

CAGNDC   AGNDC-Filter-Capacitor                   AGNDC        -20% 3.3              F
CinSC
         Ceramic Capacitor in Parallel                         -20% 100              nF

         DC-Decoupling Capacitor in front of      SCn_IN_s1)   -20% 330              nF
         SCART Inputs

VinSC    SCART Input Level                                                     2.0   VRMS
                                                                               2.0   VRMS
VinMONO  Input Level, Mono Input                  MONO_IN                            k
                                                  SC1_OUT_s1)                  6.0   nF
RLSC     SCART Load Resistance                                 10                    F
                                                  CAPL_M                       +10%  nF
CLSC     SCART Load Capacitance                   DACM_s1)                 10
                                                               -10% 1
CVMA     Main Volume Capacitor

CFMA     Main Filter Capacitor

1) "n" means "1" or "2", "s" means "L" or "R"

54                                                                                   Micronas
PRELIMINARY DATA SHEET                                                 MSP 34x5G

4.6.2.3. Recommendations for Analog Sound IF Input Signal

Symbol       Parameter                         Pin Name    Min.  Typ.  Max.  Unit
CVREFTOP                                       VREFTOP     -20%  10    9     F
             VREFTOP-Filter-Capacitor                      -20%  100         nF
FIF_FMTV                                       ANA_IN1+,   0                 MHz
FIF_FMRADIO  Ceramic Capacitor in Parallel     ANA_IN-
VIF_FM
VIF_AM       Analog Input Frequency Range                        10.7        MHz
RFMNI        for TV applications
                                                           0.1   0.8   3     Vpp
RAMNI        Analog Input Frequency for
RFM          FM-Radio Applications                         0.1   0.45 0.8    Vpp
RFM1/FM2
RFC          Analog Input Range FM/NICAM                   -20   -7    0     dB
RFV
PRIF         Analog Input Range AM/NICAM                   -23   -10   0     dB
SUPHF
FMMAX        Ratio: NICAM Carrier/FM Carrier               -25   -11   0     dB
             (unmodulated carriers)
             BG:                                                 7           dB
             I:
                                                                 7           dB
             Ratio: NICAM Carrier/AM Carrier
             (unmodulated carriers)                        15              dB

             Ratio: FM-Main/FM-Sub Satellite               15              dB

             Ratio: FM1/FM2                                          2    dB
             German FM-System
                                                           15               dB
             Ratio: Main FM Carrier/
             Color Carrier                                             180 kHz
                                                                       360 kHz
             Ratio: Main FM Carrier/                                   540 kHz
             Luma Components

             Passband Ripple

             Suppression of Spectrum
             above 9.0 MHz (not for FM Radio)

             Maximum FM-Deviation (approx.)
             normal mode
             HDEV2: high deviation mode
             HDEV3: very high deviation mode

Micronas                                                                           55
MSP 34x5G                                                               PRELIMINARY DATA SHEET

4.6.2.4. Crystal Recommendations

Symbol      Parameter                             Pin Name  Min.        Typ.                    Max. Unit

General Crystal Recommendations

fP          Crystal Parallel Resonance Fre-                             18.432                         MHz

            quency at 12 pF Load Capacitance

RR          Crystal Series Resistance                                   8                       25     

C0          Crystal Shunt (Parallel) Capacitance                        6.2                     7.0    pF

CL          External Load Capacitance1)           XTAL_IN,  PSDIP approx. 1.5                          pF

                                                  XTAL_OUT  P(L,M)QFPapprox. 3.3                       pF

Crystal Recommendations for Master-Slave Applications (MSP-clock must perform synchronization to I2S clock)

fTOL        Accuracy of Adjustment                          -20                                 +20    ppm
DTEM
            Frequency Variation                             -20                                 +20    ppm
            versus Temperature

C1          Motional (Dynamic) Capacitance                  19          24                             fF

fCL         Required Open Loop Clock                        18.431                              18.433 MHz

            Frequency (Tamb = 25 C)

1) External capacitors at each crystal pin to ground are required. They are necessary to tune the open-loop fre-
  quency of the internal PLL and to stabilize the frequency in closed-loop operation. Due to different layouts, the
  accurate capacitor value should be determined with the customer PCB. The suggested values (1.5...3.3 pF) are
  figures based on experience and should serve as "start value".

    To adjust the capacitor value, reset the MSP and transfer only the following I2C-protocol:
    <80 10 00 20 00 60>.

    Measure the frequency at pin ADR_CL. Measurement at XTAL_IN/OUT pins is not possible. Change the
    capacitor value until the frequency matches 18.432/3 = 6.144 MHz as closely as possible. The higher the
    capacity, the lower the resulting clock frequency.

Note: To minimize adjustment tolerances for all MSP-generations, it is strongly recommended to use the so-
called MSP-XTAL-REF ICs (available in all packages) for the capacitor adjustment. Since all MSP-XTAL-REF ICs
do have an AUD_CL_OUT-pin with the 18.432 MHz signal, this pin should be used for the capacitor adjustment
instead of the ADR_CL-pin. After the reset, no I2C-protocol should be transmitted. The AUD_CL_OUT-signal is
available at the following pins:

    PLCC68  PSDIP64               PSDIP52         PQFP80        PLQFP64                         PMQFP442)

    pin 18  pin 1                 pin 2           pin 74        pin 57                          pin 8

    2) For the MSP-XTAL-REF IC, the PMQFP44 pin functionality of the D_CTR_I/O1-pin has been changed to
    the Audio_Clock_Out signal. If D_CTR_I/O1 is used in the customer application, this pin must be left open for
    the adjustment procedure.

56                                                                                                     Micronas
PRELIMINARY DATA SHEET                                             MSP 34x5G

Symbol    Parameter                       Pin Name  Min.     Typ.  Max. Unit

Crystal Recommendations for FM / NICAM Applications (No MSP-clock synchronization to I2S clock possible)

fTOL      Accuracy of Adjustment                    -30            +30                           ppm
DTEM
          Frequency Variation                       -30            +30                           ppm
          versus Temperature

C1        Motional (Dynamic) Capacitance            15                                           fF

fCL       Required Open Loop Clock                  18.4305        18.4335 MHz

          Frequency (Tamb = 25 C)

Crystal Recommendations for all analog FM/AM Applications (No MSP-clock synchronization to I2S clock possible)

fTOL      Accuracy of Adjustment                    -100           +100                          ppm
DTEM                                                -50
          Frequency Variation                                      +50                           ppm
          versus Temperature

fCL       Required Open Loop Clock                  18.429         18.435                        MHz
                                                                                                 Vpp
          Frequency (Tamb = 25 C)

Amplitude Recommendation for Operation with External Clock Input (Cload after reset typ. 22 pF)

VXCA      External Clock Amplitude        XTAL_IN   0.7

Micronas                                                                                                  57
MSP 34x5G                                                               PRELIMINARY DATA SHEET

4.6.3. Characteristics

at TA = 0 to 70 C, fCLOCK = 18.432 MHz, VSUP1 = 7.6 to 8.7 V, VSUP2 = 4.75 to 5.25 V for min./max. values
at TA = 60 C, fCLOCK = 18.432 MHz, VSUP1 = 8 V, VSUP2 = 5 V for typical values,
TJ = Junction Temperature
MAIN (M) = Loudspeaker Channel

4.6.3.1. General Characteristics

Symbol    Parameter                       Pin Name  Min. Typ. Max. Unit   Test Conditions
Supply
ISUP1A    First Supply Current (active)   AHVSUP        17      25   mA   Vol. Main and Aux = 0 dB
          (AHVSUP = 8 V)                                                  Vol. Main and Aux = -30dB
ISUP2A                                    DVSUP         11      16   mA   Vol. Main and Aux = 0 dB
ISUP3A    First Supply Current (active)   AVSUP                           Vol. Main and Aux = -30 dB
ISUP1S    (AHVSUP = 5 V)                  AHVSUP        11      17   mA
                                                                          STANDBYQ = low
Clock     Second Supply Current (active)                8       11   mA
fCLOCK
DCLOCK    Third Supply Current (active)                 55      70   mA
tJITTER
VxtalDC   First Supply Current                          30      38   mA
tStartup  (AHVSUP = 8 V)
                                                        5.6     7.7  mA
          First Supply Current
          (AHVSUP = 5 V)                                3.7     5.1  mA

          Clock Input Frequency           XTAL_IN       18.432       MHz

          Clock High to Low Ratio         XTAL_IN,  45          55   %
                                          XTAL_OUT
          Clock Jitter (verification not                        50   ps
          provided in production test)
                                                        2.5          V
          DC-Voltage Oscillator
                                                        0.4     2    ms
          Oscillator Startup Time at
          VDD Slew-rate of 1 V/1 s

58                                                                        Micronas
PRELIMINARY DATA SHEET                                                                         MSP 34x5G

4.6.3.2. Digital Inputs, Digital Outputs

Symbol    Parameter                         Pin Name     Min. Typ. Max. Unit                   Test Conditions

Digital Input Levels                                                                           0 V < UINPUT< DVSUP
                                                                                               D_CTR_I/O_0/1: tri-state
VDIGIL    Digital Input Low Voltage         STANDBYQ                             0.2    VSUP2
VDIGIH    Digital Input High Voltage        D_CTR_I/O_0/1                                      UADR_SEL = DVSS
ZDIGI     Input Impedance                                                               VSUP2  UADR_SEL = DVSUP
IDLEAK    Digital Input Leakage Current                                0.5                     UTESTEN = AVSS
                                                                                 5      pF     IDDCTR = 1 mA
                                                                       -1                      IDDCTR = -1 mA
                                                                                 1      A

VDIGIL    Digital Input Low Voltage         ADR_SEL                              0.2    VSUP2
VDIGIH    Digital Input High Voltage                                                    VSUP2
IADRSEL   Input Current Address Select Pin               0.8                            A
                                                                                        A
                                                         -500 -220                      pF
                                                                                        A
                                                                            220  500
                                                                                        V
ZTESTEN   Input Capacitance                 TESTEN                               5      V

ITESTEN   Input Low Current                 D_CTR_I/O_0  -60
                                            D_CTR_I/O_1
Digital Output Levels

VDCTROL   Digital Output Low Voltage                                               0.4
VDCTROH   Digital Output High Voltage                    VSUP2
                                                         -0.3

Micronas                                                                                       59
MSP 34x5G                                                                      PRELIMINARY DATA SHEET

4.6.3.3. Reset Input and Power-Up

Symbol        Parameter            Pin Name             Min. Typ. Max. Unit           Test Conditions

RESETQ Input Levels

VRHL          Reset High-Low Transition Voltage RESETQ  0.3   0.4              VSUP2
VRLH          Reset Low-High Transition Voltage         0.45  0.55             VSUP2
ZRES          Input Capacitance                               5                pF
IRES          Input High Current                              20               A     URESETQ = DVSUP

DVSUP
AVSUP

       4.5 V

                                                              t/ms

RESETQ                                                                         Note: The reset should
                                                                               not reach high level
                  Low-to-High                                                  before the oscillator has
                  Threshold                                                    started. This requires a
                                                                               reset delay of >2 ms
     0.45 DVSUP                                        High-to-Low
0.3...0.4 DVSUP                                        Threshold              0.45 x DVSUP means
                                                                               2.25 Volt with
                                                                         t/ms  DVSUP = 5.0 V

                  Reset Delay
                  >2 ms

Internal

Reset             High

                              Low                             t/ms
                                                                                                            Micronas
Fig. 426: Power-up sequence

60
PRELIMINARY DATA SHEET                                                             MSP 34x5G

4.6.3.4. I2C Bus Characteristics

Symbol    Parameter                       Pin Name  Min.    Typ.   Max.     Unit   Test Conditions
VI2CIL                                    I2C_CL,                  0.3      VSUP2
VI2CIH    I2C-Bus Input Low Voltage       I2C_DA    0.6                     VSUP2
tI2C1                                               120                     ns
tI2C2     I2C-Bus Input High Voltage      I2C_CL    120                     ns
tI2C5                                               55                      ns
          I2C Start Condition Setup Time  I2C_CL,
tI2C6                                     I2C_DA    55                      ns
          I2C Stop Condition Setup Time
tI2C3                                               500                     ns
tI2C4     I2C-Data Setup Time
fI2C      before Rising Edge of Clock               500                     ns
VI2COL
II2COH    I2C-Data Hold Time                                       1.0      MHz
          after Falling Edge of Clock
tI2COL1                                                            0.4      V      II2COL = 3 mA
          I2C-Clock Low Pulse Time                                                 VI2COH = 5 V
tI2COL2                                                            1.0      A
          I2C-Clock High Pulse Time
                                                    15                      ns
          I2C-BUS Frequency
                                                    100                     ns     fI2C = 1 MHz
          I2C-Data Output Low Voltage

          I2C-Data Output
          High Leakage Current

          I2C-Data Output Hold Time
          after Falling Edge of Clock

          I2C-Data Output Setup Time
          before Rising Edge of Clock

                                                    1/FI2C

I2C_CL                                    TI2C4             TI2C3

                  TI2C1            TI2C5                    TI2C6    TI2C2

I2C_DA as input

                                          TI2COL2           TI2COL1

I2C_DA as output

Fig. 427: I2C bus timing diagram

Micronas                                                                                            61
MSP 34x5G                                                                            PRELIMINARY DATA SHEET

4.6.3.5. I2S-Bus Characteristics

Symbol        Parameter                        Pin Name      Min. Typ.     Max.  Unit   Test Conditions
VI2SIL        Input Low Voltage                I2S_CL                      0.2   VSUP2
VI2SIH        Input High Voltage               I2S_WS        0.5           5     VSUP2  0 V < UINPUT< DVSUP
ZI2SI         Input Impedance                  I2S_DA_IN1/2                1     pF     II2SOL = 1 mA
ILEAKI2S      Input Leakage Current                          -1            0.4   A     II2SOH = -1 mA
VI2SOL        I2S Output Low Voltage           I2S_CL                            V
VI2SOH        I2S Output High Voltage          I2S_WS        VSUP2         1.1   V      I2S_CONFIG[0] = 0
                                               I2S_DA_OUT    - 0.3                      I2S_CONFIG[0] = 1
                                                                                 kHz    for details see Fig. 428
fI2SOWS       I2S-Word Strobe Output Frequency I2S_WS               32.0         MHz    "I2S timing diagram"
fI2SOCL                                                                          MHz
              I2S-Clock Output Frequency       I2S_CL               1.024               CL = 30 pF
                                                                    2.048        ns

RI2S10/I2S20  I2S-Clock Output High/Low-Ratio                0.9    1.0
ts_I2S        I2S Input Setup Time
th_I2S        before Rising Edge of Clock      I2S_CL        12
td_I2S        I2S Input Hold Time              I2S_DA_IN1/2
              after Rising Edge of Clock                     40                  ns
fI2SWS        I2S Output Delay Time            I2S_CL
fI2SCL        after Falling Edge of Clock      I2S_WS                      28    ns
RI2SCL                                         I2S_DA_OUT
              I2S-Word Strobe Input Frequency  I2S_WS               32.0         kHz
              I2S-Clock Input Frequency        I2S_CL
              I2S-Clock Input High/Low Ratio                        1.024        MHz

                                                             0.9           1.1

62                                                                                      Micronas
PRELIMINARY DATA SHEET                                                                                                                 MSP 34x5G

I2S_WS                                                                             1/FI2SWS                                                                                                R LSB L LSB
                                                                                         Detail C
                 MODUS[6] = 0                                                                                                                  16/32 bit right channel
          MODUS[6] = 1                                                                         L LSB R MSB
                                                                                               L LSB R MSB                                                                                 R LSB L LSB
I2S_CL
                                                                                   1/FI2SWS                                                    16/32 bit right channel
                        Detail A                                                         Detail C
                                                                                                                                                                                           R LSB L LSB
I2S_DA_IN R LSB L MSB                                                                          L LSB R MSB
                                                                                               L LSB R MSB                                16, 18...32 bit right channel
                                  16/32 bit left channel
                                                                                                                                                                                           R LSB L LSB
                        Detail B
                                                                                                                                          16, 18...32 bit right channel
I2S_DA_OUT R LSB L MSB

                                  16/32 bit left channel

          Data: MSB first, I2S master

I2S_WS

                 MODUS[6] = 0
          MODUS[6] = 1

I2S_CL

I2S_DA_IN R LSB L MSB   Detail A
                                    16,18...32 bit left channel

                                    Detail B 16, 18...32 bit left channel
I2S_DA_OUT R LSB L MSB

          Data: MSB first, I2S slave

Detail C                                  1/FI2SCL                                                          Detail A,B

I2S_CL                                                                                                      I2S_CL
                                                                                                                               Ts_I2S
                                  Ts_I2S                                                                                               Th_I2S
                                                                                                            I2S_DA_IN1/2                                Td_I2S
I2S_WS as INPUT
                                                                                                            I2S_DA_OUT
                                                                           Td_I2S

I2S_WS as OUTPUT

Fig. 428: I2S timing diagram

Micronas                                                                                                                                                        63
MSP 34x5G                                                                            PRELIMINARY DATA SHEET

4.6.3.6. Analog Baseband Inputs and Outputs, AGNDC

Symbol        Parameter                            Pin Name     Min. Typ. Max. Unit     Test Conditions
                                                   AGNDC                                Rload 10 M
Analog Ground
                                                   SCn_IN_s1)                           3 V  VAGNDC  4 V
VAGNDC0       AGNDC Open Circuit Voltage           MONO_IN            3.77        V
              (AHVSUP = 8 V)                       SCn_IN_s,1)                          fsignal = 1 kHz, I = 0.05 mA
                                                   MONO_IN                              fsignal = 1 kHz, I = 0.1 mA
              AGNDC Open Circuit Voltage                              2.51        V     fsignal = 1 kHz
              (AHVSUP = 5 V)                       SCn_OUT_s1)
                                                                                        fsignal = 1 kHz, I = 0.1 mA
RoutAGN       AGNDC Output Resistance                           70    125   180   k     Tj = 27 C
              (AHVSUP = 8 V)                                                            TA = 0 to 70 C
                                                                                        fsignal = 1 kHz
              AGNDC Output Resistance                           47    83    120   k     with resp. to 1 kHz
              (AHVSUP = 5 V)                                                            Bandwidth: 0 to 20000 Hz
                                                                                        fsignal = 1 kHz
Analog Input Resistance                                                                 Volume 0 dB
                                                                                        Full Scale input from I2S
RinSC         SCART Input Resistance                            25    40    58    k
              from TA = 0 to 70 C

RinMONO       MONO Input Resistance                             15    24    35    k
              from TA = 0 to 70 C

Audio Analog-to-Digital-Converter

VAICL         Analog Input Clipping Level for                   2.00        2.25  VRMS
              Analog-to-Digital-                                1.13
              Conversion
              (AHVSUP = 8 V)

              Analog Input Clipping Level for                               1.51  VRMS
              Analog-to-Digital-
              Conversion
              (AHVSUP = 5 V)

SCART Output

RoutSC        SCART Output Resistance

                                                                200   330   460   

                                                                200         500   

dVOUTSC       Deviation of DC-Level at SCART                    -70         +70   mV
ASCtoSC       Output from AGNDC Voltage
frSCtoSC                                           SCn_IN_s,1)  -1.0        +0.5 dB
VoutSC        Gain from Analog Input               MONO_IN
              to SCART Output                                   -0.5        +0.5 dB
                                                   
              Frequency Response from Analog       SCn_OUT_s1)  1.8   1.9   2.0   VRMS
              Input to SCART Output
                                                   SCn_OUT_s1)
              Signal Level at SCART Output
              (AHVSUP = 8 V)

                     Signal Level at SCART Output               1.17 1.27 1.37 VRMS
                     (AHVSUP = 5V)

1) "n" means "1"or "2"; "s" means "L" or "R"

64                                                                                      Micronas
PRELIMINARY DATA SHEET                                                                           MSP 34x5G

Symbol       Parameter                               Pin Name     Min. Typ. Max. Unit            Test Conditions
                                                     DACM_s1)
Main Output

RoutMA       Main Output Resistance                                                              fsignal = 1 kHz, I = 0.1 mA
                                                                                                 Tj = 27 C
                                                                  2.1   3.3          4.6   k     TA = 0 to 70 C

                                                                  2.1                5.0   k     Volume 0 dB
                                                                                                 Volume -30 dB
VoutDCMA     DC-Level at Main-Output                              1.80 2.04 2.28 V
             (AHVSUP = 8 V)                                                                      Volume 0 dB
                                                                        61                 mV    Volume -30 dB

             DC-Level at Main-Output                              1.12 1.36 1.60 V               fsignal = 1 kHz
             (AHVSUP = 5 V)                                                                      Volume 0 dB
                                                                        40                 mV    Full scale input from I2S

VoutMA       Signal Level at Main-Output                          1.23  1.37         1.51  VRMS
             (AHVSUP = 8 V)

                     Signal Level at Main-Output                  0.76  0.90         1.04  VRMS
                     (AHVSUP = 5 V)

1) "s" means "L" or "R"

4.6.3.7. Sound IF Input

Symbol       Parameter                               Pin Name     Min.  Typ.         Max. Unit   Test Conditions
RIFIN        Input Impedance                                                                     Gain AGC = 20 dB
                                                     ANA_IN1+,    1.5   2            2.5   k     Gain AGC = 3 dB
                                                     ANA_IN-      6.8   9.1
                                                                                     11.4 k      fsignal = 1 MHz
                                                     VREFTOP      2.4   2.65                     Input Level = -2 dBr
DCVREFTOP    DC Voltage at VREFTOP                                                   2.75 V
DCANA_IN     DC Voltage on IF Inputs                 ANA_IN1+,    1.3   1.5
                                                     ANA_IN-                         1.7   V

XTALKIF      Crosstalk Attenuation                   ANA_IN1+,    40                       dB
BWIF         3 dB Bandwidth                          ANA_IN-      10                       MHz
AGC          AGC Step Width                                                                dB
                                                                               0.85

4.6.3.8. Power Supply Rejection

Symbol       Parameter                               Pin Name     Min. Typ. Max. Unit            Test Conditions

PSRR: Rejection of Noise on AHVSUP at 1 kHz

PSRR         AGNDC                                   AGNDC              80                 dB
             From Analog Input to I2S Output         MONO_IN,
                                                     SCn_IN_s1)         70                 dB

                     From Analog Input to            MONO_IN,           70                 dB
                     SCART Output                    SCn_IN_s1)
                                                     SCn_OUT_s1)        60                 dB
                     From I2S Input to SCART Output  SCn_OUT_s1)
                     From I2S Input to MAIN or AUX   DACM_s1)           80                 dB
                     Output
1) "n" means "1" or "2"; "s" means "L" or "R"

Micronas                                                                                                               65
MSP 34x5G                                                                    PRELIMINARY DATA SHEET

4.6.3.9. Analog Performance

Symbol  Parameter                              Pin Name     Min. Typ. Max. Unit  Test Conditions
                                               MONO_IN,
Specifications for AHVSUP = 8 V                SCn_IN_s1)                        Input Level = -20 dB with
                                                                                 resp. to VAICL, fsig = 1 kHz,
SNR     Signal-to-Noise Ratio                                                    unweighted
        from Analog Input to I2S Output                                          20 Hz...16 kHz
                                                            85  88  dB
                                                                                 Input Level = -20 dB,
        from Analog Input to                   MONO_IN,     93  96  dB           fsig = 1 kHz,
        SCART Output                           SCn_IN_s1)                        unweighted
                                                                                 20 Hz...20 kHz
                                                
                                               SCn_OUT_s1)                       Input Level = -20 dB,
                                                                                 fsig = 1 kHz,
        from I2S Input to SCART Output         SCn_OUT_s1)  85  88  dB           unweighted
                                                                                 20 Hz...16 kHz
        from I2S Input to Main Output          DACM_s1)
        for Analog Volume at 0 dB                                                Input Level = -20 dB,
        for Analog Volume at -30 dB                         85  88  dB           fsig = 1 kHz,
                                                                                 unweighted
                                                            78  83  dB           20 Hz...16 kHz

THD     Total Harmonic Distortion                                                Input Level = -3 dBr with
        from Analog Input to I2S Output                                          resp. to VAICL, fsig = 1 kHz,
                                               MONO_IN,         0.01 0.03 %      unweighted
                                               SCn_IN_s1)                        20 Hz...16 kHz

        from Analog Input to                   MONO_IN,         0.01 0.03 %      Input Level = -3 dBr,
        SCART Output                           SCn_IN_s         0.01 0.03 %      fsig = 1 kHz,
                                                                                 unweighted
        from I2S Input to SCART Output                                           20 Hz...20 kHz
                                               SCn_OUT_s1)
                                                                                 Input Level = -3 dBr,
                                               SCn_OUT_s1)                       fsig = 1 kHz,
                                                                                 unweighted
        from I2S Input to Main Output          DACM_s1)         0.01 0.03 %      20 Hz...16 kHz

                                                                                 Input Level = -3 dBr,
                                                                                 fsig = 1 kHz,
                                                                                 unweighted
                                                                                 20 Hz...16 kHz

1) "n" means "1" or "2"; "s" means "L" or "R"

66                                                                               Micronas
PRELIMINARY DATA SHEET                                                           MSP 34x5G

Symbol    Parameter                            Pin Name     Min. Typ. Max. Unit  Test Conditions
                                               MONO_IN,
Specifications for AHVSUP = 5 V                SCn_IN_s1)                        Input Level = -20 dB with
                                                                                 resp. to VAICL, fsig = 1 kHz,
SNR       Signal-to-Noise Ratio                                                  unweighted
          from Analog Input to I2S Output                                        20 Hz...16 kHz
                                                            82  85        dB
                                                                                 Input Level = -20 dB,
          from Analog Input to                 MONO_IN,     90  93        dB     fsig = 1 kHz,
          SCART Output                         SCn_IN_s1)                        unweighted
                                                                                 20 Hz...20 kHz
                                                
                                               SCn_OUT_s1)                       Input Level = -20 dB,
                                                                                 fsig = 1 kHz,
          from I2S Input to SCART Output       SCn_OUT_s1)  82  85        dB     unweighted
                                                                                 20 Hz...16 kHz
          from I2S Input to Main Output        DACM_s1)
          for Analog Volume at 0 dB                                              Input Level = -20 dB,
          for Analog Volume at -30 dB                       82  85        dB     fsig = 1 kHz,
                                                                                 unweighted
                                                            75  80        dB     20 Hz...16 kHz

THD       Total Harmonic Distortion                                              Input Level = -3 dBr with
          from Analog Input to I2S Output                                        resp. to VAICL, fsig = 1 kHz,
                                               MONO_IN,         0.03 0.1  %      unweighted
                                               SCn_IN_s1)                        20 Hz...16 kHz

          from Analog Input to                 MONO_IN,             0.1   %      Input Level = -3 dBr,
          SCART Output                         SCn_IN_s                          fsig = 1 kHz,
                                                                    0.1   %      unweighted
          from I2S Input to SCART Output                                         20 Hz...20 kHz
                                               SCn_OUT_s1)
                                                                                 Input Level = -3 dBr,
                                               SCn_OUT_s1)                       fsig = 1 kHz,
                                                                                 unweighted
          from I2S Input to Main Output        DACM_s1)             0.1   %      20 Hz...16 kHz

                                                                                 Input Level = -3 dBr,
                                                                                 fsig = 1 kHz,
                                                                                 unweighted
                                                                                 20 Hz...16 kHz

1) "n" means "1" or "2"; "s" means "L" or "R"

Micronas                                                                         67
MSP 34x5G                                                       PRELIMINARY DATA SHEET

Symbol  Parameter                              Pin Name    Min. Typ. Max. Unit  Test Conditions

CROSSTALK Specifications for AHVSUP = 8 V and 5 V                               Input Level = -3 dB,
                                                                                fsig = 1 kHz, unused
XTALK   Crosstalk Attenuation                                                   analog inputs connected to
                                                                                ground by Z < 1 k
        between left and right channel within                                   unweighted
        SCART Input/Output pair (LR, RL)                                        20 Hz...20 kHz

        SCn_IN1)  SC1_OUT                                  80   dB              unweighted
                                                                                20 Hz...16 kHz
        SC1_IN or SC2_IN  I2S Output                       80   dB
                                                                                (unweighted
        SC3_IN  I2S Output                                 80   dB              20 Hz...20 kHz
                                                                                same signal source on left
        I2S Input  SC1_OUT                                 80   dB              and right disturbing
                                                                                channel, effect on each
        between left and right channel within                                   observed output channel
        Main or AUX Output pair
                                                                                (unweighted
        I2S Input  DACM                                    75   dB              20 Hz...16 kHz)
                                                                                same signal source on left
        between SCART Input/Output pairs                                        and right disturbing
                                                                                channel, effect on each
        D = disturbing program                                                  observed output channel
        O = observed program
                                                                                (unweighted
        D: MONO/SCn_IN1)  SC1_OUT                          100  dB              20 Hz...20 kHz)
        O: MONO/SCn_IN1)  SC1_OUT                                               same signal source on left
                                                                                and right disturbing
        D: MONO/SCn_IN1)  SC1_OUT or unsel.                95   dB              channel, effect on each
        O: MONO/SCn_IN1)  I2S Output                                            observed output channel
                                                                                SCART output load
        D: MONO/SCn_IN1)  SC1_OUT                          100  dB              resistance 10 k
        O: I2S Input  SC1_OUT                                                   SCART output load
                                                                                resistance 30 k
        D: MONO/SCn_IN1)  unselected                       100  dB
        O: I2S Input  SC1_OUT

        Crosstalk between Main and AUX Output pairs

        I2S Input  DACM                                    90   dB

XTALK   Crosstalk from Main or AUX Output to SCART Output
        and vice versa

        D = disturbing program
        O = observed program

        D: MONO/SCn_IN/DSP1)  SC1_OUT                      80   dB
        O: I2S Input  DACM

        D: MONO/SCn_IN/DSP1)  SC1_OUT                      85   dB
        O: I2S Input  DACM

        D: I2S Input  DACM                                 95   dB
        O: MONO/SCn_IN1)  SC1_OUT

        D: I2S Input  DACM                                 95   dB
        O: I2S Input  SC1_OUT

1) "n" means "1" or "2"; "s" means "L" or "R"

68                                                                              Micronas
PRELIMINARY DATA SHEET                                                             MSP 34x5G

4.6.3.10. Sound Standard Dependent Characteristics

Symbol    Parameter                            Pin Name     Min. Typ. Max. Unit Test Conditions

NICAM Characteristics (MSP Standard Code = 8)

dVNICAMOUT Tolerance of Output Voltage         DACM_s,      -1.5  +1.5  dB         2.12 kHz, Modulator input
                     of NICAM Baseband Signal  SC1_OUT_s1)  72          dB         level = 0 dBref
                                                                  0.1
S/NNICAM  S/N of NICAM Baseband Signal                      -1.0  1     %          NICAM: -6 dB, 1 kHz, RMS
                                                            80    +1.0  10-7       unweighted
THDNICAM  Total Harmonic Distortion + Noise                 80          dB         0 to 15 kHz, Vol = 9 dB
          of NICAM Baseband Signal                                      dB         NIC_Presc = 7Fhex
                                                                        dB         Output level 1 VRMS at
BERNICAM  NICAM: Bit Error Rate                                                    DACM_s
fRNICAM
          NICAM Frequency Response,                                                2.12 kHz, Modulator input
          20...15000 Hz                                                            level = 0 dBref

                                                                                   FM+NICAM, norm conditions

                                                                                   Modulator input
                                                                                   level = -12 dB dBref; RMS

XTALKNICAM NICAM Crosstalk Attenuation (Dual)

SEPNICAM  NICAM Channel Separation (Stereo)

FM Characteristics (MSP Standard Code = 3)

dVFMOUT   Tolerance of Output Voltage          DACM_s,      -1.5  +1.5 dB          1 FM-carrier, 50 s, 1 kHz,
          of FM Demodulated Signal             SC1_OUT_s1)  73                     40 kHz deviation; RMS

S/NFM     S/N of FM Demodulated Signal                      -1.0        dB         1 FM-carrier 5.5 MHz, 50 s,
THDFM                                                       80                     1 kHz, 40 kHz deviation;
          Total Harmonic Distortion + Noise                 50    0.1   %          RMS, unweighted
          of FM Demodulated Signal                                                 0 to 15 kHz (for S/N);
                                                                                   full input range, FM-Pres-
fRFM      FM Frequency Responses,                                 +1.0 dB          cale = 46hex, Vol = 0 dB
          20...15000 Hz                                                        dB   Output Level 1 VRMS at
                                                                              dB   DACM_s
XTALKFM   FM Crosstalk Attenuation (Dual)
                                                                                   1 FM-carrier 5.5 MHz,
SEPFM     FM Channel Separation (Stereo)                                           50 s, Modulator input
                                                                                   level = -14.6 dBref; RMS

                                                                                   2 FM-carriers 5.5/5.74 MHz,
                                                                                   50 s, 1 kHz, 40 kHz
                                                                                   deviation; Bandpass 1 kHz

                                                                                   2 FM-carriers 5.5/5.74 MHz,
                                                                                   50 s, 1 kHz, 40 kHz
                                                                                   deviation; RMS

AM Characteristics (MSP Standard Code = 9)

S/NAM(1)  S/N of AM Demodulated Signal         DACM_s,      55          dB         SIF level: 0.1-0.8 Vpp
          measurement condition: RMS/Flat SC1_OUT_s1)       45                     AM-carrier 54% at 6.5 MHz
                                                                                   Vol = 0 dB, FM/AM
S/NAM(2)  S/N of AM Demodulated Signal                      -2.5        dB         prescaler set for
          measurement condition: QP/CCIR                                           output = 0.5 VRMS at
                                                                                   Loudspeaker out;
THDAM     Total Harmonic Distortion + Noise                       0.6   %          Standard Code = 09hex
          of AM Demodulated Signal                                                 no video/chroma
                                                                                   components

fRAM      AM Frequency Response                                   +1.0 dB
          50...12000 Hz

1) "s" means "L" or "R"

Micronas                                                                                         69
MSP 34x5G                                                                       PRELIMINARY DATA SHEET

Symbol     Parameter                    Pin Name         Min. Typ. Max. Unit Test Conditions

BTSC Characteristics (MSP Standard Code = 20hex, 21hex)

S/NBTSC    S/N of BTSC Stereo Signal    DACM_s,          68                  dB     1 kHz L or R or SAP, 100%
           S/N of BTSC-SAP Signal       SC1_OUT_s1)                                 modulation, 75 s deempha-
                                                         57                  dB
                                                                                    sis, RMS unweighted 0 to 15

                                                                                    kHz

THDBTSC    THD+N of BTSC Stereo Signal                                  0.1  %      1 kHz L or R or SAP, 100%
           THD+N of BTSC SAP Signal                                                 75 s EIM2), DBX NR or
                                                                        0.5  %      MNR, RMS unweighted

                                                                                    0 to 15 kHz

fRDBX      Frequency Response of BTSC                    -1.0           1.0  dB     L or R or SAP,
fRMNR      Stereo, 50 Hz...12 kHz                                                   1%...66% EIM2), DBX NR

           Frequency Response of BTSC-                   -1.0           1.0  dB
           SAP, 50 Hz...9 kHz
                                                         -2.0           2.0  dB     L or R 5%...66% EIM2), MNR
           Frequency Response of BTSC
           Stereo, 50 Hz...12 kHz

           Frequency Response of BTSC-                   -2.0           2.0  dB     SAP, white noise, 10% Modu-
           SAP, 50 Hz...9 kHz
                                                                                    lation, MNR

XTALKBTSC  Stereo  SAP                                   76                  dB     1 kHz L or R or SAP, 100%
           SAP  Stereo
                                                         80                  dB     modulation, 75 s deempha-
                                                                                    sis, Bandpass 1 kHz

SEPDBX     Stereo Separation DBX NR                                                 L or R 1%...66% EIM2), DBX
           50 Hz...10 kHz
           50 Hz...12 kHz                                35                  dB     NR

                                                         30                  dB

SEPMNR     Stereo Separation MNR                         30                  dB     L = 300 Hz, R = 3.1 kHz

                                                                                    14% Modulation, MNR

FMpil      Pilot deviation threshold    ANA_IN1+                                    4.5 MHz carrier modulated
           Stereo off  on                                          3.2
           Stereo on  off                                          1.2  3.5  kHz    with fh = 15.734 kHz
                                                                                    SIF level = 100 mVpp
                                                                                    indication: STATUS Bit[6]
                                                                        1.5  kHz

fPilot     Pilot Frequency Range                         15.563         15.843 kHz  standard BTSC stereo signal,
                                                                                    sound carrier only

1) "s" means "L" or "R"
2) EIM refers to 75-s Equivalent Input Modulation. It is defined as the audio-signal level which results in a stated percentage modulation,
when the DBX encoding process is replaced by a 75-s preemphasis network.

70                                                                                                  Micronas
PRELIMINARY DATA SHEET                                                                                 MSP 34x5G

Symbol     Parameter                    Pin Name     Min. Typ. Max. Unit Test Conditions

BTSC Characteristics (MSP Standard Code = 20hex, 21hex)
with a minimum IF input signal level of 70 mVpp (measured without any video/chroma signal components)

S/NBTSC    S/N of BTSC Stereo Signal    DACM_s,      64         dB  1 kHz L or R or SAP, 100%
           S/N of BTSC-SAP Signal       SC1_OUT_s1)                 modulation, 75 s deempha-
                                                     55         dB
                                                                    sis, RMS unweighted 0 to 15

                                                                    kHz

THDBTSC    THD+N of BTSC Stereo Signal                     0.15 %   1 kHz L or R or SAP, 100%
           THD+N of BTSC SAP Signal                                 75 s EIM2), DBX NR or
                                                           0.8  %   MNR, RMS unweighted

                                                                    0 to 15 kHz

fRDBX      Frequency Response of BTSC                -1.0  1.0  dB  L or R or SAP,
fRMNR      Stereo, 50 Hz...12 kHz                    -1.0           1%...66% EIM2), DBX NR
                                                     -2.0
           Frequency Response of BTSC-                     1.0  dB
           SAP, 50 Hz...9 kHz
                                                           2.0  dB  L or R 5%...66% EIM2), MNR
           Frequency Response of BTSC
           Stereo, 50 Hz...12 kHz

           Frequency Response of BTSC-               -2.0  2.0  dB  SAP, white noise, 10% Modu-
           SAP, 50 Hz...9 kHz
                                                                    lation, MNR

XTALKBTSC  Stereo  SAP                               75         dB  1 kHz L or R or SAP, 100%
           SAP  Stereo
                                                     75         dB  modulation, 75 s deempha-
                                                                    sis, Bandpass 1 kHz

SEPDBX     Stereo Separation DBX NR                                 L or R 1%...66% EIM2), DBX
           50 Hz...10 kHz
           50 Hz...12 kHz                            35         dB  NR

                                                     30         dB

SEPMNR     Stereo Separation MNR                     30         dB  L = 300 Hz, R = 3.1 kHz

                                                                    14% Modulation, MNR

1) "s" means "L" or "R"
2) EIM refers to 75-s Equivalent Input Modulation. It is defined as the audio-signal level which results in a stated percentage modulation,
when the DBX encoding process is replaced by a 75-s preemphasis network.

Micronas                                                                                                                                      71
MSP 34x5G                                                                 PRELIMINARY DATA SHEET

Symbol     Parameter                         Pin Name     Min. Typ. Max. Unit Test Conditions

EIA-J Characteristics (MSP Standard Code = 30hex)

S/NEIAJ    S/N of EIA-J Stereo Signal        DACM_s,      60           dB          1 kHz L or R,
           S/N of EIA-J Sub-Channel          SC1_OUT_s1)
                                                          60           dB          100% modulation,
                                                                                   75 s deemphasis,

THDEIAJ    THD+N of EIA-J Stereo Signal                           0.2  %           RMS unweighted
           THD+N of EIA-J Sub-Channel                                              0 to 15 kHz

                                                                  0.3  %

fREIAJ     Frequency Response of EIA-J                    -1.0    1.0  dB          100% modulation,
           Stereo, 50 Hz...12 kHz
                                                                                   75 s deemphasis
           Frequency Response of EIA-J
           Sub-Channel, 50 Hz...12 kHz                    -1.0    1.0  dB

XTALKEIAJ  Main  SUB                                      66           dB          1 kHz L or R, 100%
           Sub  MAIN
                                                          80           dB          modulation, 75 s
                                                                                   deemphasis,

                                                                                   Bandpass 1 kHz

SEPEIAJ    Stereo Separation                                                       EIA-J Stereo Signal, L or R
           50 Hz...5 kHz
           50 Hz...10 kHz                                 35           dB          100% modulation

                                                          28           dB

FM-Radio Characteristics (MSP Standard Code = 40hex)

S/NUKW     S/N of FM-Radio Stereo Signal     DACM_s,      68           dB          1 kHz L or R, 100%
THDUKW                                       SC1_OUT_s1)                           modulation, 75 s
                                                          -1.0                     deemphasis, RMS
           THD+N of FM-Radio Stereo Signal                45      0.1  %           unweighted
                                                          18.844                   0 to 15 kHz
fRUKW      Frequency Response of                                  +1.0 dB
           FM-Radio Stereo                                                     dB  L or R, 1%...100%
SEPUKW     50 Hz...15 kHz                                                          modulation, 75 s
fPilot                                                            19.125 kHz       deemphasis
           Stereo Separation 50 Hz...15 kHz
                                                                                   standard FM radio
           Pilot Frequency Range             ANA_IN1+                              stereo signal

1) "s" means "L" or "R"

72                                                                                                    Micronas
PRELIMINARY DATA SHEET                                                            MSP 34x5G

5. Appendix A: Overview of TV Sound Standards
5.1. NICAM 728

Table 51: Summary of NICAM 728 sound modulation parameters

Specification           I          B/G                        L                   D/K
                        6.552 MHz  5.85 MHz                   5.85 MHz            5.85 MHz
Carrier frequency of
digital sound                                                 728 kbit/s

Transmission rate                  Differentially encoded quadrature phase shift keying (DQPSK)

Type of modulation                             by means of Roll-off filters

Spectrum shaping        1.0        0.4                        0.4                 0.4
Roll-off factor         6.0 MHz
                        FM mono    5.5 MHz                       6.5 MHz AM mono  6.5 MHz
Carrier frequency of               FM mono                    terrestrial cable   FM mono
analog sound component  10 dB
                                   13 dB                      10 dB       16 dB   13 dB
Power ratio between
vision carrier and      10 dB      7 dB                       17 dB       11 dB   China/         Poland
analog sound carrier                                                              Hungary        7 dB

Power ratio between                                                               12 dB
analog and modulated
digital sound carrier

Table 52: Summary of NICAM 728 sound coding characteristics

Characteristics                Values
Audio sampling frequency       32 kHz
Number of channels             2
Initial resolution             14 bit/sample
Companding characteristics     near instantaneous, with compression to 10 bits/sample in 32-samples (1 ms) blocks
Coding for compressed samples  2's complement
Preemphasis                    CCITT Recommendation J.17 (6.5 dB attenuation at 800 Hz)
Audio overload level           +12 dBm measured at the unity gain frequency of the preemphasis network (2 kHz)

Micronas                                                                                                 73
MSP 34x5G                                                                           PRELIMINARY DATA SHEET

5.2. A2 Systems

Table 53: Key parameters for A2 Systems of Standards B/G, D/K, and M

Characteristics                             Sound Carrier FM1                       Sound Carrier FM2

TV-Sound Standard                      B/G  D/K             M            B/G           D/K           M

Carrier frequency in MHz               5.5  6.5             4.5          5.7421875 6.2578125 4.724212
                                                                                           6.7421875
                                                                                           5.7421875

Vision/sound power difference                        13 dB                                 20 dB

Sound bandwidth                                                    40 Hz to 15 kHz

Preemphasis                                 50 s           75 s                   50 s            75 s

Frequency deviation (nom/max)               27/50 kHz     17/25 kHz       27/50 kHz            15/25 kHz

Transmission Modes

Mono transmission                                    mono                                  mono

Stereo transmission                         (L+R)/2         (L+R)/2                 R                (L-R)/2

Dual sound transmission                     language A                                 language B

Identification of Transmission Mode

Pilot carrier frequency                                                       54.6875 kHz            55.0699 kHz

Max. deviation portion                                                                     2.5 kHz

Type of modulation / modulation depth                                                  AM / 50%

Modulation frequency                                                     mono: unmodulated
                                                                         stereo: 117.5 Hz
                                                                         dual: 274.1 Hz              149.9 Hz
                                                                                                     276.0 Hz

74                                                                                                      Micronas
PRELIMINARY DATA SHEET                                                                   MSP 34x5G

5.3. BTSC-Sound System

Table 54: Key parameters for BTSC-Sound Systems

                                         Aural                          BTSC-MPX-Components
                                         Carrier

                                                  (L+R)          Pilot        (L-R)      SAP             Prof. Ch.
                                                                                                         6.5 fh
Carrier frequency                        4.5 MHz  Baseband       fh           2 fh       5 fh
(fhNTSC = 15.734 kHz)                                                                                    0.05 - 3.4
(fhPAL = 15.625 kHz)                              0.05 - 15                   0.05 - 15  0.05 - 12       150 s
                                                                              DBX        DBX             3 kHz
Sound bandwidth in kHz                                                        50 kHz1)   15 kHz
                                                                                                         3 kHz
Preemphasis                              73 kHz   75 s          5 kHz                                   FM
Max. deviation to Aural Carrier          (total)  25 kHz1)

Max. Freq. Deviation of Subcarrier                                                       10 kHz
Modulation Type
                                                                              AM         FM
1) Sum does not exceed 50 kHz due to interleaving effects

5.4. Japanese FM Stereo System (EIA-J)

Table 55: Key parameters for Japanese FM-Stereo Sound System EIA-J

                                         Aural                          EIA-J-MPX-Components
                                         Carrier
                                         FM       (L+R)                 (L-R)                  Identification
                                         4.5 MHz  Baseband
Carrier frequency (fh = 15.734 kHz)               0.05 - 15 kHz         2 fh                   3.5 fh
Sound bandwidth                          47 kHz   75 s                 0.05 - 15 kHz          -
Preemphasis                                       25 kHz
Max. deviation portion to Aural Carrier                                 75 s                  none
Max. Freq. Deviation of Subcarrier                20 s
Modulation Type                                   L+R                   20 kHz                 2 kHz
Transmitter-sided delay                           L+R
Mono transmission                                 Language A            10 kHz                 60%
Stereo transmission
Bilingual transmission                                                  FM                     AM

                                                                        0 s                   0 s

                                                                        -                      unmodulated

                                                                        L-R                    982.5 Hz

                                                                        Language B             922.5 Hz

Micronas                                                                                                       75
MSP 34x5G                                                                  PRELIMINARY DATA SHEET

5.5. FM Satellite Sound

Table 56: Key parameters for FM Satellite Sound

Carrier Frequency                Maximum       Sound Mode                  Bandwidth         Deemphasis
                                 FM Deviation
6.5 MHz                          85 kHz        Mono                        15 kHz            50 s
7.02/7.20 MHz                    50 kHz        Mono/Stereo/Bilingual       15 kHz            adaptive
7.38/7.56 MHz                    50 kHz        Mono/Stereo/Bilingual       15 kHz            adaptive
7.74/7.92 MHz                    50 kHz        Mono/Stereo/Bilingual       15 kHz            adaptive

5.6. FM-Stereo Radio

Table 57: Key parameters for FM-Stereo Radio Systems

                                 Aural                              FM-Radio-MPX-Components
                                 Carrier

                                                         (L+R)      Pilot  (L-R)             RDS/ARI
                                                                                             3 fh
Carrier frequency (fp = 19 kHz)  10.7 MHz                Baseband   fp     2 fp
Sound bandwidth in kHz                                   0.05 - 15
                                                                           0.05 - 15

Preemphasis:                                             75 s             75 s
                                                         50 s             50 s
- USA
- Europe

Max. deviation to Aural Carrier  75 kHz                  90%1)      10%    90%1)             5%
                                 (100%)

1) Sum does not exceed 90% due to interleaving effects.

76                                                                                               Micronas
PRELIMINARY DATA SHEET                                                                                           MSP 34x5G

6. Appendix B: Manual/Compatibility Mode

To adapt the modes of the STANDARD SELECT regis-
ter to individual requirements and for reasons of com-
patibility to the MSP 34x5D, the MSP 34x5G offers
an Manual/Compatibility Mode, which provides sophis-
ticated programming of the MSP 34x5G.

Using the STANDARD SELECT register generally pro-
vides a more economic way to program the
MSP 34x5G and will result in optimal behavior. There-
fore, it is not recommend to use the Manual/Com-
patibility mode. In those cases, where the
MSP 34x5D is to be substituted by the MSP 34x5G,
the tips given in Section 6.9. on page 91 have to be
obeyed by the controller software.

6.1. Demodulator Write and Read Registers for Manual/Compatibility Mode

Table 61: Demodulator Write Registers; Subaddress: 10hex; these registers are not readable!

Demodulator   Address MSP-      Description                                                                      Reset   Page
                                                                                                                 Mode
Write Registers (hex)  Version

AUTO_FM/AM 00 21       3415,    1. MODUS[0]=1 (Automatic Sound Select): Switching Level threshold of 00 00               79

                       3455     Automatic Switching between NICAM and FM/AM in case of bad NICAM

                                reception

                                2. MODUS[0]=0 (Manual Mode): Activation and configuration of Automatic
                                Switching between NICAM and FM/AM in case of bad NICAM reception

A2_Threshold  00 22    all      A2 Stereo Identification Threshold                                               00 19hex 81
                                Carrier-Mute Threshold
CM_Threshold 00 24     all      SIF-input selection, configuration of AGC, and Carrier-Mute Function             00 2Ahex 81

AD_CV         00 BB    all                                                                                       00 00   82

MODE_REG      00 83    3415,    Controlling of MSP-Demodulator and Interface options. As soon as this 00 00              83

                       3455     register is applied, the MSP 34x5G works in the MSP 34x5D compatibility

                                mode.

                                Warning: In this mode, BTSC, EIA-J, and FM-Radio are disabled. Only
                                MSP 34x5D features are available; the use of MODUS and STATUS register
                                is not allowed.

                                The MSP 34x5G is reset to the normal mode by first programming the
                                MODUS register followed by transmitting a valid standard code to the
                                STANDARD SELECTION register.

FIR1          00 01             FIR1-filter coefficients channel 1 (6  8 bit)                                    00 00   85
FIR2          00 05             FIR2-filter coefficients channel 2 (6  8 bit), + 3  8 bit offset (total 72 bit)

DCO1_LO       00 93             Increment channel 1 Low Part                                                     00 00   85
DCO1_HI       00 9B             Increment channel 1 High Part

DCO2_LO       00 A3             Increment channel 2 Low Part
DCO2_HI       00 AB             Increment channel 2 High Part

Note: All registers except AUTO_FM/AM, A2_Threshold, and CM_Threshold are initialized during STANDARD SELECTION and are
automatically updated when Automatic Sound Select (MODUS[0]=1) is on.

Micronas                                                                                                                      77
MSP 34x5G                                                                              PRELIMINARY DATA SHEET

Table 62: Demodulator Read Registers; Subaddress: 11hex; these registers are not writable!

Demodulator     Address MSP-            Description                                                                  Page
Read Registers
C_AD_BITS       (hex)          Version  NICAM-Sync bit, NICAM-C-Bits, and three LSBs of additional data bits         87
ADD_BITS                                NICAM: bit [10:3] of additional data bits                                    87
CIB_BITS        00 23          3415,    NICAM: CIB1 and CIB2 control bits                                            87
ERROR_RATE      00 38          3455     NICAM error rate, updated with 182 ms                                        88
PLL_CAPS                                Not for customer use.                                                        88
AGC_GAIN        00 3E                   Not for customer use.                                                        88

                00 57

                02 1F

                02 1E

6.2. DSP Write and Read Registers for Manual/Compatibility Mode

Table 63: DSP-Write Registers; Subaddress: 12hex, all registers are readable as well

Write Register                          Address Bits   Operational Modes and Adjustable Range                 Reset  Page
                                        (hex)                                                                 Mode
Volume SCART1 channel: Ctrl. mode                      [Linear mode / logarithmic mode]                       00hex  89
FM Fixed Deemphasis                     00 07  [7:0]   [50 s, 75 s, J17, OFF]                               50 s  89
FM Adaptive Deemphasis                                 [OFF, WP1]                                             OFF    89
Identification Mode                     00 0F  [15:8]  [B/G, M]                                               B/G    90
FM DC Notch                                            [ON, OFF]                                              ON     90
                                               [7:0]

                                        00 15  [7:0]

                                        00 17  [7:0]

Table 64: DSP Read Registers; Subaddress: 13hex, all registers are not writable

Additional Read                         Address Bits   Output Range                                                  Page
Registers                               (hex)                                                                        90
                                                       [80hex ... 7Fhex]                                             90
Stereo detection register for           00 18  [15:8]  [8000hex ... 7FFFhex]  8 bit two's complement                 90
A2 Stereo Systems                                      [8000hex ... 7FFFhex]
                                        00 1B  [15:0]                         16 bit two's complement
DC level readout FM1/Ch2-L              00 1C  [15:0]                         16 bit two's complement

DC level readout FM2/Ch1-R

78                                                                                                                   Micronas
PRELIMINARY DATA SHEET                                                             MSP 34x5G

6.3. Manual/Compatibility Mode:                             6.3.1.1. Function in Automatic Sound Select Mode
      Description of Demodulator Write Registers
                                                            The Automatic Sound Select feature (MODUS[0]=1)
6.3.1. Automatic Switching between NICAM and                includes the procedure mentioned above. By default, the
        Analog Sound                                        internal ERROR_RATE threshold is set to 700dec. i.e.:
                                                             NICAM  analog Sound if ERROR_RATE > 700
In case of bad NICAM reception or loss of the                analog Sound  NICAM if ERROR_RATE < 700/2
NICAM-carrier, the MSP 34x5G offers an Automatic
Switching (fall back) to the analog sound (FM/AM-           The ERROR_RATE value of 700 corresponds to a
mono), without the necessity for the controller of reading  BER of approximately 5.46*10-3 /s.
and evaluating any parameters. If a proper NICAM sig-
nal returns, switching back to this source is performed     Individual configuration of the threshold can be done
automatically as well. The feature evaluates the NICAM      using Table 65. However, the internal setting used by
ERROR_RATE and switches, if necessary, all output           the standard selection is recommended.
channels which are assigned to the NICAM-source, to
the analog source, and vice versa.                          The optimum NICAM sound can be assigned to the
                                                            MSP output channels by selecting one of the "Stereo
An appropriate hysteresis algorithm avoids oscillating      or A/B", "Stereo or A", or "Stereo or B" source chan-
effects (see Fig. 61). STATUS[9] and C_AD_BITS[11]         nels
(Addr: 0023 hex) provide information about the actual
NICAM-FM/AM-status.                                         6.3.1.2. Function in Manual Mode

Selected Sound                                              If the manual mode (MODUS[0]=0) is required, the
                                                            activation and configuration of the Automatic Switching
NICAM                                                       feature has to be done as described in Table 66.
                                                            Note, that the channel matrix of the corresponding out-
analog                               ERROR_RATE             put-channels must be set according to the
sound                                                       NICAM-mode and need not to be changed in the FM/
          threshold/2  threshold                            AM-fallback case.

Fig. 61: Hysteresis for Automatic Switching                Example:
                                                            Required threshold = 500: bits[10:1] = 00 1111 1010

Table 65: Coding of Automatic NICAM/Analog Sound Switching;
               Automatic Sound Select is on (MODUS[0] = 1)

Mode Description                     AUTO_FM [11:0]              ERROR_RATE- Source Select:
                                     Addr. = 00 21hex            Threshold/dec Input at NICAM Path1)

1         Automatic Switching with   bit[11:0] = 0               700               NICAM or FM/AM,
Default   internal threshold                                                       depending on
                                     bit[11] = 0                 set by customer;  ERROR_RATE
2         Automatic Switching with   bit[10:1] = 25...1000       recommended
          external threshold                                     range: 50...2000
          (Customizing of Automatic               = threshold/2
          Sound Select)              bit[0] = 1

3         Forced Analog Mono         bit[11] = 1                                   always FM/AM
                                     bit[10:1] = ignored
                                     bit[0] = 1

1) The NICAM path may be assigned to "Stereo or A/B", "Stereo or A", or "Stereo or B" source channels
   (see Table 21 on page 11).

Micronas                                                                                               79
MSP 34x5G                                                                 PRELIMINARY DATA SHEET

Table 66: Coding of Automatic NICAM/Analog Sound Switching;
               Automatic Sound Select is off (MODUS[0] = 0)

Mode    Description                     AUTO_FM [11:0]              ERROR_RATE- Source Select:
0                                       Addr. = 00 21hex            Threshold/dec Input at NICAM Path
reset   Forced NICAM
status  (Automatic Switching disabled)  bit[11] = 0                 none              always NICAM; Mute in
1                                       bit[10:1] = 0                                 case of no NICAM available
        Automatic Switching with        bit[0] = 0
2       internal threshold                                          700               NICAM or FM/AM,
        (Default, if Automatic Sound    bit[11] = 0
3       Select is on)                   bit[10:1] = 0                                 depending on
                                        bit[0] = 1
        Automatic Switching with                                                      ERROR_RATE
        external threshold              bit[11] = 0
        (Customizing of Automatic       bit[10:1] = 25...1000       set by customer;
        Sound Select)                                               recommended
                                                     = threshold/2  range: 50...2000
        Forced Analog Mono              bit[0] = 1
        (Automatic Switching disabled)                              none              always FM/AM
                                        bit[11] = 1
                                        bit[10:1] = 0
                                        bit[0] = 1

80                                                                                                  Micronas
PRELIMINARY DATA SHEET                                                              MSP 34x5G

6.3.2. A2 Threshold

The threshold between Stereo/Bilingual and Mono
Identification for the A2 Standard has been made pro-
grammable according to the user's preferences. An
internal hysteresis ensures robustness and stability.

Table 67: Write Register on I2C Subaddress 10hex : A2 Threshold

Register          Function                                                                  Name
Address
                  A2 THRESHOLD Register                                                     A2_THRESH
THRESHOLDS

00 22hex (write)

                  Defines threshold of all A2 and EIA_J standards for Stereo and Bilingual
                  detection

                  bit[15:0]  07F0hex  force Mono Identification
                             ...      default setting after reset
                                      minimum Threshold for stable detection
                             0190hex
                             ...

                             00A0hex

                  recommended range : 00A0hex...03C0hex

6.3.3. Carrier-Mute Threshold

The Carrier-Mute threshold has been made program-
mable according to the user's preferences. An internal
hysteresis ensures stable behavior.

Table 68: Write Register on I2C Subaddress 10hex : Carrier-Mute Threshold

Register          Function                                                                  Name
Address                                                                                     CM_THRESH
                  Carrier-Mute THRESHOLD Register
THRESHOLDS

00 24hex (write)

                  Defines threshold for the carrier mute feature

                  bit[15:0]  0000hex  Carrier-Mute always ON (both channels muted)
                             ...
                                      default setting after reset
                             002Ahex
                             ...      Carrier-Mute always OFF
                                      (both channels forced on)
                             07FFhex

                  recommended range : 0014hex...0050hex

Micronas                                                                                               81
MSP 34x5G                                                                                   PRELIMINARY DATA SHEET

6.3.4. Register AD_CV

The use of this register is no longer recommended.
Use it only in cases where compatibility to the
MSP 34x5D is required. Using the STANDARD
SELECTION register together with the MODUS regis-
ter provides a more economic way to program the
MSP 34x5G

Table 69: AD_CV Register; reset status: all bits are "0"

                                          AD_CV                                          Automatic setting by
                                         (00 BBhex)                                      STANDARD SELECT Register

Bit             Function                                      Settings                   2-8, 0A-51hex 9
                                                              must be set to 0
[0]             not used                                                                 0       0

[1:6]           Reference level in case of Automatic Gain                                101000  100011

                Control = on (see Table 610). Constant gain

                factor when Automatic Gain Control = off

                (see Table 611).

[7]             Determination of Automatic Gain or            0 = constant gain          1       1

                Constant Gain                                 1 = automatic gain

[8]             Selection of Sound IF source                  0 = ANA_IN1+               X       X

                (identical to MODUS[8])

[9]             MSP-Carrier-Mute Feature                      0 = off: no mute           1       1

                                                              1 = on: mute as de-

                                                              scribed in Section 2.2.2.

[10:15]         not used                                      must be set to 0           0       0

X: not affected while choosing the TV sound standard by means of the STANDARD SELECT Register

Note: This register is initialized during STANDARD SELECTION and is automatically updated when Automatic
Sound Select (MODUS[0]=1) is on.

Table 610: Reference values for active AGC (AD_CV[7] = 1)

Application     Input Signal Contains                     AD_CV [6:1]  AD_CV [6:1]       Range of Input Signal
                                                          Ref. Value   in decimal        at pin ANA_IN1+

Terrestrial TV

- Dual Carrier FM 2 FM Carriers                           101000       40                0.10 - 3 Vpp1)
                                                                                         0.10 - 3 Vpp1)
- NICAM/FM      1 FM and 1 NICAM Carrier                  101000       40                0.10 - 1.4 Vpp
                                                                                         (recommended: 0.10 - 0.8 Vpp)
- NICAM/AM      1 AM and 1 NICAM Carrier 100011                        35                0.05 - 1.0 Vpp

- NICAM only    1 NICAM Carrier only                      010100       20                0.10 - 3 Vpp1)

SAT             1 or more FM Carriers                     100011       35

ADR             FM and ADR carriers                       see DRP 3510A data sheet

1) For signals above 1.4 Vpp, the minimum gain of 3 dB is switched, and overflow of the A/D converter may result. Due to the
   robustness of the internal processing, the IC works up to and even more than 3 Vpp, if norm conditions of FM/NICAM or
   FM1/FM2 ratio are supposed. In this overflow case, a loss of FM-S/N-ratio of about 10 dB may appear.

82                                                                                                              Micronas
PRELIMINARY DATA SHEET                                                               MSP 34x5G

Table 611: AD_CV parameters for constant input gain (AD_CV[7]=0)

Step      AD_CV [6:1]    Gain                         Input Level at pin ANA_IN1+ and ANA_IN2+
          Constant Gain

0         000000         3.00 dB                      maximum input level: 3 Vpp (FM) or 1 Vpp (NICAM)1)

1         000001         3.85 dB

2         000010         4.70 dB

3         000011         5.55 dB

4         000100         6.40 dB

5         000101         7.25 dB

6         000110         8.10 dB

7         000111         8.95 dB

8         001000         9.80 dB

9         001001         10.65 dB

10        001010         11.50 dB

11        001011         12.35 dB

12        001100         13.20 dB

13        001101         14.05 dB

14        001110         14.90 dB

15        001111         15.75 dB

16        010000         16.60 dB

17        010001         17.45 dB

18        010010         18.30 dB

19        010011         19.15 dB

20        010100         20.00 dB                     maximum input level: 0.14 Vpp

1) For signals above 1.4 Vpp, the minimum gain of 3 dB is switched, and overflow of the A/D converter may result. Due to the
   robustness of the internal processing, the IC works up to and even more than 3 Vpp, if norm conditions of FM/NICAM or
   FM1/FM2 ratio are supposed. In this overflow case, a loss of FM-S/N-ratio of about 10 dB may appear.

6.3.5. Register MODE_REG

Note: The use of this register is no longer recom-
mended. It should be used only in cases where soft-
ware compatibility to the MSP 34x5D is required.
Using the STANDARD SELECTION register together
with the MODUS register provides a more economic
way to program the MSP 34x5G.

As soon as this register is applied, the MSP 34x5G
works in the MSP 34x5D Manual/Compatibility
Mode. In this mode, BTSC, EIA-J, and FM-Radio are
disabled. Only MSP 34x5D features are available; the
use of MODUS and STATUS register is not allowed.
The MSP 34x5G is reset to the normal mode by first
programming the MODUS register, followed by trans-
mitting a valid standard code to the STANDARD
SELECTION register.

The register `MODE_REG' contains the control bits
determining the operation mode of the MSP 34x5G in
the MSP 34x5D Manual/Compatibility Mode; Table 6
12 explains all bit positions.

Micronas                                                                                                  83
MSP 34x5G                                                                PRELIMINARY DATA SHEET

Table 612: Control word `MODE_REG'; reset status: all bits are "0"

                   MODE_REG 00 83hex                                     Automatic setting by
                                                                         STANDARD SELECT Register

Bit   Function     Comment                  Definition                   2-5  8,A,B  9

[0]   not used                              0 : must be used             0    0      0

[1]   DCTR_TRI     Digital control out      0 : active                   X    X      X
                   0/1 tri-state            1 : tri-state

[2]   I2S_TRI      I2S outputs tri-state    0 : active                   X    X      X
                   (I2S_CL, I2S_WS,         1 : tri-state
                   I2S_DA_OUT)

[3]   I2S Mode1)   Master/Slave mode        0 : Master                   X    X      X
                   of the I2S bus           1 : Slave

[4]   I2S_WS Mode  WS due to the Sony or    0 : Sony                     X    X      X

                   Philips-Format           1 : Philips

[5]   not used                              1 : recommended              X    X      X

[6]   NICAM1)      Mode of MSP-Ch1          0 : FM                       0    1      1
                                            1 : Nicam

[7]   not used                              0 : must be used             0    0      0

[8]   FM AM        Mode of MSP-Ch2          0 : FM                       0    0      1
                                            1 : AM

[9]   HDEV         High Deviation Mode      0 : normal                   0    0      0
                   (channel matrix must be  1 : high deviation mode
                   sound A)

[11:10] not used                            0 : must be used             0    0      0

[12]  MSP-Ch1 Gain see also Table 614      0 : Gain = 6 dB              0    0      0
                                            1 : Gain = 0 dB

[13]  FIR1-Filter  see also Table 614      0 : use FIR1                 1    0      0
                                            1 : use FIR2
      Coeff. Set

[14]  ADR          Mode of MSP-Ch1/         0 : normal mode/tri-state    0    0      0
                   ADR-Interface            1 : ADR-mode/active

[15]  AM-Gain      Gain for AM              0 : 0 dB (default. of MSPB)  1    1      1
                   Demodulation             1 : 12 dB (recommended)

1) NICAM and I2S-Master mode are not allowed simultaneously              X: not affected by
                                                                         STANDARD SELECT register

84                                                                                   Micronas
PRELIMINARY DATA SHEET                                      MSP 34x5G

Table 613: Loading sequence for FIR-coefficients           The loading sequences must be obeyed. To change a
                                                            coefficient set, the complete block FIR1 or FIR2 must
FIR1 00 01hex (MSP-Ch1: NICAM/FM2)                          be transmitted.

No. Symbol Name         Bits Value                          Note: For compatibility with MSP 3415B, IMREG1 and
                                                            IMREG2 have to be transmitted. The value for
1 NICAM/FM2_Coeff. (5) 8                                    IMREG1 and IMREG2 is 004. Due to the partitioning to
                                                            8-bit units, the values 04hex, 40hex, and 00hex arise.
2 NICAM/FM2_Coeff. (4) 8
                                                            6.3.7. DCO-Registers
3 NICAM/FM2_Coeff. (3) 8         see Table 614
4 NICAM/FM2_Coeff. (2) 8                                    Note: The use of this register is no longer recom-
                                                            mended. It should be used only in cases where soft-
5 NICAM/FM2_Coeff. (1) 8                                    ware compatibility to the MSP 34x5D is required.
                                                            Using the STANDARD SELECTION register together
6 NICAM/FM2_Coeff. (0) 8                                    with the MODUS register provides a more economic
                                                            way to program the MSP 34x5G.
FIR2 00 05hex (MSP-Ch2: FM1/AM)
                                                            When selecting a TV-sound standard by means of the
No. Symbol Name         Bits Value                          STANDARD SELECT register, all frequency tuning is
                                                            performed automatically.
1 IMREG1                8        04hex
                                                            IF manual setting of the tuning frequency is required, a
2 IMREG1 / IMREG2       8        40hex                      set of 24-bit registers determining the mixing frequen-
                                                            cies of the quadrature mixers can be written manually
3 IMREG2                8        00hex                      into the IC. In Table 615, some examples of DCO reg-
                                                            isters are listed. It is necessary to divide them up into
4 FM/AM_Coef (5)        8                                   low part and high part. The formula for the calculation
                                                            of the registers for any chosen IF-Frequency is as fol-
5 FM/AM_Coef (4)        8                                   lows:

6 FM/AM_Coef (3)        8                                   INCRdec = int(f/fs  224)
7 FM/AM_Coef (2)                   see Table 614
                                                            with: int = integer function
                        8                                           f = IF-frequency in MHz
                                                                    fS = sampling frequency (18.432 MHz)
8 FM/AM_Coef (1)        8
                                                            Conversion of INCR into hex-format and separation of
9 FM/AM_Coef (0)        8                                   the 12-bit low and high parts lead to the required regis-
                                                            ter values (DCO1_HI or _LO for MSP-Ch1, DCO2_HI
6.3.6. FIR-Parameter, Registers FIR1 and FIR2               or LO for MSP-Ch2).

Note: The use of this register is no longer recom-
mended. Use it only in cases where software compati-
bility to the MSP 34x5D is required. Using the STAN-
DARD SELECTION register together with the MODUS
register provides a more economic way to program the
MSP 34x5G.

Data shaping and/or FM/AM bandwidth limitation is
performed by a pair of linear phase Finite Impulse
Response filters (FIR-filter). The filter coefficients are
programmable and either are configured automatically
by the STANDARD SELECT register or written manu-
ally by the control processor via the control bus. Two
not necessarily different sets of coefficients are
required: one for MSP-Ch1 (NICAM or FM2) and one
for MSP-Ch2 (FM1 = FM-mono). In Table 614 several
coefficient sets are proposed.

To load the FIR-filters, the following data values are to
be transferred 8 bits at a time embedded
LSB-bound in a 16-bit word.

Micronas                                                    85
MSP 34x5G                                                                         PRELIMINARY DATA SHEET

Table 614: 8-bit FIR-coefficients (decimal integer) for MSP 34x0D; reset status: all coefficients are "0"

Coefficients for FIR1 00 01hex and FIR2 00 05hex

                          Terrestrial TV Standards          FM - Satellite
                                                            FIR filter corresponds to a
                                                            band-pass with a band-               B
                                                            width of B = 130 to 500 kHz          fc frequency

           B/G-, D/K-           I-           L-       B/G-, D/K-, 130 180 200 280 380 500 Auto-
           NICAM-FM       NICAM-FM     NICAM-AM       M-Dual FM kHz kHz kHz kHz kHz kHz search

Coef(i)    FIR1 FIR2 FIR1 FIR2 FIR1 FIR2              FIR2  FIR2 FIR2 FIR2 FIR2 FIR2 FIR2 FIR2

0          -2          3  2         3  -2         -4  3     73      9          3         -8  -1        -1      -1

1          -8      18     4      18    -8 -12         18    53      18  18               -8  -9        -1      -1

2          -10     27     -6     27 -10           -9  27    64      28  27               4 -16         -8      -8

3          10      48     -4     48    10         23  48    119     47  48               36  5              2  2

4          50      66     40     66    50         79  66    101     55  66               78  65        59      59

5          86      72     94     72    86 126         72    127     64  72 107 123 126 126

Mode-           0             0             0         0          1  1          1         1   1              1  0

REG[12]

Mode-           0             0             0         1          1  1          1         1   1              1  0

REG[13]

For compatibility, except for the FIR2-AM and the Autosearch-sets, the FIR-filter programming as used for the MSP 3415B is also possible.

Table 615: DCO registers for the MSP 34x5G; reset status: DCO_HI/LO = "0000"

                   DCO1_LO 00 93hex, DCO1_HI 00 9Bhex; DCO2_LO 00 A3hex, DCO2_HI 00 ABhex

Freq. MHz          DCO_HI/hex          DCO_LO/hex     Freq. MHz         DCO_HI/hex               DCO_LO/hex

4.5                03E8                000

5.04               0460                0000           5.76              0500                     0000
5.5                                                                     0514                     0000
5.58               04C6                038E           5.85              0528                     0000
5.7421875
                   04D8                0000           5.94
6.0
6.2                04FC                00AA
6.5
6.552              0535                0555           6.6               05BA                     0AAA
                                                                        05C5                     0C71
7.02               0561                0C71           6.65              05E7                     01C7

7.38               05A4                071C           6.8

                   05B0                0000

                   0618                0000           7.2               0640                     0000

                   0668                0000           7.56              0690                     0000

86                                                                                                             Micronas
PRELIMINARY DATA SHEET                                                                MSP 34x5G

6.4. Manual/Compatibility Mode:                          Table 616: NICAM operation modes as defined by
      Description of Demodulator Read Registers          the EBU NICAM 728 specification

Note: The use of these register is no longer recom-        C4 C3 C2 C1 Operation Mode
mended. It should be used only in cases where soft-
ware compatibility to the MSP 34x5D is required.           0 0 0 0 Stereo sound (NICAMA/B),
Using the STANDARD SELECTION register together                                             independent mono sound (FM1)
with the STATUS register provides a more economic
way to program the MSP 34x5G and to retrieve infor-        0 0 0 1 Two independent mono signals
mation from the IC.                                                                        (NICAMA, FM1)

All registers except C_AD_BITs are 8 bit wide. They        0 0 1 0 Three independent mono channels
can be read out of the RAM of the MSP 34x5G if the                                         (NICAMA, NICAMB, FM1)
MSP 34x5D compatibility mode is required.
                                                           0 0 1 1 Data transmission only; no audio
All transmissions take place in 16-bit words. The valid
8-bit data are the 8 LSBs of the received data word.       1 0 0 0 Stereo sound (NICAMA/B), FM1
                                                                                           carries same channel
If the Automatic Sound Select feature is not used, the
NICAM or FM-identification parameters must be read         1 0 0 1 One mono signal (NICAMA). FM1
and evaluated by the controller in order to enable                                         carries same channel as NICAMA
appropriate switching of the channel select matrix of
the baseband processing part. The FM-identification        1 0 1 0 Two independent mono channels
registers are described in Section 6.6.1. To handle the                                    (NICAMA, NICAMB). FM1 carries
NICAM-sound and to observe the NICAM-quality, at                                           same channel as NICAMA
least the registers C_AD_BITS and ERROR_RATE
must be read and evaluated by the controller. Addi-        1 0 1 1 Data transmission only; no audio
tional data bits and CIB bits, if supplied by the NICAM
transmitter, can be obtained by reading the registers      x 1 x x Unimplemented sound coding
ADD_BITS and CIB_BITS.                                                                     option (not yet defined by EBU
                                                                                           NICAM 728 specification)
6.4.1. NICAM Mode Control/Additional Data Bits
        Register                                           AUTO_FM: monitor bit for the AUTO_FM Status:
                                                           0: NICAM source is NICAM
                                                           1: NICAM source is FM

                                                         Note: It is no longer necessary to read out and evalu-
                                                         ate the C_AD_BITS. All evaluation is performed in the
                                                         MSP and indicated in the STATUS register.

NICAM operation mode control bits and A[2:0] of the      6.4.2. Additional Data Bits Register
additional data bits.

Format:            C_AD_BITS 00 23hex        LSB         Contains the remaining 8 of the 11 additional data bits.
  MSB                                                    The additional data bits are not yet defined by the
            765432                      10               NICAM 728 system.
  11 ...   A[2] A[1] A[0] C4 C3 C2     C1 S
                                                         Format:
Auto ...                                                  MSB          ADD_BITS 00 38hex                  LSB
_FM

                                                         7        6  5  4          3       2   1           0

Important: "S" = bit[0] indicates correct NICAM-syn-     A[10] A[9] A[8] A[7] A[6] A[5] A[4] A[3]
chronization (S = 1). If S = 0, the MSP 3415/3455G
has not yet synchronized correctly to frame and          6.4.3. CIB Bits Register
sequence, or has lost synchronization. The remaining
read registers are therefore not valid. The MSP mutes    Cib bits 1 and 2 (see NICAM 728 specifications).
the NICAM output automatically and tries to synchro-
nize again as long as MODE_REG[6] is set.                Format:
                                                           MSB
The operation mode is coded by C4-C1 as shown in
Table 616.

                                                                        CIB_BITS 00 3Ehex                  LSB

                                                         7        6  5  4          3       2   1           0

                                                         x        x  x  x          x       x   CIB1 CIB2

Micronas                                                                                                      87
MSP 34x5G                                                    PRELIMINARY DATA SHEET

6.4.4. NICAM Error Rate Register                             6.4.7. Automatic Search Function for FM-Carrier
                                                                     Detection in Satellite Mode
ERROR_RATE          00 57hex
Error free          0000hex                                  The AM demodulation ability of the MSP 3415G and
maximum error rate  07FFhex                                  MSP 3455G offers the possibility to calculate the "field
                                                             strength" of the momentarily selected FM carrier,
Average error rate of the NICAM reception in a time          which can be read out by the controller. In SAT receiv-
interval of 182 ms, which should be close to 0. The ini-     ers, this feature can be used to make automatic FM
tial and maximum value of ERROR_RATE is 2047.                carrier search possible.
This value is also active if the NICAM bit of
MODE_REG is not set. Since the value is achieved by          For this, the MSP has to be switched to AM-mode
filtering, a certain transition time (approx. 0.5 sec) is    (MODE_REG[8]), FM-Prescale must be set to
unavoidable. Acceptable audio may have error rates           7Fhex= +127dec, and the FM DC notch (see
up to a value of 700 int. Individual evaluation of this      Section 6.5.7.) must be switched off. The sound-IF fre-
value by the controller and an appropriate threshold         quency range must now be "scanned" in the
may define the fallback mode from NICAM to FM/               MSP-channel 2 by means of the programmable
AM-mono in case of poor NICAM reception.                     quadrature mixer with an appropriate incremental fre-
                                                             quency (i.e. 10 kHz). After each incrementation, a field
The bit error rate per second (BER) can be calculated        strength value is available at the quasi-peak detector
by means of the following formula:                           output (quasi-peak detector source must be set to
                                                             FM), which must be examined for relative maxima by
BER= ERROR_RATE * 12.3*10-6 /s                               the controller. This results in either continuing search
                                                             or switching the MSP back to FM demodulation mode.
6.4.5. PLL_CAPS Readback Register
                                                             During the search process, the FIR2 must be loaded
It is possible to read out the actual setting of the         with the coefficient set "AUTOSEARCH", which
PLL_CAPS. In standard applications, this register is         enables small bandwidth, resulting in appropriate field
not of interest for the customer.                            strength characteristics. The absolute field strength
                                                             value (can be read out of "quasi peak detector output
PLL_CAPS            02 1Fhex L     FFhex                     FM1") also gives information on whether a main FM
minimum frequency   1111 1111      56hex                     carrier or a subcarrier was detected; and as a practical
nominal frequency   0101 0110                                consequence, the FM bandwidth (FIR1/2) and the
                    RESET          00hex                     deemphasis (50 s or adaptive) can be switched
maximum frequency   0000 0000                                accordingly.
PLL_CAPS            02 1Fhex H
PLL open            xxxx xxx0                                Due to the fact that a constant demodulation frequency
PLL closed          xxxx xxx1                                offset of a few kHz, leads to a DC level in the demodu-
                                                             lated signal, further fine tuning of the found carrier can
                                                             be achieved by evaluating the "DC Level Readout
                                                             FM1". Therefore, the FM DC Notch must be switched
                                                             on, and the demodulator part must be switched back to
                                                             FM-demodulation mode.

                                                             For a detailed description of the automatic search
                                                             function, please refer to the corresponding MSP Win-
                                                             dows software.

6.4.6. AGC_GAIN Readback Register

It is possible to read out the actual setting of

AGC_GAIN in Automatic Gain Mode. In standard

applications, this register is not of interest for the cus-

tomer  .

AGC_GAIN            02 1Ehex       14hex
                    0001 0100      00hex
max. amplification
(20 dB)             0000 0000

min. amplification
(3 dB)

88                                                           Micronas
PRELIMINARY DATA SHEET                                                                    MSP 34x5G

6.5. Manual/Compatibility Mode:                            6.5.2. Volume Modes of SCART1 Output
      Description of DSP Write Registers
                                                           Volume Mode SCART1             00 07hex   [3:0]
6.5.1. Additional Channel Matrix Modes                     linear                                    0hex
                                                                                          0000
Loudspeaker Matrix  00 08hex              L                logarithmic                    RESET      1hex
SCART1 Matrix       00 0Ahex              L
I2S Matrix          00 0Bhex              L                                               0001
Quasi-Peak          00 0Chex              L
Detector Matrix                                            Linear Mode                    00 07hex   H
SUM/DIFF            0100 0000             40hex                                           0000 0000  00hex
AB_XCHANGE          0101 0000             50hex            Volume SCART1                  RESET      40hex
PHASE_CHANGE_B      0110 0000             60hex                                           0100 0000
PHASE_CHANGE_A      0111 0000             70hex            OFF                                       7Fhex
A_ONLY              1000 0000             80hex                                           0111 1111
B_ONLY              1001 0000             90hex            0 dB gain
                                                           (digital full scale (FS) to 2
                                                           VRMS output)
                                                           +6 dB gain (-6 dBFS to 2
                                                           VRMS output)

                                                           6.5.3. FM Fixed Deemphasis

This table shows more modes for the channel matrix         FM Deemphasis                  00 0Fhex   H
registers.                                                 50 s                          0000 0000  00hex
                                                                                          RESET
The sum/difference mode can be used together with          75 s                                     01hex
the quasi-peak detector to determine the sound mate-       J17                            0000 0001  04hex
rial mode. If the difference signal on channel B (right)   OFF                                       3Fhex
is near to zero, and the sum signal on channel A (left)                                   0000 0100
is high, the incoming audio signal is mono. If there is a                                 0011 1111
significant level on the difference signal, the incoming
audio is stereo.

                                                           Note: This register is initialized during STANDARD
                                                           SELECTION and is automatically updated when Auto-
                                                           matic Sound Select (MODUS[0]=1) is on.

                                                           6.5.4. FM Adaptive Deemphasis

                                                           FM Adaptive                    00 0Fhex   L
                                                           Deemphasis WP1                            00hex
                                                           OFF                            0000 0000  3Fhex
                                                                                          RESET
                                                           WP1                            0011 1111

                                                           Note: This register is initialized during STANDARD
                                                           SELECTION and is automatically updated when Auto-
                                                           matic Sound Select (MODUS[0]=1) is on.

                                                           6.5.5. NICAM Deemphasis

                                                           A J17 Deemphasis is always applied to the NICAM sig-
                                                           nal. It is not switchable.

Micronas                                                                                                    89
MSP 34x5G                                                                   PRELIMINARY DATA SHEET

6.5.6. Identification Mode for A2 Stereo Systems          6.6. Manual/Compatibility Mode:
                                                                Description of DSP Read Registers
Identification Mode    00 15hex   L
                       0000 0000  00hex                   All readable registers are 16-bit wide. Transmissions
Standard B/G           RESET      01hex                   via I2C bus have to take place in 16-bit words. Some of
(German Stereo)        0000 0001  3Fhex                   the defined 16-bit words are divided into low and high
                                                          byte, thus holding two different control entities.
Standard M             0011 1111
(Korean Stereo)                                           These registers are not writable.

Reset of Ident-Filter

To shorten the response time of the identification algo-  6.6.1. Stereo Detection Register
rithm after a program change between two FM-Stereo                for A2 Stereo Systems
capable programs, the reset of the ident-filter can be
applied.                                                  Stereo Detection          00 18hex  H
                                                          Register
Sequence:                                                 Stereo Mode               Reading
                                                                                    (two's complement)
1. Program change                                         MONO
                                                          STEREO                    near zero
2. Reset ident-filter
                                                          BILINGUAL                 positive value (ideal
3. Set identification mode back to standard B/G or M                                reception: 7Fhex)

4. Wait approx. 500 ms                                                              negative value (ideal
                                                                                    reception: 80hex)
5. Read stereo detection register
                                                          Note: It is no longer necessary to read out and evalu-
Note: This register is initialized during STANDARD        ate the A2 identification level. All evaluation is per-
SELECTION and is automatically updated when Auto-         formed in the MSP and indicated in the STATUS regis-
matic Sound Select (MODUS[0]=1) is on.                    ter.

6.5.7. FM DC Notch                                        6.6.2. DC Level Register

The DC compensation filter (FM DC Notch) for FM           DC Level Readout          00 1Bhex  H+L
input can be switched off. This is used to speed up the   FM1 (MSP-Ch2)
automatic search function (see Section 6.4.7.). In nor-
mal FM-mode, the FM DC Notch should be switched           DC Level Readout
on.                                                       FM2 (MSP-Ch1)

                                                          DC Level                  00 1Chex  H+L

FM DC Notch            00 17hex   L                                                 [8000hex ... 7FFFhex]
ON                                00hex                                             values are 16 bit two's
                       0000 0000                                                    complement
OFF                    Reset      3Fhex

                       0011 1111

                                                          The DC level register measures the DC component of
                                                          the incoming FM signals (FM1 and FM2). This can be
                                                          used for seek functions in satellite receivers and for IF
                                                          FM frequencies fine tuning. A too low demodulation
                                                          frequency (DCO) results in a positive DC-Level and
                                                          vice versa. For further processing, the DC content of
                                                          the demodulated FM signals is suppressed. The time
                                                          constant , defining the transition time of the DC Level
                                                          Register, is approximately 28 ms.

90                                                                                            Micronas
PRELIMINARY DATA SHEET                                 MSP 34x5G

6.7. Demodulator Source Channels in Manual Mode        6.8. Exclusions of Audio Baseband Features

6.7.1. Terrestric Sound Standards                      In general, all functions can be switched independently.
                                                       Two exceptions exist:
Table 617 shows the source channel assignment of
the demodulated signals in case of manual mode for     1. NICAM cannot be processed simultaneously with
all terrestric sound standards. See Table 22 for the     the FM2 channel.
assignment in the Automatic Sound Select mode. In
manual mode for terrestric sound standards, only two   2. FM adaptive deemphasis cannot be processed
demodulator sources are defined.                          simultaneously with FM-identification.

6.7.2. SAT Sound Standards                             6.9. Compatibility Restrictions to MSP 34x5D

Table 618 shows the source channel assignment of      The MSP 34x5G is fully hardware compatible to the
the demodulated signals for SAT sound standards.       MSP 34x5D. However, to substitute a MSP 34x5D by
                                                       the corresponding MSP 34x5G, the controller software
                                                       has to be adapted slightly:

                                                       1. The register FM-Matrix (00 0Ehex low part) must be
                                                          changed from "no matrix (00hex)" to "sound A mono
                                                          (03hex)" during mono transmission of all TV-sound
                                                          standards (see also Table 617).

                                                       2. With the MSP 34x5G, the STANDARD SELECTION
                                                          initializes the FM-deemphasis, which is not the case
                                                          for the MSP 34x5D. So, if STANDARD SELECTION
                                                          is applied, this I2C instruction can be omitted.

Micronas                                               91
MSP 34x5G                                                                                      PRELIMINARY DATA SHEET

Table 617: Manual Sound Select Mode for Terrestric Sound Standards

                                                                       Source Channels of Sound Select Block

Broadcasted    Selected MSP Broadcasted            FM Matrix           FM/AM                           Stereo or A/B
Sound
Standard       Standard    Sound Mode                                  (use 0 for channel select) (use 1 for channel select)

               Code

B/G-FM         03          MONO                    Sound A Mono        Mono                            Mono
D/K-FM         04, 05      STEREO                                      Stereo                          Stereo
M-Korea        02                                  German Stereo
M-Japan        30                                  Korean Stereo

B/G-NICAM      08          BILINGUAL,              No Matrix           Left = A                        Left = A
                           Languages A and B       Sound A Mono1)      Right = B                       Right = B

                           NICAM not available                         analog Mono                     no sound
                           or NICAM error rate                                                         with AUTO_FM:
L-NICAM        09          too high                                                                    analog Mono

I-NICAM        0A                                                                                      NICAM Mono

D/K-NICAM      0B                                                                                      NICAM Stereo

D/K-NICAM      0C          MONO                    Sound A Mono1) analog Mono                          Left = NICAM A
                                                   Sound A Mono1) analog Mono                          Right = NICAM B
(with high     0D          STEREO                  Sound A Mono1) analog Mono

deviation FM)              BILINGUAL,
                           Languages A and B

                           MONO                    Sound A Mono Mono                                   Mono

               20          STEREO                  Korean Stereo Stereo                                Stereo
                                                                                                       Mono
                           MONO + SAP              Sound A Mono Mono

BTSC                       STEREO + SAP            Korean Stereo Stereo                                Stereo
                       21  MONO                    Sound A Mono Mono                                   Mono
                           STEREO
                           MONO + SAP              No Matrix           Left = Mono                     Left = Mono
                           STEREO + SAP                                Right = SAP                     Right = SAP

FM-Radio       40          MONO                    Sound A Mono        Mono                            Mono
                           STEREO                  Korean Stereo       Stereo                          Stereo

1) Automatic refresh to Sound A Mono, do not write any other value to the register FM Matrix!

Table 618: Manual Sound Select Modes for SAT-Standards

                                                           Source Channels of Sound Select Block for SAT-Modes

Broadcasted Selected       Broadcasted  FM Matrix  FM/AM               Stereo or A/B           Stereo or A     Stereo or B
                                                   (source select: 0)  (source select: 1)
Sound          MSP Standard Sound Mode                                                         (source select: 3) (source select: 4)

Standard       Code

               6, 50hex    MONO         Sound A Mono Mono              Mono                    Mono            Mono
               51hex       STEREO                                                                              Stereo
FM SAT                     BILINGUAL    No Matrix  Stereo              Stereo                  Stereo          B (FM2)

                                        No Matrix  Left = A (FM1) Left = A (FM1) A (FM1)
                                                   Right = B (FM2) Right = B (FM2)

92                                                                                                                  Micronas
PRELIMINARY DATA SHEET                                                           MSP 34x5G

7. Appendix D: Application Information
7.1. Phase Relationship of Analog Outputs
The user does not need to correct output phases when
using the loudspeaker output directly. The SCART1
output has opposite phase.
The following schematics shows the phase relation-
ship of all analog inputs and outputs.

                                                                                 Loudspeaker

                     Audio                            SCART1-Ch.
                  Baseband
                  Processing                                                     SCART1

SCART1    SCART
SCART2     DSP
           Input
  MONO    Select

                                          MONO, SCART1...2            SCART
                                                                  Output Select

Fig. 71: Phase diagram of the MSP 34x5G

Micronas                                                                                      93
MSP 34x5G                                                                                                                                                PRELIMINARY DATA SHEET

7.2. Application Circuit

                Signal GND                                                                C s. section 4.6.2.

                                         SIF 1 IN             10      100                 8 V (5 V)                                               100 p     56 p
                                                              F -    nF
           Tuner                               56 pF                                           +                                                                  ANA_IN1+
                                                                   +     3.3 100                  10 F
                                                                         F nF    18.432                                                                 1 k Alternative circuit for
                                                      56 pF                        MHz                                                                         SIF-input for more
                                                                           +                                                                                   attenuation of video
                                                                                                                                                               components:

                                                   ANA_IN1+
                                                          ANA_IN-

                                                                           VREFTOP
                                                                                       AGNDC
                                                                                                     XTAL_IN

                                                                                                             XTAL_OUT
                                                                                                                                CAPL_M

                                                                                                                                               1 F

                                                                                          DACM_L

                330 nF                   MONO_IN                                                      1 nF 1 F                                                   Loudspeaker

                                         SC1_IN_L                                         DACM_R
                                         SC1_IN_R
                330 nF                   ASG                                                                                             1 nF
                330 nF                   SC2_IN_L
                                         SC2_IN_R
    AHVSS

                330 nF

                330 nF

      5V                                                     MSP 34x5G                                                                   100 22 F

5V                                                                                        SC1_OUT_L                                            +

          DVSS                           STANDBYQ                                         SC1_OUT_R                                      100 22 F

DVSS                                    ADR_SEL                                                                                               +

                                         I2C_DA                                           D_CTR_I/O_0
                                         I2C_CL                                           D_CTR_I/O_1
                                         ADR_WS
                                         ADR_CL                                                  TESTEN
                                         ADR_DA
                                         I2S_WS
                                         I2S_CL
                                         I2S_DA_IN1
                                         I2S_DA_IN2
                                         I2S_DA_OUT

                                                                                                                                                     AHVSS

                                                   RESETQ
                                                             DVSUP
                                                                        DVSS
                                                                                   AVSUP
                                                                                               AVSS
                                                                                                      AHVSUP
                                                                                                                   AHVSS
                                                                                                                          VREF1
                                                                                                                                  VREF2

                                                        220           470         470
                                                         pF
RESETQ                                                  470           pF          pF
(from Controller, see section 4.6.3.3.)                  pF
                                                        1.5           1.5         1.5
                                                         nF
                                                        10            nF          nF
                                                         F
                                                                      10          10
                                                      5V
                                                                      F          F

                                                                      5V   AVSS   8V
                                                                                              AHVSS
                                                                                                      AHVSS
                                                                                                              AHVSS
                                                                                  (5 V)

94                                                                                                                                                                          Micronas
PRELIMINARY DATA SHEET  MSP 34x5G

Micronas                95
MSP 34x5G                                               PRELIMINARY DATA SHEET

8. Appendix E: MSP 34x5G Version History                9. Data Sheet History

MSP 3435G-A2                                            1. Preliminary data sheet: "MSP 34x5G Multistandard
                                                        Sound Processor Family, Edition Oct. 26, 1998, 6251-
First release for BTSC-Stereo/SAP and FM-Radio.         480-1PD. First release of the preliminary data sheet.

MSP 34x5G-B5                                            2. Preliminary data sheet: "MSP 34x5G Multistandard
additional package PLQFP64                            Sound Processor Family", Edition July 11, 2000, 6251-
digital input specification changed as of version B5  480-2PD. Second release of the preliminary data
                                                        sheet. Major changes:
   and later (see Section 4.6. on page 53)
max. analog high supply voltage AHVSUP 8.7 V.          section Specifications: specification for PLQFP64
supply currents changed as of version B5 and later       package added

   (see Section 4.6.3. on page 58)                      specification for version B5 and B6 added
programmable A2 and carrier mute thresholds              (see Appendix E: Version History)
new D/K standard 0Dhex: HDEV3 and NICAM
additional preference in Automatic Standard Detec-    reset description modified
                                                         I2S and ADR functionality added
   tion
                                                         MSP 3425G and MSP 3465G added
MSP 34x5G-B6
improved AM-performance (see page 69)                  Multistandard controller software flow diagram
new D/K standard for Poland                              added

   (see Table 37 on page 20)                           3. Preliminary data sheet: "MSP 34x5G Multistandard
improved I2C hardware problem handling                Sound Processor Family", March 5, 2001, 6251-480-
                                                        3PD. Third release of the preliminary data sheet. Major
   (see Section 3.1.1. on page 15)                      changes:
faster system-D/K-loop for stereo detection
extended features in the CONTROL register             Section 4.2.: pin allocation for PLQFP64 corrected
                                                         I2C-bus description changed
   (see Section 3.1.2. on page 16)
                                                         ACB register: documentation for bit allocation
MSP 34x5G-B8                                               D_CTR_I/O changed
fine-tuning of A2-identification and carrier mute
EIA-J identification: faster transition time stereo/

   bilingual to mono
J17 FM-deemphasis implemented
input specification for RESETQ and TESTEN

   changed

Micronas GmbH                                           All information and data contained in this data sheet are without any
Hans-Bunte-Strasse 19                                   commitment, are not to be considered as an offer for conclusion of a
D-79108 Freiburg (Germany)                              contract, nor shall they be construed as to create any liability. Any new
P.O. Box 840                                            issue of this data sheet invalidates previous issues. Product availability
D-79008 Freiburg (Germany)                              and delivery are exclusively subject to our respective order confirmation
Tel. +49-761-517-0                                      form; the same applies to orders based on development samples deliv-
Fax +49-761-517-2174                                    ered. By this publication, Micronas GmbH does not assume responsibil-
E-mail: docservice@micronas.com                         ity for patent infringements or other rights of third parties which may
Internet: www.micronas.com                              result from its use.
                                                        Further, Micronas GmbH reserves the right to revise this publication
Printed in Germany                                      and to make changes to its content, at any time, without obligation to
Order No. 6251-480-3PD                                  notify any person or entity of such revisions or changes.
                                                        No part of this publication may be reproduced, photocopied, stored on a
96                                                      retrieval system, or transmitted without the express written consent of
                                                        Micronas GmbH.

                                                                                                                    Micronas
Micronas  97
                                                                                           MSP 34xxG

                                                           Preliminary Data Sheet Supplement

Subject:                                                   MSP 34xxG Version History
Data Sheet Concerned:                                      All MSP 34xxG Data Sheets

Supplement:                                                No. 2/ 6251-525-2PDS
Edition:                                                   Oct. 11, 2000

Version Changes within the MSP 34xxG Family:

For a detailed description of the below-mentioned items, see the corresponding data sheets. For quick reference,
check the version history in the data sheet appendices.

                                                           MSP 34x0G A4            B4  B5  B6      B8

                                                           MSP 34x1G               A1      A2      B8

                                                           MSP 34x2G                       A1

                                                           MSP 34x5G A4                B5  B6      B8

                                                           MSP 34x7G                       B6      B8

technology                                                                         0.8 0.5 0.5 0.5 0.45

power dissipation (typical) at 8 V operation               MSP 34x0/x1/x5/x7 740 mW 640 mW 640 mW 640 mW 600 mW

                                                           MSP 34x2                        690 mW

digital input specification change                                                     x   x       x

specification of max. analog high voltage (AHVSUP)                                 8.4 V 8.4 V 8.7 V 8.7 V 8.7 V

programmable A2 and carrier mute thresholds                                            x   x       x

new Standard Select Mode 0Dhex: D/K-NICAM together with HDEV3 FM mode                  x   x       x
additional preference "color" for 4.5 MHz carrier in Automatic Standard Detection
                                                                                       x   x       x

improved AM-performance (better SNR and THD)                                               x       x

new Standard Select Mode 07hex: D/K3 for Poland                                            x       x
faster system D/K loop for stereo detection (standards 4, 5, 7, B with ASS = on)
improved I2C hardware problem handling                                                     x       x

                                                                                           x       x

extended features in the CONTROL register (readout hardware / reset status)                x       x

Micronas Dynamic Bass (MDB)                                MSP 34x0/x1/x2                  x       x

Micronas Dynamic Bass (improved MDB)                       MSP 34x0/x1/x2                          x

faster identification for all standards, major speedup of                                          x

identification for EIA-J standard

faster carrier mute                                                                                x

J17 deemphasis                                                                                     x

Micronas                                                                                      page 1 of 1
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

MSP3405G器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved