电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

MRF49XAT-I-T

器件型号:MRF49XAT-I-T
器件类别:热门应用    无线/射频/通信   
厂商名称:Microchip
厂商官网:https://www.microchip.com
下载文档

器件描述

SPECIALTY TELECOM CIRCUIT, PDSO16

专业电信电路, PDSO16

参数
MRF49XAT-I-T功能数量 1
MRF49XAT-I-T端子数量 16
MRF49XAT-I-T最大工作温度 85 Cel
MRF49XAT-I-T最小工作温度 -40 Cel
MRF49XAT-I-T额定供电电压 3.3 V
MRF49XAT-I-T加工封装描述 4.4 MM, 塑料, 铅 FREE, TSSOP-16
MRF49XAT-I-T无铅 Yes
MRF49XAT-I-T欧盟RoHS规范 Yes
MRF49XAT-I-T中国RoHS规范 Yes
MRF49XAT-I-T状态 ACTIVE
MRF49XAT-I-T包装形状 矩形的
MRF49XAT-I-T包装尺寸 SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
MRF49XAT-I-T表面贴装 Yes
MRF49XAT-I-T端子形式 GULL WING
MRF49XAT-I-T端子间距 0.6500 mm
MRF49XAT-I-T端子涂层 MATTE 锡
MRF49XAT-I-T端子位置
MRF49XAT-I-T包装材料 塑料/环氧树脂
MRF49XAT-I-T温度等级 INDUSTRIAL
MRF49XAT-I-T通信类型 电信电路

MRF49XAT-I-T器件文档内容

                                                         MRF49XA
                                                         Data Sheet

                                                    ISM Band Sub-GHz
                                                          RF Transceiver

2009-2011 Microchip Technology Inc.  Preliminary  DS70590C
Note the following details of the code protection feature on Microchip devices:
Microchip products meet the specification contained in their particular Microchip Data Sheet.

Microchip believes that its family of products is one of the most secure families of its kind on the market today, when used in the
      intended manner and under normal conditions.

There are dishonest and possibly illegal methods used to breach the code protection feature. All of these methods, to our
      knowledge, require using the Microchip products in a manner outside the operating specifications contained in Microchip's Data
      Sheets. Most likely, the person doing so is engaged in theft of intellectual property.

Microchip is willing to work with the customer who is concerned about the integrity of their code.

Neither Microchip nor any other semiconductor manufacturer can guarantee the security of their code. Code protection does not
      mean that we are guaranteeing the product as "unbreakable."

Code protection is constantly evolving. We at Microchip are committed to continuously improving the code protection features of our
products. Attempts to break Microchip's code protection feature may be a violation of the Digital Millennium Copyright Act. If such acts
allow unauthorized access to your software or other copyrighted work, you may have a right to sue for relief under that Act.

Information contained in this publication regarding device         Trademarks
applications and the like is provided only for your convenience
and may be superseded by updates. It is your responsibility to     The Microchip name and logo, the Microchip logo, dsPIC,
ensure that your application meets with your specifications.       KEELOQ, KEELOQ logo, MPLAB, PIC, PICmicro, PICSTART,
MICROCHIP MAKES NO REPRESENTATIONS OR                              PIC32 logo, rfPIC and UNI/O are registered trademarks of
WARRANTIES OF ANY KIND WHETHER EXPRESS OR                          Microchip Technology Incorporated in the U.S.A. and other
IMPLIED, WRITTEN OR ORAL, STATUTORY OR                             countries.
OTHERWISE, RELATED TO THE INFORMATION,
INCLUDING BUT NOT LIMITED TO ITS CONDITION,                        FilterLab, Hampshire, HI-TECH C, Linear Active Thermistor,
QUALITY, PERFORMANCE, MERCHANTABILITY OR                           MXDEV, MXLAB, SEEVAL and The Embedded Control
FITNESS FOR PURPOSE. Microchip disclaims all liability             Solutions Company are registered trademarks of Microchip
arising from this information and its use. Use of Microchip        Technology Incorporated in the U.S.A.
devices in life support and/or safety applications is entirely at
the buyer's risk, and the buyer agrees to defend, indemnify and    Analog-for-the-Digital Age, Application Maestro, chipKIT,
hold harmless Microchip from any and all damages, claims,          chipKIT logo, CodeGuard, dsPICDEM, dsPICDEM.net,
suits, or expenses resulting from such use. No licenses are        dsPICworks, dsSPEAK, ECAN, ECONOMONITOR,
conveyed, implicitly or otherwise, under any Microchip             FanSense, HI-TIDE, In-Circuit Serial Programming, ICSP,
intellectual property rights.                                      Mindi, MiWi, MPASM, MPLAB Certified logo, MPLIB,
                                                                   MPLINK, mTouch, Omniscient Code Generation, PICC,
                                                                   PICC-18, PICDEM, PICDEM.net, PICkit, PICtail, REAL ICE,
                                                                   rfLAB, Select Mode, Total Endurance, TSHARC,
                                                                   UniWinDriver, WiperLock and ZENA are trademarks of
                                                                   Microchip Technology Incorporated in the U.S.A. and other
                                                                   countries.

                                                                   SQTP is a service mark of Microchip Technology Incorporated
                                                                   in the U.S.A.

                                                                   All other trademarks mentioned herein are property of their
                                                                   respective companies.

                                                                   2009-2011, Microchip Technology Incorporated, Printed in
                                                                   the U.S.A., All Rights Reserved.

                                                                        Printed on recycled paper.

                                                                   ISBN: 978-1-61341-846-8

                                                                   Microchip received ISO/TS-16949:2009 certification for its worldwide
                                                                   headquarters, design and wafer fabrication facilities in Chandler and
                                                                   Tempe, Arizona; Gresham, Oregon and design centers in California
                                                                   and India. The Company's quality system processes and procedures
                                                                   are for its PIC MCUs and dsPIC DSCs, KEELOQ code hopping
                                                                   devices, Serial EEPROMs, microperipherals, nonvolatile memory and
                                                                   analog products. In addition, Microchip's quality system for the design
                                                                   and manufacture of development systems is ISO 9001:2000 certified.

DS70590C-page 2  Preliminary                                        2009-2011 Microchip Technology Inc.
                                                    MRF49XA

ISM Band Sub-GHz RF Transceiver

Features                                           Baseband Features

Fully Integrated Sub-GHz Transceiver             Supports Programmable TX Frequency Deviation
Supports Proprietary Sub-GHz Wireless Protocols     and RX Baseband Bandwidth (BBBW)
4-Wire Serial Peripheral Interface (SPI)
                                                    Analog and Digital RSSI Outputs with Dynamic
   Compatible Interface                               Range
CMOS/TTL Compatible I/Os
Clock and Reset Signals for Microcontroller       RX Synchronous Pattern Recognition
Integrated 10 MHz Oscillator Circuitry            16-Bit RX Data FIFO
Integrated Low Battery Voltage Detector          Two 8-Bit TX Data Registers
Supports Power-Saving modes                      Low-Power Duty Cycle mode
Operating Voltage: 2.2V3.8V                      Advanced Adjacent Channel Rejection/Blocking
Low-Current Consumption, Typically:
                                                      Capability
   - 11 mA in RX mode                               Internal Data and Clock Recovery
   - 15 mA in TX mode                               Supports Data Filtering
   - 0.3 A in Sleep mode                            Data Quality Indicator (DQI)
Industrial Temperature Range
16-Pin TSSOP Package                             Typical Applications

RF/Analog Features                                  Home/Industrial Automation
                                                    Remote Control
Supports ISM Band Sub-GHz Frequency Ranges       Wireless PC Peripherals
   (433 MHz, 868 MHz and 915 MHz)                   Remote Keyless Entry
                                                    Vehicle Sensor Monitoring
Modulation Technique: FSK with Frequency          Telemetry
   Hopping Spread Spectrum (FHSS) Capability       Data Logging Systems
                                                    Remote Automatic Meter Reading
Supports High Data Rates:                         Security Systems for Home/Industrial
   - Digital mode 115.2 kbps, max.
   - Analog mode 256 kbps, max.                       Environment
                                                    Automobile Immobilizers
Differential RF Input/Output:                     Sports and Performance Monitoring
   - -110 dBm Typical Sensitivity with 0 dBm       Wireless Toy Controls
      Maximum Input Level                           Medical Applications
   - +7 dBm Typical Transmit Output Power

High-Resolution Programmable Phase-Locked
   Loop (PLL) Synthesizer

Integrated Power Amplifier
Integrated Low Phase Noise Voltage Controlled

   Oscillator (VCO) Frequency
Synthesizer and PLL Loop Filter
Automatic Frequency Control (AFC)

2009-2011 Microchip Technology Inc.  Preliminary  DS70590C-page 3
MRF49XA                                                          1            16  INT/DIO
                                                                                  RSSIO
Pin Diagram: 16-Pin TSSOP                                        2            15  VDD
                                                                                  RFN
                                                            SDI  3            14  RFP
                                                           SCK                    VSS
                                                                 4 MRF49XA 13     RESET
                                                             CS                   RFXTL/EXTREF
                                                          SDO    5            12
                                                            IRQ
                                          FSK/DATA/FSEL          6            11
                                  RCLKOUT/FCAP/FINT
                                                     CLKOUT      7            10

                                                                 8            9

DS70590C-page 4                                                  Preliminary       2009-2011 Microchip Technology Inc.
                                                  MRF49XA

Table of Contents

1.0 Introduction................................................................................................................................................................................... 7
2.0 Hardware Description................................................................................................................................................................... 9
3.0 Functional Description................................................................................................................................................................ 43
4.0 Application Details...................................................................................................................................................................... 73
5.0 Electrical Characteristics ............................................................................................................................................................ 79
6.0 Packaging Information................................................................................................................................................................ 89
Appendix A: Read Sequence and Packet Structures .......................................................................................................................... 93
Appendix B: Revision History............................................................................................................................................................... 95
The Microchip Web Site ....................................................................................................................................................................... 99
Customer Change Notification Service ................................................................................................................................................ 99
Customer Support ................................................................................................................................................................................ 99
Reader Response .............................................................................................................................................................................. 100
Product Identification System ............................................................................................................................................................ 101

                                    TO OUR VALUED CUSTOMERS

  It is our intention to provide our valued customers with the best documentation possible to ensure successful use of your Microchip
  products. To this end, we will continue to improve our publications to better suit your needs. Our publications will be refined and
  enhanced as new volumes and updates are introduced.
  If you have any questions or comments regarding this publication, please contact the Marketing Communications Department via
  E-mail at docerrors@microchip.com or fax the Reader Response Form in the back of this data sheet to (480) 792-4150. We
  welcome your feedback.

Most Current Data Sheet

  To obtain the most up-to-date version of this data sheet, please register at our Worldwide Web site at:
         http://www.microchip.com

  You can determine the version of a data sheet by examining its literature number found on the bottom outside corner of any page.
  The last character of the literature number is the version number, (e.g., DS30000A is version A of document DS30000).

Errata

  An errata sheet, describing minor operational differences from the data sheet and recommended workarounds, may exist for current
  devices. As device/documentation issues become known to us, we will publish an errata sheet. The errata will specify the revision
  of silicon and revision of document to which it applies.
  To determine if an errata sheet exists for a particular device, please check with one of the following:
   Microchip's Worldwide Web site; http://www.microchip.com
   Your local Microchip sales office (see last page)
  When contacting a sales office, please specify which device, revision of silicon and data sheet (include literature number) you are
  using.

Customer Notification System

  Register on our web site at www.microchip.com to receive the most current information on all of our products.

2009-2011 Microchip Technology Inc.  Preliminary  DS70590C-page 5
MRF49XA

NOTES:

DS70590C-page 6  Preliminary   2009-2011 Microchip Technology Inc.
1.0 INTRODUCTION                                                          MRF49XA

Microchip's MRF49XA is a fully integrated Sub-GHz          The MRF49XA supports the following digital data
RF transceiver. This low-power single chip Frequency       processing features:
Shift Keying (FSK) baseband transceiver supports:
                                                            PLL and I/Q VCO with Calibration
Zero-IF architecture                                     Receiver Signal Strength Indicator
                                                            Data Quality Indicator
Multi-channel and multi-band                              AFC
                                                            Baseband Power Amplifier
Synthesizer with PLL                                     TX and RX Buffers

Power Amplifier (PA)                                     The receiver's Baseband Bandwidth (BBBW) can be
                                                           programmed to accommodate various deviations, data
Low Noise Amplifier (LNA)                                rates and crystal tolerance requirements.

I/Q down converter mixers                                The high-resolution PLL allows:

I/Q demodulator                                           The usage of multiple channels in any of the
                                                              bands
Baseband filters (BBFs) and amplifiers
                                                            The rapid settling time allows for faster frequency
The simplified functional block diagram of MRF49XA is         hopping, bypassing multipath fading and
shown in Figure 1-1. The MRF49XA is an ideal choice           interference to achieve robust wireless links
for low-cost, high-volume, low data rate (<256 kbps),
two-way and short range wireless applications. This        The transceiver is integrated with different Sleep modes
transceiver can be used in the unlicensed 433 MHz,         and an internal wake-up timer to reduce the overall
868 MHz and 915 MHz frequency bands, and for               current consumption, and to extend the battery life. The
applications looking for FCC, IC or ETSI certification in  device's small size with low-power consumption makes
the ISM band.                                              it ideal for various short range radio applications.

The MRF49XA has a low phase noise and provides an
excellent adjacent channel interference, Bit Error Rate
(BER) and larger communication coverage along with
higher output power. The MRF49XA device's AFC
feature allows for the use of a low-accuracy, low-cost
crystal. In order to minimize the total system cost, a
communication link in most of the applications can be
created using a low-cost, generic 10 MHz crystal, a
bypass filter and an affordable microcontroller. The
MRF49XA provides a clock signal for the
microcontroller and avoids the need for a second
crystal on the circuit board. The transceiver can be
interfaced with many popular Microchip PIC
microcontrollers through a 4-wire SPI, interrupt (IRO)
and Reset. The interface between the microcontroller
and MRF49XA is shown in Figure 1-2.

2009-2011 Microchip Technology Inc.  Preliminary         DS70590C-page 7
MRF49XA

FIGURE 1-1:      FUNCTIONAL NODE BLOCK DIAGRAM

  Antenna                                                                 MRF49XA
                                                                       RF Block

                 Matching   RFP  PA/LNA                  Baseband        Data                        SPI
                 Circuitry  RFN     and                  Amplifier/   Processing                   Signals

                                 PLL/CLK                   Filter/        Unit                        Other
                                   Block                   Limiter                                Handshaking

                                                                                         MCU         Signals
                                                                                       Interface

                                     Power                            Memory
                                 Management

                                                                     10 MHz

FIGURE 1-2:      MICROCONTROLLER TO MRF49XA INTERFACE

                            PIC MCU                                          MRF49XA
                                            INT
                                                                      I_R_O
                                        I/O/SS                        CS

                                 SDO                                  SDI

                                 SDI                                  SDO

                                 SCK                                  SCK

                                 I/O                                  INT/DIO*

                                 I/O                                  RESET*

                                 I/O                                  FSK/DATA/FSEL*

                                 OSC1                                 CLKOUT*

                                 I/O                                  RCLKOUT/FCAP/FINT*

                            * Implies optional signals.

DS70590C-page 8                                          Preliminary                2009-2011 Microchip Technology Inc.
2.0 HARDWARE DESCRIPTION                                                   MRF49XA

The MRF49XA is an integrated, single chip ISM Band          The quality of the data is checked or validated using the
Sub-GHz Transceiver. A simplified architectural block       RSSI and DQI blocks built into the transceiver. Data is
diagram of the MRF49XA is shown in Figure 2-1.              buffered in transmitter registers and receiver FIFOs.
                                                            The AFC feature allows the use of a low-accuracy and
The frequency synthesizer is clocked by an external         low-cost crystal. The CLKOUT is used to clock the
10 MHz crystal and generates the 433, 868 and 915           external controller. The transceiver is controlled through
MHz radio frequency. The receiver with a Zero-IF            a 4-wire SPI, interrupt (INT/DIO and IRO),
architecture consists of the following components:          FSK/DATA/FSEL, RCLKOUT/FCAP/FINT and RESET
                                                            pins. See Table 2-1 for pin details.
LNA
Down Conversion Mixers                                    The MRF49XA supports the following feature blocks:
Channel Filters
Baseband Limiting Amplifiers                               Clock Generation
Receiver Signal Strength Indicator                         Data Filtering and Amplification
                                                             Data Pattern Recognition and Timing
The transmitter with a direct conversion architecture       Data Processing and Storage
has a typical output power of +7 dBm. An internal            Independent Transmit and Receiver FIFO Buffers
transmit/receive switch combines the transmitter and         Registers
receiver circuits into differential RFP and RFN pins.
These pins are connected to the impedance matching          These features reduce the processing load, and hence,
circuitry (Balun) and to the external antenna connected     allows the use of low-cost 8-bit microcontrollers for data
to the device.                                              processing.

The device operates in the low-voltage range of 2.2V
3.8V, and in Sleep mode, it operates at a very low-current
state, typically 0.3 A.

2009-2011 Microchip Technology Inc.  Preliminary          DS70590C-page 9
DS70590C-page 10                       FIGURE 2-1:       MRF49XA ARCHITECTURAL BLOCK DIAGRAM                                                                                                                                   MRF49XA

                                                                      MIX        I                                                                                                                                 RCLKOUT/
                                                                                                                                                                                                              7 FCAP/FINT
                                                                                              Cal
                                                                                              AMP Ckt                                                                                                         6 FSK__/D_A_TA/
                                                    LNA                                                                                                                                                               FSEL

                                       RFN 13                                                 Self Calibration                   I/Q                                           Data Filtering      CLK
                                       RFP 12                                                                                 DEMOD                                              and Clock     DATA

                                                                                                                                                                               Recovery Unit

                                                                      MIX        Q

                                                                                              Cal
                                                                                              AMP Ckt

                                                                                                                                                                                   FIFO

Preliminary                                               PA                                            RSSI                  Comparator  DQI     AFC

                                                           PLL and I/Q VCO with     Baseband Amplifier/Filter/Limiter                                                              Data Processing Block
                                                                   Calibration                        Block

                                                         PA/LNA and PLL/CLK
                                                                    Block

                                                    CLK          OSC               WUTM       LBDB                                        Microcontroller Interface Block                          Power
                                                                                     with                                                                                                      Supply Block

                                                                                 calibration

                                                    Clock Block                               Low-Power Block

2009-2011 Microchip Technology Inc.                 8         9                                                      15  1  2           3    4       5                   10  16              11         14

                                               CLKOUT    RFXTL/                                                                           __
                                                         EXTREF
                                                                                                                RSSIO SDI     SCK         CS   SDO IRO RESET INT/DIO                           VSS VDD
                                                                                            MRF49XA

TABLE 2-1: PIN DESCRIPTION

Pin  Symbol                            Type                                  Description

1    SDI                               Digital Input  Serial data input interface to MRF49XA (SPI input signal).

2    SCK                               Digital Input  Serial clock interface (SPI clock).

3    CS                                Digital Input  Serial interface chip select (SPI chip/device select).

4    SDO                               Digital Output Serial data output interface from MRF49XA (SPI output

                                                      signal).

5    IRO                               Digital Output Interrupt Request Output: Receiver generates an

                                                      active-low interrupt request for the microcontroller on the

                                                      following events:

                                                       The TXBREG (see Table 2-4) is ready to receive the
                                                         next byte.

                                                       The RXFIFOREG (see Table 2-4) has received the
                                                         preprogrammed amount of bits.

                                                       RXFIFOREG overflow/TXBREG underrun.

                                                       Negative pulse on interrupt input pin (INT).

                                                       Wake-up timer time-out.

                                                       Supply voltage below the preprogrammed value is
                                                         detected.

                                                       Power-on Reset (POR).

6    FSK/DATA/FSEL Digital Input/Output Frequency Shift Keying: Transmit FSK data input (with

                                                      internal pull-up resistor of 133 k).

                                                      Data: When configured as DATA, this pin functions as

                                                      follows:

                                                       Data In: Manually modulates the data from the external
                                                         host microcontroller when the internal TXBREG is dis-
                                                         abled. If the TXBREG is enabled, this pin can be tied
                                                         "high" or left unconnected. When reading the internal
                                                         RXFIFOREG, this pin must be pulled "low".

                                                       Data Out: Receives data in conjunction with RCLKOUT
                                                         when the internal FIFO is not used.

                                                      FIFO Select: Selects the FIFO and the first bit appears on
                                                      the next clock when reading the RXFIFOREG. The FSEL pin
                                                      has an internal pull-up resistor. This pin must be "high" when
                                                      the TX register is enabled. In order to achieve minimum
                                                      current consumption, keep this pin "high" in Sleep mode.

7    RCLKOUT/FCAP/ Digital Input/Output Recovery Clock Output: Provides the clock recovered from

     FINT                                             the incoming data if:

                                                       FTYPE bit of BBFCREG (see Table 2-10) is configured
                                                         as digital filter and

                                                       FIFO is disabled by configuring FIFOEN bit of
                                                         GENCREG (see Table 2-10)

                                                      Filter Capacitor: This pin is a raw baseband data if the
                                                      FTYPE bit of BBFCREG is configured as a configuration
                                                      filter. The pin can be used by the host microcontroller for data
                                                      recovery.
                                                      FIFO Interrupt: When the internal FIFO, FIFOEN bit of
                                                      GENCREG is enabled, this pin acts as a FIFO full interrupt,
                                                      indicating that the FIFO has been filled to its preprogrammed
                                                      limit (see FFBC<3:0> bits in FIFORSTREG in Table 2-10).

8    CLKOUT                            Digital Output Clock Output: The transceiver's clock output can be used by

                                                      the host microcontroller as a clock source. Refer Register 2

                                                      for more details.

2009-2011 Microchip Technology Inc.                 Preliminary                           DS70590C-page 11
MRF49XA

TABLE 2-1: PIN DESCRIPTION (CONTINUED)

Pin               Symbol   Type                       Description

9    RFXTL/EXTREF          Analog Input RF Crystal: This pin is connected to a 10 MHz series crystal

                                   or to an external oscillator reference. The crystal is used as a

                                   reference for the PLL which generates the local oscillator

                                   frequency. It is possible to "pull" the crystal to the accurate

                                   frequency by changing the load capacitor value.

                                   External Reference Input: An external reference input, such

                                   as an oscillator, can be connected as a reference source.

                                   Connect the oscillator through a 0.01 F capacitor.

10                RESET    Digital Input/Output Active-low hardware pin. This pin has an open-drain Reset

                                   output with internal pull-up and input buffer. Refer to

                                   Section 3.1, Reset for more details.

11                Vss      Ground  Ground reference.

12                RFP      RF Input/Output Differential RF input/output (+).

13                RFN      RF Input/Output Differential RF input/output (-).

14                VDD      Power   RF power supply. Bypass with a capacitor close to the pin.
                                   See Section 2.1, Power and Ground Pins for more details.

15                RSSIO    Analog Input/Output Received Signal Strength Indicator Output: The analog

                                   RSSI output is used to determine the signal strength. The

                                   response and settling time depends on the external filter

                                   capacitor. Typically, a 4-10 nF capacitor provides optimum

                                   response time for most applications.

16                INT/DIO  Digital Input/Output Interrupt: This pin can be configured as an active-low

                                   external interrupt to the device. If a logic `0' is applied to this

                                   pin, it causes the IRO pin to toggle, signaling an interrupt to

                                   the external microcontroller. The source of interrupt can be

                                   determined by reading the first four bits of STSREG (see

                                   Table 2-4). This pin can be used to wake-up the device from

                                   Sleep.

                                   Data Indicator Output: This pin can be configured to

                                   indicate valid data based on the actual internal settings.

DS70590C-page 12                   Preliminary         2009-2011 Microchip Technology Inc.
2.1 Power and Ground Pins                                                MRF49XA

The power supply bypassing is very essential for better   The device enters the Reset mode if any of the
handling of signal surges and noise in the power line.    following events take place:
The large value decoupling capacitors should be
placed at the PCB power input. The smaller value          Power-on Reset
decoupling capacitors should be placed at every power      Power Glitch Reset
point of the device and at bias points for the RF port.    Software Reset
Poor bypassing leads to conducted interference which       RESET Pin
can cause noise and spurious signals to couple into the
RF sections, thereby significantly reducing the           Software Reset can be issued by sending the
performance.                                              appropriate control command to the device. The result
                                                          of the command is similar to POR, but the duration of
The VDD pin requires two bypass capacitors to ensure      the Reset event is much less, typically 0.25 ms. The
sufficient bypass and decoupling. However, based on       Software Reset works only when the Sensitive Reset
the selected carrier frequency, the bypass capacitor      mode is selected. See Section 3.1, Reset for details on
values vary. The recommended bypass capacitor             Reset; for connection details, see Figure 4-1.
values are listed in Table 2-2 and the type of capacitor
to be used is listed in Table 2-3. The bypass capacitors  2.3 Power Amplifier
are connected to pin 14, as shown in Figure 4-1. The
trace length (VDD pin to bypass capacitors) should be     The PA has an open-collector differential output and can
made as short as possible.                                directly drive different PCB antennas, like loop or dipole,
                                                          with a programmable output power level during signal
TABLE 2-2:  RECOMMENDED BYPASS                            transmission. However, certain types of antennas, like
            CAPACITORS VALUE                              monopole, need an additional matching circuitry. A
     Band                                                 built-in, automatic antenna tuning circuit is used to avoid
    (MHz)   C1(F)    C2 (nF)           C3 (pF)            the manual tuning and trimming procedures during
                                                          production process; the so called "hand effect".
      433   2.2      10                220
      868                                                 2.4 Low Noise Amplifier
      915   2.2      10                47
                                                          The LNA has approximately 250 of differential input
            2.2      10                33                 impedance which functions well with the proposed
                                                          antenna (PCB/Monopole) during signal transmission.
TABLE 2-3: RECOMMENDED BYPASS                             The LNA, when connected to the 50 device, needs an
                     CAPACITORS                           external matching circuit (Balun) for correct matching
                                                          and to minimize the noise figure of the receiver.
Property    C1       C2                C3
                                                          The LNA gain can be selected in four steps for different
SMD Size    A          0603              0603             gain factors (between 0 dB and -20 dB relative to the
                     Ceramic           Ceramic            highest gain) based on the required RF signal strength.
Dielectric Tantalum                                       This gain selection feature is useful in a noisy
                                                          environment.

2.2 RESET Pin

An external hardware Reset of MRF49XA can be
performed by asserting the RESET (pin 10) to low.
After releasing the pin, it takes slightly more than
0.25 ms for the transceiver to be released from the
Reset. The pin is driven with an open-drain output, and
hence, it is pulled down while the device is in POR. The
RESET pin has an internal, weak, on-chip, pull-up
resistor. The device will not accept commands during
the Reset period.

2009-2011 Microchip Technology Inc.       Preliminary   DS70590C-page 13
MRF49XA                                                      2.7 Automatic Frequency Control

2.5 RFXTL/EXTREF and CLKOUT Pins                             The PLL in MRF49XA is capable of performing
                                                             automatic fine adjustment for the carrier frequency by
The MRF49XA has an internal, integrated crystal              using an integrated AFC feature. The receiver uses the
oscillator circuit, and therefore, a single RFXTL/EXTREF     AFC feature to minimize the frequency offset between
pin is used as a crystal oscillator. The crystal oscillator  the TX/RX signals in discrete steps, which gives the
circuit, with internal loading capacitors, provides a        advantage of:
10 MHz reference signal for the PLL. The PLL, in turn,
generates the local oscillator frequency. It is possible to   Narrower receiver bandwidth for increased
"pull" the crystal to the accurate frequency by changing        sensitivity can be achieved
the load capacitor value. This reduces the external
component count and simplifies the design. The crystal       Higher data rates can be achieved
load capacitor is programmable from 8.5 pF16 pF in 0.5       Usability of any locally available, low-accuracy
pF steps. Thus, the crystal oscillator circuit can accept a
wide range of crystals from different manufacturers with        and inexpensive crystals can be used
different load capacitance requirements. The ability to
vary the load capacitance also helps in fine tuning the      The MRF49XA can be programmed to automatically
final carrier frequency as the crystal itself is the PLL     control the frequency or can be manually activated by
reference for the carrier. An external reference input,      a strobe signal.
such as an oscillator, can be connected as a reference
source. The oscillator can be connected through a 0.01       2.8 Baseband/Data Filters
F capacitor. Choosing better crystal results in a lesser
TX to RX frequency offset and smaller deviation in           The BBFs are user-programmable. The receiver
BBBW. Hence, the recommended crystal accuracy                bandwidth can be set by programming the bandwidth of
should be 40 ppm. Deviation and BBBW are discussed           the BBFs. The receiver, when programmed, is set up
in detail in Section 2.8, Baseband/Data Filters. The         according to the characteristics of the signal to be
guidelines for selecting the appropriate crystal are         received. The baseband receiver has several
explained in Section 3.6, Crystal Selection Guidelines.      programming options to optimize the communication
                                                             for a variety of applications. The programmable
The transceiver can provide a clock signal through the       functions are as follows:
Clock Output (CLKOUT) pin to the microcontroller for
accurate timing, and thus, eliminating the need for a         Baseband Analog Filter
second crystal. This also results in reducing the             Baseband Digital Filter
component count.                                              Receive Bandwidth
                                                             Receive Data Rate
2.6 Phase-Locked Loop                                        Clock Recovery

The PLL circuitry determines the operating frequency         The output data filtering can be performed using either
of the device. This programmable PLL synthesizer             an external capacitor or a digital filter based on the user
requires only a single 10 MHz crystal reference source.      application. The RCLKOUT/FCAP/FINT pin in
The PLL maintains accuracy using the on-chip crystal         MRF49XA provides the raw baseband data if
controlled reference oscillator and provides maximum         configured as a configuration filter. It can be used by
flexibility in performance to the designers. It is possible  the host microcontroller to perform the data recovery.
to change the crystal to the accurate frequency by
changing the load capacitor value. The RF stability can      2.9 Clock Recovery Circuit
be controlled by selecting a crystal with specifications
which satisfy the application and by providing the           The Clock Recovery Circuit (CLKRC) is used to render
functions required to generate the carriers, and by          a sync