电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

MP7613

器件型号:MP7613
厂商名称:Exar [Exar Corporation]
下载文档

器件描述

Octal 12-Bit DAC Array D/A Converter with Output Amplifier and Parallel Data/Address mP Control Logic

文档预览

MP7613器件文档内容

                                                                  MP7613

                                                                   Octal 12-Bit DAC ArrayTM
                                                      D/A Converter with Output Amplifier
                                            and Parallel Data/Address P Control Logic

FEATURES                                                                         +10 V Output Swing with +11.4 V Supplies
                                                                                  Rugged Construction Latch-Up Proof
Eight Independent Channel 12-Bit DACs with                                     Serial Version: MP7612
   Output Amplifiers
                                                                                 APPLICATIONS
Low Power 320 mW (typ.)
Parallel Digital Data and Address Port                                          Data Acquisition Systems
Double Buffered Data Interface                                                 ATE
Readback of DAC Latches                                                         Process Control
Zero Volt Output Preset (Data = 10 .. 00)                                       Self-Diagnostic Systems
12-Bit Resolution, 11-Bit Accuracy                                              Logic Analyzers
Extremely Well Matched DACs                                                    Digital Storage Scopes
Extremely Low Analog Ground Current (<60A/Channel)                            PC Based Controller/DAS

GENERAL DESCRIPTION                                                              put data port loads the data into the pre-selected DACS.

   The MP7613 provides eight independent 12-bit resolution                          This device can easily be interfaced to a data bus, and digital
Digital-to-Analog Converters with voltage output amplifiers and                  readback of each channel is available.
a parallel digital address and data port.
                                                                                    Typical DAC matching is 0.7 LSB across all codes. Accuracy
   Built on using an advanced linear BiCMOS, these devices of-                   of +0.75 LSB for DNL and +1 LSB for INL is achieved for B grade
fer rugged solutions that are latch-up free, and take advantage                  versions. The output amplifier is capable of sinking and sourc-
of EXAR's patented thin-film resistor process which exhibits ex-                 ing 5mA, and the output voltage settles to 12-bits in less than
cellent long term stability and reliability.                                     30s (typ.).

   A standard -processor and TTL/CMOS compatible 12-bit in-

SIMPLIFIED BLOCK DIAGRAM

                                                    RB0                                      VRP

                                            DQ                                   DQ     12   DAC0     +
                                            LAT0A                                                     
DB0 - DB11              12 Bus          12  XR XE                                LAT0B                        VO0

                           I/O                         XE0                       XR XE       VRN

A0 - A2     3                                 RB7

LD1                     8  XE0 - XE7        DQ
                                            LAT7A
               Control                      XR XE                                            VRP

RD             Logic    8                              XE7                       DQ     12
                             RB0 - RB7

CS                                                                               LAT7B       DAC7     +       VO7
                                                                                                      
R1                                                                               XR XE       VRN

R2
LD2

                                                                                        VRP             VRN  VREFN

                                                                                                   +

                                                                  VRP

               VEE VEE VCC VCC AGND AGND VREF DGND DVDD

Rev. 2.00
                                                                              1
MP7613

ORDERING INFORMATION

           Package                       Temperature   Part No.                  Res.     INL   DNL             FSE
             Type                            Range                               (Bits)  (LSB)  (LSB)          (LSB)
                                                       MP7613BE
              PQFP                       40 to +85C  MP7613AE                    12      1    0.75             6
              PQFP                       40 to +85C  MP7613BG                    12      2      1              8
              PGA                        40 to +85C  MP7613AG                    12      1                     6
              PGA                        40 to +85C  MP7613BP                    12      2    0.75             8
              PLCC                       40 to +85C  MP7613AP                    12      1      1              6
              PLCC                       40 to +85C                              12      2                     8
                                                                                                0.75
                                                                                                  1

PIN CONFIGURATIONS                       See Packaging Section for Package Dimensions

                                     33              23

34                                                     22

                         See the following                                                 See the following
                       page for pin numbers                                              page for pin numbers

                          and descriptions                                                  and descriptions

                       Index

44                                                     12

                    1                    11

           44-Pin PQFP (14 mm x 14 mm)                                                   44-Pin PGA
                             Q44                                                              G44

                                                                              1

                                                         See the following
                                                       page for pin numbers

                                                          and descriptions

Rev. 2.00                                              44-Pin PLCC
                                                             P44

                                                                2
                                                                                                                       MP7613

PIN OUT DEFINITIONS

PLCC                PQFP & PGA  NAME                                                  DESCRIPTION
PIN NO.                 PIN NO.
                                 N/C                                             No Connection
   29                       1    VO3                                             DAC 3 Output
   30                       2    VEE                                             Analog Negative Power Supply (12 V)
   31                       3    VCC                                             Analog Positive Power Supply (+12 V)
   32                       4    DGND                                            Digital Ground (0 V)
   33                       5    VREF                                            Analog Positive Voltage Reference
   34                       6                                                    Input (+5 V)
                                 VREFN                                           Analog Negative Voltage Reference
35                   7                                                           Output (2.5 V)
                                 VCC                                             Analog Positive Power Supply (+12 V)
36                   8           VEE                                             Analog Negative Power Supply (12 V)
                                 VO4                                             DAC 4 Output
37                   9           N/C                                             No Connection
                                 VO5                                             DAC 5 Output
38                   10          VO6                                             DAC 6 Output
                                 VO7                                             DAC 7 Output
39                   11          AGND                                            Analog Ground ( 0 V)
                                 CS                                              Chip Select Enable
40                   12          RD                                              Read Back Enable
                                 R2                                              SecondLatch-Bank Reset Enable
41                   13          R1                                              FirstLatch-Bank Reset Enable
                                 LD2                                             SecondLatch-Bank Load Enable
42                   14          LD1                                             FirstLatch-Bank Load Enable
                                 A2                                              Digital Address Bit 2
43                   15          A1                                              Digital Address Bit 1
                                 A0                                              Digital Address Bit 0
44                   16          N/C                                             No Connection
                                 N/C                                             No Connection
1                    17          DB0                                             Digital Input Data Bit 0 (LSB)
                                 DB1                                             Digital Input Data Bit 1
2                    18          DB2                                             Digital Input Data Bit 2
                                 DB3                                             Digital Input Data Bit 3
3                    19          DB4                                             Digital Input Data Bit 4
                                 DB5                                             Digital Input Data Bit 5
4                    20          DB6                                             Digital Input Data Bit 6
                                 DB7                                             Digital Input Data Bit 7
5                    21          DB8                                             Digital Input Data Bit 8
                                 DB9                                             Digital Input Data Bit 9
6                    22          DB10                                            Digital Input Data Bit 10
                                 DB11                                            Digital Input Data Bit 11 (MSB)
7                    23          DVDD                                            Digital Positive Power Supply (+5 V)
                                 DGND                                            Digital Ground (0 V)
8                    24          AGND                                            Analog Ground (0 V)
                                 VO0                                             DAC 0 Output
9                    25          VO1                                             DAC 1 Output
                                 VO2                                             DAC 2 Output
10                   26

11                   27

12                   28

13                   29

14                   30

15                   31

16                   32

17                   33

18                   34

19                   35

20                   36

21                   37

22                   38

23                   39

24                   40

25                   41

26                   42

27                   43

28                   44

Rev. 2.00
                                                                              3
MP7613

ELECTRICAL CHARACTERISTICS
VCC = +12 V, VEE = 12 V, VREF = 5 V, DVDD = 5.0 V, T = 25C, Output Load = 5k (unless otherwise noted)

                                                25C                             Tmin to Tmax

Parameter                         Symbol Min Typ Max Min Max Units                                       Test Conditions/Comments

STATIC PERFORMANCE                N        12                                                Bits

Resolution (All Grades)           INL                                                        LSB         End Point Linearity Spec

Integral Non-Linearity              DNL                 2                            2
(Relative Accuracy)               +FSE                  1                            1
                                  FSE
    A                             ZOFS                  1                                    LSB
    B                              DINL             0.75                             1
                                                                                 0.75
Differential Non-Linearity           ME         6 8
    A                                           4 6                                          LSB
    B                                                                                8
                                                6 8                                  6
Positive Full Scale Error                       4 6
    A                                                                                        LSB
    B                                                   4                            8
                                                        3                            6
Negative Full Scale Error
    A                                                   2                                    LSB
    B                                                 1.5                            4
                                                                                     3
Bipolar Zero Offset
    A                                                                                        LSB
    B                                                                                2
                                                                                  1.5
INL Matching
    A                                                                                        LSB
    B
                                                                          4      4
All Channels Maximum Error                                                2      2
    with DAC 0 adjusted to
    minimum error                 DZUFS                                                  LSB
    A                                                                     4      4
    B                                                                     3      3

Bipolar Zero Matching              FSE                                                   LSB
    A                                                                            4
    B                                                                     4      3
                                                                          3
Full Scale Error Matching
    A
    B

DYNAMIC PERFORMANCE                   tsd       30    50                         50 s                   ZS to FS (20 V Step)

Voltage Settling from LD              CT        0.04                                           LSB       DC
    to VDAC Out1                        Q       70                                            dB
                                                                                               ppm/%     CLK and Data to VOUTi
Channel-to-Channel Crosstalk1, 6  PSRR                         5                                         VEE & VCC = +5%, ppm of FS
Digital Feedthrough1, 6
Power Supply

    Rejection Ratio

REFERENCE INPUTS                  REF      350 700 1.05k                         350 1.05k               See Application Hints for driving
Impedance of VREF                 VREF                                                                V  the reference input
VREF Voltage1, 2
                                           3.5        6

Rev. 2.00
                                                                              4
                                                                                        MP7613

ELECTRICAL CHARACTERISTICS (CONT'D)

                                                 25C              Tmin to Tmax

Parameter                          Symbol Min Typ Max Min Max Units                      Test Conditions/Comments

DIGITAL INPUTS3                                                                         For test purposes only
                                                                                        +FS to AGND
Logic High                         VIH      2.4                                  V      +FS to VEE
                                                                                        FS to AGND
Logic Low                          VIL                 0.8                       V      FS to VCC

Input Current                      IL                  +10                       A     Bipolar zero
                                                                                        Bipolar zero
Input Capacitance1                 CL                           8                pF     Bipolar zero
                                                                                        Bipolar zero
ANALOG OUTPUTS                                                                          See Application Notes
                                                                                         VIL = 0 V, VIH = 5 V, CL = 20 pF
Output Swing                                VEE +1.4 VCC 1.4                   V
Output Drive Current
                                            5                  5                mA

VREFN Output Drive Current                  10        +10                       A

Output Impedance                   RO            1                              

Output Short Circuit Current       ISC           25                              mA

                                                 30                              mA

                                                 40                              mA

                                                 55                              mA

DIGITAL OUTPUTS

Output High Voltage                VOH           4.5                             V

Output Low Voltage                 VOL           0.5                             V

POWER SUPPLIES                     VCC VREF+1.5 12 12.75 VREF+1.5 12.75 V

VCC Voltage5                       VEE 12.75 12      5 12.75        5 V
VEE Voltage5
DVDD Voltage                       DVDD     4.5  5 5.5             4.5  5.5 V
Positive Supply Current
Negative Supply Current            ICC           8     10               10 mA
Digital Supply Current
Power Dissipation                  IEE           15    20               20 mA

                                   IDD                          2       2 mA

                                   PDISS         320 420                450 mW

ANALOG GROUND CURRENT

Per Channel1                       IAGND         60                             A

DIGITAL TIMING
SPECIFICATIONS1,4

Data Setup Time                    tDS      20                                   ns

Data Hold Time                     tDH      20                                   ns

Address Set-up Time                tAS      100                                  ns

Address Hold Time                  tAH      0                                    ns

Chip Select to LD1 Set-up Time     tCS1     6                                    ns

Chip Select to LD1 Hold Time       tCH1     0                                    ns

LD1 Pulse Width                    tLD1W    50                                   ns

LD1 Negative Edge to LD2           tLD1LD2  60                                   ns

Positive Edge

LD2 Pulse Width                    tLD2W    60                                   ns

Chip Select to RD Set-Up Time      tCS2     6                                    ns

Chip Select to RD Hold Time        tCH2     0                                    ns

RD Pulse Width                     tRD      600                                  ns

High Z to Data Valid for Readback  tDA      600                                  ns

Data Valid for Readback to High Z  tDR      200                                  ns

R1 Pulse Width                     R1W 100                                       ns

R2 Pulse Width                     R2W 100                                       ns

Rev. 2.00                          Specifications are subject to change without notice
                                                                   5
MP7613

ELECTRICAL CHARACTERISTICS (CONT'D)

NOTES:
1 Guaranteed; not tested.
2 Specified values guarantee functionality.
3 Digital inputs should not go below digital GND or exceed DVDD supply voltage.
4 See Figures 1, 2, and 3. All digital input signals are specified with tR = tF = 10 ns 10% to 90% and timed from a 50% voltage level.
5 For power supply values < 2VREF, the output swing is limited as specified in Analog Outputs.
6 Digital feedthrough and channel-to-channel crosstalk are heavily dependent on the board layout and environment.

                                                         Specifications are subject to change without notice

ABSOLUTE MAXIMUM RATINGS (TA = +25C unless otherwise noted)1, 2

VCC to AGND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +16.5 V  Digital Input & Digital Output Voltage to:
                                                                                       DVDD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +.5 V
VEE to AGND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16.5 V    DGND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5 V

DVDD to DGND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +6.5 V    Operating Temperature Range . . . . . . . . . . 40C to +85C

VREF to DGND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +7.0 V  Maximum Junction Temperature . . . . . . . . . . . . . . . . . 150C

Analog Outputs & Inputs                                                              Storage Temperature Range . . . . . . . . . . . 65C to +150C
Infinite Shorts to VCC, VEE, DVDD, AGND and DGND
(provided that power dissipation of the package spec is not                          Lead Temperature (Soldering, 10 sec) . . . . . . . . . . . +300C
exceeded)
                                                                                     Package Power Dissipation Rating to 75C
AGND to DGND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . +1 V         PQFP, PGA, PLCC . . . . . . . . . . . . . . . . . . . . . . 800mW
(Functionality guaranteed for 0.5 V only)                                                  Derates above 75C . . . . . . . . . . . . . . . . . . . 11mW/C

NOTES:
1 Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a

       stress rating only and functional operation at or above this specification is not implied. Exposure to maximum rating
       conditions for extended periods may affect device reliability.
2 Any input pin which can see a value outside the absolute maximum ratings should be protected by Schottky diode clamps
       (HP5082-2835) from input pin to the supplies. All inputs have protection diodes which will protect the device from short
      transients outside the supplies of less than 100mA for less than 100s.

APPLICATION NOTES
Refer to Section 8 for Applications Information

NOTE: When using these DACs to drive remote devices, the accuracy of the output can be improved by utilizing a remote analog
ground connection. The difference between the DGND and AGND should be limited to 300 mV to assure normal operation. If there
is any chance that the AGND to DGND can be greater than 1 V, we recommend two back-to-back diodes be used between DGND
and AGND to clamp the voltage and prevent damage to the DAC. Using a buffer between the remote ground location and AGND may
help reduce noise induced from long lead or trace lengths.

Rev. 2.00
                                                                              6
                                                                                                                    MP7613

Data              1

Input/Output      0                                            tDS               tDH
     Bus

Address 1

A0-A2             0

Chip Select 1               don't care    tAS                                         tAH       don't care
                                        tCS1                                      tCH1
CS                0
                                                                          tLD1LD2
Load Latch A 1                                         tLD1W

LD1               0

Load Latch B 1

LD2               0

                                                                                 tLD2W

                    +FS
Analog Output

                    FS

                                                                                                     tSD

                                        Figure 1. Loading Latch A and Updating Latch B

Notes
(1) Chip Select (CS) and Load LATCHA (LD1) Signals follow the same timing constraints and are interchangeable

        in the above diagram.
(2) R1 = R2 = 1.
(3) For the case where LD2 is in the low state, analog output would respond to the falling edge of LD1 (transparent mode).

                         1                             tAS                                 tAH

Address

A0-A2                    0

Chip Select              1  don't care                                                                  don't care
                                                                                                HIGH-Z
CS                       0

Data Readback 1                                          tCS2             tRD            tCH2
                                                       HIGH-Z       tDA                 tDR
RD                       0

Digital Output Data 1

D0 to D13                0

                                        Figure 2. Read Back First Latch Bank of One DAC

Notes
(1) Chip Select (CS) and Data Readback (RD) Signals follow the same timing constraints and are interchangeable

        in the above diagram.
(2) R1 = R2 = 1.

                         1                                          tR1W

              R1         0  Reset first latch bank to
                            1000 . . . . .0000
                                                                                                tR2W
                         1
              R2         0  Reset second latch bank to 1000 . . . . .0000 and analog
                            output to zero volt.

                                                       Figure 3. Reset Operations

Rev. 2.00
                                                                              7
MP7613

   A standard -processor and TTL/CMOS compatible input              all 8-channels simultaneously. The selected DAC becomes
data port loads the data into the pre-selected DACS. If CS = 0,      transparent (activity on the digital inputs appear at the analog
the chip accesses digital data on the bus. Then address bits A0      output) when both LD1 = LD2 = 0.
to A2 select the appropriate DAC and LD1 loads the data into the
first-latch-bank. When all 8-channels first-latch-banks are             R1 = 0 resets the first-latch-bank. R2 = 0 resets the second-
loaded, then LD2 enables the second-latch-bank and updates           latch-bank which sets the analog output to zero volts (data =
                                                                     100...00), regardless of digital inputs.

               Function               A2 A1 A0 RD LD1 LD2 CS R1 R2

           Load Latch 1 of DAC1       0     0  0                     1 01 1      0  1                        1
           Load Latch 1 of DAC2                                      1 01 1
           Load Latch 1 of DAC3       0     0  1                     1 01 1      0  1                        1
           Load Latch 1 of DAC4
           Load Latch 1 of DAC5       0     1  0                     1 01 1      0  1                        1
           Load Latch 1 of DAC6
           Load Latch 1 of DAC7       0     1  1                        01 1     0  1                        1
           Load Latch 1 of DAC8
                                      1     0  0                     1  01    1  0  1                        1
                                      1     0  1                     1  01    1  0  1                        1
                                      1     1  0                     1  01    1  0  1                        1
                                      1     1  1                     1           0  1                        1

           Load Latch 2 of DAC18 X          X  X                     1     1 01 0   1                        1

           Read Latch 1 of DAC1       0     0  0                     0     1  1  0  1                        1
           Read Latch 1 of DAC2
           Read Latch 1 of DAC3       0     0  1                     0     1  1  0  1                        1
           Read Latch 1 of DAC4
           Read Latch 1 of DAC5       0     1  0                     0     1  1  0  1                        1
           Read Latch 1 of DAC6
           Read Latch 1 of DAC7       0     1  1                     0     1  1  0  1                        1
           Read Latch 1 of DAC8
                                      1     0  0                     0     1  1  0  1                        1

                                      1     0  1                     0     1  1  0  1                        1

                                      1     1  0                     0     1  1  0  1                        1

                                      1     1  1                     0     1  1  0  1                        1

           Reset Latch 1 of DAC18 X         X  X                     X     X  X  X  0                        1
           Reset Latch 2 of DAC18 X
                                            X  X                     X     X  X  X  1                        0

           Note: 1: High, 0: Low, X: Don't Care

                        Table 1. Octal Parallel Data Input 14-Bit DAC Truth Table
                       Note: For timing information see Electrical Characteristics

           A0 to A2 3            3-8     8                              8

                       Decoder                                                To first latch bank enable

           LD1

                                            8

           CS                                                           8     To switches across the first latch

                                                                              bank for readback enable

           RD

           LD2                                                                To second latch bank enable

           R1                                                                 To reset all first latch bank

           R2                                                                 To reset all second latch bank

                       Figure 4. Simplified Parallel Logic Port

Rev. 2.00

                                                                  8
                                                                                                                      MP7613

                                                                                 Output Voltage = 2 Vr (1 + 2D )

Hex Code           Binary Code   (Vr = +5 V)                                                          4096
   000            000000000000
                                                                                 10 (1 + 0) = 10

7FF                011111111111                                                  10 (1 + 4094 ) = 4.88 mV
800               100000000000
801               100000000001                                                                  4096

                                                                                      10 (1 + 4096 ) = 0

                                                                                                       4096

                                                                                 10 (1 + 4098 ) = 4.88 mV

                                                                                                  4096

FFF               111111111111                                                   10 (1 + 8190 ) = 9.99512

                                                                                                4096

                             Table 2. MP7613
                  Ideal DAC Output vs. Input Code

Note: See Electrical Characteristics on pages 28-30 for real system accuracy

    A0 to A15     16                                                             A0 to A2
                                                                     3
             AS                                                                  LD1
                              Address
P                            Decoder                                            R1
                                                                                 R2
               R                             From System Reset
                                             From System Reset                   DB0 to DB11
DB0 to DB16                                12 or 14                              or DB13

                  Figure 5. Parallel P Interface

Rev. 2.00
                                                                              9
MP7613

PERFORMANCE CHARACTERISTICS

           11 V

           0V

            11 V
                      VOUT

           2.5mV

           0V

           2.5mV                     50s/Division
                       VOUT Settling

           Graph 1. Typical Output Settling Characteristic
                      VREF = 5 V, RL = 5K, CL = 500pF

Graph 1 shows the typical output settling characteristic of the MP7610 Family for a RESET !ZS!FS!ZS series
of code transitions. The top graph shows the output voltage transients, while the bottom graph shows the differ-
ence between the output and the ideal output.

Rev. 2.00                        Graph 2. Linearity with
                            VREF = 5 V, All DACs, All Codes

                                                   10
                                                                                 MP7613

Graph 3. DAC 0 INL vs. VREF                                                      Graph 4. DAC 0 DNL vs. VREF

Graph 5. DAC 0 Linearity with                                                    Graph 6. DAC 0 Linearity with
     VREF = 5 V, VOUT = 10                                                           VREF = 4.5 V, VOUT = 9

          Graph 7. DAC 0 Linearity with                                          Graph 8. DAC 0 Linearity with
                VREF = 4 V, VOUT = 8                                                 VREF = 3.5 V, VOUT = 7

Rev. 2.00
                                                                             11
MP7613

                           VOUT              50W VO

                   MP7610             5k     500pF                                      CL          I  2mA
                   Family

                                              CL = 500pF, 5nF, 50nF, 500nF

Figure 6. Circuit for Determining Typical Analog Output Pulse Response

2.0mA

  I

     0.0
400mV

VO

   400mV          CL = 500pF         CL = 50nF                                  CL = 500nF
    200mV                   CL = 5nF

VOUT               1.0s              2.0s                                      3.0s       4.0s     5.0s  6.0s

   200mV
               0s

        Graph 9. Typical Response of the MP7610 Family Analog Output to
                     a Current Pulse with CL=500pF, 5nF, 50nF, 500nF
                                        (See NO TAG above)

Rev. 2.00
                                                                             12
                                                                   MP7613

              44 LEAD PLASTIC QUAD FLAT PACK
                  (14mm x 14mm PQFP, METRIC)
                                     Q44

                                        D

                                        D1

                          33                  23

                  34                                  22

                                                             D1 D

                  44                                  12

                          1                   11

                                           B

                      A2        e

           A      C

              A1                                            

                                                      L

                          MILLIMETERS             INCHES

              SYMBOL      MIN MAX             MIN MAX

              A            3.15                  0.124

              A1          0.25               0.01      
                                              0.102   0.110
              A2          2.6           2.8   0.012   0.016

              B           0.3           0.4

              C           0.13 0.23           0.005   0.009
                                              0.667   0.687
              D           16.95 17.45         0.547   0.555

              D1          13.9 14.1

              e               1.00 BSC            0.039 BSC

              L           0.65 1.03           0.026 0.040

                          0            7        0      7

              Coplanarity = 4 mil max.

Rev. 2.00

                                        13
MP7613                                       44 LEAD PIN GRID ARRAY
                                                           (PGA)
                                          D                  G44
          D
                                                              A                                   D1
                                                                                e
                                                             b
                                                                                                                             8
                                                                    e     D1                                                 7
                                                                                                                             6
                                                   Q                                                                         5
                                                                L1                                                           4
                                                                                                                             3
                                                   Seating Plane                                                             2
                                                                                                                             1

                                                                              H G FE D CBA

                                                                                                                         Pin 1

                 INCHES                      MILLIMETERS                      CONNECTION TABLE
             MIN MAX
SYMBOL                                       MIN MAX                PAD PIN PAD PIN PAD PIN
           0.082 0.10
A         0.016 0.020                       2.08  2.54                1  B2  16 G4             31 C8
b         0.841 0.859                                                        17 H4             32 C7
D         0.688 0.712                       0.406 0.508               2  B1  18 H5             33 B8
D1                                                                           19 G5             34 B7
e                0.100 typ.                 21.4  21.8                3  C2  20 H6             35 A7
L1        0.170 0.190                                                        21 G6             36 B6
Q                                                                     4  C1  22 H7             37 A6
                  0.050 typ.                                                  23 G7             38 B5
                                             17.5  18.1                5  D2  24 G8             39 A5
                                                                              25 F7             40 A4
                                                   2.54 typ.           6  D1  26 F8             41 B4
                                                                              27 E7             42 A3
                                             4.32  4.83                7  E1  28 E8             43 B3
                                                                              29 D8             44 A2
                                                   1.27 typ.           8  E2  30 D7

                                                                       9  F1

                                                                       10 F2

                                                                       11 G1

                                                                       12 G2

                                                                       13 H2

                                                                       14 G3

                                                                       15 H3

                                                                    Note: The letters A-H and numbers 1-8 are the coordinates
                                                                    of a grid. For example, pin 1 is at the intersections of the "B"
                                                                    vertical line and the "2" horizontal line.

Rev. 2.00

                                                              14
                                                                               MP7613

           44 LEAD PLASTIC LEADED CHIP CARRIER
                                     (PLCC)
                                       P44

           D

           D1                             A2                                   Seating
                                                                                Plane

           1

D D1                                                                  B

                                                                                 D2
                                          e1

           D3                                                              C

                                                                           A1

                                             A

                   INCHES           MILLIMETERS

           SYMBOL  MIN MAX          MIN MAX

           A       0.165 0.180      4.19  4.57

           A1      0.100 0.110      2.54  2.79

           A2      0.148 0.156      3.76  3.96

           B       0.013 0.021      0.330 0.553

           C       0.097 0.0103     0.246 0.261

           D       0.685 0.695      17.40 17.65

           D1 (1)  0.650 0.654      16.51 16.61
           D2      0590 0.630       14.99 16.00
           D3
           e1            0.500 Ref        12.70 Ref.
                        0.050 BSC         1.27 BSC

           Note: (1) Dimension D1 does not include mold protrusion.
                            Allowed mold protrusion is 0.254 mm/0.010 in.

Rev. 2.00

                   15
MP7613

                                                                      NOTICE
EXAR Corporation reserves the right to make changes to the products contained in this publication in order to im-
prove design, performance or reliability. EXAR Corporation assumes no responsibility for the use of any circuits de-
scribed herein, conveys no license under any patent or other right, and makes no representation that the circuits are
free of patent infringement. Charts and schedules contains here in are only for illustration purposes and may vary
depending upon a user's specific application. While the information in this publication has been carefully checked;
no responsibility, however, is assumed for inaccuracies.
EXAR Corporation does not recommend the use of any of its products in life support applications where the failure or
malfunction of the product can reasonably be expected to cause failure of the life support system or to significantly
affect its safety or effectiveness. Products are not authorized for use in such applications unless EXAR Corporation
receives, in writing, assurances to its satisfaction that: (a) the risk of injury or damage has been minimized; (b) the
user assumes all such risks; (c) potential liability of EXAR Corporation is adequately protected under the circum-
stances.
Copyright 1993 EXAR Corporation
Datasheet April 1995
Reproduction, in part or whole, without the prior written consent of EXAR Corporation is prohibited.

     Rev. 2.00
                                                                                  16
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved