datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

MP1530DM

器件型号:MP1530DM
厂商名称:Monolithic Power Systems (MPS)
厂商官网:https://www.monolithicpower.com
下载文档

文档预览

MP1530DM器件文档内容

                                                                                                                                              MP1530

                                                                                                                                             Triple Output Step-Up
                                                                                                                         Plus Linear Regulators for TFT Bias

The Future of Analog IC Technology

DESCRIPTION                                                                                                              FEATURES

The MP1530 combines a triple output step-up                                                                               2.7 to 5.5V Operating Input Range
converter with linear regulators to provide a                                                                            2.8A Switch Current Limit
complete DC/DC solution. It is designed to                                                                               3 Outputs In a Single Package
power TFT LCD panels from a regulated 3.3V
or 5V supply.                                                                                                                 Step-Up Converter up to 22V
                                                                                                                              Positive 20mA Linear Regulator
This device integrates a 1.4MHz                                                                                               Negative 20mA Linear Regulator
fixed-frequency step-up converter with positive                                                                           250m Internal Power MOSFET Switch
and negative linear regulators. The step-up                                                                               Up to 95% Efficiency
converter switch node drives two charge                                                                                  1.4MHz Fixed Frequency
pumps, which supply powers to their respective                                                                            Internal Power-On Sequencing
linear regulators. The positive and negative                                                                              Adjustable Soft-Start/Fault Timer
linear regulator inputs can withstand up to 38V                                                                           Cycle-by-Cycle Over Current Protection
and down to -20V, respectively.                                                                                           Under Voltage Lockout
                                                                                                                         Ready Flag
A single on/off control enables all 3 outputs.                                                                            16-Pin, QFN (3mm x 3mm) or TSSOP
The outputs are internally sequenced at startup                                                                              Packages
for ease of use. An internal soft-start prevents
input overload at startup. Cycle-by-cycle current                                                                        APPLICATIONS
limiting reduces component stress.
                                                                                                                         TFT LCD Displays
The MP1530 is available in a tiny 3mm x 3mm,                                                                              Portable DVD Players
16-pin QFN package or a 16-pin TSSOP                                                                                     Tablet PCs
package.                                                                                                                  Car Navigation Displays

EVALUATION BOARD REFERENCE                                                                                               "MPS" and "The Future of Analog IC Technology" are Trademarks of Monolithic
                                                                                                                         Power Systems, Inc.
Board Number                        Dimensions

           EV0055               2.4"X x 2.3"Y x 0.4"Z

TYPICAL APPLICATION                                                                                                                                  Efficiency vs

                                                                                                                    VIN
                                                                                                                3.3V/5V

                                                                                                                                                     Load Current

                                                                                                                                                     (Step-Up Converter Only)

                                                                                                                                                100                 VIN = 5.0V

                                                                                                                                                90

           OFF ON                CT RDY  IN                                                                              VMAIN  EFFICIENCY (%)  80                  VIN = 3.3V
                       TO  EN                 SW                                                                         VGH
                      SW   COMP              FB1

                  VGL                                                                                                                           70

                           IN2                                                                                                                  60

                                  MP1530                                                                                                        50

                                                            IN3                                                                                 40
                           GL

                           FB2                                                                                                                  30                  VMAIN = 13V
                                                            GH
                                                           FB3

                           REF                                                                                                                  20   1  10          100         1000
                               GND
                                         PGND

                                                                                                                                                        LOAD CURRENT (mA)

MP1530 Rev. 1.4                                                  www.MonolithicPower.com                                                                                         1

5/19/2006                  MPS Proprietary Information. Unauthorized Photocopy and Duplication Prohibited.

                                                                  2006 MPS. All Rights Reserved.
                 MP1530 TRIPLE OUTPUT STEP-UP PLUS LINEAR REGULATORS FOR TFT BIAS

PACKAGE REFERENCE

                         TOP VIEW                                                       TOP VIEW

                 PGND IN3 GH IN2                                              RDY 1                  16 CT
                   16 15 14 13                                                 FB1 2                 15 SW
                                                                            COMP 3                   14 PGND
SW 1                                12 GL                                                            13 IN3
                                                                                  IN 4               12 GH
CT 2                                11 EN                                     GND 5                  11 IN2
                                                                               REF 6                 10 GL
RDY 3                               10 FB3                                     FB2 7                 9 EN
                                                                               FB3 8
FB1 4                               9 FB2

                 5  6  7         8

                 COMP IN GND REF

Part Number*           Package    Temperature                 Part Number**             Package       Temperature
MP1530DQ                        40C to +85C                 MP1530DM                TSSOP16      40C to +85C
                        QFN16
                    (3mm x 3mm)

* For Tape & Reel, add suffix Z (eg. MP1530DQZ)             ** For Tape & Reel, add suffix Z (eg. MP1530DMZ)

   For RoHS compliant packaging, add suffix LF                   For RoHS compliant packaging, add suffix LF
   (eg. MP1530DQLFZ)                                            (eg. MP1530DMLFZ)

ABSOLUTE MAXIMUM RATINGS (1)                                  Recommended Operating Conditions (2)

IN Supply Voltage ..........................0.3V to +6V      Input Voltage .................................. 2.7V to 5.5V
SW Voltage ..................................0.3V to +25V    Main Output Voltage...........................VIN to 22V
IN2, GL Voltage ...........................+0.3V to 25V      IN2, GL Voltage ................................ 0V to 20V
IN3, GH Voltage...........................0.3V to +40V       IN3, GH Voltage ................................. 0V to 38V
IN2 to IN3 Voltage .......................0.3V to +60V       Operating Temperature .............40C to +85C
All Other Pins .................................0.3V to +6V
Junction Temperature ...............................125C     Thermal Resistance (3) JA JC
Lead Temperature ....................................260C
Storage Temperature ............. 65C to +150C             QFN16 (3mm x 3mm) ............. 60 ...... 12... C/W
                                                              TSSOP16 ............................... 90 ...... 30... C/W

                                                              Notes:
                                                              1) Exceeding these ratings may damage the device.
                                                              2) The device is not guaranteed to function outside of its

                                                                   operating conditions.
                                                              3) Measured on approximately 1" square of 1 oz copper.

MP1530 Rev. 1.4                                    www.MonolithicPower.com                                                2

5/19/2006           MPS Proprietary Information. Unauthorized Photocopy and Duplication Prohibited.

                                     2006 MPS. All Rights Reserved.
                 MP1530 TRIPLE OUTPUT STEP-UP PLUS LINEAR REGULATORS FOR TFT BIAS

ELECTRICAL CHARACTERISTICS (4)

VIN = 5V, TA = +25C, unless otherwise noted.

Parameter                            Symbol Condition                   Min Typ Max                                                         Units
                                                                                                                                              V
Input Voltage Range                   VIN                               2.7                                   5.5                             V
IN Undervoltage Lockout Threshold    VUVLO IN Rising                                                                                         mV
IN Undervoltage Lockout Hysteresis                                      2.25                                  2.65                           A
                                                                                                                                             mA
                                                                                                         100                                  V
                                                                                                                                              V
IN Shutdown Current                            VEN  0.3V                                                 0.5  1                              mV
IN Quiescent Current                           VEN > 2V, VFB1 = 1.4V                                                                         A
EN Input High Voltage                          EN Rising                                                 1.3  1.6
EN Input Low Voltage                                                                                                                        MHz
                                     VEN HIGH                           1.6                                                                   %
                                                                                                                                             ms
                                                                                                              0.3                             s
                                                                                                                                             ms
EN Hysteresis                                                                                            100
                                                                                                                                             V/V
EN Input Bias Current                                                                                         1                             A/V
                                                                                                                                             A
Oscillator
                                                                                                                                              V
Switching Frequency                  fSW                                1                                1.4                                 mV
Maximum Duty Cycle                   DM                                                                                                      nA
Soft Start Period                                                       85                               90                                  nA
                                              CCT = 10nF
Regulator #2 Turn-On/Turn-Off Delay                                                                      6                                    V
                                              CCT = 10nF                                                                                      %
Error Amplifier                                                                                          3
                                                                                                                                             m
                                                                                                         6                                   m
                                                                                                                                              A
Error Amplifier Voltage Gain         AvEA                                     400                                                            A
Error Amplifier Transconductance     GmEA                                     1000                                                            V
COMP Maximum Output Current                                                   100                                                            V
                                                                                                                                             A
FB1, FB3 Regulation Voltage                                             1.22 1.25 1.28                                                       A
                                                                                                                                              C
FB2 Regulation Voltage                                                  25                              0    +25

FB1, FB3 Input Bias Current                    VFB1 = VFB3 = 1.25V            100
FB2 Input Bias Current                         VFB2 = 0V                      100
Reference (REF)

REF Regulation Voltage                         IREF = 50A              1.22 1.25 1.28
REF Load Regulation                            0A < IREF < 200A
Output Switch (SW)                                                                                       1    1.2

SW On Resistance                               VIN = 5V                                                  250

SW Current Limit                               VIN = 3V                                                  400
SW Leakage Current
GL Dropout Voltage (5)               ILIM                               2.8                              3.6
GH Dropout Voltage (5)
GL Leakage Current                             VSW = 22V                                                 0.5  1
GH Leakage Current
Thermal Shutdown                               VGL = 10V, IGL = 20mA                                        0.3

                                               VGH = 20V, IGH = 20mA                                          1

                                               VIN2 = 15V, VGL = GND                                         1

                                               VIN3 = 25V, VGH = GND                                          1

                                                                                                         160

Notes:
4) Typical values are guaranteed by design, not production tested.
5) Dropout Voltage is the input to output differential at which the circuit ceases to regulate against further reduction in input voltage.

MP1530 Rev. 1.4                      www.MonolithicPower.com                                                                                3

5/19/2006               MPS Proprietary Information. Unauthorized Photocopy and Duplication Prohibited.

                                     2006 MPS. All Rights Reserved.
                                        MP1530 TRIPLE OUTPUT STEP-UP PLUS LINEAR REGULATORS FOR TFT BIAS

TYPICAL PERFORMANCE CHARACTERISTICS

Circuit of Figure 3, VIN = 5V, VMAIN = 13V, IMAIN = 200mA, VGL = -8.5V, IGL = 10mA, VGH = 27V,
IGH = 10mA, TA = +25C, unless otherwise noted.

                                        Efficiency vs                                                 Step-Up Converter
                                        Load Current                                                  Load Regulation

                                          (Step-Up Converter Only)                            13.005
                                    100
                                                                                              13.000
                                                             VIN=5V
                                     90

                    EFFICIENCY (%)  80                VIN=3.3V                                12.995
                                                                                              12.990
                                    70                                     VMAIN (V)          12.985
                                                                                              12.980
                                    60                                                        12.975

                                    50

                                    40         VMAIN=7.5V                                     12.970
                                    30                                                        12.965
                                           10  100                   1000                                  10               100  1000
                                        1                                                               1

                                           LOAD CURRENT (mA)                                               IMAIN (mA)

                                        Negative Linear Regulator                                       Positive Linear Regulator
                                        Load Regulation                                                 Load Regulation

                    -8.465                                                                    27.05

                    -8.475                                                                    27.03

                    -8.485                                                                    27.01

                    -8.495                                                                    26.99

           VGL (V)  -8.505                                                 VGH (V)            26.97

                    -8.515                                                                    26.95

                    -8.525                                                                    26.93

                    -8.535                                                                    26.91

                    -8.545                                                                    26.89

                    -8.555                                                                    26.87

                    -8.565                 10 20 30 40 50                                     26.85        10 20 30 40 50
                             0                       IGL (mA)                                         0             IGH (mA)

                   Power-On Sequence                                                                    Power-On Sequence

                VEN                                                                                VCT
            5V/div.                                                                            1V/div.
             VMAIN
            5V/div.                                                                             VMAIN
                                                                                               5V/div.
                VGL
           10V/div.                                                                                VGL
                                                                                              10V/div.
                VGH
           10V/div.                                                                                VGH
                                                                                              10V/div.

                                           10ms/div.                                                       10ms/div.

MP1530 Rev. 1.4                                                      www.MonolithicPower.com                                           4

5/19/2006                                  MPS Proprietary Information. Unauthorized Photocopy and Duplication Prohibited.

                                                                      2006 MPS. All Rights Reserved.
                        MP1530 TRIPLE OUTPUT STEP-UP PLUS LINEAR REGULATORS FOR TFT BIAS

TYPICAL PERFORMANCE CHARACTERISTICS (continued)

Circuit of Figure 3, VIN = 5V, VMAIN = 13V, IMAIN = 200mA, VGL = -8.5V, IGL = 10mA, VGH = 27V,

IGH = 10mA, TA = +25C, unless otherwise noted.

                        Normal Operation                                                             Load Transient on
                                                                                                     VMAIN

                                                                                                     IMAIN = 20mA - 200mA Step

                  VSW                                                          IMAIN
               5V/div.                                                  200mA/div.

           VMAIN AC                                                       VMAIN AC
           50mV/div.                                                    100mV/div.

           IINDUCTOR
             0.5A/div.

                        400ns/div.

                        Fault Timer                                                                 Reference Voltage vs
                                                                                                    Temperature
                        VMAIN Shorted to VIN
                                                                                              1.256

                                                                                              1.254

                                                                                              1.252

             VMAIN                                                      VREF (V)              1.250
            5V/div.
                                                                                              1.248
                VCT
            1V/div.                                                                           1.246

                VGL                                                                           1.244
           10V/div.
                                                                                              1.242
                VGH
           20V/div.                                                                           1.240

                        2ms/div.                                                              1.238
                                                                                                 -50  0  50 100 150

                                                                                                      TEMPERATURE (C)

                                                                    Oscillator Frequency vs
                                                                    Temperature

                                                               1.50

                                                               1.47

                                              FREQUENCY (MHz)  1.44

                                                               1.41

                                                               1.38

                                                               1.35

                                                               1.32

                                                               1.29

                                                               1.26
                                                               -50   0  50 100 150

                                                                     TEMPERATURE (C)

MP1530 Rev. 1.4                                                      www.MonolithicPower.com                                    5

5/19/2006               MPS Proprietary Information. Unauthorized Photocopy and Duplication Prohibited.

                                                                2006 MPS. All Rights Reserved.
                   MP1530 TRIPLE OUTPUT STEP-UP PLUS LINEAR REGULATORS FOR TFT BIAS

PIN FUNCTIONS

QFN        TSSOP   Name  Description
Pin #       Pin #
                         Step-Up Converter Power Switch Node. Connect an inductor between the input source
1          15      SW    and SW, and connect a rectifier from SW to the main output to complete the step-up
                         converter. SW is the drain of the internal 250m N-Channel MOSFET switch.
2          16      CT    Timing Capacitor for Power Supply Soft-Start and Power-On Sequencing. A capacitor
                         from CT to GND controls the soft-start and sequencing turn-on delay periods. See
3          1       RDY   Power-On Sequencing and Start Up Timing Diagram.

                         Regulators Not Ready. During startup RDY will be left high. Once the turn-on sequence
                         is complete, this pin will be pulled low if all FB voltages exceed 80% of their specified
                         thresholds. After all regulators are turned-on, a fault in any regulator that causes the

                         respective FB voltage to fall below 80% of its threshold will cause RDY to go high after

                         approximately 15s. If the fault persists for more than approximately 6ms (for CCT=10nF),
                         the entire chip will shut down. See Fault Sensing and Timer.

4          2       FB1 Step-Up Converter Feedback Input. FB1 is the inverting input of the internal error

                         amplifier. Connect a resistive voltage divider from the output of the step-up converter to
                         FB1 to set the step-up converter output voltage.

5          3 COMP Step-Up Converter Compensation Node. COMP is the output of the error amplifier.

                         Connect a series RC network to compensate the regulation control loop of the step-up

                         converter.

6          4       IN Internal Power Input. IN supplies the power to the MP1530. Bypass IN to PGND with a

                         10F or greater capacitor.

7          5       GND Signal Ground.

8          6       REF Reference Output. REF is the 1.25V reference voltage output. Bypass REF to GND with

                         a 0.1F or greater capacitor. Connect REF to the low-side resistor of the negative linear
                         regulator feedback string.

9          7       FB2 Negative Linear Regulator Feedback Input. Connect the FB2 feedback resistor string

                         between GL and REF to set the negative linear regulator output voltage. FB2 regulation

                         threshold is GND.

10         8       FB3 Positive Linear Regulator Feedback Input. Connect the FB3 feedback resistor string

                         between GH and GND to set the positive linear regulator output voltage. FB3 regulation

                         threshold is 1.25V.

11         9       EN On/Off Control Input. Drive EN high to turn on the MP1530, drive EN low to turn it off. For

                         automatic startup, connect EN to IN. Once the MP1530 is turned on, it sequences the
                         outputs on (See Power-On Sequencing). When turned off, all outputs are immediately

                         disabled.

12         10      GL Negative Linear Regulator Output. GL is the output of the negative linear regulator. GL

                         can supply up to 20mA to the load. Bypass GL to GND with a 1F or greater, low-ESR,

                         ceramic capacitor.

13         11      IN2 Negative Linear Regulator Input. IN2 is the input of the negative linear regulator. Drive

                         IN2 with an inverting charge pump powered from SW. IN2 can go as low as -20V. For

                         QFN package IN2 connects to exposed pad.

14         12      GH Positive Linear Regulator Output. GH is the output of the positive linear regulator. GH

                         can supply as much as 20mA to the load. Bypass GH to GND with a 1F or greater, low-

                         ESR, ceramic capacitor.

15         13      IN3 Positive Linear Regulator Input. IN3 is the input to the positive linear regulator. Drive IN3

                         with a doubling, tripling, or quadrupling charge pump from SW. IN3 voltage can go as

                         high as 38V.

16         14 PGND Power Ground. PGND is the source of the internal 250m N-Channel MOSFET switch.

                         Connect PGND to GND as close to the MP1530 as possible.

MP1530 Rev. 1.4                              www.MonolithicPower.com                                                  6

5/19/2006          MPS Proprietary Information. Unauthorized Photocopy and Duplication Prohibited.

                                        2006 MPS. All Rights Reserved.
                 MP1530 TRIPLE OUTPUT STEP-UP PLUS LINEAR REGULATORS FOR TFT BIAS

BLOCK DIAGRAM

                                                                                                  IN

                                                                        REFERENCE                 REF

   FB1           VREF                                                                                                  SW
COMP                       +
                                                                        PULSE-WIDTH
                               GM                                       MODULATOR
                           --

                 0.8VREF                       OSCILLATOR
                             +
                                               SOFT-START
                             --                FAULT TIMER                            0.8VREF     PGND
                 0.2VREF                                                           +
                                                        &                                         FB3
                             +                 SEQUENCING                          --             IN3
                                                                                        VREF      GH
                 --                                                                               RDY
                                                                                   --
           EN
           CT                                                                      +

           FB2   +

                                           --
           IN2

           GL

                                                 GND

                                               Figure 1--Functional Block Diagram

MP1530 Rev. 1.4                                www.MonolithicPower.com                                                     7

5/19/2006        MPS Proprietary Information. Unauthorized Photocopy and Duplication Prohibited.

                                                2006 MPS. All Rights Reserved.
                 MP1530 TRIPLE OUTPUT STEP-UP PLUS LINEAR REGULATORS FOR TFT BIAS

OPERATION                                          The fault timer uses the same CT capacitor as
                                                   the soft-start sequencer. If any fault persists to
The MP1530 is a step-up converter with two         the end of the fault timer (One CT cycle is 6ms
integrated linear regulators to power TFT LCD      for a 10nF capacitor), all outputs are disabled.
panels. Typically the linear regulators are        Once the outputs are shut down due to the fault
powered from charge-pumps driven from the          timer, the MP1530 must be re-enabled by either
switch node (SW). The user can set the positive    cycling EN or by cycling the input power.
charge-pump to be a doubler, tripler, or
quadrupler to achieve the required linear          If the fault persists for less than the fault timer
regulator input voltage for the selected output
voltage. Typically the negative charge-pump is     period, RDY will be pulled low and the part will
configured as a 1x inverter.                       function as though no fault has occurred.

Step-Up Converter                                  Power-On Sequencing and Soft-Start
The step-up, fixed-frequency, 1.4MHz converter     The MP1530 automatically sequences its
employs a current-mode control architecture        outputs at startup. When EN goes from low to
that maximizes loop bandwidth to provide fast-     high, or if EN is held high and the input voltage
transient responses needed for TFT LCD             IN rises above the under-voltage lockout
drivers. High switching frequency allows for       threshold, the outputs turn on in the following
smaller inductors and capacitors minimizing        sequence:
board space and thickness.
                                                       1. Step-up Converter
Linear Regulators
The positive linear regulator (GH) uses a              2. Negative Linear Regulator (GL)
P-Channel pass element to drop the input
voltage down to the regulated output voltage.          3. Positive Linear Regulator (GH)
The feedback of the positive linear regulator is
a conventional error amplifier with the            Each output turns on with a soft-start voltage
regulation threshold at 1.25V.                     ramp. The soft-start ramp period is set by the
                                                   timing capacitor connected between CT and
The negative linear regulator (GL) uses a          GND. A 10nF capacitor at CT sets the soft-start
N-Channel pass element to raise the negative       ramp period to 6ms. The timing diagram is
input voltage up to the regulated output voltage.  shown in Figure 2.
The feedback threshold for the negative linear
regulator is ground. The resistor string goes      After the MP1530 is enabled, the power-on
from REF (1.25V) to FB2 and from FB2 to GL to      reset spans three periods of the CT ramp. First
set the negative output voltage.                   the step-up converter is powered up with
                                                   reference to the CT ramp and allowed one
The difference between the voltage at IN3 and      period of the CT ramp to settle. Next the
the voltage at IN2 is limited to 60V abs. max.     negative linear regulator (GL) is soft-started by
                                                   ramping REF, which coincides with the CT
Fault Sensing and Timer                            ramp, and also allowed one CT ramp period to
Each of the 3 outputs has an internal              settle.
comparator that monitors its respective output
voltage by measuring the voltage at its
respective FB input. When any FB input
indicates that the output voltage is below
approximately 80% of the correct regulation

voltage, the fault timer enables and the RDY
pin goes high.

MP1530 Rev. 1.4  www.MonolithicPower.com                                                          8

5/19/2006        MPS Proprietary Information. Unauthorized Photocopy and Duplication Prohibited.

                  2006 MPS. All Rights Reserved.
                 MP1530 TRIPLE OUTPUT STEP-UP PLUS LINEAR REGULATORS FOR TFT BIAS

The positive linear regulator (GH) is then soft-   The RDY pin will be pulled down to an active
started and allowed to settle in one period of CT  low. If any output remains below regulation
ramp. Nine periods of the CT ramp have             (<80%) before and through the nine CT periods,
occurred since the chip enabled. If all outputs
are in regulation (>80%), the CT will stop         RDY will remain high and CT will begin its fault
ramping and be held at ground.                     timer pulse.

                                                   VGH

   OUTPUT        VMAIN
VOLTAGES
                                          VGL
           VIN
                 POWER ON RESET  START 1           START 2         START 3
            0V

           VIN
             IN
            0V

   VEN HIGH
            EN
            0V

        1.25V
            CT
            0V
           VIN

          RDY
            0V

                                                        TIME

                 Figure 2--Startup Timing Diagram

MP1530 Rev. 1.4                  www.MonolithicPower.com                                          9

5/19/2006        MPS Proprietary Information. Unauthorized Photocopy and Duplication Prohibited.

                                  2006 MPS. All Rights Reserved.
                 MP1530 TRIPLE OUTPUT STEP-UP PLUS LINEAR REGULATORS FOR TFT BIAS

APPLICATION INFORMATION                             saturate under the worst-case load transient
                                                    and startup conditions.
COMPONENT SELECTION
                                                    Calculate the required inductance value by the
Setting the Output Voltages                         equation:
Set the output voltage on each output by
selecting the resistive voltage divider ratio. The                      L = VIN (VOUT - VIN )
voltage divider drops the output voltage to the                                VOUT fSW I
feedback threshold voltage. Use 10k to 50k
for the low-side resistor RL of the voltage                                          VOUT ILOAD(MAX)
divider.                                                                                    VIN

For the step-up converter, determine the high-                          IIN(MAX)  =
side resistor RH by the equation:
                                                                        I = (30% - ) 50% IIN(MAX)
                        VMAIN - VFB1
                 RH  =
                             VFB1                   Where ILOAD(MAX) is the maximum load current, I
                             RL                     is the peak-to-peak inductor ripple current, and
                                                    is efficiency.

Where VMAIN is the output voltage of the step-up
converter.

For the positive charge-pump, determine the         Selecting the Input Capacitor
high-side resistor RH by the equation:              An input capacitor is required to supply the AC
                                                    ripple current to the inductor, while limiting
                 RH  =  VGH - VFB3                  noise at the input source. A low ESR capacitor
                                                    is required to keep the noise at the IC to a
                             VFB3                   minimum. Since it absorbs the input switching
                              RL                    current it requires an adequate ripple current
                                                    rating. Use a capacitor with RMS current rating
For the negative charge-pump, determine the         greater than the inductor ripple current (see
high-side resistor RH by the equation:              Selecting The Inductor to determine the
                                                    inductor ripple current). One 10F ceramic
                 RH     =    -VGL                   capacitor is used in the application circuit of
                                                    Figure 3 because of the high source impedance
                             VREF                   seen in typical lab setups. Actual applications
                              RL                    usually have much lower source impedance
                                                    since the step-up converter typically runs
Selecting the Inductor                              directly from the output of another regulated
The inductor is required to force the higher        supply. Typically, the input capacitance can be
output voltage while being driven by the input      reduced below the value used in the typical
voltage. A larger value inductor results in less    application circuit.
ripple current that results in lower peak inductor
current, reducing stress on the internal            To insure stable operation place the input
N-Channel.switch. However, the larger value         capacitor as close to the IC as possible.
inductor has a larger physical size, higher         Alternately a smaller high quality 0.1F ceramic
series resistance, and/or lower saturation          capacitor may be placed closer to the IC if the
current.                                            larger capacitor is placed further away.

A 4.7H inductor is recommended for most
applications. A good rule of thumb is to allow
the peak-to-peak ripple current to be
approximately 30-50% of the maximum input
current. Make sure that the peak inductor
current is below 75% of the current limit to
prevent loss of regulation due to the current
limit. Also make sure that the inductor does not

MP1530 Rev. 1.4                       www.MonolithicPower.com                                            10

5/19/2006               MPS Proprietary Information. Unauthorized Photocopy and Duplication Prohibited.

                                       2006 MPS. All Rights Reserved.
                    MP1530 TRIPLE OUTPUT STEP-UP PLUS LINEAR REGULATORS FOR TFT BIAS

Selecting the Rectifier Diodes                     The number of negative charge-pump stages
The MP1530's high switching frequency              NNEG is given by:
demands high-speed rectifiers. Schottky diodes
are recommended for most applications                                             NNEG   =  -VGL + VDROPOUT
because of their fast recovery time and low                                                    VMAIN - 2VD
forward voltage. Typically, a 1A Schottky diode
is recommended for the step-up converter.          Use VDROPOUT = 1V for positive charge-pump
100mA Schottky diodes such as Central              and VDROPOUT = 0.3V for negative charge-pump.
Semiconductor CMPSH-3 are recommended
for low current charge-pump circuits.              Selecting the Flying Capacitor in Charge-
                                                   Pump Stages
Selecting the Output Capacitor of the              Increasing the flying capacitor CX values
Step-Up Converter                                  increases the output current capability. A 0.1F
The output capacitor is required to maintain the   ceramic capacitor works well in most low
DC output voltage. Low ESR capacitors are          current applications. The flying capacitor's
preferred to keep the output voltage ripple to a   voltage rating must exceed the following:
minimum. The characteristics of the output
capacitor also affect the stability of the                                              VCX > N VMAIN
regulation control system. A 10F ceramic
capacitor works well in most applications. In the  Where N is the stage number in which the flying
case of ceramic capacitors, the impedance of       capacitor appears.
the capacitor at the switching frequency is
dominated by the capacitance, and so the           Step-Up Converter Compensation
output voltage ripple is mostly independent of     The MP1530 uses current mode control which
the ESR. The output voltage ripple is estimated    unlike voltage mode has only a single pole roll
to be:                                             off due to the output filter. The DC gain (AVDC) is
                                                   equated from the product of current control to
           VRIPPLE   1 -   VIN         ILOAD      output gain (AVCSCONTROL), error amplifier gain
                          VMAIN       C2 fSW     (AVEA), and the feedback divider.

                                                               Av DC = A CSCONTROL Av EA A FB1

Where VRIPPLE is the output ripple voltage, ILOAD                                 A CSCONTROL        = 4 VIN
is the load current, and C2 is the capacitance of                                                           ILOAD
the output capacitor of the step-up converter.
                                                                                                     VFB1
Selecting the Number of Charge-Pump                                                      A FB1    =  VMAIN
Stages
For highest efficiency, always choose the                                         Av DC  =  1600 VIN VFB1
lowest number of charge-pump stages that                                                      ILOAD VMAIN
meets the output requirement.
                                                   The output filter pole is given in hertz by:

The number of positive charge-pump stages                                         fFILTERPOLE  =       ILOAD
NPOS is given by:                                                                                  VMAIN C2

           NPOS  =  VGH  - VDROPOUT - VMAIN
                          VMAIN - 2VD
                                                   The output filter zero is given in hertz by:

Where VD is the forward voltage drop of the                                       fFILTERZERO  =           1   C2
charge-pump diode, and VDROPOUT is the                                                            2 RESR
dropout margin for the linear regulator.
                                                   Where RESR is the output capacitor's equivalent
                                                   series resistance.

MP1530 Rev. 1.4                                 www.MonolithicPower.com                                             11

5/19/2006                 MPS Proprietary Information. Unauthorized Photocopy and Duplication Prohibited.

                                                 2006 MPS. All Rights Reserved.
                 MP1530 TRIPLE OUTPUT STEP-UP PLUS LINEAR REGULATORS FOR TFT BIAS

With all boost regulators the right half plane    For the negative linear regulator:
zero (RHPZ) is given in hertz by:
                                                                                                             1
                                    2                                               fNEGPOLE1    =  2 R7 R5 C9

                             VIN         VMAIN
                            VMAIN
           fRHPZ  =                                                                                           1
                            2 ILOAD L1                                          fNEGZERO1       =  2 R7 C9

Error Amplifier Compensation                      fPOSPOLE1 and fNEGPOLE1 are necessary to cancel
To stabilize the feedback loop dynamics the       out the zero created by the equivalent series
error amplifier compensation is as follows:       resistance (RLDOESR) of the output capacitor.

                 fPOLE1                1   C3                                      fLDOZERO  =               1
                               2 10 6                                                          2 RLDOESR
                                                                                                                  CLDO

                 f ZERO1              1   C3      For the component values shown in Figure 3, a
                               2 R3            330pF capacitor provides about 30 of phase
                                                  margin and a bandwidth of approximately
Where R3 and C3 are part of the compensation      90KHz on both regulators.
network in Figure 3. A 6.8k and 10nF
combination gives about 70 of phase margin       Layout Considerations
and bandwidth of about 35KHz for most load        Careful PC board layout is important to
conditions.                                       minimize ground bounce and noise. First, place
                                                  the main boost converter inductor, output diode
Linear Regulator Compensation                     and output capacitor as close to the SW and
The positive and negative regulators are          PGND pins as possible with wide traces. Then
controlled by a transconductance amplifier and    place ceramic bypass capacitors near IN, IN2
a pass transistor. The DC gain of either LDO is   and IN3 pins to the PGND pin. Keep the
approximately 100dB with a slight dependency      charge-pump circuitry close to the IC with wide
on load current. The output capacitor (CLDO) and  traces. Place all FB resistive dividers close to
resistance load (RLOAD) make-up the dominant      their respective FB pins. Separate GND and
pole.                                             PGND areas and connect them at one point as
                                                  close to the IC as possible. Avoid having
           fLDOPOLE1     =             1   CLDO  sensitive traces near the SW node and high
                            2 RLOAD             current lines. Refer to the MP1530 demo board
                                                  for an example of proper board layout.
The pass transistor's internal pole is about
100Hz to 300Hz. To compensate for the two
pole system and add more phase and gain
margin, a capacitor network can be added in
parallel with the high-side resistor.

For the positive linear regulator:

           fPOSPOLE1        =           1
                               2 R9 R8 C7

                 fPOSZERO1     =         1
                                  2 R9 C7

MP1530 Rev. 1.4                                   www.MonolithicPower.com                                                12

5/19/2006                      MPS Proprietary Information. Unauthorized Photocopy and Duplication Prohibited.

                                                   2006 MPS. All Rights Reserved.
                 MP1530 TRIPLE OUTPUT STEP-UP PLUS LINEAR REGULATORS FOR TFT BIAS

TYPICAL APPLICATION CIRCUITS

                                                                                 VIN
                                                                              3.3V/5V

                                           C4
                                           10nF

                                       CT        RDY  IN                                  D1                  VMAIN
                                    EN                  SW                             1N5819                 13V
OFF ON
                                    COMP               FB1                                                D2  VGH
           TO                                                                                             D3  27V
           SW                   C3  IN2
                             10nF                                                                 C7
      VGL        D4                          MP1530                                             330pF
    -8.5V
                       C9                                                IN3
                     330pF          GL

                                    FB2
                                                                         GH

                                    REF                   FB3
                                      GND             PGND

                 Figure 3--Triple Output Boost Application Circuit

MP1530 Rev. 1.4                     www.MonolithicPower.com                                                          13

5/19/2006        MPS Proprietary Information. Unauthorized Photocopy and Duplication Prohibited.

                                     2006 MPS. All Rights Reserved.
                     MP1530 TRIPLE OUTPUT STEP-UP PLUS LINEAR REGULATORS FOR TFT BIAS

PACKAGE INFORMATION

                                                QFN16 (3mm x 3mm)

MP1530 Rev. 1.4  www.MonolithicPower.com                                                          14

5/19/2006        MPS Proprietary Information. Unauthorized Photocopy and Duplication Prohibited.

                  2006 MPS. All Rights Reserved.
                 MP1530 TRIPLE OUTPUT STEP-UP PLUS LINEAR REGULATORS FOR TFT BIAS

                                                      TSSOP16

NOTICE: The information in this document is subject to change without notice. Please contact MPS for current specifications.
Users should warrant and guarantee that third party Intellectual Property rights are not infringed upon when integrating MPS
products into any application. MPS will not assume any legal responsibility for any said applications.

MP1530 Rev. 1.4  www.MonolithicPower.com                                                          15

5/19/2006        MPS Proprietary Information. Unauthorized Photocopy and Duplication Prohibited.

                  2006 MPS. All Rights Reserved.
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved