datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

MM74HC595WM

器件型号:MM74HC595WM
器件类别:逻辑门   
厂商名称:Fairchild
厂商官网:http://www.fairchildsemi.com/
下载文档

器件描述

HC/UH SERIES, 8-BIT RIGHT SERIAL IN PARALLEL OUT SHIFT REGISTER, TRUE OUTPUT, PDSO16

HC/UH系列, 8位 RIGHT 串行输入并行输出移位寄存器, 实输出, PDSO16

参数

MM74HC595WM功能数量 1
MM74HC595WM端子数量 16
MM74HC595WM最小工作温度 -40 Cel
MM74HC595WM最大工作温度 85 Cel
MM74HC595WM最小供电/工作电压 2 V
MM74HC595WM最大供电/工作电压 6 V
MM74HC595WM加工封装描述 0.300 INCH, MS-013, SOIC-16
MM74HC595WM状态 Active-Unconfirmed
MM74HC595WM逻辑IC类型 SERIAL IN PARALLEL OUT
MM74HC595WMsub_category Shift Registers
MM74HC595WM计数方向 RIGHT
MM74HC595WM系列 HC/UH
MM74HC595WM最大-最小频率 50 MHz
MM74HC595WMjesd_30_code R-PDSO-G16
MM74HC595WMmax_frequency_nom_sup 2.40E7 Hz
MM74HC595WM位数 8
MM74HC595WM输出特性 3-STATE
MM74HC595WM输出极性 TRUE
MM74HC595WM包装材料 PLASTIC/EPOXY
MM74HC595WMpackage_code SOP
MM74HC595WMpackage_equivalence_code SOP16,.4
MM74HC595WM包装形状 RECTANGULAR
MM74HC595WM包装尺寸 SMALL OUTLINE
MM74HC595WMpower_supplies__v_ 2/6
MM74HC595WM传播延迟TPD 367 ns
MM74HC595WMqualification_status COMMERCIAL
MM74HC595WMseated_height_max 2.65 mm
MM74HC595WM表面贴装 YES
MM74HC595WM工艺 CMOS
MM74HC595WM温度等级 INDUSTRIAL
MM74HC595WM端子涂层 NOT SPECIFIED
MM74HC595WM端子形式 GULL WING
MM74HC595WM端子间距 1.27 mm
MM74HC595WM端子位置 DUAL
MM74HC595WMlength 10.3 mm
MM74HC595WMwidth 7.5 mm
MM74HC595WMadditional_feature PARALLEL OUTPUT IS REGISTERED

文档预览

MM74HC595WM器件文档内容

                                                                                                                    September 1983            MM74HC595 8-Bit Shift Registers with Output Latches
                                                                                                                    Revised February 1999

MM74HC595
8-Bit Shift Registers with Output Latches

General Description                                               The 74HC logic family is speed, function, and pin-out com-
                                                                  patible with the standard 74LS logic family. All inputs are
The MM74HC595 high speed shift register utilizes                  protected from damage due to static discharge by internal
advanced silicon-gate CMOS technology. This device pos-           diode clamps to VCC and ground.
sesses the high noise immunity and low power consump-
tion of standard CMOS integrated circuits, as well as the         Features
ability to drive 15 LS-TTL loads.
                                                                  s Low quiescent current: 80 A maximum (74HC Series)
This device contains an 8-bit serial-in, parallel-out shift reg-  s Low input current: 1 A maximum
ister that feeds an 8-bit D-type storage register. The stor-      s 8-bit serial-in, parallel-out shift register with storage
age register has 8 3-STATE outputs. Separate clocks are           s Wide operating voltage range: 2V6V
provided for both the shift register and the storage register.    s Cascadable
The shift register has a direct-overriding clear, serial input,   s Shift register has direct clear
and serial output (standard) pins for cascading. Both the         s Guaranteed shift frequency: DC to 30 MHz
shift register and storage register use positive-edge trig-
gered clocks. If both clocks are connected together, the
shift register state will always be one clock pulse ahead of
the storage register.

Ordering Code:

Order Number Package Number                                            Package Description

MM74HC595M    M16A           16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow

MM74HC595WM   M16B           16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300" Wide

MM74HC595SJ   M16D           16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

MM74HC595MTC  MTC16          16-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide

MM74HC595N    N16E           16-Lead Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300" Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

Connection Diagram                                                Truth Table

Pin Assignments for DIP, SOIC, SOP and TSSOP                      RCK  SCK                                 SCLR  G  Function
                                                                    X    X                                    X
                                                                    X    X                                    L  H QA thru QH = 3-STATE
                                                                                                                 L Shift Register cleared
                                                                                                              H
                                                                  X                                                      QH = 0
                                                                                                              H  L Shift Register clocked

                                                                       X                                                 QN = Qn-1, Q0 = SER
                                                                                                                 L Contents of Shift

                                                                                                                    Register transferred

                                                                                                                    to output latches

              Top View

1999 Fairchild Semiconductor Corporation DS005342.prf                                                             www.fairchildsemi.com
MM74HC595  Logic Diagram

           (positive logic)

           www.fairchildsemi.com  2
Absolute Maximum Ratings(Note 1)                                 Recommended Operating                                                                       MM74HC595
                                                                 Conditions
(Note 2)

     Supply Voltage (VCC)                     -0.5 to +7.0V                                        Min Max Units
     DC Input Voltage (VIN)             -1.5 to VCC +1.5V
     DC Output Voltage (VOUT)           -0.5 to VCC +0.5V        Supply Voltage (VCC)              2          6     V
     Clamp Diode Current (IIK, IOK)                              DC Input or Output Voltage
     DC Output Current, per pin (IOUT)               20 mA
     DC VCC or GND Current,                          35 mA      (VIN, VOUT)                       0          VCC   V

        per pin (ICC)                                70 mA      Operating Temperature Range (TA) -40 +85           C
     Storage Temperature Range (TSTG)    -65C to +150C
     Power Dissipation (PD)                                      Input Rise or Fall Times
                                                    600 mW
        (Note 3)                                    500 mW       (tr, tf) VCC = 2.0V                          1000 ns

        S.O. Package only                              260C          VCC = 4.5V                              500   ns

     Lead Temperature (TL)                                            VCC = 6.0V                              400   ns
        (Soldering 10 seconds)
                                                                 Note 1: Absolute Maximum Ratings are those values beyond which dam-
                                                                 age to the device may occur.

                                                                 Note 2: Unless otherwise specified all voltages are referenced to ground.

                                                                 Note 3: Power Dissipation temperature derating -- plastic "N" package: -
                                                                 12 mW/C from 65C to 85C.

DC Electrical Characteristics (Note 4)

Symbol           Parameter              Conditions  VCC             TA = 25C         TA = -40 to 85C TA = -55 to 125C
                                                                                                                                           Units
                                                                 Typ                       Guaranteed Limits

VIH     Minimum HIGH Level                          2.0V                      1.5            1.5              1.5                           V
                                                    4.5V
        Input Voltage                                                         3.15           3.15             3.15                          V

                                                    6.0V                      4.2            4.2              4.2                           V

VIL     Maximum LOW Level                           2.0V                      0.5            0.5              0.5                           V
                                                    4.5V
        Input Voltage                                                         1.35           1.35             1.35                          V

                                                    6.0V                      1.8            1.8              1.8                           V

VOH     Minimum HIGH Level  VIN = VIH or VIL
                            |IOUT|  20 A
        Output Voltage                              2.0V         2.0          1.9            1.9              1.9                           V

                                                    4.5V         4.5          4.4            4.4              4.4                           V

                                                    6.0V         6.0          5.9            5.9              5.9                           V

        QH                  VIN = VIH or VIL
                            |IOUT|  4.0 mA
                            |IOUT|  5.2 mA          4.5V         4.2          3.98           3.84             3.7                           V
                            VIN = VIH or VIL
                            |IOUT|  6.0 mA          6.0V         5.2          5.48           5.34             5.2                           V
                            |IOUT|  7.8 mA
        QA thru QH          VIN = VIH or VIL
                            |IOUT|  20 A
                                                    4.5V         4.2          3.98           3.84             3.7                           V

                                                    6.0V         5.7          5.48           5.34             5.2                           V

VOL     Maximum LOW Level

        Output Voltage                              2.0V         0            0.1            0.1              0.1                           V

                                                    4.5V         0            0.1            0.1              0.1                           V

                                                    6.0V         0            0.1            0.1              0.1                           V

        QH                  VIN = VIH or VIL
                            |IOUT|  4 mA
                            |IOUT|  5.2 mA          4.5V         0.2          0.26           0.33             0.4                           V
                            VIN = VIH or VIL                                                 0.33
                            |IOUT|  6.0 mA          6.0V         0.2          0.26                            0.4                           V
                            |IOUT|  7.8 mA                                                   0.33
        QA thru QH          VIN = VCC or GND                                                 0.33
                                                                                             1.0
                                                    4.5V         0.2          0.26                            0.4                           V

                                                    6.0V         0.2          0.26                            0.4                           V

IIN     Maximum Input                               6.0V                      0.1                            1.0                          A

        Current

IOZ     Maximum 3-STATE     VOUT = VCC or GND       6.0V                      0.5           5.0             10                           A

        Output Leakage      G = VIH

ICC     Maximum Quiescent   VIN = VCC or GND        6.0V                      8.0            80               160                           A

        Supply Current      IOUT = 0 A

Note 4: For a power supply of 5V 10% the worst case output voltages (VOH, and VOL) occur for HC at 4.5V. Thus the 4.5V values should be used when
designing with this supply. Worst case VIH and VIL occur at VCC = 5.5V and 4.5V respectively. (The VIH value at 5.5V is 3.85V.) The worst case leakage cur-
rent (IIN, ICC, and IOZ) occur for CMOS at the higher voltage and so the 6.0V values should be used.

                                                              3                                       www.fairchildsemi.com
MM74HC595  AC Electrical Characteristics

           VCC = 5V, TA = 25C, tr = tf = 6 ns

                 Symbol                   Parameter                                 Conditions          Typ       Guaranteed  Units

                                                                                                                  Limit

           fMAX          Maximum Operating                                                              50        30          MHz
                         Frequency of SCK

           tPHL, tPLH    Maximum Propagation                     CL = 45 pF                             12        20          ns
           tPHL, tPLH    Delay, SCK to QH'
           tPZH, tPZL    Maximum Propagation                     CL = 45 pF                             18        30          ns
           tPHZ, tPLZ    Delay, RCK to QA thru QH
           tS            Maximum Output Enable                   RL = 1 k                               17        28          ns
                                                                 CL = 45 pF
                         Time from G to QA thru QH               RL = k                                 15        25          ns
                         Maximum Output Disable                  CL = 5 pF

                         Time from G to QA thru QH                                                                20          ns
                         Minimum Setup Time
                         from SER to SCK

           tS            Minimum Setup Time                                                                       20          ns

                         from SCLR to SCK

           tS            Minimum Setup Time                                                                       40          ns

                         from SCK to RCK

                         (Note 5)

           tH            Minimum Hold Time                                                                        0           ns

                         from SER to SCK

           tW            Minimum Pulse Width                                                                      16          ns

                         of SCK or RCK

           Note 5: This setup time ensures the register will see stable data from the shift-register outputs. The clocks may be connected together in which case the stor-
           age register state will be one clock pulse behind the shift register.

           AC Electrical Characteristics

           VCC = 2.0-6.0V, CL = 50 pF, tr = tf = 6 ns (unless otherwise specified)

           Symbol        Parameter                   Conditions                     VCC      TA = 25C  TA = -40 to 85C TA = -55 to 125C Units
                                                                                          Typ               Guaranteed Limits

           fMAX        Maximum Operating        CL = 50 pF                          2.0V  10    6            4.8         4.0      MHz
                       Frequency                                                    4.5V
                                                                                    6.0V  45    30           24          20       MHz
                                                                                    2.0V
                                                                                    2.0V  50    35           28          24       MHz
                                                                                    4.5V
           tPHL, tPLH Maximum Propagation       CL = 50 pF                          4.5V  58    210          265         315         ns
                                                                                    6.0V
                       Delay from SCK to QH     CL = 150 pF                         6.0V  83    294          367         441         ns
                                                                                    2.0V
                                                CL = 50 pF                          2.0V  14    42           53          63          ns
                                                                                    4.5V
                                                CL = 150 pF                         4.5V  17    58           74          88          ns
                                                                                    6.0V
                                                CL = 50 pF                          6.0V  10    36           45          54          ns
                                                                                    2.0V
                                                CL = 150 pF                         4.5V  14    50           63          76          ns
                                                                                    6.0V
           tPHL, tPLH Maximum Propagation       CL = 50 pF                                70    175          220         265         ns

                       Delay from RCK to QA thru QH CL = 150 pF                           105   245          306         368         ns

                                                CL = 50 pF                                21    35           44          53          ns

                                                CL = 150 pF                               28    49           61          74          ns

                                                CL = 50 pF                                18    30           37          45          ns

                                                CL = 150 pF                               26    42           53          63          ns

           tPHL, tPLH Maximum Propagation                                                       175          221         261         ns
                                                                                                35
                       Delay from SCLR to QH                                                                 44          52          ns

                                                                                                30           37          44          ns

           www.fairchildsemi.com                                                    4
AC Electrical Characteristics (Continued)                                                                                                 MM74HC595

Symbol          Parameter                 Conditions   VCC   TA = 25C  TA = -40 to 85C TA = -55 to 125C Units

                                                             Typ        Guaranteed Limits

tPZH, tPZL Maximum Output Enable          RL = 1 k     2.0V  75   175   220                265                                        ns
               from G to QA thru QH       CL = 50 pF
                                                       2.0V  100  245   306                368                                        ns
tPHZ, tPLZ Maximum Output Disable         CL = 150 pF
               Time from G to QA thru QH  CL = 50 pF   4.5V  15   35    44                 53                                         ns
                                          CL = 150 pF
                                          CL = 50 pF   4.5V  20   49    61                 74                                         ns
                                          CL = 150 pF
                                          RL = 1 k     6.0V  13   30    37                 45                                         ns
                                          CL = 50 pF
                                                       6.0V  17   42    53                 63                                         ns

                                                       2.0V  75   175   220                265                                        ns

                                                       4.5V  15   35    44                 53                                         ns

                                                       6.0V  13   30    37                 45                                         ns

tS          Minimum Setup Time                         2.0V       100   125                150                                        ns
                                                       4.5V
            from SER to SCK                                       20    25                 30                                         ns

                                                       6.0V       17    21                 25                                         ns

tR          Minimum Removal Time                       2.0V       50    63                 75                                         ns
                                                       4.5V
            from SCLR to SCK                                      10    13                 15                                         ns

                                                       6.0V       9     11                 13                                         ns

tS          Minimum Setup Time                         2.0V       100   125                150                                        ns
                                                       4.5V
            from SCK to RCK                                       20    25                 30                                         ns

                                                       6.0V       17    21                 26                                         ns

tH          Minimum Hold Time                          2.0V       5     5                  5                                          ns
                                                       4.5V
            SER to SCK                                            5     5                  5                                          ns

                                                       6.0V       5     5                  5                                          ns

tW          Minimum Pulse Width                        2.0V  30   80    100                120                                        ns

            of SCK or SCLR                             4.5V  9    16    20                 24                                         ns

                                                       6.0V  8    14    18                 22                                         ns

tr, tf      Maximum Input Rise and                     2.0V       1000  1000               1000                                       ns
                                                       4.5V       500   500
            Fall Time, Clock                                                               500                                        ns

                                                       6.0V       400   400                400                                        ns

tTHL, tTLH Maximum Output                              2.0V  25   60    75                 90                                         ns
               Rise and Fall Time
                                                       4.5V  7    12    15                 18                                         ns

            QAQH                                      6.0V  6    10    13                 15                                         ns
            Maximum Output
tTHL, tTLH  Rise & Fall Time                           2.0V       75    95                 110                                        ns

                                                       4.5V       15    19                 22                                         ns

            QH                                         6.0V       13    16                 19                                         ns

CPD         Power Dissipation             G = VCC            90                                                                       pF
                                          G = GND
            Capacitance, Outputs                             150                                                                      pF

            Enabled (Note 6)

CIN         Maximum Input                                    5    10    10                 10                                         pF

            Capacitance

COUT        Maximum Output                                   15   20    20                 20                                         pF
            Capacitance

Note 6: CPD determines the no load dynamic power consumption, PD = CPD VCC2f + ICC VCC, and the no load dynamic current consumption,
IS = CPD VCC f + ICC.

                                                       5                      www.fairchildsemi.com
MM74HC595  Timing Diagram

           www.fairchildsemi.com  6
Physical Dimensions inches (millimeters) unless otherwise noted                                      MM74HC595

16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow
                                        Package Number M16A

16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300" Wide
                                      Package Number M16B

7                                                                             www.fairchildsemi.com
MM74HC595  Physical Dimensions inches (millimeters) unless otherwise noted (Continued)

                                              16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide
                                                                            Package Number M16D

           www.fairchildsemi.com  8
Physical Dimensions inches (millimeters) unless otherwise noted (Continued)                         MM74HC595

16-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm Wide
                                         Package Number MTC16

9                                                                            www.fairchildsemi.com
MM74HC595 8-Bit Shift Registers with Output Latches  Physical Dimensions inches (millimeters) unless otherwise noted (Continued)

                                                                                   16-Lead Plastic Dual--Line Package (PDIP), JEDEC MS-001, 0.300" Wide
                                                                                                                      Package Number N16E

                                                     LIFE SUPPORT POLICY

                                                     FAIRCHILD'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT
                                                     DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF FAIRCHILD
                                                     SEMICONDUCTOR CORPORATION. As used herein:

                                                     1. Life support devices or systems are devices or systems        2. A critical component in any component of a life support
                                                         which, (a) are intended for surgical implant into the            device or system whose failure to perform can be rea-
                                                         body, or (b) support or sustain life, and (c) whose failure      sonably expected to cause the failure of the life support
                                                         to perform when properly used in accordance with                 device or system, or to affect its safety or effectiveness.
                                                         instructions for use provided in the labeling, can be rea-
                                                         sonably expected to result in a significant injury to the                                                 www.fairchildsemi.com
                                                         user.

                                                     Fairchild does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and Fairchild reserves the right at any time without notice to change said circuitry and specifications.
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

MM74HC595WM器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved