电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

ML4663

器件型号:ML4663
厂商名称:Micro Linear (Qorvo)
厂商官网:https://www.qorvo.com
下载文档

器件描述

Single Chip 10BASE-FL Transceiver

文档预览

ML4663器件文档内容

                                                                                                                       March 1997

                                                                     ML4663
                                   Single Chip 10BASE-FL Transceiver

GENERAL DESCRIPTION                                             FEATURES

The ML4663 single-chip 10BASE-FL transceiver integrates         s Single chip solution for 10BASE-FL internal or external
both a ML4662 10BASE-FL transceiver with a ML4622                  Medium Attachment Units (MAUs)
fiber optic data quantizer to implement a highly integrated
solution for 10BASE-FL transceivers. The ML4663 offers a        s Incorporates an AU interface
standard IEEE 802.3 AU interface that allows it to be
directly connected to industry standard manchester              s Highly stable data quantizer with 55dB input
encoder/decoder chips or an AUI connector.                         dynamic range

                                                                s Input sensitivity as low as 2mVP-P

The ML4663 provides a highly integrated solution that           s Current driven fiber optic LED driver for accurate
requires a minimal number of external components, and is           launch power
compliant to the IEEE 802.3 10BASE-FL standard. The
transmitter offers a current drive output that directly drives  s Single +5 volt supply
a fiber optic LED transmitter. The receiver offers a highly     s No crystal or clock required
stable fiber optic data quantizer capable of accepting          s Five network status LED outputs
input signals as low as 2mVP-P with a 55dB dynamic
range.

Please See ML4668 for New Designs The transmitter automatically inserts 1MHz signal during    +5V

idle time and removes this signal on reception. Low Light
is continuously monitored for both activity as well as
power level. Five LED status indicators monitor error
conditions as well as transmissions, receptions and
collisions.
BLOCK DIAGRAM                                                                  VCCTx                                AVCC
                                                                               (+5V)                                  27
                    SQEN/JABD                                                         RTSET        GND
                            5                                                     17           12         20                 18 TxOUT

Tx+ 10                 AUI                                                     FIBER OPTIC
Tx 11              RECEIVER                                                         LED

                                                                                  DRIVER

             Tx                    1MHz IDLE                                          JABBER           LED                15 XMT
        SQUELCH                      SIGNAL                                                         DRIVERS               16 RCV
                                                                                                                          1 CLSN

                                                                                                                          28 JAB
                                                                                                                          14 LMON

                                   SQE                                                                              BIAS

COL+ 2                AUI         10MHz GATED                               RECEIVE SQUELCH                               26 VIN+
COL 3              DRIVER         OSCILLATOR                                                                             25 VIN
                                                                                               AMP
                                               Tx
                                                                CMP
Rx+ 6                 AUI          LOOPBACK    Rx
Rx 7               DRIVER                                                         
                                   MUX                                                                                    21 VDC

                                                                                                              VREF        22 VREF
                                                                                                                          23 VTHADJ
                                                                                      LINK DETECT
                19      9     13   8                                       24
        GND          VCC                                        AGND                           4
                    (+5V)         RRSET LBDIS                                              CTIMER

                              +5V

                                                                                                                                       1
ML4663

PIN CONNECTION

                                            ML4663
                                     28-Pin PLCC (Q28)

                                     CTIMER
                                           COL
                                                 COL+
                                                        CLSN
                                                              JAB
                                                                     AVCC
                                                                           VIN+

                                     4 3 2 1 28 27 26

                SQEN/JABD        5                      25                        VIN
                            Rx+                                                   AGND
                            Rx  6                      24                        VTHADJ
                                                                                  VREF
                        LBDIS    7                      23                        VDC
                           VCC                                                    GND
                            Tx+  8                      22                        GND
                            Tx
                                 9                      21

                                 10                     20

                                 11                     19

                                    12 13 14 15 16 17 18

                                     RTSET
                                           RRSET
                                                 LMON

                                                        XMT
                                                              RCV
                                                                     VCCTx
                                                                           TxOUT

2
                                                                          ML4663

PIN DESCRIPTION

PIN NAME FUNCTION                                              PIN NAME   FUNCTION

1   CLSN  Indicates that a collision is taking                 15  XMT    Indicates that transmission is taking
                                                                          place. Active low LED driver, open
          place. Active low LED driver, open                              collector. Event is extended with
                                                                          internal timer for visibility.
          collector. Event is extended with
                                                                          Indicates that the transceiver is
          internal timer for visibility.                                  receiving a frame from the optical
                                                                          input. Active low LED driver, open
2   COL+ Gated 10MHz oscillation used to                       16  RCV    collector. Event is extended with
                                                                          internal timer for visibility.
3   COL indicate a collision, SQE test, or
                                                                          +5 volt supply for fiber optic LED
          jabber. Balanced differential line                              driver.

          driver outputs that meet AUI                                    Fiber optic LED driver output.

          specifications.                                                 Ground Reference.

4   CTIMER A capacitor from this pin to VCC                    17 VCCTx   Ground Reference.

          determines the Link Monitor                                     An external capacitor on this pin
                                                                          integrates an error signal which
          response time.                                       18 TxOUT   nulls the offset of the input
                                                                          amplifier. If the DC feedback loop is
5 SQEN/JABD SQE Test Enable, Jabber Disable.                   19 GND     not being used, this pin should be
                        When tied low, SQE test is disabled,              connected to VREF.
                        when tied high SQE test is enabled.    20 GND
                        When tied to 2.0V both SQE test and               A 2.5V reference with respect to
                        Jabber are disabled.                   21  VDC    GND.

6   Rx+   Manchester encoded receive data                                 This input pin sets the link monitor
                                                                          threshold.
7   Rx   output to the local device. Balanced
                                                                          Analog Filtered Ground.
          differential line driver outputs that
                                                                          This input pin should be
          meet AUI specifications.                                        capacitively coupled to the input
                                                                          source or to filtered AVCC. (The
8   LBDIS Loopback Disable. When this pin is                   22  VREF   input resistance is approximately
                                                                          1.3k.)
          tied to VCC, the AUI transmit pair                   23 VTHADJ
          data is not looped back to the AUI                              This input pin should be
                                                                          capacitively coupled to the input
          receive pair, and collision is disabled.                        source or to filtered AVCC. (The
                                                                          input resistance is approximately
          When this pin is tied to GND                                    1.3k.)

          (normal operation) or left floating, the             24 AGND    Analog Filtered +5 volts.

          AUI transmit pair data is looped back                25  VIN   Jabber network status LED. When in
                                                                          the Jabber state, this pin will be low
          to the AUI receiver pair, except                                and the transmitter will be disabled.
                                                                          In the Jabber "OK" state this pin will
          during collision.                                               be high. Active low LED, open
                                                                          collector.
9   VCC   +5 volt power input.

10  Tx+   Balanced differential line receiver

11  Tx   inputs that meet AUI specifications.                 26  VIN+

          These inputs may be transformer or

          capacitively coupled. The Tx input

          pins are internally DC biased for AC

          coupling.

12 RTSET Sets the current driven output of the                 27  AVCC
                         transmitter.
                                                               28  JAB
13 RRSET A 1% 61.9k resistor tied from this
                         pin to VCC sets the biasing currents
                         for internal nodes.

14 LMON Link Monitor "Low Light" LED status
          output. This pin is pulled low when

          the voltage on the VIN+, VIN inputs
          exceed the minimum threshold set by

          the VTHADJ pin, and there are
          transitions on VIN+, VIN indicating
          an idle signal or active data. If either

          the voltage on the VIN+, VIN inputs
          fall below the minimum threshold or

          transitions cease on  VIN+, VIN,  LED
          LMON will go high.    Active low

          driver, open collector.

                                                                          3
ML4663                                                                                     Junction Temperature .............................................. 150C
                                                                                           Storage Temperature Range ...................... 65C to 150C
ABSOLUTE MAXIMUM RATINGS                                                                   Lead Temperature (Soldering) .................................. 260C
                                                                                           Thermal Resistance (JA) ....................................... 68C/W
Absolute maximum ratings are limits beyond which the
life of the integrated circuit may be impaired. All voltages                               OPERATING CONDITIONS
unless otherwise specified are measured with respect to
ground.                                                                                    Supply Voltage (VCC) ........................................... 5V 5%
                                                                                           LED on Current ....................................................... 10mA
Power Supply Voltage Range                                                                 RRSET .......................................................... 61.9k 1%
   VCC ................................................................... GND 0.3 to 6V  RTSET ............................................................. 115 1%

Input Voltage Range
   Digital Inputs
      SQEN, LBDIS ....................... GND 0.3 to VCC +0.3V
   Tx+, Tx, VIN+, VIN ............... GND 0.3 to VCC +0.3V

Input Current
   RRSET, RTSET, JAB, CLSN, XMT, RCV, LMON ...... 60mA

Output Current
   TxOUT ................................................................ 70mA

ELECTRICAL CHARACTERISTICS

Unless otherwise specified, TA = Operations Temperature Range, VCC = VCCTx = 5V 5% (Note 1)

SYMBOL    PARAMETER                       CONDITIONS                                       MIN        TYP    MAX     UNITS
                                                                                                              220      mA
   ICC    Power Supply Current ICC:       VCC = 5V, RTSET = 115                                               0.8
                                          (Note 2)                                                             57       V
          While Transmitting                                                                                 200      mA
                                                                                                            1200      mV
   VOL    LED Drivers: VOL                IOL = 10mA (Note 3)                               44         52
   IOUT   Transmit Peak Output Current    RTSET = 115 (Note 4)                             300       250    40      mV
   VSQ                                                                                                        0.3
          Transmit Squelch Voltage Level                                                                    VCC 2     V
          (Tx+, Tx)
                                                                                                                1      mV
   VDO    Differential Output Voltage                                                      550
                                                                                                              2.60      V
          (Rx, COL)                                                                                           5       V
                                                                                                                        V
   VCM    Common Mode Output Voltage                                                                  4.0    1600       V
                                                                                                                        V
          (Rx, COL)                                                                                                   V

   VDOO   Differential Output Voltage                                                                                   V
          Imbalance (Rx, COL)
                                                                                                                        V
   VSQE   SQE/JABD                        SQE Test Disable                                                             mA
                                          Both Disabled                                                                V/V
   VLBTH LBDIS Threshold                  Both Enabled                                         1.5                   mVPP
                                                                                           VCC 0.5
                                          Disabled
                                          Enabled                                          VCC 0.1

   VTXCM Common Mode Voltage                                                                          3.5

          (Tx+, Tx)

   VINCM  Common Mode Voltage                                                                         1.65
          (VIN+, VIN)

   VREF   Reference Voltage                                                                2.30       2.45
   IREF   VREF Output Source Current
   AV     Amplifier Gain                                                                              100

   VISR   Input Signal Range                                                               2

4
                                                                                                    ML4663

ELECTRICAL CHARACTERISTICS

Unless otherwise specified, TA = Operations Temperature Range, VCC = VCCTx = 5V 5% (Note 1)

SYMBOL                PARAMETER                    CONDITIONS          MIN   TYP               MAX   UNITS
                                                                                                2.7     V
VTHADJ External Voltage at VTHADJ                                      0.5
                                                                                                2.0    mV
          to Set VTH                                                                           +200    V
                                                                                                       k
VOFF      Input Offset                  VDC = VREF (DC loop inactive)        3                   7     A
VN        Input Referred Noise          50MHz BW                                                     mVPP
RIN       Input Resistance              VIN+, VIN                           25                         %
ITH       Input Bias Current of VTHADJ
                                                                       0.8   1.3

                                                                       200  10

VTH       Input Threshold Voltage       VTHADJ = VREF (Note 5)         5     6

H         Hysteresis                                                         20

AC ELECTRICAL CHARACTERISTICS

SYMBOL                                  PARAMETER                      MIN   TYP               MAX   UNITS

Transmit

FTXIDF    Transmit Idle Frequency                                      0.85                    1.25  MHz
PTXDC     Transmit Idle Duty Cycle
tTXNPW    Transmit Turn-On Pulse Width                                 45                      55    %

                                                                             20                      ns

tTXODY    Transmit Turn-On Delay                                                               200   ns
tTXLP     Transmit Loopback Start-up Delay
tTXFPW    Transmit Turn-Off Pulse Width                                                        500   ns
tTXSOI    Transmit Turn-Off Start of Idle
tTXSDY    Transmit Steady State Propagation Delay                            180                     ns
tTXJ      Transmit Jitter into 31 Load
Receive                                                                400                     2100  ns

                                                                             15                50    ns

                                                                                               1.5  ns

FRXSFT    Receive Squelch Frequency Threshold                          2.51                    4.5   MHz
tRXODY    Receive Turn-On Delay
tRXFX     Last Bit Received to Slow Decay Output                                               285   ns

                                                                       230   300                     ns

tRXSDY    Receive Steady State Propagation Delay                             15                50    ns
tRXJ      Receive Jitter
tAR       Differential Output Rise Time 20% to 80% (Rx, COL)                                 1.5  ns
tAF       Differential Output Fall Time 20% to 80% (Rx, COL)
                                                                             4                       ns

                                                                             4                       ns

                                                                                                            5
ML4663

AC ELECTRICAL CHARACTERISTICS

   SYMBOL                              PARAMETER                                                           MIN  TYP  MAX   UNITS

Collision

   tCPSQE  Collision Present to SQE Assert                                                                 0         350   ns

   tSQEXR  Time for SQE to Deactivate After Collision                                                      0         700   ns

   FCLF    Collision Frequency                                                                             8.5       11.5  MHz

   PCLPDC  Collision Pulse Duty Cycle                                                                      40   50   60    %

   tSQEDY  SQE Test Delay (Tx Inactive to SQE)                                                             0.6       1.6   s

   tSQETD  SQE Test Duration                                                                               0.5  1.0  1.5   s

Jabber and LED Timing

   tJAD    Jabber Activation Delay                                                                         20   70   150   ms
   tJRT
   tJSQE   Jabber Reset Unjab Time                                                                         250  450  750   ms
   tLED
   tLLPH   Delay from Outputs Disabled to Collision Oscillator On                                               100        ns
   tLLCL   RCV, CLSN, XMT On Time
           Low Light Present to LMON High                                                                  8    16   32    ms
           Low Light Present to LMON Low
                                                                                                           3    5    10    s

                                                                                                           250       750   ms

Note 1:  Limits are guaranteed by 100% testing, sampling, or correlation with worst-case test conditions.
Note 2:  This does not include the current from the AUI pull-down resistors, or LED status outputs.
Note 3:  LED drivers can sink up to 20mA, but VOL will be higher.
Note 4:  Does not include pre-bias current for fiber optic LED which would typically be 3mA.
Note 5:  Threshold for switching from Link Fail to Link Pass (Low Light).

6
                                                                                                                                                             +5V

                                                                                   ALL     61.9k 115                                                                  0.1F
                                                                                  510      13 12
CHASSIS REF                                                                        RP1  RRSET RTSET                                                     2,6,7

                                                 15 16 1 28 14                                  TxOUT 18                                            3
                                                                                                                                                       HP HFBR1414
                                              XMT RCV CLSN JAB LMON                                         17                                                 OR
                                                                                                 TxVCC                                                      OPTEK
                                                                                                                                                          OPC1414            FIBER OPTIC CABLE

      1  AULCP   1               16       3 COL                                                                                              1k
9       AULCP+                                                                                                            +5V
         AULTX                       360
      2  AULTX+                                                                                                       +VRF
10                CI                                                                                                  VRF

      3                                                                                                  8                           0.01
                                                                                              LBDIS                                           0.01
11                                    360                                                                                                               FIBER OPTIC
                                                                                                                                        VRF           TRANSMITTER
    4    AULRX   2               15       2 COL+

12

      5  AULRX+   4               13      11                                                                    0.05
13       AULPWR+                      39                                                                        0.1
         AULPWR
      6                                                                                                                     ML4663TxML46634
                                                                                              CTIMER
                                                                                                                                                                                                       HP HFBR14140.1F19, 20+VRF
                                                                                                                                                                                                   ORVDC 21
14                D0
                                                                                                                                                                                               OPTEK
                                                                                                                                                                                            OPC14147R170.1F
                                                                                                                                                       10             VRF
        Figure 1. ML4663 Schematic Diagram15539
     8                                                                                                                                                          6
7                                 12       10 Tx+

                  7               10       7                                                                                                        2                        FIBER OPTIC CABLE

                                      360 Rx                                                      VIN+ 26                                          1
                                                                                                     VIN 25
                  D1                                                                                                                                4 HP HFBR2416
                                                                                                     VREF 22                                                  OR
                  8                   360                                                         VTHADJ 23
                                                                                              24 27                                                 5 OPTEK
                                  9        6 Rx+                                              VRF +VRF
                                                                                                                                                    8 OPC2416

                             +5V           5 SQE                                                                                                       7           3  FIBER OPTIC RCVR
                  +5V 3K
                                      0.1          VCC

                                                   9                                                                                                   VRF

                                  5K

                                                   510
                                                   RP1

                       +                                   D1  ++                             4.7H                   +VRF
                  33                         VR1                                                      4.7 + 0.1      VRF

                             0.1             IN Q1 OUT                                       4.7H
                                                   LM340
                                                     GND

                                                               4.7                     0.1
ML4663                                                         Before data will be transmitted onto the fiber optic cable
                                                               from the AUI interface, it must exceed the squelch
SYSTEM DESCRIPTION                                             requirements for the DO pair. The Tx squelch circuit
                                                               serves the function of preventing any noise from being
Figure 1 shows a schematic diagram of the ML4663 in an         transmitted onto the fiber. This circuit rejects signals with
internal or external 10BASE-FL MAU. On one side of the         pulse widths less than typically 20ns (negative going), or
transceiver is the AU interface and the other is the fiber     with levels less than 250mV. Once Tx squelch circuit has
optic interface. The AU interface is AC coupled when           unsquelched, it looks for the start of idle signal to turn on
used in an external transceiver or an internal transceiver.    the squelch circuit again. The transmitter turns on the
The AU interface for an external transceiver includes          squelch again when it receives an input signal at Tx+,
isolation transformers, some biasing resistors, and a          Tx that is more positive than 250mV for more than
voltage regulator for power.                                   approximately 180ns.

The fiber optic side of the transceiver requires an external   At the start of a packet transmission, no more than 2 bits
fiber optic transmitter and fiber optic receiver. The          are received from the DO circuit, and are not transmitted
transmitter uses a current driven output that directly drives  onto the fiber optic cable. The difference between start-up
the fiber optic transmitter. The receive side of the           delays (bit loss plus steady-state propagation delay) for
transceiver accepts the data after passing through a fiber     any two packets that are separated by 9.6s or less will
optic receiver, which consists of a module containing a        not exceed 200ns.
pin diode and a transimpedance amplifier.
                                                               FIBER OPTIC LED DRIVER
AU INTERFACE
                                                               The output stage of the transmitter is a current mode
The AU interface consists of 3 pairs of signals: DO, CI and    switch which develops the output light by sinking current
DI (Figure 1). The DO pair contains transmit data from the     through the LED into the TxOUT pin. Once the current
DTE which is received by the transceiver and sent out          requirement for the LED is determined, the RTSET resistor
onto the fiber optic cable. The DI pair contains valid data    is selected. The following equation is used to select the
that has been either received from the fiber optic cable or    correct RTSET resistor:
looped back from the DO, and output through the DI pair
to the DTE. The CI pair indicates whether a collision has      RTSET=    52mA    115
occurred. It is an output that oscillates at 10MHz if a                  IOUT  
collision, Jabber or SQE Test has taken place, otherwise it
remains idle.                                                  The transmitter enters the idle state when it detects start of
                                                               idle on Tx+ and Tx input pins. After detection, the
When the transceiver is external, these three pairs are AC     transmitter switches to a 1MHz output idle signal.
coupled through isolation transformers, while an internal
transceiver may be capacitively coupled. Tx+, Tx is           The output current is switched through the TxOUT pin
internally DC biased (shifted up in voltage) for the proper    during the on cycle and the VCCTx pin during the off cycle
common mode input voltage.                                     as shown in figure 2. Since the sum of the current in these
                                                               two pins is constant, VCCTx should be connected as close
The two 39 1% resistors (or one 78 1% resistor) tied to        as possible to the VCC connection for the LED.
the Tx+ and Tx pins will provide the proper termination.
The CI and DI pair, which are output from the transceiver      If not driving an optical LED directly, a differential output
to the AUI cable, require 360 pull down resistors when         can be generated by tying resistors from VCCTx and
terminated with a 78 load. However on a DTE card, CI           TxOUT to VCC as shown in figure 3. The minimum
and DI do not need 78 terminating resistors. This also         voltage on these two pins should not be less than
means that the pull down resistors on CI and DI can be         VCC 2V.
1k or greater depending upon the particular Manchester
encoder/decoder chip used. Using higher value pull down                                                   VCCTx TxOUT
resistors as in a DTE card will save power. Refer to
Application Note 13 for a more detailed explanation of                                                     IOUT
the AUI pull-down resistors.
                                                               Figure 2. Fiber Optic LED Driver Structure.
The AUI drivers are capable of driving the full 50 meters
of cable length and have a rise and fall time of typically
4ns. In the idle state, the outputs go to the same voltage to
prevent DC standing current in the isolation transformers.

TRANSMISSION

The transmit function consists of detecting the presence of
data from the AUI DO input (Tx+, Tx) and driving that
data onto the fiber optic LED transmitter. A positive signal
on the Tx+ lead relative to the Tx lead of the DO circuit
will result in no current, hence the fiber optic LED is in a
low light condition. When Tx+ is more negative than Tx,
the ML4663 will sink current into the chip and the fiber
optic LED will light up.

8
                                                                                               ML4663

           VCC                                                SQE TEST FUNCTION (SIGNAL QUALITY ERROR)

       51  51   51  RTSET = 560                               The SQE test function allows the DTE to determine
                    IOUT = 15.9mA                             whether the collision detect circuitry is functional. After
                                                              each transmission, during the inter packet gap time, the
                               ECL                            collision oscillator will be activated for typically 1s. The
                                                              SQE test will not be activated if the chip is in the low light
VCCTx               TxOUT                                     state, or the jabber on state.

    Figure 3. Converting Optical LED Driver Output to         For SQE to operate, the SQEN pin must be tied to VCC.
                           Differential ECL.                  This allows the MAU to be interfaced to a DTE. The SQE
                                                              test can be disabled by tying the SQEN pin to ground, for
RECEPTION                                                     a repeater interface.

The input to the transceiver comes from a fiber optic         JABBER FUNCTION REQUIREMENTS
receiver (Figure 1). At the start of packet reception no
more than 2.7 bits are received from the fiber cable, and     The Jabber function prevents a babbling transmitter from
are not transmitted onto the DI circuit. The receive          bringing down the network. Within the transceiver is a
squelch will reject frequencies lower than 2.51MHz.           Jabber timer that starts at the beginning of each
                                                              transmission and resets at the end of each transmission. If
While in the unsquelch state, the receive squelch circuit     the transmission last longer than 20ms the Jabber logic
looks for the start of idle signal at the end of the packet.  disables the transmitter and turns on the collision signal
Start of idle occurs when the input signal remains idle for   COL+, COL. When Tx+ and Tx finally go idle, a second
more than 160ns. When start of idle is detected, the          timer measures 0.5 seconds of idle time before the
receive squelch circuit returns to the squelch state and the  transmitter is enabled and collision is turned off. Even
start of idle signal is output on the DI circuit (Rx+, Rx).  though the transmitter is disabled during Jabber, the 1MHz
                                                              idle signal is still transmitted.
COLLISION
                                                              LED DRIVERS
Whenever the receiver and the transmitter are active at
the same time the chip will activate the collision output,    The ML4663 has five LED drivers. The LED driver pins are
except when loopback is disabled (LBDIS = VCC). The           active low, and the LEDs are normally off (except for
collision output is a differential square wave matching the   LMON). The LEDs are tied to their respective pins through
AUI specifications and capable of driving a 78 load. The      a 500 resistor to 5V.
frequency of the square wave is 10MHz 15% with a 60/
40 to 40/60 duty cycle. The collision oscillator also is      The XMT, RCV and CLSN pins have pulse stretchers on
activated during SQE Test and Jabber.                         them which enables the LEDs to be visible. When
                                                              transmission or reception occurs, the LED XMT, RCV or
LOOPBACK                                                      CLSN status pins will activate low for several
                                                              milliseconds. If another transmit, receive or collision
The loopback function emulates a 10BASE-T transceiver         conditions occurs before the timer expires, the LED timer
whereby the transmit data sent by the DTE is looped back      will reset and restart the timing. Therefore rapid events
over the AUI receive pair. Some LAN controllers use this      will leave the LEDs continuously on. The JAB and LMON
loopback information to determine whether a MAU is            LEDs do not have pulse stretchers on them since their
connected by monitoring the carrier sense while               conditions occur long enough for the eye to see.
transmitting. The software can use this loopback
information to determine whether a MAU is connected to        LOW LIGHT CONDITION
the DTE by checking the status of carrier sense after each
packet transmission.                                          The LMON LED output is used to indicate a low light
                                                              condition. LMON is activated low when both the receive
When data is received by the chip while transmitting, a       power exceeds the Link Monitor threshold and there are
collision condition exits. This will cause the collision
oscillator to turn on and the data on the DI pair will        torfanthseitsieoncsoonndiVtioINn+s,dVoINnotleesxsistth,aLnM3OsNawpailrlt.gIof  either  one
follow VIN+, VIN. After a collision is detected, the                                                                                          high.
collision oscillator will remain on until either DO or
VIN+, VIN go idle.                                           INPUT AMPLIFIER

Loopback can be disabled by strapping LBDIS to VCC.           The VIN+, VIN input signal is fed into a limiting amplifier
In this mode the chip operates as a full duplex transmitter   with a gain of about 100 and input resistance of 1.3k.
and receiver, and collision detection is disabled. A
loopback through the transceiver can be accomplished by       Maximum sensitivity is achieved through the use of a DC
tying the fiber transmitter to the receiver.
                                                              restoration feedback loop and AC coupling the input.

                                                              When AC coupled, the input DC bias voltage is set by an

                                                              on-chip network at about 1.7V. These coupling capacitors,

                                                              in conjunction with the input impedance of the amplifier,

                                                              establish a high pass filter with 3dB corner frequency, fL,
                                                              at

                                                                               fL =       1                                                            (1)
                                                                                     2 1300 C

                                                                                                                                                       9
ML4663                                                                                                 The VTHADJ pin is used to adjust the sensitivity of the
                                                                                                       receiver. The ML4663 is capable of exceeding the
Since the amplifier has a differential input, two capacitors                                           10BASE-FL specifications for sensitivity. The sensitivity is
of equal value are required. If the signal driving the input                                           dependent on the layout of the PC board. A good low
is single ended, one of the coupling capacitors can be tied                                            noise layout will exceed the 10BASE-FL specifications,
to AVCC (Figure 1).                                                                                    while a poor layout will fail to meet the sensitivity and
                                                                                                       BER spec.
The internal amplifier has a lowpass filter built-in to band
limit the input signal which in turn will improve the signal                                           The threshold generator shifts the reference voltage at
to noise ratio.                                                                                        VTHADJ through a circuit which has a temperature
                                                                                                       coefficient matching that of the limiting amplifier. The
Although the input is AC coupled, the offset voltage within                                            relationship between the VTHADJ and the VTH (the peak to
the amplifier will be present at the amplifier's output. This                                          peak input threshold) is:
is represented by VOS in Figure 4. In order to reduce this
error a DC feedback loop is incorporated. This negative                                                VTHADJ = 408VTH                (2)
feedback loop nulls the offset voltage, forcing VOS to be
zero. Although the capacitor on VDC is non-critical, the                                               In a 10BASE-FL receiver there must be less than 1 x 1010
pole it creates can effect the stability of the feedback loop.                                         bit errors at a receive power level of 32.5dBm average.
To avoid stability problems, the value of this capacitor                                               One procedure to determine the sensitivity of a receiver is
should be at least 10 times larger than the input coupling                                             to start at the lowest optical power level and gradually
capacitors.                                                                                            increase the optical power until the BER is met. In this
                                                                                                       case the Link Detect circuit must not disable the receiver
     VOUT+                                                                                             (i.e. VTHADJ should be tied to Ground). Once the
                                                                                                       sensitivity of the receiver is determined, VTHADJ can be set
                                                                                                  VOS  just above the power level that meets the BER
                                                                                                       specification. This way the receiver will shut-off before the
     VOUT                                                                                             BER is exceeded.

                                Figure 4.                                                              For 10BASE-FL VTHADJ can be tied directly to VREF.
                                                                                                       However if greater sensitivity is required the circuit in
The comparator is a high-speed, differential zero crossing                                             figure 5 can be used to adjust the VTHADJ voltage. Even if
detector that slices and accurately digitizes the receive                                              VREF is tied to VTHADJ, it is a good idea to layout a board
signal. The output of the comparator is fed in parallel into                                           with these two resistors available. This will allow potential
both the receive squelch circuit and the loopback MUX.                                                 future adjustments without board revisions.

LINK DETECT CIRCUIT AND LOW LIGHT                                                                      The response time of the Link Detect circuit is set by the
                                                                                                       CTIMER pin. Starting from the link off state the link can be
The link detect circuit monitors the input signal and                                                  switched on if the input exceeds the set threshold for a
determines when the input falls below a preset voltage                                                 time given by:
level. When the input falls below a preset voltage, the
ML4663 goes into the Low Light state. In the Low Light                                                 T= CTIMER 0.7V               (3)
state the transmitter is disabled, but continues sending the                                                    700A
1MHz idle signal, the loopback is disabled, the receiver is
disabled, and the LMON LED pin goes to high shutting off                                               To switch the link from on to off, the above time will be
the LMON LED. To return to the Link Pass state, the                                                    doubled. A value of 0.05F will meet to 10BASE-FL
optical receiver power must be 20% higher than the shut-                                               specifications.
off state. This built-in hysteresis adds stability to the Link
Monitor circuit. Once the receiver power threshold is                                                                   VREF  REF
exceeded, the ML4663 waits 250ms to 750ms, then
checks to see that Tx+. Tx is idle and no data is being                                               R1                     THRESH
received before re-enabling the transmitter, receiver,                                                             VTHADJ        GEN
loopback circuit, and lighting up the LMON LED.
                                                                                                       R2

                                                                                                       Figure 5.

10
                                                                                                         ML4663

TIMING DIAGRAMS

                                tTXNPW

Tx+                             VALID DATA
Tx
                         tTXODY         tTXSDY                tTXFPW                                1
TxOUT                                                                                            FTXIDF
                                                                           tTXSOI
Rx+                                                                                       IDLE
Rx                       IDLE          VALID DATA
                         tTXLP

                                        VALID DATA

                                        Figure 6. Transmit and Loopback Timing

       VIN+                             VALID DATA
       VIN
                                tROXDY          tRXSDY                             tRXFX
        Rx+
        Rx                                              tAR          tAF

                                                     VALID DATA

                                                     Figure 7. Receive Timing

  Tx+                                   VALID            DATA
   Tx
                                              VALID      DATA
VIN+                            tCPSQE                  CS0
VIN
                                 Tx                  Rx       Rx           Rx
COL+
COL

  Rx+
                     Tx

   Rx

                                                Figure 8. Collision Timing

                                                                                                         11
ML4663

TIMING DIAGRAMS

     VIN+                                       VALID      DATA
     VIN
                                                VALID      DATA
      Tx+
       Tx                              tCPSQE

    COL+                                                             CS0
    COL
                                                       Figure 9. Collision Timing

     VIN+           VALID                DATA
     VIN
                                 tSQEXR
      Tx+
       Tx          CS0

    COL+
    COL

    Rx+

    Rx     Rx      Rx                  Rx             Tx        Tx        Tx

                                                      Figure 10. Collision Timing

              Tx+                VALID          DATA
               Tx
                                        tSQEXR
             VIN+
             VIN                CS0

            COL+
            COL

            Rx+                                 RxIN       RxIN      RxIN          RxIN
                           RxIN

            Rx

                                                      Figure 11. Collision Timing

12
TIMING DIAGRAMS                                                                              1                 ML4663
                                                                                           FCLF
                                   COL+                                                                                  13
                                   COL        Figure 12. Collision Timing

  Tx+                                    VALID DATA
   Tx
                                                            tSQEDY                                     tSQETD
COL+                                                                                                     CS0
COL

                                                     Figure 13. SQE Timing

    Tx+                                  VALID              DATA
    Tx
                                         tJAD                                                    tJRT
TxOUT
COL+                                          VALID
  COL                                         DATA

                                                                    tJSQE

                                                                            CS0

                                               Figure 14. Jabber Timing

Tx+
Tx

                                                      tLED

XMT

                                                     Figure 15. LED Timing
ML4663                                                                                             tLED

TIMING DIAGRAMS                                  Figure 16. LED Timing

                                    VIN+
                                    VIN
                                     RCV

                                          VIN+
                                           VIN
                                        LMON

                                                 tLLPH  tLLCL

                                                 Figure 17. LED Timing

14
ML4663

PHYSICAL DIMENSIONS inches (millimeters)

                                                                      Package: Q28
                                                                      28-Pin PLCC

                                      0.485 - 0.495                                                0.042 - 0.056
                                      (12.32 - 12.57)                                              (1.07 - 1.42)
                                      0.450 - 0.456
                                      (11.43 - 11.58)                                                             0.025 - 0.045
                                                                                                                  (0.63 - 1.14)
                                              1                                                                     (RADIUS)

                     0.042 - 0.048    PIN 1 ID
                     (1.07 - 1.22) 8
                                                       22  0.450 - 0.456    0.485 - 0.495          0.300 BSC                      0.390 - 0.430
                                                           (11.43 - 11.58)  (12.32 - 12.57)        (7.62 BSC)                     (9.90 - 10.92)

                                                  15                                               0.009 - 0.011
                                                                                                   (0.23 - 0.28)
                                      0.050 BSC
                                      (1.27 BSC)                                                                  0.099 - 0.110
                                                                                                                   (2.51 - 2.79)
                                      0.026 - 0.032    0.165 - 0.180        0.148 - 0.156
                                      (0.66 - 0.81)    (4.06 - 4.57)        (3.76 - 3.96)

                     0.013 - 0.021
                     (0.33 - 0.53) SEATING PLANE

ORDERING INFORMATION                                                  TEMPERATURE                       PACKAGE
                                                                        0C to 70C                28-Pin PLCC (Q28)
                                  PART NUMBER
                                     ML4663CQ

Micro Linear 1997  is a registered trademark of Micro Linear Corporation

Products described in this document may be covered by one or more of the following patents, U.S.: 4,897,611; 4,964,026; 5,027,116; 5,281,862; 5,283,483; 5,418,502; 5,508,570; 5,510,727; 5,523,940;

5,546,017; 5,559,470; 5,565,761; 5,592,128; 5,594,376; Japan: 2598946. Other patents are pending.

Micro Linear reserves the right to make changes to any product herein to improve reliability, function or design.                 2092 Concourse Drive
Micro Linear does not assume any liability arising out of the application or use of any product described herein,                     San Jose, CA 95131
neither does it convey any license under its patent right nor the rights of others. The circuits contained in this                     Tel: 408/433-5200
data sheet are offered as possible applications only. Micro Linear makes no warranties or representations as to                       Fax: 408/432-0295
whether the illustrated circuits infringe any intellectual property rights of others, and will accept no responsibility
or liability for use of any application herein. The customer is urged to consult with appropriate legal counsel
before deciding on a particular application.

15                                                                                                                                                DS4663-01
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved