电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

MCM6264CP20

器件型号:MCM6264CP20
文件大小:177.25KB,共0页
厂商名称:MOTOROLA [Motorola, Inc]
厂商官网:http://www.freescale.com/
下载文档

器件描述

文档预览

MCM6264CP20器件文档内容

MOTOROLA                                                                                             Order this document
                                                                                                           by MCM6264C/D
SEMICONDUCTOR TECHNICAL DATA
                                                                                  MCM6264C
8K x 8 Bit Fast Static RAM
                                                                                              P PACKAGE
   The MCM6264C is fabricated using Motorola's highperformance silicongate               300 MIL PLASTIC
CMOS technology. Static design eliminates the need for external clocks or timing
strobes, while CMOS circuitry reduces power consumption and provides for                    CASE 710B01
greater reliability.
                                                                                               J PACKAGE
   This device meets JEDEC standards for functionality and pinout, and is avail-               300 MIL SOJ
able in plastic dualinline and plastic smalloutline Jleaded packages.                    CASE 810B03

Single 5 V 10% Power Supply                                                   PIN ASSIGNMENT
Fully Static -- No Clock or Timing Strobes Necessary
Fast Access Times: 12, 15, 20, 25, and 35 ns
Equal Address and Chip Enable Access Times
Output Enable (G) Feature for Increased System Flexibility and to

    Eliminate Bus Contention Problems
Low Power Operation: 110 150 mA Maximum AC
Fully TTL Compatible -- Three State Output

                                      BLOCK DIAGRAM                                NC 1    28 VCC
                                                                                  A12 2    27 W
   A2     ROW                                                         VCC           A7 3   26 E2
   A3  DECODER                                                        VSS           A6 4   25 A8
   A4                                                                               A5 5   24 A9
   A5                                 MEMORY MATRIX                                 A4 6   23 A11
   A7                                  256 ROWS x 32                                A3 7   22 G
   A8                                   x 9 COLUMNS                                 A2 8   21 A10
   A9                                                                               A1 9   20 E1
  A11    INPUT                              COLUMN I/O                              A0 10  19 DQ7
DQ0      DATA                           COLUMN DECODER                            DQ0 11   18 DQ6
       CONTROL                                                                    DQ1 12   17 DQ5
DQ7                                   A0 A1 A6 A10 A12                            DQ2 13   16 DQ4
                                                                                  VSS 14   15 DQ3

E1                                                                                               PIN NAMES
E2
                                                                                  A0 A12 . . . . . . . . . . . . . Address Input
W                                                                                 DQ0 DQ7 . . . Data Input/Data Output
G                                                                                 W . . . . . . . . . . . . . . . . . . . . Write Enable
                                                                                  G . . . . . . . . . . . . . . . . . . . Output Enable
                                                                                  E1, E2 . . . . . . . . . . . . . . . . . Chip Enable
                                                                                  VCC . . . . . . . . . . . Power Supply (+ 5 V)
                                                                                  VSS . . . . . . . . . . . . . . . . . . . . . . . Ground

REV 2                                                                                     MCM6264C
5/95                                                                                                    1

M OMoTtoOroRla,OInLc.A19F95AST SRAM
TRUTH TABLE (X = Don't Care)

E1 E2 G W                       Mode       VCC Current  Output             Cycle

H X X X Not Selected ISB1, ISB2                         HighZ                --
                                                        HighZ                --
X L X X Not Selected ISB1, ISB2                         HighZ                --
                                                                        Read Cycle
L H H H Output Disabled                    ICCA          Dout           Write Cycle
                                                        HighZ
LHLH                            Read       ICCA

L HX L                          Write      ICCA

ABSOLUTE MAXIMUM RATINGS (See Note)

                    Rating                 Symbol                Value        Unit          This device contains circuitry to protect the
                                                                                         inputs against damage due to high static volt-
Power Supply Voltage                       VCC          0.5 to + 7.0        V          ages or electric fields; however, it is advised
                                                                                         that normal precautions be taken to avoid
Voltage Relative to VSS for Any Pin        Vin, Vout 0.5 to VCC + 0.5 V                application of any voltage higher than maxi-
Except VCC                                                                               mum rated voltages to these highimpedance
                                                                                         circuits.
Output Current                             Iout                   20         mA
                                                                                            This CMOS memory circuit has been de-
Power Dissipation                          PD                    1.0          W          signed to meet the dc and ac specifications
                                                                                         shown in the tables, after thermal equilibrium
Temperature Under Bias                     Tbias         10 to + 85          C         has been established. The circuit is in a test
                                                                                         socket or mounted on a printed circuit board
Operating Temperature                      TA           0 to + 70             C         and transverse air flow of at least 500 linear
                                                                                         feet per minute is maintained.
Storage Temperature -- Plastic             Tstg          55 to + 125         C

NOTE: Permanent device damage may occur if ABSOLUTE MAXIMUM RATINGS are
         exceeded. Functional operation should be restricted to RECOMMENDED OPER-
         ATING CONDITIONS. Exposure to higher than recommended voltages for
         extended periods of time could affect device reliability.

                                DC OPERATING CONDITIONS AND CHARACTERISTICS
                                 (VCC = 5.0 V 10%, TA = 0 to +70C, Unless Otherwise Noted)

RECOMMENDED OPERATING CONDITIONS

                                Parameter                                  Symbol         Min       Typ           Max  Unit
                                                                                          4.5
Supply Voltage (Operating Voltage Range)                                      VCC         2.2       5.0           5.5  V
                                                                                          0.5*
Input High Voltage                                                            VIH                   --         VCC + 0.3** V
                                                                                         Symbol
Input Low Voltage                                                             VIL          Ilkg(I)  --            0.8  V
                                                                                          Ilkg(O)
* VIL (min) = 0.5 V dc; VIL (min) = 2.0 V ac (pulse width  20 ns)                     VOL
** VIH (max) = VCC + 0.3 V dc; VIH (max) = VCC + 2 V ac (pulse width  20 ns)               VOH

DC CHARACTERISTICS                                                                                  Min           Max  Unit
                                                      Parameter
                                                                                                    --            1   A
Input Leakage Current (All Inputs, Vin = 0 to VCC)
Output Leakage Current (E1 = VIH, E2 = VIL, or G = VIH, Vout = 0 to VCC)                           --            1   A
Output Low Voltage (IOL = 8.0 mA)
Output High Voltage (IOH = 4.0 mA)                                                               --            0.4  V

                                                                                                    2.4           --   V

POWER SUPPLY CURRENTS                                                      Symbol    12 15       20 25 35 Unit
                                                                            ICCA
                                         Parameter                           ISB1    150 140        130 120 110 mA
                                                                             ISB2
AC Active Supply Current (Iout = 0 mA, VCC = Max, f = fmax)                         45  40         35        30  30   mA
AC Standby Current (E1 = VIH or E2 = VIL, VCC = Max, f = fmax)
Standby Current (E1  VCC 0.2 V or E2  VSS + 0.2 V,                                20  20         20        20  20   mA
Vin  VSS + 0.2 V or  VCC 0.2 V)

CAPACITANCE (f = 1 MHz, dV = 3 V, TA = 25C, Periodically Sampled Rather Than 100% Tested)              Symbol Max     Unit
                                                                  Parameter
                                                                                                         Cin      6    pF
Address Input Capacitance
Control Pin Input Capacitance (E1, E2, G, W)                                                            Cin      6    pF
I/O Capacitance
                                                                                                         CI/O     7    pF

MCM6264C                                                                                            MOTOROLA FAST SRAM
2
                              AC OPERATING CONDITIONS AND CHARACTERISTICS
                               (VCC = 5.0 V 10%, TA = 0 to + 70C, Unless Otherwise Noted)

Input Timing Measurement Reference Level . . . . . . . . . . . . . . . 1.5 V                           Output Timing Measurement Reference Level . . . . . . . . . . . . . 1.5 V
Input Pulse Levels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 0 to 3.0 V        Output Load . . . . . . . . . . . . See Figure 1A Unless Otherwise Noted
Input Rise/Fall Time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 ns

READ CYCLE (See Notes 1 and 2)

                                                      12                                              15          20          25          35

        Parameter                         Symbol Min Max Min Max Min Max Min Max Min Max Unit Notes

Read Cycle Time                           tAVAV 12 -- 15 -- 20 -- 25 -- 35 -- ns                                                                           3

Address Access Time                       tAVQV -- 12 -- 15 -- 20 -- 25 -- 35 ns

Enable Access Time                        tELQV -- 12 -- 15 -- 20 -- 25 -- 35 ns                                                                           4

Output Enable Access Time                 tGLQV --           6                                     --        8   -- 10 -- 11 -- 12 ns

Output Hold from Address Change           tAXQX 4            --                                    4         --  4        --  4        --  4        -- ns

Enable Low to Output Active               tELQX  4           --                                    4         --  4        --  4        --  4        -- ns 5, 6 ,7

Enable High to Output HighZ              tEHQZ 0            6                                     0         8   0        9   0 10 0 11 ns 5, 6, 7

Output Enable Low to Output Active        tGLQX 0            --                                    0         --  0        --  0        --  0        -- ns 5, 6, 7

Output Enable High to Output HighZ tGHQZ 0                  6                                     0         7   0        8   0        9   0 10 ns 5, 6, 7

Power Up Time                             tELICCH 0          --                                    0         --  0        --  0        --  0        -- ns

Power Down Time                           tEHICCL -- 12 -- 15 -- 20 -- 25 -- 35 ns

NOTES:
   1. W is high for read cycle.
   2. E1 and E2 are represented by E in this data sheet. E2 is of opposite polarity to E.
   3. All timings are referenced from the last valid address to the first transitioning address.
   4. Addresses valid prior to or coincident with E going low.
   5. At any given voltage and temperature, tEHQZ (max) is less than tELQX (min), and tGHQZ (max) is less than tGLQX (min), both for a given
      device and from device to device.
   6. Transition is measured 500 mV from steadystate voltage with load of Figure 1B.
   7. This parameter is sampled and not 100% tested.
   8. Device is continuously selected (E1 = VIL, E2 = VIH, G = VIL).

                              AC TEST LOADS                                                                                                TIMING LIMITS

OUTPUT                                                                                             +5V                           The table of timing values shows either
                                                                                                          480                 a minimum or a maximum limit for each pa-
                 Z0 = 50            50           OUTPUT                                                                       rameter. Input requirements are specified
                                                       255                                                5 pF                from the external system point of view.
                                                                                                                              Thus, address setup time is shown as a
                              VL = 1.5 V                                                                                      minimum since the system must supply at
                                                                                                                              least that much time (even though most
                 Figure 1A                                       Figure 1B                                                    devices do not require it). On the other
                                                                                                                              hand, responses from the memory are
                                                                                                                              specified from the device point of view.
                                                                                                                              Thus, the access time is shown as a maxi-
                                                                                                                              mum since the device never provides data
                                                                                                                              later than that time.

MOTOROLA FAST SRAM                                                                                                                                  MCM6264C
                                                                                                                                                                  3
    A (ADDRESS)                               READ CYCLE 1 (See Note 8)          DATA VALID
   Q (DATA OUT)                                                           tAVAV

        A (ADDRESS)                  tAXQX
    E (CHIP ENABLE)   PREVIOUS DATA VALID
G (OUTPUT ENABLE)
                                                      tAVQV
        Q (DATA OUT)
             VCC ICC           READ CYCLE 2 (See Note 4)
                                                           tAVAV
         SUPPLY
      CURRENT ISB              tAVQV
                                        tELQV

                                                                                             tEHQZ

                               tELQX  tGLQV                                                  tGHQZ
                               tGLQX

                      HIGHZ                                                     DATA VALID           HIGHZ
                      tELICCH
                                                                                             tEHICCL

MCM6264C                                                                         MOTOROLA FAST SRAM
4
WRITE CYCLE 1 (W Controlled, See Notes 1, 2, and 3)

                                              12          15          20               25            35

Parameter                      Symbol Min Max Min Max Min Max Min Max Min Max Unit Notes

Write Cycle Time               tAVAV 12 -- 15 -- 20 -- 25 -- 35 -- ns                                                                 4

Address Setup Time             tAVWL   0             --  0        --  0             --  0        --  0          -- ns
Address Valid to End of Write
                               tAVWH 10 -- 12 -- 15 -- 17 -- 20 -- ns

Write Pulse Width              tWLWH, 10 -- 12 -- 15 -- 17 -- 20 -- ns
                               tWLEH

Write Pulse Width, G High      tWLWH, 8              -- 10 -- 12 -- 15 -- 17 --                                 ns                    5

                               tWLEH

Data Valid to End of Write     tDVWH 6               --  7        --  8             -- 10 -- 12 --              ns

Data Hold Time                 tWHDX 0               --  0        --  0             --  0        --  0          -- ns
Write Low to Output HighZ
Write High to Output Active    tWLQZ 0               6   0        7   0             8   0 10 0 12 ns 6, 7, 8

                               tWHQX 4               --  4        --  4             --  4        --  4          -- ns 6, 7, 8

Write Recovery Time            tWHAX 0               --  0        --  0             --  0        --  0          -- ns

NOTES:

   1. A write occurs during the overlap of E low and W low.

   2. E1 and E2 are represented by E in this data sheet. E2 is of opposite polarity to E.

   3. If G goes low coincident with or after W goes low, the output will remain in a high impedance state.

   4. All timings are referenced from the last valid address to the first transitioning address.
   5. If G  VIH, the output will remain in a high impedance state.
   6. At any given voltage and temperature, tWLQZ (max) is less than tWHQX (min), both for a given device and from device to device.
   7. Transition is measured 500 mV from steadystate voltage with load of Figure 1B.
   8. This parameter is sampled and not 100% tested.

                               WRITE CYCLE 1 (W Controlled, See Notes 1, 2, and 3)
                                                                 tAVAV

       A (ADDRESS)                                       tAVWH                                     tWHAX
  E (CHIP ENABLE)
W (WRITE ENABLE)                                                      tWLWH                      tWHDX
                                                                             tWLEH                 tWHQX
         D (DATA IN)
      Q (DATA OUT)                     tAVWL                          tDVWH
                                                                       DATA VALID
                                              tWLQZ
                                                                         HIGHZ
                               HIGHZ

MOTOROLA FAST SRAM                                                                                              MCM6264C
                                                                                                                              5
WRITE CYCLE 2 (E Controlled, See Notes 1 and 2)

                                                 12                   15             20          25            35

        Parameter              Symbol Min Max Min Max Min Max Min Max Min Max Unit Notes

Write Cycle Time               tAVAV 12 -- 15 -- 20 -- 25 -- 35 -- ns                                                                  3

Address Setup Time             tAVEL  0                   --         0        --     0        --  0        --    0        -- ns
Address Valid to End of Write
                               tAVEH 12 -- 12 -- 15 -- 20 -- 25 -- ns

Enable to End of Write         tELEH, 10 -- 10 -- 12 -- 15 -- 25 -- ns 4, 5
                               tELWH

Write Pulse Width              tWLEH 10 -- 12 -- 15 -- 17 -- 20 -- ns

Data Valid to End of Write     tDVEH 7                    --         7        --     8        -- 10 -- 15 -- ns
Data Hold Time
                               tEHDX 0                    --         0        --     0        --  0        --    0        -- ns

Write Recovery Time            tEHAX  0                   --         0        --     0        --  0        --    0        -- ns

NOTES:

1. A write occurs during the overlap of E low and W low.

2. E1 and E2 are represented by E in this data sheet. E2 is of opposite polarity to E.

3. All timings are referenced from the last valid address to the first transitioning address.

4. If E goes low coincident with or after W goes low, the output will remain in a high impedance state.

5. If E goes high coincident with or before W goes high, the output will remain in a high impedance state.

                               WRITE CYCLE 2 (E Controlled, See Notes 1 and 2)
                                                                                tAVAV

       A (ADDRESS)                                                            tAVEH
  E (CHIP ENABLE)
W (WRITE ENABLE)                                          tAVEL                                   tELEH                         tEHAX
                                                                                                  tELWH                   tEHDX
         D (DATA IN)                                                                 tWLEH

                                                                                                     tDVEH
                                                                                                     DATA VALID

Q (DATA OUT)                                                            HIGHZ

                                      ORDERING INFORMATION
                                       (Order by Full Part Number)

                               MCM 6264C X XX XX

Motorola Memory Prefix                                                                  Shipping Method (R2 = Tape and Reel, Blank = Rails)
Part Number
                                                                                        Speed (12 = 12 ns, 15 = 15 ns, 20 = 20 ns,
                                                                                           25 = 25 ns, 35 = 35 ns)

                                                                                        Package (P = 300 mil Plastic, J = 300 mil SOJ)

                            Full Part Numbers -- MCM6264CP12            MCM6264CJ12               MCM6264CJ12R2
                                                        MCM6264CP15     MCM6264CJ15               MCM6264CJ15R2
                                                        MCM6264CP20     MCM6264CJ20               MCM6264CJ20R2
                                                        MCM6264CP25     MCM6264CJ25               MCM6264CJ25R2
                                                        MCM6264CP35     MCM6264CJ35               MCM6264CJ35R2

MCM6264C                                                                                                       MOTOROLA FAST SRAM
6
                                                     PACKAGE DIMENSIONS                                  NOTES:
                                                                                                           1. DIMENSIONING AND TOLERANCING PER ANSI
                                                                          28 LEAD                              Y14.5M, 1982.
                                                                      300 MIL PDIP                         2. CONTROLLING DIMENSION: INCH.
                                                                     CASE 710B01                          3. DIMENSION L TO CENTER OF LEAD WHEN
                                                                                                               FORMED PARALLEL.
                                -A-                                                                        4. DIMENSION A AND B DOES NOT INCLUDE MOLD
                                                                                                               FLASH. MAXIMUM MOLD FLASH 0.25 (0.010).
                  28                             15

                                                                  -B-

                  1                              14

                                                                                                            MILLIMETERS   INCHES

                                                                                             L           DIM MIN MAX MIN MAX
                                                                       C                                  A 34.55 34.79 1.360 1.370

                                                                                                         B 7.12 7.62 0.280 0.300

                                                                                                         C 3.81 4.57 0.150 0.180

                                                                                                         D 0.39 0.53 0.015 0.021

                                                                                                         E  1.27 BSC      0.050 BSC

-T-                                                                                                     F 1.15 1.39 0.045 0.055

SEATING                                                                      K                           G  2.54 BSC      0.100 BSC
PLANE
                                                                  N                                      J 0.21 0.30 0.008 0.012
           F                                                                                          M
                                           E                                                             K 3.18 3.42 0.125 0.135
                                              G                              J 28 PL
                                                                              0.25 (0.010) M T B S       L  7.62 BSC      0.300 BSC
                      D 28 PL
                        0.25 (0.010) M T A S                                                             M  0 15        0 15

                                                                                                         N 0.51 1.01 0.020 0.040

                                                                      28 LEAD
                                                                   300 MIL SOJ
                                                                  CASE 810B03

                                                                       F                                    NOTES:
                                                                              DETAIL Z                        1. DIMENSIONING AND TOLERANCING PER ANSI
                                                                                                                  Y14.5M, 1982.
              28                           15          N               D 24 PL                                2. DIMENSION A & B DO NOT INCLUDE MOLD
              1                                H BRK               0.18 (0.007) M T A S                           PROTRUSION. MOLD PROTRUSION SHALL NOT
                                           14                                                                     EXCEED 0.15 (0.006) PER SIDE.
M                                                                         0.18 (0.007) S T B S                3. CONTROLLING DIMENSION: INCH.
      K               -A-                                                         P                           4. DIM R TO BE DETERMINED AT DATUM -T-.
                             L                                                   -B-                          5. 810B-01 AND -02 OBSOLETE, NEW STANDARD
                            G                                                                                     810B-03.
                                                                  M
                                                                                                     EC        MILLIMETERS           INCHES

                                                                                                            DIM MIN MAX MIN MAX

                                                                                                            A 18.29 18.54 0.720 0.730

                                                                                                            B 7.50 7.74 0.295 0.305

                                                                                                            C 3.26 3.75 0.128 0.148

                                                                                                            D 0.39 0.50 0.015 0.020

                                                                                                            E 2.24 2.48 0.088 0.098

                                                                                                            F 0.67 0.81 0.026 0.032

                                                                                                            G         1.27 BSC       0.050 BSC

                                                                                                            H         -- 0.50 -- 0.020

                                                                                                            K 0.89 1.14 0.035 0.045

                                                   0.10 (0.004)                                             L         0.64 BSC       0.025 BSC
                                               -T- SEATING PLANE
                      DETAIL Z                                                                              M         0  10 0 10

                                                                       R                        S RAD       N 0.76 1.14 0.030 0.045

                                                                                                            P 8.38 8.64 0.330 0.340

                                                                       0.25 (0.010) S T B S                 R 6.60 6.86 0.260 0.270

                                                                                                            S 0.77 1.01 0.030 0.040

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding
the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit,
and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters can and do vary in different
applications. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does
not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in
systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of
the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such
unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless
against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death
associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part.
Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

MOTOROLA FAST SRAM                                                                                                                   MCM6264C
                                                                                                                                                   7
Literature Distribution Centers:
USA/EUROPE: Motorola Literature Distribution; P.O. Box 20912; Phoenix, Arizona 85036.
JAPAN: Nippon Motorola Ltd.; 4321, NishiGotanda, Shinagawaku, Tokyo 141, Japan.
ASIA PACIFIC: Motorola Semiconductors H.K. Ltd.; Silicon Harbour Center, No. 2 Dai King Street, Tai Po Industrial Estate, Tai Po, N.T., Hong Kong.

MCM6264C   CODELINE TO BE PLACED HERE  *MCM6264C/D* MOTOROLA FAMSCTM6S2R64ACM/D
8
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

MCM6264CP20器件购买:

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved