电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

MC9S12G128

器件型号:MC9S12G128
文件大小:7772.85KB,共0页
厂商名称:FREESCALE [Freescale Semiconductor, Inc]
厂商官网:http://www.freescale.com
下载文档

文档预览

MC9S12G128器件文档内容

MC9S12G Family
Reference Manual

S12
Microcontrollers

  MC9S12GRMV1
  Rev.1.01
  May 11, 2011

  freescale.com
To provide the most up-to-date information, the revision of our documents on the World Wide Web will be
the most current. Your printed copy may be an earlier revision. To verify you have the latest information
available, refer to:

   http://freescale.com/

A full list of family members and options is included in the appendices.

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 2

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
The following revision history table summarizes changes contained in this document.

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 3

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Revision History

      Date    Revision                                                     Description
   Dec, 2010    Level
   Jan, 2011     0.45    Updated Chapter 2, "Port Integration Module (S12GPIMV1)"
   Jan, 2011     0.46     (Reason: Spec update)
                 0.47
   Feb, 2011             Updated Chapter 7, "Background Debug Module (S12SBDMV1)"
                 0.48     (Reason: Typos and formatting)
   Feb, 2011
                 0.49    Updated Chapter 15, "Digital Analog Converter (DAC_8B5V)"
                          (Reason: Spec update)

                         Updated Appendix A, "Electrical Characteristics"
                          (Reason: Updated electricals)

                         Updated Chapter 1, "Device Overview MC9S12G-Family"
                          (Reason: Corrected pinout diagrams)

                         Updated Appendix A, "Electrical Characteristics"
                          (Reason: Updated electricals)

                         Updated Appendix A, "Electrical Characteristics"
                          (Reason: Updated electricals)

                         Updated Chapter 1, "Device Overview MC9S12G-Family"
                          (Reason: Corrected pinout diagrams, typos, formatting)

                         Updated Chapter 21, "16 KByte Flash Module (S12FTMRG16K1V1)"
                          (Reason: Spec update)

                         Updated Chapter 22, "32 KByte Flash Module (S12FTMRG32K1V1)"
                          (Reason: Spec update)

                         Updated Chapter 23, "48 KByte Flash Module (S12FTMRG48K1V1)"
                          (Reason: Spec update)

                         Updated Chapter 24, "64 KByte Flash Module (S12FTMRG64K1V1)"
                          (Reason: Spec update)

                         Updated Chapter 25, "96 KByte Flash Module (S12FTMRG96K1V1)"
                          (Reason: Spec update)

                         Updated Chapter 26, "128 KByte Flash Module (S12FTMRG128K1V1)"
                          (Reason: Spec update)

                         Updated Chapter 27, "192 KByte Flash Module (S12FTMRG192K2V1)"
                          (Reason: Spec update)

                         Updated Chapter 28, "240 KByte Flash Module (S12FTMRG240K2V1)"
                          (Reason: Spec update)

                         Updated Appendix A, "Electrical Characteristics"
                          (Reason: Updated electricals)

                         Updated Chapter 1, "Device Overview MC9S12G-Family"
                          (Reason: Spec update)

                         Updated Chapter 11, "Analog-to-Digital Converter (ADC10B8CV2)"
                          (Reason: Spec update)

                         Updated Chapter 12, "Analog-to-Digital Converter (ADC10B12CV2)"
                          (Reason: Spec update)

                         Updated Chapter 13, "Analog-to-Digital Converter (ADC12B12CV2)"
                          (Reason: Spec update)

                         Updated Chapter 13, "Analog-to-Digital Converter (ADC10B16CV2)"
                          (Reason: Spec update)

                         Updated Chapter 14, "Analog-to-Digital Converter (ADC12B16CV2)"
                          (Reason: Spec update)

                         Updated Appendix A, "Electrical Characteristics"
                          (Reason: Updated electricals)

                        MC9S12G Family Reference Manual, Rev.1.01

4                                                                  Freescale Semiconductor

   This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Revision History

   Date    Revision                                                         Description
Mar, 2011    Level
              0.50       Updated Chapter 16, "Freescale's Scalable Controller Area Network (S12MSCANV3)"
Apr, 2011                  (Reason: Spec update)
              0.51
Apr, 2011                Updated Appendix A, "Electrical Characteristics"
Apr, 2011     0.52         (Reason: Updated electricals)
May, 2011     1.00
              1.01       Updated Chapter 1, "Device Overview MC9S12G-Family"
                           (Reason: Spec update)

                         Updated Chapter 8, "S12S Debug Module (S12SDBG)"
                           (Reason: Upated application information)

                         Updated Chapter 12, "Analog-to-Digital Converter (ADC10B12CV2)"
                           (Reason: Corrected spec)

                         Updated Chapter 13, "Analog-to-Digital Converter (ADC10B16CV2)"
                           (Reason: Updated spec)

                         Updated Chapter 14, "Analog-to-Digital Converter (ADC12B16CV2)"
                           (Reason: Updated spec)

                         Updated Appendix A, "Electrical Characteristics"
                           (Reason: Updated electricals)

                         Updated Appendix A, "Electrical Characteristics"
                           (Reason: Updated electricals)

                         Public relasease for the launch of the S12G96 and the S12G128

                         Updated Chapter 1, "Device Overview MC9S12G-Family"
                           (Reason: Typos and formatting)

                         Updated Appendix A, "Electrical Characteristics"
                           (Reason: Updated electricals)

This document contains information for all constituent modules, with the exception of the CPU. For CPU
information please refer to CPU12-1 in the CPU12 & CPU12X Reference Manual

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 5

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
   MC9S12G Family Reference Manual, Rev.1.01

6                                             Freescale Semiconductor

   This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Chapter 1   Device Overview MC9S12G-Family . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27
Chapter 2   Port Integration Module (S12GPIMV0) . . . . . . . . . . . . . . . . . . . . . . . . . . .119
Chapter 3   5V Analog Comparator (ACMPV1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .215
Chapter 4   Reference Voltage Attenuator (RVAV1) . . . . . . . . . . . . . . . . . . . . . . . . . .220
Chapter 5   S12G Memory Map Controller (S12GMMCV1) . . . . . . . . . . . . . . . . . . . . .233
Chapter 6   Interrupt Module (S12SINTV1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .247
Chapter 7   Background Debug Module (S12SBDMV1) . . . . . . . . . . . . . . . . . . . . . . .255
Chapter 8   S12S Debug Module (S12SDBG). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .279
Chapter 9   Security (S12XS9SECV2). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .321
Chapter 10  S12 Clock, Reset and Power Management Unit (S12CPMU) . . . . . . . . .327
Chapter 11  Analog-to-Digital Converter (ADC10B8CV2) . . . . . . . . . . . . . . . . . . . . . .375
Chapter 12  Analog-to-Digital Converter (ADC10B12CV2) . . . . . . . . . . . . . . . . . . . . .397
Chapter 13  Analog-to-Digital Converter (ADC10B16CV2) . . . . . . . . . . . . . . . . . . . . .421
Chapter 14  Analog-to-Digital Converter (ADC12B16CV2) . . . . . . . . . . . . . . . . . . . . .445
Chapter 15  Digital Analog Converter (DAC_8B5V) . . . . . . . . . . . . . . . . . . . . . . . . . . .469
Chapter 16  Freescale's Scalable Controller Area Network (S12MSCANV3) . . . . . .481
Chapter 17  Pulse-Width Modulator (S12PWM8B8CV2) . . . . . . . . . . . . . . . . . . . . . . .535
Chapter 18  Serial Communication Interface (S12SCIV5) . . . . . . . . . . . . . . . . . . . . . .565
Chapter 19  Serial Peripheral Interface (S12SPIV5) . . . . . . . . . . . . . . . . . . . . . . . . . . .603
Chapter 20  Timer Module (TIM16B8CV3). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .631
Chapter 21  16 KByte Flash Module (S12FTMRG16K1V1) . . . . . . . . . . . . . . . . . . . . .659
Chapter 22  32 KByte Flash Module (S12FTMRG32K1V1) . . . . . . . . . . . . . . . . . . . . .707
Chapter 23  48 KByte Flash Module (S12FTMRG48K1V1) . . . . . . . . . . . . . . . . . . . . .759
Chapter 24  64 KByte Flash Module (S12FTMRG64K1V1) . . . . . . . . . . . . . . . . . . . . .811
Chapter 25  96 KByte Flash Module (S12FTMRG96K1V1) . . . . . . . . . . . . . . . . . . . . .863
Chapter 26  128 KByte Flash Module (S12FTMRG128K1V1) . . . . . . . . . . . . . . . . . . .915
Chapter 27  192 KByte Flash Module (S12FTMRG192K2V1) . . . . . . . . . . . . . . . . . . .967
Chapter 28  240 KByte Flash Module (S12FTMRG240K2V1) . . . . . . . . . . . . . . . . . .1019
Appendix A  Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1073
Appendix B  Detailed Register Address Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1120
Appendix C  Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1140
Appendix D  Package Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1142

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 7

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
   MC9S12G Family Reference Manual, Rev.1.01

8                                             Freescale Semiconductor

   This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                               Chapter 1
                             Device Overview MC9S12G-Family

1.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

         1.2.1 MC9S12G-Family Comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
         1.2.2 Chip-Level Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
1.3 Module Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
         1.3.1 S12 16-Bit Central Processor Unit (CPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
         1.3.2 On-Chip Flash with ECC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
         1.3.3 On-Chip SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
         1.3.4 Port Integration Module (PIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
         1.3.5 Main External Oscillator (XOSCLCP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
         1.3.6 Internal RC Oscillator (IRC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
         1.3.7 Internal Phase-Locked Loop (IPLL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
         1.3.8 System Integrity Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
         1.3.9 Timer (TIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
         1.3.10 Pulse Width Modulation Module (PWM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
         1.3.11 Controller Area Network Module (MSCAN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
         1.3.12 Serial Communication Interface Module (SCI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
         1.3.13 Serial Peripheral Interface Module (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
         1.3.14 Analog-to-Digital Converter Module (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
         1.3.15 Reference Voltage Attenuator (RVA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
         1.3.16 Digital-to-Analog Converter Module (DAC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
         1.3.17 Analog Comparator (ACMP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
         1.3.18 On-Chip Voltage Regulator (VREG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
         1.3.19 Background Debug (BDM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
         1.3.20 Debugger (DBG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
1.4 Key Performance Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
1.5 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
1.6 Family Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
         1.6.1 Part ID Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
1.7 Signal Description and Device Pinouts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
         1.7.1 Pin Assignment Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
         1.7.2 Detailed Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
         1.7.3 Power Supply Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
1.8 Device Pinouts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
         1.8.1 S12GN16 and S12GN32 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
         1.8.2 S12GN48 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
         1.8.3 S12G48 and S12G64 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
         1.8.4 S12G96 and S12G128 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
         1.8.5 S12G192 and S12G240 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
         1.8.6 S12GA192 and S12GA240 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
1.9 System Clock Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
1.10 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
         1.10.1 Chip Configuration Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 9

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
         1.10.2 Low Power Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
1.11 Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
1.12 Resets and Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

         1.12.1 Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
         1.12.2 Interrupt Vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
         1.12.3 Effects of Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
1.13 COP Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
1.14 Autonomous Clock (ACLK) Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
1.15 ADC External Trigger Input Connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
1.16 ADC Special Conversion Channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
1.17 ADC Result Reference . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
1.18 ADC VRH/VRL Signal Connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

                                               Chapter 2
                           Port Integration Module (S12GPIMV0)

2.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
         2.1.1 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
         2.1.2 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
         2.1.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
         2.1.4 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121

2.2 PIM Routing - External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
         2.2.1 Package Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
         2.2.2 Prioritization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
         2.2.3 Signals and Priorities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122

2.3 PIM Routing - Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
         2.3.1 Pin BKGD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
         2.3.2 Pins PA7-0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
         2.3.3 Pins PB7-0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
         2.3.4 Pins PC7-0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
         2.3.5 Pins PD7-0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
         2.3.6 Pins PE1-0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
         2.3.7 Pins PT7-0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
         2.3.8 Pins PS7-0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
         2.3.9 Pins PM3-0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
         2.3.10 Pins PP7-0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
         2.3.11 Pins PJ7-0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
         2.3.12 Pins AD15-0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141

2.4 PIM Ports - Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
         2.4.1 Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
         2.4.2 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
         2.4.3 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164

2.5 PIM Ports - Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
         2.5.1 General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
         2.5.2 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
         2.5.3 Pin Configuration Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210

    MC9S12G Family Reference Manual, Rev.1.01

10                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
         2.5.4 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
2.6 Initialization/Application Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213

         2.6.1 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
         2.6.2 Port Data and Data Direction Register writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
         2.6.3 Enabling IRQ edge-sensitive mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
         2.6.4 ADC External Triggers ETRIG3-0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
         2.6.5 Emulation of Smaller Packages . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214

                                               Chapter 3
                              5V Analog Comparator (ACMPV1)

3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
3.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
3.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
3.4 External Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
3.5 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
3.6 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217

         3.6.1 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
         3.6.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
3.7 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219

                                               Chapter 4
                          Reference Voltage Attenuator (RVAV1)

4.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
4.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
4.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
4.4 External Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
4.5 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
4.6 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222

         4.6.1 Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
         4.6.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
4.7 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222

                                               Chapter 5
                      S12G Memory Map Controller (S12GMMCV1)

5.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233
         5.1.1 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233
         5.1.2 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233
         5.1.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
         5.1.4 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
         5.1.5 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234

5.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
5.3 Memory Map and Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235

         5.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
         5.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 236

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 11

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
5.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
         5.4.1 MCU Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
         5.4.2 Memory Map Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
         5.4.3 Unimplemented and Reserved Address Ranges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
         5.4.4 Prioritization of Memory Accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245
         5.4.5 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 245

                                               Chapter 6
                                 Interrupt Module (S12SINTV1)

6.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
         6.1.1 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
         6.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
         6.1.3 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
         6.1.4 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248

6.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
6.3 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249

         6.3.1 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
6.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250

         6.4.1 S12S Exception Requests . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
         6.4.2 Interrupt Prioritization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
         6.4.3 Reset Exception Requests . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
         6.4.4 Exception Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
6.5 Initialization/Application Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252
         6.5.1 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252
         6.5.2 Interrupt Nesting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252
         6.5.3 Wake Up from Stop or Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252

                                               Chapter 7
                        Background Debug Module (S12SBDMV1)

7.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
         7.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
         7.1.2 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
         7.1.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257

7.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
7.3 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257

         7.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
         7.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
         7.3.3 Family ID Assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
7.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
         7.4.1 Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
         7.4.2 Enabling and Activating BDM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
         7.4.3 BDM Hardware Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
         7.4.4 Standard BDM Firmware Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
         7.4.5 BDM Command Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265

    MC9S12G Family Reference Manual, Rev.1.01

12                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
         7.4.6 BDM Serial Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
         7.4.7 Serial Interface Hardware Handshake Protocol . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270
         7.4.8 Hardware Handshake Abort Procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
         7.4.9 SYNC -- Request Timed Reference Pulse . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
         7.4.10 Instruction Tracing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
         7.4.11 Serial Communication Time Out . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276

                                               Chapter 8
                               S12S Debug Module (S12SDBG)

8.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279
         8.1.1 Glossary Of Terms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279
         8.1.2 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280
         8.1.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280
         8.1.4 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
         8.1.5 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282

8.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
8.3 Memory Map and Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282

         8.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
         8.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283
8.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299
         8.4.1 S12SDBG Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299
         8.4.2 Comparator Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300
         8.4.3 Match Modes (Forced or Tagged) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304
         8.4.4 State Sequence Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 305
         8.4.5 Trace Buffer Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 306
         8.4.6 Tagging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312
         8.4.7 Breakpoints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312
8.5 Application Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 314
         8.5.1 State Machine scenarios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 314
         8.5.2 Scenario 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315
         8.5.3 Scenario 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315
         8.5.4 Scenario 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 316
         8.5.5 Scenario 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 316
         8.5.6 Scenario 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
         8.5.7 Scenario 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
         8.5.8 Scenario 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
         8.5.9 Scenario 8 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 318
         8.5.10 Scenario 9 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319
         8.5.11 Scenario 10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319

                                               Chapter 9
                                    Security (S12XS9SECV2)

9.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321
         9.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 13

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
    9.1.2  Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 321
    9.1.3  Securing the Microcontroller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 322
    9.1.4  Operation of the Secured Microcontroller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323
    9.1.5  Unsecuring the Microcontroller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324
    9.1.6  Reprogramming the Security Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324
    9.1.7  Complete Memory Erase (Special Modes) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325

                                              Chapter 10
            S12 Clock, Reset and Power Management Unit (S12CPMU)

10.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 327
         10.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 327
         10.1.2 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 329
         10.1.3 S12CPMU Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 332

10.2 Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
         10.2.1 RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
         10.2.2 EXTAL and XTAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
         10.2.3 VDDR -- Regulator Power Input Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334
         10.2.4 VSS -- Ground Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334
         10.2.5 VDDA, VSSA -- Regulator Reference Supply Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . 334
         10.2.6 VDDX, VSSX-- Pad Supply Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334
         10.2.7 VDD -- Internal Regulator Output Supply (Core Logic) . . . . . . . . . . . . . . . . . . . . . . . 335
         10.2.8 VDDF -- Internal Regulator Output Supply (NVM Logic) . . . . . . . . . . . . . . . . . . . . . 335
         10.2.9 API_EXTCLK -- API external clock output pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335

10.3 Memory Map and Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
         10.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
         10.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 337

10.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 363
         10.4.1 Phase Locked Loop with Internal Filter (PLL) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 363
         10.4.2 Startup from Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 364
         10.4.3 Stop Mode using PLLCLK as Bus Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 365
         10.4.4 Full Stop Mode using Oscillator Clock as Bus Clock . . . . . . . . . . . . . . . . . . . . . . . . . . 365
         10.4.5 External Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 366
         10.4.6 System Clock Configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 367

10.5 Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 369
         10.5.1 General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 369
         10.5.2 Description of Reset Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 369
         10.5.3 Power-On Reset (POR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 371
         10.5.4 Low-Voltage Reset (LVR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 371

10.6 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 372
         10.6.1 Description of Interrupt Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 372

10.7 Initialization/Application Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 374
         10.7.1 General Initialization information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 374
         10.7.2 Application information for COP and API usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 374

           MC9S12G Family Reference Manual, Rev.1.01

14                                                    Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                              Chapter 11
                       Analog-to-Digital Converter (ADC10B8CV2)

11.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 375
         11.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 375
         11.1.2 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 376
         11.1.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 377

11.2 Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 378
         11.2.1 Detailed Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 378

11.3 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 378
         11.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 378
         11.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 380

11.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 394
         11.4.1 Analog Sub-Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 394
         11.4.2 Digital Sub-Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 395

11.5 Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 396
11.6 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 396

                                              Chapter 12
                      Analog-to-Digital Converter (ADC10B12CV2)

12.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 397
         12.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 397
         12.1.2 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 398
         12.1.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 399

12.2 Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 400
         12.2.1 Detailed Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 400

12.3 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 400
         12.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 400
         12.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 402

12.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417
         12.4.1 Analog Sub-Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417
         12.4.2 Digital Sub-Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 418

12.5 Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 419
12.6 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 419

                                              Chapter 13
                      Analog-to-Digital Converter (ADC10B16CV2)

13.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 421
         13.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 421
         13.1.2 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 422
         13.1.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 423

13.2 Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424
         13.2.1 Detailed Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424

13.3 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424
         13.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 15

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
         13.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 426
13.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 441

         13.4.1 Analog Sub-Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 441
         13.4.2 Digital Sub-Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 442
13.5 Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 443
13.6 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 443

                                              Chapter 14
                      Analog-to-Digital Converter (ADC12B16CV2)

14.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 445
         14.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 445
         14.1.2 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 446
         14.1.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 447

14.2 Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 448
         14.2.1 Detailed Signal Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 448

14.3 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 448
         14.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 448
         14.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 450

14.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 466
         14.4.1 Analog Sub-Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 466
         14.4.2 Digital Sub-Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 467

14.5 Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 468
14.6 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 468

                                              Chapter 15
                           Digital Analog Converter (DAC_8B5V)

15.1 Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 469
15.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 470

         15.2.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 470
         15.2.2 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 470
         15.2.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 471
15.3 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 471
         15.3.1 DACU Output Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 471
         15.3.2 AMP Output Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 471
         15.3.3 AMPP Input Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 471
         15.3.4 AMPM Input Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 472
15.4 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 472
         15.4.1 Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 472
         15.4.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 472
15.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 474
         15.5.1 Functional Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 474
         15.5.2 Mode "Off" . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 475
         15.5.3 Mode "Operational Amplifier" . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 475
         15.5.4 Mode "Unbuffered DAC" . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 476

    MC9S12G Family Reference Manual, Rev.1.01

16                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
         15.5.5 Mode "Unbuffered DAC with Operational Amplifier" . . . . . . . . . . . . . . . . . . . . . . . . . 476
         15.5.6 Mode "Buffered DAC" . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 476
         15.5.7 Analog output voltage calculation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 476

                                              Chapter 16
          Freescale's Scalable Controller Area Network (S12MSCANV3)

16.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 481
         16.1.1 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 482
         16.1.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 482
         16.1.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 483
         16.1.4 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 483

16.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 483
         16.2.1 RXCAN -- CAN Receiver Input Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 483
         16.2.2 TXCAN -- CAN Transmitter Output Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 484
         16.2.3 CAN System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 484

16.3 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 484
         16.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 484
         16.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 486
         16.3.3 Programmer's Model of Message Storage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 505

16.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 515
         16.4.1 General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 515
         16.4.2 Message Storage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 516
         16.4.3 Identifier Acceptance Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 519
         16.4.4 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 525
         16.4.5 Low-Power Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 527
         16.4.6 Reset Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 531
         16.4.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 531

16.5 Initialization/Application Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 533
         16.5.1 MSCAN initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 533
         16.5.2 Bus-Off Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 533

                                              Chapter 17
                        Pulse-Width Modulator (S12PWM8B8CV2)

17.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 535
         17.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 535
         17.1.2 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 535
         17.1.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 536

17.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 536
         17.2.1 PWM7 - PWM0 -- PWM Channel 7 - 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 536

17.3 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 537
         17.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 537
         17.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 537

17.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 551
         17.4.1 PWM Clock Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 551

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 17

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
         17.4.2 PWM Channel Timers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 555
17.5 Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 562
17.6 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 563

                                              Chapter 18
                       Serial Communication Interface (S12SCIV5)

18.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 565
         18.1.1 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 565
         18.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 566
         18.1.3 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 566
         18.1.4 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 567

18.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 567
         18.2.1 TXD -- Transmit Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 567
         18.2.2 RXD -- Receive Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 567

18.3 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 567
         18.3.1 Module Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 568
         18.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 568

18.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 579
         18.4.1 Infrared Interface Submodule . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 580
         18.4.2 LIN Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 581
         18.4.3 Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 581
         18.4.4 Baud Rate Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 583
         18.4.5 Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 584
         18.4.6 Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 589
         18.4.7 Single-Wire Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 597
         18.4.8 Loop Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 598

18.5 Initialization/Application Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 598
         18.5.1 Reset Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 598
         18.5.2 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 598
         18.5.3 Interrupt Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 599
         18.5.4 Recovery from Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 601
         18.5.5 Recovery from Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 601

                                              Chapter 19
                           Serial Peripheral Interface (S12SPIV5)

19.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 603
         19.1.1 Glossary of Terms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 603
         19.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 603
         19.1.3 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 604
         19.1.4 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 604

19.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 605
         19.2.1 MOSI -- Master Out/Slave In Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 605
         19.2.2 MISO -- Master In/Slave Out Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 606
         19.2.3 SS -- Slave Select Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 606

    MC9S12G Family Reference Manual, Rev.1.01

18                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
         19.2.4 SCK -- Serial Clock Pin . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 606
19.3 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 606

         19.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 606
         19.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 607
19.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 615
         19.4.1 Master Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 616
         19.4.2 Slave Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 617
         19.4.3 Transmission Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 618
         19.4.4 SPI Baud Rate Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 624
         19.4.5 Special Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 625
         19.4.6 Error Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 626
         19.4.7 Low Power Mode Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 627

                                              Chapter 20
                                  Timer Module (TIM16B8CV3)

20.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 631
         20.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 631
         20.1.2 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 632
         20.1.3 Block Diagrams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 633

20.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 635
         20.2.1 IOC7 -- Input Capture and Output Compare Channel 7 . . . . . . . . . . . . . . . . . . . . . . . . 635
         20.2.2 IOC6 - IOC0 -- Input Capture and Output Compare Channel 6-0 . . . . . . . . . . . . . . . . 635

20.3 Memory Map and Register Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 635
         20.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 635
         20.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 636

20.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 653
         20.4.1 Prescaler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 655
         20.4.2 Input Capture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 655
         20.4.3 Output Compare . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 655
         20.4.4 Pulse Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 656
         20.4.5 Event Counter Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 657
         20.4.6 Gated Time Accumulation Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 657

20.5 Resets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 657
20.6 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 657

         20.6.1 Channel [7:0] Interrupt (C[7:0]F) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 658
         20.6.2 Pulse Accumulator Input Interrupt (PAOVI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 658
         20.6.3 Pulse Accumulator Overflow Interrupt (PAOVF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 658
         20.6.4 Timer Overflow Interrupt (TOF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 658

                                              Chapter 21
                      16 KByte Flash Module (S12FTMRG16K1V1)

21.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 659
         21.1.1 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 660
         21.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 660

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 19

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
         21.1.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 661
21.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 662
21.3 Memory Map and Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 663

         21.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 663
         21.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 666
21.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 683
         21.4.1 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 683
         21.4.2 IFR Version ID Word . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 683
         21.4.3 Internal NVM resource (NVMRES) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 683
         21.4.4 Flash Command Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 683
         21.4.5 Allowed Simultaneous P-Flash and EEPROM Operations . . . . . . . . . . . . . . . . . . . . . . 688
         21.4.6 Flash Command Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 689
         21.4.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 703
         21.4.8 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 704
         21.4.9 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 704
21.5 Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 704
         21.5.1 Unsecuring the MCU using Backdoor Key Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . 704
         21.5.2 Unsecuring the MCU in Special Single Chip Mode using BDM . . . . . . . . . . . . . . . . . 705
         21.5.3 Mode and Security Effects on Flash Command Availability . . . . . . . . . . . . . . . . . . . . . 706
21.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 706

                                              Chapter 22
                      32 KByte Flash Module (S12FTMRG32K1V1)

22.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 707
         22.1.1 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 708
         22.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 708
         22.1.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 709

22.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 710
22.3 Memory Map and Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 711

         22.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 711
         22.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 714
22.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 733
         22.4.1 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 733
         22.4.2 IFR Version ID Word . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 733
         22.4.3 Internal NVM resource (NVMRES) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 734
         22.4.4 Flash Command Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 734
         22.4.5 Allowed Simultaneous P-Flash and EEPROM Operations . . . . . . . . . . . . . . . . . . . . . . 739
         22.4.6 Flash Command Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 740
         22.4.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 754
         22.4.8 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 755
         22.4.9 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 755
22.5 Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 755
         22.5.1 Unsecuring the MCU using Backdoor Key Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . 755
         22.5.2 Unsecuring the MCU in Special Single Chip Mode using BDM . . . . . . . . . . . . . . . . . 756
         22.5.3 Mode and Security Effects on Flash Command Availability . . . . . . . . . . . . . . . . . . . . . 757

    MC9S12G Family Reference Manual, Rev.1.01

20                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
22.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 757

                                              Chapter 23
                      48 KByte Flash Module (S12FTMRG48K1V1)

23.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 759
         23.1.1 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 760
         23.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 760
         23.1.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 762

23.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 762
23.3 Memory Map and Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 763

         23.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 763
         23.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 767
23.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 786
         23.4.1 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 786
         23.4.2 IFR Version ID Word . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 786
         23.4.3 Internal NVM resource (NVMRES) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 787
         23.4.4 Flash Command Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 787
         23.4.5 Allowed Simultaneous P-Flash and EEPROM Operations . . . . . . . . . . . . . . . . . . . . . . 792
         23.4.6 Flash Command Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 793
         23.4.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 807
         23.4.8 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 808
         23.4.9 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 808
23.5 Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 808
         23.5.1 Unsecuring the MCU using Backdoor Key Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . 808
         23.5.2 Unsecuring the MCU in Special Single Chip Mode using BDM . . . . . . . . . . . . . . . . . 809
         23.5.3 Mode and Security Effects on Flash Command Availability . . . . . . . . . . . . . . . . . . . . . 810
23.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 810

                                              Chapter 24
                      64 KByte Flash Module (S12FTMRG64K1V1)

24.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 811
         24.1.1 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 812
         24.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 812
         24.1.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 813

24.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 814
24.3 Memory Map and Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 815

         24.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 815
         24.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 818
24.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 837
         24.4.1 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 837
         24.4.2 IFR Version ID Word . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 837
         24.4.3 Internal NVM resource (NVMRES) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 838
         24.4.4 Flash Command Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 838
         24.4.5 Allowed Simultaneous P-Flash and EEPROM Operations . . . . . . . . . . . . . . . . . . . . . . 843

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 21

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
         24.4.6 Flash Command Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 844
         24.4.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 858
         24.4.8 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 859
         24.4.9 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 859
24.5 Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 859
         24.5.1 Unsecuring the MCU using Backdoor Key Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . 859
         24.5.2 Unsecuring the MCU in Special Single Chip Mode using BDM . . . . . . . . . . . . . . . . . 860
         24.5.3 Mode and Security Effects on Flash Command Availability . . . . . . . . . . . . . . . . . . . . . 861
24.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 861

                                              Chapter 25
                      96 KByte Flash Module (S12FTMRG96K1V1)

25.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 863
         25.1.1 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 864
         25.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 864
         25.1.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 865

25.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 866
25.3 Memory Map and Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 867

         25.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 867
         25.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 870
25.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 889
         25.4.1 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 889
         25.4.2 IFR Version ID Word . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 889
         25.4.3 Internal NVM resource (NVMRES) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 890
         25.4.4 Flash Command Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 890
         25.4.5 Allowed Simultaneous P-Flash and EEPROM Operations . . . . . . . . . . . . . . . . . . . . . . 895
         25.4.6 Flash Command Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 896
         25.4.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 910
         25.4.8 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 911
         25.4.9 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 911
25.5 Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 911
         25.5.1 Unsecuring the MCU using Backdoor Key Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . 911
         25.5.2 Unsecuring the MCU in Special Single Chip Mode using BDM . . . . . . . . . . . . . . . . . 912
         25.5.3 Mode and Security Effects on Flash Command Availability . . . . . . . . . . . . . . . . . . . . . 913
25.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 913

                                              Chapter 26
                     128 KByte Flash Module (S12FTMRG128K1V1)

26.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 915
         26.1.1 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 916
         26.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 916
         26.1.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 917

26.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 918
26.3 Memory Map and Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 919

    MC9S12G Family Reference Manual, Rev.1.01

22                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
         26.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 919
         26.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 923
26.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 941
         26.4.1 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 941
         26.4.2 IFR Version ID Word . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 941
         26.4.3 Internal NVM resource (NVMRES) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 942
         26.4.4 Flash Command Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 942
         26.4.5 Allowed Simultaneous P-Flash and EEPROM Operations . . . . . . . . . . . . . . . . . . . . . . 947
         26.4.6 Flash Command Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 948
         26.4.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 962
         26.4.8 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 963
         26.4.9 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 963
26.5 Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 963
         26.5.1 Unsecuring the MCU using Backdoor Key Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . 963
         26.5.2 Unsecuring the MCU in Special Single Chip Mode using BDM . . . . . . . . . . . . . . . . . 964
         26.5.3 Mode and Security Effects on Flash Command Availability . . . . . . . . . . . . . . . . . . . . . 965
26.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 965

                                              Chapter 27
                     192 KByte Flash Module (S12FTMRG192K2V1)

27.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 967
         27.1.1 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 968
         27.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 968
         27.1.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 969

27.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 970
27.3 Memory Map and Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 971

         27.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 971
         27.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 975
27.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 993
         27.4.1 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 993
         27.4.2 IFR Version ID Word . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 993
         27.4.3 Internal NVM resource (NVMRES) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 994
         27.4.4 Flash Command Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 994
         27.4.5 Allowed Simultaneous P-Flash and EEPROM Operations . . . . . . . . . . . . . . . . . . . . . . 999
         27.4.6 Flash Command Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1000
         27.4.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1013
         27.4.8 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1014
         27.4.9 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1014
27.5 Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1015
         27.5.1 Unsecuring the MCU using Backdoor Key Access . . . . . . . . . . . . . . . . . . . . . . . . . . . 1015
         27.5.2 Unsecuring the MCU in Special Single Chip Mode using BDM . . . . . . . . . . . . . . . . 1016
         27.5.3 Mode and Security Effects on Flash Command Availability . . . . . . . . . . . . . . . . . . . . 1016
27.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1016

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 23

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                              Chapter 28
                     240 KByte Flash Module (S12FTMRG240K2V1)

28.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1019
         28.1.1 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1020
         28.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1020
         28.1.3 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1021

28.2 External Signal Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1022
28.3 Memory Map and Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1023

         28.3.1 Module Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1023
         28.3.2 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1027
28.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1045
         28.4.1 Modes of Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1045
         28.4.2 IFR Version ID Word . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1045
         28.4.3 Internal NVM resource (NVMRES) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1046
         28.4.4 Flash Command Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1046
         28.4.5 Allowed Simultaneous P-Flash and EEPROM Operations . . . . . . . . . . . . . . . . . . . . . 1051
         28.4.6 Flash Command Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1052
         28.4.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1065
         28.4.8 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1066
         28.4.9 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1066
28.5 Security . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1067
         28.5.1 Unsecuring the MCU using Backdoor Key Access . . . . . . . . . . . . . . . . . . . . . . . . . . . 1067
         28.5.2 Unsecuring the MCU in Special Single Chip Mode using BDM . . . . . . . . . . . . . . . . 1068
         28.5.3 Mode and Security Effects on Flash Command Availability . . . . . . . . . . . . . . . . . . . . 1068
28.6 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1068

                                              Appendix A
                                    Electrical Characteristics

A.1 General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1074
         A.1.1 Parameter Classification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1074
         A.1.2 Power Supply . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1074
         A.1.3 Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1075
         A.1.4 Current Injection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1075
         A.1.5 Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1075
         A.1.6 ESD Protection and Latch-up Immunity. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1076
         A.1.7 Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1077
         A.1.8 Power Dissipation and Thermal Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1078

A.2 I/O Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1082
         A.2.1 Supply Currents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1085

A.3 ADC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1089
         A.3.1 ATD Operating Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1089
         A.3.2 Factors Influencing Accuracy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1090
         A.3.3 ATD Accuracy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1091

A.4 ACMP Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1098

    MC9S12G Family Reference Manual, Rev.1.01

24                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
A.5 DAC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1099
A.6 NVM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1100

         A.6.1 Timing Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1100
         A.6.2 NVM Reliability Parameters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1108
A.7 Phase Locked Loop . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1109
         A.7.1 Jitter Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1109
         A.7.2 Electrical Characteristics for the PLL. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1111
A.8 Electrical Characteristics for the IRC1M . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1111
A.9 Electrical Characteristics for the Oscillator (XOSCLCP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1112
A.10 Reset Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1112
A.11 Electrical Specification for Voltage Regulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1113
A.12 Chip Power-up and Voltage Drops . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1114
A.13 MSCAN. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1114
A.14 SPI Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1115
         A.14.1 Master Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1115
         A.14.2 Slave Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1117
A.15 ADC Conversion Result Reference. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1119

                                              Appendix B
                                Detailed Register Address Map

B.1 Detailed Register Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1120

                                              Appendix C
                                       Ordering Information

                                              Appendix D
                                       Package Information

D.1 100 LQFP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1143
D.2 64 LQFP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1146
D.3 48 LQFP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1149
D.4 48 QFN . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1151
D.5 32 LQFP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1154
D.6 20 TSSOP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1157

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 25

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
    MC9S12G Family Reference Manual, Rev.1.01

26                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Chapter 1
Device Overview MC9S12G-Family

Revision History

Version   Revision                                                Description of Changes
Number       Date
                         Typos and formatting
Rev 0.17 11-Aug-2010
                         Typos and formatting
Rev 0.18 12-Aug-2010
                         Typos and formatting
Rev 0.19 20-Aug-2010
                         Typos and formatting
Rev 0.20 17-Sep-2010
                         Corrected Table 1-28
Rev 0.21 15-Oct-2010      Typos and formatting

Rev 0.22 8-Nov-2010       Reformatted Section 1.8, "Device Pinouts"
                         Typos and formatting
Rev 0.23 3-Jan-2010
                         Corrected Figure 1-4
Rev 0.24 8-Feb-2010       Corrected Figure 1-6
                         Corrected Figure 1-9
Rev 0.25 18-Feb-2011      Typos and formatting

Rev 0.26 21-Feb-2011      Added Section 1.14, "Autonomous Clock (ACLK) Configuration"
                         Corrected Figure 1-12
Rev 0.27   1-Apr-2011    Corrected Figure 1-10
Rev 0.28  11-May-2011    Corrected Figure 1-13
                         Corrected Figure 1-11
                         Typos and formatting

                         Added Section 1.14, "Autonomous Clock (ACLK) Configuration"
                         Corrected Figure 1-12
                         Corrected Figure 1-10
                         Corrected Figure 1-13
                         Corrected Figure 1-11
                         Typos and formatting

                         Updated Table 1-1(added temperatur sensor feature)
                         Updated Section 1.3.14, "Analog-to-Digital Converter Module (ADC)"
                         Updated Table 1-31
                         Typos and formatting

                         Typos and formatting

                        

1.1 Introduction

The MC9S12G-Family is an optimized, automotive, 16-bit microcontroller product line focused on
low-cost, high-performance, and low pin-count. This family is intended to bridge between high-end 8-bit
microcontrollers and high-performance 16-bit microcontrollers, such as the MC9S12XS-Family. The
MC9S12G-Family is targeted at generic automotive applications requiring CAN or LIN/J2602

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 27

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

communication. Typical examples of these applications include body controllers, occupant detection, door
modules, seat controllers, RKE receivers, smart actuators, lighting modules, and smart junction boxes.

The MC9S12G-Family uses many of the same features found on the MC9S12XS- and MC9S12P-Family,
including error correction code (ECC) on flash memory, a fast analog-to-digital converter (ADC) and a
frequency modulated phase locked loop (IPLL) that improves the EMC performance.

The MC9S12G-Family is optimized for lower program memory sizes down to 16k. In order to simplify
customer use it features an EEPROM with a small 4 bytes erase sector size.

The MC9S12G-Family deliver all the advantages and efficiencies of a 16-bit MCU while retaining the low
cost, power consumption, EMC, and code-size efficiency advantages currently enjoyed by users of
Freescale's existing 8-bit and 16-bit MCU families. Like the MC9S12XS-Family, the MC9S12G-Family
run 16-bit wide accesses without wait states for all peripherals and memories. The MC9S12G-Family is
available in 100-pin LQFP, 64-pin LQFP, 48-pin LQFP/QFN, 32-pin LQFP and 20-pin TSSOP package
options and aims to maximize the amount of functionality especially for the lower pin count packages. In
addition to the I/O ports available in each module, further I/O ports are available with interrupt capability
allowing wake-up from stop or wait modes.

1.2 Features

This section describes the key features of the MC9S12G-Family.

1.2.1 MC9S12G-Family Comparison

Table 1-1 provides a summary of different members of the MC9S12G-Family and their features. This
information is intended to provide an understanding of the range of functionality offered by this
microcontroller family.

                                                Table 1-1. MC9S12G-Family Overview1

     Feature  S12GN16 S12GN32 S12GN48 S12G48 S12G64 S12G96 S12G128 S12G192 S12GA192 S12G240 S12GA240
                                                                                      CPU12V1
CPU
              16    32    48    48    64    96                  128   192    192    240                                     240
Flash memory
[kBytes]      512   1024  1536  1536  2048  3072                4096  4096   4096   4096                                    4096

EEPROM        1024  2048  4096  4096  4096  8192                8192  11264  11264  11264                                   11264
[Bytes]        --    --    --     1     1     1                   1      1      1      1                                       1
                1     1     2     2     2     3                   3      3      3      3                                       3
RAM [Bytes]     1     1     2     2     2     3                   3      3      3      3                                       3

MSCAN           6     6     6     6     6     8                   8      8      8      8                                       8

SCI           6     6     6     6     6     8                   8     8      8      8                                       8

SPI           8     8     12    12    12    12                  12    16     --     16                                      --

16-Bit Timer
channels

8-Bit PWM
channels

10-Bit ADC
channels

                          MC9S12G Family Reference Manual, Rev.1.01

28                                                                           Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                             Device Overview MC9S12G-Family

                                     Table 1-1. MC9S12G-Family Overview1

     Feature S12GN16 S12GN32 S12GN48 S12G48 S12G64 S12G96 S12G128 S12G192 S12GA192 S12G240 S12GA240

12-Bit ADC       --           --     --                   --   --   --              --  --       16   --                           16
channels

Temperature      --           --     --                   --   --   --              --  --       YES  --                           YES
Sensor

RVA              --           --     --                   --   --   --              --  --       YES  --                           YES

8-Bit DAC        --           --     --                   --   --   --              --  --       2    --                           2

ACMP (analog     1                1  1                    1    1    --              --  --       --   --                           --
comparator)

PLL              Yes          Yes    Yes                  Yes  Yes  Yes  Yes            Yes      Yes  Yes                          Yes

External osc     Yes          Yes    Yes                  Yes  Yes  Yes  Yes            Yes      Yes  Yes                          Yes

Internal 1 MHz   Yes          Yes    Yes                  Yes  Yes  Yes  Yes            Yes      Yes  Yes                          Yes
RC oscillator

20-pin TSSOP     Yes          Yes    --                   --   --   --              --  --       --   --                           --

32-pin LQFP      Yes          Yes    Yes                  Yes  Yes  --              --  --       --   --                           --

48-pin LQFP      Yes          Yes    Yes                  Yes  Yes  Yes  Yes            Yes      Yes  Yes                          Yes

48-pin QFN       Yes          Yes    --                   --   --   --              --  --       --   --                           --

64-pin LQFP      --           --     Yes                  Yes  Yes  Yes  Yes            Yes      Yes  Yes                          Yes

100-pin LQFP     --           --     --                   --   --   Yes  Yes            Yes      Yes  Yes                          Yes

Supply voltage                                                      3.13 V 5.5 V

Execution speed                                                     Static 25 MHz

1 Not all peripherals are available in all package types

     Table 1-2shows the maximum number of peripherals or peripheral channels per package type. Not all
     peripherals are available at the same time. The maximum number of peripherals is also limited by the
     device chosen as per Table 1-1.

                                         Table 1-2. Maximum Peripheral Availability per Package

                 Peripheral          20 TSSOP             32 LQFP   48 LQFP,            64 LQFP       100 LQFP
                                                                    48 QNFN
              MSCAN                       --                  Yes                           Yes           Yes
              SCI0                       Yes                  Yes       Yes                 Yes           Yes
              SCI1                        --                  Yes       Yes                 Yes           Yes
              SCI2                        --                   --       Yes                 Yes           Yes
              SPI0                       Yes                  Yes       Yes                 Yes           Yes
              SPI1                        --                   --       Yes                 Yes           Yes
              SPI2                        --                   --       Yes                 Yes           Yes
              Timer Channels         4=0...3              6=0...5        --             8=0...7       8=0...7
              8-Bit PWM Channels     4=0...3              6=0...5   8=0...7             8=0...7       8=0...7
                                                                    8=0...7

                                     MC9S12G Family Reference Manual, Rev.1.01

     Freescale Semiconductor                                                                                                       29

           This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                       Table 1-2. Maximum Peripheral Availability per Package

           Peripheral           20 TSSOP  32 LQFP    48 LQFP,       64 LQFP       100 LQFP
                                                    48 QNFN
    ADC channels                6=0...5   8=0...7                 16 = 0 ... 15  16 = 0 ... 15
    DAC0                             --        --  12 = 0 ... 11       Yes            Yes
    DAC1                             --        --       Yes            Yes            Yes
    ACMP                            Yes       Yes       Yes            Yes             --
    Total GPIO                       14       26        Yes             54             86
                                                         40

1.2.2 Chip-Level Features

On-chip modules available within the family include the following features:
    S12 CPU core
    Up to 240 Kbyte on-chip flash with ECC
    Up to 4 Kbyte EEPROM with ECC
    Up to 11 Kbyte on-chip SRAM
    Phase locked loop (IPLL) frequency multiplier with internal filter
    416 MHz amplitude controlled Pierce oscillator
    1 MHz internal RC oscillator
    Timer module (TIM) supporting up to eight channels that provide a range of 16-bit input capture,
         output compare, counter, and pulse accumulator functions
    Pulse width modulation (PWM) module with up to eight x 8-bit channels
    Up to 16-channel, 10 or 12-bit resolution successive approximation analog-to-digital converter
         (ADC)
    Up to two 8-bit digital-to-analog converters (DAC)
    Up to one 5V analog comparator (ACMP)
    Up to three serial peripheral interface (SPI) modules
    Up to three serial communication interface (SCI) modules supporting LIN communications
    Up to one multi-scalable controller area network (MSCAN) module (supporting CAN protocol
         2.0A/B)
    On-chip voltage regulator (VREG) for regulation of input supply and all internal voltages
    Autonomous periodic interrupt (API)
    Precision fixed voltage reference for ADC conversions
    Optional reference voltage attenuator module to increase ADC accuracy

1.3 Module Features

The following sections provide more details of the modules implemented on the MC9S12G-Family family.

                                MC9S12G Family Reference Manual, Rev.1.01

30                                                                               Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                                                                             Device Overview MC9S12G-Family

1.3.1 S12 16-Bit Central Processor Unit (CPU)

S12 CPU is a high-speed 16-bit processing unit:
    Full 16-bit data paths supports efficient arithmetic operation and high-speed math execution
    Includes many single-byte instructions. This allows much more efficient use of ROM space.
    Extensive set of indexed addressing capabilities, including:
         -- Using the stack pointer as an indexing register in all indexed operations
         -- Using the program counter as an indexing register in all but auto increment/decrement mode
         -- Accumulator offsets using A, B, or D accumulators
         -- Automatic index predecrement, preincrement, postdecrement, and postincrement (by 8 to +8)

1.3.2 On-Chip Flash with ECC

On-chip flash memory on the MC9S12G-Family family features the following:
    Up to 240 Kbyte of program flash memory
         -- 32 data bits plus 7 syndrome ECC (error correction code) bits allow single bit error correction
             and double fault detection
         -- Erase sector size 512 bytes
         -- Automated program and erase algorithm
         -- User margin level setting for reads
         -- Protection scheme to prevent accidental program or erase
    Up to 4 Kbyte EEPROM
         -- 16 data bits plus 6 syndrome ECC (error correction code) bits allow single bit error correction
             and double fault detection
         -- Erase sector size 4 bytes
         -- Automated program and erase algorithm
         -- User margin level setting for reads

1.3.3 On-Chip SRAM

    Up to 11 Kbytes of general-purpose RAM

1.3.4 Port Integration Module (PIM)

    Data registers and data direction registers for ports A, B, C, D, E, T, S, M, P, J and AD when used
         as general-purpose I/O

    Control registers to enable/disable pull devices and select pullups/pulldowns on ports T, S, M, P, J
         and AD on per-pin basis

    Single control register to enable/disable pull devices on ports A, B, C, D and E, on per-port basis
         and on BKGD pin

    Control registers to enable/disable open-drain (wired-or) mode on ports S and M

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 31

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

    Interrupt flag register for pin interrupts on ports P, J and AD
    Control register to configure IRQ pin operation
    Routing register to support programmable signal redirection in 20 TSSOP only
    Routing register to support programmable signal redirection in 100 LQFP package only
    Package code register preset by factory related to package in use, writable once after reset. Also

         includes bit to reprogram routing of API_EXTCLK in all packages.
    Control register for free-running clock outputs
   

1.3.5 Main External Oscillator (XOSCLCP)

    Loop control Pierce oscillator using a 4 MHz to 16 MHz crystal
         -- Current gain control on amplitude output
         -- Signal with low harmonic distortion
         -- Low power
         -- Good noise immunity
         -- Eliminates need for external current limiting resistor
         -- Transconductance sized for optimum start-up margin for typical crystals
         -- Oscillator pins can be shared w/ GPIO functionality

1.3.6 Internal RC Oscillator (IRC)

    Trimmable internal reference clock.
         -- Frequency: 1 MHz
         -- Trimmed accuracy over 40C to +125C ambient temperature range:
             1.0% for temperature option C and V (see Table A-4)
             1.3% for temperature option M (see Table A-4)

1.3.7 Internal Phase-Locked Loop (IPLL)

    Phase-locked-loop clock frequency multiplier
         -- No external components required
         -- Reference divider and multiplier allow large variety of clock rates
         -- Automatic bandwidth control mode for low-jitter operation
         -- Automatic frequency lock detector
         -- Configurable option to spread spectrum for reduced EMC radiation (frequency modulation)
         -- Reference clock sources:
             External 416 MHz resonator/crystal (XOSCLCP)
             Internal 1 MHz RC oscillator (IRC)

    MC9S12G Family Reference Manual, Rev.1.01

32                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                                                                             Device Overview MC9S12G-Family

1.3.8 System Integrity Support

    Power-on reset (POR)
    System reset generation
    Illegal address detection with reset
    Low-voltage detection with interrupt or reset
    Real time interrupt (RTI)
    Computer operating properly (COP) watchdog

         -- Configurable as window COP for enhanced failure detection
         -- Initialized out of reset using option bits located in flash memory
    Clock monitor supervising the correct function of the oscillator

1.3.9 Timer (TIM)

    Up to eight x 16-bit channels for input capture or output compare
    16-bit free-running counter with 7-bit precision prescaler
    In case of eight channel timer Version an additional 16-bit pulse accumulator is available

1.3.10 Pulse Width Modulation Module (PWM)

    Up to eight channel x 8-bit or up to four channel x 16-bit pulse width modulator
         -- Programmable period and duty cycle per channel
         -- Center-aligned or left-aligned outputs
         -- Programmable clock select logic with a wide range of frequencies

1.3.11 Controller Area Network Module (MSCAN)

    1 Mbit per second, CAN 2.0 A, B software compatible
         -- Standard and extended data frames
         -- 08 bytes data length
         -- Programmable bit rate up to 1 Mbps

    Five receive buffers with FIFO storage scheme
    Three transmit buffers with internal prioritization
    Flexible identifier acceptance filter programmable as:

         -- 2 x 32-bit
         -- 4 x 16-bit
         -- 8 x 8-bit
    Wakeup with integrated low pass filter option
    Loop back for self test
    Listen-only mode to monitor CAN bus

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 33

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

    Bus-off recovery by software intervention or automatically
    16-bit time stamp of transmitted/received messages

1.3.12 Serial Communication Interface Module (SCI)

    Up to three SCI modules
    Full-duplex or single-wire operation
    Standard mark/space non-return-to-zero (NRZ) format
    Selectable IrDA 1.4 return-to-zero-inverted (RZI) format with programmable pulse widths
    13-bit baud rate selection
    Programmable character length
    Programmable polarity for transmitter and receiver
    Active edge receive wakeup
    Break detect and transmit collision detect supporting LIN 1.3, 2.0, 2.1 and SAE J2602

1.3.13 Serial Peripheral Interface Module (SPI)

    Up to three SPI modules
    Configurable 8- or 16-bit data size
    Full-duplex or single-wire bidirectional
    Double-buffered transmit and receive
    Master or slave mode
    MSB-first or LSB-first shifting
    Serial clock phase and polarity options

1.3.14 Analog-to-Digital Converter Module (ADC)

Up to 16-channel, 10-bit/12-bit1 analog-to-digital converter
         -- 3 us conversion time
         -- 8-/101-bit resolution
         -- Left or right justified result data
         -- Wakeup from low power modes on analog comparison > or <= match
         -- Continuous conversion mode
         -- External triggers to initiate conversions via GPIO or peripheral outputs such as PWM or TIM
         -- Multiple channel scans
         -- Precision fixed voltage reference for ADC conversions
         --

    Pins can also be used as digital I/O including wakeup capability

1. 12-bit resolution only available on S12GA192 and S12GA240 devices.

    MC9S12G Family Reference Manual, Rev.1.01

34                                                                     Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                     Device Overview MC9S12G-Family

1.3.15 Reference Voltage Attenuator (RVA)

    Attenuation of ADC reference voltage with low long-term drift

1.3.16 Digital-to-Analog Converter Module (DAC)

    1 digital-analog converter channel (per module) with:
         -- 8 bit resolution
         -- full and reduced output voltage range
         -- buffered or unbuffered analog output voltage usable

    operational amplifier stand alone usable

1.3.17 Analog Comparator (ACMP)

    Low offset, low long-term offset drift
    Selectable interrupt on rising, falling, or rising and falling edges of comparator output
    Option to output comparator signal on an external pin
    Option to trigger timer input capture events

1.3.18 On-Chip Voltage Regulator (VREG)

    Linear voltage regulator with bandgap reference
    Low-voltage detect (LVD) with low-voltage interrupt (LVI)
    Power-on reset (POR) circuit
    Low-voltage reset (LVR)

1.3.19 Background Debug (BDM)

    Non-intrusive memory access commands
    Supports in-circuit programming of on-chip nonvolatile memory

1.3.20 Debugger (DBG)

    Trace buffer with depth of 64 entries
    Three comparators (A, B and C)

         -- Access address comparisons with optional data comparisons
         -- Program counter comparisons
         -- Exact address or address range comparisons
    Two types of comparator matches
         -- Tagged This matches just before a specific instruction begins execution
         -- Force This is valid on the first instruction boundary after a match occurs
    Four trace modes

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 35

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

    Four stage state sequencer

1.4 Key Performance Parameters

The key performance parameters of S12G devices feature:
    Continuous Operating voltage of 3.15 V to 5.5 V
    Operating temperature (TA) of 40C to 125C
    Junction temperature (TJ) of up to 150C
    Bus frequency (fBus) of dc to 25 MHz
    Packaging:
         -- 100-pin LQFP, 0.5 mm pitch, 14 mm x 14 mm outline
         -- 64-pin LQFP, 0.5 mm pitch, 10 mm x 10 mm outline
         -- 48-pin LQFP, 0.5 mm pitch, 7 mm x 7 mm outline
         -- 48-pin QFN, 0.5 mm pitch, 7 mm x 7 mm outline
         -- 32-pin LQFP, 0.8 mm pitch, 7 mm x 7 mm outline
         -- 20 TSSOP, 0.65 mm pitch, 4.4 mm x 6.5 mm outline

1.5 Block Diagram

Figure 1-1 shows a block diagram of the MC9S12G-Family.

    MC9S12G Family Reference Manual, Rev.1.01

36                                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                                 Device Overview MC9S12G-Family

                          16K ... 240K bytes Flash with ECC              ACMP            ADC                  RVA                    VDDA
                                   1K ... 11K bytes RAM                                  12-bit 16 ch. or                            VSSA
                                                                         Analog          10-bit 8...16 ch.    PTAD                   VRH
                         0.5K ... 4K bytes EEPROM with ECC               Comparator      Analog-Digital         (WU Int)
                                                                                         Converter                                   PAD[15:0]
                                     Voltage Regulator                   DAC0
                                     Input: 3.13V 5.5V                                            AN[15:0]                         PT0
                                                                         Digital-Analog                                              PT1
                                                                         Converter                                                   PT2
                                                                                                                                     PT3
           VDDR                                                          TIM                     IOC0         PTT                    PT4
             VSS                                                                                 IOC1                                PT5
                                                                         16-bit 6 ... 8 channel  IOC2                                PT6
            BKGD                                                         Timer                   IOC3                                PT7
    PE0                                                                                          IOC4
    PE1                        CPU12-V1                                                          IOC5                                PP0
                                                                                                 IOC6                                PP1
          RESET          Single-wire Background     Debug Module                                 IOC7                                PP2
            TEST               Debug Module         3 comparators                                                                    PP3
                                                                                                                                     PP4
PA[7:0]                                          64 Byte Trace Buffer    PWM                     PWM0                                PP5
                                                                                                 PWM1                                PP6
PB[7:0]         PTE      EXTAL                        Clock Monitor      8-bit 6 ... 8 channel   PWM2         PTM PTP (Wake-up Int)  PP7
                            Low Power Pierce        COP Watchdog         Pulse Width Modulator   PWM3
PC[7:0]                                           Real Time Interrupt                            PWM4                                PM0
                         XTAL Oscillator          Auton. Periodic Int.                           PWM5                                PM1
PD[7:0]                                          Internal RC Oscillator                          PWM6                                PM2
                           PLL with Frequency                                                                                        PM3
                             Modulation option      Interrupt Module                             PWM7
                                                                                                                                     PS0
                             Reset Generation                            CAN                     RXCAN                               PS1
                               and Test Entry                                                                                        PS2
                                                                                                                                     PS3
                                                                         msCAN 2.0B              TXCAN                               PS4
                                                                                                                                     PS5
                                                                         SCI2                    RXD                                 PS6
                                                                                                                                     PS7
                PTA                                                      Asynchronous Serial IF TXD
                                                                                                                                     PJ0
                PTB            3-5V IO Supply                            SCI0                     RXD                                PJ1
                                                                         Asynchronous Serial IF   TXD                                PJ2
                               VDDX1/VSSX1                               SCI1                     RXD                                PJ3
                               VDDX2/VSSX2                               Asynchronous Serial IF   TXD                                PJ4
                               VDDX3/VSSX3                               SPI0                    MISO                                PJ5
                                                                                                 MOSI                                PJ6
                                                                         Synchronous Serial IF    SCK         PTS                    PJ7

                         DACU  DAC1                                                                 SS

                PTC      AMPM Digital-Analog
                         AMP                                                                     MISO
                               Converter                                 SPI1                    MOSI         PTJ (Wake-up Int)
                         AMPP                                                                     SCK
                                                                         Synchronous Serial IF
                PTD                                                      SPI2                       SS
                                                                                                 MISO
                                                                         Synchronous Serial IF   MOSI
                                                                                                  SCK

                                                                                                    SS

                                            Block Diagram shows the maximum configuration!
                              Not all pins or all peripherals are available on all devices and packages.

                                                       Rerouting options are not shown.

                                     Figure 1-1. MC9S12G-Family Block Diagram

1.6 Family Memory Map

Table 1-3 shows the MC9S12G-Family register memory map.

                                                Table 1-3. Device Register Memory Map

                     Address                                             Module                                 Size
                                                                                                              (Bytes)
0x00000x0009 PIM (Port Integration Module)
                                                                                                                 10

                               MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                                         37

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

    Address                     Module                                              Size
                                                                                  (Bytes)
    0x000A0x000B               MMC (Memory Map Control)
    0x000C0x000D               PIM (Port Integration Module)                         2
    0x000E0x000F               Reserved                                              2
    0x00100x0017               MMC (Memory Map Control)                              2
    0x00180x0019               Reserved                                              8
    0x001A0x001B               Device ID register                                    2
    0x001C0x001F               PIM (Port Integration Module)                         2
    0x00200x002F               DBG (Debug Module)                                    4
    0x00300x0033               Reserved                                             16
    0x00340x003F               CPMU (Clock and Power Management)                     4
    0x00400x006F               TIM (Timer Module <= 8 channels)                     12
    0x00700x009F               ADC (Analog to Digital Converter <= 16 channels)     48
    0x00A00x00C7               PWM (Pulse-Width Modulator <= 8 channels)            48
    0x00C80x00CF               SCI0 (Serial Communication Interface)                40
    0x00D00x00D7               SCI1 (Serial Communication Interface)1                8
    0x00D80x00DF               SPI0 (Serial Peripheral Interface)                    8
    0x00E00x00E7               Reserved                                              8
    0x00E80x00EF               SCI2 (Serial Communication Interface)2                8
    0x00F00x00F7               SPI1 (Serial Peripheral Interface)3                   8
    0x00F80x00FF               SPI2 (Serial Peripheral Interface)4                   8
    0x01000x0113               FTMRG control registers                               8
    0x01140x011F               Reserved                                             20
                                INT (Interrupt Module)                               12
          0x0120                Reserved                                              1
    0x01210x013F               CAN5                                                 31
    0x01400x017F               Reserved                                             64
    0x01800x023F               PIM (Port Integration Module)                       192
    0x02400x025F               ACMP (Analog Comparator)6                            32
    0x02600x0261               PIM (Port Integration Module)                         2
    0x02620x0275               RVA (Reference Voltage Attenuator)7                  20
                                PIM (Port Integration Module)                         1
          0x0276                Reserved                                              9
    0x02770x027F               CPMU (Clock and Power Management)                   112
    0x02800x02EF               Reserved                                             16
    0x02F00x02FF               DAC0 (Digital to Analog Converter)8                 192
    0x03000x03BF                                                                     8
    0x03C00x03C7

                                MC9S12G Family Reference Manual, Rev.1.01

38                                                                                Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                    Device Overview MC9S12G-Family

              Address                      Module                             Size
                                                                            (Bytes)

              0x03C80x03CF DAC1 (Digital to Analog Converter)8             8

              0x03D00x03FF Reserved                                        48

1 The SCI1 is not available on the S12GN8, S12GN16, S12GN32, and S12GN32 devices
2 The SCI2 is not available on the S12GN8, S12GN16, S12GN32, , S12GN32, S12G48,

   and S12G64 devices
3 The SPI1 is not available on the S12GN8, S12GN16, S12GN24, and S12GN32 devices
4 The SPI2 is not available on the S12GN8, S12GN16, S12GN32, , S12GN32, S12G48,

   and S12G64 devices
5 The CAN is not available on the S12GN8, S12GN16, S12GN24, S12GN32, and

   S12GN48 devices
6 The ACMP is only available on the S12GN8, S12GN16, S12GN24, S12GN32,

   S12GN48,S12GN48, S12G48, and S12G64 devices
7 The RVA is only available on the S12GA192 and S12GA240 devices
8 DAC0 and DAC1 are only available on the S12GA192 and S12GA240 devices

                                                           NOTE

                  Reserved register space shown in Table 1-3 is not allocated to any module.
                  This register space is reserved for future use. Writing to these locations has
                  no effect. Read access to these locations returns zero.

Figure 1-2 shows S12G CPU and BDM local address translation to the global memory map as a graphical
representation. In conjunction Table 1-4 shows the address ranges and mapping to 256K global memory
space for P-Flash, EEPROM and RAM. The whole 256K global memory space is visible through the
P-Flash window located in the 64k local memory map located at 0x8000 - 0xBFFF using the PPAGE
register.

                                         Table 1-4. MC9S12G-Family Memory Parameters

     Feature  S12GN16    S12GN32   S12G48  S12G64   S12G96       S12G128     S12G192 S12G240
                                  S12GN48                                   S12GA192 S12GA240
P-Flash size
PF_LOW          16KB       32KB     48KB     64KB     96KB        128KB      192KB    240KB
PF_LOW_UNP    0x3C000    0x38000  0x34000  0x30000  0x28000      0x20000    0x10000  0x04000
(unpaged)1    0xC000     0x8000   0x4000
PPAGES                                         --       --           --         --       --

EEPROM        0x0F       0x0E -   0x0D -   0x0C -   0x0A -          0x08 -  0x04 -   0x01 -
[Bytes]       512         0x0F     0x0F     0x0F     0x0F           0x0F    0x0F     0x0F
EEPROM_HI
                          1024     1536     2048     3072           4096    4096     4096

              0x05FF 0x07FF 0x09FF 0x0BFF           0x0FFF 0x13FF 0x13FF 0x13FF

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 39

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                                Table 1-4. MC9S12G-Family Memory Parameters

    Feature         S12GN16     S12GN32   S12G48  S12G64  S12G96  S12G128         S12G192 S12G240
                                         S12GN48                                 S12GA192 S12GA240

    RAM [Bytes]     1024        2048     4096     4096    8192             8192  11264  11264

    RAM_LOW         0x3C00 0x3800 0x3000 0x3000 0x2000 0x2000 0x1400 0x1400

    Unpaged Flash   --          --       --       0x0C00- 0x1000- 0x1400-        --     --

    space left2                                   0x2FFF 0x1FFF 0x1FFF

    Unpaged Flash2  --          --       --       9KB     4KB              3KB   --     --

    1 While for memory sizes <64K the whole 256k space could be addressed using the PPAGE, it is more efficient to use
       an unpaged memory model

    2 Page 0xC

                                MC9S12G Family Reference Manual, Rev.1.01

40                                                                               Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                         Device Overview MC9S12G-Family

0x0000  Local CPU and BDM                Global Memory Map                                                               0x0_0000
0x0400       Memory Map                                                                                                  0x0_0400
                                              Register Space
             Register Space
                                                EEPROM
               EEPROM

                         Flash Space     Unimplemented

                               Page 0xC

                         RAM             RAM

0x4000                                   NVMRES=0 NVMRES=1                                                               0x0_4000

                         Flash Space     Flash                            Internal
                                         Space                              NVM
                              Page 0xD
                                         Page 0x1                        Resources

0x8000                                                                                                                   0x0_8000

                Paging Window            Flash Space
0xC000
                                              Page 0x2

                                                                                                                         0x3_0000

                         Flash Space     Flash Space

                              Page 0xF        Page 0xC

0xFFFF                                                                                                                   0x3_4000

                                         Flash Space

                                              Page 0xD

                                                                                                                         0x3_8000

                                         Flash Space

                                              Page 0xE

                                                                                                                         0x3_C000

                                                                                  Flash Space                            0x3_FFFF

                                                                                                               Page 0xF

                              Figure 1-2. MC9S12G Global Memory Map

                              MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                            41

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

1.6.1 Part ID Assignments

The part ID is located in two 8-bit registers PARTIDH and PARTIDL (addresses 0x001A and 0x001B).
The read-only value is a unique part ID for each revision of the chip. Table 1-5 shows the assigned part ID
number and Mask Set number.

                                                  Table 1-5. Assigned Part ID Numbers

         Device                 Mask Set Number    Part ID
    MC9S12GA240
     MC9S12G240                         0N95B      0xF080
    MC9S12GA192                         0N95B      0xF080
     MC9S12G192                         0N95B      0xF080
     MC9S12G128                         0N95B      0xF080
                                        0N51A      0xF180
     MC9S12G96                          0N51A      0xF180
     MC9S12G64                         0N75C       0xF280
     MC9S12G48                         0N75C       0xF280
    MC9S12GN48                          0N75C      0xF280
                                        0N48A      0xF380
    MC9S12GN32                          1N48A      0xF381
                                        0N48A      0xF380
    MC9S12GN16                          1N48A      0xF381

1.7 Signal Description and Device Pinouts

This section describes signals that connect off-chip. It includes a pinout diagram, a table of signal
properties, and detailed discussion of signals. It is built from the signal description sections of the
individual IP blocks on the device.

1.7.1 Pin Assignment Overview

Table 1-6 provides a summary of which ports are available for each package option.

                                Table 1-6. Port Availability by Package Option

                Port            20 TSSOP  32 LQFP  48 LQFP                      64 LQFP  100 LQFP
                                                   48 QFN
    Port AD/ADC Channels              6        8                                    16        16
            Port A pins               0        0       12                            0         8
            Port B pins               0        0        0                            0         8
            Port C pins               0        0        0                            0         8
            Port D pins               0        0        0                            0         8
                                                        0

                                MC9S12G Family Reference Manual, Rev.1.01

42                                                                              Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                         Device Overview MC9S12G-Family

                         Table 1-6. Port Availability by Package Option

                Port       20 TSSOP  32 LQFP  48 LQFP                    64 LQFP  100 LQFP
                                              48 QFN
            Port E pins          2        2                                   2         2
               Port J            0        0        2                          8         8
               Port M            0        2        4                          4         4
               Port P            0        4        2                          8         8
               Port S            4        6        6                          8         8
               Port T            2        4        8                          8         8
                                14       26        6                         54        86
          Sum of Ports          1/1      1/1      40                         1/1      3/3
I/O Power Pairs VDDX/VSSX                         1/1

                                                           NOTE
                  To avoid current drawn from floating inputs, the input buffers of all
                  non-bonded pins are disabled.

1.7.2 Detailed Signal Descriptions

This section describes the signal properties. The relation between signals and package pins is described in
section 1.8 Device Pinouts.

1.7.2.1 RESET -- External Reset Signal
The RESET signal is an active low bidirectional control signal. It acts as an input to initialize the MCU to
a known start-up state, and an output when an internal MCU function causes a reset. The RESET pin has
an internal pull-up device.

1.7.2.2 TEST -- Test Pin
This input only pin is reserved for factory test. This pin has an internal pull-down device.

                                                           NOTE
                  The TEST pin must be tied to ground in all applications.

1.7.2.3 BKGD / MODC -- Background Debug and Mode Pin
The BKGD/MODC pin is used as a pseudo-open-drain pin for the background debug communication. It
is used as a MCU operating mode select pin during reset. The state of this pin is latched to the MODC bit
at the rising edge of RESET. The BKGD pin has an internal pull-up device.

                           MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 43

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

1.7.2.4 EXTAL, XTAL -- Oscillator Signal
EXTAL and XTAL are the crystal driver and external clock signals. On reset all the device clocks are
derived from the internal reference clock. XTAL is the oscillator output.

1.7.2.5 PAD[15:0] / KWAD[15:0] -- Port AD Input Pins of ADC
PAD[15:0] are general-purpose input or output signals. These signals can have a pull-up or pull-down
device selected and enabled on per signal basis. Out of reset the pull devices are disabled.

1.7.2.6 PA[7:0] -- Port A I/O Signals
PA[7:0] are general-purpose input or output signals. The signals can have pull-up devices, enabled by a
single control bit for this signal group. Out of reset the pull-up devices are disabled .

1.7.2.7 PB[7:0] -- Port B I/O Signals
PB[7:0] are general-purpose input or output signals. The signals can have pull-up devices, enabled by a
single control bit for this signal group. Out of reset the pull-up devices are disabled .

1.7.2.8 PC[7:0] -- Port C I/O Signals
PC[7:0] are general-purpose input or output signals. The signals can have pull-up devices, enabled by a
single control bit for this signal group. Out of reset the pull-up devices are disabled .

1.7.2.9 PD[7:0] -- Port D I/O Signals
PD[7:0] are general-purpose input or output signals. The signals can have pull-up device, enabled by a
single control bit for this signal group. Out of reset the pull-up devices are disabled.

1.7.2.10 PE[1:0] -- Port E I/O Signals
PE[1:0] are general-purpose input or output signals. The signals can have pull-down device, enabled by a
single control bit for this signal group. Out of reset the pull-down devices are enabled.

1.7.2.11 PJ[7:0] / KWJ[7:0] -- Port J I/O Signals
PJ[7:0] are general-purpose input or output signals. The signals can be configured on per signal basis as
interrupt inputs with wakeup capability (KWJ[7:0]). They can have a pull-up or pull-down device selected
and enabled on per signal basis. Out of reset the pull devices are enabled .

1.7.2.12 PM[3:0] -- Port M I/O Signals
PM[3:0] are general-purpose input or output signals. They can have a pull-up or pull-down device selected
and enabled on per signal basis. Out of reset the pull devices are disabled. The signals can be configured
on per pin basis to open-drain mode.

    MC9S12G Family Reference Manual, Rev.1.01

44                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                                                                             Device Overview MC9S12G-Family

1.7.2.13 PP[7:0] / KWP[7:0] -- Port P I/O Signals
PP[7:0] are general-purpose input or output signals. The signals can be configured on per signal basis as
interrupt inputs with wakeup capability (KWP[7:0]). They can have a pull-up or pull-down device selected
and enabled on per signal basis. Out of reset the pull devices are disabled .

1.7.2.14 PS[7:0] -- Port S I/O Signals
PS[7:0] are general-purpose input or output signals. They can have a pull-up or pull-down device selected
and enabled on per signal basis. Out of reset the pull-up devices are enabled. The signals can be configured
on per pin basis in open-drain mode.

1.7.2.15 PT[7:0] -- Port TI/O Signals
PT[7:0] are general-purpose input or output signals. They can have a pull-up or pull-down device selected
and enabled on per signal basis. Out of reset the pull devices are disabled .

1.7.2.16 AN[15:0] -- ADC Input Signals
AN[15:0] are the analog inputs of the Analog-to-Digital Converter.

1.7.2.17 ACMP Signals

1.7.2.17.1 ACMPP -- Non-Inverting Analog Comparator Input
ACMPP is the non-inverting input of the analog comparator.

1.7.2.17.2 ACMPM -- Inverting Analog Comparator Input
ACMPM is the inverting input of the analog comparator.

1.7.2.17.3 ACMPO -- Analog Comparator Output
ACMPO is the output of the analog comparator.

1.7.2.18 DAC Signals

1.7.2.18.1 DACU[1:0] Output Pins
These analog pins is used for the unbuffered analog output Voltages from the DAC0 and the DAC1 resistor
network output, when the according mode is selected.

1.7.2.18.2 AMP[1:0] Output Pins
These analog pins are used for the buffered analog outputs Voltage from the operational amplifier outputs,
when the according mode is selected.

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 45

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

1.7.2.18.3 AMPP[1:0] Input Pins
These analog input pins areused as input signals for the operational amplifiers positive input pins when the
according mode is selected.

1.7.2.18.4 AMPM[1:0] Input Pins
These analog input pins are used as input signals for the operational amplifiers negative input pin when the
according mode is selected.

1.7.2.19 SPI Signals

1.7.2.19.1 SS[2:0] Signals
Those signals are associated with the slave select SS functionality of the serial peripheral interfaces
SPI2-0.

1.7.2.19.2 SCK[2:0] Signals
Those signals are associated with the serial clock SCK functionality of the serial peripheral interfaces
SPI2-0.

1.7.2.19.3 MISO[2:0] Signals
Those signals are associated with the MISO functionality of the serial peripheral interfaces SPI2-0. They
act as master input during master mode or as slave output during slave mode.

1.7.2.19.4 MOSI[2:0] Signals
Those signals are associated with the MOSI functionality of the serial peripheral interfaces SPI2-0. They
act as master output during master mode or as slave input during slave mode.

1.7.2.20 SCI Signals

1.7.2.20.1 RXD[2:0] Signals
Those signals are associated with the receive functionality of the serial communication interfaces SCI2-0.

1.7.2.20.2 TXD[2:0] Signals
Those signals are associated with the transmit functionality of the serial communication interfaces SCI2-0.

1.7.2.21 CAN signals

1.7.2.21.1 RXCAN Signal
This signal is associated with the receive functionality of the scalable controller area network controller
(MSCAN).

    MC9S12G Family Reference Manual, Rev.1.01

46                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                                                                             Device Overview MC9S12G-Family

1.7.2.21.2 TXCAN Signal
This signal is associated with the transmit functionality of the scalable controller area network controller
(MSCAN).

1.7.2.22 PWM[7:0] Signals
The signals PWM[7:0] are associated with the PWM module outputs.

1.7.2.23 Internal Clock outputs

1.7.2.23.1 ECLK
This signal is associated with the output of the divided bus clock (ECLK).

                                                           NOTE
                  This feature is only intended for debug purposes at room temperature.
                  It must not be used for clocking external devices in an application.

1.7.2.23.2 ECLKX2
This signal is associated with the output of twice the bus clock (ECLKX2).

                                                           NOTE
                  This feature is only intended for debug purposes at room temperature.
                  It must not be used for clocking external devices in an application.

1.7.2.23.3 API_EXTCLK
This signal is associated with the output of the API clock (API_EXTCLK).

1.7.2.24 IOC[7:0] Signals
The signals IOC[7:0] are associated with the input capture or output compare functionality of the timer
(TIM) module.

1.7.2.25 IRQ
This signal is associated with the maskable IRQ interrupt.

1.7.2.26 XIRQ
This signal is associated with the non-maskable XIRQ interrupt.

1.7.2.27 ETRIG[3:0]
These signals are inputs to the Analog-to-Digital Converter. Their purpose is to trigger ADC conversions.

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 47

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

1.7.3 Power Supply Pins

MC9S12G power and ground pins are described below. Because fast signal transitions place high,
short-duration current demands on the power supply, use bypass capacitors with high-frequency
characteristics and place them as close to the MCU as possible.

                                                           NOTE
                  All ground pins must be connected together in the application.

1.7.3.1 VDDX[3:1]/VDDX, VSSX[3:1]/VSSX-- Power and Ground Pins for I/O Drivers

External power and ground for I/O drivers. Bypass requirements depend on how heavily the MCU pins are
loaded. All VDDX pins are connected together internally. All VSSX pins are connected together
internally.

                                                           NOTE
                  Not all VDDX[3:1]/VDDX and VSSX[3:1]VSSX pins are available on all
                  packages. Refer to section 1.8 Device Pinouts for further details.

1.7.3.2 VDDR -- Power Pin for Internal Voltage Regulator

Power supply input to the internal voltage regulator.
                                                           NOTE

                  On some packages VDDR is bonded to VDDX and the pin is named
                  VDDXR. Refer to section 1.8 Device Pinouts for further details.

1.7.3.3 VSS -- Core Ground Pin

The voltage supply of nominally 1.8V is derived from the internal voltage regulator. The return current
path is through the VSS pin.

1.7.3.4 VDDA, VSSA -- Power Supply Pins for DAC,ACMP, RVA, ADC and
               Voltage Regulator

These are the power supply and ground input pins for the digital-to-analog converter, the analog
comparator, the reference voltage attenuator, the analog-to-digital converter and the voltage regulator.

                                                           NOTE
                  On some packages VDDA is connected with VDDXR and the common pin
                  is named VDDXRA.
                  Also the VSSA is connected to VSSX and the common pin is named
                  VSSXA. See section Section 1.8, "Device Pinouts" for further details.

1.7.3.5 VRH -- Reference Voltage Input Pin

VRH is the reference voltage input pin for the digital-to-analog converter and the analog-to-digital
converter. Refer to Section 1.18, "ADC VRH/VRL Signal Connection" for further details.

    MC9S12G Family Reference Manual, Rev.1.01

48                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                                                             Device Overview MC9S12G-Family

           On some packages VRH is tied to VDDA or VDDXRA. Refer to section 1.8
           Device Pinouts for further details.

1.7.3.6 Power and Ground Connection Summary

                          Table 1-7. Power and Ground Connection Summary

Mnemonic Nominal Voltage  Description

  VDDR     3.15V 5.0 V  External power supply for internal voltage regulator.
   VSS            0V      Return ground for the logic supply generated by the internal regulator
VDDX[3:1]                 External power supply for I/O drivers. The 100-pin package features 3 I/O supply pins.
VSSX[3:1]  3.15V 5.0 V  Return ground for I/O drivers. The100-pin package provides 3 ground pins
  VDDX            0V      External power supply for I/O drivers, All packages except 100-pin feature 1 I/O supply.
  VSSX                    Return ground for I/O drivers. All packages except 100-pin provide 1 I/O ground pin.
  VDDA     3.15V 5.0 V  External power supply for the analog-to-digital converter and for the reference circuit of the
                  0V      internal voltage regulator.
  VSSA                    Return ground for VDDA analog supply
VDDXR     3.15V 5.0 V  External power supply for I/O drivers and internal voltage regulator. For the 48-pin package
                          the VDDX and VDDR supplies are combined on one pin.
VDDXRA            0V      External power supply for I/O drivers, internal voltage regulator and analog-to-digital
           3.15V 5.0 V  converter. For the 20- and 32-pin package the VDDX, VDDR and VDDA supplies are
VSSXA                    combined on one pin.
   VRH     3.15V 5.0 V  Return ground for I/O driver and VDDA analog supply
                          Reference voltage for the analog-to-digital converter.
                  0V
           3.15V 5.0 V

                          MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 49

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
         Device Overview MC9S12G-Family

         1.8 Device Pinouts
         1.8.1 S12GN16 and S12GN32

         1.8.1.1 Pinout 20-Pin TSSOP

                            SCK0/IOC3/PS6            1                      20 PS5/IOC2/MOSI0
                                                                            19 PS4/ETRIG2/PWM2/RXD0/MISO0
         SS0/TXD0/PWM3/ECLK/API_EXTCLK/ETRIG3/PS7    2           S12GN16    18 PAD5/KWAD5/ETRIG3/PWM3/IOC3/TXD0/AN5/ACM
                                                                 S12GN32    17 PAD4/KWAD4/ETRIG2/PWM2/IOC2/RXD0/AN4/ACM
                                       RESET         3                      16 PAD3/KWAD3/AN3/ACMPO
                                                              20-Pin TSSOP  15 PAD2/KWAD2/AN2
                                VRH/VDDXRA           4                      14 PAD1/KWAD1/AN1
                                                                            13 PAD0/KWAD0/AN0
                                       VSSXA         5                      12 PT0/IOC0/XIRQ
                                                                            11 PT1/IOC1/IRQ
                    EXTAL/RXD0/PWM0/IOC2/ETRIG0/PE0  6

                                       VSS           7

                    XTAL/TXD0/PWM1/IOC3/ETRIG1/PE1   8

                                       TEST          9

                                       BKGD 10

                            Figure 1-3. 20-Pin TSSOP Pinout for S12GN16 and S12GN32

                            Table 1-8. 20-Pin TSSOP Pinout for S12GN16 and S12GN32

                                                Function                          Power   Internal Pull
                            <----lowest-----PRIORITY-----highest---->             Supply    Resistor

Package      Pin     2nd     3rd        4th              5th  6th      7th   8th          CTRL                                       Reset
   Pin              Func.   Func.      Func             Func                Func                                                     State
                                                              Func Func
                                         --                                   --
1            PS6    IOC3    SCK0       ECLK             --    --       --     --  VDDX    PERS/PPSS                                  Up
                                                                              --  VDDX
2            PS7    ETRIG3 API_EXTCLK    --          PWM3 TXD0 SS0            --  VDDX    PERS/PPSS                                  Up
                                         --                                   --
3            RESET  --      --           --             --    --       --     --    --        PULLUP
                                       IOC2                                   --    --
4        VDDXRA VRH         --           --             --    --       --     --  VDDX    --                                         --
                                       IOC3                                   --    --
5            VSSXA  --      --           --             --    --       --     --          --                                         --
                                         --                                   --  N.A.
6            PE01   ETRIG0  PWM0         --             RXD0 EXTAL --         --  VDDX    PUCR/PDPEE                                 Down
                                         --                                   --  VDDX
7            VSS    --      --           --             --    --       --     --  VDDX    --                                         --
                                         --                                   --  VDDA
8            PE11   ETRIG1  PWM1         --             TXD0 XTAL --              VDDA    PUCR/PDPEE                                 Down
                                                                                  VDDA
9            TEST   --      --                          --    --       --                 RESET pin                                  Down

10           BKGD MODC      --                          --    --       --                 Always on                                  Up

11           PT1    IOC1    IRQ                         --    --       --                 PERT/PPST                                  Disabled

12           PT0    IOC0    XIRQ                        --    --       --                 PERT/PPST                                  Disabled

13           PAD0 KWAD0     AN0                         --    --       --                 PER1AD/PPS1AD Disabled

14           PAD1 KWAD1     AN1                         --    --       --                 PER1AD/PPS1AD Disabled

15           PAD2 KWAD2     AN2                         --    --       --                 PER1AD/PPS1AD Disabled

                                       MC9S12G Family Reference Manual, Rev.1.01

         50                                                                          Freescale Semiconductor

             This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                        Device Overview MC9S12G-Family

                                  Table 1-8. 20-Pin TSSOP Pinout for S12GN16 and S12GN32

                                                      Function                          Power                            Internal Pull
                                  <----lowest-----PRIORITY-----highest---->             Supply                             Resistor

Package  Pin    2nd                3rd    4th    5th  6th                    7th   8th                                   CTRL           Reset
   Pin         Func.              Func.  Func   Func                              Func                                                  State
                                                      Func Func

16       PAD3 KWAD3               AN3    ACMPO  --    --                     --   --    VDDA PER1AD/PPS1AD                              Disabled
                                                                                                                                        Disabled
17       PAD4  KWAD4 ETRIG2              PWM2 IOC2 RXD0 AN4 ACMPP VDDA PER1AD/PPS1AD                                                    Disabled

18       PAD5  KWAD5 ETRIG3              PWM3 IOC3 TXD0 AN5 ACMPM VDDA PER1AD/PPS1AD                                                       Up
                                                                                                                                           Up
19       PS4   ETRIG2             PWM2   RXD0 MISO0 --                       --   --    VDDX                             PERS/PPSS

20       PS5   IOC2               MOSI0  --     --    --                     --   --    VDDX                             PERS/PPSS

1 The regular I/O characteristics (see Section A.2, "I/O Characteristics") apply if the EXTAL/XTAL function is disabled

                                         MC9S12G Family Reference Manual, Rev.1.01

         Freescale Semiconductor                                                                                                    51

         This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

1.8.1.2 Pinout 32-Pin LQFP

                                          32 PM1/TXD1/TXCAN
                                             31 PM0/RXD1/RXCAN
                                                30 PS7/API_EXTCLK/ECLK/PWM5/SS0
                                                    29 PS6/IOC5/SCK0
                                                       28 PS5/IOC4/MOSI0
                                                           27 PS4/PWM4/MISO0
                                                              26 PS1/TXD0
                                                                 25 PS0/RXD0

                              RESET    1                                                                                                                                                                                  24  PAD7/KWAD7/AN7/ACMPM
                     VRH/VDDXRA                                                                                                                                                                                               PAD6/KWAD6/AN6/ACMPP
                                       2 S12GN16 23                                                                                                                                                                           PAD5/KWAD5/AN5/ACMPO
                              VSSXA                                                                                                                                                                                           PAD4/KWAD4/AN4
                         EXTAL/PE0     3 s12GN32 22                                                                                                                                                                           PAD3/KWAD3/AN3
                                       4                                                                                                                                                                                  21  PAD2/KWAD2/AN2
                                  VSS                                                                                                                                                                                         PAD1/KWAD1/AN1
                           XTAL/PE1    5                                                                                                                                                                                  20  PAD0/KWAD0/AN0
                                       6 32-Pin LQFP 19
                                 TEST
                                BKGD   7                                                                                                                                                                                  18

                                       8                                                                                                                                                                                  17

                                          9                                PWM1/ECLKX2/ETRIG1/KWP1/PP1 10  PWM2/ETRIG2/KWP2/PP2 11  PWM3/ETRIG3/KWP3/PP3 12  IOC3/PT3 13  IOC2/PT2 14  IRQ/IOC1/PT1 15  XIRQ/IOC0/PT0 16

                                          PWM0/API_EXTCLK/ETRIG0/KWP0/PP0

                     Figure 1-4. 32-Pin LQFP OPinout for S12GN16 and S12GN32

                     Table 1-9. 32-Pin LQFP OPinout for S12GN16 and S12GN32

                                         Function                                                                                                                                                                                   Power           Internal Pull
                     <----lowest-----PRIORITY-----highest---->                                                                                                                                                                      Supply            Resistor

Package Pin  Pin      2nd               3rd                                                                                                                   4th                                                              5th          CTRL                   Reset
                     Func.             Func.                                                                                                                 Func                                                             Func                                 State

    1        RESET     --                --                                                                                                                    --                                                             --    VDDX                PULLUP
                     VRH                 --                                                                                                                    --
    2        VDDXRA                      --                                                                                                                    --                                                             --    --              --             --
                       --
    3        VSSXA                                                                                                                                                                                                            --    --              --             --

                     MC9S12G Family Reference Manual, Rev.1.01

52                                                                                                                                                                                                                                          Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                  Device Overview MC9S12G-Family

                         Table 1-9. 32-Pin LQFP OPinout for S12GN16 and S12GN32

                                             Function                     Power   Internal Pull
                         <----lowest-----PRIORITY-----highest---->        Supply    Resistor

Package Pin  Pin          2nd    3rd       4th                       5th          CTRL           Reset
                         Func.  Func.     Func                      Func                         State
        4
        5    PE01        EXTAL  --        --                        --    --      PUCR/PDPEE     Down
        6
        7    VSS         --     --        --                        --    --      --             --
        8
        9    PE11        XTAL   --        --                        --    --      PUCR/PDPEE     Down
       10
       11    TEST        --     --        --                        --    N.A.    RESET pin      Down
       12
       13    BKGD        MODC   --        --                        --    VDDX    PUCR/BKPUE     Up
       14     PP0                                                         VDDX
       15     PP1        KWP0   ETRIG0 API_EXTCLK PWM0                    VDDX    PERP/PPSP      Disabled
       16     PP2                                                         VDDX
       17     PP3        KWP1   ETRIG1 ECLKX2 PWM1                        VDDX    PERP/PPSP      Disabled
       18     PT3                                                         VDDX
       19     PT2        KWP2   ETRIG2 PWM2                         --    VDDX    PERP/PPSP      Disabled
       20     PT1                                                         VDDX
       21     PT0        KWP3   ETRIG3 PWM3                         --    VDDX    PERP/PPSP      Disabled
       22    PAD0                                                         VDDA
       23    PAD1        IOC3   --        --                        --    VDDA    PERT/PPST      Disabled
       24    PAD2                                                         VDDA
       25    PAD3        IOC2   --        --                        --    VDDA    PERT/PPST      Disabled
       26    PAD4                                                         VDDA
       27    PAD5        IOC1   IRQ       --                        --    VDDA    PERT/PPST      Disabled
       28    PAD6                                                         VDDA
       29    PAD7        IOC0   XIRQ      --                        --    VDDA    PERT/PPST      Disabled
       30     PS0                                                         VDDX
       31     PS1        KWAD0  AN0       --                        --    VDDX    PER1AD/PPS1AD Disabled
       32     PS4                                                         VDDX
              PS5        KWAD1  AN1       --                        --    VDDX    PER1AD/PPS1AD Disabled
              PS6                                                         VDDX
              PS7        KWAD2  AN2       --                        --    VDDX    PER1AD/PPS1AD Disabled
              PM0                                                         VDDX
              PM1        KWAD3  AN3       --                        --    VDDX    PER1AD/PPS1AD Disabled

                         KWAD4  AN4       --                        --            PER1AD/PPS1AD Disabled

                         KWAD5  AN5       ACMPO                     --            PER1AD/PPS1AD Disabled

                         KWAD6  AN6       ACMPP                     --            PER1AD/PPS1AD Disabled

                         KWAD7  AN7       ACMPM                     --            PER1AD/PPS1AD Disabled

                         RXD0   --        --                        --            PERS/PPSS      Up

                         TXD0   --        --                        --            PERS/PPSS      Up

                         PWM4   MISO0     --                        --            PERS/PPSS      Up

                         IOC4   MOSI0     --                        --            PERS/PPSS      Up

                         IOC5   SCK0      --                        --            PERS/PPSS      Up

                         API_EXTCLK ECLK  PWM5                      SS0           PERS/PPSS      Up

                         --     --        --                        --            PERM/PPSM Disabled

                         --     --        --                        --            PERM/PPSM Disabled

                             MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 53

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family
1 The regular I/O characteristics (see Section A.2, "I/O Characteristics") apply if the EXTAL/XTAL function is disabled

1.8.1.3 Pinout 48-Pin LQFP/QFN

                  48 PM1
                     47 PM0
                        46 PS7/API_EXTCLK/ECLK/SS0
                            45 PS6/SCK0
                               44 PS5/MOSI0
                                   43 PS4/MISO0
                                      42 PS3
                                         41 PS2
                                             40 PS1/TXD0
                                                39 PS0/RXD0
                                                    38 VSSA
                                                       37 VDDA/VRH

    RESET      1                                                         36 PAD7/KWAD7/AN7
                                                                         35 PAD6/KWAD6/AN6
    VDDXR      2                                                         34 PAD5/KWAD5/AN5
                                                                         33 PAD4/KWAD4/AN4
    VSSX       3       S12GN16                                           32 PAD11/KWAD11/ACMPM
                       S12GN32                                           31 PAD3/KWAD3/AN3
    EXTAL/PE0  4                                                         30 PAD10/KWAD10/ACMPP
                  48-Pin LQFP/QFN                                        29 PAD2/KWAD2/AN2
    VSS        5                                                         28 PAD9/KWAD9/ACMPO
                                                                         27 PAD1/KWAD1/AN1
    XTAL/PE1   6                                                         26 PAD8/KWAD8
                                                                         25 PAD0/KWAD0/AN0
    TEST       7

    KWJ0/PJ0   8

    KWJ1/PJ1   9

    KWJ2/PJ2 10

    KWJ3/PJ3 11

    BKGD 12

                  PWM0/API_EXTCLK/ETRIG0/KWP0/PP0 13
                     PWM1/ECLKX2/ETRIG1/KWP1/PP1 14
                        ETRIG2/KWP2/PP2 15
                            ETRIG3/KWP3/PP3 16
                               PWM4/KWP4/PP4 17
                                   PWM5/KWP5/PP5 18
                                      IOC5/PT5 19
                                         IOC4/PT4 20
                                             IOC3/PT3 21
                                                IOC2/PT2 22
                                                    IRQ/IOC1/PT1 23
                                                       XIRQ/IOC0/PT0 24

    Figure 1-5. 48-Pin LQFP/QFN Pinout for S12GN16 and S12GN32

    MC9S12G Family Reference Manual, Rev.1.01

54                                                                       Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                   Device Overview MC9S12G-Family

                 Table 1-10. 48-Pin LQFP/QFN Pinout for S12GN16 and S12GN32

                                             Function                      Power   Internal Pull
                         <----lowest-----PRIORITY-----highest---->         Supply    Resistor

Package Pin Pin            2nd    3rd    4th                          5th          CTRL           Reset
                          Func.  Func.  Func                        Func                          State

1   RESET                   --   --     --                             --  VDDX        PULLUP
                            --                                         --    --
2   VDDXR                   --   --     --                             --    --    --             --
                         EXTAL                                         --
3   VSSX                    --   --     --                             --  VDDX    --             --
                          XTAL                                         --    --
4   PE01                    --   --     --                             --          PUCR/PDPEE     Down
                          KWJ0                                         --  VDDX
5   VSS                   KWJ1   --     --                             --  N.A.    --             --
                          KWJ2                                         --  VDDX
6   PE11                  KWJ3   --     --                             --  VDDX    PUCR/PDPEE     Down
                         MODC                                          --  VDDX
7   TEST                  KWP0   --     --                          PWM0   VDDX    RESET pin      Down
                          KWP1                                      PWM1   VDDX
8   PJ0                   KWP2   --     --                             --  VDDX    PERJ/PPSJ      Up
                          KWP3                                         --  VDDX
9   PJ1                   KWP4   --     --                             --  VDDX    PERJ/PPSJ      Up
                          KWP5                                         --  VDDX
10  PJ2                   IOC5   --     --                             --  VDDX    PERJ/PPSJ      Up
                          IOC4                                         --  VDDX
11  PJ3                   IOC3   --     --                             --  VDDX    PERJ/PPSJ      Up
                          IOC2                                         --  VDDX
12  BKGD                  IOC1   --     --                             --  VDDX    PUCR/BKPUE     Up
                          IOC0                                         --  VDDX
13  PP0                  KWAD0   ETRIG0 API_EXTCLK                     --  VDDX    PERP/PPSP      Disabled
                         KWAD8                                         --  VDDX
14  PP1                  KWAD1   ETRIG1 ECLKX2                         --  VDDA    PERP/PPSP      Disabled
                                                                           VDDA
15  PP2                          ETRIG2 PWM2                               VDDA    PERP/PPSP      Disabled

16  PP3                          ETRIG3 PWM3                                       PERP/PPSP      Disabled

17  PP4                          PWM4   --                                         PERP/PPSP      Disabled

18  PP5                          PWM5   --                                         PERP/PPSP      Disabled

19  PT5                          --     --                                         PERT/PPST      Disabled

20  PT4                          --     --                                         PERT/PPST      Disabled

21  PT3                          --     --                                         PERT/PPST      Disabled

22  PT2                          --     --                                         PERT/PPST      Disabled

23  PT1                          IRQ    --                                         PERT/PPST      Disabled

24  PT0                          XIRQ   --                                         PERT/PPST      Disabled

25  PAD0                         AN0    --                                         PER1AD/PPS1AD Disabled

26  PAD8                         --     --                                         PER0AD/PPS0AD Disabled

27  PAD1                         AN1    --                                         PER1AD/PPS1AD Disabled

                                 MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 55

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                 Table 1-10. 48-Pin LQFP/QFN Pinout for S12GN16 and S12GN32

                                Function                                     Internal Pull
                                                                               Resistor
                 <----lowest-----PRIORITY-----highest---->        Power

                  2nd            3rd       4th               5th  Supply                                                 Reset
                 Func.          Func.     Func              Func                                                         State
Package Pin Pin                                                            CTRL

    28  PAD9     KWAD9 ACMPO              --                --    VDDA PER0AD/PPS0AD Disabled

    29  PAD2     KWAD2          AN2       --                --    VDDA PER1AD/PPS1AD Disabled

    30  PAD10 KWAD10 ACMPP                                        VDDA PER0AD/PPS0AD Disabled

    31  PAD3     KWAD3          AN3       --                --    VDDA PER1AD/PPS1AD Disabled

    32  PAD11 KWAD11 ACMPM                                        VDDA PER0AD/PPS0AD Disabled

    33  PAD4     KWAD4          AN4       --                --    VDDA PER1AD/PPS1AD Disabled

    34  PAD5     KWAD5          AN5       --                --    VDDA PER1AD/PPS0AD Disabled

    35  PAD6     KWAD6          AN6       --                --    VDDA PER1AD/PPS1AD Disabled

    36  PAD7     KWAD7          AN7       --                --    VDDA PER1AD/PPS1AD Disabled

    37  VDDA     VRH            --        --                --    --       --                                            --

    38  VSSA     --             --        --                --    --       --                                            --

    39  PS0      RXD0           --        --                --    VDDX     PERS/PPSS                                     Up

    40  PS1      TXD0           --        --                --    VDDX     PERS/PPSS                                     Up

    41  PS2      --             --        --                --    VDDX     PERS/PPSS                                     Up

    42  PS3      --             --        --                --    VDDX     PERS/PPSS                                     Up

    43  PS4      MISO0          --        --                --    VDDX     PERS/PPSS                                     Up

    44  PS5      MOSI0          --        --                --    VDDX     PERS/PPSS                                     Up

    45  PS6      SCK0           --        --                --    VDDX     PERS/PPSS                                     Up

    46  PS7 API_EXTCLK ECLK               SS0               --    VDDX     PERS/PPSS                                     Up

    47  PM0      --             --        --                --    VDDX     PERM/PPSM        Disabled

    48  PM1      --             --        --                --    VDDX     PERM/PPSM        Disabled

1 The regular I/O characteristics (see Section A.2, "I/O Characteristics") apply if the EXTAL/XTAL function is disabled

1.8.2 S12GN48
1.8.2.1 Pinout 32-Pin LQFP

                                MC9S12G Family Reference Manual, Rev.1.01

56                                                                         Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                                                                                                                                                                                Device Overview MC9S12G-Family

                                              32 PM1/TXD1
                                                 31 PM0/RXD1
                                                    30 PS7/API_EXTCLK/ECLK/PWM5/SS0
                                                        29 PS6/IOC5/SCK0
                                                           28 PS5/IOC4/MOSI0
                                                               27 PS4/PWM4/MISO0
                                                                  26 PS1/TXD0
                                                                     25 PS0/RXD0

                                  RESET    1                                                                                                                                                                                  24  PAD7/KWAD7/AN7/ACMPM
                         VRH/VDDXRA                                                                                                                                                                                               PAD6/KWAD6/AN6/ACMPP
                                           2 S12GN48 23                                                                                                                                                                           PAD5/KWAD5/AN5/ACMPO
                                  VSSXA                                                                                                                                                                                           PAD4/KWAD4/AN4
                             EXTAL/PE0     3                                                                                                                                                                                  22  PAD3/KWAD3/AN3
                                                                                                                                                                                                                                  PAD2/KWAD2/AN2
                                      VSS  4                                   32-Pin LQFP                                                                                                                                    21  PAD1/KWAD1/AN1
                               XTAL/PE1    5                                                                                                                                                                                  20  PAD0/KWAD0/AN0

                                     TEST  6                                                                                                                                                                                  19
                                    BKGD
                                           7                                                                                                                                                                                  18

                                           8                                                                                                                                                                                  17

                                              9                                PWM1/ECLKX2/ETRIG1/KWP1/PP1 10  PWM2/ETRIG2/KWP2/PP2 11  PWM3/ETRIG3/KWP3/PP3 12  IOC3/PT3 13  IOC2/PT2 14  IRQ/IOC1/PT1 15  XIRQ/IOC0/PT0 16

                                              PWM0/API_EXTCLK/ETRIG0/KWP0/PP0

                         Figure 1-6. 32-Pin LQFP Pinout for S12GN48

                         Table 1-11. 32-Pin LQFP Pinout for S12GN48

                                             Function                                                                                                                                                                                   Power           Internal Pull
                         <----lowest-----PRIORITY-----highest---->                                                                                                                                                                      Supply            Resistor

Package Pin  Pin          2nd               3rd                                                                                                                   4th                                                              5th          CTRL                   Reset
                         Func.             Func.                                                                                                                 Func                                                             Func                                 State

1            RESET          --               --                                                                                                                    --                                                             --    VDDX               PULLUP
                          VRH                --                                                                                                                    --                                                                                   --
2            VDDXRA                          --                                                                                                                    --                                                             --    --              --               --
                            --               --                                                                                                                    --                                                                           PUCR/PDPEE               --
3            VSSXA       EXTAL                                                                                                                                                                                                    --    --                             Down

4            PE01                                                                                                                                                                                                                 --    --

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                                                                                                                                                                       57

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                                Table 1-11. 32-Pin LQFP Pinout for S12GN48

                                       Function                     Power      Internal Pull
                   <----lowest-----PRIORITY-----highest---->        Supply       Resistor

Package Pin  Pin                 2nd    3rd    4th             5th             CTRL                                      Reset
                                Func.  Func.  Func            Func                                                       State

    5        VSS                --     --     --              --    --         --                                        --

    6        PE11               XTAL   --     --              --    --         PUCR/PDPEE                                Down

    7        TEST               --     --     --              --    N.A.       RESET pin                                 Down

    8        BKGD               MODC   --     --              --    VDDX       PUCR/BKPUE                                Up

    9        PP0                KWP0   ETRIG0 API_EXTCLK PWM0 VDDX             PERP/PPSP      Disabled

    10       PP1                KWP1   ETRIG1 ECLKX2 PWM1 VDDX                 PERP/PPSP      Disabled

    11       PP2                KWP2   ETRIG2 PWM2            --    VDDX       PERP/PPSP      Disabled

    12       PP3                KWP3   ETRIG3 PWM3            --    VDDX       PERP/PPSP      Disabled

    13       PT3                IOC3   --     --              --    VDDX       PERT/PPST      Disabled

    14       PT2                IOC2   --     --              --    VDDX       PERT/PPST      Disabled

    15       PT1                IOC1   IRQ    --              --    VDDX       PERT/PPST      Disabled

    16       PT0                IOC0   XIRQ   --              --    VDDX       PERT/PPST      Disabled

    17       PAD0               KWAD0  AN0    --              --    VDDA PER1AD/PPS1AD Disabled

    18       PAD1               KWAD1  AN1    --              --    VDDA PER1AD/PPS1AD Disabled

    19       PAD2               KWAD2  AN2    --              --    VDDA PER1AD/PPS1AD Disabled

    20       PAD3               KWAD3  AN3    --              --    VDDA PER1AD/PPS1AD Disabled

    21       PAD4               KWAD4  AN4    --              --    VDDA PER1AD/PPS1AD Disabled

    22       PAD5               KWAD5  AN5    ACMPO           --    VDDA PER1AD/PPS1AD Disabled

    23       PAD6               KWAD6  AN6    ACMPP           --    VDDA PER1AD/PPS1AD Disabled

    24       PAD7               KWAD7  AN7    ACMPM           --    VDDA PER1AD/PPS1AD Disabled

    25       PS0                RXD0   --     --              --    VDDX       PERS/PPSS                                 Up

    26       PS1                TXD0   --     --              --    VDDX       PERS/PPSS                                 Up

    27       PS4                PWM4   MISO0  --              --    VDDX       PERS/PPSS                                 Up

    28       PS5                IOC4   MOSI0  --              --    VDDX       PERS/PPSS                                 Up

    29       PS6                IOC5   SCK0   --              --    VDDX       PERS/PPSS                                 Up

    30       PS7 API_EXTCLK ECLK              PWM5            SS0   VDDX       PERS/PPSS                                 Up

    31       PM0                RXD1   --     --              --    VDDX       PERM/PPSM Disabled

    32       PM1                TXD1   --     --              --    VDDX       PERM/PPSM Disabled

1 The regular I/O characteristics (see Section A.2, "I/O Characteristics") apply if the EXTAL/XTAL function is disabled

                                    MC9S12G Family Reference Manual, Rev.1.01

58                                                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                                           Device Overview MC9S12G-Family

1.8.2.2 Pinout 48-Pin LQFP

                                            48 PM1
                                               47 PM0
                                                  46 PS7/API_EXTCLK/ECLK/SS0
                                                      45 PS6/SCK0
                                                         44 PS5/MOSI0
                                                             43 PS4/MISO0
                                                                42 PS3/TXD1
                                                                   41 PS2/RXD1
                                                                       40 PS1/TXD0
                                                                          39 PS0/RXD0
                                                                              38 VSSA
                                                                                 37 VDDA/VRH

                         RESET           1                                                         36 PAD7/KWAD7/AN7
                                                                                                   35 PAD6/KWAD6/AN6
                         VDDXR           2                                                         34 PAD5/KWAD5/AN5
                                                                                                   33 PAD4/KWAD4/AN4
                         VSSX            3        S12GN48                                          32 PAD11/KWAD11/AN11/ACMPM
                                                48-Pin LQFP                                        31 PAD3/KWAD3/AN3
                         EXTAL/PE0       4                                                         30 PAD10/KWAD10/AN10/ACMPP
                                                                                                   29 PAD2/KWAD2/AN2
                                VSS      5                                                         28 PAD9/KWAD9/AN9/ACMPO
                                                                                                   27 PAD1/KWAD1/AN1
                         XTAL/PE1        6                                                         26 PAD8/KWAD8/AN8
                                                                                                   25 PAD0/KWAD0/AN0
                         TEST            7

                         MISO1/KWJ0/PJ0  8

                         MOSI1/KWJ1/PJ1  9

                         SCK1/KWJ2/PJ2 10

                         SS1/KWJ3/PJ3 11

                         BKGD 12

                                            PWM0/API_EXTCLK/ETRIG0/KWP0/PP0 13
                                               PWM1/ECLKX2/ETRIG1/KWP1/PP1 14
                                                  PWM2/ETRIG2/KWP2/PP2 15
                                                      PWM3/ETRIG3/KWP3/PP3 16
                                                         PWM4/KWP4/PP4 17
                                                             PWM5/KWP5/PP5 18
                                                                IOC5/PT5 19
                                                                   IOC4/PT4 20
                                                                       IOC3/PT3 21
                                                                          IOC2/PT2 22
                                                                              IRQ/IOC1/PT1 23
                                                                                 XIRQ/IOC0/PT0 24

                                Figure 1-7. 48-Pin LQFP Pinout for S12GN48

                         Table 1-12. 48-Pin LQFP Pinout for S12GN48

                                             Function                                              Power   Internal Pull
                         <----lowest-----PRIORITY-----highest---->                                 Supply    Resistor

Package Pin Pin           2nd             3rd    4th                 5th                            VDDX   CTRL                Reset
                         Func.           Func.  Func                Func                              --                       State

1  RESET                   --              --     --                  --                                       PULLUP
                           --              --     --                  --
2  VDDXR                                                                                                   --                  --

                                MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                               59

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                                Table 1-12. 48-Pin LQFP Pinout for S12GN48

                                     Function                      Power    Internal Pull
                 <----lowest-----PRIORITY-----highest---->         Supply     Resistor

Package Pin Pin     2nd          3rd    4th                   5th           CTRL           Reset
                   Func.        Func.  Func                 Func                           State

    3   VSSX         --         --     --                      --    --               --       --
                  EXTAL                                        --  VDDX       PUCR/PDPEE     Down
    4   PE01                    --     --                      --
                     --                                        --    --               --       --
    5   VSS        XTAL         --     --                      --  VDDX       PUCR/PDPEE     Down
                                                               --  N.A.                      Down
    6   PE11         --         --     --                      --  VDDX         RESET pin
                   KWJ0                                        --  VDDX         PERJ/PPSJ     Up
    7   TEST       KWJ1         --     --                      --  VDDX         PERJ/PPSJ     Up
                   KWJ2                                        --  VDDX         PERJ/PPSJ     Up
    8   PJ0        KWJ3         MISO1  --                   PWM0   VDDX         PERJ/PPSJ     Up
                  MODC                                      PWM1   VDDX       PUCR/BKPUE      Up
    9   PJ1       KWP0          MOSI1  --                      --  VDDX        PERP/PPSP   Disabled
                  KWP1                                         --  VDDX        PERP/PPSP   Disabled
    10  PJ2       KWP2          SCK1   --                      --  VDDX        PERP/PPSP   Disabled
                  KWP3                                         --  VDDX        PERP/PPSP   Disabled
    11  PJ3       KWP4          SS1    --                      --  VDDX        PERP/PPSP   Disabled
                  KWP5                                         --  VDDX        PERP/PPSP   Disabled
    12  BKGD       IOC5         --     --                      --  VDDX         PERT/PPST  Disabled
                   IOC4                                        --  VDDX         PERT/PPST  Disabled
    13  PP0        IOC3         ETRIG0 API_EXTCLK              --  VDDX         PERT/PPST  Disabled
                   IOC2                                        --  VDDX         PERT/PPST  Disabled
    14  PP1        IOC1         ETRIG1 ECLKX2                  --  VDDX         PERT/PPST  Disabled
                   IOC0                                        --  VDDA         PERT/PPST  Disabled
    15  PP2      KWAD0          ETRIG2 PWM2                    --  VDDA     PER1AD/PPS1AD  Disabled
                 KWAD8                                         --  VDDA     PER0AD/PPS0AD  Disabled
    16  PP3      KWAD1          ETRIG3 PWM3                    --  VDDA     PER1AD/PPS1AD  Disabled
                 KWAD9                                             VDDA     PER0AD/PPS0AD  Disabled
    17  PP4      KWAD2          PWM4   --                      --  VDDA     PER1AD/PPS1AD  Disabled
                 KWAD10                                            VDDA     PER0AD/PPS0AD  Disabled
    18  PP5      KWAD3          PWM5   --                                   PER1AD/PPS1AD  Disabled

    19  PT5                     --     --

    20  PT4                     --     --

    21  PT3                     --     --

    22  PT2                     --     --

    23  PT1                     IRQ    --

    24  PT0                     XIRQ   --

    25  PAD0                    AN0    --

    26  PAD8                    AN8    --

    27  PAD1                    AN1    --

    28  PAD9                    AN9    ACMPO

    29  PAD2                    AN2    --

    30  PAD10                   AN10   ACMPP

    31  PAD3                    AN3    --

                                MC9S12G Family Reference Manual, Rev.1.01

60                                                                          Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                  Device Overview MC9S12G-Family

                              Table 1-12. 48-Pin LQFP Pinout for S12GN48

                                Function                                          Internal Pull
                                                                                    Resistor
                         <----lowest-----PRIORITY-----highest---->        Power

                          2nd    3rd       4th                       5th  Supply                                         Reset
                         Func.  Func.     Func                      Func                                                 State
Package Pin Pin                                                                   CTRL

32  PAD11 KWAD11                AN11      ACMPM                           VDDA PER0AD/PPS0AD Disabled

33  PAD4                 KWAD4  AN4       --                        --    VDDA PER1AD/PPS1AD Disabled

34  PAD5                 KWAD5  AN5       --                        --    VDDA PER1AD/PPS0AD Disabled

35  PAD6                 KWAD6  AN6       --                        --    VDDA PER1AD/PPS1AD Disabled

36  PAD7                 KWAD7  AN7       --                        --    VDDA PER1AD/PPS1AD Disabled

37  VDDA                 VRH    --        --                        --    --      --                                     --

38  VSSA                 --     --        --                        --    --      --                                     --

39  PS0                  RXD0   --        --                        --    VDDX    PERS/PPSS                              Up

40  PS1                  TXD0   --        --                        --    VDDX    PERS/PPSS                              Up

41  PS2                  RXD1   --        --                        --    VDDX    PERS/PPSS                              Up

42  PS3                  TXD1   --        --                        --    VDDX    PERS/PPSS                              Up

43  PS4                  MISO0  --        --                        --    VDDX    PERS/PPSS                              Up

44  PS5                  MOSI0  --        --                        --    VDDX    PERS/PPSS                              Up

45  PS6                  SCK0   --        --                        --    VDDX    PERS/PPSS                              Up

46  PS7 API_EXTCLK ECLK                   SS0                       --    VDDX    PERS/PPSS                              Up

47  PM0                  --     --        --                        --    VDDX    PERM/PPSM      Disabled

48  PM1                  --     --        --                        --    VDDX    PERM/PPSM      Disabled

1 The regular I/O characteristics (see Section A.2, "I/O Characteristics") apply if the EXTAL/XTAL function is disabled

                                MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                         61

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

1.8.2.3 Pinout 64-Pin LQFP

                             64 PJ7/KWJ7
                                63 PM3
                                   62 PM2
                                       61 PM1
                                          60 PM0
                                              59 PS7/API_EXTCLK/ECLK/SS0
                                                 58 PS6/SCK0
                                                    57 PS5/MOSI0
                                                        56 PS4/MISO0
                                                           55 PS3/TXD1
                                                               54 PS2/RXD1
                                                                  53 PS1/TXD0
                                                                     52 PS0/RXD0
                                                                         51 VSSA
                                                                            50 VDDA
                                                                                49 VRH

              KWJ6/PJ6 1          S12GN48                                                         48 PAD15/KWAD15
              KWJ5/PJ5 2        64-Pin LQFP                                                       47 PAD7/KWAD7/AN7
              KWJ4/PJ4 3                                                                          46 PAD14/KWAD14
                                                                                                  45 PAD6/KWAD6/AN6
                  RESET 4                                                                         44 PAD13/KWAD13
                    VDDX 5                                                                        43 PAD5/KWAD5/AN5
                   VDDR 6                                                                         42 PAD12/KWAD12
                    VSSX 7                                                                        41 PAD4/KWAD4/AN4
                                                                                                  40 PAD11/KWAD11/AN11/ACMPM
            EXTAL/PE0 8                                                                           39 PAD3/KWAD3/AN3
                      VSS 9                                                                       38 PAD10/KWAD10/AN10/ACMPP
                                                                                                  37 PAD2/KWAD2/AN2
              XTAL/PE1 10                                                                         36 PAD9/KWAD9/AN9/ACMPO
                    TEST 11                                                                       35 PAD1/KWAD1/AN1
                                                                                                  34 PAD8/KWAD8/AN8
    MISO1/KWJ0/PJ0 12                                                                             33 PAD0/KWAD0/AN0
    MOSI1/KWJ1/PJ1 13
     SCK1/KWJ2/PJ2 14

       SS1/KWJ3/PJ3 15
                   BKGD 16

                             PWM0/API_EXTCLK/ETRIG0/KWP0/PP0 17
                                PWM1/ECLKX2/ETRIG1/KWP1/PP1 18
                                   PWM2/ETRIG2/KWP2/PP2 19
                                       PWM3/ETRIG3/KWP3/PP3 20
                                          PWM4/KWP4/PP4 21
                                              PWM5/KWP5/PP5 22
                                                 KWP6/PP6 23
                                                    KWP7/PP7 24
                                                        PT7 25
                                                           PT6 26
                                                               IOC5/PT5 27
                                                                  IOC4/PT4 28
                                                                     IOC3/PT3 29
                                                                         IOC2/PT2 30
                                                                            IRQ/IOC1/PT1 31
                                                                                XIRQ/IOC0/PT0 32

    Figure 1-8. 64-Pin LQFP Pinout for S12GN48

                             MC9S12G Family Reference Manual, Rev.1.01

62                                                                                                Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                  Device Overview MC9S12G-Family

                             Table 1-13. 64-Pin LQFP Pinout for S12GN48

                                             Function                     Power   Internal Pull
                         <----lowest-----PRIORITY-----highest---->        Supply    Resistor

Package Pin  Pin          2nd    3rd    4th                          5th          CTRL           Reset
                         Func.  Func.  Func                         Func                         State

1            PJ6         KWJ6   --     --                           --    VDDX    PERJ/PPSJ      Up

2            PJ5         KWJ5   --     --                           --    VDDX    PERJ/PPSJ      Up

3            PJ4         KWJ4   --     --                           --    VDDX    PERJ/PPSJ      Up

4            RESET       --     --     --                           --    VDDX        PULLUP

5            VDDX        --     --     --                           --    --      --             --

6            VDDR        --     --     --                           --    --      --             --

7            VSSX        --     --     --                           --    --      --             --

8            PE01        EXTAL  --     --                           --    VDDX    PUCR/PDPEE     Down

9            VSS         --     --     --                           --    --      --             --

10           PE11        XTAL   --     --                           --    VDDX    PUCR/PDPEE     Down

11           TEST        --     --     --                           --    N.A.    RESET pin      Down

12           PJ0         KWJ0   MISO1  --                           --    VDDX    PERJ/PPSJ      Up

13           PJ1         KWJ1   MOSI1  --                           --    VDDX    PERJ/PPSJ      Up

14           PJ2         KWJ2   SCK1   --                           --    VDDX    PERJ/PPSJ      Up

15           PJ3         KWJ3   SS1    --                           --    VDDX    PERJ/PPSJ      Up

16           BKGD        MODC   --     --                           --    VDDX    PUCR/BKPUE     Up

17           PP0         KWP0   ETRIG0 API_EXTCLK PWM0 VDDX                       PERP/PPSP      Disabled

18           PP1         KWP1   ETRIG1 ECLKX2                       PWM1 VDDX     PERP/PPSP      Disabled

19           PP2         KWP2 ETRIG2 PWM2                           --    VDDX    PERP/PPSP      Disabled

20           PP3         KWP3 ETRIG3 PWM3                           --    VDDX    PERP/PPSP      Disabled

21           PP4         KWP4   PWM4   --                           --    VDDX    PERP/PPSP      Disabled

22           PP5         KWP5   PWM5   --                           --    VDDX    PERP/PPSP      Disabled

23           PP6         KWP6          --                           --    VDDX    PERP/PPSP      Disabled

24           PP7         KWP7          --                           --    VDDX    PERP/PPSP      Disabled

25           PT7         --     --     --                           --    VDDX    PERT/PPST      Disabled

26           PT6         --     --     --                           --    VDDX    PERT/PPST      Disabled

27           PT5         IOC5   --     --                           --    VDDX    PERT/PPST      Disabled

                                MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 63

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                                Table 1-13. 64-Pin LQFP Pinout for S12GN48

                                     Function                     Power     Internal Pull
                 <----lowest-----PRIORITY-----highest---->        Supply      Resistor

Package Pin Pin     2nd          3rd      4th                5th            CTRL           Reset
                   Func.        Func.   Func                Func                           State
                   IOC4
    28  PT4        IOC3           --       --                 --  VDDX          PERT/PPST  Disabled
                   IOC2           --       --                 --  VDDX          PERT/PPST  Disabled
    29  PT3        IOC1           --       --                 --  VDDX          PERT/PPST  Disabled
                   IOC0          IRQ       --                 --  VDDX          PERT/PPST  Disabled
    30  PT2      KWAD0          XIRQ       --                 --  VDDX          PERT/PPST  Disabled
                 KWAD8           AN0       --                 --  VDDA      PER1AD/PPS1AD  Disabled
    31  PT1      KWAD1           AN8       --                 --  VDDA      PER0AD/PPS0AD  Disabled
                 KWAD9           AN1       --                 --  VDDA      PER1AD/PPS1AD  Disabled
    32  PT0      KWAD2           AN9   ACMPO                  --  VDDA      PER0ADPPS0AD   Disabled
                 KWAD10          AN2       --                 --  VDDA      PER1AD/PPS1AD  Disabled
    33  PAD0     KWAD3          AN10   ACMPP                  --  VDDA      PER0AD/PPS0AD  Disabled
                 KWAD11          AN3       --                 --  VDDA      PER1AD/PPS1AD  Disabled
    34  PAD8     KWAD4          AN11   ACMPM                  --  VDDA      PER0AD/PPS0AD  Disabled
                 KWAD12          AN4       --                 --  VDDA      PER1AD/PPS1AD  Disabled
    35  PAD1     KWAD5            --       --                 --  VDDA      PER0AD/PPS0AD  Disabled
                 KWAD13          AN5       --                 --  VDDA      PER1AD/PPS1AD  Disabled
    36  PAD9     KWAD6            --       --                 --  VDDA      PER0AD/PPS0AD  Disabled
                 KWAD14          AN6       --                 --  VDDA      PER1AD/PPS1AD  Disabled
    37  PAD2     KWAD7            --                          --  VDDA      PER0AD/PPS0AD  Disabled
                 KWAD15          AN7       --                 --  VDDA      PER1AD/PPS1AD  Disabled
    38  PAD10                     --                          --  VDDA      PER0AD/PPS0AD  Disabled
                     --           --       --                 --
    39  PAD3         --           --       --                 --    --                --       --
                     --           --       --                 --    --                --       --
    40  PAD11      RXD0           --       --                 --    --                --       --
                   TXD0           --       --                 --  VDDX         PERS/PPSS      Up
    41  PAD4       RXD1           --       --                 --  VDDX         PERS/PPSS      Up
                   TXD1           --       --                 --  VDDX         PERS/PPSS      Up
    42  PAD12     MISO0           --       --                 --  VDDX         PERS/PPSS      Up
                                                                  VDDX         PERS/PPSS      Up
    43  PAD5

    44  PAD13

    45  PAD6

    46  PAD14

    47  PAD7

    48  PAD15

    49  VRH

    50  VDDA

    51  VSSA

    52  PS0

    53  PS1

    54  PS2

    55  PS3

    56  PS4

                                MC9S12G Family Reference Manual, Rev.1.01

64                                                                          Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                  Device Overview MC9S12G-Family

                             Table 1-13. 64-Pin LQFP Pinout for S12GN48

                                             Function                     Power   Internal Pull
                         <----lowest-----PRIORITY-----highest---->        Supply    Resistor

Package Pin  Pin          2nd    3rd    4th                          5th          CTRL           Reset
                         Func.  Func.  Func                         Func                         State

57           PS5         MOSI0  --     --                           --    VDDX    PERS/PPSS      Up

58           PS6         SCK0   --     --                           --    VDDX    PERS/PPSS      Up

59           PS7 API_EXTCLK ECLK       SS0                          --    VDDX    PERS/PPSS      Up

60           PM0         --     --     --                           --    VDDX    PERM/PPSM      Disabled

61           PM1         --     --     --                           --    VDDX    PERM/PPSM      Disabled

62           PM2         --     --     --                           --    VDDX    PERM/PPSM      Disabled

63           PM3         --     --     --                           --    VDDX    PERM/PPSM      Disabled

64           PJ7         KWJ7   --     --                           --    VDDX    PERJ/PPSJ      Up

1 The regular I/O characteristics (see Section A.2, "I/O Characteristics") apply if the EXTAL/XTAL function is disabled

1.8.3 S12G48 and S12G64
1.8.3.1 Pinout 32-Pin LQFP

                                MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                  65

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                                          32 PM1/TXD1/TXCAN
                                             31 PM0/RXD1/RXCAN
                                                30 PS7/API_EXTCLK/ECLK/PWM5/SS0
                                                    29 PS6/IOC5/SCK0
                                                       28 PS5/IOC4/MOSI0
                                                           27 PS4/PWM4/MISO0
                                                              26 PS1/TXD0
                                                                 25 PS0/RXD0

                              RESET    1                                                                                                                                                                                  24  PAD7/KWAD7/AN7/ACMPM
                     VRH/VDDXRA                                                                                                                                                                                               PAD6/KWAD6/AN6/ACMPP
                                       2                                                                   S12G48                                                                                                         23  PAD5/KWAD5/AN5/ACMPO
                              VSSXA                                                                                                                                                                                           PAD4/KWAD4/AN4
                         EXTAL/PE0     3                                                                   S12G64                                                                                                         22  PAD3/KWAD3/AN3
                                                                                                                                                                                                                              PAD2/KWAD2/AN2
                                  VSS  4                                                                                                                                                                                  21  PAD1/KWAD1/AN1
                           XTAL/PE1                                                                                                                                                                                           PAD0/KWAD0/AN0
                                       5                                                                                                                                                                                  20
                                 TEST  6 32-Pin LQFP 19
                                BKGD
                                       7                                                                                                                                                                                  18

                                       8                                                                                                                                                                                  17

                                          9                                PWM1/ECLKX2/ETRIG1/KWP1/PP1 10  PWM2/ETRIG2/KWP2/PP2 11  PWM3/ETRIG3/KWP3/PP3 12  IOC3/PT3 13  IOC2/PT2 14  IRQ/IOC1/PT1 15  XIRQ/IOC0/PT0 16

                                          PWM0/API_EXTCLK/ETRIG0/KWP0/PP0

                     Figure 1-9. 32-Pin LQFP Pinout for S12G48 and S12G64

                     Table 1-14. 32-Pin LQFP Pinout for S12G48 and S12G64

                                         Function                                                                                                                                                                                   Power           Internal Pull
                     <----lowest-----PRIORITY-----highest---->                                                                                                                                                                      Supply            Resistor

Package Pin  Pin                 2nd    3rd                                                                                                                   4th                                                              5th          CTRL                   Reset
                                Func.  Func.                                                                                                                 Func                                                             Func                                 State

    1        RESET                 --    --                                                                                                                    --                                                             --    VDDX               PULLUP
                                 VRH     --                                                                                                                    --                                                                                   --
    2        VDDXRA                      --                                                                                                                    --                                                             --    --              --               --
                                   --    --                                                                                                                    --                                                                           PUCR/PDPEE               --
    3        VSSXA              EXTAL                                                                                                                                                                                         --    --                             Down

    4        PE01                                                                                                                                                                                                             --    --

                                MC9S12G Family Reference Manual, Rev.1.01

66                                                                                                                                                                                                                                          Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                  Device Overview MC9S12G-Family

                         Table 1-14. 32-Pin LQFP Pinout for S12G48 and S12G64

                                             Function                     Power   Internal Pull
                         <----lowest-----PRIORITY-----highest---->        Supply    Resistor

Package Pin  Pin          2nd    3rd    4th                          5th          CTRL                                   Reset
                         Func.  Func.  Func                         Func                                                 State

5            VSS         --     --     --                           --    --      --                                     --

6            PE11        XTAL   --     --                           --    --      PUCR/PDPEE                             Down

7            TEST        --     --     --                           --    N.A.    RESET pin                              Down

8            BKGD        MODC   --     --                           --    VDDX    PUCR/BKPUE                             Up

9            PP0         KWP0   ETRIG0 API_EXTCLK PWM0 VDDX                       PERP/PPSP      Disabled

10           PP1         KWP1   ETRIG1 ECLKX2 PWM1 VDDX                           PERP/PPSP      Disabled

11           PP2         KWP2   ETRIG2 PWM2                         --    VDDX    PERP/PPSP      Disabled

12           PP3         KWP3   ETRIG3 PWM3                         --    VDDX    PERP/PPSP      Disabled

13           PT3         IOC3   --     --                           --    VDDX    PERT/PPST      Disabled

14           PT2         IOC2   --     --                           --    VDDX    PERT/PPST      Disabled

15           PT1         IOC1   IRQ    --                           --    VDDX    PERT/PPST      Disabled

16           PT0         IOC0   XIRQ   --                           --    VDDX    PERT/PPST      Disabled

17           PAD0        KWAD0  AN0    --                           --    VDDA PER1AD/PPS1AD Disabled

18           PAD1        KWAD1  AN1    --                           --    VDDA PER1AD/PPS1AD Disabled

19           PAD2        KWAD2  AN2    --                           --    VDDA PER1AD/PPS1AD Disabled

20           PAD3        KWAD3  AN3    --                           --    VDDA PER1AD/PPS1AD Disabled

21           PAD4        KWAD4  AN4    --                           --    VDDA PER1AD/PPS1AD Disabled

22           PAD5        KWAD5  AN5    ACMPO                        --    VDDA PER1AD/PPS1AD Disabled

23           PAD6        KWAD6  AN6    ACMPP                        --    VDDA PER1AD/PPS1AD Disabled

24           PAD7        KWAD7  AN7    ACMPM                        --    VDDA PER1AD/PPS1AD Disabled

25           PS0         RXD0   --     --                           --    VDDX    PERS/PPSS                              Up

26           PS1         TXD0   --     --                           --    VDDX    PERS/PPSS                              Up

27           PS4         PWM4   MISO0  --                           --    VDDX    PERS/PPSS                              Up

28           PS5         IOC4   MOSI0  --                           --    VDDX    PERS/PPSS                              Up

29           PS6         IOC5   SCK0   --                           --    VDDX    PERS/PPSS                              Up

30           PS7 API_EXTCLK ECLK       PWM5                         SS0   VDDX    PERS/PPSS                              Up

31           PM0         RXD1   RXCAN  --                           --    VDDX    PERM/PPSM Disabled

32           PM1         TXD1   TXCAN  --                           --    VDDX    PERM/PPSM Disabled

1 The regular I/O characteristics (see Section A.2, "I/O Characteristics") apply if the EXTAL/XTAL function is disabled

                             MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                         67

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

1.8.3.2 Pinout 48-Pin LQFP

                                    48 PM1/TXCAN
                                       47 PM0/RXCAN
                                          46 PS7/API_EXTCLK/ECLK/SS0
                                              45 PS6/SCK0
                                                 44 PS5/MOSI0
                                                     43 PS4/MISO0
                                                        42 PS3/TXD1
                                                           41 PS2/RXD1
                                                               40 PS1/TXD0
                                                                  39 PS0/RXD0
                                                                      38 VSSA
                                                                         37 VDDA/VRH

                 RESET           1                                                         36 PAD7/KWAD7/AN7
                                                                                           35 PAD6/KWAD6/AN6
                 VDDXR           2                                                         34 PAD5/KWAD5/AN5
                                                                                           33 PAD4/KWAD4/AN4
                 VSSX            3         S12G48                                          32 PAD11/KWAD11/AN11/ACMPM
                                           S12G64                                          31 PAD3/KWAD3/AN3
                 EXTAL/PE0       4                                                         30 PAD10/KWAD10/AN10/ACMPP
                                        48-Pin LQFP                                        29 PAD2/KWAD2/AN2
                        VSS      5                                                         28 PAD9/KWAD9/AN9/ACMPO
                                                                                           27 PAD1/KWAD1/AN1
                 XTAL/PE1        6                                                         26 PAD8/KWAD8/AN8
                                                                                           25 PAD0/KWAD0/AN0
                 TEST            7

                 MISO1/KWJ0/PJ0  8

                 MOSI1/KWJ1/PJ1  9

                 SCK1/KWJ2/PJ2 10

                 SS1/KWJ3/PJ3 11

                 BKGD 12

                                    PWM0/API_EXTCLK/ETRIG0/KWP0/PP0 13
                                       PWM1/ECLKX2/ETRIG1/KWP1/PP1 14
                                          PWM2/ETRIG2/KWP2/PP2 15
                                              PWM3/ETRIG3/KWP3/PP3 16
                                                 PWM4/KWP4/PP4 17
                                                     PWM5/KWP5/PP5 18
                                                        IOC5/PT5 19
                                                           IOC4/PT4 20
                                                               IOC3/PT3 21
                                                                  IOC2/PT2 22
                                                                      IRQ/IOC1/PT1 23
                                                                         XIRQ/IOC0/PT0 24

                 Figure 1-10. 48-Pin LQFP Pinout for S12G48 and S12G64

                 Table 1-15. 48-Pin LQFP Pinout for S12G48 and S12G64

                                     Function                                              Power   Internal Pull
                 <----lowest-----PRIORITY-----highest---->                                 Supply    Resistor

Package Pin Pin   2nd             3rd    4th                 5th                            VDDX   CTRL                Reset
                 Func.           Func.  Func                Func                              --                       State

    1  RESET       --              --     --                  --                                       PULLUP
                   --              --     --                  --
    2  VDDXR                                                                                       --                  --

                        MC9S12G Family Reference Manual, Rev.1.01

68                                                                                                 Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                   Device Overview MC9S12G-Family

                         Table 1-15. 48-Pin LQFP Pinout for S12G48 and S12G64

                                             Function                      Power   Internal Pull
                         <----lowest-----PRIORITY-----highest---->         Supply    Resistor

Package Pin Pin             2nd    3rd    4th                         5th          CTRL           Reset
                           Func.  Func.  Func                       Func                          State

3   VSSX                     --   --     --                            --    --              --       --
                          EXTAL                                        --  VDDX      PUCR/PDPEE     Down
4   PE01                          --     --                            --
                             --                                        --    --              --       --
5   VSS                    XTAL   --     --                            --  VDDX      PUCR/PDPEE     Down
                                                                       --  N.A.                     Down
6   PE11                     --   --     --                            --  VDDX        RESET pin
                           KWJ0                                        --  VDDX        PERJ/PPSJ     Up
7   TEST                   KWJ1   --     --                            --  VDDX        PERJ/PPSJ     Up
                           KWJ2                                        --  VDDX        PERJ/PPSJ     Up
8   PJ0                    KWJ3   --     MISO1                      PWM0   VDDX        PERJ/PPSJ     Up
                          MODC                                      PWM1   VDDX      PUCR/BKPUE      Up
9   PJ1                   KWP0    --     MOSI1                         --  VDDX       PERP/PPSP   Disabled
                          KWP1                                         --  VDDX       PERP/PPSP   Disabled
10  PJ2                   KWP2    --     SCK1                          --  VDDX       PERP/PPSP   Disabled
                          KWP3                                         --  VDDX       PERP/PPSP   Disabled
11  PJ3                   KWP4    --     SS1                           --  VDDX       PERP/PPSP   Disabled
                          KWP5                                         --  VDDX       PERP/PPSP   Disabled
12  BKGD                   IOC5   --     --                            --  VDDX        PERT/PPST  Disabled
                           IOC4                                        --  VDDX        PERT/PPST  Disabled
13  PP0                    IOC3   ETRIG0 API_EXTCLK                    --  VDDX        PERT/PPST  Disabled
                           IOC2                                        --  VDDX        PERT/PPST  Disabled
14  PP1                    IOC1   ETRIG1 ECLKX2                        --  VDDX        PERT/PPST  Disabled
                           IOC0                                        --  VDDA        PERT/PPST  Disabled
15  PP2                  KWAD0    ETRIG2 PWM2                          --  VDDA    PER1AD/PPS1AD  Disabled
                         KWAD8                                         --  VDDA    PER0AD/PPS0AD  Disabled
16  PP3                  KWAD1    ETRIG3 PWM3                          --  VDDA    PER1AD/PPS1AD  Disabled
                         KWAD9                                             VDDA    PER0AD/PPS0AD  Disabled
17  PP4                  KWAD2    PWM4   --                            --  VDDA    PER1AD/PPS1AD  Disabled
                         KWAD10                                            VDDA    PER0AD/PPS0AD  Disabled
18  PP5                  KWAD3    PWM5   --                                        PER1AD/PPS1AD  Disabled

19  PT5                           --     --

20  PT4                           --     --

21  PT3                           --     --

22  PT2                           --     --

23  PT1                           IRQ    --

24  PT0                           XIRQ   --

25  PAD0                          AN0    --

26  PAD8                          AN8    --

27  PAD1                          AN1    --

28  PAD9                          AN9    ACMPO

29  PAD2                          AN2    --

30  PAD10                         AN10   ACMPP

31  PAD3                          AN3    --

                                  MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 69

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                 Table 1-15. 48-Pin LQFP Pinout for S12G48 and S12G64

                                Function                                   Internal Pull
                                                                             Resistor
                 <----lowest-----PRIORITY-----highest---->        Power

                  2nd            3rd       4th               5th  Supply                                                 Reset
                 Func.          Func.     Func              Func                                                         State
Package Pin Pin                                                            CTRL

    32  PAD11 KWAD11            AN11      ACMPM                   VDDA PER0AD/PPS0AD Disabled

    33  PAD4     KWAD4          AN4       --                --    VDDA PER1AD/PPS1AD Disabled

    34  PAD5     KWAD5          AN5       --                --    VDDA PER1AD/PPS0AD Disabled

    35  PAD6     KWAD6          AN6       --                --    VDDA PER1AD/PPS1AD Disabled

    36  PAD7     KWAD7          AN7       --                --    VDDA PER1AD/PPS1AD Disabled

    37  VDDA     VRH            --        --                --    --       --                                            --

    38  VSSA     --             --        --                --    --       --                                            --

    39  PS0      RXD0           --        --                --    VDDX     PERS/PPSS                                     Up

    40  PS1      TXD0           --        --                --    VDDX     PERS/PPSS                                     Up

    41  PS2      RXD1           --        --                --    VDDX     PERS/PPSS                                     Up

    42  PS3      TXD1           --        --                --    VDDX     PERS/PPSS                                     Up

    43  PS4      MISO0          --        --                --    VDDX     PERS/PPSS                                     Up

    44  PS5      MOSI0          --        --                --    VDDX     PERS/PPSS                                     Up

    45  PS6      SCK0           --        --                --    VDDX     PERS/PPSS                                     Up

    46  PS7 API_EXTCLK ECLK               SS0               --    VDDX     PERS/PPSS                                     Up

    47  PM0      RXCAN          --        --                --    VDDX     PERM/PPSM      Disabled

    48  PM1      TXCAN          --        --                --    VDDX     PERM/PPSM      Disabled

1 The regular I/O characteristics (see Section A.2, "I/O Characteristics") apply if the EXTAL/XTAL function is disabled

                                MC9S12G Family Reference Manual, Rev.1.01

70                                                                         Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                              Device Overview MC9S12G-Family

1.8.3.3 Pinout 64-Pin LQFP

                         64 PJ7/KWJ7
                            63 PM3
                               62 PM2
                                   61 PM1/TXCAN
                                      60 PM0/RXCAN
                                          59 PS7/API_EXTCLK/ECLK/SS0
                                             58 PS6/SCK0
                                                57 PS5/MOSI0
                                                    56 PS4/MISO0
                                                       55 PS3/TXD1
                                                           54 PS2/RXD1
                                                              53 PS1/TXD0
                                                                 52 PS0/RXD0
                                                                     51 VSSA
                                                                        50 VDDA
                                                                            49 VRH

          KWJ6/PJ6 1           S12G48                                                         48 PAD15/KWAD15
          KWJ5/PJ5 2           S12G64                                                         47 PAD7/KWAD7/AN7
          KWJ4/PJ4 3                                                                          46 PAD14/KWAD14
                            64-pin LQFP                                                       45 PAD6/KWAD6/AN6
              RESET 4                                                                         44 PAD13/KWAD13
                VDDX 5                                                                        43 PAD5/KWAD5/AN5
               VDDR 6                                                                         42 PAD12/KWAD12
                VSSX 7                                                                        41 PAD4/KWAD4/AN4
                                                                                              40 PAD11/KWAD11/AN11/ACMPM
        EXTAL/PE0 8                                                                           39 PAD3/KWAD3/AN3
                  VSS 9                                                                       38 PAD10/KWAD10/AN10/ACMPP
                                                                                              37 PAD2/KWAD2/AN2
          XTAL/PE1 10                                                                         36 PAD9/KWAD9/AN9/ACMPO
                TEST 11                                                                       35 PAD1/KWAD1/AN1
                                                                                              34 PAD8/KWAD8/AN8
MISO1/KWJ0/PJ0 12                                                                             33 PAD0/KWAD0/AN0
MOSI1/KWJ1/PJ1 13
SCK1/KWJ2/PJ2 14

   SS1/KWJ3/PJ3 15
               BKGD 16

                         PWM0/API_EXTCLK/ETRIG0/KWP0/PP0 17
                            PWM1/ECLKX2/ETRIG1/KWP1/PP1 18
                               PWM2/ETRIG2/KWP2/PP2 19
                                   PWM3/ETRIG3/KWP3/PP3 20
                                      PWM4/KWP4/PP4 21
                                          PWM5/KWP5/PP5 22
                                             KWP6/PP6 23
                                                KWP7/PP7 24
                                                    PT7 25
                                                       PT6 26
                                                           IOC5/PT5 27
                                                              IOC4/PT4 28
                                                                 IOC3/PT3 29
                                                                     IOC2/PT2 30
                                                                        IRQ/IOC1/PT1 31
                                                                            XIRQ/IOC0/PT0 32

                         Figure 1-11. 64-Pin LQFP Pinout for S12G48 and S12G64

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                   71

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                    Table 1-16. 64-Pin LQFP Pinout for S12G48 and S12G64

                                        Function                     Power     Internal Pull
                    <----lowest-----PRIORITY-----highest---->        Supply      Resistor

Package Pin  Pin     2nd             3rd    4th                 5th            CTRL           Reset
                    Func.           Func.  Func                Func                           State

    1        PJ6    KWJ6            --     --                  --    VDDX      PERJ/PPSJ      Up

    2        PJ5    KWJ5            --     --                  --    VDDX      PERJ/PPSJ      Up

    3        PJ4    KWJ4            --     --                  --    VDDX      PERJ/PPSJ      Up

    4        RESET              --  --     --                  --    VDDX          PULLUP

    5        VDDX               --  --     --                  --    --        --             --

    6        VDDR               --  --     --                  --    --        --             --

    7        VSSX               --  --     --                  --    --        --             --

    8        PE01   EXTAL           --     --                  --    VDDX      PUCR/PDPEE     Down

    9        VSS                --  --     --                  --    --        --             --

    10       PE11   XTAL            --     --                  --    VDDX      PUCR/PDPEE     Down

    11       TEST               --  --     --                  --    N.A.      RESET pin      Down

    12       PJ0    KWJ0            MISO1  --                  --    VDDX      PERJ/PPSJ      Up

    13       PJ1    KWJ1            MOSI1  --                  --    VDDX      PERJ/PPSJ      Up

    14       PJ2    KWJ2            SCK1   --                  --    VDDX      PERJ/PPSJ      Up

    15       PJ3    KWJ3            SS1    --                  --    VDDX      PERJ/PPSJ      Up

    16       BKGD   MODC            --     --                  --    VDDX      PUCR/BKPUE     Up

    17       PP0    KWP0            ETRIG0 API_EXTCLK PWM0 VDDX                PERP/PPSP      Disabled

    18       PP1    KWP1            ETRIG1 ECLKX2              PWM1 VDDX       PERP/PPSP      Disabled

    19       PP2    KWP2 ETRIG2 PWM2                           --    VDDX      PERP/PPSP      Disabled

    20       PP3    KWP3 ETRIG3 PWM3                           --    VDDX      PERP/PPSP      Disabled

    21       PP4    KWP4            PWM4   --                  --    VDDX      PERP/PPSP      Disabled

    22       PP5    KWP5            PWM5   --                  --    VDDX      PERP/PPSP      Disabled

    23       PP6    KWP6            --     --                  --    VDDX      PERP/PPSP      Disabled

    24       PP7    KWP7            --     --                  --    VDDX      PERP/PPSP      Disabled

    25       PT7                --  --     --                  --    VDDX      PERT/PPST      Disabled

    26       PT6                --  --     --                  --    VDDX      PERT/PPST      Disabled

    27       PT5    IOC5            --     --                  --    VDDX      PERT/PPST      Disabled

                                    MC9S12G Family Reference Manual, Rev.1.01

72                                                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                  Device Overview MC9S12G-Family

                         Table 1-16. 64-Pin LQFP Pinout for S12G48 and S12G64

                                             Function                     Power   Internal Pull
                         <----lowest-----PRIORITY-----highest---->        Supply    Resistor

Package Pin Pin             2nd    3rd      4th                      5th          CTRL           Reset
                           Func.  Func.   Func                      Func                         State
                           IOC4
28  PT4                    IOC3     --       --                       --  VDDX        PERT/PPST  Disabled
                           IOC2     --       --                       --  VDDX        PERT/PPST  Disabled
29  PT3                    IOC1     --       --                       --  VDDX        PERT/PPST  Disabled
                           IOC0    IRQ       --                       --  VDDX        PERT/PPST  Disabled
30  PT2                  KWAD0    XIRQ       --                       --  VDDX        PERT/PPST  Disabled
                         KWAD8     AN0       --                       --  VDDA    PER1AD/PPS1AD  Disabled
31  PT1                  KWAD1     AN8       --                       --  VDDA    PER0AD/PPS0AD  Disabled
                         KWAD9     AN1       --                       --  VDDA    PER1AD/PPS1AD  Disabled
32  PT0                  KWAD2     AN9   ACMPO                        --  VDDA    PER0ADPPS0AD   Disabled
                         KWAD10    AN2       --                       --  VDDA    PER1AD/PPS1AD  Disabled
33  PAD0                 KWAD3    AN10   ACMPP                            VDDA    PER0AD/PPS0AD  Disabled
                         KWAD11    AN3       --                       --  VDDA    PER1AD/PPS1AD  Disabled
34  PAD8                 KWAD4    AN11   ACMPM                            VDDA    PER0AD/PPS0AD  Disabled
                         KWAD12    AN4       --                       --  VDDA    PER1AD/PPS1AD  Disabled
35  PAD1                 KWAD5      --       --                       --  VDDA    PER0AD/PPS0AD  Disabled
                         KWAD13    AN5       --                       --  VDDA    PER1AD/PPS1AD  Disabled
36  PAD9                 KWAD6      --       --                       --  VDDA    PER0AD/PPS0AD  Disabled
                         KWAD14    AN6       --                       --  VDDA    PER1AD/PPS1AD  Disabled
37  PAD2                 KWAD7      --       --                       --  VDDA    PER0AD/PPS0AD  Disabled
                         KWAD15    AN7       --                       --  VDDA    PER1AD/PPS1AD  Disabled
38  PAD10                           --       --                       --  VDDA    PER0AD/PPS0AD  Disabled
                             --     --       --                       --
39  PAD3                     --     --       --                       --    --              --       --
                             --     --       --                       --    --              --       --
40  PAD11                  RXD0     --       --                       --    --              --       --
                           TXD0     --       --                       --  VDDX       PERS/PPSS      Up
41  PAD4                   RXD1     --       --                       --  VDDX       PERS/PPSS      Up
                           TXD1     --       --                       --  VDDX       PERS/PPSS      Up
42  PAD12                 MISO0     --       --                       --  VDDX       PERS/PPSS      Up
                                                                          VDDX       PERS/PPSS      Up
43  PAD5

44  PAD13

45  PAD6

46  PAD14

47  PAD7

48  PAD15

49  VRH

50  VDDA

51  VSSA

52  PS0

53  PS1

54  PS2

55  PS3

56  PS4

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 73

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                  Table 1-16. 64-Pin LQFP Pinout for S12G48 and S12G64

                                      Function                     Power       Internal Pull
                  <----lowest-----PRIORITY-----highest---->        Supply        Resistor

Package Pin  Pin   2nd               3rd    4th               5th              CTRL           Reset
                  Func.             Func.  Func              Func                             State

    57       PS5  MOSI0             --     --                --    VDDX        PERS/PPSS      Up

    58       PS6  SCK0              --     --                --    VDDX        PERS/PPSS      Up

    59       PS7 API_EXTCLK ECLK           SS0               --    VDDX        PERS/PPSS      Up

    60       PM0  RXCAN             --     --                --    VDDX        PERM/PPSM      Disabled

    61       PM1  TXCAN             --     --                --    VDDX        PERM/PPSM      Disabled

    62       PM2                --  --     --                --    VDDX        PERM/PPSM      Disabled

    63       PM3                --  --     --                --    VDDX        PERM/PPSM      Disabled

    64       PJ7  KWJ7              --     --                --    VDDX        PERJ/PPSJ      Up

1 The regular I/O characteristics (see Section A.2, "I/O Characteristics") apply if the EXTAL/XTAL function is disabled

                                    MC9S12G Family Reference Manual, Rev.1.01

74                                                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                                       Device Overview MC9S12G-Family

1.8.4 S12G96 and S12G128
1.8.4.1 Pinout 48-Pin LQFP

                                        48 PM1/TXD2/TXCAN
                                           47 PM0/RXD2/RXCAN
                                              46 PS7/API_EXTCLK/ECLK/SS0
                                                  45 PS6/SCK0
                                                     44 PS5/MOSI0
                                                         43 PS4/MISO0
                                                            42 PS3/TXD1
                                                               41 PS2/RXD1
                                                                   40 PS1/TXD0
                                                                      39 PS0/RXD0
                                                                          38 VSSA
                                                                             37 VDDA/VRH

                         RESET       1                                                         36 PAD7/KWAD7/AN7
                                                                                               35 PAD6/KWAD6/AN6
                         VDDXR       2                                                         34 PAD5/KWAD5/AN5
                                                                                               33 PAD4/KWAD4/AN4
                         VSSX        3         S12G96                                          32 PAD11/KWAD11/AN11
                                              S12G128                                          31 PAD3/KWAD3/AN3
                         EXTAL/PE0   4                                                         30 PAD10/KWAD10/AN10
                                            48-Pin LQFP                                        29 PAD2/KWAD2/AN2
                                VSS  5                                                         28 PAD9/KWAD9/AN9
                                                                                               27 PAD1/KWAD1/AN1
                         XTAL/PE1    6                                                         26 PAD8/KWAD8/AN8
                                                                                               25 PAD0/KWAD0/AN0
                         TEST        7

   MISO1/PWM6/KWJ0/PJ0               8

   MOSI1/IOC6/KWJ1/PJ1               9

   SCK1/IOC7/KWJ2/PJ2 10

   SS1/PWM7/KWJ3/PJ3 11

                         BKGD 12

                                        PWM0/API_EXTCLK/ETRIG0/KWP0/PP0 13
                                           PWM1/ECLKX2/ETRIG1/KWP1/PP1 14
                                              PWM2/ETRIG2/KWP2/PP2 15
                                                  PWM3/ETRIG3/KWP3/PP3 16
                                                     PWM4/KWP4/PP4 17
                                                         PWM5/KWP5/PP5 18
                                                            IOC5/PT5 19
                                                               IOC4/PT4 20
                                                                   IOC3/PT3 21
                                                                      IOC2/PT2 22
                                                                          IRQ/IOC1/PT1 23
                                                                             XIRQ/IOC0/PT0 24

                         Figure 1-12. 48-Pin LQFP Pinout for S12G96 and S12G128

                         Table 1-17. 48-Pin LQFP Pinout for S12G96 and S12G128

                                             Function                                          Power   Internal Pull
                         <----lowest-----PRIORITY-----highest---->                             Supply    Resistor

Package Pin Pin           2nd         3rd    4th                     5th                        VDDX   CTRL                  Reset
                         Func.       Func.  Func                    Func                                                     State

1  RESET                   --          --     --                      --                                             PULLUP

                                MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                             75

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                 Table 1-17. 48-Pin LQFP Pinout for S12G96 and S12G128

                                     Function                      Power   Internal Pull
                 <----lowest-----PRIORITY-----highest---->         Supply    Resistor

Package Pin Pin     2nd          3rd    4th                   5th          CTRL           Reset
                   Func.        Func.  Func                 Func                          State

    2   VDDXR        --         --     --                      --    --              --       --
                     --                                        --    --              --       --
    3   VSSX      EXTAL         --     --                      --  VDDX      PUCR/PDPEE     Down
                     --                                        --    --              --       --
    4   PE01       XTAL         --     --                      --  VDDX      PUCR/PDPEE     Down
                     --                                        --  N.A.        RESET pin    Down
    5   VSS        KWJ0         --     --                      --  VDDX        PERJ/PPSJ     Up
                   KWJ1                                        --  VDDX        PERJ/PPSJ     Up
    6   PE11       KWJ2         --     --                      --  VDDX        PERJ/PPSJ     Up
                   KWJ3                                        --  VDDX        PERJ/PPSJ     Up
    7   TEST      MODC          --     --                      --  VDDX      PUCR/BKPUE      Up
                  KWP0                                      PWM0   VDDX       PERP/PPSP   Disabled
    8   PJ0       KWP1          PWM6   MISO1                PWM1   VDDX       PERP/PPSP   Disabled
                  KWP2                                         --  VDDX       PERP/PPSP   Disabled
    9   PJ1       KWP3          IOC6   MOSI1                   --  VDDX       PERP/PPSP   Disabled
                  KWP4                                         --  VDDX       PERP/PPSP   Disabled
    10  PJ2       KWP5          IOC7   SCK1                    --  VDDX       PERP/PPSP   Disabled
                   IOC5                                        --  VDDX        PERT/PPST  Disabled
    11  PJ3        IOC4         PWM7   SS1                     --  VDDX        PERT/PPST  Disabled
                   IOC3                                        --  VDDX        PERT/PPST  Disabled
    12  BKGD       IOC2         --     --                      --  VDDX        PERT/PPST  Disabled
                   IOC1                                        --  VDDX        PERT/PPST  Disabled
    13  PP0        IOC0         ETRIG0 API_EXTCLK              --  VDDX        PERT/PPST  Disabled
                 KWAD0                                         --  VDDA    PER1AD/PPS1AD  Disabled
    14  PP1      KWAD8          ETRIG1 ECLKX2                  --  VDDA    PER0AD/PPS0AD  Disabled
                 KWAD1                                         --  VDDA    PER1AD/PPS1AD  Disabled
    15  PP2      KWAD9          ETRIG2 PWM2                    --  VDDA    PER0AD/PPS0AD  Disabled
                 KWAD2                                         --  VDDA    PER1AD/PPS1AD  Disabled
    16  PP3      KWAD10         ETRIG3 PWM3                        VDDA    PER0AD/PPS0AD  Disabled

    17  PP4                     PWM4   --

    18  PP5                     PWM5   --

    19  PT5                     --     --

    20  PT4                     --     --

    21  PT3                     --     --

    22  PT2                     --     --

    23  PT1                     IRQ    --

    24  PT0                     XIRQ   --

    25  PAD0                    AN0    --

    26  PAD8                    AN8    --

    27  PAD1                    AN1    --

    28  PAD9                    AN9

    29  PAD2                    AN2    --

    30  PAD10                   AN10

                                MC9S12G Family Reference Manual, Rev.1.01

76                                                                         Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                  Device Overview MC9S12G-Family

                         Table 1-17. 48-Pin LQFP Pinout for S12G96 and S12G128

                                Function                                          Internal Pull
                                                                                    Resistor
                         <----lowest-----PRIORITY-----highest---->        Power

                          2nd    3rd       4th                       5th  Supply                                         Reset
                         Func.  Func.     Func                      Func                                                 State
Package Pin Pin                                                                   CTRL

31  PAD3                 KWAD3  AN3       --                        --    VDDA PER1AD/PPS1AD Disabled

32  PAD11 KWAD11 AN11                     --                        --    VDDA PER0AD/PPS0AD Disabled

33  PAD4                 KWAD4  AN4       --                        --    VDDA PER1AD/PPS1AD Disabled

34  PAD5                 KWAD5  AN5       --                        --    VDDA PER1AD/PPS0AD Disabled

35  PAD6                 KWAD6  AN6       --                        --    VDDA PER1AD/PPS1AD Disabled

36  PAD7                 KWAD7  AN7       --                        --    VDDA PER1AD/PPS1AD Disabled

37  VDDA                 VRH    --        --                        --    --      --                                     --

38  VSSA                 --     --        --                        --    --      --                                     --

39  PS0                  RXD0   --        --                        --    VDDX    PERS/PPSS                              Up

40  PS1                  TXD0   --        --                        --    VDDX    PERS/PPSS                              Up

41  PS2                  RXD1   --        --                        --    VDDX    PERS/PPSS                              Up

42  PS3                  TXD1   --        --                        --    VDDX    PERS/PPSS                              Up

43  PS4                  MISO0  --        --                        --    VDDX    PERS/PPSS                              Up

44  PS5                  MOSI0  --        --                        --    VDDX    PERS/PPSS                              Up

45  PS6                  SCK0   --        --                        --    VDDX    PERS/PPSS                              Up

46  PS7 API_EXTCLK ECLK                   SS0                       --    VDDX    PERS/PPSS                              Up

47  PM0                  RXD2   RXCAN     --                        --    VDDX    PERM/PPSM      Disabled

48  PM1                  TXD2   TXCAN     --                        --    VDDX    PERM/PPSM      Disabled

1 The regular I/O characteristics (see Section A.2, "I/O Characteristics") apply if the EXTAL/XTAL function is disabled

                                MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                         77

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

1.8.4.2 Pinout 64-Pin LQFP

                             64 PJ7/KWJ7/SS2
                                63 PM3/TXD2
                                   62 PM2/RXD2
                                       61 PM1/TXCAN
                                          60 PM0/RXCAN
                                              59 PS7/API_EXTCLK/ECLK/SS0
                                                 58 PS6/SCK0
                                                    57 PS5/MOSI0
                                                        56 PS4/MISO0
                                                           55 PS3/TXD1
                                                               54 PS2/RXD1
                                                                  53 PS1/TXD0
                                                                     52 PS0/RXD0
                                                                         51 VSSA
                                                                            50 VDDA
                                                                                49 VRH

     SCK2/KWJ6/PJ6 1               S12G96                                                         48 PAD15/KWAD15
    MOSI2/KWJ5/PJ5 2              S12G128                                                         47 PAD7/KWAD7/AN7
    MISO2/KWJ4/PJ4 3                                                                              46 PAD14/KWAD14
                                64-Pin LQFP                                                       45 PAD6/KWAD6/AN6
                  RESET 4                                                                         44 PAD13/KWAD13
                    VDDX 5                                                                        43 PAD5/KWAD5/AN5
                   VDDR 6                                                                         42 PAD12/KWAD12
                    VSSX 7                                                                        41 PAD4/KWAD4/AN4
                                                                                                  40 PAD11/KWAD11/AN11
            EXTAL/PE0 8                                                                           39 PAD3/KWAD3/AN3
                      VSS 9                                                                       38 PAD10/KWAD10/AN10
                                                                                                  37 PAD2/KWAD2/AN2
              XTAL/PE1 10                                                                         36 PAD9/KWAD9/AN9
                    TEST 11                                                                       35 PAD1/KWAD1/AN1
                                                                                                  34 PAD8/KWAD8/AN8
    MISO1/KWJ0/PJ0 12                                                                             33 PAD0/KWAD0/AN0
    MOSI1/KWJ1/PJ1 13
     SCK1/KWJ2/PJ2 14

       SS1/KWJ3/PJ3 15
                   BKGD 16

                             PWM0/API_EXTCLK/ETRIG0/KWP0/PP0 17
                                PWM1/ECLKX2/ETRIG1/KWP1/PP1 18
                                   PWM2/ETRIG2/KWP2/PP2 19
                                       PWM3/ETRIG3/KWP3/PP3 20
                                          PWM4/KWP4/PP4 21
                                              PWM5/KWP5/PP5 22
                                                 PWM6/KWP6/PP6 23
                                                    PWM7/KWP7/PP7 24
                                                        IOC7/PT7 25
                                                           IOC6/PT6 26
                                                               IOC5/PT5 27
                                                                  IOC4/PT4 28
                                                                     IOC3/PT3 29
                                                                         IOC2/PT2 30
                                                                            IRQ/IOC1/PT1 31
                                                                                XIRQ/IOC0/PT0 32

    Figure 1-13. 64-Pin LQFP Pinout for S12G96 and S12G128

                             MC9S12G Family Reference Manual, Rev.1.01

78                                                                                                Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                  Device Overview MC9S12G-Family

                         Table 1-18. 64-Pin LQFP Pinout for S12G96 and S12G128

                                             Function                     Power   Internal Pull
                         <----lowest-----PRIORITY-----highest---->        Supply    Resistor

Package Pin  Pin          2nd    3rd    4th                          5th          CTRL           Reset
                         Func.  Func.  Func                         Func                         State

1            PJ6         KWJ6   SCK2   --                           --    VDDX    PERJ/PPSJ      Up

2            PJ5         KWJ5   MOSI2  --                           --    VDDX    PERJ/PPSJ      Up

3            PJ4         KWJ4   MISO2  --                           --    VDDX    PERJ/PPSJ      Up

4            RESET       --     --     --                           --    VDDX        PULLUP

5            VDDX        --     --     --                           --    --      --             --

6            VDDR        --     --     --                           --    --      --             --

7            VSSX        --     --     --                           --    --      --             --

8            PE01        EXTAL  --     --                           --    VDDX    PUCR/PDPEE     Down

9            VSS         --     --     --                           --    --      --             --

10           PE11        XTAL   --     --                           --    VDDX    PUCR/PDPEE     Down

11           TEST        --     --     --                           --    N.A.    RESET pin      Down

12           PJ0         KWJ0   MISO1  --                           --    VDDX    PERJ/PPSJ      Up

13           PJ1         KWJ1   MOSI1  --                           --    VDDX    PERJ/PPSJ      Up

14           PJ2         KWJ2   SCK1   --                           --    VDDX    PERJ/PPSJ      Up

15           PJ3         KWJ3   SS1    --                           --    VDDX    PERJ/PPSJ      Up

16           BKGD        MODC   --     --                           --    VDDX    PUCR/BKPUE     Up

17           PP0         KWP0   ETRIG0 API_EXTCLK PWM0 VDDX                       PERP/PPSP      Disabled

18           PP1         KWP1   ETRIG1 ECLKX2                       PWM1 VDDX     PERP/PPSP      Disabled

19           PP2         KWP2 ETRIG2 PWM2                           --    VDDX    PERP/PPSP      Disabled

20           PP3         KWP3 ETRIG3 PWM3                           --    VDDX    PERP/PPSP      Disabled

21           PP4         KWP4   PWM4   --                           --    VDDX    PERP/PPSP      Disabled

22           PP5         KWP5   PWM5   --                           --    VDDX    PERP/PPSP      Disabled

23           PP6         KWP6   PWM6   --                           --    VDDX    PERP/PPSP      Disabled

24           PP7         KWP7   PWM7   --                           --    VDDX    PERP/PPSP      Disabled

25           PT7         IOC7   --     --                           --    VDDX    PERT/PPST      Disabled

26           PT6         IOC6   --     --                           --    VDDX    PERT/PPST      Disabled

27           PT5         IOC5   --     --                           --    VDDX    PERT/PPST      Disabled

                                MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 79

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                 Table 1-18. 64-Pin LQFP Pinout for S12G96 and S12G128

                                     Function                     Power    Internal Pull
                 <----lowest-----PRIORITY-----highest---->        Supply     Resistor

Package Pin Pin     2nd          3rd    4th                  5th           CTRL           Reset
                   Func.        Func.  Func                 Func                          State
                   IOC4
    28  PT4        IOC3           --     --                   --  VDDX         PERT/PPST  Disabled
                   IOC2           --     --                   --  VDDX         PERT/PPST  Disabled
    29  PT3        IOC1           --     --                   --  VDDX         PERT/PPST  Disabled
                   IOC0          IRQ     --                   --  VDDX         PERT/PPST  Disabled
    30  PT2      KWAD0          XIRQ     --                   --  VDDX         PERT/PPST  Disabled
                 KWAD8           AN0     --                   --  VDDA     PER1AD/PPS1AD  Disabled
    31  PT1      KWAD1           AN8     --                   --  VDDA     PER0AD/PPS0AD  Disabled
                 KWAD9           AN1     --                   --  VDDA     PER1AD/PPS1AD  Disabled
    32  PT0      KWAD2           AN9     --                   --  VDDA     PER0ADPPS0AD   Disabled
                 KWAD10          AN2     --                   --  VDDA     PER1AD/PPS1AD  Disabled
    33  PAD0     KWAD3          AN10     --                   --  VDDA     PER0AD/PPS0AD  Disabled
                 KWAD11          AN3     --                   --  VDDA     PER1AD/PPS1AD  Disabled
    34  PAD8     KWAD4          AN11     --                   --  VDDA     PER0AD/PPS0AD  Disabled
                 KWAD12          AN4     --                   --  VDDA     PER1AD/PPS1AD  Disabled
    35  PAD1     KWAD5                   --                   --  VDDA     PER0AD/PPS0AD  Disabled
                 KWAD13          AN5     --                   --  VDDA     PER1AD/PPS1AD  Disabled
    36  PAD9     KWAD6                   --                   --  VDDA     PER0AD/PPS0AD  Disabled
                 KWAD14          AN6     --                   --  VDDA     PER1AD/PPS1AD  Disabled
    37  PAD2     KWAD7                   --                   --  VDDA     PER0AD/PPS0AD  Disabled
                 KWAD15          AN7     --                   --  VDDA     PER1AD/PPS1AD  Disabled
    38  PAD10                            --                   --  VDDA     PER0AD/PPS0AD  Disabled
                     --           --     --                   --
    39  PAD3         --           --     --                   --    --               --       --
                     --           --     --                   --    --               --       --
    40  PAD11      RXD0           --     --                   --    --               --       --
                   TXD0           --     --                   --  VDDX        PERS/PPSS      Up
    41  PAD4       RXD1           --     --                   --  VDDX        PERS/PPSS      Up
                   TXD1           --     --                   --  VDDX        PERS/PPSS      Up
    42  PAD12     MISO0           --     --                   --  VDDX        PERS/PPSS      Up
                                                                  VDDX        PERS/PPSS      Up
    43  PAD5

    44  PAD13

    45  PAD6

    46  PAD14

    47  PAD7

    48  PAD15

    49  VRH

    50  VDDA

    51  VSSA

    52  PS0

    53  PS1

    54  PS2

    55  PS3

    56  PS4

                                MC9S12G Family Reference Manual, Rev.1.01

80                                                                         Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                  Device Overview MC9S12G-Family

                         Table 1-18. 64-Pin LQFP Pinout for S12G96 and S12G128

                                             Function                     Power   Internal Pull
                         <----lowest-----PRIORITY-----highest---->        Supply    Resistor

Package Pin  Pin          2nd    3rd    4th                          5th          CTRL           Reset
                         Func.  Func.  Func                         Func                         State

57           PS5         MOSI0  --     --                           --    VDDX    PERS/PPSS      Up

58           PS6         SCK0   --     --                           --    VDDX    PERS/PPSS      Up

59           PS7 API_EXTCLK ECLK       SS0                          --    VDDX    PERS/PPSS      Up

60           PM0         RXCAN  --     --                           --    VDDX    PERM/PPSM      Disabled

61           PM1         TXCAN  --     --                           --    VDDX    PERM/PPSM      Disabled

62           PM2         RXD2   --     --                           --    VDDX    PERM/PPSM      Disabled

63           PM3         TXD2   --     --                           --    VDDX    PERM/PPSM      Disabled

64           PJ7         KWJ7   SS2    --                           --    VDDX    PERJ/PPSJ      Up

1 The regular I/O characteristics (see Section A.2, "I/O Characteristics") apply if the EXTAL/XTAL function is disabled

                                MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                  81

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

1.8.4.3 Pinout 100-Pin LQFP

    SCK2/KWJ6/PJ6   100 PJ7/KWJ7/SS2
                       99 PM3/TXD2
                          98 PM2/RXD2
                              97 PD7
                                 96 PD6
                                     95 PD5
                                        94 PD4
                                           93 PM1/TXCAN
                                               92 PM0/RXCAN
                                                  91 VDDX2
                                                      90 VSSX2
                                                         89 PS7/API_EXTCLK/SS0
                                                            88 PS6/SCK0
                                                                87 PS5/MOSI0
                                                                   86 PS4/MISO0
                                                                       85 PS3/TXD1
                                                                          84 PS2/RXD1
                                                                             83 PS1/TXD0
                                                                                 82 PS0/RXD0
                                                                                    81 PD3
                                                                                        80 PD2
                                                                                           79 PD1
                                                                                              78 PD0
                                                                                                  77 VSSA
                                                                                                     76 VDDA
                    1                                                                                      75 VRH
                                                                                                           74 PC7
    MOSI2/KWJ5/PJ5  2                                                                                      73 PC6
                                                                                                           72 PC5
    MISO2/KWJ4/PJ4  3                                                                                      71 PC4
                                                                                                           70 PAD15/KWAD15/
    PA0             4                                                                                      69 PAD7/KWAD7/AN7
                                                                                                           68 PAD14/KWAD14
    PA1             5                                                                                      67 PAD6/KWAD6/AN6
                                                                                                           66 PAD13/KWAD13
    PA2             6                                                                                      65 PAD5/KWAD5/AN5
                                                                                                           64 PAD12/KWAD12
    PA3             7                                                                                      63 PAD4/KWAD4/AN4
                                                                                                           62 PAD11/KWAD11/AN11
    RESET           8                                                                                      61 PAD3/KWAD3/AN3
                                                                                                           60 PAD10/KWAD10/AN10
    VDDX1           9                                                                                      59 PAD2/KWAD2/AN2
                                                                                                           58 PAD9/KWAD9/AN9
    VDDR 10                         S12G96                                                                 57 PAD1/KWAD1/AN1
                                   S12G128                                                                 56 PAD8/KWAD8/AN8
    VSSX1 11                                                                                               55 PAD0/KWAD0/AN0
                                100-Pin LQFP                                                               54 PC3
    EXTAL/PE0 12                                                                                           53 PC2
                                                                                                           52 PC1
    VSS 13                                                                                                 51 PC0

    XTAL/PE1 14

    TEST 15

    PA4 16

    PA5 17

    PA6 18

    PA7 19

    MISO1/KWJ0/PJ0 20

    MOSI1/KWJ1/PJ1 21

    SCK1/KWJ2/PJ2 22

    SS1/KWJ3/PJ3 23

    BKGD 24

    ECLK/PB0 25     API_EXTCLK/PB1 26
                       ECLKX2/PB2 27
                          PB3 28

                              PWM0/ETRIG0/KWP0/PP0 29
                                 PWM1/ETRIG1/KWP1/PP1 30
                                     PWM2/ETRIG2/KWP2/PP2 31
                                        PWM3/ETRIG3/KWP3/PP3 32

                                           PWM4/KWP4/PP4 33
                                               PWM5/KWP5/PP5 34
                                                  PWM6/KWP6/PP6 35
                                                      PWM7/KWP7/PP7 36

                                                         VDDX3 37
                                                            VSSX3 38
                                                                IOC7/PT7 39
                                                                   IOC6/PT6 40
                                                                       IOC5/PT5 41
                                                                          IOC4/PT4 42
                                                                             IOC3/PT3 43
                                                                                 IOC2/PT2 44
                                                                                    IOC1/PT1 45
                                                                                        IOC0/PT0 46
                                                                                           IRQ/PB4 47
                                                                                              XIRQ/PB5 48

                                                                                                  PB6 49
                                                                                                     PB7 50

    Figure 1-14. 100-Pin LQFP Pinout for S12G96 and S12G128

                       MC9S12G Family Reference Manual, Rev.1.01

82                                                                                                            Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                            Device Overview MC9S12G-Family

                         Table 1-19. 100-Pin LQFP Pinout for S12G96 and S12G128

                                             Function               Power        Internal Pull
                         <----lowest-----PRIORITY-----highest---->  Supply         Resistor

Package Pin    Pin           2nd       3rd   4th                     VDDX   CTRL                Reset
                            Func.    Func.  Func.                    VDDX                       State
        1      PJ6          KWJ6     SCK2                            VDDX
        2      PJ5          KWJ5     MOSI2    --                     VDDX   PERJ/PPSJ           Up
        3      PJ4          KWJ4     MISO2    --                     VDDX
        4      PA0                            --                     VDDX   PERJ/PPSJ           Up
        5      PA1             --       --    --                     VDDX
        6      PA2             --       --    --                     VDDX   PERJ/PPSJ           Up
        7      PA3             --       --    --
        8    RESET             --       --    --                       --   PUCR/PUPAE          Disabled
        9    VDDX1             --       --    --                       --
       10    VDDR              --       --    --                       --   PUCR/PUPAE          Disabled
       11    VSSX1             --       --    --                     VDDX
       12     PE01             --       --    --                       --   PUCR/PUPAE          Disabled
       13      VSS         EXTAL        --    --                     VDDX
       14     PE11             --       --    --                      N.A.  PUCR/PUPAE          Disabled
       15     TEST          XTAL        --    --                     VDDX
       16      PA4             --       --    --                     VDDX        PULLUP
       17      PA5             --       --    --                     VDDX
       18      PA6             --       --    --                     VDDX   --                  --
       19      PA7             --       --    --                     VDDX
       20      PJ0             --       --    --                     VDDX   --                  --
       21      PJ1          KWJ0     MISO1    --                     VDDX
       22      PJ2          KWJ1     MOSI1    --                     VDDX   --                  --
       23      PJ3          KWJ2     SCK1     --                     VDDX
       24    BKGD           KWJ3      SS1     --                     VDDX   PUCR/PDPEE          Down
       25      PB0         MODC         --    --                     VDDX
       26      PB1          ECLK        --    --                     VDDX   --                  --
       27      PB2       API_EXTCLK     --    --
                          ECLKX2        --    --                            PUCR/PDPEE          Down

                                                                            RESET pin           Down

                                                                            PUCR/PUPAE          Disabled

                                                                            PUCR/PUPAE          Disabled

                                                                            PUCR/PUPAE          Disabled

                                                                            PUCR/PUPAE          Disabled

                                                                            PERJ/PPSJ           Up

                                                                            PERJ/PPSJ           Up

                                                                            PERJ/PPSJ           Up

                                                                            PERJ/PPSJ           Up

                                                                            PUCR/BKPUE          Up

                                                                            PUCR/PUPBE          Disabled

                                                                            PUCR/PUPBE          Disabled

                                                                            PUCR/PUPBE          Disabled

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 83

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                 Table 1-19. 100-Pin LQFP Pinout for S12G96 and S12G128

                                     Function               Power          Internal Pull
                 <----lowest-----PRIORITY-----highest---->  Supply           Resistor

    Package Pin    Pin            2nd      3rd    4th                      CTRL           Reset
                                 Func.   Func.  Func.                                     State
           28      PB3
           29      PP0             --      --      --       VDDX             PUCR/PUPBE   Disabled
           30      PP1           KWP0   ETRIG0  PWM0        VDDX              PERP/PPSP   Disabled
           31      PP2           KWP1   ETRIG1  PWM1        VDDX              PERP/PPSP   Disabled
           32      PP3           KWP2   ETRIG2  PWM2        VDDX              PERP/PPSP   Disabled
           33      PP4           KWP3   ETRIG3  PWM3        VDDX              PERP/PPSP   Disabled
           34      PP5           KWP4   PWM4                VDDX              PERP/PPSP   Disabled
           35      PP6           KWP5   PWM5       --       VDDX              PERP/PPSP   Disabled
           36      PP7           KWP6   PWM6       --       VDDX              PERP/PPSP   Disabled
           37    VDDX3           KWP7   PWM7       --       VDDX              PERP/PPSP   Disabled
           38    VSSX3                             --
           39      PT7             --      --      --         --                     --       --
           40      PT6             --      --      --         --                     --       --
           41      PT5           IOC7      --      --       VDDX               PERT/PPST  Disabled
           42      PT4           IOC6      --      --       VDDX               PERT/PPST  Disabled
           43      PT3           IOC5      --      --       VDDX               PERT/PPST  Disabled
           44      PT2           IOC4      --      --       VDDX               PERT/PPST  Disabled
           45      PT1           IOC3      --      --       VDDX               PERT/PPST  Disabled
           46      PT0           IOC2      --      --       VDDX               PERT/PPST  Disabled
           47      PB4           IOC1      --      --       VDDX               PERT/PPST  Disabled
           48      PB5           IOC0      --      --       VDDX               PERT/PPST  Disabled
           49      PB6            IRQ      --      --       VDDX             PUCR/PUPBE   Disabled
           50      PB7           XIRQ      --      --       VDDX             PUCR/PUPBE   Disabled
           51      PC0             --      --      --       VDDX             PUCR/PUPBE   Disabled
           52      PC1             --      --      --       VDDX             PUCR/PUPBE   Disabled
           53      PC2             --      --      --       VDDA             PUCR/PUPCE   Disabled
           54      PC3             --      --      --       VDDA             PUCR/PUPCE   Disabled
           55     PAD0             --      --      --       VDDA             PUCR/PUPCE   Disabled
           56     PAD8             --      --      --       VDDA             PUCR/PUPCE   Disabled
                                KWAD0     AN0      --       VDDA           PER1AD/PPS1AD  Disabled
                                KWAD8     AN8      --       VDDA           PER0AD/PPS0AD  Disabled

                                MC9S12G Family Reference Manual, Rev.1.01

84                                                                         Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                            Device Overview MC9S12G-Family

                         Table 1-19. 100-Pin LQFP Pinout for S12G96 and S12G128

                                             Function               Power        Internal Pull
                         <----lowest-----PRIORITY-----highest---->  Supply         Resistor

Package Pin    Pin          2nd    3rd    4th                               CTRL                Reset
                           Func.  Func.  Func.                                                  State
       57    PAD1        KWAD1     AN1
       58    PAD9        KWAD9     AN9     --                       VDDA    PER1AD/PPS1AD       Disabled
       59    PAD2        KWAD2     AN2     --                       VDDA    PER0AD/PPS0AD       Disabled
       60    PAD10       KWAD10   AN10     --                       VDDA    PER1AD/PPS1AD       Disabled
       61    PAD3        KWAD3     AN3     --                       VDDA    PER0AD/PPS0AD       Disabled
       62    PAD11       KWAD11   AN11     --                       VDDA    PER1AD/PPS1AD       Disabled
       63    PAD4        KWAD4     AN4     --                       VDDA    PER0AD/PPS0AD       Disabled
       64    PAD12       KWAD12            --                       VDDA    PER1AD/PPS1AD       Disabled
       65    PAD5        KWAD5      --     --                       VDDA    PER0AD/PPS0AD       Disabled
       66    PAD13       KWAD13    AN5     --                       VDDA    PER1AD/PPS1AD       Disabled
       67    PAD6        KWAD6      --     --                       VDDA    PER0AD/PPS0AD       Disabled
       68    PAD14       KWAD14    AN6     --                       VDDA    PER1AD/PPS1AD       Disabled
       69    PAD7        KWAD7      --     --                       VDDA    PER0AD/PPS0AD       Disabled
       70    PAD15       KWAD15    AN7     --                       VDDA    PER1AD/PPS1AD       Disabled
       71     PC4                   --     --                       VDDA    PER0AD/PPS0AD       Disabled
       72     PC5            --     --     --                       VDDA                        Disabled
       73     PC6                   --     --                       VDDA      PUCR/PUPCE        Disabled
       74     PC7            --     --     --                       VDDA      PUCR/PUPCE        Disabled
       75     VRH            --     --     --                       VDDA      PUCR/PUPCE        Disabled
       76    VDDA            --     --     --                                 PUCR/PUPCE
       77    VSSA            --     --     --                         --                            --
       78     PD0            --     --     --                         --              --            --
       79     PD1            --     --     --                         --              --            --
       80     PD2            --     --     --                       VDDX              --        Disabled
       81     PD3          RXD0     --     --                       VDDX      PUCR/PUPDE        Disabled
       82     PS0          TXD0     --     --                       VDDX      PUCR/PUPDE        Disabled
       83     PS1          RXD1     --     --                       VDDX      PUCR/PUPDE        Disabled
       84     PS2          TXD1     --     --                       VDDX      PUCR/PUPDE           Up
       85     PS3                   --     --                       VDDX       PERS/PPSS           Up
                                    --     --                       VDDX       PERS/PPSS           Up
                                                                    VDDX       PERS/PPSS           Up
                                                                               PERS/PPSS

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 85

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                      Table 1-19. 100-Pin LQFP Pinout for S12G96 and S12G128

                                     Function                   Power         Internal Pull
                 <----lowest-----PRIORITY-----highest---->      Supply          Resistor

    Package Pin  Pin             2nd         3rd    4th                    CTRL              Reset
                                Func.       Func.  Func.                                     State

    86           PS4            MISO0       --              --  VDDX       PERS/PPSS         Up

    87           PS5            MOSI0       --              --  VDDX       PERS/PPSS         Up

    88           PS6            SCK0        --              --  VDDX       PERS/PPSS         Up

    89           PS7            API_EXTCLK  SS0             --  VDDX       PERS/PPSS         Up

    90           VSSX2          --          --              --  --         --                --

    91           VDDX2          --          --              --  --         --                --

    92           PM0            RXCAN       --              --  VDDX       PERM/PPSM         Disabled

    93           PM1            TXCAN       --              --  VDDX       PERM/PPSM         Disabled

    94           PD4            --          --              --  VDDX       PUCR/PUPDE        Disabled

    95           PD5            --          --              --  VDDX       PUCR/PUPDE        Disabled

    96           PD6            --          --              --  VDDX       PUCR/PUPDE        Disabled

    97           PD7            --          --              --  VDDX       PUCR/PUPDE        Disabled

    98           PM2            RXD2        --              --  VDDX       PERM/PPSM         Disabled

    99           PM3            TXD2        --              --  VDDX       PERM/PPSM         Disabled

    100          PJ7            KWJ7        SS2             --  VDDX       PERJ/PPSJ         Up

    1 The regular I/O characteristics (see Section A.2, "I/O Characteristics") apply if the EXTAL/XTAL function is disabled

                                MC9S12G Family Reference Manual, Rev.1.01

86                                                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                                       Device Overview MC9S12G-Family

1.8.5 S12G192 and S12G240
1.8.5.1 Pinout 48-Pin LQFP

                                        48 PM1/TXD2/TXCAN
                                           47 PM0/RXD2/RXCAN
                                              46 PS7/API_EXTCLK/ECLK/SS0
                                                  45 PS6/SCK0
                                                     44 PS5/MOSI0
                                                         43 PS4/MISO0
                                                            42 PS3/TXD1
                                                               41 PS2/RXD1
                                                                   40 PS1/TXD0
                                                                      39 PS0/RXD0
                                                                          38 VSSA
                                                                             37 VDDA/VRH

                         RESET       1                                                         36 PAD7/KWAD7/AN7
                                                                                               35 PAD6/KWAD6/AN6
                         VDDXR       2                                                         34 PAD5/KWAD5/AN5
                                                                                               33 PAD4/KWAD4/AN4
                         VSSX        3        S12G192                                          32 PAD11/KWAD11/AN11
                                              S12G240                                          31 PAD3/KWAD3/AN3
                         EXTAL/PE0   4                                                         30 PAD10/KWAD10/AN10
                                            48-Pin LQFP                                        29 PAD2/KWAD2/AN2
                                VSS  5                                                         28 PAD9/KWAD9/AN9
                                                                                               27 PAD1/KWAD1/AN1
                         XTAL/PE1    6                                                         26 PAD8/KWAD8/AN8
                                                                                               25 PAD0/KWAD0/AN0
                         TEST        7

   MISO1/PWM6/KWJ0/PJ0               8

   MOSI1/IOC6/KWJ1/PJ1               9

   SCK1/IOC7/KWJ2/PJ2 10

   SS1/PWM7/KWJ3/PJ3 11

                         BKGD 12

                                        PWM0/API_EXTCLK/ETRIG0/KWP0/PP0 13
                                           PWM1/ECLKX2/ETRIG1/KWP1/PP1 14
                                              PWM2/ETRIG2/KWP2/PP2 15
                                                  PWM3/ETRIG3/KWP3/PP3 16
                                                     PWM4/KWP4/PP4 17
                                                         PWM5/KWP5/PP5 18
                                                            IOC5/PT5 19
                                                               IOC4/PT4 20
                                                                   IOC3/PT3 21
                                                                      IOC2/PT2 22
                                                                          IRQ/IOC1/PT1 23
                                                                             XIRQ/IOC0/PT0 24

                         Figure 1-15. 48-Pin LQFP Pinout for S12G192 and S12G240

                         Table 1-20. 48-Pin LQFP Pinout for S12G192 and S12G240

                                             Function                                          Power   Internal Pull
                         <----lowest-----PRIORITY-----highest---->                             Supply    Resistor

Package Pin Pin           2nd         3rd    4th                     5th                        VDDX   CTRL                  Reset
                         Func.       Func.  Func                    Func                                                     State

1  RESET                   --          --     --                      --                                             PULLUP

                                MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                             87

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                 Table 1-20. 48-Pin LQFP Pinout for S12G192 and S12G240

                                     Function                      Power   Internal Pull
                 <----lowest-----PRIORITY-----highest---->         Supply    Resistor

Package Pin Pin     2nd          3rd    4th                   5th          CTRL           Reset
                   Func.        Func.  Func                 Func                          State

    2   VDDXR        --         --     --                      --    --              --       --
                     --                                        --    --              --       --
    3   VSSX      EXTAL         --     --                      --  VDDX      PUCR/PDPEE     Down
                     --                                        --    --              --       --
    4   PE01       XTAL         --     --                      --  VDDX      PUCR/PDPEE     Down
                     --                                        --  N.A.        RESET pin    Down
    5   VSS        KWJ0         --     --                      --  VDDX        PERJ/PPSJ     Up
                   KWJ1                                        --  VDDX        PERJ/PPSJ     Up
    6   PE11       KWJ2         --     --                      --  VDDX        PERJ/PPSJ     Up
                   KWJ3                                        --  VDDX        PERJ/PPSJ     Up
    7   TEST      MODC          --     --                      --  VDDX      PUCR/BKPUE      Up
                  KWP0                                      PWM0   VDDX       PERP/PPSP   Disabled
    8   PJ0       KWP1          PWM6   MISO1                PWM1   VDDX       PERP/PPSP   Disabled
                  KWP2                                         --  VDDX       PERP/PPSP   Disabled
    9   PJ1       KWP3          IOC6   MOSI1                   --  VDDX       PERP/PPSP   Disabled
                  KWP4                                         --  VDDX       PERP/PPSP   Disabled
    10  PJ2       KWP5          IOC7   SCK1                    --  VDDX       PERP/PPSP   Disabled
                   IOC5                                        --  VDDX        PERT/PPST  Disabled
    11  PJ3        IOC4         PWM7   SS1                     --  VDDX        PERT/PPST  Disabled
                   IOC3                                        --  VDDX        PERT/PPST  Disabled
    12  BKGD       IOC2         --     --                      --  VDDX        PERT/PPST  Disabled
                   IOC1                                        --  VDDX        PERT/PPST  Disabled
    13  PP0        IOC0         ETRIG0 API_EXTCLK              --  VDDX        PERT/PPST  Disabled
                 KWAD0                                         --  VDDA    PER1AD/PPS1AD  Disabled
    14  PP1      KWAD8          ETRIG1 ECLKX2                  --  VDDA    PER0AD/PPS0AD  Disabled
                 KWAD1                                         --  VDDA    PER1AD/PPS1AD  Disabled
    15  PP2      KWAD9          ETRIG2 PWM2                    --  VDDA    PER0AD/PPS0AD  Disabled
                 KWAD2                                         --  VDDA    PER1AD/PPS1AD  Disabled
    16  PP3      KWAD10         ETRIG3 PWM3                    --  VDDA    PER0AD/PPS0AD  Disabled

    17  PP4                     PWM4   --

    18  PP5                     PWM5   --

    19  PT5                     --     --

    20  PT4                     --     --

    21  PT3                     --     --

    22  PT2                     --     --

    23  PT1                     IRQ    --

    24  PT0                     XIRQ   --

    25  PAD0                    AN0    --

    26  PAD8                    AN8    --

    27  PAD1                    AN1    --

    28  PAD9                    AN9    --

    29  PAD2                    AN2    --

    30  PAD10                   AN10   --

                                MC9S12G Family Reference Manual, Rev.1.01

88                                                                         Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                  Device Overview MC9S12G-Family

                         Table 1-20. 48-Pin LQFP Pinout for S12G192 and S12G240

                                Function                                          Internal Pull
                                                                                    Resistor
                         <----lowest-----PRIORITY-----highest---->        Power

                          2nd    3rd       4th                       5th  Supply                                         Reset
                         Func.  Func.     Func                      Func                                                 State
Package Pin Pin                                                                   CTRL

31  PAD3                 KWAD3  AN3       --                        --    VDDA PER1AD/PPS1AD Disabled

32  PAD11 KWAD11 AN11                     --                        --    VDDA PER0AD/PPS0AD Disabled

33  PAD4                 KWAD4  AN4       --                        --    VDDA PER1AD/PPS1AD Disabled

34  PAD5                 KWAD5  AN5       --                        --    VDDA PER1AD/PPS0AD Disabled

35  PAD6                 KWAD6  AN6       --                        --    VDDA PER1AD/PPS1AD Disabled

36  PAD7                 KWAD7  AN7       --                        --    VDDA PER1AD/PPS1AD Disabled

37  VDDA                 VRH    --        --                        --    --      --                                     --

38  VSSA                 --     --        --                        --    --      --                                     --

39  PS0                  RXD0   --        --                        --    VDDX    PERS/PPSS                              Up

40  PS1                  TXD0   --        --                        --    VDDX    PERS/PPSS                              Up

41  PS2                  RXD1   --        --                        --    VDDX    PERS/PPSS                              Up

42  PS3                  TXD1   --        --                        --    VDDX    PERS/PPSS                              Up

43  PS4                  MISO0  --        --                        --    VDDX    PERS/PPSS                              Up

44  PS5                  MOSI0  --        --                        --    VDDX    PERS/PPSS                              Up

45  PS6                  SCK0   --        --                        --    VDDX    PERS/PPSS                              Up

46  PS7 API_EXTCLK ECLK                   SS0                       --    VDDX    PERS/PPSS                              Up

47  PM0                  RXD2   RXCAN     --                        --    VDDX    PERM/PPSM      Disabled

48  PM1                  TXD2   TXCAN     --                        --    VDDX    PERM/PPSM      Disabled

1 The regular I/O characteristics (see Section A.2, "I/O Characteristics") apply if the EXTAL/XTAL function is disabled

                                MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                         89

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

1.8.5.2 Pinout 64-Pin LQFP

                             64 PJ7/KWJ7/SS2
                                63 PM3/TXD2
                                   62 PM2/RXD2
                                       61 PM1/TXCAN
                                          60 PM0/RXCAN
                                              59 PS7/API_EXTCLK/ECLK/SS0
                                                 58 PS6/SCK0
                                                    57 PS5/MOSI0
                                                        56 PS4/MISO0
                                                           55 PS3/TXD1
                                                               54 PS2/RXD1
                                                                  53 PS1/TXD0
                                                                     52 PS0/RXD0
                                                                         51 VSSA
                                                                            50 VDDA
                                                                                49 VRH

     SCK2/KWJ6/PJ6 1              S12G192                                                         48 PAD15/KWAD15/AN15
    MOSI2/KWJ5/PJ5 2              S12G240                                                         47 PAD7/KWAD7/AN7
    MISO2/KWJ4/PJ4 3                                                                              46 PAD14/KWAD14/AN14
                                64-Pin LQFP                                                       45 PAD6/KWAD6/AN6
                  RESET 4                                                                         44 PAD13/KWAD13/AN13
                    VDDX 5                                                                        43 PAD5/KWAD5/AN5
                   VDDR 6                                                                         42 PAD12/KWAD12/AN12
                    VSSX 7                                                                        41 PAD4/KWAD4/AN4
                                                                                                  40 PAD11/KWAD11/AN11
            EXTAL/PE0 8                                                                           39 PAD3/KWAD3/AN3
                      VSS 9                                                                       38 PAD10/KWAD10/AN10
                                                                                                  37 PAD2/KWAD2/AN2
              XTAL/PE1 10                                                                         36 PAD9/KWAD9/AN9
                    TEST 11                                                                       35 PAD1/KWAD1/AN1
                                                                                                  34 PAD8/KWAD8/AN8
    MISO1/KWJ0/PJ0 12                                                                             33 PAD0/KWAD0/AN0
    MOSI1/KWJ1/PJ1 13
     SCK1/KWJ2/PJ2 14

       SS1/KWJ3/PJ3 15
                   BKGD 16

                             PWM0/API_EXTCLK/ETRIG0/KWP0/PP0 17
                                PWM1/ECLKX2/ETRIG1/KWP1/PP1 18
                                   PWM2/ETRIG2/KWP2/PP2 19
                                       PWM3/ETRIG3/KWP3/PP3 20
                                          PWM4/KWP4/PP4 21
                                              PWM5/KWP5/PP5 22
                                                 PWM6/KWP6/PP6 23
                                                    PWM7/KWP7/PP7 24
                                                        IOC7/PT7 25
                                                           IOC6/PT6 26
                                                               IOC5/PT5 27
                                                                  IOC4/PT4 28
                                                                     IOC3/PT3 29
                                                                         IOC2/PT2 30
                                                                            IRQ/IOC1/PT1 31
                                                                                XIRQ/IOC0/PT0 32

    Figure 1-16. 64-Pin LQFP Pinout for S12G192 and S12G240

                             MC9S12G Family Reference Manual, Rev.1.01

90                                                                                                Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                  Device Overview MC9S12G-Family

                         Table 1-21. 64-Pin LQFP Pinout for S12G192 and S12G240

                                             Function                     Power   Internal Pull
                         <----lowest-----PRIORITY-----highest---->        Supply    Resistor

Package Pin  Pin          2nd    3rd    4th                          5th          CTRL           Reset
                         Func.  Func.  Func                         Func                         State

1            PJ6         KWJ6   SCK2   --                           --    VDDX    PERJ/PPSJ      Up

2            PJ5         KWJ5   MOSI2  --                           --    VDDX    PERJ/PPSJ      Up

3            PJ4         KWJ4   MISO2  --                           --    VDDX    PERJ/PPSJ      Up

4            RESET       --     --     --                           --    VDDX        PULLUP

5            VDDX        --     --     --                           --    --      --             --

6            VDDR        --     --     --                           --    --      --             --

7            VSSX        --     --     --                           --    --      --             --

8            PE01        EXTAL  --     --                           --    VDDX    PUCR/PDPEE     Down

9            VSS         --     --     --                           --    --      --             --

10           PE11        XTAL   --     --                           --    VDDX    PUCR/PDPEE     Down

11           TEST        --     --     --                           --    N.A.    RESET pin      Down

12           PJ0         KWJ0   MISO1  --                           --    VDDX    PERJ/PPSJ      Up

13           PJ1         KWJ1   MOSI1  --                           --    VDDX    PERJ/PPSJ      Up

14           PJ2         KWJ2   SCK1   --                           --    VDDX    PERJ/PPSJ      Up

15           PJ3         KWJ3   SS1    --                           --    VDDX    PERJ/PPSJ      Up

16           BKGD        MODC   --     --                           --    VDDX    PUCR/BKPUE     Up

17           PP0         KWP0   ETRIG0 API_EXTCLK PWM0 VDDX                       PERP/PPSP      Disabled

18           PP1         KWP1   ETRIG1 ECLKX2                       PWM1 VDDX     PERP/PPSP      Disabled

19           PP2         KWP2 ETRIG2 PWM2                           --    VDDX    PERP/PPSP      Disabled

20           PP3         KWP3 ETRIG3 PWM3                           --    VDDX    PERP/PPSP      Disabled

21           PP4         KWP4   PWM4   --                           --    VDDX    PERP/PPSP      Disabled

22           PP5         KWP5   PWM5   --                           --    VDDX    PERP/PPSP      Disabled

23           PP6         KWP6   PWM6   --                           --    VDDX    PERP/PPSP      Disabled

24           PP7         KWP7   PWM7   --                           --    VDDX    PERP/PPSP      Disabled

25           PT7         IOC7   --     --                           --    VDDX    PERT/PPST      Disabled

26           PT6         IOC6   --     --                           --    VDDX    PERT/PPST      Disabled

27           PT5         IOC5   --     --                           --    VDDX    PERT/PPST      Disabled

                                MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 91

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                 Table 1-21. 64-Pin LQFP Pinout for S12G192 and S12G240

                                     Function                     Power    Internal Pull
                 <----lowest-----PRIORITY-----highest---->        Supply     Resistor

Package Pin Pin     2nd          3rd    4th                  5th           CTRL           Reset
                   Func.        Func.  Func                 Func                          State
                   IOC4
    28  PT4        IOC3           --     --                   --  VDDX         PERT/PPST  Disabled
                   IOC2           --     --                   --  VDDX         PERT/PPST  Disabled
    29  PT3        IOC1           --     --                   --  VDDX         PERT/PPST  Disabled
                   IOC0          IRQ     --                   --  VDDX         PERT/PPST  Disabled
    30  PT2      KWAD0          XIRQ     --                   --  VDDX         PERT/PPST  Disabled
                 KWAD8           AN0     --                   --  VDDA     PER1AD/PPS1AD  Disabled
    31  PT1      KWAD1           AN8     --                   --  VDDA     PER0AD/PPS0AD  Disabled
                 KWAD9           AN1     --                   --  VDDA     PER1AD/PPS1AD  Disabled
    32  PT0      KWAD2           AN9     --                   --  VDDA     PER0ADPPS0AD   Disabled
                 KWAD10          AN2     --                   --  VDDA     PER1AD/PPS1AD  Disabled
    33  PAD0     KWAD3          AN10     --                   --  VDDA     PER0AD/PPS0AD  Disabled
                 KWAD11          AN3     --                   --  VDDA     PER1AD/PPS1AD  Disabled
    34  PAD8     KWAD4          AN11     --                   --  VDDA     PER0AD/PPS0AD  Disabled
                 KWAD12          AN4     --                   --  VDDA     PER1AD/PPS1AD  Disabled
    35  PAD1     KWAD5          AN12     --                   --  VDDA     PER0AD/PPS0AD  Disabled
                 KWAD13          AN5     --                   --  VDDA     PER1AD/PPS1AD  Disabled
    36  PAD9     KWAD6          AN13     --                   --  VDDA     PER0AD/PPS0AD  Disabled
                 KWAD14          AN6     --                   --  VDDA     PER1AD/PPS1AD  Disabled
    37  PAD2     KWAD7          AN14     --                   --  VDDA     PER0AD/PPS0AD  Disabled
                 KWAD15          AN7     --                   --  VDDA     PER1AD/PPS1AD  Disabled
    38  PAD10                   AN15     --                   --  VDDA     PER0AD/PPS0AD  Disabled
                     --           --     --                   --
    39  PAD3         --           --     --                   --    --               --       --
                     --           --     --                   --    --               --       --
    40  PAD11      RXD0           --     --                   --    --               --       --
                   TXD0           --     --                   --  VDDX        PERS/PPSS      Up
    41  PAD4       RXD1           --     --                   --  VDDX        PERS/PPSS      Up
                   TXD1           --     --                   --  VDDX        PERS/PPSS      Up
    42  PAD12     MISO0           --     --                   --  VDDX        PERS/PPSS      Up
                                                                  VDDX        PERS/PPSS      Up
    43  PAD5

    44  PAD13

    45  PAD6

    46  PAD14

    47  PAD7

    48  PAD15

    49  VRH

    50  VDDA

    51  VSSA

    52  PS0

    53  PS1

    54  PS2

    55  PS3

    56  PS4

                                MC9S12G Family Reference Manual, Rev.1.01

92                                                                         Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                  Device Overview MC9S12G-Family

                         Table 1-21. 64-Pin LQFP Pinout for S12G192 and S12G240

                                             Function                     Power   Internal Pull
                         <----lowest-----PRIORITY-----highest---->        Supply    Resistor

Package Pin  Pin          2nd    3rd    4th                          5th          CTRL           Reset
                         Func.  Func.  Func                         Func                         State

57           PS5         MOSI0  --     --                           --    VDDX    PERS/PPSS      Up

58           PS6         SCK0   --     --                           --    VDDX    PERS/PPSS      Up

59           PS7 API_EXTCLK ECLK       SS0                          --    VDDX    PERS/PPSS      Up

60           PM0         RXCAN  --     --                           --    VDDX    PERM/PPSM      Disabled

61           PM1         TXCAN  --     --                           --    VDDX    PERM/PPSM      Disabled

62           PM2         RXD2   --     --                           --    VDDX    PERM/PPSM      Disabled

63           PM3         TXD2   --     --                           --    VDDX    PERM/PPSM      Disabled

64           PJ7         KWJ7   SS2    --                           --    VDDX    PERJ/PPSJ      Up

1 The regular I/O characteristics (see Section A.2, "I/O Characteristics") apply if the EXTAL/XTAL function is disabled

                                MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                  93

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

1.8.5.3 Pinout 100-Pin LQFP

    SCK2/KWJ6/PJ6   100 PJ7/KWJ7/SS2
                       99 PM3/TXD2
                          98 PM2/RXD2
                              97 PD7
                                 96 PD6
                                     95 PD5
                                        94 PD4
                                           93 PM1/TXCAN
                                               92 PM0/RXCAN
                                                  91 VDDX2
                                                      90 VSSX2
                                                         89 PS7/API_EXTCLK/SS0
                                                            88 PS6/SCK0
                                                                87 PS5/MOSI0
                                                                   86 PS4/MISO0
                                                                       85 PS3/TXD1
                                                                          84 PS2/RXD1
                                                                             83 PS1/TXD0
                                                                                 82 PS0/RXD0
                                                                                    81 PD3
                                                                                        80 PD2
                                                                                           79 PD1
                                                                                              78 PD0
                                                                                                  77 VSSA
                                                                                                     76 VDDA
                    1                                                                                      75 VRH
                                                                                                           74 PC7
    MOSI2/KWJ5/PJ5  2                                                                                      73 PC6
                                                                                                           72 PC5
    MISO2/KWJ4/PJ4  3                                                                                      71 PC4
                                                                                                           70 PAD15/KWAD15/AN15
    PA0             4                                                                                      69 PAD7/KWAD7/AN7
                                                                                                           68 PAD14/KWAD14/AN14
    PA1             5                                                                                      67 PAD6/KWAD6/AN6
                                                                                                           66 PAD13/KWAD13/AN13
    PA2             6                                                                                      65 PAD5/KWAD5/AN5
                                                                                                           64 PAD12/KWAD12/AN12
    PA3             7                                                                                      63 PAD4/KWAD4/AN4
                                                                                                           62 PAD11/KWAD11/AN11
    RESET           8                                                                                      61 PAD3/KWAD3/AN3
                                                                                                           60 PAD10/KWAD10/AN10
    VDDX1           9                                                                                      59 PAD2/KWAD2/AN2
                                                                                                           58 PAD9/KWAD9/AN9
    VDDR 10                        S12G192                                                                 57 PAD1/KWAD1/AN1
                                   S12G240                                                                 56 PAD8/KWAD8/AN8
    VSSX1 11                                                                                               55 PAD0/KWAD0/AN0
                                100-Pin LQFP                                                               54 PC3
    EXTAL/PE0 12                                                                                           53 PC2
                                                                                                           52 PC1
    VSS 13                                                                                                 51 PC0

    XTAL/PE1 14

    TEST 15

    PA4 16

    PA5 17

    PA6 18

    PA7 19

    MISO1/KWJ0/PJ0 20

    MOSI1/KWJ1/PJ1 21

    SCK1/KWJ2/PJ2 22

    SS1/KWJ3/PJ3 23

    BKGD 24

    ECLK/PB0 25     API_EXTCLK/PB1 26
                       ECLKX2/PB2 27
                          PB3 28

                              PWM0/ETRIG0/KWP0/PP0 29
                                 PWM1/ETRIG1/KWP1/PP1 30
                                     PWM2/ETRIG2/KWP2/PP2 31
                                        PWM3/ETRIG3/KWP3/PP3 32

                                           PWM4/KWP4/PP4 33
                                               PWM5/KWP5/PP5 34
                                                  PWM6/KWP6/PP6 35
                                                      PWM7/KWP7/PP7 36

                                                         VDDX3 37
                                                            VSSX3 38
                                                                IOC7/PT7 39
                                                                   IOC6/PT6 40
                                                                       IOC5/PT5 41
                                                                          IOC4/PT4 42
                                                                             IOC3/PT3 43
                                                                                 IOC2/PT2 44
                                                                                    IOC1/PT1 45
                                                                                        IOC0/PT0 46
                                                                                           IRQ/PB4 47
                                                                                              XIRQ/PB5 48

                                                                                                  PB6 49
                                                                                                     PB7 50

    Figure 1-17. 100-Pin LQFP Pinout for S12G192 and S12G240

                       MC9S12G Family Reference Manual, Rev.1.01

94                                                                                                            Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                            Device Overview MC9S12G-Family

                         Table 1-22. 100-Pin LQFP Pinout for S12G192 and S12G240

                                             Function               Power         Internal Pull
                         <----lowest-----PRIORITY-----highest---->  Supply          Resistor

Package Pin    Pin           2nd       3rd   4th                     VDDX   CTRL                 Reset
                            Func.    Func.  Func.                    VDDX                        State
        1      PJ6          KWJ6     SCK2                            VDDX
        2      PJ5          KWJ5     MOSI2    --                     VDDX   PERJ/PPSJ            Up
        3      PJ4          KWJ4     MISO2    --                     VDDX
        4      PA0                            --                     VDDX   PERJ/PPSJ            Up
        5      PA1             --       --    --                     VDDX
        6      PA2             --       --    --                     VDDX   PERJ/PPSJ            Up
        7      PA3             --       --    --
        8    RESET             --       --    --                       --   PUCR/PUPAE           Disabled
        9    VDDX1             --       --    --                       --
       10    VDDR              --       --    --                       --   PUCR/PUPAE           Disabled
       11    VSSX1             --       --    --                     VDDX
       12     PE01             --       --    --                       --   PUCR/PUPAE           Disabled
       13      VSS         EXTAL        --    --                     VDDX
       14     PE11             --       --    --                      N.A.  PUCR/PUPAE           Disabled
       15     TEST          XTAL        --    --                     VDDX
       16      PA4             --       --    --                     VDDX         PULLUP
       17      PA5             --       --    --                     VDDX
       18      PA6             --       --    --                     VDDX   --                   --
       19      PA7             --       --    --                     VDDX
       20      PJ0             --       --    --                     VDDX   --                   --
       21      PJ1          KWJ0     MISO1    --                     VDDX
       22      PJ2          KWJ1     MOSI1    --                     VDDX   --                   --
       23      PJ3          KWJ2     SCK1     --                     VDDX
       24    BKGD           KWJ3      SS1     --                     VDDX   PUCR/PDPEE           Down
       25      PB0         MODC         --    --                     VDDX
       26      PB1          ECLK        --    --                     VDDX   --                   --
       27      PB2       API_EXTCLK     --    --
                          ECLKX2        --    --                            PUCR/PDPEE           Down

                                                                            RESET pin            Down

                                                                            PUCR/PUPAE           Disabled

                                                                            PUCR/PUPAE           Disabled

                                                                            PUCR/PUPAE           Disabled

                                                                            PUCR/PUPAE           Disabled

                                                                            PERJ/PPSJ            Up

                                                                            PERJ/PPSJ            Up

                                                                            PERJ/PPSJ            Up

                                                                            PERJ/PPSJ            Up

                                                                            PUCR/BKPUE           Up

                                                                            PUCR/PUPBE           Disabled

                                                                            PUCR/PUPBE           Disabled

                                                                            PUCR/PUPBE           Disabled

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 95

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                 Table 1-22. 100-Pin LQFP Pinout for S12G192 and S12G240

                                     Function               Power          Internal Pull
                 <----lowest-----PRIORITY-----highest---->  Supply           Resistor

    Package Pin    Pin            2nd      3rd    4th                      CTRL           Reset
                                 Func.   Func.  Func.                                     State
           28      PB3
           29      PP0             --      --      --       VDDX             PUCR/PUPBE   Disabled
           30      PP1           KWP0   ETRIG0  PWM0        VDDX              PERP/PPSP   Disabled
           31      PP2           KWP1   ETRIG1  PWM1        VDDX              PERP/PPSP   Disabled
           32      PP3           KWP2   ETRIG2  PWM2        VDDX              PERP/PPSP   Disabled
           33      PP4           KWP3   ETRIG3  PWM3        VDDX              PERP/PPSP   Disabled
           34      PP5           KWP4   PWM4                VDDX              PERP/PPSP   Disabled
           35      PP6           KWP5   PWM5       --       VDDX              PERP/PPSP   Disabled
           36      PP7           KWP6   PWM6       --       VDDX              PERP/PPSP   Disabled
           37    VDDX3           KWP7   PWM7       --       VDDX              PERP/PPSP   Disabled
           38    VSSX3                             --
           39      PT7             --      --      --         --                     --       --
           40      PT6             --      --      --         --                     --       --
           41      PT5           IOC7      --      --       VDDX               PERT/PPST  Disabled
           42      PT4           IOC6      --      --       VDDX               PERT/PPST  Disabled
           43      PT3           IOC5      --      --       VDDX               PERT/PPST  Disabled
           44      PT2           IOC4      --      --       VDDX               PERT/PPST  Disabled
           45      PT1           IOC3      --      --       VDDX               PERT/PPST  Disabled
           46      PT0           IOC2      --      --       VDDX               PERT/PPST  Disabled
           47      PB4           IOC1      --      --       VDDX               PERT/PPST  Disabled
           48      PB5           IOC0      --      --       VDDX               PERT/PPST  Disabled
           49      PB6            IRQ      --      --       VDDX             PUCR/PUPBE   Disabled
           50      PB7           XIRQ      --      --       VDDX             PUCR/PUPBE   Disabled
           51      PC0             --      --      --       VDDX             PUCR/PUPBE   Disabled
           52      PC1             --      --      --       VDDX             PUCR/PUPBE   Disabled
           53      PC2             --      --      --       VDDA             PUCR/PUPCE   Disabled
           54      PC3             --      --      --       VDDA             PUCR/PUPCE   Disabled
           55     PAD0             --      --      --       VDDA             PUCR/PUPCE   Disabled
           56     PAD8             --      --      --       VDDA             PUCR/PUPCE   Disabled
                                KWAD0     AN0      --       VDDA           PER1AD/PPS1AD  Disabled
                                KWAD8     AN8      --       VDDA           PER0AD/PPS0AD  Disabled

                                MC9S12G Family Reference Manual, Rev.1.01

96                                                                         Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                            Device Overview MC9S12G-Family

                         Table 1-22. 100-Pin LQFP Pinout for S12G192 and S12G240

                                             Function               Power         Internal Pull
                         <----lowest-----PRIORITY-----highest---->  Supply          Resistor

Package Pin    Pin          2nd    3rd    4th                               CTRL                 Reset
                           Func.  Func.  Func.                                                   State
       57    PAD1        KWAD1     AN1
       58    PAD9        KWAD9     AN9     --                       VDDA    PER1AD/PPS1AD        Disabled
       59    PAD2        KWAD2     AN2     --                       VDDA    PER0AD/PPS0AD        Disabled
       60    PAD10       KWAD10   AN10     --                       VDDA    PER1AD/PPS1AD        Disabled
       61    PAD3        KWAD3     AN3     --                       VDDA    PER0AD/PPS0AD        Disabled
       62    PAD11       KWAD11   AN11     --                       VDDA    PER1AD/PPS1AD        Disabled
       63    PAD4        KWAD4     AN4     --                       VDDA    PER0AD/PPS0AD        Disabled
       64    PAD12       KWAD12   AN12     --                       VDDA    PER1AD/PPS1AD        Disabled
       65    PAD5        KWAD5     AN5     --                       VDDA    PER0AD/PPS0AD        Disabled
       66    PAD13       KWAD13   AN13     --                       VDDA    PER1AD/PPS1AD        Disabled
       67    PAD6        KWAD6     AN6     --                       VDDA    PER0AD/PPS0AD        Disabled
       68    PAD14       KWAD14   AN14     --                       VDDA    PER1AD/PPS1AD        Disabled
       69    PAD7        KWAD7     AN7     --                       VDDA    PER0AD/PPS0AD        Disabled
       70    PAD15       KWAD15   AN15     --                       VDDA    PER1AD/PPS1AD        Disabled
       71     PC4                          --                       VDDA    PER0AD/PPS0AD        Disabled
       72     PC5            --     --     --                       VDDA                         Disabled
       73     PC6            --     --     --                       VDDA      PUCR/PUPCE         Disabled
       74     PC7            --     --     --                       VDDA      PUCR/PUPCE         Disabled
       75     VRH            --     --     --                       VDDA      PUCR/PUPCE         Disabled
       76    VDDA            --     --     --                                 PUCR/PUPCE
       77    VSSA            --     --     --                         --                             --
       78     PD0            --     --     --                         --              --             --
       79     PD1            --     --     --                         --              --             --
       80     PD2            --     --     --                       VDDX              --         Disabled
       81     PD3            --     --     --                       VDDX      PUCR/PUPDE         Disabled
       82     PS0            --     --     --                       VDDX      PUCR/PUPDE         Disabled
       83     PS1          RXD0     --     --                       VDDX      PUCR/PUPDE         Disabled
       84     PS2          TXD0     --     --                       VDDX      PUCR/PUPDE            Up
       85     PS3          RXD1     --     --                       VDDX       PERS/PPSS            Up
                           TXD1     --     --                       VDDX       PERS/PPSS            Up
                                                                    VDDX       PERS/PPSS            Up
                                                                               PERS/PPSS

                         MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                 97

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                 Table 1-22. 100-Pin LQFP Pinout for S12G192 and S12G240

                                     Function                   Power      Internal Pull
                 <----lowest-----PRIORITY-----highest---->      Supply       Resistor

    Package Pin  Pin             2nd         3rd    4th                    CTRL           Reset
                                Func.       Func.  Func.                                  State

    86           PS4            MISO0       --              --  VDDX       PERS/PPSS      Up

    87           PS5            MOSI0       --              --  VDDX       PERS/PPSS      Up

    88           PS6            SCK0        --              --  VDDX       PERS/PPSS      Up

    89           PS7            API_EXTCLK  SS0             --  VDDX       PERS/PPSS      Up

    90           VSSX2          --          --              --  --         --             --

    91           VDDX2          --          --              --  --         --             --

    92           PM0            RXCAN       --              --  VDDX       PERM/PPSM      Disabled

    93           PM1            TXCAN       --              --  VDDX       PERM/PPSM      Disabled

    94           PD4            --          --              --  VDDX       PUCR/PUPDE     Disabled

    95           PD5            --          --              --  VDDX       PUCR/PUPDE     Disabled

    96           PD6            --          --              --  VDDX       PUCR/PUPDE     Disabled

    97           PD7            --          --              --  VDDX       PUCR/PUPDE     Disabled

    98           PM2            RXD2        --              --  VDDX       PERM/PPSM      Disabled

    99           PM3            TXD2        --              --  VDDX       PERM/PPSM      Disabled

    100          PJ7            KWJ7        SS2             --  VDDX       PERJ/PPSJ      Up

    1 The regular I/O characteristics (see Section A.2, "I/O Characteristics") apply if the EXTAL/XTAL function is disabled

                                MC9S12G Family Reference Manual, Rev.1.01

98                                                                             Freescale Semiconductor

    This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                                       Device Overview MC9S12G-Family

1.8.6 S12GA192 and S12GA240
1.8.6.1 Pinout 48-Pin LQFP

                                        48 PM1/TXD2/TXCAN
                                           47 PM0/RXD2/RXCAN
                                              46 PS7/API_EXTCLK/ECLK/SS0
                                                  45 PS6/SCK0
                                                     44 PS5/MOSI0
                                                         43 PS4/MISO0
                                                            42 PS3/TXD1
                                                               41 PS2/RXD1
                                                                   40 PS1/TXD0
                                                                      39 PS0/RXD0
                                                                          38 VSSA
                                                                             37 VDDA/VRH

                         RESET       1                                                         36 PAD7/KWAD7/AN7
                                                                                               35 PAD6/KWAD6/AN6
                         VDDXR       2                                                         34 PAD5/KWAD5/AN5
                                                                                               33 PAD4/KWAD4/AN4
                         VSSX        3       S12GA192                                          32 PAD11/KWAD11/AN11/DACU0/AMP0
                                             S12GA240                                          31 PAD3/KWAD3/AN3
                         EXTAL/PE0   4                                                         30 PAD10/KWAD10/AN10/DACU1/AMP1
                                            48-Pin LQFP                                        29 PAD2/KWAD2/AN2
                                VSS  5                                                         28 PAD9/KWAD9/AN9
                                                                                               27 PAD1/KWAD1/AN1
                         XTAL/PE1    6                                                         26 PAD8/KWAD8/AN8
                                                                                               25 PAD0/KWAD0/AN0
                         TEST        7

   MISO1/PWM6/KWJ0/PJ0               8

   MOSI1/IOC6/KWJ1/PJ1               9

   SCK1/IOC7/KWJ2/PJ2 10

   SS1/PWM7/KWJ3/PJ3 11

                         BKGD 12

                                        PWM0/API_EXTCLK/ETRIG0/KWP0/PP0 13
                                           PWM1/ECLKX2/ETRIG1/KWP1/PP1 14
                                              PWM2/ETRIG2/KWP2/PP2 15
                                                  PWM3/ETRIG3/KWP3/PP3 16
                                                     PWM4/KWP4/PP4 17
                                                         PWM5/KWP5/PP5 18
                                                            IOC5/PT5 19
                                                               IOC4/PT4 20
                                                                   IOC3/PT3 21
                                                                      IOC2/PT2 22
                                                                          IRQ/IOC1/PT1 23
                                                                             XIRQ/IOC0/PT0 24

                         Figure 1-18. 48-Pin LQFP Pinout for S12GA192 and S12GA240

                         Table 1-23. 48-Pin LQFP Pinout for S12GA192 and S12GA240

                                             Function                                          Power   Internal Pull
                         <----lowest-----PRIORITY-----highest---->                             Supply    Resistor

Package Pin Pin           2nd         3rd    4th                     5th                        VDDX   CTRL           Reset
                         Func.       Func.  Func                    Func                                              State

1  RESET                   --          --     --                      --                               PULLUP

                                MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                         99

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

                 Table 1-23. 48-Pin LQFP Pinout for S12GA192 and S12GA240

                                     Function                      Power   Internal Pull
                 <----lowest-----PRIORITY-----highest---->         Supply    Resistor

Package Pin Pin     2nd          3rd    4th                   5th          CTRL           Reset
                   Func.        Func.  Func                 Func                          State

     2   VDDXR       --         --     --                      --    --              --       --
                     --                                        --    --              --       --
     3   VSSX     EXTAL         --     --                      --  VDDX      PUCR/PDPEE     Down
                     --                                        --    --              --       --
     4   PE01      XTAL         --     --                      --  VDDX      PUCR/PDPEE     Down
                     --                                        --  N.A.        RESET pin    Down
     5   VSS       KWJ0         --     --                      --  VDDX        PERJ/PPSJ     Up
                   KWJ1                                        --  VDDX        PERJ/PPSJ     Up
     6   PE11      KWJ2         --     --                      --  VDDX        PERJ/PPSJ     Up
                   KWJ3                                        --  VDDX        PERJ/PPSJ     Up
     7   TEST     MODC          --     --                      --  VDDX      PUCR/BKPUE      Up
                  KWP0                                      PWM0   VDDX       PERP/PPSP   Disabled
     8   PJ0      KWP1          PWM6   MISO1                PWM1   VDDX       PERP/PPSP   Disabled
                  KWP2                                         --  VDDX       PERP/PPSP   Disabled
     9   PJ1      KWP3          IOC6   MOSI1                   --  VDDX       PERP/PPSP   Disabled
                  KWP4                                         --  VDDX       PERP/PPSP   Disabled
     10  PJ2      KWP5          IOC7   SCK1                    --  VDDX       PERP/PPSP   Disabled
                   IOC5                                        --  VDDX        PERT/PPST  Disabled
     11  PJ3       IOC4         PWM7   SS1                     --  VDDX        PERT/PPST  Disabled
                   IOC3                                        --  VDDX        PERT/PPST  Disabled
     12  BKGD      IOC2         --     --                      --  VDDX        PERT/PPST  Disabled
                   IOC1                                        --  VDDX        PERT/PPST  Disabled
     13  PP0       IOC0         ETRIG0 API_EXTCLK              --  VDDX        PERT/PPST  Disabled
                 KWAD0                                         --  VDDA    PER1AD/PPS1AD  Disabled
     14  PP1     KWAD8          ETRIG1 ECLKX2                  --  VDDA    PER0AD/PPS0AD  Disabled
                 KWAD1                                         --  VDDA    PER1AD/PPS1AD  Disabled
     15  PP2     KWAD9          ETRIG2 PWM2                    --  VDDA    PER0AD/PPS0AD  Disabled
                 KWAD2                                         --  VDDA    PER1AD/PPS1AD  Disabled
     16  PP3     KWAD10         ETRIG3 PWM3                 AMP1   VDDA    PER0AD/PPS0AD  Disabled

     17  PP4                    PWM4   --

     18  PP5                    PWM5   --

     19  PT5                    --     --

     20  PT4                    --     --

     21  PT3                    --     --

     22  PT2                    --     --

     23  PT1                    IRQ    --

     24  PT0                    XIRQ   --

     25  PAD0                   AN0    --

     26  PAD8                   AN8    --

     27  PAD1                   AN1    --

     28  PAD9                   AN9

     29  PAD2                   AN2    --

     30  PAD10                  AN10   DACU1

                                MC9S12G Family Reference Manual, Rev.1.01

100                                                                        Freescale Semiconductor

     This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
                                                                                  Device Overview MC9S12G-Family

                         Table 1-23. 48-Pin LQFP Pinout for S12GA192 and S12GA240

                                Function                                           Internal Pull
                                                                                     Resistor
                         <----lowest-----PRIORITY-----highest---->        Power

                          2nd    3rd       4th                       5th  Supply                                         Reset
                         Func.  Func.     Func                      Func                                                 State
Package Pin Pin                                                                   CTRL

31  PAD3                 KWAD3  AN3       --                        --    VDDA PER1AD/PPS1AD Disabled

32  PAD11 KWAD11 AN11                     DACU0                     AMP0  VDDA PER0AD/PPS0AD Disabled

33  PAD4                 KWAD4  AN4       --                        --    VDDA PER1AD/PPS1AD Disabled

34  PAD5                 KWAD5  AN5       --                        --    VDDA PER1AD/PPS0AD Disabled

35  PAD6                 KWAD6  AN6       --                        --    VDDA PER1AD/PPS1AD Disabled

36  PAD7                 KWAD7  AN7       --                        --    VDDA PER1AD/PPS1AD Disabled

37  VDDA                 VRH    --        --                        --    --       --                                    --

38  VSSA                 --     --        --                        --    --       --                                    --

39  PS0                  RXD0   --        --                        --    VDDX    PERS/PPSS                              Up

40  PS1                  TXD0   --        --                        --    VDDX    PERS/PPSS                              Up

41  PS2                  RXD1   --        --                        --    VDDX    PERS/PPSS                              Up

42  PS3                  TXD1   --        --                        --    VDDX    PERS/PPSS                              Up

43  PS4                  MISO0  --        --                        --    VDDX    PERS/PPSS                              Up

44  PS5                  MOSI0  --        --                        --    VDDX    PERS/PPSS                              Up

45  PS6                  SCK0   --        --                        --    VDDX    PERS/PPSS                              Up

46  PS7 API_EXTCLK ECLK                   SS0                       --    VDDX    PERS/PPSS                              Up

47  PM0                  RXD2   RXCAN     --                        --    VDDX    PERM/PPSM       Disabled

48  PM1                  TXD2   TXCAN     --                        --    VDDX    PERM/PPSM       Disabled

1 The regular I/O characteristics (see Section A.2, "I/O Characteristics") apply if the EXTAL/XTAL function is disabled

                                MC9S12G Family Reference Manual, Rev.1.01

Freescale Semiconductor                                                                                                      101

This document is valid for the S12G96 and the S12G128 device. All information related to other devices is preliminary.
Device Overview MC9S12G-Family

1.8.6.2 Pinout 64-Pin LQFP

                              64 PJ7/KWJ7/SS2
                                 63 PM3/TXD2
                                    62 PM2/RXD2
                                        61 PM1/TXCAN
                                           60 PM0/RXCAN
                                               59 PS7/API_EXTCLK/ECLK/SS0
                                                  58 PS6/SCK0
                                                     57 PS5/MOSI0
                                                         56 PS4/MISO0
                                                            55 PS3/TXD1
                                                                54 PS2/RXD1
                                                                   53 PS1/TXD0
                                                                      52 PS0/RXD0
                                                                          51 VSSA
                                                                             50 VDDA
                                                                                 49 VRH

      SCK2/KWJ6/PJ6 1            S12GA192                                                          48 PAD15/KWAD15/AN15/DACU0
     MOSI2/KWJ5/PJ5 2            S12GA240                                                          47 PAD7/KWAD7/AN7
     MISO2/KWJ4/PJ4 3                                                                              46 PAD14/KWAD14/AN14/AMPP0
                                64-Pin LQFP                                                        45 PAD6/KWAD6/AN6
                   RESET 4                                                                         44 PAD13/KWAD13/AN13/AMPM0
                     VDDX 5                                                                        43 PAD5/KWAD5/AN5
                    VDDR 6                                                                         42 PAD12/KWAD12/AN12
                     VSSX 7                                                                        41 PAD4/KWAD4/AN4
                                                                                                   40 PAD11/KWAD11/AN11/AMP0
             EXTAL/PE0 8                                                                           39 PAD3/KWAD3/AN3
                       VSS 9                                                                       38 PAD10/KWAD10/AN10/DACU1/AMP1
                                                                                                   37 PAD2/KWAD2/AN2
               XTAL/PE1 10                                                                         36 PAD9/KWAD9/AN9
                     TEST 11                                                                       35 PAD1/KWAD1/AN1
                                                                                                   34 PAD8/KWAD8/AN8
     MISO1/KWJ0/PJ0 12                                                                             33 PAD0/KWAD0/AN0
     MOSI1/KWJ1/PJ1 13
      SCK1/KWJ2/PJ2 14

        SS1/KWJ3/PJ3 15
                    BKGD 16

                              PWM0/API_EXTCLK/ETRIG0/KWP0/PP0 17
                                 PWM1/ECLKX2/ETRIG1/KWP1/PP1 18
                                    PWM2/ETRIG2/KWP2/PP2 19
                                        PWM3/ETRIG3/KWP3/PP3 20
                                           PWM4/KWP4/PP4 21
                                               PWM5/KWP5/PP5 22
                                                  PWM6/KWP6/PP6 23
                                                     PWM7/KWP7/PP7 24
                                                         IOC7/PT7 25
                                                            IOC6/PT6 26
                                                                IOC5/PT5 27
                                                                   IOC4/PT4 28
                                                                      IOC3/PT3 29
                                                                          IOC2/PT2 30
                                                                             IRQ/IOC1/PT1 31
                                                                                 XIRQ/IOC0/PT0 32

     Figure 1-19. 64-Pin LQFP Pinout for S12GA192 and S12GA240