电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

MC74HC257

器件型号:MC74HC257
厂商名称:Motorola ( NXP )
厂商官网:https://www.nxp.com
下载文档

器件描述

Quad 2-input multiplexer 3-state

文档预览

MC74HC257器件文档内容

MOTOROLA

SEMICONDUCTOR TECHNICAL DATA

Quad 2-Input Data                                                                      MC74HC257
Selector/Multiplexer with
3-State Outputs                                                                 16                                N SUFFIX
                                                                                      1                    PLASTIC PACKAGE
HighPerformance SiliconGate CMOS
                                                                                                               CASE 64808
   The MC74HC257 is identical in pinout to the LS257. The device inputs are
compatible with standard CMOS outputs; with pullup resistors, they are                 16                      D SUFFIX
compatible with LSTTL outputs.                                                                 1           SOIC PACKAGE
                                                                                                           CASE 751B05
   This device selects a (4bit) nibble from either the A or B inputs as
determined by the Select input. The nibble is presented at the outputs in                ORDERING INFORMATION
noninverted form when the Output Enable pin is at a low level. A high level on
the Output Enable pin switches the outputs into the highimpedance state.                MC74HCXXXN            Plastic
                                                                                         MC74HCXXXD            SOIC
   The HC257 is similar in function to the HC157 which do not have 3state
outputs.                                                                                          PIN ASSIGNMENT

Output Drive Capability: 15 LSTTL Loads                                              SELECT 1            16 VCC
Outputs Directly Interface to CMOS, NMOS, and TTL                                          A0 2
Operating Voltage Range: 2 to 6 V                                                          B0 3          15  OUTPUT
Low Input Current: 1 A                                                                                      ENABLE
High Noise Immunity Characteristic of CMOS Devices
In Compliance with the Requirements Defined by JEDEC Standard                                            14 A3

    No. 7A
Chip Complexity: 108 FETs or 27 Equivalent Gates

                                                                                                  Y0 4     13 B3
                                                                                                  A1 5     12 Y3

                                  LOGIC DIAGRAM                                                   B1 6     11 A2
                                                                                                  Y1 7     10 B2

                       A0 2                                                              GND 8             9 Y2
                       A1 5
NIBBLE                 A2 11                                                                      FUNCTION TABLE
A INPUT                A3 14
                                                4 Y0                                            Inputs     Outputs
NIBBLE                 B0 3                                                                                Y0 Y3
B INPUT                B1 6                     7 Y1 NONINVERTING                        Output
                       B2 10                           NIBBLE                            Enable Select
                       B3 13                    9  Y2  OUTPUT

                                                12 Y3                                             H     X      Z

                                                                                                  L     L  A0 A3

                                                                                                  L     H  B0 B3

                       SELECT 1                                                          X = don't care
                       OUTPUT 15                                                         Z = high impedance
                       ENABLE                                                            A0 A3, B0 B3 = the levels of the
                                                                                         respective Nibble Inputs.

                                  PIN 16 = VCC
                                  PIN 8 = GND

10/95                                                          1                REV 6

Motorola, Inc. 1995
MC74HC257
MAXIMUM RATINGS*
Symbol
VCCParameter                         Value                  Unit                                                This device contains protection
Vin                                                                                                          circuitry to guard against damage
Vout                                                                                                         due to high static voltages or electric
Iin                                                                                                          fields. However, precautions must
Iout                                                                                                         be taken to avoid applications of any
ICC                                                                                                          voltage higher than maximum rated
PD                                                                                                           voltages to this highimpedance cir-
DC Supply Voltage (Referenced to GND)                      0.5 to + 7.0            V                                                cuit. For proper operation, Vin and

DC Input Voltage (Referenced to GND)                      1.5 to VCC + 1.5 V                                                        v v Vout should be constrained to the
DC Output Voltage (Referenced to GND)
DC Input Current, per Pin                                 0.5 to VCC + 0.5 V                                                        range GND (Vin or Vout) VCC.
                                                                                                                                        Unused inputs must always be
                                                             20                   mA
                                                                                                                                     tied to an appropriate logic voltage
DC Output Current, per Pin                                    35                   mA                                               level (e.g., either GND or VCC).
                                                                                                                                     Unused outputs must be left open.
DC Supply Current, VCC and GND Pins                           75                   mA

Power Dissipation in Still Air       Plastic DIP             750                    mW
Tstg Storage Temperature
                                     SOIC Package            500

TL Lead Temperature, 1 mm from Case for 10 Seconds          _C
                                                          65 to + 150

*Maximum Ratings are those values beyond which damage to the device may occur._C

          (Plastic DIP or SOIC Package)                      260

Functional operation should be restricted to the Recommended Operating Conditions.
Derating -- Plastic DIP: 10 mW/_C from 65_ to 125_C
                    SOIC Package: 7 mW/_C from 65_ to 125_C

For high frequency or heavy load considerations, see Chapter 2 of the Motorola HighSpeed CMOS Data Book (DL129/D).
RECOMMENDED OPERATING CONDITIONS
Symbol
VCC DC Supply Voltage (Referenced to GND)
          Parameter                                          Min Max Unit
Vin, Vout DC Input Voltage, Output Voltage (Referenced to GND) 0 VCC V
                                                             2.0 6.0 V
TA
tr, tf Input Rise and Fall Time
(Figure 1)
          Operating Temperature, All Package Types            55 + 125 _C

                                                    VCC = 2.0 V 0    1000 ns
                                                    VCC = 4.5 V 0    500
                                                    VCC = 6.0 V 0    400
DC ELECTRICAL CHARACTERISTICS (Voltages Referenced to GND)
Guaranteed Limit
Symbol
                                                                                    VCC   v v 55 to
                                                                                      V
                                                                                           25_C
VIH                                                                                                85_C
          Parameter                                 Test Conditions                                                                         125_C Unit

Voltage
          Minimum HighLevel Input   v Vout = 0.1 V or VCC 0.1 V                  2.0                                        1.5   1.5    1.5    V

                                     |Iout| 20 A                                   4.5                                        3.15  3.15   3.15
VIL
                                                                                    6.0                                        4.2   4.2    4.2

Voltage
          Maximum LowLevel Input    v Vout = 0.1 V or VCC 0.1 V                  2.0                                        0.3   0.3    0.3    V

                                     |Iout| 20 A
VOH              4.5                                        0.9   0.9    0.9

                                                                                    6.0                                        1.2   1.2    1.2

          Minimum HighLevel Output  v Vin = VIH or VIL                             2.0                                        1.9   1.9    1.9    V
          Voltage
                                     |Iout| 20 A
v Vin=VIHorVIL |Iout| 6.0mA4.5                              4.4   4.4    4.4
                                              v |Iout| 7.8 mA
                                                                                    6.0                                        5.9   5.9    5.9

VOL              4.5                                        3.98  3.84   3.70
                                                                                    6.0                                        5.48  5.34   5.20

          Maximum LowLevel Output   v Vin = VIH or VIL                             2.0                                        0.1   0.1    0.1    V
          Voltage
                                     |Iout| 20 A
v Vin = VIH or VIL |Iout| 6.0 mA                  4.5                                        0.1   0.1    0.1
v |Iout| 7.8mA
                                                                                    6.0                                        0.1   0.1    0.1

                                                                                    4.5                                        0.26  0.33   0.40
                                                                                    6.0                                        0.26  0.33   0.40
Iin
IOZ                                                      0.1                                       1.0   1.0  A
          Maximum Input Leakage Current Vin = VCC or GND                            6.0

Leakage Current                                          0.5                                       5.0   10   A
          Maximum ThreeState        Output in HighImpedance State                 6.0

ICC
                                     Vin = VIL or VIH
                                     Vout = VCC or GND
Current (per Package)
          Maximum Quiescent Supply   Vin = VCC or GND                               6.0                                        8     80     160    A
                                     Iout = 0 A
NOTE: Information on typical parametric values can be found in Chapter 2 of the Motorola HighSpeed CMOS Data Book (DL129/D).

MOTOROLA                                                  2                                                                          HighSpeed CMOS Logic Data

                                                                                                                                             DL129 -- Rev 6
AC ELECTRICAL CHARACTERISTICS (CL = 50 pF, Input tr = tf = 6 ns)
                                                                                                  MC74HC257

Symbol
tPLH,

       tPHL
                                                                                Guaranteed Limit

                                                                     VCC   v v 55 to
                                                                       V
                                                                            25_C
                                           Parameter                  2.0       85_C              125_C Unit
                                                                      4.5
     Maximum Propagation Delay, Nibble A or B to Output Y             6.0
        (Figures 1 and 4)
tPLH,2.0100  125               150                       ns
tPHL                                4.5
                                                                      6.0  20   25                30

                                                                      2.0  17   21                26
                                                                      4.5
     Maximum Propagation Delay, Select to Output Y                    6.0  100  125               150                       ns
        (Figures 2 and 4)
tPLZ,                               2.0  20   25                30
tPHZ                                4.5
                                                                      6.0  17   21                26

     Maximum Propagation Delay, Output Enable to Output Y             2.0  150  190               225                       ns
        (Figures 3 and 5)                                             4.5
tPZL,6.030   38                45
       tPZH
                                                                      --   26   33                38

tTLH,--
tTHL
     Maximum Propagation Delay, Output Enable to Output Y                  150  190               225                       ns
        (Figures 3 and 5)
                                                                           30   38                45

                                                                           26   33                38

     Maximum Output Transition Time, Any Output                            60   75                90                        ns
        (Figures 1 and 4)
Cin                                      12   15                18
Cout
NOTES:  10   13                15

     Maximum Input Capacitance                                             10   10                10                        pF

     Maximum ThreeState Output Capacitance                                15   15                15                        pF
     (Output in HighImpedance State)

1. For propagation delays with loads other than 50 pF, see Chapter 2 of the Motorola HighSpeed CMOS Data Book (DL129/D).

2. Information on typical parametric values can be found in Chapter 2 of the Motorola HighSpeed CMOS Data Book (DL129/D).

                                                                           Typical @ 25C, VCC = 5.0 V

CPD  Power Dissipation Capacitance (Per Package)*                               39                                          pF

* Used to determine the noload dynamic power consumption: PD = CPD VCC2f + ICC VCC. For load considerations, see Chapter 2 of the
Motorola HighSpeed CMOS Data Book (DL129/D).

                            PIN DESCRIPTIONS

INPUTS                                                               For the Output Enable input at a high level, the outputs are
                                                                     switched to the high impedance state.
A0, A1, A2, A3 (Pins 2, 5, 11, 14)
   Nibble A input. The data present on these pins is trans-          CONTROL INPUTS

ferred to the output when the Select input is at a low level and     Select (Pin 1)
the Output Enable input is at a low level. The data is pres-            Nibble select. This input determines the nibble to be trans-
ented to the outputs in noninverted form.
                                                                     ferred to the outputs. A low level on this input selects the A
B0, B1, B2, B3 (Pins 3, 6, 10, 13)                                   inputs and a high level selects the B inputs.
   Nibble B input. The logic data present on these pins is
                                                                     Output Enable (Pin 15)
transferred to the output when the Select input is at a high            Output Enable. A low level on this input allows the selected
level and the Output Enable input is at a low level. The data
is presented to the outputs in noninverted form.                     input data to be presented at the outputs. A high level on this
                                                                     input forces the outputs into the highimpedance state.
OUTPUTS

Y0, Y1, Y2, Y3 (Pins 4, 7, 9, 12)
   Nibble output. The selected nibble input is presented at

these outputs when the Output Enable input is at a low level.

HighSpeed CMOS Logic Data                                        3                                     MOTOROLA

DL129 -- Rev 6
MC74HC257

                                                             SWITCHING WAVEFORMS

                     tr          90%            tf                                  SELECT          VALID          VALID
NIBBLE INPUT                    50%                           VCC                         tPLH  50%                                      VCC
                               10%                            GND
        A OR B                                                                    OUTPUT Y           50%                                 GND
                                 90%                   tPHL                                                            tPHL
                   tPLH         50%
                               10%                       tTHL
     OUTPUT Y

                         tTLH

                               Figure 1.                                                                Figure 2.

                                        OUTPUT               50%                             VCC
                                        ENABLE                         tPZL tPLZ
                                                                                             GND
                                      OUTPUT Y                    50%
                                                                       tPZH tPHZ             HIGH
                                      OUTPUT Y                                               IMPEDANCE
                                                                  50%             10% VOL
                                                                                  90% VOH
                                                                                             HIGH
                                                                                             IMPEDANCE

                                                                   Figure 3.

                                              TEST POINT     TEST CIRCUITS                      TEST POINT
                                      OUTPUT
                                                                                     DEVICE     OUTPUT     1 k     CONNECT TO VCC WHEN
                                                        CL*                          UNDER                         TESTING tPLZ AND tPZL.
          DEVICE                                                                       TEST                CL*     CONNECT TO GND WHEN
          UNDER
           TEST                                                                                                    TESTING tPHZ AND tPZH.

          * Includes all probe and jig capacitance                                              * Includes all probe and jig capacitance
                             Figure 4.                                                                           Figure 5.

MOTOROLA                                                           4                                            HighSpeed CMOS Logic Data

                                                                                                                   DL129 -- Rev 6
                                       EXPANDED LOGIC DIAGRAM                        MC74HC257

                            A0 2                                4 Y0

                            B0 3                                7 Y1
                                                                           NIBBLE
                            A1 5                                           OUTPUT

                NIBBLE      B1 6                                9 Y2
                INPUTS      A2 11
                                                               12 Y3
                            B2 10

                            A3 14

                            B3 13

                            SELECT 1

                            OUTPUT 15
                            ENABLE

HighSpeed CMOS Logic Data             5                       MOTOROLA

DL129 -- Rev 6
MC74HC257

                                                        OUTLINE DIMENSIONS

              A              9                                         N SUFFIX                 NOTES:
                                                                PLASTIC PACKAGE                  1. DIMENSIONING AND TOLERANCING PER ANSI
                                      B                                                                Y14.5M, 1982.
16                                                                   CASE 64808                  2. CONTROLLING DIMENSION: INCH.
1                             8                                         ISSUE R                   3. DIMENSION L TO CENTER OF LEADS WHEN
                                                                                                       FORMED PARALLEL.
      H                                                                                           4. DIMENSION B DOES NOT INCLUDE MOLD FLASH.
               G                                                                                  5. ROUNDED CORNERS OPTIONAL.

                                                                                                    INCHES        MILLIMETERS

                  F                         C                                                    DIM MIN MAX MIN MAX

                                                                           L                     A 0.740 0.770 18.80 19.55

                              S                                                                  B 0.250 0.270 6.35 6.85

                                                                                                 C 0.145 0.175 3.69 4.44

                                                                                                 D 0.015 0.021 0.39 0.53

                                               T       SEATING                                  F 0.040 0.070 1.02 1.77
                                                       PLANE
                                                                                                 G     0.100 BSC      2.54 BSC

                                            K                                        M           H     0.050 BSC      1.27 BSC

                                                                 J                               J 0.008 0.015 0.21 0.38

                                                                                                 K 0.110 0.130 2.80 3.30

                  D 16 PL                                                                        L 0.295 0.305 7.50 7.74
                     0.25 (0.010) M T A M
                                                                                                 M  0 10        0 10

                                                                                                 S 0.020 0.040 0.51 1.01

                          A                                       D SUFFIX                      NOTES:
                                                       PLASTIC SOIC PACKAGE                      1. DIMENSIONING AND TOLERANCING PER ANSI
                                                                                                       Y14.5M, 1982.
          16                                                   CASE 751B05                       2. CONTROLLING DIMENSION: MILLIMETER.
                                                                    ISSUE J                       3. DIMENSIONS A AND B DO NOT INCLUDE
          1                                                                                            MOLD PROTRUSION.
                                         9                                                        4. MAXIMUM MOLD PROTRUSION 0.15 (0.006)
                                                                                                       PER SIDE.
                                               B P 8 PL                                          5. DIMENSION D DOES NOT INCLUDE DAMBAR
                                                                                                      PROTRUSION. ALLOWABLE DAMBAR
                                                                 0.25 (0.010) M B M                    PROTRUSION SHALL BE 0.127 (0.005) TOTAL
                                         8                                                             IN EXCESS OF THE D DIMENSION AT
                                                                                                       MAXIMUM MATERIAL CONDITION.
           G

                                                                                                       MILLIMETERS    INCHES

                                                                                                    DIM MIN MAX MIN MAX

                                           K                                                  F     A 9.80 10.00 0.386 0.393
                                                                                        J
                                                     C                     R X 45                  B 3.80 4.00 0.150 0.157

                                                                     M                              C 1.35 1.75 0.054 0.068
                  D 16 PL
                                                                                                    D 0.35 0.49 0.014 0.019
                        0.25 (0.010) M T B S A S
                                                                                                    F 0.40 1.25 0.016 0.049

   T                                                                                               G       1.27 BSC  0.050 BSC
SEATING
                                                                                                    J 0.19 0.25 0.008 0.009
  PLANE
                                                                                                    K 0.10 0.25 0.004 0.009

                                                                                                    M       0 7     0        7

                                                                                                    P 5.80 6.20 0.229 0.244

                                                                                                    R 0.25 0.50 0.010 0.019

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding
the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit,
and specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters can and do vary in different
applications. All operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. Motorola does
not convey any license under its patent rights nor the rights of others. Motorola products are not designed, intended, or authorized for use as components in
systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of
the Motorola product could create a situation where personal injury or death may occur. Should Buyer purchase or use Motorola products for any such
unintended or unauthorized application, Buyer shall indemnify and hold Motorola and its officers, employees, subsidiaries, affiliates, and distributors harmless
against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death
associated with such unintended or unauthorized use, even if such claim alleges that Motorola was negligent regarding the design or manufacture of the part.
Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal Opportunity/Affirmative Action Employer.

How to reach us:                                                    JAPAN: Nippon Motorola Ltd.; TatsumiSPDJLDC, Toshikatsu Otsuki,
USA/EUROPE: Motorola Literature Distribution;                       6F SeibuButsuryuCenter, 3142 Tatsumi KotoKu, Tokyo 135, Japan. 0335218315
P.O. Box 20912; Phoenix, Arizona 85036. 18004412447

MFAX: RMFAX0@email.sps.mot.com TOUCHTONE (602) 2446609            HONG KONG: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park,
INTERNET: http://DesignNET.com                                     51 Ting Kok Road, Tai Po, N.T., Hong Kong. 85226629298

MOTOROLA                       CODELINE                                 6               *MC74HC257/D* MC74HC257/D
                                                                                                                      HighSpeed CMOS Logic Data
                                                                                                                                          DL129 -- Rev 6
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved