电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

MC68HC908LJ24CFQ

器件型号:MC68HC908LJ24CFQ
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:Motorola ( NXP )
厂商官网:https://www.nxp.com
下载文档

器件描述

8-BIT, FLASH, 8 MHz, MICROCONTROLLER, PQFP80

参数

MC68HC908LJ24CFQ功能数量 1
MC68HC908LJ24CFQ端子数量 80
MC68HC908LJ24CFQ最大工作温度 85 Cel
MC68HC908LJ24CFQ最小工作温度 -40 Cel
MC68HC908LJ24CFQ最大供电/工作电压 5.5 V
MC68HC908LJ24CFQ最小供电/工作电压 4.5 V
MC68HC908LJ24CFQ额定供电电压 5 V
MC68HC908LJ24CFQ外部数据总线宽度 0.0
MC68HC908LJ24CFQ输入输出总线数量 48
MC68HC908LJ24CFQ线速度 8 MHz
MC68HC908LJ24CFQ加工封装描述 LQFP-80
MC68HC908LJ24CFQ状态 ACTIVE
MC68HC908LJ24CFQ工艺 HCMOS
MC68HC908LJ24CFQ包装形状 SQUARE
MC68HC908LJ24CFQ包装尺寸 FLATPACK, LOW PROFILE, FINE PITCH
MC68HC908LJ24CFQ表面贴装 Yes
MC68HC908LJ24CFQ端子形式 GULL WING
MC68HC908LJ24CFQ端子间距 0.5000 mm
MC68HC908LJ24CFQ端子涂层 TIN LEAD
MC68HC908LJ24CFQ端子位置 QUAD
MC68HC908LJ24CFQ包装材料 PLASTIC/EPOXY
MC68HC908LJ24CFQ温度等级 INDUSTRIAL
MC68HC908LJ24CFQADC通道 Yes
MC68HC908LJ24CFQ地址总线宽度 0.0
MC68HC908LJ24CFQ位数 8
MC68HC908LJ24CFQ最大FCLK时钟频率 20 MHz
MC68HC908LJ24CFQ微处理器类型 MICROCONTROLLER
MC68HC908LJ24CFQPWM通道 Yes
MC68HC908LJ24CFQROM编程 FLASH

文档预览

MC68HC908LJ24CFQ器件文档内容

                                 Freescale Semiconductor, Inc.

Freescale Semiconductor, Inc...                                         MC68HC908LJ24
                                                                        MC68HC908LK24

                                                                        Data Sheet

                                    M68HC08

                                 Microcontrollers

                                                                        MC68HC908LJ24/D
                                                                        Rev. 2
                                                                        8/2003

                                 MOTOROLA.COM/SEMICONDUCTORS

                                 For More Information On This Product,
                                             Go to: www.freescale.com
Freescale Semiconductor, Inc...  Freescale Semiconductor, Inc.

                                    For More Information On This Product,
                                                Go to: www.freescale.com
Freescale Semiconductor, Inc...               Freescale Semiconductor, Inc.

                                           MC68HC908LJ24
                                           MC68HC908LK24

                                           Data Sheet

                                           To provide the most up-to-date information, the revision of our
                                           documents on the World Wide Web will be the most current. Your printed
                                           copy may be an earlier revision. To verify you have the latest information
                                           available, refer to:

                                              http://motorola.com/semiconductors/
                                           The following revision history table summarizes changes contained in
                                           this document. For your convenience, the page number designators
                                           have been linked to the appropriate location.

                                 Motorola and the Stylized M Logo are registered trademarks of Motorola, Inc.   Motorola, Inc., 2003
                                 DigitalDNA is a trademark of Motorola, Inc.                                              Data Sheet
                                 This product incorporates SuperFlash technology licensed from SST.                                    3

                                 MC68HC908LJ24/LK24 -- Rev. 2

                                 MOTOROLA

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                       Freescale Semiconductor, Inc.

                                 Revision History

                                                       Revision History

                                  Date       Revision                          Description       Page
                                 8/2003        Level                                          Number(s)

                                             2         First general release.                       --

Freescale Semiconductor, Inc...

                                 Data Sheet                                                 MC68HC908LJ24/LK24 -- Rev. 2
                                 4
                                                                                              MOTOROLA

                                                       For More Information On This Product,
                                                                   Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                 Data Sheet MC68HC908LJ24

                                                                                                      List of Sections

Freescale Semiconductor, Inc...            Section 1. General Description . . . . . . . . . . . . . . . . . . . . 37
                                           Section 2. Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . 49
                                           Section 3. Random-Access Memory (RAM) . . . . . . . . . . 67
                                           Section 4. FLASH Memory (FLASH) . . . . . . . . . . . . . . . . 69
                                           Section 5. Configuration Registers (CONFIG) . . . . . . . . 79
                                           Section 6. Central Processor Unit (CPU) . . . . . . . . . . . . 85
                                           Section 7. Oscillator (OSC) . . . . . . . . . . . . . . . . . . . . . . 103
                                           Section 8. Clock Generator Module (CGM) . . . . . . . . . . 109
                                           Section 9. System Integration Module (SIM) . . . . . . . . 139
                                           Section 10. Monitor ROM (MON) . . . . . . . . . . . . . . . . . . 163
                                           Section 11. Timer Interface Module (TIM) . . . . . . . . . . . 193
                                           Section 12. Real Time Clock (RTC) . . . . . . . . . . . . . . . . 217
                                           Section 13. Infrared Serial Communications

                                                                Interface Module (IRSCI) . . . . . . . . . . . . 245
                                           Section 14. Serial Peripheral Interface Module (SPI) . . 287
                                           Section 15. Multi-Master IIC Interface (MMIIC) . . . . . . . 319
                                           Section 16. Analog-to-Digital Converter (ADC) . . . . . . 333
                                           Section 17. Liquid Crystal Display (LCD) Driver . . . . . 349
                                           Section 18. Input/Output (I/O) Ports . . . . . . . . . . . . . . . 375
                                           Section 19. External Interrupt (IRQ) . . . . . . . . . . . . . . . 401

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                   5
                                 MOTOROLA                                          List of Sections

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                   Freescale Semiconductor, Inc.

                                 List of Sections

Freescale Semiconductor, Inc...                    Section 20. Keyboard Interrupt Module (KBI). . . . . . . . 407
                                                   Section 21. Computer Operating Properly (COP) . . . . 415
                                                   Section 22. Low-Voltage Inhibit (LVI) . . . . . . . . . . . . . . 421
                                                   Section 23. Break Module (BRK) . . . . . . . . . . . . . . . . . . 427
                                                   Section 24. Electrical Specifications. . . . . . . . . . . . . . . 435
                                                   Section 25. Mechanical Specifications . . . . . . . . . . . . . 451
                                                   Section 26. Ordering Information . . . . . . . . . . . . . . . . . 457
                                                   Appendix A. MC68HC908LK24. . . . . . . . . . . . . . . . . . . . 459

                                 Data Sheet        MC68HC908LJ24/LK24 -- Rev. 2
                                 6
                                                                       List of Sections   MOTOROLA

                                                   For More Information On This Product,
                                                               Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                 Data Sheet MC68HC908LJ24

                                                                                Table of Contents

                                                               Section 1. General Description

                                           1.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37

Freescale Semiconductor, Inc...            1.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

                                           1.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

                                           1.4 MCU Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

                                           1.5 Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

                                           1.6 Pin Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44

                                           1.6.1               Power Supply Pins (VDD and VSS) . . . . . . . . . . . . . . . . . . . . 44
                                           1.6.2               Analog Power Supply Pin (VDDA) . . . . . . . . . . . . . . . . . . . . .44
                                           1.6.3               LCD Bias Voltage (VLCD) . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
                                           1.6.4               Oscillator Pins (OSC1 and OSC2) . . . . . . . . . . . . . . . . . . . . 45

                                           1.6.5 External Reset Pin (RST) . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

                                           1.6.6 External Interrupt Pin (IRQ) . . . . . . . . . . . . . . . . . . . . . . . . . 45

                                           1.6.7 External Filter Capacitor Pin (CGMXFC) . . . . . . . . . . . . . . . 45

                                           1.6.8               ADC Voltage High Reference Pin (VREFH). . . . . . . . . . . . . . 45
                                           1.6.9               ADC Voltage Low Reference Pin (VREFL) . . . . . . . . . . . . . . 46
                                           1.6.10              Port A Input/Output (I/O) Pins (PTA7PTA0) . . . . . . . . . . . . 46

                                           1.6.11 Port B I/O Pins (PTB7PTB0) . . . . . . . . . . . . . . . . . . . . . . . 46

                                           1.6.12 Port C I/O Pins (PTC7PTC0) . . . . . . . . . . . . . . . . . . . . . . . 46

                                           1.6.13 Port D I/O Pins (PTD7PTD0) . . . . . . . . . . . . . . . . . . . . . . . 46

                                           1.6.14 Port E I/O Pins (PTE7PTE0) . . . . . . . . . . . . . . . . . . . . . . . 47

                                           1.6.15 Port F I/O Pins (PTF7PTF0). . . . . . . . . . . . . . . . . . . . . . . . 47

                                           1.6.16 LCD Backplane and Frontplane

                                                               (BP0-BP2, BP3/FP0, FP1FP10, FP27FP32) . . . . . . . 47

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                   7
                                 MOTOROLA                                        Table of Contents

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                    Freescale Semiconductor, Inc.

                                 Table of Contents

                                                                            Section 2. Memory Map

                                                    2.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .49
                                                    2.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
                                                    2.3 Unimplemented Memory Locations . . . . . . . . . . . . . . . . . . . . . 49
                                                    2.4 Reserved Memory Locations . . . . . . . . . . . . . . . . . . . . . . . . . . 50
                                                    2.5 Input/Output (I/O) Section. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

Freescale Semiconductor, Inc...                               Section 3. Random-Access Memory (RAM)

                                                    3.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67
                                                    3.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
                                                    3.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67

                                                                   Section 4. FLASH Memory (FLASH)

                                                    4.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .69
                                                    4.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
                                                    4.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .70
                                                    4.4 FLASH Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
                                                    4.5 FLASH Page Erase Operation . . . . . . . . . . . . . . . . . . . . . . . . . 72
                                                    4.6 FLASH Mass Erase Operation . . . . . . . . . . . . . . . . . . . . . . . . . 73
                                                    4.7 FLASH Program Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . .74
                                                    4.8 FLASH Block Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
                                                    4.8.1 FLASH Block Protect Register . . . . . . . . . . . . . . . . . . . . . . . 77

                                                            Section 5. Configuration Registers (CONFIG)

                                                    5.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
                                                    5.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
                                                    5.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .80
                                                    5.4 Configuration Register 1 (CONFIG1) . . . . . . . . . . . . . . . . . . . . 81
                                                    5.5 Configuration Register 2 (CONFIG2) . . . . . . . . . . . . . . . . . . . . 82

                                 Data Sheet         MC68HC908LJ24/LK24 -- Rev. 2
                                 8
                                                                      Table of Contents    MOTOROLA

                                                    For More Information On This Product,
                                                                Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                      Table of Contents

Freescale Semiconductor, Inc...                        Section 6. Central Processor Unit (CPU)

                                           6.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .85

                                           6.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

                                           6.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

                                           6.4 CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
                                           6.4.1 Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
                                           6.4.2 Index Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
                                           6.4.3 Stack Pointer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
                                           6.4.4 Program Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
                                           6.4.5 Condition Code Register . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

                                           6.5 Arithmetic/Logic Unit (ALU) . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

                                           6.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
                                           6.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .92
                                           6.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93

                                           6.7 CPU During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . 93

                                           6.8 Instruction Set Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

                                           6.9 Opcode Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

                                                                Section 7. Oscillator (OSC)

                                           7.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103

                                           7.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103

                                           7.3 Internal Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

                                           7.4 X-tal Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

                                           7.5 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
                                           7.5.1 Crystal Amplifier Input Pin (OSC1). . . . . . . . . . . . . . . . . . . 106
                                           7.5.2 Crystal Amplifier Output Pin (OSC2) . . . . . . . . . . . . . . . . . 106
                                           7.5.3 Oscillator Enable Signal (SIMOSCEN). . . . . . . . . . . . . . . . 106
                                           7.5.4 Internal RC Clock (ICLK) . . . . . . . . . . . . . . . . . . . . . . . . . . 106
                                           7.5.5 CGM Oscillator Clock (CGMXCLK) . . . . . . . . . . . . . . . . . . 106
                                           7.5.6 CGM Reference Clock (CGMRCLK) . . . . . . . . . . . . . . . . . 106

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                   9
                                 MOTOROLA                                        Table of Contents

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                    Freescale Semiconductor, Inc.

                                 Table of Contents

                                                    7.6 Low Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
                                                    7.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107
                                                    7.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .107

                                                    7.7 Oscillator During Break Mode. . . . . . . . . . . . . . . . . . . . . . . . . 107

                                                           Section 8. Clock Generator Module (CGM)

                                                    8.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .109

                                                    8.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110

Freescale Semiconductor, Inc...                     8.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111

                                                    8.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .111
                                                    8.4.1 Oscillator Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
                                                    8.4.2 Phase-Locked Loop Circuit (PLL) . . . . . . . . . . . . . . . . . . . 114
                                                    8.4.3 PLL Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
                                                    8.4.4 Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . . . . 116
                                                    8.4.5 Manual and Automatic PLL Bandwidth Modes. . . . . . . . . . 116
                                                    8.4.6 Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
                                                    8.4.7 Special Programming Exceptions . . . . . . . . . . . . . . . . . . . 122
                                                    8.4.8 Base Clock Selector Circuit . . . . . . . . . . . . . . . . . . . . . . . . 122
                                                    8.4.9 CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . . 123

                                                    8.5 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123

                                                    8.5.1 External Filter Capacitor Pin (CGMXFC) . . . . . . . . . . . . . . 124

                                                    8.5.2  PLL Analog Power Pin (VDDA) . . . . . . . . . . . . . . . . . . . . . . 124
                                                    8.5.3  PLL Analog Ground Pin (VSSA) . . . . . . . . . . . . . . . . . . . . . 124
                                                    8.5.4  Oscillator Output Frequency Signal (CGMXCLK) . . . . . . . 124

                                                    8.5.5 CGM Reference Clock (CGMRCLK) . . . . . . . . . . . . . . . . . 124

                                                    8.5.6 CGM VCO Clock Output (CGMVCLK) . . . . . . . . . . . . . . . . 125

                                                    8.5.7 CGM Base Clock Output (CGMOUT). . . . . . . . . . . . . . . . . 125

                                                    8.5.8 CGM CPU Interrupt (CGMINT) . . . . . . . . . . . . . . . . . . . . . 125

                                                    8.6 CGM Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
                                                    8.6.1 PLL Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
                                                    8.6.2 PLL Bandwidth Control Register . . . . . . . . . . . . . . . . . . . .128
                                                    8.6.3 PLL Multiplier Select Registers . . . . . . . . . . . . . . . . . . . . . 130
                                                    8.6.4 PLL VCO Range Select Register . . . . . . . . . . . . . . . . . . . .131
                                                    8.6.5 PLL Reference Divider Select Register . . . . . . . . . . . . . . . 132

                                 Data Sheet                MC68HC908LJ24/LK24 -- Rev. 2
                                 10
                                                                      Table of Contents    MOTOROLA

                                                    For More Information On This Product,
                                                                Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                      Table of Contents

Freescale Semiconductor, Inc...            8.7 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133

                                           8.8 Special Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
                                           8.8.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133
                                           8.8.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134
                                           8.8.3 CGM During Break Interrupts. . . . . . . . . . . . . . . . . . . . . . . 134

                                           8.9 Acquisition/Lock Time Specifications . . . . . . . . . . . . . . . . . . . 135
                                           8.9.1 Acquisition/Lock Time Definitions. . . . . . . . . . . . . . . . . . . .135
                                           8.9.2 Parametric Influences on Reaction Time . . . . . . . . . . . . . . 135
                                           8.9.3 Choosing a Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137

                                                    Section 9. System Integration Module (SIM)

                                           9.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .139

                                           9.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140

                                           9.3 SIM Bus Clock Control and Generation . . . . . . . . . . . . . . . . . 142
                                           9.3.1 Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
                                           9.3.2 Clock Start-up from POR or LVI Reset. . . . . . . . . . . . . . . . 143
                                           9.3.3 Clocks in Stop Mode and Wait Mode . . . . . . . . . . . . . . . . . 144

                                           9.4 Reset and System Initialization. . . . . . . . . . . . . . . . . . . . . . . . 144
                                           9.4.1 External Pin Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
                                           9.4.2 Active Resets from Internal Sources . . . . . . . . . . . . . . . . . 145
                                           9.4.2.1 Power-On Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .146
                                           9.4.2.2 Computer Operating Properly (COP) Reset. . . . . . . . . . 147
                                           9.4.2.3 Illegal Opcode Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
                                           9.4.2.4 Illegal Address Reset . . . . . . . . . . . . . . . . . . . . . . . . . . .148
                                           9.4.2.5 Low-Voltage Inhibit (LVI) Reset . . . . . . . . . . . . . . . . . . . 148
                                           9.4.2.6 Monitor Mode Entry Module Reset (MODRST) . . . . . . . 148

                                           9.5 SIM Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
                                           9.5.1 SIM Counter During Power-On Reset . . . . . . . . . . . . . . . . 149
                                           9.5.2 SIM Counter During Stop Mode Recovery . . . . . . . . . . . . . 149
                                           9.5.3 SIM Counter and Reset States. . . . . . . . . . . . . . . . . . . . . . 149

                                           9.6 Exception Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .150
                                           9.6.1 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
                                           9.6.1.1 Hardware Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
                                           9.6.1.2 SWI Instruction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 11
                                 MOTOROLA                                        Table of Contents

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                    Freescale Semiconductor, Inc.

                                 Table of Contents

                                                    9.6.1.3     Interrupt Status Registers . . . . . . . . . . . . . . . . . . . . . . .153
                                                    9.6.1.4     Interrupt Status Register 1 . . . . . . . . . . . . . . . . . . . . . . . 153
                                                    9.6.1.5     Interrupt Status Register 2 . . . . . . . . . . . . . . . . . . . . . . . 155
                                                    9.6.1.6     Interrupt Status Register 3 . . . . . . . . . . . . . . . . . . . . . . . 155
                                                    9.6.2    Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
                                                    9.6.3    Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
                                                    9.6.4    Status Flag Protection in Break Mode . . . . . . . . . . . . . . . . 156

Freescale Semiconductor, Inc...                     9.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
                                                    9.7.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .157
                                                    9.7.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .158

                                                    9.8 SIM Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
                                                    9.8.1 SIM Break Status Register . . . . . . . . . . . . . . . . . . . . . . . . . 160
                                                    9.8.2 SIM Reset Status Register . . . . . . . . . . . . . . . . . . . . . . . . 161
                                                    9.8.3 SIM Break Flag Control Register . . . . . . . . . . . . . . . . . . . . 162

                                                                      Section 10. Monitor ROM (MON)

                                                    10.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .163

                                                    10.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164

                                                    10.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164

                                                    10.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .165
                                                    10.4.1 Entering Monitor Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 167
                                                    10.4.2 Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
                                                    10.4.3 Break Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
                                                    10.4.4 Baud Rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .171
                                                    10.4.5 Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172

                                                    10.5 Security. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177

                                                    10.6 ROM-Resident Routines. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
                                                    10.6.1 PRGRNGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181
                                                    10.6.2 ERARNGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .183
                                                    10.6.3 LDRNGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184
                                                    10.6.4 MON_PRGRNGE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
                                                    10.6.5 MON_ERARNGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
                                                    10.6.6 MON_LDRNGE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
                                                    10.6.7 EE_WRITE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
                                                    10.6.8 EE_READ. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191

                                 Data Sheet                  MC68HC908LJ24/LK24 -- Rev. 2
                                 12
                                                                      Table of Contents    MOTOROLA

                                                    For More Information On This Product,
                                                                Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                      Table of Contents

Freescale Semiconductor, Inc...                       Section 11. Timer Interface Module (TIM)

                                           11.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .193

                                           11.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194

                                           11.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194

                                           11.4 Pin Name Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195

                                           11.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .195
                                           11.5.1 TIM Counter Prescaler . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
                                           11.5.2 Input Capture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
                                           11.5.3 Output Compare. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
                                           11.5.3.1 Unbuffered Output Compare . . . . . . . . . . . . . . . . . . . . . 200
                                           11.5.3.2 Buffered Output Compare . . . . . . . . . . . . . . . . . . . . . . .201
                                           11.5.4 Pulse Width Modulation (PWM) . . . . . . . . . . . . . . . . . . . . . 201
                                           11.5.4.1 Unbuffered PWM Signal Generation . . . . . . . . . . . . . . . 202
                                           11.5.4.2 Buffered PWM Signal Generation . . . . . . . . . . . . . . . . . 203
                                           11.5.4.3 PWM Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204

                                           11.6 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .205

                                           11.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
                                           11.7.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206
                                           11.7.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206

                                           11.8 TIM During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . 206

                                           11.9 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
                                           11.9.1 TIM Clock Pins (PTD4/KBI4/T1CLK, PTD5/KBI5/T2CLK) . 207
                                           11.9.2 TIM Channel I/O Pins (PTB2/T1CH0, PTB3/T1CH1,

                                                           PTB4/T2CH0, PTB5/T2CH1) . . . . . . . . . . . . . . . . . . . . 207

                                           11.10 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
                                           11.10.1 TIM Status and Control Register . . . . . . . . . . . . . . . . . . . . 208
                                           11.10.2 TIM Counter Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
                                           11.10.3 TIM Counter Modulo Registers . . . . . . . . . . . . . . . . . . . . . 211
                                           11.10.4 TIM Channel Status and Control Registers . . . . . . . . . . . . 212
                                           11.10.5 TIM Channel Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . 215

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 13
                                 MOTOROLA                                        Table of Contents

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                    Freescale Semiconductor, Inc.

                                 Table of Contents

Freescale Semiconductor, Inc...                                     Section 12. Real Time Clock (RTC)

                                                    12.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .217

                                                    12.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218

                                                    12.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218

                                                    12.4 I/O Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219

                                                    12.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .221
                                                    12.5.1 Time Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .223
                                                    12.5.2 Calendar Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .223
                                                    12.5.3 Alarm Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
                                                    12.5.4 Chronograph Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
                                                    12.5.5 Timebase Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224

                                                    12.6 RTC Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224

                                                    12.7 RTC Clock Calibration and Compensation . . . . . . . . . . . . . . . 225
                                                    12.7.1 Calibration Error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226

                                                    12.8 RTC Register and Bit Write Protection . . . . . . . . . . . . . . . . . . 227

                                                    12.9 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
                                                    12.9.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .229
                                                    12.9.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .230

                                                    12.10 RTC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 230
                                                    12.10.1 RTC Calibration Control Register (RTCCOMR) . . . . . . . . . 231
                                                    12.10.2 RTC Calibration Data Register (RTCCDAT) . . . . . . . . . . . 233
                                                    12.10.3 RTC Control Register 1 (RTCCR1) . . . . . . . . . . . . . . . . . . 234
                                                    12.10.4 RTC Control Register 2 (RTCCR2) . . . . . . . . . . . . . . . . . . 235
                                                    12.10.5 RTC Status Register (RTCSR). . . . . . . . . . . . . . . . . . . . . . 237
                                                    12.10.6 Alarm Minute and Hour Registers (ALMR and ALHR) . . . . 240
                                                    12.10.7 Second Register (SECR) . . . . . . . . . . . . . . . . . . . . . . . . . . 241
                                                    12.10.8 Minute Register (MINR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
                                                    12.10.9 Hour Register (HRR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
                                                    12.10.10 Day Register (DAYR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
                                                    12.10.11 Month Register (MTHR) . . . . . . . . . . . . . . . . . . . . . . . . . . .243
                                                    12.10.12 Year Register (YRR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
                                                    12.10.13 Day-Of-Week Register (DOWR) . . . . . . . . . . . . . . . . . . . . 244
                                                    12.10.14 Chronograph Data Register (CHRR) . . . . . . . . . . . . . . . . . 244

                                 Data Sheet         MC68HC908LJ24/LK24 -- Rev. 2
                                 14
                                                                      Table of Contents    MOTOROLA

                                                    For More Information On This Product,
                                                                Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                      Table of Contents

Freescale Semiconductor, Inc...                     Section 13. Infrared Serial Communications
                                                                  Interface Module (IRSCI)

                                           13.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .245

                                           13.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246

                                           13.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247

                                           13.4 Pin Name Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249

                                           13.5 IRSCI Module Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249

                                           13.6 Infrared Functional Description. . . . . . . . . . . . . . . . . . . . . . . . 250
                                           13.6.1 Infrared Transmit Encoder . . . . . . . . . . . . . . . . . . . . . . . . . 251
                                           13.6.2 Infrared Receive Decoder . . . . . . . . . . . . . . . . . . . . . . . . . 251

                                           13.7 SCI Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . .252
                                           13.7.1 Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
                                           13.7.2 Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
                                           13.7.2.1 Character Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
                                           13.7.2.2 Character Transmission . . . . . . . . . . . . . . . . . . . . . . . . . 255
                                           13.7.2.3 Break Characters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
                                           13.7.2.4 Idle Characters. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
                                           13.7.2.5 Transmitter Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . .257
                                           13.7.3 Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
                                           13.7.3.1 Character Length . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
                                           13.7.3.2 Character Reception . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
                                           13.7.3.3 Data Sampling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
                                           13.7.3.4 Framing Errors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261
                                           13.7.3.5 Baud Rate Tolerance . . . . . . . . . . . . . . . . . . . . . . . . . . .261
                                           13.7.3.6 Receiver Wakeup. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
                                           13.7.3.7 Receiver Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265
                                           13.7.3.8 Error Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265

                                           13.8 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266
                                           13.8.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .266
                                           13.8.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .266

                                           13.9 SCI During Break Module Interrupts. . . . . . . . . . . . . . . . . . . .267

                                           13.10 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
                                           13.10.1 PTB0/TxD (Transmit Data). . . . . . . . . . . . . . . . . . . . . . . . . 267

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 15
                                 MOTOROLA                                        Table of Contents

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                    Freescale Semiconductor, Inc.

                                 Table of Contents

Freescale Semiconductor, Inc...                     13.10.2 PTB1/RxD (Receive Data) . . . . . . . . . . . . . . . . . . . . . . . . . 267

                                                    13.11 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
                                                    13.11.1 SCI Control Register 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
                                                    13.11.2 SCI Control Register 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271
                                                    13.11.3 SCI Control Register 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
                                                    13.11.4 SCI Status Register 1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276
                                                    13.11.5 SCI Status Register 2 (SCS2) . . . . . . . . . . . . . . . . . . . . . . 280
                                                    13.11.6 SCI Data Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
                                                    13.11.7 SCI Baud Rate Register . . . . . . . . . . . . . . . . . . . . . . . . . . .282
                                                    13.11.8 SCI Infrared Control Register . . . . . . . . . . . . . . . . . . . . . . . 285

                                                        Section 14. Serial Peripheral Interface Module (SPI)

                                                    14.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .287

                                                    14.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288

                                                    14.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288

                                                    14.4 Pin Name Conventions and I/O Register Addresses . . . . . . . 289

                                                    14.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .290
                                                    14.5.1 Master Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291
                                                    14.5.2 Slave Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 292

                                                    14.6 Transmission Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .293
                                                    14.6.1 Clock Phase and Polarity Controls. . . . . . . . . . . . . . . . . . . 293
                                                    14.6.2 Transmission Format When CPHA = 0 . . . . . . . . . . . . . . . 294
                                                    14.6.3 Transmission Format When CPHA = 1 . . . . . . . . . . . . . . . 296
                                                    14.6.4 Transmission Initiation Latency . . . . . . . . . . . . . . . . . . . . . 297

                                                    14.7 Queuing Transmission Data . . . . . . . . . . . . . . . . . . . . . . . . . . 299

                                                    14.8 Error Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300
                                                    14.8.1 Overflow Error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300
                                                    14.8.2 Mode Fault Error . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 302

                                                    14.9 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .304

                                                    14.10 Resetting the SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 306

                                                    14.11 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 307
                                                    14.11.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .307

                                 Data Sheet         MC68HC908LJ24/LK24 -- Rev. 2
                                 16
                                                                      Table of Contents    MOTOROLA

                                                    For More Information On This Product,
                                                                Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                      Table of Contents

Freescale Semiconductor, Inc...            14.11.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .307

                                           14.12 SPI During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . 308

                                           14.13 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 308
                                           14.13.1 MISO (Master In/Slave Out) . . . . . . . . . . . . . . . . . . . . . . . . 309
                                           14.13.2 MOSI (Master Out/Slave In) . . . . . . . . . . . . . . . . . . . . . . . . 309
                                           14.13.3 SPSCK (Serial Clock). . . . . . . . . . . . . . . . . . . . . . . . . . . . . 310
                                           14.13.4 SS (Slave Select) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 310
                                           14.13.5 CGND (Clock Ground) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 311

                                           14.14 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312
                                           14.14.1 SPI Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312
                                           14.14.2 SPI Status and Control Register . . . . . . . . . . . . . . . . . . . . 314
                                           14.14.3 SPI Data Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317

                                                   Section 15. Multi-Master IIC Interface (MMIIC)

                                           15.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .319

                                           15.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 319

                                           15.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 320

                                           15.4 I/O Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 320

                                           15.5 Multi-Master IIC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 321
                                           15.5.1 Multi-Master IIC Address Register (MMADR) . . . . . . . . . . 321
                                           15.5.2 Multi-Master IIC Control Register (MMCR) . . . . . . . . . . . . 323
                                           15.5.3 Multi-Master IIC Master Control Register (MIMCR) . . . . . . 324
                                           15.5.4 Multi-Master IIC Status Register (MMSR) . . . . . . . . . . . . . 326
                                           15.5.5 Multi-Master IIC Data Transmit Register (MMDTR) . . . . . . 328
                                           15.5.6 Multi-Master IIC Data Receive Register (MMDRR) . . . . . . 329

                                           15.6 Programming Considerations . . . . . . . . . . . . . . . . . . . . . . . . . 330

                                                   Section 16. Analog-to-Digital Converter (ADC)

                                           16.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .333

                                           16.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334

                                           16.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 17
                                 MOTOROLA                                        Table of Contents

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                    Freescale Semiconductor, Inc.

                                 Table of Contents

                                                    16.4 Functional Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
                                                    16.4.1 ADC Port I/O Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
                                                    16.4.2 Voltage Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .337
                                                    16.4.3 Conversion Time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 337
                                                    16.4.4 Continuous Conversion . . . . . . . . . . . . . . . . . . . . . . . . . . . 338
                                                    16.4.5 Result Justification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 338
                                                    16.4.6 Monotonicity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 339

                                                    16.5 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .340

Freescale Semiconductor, Inc...                     16.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 340
                                                    16.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .340
                                                    16.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .340

                                                    16.7 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 340

                                                    16.7.1  ADC Voltage In (VADIN) . . . . . . . . . . . . . . . . . . . . . . . . . . . 341
                                                    16.7.2  ADC Analog Power Pin (VDDA) . . . . . . . . . . . . . . . . . . . . . 341
                                                    16.7.3  ADC Analog Ground Pin (VSSA). . . . . . . . . . . . . . . . . . . . . 341
                                                    16.7.4  ADC Voltage Reference High Pin (VREFH). . . . . . . . . . . . . 341
                                                    16.7.5  ADC Voltage Reference Low Pin (VREFL) . . . . . . . . . . . . . 341

                                                    16.8 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 342
                                                    16.8.1 ADC Status and Control Register. . . . . . . . . . . . . . . . . . . .342
                                                    16.8.2 ADC Data Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 344
                                                    16.8.3 ADC Clock Control Register. . . . . . . . . . . . . . . . . . . . . . . . 346

                                                           Section 17. Liquid Crystal Display (LCD) Driver

                                                    17.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .349

                                                    17.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 350

                                                    17.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 350

                                                    17.4 Pin Name Conventions and I/O Register Addresses . . . . . . . 350

                                                    17.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .353
                                                    17.5.1 LCD Duty . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 355
                                                    17.5.2 LCD Voltages (VLCD, VLCD1, VLCD2, VLCD3) . . . . . . . . . . . 355
                                                    17.5.3 LCD Cycle Frame. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 355
                                                    17.5.4 Fast Charge and Low Current . . . . . . . . . . . . . . . . . . . . . . 356
                                                    17.5.5 Contrast Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 357

                                 Data Sheet                 MC68HC908LJ24/LK24 -- Rev. 2
                                 18
                                                                      Table of Contents    MOTOROLA

                                                    For More Information On This Product,
                                                                Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                      Table of Contents

Freescale Semiconductor, Inc...            17.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 357
                                           17.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .358
                                           17.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .358

                                           17.7 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 358
                                           17.7.1 BP0BP3 (Backplane Drivers) . . . . . . . . . . . . . . . . . . . . . . 359
                                           17.7.2 FP0FP32 (Frontplane Drivers) . . . . . . . . . . . . . . . . . . . . . 361

                                           17.8 Seven Segment Display Connection . . . . . . . . . . . . . . . . . . . 365

                                           17.9 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 368
                                           17.9.1 LCD Control Register (LCDCR) . . . . . . . . . . . . . . . . . . . . . 368
                                           17.9.2 LCD Clock Register (LCDCLK) . . . . . . . . . . . . . . . . . . . . . 370
                                           17.9.3 LCD Data Registers (LDAT1LDAT17) . . . . . . . . . . . . . . . 372

                                                          Section 18. Input/Output (I/O) Ports

                                           18.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .375

                                           18.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 376

                                           18.3 Port A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 380
                                           18.3.1 Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . 380
                                           18.3.2 Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . . 381

                                           18.4 Port B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 383
                                           18.4.1 Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . . 383
                                           18.4.2 Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . 385
                                           18.4.3 Port B LED Control Register (LEDB) . . . . . . . . . . . . . . . . . 386

                                           18.5 Port C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 387
                                           18.5.1 Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . . 387
                                           18.5.2 Data Direction Register C (DDRC). . . . . . . . . . . . . . . . . . . 388
                                           18.5.3 Port C LED Control Register (LEDC) . . . . . . . . . . . . . . . . . 389

                                           18.6 Port D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 390
                                           18.6.1 Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . . 390
                                           18.6.2 Data Direction Register D (DDRD). . . . . . . . . . . . . . . . . . . 392

                                           18.7 Port E . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 394
                                           18.7.1 Port E Data Register (PTE) . . . . . . . . . . . . . . . . . . . . . . . . 394
                                           18.7.2 Data Direction Register E (DDRE) . . . . . . . . . . . . . . . . . . . 395
                                           18.7.3 Port E LED Control Register (LEDE) . . . . . . . . . . . . . . . . . 396

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 19
                                 MOTOROLA                                        Table of Contents

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                    Freescale Semiconductor, Inc.

                                 Table of Contents

Freescale Semiconductor, Inc...                     18.8 Port F . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 397
                                                    18.8.1 Port F Data Register (PTF) . . . . . . . . . . . . . . . . . . . . . . . . 397
                                                    18.8.2 Data Direction Register F (DDRF) . . . . . . . . . . . . . . . . . . . 398
                                                    18.8.3 Port F LED Control Register (LEDF) . . . . . . . . . . . . . . . . . 399

                                                                   Section 19. External Interrupt (IRQ)

                                                    19.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .401
                                                    19.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 401
                                                    19.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 401
                                                    19.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .402
                                                    19.4.1 IRQ Pin. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 404
                                                    19.5 IRQ Module During Break Interrupts . . . . . . . . . . . . . . . . . . . 405
                                                    19.6 IRQ Status and Control Register (INTSCR) . . . . . . . . . . . . . . 405

                                                             Section 20. Keyboard Interrupt Module (KBI)

                                                    20.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .407
                                                    20.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 407
                                                    20.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408
                                                    20.4 I/O Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408
                                                    20.5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .409
                                                    20.5.1 Keyboard Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411
                                                    20.6 Keyboard Interrupt Registers . . . . . . . . . . . . . . . . . . . . . . . . . 412
                                                    20.6.1 Keyboard Status and Control Register. . . . . . . . . . . . . . . . 412
                                                    20.6.2 Keyboard Interrupt Enable Register . . . . . . . . . . . . . . . . . . 413
                                                    20.7 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 414
                                                    20.7.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .414
                                                    20.7.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .414
                                                    20.8 Keyboard Module During Break Interrupts . . . . . . . . . . . . . . . 414

                                 Data Sheet         MC68HC908LJ24/LK24 -- Rev. 2
                                 20
                                                                      Table of Contents    MOTOROLA

                                                    For More Information On This Product,
                                                                Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                      Table of Contents

Freescale Semiconductor, Inc...                  Section 21. Computer Operating Properly (COP)

                                           21.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .415

                                           21.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 415

                                           21.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .416

                                           21.4 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417
                                           21.4.1 ICLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417
                                           21.4.2 STOP Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417
                                           21.4.3 COPCTL Write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .417
                                           21.4.4 Power-On Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 417
                                           21.4.5 Internal Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 418
                                           21.4.6 Reset Vector Fetch. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 418
                                           21.4.7 COPD (COP Disable). . . . . . . . . . . . . . . . . . . . . . . . . . . . . 418
                                           21.4.8 COPRS (COP Rate Select) . . . . . . . . . . . . . . . . . . . . . . . . 418

                                           21.5 COP Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 419

                                           21.6 Interrupts. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .419

                                           21.7 Monitor Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .419

                                           21.8 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 419
                                           21.8.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .420
                                           21.8.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .420

                                           21.9 COP Module During Break Mode . . . . . . . . . . . . . . . . . . . . . . 420

                                                         Section 22. Low-Voltage Inhibit (LVI)

                                           22.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .421

                                           22.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 421

                                           22.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 421

                                           22.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .422
                                           22.4.1 Polled LVI Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424
                                           22.4.2 Forced Reset Operation . . . . . . . . . . . . . . . . . . . . . . . . . . .424
                                           22.4.3 Voltage Hysteresis Protection . . . . . . . . . . . . . . . . . . . . . . 424
                                           22.4.4 LVI Trip Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 425

                                           22.5 LVI Status Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 425

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 21
                                 MOTOROLA                                        Table of Contents

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                    Freescale Semiconductor, Inc.

                                 Table of Contents

                                                    22.6 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 426
                                                    22.6.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .426
                                                    22.6.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .426

Freescale Semiconductor, Inc...                                      Section 23. Break Module (BRK)

                                                    23.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .427

                                                    23.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 427

                                                    23.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 428

                                                    23.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .428
                                                    23.4.1 Flag Protection During Break Interrupts . . . . . . . . . . . . . . . 430
                                                    23.4.2 CPU During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . .430
                                                    23.4.3 TIM1 and TIM2 During Break Interrupts. . . . . . . . . . . . . . . 430
                                                    23.4.4 COP During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . 430

                                                    23.5 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 430
                                                    23.5.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .430
                                                    23.5.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .431

                                                    23.6 Break Module Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 431
                                                    23.6.1 Break Status and Control Register. . . . . . . . . . . . . . . . . . . 431
                                                    23.6.2 Break Address Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 432
                                                    23.6.3 SIM Break Status Register . . . . . . . . . . . . . . . . . . . . . . . . . 432
                                                    23.6.4 SIM Break Flag Control Register . . . . . . . . . . . . . . . . . . . . 434

                                                                   Section 24. Electrical Specifications

                                                    24.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .435
                                                    24.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 435
                                                    24.3 Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . 436
                                                    24.4 Functional Operating Range. . . . . . . . . . . . . . . . . . . . . . . . . . 437
                                                    24.5 Thermal Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 437
                                                    24.6 5V DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . 438
                                                    24.7 3.3V DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . 439
                                                    24.8 5V Control Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .440

                                 Data Sheet         MC68HC908LJ24/LK24 -- Rev. 2
                                 22
                                                                      Table of Contents    MOTOROLA

                                                    For More Information On This Product,
                                                                Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                      Table of Contents

Freescale Semiconductor, Inc...            24.9 3.3V Control Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 441
                                           24.10 5V Oscillator Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . 441
                                           24.11 3.3V Oscillator Characteristics . . . . . . . . . . . . . . . . . . . . . . . . 442
                                           24.12 5V ADC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . 443
                                           24.13 3.3V ADC Electrical Characteristics . . . . . . . . . . . . . . . . . . . .444
                                           24.14 Timer Interface Module Characteristics . . . . . . . . . . . . . . . . . 445
                                           24.15 CGM Electrical Specifications. . . . . . . . . . . . . . . . . . . . . . . . . 445
                                           24.16 5V SPI Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 446
                                           24.17 3.3V SPI Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 447
                                           24.18 FLASH Memory Characteristics . . . . . . . . . . . . . . . . . . . . . . . 450

                                                        Section 25. Mechanical Specifications

                                           25.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .451
                                           25.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 451
                                           25.3 64-Pin Low-Profile Quad Flat Pack (LQFP) . . . . . . . . . . . . . . 452
                                           25.4 64-Pin Quad Flat Pack (QFP). . . . . . . . . . . . . . . . . . . . . . . . . 453
                                           25.5 80-Pin Low-Profile Quad Flat Pack (LQFP) . . . . . . . . . . . . . . 454
                                           25.6 80-Pin Quad Flat Pack (QFP). . . . . . . . . . . . . . . . . . . . . . . . . 455

                                                            Section 26. Ordering Information

                                           26.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .457
                                           26.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 457
                                           26.3 MC Order Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 457

                                                              Appendix A. MC68HC908LK24

                                           A.1 Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .459
                                           A.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 459

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 23
                                 MOTOROLA                                        Table of Contents

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                    Freescale Semiconductor, Inc.

                                 Table of Contents

                                                    A.3 Oscillator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .460

                                                    A.4 Low-Voltage Inhibit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 460

                                                    A.5 Electrical Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 461
                                                    A.5.1 5V DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . 461
                                                    A.5.2 3.3V DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . 461
                                                    A.5.3 5V Oscillator Characteristics . . . . . . . . . . . . . . . . . . . . . . .462
                                                    A.5.4 3.3V Oscillator Characteristics . . . . . . . . . . . . . . . . . . . . . . 462

                                                    A.6 MC Order Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 462

Freescale Semiconductor, Inc...

                                 Data Sheet         MC68HC908LJ24/LK24 -- Rev. 2
                                 24
                                                                      Table of Contents    MOTOROLA

                                                    For More Information On This Product,
                                                                Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                 Data Sheet MC68HC908LJ24

                                                                                                      List of Figures

                                           Figure              Title                                  Page

Freescale Semiconductor, Inc...            1-1 MC68HC908LJ24 Block Diagram. . . . . . . . . . . . . . . . . . . . . . . 41
                                           1-2 80-Pin QFP and LQFP Pin Assignment . . . . . . . . . . . . . . . . . . 42
                                           1-3 64-pin QFP and LQFP Pin Assignment . . . . . . . . . . . . . . . . . . 43
                                           1-4 Power Supply Bypassing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

                                           2-1 Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
                                           2-2 Control, Status, and Data Registers . . . . . . . . . . . . . . . . . . . . .52

                                           4-1 FLASH I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . 70
                                           4-2 FLASH Control Register (FLCR) . . . . . . . . . . . . . . . . . . . . . . . 71
                                           4-3 FLASH Programming Flowchart . . . . . . . . . . . . . . . . . . . . . . . . 75
                                           4-4 FLASH Block Protect Register (FLBPR). . . . . . . . . . . . . . . . . . 77

                                           5-1 CONFIG Registers Summary . . . . . . . . . . . . . . . . . . . . . . . . . . 80
                                           5-2 Configuration Register 1 (CONFIG1) . . . . . . . . . . . . . . . . . . . . 81
                                           5-3 Configuration Register 2 (CONFIG2) . . . . . . . . . . . . . . . . . . . . 82

                                           6-1 CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
                                           6-2 Accumulator (A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
                                           6-3 Index Register (H:X) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
                                           6-4 Stack Pointer (SP) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
                                           6-5 Program Counter (PC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
                                           6-6 Condition Code Register (CCR) . . . . . . . . . . . . . . . . . . . . . . . . 90

                                           7-1 Oscillator Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . 104

                                           8-1 CGM Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
                                           8-2 CGM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . 113
                                           8-3 CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . . . . 123
                                           8-4 PLL Control Register (PCTL) . . . . . . . . . . . . . . . . . . . . . . . . . 126

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 25
                                 MOTOROLA                                           List of Figures

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                  Freescale Semiconductor, Inc.

                                 List of Figures  Figure  Title                                Page

                                 Data Sheet       8-5   PLL Bandwidth Control Register (PBWCR) . . . . . . . . . . . . . . 129
                                 26               8-6   PLL Multiplier Select Register High (PMSH) . . . . . . . . . . . . . 130
                                                  8-7   PLL Multiplier Select Register Low (PMSL) . . . . . . . . . . . . . . 130
                                                  8-8   PLL VCO Range Select Register (PMRS) . . . . . . . . . . . . . . . 131
                                                  8-9   PLL Reference Divider Select Register (PMDS) . . . . . . . . . . 132
                                                  8-10  PLL Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137

Freescale Semiconductor, Inc...                   9-1   SIM Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
                                                  9-2   SIM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .142
                                                  9-3   CGM Clock Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
                                                  9-4   External Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .145
                                                  9-5   Internal Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
                                                  9-6   Sources of Internal Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
                                                  9-7   POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
                                                  9-8   Interrupt Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
                                                  9-9   Interrupt Recovery Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
                                                  9-10  Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
                                                  9-11  Interrupt Recognition Example . . . . . . . . . . . . . . . . . . . . . . . . 152
                                                  9-12  Interrupt Status Register 1 (INT1). . . . . . . . . . . . . . . . . . . . . . 153
                                                  9-13  Interrupt Status Register 2 (INT2). . . . . . . . . . . . . . . . . . . . . . 155
                                                  9-14  Interrupt Status Register 3 (INT3). . . . . . . . . . . . . . . . . . . . . . 155
                                                  9-15  Wait Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
                                                  9-16  Wait Recovery from Interrupt or Break . . . . . . . . . . . . . . . . . . 158
                                                  9-17  Wait Recovery from Internal Reset. . . . . . . . . . . . . . . . . . . . . 158
                                                  9-18  Stop Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
                                                  9-19  Stop Mode Recovery from Interrupt or Break . . . . . . . . . . . . . 159
                                                  9-20  SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . . 160
                                                  9-21  SIM Reset Status Register (SRSR) . . . . . . . . . . . . . . . . . . . . 161
                                                  9-22  SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . . 162

                                                  10-1  Monitor Mode Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
                                                  10-2  Low-Voltage Monitor Mode Entry Flowchart. . . . . . . . . . . . . . 170
                                                  10-3  Monitor Data Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
                                                  10-4  Break Transaction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .171
                                                  10-5  Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .173
                                                  10-6  Write Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173

                                                                 MC68HC908LJ24/LK24 -- Rev. 2

                                                                             List of Figures   MOTOROLA

                                                        For More Information On This Product,
                                                                    Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                      List of Figures

                                           Figure              Title                                  Page

                                           10-7 Stack Pointer at Monitor Mode Entry . . . . . . . . . . . . . . . . . . . 176
                                           10-8 Monitor Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . .177
                                           10-9 Data Block Format for ROM-Resident Routines. . . . . . . . . . . 180
                                           10-10 EE_WRITE FLASH Memory Usage . . . . . . . . . . . . . . . . . . . .189

Freescale Semiconductor, Inc...            11-1 TIM Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
                                           11-2 TIM I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .197
                                           11-3 PWM Period and Pulse Width . . . . . . . . . . . . . . . . . . . . . . . . 202
                                           11-4 TIM Status and Control Register (TSC) . . . . . . . . . . . . . . . . . 208
                                           11-5 TIM Counter Registers High (TCNTH) . . . . . . . . . . . . . . . . . . 210
                                           11-6 TIM Counter Registers Low (TCNTL) . . . . . . . . . . . . . . . . . . . 211
                                           11-7 TIM Counter Modulo Register High (TMODH) . . . . . . . . . . . . 211
                                           11-8 TIM Counter Modulo Register Low (TMODL) . . . . . . . . . . . . . 211
                                           11-9 TIM Channel 0 Status and Control Register (TSC0) . . . . . . . 212
                                           11-10 TIM Channel 1 Status and Control Register (TSC1) . . . . . . . 212
                                           11-11 CHxMAX Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .215
                                           11-12 TIM Channel 0 Register High (TCH0H) . . . . . . . . . . . . . . . . . 216
                                           11-13 TIM Channel 0 Register Low (TCH0L) . . . . . . . . . . . . . . . . . . 216
                                           11-14 TIM Channel 1 Register High (TCH1H) . . . . . . . . . . . . . . . . . 216
                                           11-15 TIM Channel 1 Register Low (TCH1L) . . . . . . . . . . . . . . . . . . 216

                                           12-1 RTC I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . 219
                                           12-2 RTC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
                                           12-3 RTC Clock Calibration and Compensation . . . . . . . . . . . . . . . 225
                                           12-4 1-Hz Clock Compensation . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
                                           12-5 RTC Write Protect State Diagram. . . . . . . . . . . . . . . . . . . . . . 228
                                           12-6 RTC Calibration Control Register (RTCCOMR) . . . . . . . . . . . 231
                                           12-7 RTC Calibration Data Register (RTCCDAT). . . . . . . . . . . . . . 233
                                           12-8 RTC Control Register 1 (RTCCR1) . . . . . . . . . . . . . . . . . . . . 234
                                           12-9 RTC Control Register 2 (RTCCR2) . . . . . . . . . . . . . . . . . . . . 235
                                           12-10 RTC Status Register (RTCSR) . . . . . . . . . . . . . . . . . . . . . . . . 237
                                           12-11 Alarm Minute Register (ALMR). . . . . . . . . . . . . . . . . . . . . . . . 240
                                           12-12 Alarm Hour Register (ALHR) . . . . . . . . . . . . . . . . . . . . . . . . . 240
                                           12-13 Second Register (SECR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
                                           12-14 Minute Register (MINR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
                                           12-15 Hour Register (HRR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 27
                                 MOTOROLA                                           List of Figures

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                  Freescale Semiconductor, Inc.

                                 List of Figures  Figure  Title                                Page

                                 Data Sheet       12-16 Day Register (DAYR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
                                 28               12-17 Month Register (MTHR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
                                                  12-18 Year Register (YRR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
                                                  12-19 Day-Of-Week Register (DOWR). . . . . . . . . . . . . . . . . . . . . . . 244
                                                  12-20 Chronograph Data Register (CHRR) . . . . . . . . . . . . . . . . . . . 244

Freescale Semiconductor, Inc...                   13-1 IRSCI I/O Registers Summary . . . . . . . . . . . . . . . . . . . . . . . . 248
                                                  13-2 IRSCI Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
                                                  13-3 Infrared Sub-Module Diagram . . . . . . . . . . . . . . . . . . . . . . . . 250
                                                  13-4 Infrared SCI Data Example. . . . . . . . . . . . . . . . . . . . . . . . . . .251
                                                  13-5 SCI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .252
                                                  13-6 SCI Data Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .253
                                                  13-7 SCI Transmitter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
                                                  13-8 SCI Receiver Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . 258
                                                  13-9 Receiver Data Sampling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
                                                  13-10 Slow Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
                                                  13-11 Fast Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
                                                  13-12 SCI Control Register 1 (SCC1). . . . . . . . . . . . . . . . . . . . . . . . 269
                                                  13-13 SCI Control Register 2 (SCC2). . . . . . . . . . . . . . . . . . . . . . . . 272
                                                  13-14 SCI Control Register 3 (SCC3). . . . . . . . . . . . . . . . . . . . . . . . 274
                                                  13-15 SCI Status Register 1 (SCS1) . . . . . . . . . . . . . . . . . . . . . . . . 276
                                                  13-16 Flag Clearing Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 279
                                                  13-17 SCI Status Register 2 (SCS2) . . . . . . . . . . . . . . . . . . . . . . . . 280
                                                  13-18 SCI Data Register (SCDR) . . . . . . . . . . . . . . . . . . . . . . . . . . .281
                                                  13-19 SCI Baud Rate Register (SCBR) . . . . . . . . . . . . . . . . . . . . . . 282
                                                  13-20 SCI Infrared Control Register (SCIRCR) . . . . . . . . . . . . . . . . 285

                                                  14-1  SPI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .289
                                                  14-2  SPI Module Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . .290
                                                  14-3  Full-Duplex Master-Slave Connections . . . . . . . . . . . . . . . . . 291
                                                  14-4  Transmission Format (CPHA = 0) . . . . . . . . . . . . . . . . . . . . . 295
                                                  14-5  CPHA/SS Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295
                                                  14-6  Transmission Format (CPHA = 1) . . . . . . . . . . . . . . . . . . . . . 296
                                                  14-7  Transmission Start Delay (Master) . . . . . . . . . . . . . . . . . . . . . 298
                                                  14-8  SPRF/SPTE CPU Interrupt Timing . . . . . . . . . . . . . . . . . . . . . 299
                                                  14-9  Missed Read of Overflow Condition . . . . . . . . . . . . . . . . . . . .301

                                                                 MC68HC908LJ24/LK24 -- Rev. 2

                                                                             List of Figures   MOTOROLA

                                                        For More Information On This Product,
                                                                    Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                      List of Figures

                                           Figure              Title                                  Page

                                           14-10 Clearing SPRF When OVRF Interrupt Is Not Enabled . . . . . . 302
                                           14-11 SPI Interrupt Request Generation . . . . . . . . . . . . . . . . . . . . . 305
                                           14-12 CPHA/SS Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 310
                                           14-13 SPI Control Register (SPCR) . . . . . . . . . . . . . . . . . . . . . . . . . 312
                                           14-14 SPI Status and Control Register (SPSCR) . . . . . . . . . . . . . . . 314
                                           14-15 SPI Data Register (SPDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 317

Freescale Semiconductor, Inc...            15-1                MMIIC I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . 321
                                           15-2                Multi-Master IIC Address Register (MMADR). . . . . . . . . . . . . 321
                                           15-3                Multi-Master IIC Control Register (MMCR). . . . . . . . . . . . . . . 323
                                           15-4                Multi-Master IIC Master Control Register (MIMCR) . . . . . . . . 324
                                           15-5                Multi-Master IIC Status Register (MMSR) . . . . . . . . . . . . . . . 326
                                           15-6                Multi-Master IIC Data Transmit Register (MMDTR) . . . . . . . . 328
                                           15-7                Multi-Master IIC Data Receive Register (MMDRR) . . . . . . . . 329
                                           15-8                Data Transfer Sequences for Master/Slave

                                                                   Transmit/Receive Modes . . . . . . . . . . . . . . . . . . . . . . . . . . 331

                                           16-1                ADC I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . 335
                                           16-2                ADC Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 336
                                           16-3                8-Bit Truncation Mode Error . . . . . . . . . . . . . . . . . . . . . . . . . . 339
                                           16-4                ADC Status and Control Register (ADSCR) . . . . . . . . . . . . . . 342
                                           16-5                ADRH and ADRL in 8-Bit Truncated Mode. . . . . . . . . . . . . . . 344
                                           16-6                ADRH and ADRL in Right Justified Mode. . . . . . . . . . . . . . . . 344
                                           16-7                ADRH and ADRL in Left Justified Mode . . . . . . . . . . . . . . . . . 345
                                           16-8                ADRH and ADRL in Left Justified Sign Data Mode . . . . . . . . 345
                                           16-9                ADC Clock Control Register (ADCLK) . . . . . . . . . . . . . . . . . . 346

                                           17-1 LCD I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . 351
                                           17-2 LCD Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 353
                                           17-3 Simplified LCD Schematic (1/3 Duty, 1/3 Bias) . . . . . . . . . . . 354
                                           17-4 Fast Charge Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 357
                                           17-5 Static LCD Backplane Driver Waveform. . . . . . . . . . . . . . . . . 359
                                           17-6 1/3 Duty LCD Backplane Driver Waveforms. . . . . . . . . . . . . . 359
                                           17-7 1/4 Duty LCD Backplane Driver Waveforms. . . . . . . . . . . . . . 360
                                           17-8 Static LCD Frontplane Driver Waveforms. . . . . . . . . . . . . . . . 361
                                           17-9 1/3 Duty LCD Frontplane Driver Waveforms . . . . . . . . . . . . . 362
                                           17-10 1/4 Duty LCD Frontplane Driver Waveforms . . . . . . . . . . . . . 363

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 29
                                 MOTOROLA                                           List of Figures

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                  Freescale Semiconductor, Inc.

                                 List of Figures  Figure  Title                          Page

Freescale Semiconductor, Inc...  Data Sheet       17-11 1/4 Duty LCD Frontplane Driver Waveforms (continued) . . . . 364
                                 30               17-12 7-Segment Display Example . . . . . . . . . . . . . . . . . . . . . . . . . 365
                                                  17-13 BP0BP2 and FP0FP2 Output Waveforms for

                                                               7-Segment Display Example . . . . . . . . . . . . . . . . . . . . . . . 366
                                                  17-14 "f" Segment Voltage Waveform . . . . . . . . . . . . . . . . . . . . . . .367
                                                  17-15 "e" Segment Voltage Waveform . . . . . . . . . . . . . . . . . . . . . . . 367
                                                  17-16 LCD Control Register (LCDCR) . . . . . . . . . . . . . . . . . . . . . . .368
                                                  17-17 LCD Clock Register (LCDCLK). . . . . . . . . . . . . . . . . . . . . . . . 370
                                                  17-18 LCD Data Registers 117 (LDAT1LDAT17) . . . . . . . . . . . . . 372

                                                  18-1 I/O Port Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . .376
                                                  18-2 Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . . . 380
                                                  18-3 Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . . . . 381
                                                  18-4 Port A I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 382
                                                  18-5 Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . . . . 383
                                                  18-6 Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . . . 385
                                                  18-7 Port B I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 385
                                                  18-8 Port B LED Control Register (LEDB) . . . . . . . . . . . . . . . . . . . 386
                                                  18-9 Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . . . . 387
                                                  18-10 Data Direction Register C (DDRC) . . . . . . . . . . . . . . . . . . . . . 388
                                                  18-11 Port C I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 388
                                                  18-12 Port C LED Control Register (LEDC) . . . . . . . . . . . . . . . . . . . 389
                                                  18-13 Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . . . . 390
                                                  18-14 Data Direction Register D (DDRD) . . . . . . . . . . . . . . . . . . . . . 392
                                                  18-15 Port D I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 392
                                                  18-16 Port E Data Register (PTE) . . . . . . . . . . . . . . . . . . . . . . . . . . 394
                                                  18-17 Data Direction Register E (DDRE) . . . . . . . . . . . . . . . . . . . . . 395
                                                  18-18 Port E I/O Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 395
                                                  18-19 Port E LED Control Register (LEDE) . . . . . . . . . . . . . . . . . . . 396
                                                  18-20 Port F Data Register (PTF). . . . . . . . . . . . . . . . . . . . . . . . . . .397
                                                  18-21 Data Direction Register F (DDRF) . . . . . . . . . . . . . . . . . . . . . 398
                                                  18-22 Port F I/O Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 398
                                                  18-23 Port F LED Control Register (LEDF) . . . . . . . . . . . . . . . . . . . 399

                                                  19-1 IRQ Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 403
                                                  19-2 IRQ I/O Port Register Summary . . . . . . . . . . . . . . . . . . . . . . . 403

                                                                 MC68HC908LJ24/LK24 -- Rev. 2

                                                                       List of Figures   MOTOROLA

                                                  For More Information On This Product,
                                                              Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                      List of Figures

                                           Figure              Title                                  Page

                                           19-3 IRQ Status and Control Register (INTSCR) . . . . . . . . . . . . . . 406

                                           20-1                KBI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . .408
                                           20-2                Keyboard Interrupt Block Diagram . . . . . . . . . . . . . . . . . . . . . 409
                                           20-3                Keyboard Status and Control Register (KBSCR) . . . . . . . . . . 412
                                           20-4                Keyboard Interrupt Enable Register (KBIER) . . . . . . . . . . . . . 413

Freescale Semiconductor, Inc...            21-1 COP Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 416
                                           21-2 Configuration Register 1 (CONFIG1) . . . . . . . . . . . . . . . . . . . 418
                                           21-3 COP Control Register (COPCTL) . . . . . . . . . . . . . . . . . . . . . . 419

                                           22-1 LVI I/O Register Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . 422
                                           22-2 LVI Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . .422

                                           23-1                Break Module Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . 429
                                           23-2                Break Module I/O Register Summary . . . . . . . . . . . . . . . . . . . 429
                                           23-3                Break Status and Control Register (BRKSCR). . . . . . . . . . . . 431
                                           23-4                Break Address Register High (BRKH) . . . . . . . . . . . . . . . . . . 432
                                           23-5                Break Address Register Low (BRKL) . . . . . . . . . . . . . . . . . . . 432
                                           23-6                SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . . 433
                                           23-7                SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . . 434

                                           24-1 Typical Internal Oscillator Frequency . . . . . . . . . . . . . . . . . . . 442
                                           24-2 SPI Master Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 448
                                           24-3 SPI Slave Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 449

                                           25-1                64-Pin Low-Profile Quad Flat Pack (Case No. 840F) . . . . . . . 452
                                           25-2                64-Pin Quad Flat Pack (Case No. 840B) . . . . . . . . . . . . . . . . 453
                                           25-3                80-Pin Low-Profile Quad Flat Pack (Case No. 917) . . . . . . . . 454
                                           25-4                80-Pin Quad Flat Pack (Case No. 841B) . . . . . . . . . . . . . . . . 455

                                           A-1 MC68HC908LK24 Crystal Oscillator Connection . . . . . . . . . 460
                                           A-2 MC68HC908LK24 Configuration Register 1 (CONFIG1) . . . 460

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 31
                                 MOTOROLA                                           List of Figures

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                  Freescale Semiconductor, Inc.

                                 List of Figures

Freescale Semiconductor, Inc...

                                 Data Sheet       MC68HC908LJ24/LK24 -- Rev. 2
                                 32
                                                                       List of Figures   MOTOROLA

                                                  For More Information On This Product,
                                                              Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                 Data Sheet MC68HC908LJ24

                                                                                                      List of Tables

                                           Table               Title                                  Page

                                           2-1 Vector Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .65

Freescale Semiconductor, Inc...            4-1 FLASH Block Protect Register to Physical Address . . . . . . . . . 78

                                           5-1 LVI Trip Point Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84

                                           6-1 Instruction Set Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
                                           6-2 Opcode Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102

                                           8-1 Numeric Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
                                           8-3 VPR1 and VPR0 Programming . . . . . . . . . . . . . . . . . . . . . . .128
                                           8-2 PRE 1 and PRE0 Programming . . . . . . . . . . . . . . . . . . . . . . . 128

                                           9-1 Signal Name Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
                                           9-2 PIN Bit Set Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
                                           9-3 Vector Addresses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .154

                                           10-1 Monitor Mode Signal Requirements and Options . . . . . . . . . . 168
                                           10-2 Mode Differences (Vectors) . . . . . . . . . . . . . . . . . . . . . . . . . . 170
                                           10-3 Monitor Baud Rate Selection . . . . . . . . . . . . . . . . . . . . . . . . . 172
                                           10-4 READ (Read Memory) Command . . . . . . . . . . . . . . . . . . . . . 173
                                           10-5 WRITE (Write Memory) Command. . . . . . . . . . . . . . . . . . . . . 174
                                           10-6 IREAD (Indexed Read) Command . . . . . . . . . . . . . . . . . . . . . 174
                                           10-7 IWRITE (Indexed Write) Command . . . . . . . . . . . . . . . . . . . . 175
                                           10-8 READSP (Read Stack Pointer) Command . . . . . . . . . . . . . . . 175
                                           10-9 RUN (Run User Program) Command . . . . . . . . . . . . . . . . . . . 176
                                           10-10 Summary of ROM-Resident Routines . . . . . . . . . . . . . . . . . . 179
                                           10-11 PRGRNGE Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181
                                           10-12 ERARNGE Routine. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
                                           10-13 LDRNGE Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .184

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 33
                                 MOTOROLA                                           List of Tables

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                 Freescale Semiconductor, Inc.

                                 List of Tables  Table  Title                                 Page

                                 Data Sheet      10-14 MON_PRGRNGE Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
                                 34              10-15 MON_ERARNGE Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
                                                 10-16 ICP_LDRNGE Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
                                                 10-17 EE_WRITE Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
                                                 10-18 EE_READ Routine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191

Freescale Semiconductor, Inc...                  11-1 Pin Name Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
                                                 11-2 Prescaler Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
                                                 11-3 Mode, Edge, and Level Selection . . . . . . . . . . . . . . . . . . . . . . 214

                                                 12-1   Pin Name Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
                                                 12-2   Compensation Algorithm for Different Values of E . . . . . . . . . 226
                                                 12-3   Write-Protected RTC Registers and Bits . . . . . . . . . . . . . . . . 227
                                                 12-4   CALOUT Pin Output Option . . . . . . . . . . . . . . . . . . . . . . . . . . 232

                                                 13-1 Pin Name Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
                                                 13-2 Start Bit Verification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
                                                 13-3 Data Bit Recovery. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .260
                                                 13-4 Stop Bit Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .261
                                                 13-5 SCI Pin Functions (Standard and Infrared). . . . . . . . . . . . . . . 268
                                                 13-6 Character Format Selection . . . . . . . . . . . . . . . . . . . . . . . . . . 271
                                                 13-7 SCI Baud Rate Prescaling . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
                                                 13-8 SCI Baud Rate Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283
                                                 13-9 SCI Baud Rate Selection Examples . . . . . . . . . . . . . . . . . . . .284
                                                 13-10 Infrared Narrow Pulse Selection . . . . . . . . . . . . . . . . . . . . . . . 285

                                                 14-1   Pin Name Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
                                                 14-2   SPI Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .304
                                                 14-3   SPI Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 311
                                                 14-4   SPI Master Baud Rate Selection . . . . . . . . . . . . . . . . . . . . . . 316

                                                 15-1 Pin Name Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 320
                                                 15-2 Baud Rate Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 326

                                                 16-1 MUX Channel Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 343
                                                 16-2 ADC Clock Divide Ratio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 346
                                                 16-3 ADC Mode Select . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .347

                                                               MC68HC908LJ24/LK24 -- Rev. 2

                                                                            List of Tables    MOTOROLA

                                                       For More Information On This Product,
                                                                   Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                      List of Tables

                                           Table               Title                                  Page

                                           17-1                Pin Name Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 350
                                           17-3                LCD Bias Voltage Control. . . . . . . . . . . . . . . . . . . . . . . . . . . . 369
                                           17-2                Resistor Ladder Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . 369
                                           17-4                Fast Charge Duty Cycle Selection . . . . . . . . . . . . . . . . . . . . . 370
                                           17-5                LCD Duty Cycle Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . 371
                                           17-6                LCD Waveform Base Clock Selection . . . . . . . . . . . . . . . . . . 371

Freescale Semiconductor, Inc...            18-1                Port Control Register Bits Summary. . . . . . . . . . . . . . . . . . . .378
                                           18-2                Port A Pin Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 382
                                           18-3                Port B Pin Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 386
                                           18-4                Port C Pin Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 389
                                           18-5                Port D Pin Functions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 393
                                           18-6                Port E Pin Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 396
                                           18-7                Port F Pin Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 399

                                           20-1 Pin Name Conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408

                                           22-1 LVI Status Register (LVISR) . . . . . . . . . . . . . . . . . . . . . . . . . . 425
                                           22-2 LVIOUT Bit Indication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 425

                                           24-1 Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . 436
                                           24-2 Functional Operating Range. . . . . . . . . . . . . . . . . . . . . . . . . . 437
                                           24-3 Thermal Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 437
                                           24-4 5V DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . 438
                                           24-5 3.3V DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . 439
                                           24-6 5V Control Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .440
                                           24-7 3.3V Control Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 441
                                           24-8 5V Oscillator Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . 441
                                           24-9 3.3V Oscillator Specifications. . . . . . . . . . . . . . . . . . . . . . . . . 442
                                           24-10 5V ADC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . 443
                                           24-11 3.3V ADC Electrical Characteristics . . . . . . . . . . . . . . . . . . . .444
                                           24-12 Timer Interface Module Characteristics . . . . . . . . . . . . . . . . . 445
                                           24-13 CGM Electrical Specifications. . . . . . . . . . . . . . . . . . . . . . . . . 445
                                           24-14 5V SPI Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 446
                                           24-15 3.3V SPI Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . 447
                                           24-16 FLASH Memory Electrical Characteristics . . . . . . . . . . . . . . . 450

                                           26-1 MC Order Numbers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 457

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 35
                                 MOTOROLA                                           List of Tables

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                 Freescale Semiconductor, Inc.

                                 List of Tables

                                                 Table  Title                           Page

                                                 A-1 5V DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . 461
                                                 A-2 3.3V DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . 461
                                                 A-3 5V Oscillator Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . 462
                                                 A-4 3.3V Oscillator Specifications. . . . . . . . . . . . . . . . . . . . . . . . . 462
                                                 A-5 MC68HC908LK24 Order Numbers. . . . . . . . . . . . . . . . . . . . . 462

Freescale Semiconductor, Inc...

                                 Data Sheet                    MC68HC908LJ24/LK24 -- Rev. 2
                                 36
                                                                      List of Tables    MOTOROLA

                                                 For More Information On This Product,
                                                             Go to: www.freescale.com
                                               Freescale Semiconductor, Inc.

                                 Data Sheet MC68HC908LJ24

                                                                      Section 1. General Description

                                 1.1 Contents

                                               1.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

Freescale Semiconductor, Inc...                1.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

                                               1.4 MCU Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40

                                               1.5 Pin Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

                                               1.6 Pin Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44

                                               1.6.1           Power Supply Pins (VDD and VSS) . . . . . . . . . . . . . . . . . . . . 44
                                               1.6.2           Analog Power Supply Pin (VDDA) . . . . . . . . . . . . . . . . . . . . .44
                                               1.6.3           LCD Bias Voltage (VLCD) . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
                                               1.6.4           Oscillator Pins (OSC1 and OSC2) . . . . . . . . . . . . . . . . . . . . 45

                                               1.6.5 External Reset Pin (RST) . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

                                               1.6.6 External Interrupt Pin (IRQ) . . . . . . . . . . . . . . . . . . . . . . . . . 45

                                               1.6.7 External Filter Capacitor Pin (CGMXFC) . . . . . . . . . . . . . . . 45

                                               1.6.8           ADC Voltage High Reference Pin (VREFH). . . . . . . . . . . . . . 45
                                               1.6.9           ADC Voltage Low Reference Pin (VREFL) . . . . . . . . . . . . . . 46
                                               1.6.10          Port A Input/Output (I/O) Pins (PTA7PTA0) . . . . . . . . . . . . 46

                                               1.6.11 Port B I/O Pins (PTB7PTB0) . . . . . . . . . . . . . . . . . . . . . . . 46

                                               1.6.12 Port C I/O Pins (PTC7PTC0) . . . . . . . . . . . . . . . . . . . . . . . 46

                                               1.6.13 Port D I/O Pins (PTD7PTD0) . . . . . . . . . . . . . . . . . . . . . . . 46

                                               1.6.14 Port E I/O Pins (PTE7PTE0) . . . . . . . . . . . . . . . . . . . . . . . 47

                                               1.6.15 Port F I/O Pins (PTF7PTF0). . . . . . . . . . . . . . . . . . . . . . . . 47

                                               1.6.16 LCD Backplane and Frontplane

                                                               (BP0-BP2, BP3/FP0, FP1FP10, FP27FP32) . . . . . . . 47

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 37
                                 MOTOROLA                                       General Description

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                               Freescale Semiconductor, Inc.
                                 General Description

                                 1.2 Introduction

                                                                The MC68HC908LJ24 is a member of the low-cost, high-performance
                                                                M68HC08 Family of 8-bit microcontroller units (MCUs). The M68HC08
                                                                Family is based on the customer-specified integrated circuit (CSIC)
                                                                design strategy. All MCUs in the family use the enhanced M68HC08
                                                                central processor unit (CPU08) and are available with a variety of
                                                                modules, memory sizes and types, and package types.

Freescale Semiconductor, Inc...  1.3 Features  Features of the MC68HC908LJ24 include the following:

                                 Data Sheet       High-performance M68HC08 architecture
                                 38                Fully upward-compatible object code with M6805, M146805, and

                                                       M68HC05 Families
                                                       8-MHz at 5V operating voltage
                                                       4-MHz at 3.3V operating voltage
                                                   32.768kHz crystal oscillator clock input with 32MHz internal PLL
                                                   Optional continuous crystal oscillator operation in stop mode
                                                   24K-bytes user program FLASH memory with security1 feature
                                                   768 bytes of on-chip RAM
                                                   Up to 48 general-purpose input/output (I/O) pins:
                                                       High current 15mA sink capability on 30 pins
                                                   Two 16-bit, 2-channel timer interface modules (TIM1 and TIM2)
                                                       with selectable input capture, output compare, PWM capability on
                                                       each channel, and external clock input option (T1CLK and T2CLK)
                                                   Real time clock (RTC) with:
                                                       Clock, calendar, alarm, and chronograph functions
                                                       Selectable periodic interrupt requests for seconds, minutes,

                                                           hours, days, 2-Hz, 4-Hz, 8-Hz, 16-Hz, and 128-Hz

                                               1. No security feature is absolutely secure. However, Motorola strategy is to make reading or
                                               copying the FLASH difficult for unauthorized users.

                                               MC68HC908LJ24/LK24 -- Rev. 2

                                                                General Description   MOTOROLA

                                               For More Information On This Product,
                                                           Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                      General Description
                                                                                                                    Features

Freescale Semiconductor, Inc...                Temperature drift compensation by user software and external
                                                    temperature sensor with temperature drift profile from crystal
                                                    vendor

                                           Serial communications interface module (SCI) with infrared (IR)
                                               encoder/decoder

                                           Inter-IC Bus interface module (IIC)
                                           Serial peripheral interface module (SPI)
                                           IRQ external interrupt pin with integrated pullup
                                           8-bit keyboard wakeup port with programmable pullup
                                           4/3 backplanes and static with maximum 32/33 frontplanes liquid

                                               crystal display (LCD) driver
                                           6-channel, 10-bit successive approximation analog-to-digital

                                               converter (ADC)
                                           Resident routines for in-circuit programming and EEPROM

                                               emulation
                                           Low-power design (fully static with stop and wait modes)
                                           Master reset pin (with integrated pullup) and power-on reset
                                           Spike filter protection for EMC performance enhancement
                                           System protection features

                                                Optional computer operating properly (COP) reset, driven by
                                                    internal RC oscillator

                                                Low-voltage detection with optional reset or interrupt
                                                Illegal opcode detection with reset
                                                Illegal address detection with reset
                                           80-pin quad flat pack (QFP), 80-pin low-profile quad flat pack
                                               (LQFP), 64-pin quad flat pack (QFP), and 64-pin low-profile quad
                                               flat pack (LQFP)

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 39
                                 MOTOROLA                                       General Description

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
Freescale Semiconductor, Inc...                                Freescale Semiconductor, Inc.
                                 General Description

                                                                     Specific features of the MC68HC908LJ24 in 64-pin packages are:
                                                                         40 general-purpose I/Os only
                                                                         High current 15-mA sink capability on 22 pins
                                                                         4/3 backplanes and static with maximum 26 or 27 frontplanes
                                                                             LCD driver

                                                                Features of the CPU08 include the following:
                                                                     Enhanced HC05 programming model
                                                                     Extensive loop control functions
                                                                     16 addressing modes (eight more than the HC05)
                                                                     16-bit Index register and stack pointer
                                                                     Memory-to-memory data transfers
                                                                     Fast 8 8 multiply instruction
                                                                     Fast 16/8 divide instruction
                                                                     Binary-coded decimal (BCD) instructions
                                                                     Optimization for controller applications
                                                                     Efficient C language support

                                 1.4 MCU Block Diagram

                                                                Figure 1-1 shows the structure of the MC68HC908LJ24.

                                 Data Sheet  MC68HC908LJ24/LK24 -- Rev. 2
                                 40
                                                              General Description   MOTOROLA

                                             For More Information On This Product,
                                                         Go to: www.freescale.com
                                                                      Freescale Semiconductor, Inc.

                                            M68HC08 CPU                              INTERNAL BUS                        General Description
                                                                                                                         MCU Block Diagram
                                     CPU    ARITHMETIC/LOGIC                    KEYBOARD INTERRUPT           DDRA
                                 REGISTERS       UNIT (ALU)                              MODULE                   PORTA          PTA7/ADC3
                                                                                                                                 PTA6/ADC2
                                 CONTROL AND STATUS REGISTERS -- 128 BYTES    10-BIT ANALOG-TO-DIGITAL                           PTA5/ADC1
                                                                                 CONVERTER MODULE                                PTA4/ADC0
                                          USER FLASH -- 24,576 BYTES                                                             PTA3/KBI3**
                                                                            2-CHANNEL TIMER INTERFACE                            PTA2/KBI2**
                                          USER RAM -- 768 BYTES                         MODULE 1                                 PTA1/KBI1**
                                                                                                                                 PTA0/KBI0**
                                          MONITOR ROM -- 959 BYTES          2-CHANNEL TIMER INTERFACE        DDRB
                                                                                        MODULE 2                  PORTB          PTB7/ADC5
Freescale Semiconductor, Inc...  USER FLASH VECTOR SPACE -- 48 BYTES                                                             PTB6/ADC4
                                                                              SERIAL COMMUNICATIONS                              PTB5/T2CH1
                                 OSC1       CLOCK GENERATOR MODULE               INTERFACE MODULE                                PTB4/T2CH0
                                 OSC2          32.768-kHz OSCILLATOR                (WITH INFRARED                               PTB3/T1CH1
                                                                                 ENCODER/DECODER)                                PTB2/T1CH0
                                 CGMXFC     PHASE-LOCKED LOOP                                                                    PTB1/RxD
                                                                                   REAL TIME CLOCK                               PTB0/TxD
                                                                                         MODULE              DDRD
                                                                                                                  PORTD          PTD7/KBI7/SDA
                                                                                      INTER IC BUS                               PTD6/KBI6/SCL
                                 * RST      SYSTEM INTEGRATION                   INTERFACE MODULE            DDRF                PTD5/KBI5/T2CLK**
                                 * IRQ               MODULE                                                       PORTF          PTD4/KBI4/T1CLK**
                                                                                  SERIAL PERIPHERAL                              PTD3/SPSCK/CALOUT
                                              EXTERNAL INTERRUPT                 INTERFACE MODULE                                PTD2/MOSI
                                                     MODULE                                                                      PTD1/MISO
                                                                                                                                 PTD0/SS/CALIN
                                            COMPUTER OPERATING
                                              PROPERLY MODULE                                                                    PTF7
                                                                                                                                   :
                                            POWER-ON RESET                                                   DDRC
                                                  MODULE                                                          PORTC          PTF0
                                                                                                                                              #
                                 # VLCD     LOW-VOLTAGE INHIBIT             LIQUID CRYSTAL DISPLAY           DDRE
                                   VDDA             MODULE                       DRIVER MODULE                    PORTE          FP32
                                                                                                                                   :
                                    VDD             POWER
                                     VSS                                                                                         FP27
                                 VREFH                ADC REFERENCE                                                              PTC7/FP26
                                  VREFL
                                           * Pin contains integrated pullup device.                                                    :
                                          ** Pin contains integrated pullup device if configured as KBI.                         PTC0/FP19
                                            High current sink pin, 15mA.
                                          # Pins available on 80-pin packages only.                                              PTE7/FP18
                                                                                                                                       :
                                                            Figure 1-1. MC68HC908LJ24 Block Diagram
                                                                                                                                 PTE0/FP11
                                 MC68HC908LJ24/LK24 -- Rev. 2                                                                    FP10

                                 MOTOROLA                                              General Description                         :
                                                                                                                                 FP1
                                                                      For More Information On This Product,                      BP2
                                                                                  Go to: www.freescale.com
                                                                                                                                   :
                                                                                                                                 BP0
                                                                                                                                 FP0/BP3

                                                                                                                                     Data Sheet

                                                                                                                                                 41
                                                               Freescale Semiconductor, Inc.
                                 General Description

                                 1.5 Pin Assignments

                                             80 PTD4/KBI4/T1CLK
                                                  79 BP2
                                                       78 BP1
                                                            77 BP0
                                                                 76 FP32
                                                                     75 FP31
                                                                          74 PTB5/T2CH1
                                                                               73 PTB4/T2CH0
                                                                                    72 PTB3/T1CH1
                                                                                         71 PTB2/T1CH0
                                                                                              70 PTB1/RxD
                                                                                                   69 PTB0/TxD
                                                                                                        68 NC
                                                                                                             67 CGMXFC
                                                                                                                  66 OSC2
                                                                                                                       65 OSC1
                                                                                                                            64 VSS
                                                                                                                                 63 VLCD
                                                                                                                                      62 VDD

                                                                                                                                           61 VDDA
                                           FP0/BP3 1                                                         60 VREFL
Freescale Semiconductor, Inc...  PTD5/KBI5/T2CLK 2                                                       59 VREFH
                                                                                                         58 PTB7/ADC5
                                                 FP1 3                                                   57 PTB6/ADC4
                                                 FP2 4                                                   56 PTA7/ADC3
                                                 FP3 5                                                   55 PTA6/ADC2
                                                 FP4 6                                                   54 PTA5/ADC1
                                                 FP5 7                                                   53 PTA4/ADC0
                                                 FP6 8                                                   52 FP30
                                                 FP7 9                                                   51 FP29
                                                 FP8 10                                                  50 PTA3/KBI3
                                               PTF7 11                                                   49 PTA2/KBI2
                                               PTF6 12                                                   48 PTA1/KBI1
                                   PTD6/KBI6/SCL 13                                                      47 PTA0/KBI0
                                   PTD7/KBI7/SDA 14                                                      46 FP28
                                                 FP9 15                                                  45 FP27
                                               FP10 16                                                   44 PTC7/FP26
                                               PTF5 17                                                   43 PTC6/FP25
                                               PTF4 18                                                   42 PTC5/FP24
                                         PTE0/FP11 19
                                         PTE1/FP12 20                                                        41 PTD0/SS/CALIN
                                                       PTD3/SPSCK/CALOUT 21
                                                           PTE2/FP13 22
                                                                PTE3/FP14 23
                                                                     PTE4/FP15 24
                                                                          PTE5/FP16 25
                                                                               PTE6/FP17 26
                                                                                    PTE7/FP18 27
                                                                                         PTC0/FP19 28
                                                                                              PTF3 29
                                                                                                   PTF2 30
                                                                                                        PTD2/MOSI 31
                                                                                                             PTD1/MISO 32
                                                                                                                  PTF1 33
                                                                                                                       PTF0 34
                                                                                                                            PTC1/FP20 35
                                                                                                                                 PTC2/FP21 36
                                                                                                                                      PTC3/FP22 37
                                                                                                                                           PTC4/FP23 38
                                                                                                                                                IRQ 39
                                                                                                                                                     RST 40

                                                         Figure 1-2. 80-Pin QFP and LQFP Pin Assignment

                                 Data Sheet              MC68HC908LJ24/LK24 -- Rev. 2
                                 42
                                                                          General Description                                                                MOTOROLA

                                                         For More Information On This Product,
                                                                     Go to: www.freescale.com
                                                         Freescale Semiconductor, Inc.

                                                                                                                                                  General Description
                                                                                                                                                      Pin Assignments

                                           FP0/BP3 1   64 PTD4/KBI4/T1CLK
                                 PTD5/KBI5/T2CLK 2          63 BP2
                                                                 62 BP1
                                                 FP1 3                 61 BP0
                                                 FP2 4                      60 PTB5/T2CH1
                                                 FP3 5                            59 PTB4/T2CH0
                                                 FP4 6                                 58 PTB3/T1CH1
                                                 FP5 7                                       57 PTB2/T1CH0
                                                 FP6 8                                            56 PTB1/RxD
                                                 FP7 9                                                  55 PTB0/TxD
                                                 FP8 10                                                      54 CGMXFC
                                   PTD6/KBI6/SCL 11                                                                53 OSC2
                                   PTD7/KBI7/SDA 12                                                                     52 OSC1
                                                 FP9 13                                                                       51 VSS
                                               FP10 14                                                                             50 VDD
                                         PTE0/FP11 15
                                         PTE1/FP12 16                                                                                    49 VDDA
                                                                                                                  48 VREFL
Freescale Semiconductor, Inc...                                Pins not available on 64-LQFP package:         47 VREFH
                                                                                                              46 PTB7/ADC5
                                                               PTF7  FP32                                     45 PTB6/ADC4
                                                                                                              44 PTA7/ADC3
                                                               PTF6  FP31                                     43 PTA6/ADC2
                                                                                                              42 PTA5/ADC1
                                                               PTF5  FP30                                     41 PTA4/ADC0
                                                                                                              40 PTA3/KBI3
                                                               PTF4  FP29                                     39 PTA2/KBI2
                                                                                                              38 PTA1/KBI1
                                                               PTF3  FP28                                     37 PTA0/KBI0
                                                                                                              36 PTC7/FP26
                                                               PTF2  FP27                                     35 PTC6/FP25
                                                                                                              34 PTC5/FP24
                                                               PTF1
                                                                                                                  33 PTD0/SS/CALIN
                                                               PTF0  VLCD

                                                               Internal PTF7PTF0 pads are connected to VSS.
                                                               Internal FP32FP27 pads are unconnected.
                                                               Internal VLCD pad is connected to VDD.

                                                       PTD3/SPSCK/CALOUT 17
                                                            PTE2/FP13 18
                                                                 PTE3/FP14 19
                                                                       PTE4/FP15 20
                                                                            PTE5/FP16 21
                                                                                  PTE6/FP17 22
                                                                                       PTE7/FP18 23
                                                                                             PTC0/FP19 24
                                                                                                  PTD2/MOSI 25
                                                                                                        PTD1/MISO 26
                                                                                                             PTC1/FP20 27
                                                                                                                   PTC2/FP21 28
                                                                                                                        PTC3/FP22 29
                                                                                                                              PTC4/FP23 30
                                                                                                                                   IRQ 31
                                                                                                                                         RST 32

                                           Figure 1-3. 64-pin QFP and LQFP Pin Assignment

                                 MC68HC908LJ24/LK24 -- Rev. 2                                                                                     Data Sheet
                                                                                                                                                             43
                                 MOTOROLA                                       General Description

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                               Freescale Semiconductor, Inc.
                                 General Description

                                 1.6 Pin Functions

                                                                Description of pin functions are provided here.

Freescale Semiconductor, Inc...  1.6.1 Power Supply Pins (VDD and VSS)

                                                                VDD and VSS are the power supply and ground pins. The MCU operates
                                                                from a single power supply.

                                                                Fast signal transitions on MCU pins place high, short-duration current
                                                                demands on the power supply. To prevent noise problems, take special
                                                                care to provide power supply bypassing at the MCU as Figure 1-4
                                                                shows. Place the C1 bypass capacitor as close to the MCU as possible.
                                                                Use a high-frequency-response ceramic capacitor for C1. C2 is an
                                                                optional bulk current bypass capacitor for use in applications that require
                                                                the port pins to source high current levels. VSS must be grounded for
                                                                proper MCU operation.

                                 1.6.2 Analog Power Supply Pin (VDDA)

                                                                VDDA is the voltage supply for the analog parts of the MCU. Connect the
                                                                VDDA pin to the same voltage potential as VDD. For maximum noise
                                                                immunity, route VDDA via a separate trace and place bypass capacitors
                                                                as close as possible to the package (see Figure 1-4).

                                                  MCU

                                             VDD       0.1 F  VSS                                               VDDA
                                                                            0.1 F
                                                       C1(a)
                                                                            C1(b)

                                                       +            +
                                                       C2(a)   C2(b)

                                             VDD  NOTE: Component values shown                                   VDD
                                                            represent typical applications.

                                                  Figure 1-4. Power Supply Bypassing

                                 Data Sheet                    MC68HC908LJ24/LK24 -- Rev. 2
                                 44
                                                              General Description                                      MOTOROLA

                                             For More Information On This Product,
                                                         Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                      General Description
                                                                                                              Pin Functions

                                 1.6.3 LCD Bias Voltage (VLCD)

                                                                VLCD is the bias voltage supply for the LCD driver module. Connect the
                                                                VLCD pin to the same voltage potential as VDD. For maximum noise
                                                                immunity, route VLCD via a separate trace and place bypass capacitors
                                                                as close as possible to the package. See Section 17. Liquid Crystal
                                                                Display (LCD) Driver.

Freescale Semiconductor, Inc...  1.6.4 Oscillator Pins (OSC1 and OSC2)

                                                                The OSC1 and OSC2 pins are the connections for the on-chip oscillator
                                                                circuit. The OSC1 pin contains a schmitt-trigger and a spike filter for
                                                                improved EMC performance. See Section 7. Oscillator (OSC).

                                 1.6.5 External Reset Pin (RST)

                                                                A logic 0 on the RST pin forces the MCU to a known start-up state. RST
                                                                is bidirectional, allowing a reset of the entire system. It is driven low when
                                                                any internal reset source is asserted. A Schmitt-trigger and a spike filter
                                                                is associated with this pin so that the device is more robust to EMC
                                                                noise. This pin also contains an internal pullup resistor. See 9.4 Reset
                                                                and System Initialization.

                                 1.6.6 External Interrupt Pin (IRQ)

                                                                IRQ is an asynchronous external interrupt pin. This pin contains an
                                                                internal pullup resistor. See Section 19. External Interrupt (IRQ).

                                 1.6.7 External Filter Capacitor Pin (CGMXFC)

                                                                CGMXFC is an external filter capacitor connection for the CGM.
                                                                See 8.4.9 CGM External Connections.

                                 1.6.8 ADC Voltage High Reference Pin (VREFH)

                                                                VREFH is the voltage input pin for the ADC voltage high reference.
                                                                See 16.7.4 ADC Voltage Reference High Pin (VREFH).

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet

                                 MOTOROLA                      General Description                                                   45

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
Freescale Semiconductor, Inc...                                Freescale Semiconductor, Inc.
                                 General Description

                                 1.6.9 ADC Voltage Low Reference Pin (VREFL)
                                                                VREFL is the voltage input pin for the ADC voltage low reference.
                                                                See 16.7.5 ADC Voltage Reference Low Pin (VREFL).

                                 1.6.10 Port A Input/Output (I/O) Pins (PTA7--PTA0)

                                                                PTA7PTA0 are special function, bidirectional port pins. See 18.3 Port A.
                                                                PTA7/ADC3PTA4/ADC0 are shared with ADC, and
                                                                PTA3/KBI3PTA0/KBI0 are shared with the KBI module.

                                 1.6.11 Port B I/O Pins (PTB7--PTB0)

                                                                PTB7PTB0 are special function, bidirectional port pins, with high
                                                                current sink capability on PTB5PTB0. See 18.4 Port B.
                                                                PTB1/RxDPTB0/TxD are shared with the SCI module,
                                                                PTB5/T2CH1PTB4/T2CH0 are shared with the TIM2,
                                                                PTB3/T1CH1PTB2/T1CH0 are shared with the TIM1,
                                                                PTB7/ADC5PTB6/ADC4 are shared with the ADC.

                                 1.6.12 Port C I/O Pins (PTC7--PTC0)

                                                                PTC7PTC0 are special function, bidirectional port pins, with high
                                                                current sink capability. See 18.5 Port C.
                                                                PTC7/FP26PTC0/FP19 are shared with the LCD frontplane drivers.

                                 1.6.13 Port D I/O Pins (PTD7--PTD0)

                                                                PTD7PTD0 are special function, bidirectional port pins.
                                                                PTD7/KBI7/SDAPTD6/KBI6/SCL are shared with the KBI and IIC
                                                                modules. See 18.6 Port D.
                                                                PTD5/KBI5/T2CLKPTD4/KBI4/T1CLK are shared with the KBI, TIM1,
                                                                and TIM2 modules.
                                                                PTD3/SPSCK/CALOUTPTD0/SS/CALIN are shared with the SPI and
                                                                RTC modules.

                                 Data Sheet  MC68HC908LJ24/LK24 -- Rev. 2
                                 46
                                                              General Description   MOTOROLA

                                             For More Information On This Product,
                                                         Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                      General Description
                                                                                                              Pin Functions

                                 1.6.14 Port E I/O Pins (PTE7--PTE0)

                                                                PTE7PTE0 are special function, bidirectional port pins, with high
                                                                current sink capability. See 18.7 Port E.
                                                                PTE7/FP18PTE0/FP11 are shared with the LCD frontplane drivers.

Freescale Semiconductor, Inc...  1.6.15 Port F I/O Pins (PTF7--PTF0)

                                                                PTF7PTF0 are general purpose bidirectional port pins with high current
                                                                sink capability. See 18.8 Port F.

                                 1.6.16 LCD Backplane and Frontplane (BP0-BP2, BP3/FP0, FP1--FP10, FP27--FP32)

                                                                BP0BP2 are the LCD backplane driver pins and FP1 FP10 and
                                                                FP27FP32 are the frontplane driver pins. FP0/BP3 is the shared driver
                                                                pin between FP0 and BP3.
                                                                See Section 17. Liquid Crystal Display (LCD) Driver.

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 47
                                 MOTOROLA                                       General Description

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                               Freescale Semiconductor, Inc.
                                 General Description

Freescale Semiconductor, Inc...

                                 Data Sheet  MC68HC908LJ24/LK24 -- Rev. 2
                                 48
                                                              General Description             MOTOROLA

                                             For More Information On This Product,
                                                         Go to: www.freescale.com
                                               Freescale Semiconductor, Inc.

                                 Data Sheet MC68HC908LJ24

                                                               Section 2. Memory Map

                                 2.1 Contents

Freescale Semiconductor, Inc...                2.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
                                               2.3 Unimplemented Memory Locations . . . . . . . . . . . . . . . . . . . . . 49
                                               2.4 Reserved Memory Locations . . . . . . . . . . . . . . . . . . . . . . . . . . 50
                                               2.5 Input/Output (I/O) Section. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

                                 2.2 Introduction

                                                                The CPU08 can address 64k-bytes of memory space. The memory
                                                                map, shown in Figure 2-1, includes:

                                                                     24,576 bytes of user FLASH memory
                                                                     768 bytes of random-access memory (RAM)
                                                                     48 bytes of user-defined vectors
                                                                     959 bytes of monitor ROM

                                 2.3 Unimplemented Memory Locations

                                                                Accessing an unimplemented location can cause an illegal address
                                                                reset. In the memory map (Figure 2-1) and in register figures in this
                                                                document, unimplemented locations are shaded.

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 49
                                 MOTOROLA                                           Memory Map

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                             Freescale Semiconductor, Inc.

                                 Memory Map

                                 2.4 Reserved Memory Locations

                                                                Accessing a reserved location can have unpredictable effects on MCU
                                                                operation. In Figure 2-2 and in register figures in this document,
                                                                reserved locations are marked with the word Reserved or with the
                                                                letter R.

Freescale Semiconductor, Inc...  2.5 Input/Output (I/O) Section

                                                                Most of the control, status, and data registers are in the zero page
                                                                $0000$007F. Additional I/O registers have the following addresses:

                                                                     $FE00; SIM break status register, SBSR
                                                                     $FE01; SIM reset status register, SRSR
                                                                     $FE03; SIM break flag control register, SBFCR
                                                                     $FE04; Interrupt status register 1, INT1
                                                                     $FE05; Interrupt status register 2, INT2
                                                                     $FE06; Interrupt status register 3, INT3
                                                                     $FE07; Reserved
                                                                     $FE08; FLASH control register, FLCR
                                                                     $FE09; Reserved
                                                                     $FE0A; Reserved
                                                                     $FE0B; Reserved
                                                                     $FE0C; break address register high, BRKH
                                                                     $FE0D; break address register low, BRKL
                                                                     $FE0E; break status and control register, BRKSCR
                                                                     $FE0F; LVI status register, LVISR
                                                                     $FFCF; FLASH block protect register, FLBPR (FLASH register)
                                                                     $FFFF; COP control register, COPCTL

                                                                Data registers are shown in Figure 2-2, Table 2-1 is a list of vector
                                                                locations.

                                 Data Sheet  MC68HC908LJ24/LK24 -- Rev. 2
                                 50
                                                                  Memory Map        MOTOROLA

                                             For More Information On This Product,
                                                         Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                                      Memory Map
                                                                                                      Input/Output (I/O) Section

Freescale Semiconductor, Inc...                                $0000                       I/O Registers
                                                                                              128 Bytes

                                                               $007F                             RAM
                                                                                              768 Bytes
                                                               $0080
                                                                                          Unimplemented
                                                                                           35,968 Bytes
                                                               $037F
                                                                                      User FLASH Memory
                                                               $0380                       24,576 Bytes
                                                                  
                                                                                          Unimplemented
                                                               $8FFF                        3,072 Bytes

                                                               $9000                      Monitor ROM 1
                                                                                              512 Bytes

                                                               $EFFF         SIM Break Status Register (SBSR)
                                                                             SIM Reset Status Register (SRSR)
                                                               $F000
                                                                                              Reserved
                                                                        SIM Break Flag Control Register (SBFCR)
                                                               $FBFF
                                                                              Interrupt Status Register 1 (INT1)
                                                               $FC00          Interrupt Status Register 2 (INT2)
                                                                              Interrupt Status Register 3 (INT3)

                                                               $FDFF                          Reserved
                                                                               FLASH Control Register (FLCR)
                                                               $FE00
                                                                                              Reserved
                                                               $FE01                          Reserved
                                                                                              Reserved
                                                               $FE02       Break Address Register High (BRKH)
                                                                            Break Address Register Low (BRKL)
                                                               $FE03  Break Status and Control Register (BRKSCR)
                                                                                 LVI Status Register (LVISR)
                                                               $FE04
                                                                                          Monitor ROM 2
                                                               $FE05                          447 Bytes

                                                               $FE06      FLASH Block Protect Register (FLBPR)

                                                               $FE07                        User Vectors
                                                                                              48 Bytes
                                                               $FE08
                                                                        Figure 2-1. Memory Map
                                                               $FE09

                                                               $FE0A

                                                               $FE0B

                                                               $FE0C

                                                               $FE0D

                                                               $FE0E

                                                               $FE0F

                                                               $FE10
                                                                  

                                                               $FFCE

                                                               $FFCF

                                                               $FFD0
                                                                  

                                                               $FFFF

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 51
                                 MOTOROLA                                           Memory Map

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                                    Freescale Semiconductor, Inc.

                                 Memory Map

                                 Addr.       Register Name                  Bit 7     6           5      4      3         2      1    Bit 0
                                                                                    PTA6        PTA5   PTA4   PTA3      PTA2   PTA1   PTA0
                                                                    Read:   PTA7
                                                                              U       U           U      U      U         U      U      U
                                 $0000       Port A Data Register   Write:          PTB6        PTB5   PTB4   PTB3      PTB2   PTB1   PTB0
                                                             (PTA)
                                                                                      U           U      U      U         U      U      U
                                                                    Reset:          PTC6        PTC5   PTC4   PTC3      PTC2   PTC1   PTC0

                                                                    Read:   PTB7      U           U      U      U         U      U      U
                                                                              U     PTD6        PTD5   PTD4   PTD3      PTD2   PTD1   PTD0
                                 $0001       Port B Data Register   Write:
                                                             (PTB)                    U           U      U      U         U      U      U
                                                                                   DDRA6       DDRA5  DDRA4  DDRA3     DDRA2  DDRA1  DDRA0
                                                                    Reset:
                                                                                      0           0      0      0         0      0      0
                                                                    Read:   PTC7   DDRB6       DDRB5  DDRB4  DDRB3     DDRB2  DDRB1  DDRB0
                                                                              U
Freescale Semiconductor, Inc...  $0002       Port C Data Register   Write:            0           0      0      0         0      0      0
                                                             (PTC)                 DDRC6       DDRC5  DDRC4  DDRC3     DDRC2  DDRC1  DDRC0

                                                                    Reset:            0           0      0      0         0      0      0
                                                                                   DDRD6       DDRD5  DDRD4  DDRD3     DDRD2  DDRD1  DDRD0
                                                                    Read:   PTD7
                                                                              U       0           0      0      0         0      0      0
                                 $0003       Port D Data Register   Write:          PTE6        PTE5   PTE4   PTE3      PTE2   PTE1   PTE0
                                                             (PTD)
                                                                                      U           U      U      U         U      U      U
                                                                    Reset:         DDRE6       DDRE5  DDRE4  DDRE3     DDRE2  DDRE1  DDRE0

                                                                    Read:   DDRA7     0           0      0      0         0      0      0
                                                                               0
                                 $0004  Data Direction Register A   Write:
                                                           (DDRA)

                                                                    Reset:

                                                                    Read:   DDRB7
                                                                               0
                                 $0005  Data Direction Register B   Write:
                                                           (DDRB)

                                                                    Reset:

                                                                    Read:   DDRC7
                                                                               0
                                 $0006  Data Direction Register C   Write:
                                                           (DDRC)

                                                                    Reset:

                                                                    Read:   DDRD7
                                                                               0
                                 $0007  Data Direction Register D   Write:
                                                           (DDRD)

                                                                    Reset:

                                                                    Read:   PTE7
                                                                              U
                                 $0008       Port E Data Register   Write:
                                                             (PTE)

                                                                    Reset:

                                                                    Read:   DDRE7
                                                                               0
                                 $0009  Data Direction Register E   Write:
                                                           (DDRE)

                                                                    Reset:

                                             U = Unaffected                 X = Indeterminate         = Unimplemented  R = Reserved

                                             Figure 2-2. Control, Status, and Data Registers (Sheet 1 of 13)

                                 Data Sheet                                                                  MC68HC908LJ24/LK24 -- Rev. 2
                                 52
                                                                                         Memory Map                           MOTOROLA

                                                                    For More Information On This Product,
                                                                                Go to: www.freescale.com
                                                                   Freescale Semiconductor, Inc.

                                                                                                                                     Memory Map
                                                                                                                     Input/Output (I/O) Section

                                 Addr.  Register Name                      Bit 7  6           5     4     3          2       1      Bit 0
                                                                                                                                    PTF0
                                                                   Read:   PTF7   PTF6 PTF5 PTF4          PTF3 PTF2 PTF1
                                                                             U                                                        U
                                 $000A  Port F Data Register       Write:                                                          DDRF0
                                                        (PTF)
                                                                                                                                      0
                                                                   Reset:         U           U     U     U          U       U     LEDB0

                                                                   Read:   DDRF7  DDRF6 DDRF5 DDRF4       DDRF3 DDRF2 DDRF1           0
                                                                              0                                                    LEDC0
                                 $000B  Data Direction Register F  Write:
                                                           (DDRF)                                                                     0
                                                                                                                                   LEDE0
                                                                   Reset:         0           0     0     0          0       0
                                                                                                                                      0
                                 $000C     Port-B LED Control Read: 0             0                       LEDB3 LEDB2 LEDB1        LEDF0
                                                       Register Write:                     LEDB5 LEDB4
                                                        (LEDB) Reset: 0                                                               0
Freescale Semiconductor, Inc...                                                   0           0     0     0          0       0     SPTIE

                                 $000D     Port-C LED Control Read:        LEDC7  LEDC6 LEDC5 LEDC4       LEDC3 LEDC2 LEDC1           0
                                                       Register Write:        0                                                    SPR0
                                                        (LEDC) Reset:             0           0     0     0          0       0
                                                                                                                                      0
                                 $000E     Port-E LED Control Read:        LEDE7  LEDE6 LEDE5 LEDE4       LEDE3 LEDE2 LEDE1          R0
                                                       Register Write:        0                                                      T0
                                                        (LEDE) Reset:             0           0     0     0          0       0        U
                                                                                                                                    PTY
                                 $000F     Port-F LED Control Read:        LEDF7  LEDF6 LEDF5 LEDF4       LEDF3 LEDF2 LEDF1           0
                                                      Register Write:         0
                                                        (LEDF) Reset:             0           0     0     0          0       0

                                                                   Read:   SPRIE  R SPMSTR CPOL           CPHA SPWOM SPE
                                                                              0
                                 $0010  SPI Control Register       Write:
                                                      (SPCR)

                                                                   Reset:            0          1     0     1            0     0
                                                                                  ERRIE       OVRF  MODF  SPTE       MODFEN  SPR1
                                        SPI Status and Control Read:       SPRF
                                 $0011                  Register Write:      0
                                                       (SPSCR) Reset:
                                                                                  0           0     0     1          0       0

                                                                   Read: R7       R6          R5    R4    R3         R2      R1

                                 $0012     SPI Data Register       Write:  T7     T6          T5    T4    T3         T2      T1
                                                      (SPDR)

                                                                   Reset: U       U           U     U     U          U       U

                                                                   Read:   LOOPS  ENSCI       0     M     WAKE ILTY          PEN
                                                                              0
                                 $0013  SCI Control Register 1     Write:
                                                        (SCC1)

                                                                   Reset:         0           0     0     0          0       0

                                           U = Unaffected                  X = Indeterminate        = Unimplemented  R = Reserved

                                           Figure 2-2. Control, Status, and Data Registers (Sheet 2 of 13)

                                 MC68HC908LJ24/LK24 -- Rev. 2                                                                      Data Sheet
                                                                                                                                              53
                                 MOTOROLA                                               Memory Map

                                                                   For More Information On This Product,
                                                                               Go to: www.freescale.com
                                                                  Freescale Semiconductor, Inc.

                                 Memory Map

                                 Addr.       Register Name                Bit 7  6           5       4        3       2     1       Bit 0
                                 $0014                                    SCTIE
                                 $0015                            Read:          TCIE SCRIE ILIE              TE      RE    RWU SBK
                                 $0016                                      0
                                 $0017  SCI Control Register 2    Write:   R8
                                 $0018                  (SCC2)
                                 $0019                                      U
                                 $001A                            Reset:  SCTE   0           0       0        0       0     0       0
                                 $001B
                                 $001C                            Read:     1    T8 DMARE DMATE ORIE                  NEIE FEIE PEIE
                                 $001D                                      0
                                        SCI Control Register 3    Write:
                                                        (SCC3)              0
                                                                            R7
                                                                  Reset:    T7   U           0       0        0       0     0       0
                                                                            U
                                                                  Read:    CKS   TC          SCRF IDLE        OR      NF    FE      PE
                                                                            0
Freescale Semiconductor, Inc...         SCI Status Register 1     Write:    R
                                                       (SCS1)               0
                                                                            0
                                                                  Reset:         1           0       0        0       0     0       0
                                                                            0
                                                                  Read:   KBIE7  0           0       0        0       0     BKF     RPF

                                        SCI Status Register 2     Write:    0
                                                       (SCS2)              PEE

                                                                  Reset:    0    0           0       0        0       0     0       0

                                                                  Read:          R6          R5      R4       R3      R2    R1      R0

                                             SCI Data Register    Write:         T6          T5      T4       T3      T2    T1      T0
                                                        (SCDR)

                                                                  Reset:         U           U       U        U       U     U       U

                                                                  Read:          0           SCP1 SCP0        R       SCR2 SCR1 SCR0

                                        SCI Baud Rate Register    Write:
                                                          (SCBR)

                                                                  Reset:         0           0       0        0       0     0       0

                                             SCI Infrared Control Read:          0           0       0        CKTST   TNP1 TNP0 IREN
                                                         Register Write:
                                                                                 0           0       0        0         0   0       0
                                                       (SCIRCR) Reset:                                                  0
                                                                                                                      ACKK
                                             Keyboard Status and Read:           0           0       0        KEYF      0   IMASKK MODEK

                                             Control Register     Write:
                                                    (KBSCR)

                                                                  Reset:         0           0       0        0             0       0

                                             Keyboard Interrupt Read:            KBIE6 KBIE5 KBIE4 KBIE3              KBIE2 KBIE1 KBIE0
                                               Enable Register Write:
                                                        (KBIER) Reset:           0           0       0        0       0     0       0

                                                                  Read:          STOP_       STOP_   DIV2CLK  PCEH    PCEL LVISEL1 LVISEL0
                                                                                 IRCDIS      XCLKEN
                                        Configuration Register 2  Write:
                                                     (CONFIG2)
                                                                                                                            0       1
                                                                  Reset:         0           0       0        0       0

                                             U = Unaffected               X = Indeterminate          = Unimplemented  R = Reserved

                                             Figure 2-2. Control, Status, and Data Registers (Sheet 3 of 13)

                                 Data Sheet                                                                      MC68HC908LJ24/LK24 -- Rev. 2
                                 54
                                                                                       Memory Map                               MOTOROLA

                                                                  For More Information On This Product,
                                                                              Go to: www.freescale.com
                                                                  Freescale Semiconductor, Inc.

                                                                                                                                       Memory Map
                                                                                                                       Input/Output (I/O) Section

                                 Addr.  Register Name                           Bit 7  6       5     4          3         2   1      Bit 0
                                                                                                                          0
                                        IRQ Status and Control Read: 0                 0       0     0          IRQF    ACK   IMASK MODE
                                                                                                                          0
                                 $001E     Register Write:                                                             SSREC
                                                                                                                          0
                                           (INTSCR) Reset: 0                           0       0     0          0             0      0
                                                                                                                        PS2
                                                                  Read:         COPRS  LVISTOP LVIRSTD LVIPWRD  0         0   STOP COPD
                                                                                                                         10
                                 $001F  Configuration Register 1  Write:
                                                     (CONFIG1)                                                            0
                                                                                                     0                    2
                                                                  Reset: 0             0       0                0             0      0
                                                                                                                          0
                                  One-time writable register after each reset.                                           10
                                  Reset by POR only.                                                                      1
                                                                                                                          2
Freescale Semiconductor, Inc...         Timer 1 Status and Control Read: TOF           TOIE TSTOP    0          0         1   PS1    PS0
                                                                                                                       ELS0A
                                 $0020     Register Write: 0                                         TRST                 0
                                                                                                                         10
                                           (T1SC) Reset: 0                             0       1     0          0         X   0      0

                                           Timer 1 Counter Read: Bit 15                14      13    12         11            9      Bit 8

                                 $0021     Register High Write:

                                           (T1CNTH) Reset: 0                           0       0     0          0             0      0

                                           Timer 1 Counter Read: Bit 7                 6       5     4          3             1      Bit 0

                                 $0022     Register Low Write:

                                           (T1CNTL) Reset: 0                           0       0     0          0             0      0

                                        Timer 1 Counter Modulo Read: Bit 15            14      13    12         11            9      Bit 8
                                 $0023     Register High Write:

                                           (T1MODH) Reset: 1                           1       1     1          1             1      1

                                        Timer 1 Counter Modulo Read: Bit 7             6       5     4          3             1      Bit 0
                                 $0024     Register Low Write:

                                           (T1MODL) Reset: 1                           1       1     1          1             1      1

                                          Timer 1 Channel 0 Status Read:        CH0F   CH0IE   MS0B  MS0A       ELS0B         TOV0 CH0MAX
                                 $0025 and Control Register Write:                0      0       0     0           0
                                                                                  0                                           0      0
                                                            (T1SC0) Reset:

                                 $0026     Timer 1 Channel 0 Read: Bit 15              14      13    12         11            9      Bit 8
                                           Register High Write:

                                           (T1CH0H) Reset: X                           X       X     X          X             X      X

                                           U = Unaffected                   X = Indeterminate        = Unimplemented   R = Reserved

                                           Figure 2-2. Control, Status, and Data Registers (Sheet 4 of 13)

                                 MC68HC908LJ24/LK24 -- Rev. 2                                                                      Data Sheet
                                                                                                                                              55
                                 MOTOROLA                                              Memory Map

                                                                  For More Information On This Product,
                                                                              Go to: www.freescale.com
                                                             Freescale Semiconductor, Inc.

                                 Memory Map

                                 Addr.       Register Name                  Bit 7   6          5     4             3   2           1    Bit 0
                                                                            Bit 7
                                 $0027       Timer 1 Channel 0 Read:                6          5     4             3   2           1    Bit 0
                                                  Register Low Write:         X
                                                      (T1CH0L) Reset:       CH1F    X          X     X             X   X           X    X

                                          Timer 1 Channel 1 Status Read:      0     CH1IE      0     MS1A          ELS1B ELS1A     TOV1 CH1MAX
                                 $0028 and Control Register Write:            0
                                                                            Bit 15  0          0     0             0   0           0    0
                                                            (T1SC1) Reset:
                                                                              X
                                 $0029       Timer 1 Channel 1 Read:                14         13    12            11  10          9    Bit 8
                                                  Register High Write:      Bit 7
Freescale Semiconductor, Inc...                       (T1CH1H) Reset:         X     X          X     X             X   X           X    X

                                 $002A       Timer 1 Channel 1 Read:        TOF     6          5     4             3   2           1    Bit 0
                                                  Register Low Write:         0
                                                      (T1CH1L) Reset:         0     X          X     X             X   X           X    X

                                        Timer 2 Status and Control Read:    Bit 15                              0  0               PS1  PS0
                                                                                    TOIE TSTOP                                PS2
                                 $002B       Register Write:                  0
                                                                            Bit 7                            TRST

                                             (T2SC) Reset:                    0     0          1     0             0   0           0    0

                                             Timer 2 Counter Read:          Bit 15  14         13    12            11  10          9    Bit 8
                                               Register High Write:           1
                                 $002C             (T2CNTH) Reset:
                                                                            Bit 7
                                                                              1     0          0     0             0   0           0    0

                                             Timer 2 Counter Read:          CH0F    6          5     4             3   2           1    Bit 0
                                                Register Low Write:           0
                                 $002D             (T2CNTL) Reset:            0

                                                                                      0          0     0           0   0           0    0
                                                                                      14         13    12
                                 $002E  Timer 2 Counter Modulo Read:                  1          1     1           11  10          9    Bit 8
                                                   Register High Write:               6          5     4
                                                      (T2MODH) Reset:                 1          1     1           1   1           1    1
                                                                                    CH0IE      MS0B  MS0A
                                 $002F  Timer 2 Counter Modulo Read:                  0          0     0           3   2           1    Bit 0
                                                    Register Low Write:
                                                       (T2MODL) Reset:                                             1   1           1    1

                                          Timer 2 Channel 0 Status Read:                                           ELS0B ELS0A     TOV0 CH0MAX
                                 $0030 and Control Register Write:
                                                                                                                   0   0           0    0
                                                            (T2SC0) Reset:

                                             U = Unaffected                 X = Indeterminate        = Unimplemented   R = Reserved

                                             Figure 2-2. Control, Status, and Data Registers (Sheet 5 of 13)

                                 Data Sheet                                                                           MC68HC908LJ24/LK24 -- Rev. 2
                                 56
                                                                                  Memory Map                                          MOTOROLA

                                                             For More Information On This Product,
                                                                         Go to: www.freescale.com
                                                               Freescale Semiconductor, Inc.

                                                                                                                                        Memory Map
                                                                                                                        Input/Output (I/O) Section

                                 Addr.  Register Name                       Bit 7   6          5         4   3          2   1         Bit 0
                                                                                                         12
                                 $0031     Timer 2 Channel 0 Read:          Bit 15  14         13        X   11         10  9         Bit 8
                                                Register High Write:          X                          4
                                                    (T2CH0H) Reset:                 X          X         X   X          X   X         X
                                                                                                       MS1A
                                 $0032     Timer 2 Channel 0 Read: Bit 7            6          5         0   3          2   1         Bit 0
                                                Register Low Write:                                      12
                                                    (T2CH0L) Reset: X               X          X         X   X          X   X         X
                                                                                                         4
                                          Timer 2 Channel 1 Status Read:    CH1F                    0    X   ELS1B ELS1A    TOV1 CH1MAX
                                 $0033 and Control Register Write:            0     CH1IE              BCS
                                                                              0                          0
Freescale Semiconductor, Inc...                             (T2SC1) Reset:          0          0         0   0          0   0         0

                                 $0034     Timer 2 Channel 1 Read:          Bit 15  14         13        0   11         10  9         Bit 8
                                                Register High Write:          X                          0
                                                    (T2CH1H) Reset:                 X          X             X          X   X         X
                                                                                                         0
                                 $0035     Timer 2 Channel 1 Read: Bit 7            6          5       MUL4  3          2   1         Bit 0
                                                Register Low Write:
                                                    (T2CH1L) Reset: X                 X           X      0   X          X   X         X
                                                                                    PLLF       PLLON   VRS4
                                                               Read:        PLLIE                            PRE1 PRE0      VPR1 VPR0
                                                                              0                          0
                                 $0036  PLL Control Register   Write:
                                                       (PTCL)

                                                               Reset:               0          1             0          0   0         0

                                        PLL Bandwidth Control Read:         AUTO    LOCK                     0          0   0
                                                        Register Write:       0                  ACQ                                    R
                                 $0037                  (PBWC) Reset:

                                                                                    0          0             0          0   0         0

                                        PLL Multiplier Select Read: 0               0          0             MUL11 MUL10    MUL9 MUL8
                                               Register High Write:
                                 $0038               (PMSH) Reset: 0

                                                                                      0          0           0          0   0         0
                                                                                    MUL6       MUL5
                                 $0039  PLL Multiplier Select Read:         MUL7                             MUL3 MUL2      MUL1 MUL0
                                                Register Low Write:           0       1          0
                                                      (PMSL) Reset:                 VRS6       VRS5          0          0   0         0

                                 $003A  PLL VCO Range Select Read:          VRS7      1          0           VRS3 VRS2      VRS1 VRS0
                                                        Register Write:       0
                                                         (PMRS) Reset:                                       0          0   0         0

                                           U = Unaffected                   X = Indeterminate          = Unimplemented  R = Reserved

                                           Figure 2-2. Control, Status, and Data Registers (Sheet 6 of 13)

                                 MC68HC908LJ24/LK24 -- Rev. 2                                                                  Data Sheet
                                                                                                                                          57
                                 MOTOROLA                                           Memory Map

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                                 Freescale Semiconductor, Inc.

                                 Memory Map

                                 Addr.       Register Name               Bit 7  6           5    4    3           2      1      Bit 0

                                        PLL Reference Divider Read: 0           0           0    0    RDS3        RDS2 RDS1 RDS0

                                 $003B       Select Register Write:

                                                      (PMDS) Reset: 0           0           0    0    0           0      0      1

                                 $003C  ADC Status and Control Read: COCO AIEN              ADCO ADCH4 ADCH3      ADCH2 ADCH1 ADCH0
                                                      Register Write:

                                                      (ADCSR) Reset: 0          0           0    1    1           1      1      1

                                                                 Read: ADx      ADx         ADx  ADx  ADx         ADx    ADx    ADx

Freescale Semiconductor, Inc...  $003D  ADC Data Register high   Write:  R      R           R    R    R           R      R      R
                                                         (ADRH)

                                                                 Reset: 0       0           0    0    0           0      0      0

                                        ADC Data Register low Read: ADx         ADx         ADx  ADx  ADx         ADx    ADx    ADx

                                 $003E                (ADRL) Write: R           R           R    R    R           R      R      R

                                                                 Reset: 0       0           0    0    0           0      0      0

                                             ADC Clock Control Read:     ADIV2  ADIV1       ADIV0 ADICLK MODE1    MODE0  0      0
                                                                           0      0
                                 $003F                Register   Write:                                                         R
                                                      (ADCLK)

                                                                 Reset:                     0    0    0           1      0      0

                                        RTC Calibration Control Read: 0         0           CAL AUTOCAL OUTF1     OUTF0  0      0

                                 $0040                Register Write: R         R                                        RTCWE1 RTCWE0

                                             (RTCCOMR) Reset: 0                 0           0    0    0           0      1      0

                                             RTC Calibration Data Read: EOVL    0           E5   E4   E3          E2     E1     E0

                                 $0041                Register Write:

                                             (RTCCDAT) Reset: U                 0           U    U    U           U      U      U

                                                                 Read:   ALMIE  CHRIE       DAYIE HRIE MINIE      SECIE TB1IE TB2IE
                                                                            0      0
                                 $0042  RTC Control Register 1   Write:
                                                      (RTCCR1)

                                                                 Reset:                     0    0    0           0      0      0

                                                                 Read:   COMEN      0       CHRE RTCE TBH         0      0      0
                                                                            U   CHRCLR
                                 $0043  RTC Control Register 2   Write:
                                                      (RTCCR2)                      0
                                                                                                 0
                                                                 Reset:                     0         0           0      0      0

                                  Reset by POR only.

                                             U = Unaffected              X = Indeterminate       = Unimplemented  R = Reserved

                                             Figure 2-2. Control, Status, and Data Registers (Sheet 7 of 13)

                                 Data Sheet                                                              MC68HC908LJ24/LK24 -- Rev. 2
                                 58
                                                                                      Memory Map                             MOTOROLA

                                                                 For More Information On This Product,
                                                                             Go to: www.freescale.com
                                                                Freescale Semiconductor, Inc.

                                                                                                                                  Memory Map
                                                                                                                  Input/Output (I/O) Section

                                 Addr.  Register Name                   Bit 7    6           5     4     3          2     1     Bit 0
                                 $0044                                  ALMF   CHRF        DAYF  HRF   MINF       SECF  TB1F    TB2F
                                 $0045                          Read:
                                 $0046                                    0      0           0     0     0
                                 $0047  RTC Status Register     Write:    0      0         AM5   AM4   AM3
                                 $0048              (RTCSR)
                                 $0049                                    0      0           U     U     U
                                 $004A                          Reset:    0      0           0   AH4   AH3        0     0       0
                                 $004B
                                 $004C                          Read:     0      0           0     U     U        AM2   AM1     AM0
                                 $004D                                    0      0         SEC5  SEC4  SEC3
                                        Alarm Minute register   Write:
                                                       (ALMR)             0      0           U     U     U
                                                                          0      0         MIN5  MIN4  MIN3
                                                                Reset:                                            U     U       U
                                                                          0      0           U     U     U
                                                                Read:     0      0           0   HR4   HR3        AH2   AH1     AH0

Freescale Semiconductor, Inc...            Alarm Hour register  Write:    0      0           0     U     U
                                                        (ALHR)            0      0           0   DAY4  DAY3

                                                                Reset:    0      0           0     U     U        U     U       U
                                                                          0      0           0     0   MTH3
                                                                Read:                                             SEC2 SEC1 SEC0
                                                                          0      0           0     0     U
                                           Second Register      Write:  YR7     YR6        YR5   YR4   YR3
                                                    (SECR)
                                                                          U      U           U     U     U
                                                                Reset:    0      0           0     0     0        U     U       U

                                                                Read:     0      0           0     0     0        MIN2 MIN1 MIN0

                                           Minute Register      Write:
                                                    (MINR)

                                                                Reset:                                            U     U       U

                                                                Read:                                             HR2   HR1     HR0

                                           Hour Register        Write:
                                                   (HRR)

                                                                Reset:                                            U     U       U

                                                                Read:                                             DAY2 DAY1 DAY0

                                           Day Register         Write:
                                                (DAYR)

                                                                Reset:                                            U     U       U

                                                                Read:                                             MTH2 MTH1 MTH0

                                           Month Register       Write:
                                                   (MTHR)

                                                                Reset:                                            U     U       U

                                                                Read:                                             YR2   YR1     YR0

                                           Year Register        Write:
                                                   (YRR)

                                                                Reset:                                            U     U       U

                                                                Read:                                             DOW2 DOW1 DOW0

                                        Day-Of-Week Register    Write:
                                                       (DOWR)

                                                                Reset:                                            U     U       U

                                           U = Unaffected               X = Indeterminate        = Unimplemented  R = Reserved

                                           Figure 2-2. Control, Status, and Data Registers (Sheet 8 of 13)

                                 MC68HC908LJ24/LK24 -- Rev. 2                                                                 Data Sheet
                                                                                                                                         59
                                 MOTOROLA                                            Memory Map

                                                                For More Information On This Product,
                                                                            Go to: www.freescale.com
                                                                   Freescale Semiconductor, Inc.

                                 Memory Map

                                 Addr.       Register Name                 Bit 7    6           5     4     3          2     1     Bit 0
                                 $004E                                            CHR6        CHR5  CHR4  CHR3       CHR2  CHR1    CHR0
                                 $004F       Chronograph Data Read: 0
                                 $0050                  Register Write:           0           0     0     0          0     0       0
                                 $0051                  (CHRR) Reset: 0
                                 $0052
                                 $0053                             Read: 0        FCCTL1 FCCTL0     DUTY1 DUTY0 LCLK2 LCLK1 LCLK0
                                 $0054
                                 $0055       LCD Clock Register    Write:
                                 $0056                 (LCDCLK)
                                 $0057
                                                                   Reset: 0       0           0     0     0          0     0       0

                                                         Read:                    R           R     R     R          R     R       R
                                                                      R
Freescale Semiconductor, Inc...
                                             Reserved Write:

                                                                   Reset:

                                                                   Read:   LCDE   0                 LC LCCON3 LCCON2 LCCON1 LCCON0
                                                                             0                FC
                                             LCD Control Register  Write:
                                                          (LCDCR)

                                                                   Reset:         0           0     0     0          0     0       0

                                                                   Read:   F1B3   F1B2 F1B1         F1B0 F0B3 F0B2 F0B1 F0B0

                                             LCD Data Register 1   Write:
                                                          (LDAT1)

                                                                   Reset: U       U           U     U     U          U     U       U

                                                                   Read:   F3B3   F3B2 F3B1         F3B0 F2B3 F2B2 F2B1 F2B0

                                             LCD Data Register 2   Write:
                                                          (LDAT2)

                                                                   Reset: U       U           U     U     U          U     U       U

                                                                   Read:   F5B3   F5B2 F5B1         F5B0 F4B3 F4B2 F4B1 F4B0

                                             LCD Data Register 3   Write:
                                                          (LDAT3)

                                                                   Reset: U       U           U     U     U          U     U       U

                                                                   Read:   F7B3   F7B2 F7B1         F7B0 F6B3 F6B2 F6B1 F6B0

                                             LCD Data Register 4   Write:
                                                          (LDAT4)

                                                                   Reset: U       U           U     U     U          U     U       U

                                                                   Read:   F9B3   F9B2 F9B1         F9B0 F8B3 F8B2 F8B1 F8B0

                                             LCD Data Register 5   Write:
                                                          (LDAT5)

                                                                   Reset: U       U           U     U     U          U     U       U

                                                                   Read:   F11B3  F11B2 F11B1       F11B0 F10B3 F10B2 F10B1 F10B0
                                                                             U
                                             LCD Data Register 6   Write:
                                                          (LDAT6)

                                                                   Reset:         U           U     U     U          U     U       U

                                             U = Unaffected                X = Indeterminate        = Unimplemented  R = Reserved

                                             Figure 2-2. Control, Status, and Data Registers (Sheet 9 of 13)

                                 Data Sheet                                                                  MC68HC908LJ24/LK24 -- Rev. 2
                                 60
                                                                                        Memory Map                            MOTOROLA

                                                                   For More Information On This Product,
                                                                               Go to: www.freescale.com
                                                               Freescale Semiconductor, Inc.

                                                                                                                                  Memory Map
                                                                                                                  Input/Output (I/O) Section

                                 Addr.  Register Name                  Bit 7    6           5      4      3         2      1    Bit 0
                                 $0058                                        F13B2       F13B1  F13B0  F12B3     F12B2  F12B1  F12B0
                                 $0059                         Read:   F13B3
                                 $005A                                   U      U           U      U      U         U      U      U
                                 $005B  LCD Data Register 7    Write:         F15B2       F15B1  F15B0  F14B3     F14B2  F14B1  F14B0
                                 $005C               (LDAT7)
                                 $005D                                          U           U      U      U         U      U      U
                                 $005E                         Reset:         F17B2       F17B1  F17B0  F16B3     F16B2  F16B1  F16B0
                                 $005F
                                 $0060                         Read:   F15B3    U           U      U      U         U      U      U
                                 $0061                                   U    F19B2       F19B1  F19B0  F18B3     F18B2  F18B1  F18B0
                                        LCD Data Register 8    Write:
                                                     (LDAT8)                    U           U      U      U         U      U      U
                                                                              F21B2       F21B1  F21B0  F20B3     F20B2  F20B1  F20B0
                                                               Reset:
                                                                                U           U      U      U         U      U      U
                                                               Read:   F17B3  F23B2       F23B1  F23B0  F22B3     F22B2  F22B1  F22B0
                                                                         U
Freescale Semiconductor, Inc...         LCD Data Register 9    Write:           U           U      U      U         U      U      U
                                                     (LDAT9)                  F25B2       F25B1  F25B0  F24B3     F24B2  F24B1  F24B0

                                                               Reset:           U           U      U      U         U      U      U
                                                                              F27B2       F27B1  F27B0  F26B3     F26B2  F26B1  F26B0
                                                               Read:   F19B3
                                                                         U      U           U      U      U         U      U      U
                                        LCD Data Register 10   Write:         F29B2       F29B1  F29B0  F28B3     F28B2  F28B1  F28B0
                                                     (LDAT10)
                                                                                U           U      U      U         U      U      U
                                                               Reset:         F31B2       F31B1  F31B0  F30B3     F30B2  F30B1  F30B0

                                                               Read:   F21B3    U           U      U      U         U      U      U
                                                                         U
                                        LCD Data Register 11   Write:
                                                     (LDAT11)

                                                               Reset:

                                                               Read:   F23B3
                                                                         U
                                        LCD Data Register 12   Write:
                                                     (LDAT12)

                                                               Reset:

                                                               Read:   F25B3
                                                                         U
                                        LCD Data Register 13   Write:
                                                     (LDAT13)

                                                               Reset:

                                                               Read:   F27B3
                                                                         U
                                        LCD Data Register 14   Write:
                                                     (LDAT14)

                                                               Reset:

                                                               Read:   F29B3
                                                                         U
                                        LCD Data Register 15   Write:
                                                     (LDAT15)

                                                               Reset:

                                                               Read:   F31B3
                                                                         U
                                        LCD Data Register 16   Write:
                                                     (LDAT16)

                                                               Reset:

                                           U = Unaffected              X = Indeterminate         = Unimplemented  R = Reserved

                                           Figure 2-2. Control, Status, and Data Registers (Sheet 10 of 13)

                                 MC68HC908LJ24/LK24 -- Rev. 2                                                                   Data Sheet
                                                                                                                                           61
                                 MOTOROLA                                           Memory Map

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                                 Freescale Semiconductor, Inc.

                                 Memory Map

                                 Addr.       Register Name                  Bit 7   6          5      4      3         2      1      Bit 0

                                                                 Read:                                       F32B3 F32B2 F32B1 F32B0

                                 $0062  LCD Data Register 17     Write:
                                                     (LDAT17)

                                                                 Reset:                                      U         U      U      U

                                 $0063                          Read:
                                  to         Unimplemented Write:

                                 $0069                         Reset:

                                 $006A  MMIIC Master Control Read:          MMALIF  MMNAKIF    MMBB   MMAST  MMRW      MMBR2 MMBR1 MMBR0
                                                       Register Write:          0        0        0      0      0
Freescale Semiconductor, Inc...                       (MIMCR) Reset:            0        0                             0      0      0

                                                                 Read:      MMAD7   MMAD6      MMAD5  MMAD4  MMAD3     MMAD2  MMAD1 MMEXTAD
                                                                               1       0          1      0      0         0
                                 $006B  MMIIC Address Register   Write:
                                                        (MMADR)

                                                                 Reset:                                                       0      0

                                                                 Read:      MMEN    MMIEN      0      0      MMTXAK REPSEN    0      0

                                 $006C  MMIIC Control Register   Write:
                                                        (MMCR)

                                                                 Reset: 0           0          0      0      0         0      0      0

                                                                 Read: MMRXIF MMTXIF MMATCH MMSRW MMRXAK 0 MMTXBE MMRXBF

                                 $006D  MMIIC Status Register    Write:     0       0
                                                       (MMSR)

                                                                 Reset: 0           0          0      0      1         0      1      0

                                 $006E       MMIIC Data Transmit Read:      MMTD7   MMTD6      MMTD5  MMTD4  MMTD3     MMTD2  MMTD1  MMTD0
                                                           Register Write:     1       1          1      1      1         1      1      1

                                                         (MMDTR) Reset:

                                 $006F       MMIIC Data Receive Read:       MMRD7   MMRD6      MMRD5  MMRD4  MMRD3     MMRD2  MMRD1  MMRD0
                                                          Register Write:      0       0          0      0      0         0      0      0

                                                        (MMDRR) Reset:

                                 $0070                           Read:      R       R          R      R      R         R      R      R
                                  to
                                             Reserved Write:
                                 $007F
                                                                 Reset:

                                             U = Unaffected                 X = Indeterminate         = Unimplemented  R = Reserved

                                             Figure 2-2. Control, Status, and Data Registers (Sheet 11 of 13)

                                 Data Sheet                                                                     MC68HC908LJ24/LK24 -- Rev. 2
                                 62
                                                                                      Memory Map                                 MOTOROLA

                                                                 For More Information On This Product,
                                                                             Go to: www.freescale.com
                                                                       Freescale Semiconductor, Inc.

                                                                                                                                         Memory Map
                                                                                                                         Input/Output (I/O) Section

                                 Addr.       Register Name                     Bit 7  6           5     4     3          2     1       Bit 0

                                                                       Read:   R      R           R     R     R          R     SBSW    R

                                 $FE00  SIM  Break  Status  Register   Write:                                                  Note
                                                            (SBSR)

                                                                      Reset:                                                   0

                                 Note: Writing a logic 0 clears SBSW.

                                                                       Read: POR      PIN         COP ILOP ILAD          0     LVI     0

                                 $FE01  SIM  Reset  Status  Register   Write:
                                                            (SRSR)

                                                                       POR: 1         0           0     0     0          0     0       0

Freescale Semiconductor, Inc...                                        Read:   R      R           R     R     R          R     R       R

                                 $FE02              Reserved Write:

                                                                      Reset:

                                        SIM Break Flag Control Read: BCFE             R           R     R     R          R     R       R
                                 $FE03                      Register Write:

                                                    (SBFCR) Reset: 0

                                                                       Read: IF6      IF5         IF4   IF3   IF2        IF1   0       0

                                 $FE04  Interrupt Status Register 1    Write:  R      R           R     R     R          R     R       R
                                                              (INT1)

                                                                      Reset: 0        0           0     0     0          0     0       0

                                                                       Read: IF14     IF13        IF12  IF11  IF10       IF9   IF8     IF7

                                 $FE05  Interrupt Status Register 2    Write:  R      R           R     R     R          R     R       R
                                                              (INT2)

                                                                      Reset: 0        0           0     0     0          0     0       0

                                                                       Read: 0        0           0     0     IF18       IF17  IF16    IF15

                                 $FE06  Interrupt Status Register 3    Write:  R      R           R     R     R          R     R       R
                                                              (INT3)

                                                                      Reset: 0        0           0     0     0          0     0       0

                                                                       Read:   R      R           R     R     R          R     R       R

                                 $FE07              Reserved Write:

                                                                      Reset:

                                                                       Read: 0        0           0     0     HVEN MASS ERASE PGM

                                 $FE08  FLASH Control Register         Write:
                                                          (FLCR)

                                                                      Reset: 0        0           0     0     0          0     0       0

                                                    U = Unaffected             X = Indeterminate        = Unimplemented  R = Reserved

                                                    Figure 2-2. Control, Status, and Data Registers (Sheet 12 of 13)

                                 MC68HC908LJ24/LK24 -- Rev. 2                                                                        Data Sheet
                                                                                                                                                63
                                 MOTOROLA                                                   Memory Map

                                                                       For More Information On This Product,
                                                                                   Go to: www.freescale.com
                                                              Freescale Semiconductor, Inc.

                                 Memory Map

                                 Addr.       Register Name                  Bit 7        6     5      4        3       2                 1   Bit 0
                                                                                         R                                               R     R
                                 $FE09                   Read:                                 R      R        R       R
                                                                      R                  R                                               R     R

                                             Reserved Write:                             R                                               R     R

                                                              Reset:                     14                                              9   Bit 8
                                                                                         0                                               0     0
                                 $FE0A                   Read:                           6     R      R        R       R                 1
                                                                      R                  0                                               0   Bit 0
                                                                                       BRKA                                              0     0
                                             Reserved Write:                             0                                               0     0
                                                                                       LVIIE                                             0     0
                                                              Reset:                     0                                               0     0
                                                                                       BPR6                                            BPR1    0
                                 $FE0B                   Read:                                 R      R        R       R
                                                                      R                                                                      BPR0
Freescale Semiconductor, Inc...
                                             Reserved Write:

                                                              Reset:

                                 $FE0C       Break Address Read:            Bit 15             13     12       11      10
                                              Register High Write:            0
                                                                                               0      0        0       0
                                                    (BRKH) Reset:

                                 $FE0D       Break Address Read: Bit 7                         5      4        3       2
                                              Register Low Write:
                                                     (BRKL) Reset: 0                           0      0        0       0

                                        Break Status and Control Read:      BRKE               0      0        0       0
                                                          Register Write:     0
                                 $FE0E
                                                       (BRKSCR) Reset:
                                                                                               0      0        0       0

                                        Low-Voltage Inhibit Status Read:    LVIOUT             LVIIF  0        0       0
                                                                               0
                                 $FE0F       Register Write:                                          LVIIACK

                                             (LVISR) Reset:                                    0      0        0       0

                                 $FFCF       FLASH Block Protect Read:      BPR7               BPR5 BPR4 BPR3 BPR2

                                                           Register Write:                     Unaffected by reset; $FF when blank
                                                         (FLBPR)# Reset:

                                 # Non-volatile FLASH register; write by programming.

                                                              Read:                                    Low byte of reset vector
                                                                                               Writing clears COP counter (any value)
                                 $FFFF  COP Control Register  Write:
                                                    (COPCTL)                                             Unaffected by reset

                                                              Reset:

                                             U = Unaffected                 X = Indeterminate         = Unimplemented  R = Reserved

                                             Figure 2-2. Control, Status, and Data Registers (Sheet 13 of 13)

                                 Data Sheet                                                                       MC68HC908LJ24/LK24 -- Rev. 2
                                 64
                                                                                   Memory Map                                          MOTOROLA

                                                              For More Information On This Product,
                                                                          Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                                      Memory Map
                                                                                                      Input/Output (I/O) Section

                                                                                                                                                                                        .

                                                               Table 2-1. Vector Addresses

Freescale Semiconductor, Inc...            Priority            INT Flag  Address                         Vector
                                           Lowest                IF18     $FFD8   Real Time Clock
                                                                 IF17     $FFD9   ADC Conversion Complete
                                           Highest               IF16     $FFDA   Keyboard
                                                                 IF15     $FFDB   MMIIC
                                                                 IF14     $FFDC   SCI Transmit
                                                                 IF13     $FFDD   SCI Receive
                                                                 IF12     $FFDE   SCI Error
                                                                 IF11     $FFDF   SPI Receive
                                                                 IF10     $FFE0   SPI Transmit
                                                                  IF9     $FFE1   TIM2 Overflow
                                                                  IF8     $FFE2   TIM2 Channel 1
                                                                  IF7     $FFE3   TIM2 Channel 0
                                                                  IF6     $FFE4   TIM1 Overflow
                                                                  IF5     $FFE5   TIM1 Channel 1
                                                                  IF4     $FFE6   TIM1 Channel 0
                                                                  IF3     $FFE7   PLL
                                                                  IF2     $FFE8   LVI
                                                                  IF1     $FFE9   IRQ Vector (High)
                                                                   --     $FFEA   IRQ Vector (Low)
                                                                   --     $FFEB   SWI Vector (High)
                                                                          $FFEC   SWI Vector (Low)
                                                                          $FFED   Reset Vector (High)
                                                                          $FFEE   Reset Vector (Low)
                                                                          $FFEF
                                                                          $FFF0
                                                                          $FFF1
                                                                          $FFF2
                                                                          $FFF3
                                                                          $FFF4
                                                                          $FFF5
                                                                          $FFF6
                                                                          $FFF7
                                                                          $FFF8
                                                                          $FFF9
                                                                          $FFFA
                                                                          $FFFB
                                                                          $FFFC
                                                                          $FFFD
                                                                          $FFFE
                                                                          $FFFF

                                 MC68HC908LJ24/LK24 -- Rev. 2                                                                                                                              Data Sheet
                                                                                                                                                                                                      65
                                 MOTOROLA                                           Memory Map

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                             Freescale Semiconductor, Inc.

                                 Memory Map

Freescale Semiconductor, Inc...

                                 Data Sheet  MC68HC908LJ24/LK24 -- Rev. 2
                                 66
                                                                  Memory Map        MOTOROLA

                                             For More Information On This Product,
                                                         Go to: www.freescale.com
                                               Freescale Semiconductor, Inc.

                                 Data Sheet MC68HC908LJ24

                                                    Section 3. Random-Access Memory (RAM)

                                 3.1 Contents

Freescale Semiconductor, Inc...                3.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
                                               3.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .67

                                 3.2 Introduction

                                                                This section describes the 768 bytes of RAM (random-access memory).

                                 3.3 Functional Description

                                                                Addresses $0080 through $037F are RAM locations. The location of the
                                                                stack RAM is programmable. The 16-bit stack pointer allows the stack to
                                                                be anywhere in the 64K-byte memory space.

                                                NOTE: For correct operation, the stack pointer must point only to RAM
                                                                locations.

                                                                Within page zero are 128 bytes of RAM. Because the location of the
                                                                stack RAM is programmable, all page zero RAM locations can be used
                                                                for I/O control and user data or code. When the stack pointer is moved
                                                                from its reset location at $00FF out of page zero, direct addressing mode
                                                                instructions can efficiently access all page zero RAM locations. Page
                                                                zero RAM, therefore, provides ideal locations for frequently accessed
                                                                global variables.

                                                                Before processing an interrupt, the CPU uses five bytes of the stack to
                                                                save the contents of the CPU registers.

                                                NOTE: For M6805 compatibility, the H register is not stacked.

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 67
                                 MOTOROLA                              Random-Access Memory (RAM)

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                               Freescale Semiconductor, Inc.
                                 Random-Access Memory (RAM)

                                                    During a subroutine call, the CPU uses two bytes of the stack to store
                                                    the return address. The stack pointer decrements during pushes and
                                                    increments during pulls.

                                             NOTE:  Be careful when using nested subroutines. The CPU may overwrite data
                                                    in the RAM during a subroutine or during the interrupt stacking
                                                    operation.

Freescale Semiconductor, Inc...

                                 Data Sheet         MC68HC908LJ24/LK24 -- Rev. 2
                                 68
                                                            Random-Access Memory (RAM)        MOTOROLA

                                                    For More Information On This Product,
                                                                Go to: www.freescale.com
                                               Freescale Semiconductor, Inc.

                                 Data Sheet MC68HC908LJ24

                                                                  Section 4. FLASH Memory (FLASH)

                                 4.1 Contents

Freescale Semiconductor, Inc...                4.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
                                               4.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .70
                                               4.4 FLASH Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
                                               4.5 FLASH Page Erase Operation . . . . . . . . . . . . . . . . . . . . . . . . . 72
                                               4.6 FLASH Mass Erase Operation . . . . . . . . . . . . . . . . . . . . . . . . . 73
                                               4.7 FLASH Program Operation. . . . . . . . . . . . . . . . . . . . . . . . . . . .74
                                               4.8 FLASH Block Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
                                               4.8.1 FLASH Block Protect Register . . . . . . . . . . . . . . . . . . . . . . . 77

                                 4.2 Introduction

                                                                This section describes the operation of the embedded FLASH memory.
                                                                This memory can be read, programmed, and erased from a single
                                                                external supply. The program and erase operations are enabled through
                                                                the use of an internal charge pump.

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 69
                                 MOTOROLA                                   FLASH Memory (FLASH)

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                               Freescale Semiconductor, Inc.
                                 FLASH Memory (FLASH)

                                 Addr.       Register Name                  Bit 7      6     5          4  3  2                        1   Bit 0
                                                                                                                                    ERASE  PGM
                                                                  Read: 0              0     0          0  HVEN MASS
                                                                                                                                       0     0
                                 $FE08  FLASH Control Register    Write:                                                             BPR1  BPR0
                                                          (FLCR)

                                                                  Reset: 0             0     0          0  0  0

                                 $FFCF       FLASH Block Protect Read:      BPR7       BPR6  BPR5 BPR4 BPR3 BPR2
                                                                                               Unaffected by reset; $FF when blank
                                                           Register Write:
                                                         (FLBPR)# Reset:

                                 # Non-volatile FLASH register; write by programming.

Freescale Semiconductor, Inc...                                                        = Unimplemented

                                                                  Figure 4-1. FLASH I/O Register Summary

                                 4.3 Functional Description

                                                            The FLASH memory consists of an array of 24,576 bytes for user
                                                            memory plus a block of 48 bytes for user interrupt vectors. An erased bit
                                                            reads as logic 1 and a programmed bit reads as a logic 0. The FLASH
                                                            memory page size is defined as 128 bytes, and is the minimum size that
                                                            can be erased in a page erase operation. Program and erase operations
                                                            are facilitated through control bits in FLASH control register (FLCR). The
                                                            address ranges for the FLASH memory are:

                                                                   $9000$EFFF; user memory, 24,576 bytes
                                                                   $FFD0$FFFF; user interrupt vectors, 48 bytes

                                             NOTE:          Programming tools are available from Motorola. Contact your local
                                                            Motorola representative for more information.

                                                            A security feature prevents viewing of the FLASH contents.1

                                                            1. No security feature is absolutely secure. However, Motorola's strategy is to make reading or
                                                            copying the FLASH difficult for unauthorized users.

                                 Data Sheet                                                                   MC68HC908LJ24/LK24 -- Rev. 2
                                 70
                                                                               FLASH Memory (FLASH)                                 MOTOROLA

                                                                  For More Information On This Product,
                                                                              Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                      FLASH Memory (FLASH)
                                                                                                       FLASH Control Register

                                 4.4 FLASH Control Register

                                           The FLASH control register (FLCR) controls FLASH program and erase
                                           operations.

                                           Address: $FE08

                                                               Bit 7  6  5  4  3                      2   1  Bit 0

                                           Read: 0                    0  0  0

                                                                               HVEN MASS ERASE PGM

                                           Write:

Freescale Semiconductor, Inc...            Reset: 0                   0  0  0  0                      0   0  0

                                                               Figure 4-2. FLASH Control Register (FLCR)

                                           HVEN -- High Voltage Enable Bit

                                              This read/write bit enables the charge pump to drive high voltages for
                                              program and erase operations in the array. HVEN can only be set if
                                              either PGM = 1 or ERASE = 1 and the proper sequence for program
                                              or erase is followed.

                                                  1 = High voltage enabled to array and charge pump on
                                                  0 = High voltage disabled to array and charge pump off

                                           MASS -- Mass Erase Control Bit

                                              This read/write bit configures the memory for mass erase operation or
                                              block erase operation when the ERASE bit is set.

                                                  1 = Mass Erase operation selected
                                                  0 = Block Erase operation selected

                                           ERASE -- Erase Control Bit

                                              This read/write bit configures the memory for erase operation.
                                              ERASE is interlocked with the PGM bit such that both bits cannot be
                                              equal to 1 or set to 1 at the same time.

                                                  1 = Erase operation selected
                                                  0 = Erase operation not selected

                                           PGM -- Program Control Bit

                                              This read/write bit configures the memory for program operation.
                                              PGM is interlocked with the ERASE bit such that both bits cannot be
                                              equal to 1 or set to 1 at the same time.

                                                  1 = Program operation selected
                                                  0 = Program operation not selected

                                 MC68HC908LJ24/LK24 -- Rev. 2                                                Data Sheet
                                                                                                                        71
                                 MOTOROLA                                   FLASH Memory (FLASH)

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                               Freescale Semiconductor, Inc.
                                 FLASH Memory (FLASH)

                                 4.5 FLASH Page Erase Operation

                                                    Use the following procedure to erase a page of FLASH memory. A page
                                                    consists of 128 consecutive bytes starting from addresses $xx00 or
                                                    $xx80. The 48-byte user interrupt vectors area also forms a page. The
                                                    48-byte user interrupt vectors cannot be erased by the page erase
                                                    operation because of security reasons. Mass erase is required to erase
                                                    this page.

Freescale Semiconductor, Inc...                      1. Set the ERASE bit and clear the MASS bit in the FLASH control
                                                          register.

                                                     2. Read the FLASH block protect register.

                                                     3. Write any data to any FLASH address within the page address
                                                          range desired.

                                                     4. Wait for a time, tnvs (min. 10s).
                                                     5. Set the HVEN bit.

                                                     6. Wait for a time, terase (1ms).
                                                     7. Clear the ERASE bit.
                                                     8. Wait for a time, tnvh (5s).
                                                     9. Clear the HVEN bit.
                                                    10. After time, trcv (1s), the memory can be accessed in read mode

                                                          again.

                                             NOTE:  Programming and erasing of FLASH locations cannot be performed by
                                                    code being executed from the FLASH memory; the code must be
                                                    executed from RAM. While these operations must be performed in the
                                                    order as shown, but other unrelated operations may occur between the
                                                    steps.

                                 Data Sheet                      MC68HC908LJ24/LK24 -- Rev. 2
                                 72
                                                                 FLASH Memory (FLASH)         MOTOROLA

                                                    For More Information On This Product,
                                                                Go to: www.freescale.com
                                                  Freescale Semiconductor, Inc.

                                                                                                                              FLASH Memory (FLASH)
                                                                                                                       FLASH Mass Erase Operation

                                 4.6 FLASH Mass Erase Operation

                                                  Use the following procedure to erase the entire FLASH memory:

Freescale Semiconductor, Inc...                    1. Set both the ERASE bit and the MASS bit in the FLASH control
                                                        register.

                                                   2. Read the FLASH block protect register.

                                                   3. Write any data to any FLASH address within the FLASH memory
                                                        address range.

                                                   4. Wait for a time, tnvs (10s).
                                                   5. Set the HVEN bit.

                                                   6. Wait for a time tmerase (4ms).
                                                   7. Clear the ERASE bit.
                                                   8. Wait for a time, tnvh1 (100s).
                                                   9. Clear the HVEN bit.
                                                  10. After time, trcv (1s), the memory can be accessed again in read

                                                        mode.

                                           NOTE:  Programming and erasing of FLASH locations cannot be performed by
                                                  code being executed from the FLASH memory; the code must be
                                                  executed from RAM. While these operations must be performed in the
                                                  order as shown, but other unrelated operations may occur between the
                                                  steps.

                                 MC68HC908LJ24/LK24 -- Rev. 2                                         Data Sheet
                                                                                                                 73
                                 MOTOROLA                                   FLASH Memory (FLASH)

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                               Freescale Semiconductor, Inc.
                                 FLASH Memory (FLASH)

                                 4.7 FLASH Program Operation

                                                    Programming of the FLASH memory is done on a row basis. A row
                                                    consists of 64 consecutive bytes starting from addresses $xx00, $xx40,
                                                    $xx80, or $xxC0. Use the following procedure to program a row of
                                                    FLASH memory. (Figure 4-3 shows a flowchart of the programming
                                                    algorithm.)

Freescale Semiconductor, Inc...                       1. Set the PGM bit. This configures the memory for program
                                                            operation and enables the latching of address and data for
                                             NOTE:          programming.
                                             NOTE:
                                                      2. Read the FLASH block protect register.

                                                      3. Write any data to any FLASH address within the row address
                                                            range desired.

                                                      4. Wait for a time, tnvs (10s).
                                                      5. Set the HVEN bit.

                                                      6. Wait for a time, tpgs (5s).
                                                      7. Write data to the FLASH address to be programmed.

                                                      8. Wait for time, tprog (30s).
                                                      9. Repeat steps 7 and 8 until all bytes within the row are programmed.

                                                     10. Clear the PGM bit.

                                                     11. Wait for time, tnvh (5s).
                                                     12. Clear the HVEN bit.

                                                     13. After time, trcv (1s), the memory can be accessed in read mode
                                                            again.

                                                    This program sequence is repeated throughout the memory until all data
                                                    is programmed.

                                                    The time between each FLASH address change (step 7 to step 7), or the
                                                    time between the last FLASH addressed programmed to clearing the
                                                    PGM bit (step 7 to step 10), must not exceed the maximum programming
                                                    time, tprog max.
                                                    Programming and erasing of FLASH locations cannot be performed by
                                                    code being executed from the FLASH memory. While these operations
                                                    must be performed in the order shown, other unrelated operations may
                                                    occur between the steps.

                                 Data Sheet                   MC68HC908LJ24/LK24 -- Rev. 2
                                 74
                                                                 FLASH Memory (FLASH)         MOTOROLA

                                                    For More Information On This Product,
                                                                Go to: www.freescale.com
                                                   Freescale Semiconductor, Inc.

                                                                                                                               FLASH Memory (FLASH)
                                                                                                                             FLASH Program Operation

                                                                          1          Set PGM bit

                                 Algorithm for programming                2 Read the FLASH block protect register
                                 a row (64 bytes) of FLASH memory

                                                                          3 Write any data to any FLASH location
                                                                                 within the address range of the row to
                                                                                 be programmed

                                                                          4          Wait for a time, tnvs

Freescale Semiconductor, Inc...                                           5          Set HVEN bit

                                                                          6          Wait for a time, tpgs

                                                                          7  Write data to the FLASH address

                                                                             to be programmed

                                                                          8          Wait for a time, tprog

                                                                                      Completed                                           Y
                                                                                     programming

                                                                                     this row?

                                                                                                    N

                                                                                                                                      10       Clear PGM bit
                                                                                                                                             Wait for a time, tnvh
                                 NOTE:
                                                                                                                                               Clear HVEN bit
                                 The time between each FLASH address change (step 7 to step 7), or                                           Wait for a time, trcv

                                 the time between the last FLASH address programmed                    11

                                 to clearing PGM bit (step 7 to step 10)

                                 must not exceed the maximum programming

                                 time, tprog max.                                                      12

                                 This row program algorithm assumes the row/s
                                 to be programmed are initially erased.

                                                                                                                                      13

                                                                                                                                    End of programming

                                                   Figure 4-3. FLASH Programming Flowchart

                                 MC68HC908LJ24/LK24 -- Rev. 2                                                                                                       Data Sheet
                                                                                                                                                                               75
                                 MOTOROLA                                   FLASH Memory (FLASH)

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                               Freescale Semiconductor, Inc.
                                 FLASH Memory (FLASH)

                                 4.8 FLASH Block Protection

Freescale Semiconductor, Inc...                     Due to the ability of the on-board charge pump to erase and program the
                                                    FLASH memory in the target application, provision is made to protect
                                                    pages of memory from unintentional erase or program operations due to
                                                    system malfunction. This protection is done by use of a FLASH block
                                                    protect register (FLBPR). The FLBPR determines the range of the
                                                    FLASH memory which is to be protected. The range of the protected
                                                    area starts from a location defined by FLBPR and ends to the bottom of
                                                    the FLASH memory ($FFFF). When the memory is protected, the HVEN
                                                    bit cannot be set in either erase or program operations.

                                             NOTE:  The 48 bytes of user interrupt vectors are always protected, regardless
                                                    of the value in the FLASH block protect register. A mass erase is
                                                    required to erase the vectors.

                                                    When the FLBPR is program with $20, the entire memory is protected
                                                    from being programmed and erased. When the FLBPR is erased ($FF),
                                                    the entire memory is accessible for program and erase.

                                                    Once the FLBPR is programmed with a value other than $FF, the FLBPR
                                                    itself is protected. It can only be erased using a mass erase operation.

                                             NOTE:  In performing a program or erase operation, the FLASH block protect
                                                    register must be read after setting the PGM or ERASE bit and before
                                                    asserting the HVEN bit

                                 Data Sheet                  MC68HC908LJ24/LK24 -- Rev. 2
                                 76
                                                                 FLASH Memory (FLASH)         MOTOROLA

                                                    For More Information On This Product,
                                                                Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                        FLASH Memory (FLASH)
                                                                                                         FLASH Block Protection

                                 4.8.1 FLASH Block Protect Register

                                           The FLASH block protect register (FLBPR) is implemented as a byte
                                           within the FLASH memory, and therefore can only be written during a
                                           programming sequence of the FLASH memory. The value in this register
                                           determines the starting location of the protected range within the FLASH
                                           memory.

                                           Address: $FFCF

                                                               Bit 7  6     5                  4  3     2        1     Bit 0
                                                                                                                       BPR0
Freescale Semiconductor, Inc...            Read:                      BPR6  BPR5  BPR4            BPR3  BPR2     BPR1
                                                     BPR7

                                           Write:

                                           Reset:                           Unaffected by reset; $FF when blank

                                           Non-volatile FLASH register; write by programming.

                                                               Figure 4-4. FLASH Block Protect Register (FLBPR)

                                           BPR[7:0] -- FLASH Block Protect Bits

                                              BPR[7:0] represent bits [14:7] of a 16-bit memory address. Bits
                                              [15:14] are logic 1's and bits [6:0] are logic 0's.

                                           Start address of FLASH block protect 1                  16-bit memory address
                                                                                                                       0000000

                                                                                                  BPR[7:0]

                                           The resultant 16-bit address is used for specifying the start address
                                           of the FLASH memory for block protection. The FLASH is protected
                                           from this start address to the end of FLASH memory, at $FFFF. With
                                           this mechanism, the protect start address can be $XX00 or $XX80 (at
                                           page boundaries -- 128 bytes) within the FLASH memory.

                                           Examples of protect start address is shown in Table 4-1:

                                 MC68HC908LJ24/LK24 -- Rev. 2                                                          Data Sheet
                                                                                                                                  77
                                 MOTOROLA                                   FLASH Memory (FLASH)

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                               Freescale Semiconductor, Inc.
                                 FLASH Memory (FLASH)

                                             Table 4-1. FLASH Block Protect Register to Physical Address

                                             BPR[7:0]      Start Address of Protection Range(1)

                                             $00 to $1F    The entire FLASH memory is NOT protected.(2)

                                             $20                 $9000 (1001 0000 0000 0000)
                                                           The entire FLASH memory is protected.

                                             $21           $9080 (1001 0000 1000 0000)

                                             $22           $9100 (1001 0001 0000 0000)

                                             $23           $9180 (1001 0001 1000 0000)

Freescale Semiconductor, Inc...              $24           $9200 (1001 0010 0000 0000)

                                             and so on...

                                             $DE           $EF00 (1110 1111 0000 0000)

                                             $DF           $EF80 (1110 1111 1000 0000)

                                             $E0 to $FF    The entire FLASH memory is NOT protected.(2)

                                             Notes:

                                              1. The end address of the protected range is always $FFFF.
                                              2. Except the 48-byte user vectors, which is always protected.

                                 Data Sheet                                                                   MC68HC908LJ24/LK24 -- Rev. 2
                                 78
                                                                        FLASH Memory (FLASH)                  MOTOROLA

                                                           For More Information On This Product,
                                                                       Go to: www.freescale.com
                                               Freescale Semiconductor, Inc.

                                 Data Sheet MC68HC908LJ24

                                                   Section 5. Configuration Registers (CONFIG)

                                 5.1 Contents

Freescale Semiconductor, Inc...                5.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
                                               5.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .80
                                               5.4 Configuration Register 1 (CONFIG1) . . . . . . . . . . . . . . . . . . . . 81
                                               5.5 Configuration Register 2 (CONFIG2) . . . . . . . . . . . . . . . . . . . . 82

                                 5.2 Introduction

                                                                This section describes the configuration registers, CONFIG1 and
                                                                CONFIG2. The configuration registers enable or disable these options:

                                                                     Computer operating properly module (COP)
                                                                     COP timeout period (218 24 or 213 24 ICLK cycles)
                                                                     Low-voltage inhibit (LVI) module power
                                                                     LVI module reset
                                                                     LVI module in stop mode
                                                                     LVI module voltage trip point selection
                                                                     STOP instruction
                                                                     Stop mode recovery time (32 ICLK cycles or 4096 ICLK cycles)
                                                                     Oscillator during stop mode
                                                                     LCD frontplanes FP19FP26 on port C
                                                                     LCD frontplanes FP11FP18 on port E

                                 MC68HC908LJ24/LK24 -- Rev. 2                                           Data Sheet
                                                                                                                   79
                                 MOTOROLA                             Configuration Registers (CONFIG)

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                               Freescale Semiconductor, Inc.
                                 Configuration Registers (CONFIG)

                                 Addr.       Register Name                      Bit 7  6       5        4          3   2  1  Bit 0
                                                                                                                 PCEH
                                                                  Read:         PEE    STOP_   STOP_    DIV2CLK        PCEL LVISEL1 LVISEL0
                                                                                       IRCDIS  XCLKEN              0
                                 $001D  Configuration Register 2  Write:                                           0
                                                     (CONFIG2)
                                                                                                                   0      0  1
                                                                  Reset: 0             0       0        0              0

                                                                  Read:         COPRS  LVISTOP LVIRSTD LVIPWRD         SSREC STOP COPD
                                                                                   0
                                 $001F  Configuration Register 1  Write:
                                                     (CONFIG1)
                                                                                                        0
                                                                  Reset:               0       0                       0  0  0

Freescale Semiconductor, Inc...   One-time writable register after each reset.

                                  Reset by POR only.                                   = Unimplemented

                                                                  Figure 5-1. CONFIG Registers Summary

                                 5.3 Functional Description

                                                            The configuration registers are used in the initialization of various
                                                            options. Since the various options affect the operation of the MCU, it is
                                                            recommended that these registers be written immediately after reset.
                                                            The configuration registers are located at $001D and $001F. The
                                                            configuration registers may be read at anytime.

                                             NOTE:          The CONFIG registers are one-time writable by the user after each
                                                            reset. These registers are not in the FLASH memory but are special
                                                            registers containing one-time writable latches after each reset. Upon a
                                                            reset, the CONFIG registers default to predetermined settings as shown
                                                            in Figure 5-2 and Figure 5-3.

                                                            Although the LVISEL[1:0] bits default to predetermined setting of
                                                            LVISEL[1:0] = 0:1 by a POR only, these bits can still be written once after
                                                            each reset other than POR.

                                 Data Sheet                                                                      MC68HC908LJ24/LK24 -- Rev. 2
                                 80
                                                                         Configuration Registers (CONFIG)                    MOTOROLA

                                                                  For More Information On This Product,
                                                                              Go to: www.freescale.com
                                           Freescale Semiconductor, Inc.

                                                                                                           Configuration Registers (CONFIG)
                                                                                                        Configuration Register 1 (CONFIG1)

                                 5.4 Configuration Register 1 (CONFIG1)

                                           The CONFIG1 register can be written once after each reset.

                                           Address: $001F

                                                               Bit 7  6  5  4                 3         2  1         Bit 0
                                                                                                                    COPD
                                           Read:                                              0
                                                                                                                      0
                                                               COPRS LVISTOP LVIRSTD LVIPWRD            SSREC STOP

                                           Write:

                                           Reset: 0                   0  0  0                 0         0  0

Freescale Semiconductor, Inc...             Reset by POR only.              = Unimplemented

                                                               Figure 5-2. Configuration Register 1 (CONFIG1)

                                           COPRS -- COP Rate Select

                                              COPRS selects the COP time-out period. Reset clears COPRS. (See
                                              Section 21. Computer Operating Properly (COP).)

                                                  1 = COP time out period = 213 24 ICLK cycles
                                                  0 = COP time out period = 218 24 ICLK cycles

                                           LVISTOP -- LVI Enable in Stop Mode

                                              When the LVIPWRD bit is clear, setting the LVISTOP bit enables the
                                              LVI to operate during stop mode. Reset clears LVISTOP. (See
                                              Section 22. Low-Voltage Inhibit (LVI).)

                                                  1 = LVI enabled during stop mode
                                                  0 = LVI disabled during stop mode

                                           LVIRSTD -- LVI Reset Disable

                                              LVIRSTD disables the reset signal from the LVI module. (See
                                              Section 22. Low-Voltage Inhibit (LVI).)

                                                  1 = LVI module resets disabled
                                                  0 = LVI module resets enabled

                                           LVIPWRD -- LVI Power Disable Bit

                                              LVIPWRD disables the LVI module. (See Section 22. Low-Voltage
                                              Inhibit (LVI).)

                                                  1 = LVI module power disabled
                                                  0 = LVI module power enabled

                                 MC68HC908LJ24/LK24 -- Rev. 2                                                       Data Sheet
                                                                                                                               81
                                 MOTOROLA                             Configuration Registers (CONFIG)

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                               Freescale Semiconductor, Inc.
                                 Configuration Registers (CONFIG)

                                                    SSREC -- Short Stop Recovery

                                                       SSREC enables the CPU to exit stop mode with a delay of 32 ICLK
                                                       cycles instead of a 4096 ICLK cycle delay.

                                                           1 = Stop mode recovery after 32 ICLK cycles
                                                           0 = Stop mode recovery after 4096 ICLK cycles

                                             NOTE:  Exiting stop mode by pulling reset will result in the long stop recovery.
                                             NOTE:  If using an external crystal oscillator, do not set the SSREC bit.

Freescale Semiconductor, Inc...                     When the LVISTOP is enabled, the system stabilization time for power
                                                    on reset and long stop recovery (both 4096 ICLK cycles) gives a delay
                                                    longer than the enable time for the LVI. There is no period where the
                                                    MCU is not protected from a low power condition. However, when using
                                                    the short stop recovery configuration option, the 32 ICLK delay is less
                                                    than the LVI's turn-on time and there exists a period in start-up where the
                                                    LVI is not protecting the MCU.

                                                    STOP -- STOP Instruction Enable

                                                       STOP enables the STOP instruction.
                                                           1 = STOP instruction enabled
                                                           0 = STOP instruction treated as illegal opcode

                                                    COPD -- COP Disable Bit

                                                       COPD disables the COP module. (See Section 21. Computer
                                                       Operating Properly (COP).)

                                                           1 = COP module disabled
                                                           0 = COP module enabled

                                 5.5 Configuration Register 2 (CONFIG2)

                                                    The CONFIG2 register can be written once after each reset.

                                                    Address: $001D

                                                    Bit 7                6       5       4        3     2  1    Bit 0

                                                    Read:                STOP_   STOP_   DIV2CLK  PCEH  PCEL LVISEL1 LVISEL0
                                                               PEE       IRCDIS  XCLKEN

                                                    Write:               0       0       0        0     0  0    1

                                                    Reset: 0

                                                     Reset by POR only.

                                                    Figure 5-3. Configuration Register 2 (CONFIG2)

                                 Data Sheet                                                          MC68HC908LJ24/LK24 -- Rev. 2
                                 82
                                                           Configuration Registers (CONFIG)                     MOTOROLA

                                                    For More Information On This Product,
                                                                Go to: www.freescale.com
Freescale Semiconductor, Inc...               Freescale Semiconductor, Inc.

                                                                                                               Configuration Registers (CONFIG)
                                                                                                            Configuration Register 2 (CONFIG2)

                                           PEE -- Port E Enable

                                              Setting PEE configures the PTE0/FP11PTE7/FP18 pins for LCD
                                              frontplane driver use. Reset clears this bit.

                                                  1 = PTE0/FP11PTE7/FP18 pins configured as LCD frontplane
                                                       driver pins: FP11FP18

                                                  0 = PTE0/FP11PTE7/FP18 pins configured as standard I/O pins:
                                                       PTE0PTE7

                                           STOP_IRCDIS -- Internal RC Oscillator Stop Mode Disable

                                              Setting STOP_IRCDIS disables the internal RC oscillator during stop
                                              mode. When this bit is cleared, the internal RC oscillator continues to
                                              operate in stop mode. Reset clears this bit.

                                                  1 = Internal RC oscillator disabled during stop mode
                                                  0 = Internal RC oscillator enabled during stop mode

                                           STOP_XCLKEN -- Crystal Oscillator Stop Mode Enable

                                              Setting STOP_XCLKEN enables the external crystal (XTAL) oscillator
                                              to continue operating in stop mode. This is useful for driving the real
                                              time clock module to allow it to generate periodic wake up while in
                                              stop mode. When this bit is cleared, the external XTAL oscillator will
                                              be disabled during stop mode. Reset clears this bit.

                                                  1 = XTAL oscillator enabled during stop mode
                                                  0 = XTAL oscillator disabled during stop mode

                                           DIV2CLK -- Divide-by-2 Clock Bypass

                                              When CGMXCLK is selected to drive the system clocks (BCS=0),
                                              setting DIV2CLK allows the CGMXCLK to bypass the divide-by-2
                                              divider in the CGM module; CGMOUT will equal CGMXCLK and bus
                                              clock will equal CGMXCLK divide-by-2.

                                              DIV2CLK bit has no effect when the BCS=1 in the PLL control
                                              register (CGMVCLK selected and divide-by-2 always enabled). Reset
                                              clears this bit.

                                                  1 = Divide-by-2 divider bypassed;
                                                       When BSC=0, CGMOUT equals CGMXCLK

                                                  0 = Divide-by-2 divider enabled;
                                                       When BSC=0, CGMOUT equals CGMXCLK divide-by-2

                                 MC68HC908LJ24/LK24 -- Rev. 2                                           Data Sheet
                                                                                                                   83
                                 MOTOROLA                             Configuration Registers (CONFIG)

                                                               For More Information On This Product,
                                                                           Go to: www.freescale.com
                                                               Freescale Semiconductor, Inc.
                                 Configuration Registers (CONFIG)

Freescale Semiconductor, Inc...              PCEH -- Port C Enable High Nibble

                                                Setting PCEH configures the PTC4/FP23PTC7/FP26 pins for LCD
                                                frontplane driver use. Reset clears this bit.

                                                    1 = PTC4/FP23PTC7/FP26 pins configured as LCD frontplane
                                                         driver pins: FP23FP26

                                                    0 = PTC4/FP23PTC7/FP26 pins configured as standard I/O pins:
                                                         PTC4PTC7

                                             PCEL -- Port C Enable Low Nibble

                                                Setting PCEL configures the PTC0/FP19PTC3/FP22 pins for LCD
                                                frontplane driver use. Reset clears this bit.

                                                    1 = PTC0/FP19PTC3/FP22 pins configured as LCD frontplane
                                                         driver pins: FP19FP22

                                                    0 = PTC0/FP19PTC3/FP22 pins configured as standard I/O pins:
                                                         PTC0PTC3

                                             LVISEL[1:0] -- LVI Operating Mode Selection

                                                LVISEL[1:0] selects the voltage operating mode of the LVI module.
                                                (See Section 22. Low-Voltage Inhibit (LVI).) The voltage mode
                                                selected for the LVI should match the operating VDD. See Section 24.
                                                Electrical Specifications for the LVI voltage trip points for each of
                                                the modes.

                                                Table 5-1. LVI Trip Point Selection

                                             LVISEL1  LVISEL0                             Operating Mode

                                             0        0                                   Reserved

                                             0        1                                   3.3 V(1)

                                             1        0                                       5V

                                             1        1                                   Reserved

                                             Notes:
                                              1. Default setting after a power-on-reset.

                                 Data Sheet                                               MC68HC908LJ24/LK24 -- Rev. 2
                                 84
                                                    Configuration Registers (CONFIG)                      MOTOROLA

                                             For More Information On This Product,
                                                         Go to: www.freescale.com
                                               Freescale Semiconductor, Inc.

                                 Data Sheet MC68HC908LJ24

                                                          Section 6. Central Processor Unit (CPU)

                                 6.1 Contents

Freescale Semiconductor, Inc...                6.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86