电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

MC44463

器件型号:MC44463
厂商名称:Motorola ( NXP )
厂商官网:https://www.nxp.com
下载文档

器件描述

REPLAY AND MULTIPLE PICTURE-IN-PICTURE (PIP) CONTROLLER

文档预览

MC44463器件文档内容

                                                                                          Order this document from Analog Marketing

Product Preview                                                                                MC44463

Picture-in-Picture                                                                        REPLAY AND MULTIPLE
                                                                                           PICTUREINPICTURE
(PIP) Controller
                                                                                             (PIP) CONTROLLER
   The MC44463 PictureInPicture (PIP) controller is a low cost member of
a family of high performance PIP controllers and video processors for                              SEMICONDUCTOR
television. It is a followup to the MC44461 PIP, in which two additional                           TECHNICAL DATA
modes of operation have been added. A replay mode is provided, which
captures several seconds of the main picture for replay in four different                 56
speeds. The capture time is programmable in four resolutions (ratio of
captured fields to total fields), which trade the number of fields captured to                            1
the length of replay time. The second additional mode provides for multiple
small picture overlays from a second nonsynchronized source. The number                                  B SUFFIX
of PIP images is 3 for the 1/9 screen area and 4 for the 1/16 screen area.                         PLASTIC PACKAGE
Like the MC44461 this is NTSC compatible, I2C bus controlled and available
in the 56pin shrink dip (SDIP) package.                                                                  CASE 859
                                                                                                             (SDIP)
   The main features of the MC44463 are:
                                                                                                  ORDERING INFORMATION
Three PIP Functional Modes: Standard Single Active PIP Mode, Up to 8
                                                                                          Device        Operating              Package
   Seconds of Capture and Replay Mode, and a 3 or 4 Multiple PIP Mode                            Temperature Range
   Vertical Stacked with 1 Active at Any One Time
                                                                                          MC44463B TJ = 65 to +150C         SDIP
4 Capture Resolutions 1 out of 10, 1:8, 1:6, 1:4. 4 Playback Speeds =

   1 Times Acquire Speed; 1/2; 1/4; 1/8

Full 2 Frame Store for the Single PIP Removes the Rolling

   Store/Playback Memory Interference "Joint Line"

External Memory for Replay and Multiple Modes: 4 Meg and 16 Meg
Two NTSC CVBS Inputs Switchable Main and PIP Video Signals
Single NTSC CVBS Output Allows Simple TV Chassis Integration
Two PIP Sizes; 1/16 and 1/9 Screen Area Freeze Field Feature
Variable PIP Position in 64X by 64Y Steps
PIP Border with Programmable Color
Programmable PIP Tint and Saturation Control
Automatic Main to PIP Contrast Balance
Vertical Filter
I2C Bus Control No External Variable Adjustments Needed
Operates from a Single 5.0 V Supply
Economical 56Pin Shrink DIP Package

Composite Video Simplified System Diagram

                                       CV                                                         CVin
                      Tuner/IF
                                                                                                                   Video    R
Back Panel                                                                                                       Processor  G
Composite
Video Input                                CV1                                                                              B
                                                 PIP
                                                                                             4
                                              MC44463                                       Meg
                                           CV2                                            Memory

                                                 IIC

This document contains information on a product under development. Motorola reserves the   Motorola, Inc. 1996                Issue 1

rigMhtOtoTcOhaRngOeLorAdiAscNonAtinLuOe GthisICproDduEcVt wICithEouDt nAoTtiAce.                                                  1
                 MC44463

MAXIMUM RATINGS

                                    RatingSymbolValue               Unit
                   VDD
Power Supply VoltageVCC0.5 to +6.0         V
Power Supply VoltageVIR
Input Voltage Range0.5 to +6.0             V
Output CurrentIO
Power Dissipation0.5,                      V
Maximum Power Dissipation @ 70CPD
Thermal Resistance, JunctiontoAirRJAVDD + 0.5
Junction Temperature (Storage and Operating)
NOTE: ESD data available upon request.TJ160 mA

                              1.3                                     W
                               59                                   C/W

                         65 to +150                                 C

ELECTRICAL CHARACTERISTICS (VCC = VDD = 5.0 V, TA = 25C, unless otherwise noted.)

                                              CharacteristicSymbol        Min       Typ      Max  Unit
      POWER SUPPLY
                          Total ISupply                                            110      160  mA
Total Supply (Pins 8, 15, 43 and 50)
VIDEOCVi                                        1.0          Vpp
Composite Video Input (Pin 34 or 36)
Composite Video Output (Pin 49, Unterminated)  2.0          Vpp
Video Output DC Level (Sync Tip)
Video Gain                                     1.0          Vdc
Video Frequency Response (Main Video to 1.0 dB)
Color Bar Accuracy                             6.0          dB
Video Crosstalk (@ 75% Color Bars)
Main to PIP                                    10           MHz

           PIP to Main                                                            4.0         deg

Output Impedance                                              dB
HORIZONTAL TIMEBASE   
Free Run HPLL Frequency (Pin 16)                55      
HPLL PullIn Range
HPLL Jitter                                      55      
Burst Gate Timing (from Trailing Edge Hsync, Pin 24)
Burst Gate Width                               5.0         
VERTICAL TIMEBASE
Vertical Countdown Window                      15734        Hz
Vertical Sync Integration Time
ANALOG TO DIGITAL CONVERTER                    400         Hz
Resolution
Integral NonLinearity                         4.0         ns
Differential NonLinearity
ADC Y Frequency Response @ 5.0 dB           1.0          s
ADC U, V Frequency Response @ 5.0 dB
Sample Clock Frequency (4/3 FSC)4.0s

                                                                                  232/296      H lines

                                                                                  31           s

                                                                                          6    Bits

                                                                                  1           LSB

                                                                                  +2/1        LSB

                                                                                  1.0          MHz

                                                                                  200          kHz

                                                                                  4.773        MHz

2                                                                         MOTOROLA ANALOG IC DEVICE DATA
                                                         MC44463

ELECTRICAL CHARACTERISTICS (continued) (VCC = VDD = 5.0 V, TA = 25C, unless otherwise noted.)

                            Characteristic                                                 Symbol             Min           Typ         Max         Unit

      DIGITAL TO ANALOG CONVERTER                                                                                                    6           Bits

Resolution                                                                             1                     LSB
Integral NonLinearity
Differential NonLinearity                                                             +2/1                  LSB
Tint DAC Control Range (in 64 Steps)
Saturation DAC Control Range (in 64 steps)                                             10                    Deg
NTSC DECODER
Color Kill Threshold                                                                   6.0                   dB
Threshold Hysteresis
ACC (Chroma Amplitude Change, +3.0 dB to 12 dB)                                       24/16                dB
PIP CHARACTERISTICS
PIP Size                                                                               1.0                   dB

           1/9 Screen Horizontal                                                                                          5.0                   dB

1/9 Screen Vertical                                    
1/16 Screen Horizontal
                                                                                                                           114                    pels
           1/16 Screen Vertical
                                                                                                                           71                     lines
Border Size Horizontal
Border Size Vertical                                                                    84                     pels
Output PEL Clock (4 FSC)
Position Control Range Horizontal (% of Main Picture), 64 Steps                         53                     lines
Position Control Range Vertical (% of Main Picture), 64 Steps
                                                                                                                          3                      pels

                                                                                                                          2                      lines

                                                                                                                          14.318                 MHz

                                                                                                                          100                    %

                                                                                                                          100                    %

                                                Figure 1. Representative Block Diagram

                                                                   Decoder Clamp Caps

                                                Filter PLL                                        ADC MidRef

                                                               33 40 41 42 51

        Video 1 36                   Low Pass             Filter                                                  H and V            28 Sync Sep
        Video 2 34                      Filter           Tracking                                                 Timebase           31 H PLL

                   37        Input   Band Pass  Y                          Y  Multiplexer         6Bit                              6 Test Clock
Decoder ACC                Switch      Filter                 YUV                                ADC 6

       Main Out 49           PIP       NTSC     V Clamp V                                                  3                         1  Hin
  Decoder Xtal 38           Switch    Decoder                                                                                        2  Vin
                                                U                  U                                                                 3  SCL
                   39
  Decoder PLL                        0         90 57.28 MHz                 Tint DAC             6              Digital            4 SDA
                                                                              Sat DAC                   Vert      Logic
                     7               4X S/C                                                                                          5 Reset
   16 FSC PLL                                                                  U DAC                6
                                     Osc + PLL
                   44                                                                                 6
Encoder Phase 45                     14.32 MHz                                                                                       30 Multi Test

Encoder ACC                 NTSC     16X S/C   3.0 MHz
                            Encoder  Osc + PLL    LPF

                        0  90       Clamp     3.0 MHz                                    V DAC   6
                                     YUV          LPF                                      Y DAC
                         4X S/C                                                                                   Memory             10 to 27
                        Osc + PLL               3.0 MHz                                                                                    Memory
                                                  LPF                                                             Control

                                                                                                      6            Logic

                            46 47    52 53 54

Encoder Encoder
    PLL Xtal Encoder Clamp Caps

                                     This device contains approximately 300,000 active transistors.

MOTOROLA ANALOG IC DEVICE DATA                                                                                                                          3
                                                  MC44463

                                              Figure 2. Application Circuit
                               5.0 V 5.0 V

        Horiz In        1.0 k  1 Hin                 MC44463 N/C 56                       0.01
          Vert In       1.0 k  2 Vin                                     N/C 55           0.01
     I2C Ser Cl         1.0 k  3 SCL                                                      0.01
   I2C Ser Data         1.0 k                                Encoder V Cap 54             0.01

           5.0 V   470 k                                                                         5.0 V
                                                                                          0.1 F
                       2.2 F  4 SDA                 Encoder U Cap 53
                                                                                                         75
                  100                  5 Reset       Endoder Y Cap 52
                               47 k                    ADC Mid Ref 51                          100 k 0.1
          1000 100
   5.0 V                               6 Test Clock                                                1000

                               7 16 FSC Filter Video Out VCC 50

                               8 VDD (dig)           Video Out 49

                               9 VSS (dig)           Analog Gnd 48                                               Video Out

                               10 OEB                Encoder Xtal 47             12                                5.0 V
                               11 CASB                                                                         2700
                                                     Encoder PLL 46 X3                                         0.068

                                       12 DQ2              Encoder ACC 45           0.1                  68 k           Video 1
                                                         Encoder Phase 44           0.01                                Video 2
                   5.0 V               13 DQ3                                       0.01  X2         12        75 75
                                                            Analog VCC 43           0.01
   1 GN    A8 20       A8              14 DQ0            Decoder V Cap 42           0.01
                                                         Decoder U Cap 41
   2 CASN  A7 19       A7              15 DQ1            Decoder Y Cap 40        0.22                    0.1

   3 DQ2   A6 18       A6              16 RWB              Decoder PLL 39        0.01
                                                           Decoder Xtal 38
   4 DQ3   A5 17       A5              17 RASB            Decoder ACC 37                                 0.1

   5 YSS   A4 16       A4              18 A9                   Video In 1 36
                               A0 19 A0                      Analog Gnd 35
   6 DQ0   VCC 15              A1 20 A1                                                   X1 1000
                               A2 21 A2                        Video In 2 34
   7 DQ1   A3 14       A3      A3 22 A3                        Filter PLL 33
                               A4 23 A4              503 kHz Resonator 32
                       A2      A5 24 A5
                               A6 25 A6                            H PLL 31
                               A7 26 A7                        Multi Test 30
                               A8 27 A8

   8 WN    A2 13               28 Sync Sep           Sync In 29
                                                                                0.01
   9 RASN  A1 12       A1                                                                     2.2 k

   10 A9   A0 11       A0

   MCM54400AC                 330                   4.7 F                                   4.7 F
                                         2200                            62 k

                                                     X1 503 kHz Murata Erie CSB503F2 or equivalent
                                                     X2 14.31818 MHz Fox 14320 or equivalent
                                                     X3 14.31818 MHz Fox 14320 or equivalent

4                                                                                MOTOROLA ANALOG IC DEVICE DATA
                                                              MC44463

                                           I2C REGISTER DESCRIPTIONS

Base write address = 26h                                         Test Mode/Main Vertical and Horizontal Polarity Register
Base read address = 27h                                          Subaddress = 03h

Read Register                                                    Internal Test Mode Register (ITM02) D0D2
   There are two active bits in the single read byte available
                                                                       Sets the Multi Test Pin output to provide one of several
from the MC44463 as follows:
                                                                 internal signals for test and production alignment. Also
Write Vertical Indicator (WVI0) D7                              ITM (2:0)
   When 0 indicates that the write operation specified by the    000
                                                                  001
last I2C command has been completed.                              010
                                                                  011
PIP Sync Detect Bit (PSD0) D1                                  100
   When 0 indicates that the PIP video H pulses are present       101
                                                                  110
and the horizontal timebase oscillator is within acceptable       111
limits.                                                          controls the test memory address counter.

Write Registers                                                                      MultiTest I/O and Function
                                                                                   Input Analog Test mode
Read Start Position/Write Start Position Registers                                 Input Digital Test mode
Subaddress = 00h                                                                  Output Sync Detect
                                                                                   Output PIP Switch
Write Raster Position Start Bits (WPS02) D0D2                                  Output PIP H Detect
   Establishes the horizontal beginning of the PIP and its                         Output PIP V Detect
                                                                                   Output PIP Clamp
black level measurement gate. This beginning may be varied                         Output Main Clamp
by approximately 3.0 s. The position of this pulse may be
observed through the Multi Test Pin 30 (See Test Mode            Main vertical polarity select bit (MVP0) D6
Register Subaddress 03h).                                          Selects polarity of active level of vertical reference input.

                                                                 0 = positive going, 1 = negative going.

Read Raster Position Bits (RPS03) D4D7                       Main horizontal polarity select bit (MHP0) D7
   Establishes the clamp gate position for the black level          Selects polarity of active level of horizontal reference

reference for the main picture. This position may be varied by   input. 0 = positive going, 1 = negative going.
approximately 5.0 s. The position of this pulse may be
observed through the Multi Test Pin 30 (See Test Mode            PIP Freeze/PIP Size/Main and PIP Video Source Register
Register Subaddress 03h).                                       Subaddress = 04h

                                                                 LIVE PIP Select Bits (LIVE_P01) D0D1

Pip Switch Delay/Vertical Filter Register                           Selects which of the mutliple PIP pictures is the active
Subaddress = 01h                                                "live" one.
                                                                  LIVE_P (1:0)
PIP Switch Delay Bits (PSD03) D0D3                            00
   Delays the start of PIP on time relative to the PIP picture.        1/16 Size                             1/9 Size
                                                                                                    Top = LIVE
These bits are used to center the PIP border and PIP picture                                        2nd from Top = LIVE
in the horizontal direction.                                                                        3rd from Top = LIVE
                                                                                                    3rd from Top = LIVE
                                                                  01
                                                                       Top = LIVE
                                                                  10
                                                                       2nd from Top = LIVE
                                                                  11
Vertical Filter Bit (VFON) D4                                        3rd from Top = LIVE
   When the filter is activated (VFON = 1) a three line          PIP Freeze Bit (STIL0) D4
                                                                       4th from Top = LIVE
weighted average is taken to provide the data stored in the
field memory.

Border Color Register                                                  When set to one, the most recently received field is
Subaddress = 02h
                                                                 continuously displayed until the freeze bit is cleared.

Border Color Bits (BC02) D0D2                                PIP Size Bit (PSI90) D5
                                                                    Switches the PIP size between 1/16 main size (when 0)
These Bits control the color of the border. Note that when
                                                                 and 1/9 main size (when 1).
using one of the saturated border colors it is possible to get

objectionable dot crawl at the edge of the border in some TVs    Main Video Source Select Bit (MSEL0) D6
                                                                    Selects which video input will be applied to the PIP switch
unless appropriate comb filtering is used in the TV circuitry.
BC (2:0)                                       as the main video out.
000                           Border Color
001                 Black                      PIP Video Source Select Bit (PSEL0) D7
010                 White 70%
011                 No Border (clear)                Selects which video input will be applied to the video
100                 No Border (clear)
101                 Blue                       decoder to provide the PIP video.
110                 Green                              MSEL/PSEL
111Red                                                          Function
                                      White                      0
                                                                  1Video 1 Input to Main/
                                                                                   Video 1 Input to PIP

                                                                                   Video 2 Input to Main/
                                                                                   Video 2 Input to PIP

MOTOROLA ANALOG IC DEVICE DATA                                                                                            5
                                                        MC44463

PIP On/PIP Blank Register                                           bits are set to a single value determined to be correct in the
Subaddress = 05h
                                                                    application.

PIP On Bits (PON03) D4D3                                        PIP Acquire/Playback Register
   When on (1) turns the corresponding PIP display on.
PON (3:0)                                         Subaddress = 0Bh
0000
00011/16 Size              1/9 Size               PIP Acquire Speed Bits (ACQ_SP01) D0D1
0010No PIP        No PIP
0100Top = On      Top = On                        These select the speed of the video acquisition. This is
10002nd from Top = On2nd from Top = On
   3rd from Top = On                3rd from Top = On               only active when RE_AQ = 1.
   4th from Top = On                3rd from Top = On                ACQ_SP (1:0)
                                                                     00
                                                                                                        Function

                                                                     01
                                                                                       Acquire 1 Out of Every 4 Fields

                                                                     10
                                                                                       Acquire 1 Out of Every 6 Fields

                                                                     11
                                                                                       Acquire 1 Out of Every 8 Fields

PIP Blanking Bits (PBL03) D4D7                                  PIP Save/Clear Bit (RE_AQ) D2
                                                                                       Acquire 1 Out of Every 10 Fields
When on (1) sets the corresponding PIP to black. If the
PBL (7:4)
0000
0001
0010
0100
1000
individual PIP is off, then it will be black when it is turned on.

                                                                    This bit controls the save and clear function for the instant

                                      Function                      replay. The bit value 1 is only effective when PON03 = 0000.
                   PIP Picture Normal                               RE_AQ (2:2)
                   Top = Blanked (Set to Black)                     (No PIP display.)
                   2nd from Top = Blanked (Set to Black)
                   3rd from Top = Blanked (Set to Black)             0
                   4th from Top = Blanked (Set to Black)                                                Function

                                                                     1
                                                                                       Save Memory

                                                                     PIP Playback Speed Bits (PB_SP01) D4D5
                                                                                       Clear Reacquire

                                                                     PB_SP (5:4)
PIP X Position Register                                                These bits control the relative playback speed, to the
                                                                    acquired speed.
Subaddress = 06h                                                    00

                                                                                                        Function
X Position Bits (XPS05) D0D5                                     01
   Moves the PIP start position from the left to the right                             Playback at 1 x ACQ_SP Speed
                                                                     10
edge of the display in 64 steps. There is protection circuitry                         Playback at 1/2 x ACQ_SP Speed
to prevent the PIP from interfering with the main picture            11
sync pulses.                                                                           Playback at 1/4 x ACQ_SP Speed
                                                                     PIP Playback Control Bit (PB) D6
PIP Y Position Register                                                                Playback at 1/8 x ACQ_SP Speed
Subaddress = 07h

Y Position Bits (YPS05) D0D5                                    This bit controls the start/stop of the instant replay
   Moves the PIP start position from the top to the bottom          function.

edge of the display in 64 steps. There is protection circuitry to    PB (6:6)
prevent the PIP from interfering with the main picture sync          0
pulses.                                                             1
                                                                                                          Function
PIP Chroma Level Register                                                              No Action
Subaddress = 08h                                                                      Instant Replay Activated

Chroma (C05) D0D5                                               PIP Fill/Background/Free Run/Test Register
   The color of the PIP can be adjusted to suit viewer
                                                                    Subaddress = 0Ch
preference by setting the value stored in these bits. A total of
64 steps varies the color from no color to maximum. This            PIP Fill Bits (PIPFILL01) D0D1
control acts in conjunction with the auto phase control.
                                                                       May be used to fill the PIP with one of three selectable
                                                                    solid colors
                                                                     PIPFILL (1:0)
PIP Tint Level Register                                              00
Subaddress = 09h                                                                                       Function
                                                                     01
                                                                                       Normal
                                                                     10
Tint (T05) D0D5                                                                    Red
   An auto phase control compares the main color burst to            11
                                                                                       Green
the internally generated pseudo color burst so that the tints
are matched. In addition to this, the tint of the PIP can be                           Blue
varied 10 in a total of 64 steps by changing the value of
these bits to suit viewer preference.                               Test Register Bits (INTC0 and MACR0) D6D7

PIP Luma Delay Register                                             When the FRUN is set to 1 the circuitry provides a
Subaddress = 0Ah
                                                                    generated sync and displays a flat field that can be either
                                                                    dark blue or gray determined by the BGND bit.
                                                                     BGND (2:2)
Y Delay (YDL02) D0D2                                             0
   Since the Chroma passes through a bandpass filter and                                                Function
                                                                     1
the color decoder, it is delayed with respect to the Luma                              Blue
signal. Therefore, to time match the Luma and Chroma these
                                                                                       50% White

6                                                                                      MOTOROLA ANALOG IC DEVICE DATA
adSd000u0000000000rCAB0123456789bessPMRPISNDPBHET7SLPCL3300MMMRPSPDAPBVEBC6SLPL22R00 PFPRXYPBRSDCPPPTB_UIS5SS55SL9N1P55101 I2C RMEPVSRXYGPBCFTDCPPPTB_IOISS4SS44SL4LN0PT440040ED4Ra6tTa3ABBitLPPXYEODCSPPT3DSS33N3333 RBWPPXYYIEBTGODCSPPTDP_CMN2DSS22NLSA222D22222Q APLCWIIPPXYYIPVBQTODCSPPTDPFECM_1DSS11NLIS_1SL11111P11LP111 APLCWIIPPXYYIPVBQTODCSPPTDPFECM_0DSS00NLIS_0SL00000P00LP000

Function Control of the MC44463                              Replay PIP (RPIP) Operation
   There are three modes of operation; Single PIP, Multiple     In sequence, the Capture Ready mode must be first

PIP and Replay. These are enabled by setting specific        activated, allowing up to 8 seconds of fill memory with the
register bits in the I2C register set.                       desired video stream. Then the Capture mode must be set,
Single PIP (SPIP) Operation                                  disabling further write to memory. The Capture data may be
Register 0Bh : D6 > 0                                       redisplayed at any time afterword.
Register 05h : D0D7 > 01h                                  Capture Ready
Multiple PIP (MPIP) Operation                                Register 05h : D0D3 > 0
Register 05h : D0D3 > 07h or 0Fh                           Register 0Bh : D6 > 0, D2 > 1, D0D1 > 0 to 3
Register 04h : D0D1 > 0 to 3                               Capture
Register 0Bh : D6 > 0                                       Register 0Bh : D6 > 1, D2 > 0, D4D5 > 0 to 3
Register 0Ch : D5 > 1, D2 > 0 or 1 (Optional)
                                                             Register 05h: D0 > 1

MOTOROLA ANALOG IC DEVICE DATA                               7
                                                       MC44463

                                                 OUTLINE DIMENSIONS

                                                              B SUFFIX
                                                       PLASTIC PACKAGE

                                                            CASE 85901
                                                                 (SDIP)

                                                               ISSUE O

                                      -A-                                                     NOTES:
                                                                                                1. DIMENSIONS AND TOLERANCING PER ANSI
         56                                      29                                                 Y14.5M, 1982.
                                                                                                2. CONTROLLING DIMENSION: INCH.
                                                                                                3. DIMENSION L TO CENTER OF LEAD WHEN
                                                                                                    FORMED PARALLEL.
                                                                                                4. DIMENSIONS A AND B DO NOT INCLUDE MOLD
                                                                                                    FLASH. MAXIMUM MOLD FLASH 0.25 (0.010).

                                                                                                 INCHES MILLIMETERS

                                                                           -B-                DIM MIN MAX MIN MAX

                                                                                              A 2.035 2.065 51.69 52.45

                                                                                              B 0.540 0.560 13.72 14.22

         1                                       28                                   L       C 0.155 0.200 3.94 5.08
                                                                                 H
                                                                                              D 0.014 0.022 0.36 0.56
                                                                                           M
                                                                                              E 0.035 BSC   0.89 BSC

                                                                                              F 0.032 0.046 0.81 1.17

                                                                        C                     G 0.070 BSC   1.778 BSC

                                                                                              H 0.300 BSC   7.62 BSC

                                                                                              J 0.008 0.015 0.20 0.38

                                                                                              K 0.115 0.135 2.92 3.43

                                                                                              L  0.600 BSC  15.24 BSC

  -T-                                                                     K                   M 0 15 0 15
                                                                 N
SEATING                                                                                       N 0.020 0.040 0.51 1.02
PLANE                                                                  J 56 PL
             F                                G  0.25 (0.010) M T B S

             D 56 PL                       E

                0.25 (0.010) M T A S

Motorola reserves the right to make changes without further notice to any products herein. Motorola makes no warranty, representation or guarantee regarding
the suitability of its products for any particular purpose, nor does Motorola assume any liability arising out of the application or use of any product or circuit, and
specifically disclaims any and all liability, including without limitation consequential or incidental damages. "Typical" parameters which may be provided in Motorola
data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including "Typicals"
must be validated for each customer application by customer's technical experts. Motorola does not convey any license under its patent rights nor the rights of
others. Motorola products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other
applications intended to support or sustain life, or for any other application in which the failure of the Motorola product could create a situation where personal injury
or death may occur. Should Buyer purchase or use Motorola products for any such unintended or unauthorized application, Buyer shall indemnify and hold Motorola
and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees
arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that
Motorola was negligent regarding the design or manufacture of the part. Motorola and are registered trademarks of Motorola, Inc. Motorola, Inc. is an Equal
Opportunity/Affirmative Action Employer.

How to reach us:                                                        JAPAN: Nippon Motorola Ltd.; TatsumiSPDJLDC, 6F SeibuButsuryuCenter,
USA / EUROPE / Locations Not Listed: Motorola Literature Distribution;  3142 Tatsumi KotoKu, Tokyo 135, Japan. 038135218315
P.O. Box 20912; Phoenix, Arizona 85036. 18004412447 or 6023035454
                                                                        ASIA/PACIFIC: Motorola Semiconductors H.K. Ltd.; 8B Tai Ping Industrial Park,
MFAX: RMFAX0@email.sps.mot.com TOUCHTONE 6022446609                 51 Ting Kok Road, Tai Po, N.T., Hong Kong. 85226629298
INTERNET: http://DesignNET.com

8                                                                                MOTOROLA ANALOG IC DEVICE DATA
                                    
                                                                                 *MC44463/MC4D446*3/D
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved