datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

MC33887VW

器件型号:MC33887VW
器件类别:半导体    电源管理IC    马达_运动_点火控制器和驱动器   
厂商名称:NXP
厂商官网:https://www.nxp.com
下载文档

器件描述

Motor / Motion / Ignition Controllers & Drivers 5.0 A H-BRIDGE DRV

参数

产品属性属性值
Product AttributeAttribute Value
制造商:
Manufacturer:
NXP
产品种类:
Product Category:
Motor / Motion / Ignition Controllers & Drivers
RoHS:YES
类型:
Type:
H Bridge with Load Current Feed
工作电源电压:
Operating Supply Voltage:
5 V to 28 V
最小工作温度:
Minimum Operating Temperature:
- 40 C
最大工作温度:
Maximum Operating Temperature:
+ 125 C
安装风格:
Mounting Style:
SMD/SMT
封装 / 箱体:
Package / Case:
HSOP-20
封装:
Packaging:
Tube
工作温度范围:
Operating Temperature Range:
- 40 C to + 125 C
商标:
Brand:
NXP / Freescale
Moisture Sensitive:Yes
NumOfPackaging:1
工厂包装数量:
Factory Pack Quantity:
30
单位重量:
Unit Weight:
0.078135 oz

MC33887VW器件文档内容

Freescale Semiconductor                                                                              Document Number: MC33887

Technical Data                                                                                                    Rev. 16.0, 10/2012

5.0 A H-Bridge with Load                                                                             33887

Current Feedback

The 33887 is a monolithic H-Bridge Power IC with a load current                                   H-BRIDGE

feedback feature making it ideal for closed-loop DC motor control.

The IC incorporates internal control logic, charge pump, gate drive,

and low RDS(ON) MOSFET output circuitry. The 33887 is able to

control inductive loads with continuous DC load currents up to 5.0 A,                                VW SUFFIX (Pb-FREE)

and with peak current active limiting between 5.2 A and 7.8 A. Output                                         98ASH70702A

loads can be pulse width modulated (PWM-ed) at frequencies up to                                              20-PIN HSOP

10 kHz. The load current feedback feature provides a proportional (1/

375th of the load current) constant-current output suitable for

monitoring by a microcontroller’s A/D input. This feature facilitates                            FK SUFFIX

the design of closed-loop torque/speed control as well as open load                              98ASA10583D

detection.                                                                                       36-PIN PQFN

A Fault Status output pin reports undervoltage, short circuit, and

overtemperature conditions. Two independent inputs provide polarity                                                  Bottom View

control of two half-bridge totem-pole outputs. Two disable inputs                                    EK SUFFIX (Pb-FREE)

force the H-Bridge outputs to tri-state (exhibit high-impedance).                                             98ASA10506D

The 33887 is parametrically specified over a temperature range of                                        54-PIN SOICW-EP

-40°C ≤ TA ≤ 125°C and a voltage range of 5.0 V ≤ V+ ≤ 28 V.

Operation with voltages up to 40 V with derating of the specifications.

Features                                                                                 ORDERING INFORMATION

                                                                                         Device      Temperature     Package

•  Fully specified operation 5.0 V to 28 V                                                           Range (TA)

•  Limited operation with reduced performance up to 40 V                          MC33887APVW/R2                     20 HSOP

•  120 mΩ RDS(ON) Typical H-Bridge MOSFETs                                        MC33887PFK/R2      -40°C to 125°C  36 PQFN

•  TTL/CMOS Compatible Inputs                                                     MC33887PEK/R2

•  PWM Frequencies up to 10 kHz                                                                                      54 SOICW-EP

•  Active Current Limiting (Regulation)

•  Fault Status Reporting

•  Sleep Mode with Current Draw ≤50 μA (Inputs Floating            or        Set

   to Match Default Logic States)

                                            6.0 V

                                                                                                 V+

                                                                                  33887

                                                                   CCP                   V+

                                            IN                     FS

                                                                                         OUT1

                                         OUT                       EN

                           MCU           OUT                       IN1

                                         OUT                       IN2                            MOTOR

                                         OUT                       D1

                                         OUT                       D2

                                            A/D                    FB                    OUT2

                                                                                         PGND

                                                                                         AGND

                                   Figure 1. 33887 Simplified Application Diagram

* This document contains certain information on a new product.

Specifications and information herein are subject to change without notice.

© Freescale Semiconductor, Inc., 2012. All rights reserved.
INTERNAL    BLOCK  DIAGRAM

                                        INTERNAL BLOCK  DIAGRAM

                                   CCP                  VPWR

       EN                               CHARGE PUMP

                                                        CURRENT

                            5.0 V                       LIMIT,

                   8 μA     REGULATOR                   OVERCURRENT

                   (EACH)                               SENSE &

                                                        FEEDBACK

                                                        CIRCUIT

       IN1                                                                                   OUT1

       IN2                              GATE

       D1                               DRIVE

                            CONTROL                                                          OUT2

       D2                   LOGIC

                   25 μA                OVER

                                        TEMPERATURE

       FS

       FB                               UNDERVOLTAGE

                            AGND                        PGND

                                  Figure 2. 33887 Simplified Internal Block Diagram

33887

                                                                                     Analog  Integrated Circuit Device Data

2                                                                                            Freescale Semiconductor
                                                                                                         PIN CONNECTIONS

                                                     PIN CONNECTIONS

                                                                  Tab

                                       AGND           1                20              EN

                                       FS             2                19              IN2

                                       IN1            3                18              D1

                                       V+             4                17              CCP

                                       V+             5                16              V+

                                       OUT1           6                15              OUT2

                                       OUT1           7                14              OUT2

                                       FB             8                13              D2

                                       PGND           9                12              PGND

                                       PGND           10               11              PGND

                                                                  Tab

                                               Figure 3. 33887 Pin Connections

Table 1.  33887 HSOP PIN DEFINITIONS

A functional description of each pin can be found in the Functional Pin DescriptionS section, page 21.

Pin        Pin Name                    Formal Name                                           Definition

1          AGND                        Analog Ground      Low-current analog signal ground.

2          FS            Fault Status for H-Bridge        Open drain active LOW Fault Status output requiring a pull-up resistor to

                                                          5.0 V.

3          IN1           Logic Input Control 1            Logic input control of OUT1 (i.e., IN1 logic HIGH = OUT1 HIGH).

4 , 5, 16  V+            Positive Power Supply            Positive supply connections

6, 7       OUT1          H-Bridge Output 1                Output 1 of H-Bridge.

8          FB            Feedback for H-Bridge            Current sensing feedback output providing ground referenced 1/375th

                                                          (0.00266) of H-Bridge high-side current.

9 – 12     PGND                        Power Ground       High-current power ground.

13         D2                          Disable 2          Active LOW input used to simultaneously tri-state disable both H-Bridge

                                                          outputs. When D2 is Logic LOW, both outputs are tri-stated.

14 , 15    OUT2          H-Bridge Output 2                Output 2 of H-Bridge.

17         CCP           Charge Pump Capacitor            External reservoir capacitor connection for internal charge pump capacitor.

18         D1                          Disable 1          Active HIGH input used to simultaneously tri-state disable both H-Bridge

                                                          outputs. When D1 is Logic HIGH, both outputs are tri-stated.

19         IN2           Logic Input Control 2            Logic input control of OUT2 (i.e., IN2 logic HIGH = OUT2 HIGH).

20         EN                          Enable             Logic input Enable control of device (i.e., EN logic HIGH = full operation, EN

                                                          logic LOW = Sleep Mode).

Tab/Pad    Thermal       Exposed Pad Thermal              Exposed pad thermal interface for sinking heat from the device.

           Interface                   Interface          Note Must be DC-coupled to analog ground and power ground via very low

                                                          impedance path to prevent injection of spurious signals into IC substrate.

                                                                                                                                       33887

Analog Integrated Circuit Device Data

Freescale Semiconductor                                                                                                                   3
PIN CONNECTIONS

Transparent Top View of Package                    CCP         V+  V+  OUT2  OUT2  NC  OUT2  OUT2

                                                       36      35  34  33    32    31  30    29

                                    NC    1                                                        28  NC

                                    D1    2                                                        27  D2

                                    IN2   3                                                        26  PGND

                                    EN    4                                                        25  PGND

                                    V+    5                                                        24  PGND

                                    V+    6                                                        23  PGND

                                    NC    7                                                        22  PGND

                                    AGND  8                                                        21  PGND

                                    FS    9                                                        20  FB

                                    NC    10                                                       19  NC

                                                       11      12  13  14    15    16  17    18

                                                       IN1     V+  V+  OUT1  OUT1  NC  OUT1  OUT1

                                          Figure 4. 33887 Pin Connections

Table 2.  PQFN PIN DEFINITIONS

   A functional description of each pin can be found in the Functional Pin DescriptionS section, page 21.

          Pin            Pin Name   Formal Name                                                            Definition

   1, 7, 10, 16,         NC         No Connect                         No internal connection to this pin.

       19, 28, 31

          2              D1         Disable 1                          Active HIGH input used to simultaneously tri-state disable both H-Bridge

                                                                       outputs. When D1 is Logic HIGH, both outputs are tri-stated.

          3              IN2        Logic Input Control 2              Logic input control of OUT2 (i.e., IN2 logic HIGH = OUT2 HIGH).

          4              EN         Enable                             Logic input Enable control of device (i.e., EN logic HIGH = full operation,

                                                                       EN logic LOW = Sleep Mode).

   5, 6, 12, 13, 34, 35  V+         Positive Power Supply              Positive supply connections.

          8              AGND       Analog Ground                      Low-current analog signal ground.

          9              FS         Fault Status for H-Bridge          Open drain active LOW Fault Status output requiring a pull-up resistor to

                                                                       5.0 V.

          11             IN1        Logic Input Control 1              Logic input control of OUT1 (i.e., IN1 logic HIGH = OUT1 HIGH).

   14, 15, 17, 18        OUT1       H-Bridge Output 1                  Output 1 of H-Bridge.

          20             FB         Feedback for H-Bridge              Current feedback output providing ground referenced 1/375th ratio of

                                                                       H-Bridge high-side current.

       21– 26            PGND       Power Ground                       High-current power ground.

          27             D2         Disable 2                          Active LOW input used to simultaneously tri-state disable both H-Bridge

                                                                       outputs. When D2 is Logic LOW, both outputs are tri-stated.

   29, 30, 32, 33        OUT2       H-Bridge Output 2                  Output 2 of H-Bridge.

          36             CCP        Charge Pump Capacitor              External reservoir capacitor connection for internal charge pump

                                                                       capacitor.

       Pad               Thermal    Exposed Pad Thermal                Exposed pad thermal interface for sinking heat from the device.

                         Interface  Interface                          Note: Must be DC-coupled to analog ground and power ground via very

                                                                       low impedance path to prevent injection of spurious signals into IC

                                                                       substrate.

33887

                                                                                                           Analog Integrated Circuit Device Data

4                                                                                                                      Freescale Semiconductor
                                                                                                            PIN CONNECTIONS

Transparent Top View of Package        PGND        1                          54         PGND

                                       PGND        2                          53         PGND

                                       PGND        3                          52         PGND

                                       PGND        4                          51         PGND

                                       NC          5                          50         NC

                                       NC          6                          49         NC

                                       NC          7                          48         NC

                                       D2          8                          47         FB

                                       NC          9                          46         NC

                                       OUT2        10                         45         OUT1

                                       OUT2        11                         44         OUT1

                                       OUT2        12                         43         OUT1

                                       OUT2        13                         42         OUT1

                                       NC          14                         41         NC

                                       V+          15                         40         V+

                                       V+          16                         39         V+

                                       V+          17                         38         V+

                                       V+          18                         37         V+

                                       NC          19                         36         NC

                                       NC          20                         .35        NC

                                       NC          21                         34         NC

                                       NC          22                         33         NC

                                       CCP         23                         32         IN1

                                       D1          24                         31         FS

                                       IN2         25                         30         AGND

                                       EN          26                         29         NC

                                       NC          27                         28         NC

                                       Figure 5. 33887 Pin Connections

Table 3.  SOICW-EP PIN DEFINITIONS

A functional description of each pin can be found in the Functional Pin DescriptionS section, page 21.

          Pin           Pin Name       Formal Name                                              Definition

1– 4, 51– 54            PGND           Power Ground               High-current power ground.

5 – 7, 9, 14, 19 – 22,   NC            No Connect                 No internal connection to this pin.

27 – 29, 33 – 36, 41,

46, 48 – 50

          8              D2            Disable 2                  Active LOW input used to simultaneously tri-state disable both H-Bridge

                                                                  outputs. When D2 is Logic LOW, both outputs are tri-stated.

10 – 13                 OUT2           H-Bridge Output 2          Output 2 of H-Bridge.

15 – 18, 37 – 40         V+            Positive Power Supply      Positive supply connections.

          23             CCP           Charge Pump Capacitor      External reservoir capacitor connection for internal charge pump

                                                                  capacitor.

          24             D1            Disable 1                  Active HIGH input used to simultaneously tri-state disable both H-Bridge

                                                                  outputs. When D1 is Logic HIGH, both outputs are tri-stated.

          25             IN2           Logic Input Control 2      Logic input control of OUT2 (i.e., IN2 logic HIGH = OUT2 HIGH).

          26             EN            Enable                     Logic input Enable control of device (i.e., EN logic HIGH = full operation,

                                                                  EN logic LOW = Sleep Mode).

          30            AGND           Analog Ground              Low-current analog signal ground.

          31             FS            Fault Status for H-Bridge  Open drain active LOW Fault Status output requiring a pull-up resistor to

                                                                  5.0 V.

          32             IN1           Logic Input Control 1      Logic input control of OUT1 (i.e., IN1 logic HIGH = OUT1 HIGH).

                                                                                                                                    33887

Analog Integrated Circuit Device Data

Freescale Semiconductor                                                                                                                        5
PIN CONNECTIONS

Table 3.  SOICW-EP PIN DEFINITIONS

   A functional description of each pin can be found in the Functional Pin DescriptionS section, page 21.

          Pin    Pin Name           Formal Name                                     Definition

       42 – 45   OUT1               H-Bridge Output 1  Output 1 of H-Bridge.

          47     FB         Feedback for H-Bridge      Current feedback output providing ground referenced 1/375th ratio of

                                                       H-Bridge high-side current.

       Pad       Thermal    Exposed Pad Thermal        Exposed pad thermal interface for sinking heat from the device.

                 Interface          Interface          Note Must be DC-coupled to analog ground and power ground via very

                                                       low impedance path to prevent injection of spurious signals into IC

                                                       substrate.

33887

                                                                                    Analog Integrated Circuit Device Data

6                                                                                                          Freescale Semiconductor
                                                                                                 ELECTRICAL CHARACTERISTICS

                                                                                                                          MAXIMUM RATINGS

                                       ELECTRICAL CHARACTERISTICS

                                                           MAXIMUM RATINGS

MAXIMUM RATINGS

All voltages are with respect to ground unless otherwise noted.

                           Rating                                                 Symbol         Value                               Unit

ELECTRICAL RATINGS

Supply Voltage (1)                                                                V+             -0.3 to 40                                          V

Input Voltage (2)                                                                 VIN            - 0.3 to 7.0                                        V

FS Status Output (3)                                                              V FS           -0.3 to 7.0                                         V

Continuous Current (4)                                                            IOUT           5.0                                                 A

ESD Voltage (5)                                                                                                                                      V

   Human Body Model                                                               VESD1          ± 2000

   Machine Model                                                                  VESD2          ± 200

THERMAL RATINGS

Storage Temperature                                                               TSTG           - 65 to 150                                   °C

Operating Temperature (6)                                                                                                                      °C

   Ambient                                                                        TA             - 40 to 125

   Junction                                                                       TJ             - 40 to 150

Peak Package Reflow Temperature During Reflow (7), (8)                            TPPRT          Note 8.                                       °C

Notes

1      Performance at voltages greater than 28V is degraded.See Electrical Performance Curves on page 18 and 19 for typical performance.

       Extended operation at higher voltages has not been fully characterized and may reduce the operational lifetime.

2      Exceeding the input voltage on IN1, IN2, EN, D1, or D2 may cause a malfunction or permanent damage to the device.

3      Exceeding the pull-up resistor voltage on the open Drain FS pin may cause permanent damage to the device.

4      Continuous current capability so long as junction temperature is ≤ 150°C.

5      ESD1 testing is performed in accordance with the Human Body Model (CZAP = 100 pF, RZAP = 1500 Ω), ESD2 testing is performed in

       accordance with the Machine Model (CZAP = 200 pF, RZAP = 0 Ω).

6      The limiting factor is junction temperature, taking into account the power dissipation, thermal resistance, and heat sinking provided. Brief

       nonrepetitive excursions of junction temperature above 150°C can be tolerated as long as duration does not exceed 30 seconds

       maximum. (nonrepetitive events are defined as not occurring more than once in 24 hours.)

7      Pin soldering temperature limit is for 10 seconds maximum duration. Not designed for immersion soldering. Exceeding these limits may

       cause malfunction or permanent damage to the device.

8.     Freescale’s Package Reflow capability meets Pb-free requirements for JEDEC standard J-STD-020C. For Peak Package Reflow

       Temperature and Moisture Sensitivity Levels (MSL),

       Go to www.freescale.com, search by part number [e.g. remove prefixes/suffixes and enter the core ID to view all orderable parts. (i.e.

       MC33xxxD enter 33xxx), and review parametrics.

                                                                                                                                                        33887

Analog Integrated Circuit Device Data

Freescale Semiconductor                                                                                                                                 7
ELECTRICAL CHARACTERISTICS

MAXIMUM RATINGS

MAXIMUM RATINGS (continued)

All voltages are with respect to ground unless otherwise noted.

                           Rating                                         Symbol                 Value                                  Unit

THERMAL RESISTANCE (AND PACKAGE DISSIPATION) RATINGS (9), (10), (11), (12)

   Junction-to-Board (Bottom Exposed Pad Soldered to Board)               RθJB                                                          °C/W

         HSOP (6.0 W)                                                                                              ~7.0

         PQFN (4.0 W)                                                                                              ~8.0

         SOICW-EP (2.0 W)                                                                                          ~9.0

   Junction-to-Ambient, Natural Convection, Single-Layer Board (1s) (13)  RθJA                                                          °C/W

         HSOP (6.0 W)                                                                                              ~ 41

         PQFN (4.0 W)                                                                                              ~ 50

         SOICW-EP (2.0 W)                                                                                          ~ 62

   Junction-to-Ambient, Natural Convection,  Four-Layer  Board  (2s2p)    RθJMA                                                         °C/W

   (14)

                                                                                                                   ~ 18

         HSOP (6.0 W)                                                                                              ~ 21

         PQFN (4.0 W)                                                                                              ~ 23

         SOICW-EP (2.0 W)

   Junction-to-Case (Exposed Pad) (15)                                    RθJC                                                          °C/W

         HSOP (6.0 W)                                                                                              ~ 0.8

         PQFN (4.0 W)                                                                                              ~1.2

         SOICW-EP (2.0 W)                                                                                          ~2.0

Notes

   9     The limiting factor is junction temperature, taking into account the power dissipation, thermal resistance, and heat sinking.

   10    Exposed heatsink pad plus the power and ground pins comprise the main heat conduction paths. The actual RθJB (junction-to-PC board)

         values will vary depending on solder thickness and composition and copper trace thickness. Maximum current at maximum die

         temperature represents ~ 16 W of conduction loss heating in the diagonal pair of output MOSFETs. Therefore, the RθJC-total must be

         less than 5.0 °C/W for maximum load at 70°C ambient. Module thermal design must be planned accordingly.

   11    Thermal resistance between the die and the printed circuit board per JEDEC JESD51-8. Board temperature is measured on the top

         surface of the board near the package.

   12    Junction temperature is a function of on-chip power dissipation, package thermal resistance, mounting site (board) temperature, ambient

         temperature, air flow, power dissipation of other components on the board, and board thermal resistance.

   13    Per SEMI G38-87 and JEDEC JESD51-2 with the single-layer board (JESD51-3) horizontal.

   14    Per JEDEC JESD51-6 with the board horizontal.

   15    Indicates the maximum thermal resistance between the die and the exposed pad surface as measured by the cold plate method (MIL

         SPEC-883 Method 1012.1) with the cold plate temperature used for the case temperature.

33887

                                                                                                 Analog Integrated Circuit Device Data

8                                                                                                                         Freescale Semiconductor
                                                                                                         ELECTRICAL CHARACTERISTICS

                                                                              STATIC ELECTRICAL CHARACTERISTICS

                                           STATIC ELECTRICAL CHARACTERISTICS

Table 4.  STATIC ELECTRICAL CHARACTERISTICS

Characteristics noted under conditions 5.0 V ≤ V+ ≤ 28 V and -40°C ≤ TA  ≤ 125°C unless otherwise noted. Typical     values

noted reflect the approximate parameter mean at TA = 25°C under nominal  conditions unless otherwise noted.

                           Characteristic              Symbol                 Min                        Typ   Max                        Unit

POWER SUPPLY

Operating Voltage Range (16)                           V+                     5.0                        –     28                         V

Sleep State Supply Current (17)                        IQ (SLEEP)                                                                         μA

    IOUT = 0 A, VEN = 0 V                                                     –                          25    50

Standby Supply Current                                 IQ (STANDBY)                                                                       mA

    IOUT = 0 A, VEN = 5.0 V                                                   –                          –     20

Threshold Supply Voltage

    Switch-OFF                                         V+(THRES-OFF)          4.15                       4.4   4.65                       V

    Switch-ON                                          V+(THRES-ON)           4.5                        4.75  5.0                        V

    Hysteresis                                         V+(HYS)                150                        –     –                          mV

CHARGE PUMP

Charge Pump Voltage                                    VCP - V+                                                                           V

    V+ = 5.0 V                                                                3.35                       –     –

    8.0 V ≤ V+ ≤ 28 V                                                         –                          –     20

CONTROL INPUTS

Input Voltage (IN1, IN2, D1, D2)                                                                                                          V

    Threshold HIGH                                     VIH                    3.5                        –     –

    Threshold LOW                                      VIL                    –                          –     1.4

    Hysteresis                                         VHYS                   0.7                        1.0   –

Input Current (IN1, IN2, D1)                           IINP                                                                               μA

    VIN - 0.0 V                                                          - 200                           - 80  –

Input Current (D2, EN)                                 IINP                                                                               μA

    V D2 = 5.0 V                                                              –                          25    100

Notes

16     Specifications are characterized over the range of 5.0 V ≤ V+ ≤ 28 V. See See Electrical Performance Curves on page 18 and 19 and

       the See Functional Description on page 21 for information about operation outside of this range.

17     IQ(sleep) is with sleep mode function enabled.

                                                                                                                                          33887

Analog Integrated Circuit Device Data

Freescale Semiconductor                                                                                                                         9
ELECTRICAL CHARACTERISTICS

STATIC ELECTRICAL CHARACTERISTICS

Table 4.  STATIC ELECTRICAL CHARACTERISTICS

    Characteristics noted under conditions 5.0 V ≤ V+ ≤ 28 V and -40°C ≤ TA ≤ 125°C unless otherwise noted. Typical       values

noted reflect the approximate parameter mean at TA = 25°C under nominal conditions unless otherwise noted.

                      Characteristic                                     Symbol               Min   Typ     Max           Unit

POWER SUPPLY

POWER OUTPUTS (OUT1, OUT2)

Output ON-Resistance (18)                                                RDS(ON)                                          mΩ

    5.0 V ≤ V+ ≤ 28 V, TJ = 25°C                                                              –     120              –

    8.0 V ≤ V+ ≤ 28 V, TJ = 150°C                                                             –     –       225

    5.0 V ≤ V+ ≤ 8.0 V, TJ = 150°C                                                            –     –       300

Active Current Limiting Threshold (via Internal Constant OFF-Time        ILIM                 5.2   6.5              7.8  A

PWM) on Low-Side MOSFETs (19)

High-Side Short Circuit Detection Threshold                              ISCH                 11    –                –    A

Low-Side Short Circuit Detection Threshold                               ISCL                 8.0   –                –    A

Leakage Current (20)                                                     IOUT(LEAK)                                       μA

    VOUT = V+                                                                                 –     100     200

    VOUT = Ground                                                                             –     30               60

Output MOSFET Body Diode Forward Voltage Drop                            VF                                               V

    IOUT = 3.0 A                                                                              –     –                2.0

Overtemperature Shutdown                                                                                                  °C

    Thermal Limit                                                        TLIM                 175   –       225

    Hysteresis                                                           THYS                 10    –                30

HIGH-SIDE CURRENT SENSE FEEDBACK

Feedback Current                                                         I FB

    IOUT = 0 mA                                                                               –     –       600           μA

    IOUT = 500 mA                                                                             1.07  1.33    1.68          mA

    IOUT = 1.5 A                                                                              3.6   4.0     4.62          mA

    IOUT = 3.0 A                                                                              7.2   8.0     9.24          mA

    IOUT = 6.0 A                                                                              14.4  16      18.48         mA

FAULT STATUS (21)

Fault Status Leakage Current   (22)                                      I FS(LEAK)                                       μA

    V FS = 5.0 V                                                                              –     –                10

Fault Status SET Voltage (23)                                            V FS(LOW)                                        V

    I FS = 300 μA                                                                             –     –                1.0

Notes

18     Output-ON resistance as measured from output to V+ and ground.

19     Active current limitation applies only for the low-side MOSFETs.

20     Outputs switched OFF with D1 or D2.

21     Fault Status output is an open Drain output requiring a pull-up resistor to 5.0 V.

22     Fault Status Leakage Current is measured with Fault Status HIGH and not SET.

23     Fault Status Set Voltage is measured with Fault Status LOW and SET with IFS = 300 μA.

33887

                                                                                                 Analog Integrated Circuit Device Data

10                                                                                                     Freescale Semiconductor
                                                                                                   ELECTRICAL CHARACTERISTICS

                                                                                              DYNAMIC ELECTRICAL CHARACTERISTICS

                                          DYNAMIC ELECTRICAL CHARACTERISTICS

Table 5.  DYNAMIC ELECTRICAL CHARACTERISTICS

Characteristics noted under conditions 5.0 V ≤ V+ ≤ 28 V and -40°C ≤ TA ≤ 125°C unless otherwise noted. Typical values

noted reflect the approximate parameter mean at TA = 25°C under nominal conditions unless otherwise noted.

                                Characteristic                                 Symbol         Min  Typ                          Max                 Unit

TIMING CHARACTERISTICS

PWM Frequency (24)                                                             f PWM          –    10                           –                   kHz

Maximum Switching Frequency During Active Current Limiting (25)                f MAX          –    –                            20                  kHz

Output ON Delay (26)                                                           t D (ON)                                                             μs

    V+ = 14 V                                                                                 –    –                            18

Output OFF Delay (26)                                                          t D (OFF)                                                            μs

    V+ = 14 V                                                                                 –    –                            18

ILIM Output Constant-OFF Time for Low-Side MOSFETs (27), (28)                  tA             15   20.5                         26                  μs

ILIM Blanking Time for Low-Side MOSFETs (29), (28)                             tB             12   16.5                         21                  μs

Output Rise and Fall Time (30)                                                 t F, t R                                                             μs

    V+ = 14 V, IOUT = 3.0 A                                                                   2.0  5.0                          8.0

Disable Delay Time (31)                                                        t D (DISABLE)  –    –                            8.0                 μs

Power-ON Delay Time (32)                                                       t POD          –    1.0                          5.0                 ms

Wake-Up Delay Time (32)                                                        t WUD          –    1.0                          5.0                 ms

Output MOSFET Body Diode Reverse Recovery Time (33)                            tRR            100  –                            –                   ns

Notes

24     The outputs can be PWM-controlled from an external source. This is typically done by holding one input high while applying a PWM

       pulse train to the other input. The maximum PWM frequency obtainable is a compromise between switching losses and switching

       frequency. See Typical Switching Waveforms, Figures 12 through 19, pp. 14–17.

25     The Maximum Switching Frequency during active current limiting is internally implemented. The internal current limit circuitry produces

       a constant-OFF-time pulse-width modulation of the output current. The output load’s inductance, capacitance, and resistance

       characteristics affect the total switching period (OFF-time + ON-time) and thus the PWM frequency during current limit.

26     Output Delay is the time duration from the midpoint of the IN1 or IN2 input signal to the 10% or 90% point (dependent on the transition

       direction) of the OUT1 or OUT2 signal. If the output is transitioning HIGH-to-LOW, the delay is from the midpoint of the input signal to

       the 90% point of the output response signal. If the output is transitioning LOW-to-HIGH, the delay is from the midpoint of the input signal

       to the 10% point of the output response signal. See Figure 6, page 12.

27     ILIM Output Constant-OFF Time is the time during which the internal constant-OFF time PWM current regulation circuit has tri-stated

       the output bridge.

28     Load currents ramping up to the current regulation threshold become limited at the ILIM value. The short circuit currents possess a di/dt

       that ramps up to the ISCH or ISCL threshold during the ILIM blanking time, registering as a short circuit event detection and causing the

       shutdown circuitry to force the output into an immediate tri-state latch-OFF. See Figures 10 and 11, page 13. Operation in Current Limit

       mode may cause junction temperatures to rise. Junction temperatures above ~160°C will cause the output current limit threshold to

       progressively “fold back”, or decrease with temperature, until ~175°C is reached, after which the TLIM thermal latch-OFF will occur.

       Permissible operation within this fold-back region is limited to nonrepetitive transient events of duration not to exceed 30 seconds. See

       Figure 9, page 12.

29     ILIM Blanking Time is the time during which the current regulation threshold is ignored so that the short-circuit detection threshold

       comparators may have time to act.

30     Rise Time is from the 10% to the 90% level and Fall Time is from the 90% to the 10% level of the output signal. See Figure 8, page 12.

31     Disable Delay Time is the time duration from the midpoint of the D (disable) input signal to 10% of the output tri-state response. See

       Figure 7, page 12.

32     Parameter has been characterized but not production tested.

33     Parameter is guaranteed by design but not production tested.

                                                                                                                                                    33887

Analog Integrated Circuit Device Data

Freescale Semiconductor                                                                                                                                 11
ELECTRICAL CHARACTERISTICS

TIMING DIAGRAMS

                                                                                  TIMING DIAGRAMS

                                                            5. 0

                                                                                  5 0%                50 %

                                                            0                     t D(ON)                         t D(OFF)

                 VPWR                                                                   9 0%

                                                            0                                                                   1 0%

                                                                                                      TIME

                                                                                  Figure 6.   Output  Delay Time

                                                            5.0 V

                                                            0V

                                                            ℘?ℜ

                                                            0Ω

                                                                                  Figure 7. Disable Delay Time

                                                            VPW R                       tF                                  tR

                                                                          9 0%                                                  90 %

                                                                                              10 %                1 0%

                                                                   0

                                                                          Figure 8. Output Switching Time

                 IIMLIAMX,ILIOMU,TCPUURTRCEUNRTR(EA)NT (A)  6.65                                      Operation within this region must be

                                                                                                            limited to nonrepetitive events

                                                                                                                  not to exceed 30 seconds

                                                            42.05

                                                                                                                            Thermal Shutdown

                                                            150                             160                   175

                                                                                  TJ, JUNCTION TEMPERATURE (oC)

                                                            Figure    9.  Active  Current Limiting Versus Temperature (Typical)

33887

                                                                                                                            Analog Integrated Circuit Device Data

12                                                                                                                                    Freescale Semiconductor
                                                                                                                                                         ELECTRICAL CHARACTERISTICS

                                                                                                                                                                                                                TIMING DIAGRAMS

ILOAD, OUTPUT CURRENT (A)  >8A                                                                                         Short Circuit Detection Threshold

                           6.5                                                                                         Typical Current Limit Threshold

                                                                                       Active        High  Current Load Being Regulated via Constant-OFF-Time                                                   PWM

                                                                                       Current

                                                                                 Limiting                        Hard Short Detection and Latch-OFF

                                                                                 on Low-Side                                 Moderate Current Load

                                                                                 MOSFET

                           0

INn, LOGIC IN              [1]                                                   IN1 or IN2                IN1 or IN2

                           [0]  IN1 IN2                                          IN2 or IN1                IN2 or IN1

D1, LOGIC IN               [1]

                           [0]

D2, LOGIC IN               [1]

                           [0]

SF, LOGIC OUT              [1]

                                Outputs                                          Outputs Operation         Outputs

                           [0]  Tri-Stated                                 (per Input Control Condition)   Tri-Stated

                                                                                       Time

                                                                                                Figure 10. Operating States

                           ILOADI,OUOTU,TCPUUTRRCEUNRTR(EA)NT (A)  8.0                                                OISSvCheLorrcStuhCrorierrcnt utCiMtirDcinueiimteDucmteTteThchrteiroesnhshoTolhdldreshold

                                                                                 t on           taa              tbb   taa==TOrisutaptuet OCountpsutat nOtF-OFFTFimTeime

                                                                                                                       ttbb==COILuuIrMrtepBnultaLBnilkmainitgkBinTlagimnTkeimTieme

                                                                   6.5

                                                                                                                             TCLTyuiymprpircieitciannaltglPLCWWimuarMirtveineLngfotoarmd

                                                                                                                             Waveform

                                                                           Hard  short occurs.                   HHaarrdd SOshuotprtuiDtsedtetceticotned during tb

                                                                   05..00                                        Sanhdorot uLtaptucthi-sOlFaFtched-off.

                                                                                                           TIME

                                                                   Figure 11.    Example Short  Circuit    Detection Detail on Low-Side MOSFET

                                                                                                                                                                                                                     33887

Analog Integrated Circuit Device Data

Freescale Semiconductor                                                                                                                                                                                              13
ELECTRICAL CHARACTERISTICS

TYPICAL SWITCHING WAVEFORMS

                                             TYPICAL           SWITCHING  WAVEFORMS

    Important  For all plots, the following  applies:                •    LLOAD = 533 μH @      1.0 kHz

•   Ch2 = 2.0 A per division                                         •    LLOAD = 530 μH @      10.0 kHz

                                                                     •    RLOAD = 4.0 Ω

               Output Voltage

               (OUT1)

                              IOUT

               Input Voltage

               (IN1)

                                             V+=24 V   fPWM=1.0 kHz  Duty Cycle=10%

                              Figure  12. Output Voltage and Current vs. Input Voltage at V+    =        24  V,

                                      PMW Frequency of 1.0 kHz, and Duty Cycle of 10%

               Output Voltage

               (OUT1)

                              IOUT

               Input Voltage

               (IN1)

                                                      V+=24 V  fPWM = 1.0 kHz Duty Cycle = 50%

                              Figure  13. Output Voltage and Current vs. Input Voltage at V+    =        24  V,

                                      PMW Frequency of 1.0 kHz, and Duty Cycle of 50%

33887

                                                                                                Analog Integrated Circuit Device Data

14                                                                                                               Freescale Semiconductor
                                                                                        ELECTRICAL CHARACTERISTICS

                                                                                        TYPICAL SWITCHING WAVEFORMS

        Output Voltage

        (OUT1)

                         IOUT

        Input Voltage

               (IN1)

                                                V+=34 V  fPWM=1.0 kHz  Duty Cycle=90%

Figure  14. Output Voltage and Current vs. Input Voltage at V+ = 34 V, PMW              Frequency  of  1.0  kHz,

                         and Duty Cycle of 90%, Showing Device in Current Limiting      Mode

Output Voltage

(OUT1)

        IOUT

Input Voltage

(IN1)

                                       V+=22 V  fPWM=1.0 kHz  Duty Cycle=90%

                         Figure 15. Output Voltage and Current vs. Input Voltage at V+ = 22 V,

                                       PMW Frequency of 1.0 kHz, and Duty Cycle of 90%

                                                                                                                  33887

Analog Integrated Circuit Device Data

Freescale Semiconductor                                                                                           15
ELECTRICAL CHARACTERISTICS

TYPICAL SWITCHING WAVEFORMS

       Output Voltage

       (OUT1)

              IOUT

       Input Voltage

       (IN1)

                               V+=24 V  fPWM=10 kHz  Duty Cycle=50%

                       Figure  16. Output Voltage and Current vs. Input Voltage at V+ =  24 V,

                               PMW Frequency of 10 kHz, and Duty Cycle of 50%

       Output Voltage

       (OUT1)

              IOUT

       Input Voltage

       (IN1)

                               V+=24 V  fPWM=10 kHz  Duty Cycle=90%

                       Figure  17. Output Voltage and Current vs. Input Voltage at V+ =  24 V,

                               PMW Frequency of 10 kHz, and Duty Cycle of 90%

33887

                                                                     Analog              Integrated Circuit Device Data

16                                                                                       Freescale Semiconductor
                                                                             ELECTRICAL CHARACTERISTICS

                                                                             TYPICAL SWITCHING WAVEFORMS

Output Voltage

(OUT1)

       IOUT

Input Voltage

(IN1)

                                       V+=12 V  fPWM=20 kHz  Duty Cycle=50%

                         Figure 18. Output Voltage and Current vs. Input Voltage at V+ = 12 V,

        PMW Frequency of 20 kHz, and Duty Cycle of 50% for a Purely Resistive Load

Output Voltage

(OUT1)

       IOUT

Input Voltage

(IN1)

                                       V+=12 V  fPWM=20 kHz  Duty Cycle=90%

                         Figure 19. Output Voltage and Current vs. Input Voltage at V+ = 12 V,

        PMW Frequency of 20 kHz, and Duty Cycle of 90% for a Purely Resistive Load

                                                                                                33887

Analog Integrated Circuit Device Data

Freescale Semiconductor                                                                         17
ELECTRICAL              CHARACTERISTICS

ELECTRICAL              PERFORMANCE CURVES

                                             ELECTRICAL PERFORMANCE CURVES

              

              

              

              

    2KPV      

              

              

              

              

                                                                                       

                                                                      9ROWV

                                             Figure 20. Typical High-Side RDS(ON) Versus V+

              

              

    22+K0PV6  

              

              

              

                                                                                       

                                                                  939:RO5WV

                                             Figure  21. Typical  Low-Side RDS(ON)  Versus  V+

33887

                                                                                                Analog  Integrated Circuit Device Data

18                                                                                                          Freescale Semiconductor
                                                                                                ELECTRICAL CHARACTERISTICS

                                                                                         ELECTRICAL PERFORMANCE CURVES

                  

                  

                  

                  

0LOOLD2P+SH0UH6V  

                  

                  

                  

                  

                  

                                                                               

                                                              99R3OW:V5

                                    Figure  22.  Typical  Quiescent Supply  Current  Versus V+

                                                                                                                33887

Analog Integrated Circuit Device    Data

Freescale Semiconductor                                                                                         19
ELECTRICAL CHARACTERISTICS

ELECTRICAL PERFORMANCE CURVES

Table 6.  Truth Table

The tri-state conditions and the fault status are reset using D1 or D2. The truth table uses the following notations: L = LOW,

H = HIGH, X = HIGH or LOW, and Z = High impedance (all output power transistors are switched off).

Device State                                                                               Fault

                                                               Input Conditions            Status                                  Output States

                                                                                           Flag

                               EN  D1                          D2                IN1  IN2  FS          OUT1                           OUT2

Forward                        H                            L  H                 H    L    H                                       H             L

Reverse                        H                            L  H                 L    H    H                                       L             H

Freewheeling Low               H                            L  H                 L    L    H                                       L             L

Freewheeling High              H                            L  H                 H    H    H                                       H             H

Disable 1 (D1)                 H                            H  X                 X    X             L                              Z             Z

Disable 2 (D2)                 H                            X  L                 X    X             L                              Z             Z

IN1 Disconnected               H                            L  H                 Z    X    H                                       H             X

IN2 Disconnected               H                            L  H                 X    Z    H                                       X             H

D1 Disconnected                H                            Z  X                 X    X             L                              Z             Z

D2 Disconnected                H                            X  Z                 X    X             L                              Z             Z

Undervoltage (34)              H                            X  X                 X    X             L                              Z             Z

Overtemperature (35)           H                            X  X                 X    X             L                              Z             Z

Short Circuit (35)             H                            X  X                 X    X             L                              Z             Z

Sleep Mode EN                  L                            X  X                 X    X    H                                       Z             Z

EN Disconnected                Z                            X  X                 X    X    H                                       Z             Z

Notes

34     In the case of an undervoltage condition, the outputs tri-state and the fault status is SET logic LOW. Upon undervoltage recovery, fault

       status is reset automatically or automatically cleared and the outputs are restored to their original operating condition.

35     When a short circuit or overtemperature condition is detected, the power outputs are tri-state latched-OFF independent of the input

       signals and the fault status flag is SET logic LOW.

33887

                                                                                           Analog Integrated Circuit Device Data

20                                                                                                     Freescale Semiconductor
                                                                                                      FUNCTIONAL DESCRIPTION

                                                                                                                 INTRODUCTION

                                          FUNCTIONAL DESCRIPTION

                                                            INTRODUCTION

Numerous protection and operational features (speed,                  pair of 33887 devices can be used to control bipolar stepper

torque, direction, dynamic braking, PWM control, and closed-          motors. The 33887 can also be used to excite transformer

loop control), in addition to the 5.0 A current capability, make      primary windings with a switched square wave to produce

the 33887 a very attractive, cost-effective solution for              secondary winding AC currents.

controlling a broad range of small DC motors. In addition, a

                                          FUNCTIONAL PIN DESCRIPTIONS

POWER GROUND AND ANALOG GROUND                                        few milliamperes. Refer to Table 6, Truth Table, and STATIC

(PGND AND AGND)                                                       ELECTRICAL CHARACTERISTICS table, page 9.

Power and analog ground pins should be connected                      H-BRIDGE OUTPUT (OUT1 AND OUT2)

together with a very low impedance connection.

                                                                      These pins are the outputs of the H-Bridge with integrated

POSITIVE POWER SUPPLY (V+)                                            output MOSFET body diodes. The bridge output is controlled

V+ pins are the power supply inputs to the device. All V+             using the IN1, IN2, D1, and D2 inputs. The low-side

pins must be connected together on the printed circuit board          MOSFETs have active current limiting above the ILIM

with as short as possible traces offering as low impedance as         threshold. The outputs also have thermal shutdown (tri-state

possible between pins.                                                latch-OFF) with hysteresis as well as short circuit latch-OFF

V+ pins have an undervoltage threshold. If the supply                 protection.

voltage drops below a V+ undervoltage threshold, the output           A disable timer (time t b) USED to detect currents that are

power stage switches to a tri-state condition and the fault           higher than current limit is activated at each output activation

status flag is SET and the Fault Status pin voltage switched          to facilitate hard short detection (see Figure 11, page 13).

to a logic LOW. When the supply voltage returns to a level            Charge Pump Capacitor (CCP)

that is above the threshold, the power stage automatically

resumes normal operation according to the established                 A filter capacitor (up to 33 nF) can be connected from the

condition of the input pins and the fault status flag is              charge pump output pin and PGND. The device can operate

automatically reset logic HIGH.                                       without the external capacitor, although the CCP capacitor

As V+ increases in value above 28 V, the charge pump                  helps to reduce noise and allows the device to perform at

performance begins to degrade. At +40 V, the charge pump              maximum speed, timing, and PWM frequency.

is effectively non-functional. Operation at this high voltage

level will result in the output FETs not being enhanced when          ENABLE (EN)

turned on. This means that the voltage on the output will be          The EN pin is used to place the device in a sleep mode so

VOUT = (V+) – VGS. This increased voltage drop under load             as to consume very low currents. When the EN pin voltage is

will produce a higher power dissipation.                              a logic LOW state, the device is in the sleep mode. The

                                                                      device is enabled and fully operational when the EN pin

FAULT STATUS (FS)                                                     voltage is logic HIGH. An internal pull-down resistor

The FS pin is the device fault status output. This output is          maintains the device in sleep mode in the event EN is driven

an active LOW open drain structure requiring a pull-up                through a high impedance I/O or an unpowered

resistor to 5.0 V. Refer to Table 6, Truth Table, page 20.            microcontroller, or the EN input becomes disconnected.

LOGIC INPUT CONTROL AND DISABLE                                       FEEDBACK FOR H-BRIDGE (FB)

(IN1, IN2, D1, AND D2)                                                The 33887 has a feedback output (FB) for “real time”

These pins are input control pins used to control the                 monitoring of H-Bridge high-side current to facilitate closed-

outputs. These pins are 5.0 V CMOS-compatible inputs with             loop operation for motor speed and torque control.

hysteresis. The IN1 and IN2 independently control OUT1 and            The FB pin provides current sensing feedback of the

OUT2, respectively. D1 and D2 are complementary inputs                H-Bridge high-side drivers. When running in forward or

used to tri-state disable the H-Bridge outputs.                       reverse direction, a ground referenced 1/375th (0.00266) of

When either D1 or D2 is SET (D1 = logic HIGH or D2 =                  load current is output to this pin. Through an external resistor

logic LOW) in the disable state, outputs OUT1 and OUT2 are            to ground, the proportional feedback current can be

both tri-state disabled; however, the rest of the circuitry is fully  converted to a proportional voltage equivalent and the

operational and the supply IQ(standby) current is reduced to a        controlling microcontroller can “read” the current proportional

                                                                                                                                    33887

Analog Integrated Circuit Device Data

Freescale Semiconductor                                                                                                                 21
FUNCTIONAL DESCRIPTION

FUNCTIONAL PIN DESCRIPTIONS

voltage with its analog-to-digital converter (ADC). This is       If PWM-ing is implemented using the disable pin inputs

intended to provide the user with motor current feedback     for  (either D1 or D2), a small filter capacitor (1.0 μF or less) may

motor torque control. The resistance range for the linear         be required in parallel with the external resistor to ground for

operation of the FB pin is 100 < RFB < 200 Ω.                     fast spike suppression.

33887

                                                                                           Analog Integrated Circuit Device Data

22                                                                                         Freescale Semiconductor
                                                                         FUNCTIONAL DEVICE OPERATION

                                                                                                             OPERATIONAL MODES

                                       FUNCTIONAL DEVICE OPERATION

                                       OPERATIONAL MODES

The 33887 Simplified Internal Block Diagram shown in             (D1 and D2) provide the means to force the H-Bridge outputs

Figure 2, page 2, is a fully protected monolithic H-Bridge with  to a high-impedance state (all H-Bridge switches OFF). An

Enable, Fault Status reporting, and High-Side current sense      EN pin controls an enable function that allows the 33887 to

feedback to accommodate closed-loop PWM control. For a           be placed in a power-conserving sleep mode.

DC motor to run, the input conditions need be as follows:        The 33887 has undervoltage shutdown with automatic

Enable input logic HIGH, D1 input logic LOW, D2 input logic      recovery, active current limiting, output short-circuit latch-

HIGH, FS flag cleared (logic HIGH), one IN logic LOW and         OFF, and overtemperature latch-OFF. An undervoltage

the other IN logic HIGH (to define output polarity). The 33887   shutdown, output short-circuit latch-OFF, or overtemperature

can execute dynamic braking by simultaneously turning on         latch-OFF fault condition will cause the outputs to turn OFF

either both high-side MOSFETs or both low-side MOSFETs           (i.e., become high impedance or tri-stated) and the fault

in the output H-Bridge; e.g., IN1 and IN2 logic HIGH or IN1      output flag to be set LOW. Either of the Disable inputs or V+

and IN2 logic LOW.                                               must be “toggled” to clear the fault flag.

The 33887 outputs are capable of providing a continuous          Active current limiting is accomplished by a constant OFF-

DC load current of 5.0 A from a 28 V V+ source. An internal      time PWM method employing active current limiting threshold

charge pump supports PWM frequencies to 10 kHz. An               triggering. The active current limiting scheme is unique in that

external pull-up resistor is required at the FS pin for fault    it incorporates a junction temperature-dependent current limit

status reporting. The 33887 has an analog feedback (current      threshold. This means the active current limiting threshold is

mirror) output pin (the FB pin) that provides a constant-        “ramped down” as the junction temperature increases above

current source ratioed to the active high-side MOSFET. This      160°C, until at 175°C the current will have been decreased to

can be used to provide “real time” monitoring of load current    about 4.0 A. Above 175°C, the overtemperature shutdown

to facilitate closed-loop operation for motor speed/torque       (latch-OFF) occurs. This combination of features allows the

control.                                                         device to remain in operation for 30 seconds at junction

Two independent inputs (IN1 and IN2) provide control of          temperatures above 150°C for nonrepetitive unexpected

the two totem-pole half-bridge outputs. Two disable inputs       loads.

                                                                                                                                 33887

Analog Integrated Circuit Device Data

Freescale Semiconductor                                                                                                            23
FUNCTIONAL DEVICE OPERATION

PROTECTION AND DIAGNOSTIC FEATURES

                             PROTECTION AND DIAGNOSTIC FEATURES

SHORT CIRCUIT PROTECTION                                          and overtemperature shutdown occurs (see Figure 9,

    If an output short circuit condition is detected, the power   page 12). This feature allows the device to remain

outputs tri-state (latch-OFF) independent of the input (IN1       operational for a longer time but at a regressing output

and IN2) states, and the fault status output flag is SET logic    performance level at junction temperatures above 160°C.

LOW. If the D1 input changes from logic HIGH to logic LOW,

or if the D2 input changes from logic LOW to logic HIGH, the      Output Avalanche Protection

output bridge will become operational again and the fault         An inductive fly-back event, namely when the outputs are

status flag will be reset (cleared) to a logic HIGH state.        suddenly disabled and V+ is lost, could result in electrical

    The output stage will always switch into the mode defined     overstress of the drivers. To prevent this the V+ input to the

by the input pins (IN1, IN2, D1, and D2), provided the device     33887 should not exceed the maximum rating during a fly-

junction temperature is within the specified operating            back condition. This may be done with either a zener clamp

temperature range.                                                and/or an appropriately valued input capacitor with

                                                                  sufficiently low ESR.

ACTIVE CURRENT LIMITING

    The maximum current flow under normal operating               OVERTEMPERATURE SHUTDOWN AND

conditions is internally limited to ILIM (5.2 A to 7.8 A). When   HYSTERESIS

the maximum current value is reached, the output stages are       If an overtemperature condition occurs, the power outputs

tri-stated for a fixed time (t a) of 20 μs typical. Depending on  are tri-stated (latched-OFF) and the fault status flag is SET to

the time constant associated with the load characteristics, the   logic LOW.

current decreases during the tri-state duration until the next    To reset from this condition, D1 must change from logic

output ON cycle occurs (see Figures 11 and 14, page 13 and        HIGH to logic LOW, or D2 must change from logic LOW to

page 15, respectively).                                           logic HIGH. When reset, the output stage switches ON again,

    The current limiting threshold value is dependent upon the    provided that the junction temperature is now below the

device junction temperature. When -40°C ≤ TJ ≤ 160°C, ILIM        overtemperature threshold limit minus the hysteresis.

is between 5.2 A to 7.8 A. When TJ exceeds 160°C, the ILIM        Note  Resetting from the fault condition will clear the fault

current decreases linearly down to 4.0 A typical at 175°C.        status flag.

Above 175°C the device overtemperature circuit detects TLIM

33887

                                                                                         Analog Integrated Circuit Device Data

24                                                                                             Freescale Semiconductor
                                                                                                      TYPICAL APPLICATIONS

                                               TYPICAL APPLICATIONS

Figure 23 shows a typical application schematic. For precision high-current applications   in harsh,  noisy environments, the V+

by-pass capacitor may need to be substantially larger.

                                                                   DC

                                                                   MOTOR

                                                                                           V+

                                                                   33887

                                                          AGND                  V+

                                                                                CCP                   +  47 μF

                                                                                           33 nF

                                                          OUT1                  OUT2

                                                                                EN

                                                          FB                    D2

                         +                                                      D1

                            1.0        μF      100 Ω

                                                                                FS

                                                          PGND                  IN1

                                                                                IN2

FB

IN2

IN1

FS

D1

D2

EN

                                       Figure  23. 33887  Typical  Application  Schematic

                                                                                                                33887

Analog Integrated Circuit Device Data

Freescale Semiconductor                                                                                         25
PACKAGING

SOLDERING INFORMATION

                                                         PACKAGING

                                                 SOLDERING     INFORMATION

    The 33887 packages are designed for thermal                .

performance. The significant feature of these packages is the

exposed pad on which the power die is soldered. When

soldered to a PCB, this pad provides a path for heat flow to

the ambient environment. The more copper area and

thickness on the PCB, the better the power dissipation and

transient behavior will be.

    Example  Characterization on a double-sided PCB:

bottom side area of copper is 7.8 cm2; top surface is 2.7 cm2

(see Figure ); grid array of 24 vias 0.3 mm in diameter

                                                                    Top Side                        Bottom  Side

                                                                            Figure  24.  PCB  Test  Layout

33887

                                                                                    Analog Integrated Circuit Device Data

26                                                                                            Freescale Semiconductor
                                                                                                    PACKAGING

                                                                                                    PACKAGING DIMENSIONS

                                             PACKAGING DIMENSIONS

Important For the most current revision  of  the package, visit www.freescale.com  and  perform  a  keyword search on the 98A

drawing number below

                                             VW SUFFIX

                                             20-PIN HSOP

                                             98ASH70702A

                                             ISSUE B

                                                                                                    33887

Analog Integrated Circuit Device Data

Freescale Semiconductor                                                                             27
PACKAGING

PACKAGING DIMENSIONS

                      VW SUFFIX

                      20-PIN HSOP

                      98ASH70702A

                      ISSUE B

33887

                                   Analog Integrated Circuit Device Data

28                                 Freescale Semiconductor
                                                            PACKAGING

                                                            PACKAGING DIMENSIONS

                                       FK (Pb-FREE) SUFFIX

                                       36-PIN PQFN

                                       98ASA10583D

                                       ISSUE C

                                                            33887

Analog Integrated Circuit Device Data

Freescale Semiconductor                                     29
PACKAGING

PACKAGING DIMENSIONS

                      FK (Pb-FREE) SUFFIX

                      36-PIN PQFN

                      98ASA10583D

                      ISSUE C

33887

                                           Analog Integrated Circuit Device Data

30                                         Freescale Semiconductor
                                                                 PACKAGING

                                                                 PACKAGING DIMENSIONS

                                       EK SUFFIX (PB-FREE)

                                       54-PIN SOICW EXPOSED PAD

                                       98ASA10506D

                                       ISSUE C

                                                                 33887

Analog Integrated Circuit Device Data

Freescale Semiconductor                                          31
PACKAGING

PACKAGING DIMENSIONS

                      EK SUFFIX (PB-FREE)

                      54-PIN SOICW EXPOSED PAD

                      98ASA10506D

                      ISSUE C

33887

                                                Analog Integrated Circuit Device Data

32                                              Freescale Semiconductor
                                                                                                   ADDITIONAL DOCUMENTATION

                                                                                    THERMAL ADDENDUM (REV 2.0)

ADDITIONAL DOCUMENTATION

                                                                                    33887HSOP

THERMAL ADDENDUM (REV 2.0)

Introduction                                                                                                20-PIN

This thermal addendum is provided as a supplement to the MC33887 technical                               HSOP-EP

data sheet. The addendum provides thermal performance information that may

be critical in the design and development of system applications. All electrical,

application, and packaging information is provided in the data sheet.

Packaging and Thermal Considerations

The MC33887 is offered in a 20 pin HSOP exposed pad, single die package.

There is a single heat source (P), a single junction temperature (TJ), and thermal                       VW SUFFIX

resistance (RθJA).                                                                                 98ASH70273A

                                                                                                   20-PIN HSOP-EP

                         TJ   =  RθJA  .  P

The stated values are solely for a thermal performance comparison of one            Note For package dimensions, refer to

package to another in a standardized environment. This methodology is not           the 33887 device data sheet.

meant to and will not predict the performance of a package in an application-

specific environment. Stated values were obtained by measurement and

simulation according to the standards listed below.

Standards

Table 7.   Thermal Performance   Comparison

Thermal Resistance                        [°C/W]                                                                       1.0

           RθJA(1),(2)                       20                                                                                    1.0

           RθJB (2),(3)                      6.0                                                                  0.2

                                                                                                                                 0.2

           RθJA (1), (4)                     52                                                                   * All measurements

           RθJC (5)                          1.0                                                                  are in millimeters

                                                                                                                       Soldermast

NOTES:                                                                                                                 openings

1.Per JEDEC JESD51-2 at natural convection, still air condition.                                                       Thermal vias

2.2s2p thermal test board per JEDEC JESD51-5 and JESD51-7.                          20 Terminal HSOP-EP                connected to top

3.Per JEDEC JESD51-8, with the board temperature on the center                      1.27 mm Pitch                      buried plane

trace near the center lead.                                                         16.0 mm x 11.0 mm Body

4.Single layer thermal test board per JEDEC JESD51-3 and                            12.2 mm x 6.9 mm Exposed Pad

JESD51-5.                                                              Figure 25. Thermal Land Pattern for Direct Thermal

5.Thermal resistance between the die junction and the exposed                       Attachment According to JESD51-5

pad surface; cold plate attached to the package bottom side,

remaining surfaces insulated

                                                                                                                                         33887

Analog Integrated Circuit Device Data

Freescale Semiconductor                                                                                                                  33
ADDITIONAL DOCUMENTATION

THERMAL ADDENDUM (REV 2.0)

                                                                             A

                     Tab

       AGND     1                      20     EN

           FS   2                      19     IN2

           IN1  3                      18     D1

           V+   4                      17     CCP

           V+   5                      16     V+

       OUT1     6                      15     OUT2

       OUT1     7                      14     OUT2

           FB   8                      13     D2

       PGND     9                      12     PGND

       PGND     10                     11     PGND

                     Tab

                33887 Pin Connections

                     20-Pin HSOP-EP

                     1.27 mm Pitch

                   16.0 mm x 11.0 mm Body

                12.2 mm x 6.9 mm Exposed Pad

                                              Figure 26. Thermal Test Board

Device on Thermal Test Board

Material:            Single layer printed circuit board    Table 8.  Thermal Resistance Performance

                     FR4, 1.6 mm thickness                 Thermal Resistance        Area A (mm2)    °C/W

                     Cu traces, 0.07 mm thickness                    RθJA            0.0             52

Outline:             80 mm x 100 mm board area,                                      300             36

                     including edge connector for thermal                            600             32

                     testing

Area A:              Cu heat spreading areas on board                RθJS            0.0             10

                     surface                                                         300             7.0

Ambient Conditions:  Natural convection, still air                                   600             6.0

                                                           RθJA is the thermal resistance between die junction and

                                                           ambient air.

                                                           RθJS is the thermal resistance between die junction and the

                                                           reference location on the board surface near a center lead of the

                                                           package (see Figure 26).

33887

                                                                               Analog Integrated Circuit Device Data

34                                                                                        Freescale Semiconductor
                                                                                                                    ADDITIONAL DOCUMENTATION

                                                                                                                    THERMAL ADDENDUM (REV 2.0)

                                                      60

                           Thermal Resistance [ºC/W]  50

                                                      40

                                                      30

                                                      20

                                                                    x  RθJA

                                                      10

                                                      0

                                                          0                      300                           600

                                                                       Heat spreading area A [mm²]

                                                          Figure 27. Device on Thermal Test Board RθJA

                           100

Thermal Resistance [ºC/W]  10

                           1

                           0.1

                           1.00E-03                       1.00E-02     1.00E-01  1.00E+00  1.00E+01  1.00E+02  1.00E+03  1.00E+04

                                                                                 Time[s]

                                                          Figure 28. Transient Thermal Resistance RθJA
                                                          Device on Thermal Test Board Area A = 600 (mm2)

                                                                                                                                   33887

Analog Integrated Circuit Device Data

Freescale Semiconductor                                                                                                            35
REVISION  HISTORY

                                         REVISION HISTORY

REVISION  DATE     DESCRIPTION

    10.0  7/2005   •  Added Thermal Addendum & Converted to Freescale format, Revised PQFN drawing, made

                      several minor spelling correction. Added 33887A

    11.0  11/2006  •  Updated Ordering information block with new epp information

                   •  Changed the supply/ operating voltage from 40 V to 28 V

                   •  Updated all package drawings to the current revision

                   •  Adjusted  to match device performance characteristics

                   •  Updated the document to the prevailing Freescale form and style

                   •  Removed Peak Package Reflow Temperature During Reflow (solder reflow) parameter from

                      Maximum Ratings on page 7.

                   •  Added note (8)

                   •  Added MCZ33887EK/R2 to the Ordering Information on Page 1

                   •  Removed the 33887A from the data sheet and deleted Product Variation section now that is no

                      longer needed.

    12.0  1/2007   •  Changed the third paragraph of the introduction on page 1

                   •  Altered feature number 1 on page 1

                   •  Added feature number 2 on page 1

                   •  Changed Maximum Supply Voltage (1) to 0.3 to 40 V

                   •  Added note (1)

                   •  Changed note (16)

                   •  Added a third paragraph to Positive Power Supply (V+) on page 21

                   •  Replaced Figure 20, Figure 21, and Figure 22 with updated information.

    13.0  10/2008  •  Added Part Number MC33887AVW/R2 to Ordering Information Table on page 1.

    14.0  3/2011   •  Removed part numbers MC33887APVW/R2, MC33887DH/R2, MC33887DWB/R2, MC33887AVW/

                      R2, MC33887PNB/R2 and MCZ33887EK/R2 and replaced with part numbers MC33887APVW/R2,

                      MC33887PFK/R2 and MC33887PEK/R2 in Ordering Information Table on Page 1.

    15.0  9/2011   •  Removed the DH suffix information from the Maximum Ratings Table on Page 7.

                   •  Changed VW Suffix HSOP, SOICW-EP, and PQFN ESD Voltage to ESD Voltage in the Maximum

                      Ratings Table on Page 7.

                   •  Updated Freescale form and style.

    16.0  10/2012  •  Changed “my” to “may” in footnote 29 for Table 5.

33887

                                                                                   Analog Integrated Circuit Device Data

36                                                                                            Freescale Semiconductor
How to Reach Us:                Information in this document is provided solely to enable system and software

Home Page:                      implementers to use Freescale products. There are no express or implied copyright

freescale.com                   licenses granted hereunder to design or fabricate any integrated circuits on the

Web Support:                    information in this document.

freescale.com/support           Freescale reserves the right to make changes without further notice to any products

                                herein. Freescale makes no warranty, representation, or guarantee regarding the

                                suitability of its products for any particular purpose, nor does Freescale assume any

                                liability arising out of the application or use of any product or circuit, and specifically

                                disclaims any and all liability, including without limitation consequential or incidental

                                damages. “Typical” parameters that may be provided in Freescale data sheets and/or

                                specifications can and do vary in different applications, and actual performance may

                                vary over time. All operating parameters, including “typicals,” must be validated for

                                each customer application by customer’s technical experts. Freescale does not convey

                                any license under its patent rights nor the rights of others. Freescale sells products

                                pursuant to standard terms and conditions of sale, which can be found at the following

                                address: http://www.reg.net/v2/webservices/Freescale/Docs/TermsandConditions.htm

                                Freescale, the Freescale logo, AltiVec, C-5, CodeTest, CodeWarrior, ColdFire, C-Ware,

                                Energy Efficient Solutions logo, mobileGT, PowerQUICC, QorIQ, Qorivva, StarCore, and

                                Symphony are trademarks of Freescale Semiconductor, Inc., Reg. U.S. Pat. & Tm. Off.

                                Airfast, BeeKit, BeeStack, ColdFire+, CoreNet, Flexis, MagniV, MXC, Platform in a

                                Package, Processor expert, QorIQ Qonverge, QUICC Engine, Ready Play,

                                SMARTMOS, TurboLink, Vybrid, and Xtrinsic are trademarks of Freescale

                                Semiconductor, Inc. All other product or service names are the property of their

                                respective owners.

                                © 2012 Freescale Semiconductor, Inc.

Document Number:       MC33887

Rev. 16.0

10/2012
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle Information:

NXP:

MCZ33887EK  MCZ33887EKR2  MC33887AVWR2  MC33887AVW  MC33887PNB       MC33887PNBR2  MC33887DWB

MC33887DWBR2  MC33887VW   MC33887VWR2   KIT33887EKEVBE  MC33887APVW  MC33887APVWR2

MC33887PEK  MC33887PEKR2  MC33887PFK  MC33887PFKR2

小广播

MC33887VW器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved