电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

MC14532B

器件型号:MC14532B
器件类别:半导体    逻辑   
厂商名称:ON Semiconductor
厂商官网:http://www.onsemi.cn
下载文档

器件描述

4000/14000/40000 SERIES, 8-BIT ENCODER, PDSO16

4000/14000/40000 系列, 8位 编码器, PDSO16

参数

MC14532B功能数量 1
MC14532B端子数量 16
MC14532B最小工作温度 -55 Cel
MC14532B最大工作温度 125 Cel
MC14532B额定供电电压 5
MC14532B最小供电/工作电压 3 V
MC14532B最大供电/工作电压 18 V
MC14532B加工封装描述 ROHS COMPLIANT, SOIC-16
MC14532Breach_compliant Yes
MC14532B欧盟RoHS规范 Yes
MC14532B中国RoHS规范 Yes
MC14532B状态 Active
MC14532B逻辑IC类型 ENCODER
MC14532Bsub_category Arithmetic Circuits
MC14532B系列 4000/14000/40000
MC14532Bjesd_30_code R-PDSO-G16
MC14532Bjesd_609_code e3
MC14532Bmoisture_sensitivity_level NOT SPECIFIED
MC14532B位数 8
MC14532B包装材料 PLASTIC/EPOXY
MC14532Bpackage_code SOP
MC14532Bpackage_equivalence_code SOP16,.25
MC14532B包装形状 RECTANGULAR
MC14532B包装尺寸 SMALL OUTLINE
MC14532Bpeak_reflow_temperature__cel_ 260
MC14532Bpower_supplies__v_ 5/15
MC14532B传播延迟TPD 600 ns
MC14532Bqualification_status COMMERCIAL
MC14532Bseated_height_max 1.75 mm
MC14532B表面贴装 YES
MC14532B工艺 CMOS
MC14532B温度等级 MILITARY
MC14532B端子涂层 MATTE TIN
MC14532B端子形式 GULL WING
MC14532B端子间距 1.27 mm
MC14532B端子位置 DUAL
MC14532Btime_peak_reflow_temperature_max__s_ 40
MC14532Blength 9.9 mm
MC14532Bwidth 3.9 mm

文档预览

MC14532B器件文档内容

MC14532B

8-Bit Priority Encoder

  The MC14532B is constructed with complementary MOS (CMOS)                                http://onsemi.com
enhancement mode devices. The primary function of a priority
encoder is to provide a binary address for the active input with the
highest priority. Eight data inputs (D0 thru D7) and an enable input
(Ein) are provided. Five outputs are available, three are address outputs
(Q0 thru Q2), one group select (GS) and one enable output (Eout).

Features                                                                                                        MARKING
                                                                                                               DIAGRAMS
Diode Protection on All Inputs
Supply Voltage Range = 3.0 Vdc to 18 Vdc                                                                     MC14532BCP
Capable of Driving Two Low-Power TTL Loads or One Low-Power                                                  AWLYYWWG

   Schottky TTL Load over the Rated Temperature Range

Pb-Free Packages are Available*

MAXIMUM RATINGS (Voltages Referenced to VSS)                                                                1

Rating                                            Symbol     Value      Unit      1         PDIP-16
                                                                                           P SUFFIX
DC Supply Voltage Range                           VDD        -0.5 to +18.0 V               CASE 648

Input or Output Voltage Range                     Vin, -0.5 to VDD + 0.5 V
(DC or Transient)                                 Vout

Input or Output Current                           Iin, Iout   10       mA
(DC or Transient) per Pin

Power Dissipation, per Package (Note 1) PD                   500        mW                                     14532BG

Ambient Temperature Range                         TA         -55 to +125 C                SOIC-16             AWLYWW

Storage Temperature Range                         Tstg       -65 to +150 C          1     D SUFFIX 1

Lead Temperature (8 Sec Soldering)                TL         260        C                 CASE 751B

Stresses exceeding Maximum Ratings may damage the device. Maximum                       A  = Assembly Location
Ratings are stress ratings only. Functional operation above the Recommended
Operating Conditions is not implied. Extended exposure to stresses above the            WL = Wafer Lot
Recommended Operating Conditions may affect device reliability.
1. Temperature Derating:                                                                YY, Y = Year

    Plastic "P and D/DW" Packages: 7.0 mW/_C From 65_C To 125_C                       WW = Work Week

   This device contains protection circuitry to guard against damage due to high        G = Pb-Free Package
static voltages or electric fields. However, precautions must be taken to avoid
applications of any voltage higher than maximum rated voltages to this                     PIN ASSIGNMENT
high-impedance circuit. For proper operation, Vin and Vout should be constrained
to the range VSS v (Vin or Vout) v VDD.                                                    D4 1                16 VDD
                                                                                           D5 2                15 Eout
   Unused inputs must always be tied to an appropriate logic voltage level                 D6 3                14 GS
(e.g., either VSS or VDD). Unused outputs must be left open.

TRUTH TABLE

             Input                                           Output

Ein D7 D6 D5 D4 D3 D2 D1 D0 GS Q2 Q1 Q0 Eout                                                D7 4               13 D3
0 XXXXXXXX 0 0 0 0 0                                                                       Ein 5              12 D2
1 00000000 0 0 0 0 1                                                                       Q2 6               11 D1
                                                                                            Q1 7               10 D0
1 1XXXXXXX 1 1 1 1 0                                                                      VSS 8                9 Q0
1 0 1XXXXXX 1 1 1 0 0
1 0 0 1XXXXX 1 1 0 1 0
1 0 0 0 1XXXX 1 1 0 0 0

   1 0 0 0 0 1XXX 1 0 1 1 0                                                                  ORDERING INFORMATION
   1 0 0 0 0 0 1XX 1 0 1 0 0
   1 0000001X 1 0 0 1 0                                                           See detailed ordering and shipping information in the package
   1 00000001 1 0 0 0 0                                                           dimensions section on page 2 of this data sheet.
X = Don't Care

*For additional information on our Pb-Free strategy and soldering details, please download the ON Semiconductor Soldering and Mounting
Techniques Reference Manual, SOLDERRM/D.

Semiconductor Components Industries, LLC, 2006                     1                                Publication Order Number:
                                                                                                                       MC14532B/D
April, 2006 - Rev. 6
                                                   MC14532B

ORDERING INFORMATION                               Package                                        Shipping
                      Device

MC14532BCP                                         PDIP-16                           25 Units / Rail
MC14532BCPG
                                                   PDIP-16
                                                   (Pb-Free)

MC14532BD                                          SOIC-16                           48 Units / Rail
MC14532BDG
                                                   SOIC-16
                                                   (Pb-Free)

MC14532BDR2                                        SOIC-16                           2500 / Tape & Reel
MC14532BDR2G
                                                   SOIC-16
                                                   (Pb-Free)

For information on tape and reel specifications, including part orientation and tape sizes, please refer to our Tape and Reel Packaging
Specifications Brochure, BRD8011/D.

ELECTRICAL CHARACTERISTICS (Voltages Referenced to VSS)
                                                       - 55_C                25_C                      125_C

                                              VDD                            Typ

Characteristic                     Symbol Vdc      Min        Max     Min (Note 2) Max            Min       Max Unit

Output Voltage          "0" Level VOL         5.0  -          0.05    -      0       0.05         -         0.05 Vdc
    Vin = VDD or 0
                                              10   -          0.05    -      0       0.05         -         0.05

                                              15   -          0.05    -      0       0.05         -         0.05

                        "1" Level VOH         5.0  4.95        -      4.95   5.0     -            4.95        -                   Vdc

Vin = 0 or VDD                                10   9.95        -      9.95   10      -            9.95        -

                                              15 14.95         -      14.95  15      -            14.95       -

Input Voltage           "0" Level  VIL                                                                                            Vdc

(VO = 4.5 or 0.5 Vdc)                         5.0  -          1.5     -      2.25    1.5          -           1.5

(VO = 9.0 or 1.0 Vdc)                         10   -          3.0     -      4.50    3.0          -           3.0

(VO = 13.5 or 1.5 Vdc)                        15   -          4.0     -      6.75    4.0          -           4.0

                        "1" Level  VIH                                                                                            Vdc

(VO = 0.5 or 4.5 Vdc)                         5.0  3.5         -      3.5    2.75    -            3.5         -

(VO = 1.0 or 9.0 Vdc)                         10   7.0         -      7.0    5.50    -            7.0         -

(VO = 1.5 or 13.5 Vdc)                        15   11          -      11     8.25    -            11          -

Output Drive Current                     IOH                                                                                      mAdc
                        Source
(VOH = 2.5 Vdc)                               5.0  3.0        -      2.4   4.2    -            1.7        -
(VOH = 4.6 Vdc)
(VOH = 9.5 Vdc)                               5.0 0.64       -       0.51 0.88  -             0.36      -
(VOH = 13.5 Vdc)
                                              10   1.6        -      1.3 2.25    -            0.9        -

                                              15    4.2       -      3.4    8.8   -            2.4        -

(VOL = 0.4 Vdc)         Sink       IOL        5.0  0.64        -      0.51   0.88    -            0.36        - mAdc
(VOL = 0.5 Vdc)
(VOL = 1.5 Vdc)                               10   1.6         -      1.3    2.25    -            0.9         -

                                              15   4.2         -      3.4    8.8     -            2.4         -

Input Current                      Iin        15   -          0.1   - 0.00001 0.1           -          1.0 mAdc

Input Capacitance                  Cin        -    -           -      -      5.0     7.5          -           -                   pF

(Vin = 0)

Quiescent Current                  IDD        5.0  -          5.0     -      0.005   5.0          -         150 mAdc

(Per Package)                                 10   -           10     -      0.010   10           -         300

                                              15   -           20     -      0.015   20           -         600

Total Supply Current (Notes 3, 4)  IT         5.0                     IT = (1.74 mA/kHz) f + IDD                                  mAdc
                                                                      IT = (3.65 mA/kHz) f + IDD
(Dynamic plus Quiescent,                      10                      IT = (5.73 mA/kHz) f + IDD

Per Package)                                  15

(CL = 50 pF on all outputs, all
buffers switching)

2. Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.
3. The formulas given are for the typical characteristics only at 25_C.
4. To calculate total supply current at loads other than 50 pF:

                    IT(CL) = IT(50 pF) + (CL 50) Vfk

    where: IT is in mA (per package), CL in pF, V = (VDD VSS) in volts, f in kHz is input frequency, and k = 0.005.

                                                   http://onsemi.com
                                                                2
                                                             MC14532B

SWITCHING CHARACTERISTICS (CL = 50 pF, TA = 25_C) (Note 5)
Characteristic
                                                             Symbol    VDD            Min  Typ               Max Unit

                                                                                           (Note 6)

Output Rise and Fall Time                                    tTLH,                                                                        ns

    tTLH, tTHL = (1.5 ns/pF) CL + 25 ns                      tTHL      5.0            -    100               200
    tTLH, tTHL = (0.75 ns/pF) CL + 12.5 ns
    tTLH, tTHL = (0.55 ns/pF) CL + 9.5 ns                              10             -              50      100

                                                                       15             -              40          80

Propagation Delay Time -- Ein to Eout                        tPLH,                                                                        ns
    tPLH, tPHL = (1.7 ns/pF) CL + 120 ns
    tPLH, tPHL = (0.66 ns/pF) CL + 77 ns                     tPHL      5.0            -    205               410
    tPLH, tPHL = (0.5 ns/pF) CL + 55 ns
                                                                       10             -    110               220

                                                                       15             -              80      160

Propagation Delay Time -- Ein to GS                          tPLH,                                                                        ns
    tPLH, tPHL = (1.7 ns/pF) CL + 90 ns
    tPLH, tPHL = (0.66 ns/pF) CL 57 ns                       tPHL      5.0            -    175               350
    tPLH, tPHL = (0.5 ns/pF) CL + 40 ns
                                                                       10             -              90      180

                                                                       15             -              65      130

Propagation Delay Time -- Ein to Qn                          tPHL,                                                                        ns
    tPLH, tPHL = (1.7 ns/pF) CL + 195 ns
    tPLH, tPHL = (0.66 ns/pF) CL + 107 ns                    tPLH      5.0            -    280               560
    tPLH, tPHL = (0.5 ns/pF) CL + 75 ns
                                                                       10             -    140               280

                                                                       15             -    100               200

Propagation Delay Time -- Dn to Qn                           tPLH,                                                                        ns
    tPLH, tPHL = (1.7 ns/pF) CL + 265 ns
    tPLH, tPHL = (0.66 ns/pF) CL + 137 ns                    tPHL      5.0            -    300               600
    tPLH, tPHL = (0.5 ns/pF) CL + 85 ns
                                                                       10             -    170               340

                                                                       15             -    110               220

Propagation Delay Time -- Dn to GS                           tPLH,                                                                        ns
    tPLH, tPHL = (1.7 ns/pF) CL + 195 ns
    tPLH, tPHL = (0.66 ns/pF) CL + 107 ns                    tPHL      5.0            -    280               560
    tPLH, tPHL = (0.5 ns/pF) CL + 75 ns
                                                                       10             -    140               280

                                                                       15             -    100               200

5. The formulas given are for the typical characteristics only at 25_C.
6. Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

           Ein                                     Vout

           D0                                       ID
                                               EXTERNAL
           D1           Eout
                                                POWER
SWITCH     D2           Q0                      SUPPLY
MATRIX
           D3           Q1

           D4           Q2                                                                 VDD
                                                                                                 ID
           D5           GS

           D6                                                                 500 mF                         0.01 mF

           D7                                                          PULSE
                                                                    GENERATOR
                                                                                      Ein  Eout
                                                                          (fo)
                                                                                      D0                                              CL

         VGS = VDD                            VGS = VDD                             D1             Q0
         VDS = Vout                        VDS = Vout VDD
Output  Sink Current                        Source Current                            D2                                          CL
Under
Test                                                                                 D3             Q1

  Eout  D0 thru D7 Ein  D0 thru D6 D7 Ein                                             D4                         CL
  Q0
  Q1    X       0                           0  01                                     D5             Q2
  Q2
  GS    X       0                           0  11                                     D6                     CL

        X       0                           0  11                                     D7             GS

        X       0                           0  11                                          VSS           CL

        X       0                           0  11

        Figure 1. Typical Sink and Source                            Figure 2. Typical Power Dissipation Test Circuit
               Current Characteristics

                                               http://onsemi.com
                                                            3
                                           MC14532B

                                                VDD

                                           Ein        Eout

                                           D0                                             CL

                                           D1         Q0

             PROGRAMMABLE                  D2                                         CL
                   PULSE
                                           D3         Q1
               GENERATOR
                                           D4                               CL

                                           D5         Q2

                                           D6                   CL

                                           D7         GS

                                                      VSS   CL

                                                      NOTE: Input rise and fall times are 20 ns

        PIN                      50%
        NO.                           50%
D0 10
D1 11                                     50%
D2 12                                               50%
D3 13
D4 1                                                       50%
D5 2                                                                  50%
D6 3
D7 4        tPLH                                                                         50%             50%
Ein 5              90%                                                                              50%
                   50%                                                                                         tPHL
Eout 15                          tPHL                                                                        90%
                  10%                                                                                          50%
GS 14                            tTHL
                tTLH             tPLH                                                                           10%
Q0 9                                                                                                             tTHL
                           tTLH            tPLH             tPLH                      tPLH
Q1 7                      tPLH                 tPHL             tPHL                     tPHL                 tPHL
                                                                                                              90%
Q2 6                            tPLH                                  tPLH               tTLH                  50%

                                                      tPHL                                                       10%
                                                                                                                   tTHL
                                                                                tTLH
                                                      tPLH                                                      tPHL
                                                                                                              90%
                                                      tTLH                                                     50%

                                                                                                                 10%
                                                                                                                   tTHL

                                                                                                               tPHL
                                                                                                             90%
                                                                                                               50%

                                                                                                                10%
                                                                                                                  tTHL

                         Figure 3. AC Test Circuit and Waveforms

                                 http://onsemi.com
                                              4
    10  MC14532B
D0
                                           LOGIC EQUATIONS
    11
D1                   Eout = Ein  D0  D1  D2  D3  D4  D5  D6  D7
                     Q0 = Ein  (D1  D2  D4  D6 + D3  D4  D6 + D5  D6 + D7)
    12               Q1 = Ein  (D2  D4  D5 + D3  D4  D5 + D6 + D7)
D2                   Q2 = Ein  (D4 + D5 + D6 + D7)
                     GS = Ein  (D0 + D1 + D2 + D3 + D4 + 05 + D6 + D7)
    13
D3                                                                                             9
                                                                                                   Q0
     1
D4                               7
                                    Q1
     2
D5                               6
                                     Q2
     3
D6                               14
                                     GS
     4
D7                               15
                                     Eout
     5
Ein

        Figure 4. Logic Diagram
              (Positive Logic)

           http://onsemi.com
                         5
                                                    MC14532B

     D15 D14 D13 D12 D11 D10 D9 D8                                         D7 D6 D5 D4 D3 D2 D1 D0

     D7 D6 D5 D4 D3 D2 D1 D0                                               D7 D6 D5 D4 D3 D2 D1 D0

VDD  Ein                                                    Eout           Ein                                       Eout  Eout = 1"
                                            Q2 Q1 Q0                                                                       WITH Din = 0"

          GS                                                                                     Q2 Q1 Q0

                                                                           3/4 MC14071B

     Q3                                     Q2  Q1                Q0

              Figure 5. Two MC14532B's Cascaded for 4-Bit Output

                                                                                            VDD           VSS

                                                    CLOCK
                                                     INPUT

                                                                           C             E       R                C        E            R

DIGITAL TO ANALOG CONVERSION                                                    1/2 MC14520B                           1/2 MC14520B

  The digital eight-bit word to be converted is applied to the             Q1 Q2 Q3 Q4                            Q1 Q2 Q3 Q4
inputs of the MC14512 with the most significant bit at X7
                                                                            D0 D1 D2 D3 D4 D5 D6 D7               DIGITAL INPUT/OUTPUT
and the least significant bit at X0. A clock input of up to
2.5 MHz (at VDD = 10 V) is applied to the MC14520B.                        Ein                                           8-BIT WORD
A compromise between Ibias for the MC1710 and DR be-                                            Q2 Q1 Q0             TO BE CONVERTED
tween N and P-channel outputs gives a value of R of 33 kW.
In order to filter out the switching frequencies, RC should
be about 1.0 ms (if R = 33 kW, C [ 0.03 mF). The analog 3.0
dB bandwidth would then be dc to 1.0 kHz.

ANALOG TO DIGITAL CONVERSION                                          VDD

An analog signal is applied to the analog input of the                                                           X7 X6 X5 X4 X3 X2 X1 X0
                                                                                                               A
MC1710. A digital eight-bit word known to represent a dig-

itized level less than the analog input is applied to the                                                      B           MC14512

MC14512 as in the D to A conversion. The word is increm-                                                       C           Z

ented at rates sufficient to allow steady state to be reached                                             MC1710

between incrementations (i.e. 3.0 ms). The output of the                                                                      R
                                                                                                                                      ANALOG
MC1710 will change when the digital input represents the                   STOP                                                       OUTPUT
                                                                           WORD
first digitized level above the analog input. This word is the             INCREMENTATION                                      C

digital representation of the analog word.

                                                                                                               ANALOG
                                                                                                                INPUT
              Figure 6. Digital to Analog and Analog to Digital Converter

                                                http://onsemi.com
                                                             6
                                                                    MC14532B

                                                             PACKAGE DIMENSIONS

                                                                      PDIP-16
                                                                   CASE 648-08

                                                                      ISSUE T

              -A-                     9                                                                  NOTES:
                                                                                                          1. DIMENSIONING AND TOLERANCING PER
16                                           B
1                                                                                                             ANSI Y14.5M, 1982.
                                      8                                                                   2. CONTROLLING DIMENSION: INCH.
       H                                                                                                  3. DIMENSION L TO CENTER OF LEADS
                G
                                                                                                              WHEN FORMED PARALLEL.
                                                                                                          4. DIMENSION B DOES NOT INCLUDE

                                                                                                              MOLD FLASH.
                                                                                                          5. ROUNDED CORNERS OPTIONAL.

                         F                         C                      L                                                                INCHES MILLIMETERS

                                                                                                                  DIM MIN MAX MIN MAX

                                      S                                                                           A 0.740 0.770 18.80 19.55

                                                                                                                  B 0.250 0.270 6.35 6.85

                                                                                                                  C 0.145 0.175 3.69 4.44

                                                      -T-  SEATING                                                D 0.015 0.021 0.39 0.53
                                                           PLANE
                                                                                                                  F 0.040 0.70 1.02 1.77

                                                   K                                  M                           G 0.100 BSC                           2.54 BSC

                                                                    J                                             H 0.050 BSC                           1.27 BSC

                                                                                                                  J 0.008 0.015 0.21 0.38

                         D 16 PL                                                                                  K 0.110 0.130 2.80 3.30
                              0.25 (0.010) M T A M
                                                                                                                  L 0.295 0.305 7.50 7.74

                                                                                                                  M                        0 _ 10 _ 0 _ 10 _

                                                                                                                  S 0.020 0.040 0.51 1.01

                                                                        SOIC-16
                                                                    CASE 751B-05

                                                                        ISSUE J

                                 -A-            9                                                                    NOTES:
                                                                                                                      1. DIMENSIONING AND TOLERANCING PER ANSI
                  16                                  -B- P 8 PL                                                          Y14.5M, 1982.
                  1                                                                                                   2. CONTROLLING DIMENSION: MILLIMETER.
                                                8                 0.25 (0.010) M B S                                  3. DIMENSIONS A AND B DO NOT INCLUDE
                                                                                                                          MOLD PROTRUSION.
                                                                                                                      4. MAXIMUM MOLD PROTRUSION 0.15 (0.006)
                                                                                                                          PER SIDE.
                                                                                                                      5. DIMENSION D DOES NOT INCLUDE DAMBAR
                                                                                                                          PROTRUSION. ALLOWABLE DAMBAR
                                                                                                                          PROTRUSION SHALL BE 0.127 (0.005) TOTAL
                                                                                                                          IN EXCESS OF THE D DIMENSION AT
                                                                                                                          MAXIMUM MATERIAL CONDITION.

                      G                                                                                                                       MILLIMETERS  INCHES

                                                                                                                                           DIM MIN MAX MIN MAX

                                                                                                                                           A 9.80 10.00 0.386 0.393

                                                                                                      F                                    B 3.80 4.00 0.150 0.157
                                                                              R X 45_
                                                K                                                                                          C 1.35 1.75 0.054 0.068
                                                          C
                                                                                                                                           D 0.35 0.49 0.014 0.019
                         D 16 PL
                         0.25 (0.010) M T B S A S                                                                                          F 0.40 1.25 0.016 0.049

                                                                                                                                           G  1.27 BSC     0.050 BSC

-T- SEATING                                                                                                                                J 0.19 0.25 0.008 0.009

           PLANE                                                       M                 J                                                 K 0.10 0.25 0.004 0.009

                                                                                                                                           M 0_ 7_ 0_ 7_

                                                                                                                                           P 5.80 6.20 0.229 0.244

                                                                                                                                           R 0.25 0.50 0.010 0.019

ECLinPS is a trademark of Semiconductor Components Industries, LLC (SCILLC).

ON Semiconductor and     are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice

to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability

arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages.

"Typical" parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All

operating parameters, including "Typicals" must be validated for each customer application by customer's technical experts. SCILLC does not convey any license under its patent rights

nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications

intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer

purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates,

and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death

associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal

Opportunity/Affirmative Action Employer. This literature is subject to all applicable copyright laws and is not for resale in any manner.

PUBLICATION ORDERING INFORMATION

LITERATURE FULFILLMENT:                                    N. American Technical Support: 800-282-9855 Toll Free     ON Semiconductor Website: http://onsemi.com
Literature Distribution Center for ON Semiconductor       USA/Canada                                                Order Literature: http://www.onsemi.com/litorder
P.O. Box 61312, Phoenix, Arizona 85082-1312 USA                                                                     For additional information, please contact your
Phone: 480-829-7710 or 800-344-3860 Toll Free USA/Canada  Japan: ON Semiconductor, Japan Customer Focus Center      local Sales Representative.
Fax: 480-829-7709 or 800-344-3867 Toll Free USA/Canada     2-9-1 Kamimeguro, Meguro-ku, Tokyo, Japan 153-0051
Email: orderlit@onsemi.com                                 Phone: 81-3-5773-3850                                                              MC14532B/D

                                                             http://onsemi.com
                                                                          7
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved