电子工程世界电子工程世界电子工程世界

产品描述

搜索

MC13191FC

器件型号:MC13191FC
器件类别:热门应用    无线/射频/通信   
文件大小:5614.28KB,共25页
厂商名称:FREESCALE (NXP )
标准:  
下载文档

器件描述

IC RF transceiver 2.4ghz 32-qfn

参数
Datasheets:
MC13191:
Product Photos:
32-QFN Pkg:
Standard Package : 490
Category: RF/IF and RFID
Family: RF Transceivers
Series: -
Packaging : Tray
Frequency: 2.4GHz
Data Rate (Max): 250kbps
Modulation or Protocol: 802.15.4
Applications: AMR, HID, HVAC, ISM
Power - Output: 0dBm
Sensitivity: -92dBm
Voltage - Supply: 2 V ~ 3.4 V
Current - Receiving: 37mA
Current - Transmitting: 30mA
Data Interface: PCB, Surface Mount
Memory Size: -
Antenna Connector: PCB, Surface Mount
Operating Temperature: -40°C ~ 85°C
Package / Case: 32-VFQFN Exposed Pad

MC13191FC器件文档内容

Freescale Semiconductor                                      Document Number: MC13191
Technical Data                                                               Rev. 1.6, 04/2008

                                                             MC13191
                                                           NUotsReeMcCom13m2e0nxd. ed for New Designs.
MC13191                                                      Package Information
                                                                 Plastic Package
2.4 GHz ISM Band Low Power                                        Case 1311-03
Transceiver                                                          (QFN-32)

                                                             Ordering Information

                                                                  Device      Device Marking            Package
                                                                                    13191               QFN-32
                                                              MC13191FC             13191               QFN-32
                                                             MC13191FCR2
                                                             (tape and reel)

1 Introduction                                               Contents

The MC13191 is a short range, low power, 2.4 GHz             1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Industrial, Scientific, and Medical (ISM) band               2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
transceiver. The MC13191 contains a complete packet          3 Block Diagrams . . . . . . . . . . . . . . . . . . . . . . . 3
data modem which is compliant with the IEEE                 4 Data Transfer Mode . . . . . . . . . . . . . . . . . . . . 4
802.15.4 Standard PHY (Physical) layer. This allows the      5 Electrical Characteristics . . . . . . . . . . . . . . . 6
development of proprietary point-to-point and star           6 Functional Description . . . . . . . . . . . . . . . . . 9
networks based on the 802.15.4 packet structure and          7 Pin Connections . . . . . . . . . . . . . . . . . . . . . . 12
modulation format. For full 802.15.4 Standard                8 Applications Information . . . . . . . . . . . . . . . 16
compliance, the MC13192 and Freescale's 802.15.4             9 Packaging Information . . . . . . . . . . . . . . . . . 22
MAC software are required.

When combined with an appropriate microcontroller
(MCU), the MC13191 provides a cost-effective solution
for short-range data links and networks. Interface with
the MCU is accomplished using a four wire serial
peripheral interface (SPI) connection and an interrupt
request output which allows for the use of a variety of
processors. The software and processor can be scaled to
fit applications ranging from simple point-to-point to star
networks.

Freescale reserves the right to change the detail specifications as may be required to permit improvements in the design of its
products.
Freescale Semiconductor, Inc., 2004, 2005, 2006, 2007, 2008. All rights reserved.
For more detailed information about MC13191 operation, refer to the MC13191 Reference Manual,         NUotsReeMcCom13m2e0nxd. ed for New Designs.
(MC13191RM).

Applications include, but are not limited to, the following:
    Remote control and wire replacement in industrial systems such as wireless sensor networks
    Factory automation and motor control
    Energy Management (lighting, HVAC, etc.)
    Asset tracking and monitoring

Potential consumer applications include:
    Home automation and control (lighting, thermostats, etc.)
    Human interface devices (keyboard, mice, etc.)
    Remote control
    Wireless toys

The transceiver includes a low noise amplifier, 1.0 mW power amplifier (PA), PLL with internal voltage
controlled oscillator (VCO), on-board power supply regulation, and full spread-spectrum encoding and
decoding. The device supports 250 kbps Offset-Quadrature Phase Shift Keying (O-QPSK) data in 2.0
MHz channels with 5.0 MHz channel spacing. The SPI port and interrupt request output are used for
receive (RX) and transmit (TX) data transfer and control.

2 Features

    802.15.4 Standard compliant transceiver supports 250 kbps O-QPSK data in 5.0 MHz channels and
         full spread-spectrum encode/decode

    Operates on one of 16 selectable channels in the 2.4 GHz band
    Receive sensitivity of <-91 dBm (typical) at 1.0% packet error rate
    Recommended power supply range: 2.0 to 3.4 V
    0 dBm nominal output power, programmable from -27 dBm to 4 dBm typical
    Buffered transmit and receive data packets for simplified use with low cost MCUs
    Three power down modes for increased battery life:

         -- < 1.0 A Off current
         -- 2.3 A Typical Hibernate current
         -- 35 A Typical Doze current (no CLKO)
    Two internal timer comparators available to supplement MCU resources
    Programmable frequency clock output (CLKO) for use by MCU
    Onboard trim capability for 16 MHz crystal reference oscillator eliminates the need for external
         variable capacitors and allows for automated production frequency calibration.
    Seven general purpose input/output (GPIO) signals
    Operating temperature range: -40 C to +85 C
    Small form factor QFN-32 Package

                                                                                                      MC13191 Technical Data, Rev. 1.6

2                                                                                                                                       Freescale Semiconductor
         -- RoHS compliant
         -- Meets Moisture Sensitivity Level 3 (MSL3)
         -- 260 C peak reflow temperature
         -- Meets lead-free requirements

2.1 Software Support

Freescale provides a software suite to complement the MC13191 hardware which is called the Freescale
Simple Media Access Controller (SMAC):

    Simple proprietary wireless connectivity
    Small memory footprint (about 3 Kbytes typical)
    Supports point-to-point and star network configurations
    Proprietary networks
    Source code and application examples provided

3 Block Diagrams

Figure 1 shows a simplified block diagram of the MC13191 transceiver that meets the requirements of the
802.15.4 PHY.
              NUotsReeMcCom13m2e0nxd. ed for New Designs.
                                        2nd IF M ix er     Dec im ation B as eband M atc hed                                                                                                                                                      Analog            VDDA
                                        IF = 1 M Hz P M A                                                                                                                                                                                       R egulator         VBATT
                       1s t IF M ix er                     F ilter  M ix er      F ilter                                                                       Pow er-U p                                                                                          VDDIN T
              LN A IF = 65 M Hz                                                                                                                                  C ontrol                                                                          D ig i ta l     VDDD
                                                                                                                                                                  Logic                                                                        R egulator L
   R F IN +                                                                      MUX               DC D                                        Packet                                                                                                              VDDVC O
    R F IN -                                                                                                                       CorrelatorCCAP roc es s o r                                                                                     D ig i ta l
                                                                                                                                             Symbol                                                                                            R egulator H         R XT XEN
VDDLO2                                                                                               R eceiv e                               R eceiv e R AM
                                                                                                                                                 Synch & DetPacket RAMA r b ite r                                                                 C ry s tal        CE
   XT AL1                                                                                                                                                                                                                    SERIAL             R egulator          M OSI
   XT AL2                                                  AGC                                                                                                                                                                   PERIPHERAL                         M ISO
                                                                                                                                                                                                                                     INTERFACE     VC O             S PIC LK
  V DDLO 1                              4                          Program m able                 24 Bit Ev ent T im er                                          Sequence                                                                      R egulator          ATTN
    PAO+                                                               P re s c a le r                                                                                                                                                    (SPI)M anager             R ST
    PAO-      256 M Hz                                                                                                                                         (C ontrol Logic )                                                                        IR Q
                                                                                                                                                                                                                                                      A r b ite r   G PIO 1
               Crys tal                                                                             2 Program m able                                                                                                                                                G PIO 2
              O s c illator                                                                        T im er C om parators                                                                                                                                            G PIO 3
              16 M Hz                                                                                                                                                                                                                                               G PIO 4
                                                           Sy nthesizer                                                                                                                                                                                             G PIO 5
                                                                                                  T ransm it                                  Sy mbol                                                                                                               G PIO 6
                                                                       2.45 GHz               Packet RAM 1                                   G eneration                                                                                                            G PIO 7
                                                                        V CO                                                                                                                                                                                          IR Q
                                                                                                                          T ransm it R AM
                                                                                                                                A r b ite r                                                                                                                         C LKO

              PA  Phas e Shift M odulator                                                                                                                                                                                                                                   3

                                                                                     FCS             Header
                                                                                 G eneration       G eneration

                                                           Figure 1. MC13191 Simplified Block Diagram

                                                                    MC13191 Technical Data, Rev. 1.6

Freescale Semiconductor
Figure 2 shows the basic system block diagram for the MC13191 in an application. Interface with the
transceiver is accomplished through a 4-wire SPI port and interrupt request line. The media access control
(MAC), drivers, and network and application software (as required) reside on the host processor. The host
can vary from a simple 8-bit device up to a sophisticated 32-bit processor depending on application
requirements.

   NUotsReeMcCom13m2e0nxd. ed for New Designs.MC13191ControlSPI    Microcontroller  ROM
    Analog Receiver                       Logic      and GPIO            SPI        (Flash)

                        Digital Transceiver                                         RAM
                                      IRQ Arbiter
   Frequency                                       RAM Arbiter
   Generation
                                                                Timer
                                                                                                                         TimerCPUA/D

     Analog                                                             Application
   Transmitter                                                           Network
                                                                           MAC
    Voltage           Power Up           Buffer RAM
   Regulators        Management                                         PHY Driver

                                                 Figure 2. System Level Block Diagram

4 Data Transfer Mode

The MC13191 has a data transfer mode called Packet Mode where data is buffered in on-chip Packet
RAMs. There is a TX Packet RAM and an RX Packet RAM, each of which are 64 locations by 16 bits
wide.

4.1 Packet Structure

Figure 3 shows the packet structure of the MC13191 which is consistent with the 802.15.4 Standard.
Payloads of up to 125 bytes are supported. The MC13191 adds a four-byte preamble, a one-byte Start of
Frame Delimiter (SFD), and a one-byte Frame Length Indicator (FLI) before the data. A two-byte Frame
Check Sequence (FCS) is calculated and appended to the end of the data.

   4 bytes      1 byte           1 byte              125 bytes maximum                       2 bytes
                                 FLI                 Payload Data                            FCS
   Preamble SFD

                        Figure 3. MC13191 Packet Structure

                                 MC13191 Technical Data, Rev. 1.6

4                                                                                   Freescale Semiconductor
4.2 Receive Path Description

In the receive signal path, the RF input is converted to low IF In-phase and Quadrature (I & Q) signals
through two down-conversion stages. An Energy Detect can be performed based upon the baseband energy
integrated over a specific time interval. The digital back end performs Differential Chip Detection (DCD),
the correlator "de-spreads" the Direct Sequence Spread Spectrum (DSSS) Offset QPSK (O-QPSK) signal,
determines the symbols and packets, and detects the data.

The preamble, SFD, and FLI are parsed and used to detect the payload data and FCS which are stored in
RAM. A two-byte FCS is calculated on the received data and compared to the FCS value appended to the
transmitted data which generates a Cyclical Redundancy Check (CRC) result. Link Quality is measured
over a 64 s period after the packet preamble and stored in RAM.

The MC13191 uses a packet mode where the data is processed as an entire packet and stored in Rx Packet
RAM. The MCU is notified that an entire packet has been received via an interrupt.

Figure 4 shows energy detection reported power versus input power.

                                                           NOTE
                  The 802.15.4 Standard accuracy and range limits are shown for reference.
NUotsReeMcCom13m2e0nxd. ed for New Designs.
                                                     -15

                                                     -25

                         Reported Power Level (dBm)  -35

                                                     -45

                                                     -55

                                                     -65                           802.15.4 Accuracy

                                                                                   and Range Requirements

                                                     -75

                                                     -85

                                                          -85  -75  -65  -55  -45                 -35  -25  -15

                                                                         Input Power Level (dBm)

Figure 4. Reported Power Level Versus Input Power for ED or LQI

4.3 Transmit Path Description

For the transmit path, the TX data that was previously stored in TX Packet RAM is retrieved, formed into
packets, spread, and then up-converted to the transmit frequency.

Because the MC13191 is used in packet mode, data is processed as an entire packet. The data is first loaded
into the TX buffer. The MCU then requests that the MC13191 transmit the data. The MCU is notified via
an interrupt when the whole packet has successfully been transmitted.

                                                               MC13191 Technical Data, Rev. 1.6

Freescale Semiconductor                                                                                          5
5 Electrical Characteristics

5.1 Maximum Ratings

                                                  Table 1. Absolute Maximum Ratings

   NUotsReeMcCom13m2e0nxd. ed for New Designs.Rating          Symbol                       Value                     Unit
                                                                                                                     VDC
   Power Supply Voltage                               VBATT, VDDINT                      -0.3 to 3.6
                                                                                                                     dBm
   Digital Input Voltage                                             Vin              -0.3 to (VDDINT + 0.3)          C
                                                                                                                      C
   RF Input Power                                             Pmax                         10

   Junction Temperature                                              TJ                    125

   Storage Temperature Range                                         Tstg                -55 to 125

   Note: Maximum Ratings are those values beyond which damage to the device may occur.
           Functional operation should be restricted to the limits in the Electrical Characteristics
           or Recommended Operating Conditions tables.

   Note: ESD protection meets Human Body Model (HBM) = 2 kV. RF input/output pins have no ESD protection.

5.2 Recommended Operating Conditions

                                           Table 2. Recommended Operating Conditions

                          Characteristic              Symbol                Min       Typ         Max                Unit

Power Supply Voltage (VBATT = VDDINT)1                VBATT, VDDINT          2.0      2.7         3.4                VDC
Input Frequency                                              fin            2.405                                    GHz
Ambient Temperature Range                                    TA                       -           2.480               C
Logic Input Voltage Low                                      VIL             -40
                                                                              0       25          85                   V
Logic Input Voltage High
                                                                                      -           30%                  V
SPI Clock Rate
RF Input Power                                                                                  VDDINT               MHz
Crystal Reference Oscillator Frequency (40 ppm over                                                                 dBm
operating conditions to meet the 802.15.4 Standard.)   VIH                70%         -         VDDINT
                                                                         VDDINT
                                                      fSPI                            -           8.0
                                                      Pmax                   -
                                                       fref                           -           10
                                                                             -

                                                                                      16 MHz Only

1 If the supply voltage is produced by a switching DC-DC converter, ripple should be less than 100 mV peak-to-peak.

                                          MC13191 Technical Data, Rev. 1.6

6                                                                                          Freescale Semiconductor
5.3 DC Electrical Characteristics

                                   Table 3. DC Electrical Characteristics
                         (VBATT, VDDINT = 2.7 V, TA = 25 C, unless otherwise noted)

                         Characteristic                   Symbol           Min  Typ      Max     Unit

NUotsReeMcCom13m2e0nxd. ed for New Designs.Power Supply Current (VBATT + VDDINT)Ileakage-0.22.5  A
    Off1
     Hibernate1                                           ICCH             -    1.0      22      A
    Doze (No CLKO)1 2
    Idle                                                  ICCD             -    35       154     A
    Transmit Mode (0 dBm nominal output power)
    Receive Mode                                          ICCI             -    500      1500    A

Input Current (VIN = 0 V or VDDINT) (All digital inputs)  ICCT             -    30       38      mA

Input Low Voltage (All digital inputs)                    ICCR             -    37       45      mA

                                                          IIN              -          -  1      A

                                                          VIL              0          -  30%     V

                                                                                         VDDINT

Input High Voltage (all digital inputs)                   VIH              70%        -  VDDINT  V

                                                                    VDDINT

Output High Voltage (IOH = -1 mA) (All digital outputs)   VOH              80%        -  VDDINT  V

                                                                    VDDINT

Output Low Voltage (IOL = 1 mA) (All digital outputs)     VOL              0          -  20%     V

                                                                                         VDDINT

1 To attain specified low power current, all GPIO and other digital IO must be handled properly. See Section 8.4, "Low
   Power Considerations".

2 CLKO frequency at default value of 32.786 kHz.

                                         MC13191 Technical Data, Rev. 1.6

Freescale Semiconductor                                                                                                 7
5.4 AC Electrical Characteristics

                                                       NOTE

              All AC parameters measured with SPI Registers at default settings except
              where noted and the following registers over-programmed:
              Register 08 = 0xFFF7 and Register 11 = 0x20FF
   NUotsReeMcCom13m2e0nxd. ed for New Designs.
                                   Table 4. Receiver AC Electrical Characteristics

                        (VBATT, VDDINT = 2.7 V, TA = 25 C, fref = 16 MHz, unless otherwise noted.
                                 Parameters measured at connector J6 of evaluation circuit.)

                        Characteristic                      Symbol        Min               Typ     Max  Unit
                                                                                                         dBm
Sensitivity for 1% Packet Error Rate (PER) (-40 to +85 C)  SENSper       -                 -92     -    dBm
                                                                                                         dBm
Sensitivity for 1% Packet Error Rate (PER) (+25 C)                       -                 -92     -82
                                                                                                          dB
Saturation (maximum input level)                            SENSmax       0                 10      -     dB
                                                                                                          dB
Channel Rejection for 1% PER (desired signal -82 dBm)                     -                 25      -     dB
           +5 MHz (adjacent channel)                                      -                               dB
           -5 MHz (adjacent channel)                                      -                 31      -    kHz
           +10 MHz (alternate channel)                                    -                              ppm
           -10 MHz (alternate channel)                                    -                 42      -
           >= 15 MHz                                                                                     Unit
                                                                                            41      -    dBm

                                                                                            49      -    dBm
                                                                                                         dBm
Frequency Error Tolerance (total)                                         -                 -       200
                                                                                                          %
Symbol Rate Error Tolerance                                               -                 -       80    dB
                                                                                                         kbps
                                   Table 5. Transmitter AC Electrical Characteristics                    dBm
                                                                                                         dBc
                        (VBATT, VDDINT = 2.7 V, TA = 25 C, fref = 16 MHz, unless otherwise noted.       dBc
                                   Parameters measured at connector J5 of evaluation circuit.)

                        Characteristic                      Symbol        Min  Typ                  Max

Power Spectral Density (-40 to +85 C) Absolute limit                     -                 -47     -

Power Spectral Density (-40 to +85 C) Relative limit                     -                 47      -
Nominal Output Power1
Maximum Output Power2                                       Pout          -5                0       -

                                                                                            4

Error Vector Magnitude                                      EVM           -                 20      45

Output Power Control Range (-27 dBm to +4 dBm typical)                    -                 31      -

Over the Air Data Rate                                                    -    250                  -

Spurious Emissions                                                        -                 -56     -40

2nd Harmonic                                                              -                 -42     -

3rd Harmonic                                                              -                 -44     -

1 SPI Register 12 programmed to 0x00BC which sets output power to nominal (0 dBm typical).
2 SPI Register 12 programmed to 0x00FF which sets output power to maximum.

                                        MC13191 Technical Data, Rev. 1.6

8                                                                                                   Freescale Semiconductor
                                                                             Table 6. Digital Timing Specifications

                                                          (VBATT, VDDINT = 2.7 V, TA = 25 C, fref = 16 MHz, unless otherwise noted.
                                                                           SPI timing parameters are referenced to Figure 7.)

Symbol                                                    Parameter                                                                                   Min                                         Typ                             Max                  Unit

T0                                   SPICLK period                                                                                                    125                                                                                              nS
                                 NUotsReeMcCom13m2e0nxd. ed for New Designs.
T1                                   Pulse width, SPICLK low                                                                                          50                                                                                               nS

T2                                   Pulse width, SPICLK high                                                                                         50                                                                                               nS

T3                                   Delay time, MISO data valid from falling SPICLK                                                                                                              15                                                   nS

T4                                   Setup time, CE low to rising SPICLK                                                                                                                          15                                                   nS

T5                                   Delay time, MISO valid from CE low                                                                                                                           15                                                   nS

T6                                   Setup time, MOSI valid to rising SPICLK                                                                                                                      15                                                   nS

T7                                   Hold time, MOSI valid from rising SPICLK                                                                                                                     15                                                   nS

                                     RST minimum pulse width low (asserted)                                                                           250                                                                                              nS

Figure 5 shows a typical AC parameter evaluation circuit.

J5                                   J6
SMA                                  SMA

          2                                    2

1                                    1                                                                         Y1
                                                                                                        TS X-10A@16Mhz

                                                                                  C4                                                          C5

                                                                                  9pF                                                         9pF

1                 5                  1             5

                                 T1                   T2

2450BL1 5B200                    2450BL1 5B200

3              2  4                  3          2  4

                                                          + C1     + C2
                                                            220pF    220pF

                             C7      C8                                        U1           32                                                                            C6
                             10pF    10pF                                                     VDDA 31                                                                     0.1 uF
                                                                                                 VBATT 30                                                                                                                     J1
               L1 8.2 nH                L2 6.8 nH                                                    VDDVCO 29                                                                               R3
                                        R2 200                                                           VDDLO1 28                                                                           10k     R1                   1           2
                                                                                                             VDDLO2 27                                + C3                                           47k
                                                                            1                                   XTAL2 26                      24        220pF                                                             3           4                                               J3
                                                                                                                    XTAL1 25                                                                         GPIO1                                                                    1
                                                                                                                        G PI O7                                                       R4                        IRQ                                                           2
                                                                                                                                                                                      47k
                                                                            2  RFIN-                                                 GPIO6    23                                                                Baud SEL  5           6                                           Wake Up
                                                                            3  RFIN+                                                 GPIO5    22                                                  RT XENi                                                                         J4
                                                                            4  GND                                                 VDDINT     21                                                                          7           8                    PA2                2
                                                                            5  GND                                                   VDDD     20                                                                MO SI                           RX D                          1
                                                                            6  PAO+                                                           19                                                                CE        9           10
                                                                                                                                         IRQ                                                                    VCC                                                    GPIO2  CL OCK Sel
                                                                                                                                                                                                                          11          12
                                                                                                                                                                                                                                             16 MHz CLK                               J7
                                                                               PAO-                                                   CE                                                                                  13          14
                                                                               GND                                                 MISO                                                                                                      MCU RESET                           1
                                                                            7                                                                 18                                                                          15          16     ATTN                                2
                                                                            8                                                                 17                                                                                             SPI_CLK                             3
                                                                               GPIO4                                               MO SI                                                                                  17          18     MISO
                                                                                                                                                                                                                                                                                      RE SET
                                                                                            9                                                                                                                             19          20
                                                                                              10 GPIO3
                                                                                                 11 GPIO2                                                                                                                 21          22
                                                                                                     12 GPIO1
                                                                                                         13 RST                                                                                                           23          24
                                                                                                             14 RXTXEN
                                                                                                                15 ATTN                                                                                                   25          26
                                                                                                                    16 CLKO
                                                                                                                                                                                                                          27          28
                                                                                                                        S PI CL K
                                                                                                                                                                                                                          29          30

                                                                            MC13192                                                                                                                                       31          32

                                                                                                                                                                                                                          33          34

                                                                                                                                                                                                                          35          36

                                                                                                                                              RTXENi                                                                      37          38

                                                                                                                                              GPIO2                                                                       39          40
                                                                                                                                              GPIO1
                                                                                                                                                                                                                              MCU Interface

                                                                                                                                                                                                                          ABEL RESET
                                                                                                                                                                                                                          CL KO

                                                                                                                                                                                                                                             R6

                                                                                                                                                                                                                                             47k  R5

                                                                                                                                                                                                                                                  47k

                                                                               1   3  5  7  9   11  13  15  17  19

                                                                                                                    J2
                                                                                                                     HEADER 10X2

                                                                               2   4  6  8  10  12  14  16  18  20

                                                                   Figure 5. AC Parameter Evaluation Circuit

                                                                                   MC13191 Technical Data, Rev. 1.6

Freescale Semiconductor                                                                                                                                                                                                                                                                       9
6 Functional Description

6.1 MC13191 Operational Modes

The MC13191 has a number of operational modes that allow for low-current operation. Transition from
the Off Mode to Idle Mode occurs when RST is negated. Once in Idle Mode, the SPI is active and controls
the IC. Transition to Hibernate and Doze modes is enabled via the SPI. Table 7 summarizes these modes,
along with the transition times while Table 3 lists current drain in the various modes.

                                   Table 7. MC13191 Mode Definitions and Transition Times
          NUotsReeMcCom13m2e0nxd. ed for New Designs.
    Mode  Definition                                                                                   Transition Time
                                                                                                       To or From Idle

    Off   All IC functions Off, Leakage only. RST asserted. Digital outputs are tri-stated including IRQ 10 - 25 ms to Idle

Hibernate Crystal Reference Oscillator Off. (SPI not functional.) IC Responds to ATTN. Data is retained. 7 - 20 ms to Idle

    Doze  Crystal Reference Oscillator On but CLKO output available only if Register 7, Bit 9 = 1 for  (300 + 1/CLKO)
          frequencies of 1 MHz or less. (SPI not functional.) Responds to ATTN and can be              s to Idle
          programmed to enter Idle Mode through an internal timer comparator.

    Idle  Crystal Reference Oscillator On with CLKO output available. SPI active.

    Receive Crystal Reference Oscillator On. Receiver On.                                              144 s from Idle

    Transmit Crystal Reference Oscillator On. Transmitter On.                                          144 s from Idle

6.2 Serial Peripheral Interface (SPI)

The host microcontroller directs the MC13191, checks its status, and reads/writes data to the device
through the 4-wire SPI port. The transceiver operates as an SPI slave device only. A transaction between
the host and the MC13191 occurs as multiple 8-bit bursts on the SPI. The SPI signals are:

    1. Chip Enable (CE) - A transaction on the SPI port is framed by the active low CE input signal. A
         transaction is a minimum of 3 SPI bursts and can extend to a greater number of bursts.

    2. SPI Clock (SPICLK) - The host drives the SPICLK input to the MC13191. Data is clocked into the
         master or slave on the leading (rising) edge of the return-to-zero SPICLK and data out changes
         state on the trailing (falling) edge of SPICLK.

                                                           NOTE
                  For Freescale microcontrollers, the SPI clock format is the clock phase
                  control bit CPHA = 0 and the clock polarity control bit CPOL = 0.

    3. Master Out/Slave In (MOSI) - Incoming data from the host is presented on the MOSI input.
    4. Master In/Slave Out (MISO) - The MC13191 presents data to the master on the MISO output.

A typical interconnection to a microcontroller is shown in Figure 6.

          MC13191 Technical Data, Rev. 1.6

10                                                                                 Freescale Semiconductor
              MCU                                                         MC13191

              Shift Register          RxD                         MISO
                                                                  MOSI
                                      TxD
            NUotsReeMcCom13m2e0nxd. ed for New Designs.                               Shift Register

                                      Sclk                        SPICLK

              Baud Rate

              Generator               Chip Enable (CE)                CE

                                                            Figure 6. SPI Interface

Although the SPI port is fully static, internal memory, timer, and interrupt arbiters require an internal clock
(CLKcore) derived from the crystal reference oscillator, to communicate from the SPI registers to internal
registers and memory.

6.2.1 SPI Burst Operation

The SPI port of an MCU transfers data in bursts of 8 bits with most significant bit (MSB) first. The master
(MCU) can send a byte to the slave (transceiver) on the MOSI line and the slave can send a byte to the
master on the MISO line. Although an MC13191 transaction is three or more SPI bursts long, the timing
of a single SPI burst is shown in Figure 6.

                                                                        SPI Burst

CE                       1         2        3           4      5          6        7  8
SPICLK
                           T4                           Valid     T2
          T5                   T6
MISO                                                                  T1
                             T7
                                                           T3                T0
                         Valid

MOSI                     Valid
                                  Figure 7. SPI Single Burst Timing Diagram.

SPI digital timing specifications are shown in Table 6.

                                      MC13191 Technical Data, Rev. 1.6

Freescale Semiconductor                                                                               11
6.2.2 SPI Transaction Operation

Although the SPI port of an MCU transfers data in bursts of 8 bits, the MC13191 requires that a complete
SPI transaction be framed by CE, and there will be three (3) or more bursts per transaction. The assertion
of CE to low, signals the start of a transaction. The first SPI burst is a write of an 8-bit header to the
transceiver (MOSI is valid) that defines a 6-bit address of the internal resource being accessed and
identifies the access as being a read or write operation. In this context, a write consists of data written to
the MC13191 and a read consists of data written to the SPI master. The following SPI bursts will be either
the write data (MOSI is valid) to the transceiver or read data from the transceiver (MISO is valid).

Although the SPI bus is capable of sending data simultaneously between master and slave, the MC13191
never uses this mode. The number of data bytes (payload) will be a minimum of 2 bytes and can extend to
a larger number depending on the type of access. After the final SPI burst, CE is negated to high to signal
the end of the transaction. Refer to the MC13191 Reference Manual, (MC13191RM) for more details on
SPI registers and transaction types.

An example SPI read transaction with a 2-byte payload is shown in Figure 8.
           NUotsReeMcCom13m2e0nxd. ed for New Designs.
                CE
                            Clock Burst

                SPICLK

                MISO                                     Valid                        Valid

                MOSI                       Valid
                                         Header
                                                                           Read data

                               Figure 8. SPI Read Transaction Diagram

7 Pin Connections

                                         Table 8. Pin Function Description

Pin # Pin Name        Type                               Description                                   Functionality

    1 RFIN-     RF Input                 LNA negative differential input.                         Tie to Ground for
                                                                                                  normal operation
    2 RFIN+ RF Input                     LNA positive differential input.

    3 Not Used                           Tie to Ground.

    4 Not Used                           Tie to Ground.

    5 PAO+      RF Output /DC            Power Amplifier Positive Output. Open drain. Connect to
    6 PAO-      Input                    VDDA.
    7 SM
                RF Output/DC Input Power Amplifier Negative Output. Open drain. Connect to
                                            VDDA.

                                         Test mode pin. Tie to Ground

                                         MC13191 Technical Data, Rev. 1.6

12                                                                                                Freescale Semiconductor
                                Table 8. Pin Function Description (continued)

Pin # Pin Name           Type        Description                                                      Functionality

8 GPIO41        Digital Input/ Output General Purpose Input/Output 4.                                 See Footnote 1
9 GPIO31
10 GPIO21       Digital Input/ Output General Purpose Input/Output 3.                                 See Footnote 1

11 GPIO11 NUotsReeMcCom13m2e0nxd. ed for New Designs.Digital Input/ Output General Purpose Input/Output 2. When gpio_alt_en, Register See Footnote 1
                                            9, Bit 7 = 1, GPIO2 functions as a "CRC Valid" indicator.

                Digital Input/ Output General Purpose Input/Output 1. When gpio_alt_en, Register See Footnote 1
                                            9, Bit 7 = 1, GPIO1 functions as an "Out of Idle" indicator.

12 RST          Digital Input        Active Low Reset. While held low, the IC is in Off Mode and all
                                     internal information is lost from RAM and SPI registers. When
                                     high, IC goes to IDLE Mode, with SPI in default state.

13 RXTXEN2 Digital Input             Active High. Low to high transition initiates RX or TX sequence  See Footnote 2
                                     depending on SPI setting. Should be taken high after SPI
                                     programming to start RX or TX sequence and should be held
                                     high through the sequence. After sequence is complete, return
                                     RXTXEN to low. When held low, forces Idle Mode.

14 ATTN2        Digital Input        Active Low Attention. Transitions IC from either Hibernate or See Footnote 2
                                     Doze Modes to Idle.

15 CLKO         Digital Output       Clock output to host MCU. Programmable frequencies of:
                                     16 MHz, 8 MHz, 4 MHz, 2 MHz, 1 MHz, 62.5 kHz, 32.786+ kHz
16 SPICLK2      Digital Clock Input  (default), and 16.393+ kHz.
17 MOSI2        Digital Input
18 MISO3        Digital Output       External clock input for the SPI interface.                      See Footnote 2
19 CE2          Digital Input
                                     Master Out/Slave In. Dedicated SPI data input.                   See Footnote 2

                                     Master In/Slave Out. Dedicated SPI data output.                  See Footnote 3

                                     Active Low Chip Enable. Enables SPI transfers.                   See Footnote 2

20 IRQ          Digital Output       Active Low Interrupt Request.                                    Open drain device.
                                                                                                      Programmable 40 k
                                                                                                      internal pull-up.
                                                                                                      Interrupt can be
                                                                                                      serviced every 6 s
                                                                                                      with <20 pF load.
                                                                                                      Optional external
                                                                                                      pull-up must be >4 k.

21 VDDD         Power Output         Digital regulated supply bypass.                                 Decouple to ground.

22 VDDINT       Power Input          Digital interface supply & digital regulator input. Connect to   2.0 to 3.4 V. Decouple
                                     Battery.                                                         to ground.
23 GPIO51                                                                                             See Footnote 1
24 GPIO61       Digital Input/Output General Purpose Input/Output 5.                                  See Footnote 1
25 GPIO71                                                                                             See Footnote 1
                Digital Input/Output General Purpose Input/Output 6.

                Digital Input/Output General Purpose Input/Output 7.

26 XTAL1 Input                       Crystal Reference oscillator input.                              Connect to 16 MHz
                                                                                                      crystal and load
                                                                                                      capacitor.

                                     MC13191 Technical Data, Rev. 1.6

Freescale Semiconductor                                                                                                    13
                              Table 8. Pin Function Description (continued)

Pin # Pin Name  Type          Description                                                    Functionality

27 XTAL2 Input/Output         Crystal Reference oscillator output                            Connect to 16 MHz
                              Note: Do not load this pin by using it as a 16 MHz source.     crystal and load
                                                                                             capacitor.
                                      Measure 16 MHz output at Pin 15, CLKO, programmed
                                      for 16 MHz. See the MC13191 Reference Manual for
                                      details.
       NUotsReeMcCom13m2e0nxd. ed for New Designs.
28 VDDLO2 Power Input         LO2 VDD supply. Connect to VDDA externally.

29 VDDLO1 Power Input         LO1 VDD supply. Connect to VDDA externally.

30 VDDVCO Power Output        VCO regulated supply bypass.                                   Decouple to ground.

31 VBATT Power Input          Analog voltage regulators Input. Connect to Battery.           Decouple to ground.

32 VDDA         Power Output  Analog regulated supply Output. Connect to directly VDDLO1     Decouple to ground.
                              and VDDLO2 externally and to PAO through a frequency
                              trap.
                              Note: Do not use this pin to supply circuitry external to the

                                      chip.

EP Ground                     External paddle / flag ground.                                 Connect to ground.

1 The transceiver GPIO pins default to inputs at reset. There are no programmable pullups on these pins. Unused GPIO pins
   should be tied to ground if left as inputs, or if left unconnected, they should be programmed as outputs set to the low state.

2 During low power modes, input must remain driven by MCU.
3 By default MISO is tri-stated when CE is negated. For low power operation, miso_hiz_en (Bit 11, Register 07) should be set to

   zero so that MISO is driven low when CE is negated.

                              MC13191 Technical Data, Rev. 1.6

14                                                                                  Freescale Semiconductor
                         32 31 30 29 28 27 26 25

                         VDDA
                               VBATT
                                      VDDVCO
                                             VDDLO1
                                                    VDDLO2
                                                           XTAL2
                                                                 XTAL1
                                                                        GPIO7
NUotsReeMcCom13m2e0nxd. ed for New Designs.1 RFIN-                                          24
2                                  EP                                           GPIO6

     RFIN+               MC13191                                                            23
3                                                                               GPIO5
                         GPIO3
     NC                        GPIO2                                                        22
4                                     GPIO1                                   VDDINT
                                             RST
     NC                                             RXTXEN                                  21
5                                                          ATTN                  VDDD
                                                                 CLKO
     PAO+                                                               SPICLK              20
6                                                                                   IRQ

     PAO-                                                                                   19
7                                                                                    CE

     NC                                                                                     18
8                                                                                MISO

     GPIO4                                                                                  17
                                                                                 MOSI

                         9 10 11 12 13 14 15 16

                               Figure 9. Pin Connections (Top View)

                         MC13191 Technical Data, Rev. 1.6

Freescale Semiconductor                                                                         15
8 Applications Information                                                                                    NUotsReeMcCom13m2e0nxd. ed for New Designs.

This section provides application specific information regarding crystal oscillator reference frequency, a
basic design example for interfacing the MC13191 to an MCU and recommended crystal usage.

8.1 Crystal Oscillator Reference Frequency

For low long term drift, users may require that several frequency tolerances be kept as low as 40 ppm
accuracy. This means that a total offset up to 80 ppm between transmitter and receiver will still result in
acceptable performance. The MC13191 transceiver provides onboard crystal trim capacitors to assist in
meeting this performance.

The primary determining factor in meeting this specification is the tolerance of the crystal oscillator
reference frequency. A number of factors exist that contribute to this tolerance and a crystal specification
will quantify each of them:

    1. The initial (or make) tolerance of the crystal resonant frequency itself.
    2. The variation of the crystal resonant frequency with temperature.
    3. The variation of the crystal resonant frequency with time, also commonly known as aging.
    4. The variation of the crystal resonant frequency with load capacitance, also commonly known as

         pulling. This is affected by:
         a) The external load capacitor values - initial tolerance and variation with temperature.
         b) The internal trim capacitor values - initial tolerance and variation with temperature.
         c) Stray capacitance on the crystal pin nodes - including stray on-chip capacitance, stray package

             capacitance and stray board capacitance; and its initial tolerance and variation with
             temperature.

Freescale requires the use of a 16 MHz crystal with a <9 pF load capacitance. The MC13191 does not
contain a reference divider, so 16 MHz is the only frequency that can be used. A crystal requiring higher
load capacitance is prohibited because a higher load on the amplifier circuit may compromise its
performance. The crystal manufacturer defines the load capacitance as that total external capacitance seen
across the two terminals of the crystal. The oscillator amplifier configuration used in the MC13191
requires two balanced load capacitors from each terminal of the crystal to ground. As such, the capacitors
are seen to be in series by the crystal, so each must be <18 pF for proper loading.

In the reference schematic, the external load capacitors are shown as 6.8 pF each, used in conjunction with
a crystal that requires an 8 pF load capacitance. The default internal trim capacitor value (2.4 pF) and stray
capacitance total value (6.8 pF) sum up to 9.2 pF for a total of 16 pF. The value for the stray capacitance
was determined empirically assuming the default internal trim capacitor value and for a specific board
layout. A different board layout may require a different external load capacitor value. The on-chip trim
capability may be used to determine the closest standard value by adjusting the trim value via the SPI and
observing the frequency at CLKO. Each internal trim load capacitor has a trim range of approximately
5 pF in 20 fF steps.

Initial tolerance for the internal trim capacitance is approximately 15%.

                                                                                                              MC13191 Technical Data, Rev. 1.6

16                                                                                                                                              Freescale Semiconductor
Because the MC13191 contains an on-chip reference frequency trim capability, it is possible to trim outNUotsReeMcCom13m2e0nxd. ed for New Designs.
virtually all of the initial tolerance factors and put the frequency within 0.12 ppm on a board-by-board
basis.

A tolerance analysis budget may be created using all the previously stated factors. It is an engineering
judgment whether the worst case tolerance will assume that all factors will vary in the same direction or if
the various factors can be statistically rationalized using RSS (Root-Sum-Square) analysis. The aging
factor is usually specified in ppm/year and the product designer can determine how many years are to be
assumed for the product lifetime. Taking all of the factors into account, the product designer can determine
the needed specifications for the crystal and external load capacitors to meet the desired specification.

8.2 Design Example

Figure 10 shows a basic application schematic for interfacing the MC13191 with an MCU. Table 9 lists
the Bill of Materials (BOM).

The MC13191 has differential RF inputs and outputs that are well suited to balanced printed wire antenna
structures. Alternatively, as in the application circuit, a printed wire antenna, a chip antenna, or other
single-ended structures can be used with commercially available chip baluns or microstrip equivalents.
PAO+ and PAO- require a DC connection to VDDA (the analog regulator output) through AC blocking
elements. This is accomplished through the baluns in the referenced design.

The 16 MHz crystal should be mounted close to the MC13191 because the crystal trim default assumes
that the listed KDS Daishinku crystal (see Table 10) and the 6.8 pF load capacitors shown are used. If a
different crystal is used, it should have a specified load capacitance (stray capacitance, etc.) of
9 pF or less. Other crystals are listed in Section 8.3, "Crystal Requirements".

VDDA is an analog regulator output used to supply only the onboard PA (PAO+ and PAO-) and VDDLO1
and VDDLO2 pins. VDDA should not be used to power devices external to the transceiver chip. Bypassing
capacitors are critical and should be placed close to the device. Unused pins should be grounded as shown.

The SPI connections to the MCU include CE, MOSI, MISO, and SPICLK. The SPI can run at a frequency
of 8 MHz or less. Optionally, CLKO can provide a clock to the MCU. The CLKO frequency is
programmable via the SPI and has a default of 32.786+ kHz (16 MHz / 488). The ATTN line can be driven
by a GPIO from the MCU (as shown) or can also be controlled by a switch or other hardware. The latter
approach allows the MCU to be put into a sleep mode and then awakened by CLKO when the ATTN line
wakes up the MC13191. RXTXEN is used to initiate receive, transmit or CCA/ED sequences under MCU
control. In this case, RXTXEN must be controlled by an MCU GPIO with the connection shown. Device
reset (RST) is controlled through a connection to an MCU GPIO.

                         MC13191 Technical Data, Rev. 1.6

Freescale Semiconductor                                    17
18

                                                           Figure 10. MC13191 Configured With an MCU                NoUtseReMcoC1m3m2e0nx.ded for New Designs. IC1

                                                                                                                                                  11           GPIO1       RIN_M 1 100_Ohm1                                       Z1
                                                                                                                                                  10           GPIO2                                              L1
                                                                                                                                                               GPIO3                                              6.8nH        4      6
                                                                                                                                                   9
                                                                                                                                                   8           GPIO4        RIN_P 2 100_Ohm2
                                                                                                                                                               GPIO5
                                                                                                                                                  23           GPIO6    Not Used 3                                             2      5
                                                                                                                                                  24           GPIO7                     4
                         MC13191 Technical Data, Rev. 1.6                                                                                         25                                                                           3      1 50_Ohm1
                                                                                                                                                                        Not Used
                                                                                                                                                                                                                                  LDB212G4020C-001

                                                                                                                SS                                         19  CEB                                                                                  C9
                                                                                                                MISO                                       18  MISO                                                                                 10pF
                                                                                                                MOSI                                       17  MOSI
                                                                                                                SCLK                                       16  SPICLK                                                    C7
                                                                                                                                                                                                                         10pF
                                                                                                                IRQ                                        20  IRQB
                                                                                                                                                                                                                                                               IC2
                                                                                                                GPIO                          3V0_BB
                                                                                                                GPIO                                                                                                                                50_Ohm3 3  OUT2 VDD      6
                                                                                                                GPIO                                                                                                                                50_Ohm4 1
                                                                                                                GPIO      R1 470K                                                                                                                              OUT1             C11            R2 0
                                                                                                                GPIO                                                                                                                                      2 GND                 10pF
                                                                                                                GPIO                                                                                                                                                 IN 5             50_Ohm6
                                                                                                                                                                                                                                                                            4
                                                                                                                CLK                               14
                                                                                                                                                  13 ATTNB                                                                                                          VCONT
                                                                                                      MCU
                                                                                                                                                  12           RXTXEN   PAO_P 5 100_Ohm3                                                                       PG 2012TK-E2           L3       C12
                                                                                                                                                               RSTB                                                                                                                   8.2nH    0.5pF
                                                                                                                                                                                                               L2                 Z2                C10                                                            ANT1
                                                                                                                                                                                                               8.2nH     VDDA                       10pF                                                       R3  F_Antenna
                                                                                                                                                                                                                               4      6                                                                        0
                                                                                                                                                                        PAO_M 6 100_Ohm4
                                                                                                                                                                                                                               2      5

                                                                                                                                                  15 CLKO                                                                      3      1 50_Ohm2

                                                                                                                                                                                                                                  LDB212G4020C-001

                                                                                                                      3V0_RF                      31           VBATT                                                     C8
                                                                                                                                    VDDA          22                                                                     10pF
                                                                                                                                                               VDDINT
                                                                                                                                                                        Not Used 7                                                                                                                                 50_Ohm7

                                                                                                                                                  32           VDDA                            C5                                                                                                                           2  1
                                                                                                                                                  29           VDDLO1                          6.8pF
                                                                                                                                                  28           VDDLO2
                                                                                                                                                  21
                                                                                                                                                               VDDD
                                                                                                                                                  30           VDDVCO   XTAL1 26    X1                                                                                                                                      3     J1

                                                                                                                                                                                                                                                                                                                            4

                                                                                                                                                                                                                                                                                                                            5

                                                                                                                      C1  C2              C3  C4

                                                                                                                      1F  100nF 100nF 100nF

                                                                                                                                              EP GND                    XTAL2 27                                                                                                                                   SMA Receptacle, Female

                                                                                                                                                                                    16.000MHz

                                                                                                                                                               MC13191                         C6
                                                                                                                                                                                               6.8pF

Freescale Semiconductor
thhht

                                      Table 9. MC13191 to MCU Bill of Materials (BOM)

Item                     Quantity  Reference          Part             Manufacturer
  1
  2                      1         ANT1               F_Antenna        Printed wire
  3
  4                      1         C1                 1 F
  5
NUotsReeMcCom13m2e0nxd. ed for New Designs.3C2, C3, C4100 nF
  6
  7                      2         C5, C6             6.8 pF
  8
  9                      5         C7, C8, C9, C10,   10 pF

10                                C11
11
12                      1         C12                0.5 pF
13
14                      1         IC1                MC13191          Freescale Semiconductor

15                      1         IC2               PG2012TK-E2                       NEC

                         1         J1                SMA Receptacle,

                                                      Female

                         1         L1                 6.8 nH

                         2         L2, L3             8.2 nH

                         1         R1                 470 k

                         2         R2, R3             0

                         1         X1                16.000 MHz, Type  KDS, Daishinku Corp

                                                     DSX321G, ZD00882

                         2         Z1, Z2            LDB212G4020C-001                  Murata

8.3 Crystal Requirements

The suggested crystal specification for the MC13191 is shown in Table 10. A number of the stated
parameters are related to desired package, desired temperature range and use of crystal capacitive load
trimming. For more design details and suggested crystals, see application note AN3251, Reference
Oscillator Crystal Requirements for MC1319x, MC1320x, and MC1321x.

                                              Table 10. MC13191 Crystal Specifications1

                   Parameter                  Value   Unit                         Condition
                                           16.000000  MHz
Frequency                                             ppm        at 25 C
Frequency tolerance (cut tolerance)2            10   ppm        Over desired temperature range
Frequency stability (temperature drift)3       15   ppm        max
Aging4                                          2               max
Equivalent series resistance5                   43     
Load capacitance6                              5-9     pF        max
Shunt capacitance                               <2     pF        fundamental
Mode of oscillation

                                   MC13191 Technical Data, Rev. 1.6

Freescale Semiconductor                                                                                  19
    1 User must be sure manufacturer specifications apply to the desired package.
    2 A wider frequency tolerance may acceptable if application uses trimming at production final test.
    3 A wider frequency stability may be acceptable if application uses trimming at production final test.
    4 A wider aging tolerance may be acceptable if application uses trimming at production final test.
    5 Higher ESR may be acceptable with lower load capacitance.
    6 Lower load capacitance can allow higher ESR and is better for low temperature operation in Doze mode.
                                                                                                              NUotsReeMcCom13m2e0nxd. ed for New Designs.
8.4 Low Power Considerations

    Program and use the modem IO pins properly for low power operation

         -- All unused modem GPIOx signals must be used one of 2 ways:

             If the Off mode is to be used as a long term low power mode, unused GPIO should be tied
                 to ground. The default GPIO mode is an input and there will be no conflict.

             If only Hibernate and/or Doze modes are used as long term low power modes, the GPIO
                 should programmed as outputs in the low state.

         -- When modem GPIO are used as outputs:

             Pullup resistors should be provided (can be provided by the MCU IO pin if tied to the MCU)
                 if the modem Off condition is to be used as a long term low power mode.

             During Hibernate and/or Doze modes, the GPIO will retain its programmed output state.

         -- If the modem GPIO is used as an input, the GPIO should be driven by its source during all low
             power modes or a pullup resistor should be provided.

         -- Digital outputs IRQ, MISO, and CLKO:

             MISO - is always an output. During Hibernate, Doze, and active modes, the default
                 condition is for the MISO output to go to tristate when CE is de-asserted, and this can cause
                 a problem with the MCU because one of its inputs can float. Program Control_B Register
                 07, Bit 11, miso_hiz_en = 0 so that MISO is driven low when CE is de-asserted. As a result,
                 MISO will not float when Doze or Hibernate Mode is enabled.

             IRQ - is an open drain output (OD) and should always have a pullup resistor (typically
                 provided by the MCU IO). IRQ acts as the interrupt request output.

                                                           NOTE

                  It is good practice to have the IRQ interrupt input to the MCU disabled
                  during the hardware reset to the modem. After releasing the modem
                  hardware reset, the interrupt request input to the MCU can then be enabled
                  to await the IRQ that signifies the modem is ready and in Idle mode; this can
                  prevent a possible extraneous false interrupt request.

             CLKO - is always an output. During Hibernate CLKO retains its output state, but does not
                 toggle. During Doze, CLKO may toggle depending on whether it is being used.

    If the MCU is also going to be used in low power modes, be sure that all unused IO are programmed
         properly for low power operation (typically best case is as outputs in the low state). The MC13191
         is commonly used with the Freescale MC9S08GT/GB 8-bit devices. For these MCUs:

         -- Use only STOP2 and STOP3 modes (not STOP1) with these devices where the GPIO states are
             retained. The MCU must retain control of the MC13191 IO during low power operation.

                                                                                                              MC13191 Technical Data, Rev. 1.6

20                                                                                                                                              Freescale Semiconductor
-- As stated above all unused GPIO should be programmed as outputs low for lowest power and
    no floating inputs.

-- MC9S08GT devices have IO signals that are not pinned-out on the package. These signals must
    also be initialized (even though they cannot be used) to prevent floating inputs.

NUotsReeMcCom13m2e0nxd. ed for New Designs.

                         MC13191 Technical Data, Rev. 1.6

Freescale Semiconductor                                    21
9 Packaging Information

                                A                    PIN 1                            0.1 C
                   0.1 C                             INDEX AREA               2X
         2X
                                                           5                                                       M

                                                                                                       G
                                 NUotsReeMcCom13m2e0nxd. ed for New Desi5gns.                                                                                                                                                             0.1 C

                                                                                                                                                       1.0        1.00                                                                    0.05 C         5

                                                                                                                                                       0.8        0.75

                                   5

                                                                                                                                                                                                     (0.25)

                                                                                                                                                            0.05                  (0.5)                       C                           SEATING PLANE
                                                                                                                                                            0.00                           DETAIL G

                                                                                                                                                                                  VIEW ROTATED 90 CLOCKWISE

                                                                                                                   M

                                   B

         EXPOSED DIE                             25           0.1 C A B                               DETAIL M                               NOTES:
         ATTACH PAD                   24                          3.25                                PIN 1 INDEX                              1. ALL DIMENSIONS ARE IN MILLIMETERS.
                                                                  2.95                                                                         2. DIMENSIONING AND TOLERANCING PER ASME
                                                                                       32                    0.25                                    Y14.5M, 1994.
                                                                                                                                               3. THE COMPLETE JEDEC DESIGNATOR FOR THIS
                                                                                                   1                                                 PACKAGE IS: HF-PQFP-N.
                                                                                                                                               4. CORNER CHAMFER MAY NOT BE PRESENT.
                                                                                                                                                     DIMENSIONS OF OPTIONAL FEATURES ARE FOR
                                                                                                                                                     REFERENCE ONLY.
                                                                                                                                               5. COPLANARITY APPLIES TO LEADS, CORNER
                                                                                                                                                     LEADS, AND DIE ATTACH PAD.
                                                                                                                                               6. FOR ANVIL SINGULATED QFN PACKAGES,
                                                                                                                                                     MAXIMUM DRAFT ANGLE IS 12.

             3.25                                                                                                                                                           0.217
             2.95                                                                                                                                                           0.137

         0.1 C A B

                               17                                                                  0.5 28X                                                                                                                                0.217
                                                                                         8                                                                                                                                                0.137
                                            16
                   0.5                                                                      N                                                             (0.25)
         32X                                                                  9                                                                                                                                                                 (0.1)
                   0.3
                                                                                                 0.30
                                                              VIEW M-M                32X 0.18

                                                                                                   0.1 M C A B

                                                                                                   0.05 M C

                                                                      (45 5)                                                                                                                           DETAIL S
                                                                                                                                                                                     PREFERRED BACKSIDE PIN 1 INDEX
                                                              (1.73)
                                                                                                                                                                                                                                DETAIL S
                                                                                                                                             0.60
                                                                                                                                             0.24

    32X  0.065                                                                                                          0.60
                                                                                                                        0.24
         0.015                        (0.25)
                                                                                                                             DETAIL N
                                     DETAIL N                                                                CORNER CONFIGURATION OPTION                                                     DETAIL M
                PREFERRED CORNER CONFIGURATION                                                                                                                              PREFERRED BACKSIDE PIN 1 INDEX
                                                                                                                                  4
                                      4

                                                                                                                   1.6                       BACKSIDE                                                         (90 )

                                                              DETAIL T                                             1.5                       PIN 1 INDEX

                                                                                                      0.475
                                                                                                      0.425

                                                                                                                                                                        2X  0.39
                                                                                                                                                                            0.31

                                               DETAIL M                                                     0.25                                                                                                                  0.1
                                 BACKSIDE PIN 1 INDEX OPTION                                          R                                                                                                                    2X 0.0

                                                                                                            0.15                                                                                DETAIL T
                                                                                                                                                                                  BACKSIDE PIN 1 INDEX OPTION
                                                                                                                               DETAIL M
                                                                                                                BACKSIDE PIN 1 INDEX OPTION

                                                                      Figure 11. Outline Dimensions for QFN-32, 5x5 mm
                                                                                         (Case 1311-03, Issue E)

                                                                                                      MC13191 Technical Data, Rev. 1.6

22                                                                                                                                                                                                   Freescale Semiconductor
                         NOTES

NUotsReeMcCom13m2e0nxd. ed for New Designs.

                         MC13191 Technical Data, Rev. 1.6

Freescale Semiconductor                                    23
How to Reach Us:                                      NUotsReeMcCom13m2e0nxd. ed for New Designs.Information in this document is provided solely to enable system and software implementers to use
                                                        Freescale Semiconductor products. There are no express or implied copyright licenses granted
Home Page:                                              hereunder to design or fabricate any integrated circuits or integrated circuits based on the information
www.freescale.com                                       in this document.

E-mail:                                                 Freescale Semiconductor reserves the right to make changes without further notice to any products
support@freescale.com                                   herein. Freescale Semiconductor makes no warranty, representation or guarantee regarding the
                                                        suitability of its products for any particular purpose, nor does Freescale Semiconductor assume any
USA/Europe or Locations Not Listed:                     liability arising out of the application or use of any product or circuit, and specifically disclaims any
Freescale Semiconductor                                 and all liability, including without limitation consequential or incidental damages. "Typical" parameters
Technical Information Center, CH370                     that may be provided in Freescale Semiconductor data sheets and/or specifications can and do vary
1300 N. Alma School Road                                in different applications and actual performance may vary over time. All operating parameters,
Chandler, Arizona 85224                                 including "Typicals", must be validated for each customer application by customer's technical
+1-800-521-6274 or +1-480-768-2130                      experts. Freescale Semiconductor does not convey any license under its patent rights nor the rights
support@freescale.com                                   of others. Freescale Semiconductor products are not designed, intended, or authorized for use as
                                                        components in systems intended for surgical implant into the body, or other applications intended to
Europe, Middle East, and Africa:                        support or sustain life, or for any other application in which the failure of the Freescale Semiconductor
Freescale Halbleiter Deutschland GmbH                   product could create a situation where personal injury or death may occur. Should Buyer purchase
Technical Information Center                            or use Freescale Semiconductor products for any such unintended or unauthorized application,
Schatzbogen 7                                           Buyer shall indemnify and hold Freescale Semiconductor and its officers, employees, subsidiaries,
81829 Muenchen, Germany                                 affiliates, and distributors harmless against all claims, costs, damages, and expenses, and
+44 1296 380 456 (English)                              reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death
+46 8 52200080 (English)                                associated with such unintended or unauthorized use, even if such claim alleges that Freescale
+49 89 92103 559 (German)                               Semiconductor was negligent regarding the design or manufacture of the part.
+33 1 69 35 48 48 (French)
support@freescale.com                                   FreescaleTM and the Freescale logo are trademarks of Freescale Semiconductor, Inc. All other
                                                        product or service names are the property of their respective owners.
Japan:
Freescale Semiconductor Japan Ltd.                      Freescale Semiconductor, Inc. 2004, 2005, 2006, 2007, 2008. All rights reserved.
Headquarters
ARCO Tower 15F
1-8-1, Shimo-Meguro, Meguro-ku,
Tokyo 153-0064, Japan
0120 191014 or +81 3 5437 9125
support.japan@freescale.com

Asia/Pacific:
Freescale Semiconductor Hong Kong Ltd.
Technical Information Center
2 Dai King Street
Tai Po Industrial Estate
Tai Po, N.T., Hong Kong
+800 2666 8080
support.asia@freescale.com

For Literature Requests Only:
Freescale Semiconductor Literature Distribution Center
P.O. Box 5405
Denver, Colorado 80217
1-800-521-6274 or 303-675-2140
Fax: 303-675-2150
LDCForFreescaleSemiconductor@hibbertgroup.com

Document Number: MC13191
Rev. 1.6
04/2008
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved