电子工程世界电子工程世界电子工程世界

产品描述

搜索

MB9BF565KQNG-AVE2

器件型号:MB9BF565KQNG-AVE2
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:Cypress
厂商官网:http://www.cypress.com/
下载文档

器件描述

ARM Microcontrollers - MCU

参数
产品属性属性值
产品种类:
Product Category:
ARM Microcontrollers - MCU
制造商:
Manufacturer:
Cypress Semiconductor
安装风格:
Mounting Style:
SMD/SMT
封装 / 箱体:
Package / Case:
QFN-48
Core:ARM Cortex M4F
Data Bus Width:32 bit
Maximum Clock Frequency:160 MHz
Program Memory Size:416 kB
Data RAM Size:48 kB
ADC Resolution:12 bit
Number of I/Os:33 I/O
工作电源电压:
Operating Supply Voltage:
2.7 V to 5.5 V
最大工作温度:
Maximum Operating Temperature:
+ 125 C
封装:
Packaging:
Tray
Analog Supply Voltage:2.7 V to 5.5 V
商标:
Brand:
Cypress / Spansion
Data RAM Type:SRAM
Data ROM Size:416 kB
Data ROM Type:ROM
接口类型:
Interface Type:
CAN, CSIO, I2C, LIN, UART, USB
最小工作温度:
Minimum Operating Temperature:
- 40 C
Number of ADC Channels:8 Channel
Processor Series:MB9B560L Series
产品:
Product:
MCU
Program Memory Type:Flash
工厂包装数量:
Factory Pack Quantity:
260
电源电压-最大:
Supply Voltage - Max:
5.5 V
电源电压-最小:
Supply Voltage - Min:
2.7 V
看门狗计时器:
Watchdog Timers:
Watchdog Timer

MB9BF565KQNG-AVE2器件文档内容

                                                                                                 MB9B560L Series

                                                                       32-Bit      ARM® Cortex® - M4F

                                                                                   FM4 Microcontroller

Devices in the MB9B560L Series are highly integrated 32-bit microcontrollers with high performance and competitive cost.

This series is based on the ARM® Cortex®-M4F Processor with on-chip Flash memory and SRAM. The series has peripheral

functions such as Motor Control Timers, ADCs and Communication Interfaces (USB, CAN, UART, CSIO, I2C, LIN).

Features

32-bit ARM® Cortex®-M4F Core                                   [SRAM]

Processor version: r0p1                                       This is composed of three independent SRAMs (SRAM0,

                                                               SRAM1, and SRAM2). SRAM0 is connected to I-code bus and

Up to 160 MHz Frequency Operation                             D-code bus of Cortex-M4F core. SRAM1 and SRAM2 are

FPU built-in                                                  connected to System bus of Cortex-M4F core.

Support DSP instruction                                       SRAM0: Up to 32 Kbytes

Memory Protection Unit (MPU): improves the reliability of an  SRAM1: Up to 16 Kbytes

embedded system                                                SRAM2: Up to 16 Kbytes

Integrated Nested Vectored Interrupt Controller (NVIC): 1     USB Interface

NMI (non-maskable interrupt) and 128 peripheral interrupts     USB interface is composed of Function and Host.

and 16 priority levels

24-bit System timer (Sys Tick): System timer for OS task      USB function

management                                                      USB2.0 Full-Speed supported

                                                                Max 6 Endpoint supported

On-chip Memories                                               • Endpoint 0 is control transfer

                                                               • Endpoint 1, 2 can be selected Bulk-transfer,

[Flash memory]                                                 Interrupt-transfer or Isochronous-transfer

These series are based on two independent on-chip Flash        • Endpoint 3 to 5 can select Bulk-transfer or

memories.                                                      Interrupt-transfer

MainFlash memory                                              • Endpoint 1 to 5 comprise Double Buffer

 Up to 512 Kbytes                                              The size of each endpoint is according to the follows.

 Built-in Flash Accelerator System with 16 Kbytes trace       • Endpoint 0, 2 to 5: 64 bytes

buffer memory                                                  • Endpoint 1: 256 bytes

 The read access to Flash memory can be achieved without      USB host

wait-cycle up to operation frequency of 72 MHz. Even at         USB2.0 Full/Low-speed supported

the operation frequency more than 72 MHz, an equivalent         Bulk-transfer, interrupt-transfer and Isochronous-transfer

access to Flash memory can be obtained by Flash                support

Accelerator System.

 Security function for code protection                         USB Device connected/dis-connected automatically detect

WorkFlash memory                                               IN/OUT token handshake packet automatically

 32 Kbytes                                                     Max 256-byte packet-length supported

 Read cycle:                                                   Wake-up function supported

• 6wait-cycle: the operation frequency more than 120 MHz,      CAN Interface (1 channel)

and up to 160 MHz

• 4wait-cycle: the operation frequency more than 72 MHz,       Compatible with CAN Specification 2.0A/B

and up to 120 MHz                                              Maximum transfer rate: 1 Mbps

• 2wait-cycle: the operation frequency more than 40 MHz,       Built-in 32 message buffer

and up to 72 MHz

• 0wait-cycle: the operation frequency up to 40 MHz

 Security function is shared with code protection

Cypress Semiconductor Corporation        • 198 Champion Court  •          San Jose, CA 95134-1709                         408-943-2600

Document Number: 002-04922 Rev.*A                                                                            Revised May 12, 2016
                                                                                                       MB9B560L Series

Multi-function Serial Interface (Max 6 channels)                 DSTC (Descriptor System data Transfer Controller)

64 bytes with FIFO (the FIFO step numbers are variable          (128 channels)

depending on the settings of the communication mode or bit       The DSTC can transfer data at high-speed without going via

length.)                                                         the CPU. The DSTC adopts the Descriptor system and,

Operation mode is selectable from the followings for each       following the specified contents of the Descriptor which has

channel.                                                         already been constructed on the memory, can access directly

                                                                 the memory /peripheral device and performs the data transfer

 UART                                                           operation.

 CSIO                                                           It supports the software activation, the hardware activation and

 LIN                                                            the chain activation functions.

 I2C

 UART                                                           A/D Converter (Max 15 channels)

 Full-duplex double buffer                                      [12-bit A/D Converter]

 Selection with or without parity supported                     Successive Approximation type

 Built-in dedicated baud rate generator

 External clock available as a serial clock                     Built-in 2 units

 Hardware Flow control : Automatically control the              Conversion time: 0.5 μs @ 5 V

transmission by CTS/RTS (only ch.4)

 Various error detect functions available (parity errors,       Priority conversion available (priority at 2levels)

framing errors, and overrun errors)

 CSIO                                                           Scanning conversion mode

 Full-duplex double buffer                                      Built-in FIFO for conversion data storage (for SCAN

 Built-in dedicated baud rate generator                         conversion: 16steps, for Priority conversion: 4steps)

 Overrun error detect function available

 Serial chip select function (ch.6 only)                        DA Converter (Max 2 channels)

 Supports high-speed SPI (ch.0 and ch.6 only)                   R-2R type

 Data length 5 to 16-bit

 LIN                                                            12-bit resolution

 LIN protocol Rev.2.1 supported                                 Base Timer (Max 8 channels)

 Full-duplex double buffer                                      Operation mode is selectable from the followings for each

 Master/Slave mode supported                                    channel.

 LIN break field generation (can change to 13 to 16-bit

length)                                                          16-bit PWM timer

 LIN break delimiter generation (can change to 1 to 4-bit       16-bit PPG timer

length)

 Various error detect functions available (parity errors,       16-/32-bit reload timer

framing errors, and overrun errors)                              16-/32-bit PWC timer
 I2C

 Standard mode (Max 100 kbps) / High-speed mode (Max

400 kbps) supported                                              General Purpose I/O Port

 Fast mode Plus (Fm+) (Max 1000 kbps, only for ch.3=ch.A        This series can use its pins as general purpose I/O ports when

and ch.4=ch.B) supported                                         they are not used for external bus or peripherals. Moreover, the

                                                                 port relocate function is built in. It can set which I/O port the

DMA Controller (8 channels)                                      peripheral function can be allocated.

DMA Controller has an independent bus for CPU, so CPU       and  Capable of pull-up control per pin

DMA Controller can process simultaneously.

8 independently configured and operated channels                Capable of reading pin level directly

Transfer can be started by software or request from the         Built-in the port relocate function

built-in peripherals                                             Up to 48 high-speed general-purpose I/O ports @ 64 pin

Transfer address area: 32-bit (4 Gbytes)                        Package

Transfer mode: Block transfer/Burst transfer/Demand             Some pin is 5 V tolerant I/O.

transfer                                                         See 4. Pin Description and 5. I/O Circuit Type for the

                                                                 corresponding pins.

Transfer data type: bytes/half-word/word

Transfer block count: 1 to 16

Number of transfers: 1 to 65536

Document Number: 002-04922 Rev.*A                                                                                      Page 2 of 124
                                                                                                  MB9B560L Series

Multi-function Timer (Max 2 units)                                Dual Timer (32-/16-bit Down Counter)

The Multi-function timer is composed of the  following   blocks.  The Dual Timer consists of two programmable 32-/16-bit down

Minimum resolution: 6.25 ns                                       counters.

                                                                  Operation mode is selectable from the followings for each

16-bit free-run timer × 3 ch./unit                               channel.

Input capture × 4 ch./unit                                        Free-running

Output compare × 6 ch./unit                                      Periodic (=Reload)

A/D activation compare × 6 ch./unit                               One-shot

Waveform generator × 3 ch./unit                                  Watch Counter

16-bit PPG timer × 3 ch./unit                                    The Watch counter is used for wake up from the low-power

                                                                  consumption mode. It is possible to select the main clock, sub

The following function can be used to achieve the motor           clock, built-in high-speed CR clock or built-in low-speed CR

control.                                                          clock as the clock source.

PWM signal output function                                       Interval timer: up to 64 s (Max) @ Sub Clock: 32.768 kHz

DC chopper waveform output function                              External Interrupt Controller Unit

Dead time function                                               External interrupt input pin: Max 16 pins

Input capture function                                           Include one non-maskable interrupt (NMI)

A/D convertor activate function

DTIF (Motor emergency stop) interrupt function                   Watchdog Timer (2 channels)

                                                                  A watchdog timer can generate interrupts or a reset when a

Real-time clock (RTC)                                             time-out value is reached.

The Real-time clock can count                                     This series consists of two different watchdogs, a "Hardware"

Year/Month/Day/Hour/Minute/Second/A day of the week from          watchdog and a "Software" watchdog.

01 to 99.                                                         "Hardware" watchdog timer is clocked by low-speed internal

Interrupt function with specifying date and time                 CR oscillator. Therefore, "Hardware" watchdog is active in any

(Year/Month/Day/Hour/Minute/Second/A day of the week.) is         power saving mode except STOP.

available. This function is also available by specifying only     CRC (Cyclic Redundancy Check) Accelerator

Year, Month, Day, Hour or Minute.

Timer interrupt function after set time or each set time.        The CRC accelerator helps a verify data transmission or

                                                                  storage integrity.

Capable of rewriting the time with continuing the time count.    CCITT CRC16 and IEEE-802.3 CRC32 are supported.

Leap year automatic count is available.                          CCITT CRC16 Generator Polynomial: 0x1021

Quadrature Position/Revolution Counter (QPRC) (1                  IEEE-802.3 CRC32 Generator Polynomial: 0x04C11DB7

channel)

The Quadrature Position/Revolution Counter (QPRC) is used

to measure the position of the position encoder. Moreover, it is

possible to use up/down counter.

The detection edge of the three external event input pins AIN,

BIN, and ZIN is configurable.

16-bit position counter

16-bit revolution counter

Two 16-bit compare registers

Document Number: 002-04922 Rev.*A                                                                             Page 3 of 124
                                                                                                 MB9B560L Series

Clock and Reset                                                 VBAT

[Clocks]                                                        The consumption power during the RTC operation can be

                                                                reduced by supplying the power supply independent from the

Five clock sources (2 external oscillators, 2 internal CR       RTC (calendar circuit)/32 kHz oscillation circuit. The following

oscillator, and Main PLL) that are dynamically selectable.      circuits can also be used.

Main clock:                    4 MHz to 48 MHz                  RTC

Sub Clock:                     32.768 kHz                      32 kHz oscillation circuit

High-speed internal CR Clock: 4 MHz                            Power-on circuit

Low-speed internal CR Clock: 100 kHz                           Back up register: 32 bytes

Main PLL Clock                                                 Port circuit

[Resets]                                                        Debug

Reset requests from INITX pin                                  Serial Wire JTAG Debug Port (SWJ-DP)

Power on reset                                                 Unique ID

Software reset                                                 Unique value of the device (41-bit) is set.

Watchdog timers reset

Low voltage detector reset                                     Power Supply

                                                                Three Power Supplies

Clock supervisor reset                                         Wide range voltage:

Clock Super Visor (CSV)                                         VCC            = 2.7 V to 5.5 V

Clocks generated by internal CR oscillators are used to         Power supply for USB I/O:

supervise abnormality of the external clocks.                   USBVCC = 3.0 V to 3.6 V (when USB is used)

External OSC clock failure (clock stop) is detected, reset is                 = 2.7 V to 5.5 V (when GPIO is used)

asserted.                                                       Power supply for VBAT:

External OSC frequency anomaly is detected, interrupt or       VBAT           = 2.7 V to 5.5 V

reset is asserted.

Low-Voltage Detector (LVD)

This Series include 2-stage monitoring of voltage on the VCC

pins. When the voltage falls below the voltage has been set,

Low-Voltage Detector generates an interrupt or reset.

LVD1: error reporting via interrupt

LVD2: auto-reset operation

Low-power Consumption Mode

Six low-power consumption modes are supported.

 SLEEP

 TIMER

 RTC

 STOP

Deep standby RTC (selectable from with/without RAM

retention)

Deep standby stop (selectable from with/without RAM

retention)

Document Number: 002-04922 Rev.*A                                                                                    Page 4 of 124
                                   MB9B560L Series

Contents

Features................................................................................................................................................................................... 1

1.   Product Lineup.................................................................................................................................................................. 7

2.   Packages ........................................................................................................................................................................... 8

3.   Pin Assignment ................................................................................................................................................................. 9

4.   Pin Description................................................................................................................................................................ 13

4.1   List of Pin Numbers ..................................................................................................................................................... 13

4.2   List of Pin Functions .................................................................................................................................................... 19

5.   I/O Circuit Type................................................................................................................................................................ 28

6.   Handling Precautions ..................................................................................................................................................... 35

6.1   Precautions for Product Design ................................................................................................................................... 35

6.2   Precautions for Package Mounting.............................................................................................................................. 36

6.3   Precautions for Use Environment ................................................................................................................................ 37

7.   Handling Devices ............................................................................................................................................................ 38

8.   Block Diagram ................................................................................................................................................................. 40

9.   Memory Size .................................................................................................................................................................... 41

10. Memory Map .................................................................................................................................................................... 41

11. Pin Status in Each CPU State ........................................................................................................................................ 44

12. Electrical Characteristics ............................................................................................................................................... 51

12.1  Absolute Maximum Ratings ......................................................................................................................................... 51

12.2  Recommended Operating Conditions.......................................................................................................................... 52

12.3  DC Characteristics....................................................................................................................................................... 55

12.3.1 Current Rating.............................................................................................................................................................. 55

12.3.2 Pin Characteristics ....................................................................................................................................................... 62

12.4  AC Characteristics....................................................................................................................................................... 64

12.4.1 Main Clock Input Characteristics .................................................................................................................................. 64

12.4.2 Sub Clock Input Characteristics ................................................................................................................................... 65

12.4.3 Built-in CR Oscillation Characteristics .......................................................................................................................... 65

12.4.4 Operating Conditions of Main PLL (In the Case of Using Main Clock for Input Clock of PLL)...................................... 66

12.4.5 Operating Conditions of USB PLL (In the Case of Using Main Clock for Input Clock of PLL) ...................................... 66

12.4.6 Operating Conditions of Main PLL (In the Case of Using Built-in High-speed CR Clock for Input Clock of Main PLL) 66

12.4.7 Reset Input Characteristics .......................................................................................................................................... 67

12.4.8 Power-on Reset Timing................................................................................................................................................ 67

12.4.9 GPIO Output Characteristics........................................................................................................................................ 68

12.4.10  Base Timer Input Timing........................................................................................................................................... 69

12.4.11  UART Timing ............................................................................................................................................................ 70

12.4.12  External Input Timing................................................................................................................................................ 95

12.4.13  Quadrature Position/Revolution Counter Timing ...................................................................................................... 96

12.4.14  I2C Timing ................................................................................................................................................................. 98

12.4.15  JTAG Timing........................................................................................................................................................... 100

12.5  12-bit A/D Converter.................................................................................................................................................. 101

12.6  12-bit D/A Converter.................................................................................................................................................. 104

12.7  USB Characteristics .................................................................................................................................................. 105

12.8  Low-Voltage Detection Characteristics ...................................................................................................................... 109

12.8.1 Low-Voltage Detection Reset..................................................................................................................................... 109

12.8.2 Interrupt of Low-Voltage Detection............................................................................................................................. 109

12.9  MainFlash Memory Write/Erase Characteristics........................................................................................................ 110

Document Number: 002-04922 Rev.*A  Page 5 of                                                                                                                                                   124
                                   MB9B560L Series

12.10  WorkFlash Memory Write/Erase Characteristics ....................................................................................................... 110

12.11  Standby Recovery Time ............................................................................................................................................ 111

12.11.1  Recovery cause: Interrupt/WKUP ........................................................................................................................... 111

12.11.2  Recovery Cause: Reset.......................................................................................................................................... 113

13. Ordering Information .................................................................................................................................................... 115

14. Package Dimensions .................................................................................................................................................... 116

15. Major Changes .............................................................................................................................................................. 121

Document History............................................................................................................................................................... 123

Sales, Solutions, and Legal Information........................................................................................................................... 124

Document Number: 002-04922 Rev.*A  Page 6 of 124
                                                                                                                   MB9B560L  Series

1.        Product Lineup

Memory Size

          Product name                  MB9BF564K/L              MB9BF565K/L                   MB9BF566K/L

MainFlash memory                  256 Kbytes            384 Kbytes                512 Kbytes

WorkFlash memory                  32 Kbytes             32 Kbytes                 32 Kbytes

On-chip SRAM                      32 Kbytes             48 Kbytes                 64 Kbytes

               SRAM0              16 Kbytes             24 Kbytes                 32 Kbytes

               SRAM1              8 Kbytes              12 Kbytes                 16 Kbytes

               SRAM1              8 Kbytes              12 Kbytes                 16 Kbytes

Function

                                                        MB9BF564K                            MB9BF564L

               Product name                             MB9BF565K                            MB9BF565L

                                                        MB9BF566K                            MB9BF566L

Pin count                               48                                    64

CPU                                     Cortex-M4F, MPU, NVIC 128ch.

                Freq.                   160 MHz

Power supply voltage range              2.7 V to 5.5 V

USB2.0 (Function/Host)                  1ch.

CAN                                     1ch.

DMAC                                    8ch.

DSTC                                    128ch.

Multi-function Serial Interface         6ch. (Max)                            6ch. (Max)

(UART/CSIO/LIN/I2C)                     (In ch.1, only I2C is available.)

Base Timer                              8ch. (Max)

(PWC/Reload timer/PWM/PPG)

          A/D activation compare  6ch.

MF Timer  Input capture           4ch.

          Free-run timer          3ch.  1 unit                                2 units (Max)

          Output compare          6ch.

          Waveform generator      3ch.

          PPG                     3ch.

QPRC                                    1ch.

Dual Timer                              1 unit

Real-Time Clock                         1 unit

Watch Counter                           1 unit

CRC Accelerator                         Yes

Watchdog Timer                          1ch. (SW) + 1ch. (HW)

External Interrupts                     15 pins (Max) + NMI × 1               16 pins (Max) +  NMI           ×  1

I/O Ports                               33 pins (Max)                         48 pins (Max)

12-bit A/D Converter                    8ch. (2 units)                        15ch. (2 units)

12-bit D/A Converter                    2 units (Max)

CSV (Clock Super Visor)                 Yes

LVD (Low-Voltage Detector)              2ch.

Built-in CR          High-speed         4 MHz (±2%)

                     Low-speed          100 kHz (Typ)

Debug Function                          SWJ-DP

Unique ID                               Yes

Note:

−         All signals of the peripheral function in each product cannot be allocated by limiting the pins of package.

          It is necessary to use the port relocate function of the I/O port according to your function use.

Document Number: 002-04922 Rev.*A                                                                                      Page 7 of 124
                                                                                   MB9B560L  Series

2.  Packages

                                   Product name                  MB9BF564K      MB9BF564L

Package                                                          MB9BF565K      MB9BF565L

                                                                 MB9BF566K      MB9BF566L

LQFP: FPT-64P-M39 (0.65mm pitch)                                 -             

LQFP: FPT-64P-M38 (0.5mm pitch)                                  -             

LQFP: FPT-48P-M49 (0.5mm pitch)                                                -

QFN: LCC-64P-M24 (0.5mm pitch)                                   -             

QFN: LCC-48P-M73 (0.5mm pitch)                                                 -



: Supported

Note:

−      See 14. Package Dimensions  for detailed information  on  each package.

Document Number: 002-04922 Rev.*A                                                          Page 8 of 124
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     MB9B560L Series

3.  Pin Assignment

FPT-64P-M38/M39

                                                                                                                                         (TOP VIEW)

                                                                 VSS      P81/UDP0  P80/UDM0  USBVCC       P60/SCK1_1/NMIX/WKUP0/IC01_2  P61/AN14/ADTG_5/SOT1_1/INT15_1/UHCONX0/IC00_2  P62/AN13/SIN1_1/RX0_0/TIOB3_1/INT14_1  P63/AN12/SIN0_1/TX0_0/TIOA3_1/INT13_1/ADTG_4  P64/AN11/SOT0_1/TIOB2_1/INT12_1  P65/AN10/SCK0_1/TIOA2_1/INT11_1/RTCCO_0/SUBOUT_0  P66/AN09/INT10_1/IC13_0/CROUT_1   P00/TRSTX  P01/TCK/SWCLK  P02/TDI  P03/TMS/SWDIO  P04/TDO/SWO

                                                                 64       63        62        61           60                            59                                             58                                     57                                            56                               55                                                54                                53         52             51       50             49

                                              VCC            1                                                                                                                                                                                                                                                                                                                                                                                                   48  P26/AN08/SIN1_0/INT09_1/IC12_0

                    P50/AIN0_0/INT00_0/TIOA0_0/CTS4_0        2                                                                                                                                                                                                                                                                                                                                                                                                   47  P25/AN07/SOT1_0/INT08_1/IC11_0/CROUT_0

                    P51/BIN0_0/INT01_0/TIOB0_0/RTS4_0        3                                                                                                                                                                                                                                                                                                                                                                                                   46  P24/AN06/SCK1_0/INT07_1/IC10_0

                 P52/IC00_0/ZIN0_0/INT02_0/TIOA1_0/SIN4_0    4                                                                                                                                                                                                                                                                                                                                                                                                   45  P23/AN05/SCK0_0/TIOB1_1/INT06_1/DTTI1X_0

                    P53/IC01_0/INT03_0/TIOB1_0/SOT4_0        5                                                                                                                                                                                                                                                                                                                                                                                                   44  P22/AN04/SOT0_0/TIOA1_1/INT05_1/FRCK1_0

                    P54/IC02_0/INT04_0/TIOA2_0/SCK4_0        6                                                                                                                                                                                                                                                                                                                                                                                                   43  P21/AN03/ADTG_3/SIN0_0/TIOB0_1/INT04_1/RTO15_0

                    P55/IC03_0/INT05_0/TIOB2_0/SIN3_0        7                                                                                                                                                                                                                                                                                                                                                                                                   42  AVRH

                 P56/FRCK0_0/INT06_0/TIOA3_0/SOT3_0          8                                                                           LQFP - 64                                                                                                                                                                                                                                                                                                               41  AVRL

                 P57/DTTI0X_0/INT07_0/TIOB3_0/SCK3_0/ADTG_0  9                                                                                                                                                                                                                                                                                                                                                                                                   40  AVSS

                 P30/RTO00_0/AIN0_1/INT08_0/TIOA4_0/SIN2_0   10                                                                                                                                                                                                                                                                                                                                                                                                  39  AVCC

                 P31/RTO01_0/BIN0_1/INT09_0/TIOB4_0/SOT2_0   11                                                                                                                                                                                                                                                                                                                                                                                                  38  P20/AN02/SIN6_0/TIOA0_1/INT03_1/RTO14_0/RTCCO_1/SUBOUT_1/WKUP1

                 P32/RTO02_0/ZIN0_1/INT10_0/TIOA5_0/SCK2_0   12                                                                                                                                                                                                                                                                                                                                                                                                  37  P13/AN01/SOT6_0/TIOB7_1/RTO13_0/IC00_1/TX0_1

                    P33/RTO03_0/INT11_0/TIOB5_0/SIN4_1       13                                                                                                                                                                                                                                                                                                                                                                                                  36  P12/AN00/SCK6_0/TIOA7_1/INT02_1/ZIN0_2/RTO12_0/IC01_1/RX0_1

                 P34/RTO04_0/INT12_0/TIOA6_0/SOT4_1          14                                                                                                                                                                                                                                                                                                                                                                                                  35  P11/DA1/ADTG_2/SCS6_0/TIOB4_1/INT01_1/BIN0_2/RTO11_0/IC02_1

                 P35/WKUP2/RTO05_0/INT13_0/TIOB6_0/SCK4_1    15                                                                                                                                                                                                                                                                                                                                                                                                  34  P10/DA0/TIOA4_1/INT00_1/AIN0_2/RTO10_0/IC03_1

                                                 VSS         16                                                                                                                                                                                                                                                                                                                                                                                                  33  VCC

                                                                 17       18        19        20           21                            22                                             23                                     24                                            25                               26                                                27                                28         29             30       31             32

                                                                 P46/X0A  P47/X1A   VBAT      P48/VREGCTL  P49/VWAKEUP                   INITX                                          C                                      VSS                                           VCC                              P40/TIOA7_0/INT14_0                               P41/TIOB7_0/INT15_0/ADTG_1/WKUP3  PE0/MD1    MD0            PE2/X0   PE3/X1         VSS

Note:

−      The number after the underscore ("_")                 in pin names such as XXX_1                                                                                                                                                                                                                                                                                                                                     and                                  XXX_2 indicates the relocated port number. For

       these pins, there are multiple pins that              provide the same function for                                                                                                                                                                                                                                                                                                                                  the                                  same channel. Use the extended port function

       register (EPFR) to select the pin.

Document Number: 002-04922 Rev.*A                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 Page 9 of 124
                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                MB9B560L Series

LCC-64P-M24

                                                                                                                                                                                                                          (TOP VIEW)

                                                            VSS      P81/UDP0  P80/UDM0  USBVCC       P60/SCK1_1/NMIX/WKUP0/IC01_2  P61/AN14/ADTG_5/SOT1_1/INT15_1/UHCONX0/IC00_2  P62/AN13/SIN1_1/RX0_0/TIOB3_1/INT14_1  P63/AN12/SIN0_1/TX0_0/TIOA3_1/INT13_1/ADTG_4  P64/AN11/SOT0_1/TIOB2_1/INT12_1  P65/AN10/SCK0_1/TIOA2_1/INT11_1/RTCCO_0/SUBOUT_0  P66/AN09/INT10_1/IC13_0/CROUT_1   P00/TRSTX  P01/TCK/SWCLK  P02/TDI  P03/TMS/SWDIO  P04/TDO/SWO

                                                            64       63        62        61           60                            59                                             58                                     57                                            56                               55                                                54                                53         52             51       50             49

                                           VCC          1                                                                                                                                                                                                                                                                                                                                                                                                   48  P26/AN08/SIN1_0/INT09_1/IC12_0

             P50/AIN0_0/INT00_0/TIOA0_0/CTS4_0          2                                                                                                                                                                                                                                                                                                                                                                                                   47  P25/AN07/SOT1_0/INT08_1/IC11_0/CROUT_0

             P51/BIN0_0/INT01_0/TIOB0_0/RTS4_0          3                                                                                                                                                                                                                                                                                                                                                                                                   46  P24/AN06/SCK1_0/INT07_1/IC10_0

             P52/IC00_0/ZIN0_0/INT02_0/TIOA1_0/SIN4_0   4                                                                                                                                                                                                                                                                                                                                                                                                   45  P23/AN05/SCK0_0/TIOB1_1/INT06_1/DTTI1X_0

             P53/IC01_0/INT03_0/TIOB1_0/SOT4_0          5                                                                                                                                                                                                                                                                                                                                                                                                   44  P22/AN04/SOT0_0/TIOA1_1/INT05_1/FRCK1_0

             P54/IC02_0/INT04_0/TIOA2_0/SCK4_0          6                                                                                                                                                                                                                                                                                                                                                                                                   43  P21/AN03/ADTG_3/SIN0_0/TIOB0_1/INT04_1/RTO15_0

             P55/IC03_0/INT05_0/TIOB2_0/SIN3_0          7                                                                                                                                                                                                                                                                                                                                                                                                   42  AVRH

             P56/FRCK0_0/INT06_0/TIOA3_0/SOT3_0         8                                                                           QFN - 64                                                                                                                                                                                                                                                                                                                41  AVRL

       P57/DTTI0X_0/INT07_0/TIOB3_0/SCK3_0/ADTG_0       9                                                                                                                                                                                                                                                                                                                                                                                                   40  AVSS

             P30/RTO00_0/AIN0_1/INT08_0/TIOA4_0/SIN2_0  10                                                                                                                                                                                                                                                                                                                                                                                                  39  AVCC

             P31/RTO01_0/BIN0_1/INT09_0/TIOB4_0/SOT2_0  11                                                                                                                                                                                                                                                                                                                                                                                                  38  P20/AN02/SIN6_0/TIOA0_1/INT03_1/RTO14_0/RTCCO_1/SUBOUT_1/WKUP1

             P32/RTO02_0/ZIN0_1/INT10_0/TIOA5_0/SCK2_0  12                                                                                                                                                                                                                                                                                                                                                                                                  37  P13/AN01/SOT6_0/TIOB7_1/RTO13_0/IC00_1/TX0_1

             P33/RTO03_0/INT11_0/TIOB5_0/SIN4_1         13                                                                                                                                                                                                                                                                                                                                                                                                  36  P12/AN00/SCK6_0/TIOA7_1/INT02_1/ZIN0_2/RTO12_0/IC01_1/RX0_1

             P34/RTO04_0/INT12_0/TIOA6_0/SOT4_1         14                                                                                                                                                                                                                                                                                                                                                                                                  35  P11/DA1/ADTG_2/SCS6_0/TIOB4_1/INT01_1/BIN0_2/RTO11_0/IC02_1

       P35/WKUP2/RTO05_0/INT13_0/TIOB6_0/SCK4_1         15                                                                                                                                                                                                                                                                                                                                                                                                  34  P10/DA0/TIOA4_1/INT00_1/AIN0_2/RTO10_0/IC03_1

                                           VSS          16                                                                                                                                                                                                                                                                                                                                                                                                  33  VCC

                                                            17       18        19        20           21                            22                                             23                                     24                                            25                               26                                                27                                28         29             30       31             32

                                                            P46/X0A  P47/X1A   VBAT      P48/VREGCTL  P49/VWAKEUP                   INITX                                          C                                      VSS                                           VCC                              P40/TIOA7_0/INT14_0                               P41/TIOB7_0/INT15_0/ADTG_1/WKUP3  PE0/MD1    MD0            PE2/X0   PE3/X1         VSS

Note:

−      The number after the underscore ("_")                in pin names such as XXX_1 and                                                                                                                                                                                                                                                                                                                                                                  XXX_2 indicates the relocated port number. For

       these pins, there are multiple pins that             provide the same function for the                                                                                                                                                                                                                                                                                                                                                               same channel. Use the extended port function

       register (EPFR) to select the pin.

Document Number: 002-04922 Rev.*A                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            Page 10 of 124
                                                                                                                                                                                                                                                                                  MB9B560L Series

FPT-48P-M49

                                                                                                  (TOP VIEW)

                                                             VSS      P81/UDP0  P80/UDM0  USBVCC  P60/SCK1_1/NMIX/WKUP0/IC01_2  P61/AN14/ADTG_5/SOT1_1/INT15_1/UHCONX0/IC00_2  P66/AN09/INT10_1/CROUT_1  P00/TRSTX  P01/TCK/SWCLK  P02/TDI  P03/TMS/SWDIO  P04/TDO/SWO

                                                             48       47        46        45      44                            43                                             42                        41         40             39       38             37

                                           VCC           1                                                                                                                                                                                                              36  P23/AN05/SCK0_0/TIOB1_1/INT06_1

             P54/IC02_0/INT04_0/TIOA2_0                  2                                                                                                                                                                                                              35  P22/AN04/SOT0_0/TIOA1_1/INT05_1

             P55/IC03_0/INT05_0/TIOB2_0/SIN3_0           3                                                                                                                                                                                                              34  P21/AN03/ADTG_3/SIN0_0/TIOB0_1/INT04_1

             P56/FRCK0_0/INT06_0/TIOA3_0/SOT3_0          4                                                                                                                                                                                                              33  AVRH

             P57/DTTI0X_0/INT07_0/TIOB3_0/SCK3_0/ADTG_0  5                                                                                                                                                                                                              32  AVRL

             P30/RTO00_0/AIN0_1/INT08_0/TIOA4_0/SIN2_0   6                                LQFP - 48                                                                                                                                                                     31  AVSS

             P31/RTO01_0/BIN0_1/INT09_0/TIOB4_0/SOT2_0   7                                                                                                                                                                                                              30  AVCC

             P32/RTO02_0/ZIN0_1/INT10_0/TIOA5_0/SCK2_0   8                                                                                                                                                                                                              29  P20/AN02/SIN6_0/TIOA0_1/INT03_1/RTCCO_1/SUBOUT_1/WKUP1

             P33/RTO03_0/INT11_0/TIOB5_0/SIN4_1          9                                                                                                                                                                                                              28  P13/AN01/SOT6_0/TIOB7_1/IC00_1/TX0_1

             P34/RTO04_0/INT12_0/TIOA6_0/SOT4_1          10                                                                                                                                                                                                             27  P12/AN00/SCK6_0/TIOA7_1/INT02_1/ZIN0_2/IC01_1/RX0_1

             P35/WKUP2/RTO05_0/INT13_0/TIOB6_0/SCK4_1    11                                                                                                                                                                                                             26  P11/DA1/ADTG_2/SCS6_0/TIOB4_1/INT01_1/BIN0_2/IC02_1

                                           VSS           12                                                                                                                                                                                                             25  P10/DA0/TIOA4_1/INIT00_1/AIN0_2/IC03_1

                                                             13       14        15        16      17                            18                                             19                        20         21             22       23             24

                                                             P46/X0A  P47/X1A   VBAT      INITX   C                             VSS                                            VCC                       PE0/MD1    MD0            PE2/X0   PE3/X1         VSS

Note:

−      The number after the underscore ("_")             in pin names such as XXX_1                                                                                                                                                                        and          XXX_2 indicates the relocated port number. For

       these pins, there are multiple pins that          provide the same function for                                                                                                                                                                     the          same channel. Use the extended port function

       register (EPFR) to select the pin.

Document Number: 002-04922 Rev.*A                                                                                                                                                                                                                                                                                                Page 11 of 124
                                                                                                                                                                                                                                                                                  MB9B560L Series

LCC-48P-M73

                                                                                                  (TOP VIEW)

                                                             VSS      P81/UDP0  P80/UDM0  USBVCC  P60/SCK1_1/NMIX/WKUP0/IC01_2  P61/AN14/ADTG_5/SOT1_1/INT15_1/UHCONX0/IC00_2  P66/AN09/INT10_1/CROUT_1  P00/TRSTX  P01/TCK/SWCLK  P02/TDI  P03/TMS/SWDIO  P04/TDO/SWO

                                                             48       47        46        45      44                            43                                             42                        41         40             39       38             37

                                           VCC           1                                                                                                                                                                                                              36  P23/AN05/SCK0_0/TIOB1_1/INT06_1

             P54/IC02_0/INT04_0/TIOA2_0                  2                                                                                                                                                                                                              35  P22/AN04/SOT0_0/TIOA1_1/INT05_1

             P55/IC03_0/INT05_0/TIOB2_0/SIN3_0           3                                                                                                                                                                                                              34  P21/AN03/ADTG_3/SIN0_0/TIOB0_1/INT04_1

             P56/FRCK0_0/INT06_0/TIOA3_0/SOT3_0          4                                                                                                                                                                                                              33  AVRH

             P57/DTTI0X_0/INT07_0/TIOB3_0/SCK3_0/ADTG_0  5                                                                                                                                                                                                              32  AVRL

             P30/RTO00_0/AIN0_1/INT08_0/TIOA4_0/SIN2_0   6                                QFN - 48                                                                                                                                                                      31  AVSS

             P31/RTO01_0/BIN0_1/INT09_0/TIOB4_0/SOT2_0   7                                                                                                                                                                                                              30  AVCC

             P32/RTO02_0/ZIN0_1/INT10_0/TIOA5_0/SCK2_0   8                                                                                                                                                                                                              29  P20/AN02/SIN6_0/TIOA0_1/INT03_1/RTCCO_1/SUBOUT_1/WKUP1

             P33/RTO03_0/INT11_0/TIOB5_0/SIN4_1          9                                                                                                                                                                                                              28  P13/AN01/SOT6_0/TIOB7_1/IC00_1/TX0_1

             P34/RTO04_0/INT12_0/TIOA6_0/SOT4_1          10                                                                                                                                                                                                             27  P12/AN00/SCK6_0/TIOA7_1/INT02_1/ZIN0_2/IC01_1/RX0_1

             P35/WKUP2/RTO05_0/INT13_0/TIOB6_0/SCK4_1    11                                                                                                                                                                                                             26  P11/DA1/ADTG_2/SCS6_0/TIOB4_1/INT01_1/BIN0_2/IC02_1

                                           VSS           12                                                                                                                                                                                                             25  P10/DA0/TIOA4_1/INIT00_1/AIN0_2/IC03_1

                                                             13       14        15        16      17                            18                                             19                        20         21             22       23             24

                                                             P46/X0A  P47/X1A   VBAT      INITX   C                             VSS                                            VCC                       PE0/MD1    MD0            PE2/X0   PE3/X1         VSS

Note:

−      The number after the underscore ("_")             in pin names such as XXX_1                                                                                                                                                                        and          XXX_2 indicates the relocated port number. For

       these pins, there are multiple pins that          provide the same function for                                                                                                                                                                     the          same channel. Use the extended port function

       register (EPFR) to select the pin.

Document Number: 002-04922 Rev.*A                                                                                                                                                                                                                                                                                                Page 12 of 124
                                                          MB9B560L Series

4.   Pin Description

4.1  List of Pin Numbers

The number after the underscore ("_") in pin names such as XXX_1 and XXX_2 indicates the relocated port number. For these pins,

there are multiple pins that provide the same function for the same channel. Use the extended port function register (EPFR) to

select the pin.

            Pin No                           I/O circuit  Pin state

    LQFP64          LQFP48         Pin Name  type         type

     QFN64          QFN48

     1              1              VCC       -            -

                                   P50

                                   AIN0_0

     2              -              INT00_0   E            K

                                   TIOA0_0

                                   CTS4_0

                                   P51

                                   BIN0_0

     3              -              INT01_0   E            K

                                   TIOB0_0

                                   RTS4_0

                                   P52

                                   IC00_0

     4              -              ZIN0_0    I            K

                                   INT02_0

                                   TIOA1_0

                                   SIN4_0

                                   P53

                                   IC01_0

     5              -              INT03_0   N            K

                                   TIOB1_0

                                   SOT4_0

                                   (SDA4_0)

                                   P54

                    2              IC02_0

     6                             INT04_0   N            K

                                   TIOA2_0

                    -              SCK4_0

                                   (SCL4_0)

                                   P55

                                   IC03_0

     7              3              INT05_0   I            K

                                   TIOB2_0

                                   SIN3_0

                                   P56

                                   FRCK0_0

     8              4              INT06_0   N            K

                                   TIOA3_0

                                   SOT3_0

                                   (SDA3_0)

Document Number: 002-04922 Rev.*A                                    Page 13 of 124
                                                          MB9B560L   Series

        Pin  No                              I/O circuit  Pin state

LQFP64           LQFP48            Pin Name  type         type

QFN64            QFN48

                                   P57

                                   DTTI0X_0

                                   INT07_0

9                5                 TIOB3_0   N            K

                                   SCK3_0

                                   (SCL3_0)

                                   ADTG_0

                                   P30

                                   RTO00_0

10               6                 AIN0_1    G            K

                                   INT08_0

                                   TIOA4_0

                                   SIN2_0

                                   P31

                                   RTO01_0

                                   BIN0_1

11               7                 INT09_0   G            K

                                   TIOB4_0

                                   SOT2_0

                                   (SDA2_0)

                                   P32

                                   RTO02_0

                                   ZIN0_1

12               8                 INT10_0   G            K

                                   TIOA5_0

                                   SCK2_0

                                   (SCL2_0)

                                   P33

                                   RTO03_0

13               9                 INT11_0   G            K

                                   TIOB5_0

                                   SIN4_1

                                   P34

                                   RTO04_0

14               10                INT12_0   G            K

                                   TIOA6_0

                                   SOT4_1

                                   (SDA4_1)

                                   P35

                                   WKUP2

                                   RTO05_0

15               11                INT13_0   G            Q

                                   TIOB6_0

                                   SCK4_1

                                   (SCL4_1)

Document Number: 002-04922 Rev.*A                                    Page 14 of 124
                                                          MB9B560L   Series

        Pin No                               I/O circuit  Pin state

LQFP64          LQFP48             Pin Name  type         type

QFN64           QFN48

16              12                 VSS       -            -

17              13                 P46       P            S

                                   X0A

18              14                 P47       Q            T

                                   X1A

19              15                 VBAT

20              -                  P48       O            U

                                   VREGCTL

21              -                  P49       O            U

                                   VWAKEUP

22              16                 INITX     B            C

23              17                 C         -            -

24              18                 VSS       -            -

25              19                 VCC       -            -

                                   P40

26              -                  TIOA7_0   E            K

                                   INT14_0

                                   P41

                                   TIOB7_0

27              -                  INT15_0   E            Q

                                   ADTG_1

                                   WKUP3

28              20                 PE0       C            E

                                   MD1

29              21                 MD0       J            D

30              22                 PE2       A            A

                                   X0

31              23                 PE3       A            B

                                   X1

32              24                 VSS       -            -

33              -                  VCC       -            -

                                   P10

                                   DA0

                25                 TIOA4_1

34                                 INT00_1   R            J

                                   AIN0_2

                                   IC03_1

                -                  RTO10_0

                                   P11

                                   DA1

                                   ADTG_2

                26                 SCS6_0

35                                 TIOB4_1   R            J

                                   INT01_1

                                   BIN0_2

                                   IC02_1

                -                  RTO11_0

Document Number: 002-04922 Rev.*A                                    Page 15 of 124
                                                             MB9B560L   Series

          Pin No                                I/O circuit  Pin state

LQFP64             LQFP48             Pin Name  type         type

QFN64              QFN48

                                      P12

                                      AN00

                                      SCK6_0

                   27                 TIOA7_1

36                                    INT02_1   M            M

                                      ZIN0_2

                                      IC01_1

                                      RX0_1

                   -                  RTO12_0

                                      P13

                                      AN01

                                      SOT6_0

37                 28                 (SDA6_0)  M            L

                                      TIOB7_1

                                      IC00_1

                                      TX0_1

                   -                  RTO13_0

                                      P20

                                      AN02

                                      SIN6_0

                   29                 TIOA0_1

38                                    INT03_1   F            O

                                      RTCCO_1

                                      SUBOUT_1

                                      WKUP1

                   -                  RTO14_0

39                 30                 AVCC      -            -

40                 31                 AVSS      -            -

41                 32                 AVRL      -            -

42                 33                 AVRH      -            -

                                      P21

                                      AN03

                   34                 ADTG_3

43                                    SIN0_0    F            M

                                      TIOB0_1

                                      INT04_1

                   -                  RTO15_0

                                      P22

                                      AN04

                   35                 SOT0_0

44                                    (SDA0_0)  F            M

                                      TIOA1_1

                                      INT05_1

                   -                  FRCK1_0

                                      P23

                                      AN05

                   36                 SCK0_0

45                                    (SCL0_0)  F            M

                                      TIOB1_1

                                      INT06_1

                   -                  DTTI1X_0

Document  Number:  002-04922  Rev.*A                                    Page 16 of 124
                                                          MB9B560L   Series

        Pin No                               I/O circuit  Pin state

LQFP64          LQFP48             Pin Name  type         type

QFN64           QFN48

                                   P24

                                   AN06

46              -                  SCK1_0    F            M

                                   (SCL1_0)

                                   INT07_1

                                   IC10_0

                                   P25

                                   AN07

                                   SOT1_0

47              -                  (SDA1_0)  F            M

                                   INT08_1

                                   IC11_0

                                   CROUT_0

                                   P26

                                   AN08

48              -                  SIN1_0    F            M

                                   INT09_1

                                   IC12_0

                                   P04

49              37                 TDO       E            G

                                   SWO

                                   P03

50              38                 TMS       E            G

                                   SWDIO

51              39                 P02       E            G

                                   TDI

                                   P01

52              40                 TCK       E            G

                                   SWCLK

53              41                 P00       E            G

                                   TRSTX

                                   P66

                42                 AN09

54                                 INT10_1   F            M

                                   CROUT_1

                -                  IC13_0

                                   P65

                                   AN10

                                   SCK0_1

55              -                  (SCL0_1)  L            M

                                   TIOA2_1

                                   INT11_1

                                   RTCCO_0

                                   SUBOUT_0

                                   P64

                                   AN11

56              -                  SOT0_1    L            M

                                   (SDA0_1)

                                   TIOB2_1

                                   INT12_1

Document Number: 002-04922 Rev.*A                                    Page 17 of 124
                                                          MB9B560L   Series

        Pin No                               I/O circuit  Pin state

LQFP64          LQFP48             Pin Name  type         type

QFN64           QFN48

                                   P63

                                   AN12

                                   SIN0_1

57              -                  TX0_0     F            M

                                   TIOA3_1

                                   INT13_1

                                   ADTG_4

                                   P62

                                   AN13

58              -                  SIN1_1    F            M

                                   RX0_0

                                   TIOB3_1

                                   INT14_1

                                   P61

                                   AN14

                                   ADTG_5

59              43                 SOT1_1    F            M

                                   (SDA1_1)

                                   INT15_1

                                   UHCONX0

                                   IC00_2

                                   P60

                                   SCK1_1

60              44                 (SCK1_1)  I            F

                                   NMIX

                                   WKUP0

                                   IC01_2

61              45                 USBVCC    -            -

62              46                 P80       H            R

                                   UDM0

63              47                 P81       H            R

                                   UDP0

64              48                 VSS       -            -

Document Number: 002-04922 Rev.*A                                    Page 18 of 124
                                                                                      MB9B560L Series

4.2  List of Pin Functions

The number after the underscore ("_") in pin names such as XXX_1 and XXX_2 indicates the relocated port number. For these pins,

there are multiple pins that provide the same function for the same channel. Use the extended port function register (EPFR) to

select the pin.

     Pin                                                                         Pin  No

function         Pin name                             Function description   LQFP64   LQFP48

                                                                             QFN64    QFN48

                 ADTG_0                                                      9            5

                 ADTG_1                                                      27           -

                 ADTG_2            A/D converter external trigger input pin  35           26

                 ADTG_3                                                      43           34

                 ADTG_4                                                      57           -

                 ADTG_5                                                      59           43

                 AN00                                                        36           27

                 AN01                                                        37           28

                 AN02                                                        38           29

                 AN03                                                        43           34

     ADC         AN04                                                        44           35

                 AN05                                                        45           36

                 AN06              A/D converter analog input pin.           46           -

                 AN07              ANxx describes ADC ch.xx.                 47           -

                 AN08                                                        48           -

                 AN09                                                        54           42

                 AN10                                                        55           -

                 AN11                                                        56           -

                 AN12                                                        57           -

                 AN13                                                        58           -

                 AN14                                                        59           43

                 TIOA0_0           Base  timer  ch.0  TIOA  pin              2            -

Base Timer       TIOA0_1                                                     38           29

     0           TIOB0_0           Base  timer  ch.0  TIOB  pin              3            -

                 TIOB0_1                                                     43           34

                 TIOA1_0           Base  timer  ch.1  TIOA  pin              4            -

Base Timer       TIOA1_1                                                     44           35

     1           TIOB1_0           Base  timer  ch.1  TIOB  pin              5            -

                 TIOB1_1                                                     45           36

                 TIOA2_0           Base  timer  ch.2  TIOA  pin              6            2

Base Timer       TIOA2_1                                                     55           -

     2           TIOB2_0           Base  timer  ch.2  TIOB  pin              7            3

                 TIOB2_1                                                     56           -

                 TIOA3_0           Base  timer  ch.3  TIOA  pin              8            4

Base Timer       TIOA3_1                                                     57           -

     3           TIOB3_0           Base  timer  ch.3  TIOB  pin              9            5

                 TIOB3_1                                                     58           -

                 TIOA4_0           Base  timer  ch.4  TIOA  pin              10           6

Base Timer       TIOA4_1                                                     34           25

     4           TIOB4_0           Base  timer  ch.4  TIOB  pin              11           7

                 TIOB4_1                                                     35           26

Base Timer       TIOA5_0           Base  timer  ch.5  TIOA  pin              12           8

     5           TIOB5_0           Base  timer  ch.5  TIOB  pin              13           9

Document Number: 002-04922 Rev.*A                                                             Page 19 of 124
                                                                                                   MB9B560L  Series

Pin                                                                                           Pin  No

function          Pin name          Function description                                  LQFP64   LQFP48

                                                                                          QFN64    QFN48

Base Timer        TIOA6_0           Base timer ch.6 TIOA pin                              14           10

6                 TIOB6_0           Base timer ch.6 TIOB pin                              15           11

                  TIOA7_0           Base timer ch.7 TIOA pin                              26           -

Base Timer        TIOA7_1                                                                 36           27

7                 TIOB7_0           Base timer ch.7 TIOB pin                              27           -

                  TIOB7_1                                                                 37           28

                  TX0_0             CAN interface ch.0 TX output pin                      57           -

CAN 0             TX0_1                                                                   37           28

                  RX0_0             CAN interface ch.0 RX output pin                      58           -

                  RX0_1                                                                   36           27

                  SWCLK             Serial wire debug interface clock input pin           52           40

                  SWDIO             Serial wire debug interface data input / output  pin  50           38

                  SWO               Serial wire viewer output pin                         49           37

Debugger          TCK               JTAG test clock input pin                             52           40

                  TDI               JTAG test data input pin                              51           39

                  TDO               JTAG debug data output pin                            49           37

                  TMS               JTAG test mode state input/output pin                 50           38

                  TRSTX             JTAG test reset Input pin                             53           41

                  INT00_0           External interrupt request 00 input pin               2            -

                  INT00_1                                                                 34           25

                  INT01_0           External interrupt request 01 input pin               3            -

                  INT01_1                                                                 35           26

                  INT02_0           External interrupt request 02 input pin               4            -

External          INT02_1                                                                 36           27

Interrupt         INT03_0           External interrupt request 03 input pin               5            -

                  INT03_1                                                                 38           29

                  INT04_0           External interrupt request 04 input pin               6            2

                  INT04_1                                                                 43           34

                  INT05_0           External interrupt request 05 input pin               7            3

                  INT05_1                                                                 44           35

Document Number:  002-04922 Rev.*A                                                                         Page 20 of 124
                                                                                      MB9B560L  Series

Pin                                                                              Pin  No

function          Pin name          Function description                     LQFP64   LQFP48

                                                                             QFN64    QFN48

                  INT06_0           External interrupt request 06 input pin  8            4

                  INT06_1                                                    45           36

                  INT07_0           External interrupt request 07 input pin  9            5

                  INT07_1                                                    46           -

                  INT08_0           External interrupt request 08 input pin  10           6

                  INT08_1                                                    47           -

                  INT09_0           External interrupt request 09 input pin  11           7

                  INT09_1                                                    48           -

                  INT10_0           External interrupt request 10 input pin  12           8

External          INT10_1                                                    54           42

Interrupt         INT11_0           External interrupt request 11 input pin  13           9

                  INT11_1                                                    55           -

                  INT12_0           External interrupt request 12 input pin  14           10

                  INT12_1                                                    56           -

                  INT13_0           External interrupt request 13 input pin  15           11

                  INT13_1                                                    57           -

                  INT14_0           External interrupt request 14 input pin  26           -

                  INT14_1                                                    58           -

                  INT15_0           External interrupt request 15 input pin  27           -

                  INT15_1                                                    59           43

                  NMIX              Non-Maskable Interrupt input pin         60           44

                  P00                                                        53           41

                  P01                                                        52           40

                  P02               General-purpose I/O port 0               51           39

                  P03                                                        50           38

                  P04                                                        49           37

                  P10                                                        34           25

                  P11               General-purpose I/O port 1               35           26

                  P12                                                        36           27

                  P13                                                        37           28

                  P20                                                        38           29

GPIO              P21                                                        43           34

                  P22                                                        44           35

                  P23               General-purpose I/O port 2               45           36

                  P24                                                        46           -

                  P25                                                        47           -

                  P26                                                        48           -

                  P30                                                        10           6

                  P31                                                        11           7

                  P32               General-purpose I/O port 3               12           8

                  P33                                                        13           9

                  P34                                                        14           10

                  P35                                                        15           11

Document Number:  002-04922 Rev.*A                                                            Page 21 of 124
                                                                                      MB9B560L  Series

Pin                                                                              Pin  No

function          Pin name          Function                    description  LQFP64   LQFP48

                                                                             QFN64    QFN48

                  P40                                                        26           -

                  P41                                                        27           -

                  P46               General-purpose I/O port 4               17           13

                  P47                                                        18           14

                  P48                                                        20           -

                  P49                                                        21           -

                  P50                                                        2            -

                  P51                                                        3            -

                  P52                                                        4            -

                  P53               General-purpose I/O port 5               5            -

                  P54                                                        6            2

                  P55                                                        7            3

GPIO              P56                                                        8            4

                  P57                                                        9            5

                  P60                                                        60           44

                  P61                                                        59           43

                  P62                                                        58           -

                  P63               General-purpose I/O port 6               57           -

                  P64                                                        56           -

                  P65                                                        55           -

                  P66                                                        54           42

                  P80               General-purpose I/O port 8               62           46

                  P81                                                        63           47

                  PE0                                                        28           20

                  PE2               General-purpose I/O port E               30           22

                  PE3                                                        31           23

Document Number:  002-04922 Rev.*A                                                            Page 22 of 124
                                                                                                        MB9B560L  Series

Pin                                                                                                Pin  No

function          Pin name          Function description                                       LQFP64   LQFP48

                                                                                               QFN64    QFN48

                  SIN0_0            Multi-function serial interface ch.0 input pin             43           34

                  SIN0_1                                                                       57           -

                  SOT0_0            Multi-function serial interface ch.0 output pin.           44           35

Multi-            (SDA0_0)          This pin operates as SOT0 when it is used in a

function          SOT0_1            UART/CSIO/LIN (operation modes 0 to 3) and as SDA0         56           -

Serial            (SDA0_1)          when it is used in an I2C (operation mode 4).

0                 SCK0_0

                  (SCL0_0)          Multi-function serial interface ch.0 clock I/O pin.        45           36

                                    This pin operates as SCK0 when it is used in a CSIO

                  SCK0_1            (operation modes 2) and as SCL0 when it is used in an I2C

                  (SCL0_1)          (operation mode 4).                                        55           -

                  SIN1_0            Multi-function serial interface ch.1 input pin             48           -

                  SIN1_1                                                                       58           -

                  SOT1_0            Multi-function serial interface ch.1 output pin.           47           -

Multi-            (SDA1_0)          This pin operates as SOT1 when it is used in a

function          SOT1_1            UART/CSIO/LIN (operation modes 0 to 3) and as SDA1

Serial            (SDA1_1)          when it is used in an I2C (operation mode 4).              59           43

1                 SCK1_0

                  (SCL1_0)          Multi-function serial interface ch.1 clock I/O pin.        46           -

                                    This pin operates as SCK1 when it is used in a CSIO

                  SCK1_1            (operation modes 2) and as SCL1 when it is used in an I2C

                  (SCL1_1)          (operation mode 4).                                        60           44

                  SIN2_0            Multi-function serial interface ch.2 input pin             10           6

                                    Multi-function serial interface ch.2 output pin.

Multi-            SOT2_0            This pin operates as SOT2 when it is used in a             11           7

function          (SDA2_0)          UART/CSIO/LIN (operation modes 0 to 3) and as SDA2

Serial                              when it is used in an I2C (operation mode 4).

2                                   Multi-function serial interface ch.2 clock I/O pin.

                  SCK2_0            This pin operates as SCK2 when it is used in a CSIO        12           8

                  (SCL2_0)          (operation modes 2) and as SCL2 when it is used in an I2C

                                    (operation mode 4).

Document Number:  002-04922 Rev.*A                                                                              Page 23 of 124
                                                                                                          MB9B560L  Series

                                                                                                     Pin  No

Pin function      Pin name          Function description                                         LQFP64   LQFP48

                                                                                                 QFN64    QFN48

                  SIN3_0            Multi-function serial interface ch.3 input pin               7            3

                                    Multi-function serial interface ch.3 output pin.

Multi-            SOT3_0            This pin operates as SOT3 when it is used in a               8            4

function          (SDA3_0)          UART/CSIO/LIN (operation modes 0 to 3) and as SDA3

Serial                              when it is used in an I2C (operation mode 4).

3                                   Multi-function serial interface ch.3 clock I/O pin.

                  SCK3_0            This pin operates as SCK3 when it is used in a CSIO          9            5

                  (SCL3_0)          (operation modes 2) and as SCL3 when it is used in an I2C

                                    (operation mode 4).

                  SIN4_0                                                                         4            -

                  SIN4_1            Multi-function serial interface ch.4 input pin               13           9

                  SOT4_0            Multi-function serial interface ch.4 output pin.             5            -

                  (SDA4_0)          This pin operates as SOT4 when it is used in a

Multi-            SOT4_1            UART/CSIO/LIN (operation modes 0 to 3) and as SDA4           14           10

function          (SDA4_1)          when it is used in an I2C (operation mode 4).

Serial            SCK4_0            Multi-function serial interface ch.4 clock I/O pin.          6            -

4                 (SCL4_0)          This pin operates as SCK4 when it is used in a CSIO

                  SCK4_1            (operation modes 2) and as SCL4 when it is used in an I2C    15           11

                  (SCL4_1)          (operation mode 4).

                  CTS4_0            Multi-function serial interface ch.4 CTS input pin           2            -

                  RTS4_0            Multi-function serial interface ch.4 RTS output pin          3            -

                  SIN6_0            Multi-function serial interface ch.6 input pin               38           29

                  SOT6_0            This pin operates as SOT6 when it is used in a

Multi-            (SDA6_0)          UART/CSIO/LIN (operation modes 0 to 3) and as SDA6           37           28

function                            when it is used in an I2C (operation mode 4).

Serial                              Multi-function serial interface ch.6 clock I/O pin.

6                 SCK6_0            This pin operates as SCK6 when it is used in a CSIO          36           27

                  (SCL6_0)          (operation modes 2) and as SCL6 when it is used in an I2C

                                    (operation mode 4).

                  SCS6_0            Multi-function serial interface ch.6 serial chip select pin  35           26

Document Number:  002-04922 Rev.*A                                                                                Page 24 of 124
                                                                                                            MB9B560L  Series

                                                                                                       Pin  No

Pin function  Pin name                     Function description                                    LQFP64   LQFP48

                                                                                                   QFN64    QFN48

              DTTI0X_0             Input signal controlling wave form generator outputs            9            5

                                   RTO00 to RTO05 of Multi-function timer 0.

              FRCK0_0              16-bit free-run timer ch.0 external clock input pin             8            4

              IC00_0                                                                               4            -

              IC00_1                                                                               37           28

              IC00_2                                                                               59           43

              IC01_0                                                                               5            -

              IC01_1               16-bit input capture ch.0 input pin of Multi-function timer 0.  36           27

              IC01_2               ICxx describes channel number.                                  60           44

              IC02_0                                                                               6            2

              IC02_1                                                                               35           26

Multi-        IC03_0                                                                               7            3

function      IC03_1                                                                               34           25

Timer                              Wave form generator output  pin of  Multi-function timer 0.

0             RTO00_0              This pin operates as PPG00  when    it is used in PPG0 output   10           6

              (PPG00_0)            modes.

              RTO01_0              Wave form generator output  pin of  Multi-function timer 0.

              (PPG00_0)            This pin operates as PPG00  when    it is used in PPG0 output   11           7

                                   modes.

              RTO02_0              Wave form generator output  pin of  Multi-function timer 0.

              (PPG02_0)            This pin operates as PPG02  when    it is used in PPG0 output   12           8

                                   modes.

              RTO03_0              Wave form generator output  pin of  Multi-function timer 0.

              (PPG02_0)            This pin operates as PPG02  when    it is used in PPG0 output   13           9

                                   modes.

              RTO04_0              Wave form generator output  pin of  Multi-function timer 0.

              (PPG04_0)            This pin operates as PPG04  when    it is used in PPG0 output   14           10

                                   modes.

              RTO05_0              Wave form generator output  pin of  Multi-function timer 0.

              (PPG04_0)            This pin operates as PPG04  when    it is used in PPG0 output   15           11

                                   modes.

Document Number: 002-04922 Rev.*A                                                                                   Page 25 of 124
                                                                                                            MB9B560L  Series

                                                                                                       Pin  No

Pin function  Pin name                     Function description                                    LQFP64   LQFP48

                                                                                                   QFN64    QFN48

              DTTI1X_0             Input signal controlling wave form generator outputs            45           -

                                   RTO10 to RTO15 of Multi-function timer 1.

              FRCK1_0              16-bit free-run timer ch.1 external clock input pin             44           -

              IC10_0                                                                               46           -

              IC11_0               16-bit input capture ch.1 input pin of Multi-function timer 1.  47           -

              IC12_0               ICxx describes channel number.                                  48           -

              IC13_0                                                                               54           -

              RTO10_0              Wave form generator output  pin of  Multi-function timer 1.

              (PPG10_0)            This pin operates as PPG10  when    it is used in PPG1 output   34           -

                                   modes.

Multi-        RTO11_0              Wave form generator output  pin of  Multi-function timer 1.

function      (PPG10_0)            This pin operates as PPG10  when    it is used in PPG1 output   35           -

Timer                              modes.

1             RTO12_0              Wave form generator output  pin of  Multi-function timer 1.

              (PPG12_0)            This pin operates as PPG12  when    it is used in PPG1 output   36           -

                                   modes.

              RTO13_0              Wave form generator output  pin of  Multi-function timer 1.

              (PPG12_0)            This pin operates as PPG12  when    it is used in PPG1 output   37           -

                                   modes.

              RTO14_0              Wave form generator output  pin of  Multi-function timer 1.

              (PPG14_0)            This pin operates as PPG14  when    it is used in PPG1 output   38           -

                                   modes.

              RTO15_0              Wave form generator output  pin of  Multi-function timer 1.

              (PPG14_0)            This pin operates as PPG14  when    it is used in PPG1 output   43           -

                                   modes.

              AIN0_0                                                                               2            -

              AIN0_1               QPRC ch.0 AIN input pin                                         10           6

Quadrature    AIN0_2                                                                               34           25

Position/     BIN0_0                                                                               3            -

Revolution    BIN0_1               QPRC ch.0 BIN input pin                                         11           7

Counter       BIN0_2                                                                               35           26

0             ZIN0_0                                                                               4            -

              ZIN0_1               QPRC ch.0 ZIN input pin                                         12           8

              ZIN0_2                                                                               36           36

Document Number: 002-04922 Rev.*A                                                                                   Page 26 of 124
                                                                                                         MB9B560L  Series

                                                                                                    Pin  No

Pin function  Pin name                               Function description                       LQFP64   LQFP48

                                                                                                QFN64    QFN48

              RTCCO_0              0.5 seconds pulse output pin of Real-time clock              55           -

Real-time     RTCCO_1              Sub clock output pin                                         38           29

clock         SUBOUT_0             Sub clock output pin                                         55           -

              SUBOUT_1                                                                          38           29

              UDM0                 USB function/host D – pin                                    62           46

USB           UDP0                 USB function/host D + pin                                    63           47

              UHCONX0              USB external pull-up control pin                             59           43

Low-Power     WKUP0                Deep standby mode return signal input pin 0                  60           44

Consumpti     WKUP1                Deep standby mode return signal input pin 1                  38           29

on            WKUP2                Deep standby mode return signal input pin 2                  15           11

Mode          WKUP3                Deep standby mode return signal input pin 3                  27           -

DAC           DA0                  D/A converter ch.0 analog output pin                         34           25

              DA1                  D/A converter ch.1 analog output pin                         35           26

VBAT          VREGCTL              On-board regulator control pin                               20           -

              VWAKEUP              The return signal input pin from a hibernation state         21           -

Reset         INITX                External Reset Input pin.                                    22           16

                                   A reset is valid when INITX="L".

                                   Mode 1 pin.

              MD1                  During serial programming to Flash memory, MD1="L" must      28           20

                                   be input.

Mode                               Mode 0 pin.

              MD0                  During normal operation, MD0="L" must be input. During       29           21

                                   serial programming to Flash memory, MD0="H" must be

                                   input.

                                                                                                1            1

Power         VCC                  Power supply Pin                                             25           19

                                                                                                33           -

              USBVCC               3.3V Power supply port for USB I/O                           61           45

                                                                                                16           12

GND           VSS                  GND Pin                                                      24           18

                                                                                                32           24

                                                                                                64           48

              X0                   Main clock (oscillation) input pin                           30           22

              X1                   Main clock (oscillation) I/O pin                             31           23

Clock         X0A                  Sub clock (oscillation) input pin                            17           13

              X1A                  Sub clock (oscillation) I/O pin                              18           14

              CROUT_0              Built-in high-speed CR-osc clock output port                 47           -

              CROUT_1                                                                           54           42

Analog        AVCC                 A/D converter and D/A converter analog power supply     pin  39           30

Power         AVRH                 A/D converter analog reference voltage input pin             42           33

VBAT                               VBAT power supply pin.

Power         VBAT                 Backup power supply (battery etc.) and system power          19           15

                                   supply.

Analog        AVSS                 A/D converter and D/A converter                              40           31

GND                                GND pin

              AVRL                 A/D converter analog reference voltage input pin             41           32

C pin         C                    Power supply stabilization capacity pin                      23           17

Document Number: 002-04922 Rev.*A                                                                                Page 27 of 124
                                                                                               MB9B560L Series

5.  I/O  Circuit   Type

Type                                             Circuit                                       Remarks

                                     P-ch        P-ch     Digital output

          X1

                                                 N-ch     Digital output

                   R

                                                                                    It is possible to select the main

                                                                                    oscillation / GPIO function

                                                          Pull-up resistor control

                                                          Digital input             When the main oscillation is

                                                                                    selected.

                                                          Standby mode control      • Oscillation feedback resistor

                                                                                       : Approximately 1 MΩ

                                                          Clock input               • With Standby mode control

A                                                                                   When the GPIO is selected.

                                                                                    •  CMOS level output.

                                                                                    •  CMOS level hysteresis input

                                                          Standby mode control      •  With pull-up resistor control

                                                                                    •  With standby mode control

                                                          Digital input             •  Pull-up resistor

                                                                                       : Approximately 50 kΩ

                                                          Standby mode control      •  IOH = -4 mA, IOL = 4 mA

                   R

                         P-ch              P-ch           Digital output

          X0

                                           N-ch           Digital output

                                                          Pull-up resistor control

                         Pull-up resistor                                           •  CMOS level hysteresis input

B                                                                                   •  Pull-up resistor

                                                                                       : Approximately 50 kΩ

                                                          Digital input

Document  Number:  002-04922 Rev.*A                                                                             Page 28  of  124
                                                                                 MB9B560L Series

Type                                       Circuit                               Remarks

                                                    Digital input

C                                                                             •  Open drain output

          N-ch                                      Digital output            •  CMOS level hysteresis input

                                     P-ch  P-ch     Digital output

                                                                              •  CMOS level output

                                                                              •  CMOS level hysteresis input

                                                                              •  With pull-up resistor control

E                                                                             •  With standby mode control

                                           N-ch     Digital output            •  Pull-up resistor

                R                                                                : Approximately 50 kΩ

                                                                              •  IOH = -4 mA, IOL = 4 mA

                                                    Pull-up resistor control

                                                    Digital input

                                                    Standby mode control

                                     P-ch  P-ch     Digital output

                                                                              •  CMOS level output

                                                                              •  CMOS level hysteresis input

                                                                              •  With input control

                                           N-ch     Digital output            •  Analog input

                                                                              •  With pull-up resistor control

F                                                                             •  With standby mode control

                                                                              •  Pull-up resistor

                                                    Pull-up resistor control     : Approximately 50 kΩ

                                     R                                        •  IOH = -4 mA, IOL = 4 mA

                                                    Digital input             •  When this pin is used as an I2C

                                                                                 pin, the digital output P-ch

                                                    Standby mode control         transistor is always off

                                                    Analog input

                                                    Input control

Document  Number: 002-04922  Rev.*A                                                                        Page 29 of  124
                                                                                           MB9B560L Series

Type                                       Circuit                                         Remarks

                                     P-ch  P-ch     Digital output                      •  CMOS level output

                                                                                        •  CMOS level hysteresis input

                                                                                        •  With pull-up resistor control

                                                                                        •  With standby mode control

G                                                                                       •  Pull-up resistor

                                           N-ch     Digital output                         : Approximately 50 kΩ

                        R                                                               •  IOH = -12 mA, IOL = 12 mA

                                                                                        •  When this pin is used as an I2C

                                                                                           pin, the digital output P-ch

                                                                                           transistor is always off

                                                    Pull-up resistor

                                                    control

                                                    Digital input

                                                    Standby mode

                                                    control

                                                 GPIO Digital output

                                                 GPIO Digital input/output direction

                                                 GPIO Digital input

                                                 GPIO Digital input circuit control

                                                 UDP output                             It is possible to select the USB

          UDP/Pxx                                                                       I/O / GPIO function.

                                                 USB Full-speed/Low-speed control

                                                    UDP input                           When the USB I/O is selected.

                                                                                        • Full-speed, Low-speed control

H         Differential                              Differential input

                                                 USB/GPIO select                        When the GPIO is selected.

          UDM/Pxx                                                                       • CMOS level output

                                                    UDM input                           • CMOS level hysteresis input

                                                    UDM output                          • With standby mode control

                                                                                        • IOH = -20.5 mA, IOL = 18.5 mA

                                                 USB Digital input/output direction

                                                    GPIO Digital output

                                                 GPIO Digital input/output direction

                                                    GPIO Digital input

                                                    GPIO Digital input circuit control

Document  Number: 002-04922  Rev.*A                                                                                  Page 30 of 124
                                                                              MB9B560L Series

Type                                        Circuit                                       Remarks

                                      P-ch  P-ch     Digital output        •  CMOS level output

                                                                           •  CMOS level hysteresis input

                                                                           •  With pull-up resistor control

                                                                           •  5 V tolerant

                                                                           •  With standby mode control

I                                                                          •  IOH = -4 mA, IOL = 4 mA

                                            N-ch     Digital output        •  Available   to    control  of  PZR

                   R                                                          registers.

                                                                           •  When this pin is used as an I2C

                                                                              pin, the digital output P-ch

                                                     Pull-up resistor         transistor is always off

                                                     control

                                                     Digital input

                                                     Standby mode control

J                                                    Mode input            CMOS level hysteresis input

                                      P-ch  P-ch     Digital output        •  CMOS level output

                                                                           •  CMOS level hysteresis input

                                                                           •  With pull-up resistor control

                                                                           •  With standby mode control

L                                           N-ch     Digital output        •  Pull-up resistor

                                                                              : Approximately 50 kΩ

                                                                           •  IOH = -8 mA, IOL = 8 mA

                                                                           •  When this pin is used as an I2C

                                                                              pin, the digital output P-ch

                                                     Pull-up resistor         transistor is always off

                                      R              control

                                                     Digital input

                                                     Standby mode

                                                     control

Document  Number:  002-04922  Rev.*A                                                                     Page 31 of 124
                                                                                         MB9B560L Series

Type                                              Circuit                                Remarks

                                      P-ch        P-ch     Digital output

                                                                              •  CMOS level output

                                                                              •  CMOS level hysteresis input

                                                                              •  With input control

                                                                              •  Analog input

                                                  N-ch     Digital output     •  With pull-up resistor control

M                                                                             •  With standby mode control

                                                                              •  Pull-up resistor

                                                                                 : Approximately 50 kΩ

                                                           Pull-up resistor   •  IOH = -8 mA, IOL = 8 mA

                                      R                    control            •  When this pin is used as an I2C

                                                           Digital input         pin, the digital output P-ch

                                                                                 transistor is always off

                                                           Standby mode

                                                           control

                                                           Analog input

                                                           Input control

                   P-ch                                    Pull-up resistor   •  CMOS level output

                                                           control            •

                                                                                 CMOS level hysteresis input

                                                  P-ch     Digital output     •  With pull-up resistor control

                                                                              •  With standby mode control

                                                                              •  Pull-up resistor

                                                                                 : Approximately 50 kΩ

N                                           N-ch  N-ch     Digital output     •  IOH = -4 mA, IOL = 4 mA

                                                                                 (GPIO)

                                                                              •  IOL = 20 mA

                                                                                 (Fast Mode Plus)

                                                                              •  When this pin is used as an I2C

                                                           Fast mode control     pin, the digital output P-ch

                                         R                                       transistor is always off

                                                           Digital input

                                                           Standby mode

                                                           control

Document  Number:  002-04922  Rev.*A                                                                       Page 32 of  124
                                                                                     MB9B560L Series

Type                                           Circuit                               Remarks

                   P-ch                                 Pull-up resistor

                                                        control           •  CMOS level output

                                         P-ch           Digital output    •  CMOS level hysteresis input

                                                                          •  5 V tolerant

                                                                          •  With pull-up resistor control

                                                                          •  With standby mode control

O                                        N-ch           Digital output    •  Pull-up resistor

                                                                             : Approximately 50 kΩ

                                                                          •  IOH = -4 mA, IOL = 4 mA

                                                                          •  For I/O setting, refer to VBAT

                                                                             Domain in the Peripheral

                                                                             Manual

                                      R

                                                        Digital input

                                                        Standby mode

                                                        control

                   P-ch                                 Pull-up resistor

                                                        control

          X0A                            P-ch           Digital output    •  CMOS level output

                                                                          •  CMOS level hysteresis input

                                                                          •  With pull-up resistor control

                                                                          •  With standby mode control

P                                        N-ch           Digital output    •  Pull-up resistor

                                                                             : Approximately 50 kΩ

                                                                          •  IOH = -4 mA, IOL = 4 mA

                                                                          •  For I/O setting, refer to VBAT

                                                                             Domain in the Peripheral

                                                                             Manual

                                      R

                                                        Digital input

                                                        Standby mode

                                                        control

                                                        OSC

Document  Number:  002-04922  Rev.*A                                                                  Page 33 of 124
                                                                                        MB9B560L Series

Type                                              Circuit                               Remarks

                   P-ch                                    Pull-up resistor  It is possible to select the sub

                                                           control           oscillation / GPIO function

          X1A                               P-ch           Digital output

                                                                             When the sub oscillation is selected.

                                                                             • Oscillation feedback resistor

                                                                                : Approximately 10 MΩ

                                            N-ch           Digital output    • With Standby mode control

                                                                             When the GPIO is selected.

Q                                                                            • CMOS level output.

                                                                             • CMOS level hysteresis input

                                         R                                   • With pull-up resistor control

                                                           Digital input     • With standby mode control

                                                                             • Pull-up resistor

                                                           Standby mode         : Approximately 50 kΩ

                                                           control           • IOH = -4 mA, IOL = 4 mA

                                                           OSC               • For I/O setting, refer to VBAT

                                            RX                                  Domain in the Peripheral

                                                                                Manual

                                                           Standby mode

                                                           control

                                                           Clock input

                                      P-ch        P-ch     Digital output    •  CMOS level output

                                                                             •  CMOS level hysteresis input

                                                                             •  With input control

                                                                             •  Analog output

                                                                             •  With pull-up resistor control

                                                  N-ch     Digital output    •  With standby mode control

R                                                                            •  Pull-up resistor

                                                                                : Approximately 50 kΩ

                                                           Pull-up resistor  •  IOH = -12 mA, IOL = 12 mA

                                                           control              (4.5 V to 5.5 V)

                                      R                                      •  IOH = -8 mA, IOL = 8 mA

                                                           Digital input        (2.7 V to 4.5 V)

                                                           Standby mode

                                                           control

                                                           Analog output

Document  Number:  002-04922  Rev.*A                                                                     Page 34 of 124
                                                                                                            MB9B560L Series

6.   Handling Precautions

Any semiconductor devices have inherently a certain rate of failure. The possibility of failure is greatly affected by the conditions in

which they are used (circuit conditions, environmental conditions, etc.). This page describes precautions that must be observed to

minimize the chance of failure and to obtain higher reliability from your Cypress semiconductor devices.

6.1  Precautions for Product Design

This section describes precautions when designing electronic equipment using semiconductor devices.

Absolute Maximum Ratings

Semiconductor devices can be permanently damaged by application of stress (voltage, current, temperature, etc.) in excess of

certain established limits, called absolute maximum ratings. Do not exceed these ratings.

Recommended Operating Conditions

Recommended operating conditions are normal operating ranges for the semiconductor device. All the device's electrical

characteristics are warranted when operated within these ranges.

Always use semiconductor devices within the recommended operating conditions. Operation outside these ranges may adversely

affect reliability and could result in device failure.

No warranty is made with respect to uses, operating conditions, or combinations not represented on the data sheet. Users

considering application outside the listed conditions are advised to contact their sales representative beforehand.

Processing and Protection of Pins

These precautions must be followed when handling the pins which connect semiconductor devices to power supply and input/output

functions.

1.   Preventing Over-Voltage and Over-Current Conditions

    Exposure to voltage or current levels in excess of maximum ratings at any pin is likely to cause deterioration within the device,

    and in extreme cases leads to permanent damage of the device. Try to prevent such overvoltage or over-current conditions at the

    design stage.

2.   Protection of Output Pins

    Shorting of output pins to supply pins or other output pins, or connection to large capacitance can cause large current flows.

    Such conditions if present for extended periods of time can damage the device.

    Therefore, avoid this type of connection.

3.   Handling of Unused Input Pins

    Unconnected    input  pins  with  very  high  impedance  levels  can  adversely  affect  stability  of  operation.  Such  pins  should  be

    connected through an appropriate resistance to a power supply pin or ground pin.

Latch-up

Semiconductor devices are constructed by the formation of P-type and N-type areas on a substrate. When subjected to abnormally

high voltages, internal parasitic PNPN junctions (called thyristor structures) may be formed, causing large current levels in excess of

several hundred mA to flow continuously at the power supply pin. This condition is called latch-up.

CAUTION: The occurrence of latch-up not only causes loss of reliability in the semiconductor device, but can cause injury or

damage from high heat, smoke or flame. To prevent this from happening, do the following:

1.   Be sure that voltages applied to pins do not exceed the absolute maximum ratings. This should include attention to abnormal

     noise, surge levels, etc.

2.   Be sure that abnormal current flows do not occur during the power-on sequence.

Observance of Safety Regulations and Standards

Most countries in the world have established standards and regulations regarding safety, protection from electromagnetic

interference, etc. Customers are requested to observe applicable regulations and standards in the design of products.

Fail-Safe Design

Any semiconductor devices have inherently a certain rate of failure. You must protect against injury, damage or loss from such

failures by incorporating safety design measures into your facility and equipment such as redundancy, fire protection, and

prevention of over-current levels and other abnormal operating conditions.

Document Number: 002-04922 Rev.*A                                                                                             Page 35 of 124
                                                                                               MB9B560L Series

Precautions Related to Usage of Devices

Cypress semiconductor devices are intended for use in standard applications (computers, office automation and other office

equipment, industrial, communications, and measurement equipment, personal or household devices, etc.).

CAUTION: Customers considering the use of our products in special applications where failure or abnormal operation may directly

affect human lives or cause physical injury or property damage, or where extremely high levels of reliability are demanded (such as

aerospace systems, atomic energy controls, sea floor repeaters, vehicle operating controls, medical devices for life support, etc.)

are requested to consult with sales representatives before such use. The company will not be responsible for damages arising from

such use without prior approval.

6.2  Precautions for Package Mounting

Package mounting may be either lead insertion type or surface mount type. In either case, for heat resistance during soldering, you

should only mount under Cypress's recommended conditions. For detailed information about mount conditions, contact your sales

representative.

Lead Insertion Type

Mounting of lead insertion type packages onto printed circuit boards may be done by two methods: direct soldering on the board, or

mounting by using a socket.

Direct mounting onto boards normally involves processes for inserting leads into through-holes on the board and using the flow

soldering (wave soldering) method of applying liquid solder. In this case, the soldering process usually causes leads to be subjected

to thermal stress in excess of the absolute ratings for storage temperature. Mounting processes should conform to Cypress

recommended mounting conditions.

If socket mounting is used, differences in surface treatment of the socket contacts and IC lead surfaces can lead to contact

deterioration after long periods. For this reason it is recommended that the surface treatment of socket contacts and IC leads be

verified before mounting.

Surface Mount Type

Surface mount packaging has longer and thinner leads than lead-insertion packaging, and therefore leads are more easily deformed

or bent. The use of packages with higher pin counts and narrower pin pitch results in increased susceptibility to open connections

caused by deformed pins, or shorting due to solder bridges.

You must use appropriate mounting techniques. Cypress recommends the solder reflow method, and have established a ranking of

mounting conditions for each product. Users are advised to mount packages in accordance with Cypress ranking of recommended

conditions.

Lead-Free Packaging

CAUTION: When ball grid array (BGA) packages with Sn-Ag-Cu balls are mounted using Sn-Pb eutectic soldering, junction strength

may be reduced under some conditions of use.

Storage of Semiconductor Devices

Because plastic chip packages are formed from plastic resins, exposure to natural environmental conditions will cause absorption of

moisture. During mounting, the application of heat to a package that has absorbed moisture can cause surfaces to peel, reducing

moisture resistance and causing packages to crack. To prevent, do the following:

1.   Avoid exposure to rapid temperature changes, which cause moisture to condense inside the product. Store products in

     locations where temperature changes are slight.

2.   Use dry boxes for product storage. Products should be stored below 70% relative humidity, and at temperatures between 5°C

     and 30°C.

     When you open Dry Package that recommends humidity 40% to 70% relative humidity.

3.   When necessary, Cypress packages semiconductor devices in highly moisture-resistant aluminum laminate bags, with a silica

     gel desiccant. Devices should be sealed in their aluminum laminate bags for storage.

4.   Avoid storing packages where they are exposed to corrosive gases or high levels of dust.

Baking

Packages that have absorbed moisture may be de-moisturized by baking (heat drying). Follow the Cypress recommended

conditions for baking.

Condition: 125°C/24 h

Document Number: 002-04922 Rev.*A                                                                                             Page 36 of 124
                                                                                                       MB9B560L Series

Static Electricity

Because semiconductor devices are particularly susceptible to damage by static electricity, you must take the following precautions:

1.   Maintain relative humidity in the working environment between 40% and 70%. Use of an apparatus for ion generation may be

     needed to remove electricity.

2.   Electrically ground all conveyors, solder vessels, soldering irons and peripheral equipment.

3.   Eliminate static body electricity by the use of rings or bracelets connected to ground through high resistance (on the level of

     1 MΩ).

     Wearing of conductive clothing and shoes, use of conductive floor mats and other measures to minimize shock loads is

     recommended.

4.   Ground all fixtures and instruments, or protect with anti-static measures.

5.   Avoid the use of Styrofoam or other highly static-prone materials for storage of completed board assemblies.

6.3  Precautions for Use Environment

Reliability of semiconductor devices depends on ambient temperature and other conditions as described above.

For reliable performance, do the following:

1.   Humidity

    Prolonged use in high humidity can lead to leakage in devices as well as printed circuit boards. If high humidity levels are

    anticipated, consider anti-humidity processing.

2.   Discharge of Static Electricity

    When high-voltage charges exist close to semiconductor devices, discharges can cause abnormal operation. In such cases, use

    anti-static measures or processing to prevent discharges.

3.   Corrosive Gases, Dust, or Oil

    Exposure to corrosive gases or contact with dust or oil may lead to chemical reactions that will adversely affect the device. If you

    use devices in such conditions, consider ways to prevent such exposure or to protect the devices.

4.   Radiation, Including Cosmic Radiation

    Most devices are not designed for environments involving exposure to radiation or cosmic radiation. Users should provide

    shielding as appropriate.

5.   Smoke, Flame

    CAUTION: Plastic molded devices are flammable, and therefore should not be used near combustible substances. If devices

    begin to smoke or burn, there is danger of the release of toxic gases.

Customers considering the use of Cypress products in other special environmental conditions should consult with sales

representatives.

Document Number: 002-04922 Rev.*A                                                                                      Page 37 of 124
                                                                                                MB9B560L Series

7.  Handling Devices

Power Supply Pins

In products with multiple VCC and VSS pins, respective pins at the same potential are interconnected within the device in order to

prevent malfunctions such as latch-up. However, all of these pins should be connected externally to the power supply or ground

lines in order to reduce electromagnetic emission levels, to prevent abnormal operation of strobe signals caused by the rise in the

ground level, and to conform to the total output current rating.

Moreover, connect the current supply source with each POWER pins and GND pins of this device at low impedance. It is also

advisable that a ceramic capacitor of approximately 0.1 µF be connected as a bypass capacitor between VCC and VSS near this

device.

Power Supply Pins

A malfunction may occur when the power supply voltage fluctuates rapidly even though the fluctuation is within the guaranteed

operating range of the VCC power supply voltage. As a rule of voltage stabilization, suppress voltage fluctuation so that the

fluctuation in VCC ripple (peak-to-peak value) at the commercial frequency (50 Hz/60 Hz) does not exceed 10% of the standard

VCC value, and the transient fluctuation rate does not exceed 0.1 V/μs at a momentary fluctuation such as switching the power

supply.

Crystal Oscillator Circuit

Noise near the X0/X1 and X0A/X1A pins may cause the device to malfunction. Design the printed circuit board so that X0/X1,

X0A/X1A pins, the crystal oscillator (or ceramic oscillator), and the bypass capacitor to ground are located as close to the device as

possible.

It is strongly recommended that the PC board artwork be designed such that the X0/X1 and X0A/X1A pins are surrounded by

ground plane as this is expected to produce stable operation.

Evaluate oscillation of your using crystal oscillator by your mount board.

Sub Crystal Oscillator

This series sub oscillator circuit is low gain to keep the low current consumption.

The crystal oscillator to fill the following conditions is recommended for sub crystal oscillator to stabilize the oscillation.

    • Surface mount type

           Size              : More than 3.2 mm × 1.5 mm

           Load capacitance  : Approximately 6 pF to 7 pF

    • Lead type

           Load capacitance  : Approximately 6 pF to 7 pF

Using an External Clock

When using an external clock as an input of the main clock, set X0/X1 to the external clock input, and input the clock to        X0.  X1 (PE3)

can be used as a general-purpose I/O port.

Similarly, when using an external clock as an input of the sub clock, set X0A/X1A to the external clock input, and input         the  clock to

X0A. X1A (P47) can be used as a general-purpose I/O port.

                   Example of Using an External Clock

                                                                  Device

                                                                            X0(X0A)

                                                                                                Set as External

                                                                                                clock input

                                   Can      be  used       as               X1(PE3), X1A (P47)

                                   general-purpose

                                   I/O ports.

Document Number: 002-04922 Rev.*A                                                                                                Page 38 of 124
                                                                                                                 MB9B560L Series

Handling when Using Multi-function Serial Pin as I2C Pin

If it is using the multi-function serial pin as I2C pins, P-ch transistor of digital output is always disabled.

However, I2C pins need to keep the electrical characteristic like other pins and not to connect to the external I2C bus system with

power OFF.

C Pin

This series contains the regulator. Be sure to connect a smoothing capacitor (CS) for the regulator between the C pin and the GND

pin. Please use a ceramic capacitor or a capacitor of equivalent frequency characteristics as a smoothing capacitor.

However, some laminated ceramic capacitors have the characteristics of capacitance variation due to thermal fluctuation (F

characteristics and Y5V characteristics). Please select the capacitor that meets the specifications in the operating conditions to use

by evaluating the temperature characteristics of a capacitor.

A smoothing capacitor of about 4.7 μF would be recommended for this series.

                                                                             C

                                               Device                                      CS

                                                                             VSS

                                                                                      GND

Mode Pins (MD0)

Connect the MD pin (MD0) directly to VCC or VSS pins. Design the printed circuit board such that the pull-up/down resistance stays

low, as well as the distance between the mode pins and VCC pins or VSS pins is as short as possible and the connection

impedance is low, when the pins are pulled-up/down such as for switching the pin level and rewriting the Flash memory data. It is

because of preventing the device erroneously switching to test mode due to noise.

Notes on Power-on

Turn power on/off in the following order or at the same time.

If not using the A/D converter and D/A converter, connect AVCC = VCC and AVSS = VSS.

Turning on:    VBAT → VCC → USBVCC

               VCC → AVCC → AVRH

Turning off:   USBVCC → VCC → VBAT

               AVRH → AVCC → VCC

Serial Communication

There is a possibility to receive wrong data due to the noise or other causes on the serial communication.

Therefore, design a printed circuit board so as to avoid noise.

Consider the case of receiving wrong data due to noise, perform error detection such as by applying a checksum of data at the end.

If an error is detected, retransmit the data.

Differences in Features among the Products with Different Memory Sizes and between Flash Products and

MASK Products

The electric characteristics including power consumption, ESD, latch-up, noise characteristics, and oscillation characteristics among

the products with different memory sizes and between Flash products and MASK products are different because chip layout and

memory structures are different.

If you are switching to use a different product of the same series, please make sure to evaluate the electric characteristics.

Pull-Up Function of 5 V Tolerant I/O

Please do not input the signal more than VCC voltage at the time of pull-up function use of 5V tolerant I/O.

Handling when Using Debug Pins

When debug pins (TDO/TMS/TDI/TCK/TRSTX or SWO/SWDIO/SWCLK) are set to GPIO or other peripheral functions, only set

them as output, do not set them as input.

Document Number: 002-04922 Rev.*A                                                                                               Page 39 of 124
                                                                                                                                                                                                                                       MB9B560L Series

8.  Block Diagram

                   MB9BF564K/L, F565K/L,                             F566K/L

    TRSTX,TCK,

          TDI,TMS        SWJ-DP                                                                                                                                                                                                SRAM0

          TDO                                                                                                                                                                                                                  16/24/32 Kbytes

                         ROM

                         Table                                                                                                                                                                                                 SRAM1

                   Cortex-M4F Core I                                                                                                                                                                                           8/12/16 Kbytes

                   @160 MHz(Max)

                                             D                                                                                                                  Multi-layer AHB (Max 160 MHz)                                  SRAM2

                   FPU   MPU         NVIC                                                                                                                                                                                      8/12/16 Kbytes

                                           Sys                                                                                                                                                 MainFlash I/F

                                                                                                                                                                                               Trace Buffer                    MainFlash

                        Dual-Timer                                                                                                                                                             (16 Kbytes)                     512 Kbytes/

                                                                     APB0(Max 80 MHz)                                                                                                                                          384 Kbytes/

                   Watchdog Timer                   AHB-APB Bridge:                                                                                                                            Security                        256 Kbytes

                         (Software)

                                                                                                                                                                                               WorkFlash I/F                   WorkFlash

                        Clock Reset                                                                                                                                                                                            32 Kbytes

                         Generator

          INITX                                                                                                                                                                                                                USB2.0             USBVCC

                   Watchdog Timer                                                                                                                                                                                              (Host/        PHY  UDP0,UDM0

                         (Hardware)                                                                                                                                                                                            Func)

                                                                                                                                                                                                                                                  UHCONX0

                         CSV                                                                                                                                                                                                   DMAC

                   CLK                                                                                                                                                                                                                8ch.

                                                                                                                                                                                                                               DSTC

                   Source Clock

          X0       Main        PLL           CR                                                                                                                                                AHB-AHB Bridge

          X1       Osc                     100 kHz

                                             CR                                                                                                                                                                                       CAN         TX0,

                   VBAT Domain             4 MHz                                                                                                                                                                                                  RX0

          X0A      Sub

          X1A      Osc                                                                                                                                                                                                         GPIO               P0x,

          CROUT                                                                                                                                                                                                                                   P1x,

                                                                                                                                                                                                                               PIN-Function-         .

                                                                                                                                                                                                                                                     .

                                                                                                                                                                                                                                       Ctrl          .

                                                                                                                                                                                                                                                  PEx

          AVCC,

          AVSS,    12-bit A/D Converter                                                                                                                                                        CAN Prescaler

          AVRH

          ANxx           Unit 0

          ADTGx          Unit 1                                                                                                                                                                USB Clock Ctrl             PLL  Power-On

                                                                                                                                                                                                                               Reset

                                                                                                                                                                                               LVD Ctrl                        LVD

          TIOAx         Base Timer

                   16-bit 16ch./                                                                                                                                                               IRQ-Monitor                     Regulator          C

          TIOBx         32-bit 8ch.

                                                                                                                                                                                               CRC Accelerator

          AINx           QPRC                                                          AHB-APB Bridge : APB1 (Max 160 MHz)  AHB-APB Bridge : APB2 (Max 80 MHz)                                 Watch Counter

          BINx           1ch.

          ZINx                                                                                                                                                                                 Deep Standby Ctrl                                  WKUPx

                                                                                                                                                                                               Peripheral Clock Gating

                   A/D Activation Compare                                                                                                                                                      Low-speed CR Prescaler

                         6ch.                                                                                                                                                                  VBAT Domain                                        VWAKEUP

          ICxx     16-bit Input Capture                                                                                                                                                        Real-Time Clock                                    VREGCTL

                         4ch.                                                                                                                                                                  Port Ctrl.                                         RTCCO,

                                                                                                                                                                                                                                                  SUBOUT

          FRCKx    16-bit Free-run Timer                                                                                                                                                       External Interrupt

                         3ch.                                                                                                                                                                  Controller                                         INTxx

                   16-bit Output Compare                                                                                                                                                       16pin + NMI                                        NMIX

                         6ch.

          DTTIxX                                                                                                                                                                               MODE-Ctrl                                          MD0,

                                                                                                                                                                                                                                                  MD1

                   Waveform Generator

          RTOxx          3ch.                                                                                                                                                                                                                     SCKx

                                                                                                                                                                                               Multi-function Serial I/F                          SINx

                                                                                                                                                                                               6ch.                                               SOTx

                         16-bit PPG                                                                                                                                                            HW flow control(ch.4)                              CTS4

                         3ch.                                                                                                                                                                                                                     RTS4

                   Multi-function Timer × 2                                                                                                                                                    12-bit D/A Converter                               DAx

                                                                                                                                                                                               2units

Document  Number:  002-04922 Rev.*A                                                                                                                                                                                                                      Page  40  of  124
                                                                                       MB9B560L Series

9.  Memory Size

See Memory size in 1. Product Lineup  to confirm the  memory size.

10. Memory Map

Memory Map (1)

                                                                                       Peripherals Area

                                                                          0x41FF_FFFF

                                                                                       Reserved

                                                                          0x4007_0000

                                                                          0x4006_F000  GPIO

                                                                                       Reserved

                                      0xFFFF_FFFF                         0x4006_3000

                                                      Reserved            0x4006_2000  CAN ch.0

                                      0xE010_0000                         0x4006_1000  DSTC

                                                      Cortex-M4F Private  0x4006_0000  DMAC

                                      0xE000_0000     Peripherals                      Reserved

                                                                          0x4005_0000

                                                                          0x4004_0000  USB ch.0

                                                      External Device                  Reserved

                                                      Area                0x4003_C800

                                                                          0x4003_C100  Peripheral Clock Gating

                                                                          0x4003_C000  Low Speed CR Prescaler

                                      0x6000_0000                         0x4003_B000  RTC/Port Ctrl

                                                                          0x4003_A000  Watch Counter

                                                      Reserved            0x4003_9000  CRC

                                      0x4400_0000                         0x4003_8000  MFS

                                                      32 Mbytes           0x4003_7000  CAN prescaler

                                      0x4200_0000     Bit band alias      0x4003_6000  USB Clock ctrl

                                                                          0x4003_5000  LVD/DS mode

                                                      Peripherals         0x4003_4000  Reserved

                                      0x4000_0000                         0x4003_3000  D/AC

                                                                          0x4003_2000  Reserved

                                                      Reserved            0x4003_1000  Int-Req.Read

                                      0x2400_0000                         0x4003_0000  EXTI

                                                      32 Mbytes           0x4002_F000  Reserved

                                      0x2200_0000     Bit band alias      0x4002_E000  CR Trim

                                                      Reserved            0x4002_8000  Reserved

                                      0x2010_0000                         0x4002_7000  A/DC

                                      0x200E_0000     WorkFlash I/F       0x4002_6000  QPRC

                                      0x200C_0000     WorkFlash           0x4002_5000  Base Timer

                                                      Reserved            0x4002_4000  PPG

                                      0x2004_4000                                      Reserved

                                      0x2004_0000     SRAM2               0x4002_2000

                                      0x2003_C000     SRAM1               0x4002_1000  MFT Unit1

    See "lMemory Map (2)"             0x2000_0000     Reserved            0x4002_0000  MFT Unit0

    for the memory size               0x1FFF_8000     SRAM0                            Reserved

    details.                          0x0050_0000     Reserved            0x4001_6000

                                      0x0040_0000     Security/CR Trim    0x4001_5000  Dual Timer

                                                                          0x4001_3000  Reserved

                                                      MainFlash           0x4001_2000  SW WDT

                                      0x0000_0000                         0x4001_1000  HW WDT

                                                                          0x4001_0000  Clock/Reset

                                                                          0x4000_1000  Reserved

                                                                          0x4000_0000  MainFlash I/F

Document Number: 002-04922 Rev.*A                                                                        Page   41  of  124
                                                                          MB9B560L Series

Memory Map (2)

                MB9BF566K/L                     MB9BF565K/L               MB9BF564K/L

0x2008_0000                        0x2008_0000               0x2008_0000

                Reserved                        Reserved                  Reserved

0x200C_8000                        0x200C_8000               0x200C_8000

                WorkFlash                       WorkFlash                 WorkFlash

0x200C_0000     32 Kbytes          0x200C_0000  32 Kbytes    0x200C_0000  32 Kbytes

                Reserved                        Reserved

0x2004_4000                                                               Reserved

                                   0x2004_3000

                SRAM2                           SRAM2        0x2004_2000

                16 Kbytes                       12 Kbytes                 SRAM2

0x2004_0000                        0x2004_0000               0x2004_0000  8 Kbytes

                                                SRAM1                     SRAM1

                SRAM1                           12 Kbytes    0x2003_E000  8 Kbytes

                16 Kbytes          0x2003_D000

0x2003_C000

                                                Reserved                  Reserved

                Reserved

0x2000_0000                        0x2000_0000               0x2000_0000

                                                SRAM0                     SRAM0

                SRAM0                           24 Kbytes    0x1FFF_C000  16 Kbytes

                32 Kbytes          0x1FFF_A000

0x1FFF_8000

                                                Reserved                  Reserved

                Reserved

0x0050_0000                        0x0050_0000               0x0050_0000

0x0040_2000     CR trimming        0x0040_2000  CR trimming  0x0040_2000  CR trimming

0x0040_0000     Security           0x0040_0000  Security     0x0040_0000  Security

                Reserved

0x0008_0000                                     Reserved

                                                                          Reserved

                                   0x0006_0000

                MainFlash                                    0x0004_0000

                512 Kbytes                      MainFlash

                                                384 Kbytes                MainFlash

                                                                          256 Kbytes

0x0000_0000                        0x0000_0000               0x0000_0000

Document Number: 002-04922 Rev.*A                                                     Page 42 of 124
                                                                                  MB9B560L Series

Peripheral Address  Map

Start address       End address    Bus                               Peripherals

0x4000_0000         0x4000_0FFF    AHB   MainFlash I/F register

0x4000_1000         0x4000_FFFF          Reserved

0x4001_0000         0x4001_0FFF          Clock/Reset Control

0x4001_1000         0x4001_1FFF          Hardware Watchdog timer

0x4001_2000         0x4001_2FFF    APB0  Software Watchdog timer

0x4001_3000         0x4001_4FFF          Reserved

0x4001_5000         0x4001_5FFF          Dual-Timer

0x4001_6000         0x4001_FFFF          Reserved

0x4002_0000         0x4002_0FFF          Multi-function timer unit0

0x4002_1000         0x4002_1FFF          Multi-function timer unit1

0x4002_2000         0x4003_FFFF          Reserved

0x4002_4000         0x4002_4FFF          PPG

0x4002_5000         0x4002_5FFF    APB1  Base Timer

0x4002_6000         0x4002_6FFF          Quadrature Position/Revolution Counter

0x4002_7000         0x4002_7FFF          A/D Converter

0x4002_8000         0x4002_DFFF          Reserved

0x4002_E000         0x4002_EFFF          Internal CR trimming

0x4002_F000         0x4002_FFFF          Reserved

0x4003_0000         0x4003_0FFF          External Interrupt Controller

0x4003_1000         0x4003_1FFF          Interrupt Request Batch-Read Function

0x4003_2000         0x4003_4FFF          Reserved

0x4003_3000         0x4003_3FFF          D/A Converter

0x4003_4000         0x4003_4FFF          Reserved

0x4003_5000         0x4003_57FF          Low Voltage Detector

0x4003_5800         0x4003_5FFF          Deep standby mode Controller

0x4003_6000         0x4003_6FFF    APB2  USB clock generator

0x4003_7000         0x4003_7FFF          CAN prescaler

0x4003_8000         0x4003_8FFF          Multi-function serial Interface

0x4003_9000         0x4003_9FFF          CRC

0x4003_A000         0x4003_AFFF          Watch Counter

0x4003_B000         0x4003_BFFF          RTC/Port Ctrl

0x4003_C000         0x4003_C0FF          Low-speed CR Prescaler

0x4003_C100         0x4003_C7FF          Peripheral Clock Gating

0x4003_C800         0x4003_FFFF          Reserved

0x4004_0000         0x4004_FFFF          USB ch.0

0x4005_0000         0x4005_FFFF          Reserved

0x4006_0000         0x4006_0FFF          DMAC register

0x4006_1000         0x4006_1FFF          DSTC register

0x4006_2000         0x4006_2FFF    AHB   CAN ch.0

0x4006_3000         0x4006_EFFF          Reserved

0x4006_F000         0x4006_FFFF          GPIO

0x4006_7000         0x41FF_FFFF          Reserved

0x200E_0000         0x200E_FFFF          WorkFlash I/F register

Document Number: 002-04922 Rev.*A                                                 Page 43 of 124
                                                                                                       MB9B560L                Series

11. Pin Status in Each CPU State

The terms used for pin status have the following meanings.

 INITX=0

This is the period when the INITX pin is the L level.

 INITX=1

This is the period when the INITX pin is the H level.

 SPL=0

This is the status that the standby pin level setting bit (SPL) in the standby mode control  register  (STB_CTL) is set to 0.

 SPL=1

This is the status that the standby pin level setting bit (SPL) in the standby mode control  register  (STB_CTL) is set to 1.

Input enabled

Indicates that the input function can be used.

Internal input fixed at 0

This is the status that the input function cannot be used. Internal input is fixed at L.

 Hi-Z

Indicates that the pin drive transistor is disabled and the pin is put in the Hi-Z state.

Setting disabled

Indicates that the setting is disabled.

Maintain previous state

Maintains the state that was immediately prior to entering the current mode.

If a built-in peripheral function is operating, the output follows the peripheral function.

If the pin is being used as a port, that output is maintained.

Analog input is enabled

Indicates that the analog input is enabled.

Trace output

Indicates that the trace function can be used.

GPIO selected

In Deep standby mode, pins switch to the general-purpose I/O port.

Setting prohibition

Prohibition of a setting by specification limitation.

Document Number: 002-04922 Rev.*A                                                                      Page 44 of 124
                                                                                                                           MB9B560L Series

List             of Pin Status

                             Power-on                      Device       Run                                                               Return from

                                Reset or      INITX        Internal     Mode              Timer Mode,           Deep Standby RTC          Deep

Pin status Type              Low-voltage      Input        Reset        or Sleep          RTC Mode, or          Mode or Deep Standby      Standby

                             Detection        State              State  Mode       Stop Mode State                    Stop Mode State     Mode State

                 Function       State                                   State

                 Group

                                Power                Power Supply       Power             Power Supply                 Power Supply       Power

                                Supply                   Stable         Supply                Stable                       Stable         Supply

                                Unstable                                Stable                                                            Stable

                                     ‐        INITX=0      INITX=1      INITX=1               INITX=1                      INITX=1        INITX=1

                                     ‐              ‐            ‐      ‐          SPL=0           SPL=1        SPL=0              SPL=1         -

                                                                                                   Hi-Z /       GPIO         Hi-Z /

                 GPIO        Setting          Setting      Setting      Maintain   Maintain        Internal     selected     Internal     GPIO

                 selected    disabled         disabled     disabled     previous   previous        input fixed  Internal     input fixed  selected

                                                                        state      state           at 0         input fixed  at 0

                                                                                                                at 0

                 Main

A                crystal

                 oscillator

                 input pin/  Input            Input        Input        Input      Input           Input        Input        Input        Input

                 External    enabled          enabled      enabled      enabled    enabled         enabled      enabled      enabled      enabled

                 main clock

                 input

                 selected

                                                                                                   Hi-Z /       GPIO         Hi-Z /

                 GPIO        Setting          Setting      Setting      Maintain   Maintain        Internal     selected     Internal     GPIO

                 selected    disabled         disabled     disabled     previous   previous        input fixed  Internal     input fixed  selected

                                                                        state      state           at 0         input fixed  at 0

                                                                                                                at 0

                 External                                               Maintain   Maintain        Hi-Z /       Maintain     Hi-Z /       Maintain

                 main clock  Setting          Setting      Setting      previous   previous        Internal     previous     Internal     previous

B                input       disabled         disabled     disabled     state      state           input fixed  state        input fixed  state

                 selected                                                                          at 0                      at 0

                 Main        Hi-Z /           Hi-Z /       Hi-Z /       Maintain previous state /

                 crystal     Internal input   Internal     Internal     When oscillation stops*1, Hi-Z /

                 oscillator  fixed at "0"/    input fixed  input fixed  Internal input fixed at 0

                 output pin  or Input enable  at 0         at 0

                 INITX       Pull-up /        Pull-up /    Pull-up /    Pull-up /  Pull-up /       Pull-up /    Pull-up /    Pull-up /    Pull-up /

C                input pin   Input            Input        Input        Input      Input           Input        Input        Input        Input

                             enabled          enabled      enabled      enabled    enabled         enabled      enabled      enabled      enabled

D                Mode        Input            Input        Input        Input      Input           Input        Input        Input        Input

                 input pin   enabled          enabled      enabled      enabled    enabled         enabled      enabled      enabled      enabled

Document Number: 002-04922 Rev.*A                                                                                                         Page 45 of 124
                                                                                                                MB9B560L          Series

                             Power-on                                                                                             Return

                             Reset or          INITX    Device       Run Mode         TIMER Mode,     Deep Standby RTC            from

Pin status Type              Low-voltage       Input    Internal     or SLEEP         RTC Mode, or    Mode or Deep Standby        Deep

                             Detection         State          Reset  Mode          STOP Mode State          STOP Mode State       Standby

                 Function          State                      State  State                                                        Mode

                 Group                                                                                                            State

                             Power             Power Supply          Power            Power Supply           Power Supply         Power

                             Supply                   Stable         Supply              Stable                    Stable         Supply

                             Unstable                                Stable                                                       Stable

                                    ‐          INITX=0  INITX=1      INITX=1             INITX=1                INITX=1           INITX=1

                                    ‐          ‐              ‐      ‐         SPL=0         SPL=1    SPL=0                SPL=1  -

                 Mode        Input        Input         Input        Input     Input     Input        Input        Input          Input

                 input pin   enabled      enabled       enabled      enabled   enabled   enabled      enabled      enabled        enabled

E                GPIO        Setting      Setting       Setting      Maintain  Maintain  Hi-Z /       GPIO         Hi-Z /         GPIO

                 selected    disabled     disabled      disabled     previous  previous  Input        selected     Input          selected

                                                                     state     state     enabled                   enabled

                 NMIX        Setting      Setting       Setting                          Maintain

                 selected    disabled     disabled      disabled                         previous

                                                                                         state                                    GPIO

                 Resource                                            Maintain  Maintain               WKUP         Hi-Z /         selected

F                other than                                          previous  previous  Hi-Z /       input        WKUP

                 above                    Hi-Z /        Hi-Z /       state     state     Internal     enabled      input

                 selected    Hi-Z         Input         Input                            input fixed               enabled

                 GPIO                     enabled       enabled                          at 0                                     Maintain

                 selected                                                                                                         previous

                                                                                                                                  state

                 JTAG                     Pull-up /     Pull-up /                        Maintain     Maintain     Maintain       Maintain

                 selected    Hi-Z         Input         Input                            previous     previous     previous       previous

                                          enabled       enabled      Maintain  Maintain  state        state        state          state

G                                                                    previous  previous  Hi-Z /       GPIO         Hi-Z /

                 GPIO        Setting      Setting       Setting      state     state     Internal     selected     Internal       GPIO

                 selected    disabled     disabled      disabled                         input fixed  Internal     input fixed    selected

                                                                                         at 0         input fixed  at 0

                                                                                                      at 0

                 Analog      Setting      Setting       Setting

                 output      disabled     disabled      disabled               *2        *3

                 selected                                                                             GPIO

                 Resource                                            Maintain                         selected     Hi-Z /

J                other than                                          previous                         Internal     Internal       GPIO

                 above                    Hi-Z /        Hi-Z /       state     Maintain  Hi-Z /       input fixed  input fixed    selected

                 selected    Hi-Z         Input         Input                  previous  Internal     at 0         at 0

                                          enabled       enabled                state     input fixed

                 GPIO                                                                    at 0

                 selected

                 External                                                                Maintain

                 interrupt   Setting      Setting       Setting                          previous

                 enabled     disabled     disabled      disabled                         state        GPIO

                 selected                                            Maintain  Maintain               selected     Hi-Z /

K                Resource                                            previous  previous               Internal     Internal       GPIO

                 other than               Hi-Z /        Hi-Z /       state     state     Hi-Z /       input fixed  input fixed    selected

                 above       Hi-Z         Input         Input                            Internal     at 0         at 0

                 selected                 enabled       enabled                          input fixed

                 GPIO                                                                    at 0

                 selected

Document Number:             002-04922 Rev.*A                                                                                     Page 46 of 124
                                                                                                                   MB9B560L          Series

                             Power-on                                                                                                Return

                             Reset or     INITX             Device  Run Mode             Timer Mode,       Deep Standby RTC          from

Pin status Type              Low-voltage  Input        Internal     or Sleep             RTC Mode, or      Mode or Deep Standby      Deep

                             Detection    State             Reset   Mode         Stop Mode State                 Stop Mode State     Standby

                 Function          State                    State   State                                                            Mode

                 Group                                                                                                               State

                                   Power          Power Supply      Power                Power Supply              Power Supply      Power

                             Supply                 Stable          Supply                 Stable                    Stable          Supply

                             Unstable                               Stable                                                           Stable

                                   ‐      INITX=0      INITX=1      INITX=1                INITX=1                   INITX=1         INITX=1

                                   ‐      ‐                 ‐       ‐            SPL=0             SPL=1   SPL=0             SPL=1           -

                                          Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /

                                          Internal     Internal     Internal     Internal     Internal     Internal     Internal     Internal

                 Analog                   input fixed  input fixed  input fixed  input fixed  input fixed  input fixed  input fixed  input fixed

                 input       Hi-Z         at 0 /       at 0 /       at 0 /       at 0 /       at 0 /       at 0 /       at 0 /       at 0 /

                 selected                 Analog       Analog       Analog       Analog       Analog       Analog       Analog       Analog

                                          input        input        input        input        input        input        input        input

L                                         enabled      enabled      enabled      enabled      enabled      enabled      enabled      enabled

                 Resource                                                                                  GPIO

                 other than                                         Maintain     Maintain     Hi-Z /       selected     Hi-Z /

                 above       Setting      Setting      Setting      previous     previous     Internal     Internal     Internal     GPIO

                 selected    disabled     disabled     disabled     state        state        input fixed  input fixed  input fixed  selected

                 GPIO                                                                         at 0         at 0         at 0

                 selected

                                          Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /

                                          Internal     Internal     Internal     Internal     Internal     Internal     Internal     Internal

                 Analog                   input fixed  input fixed  input fixed  input fixed  input fixed  input fixed  input fixed  input fixed

                 input       Hi-Z         at 0 /       at 0 /       at 0 /       at 0 /       at 0 /       at 0 /       at 0 /       at 0 /

                 selected                 Analog       Analog       Analog       Analog       Analog       Analog       Analog       Analog

                                          input        input        input        input        input        input        input        input

                                          enabled      enabled      enabled      enabled      enabled      enabled      enabled      enabled

M                External                                                                     Maintain

                 interrupt                                                                    previous

                 enabled                                                                      state        GPIO

                 selected                                           Maintain     Maintain                  selected     Hi-Z /

                 Resource    Setting      Setting      Setting      previous     previous                  Internal     Internal     GPIO

                 other than  disabled     disabled     disabled     state        state        Hi-Z /       input fixed  input fixed  selected

                 above                                                                        Internal     at 0         at 0

                 selected                                                                     input fixed

                 GPIO                                                                         at 0

                 selected

Document Number: 002-04922 Rev.*A                                                                                                   Page 47 of 124
                                                                                                                   MB9B560L          Series

                             Power-on                                                                                                Return

                             Reset or     INITX             Device  Run Mode             Timer Mode,       Deep Standby RTC          from

Pin status Type              Low-voltage  Input        Internal     or Sleep             RTC Mode, or      Mode or Deep Standby      Deep

                             Detection    State             Reset   Mode         Stop Mode State           Stop Mode State           Standby

                 Function          State                    State   State                                                            Mode

                 Group                                                                                                               State

                                   Power          Power Supply      Power                Power Supply              Power Supply      Power

                             Supply                 Stable          Supply                 Stable                    Stable          Supply

                             Unstable                               Stable                                                           Stable

                                   ‐      INITX=0      INITX=1      INITX=1                INITX=1                   INITX=1         INITX=1

                                   ‐            ‐            ‐      ‐            SPL=0             SPL=1   SPL=0             SPL=1           -

                                          Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /

                                          Internal     Internal     Internal     Internal     Internal     Internal     Internal     Internal

                 Analog                   input fixed  input fixed  input fixed  input fixed  input fixed  input fixed  input fixed  input fixed

                 input       Hi-Z         at 0 /       at 0 /       at 0 /       at 0 /       at 0 /       at 0 /       at 0 /       at 0 /

                 selected                 Analog       Analog       Analog       Analog       Analog       Analog       Analog       Analog

                                          input        input        input        input        input        input        input        input

                                          enabled      enabled      enabled      enabled      enabled      enabled      enabled      enabled

                 WKUP                                                                                      WKUP         WKUP

                 enabled                                                                                   input        input

                             Setting      Setting      Setting                                Maintain     enabled      enabled

O                External                                                                     previous

                 interrupt   disabled     disabled     disabled                               state

                 enabled                                            Maintain     Maintain                                            GPIO

                 selected                                           previous     previous                  GPIO         Hi-Z /

                 Resource                                           state        state                     selected     Internal     selected

                 other than                                                                   Hi-Z /       Internal     input fixed

                 above                    Hi-Z         Hi-Z                                   Internal     input fixed  at 0

                 selected    Hi-Z         Input        Input                                  input fixed  at 0

                 GPIO                     enabled      enabled                                at 0

                 selected

                                          Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /       Hi-Z /

                                          Internal     Internal     Internal     Internal     Internal     Internal     Internal     Internal

                 Analog                   input fixed  input fixed  input fixed  input fixed  input fixed  input fixed  input fixed  input fixed

                 input       Hi-Z         at 0 /       at 0 /       at 0 /       at 0 /       at 0 /       at 0 /       at 0 /       at 0 /

                 selected                 Analog       Analog       Analog       Analog       Analog       Analog       Analog       Analog

                                          input        input        input        input        input        input        input        input

                                          enabled      enabled      enabled      enabled      enabled      enabled      enabled      enabled

                                                                                              Maintain     WKUP         Hi-Z /

P                WKUP                                                                         previous     input        WKUP

                 enabled                                                                      state        enabled      input

                                                                                                                        enabled

                 Resource    Setting      Setting      Setting      Maintain     Maintain                                            GPIO

                 other than  disabled     disabled     disabled     previous     previous     Hi-Z /       GPIO         Hi-Z /       selected

                 above                                              state        state        Internal     selected     Internal

                 selected                                                                     input fixed  Internal     input fixed

                 GPIO                                                                         at 0         input fixed  at 0

                 selected                                                                                  at 0

Document Number: 002-04922 Rev.*A                                                                                                   Page 48 of 124
                                                                                                                 MB9B560L Series

                              Power-on                                                                                             Return

                              Reset or     INITX     Device        Run Mode           Timer Mode,        Deep Standby RTC          from

Pin status Type               Low-voltage  Input     Internal      or Sleep           RTC Mode, or       Mode or Deep Standby      Deep

                              Detection    State     Reset         Mode             Stop Mode State      Stop Mode State           Standby

                                    State                   State  State                                                           Mode

                 Function                                                                                                          State

                 Group        Power        Power Supply            Power              Power Supply              Power Supply       Power

                              Supply                Stable         Supply                 Stable                   Stable          Supply

                              Unstable                             Stable                                                          Stable

                                     ‐     INITX=0   INITX=1       INITX=1              INITX=1                    INITX=1         INITX=1

                                     ‐     ‐                ‐      ‐         SPL=0                SPL=1  SPL=0             SPL=1          -

                                                                                                         WKUP         Hi-Z /

                 WKUP                                                                                    input        WKUP

                 enabled                                                                  Maintain       enabled      input

                              Setting      Setting   Setting                              previous                    enabled

                 External     disabled     disabled  disabled                             state

                 interrupt                                         Maintain  Maintain

Q                enabled                                           previous  previous                    GPIO                      GPIO

                 selected                                          state     state                       selected     Hi-Z /       selected

                 Resource                                                                                Internal     Internal

                 other than                Hi-Z /    Hi-Z /                               Hi-Z /         input fixed  input fixed

                 above        Hi-Z         Input     Input                                Internal       at 0         at 0

                 selected                  enabled   enabled                              input fixed

                 GPIO                                                                     at 0

                 selected

                                                                                                         GPIO         Hi-Z /

                                                                                                         selected     Internal

                                           Hi-Z /    Hi-Z /                  Maintain     Hi-Z /         Internal     input fixed

                 GPIO         Hi-Z         Input     Input                   previous     Internal       input fixed  at "0"       GPIO

                 selected                  enabled   enabled                 state        input fixed    at "0"       Hi-Z /       selected

                                                                                          at 0           Hi-Z /       Input

                                                                                                         Input        enabled

                                                                   Maintain                              enabled

R                                                                  previous  Hi-Z at      Hi-Z at

                                                                   state     trans-       trans-

                                                                             mission/     mission/

                              Setting      Setting   Setting                 Input        Input          Hi-Z /       Hi-Z /       Hi-Z /

                 USB I/O pin  disabled     disabled  disabled                enabled/     enabled/       Input        Input        Input

                                                                             Internal     Internal       enabled      enabled      enabled

                                                                             input fixed  input fixed

                                                                             at 0 at      at 0 at

                                                                             reception    reception

*1: Oscillation is stopped at Sub timer mode, sub CR timer mode, RTC mode, Stop mode, Deep Standby RTC mode, and Deep

                 Standby Stop mode.

*2: Maintain previous state at timer mode. GPIO selected Internal input fixed at 0 at RTC mode, Stop mode.

*3: Maintain previous state at timer mode. Hi-Z/Internal input fixed at 0 at RTC mode, Stop mode.

Document Number: 002-04922 Rev.*A                                                                                                 Page 49 of 124
                                                                                                                                         MB9B560L Series

List of VBAT Domain Pin Status

                                                                     Run                                                                    Return                    Return

VBAT Pin Status Type               VBAT         INITX     Device     Mode or            Timer Mode,                 Deep Standby            from      VBAT            from

                                   Power-on     Input     Internal   Sleep             RTC Mode, or         RTC Mode or Deep                Deep      RTC             VBAT

                                   Reset        State     Reset      Mode             Stop Mode State       Standby Stop Mode State         Standby   Mode            RTC

                      Function                            State      State                                                                  Mode      State           Mode

                      Group                                                                                                                 State                     State

                                   Power                             Power                                                                  Power     Power           Power

                                   Supply       Power Supply Stable  Supply    Power Supply Stable          Power Supply Stable             Supply    Supply          Supply

                                   Unstable                          Stable                                                                 Stable    Stable          Stable

                                   ‐            INITX=0   INITX=1    INITX=1                INITX=1                      INITX=1            INITX=1          -            -

                                   ‐            ‐         ‐          ‐         SPL=0                 SPL=1  SPL=0                 SPL=1          -           -            -

                                                                                            Hi-Z /          GPIO         Hi-Z /

                      GPIO         Setting      Setting   Setting    Maintain  Maintain     Internal        selected     Internal        GPIO         Setting

                      selected     disabled     disabled  disabled   previous  previous     input fixed     Internal     input fixed     selected     prohibition  -

                                                                     state     state        at "0"          input fixed  at "0"

                                                                                                            at "0"

                      Sub

S                     crystal

                      oscillator                                                                                                                      Maintain     Maintain

                      input pin /  Input        Input     Input      Input     Input        Input           Input        Input           Input        previous     previous

                      External     enabled      enabled   enabled    enabled   enabled      enabled         enabled      enabled         enabled      state        state

                      sub clock

                      input

                      selected

                                                                                            Hi-Z /          GPIO         Hi-Z /

                      GPIO         Setting      Setting   Setting    Maintain  Maintain     Internal        selected     Internal        GPIO         Setting

                      selected     disabled     disabled  disabled   previous  previous     input fixed     Internal     input fixed     selected     prohibition  -

                                                                     state     state        at "0"          input fixed  at "0"

                                                                                                            at "0"

                      External                                       Maintain  Maintain     Hi-Z /          Maintain     Hi-Z /          Maintain     Maintain     Maintain

                      sub clock    Setting      Setting   Setting    previous  previous     Internal        previous     Internal        previous     previous     previous

                      input        disabled     disabled  disabled   state     state        input fixed     state        input fixed     state        state        state

                      selected                                                              at "0"                       at "0"

T                                                                              Maintain     Maintain        Maintain     Maintain        Maintain

                                                                               previous     previous        previous     previous        previous

                                   Hi-Z /       Hi-Z /    Hi-Z /               state/When   state/When      state/When   state/When      state/Whe

                      Sub          Internal     Internal  Internal   Maintain  oscillation  oscillation     oscillation  oscillation     n            Maintain     Maintain

                      crystal      input        Input     Input      previous  stops*,      stops*,         stops*,      stops*,         oscillation  previous     previous

                      oscillator   fixed at 0/  fixed     fixed      state     Hi-Z /       Hi-Z /          Hi-Z/        Hi-Z/           stops*,      state        state

                      output pin   or Input     at "0"    at "0"               Internal     Internal        Internal     Internal        Hi-Z/

                                   enable                                      input fixed  input fixed     input fixed  input fixed     Internal

                                                                               at "0"       at "0"          at "0"       at "0"          input fixed

                                                                                                                                         at "0"

                      Resource

                      selected                  Maintain  Maintain   Maintain  Maintain     Maintain        Maintain     Maintain        Maintain     Maintain     Maintain

U                                  Hi-Z         previous  previous   previous  previous     previous        previous     previous        previous     previous     previous

                      GPIO                      state     state      state     state        state           state        state           state        state        state

                      selected

*:                    Oscillation  is stopped   at Stop   mode and   Deep Standby Stop mode.

Document Number: 002-04922 Rev.*A                                                                                                                     Page 50 of 124
                                                                                                           MB9B560L Series

12. Electrical Characteristics

12.1  Absolute Maximum Ratings

                  Parameter                    Symbol              Rating           Unit                        Remarks

                                                              Min          Max

Power supply voltage *1, *2                  VCC       VSS - 0.5   VSS + 6.5     V

Power supply voltage (for USB)*1, * 3        USBVCC    VSS - 0.5   VSS + 6.5     V

Power supply voltage (VBAT) *1 ,*4           VBAT      VSS - 0.5   VSS + 6.5     V

Analog power supply voltage *1 ,*5           AVCC      VSS - 0.5   VSS + 6.5     V

Analog reference voltage *1 ,*5              AVRH      VSS - 0.5   VSS + 6.5     V

                                                       VSS - 0.5   VCC + 0.5     V                     Except for USB  pin

                                                                   (≤ 6.5V)

Input voltage *1                             VI        VSS - 0.5   USBVCC + 0.5  V                     USB pin

                                                                   (≤ 6.5V)

                                                       VSS - 0.5   VSS + 6.5     V                     5 V tolerant

Analog pin input voltage *1                  VIA       VSS - 0.5   AVCC + 0.5    V

                                                                   (≤ 6.5V)

Output voltage *1                            VO        VSS - 0.5   VCC + 0.5     V

                                                                   (≤ 6.5V)

                                                                   10            mA                    4 mA type

"L" level maximum output current *6          IOL       -           20            mA                    8 mA type

                                                                   20            mA                    12 mA type

                                                                   22.4          mA                    I2C Fm+

                                                                   4             mA                    4 mA type

"L" level average output current *7          IOLAV     -           8             mA                    8 mA type

                                                                   12            mA                    12 mA type

                                                                   20            mA                    I2C Fm+

"L" level total maximum output current       ∑IOL      -           100           mA

"L" level total maximum output current *8    ∑IOLAV    -           50            mA

                                                                   - 10          mA                    4 mA type

"H" level maximum output current *6          IOH       -           - 20          mA                    8 mA type

                                                                   - 20          mA                    12 mA type

                                                                   -4            mA                    4 mA type

"H" level average output current *7          IOHAV     -           -8            mA                    8 mA type

                                                                   - 12          mA                    12 mA type

"H" level total maximum output current       ∑IOH      -           - 100         mA

"H" level total average output current *8    ∑IOHAV    -           - 50          mA

Storage temperature                          TSTG      -  55       + 150         °C

*1: These parameters are based on the condition that VSS = AVSS = 0.0 V.

*2: VCC must not drop below VSS - 0.5 V.

*3: USBVCC must not drop below VSS - 0.5 V.

*4: VBAT must not drop below VSS - 0.5 V.

*5: Ensure that the voltage does not exceed VCC + 0.5 V, for example, when the power is turned on.

*6: The maximum output current is defined as the value of the peak current flowing through any one of the

   corresponding pins.

*7: The average output current is defined as the average current value flowing through any one of the

   corresponding pins for a 100ms period.

*8: The total average output current is defined as the average current value flowing through all of

   corresponding pins for a period of 100 ms.

WARNING:

−     Semiconductor devices may be permanently damaged by application of stress (including, without limitation,             voltage,  current

      or temperature) in excess of absolute maximum ratings.

      Do not exceed any of these ratings.

Document Number: 002-04922 Rev.*A                                                                                           Page 51 of 124
                                                                                                             MB9B560L Series

12.2  Recommended Operating Conditions

                Parameter               Symbol          Conditions               Value        Unit               Remarks

                                                                            Min         Max

Power supply voltage                    VCC             -               2.7      5.5          V

                                                                        3.0      3.6                         *1

Power supply voltage (for USB)          USBVCC          -                        (≤ VCC)      V

                                                                        2.7      5.5                         *2

                                                                                 (≤ VCC)

Power supply voltage (VBAT)             VBAT            -               2.7      5.5          V

Analog power supply voltage             AVCC            -               2.7      5.5          V              AVCC=VCC

Analog reference voltage                AVRH            -               *3       AVCC         V

Operating       Junction temperature    Tj              -               - 40     + 125        °C

temperature     Ambient temperature     TA              -               - 40     *4           °C

*1: When P81/UDP0 and P80/UDM0 pins are used as USB (UDP0, UDM0).

*2: When P81/UDP0 and P80/UDM0 pins are used as GPIO (P81, P80).

*3: The minimum value of Analog reference voltage depends on the value of compare clock cycle (Tcck).

    See "5. 12-bit A/D Converter" for the details.

*4: The maximum temperature of the ambient temperature (Ta) can guarantee a range that does not exceed

    the junction temperature (Tj).

    The calculation formula of the ambient temperature (Ta) is shown below.

    TA(Max) = Tj(Max) - Pd(Max) × θja

           Pd: Power dissipation (W)

           θja: Package thermal resistance (°C/W)

    Pd (Max) = VCC × ICC (Max) + Σ (IOL×VOL) + Σ ((VCC-VOH) × (- IOH))

           IOL: L level output current

           IOH: H level output current

           VOL: L level output voltage

           VOH: H level output voltage

Package thermal resistance and maximum permissible power for each package are shown below.

The operation is guaranteed maximum permissible power or less for semiconductor devices.

Table for Package     Thermal Resistance and Maximum Permissible                 Power

                                                           Thermal               Maximum permissible             power (mW)

      Package                   Printed circuit board      resistance θja

                                                           (°C/W)                TA=+85°C                        TA=+105°C

FPT-48P-M49                  Single-layered both sides     87                           460                      230

(0.5mm pitch)                           4 layers           53                           755                      377

LCC-48P-M73                  Single-layered both sides     30                           1333                     667

(0.5mm pitch)                           4 layers           24                           1667                     833

FPT-64P-M38                  Single-layered both sides     70                           571                      286

(0.5mm pitch)                           4 layers           45                           889                      444

FPT-64P-M39                  Single-layered both sides     61                           656                      328

(0.65mm pitch)                          4 layers           40                           1000                     500

LCC-64P-M24                  Single-layered both sides     24                           1667                     833

(0.5mm pitch)                           4 layers           21                           1905                     952

WARNING:

1.    The recommended operating conditions are required to ensure the normal operation of the semiconductor device. All of the

      device's electrical characteristics are warranted when the device is operated under these conditions.

      Any use of semiconductor devices will be under their recommended operating condition.

      Operation under any conditions other than these conditions may adversely affect reliability of device and could result in device

      failure.

      No warranty is made with respect to any use, operating conditions or combinations not represented on this data sheet. If you

      are considering application under any conditions other than listed herein, please contact sales representatives beforehand.

Document Number: 002-04922 Rev.*A                                                                                           Page 52 of 124
                                                                                                             MB9B560L Series

Calculation Method of Power Dissipation (Pd)

The power dissipation is shown in the following formula.

Pd = VCC × ICC + Σ (IOL × VOL) + Σ ((VCC-VOH) × (-IOH))

    IOL: "L" level output current

    IOH: "H" level output current

    VOL: "L" level output voltage

    VOH: "H" level output voltage

ICC is a current consumed in device.

It can be analyzed as follows.

ICC = ICC(INT) + ΣICC(IO)

    ICC(INT): Current consumed in internal logic and memory, etc. through regulator

    ΣICC(IO): Sum of current (I/O switching current) consumed in output pin

For ICC (INT), it can be anticipated by "(1) Current Rating" in "3. DC Characteristics" (This rating  value  does  not  include  ICC  (IO)  for  a

value at pin fixed).

For Icc (IO), it depends on system used by customers.

The calculation formula is shown below.

ICC(IO) = (CINT + CEXT) × VCC × fsw

    CINT: Pin internal load capacitance

    CEXT: External load capacitance of output pin

    fSW: Pin switching frequency

    Parameter                                  Symbol     Conditions               Capacitance Value

                                                          4 mA type                1.93 pF

Pin internal load capacitance            CINT             8 mA type                3.45 pF

                                                          12 mA type               3.42 pF

Calculate ICC (Max) as follows when the power dissipation can be evaluated.

1.  Measure current value ICC (Typ) at normal temperature (+25°C).

2.  Add maximum leak current value ICC (leak_max) at operating on a value in (1).

ICC(Max) = ICC(Typ) + ICC(leak_max)

    Parameter                                  Symbol     Conditions                 Current Value

                                                          Tj = +125 °C             28 mA

Maximum leak current at operating        ICC(leak_max)    Tj = +105 °C             17 mA

                                                          Tj = +85 °C              13 mA

Document Number: 002-04922 Rev.*A                                                                                       Page 53 of 124
                                                                                                       MB9B560L      Series

Current  Explanation  Diagram

                                      VCC            Pd   =  VCC×ICC + Σ(IOL×VOL)+Σ((VCC-VOH)×(-IOH))

                                                     ICC  =  ICC(INT)+ΣICC(IO)

                      ICC          A

         Chip

                      ICC(INT)             ΣICC(IO)

                             Regulator                                                                    A     IOL

                                                                                                       V  VOL

                                                                                ・・・

                      Flash

                                                                                              VOH      V  A     IOH

                                           Logic                                ・・・

                      RAM

                                                                                     ICC(IO)              CEXT

                                                                                ・・・

Document Number: 002-04922 Rev.*A                                                                               Page 54 of 124
                                                                                                    MB9B560L Series

12.3    DC Characteristics

12.3.1   Current Rating

Parameter  Symbol              Pin   Conditions         Frequency*4       Value                    Unit      Remarks

                               Name                                  Typ*1  Max*2

                                                        160 MHz      44          72

                                                        144 MHz      40          67

                                                        120 MHz      34          60

                                                        100 MHz      29          55                      *3

                                                        80 MHz       23          48                mA    When all peripheral

                                                        60 MHz       18          42                      clocks are ON

                                                        40 MHz       13          37

                                                        20 MHz       7.7         31

                                                        8 MHz        4.6         27

Power                                Normal             4 MHz        3.6         26

supply     ICC                 VCC   operation  *5, *6  160 MHz      30          58

current                              (PLL)              144 MHz      27          54

                                                        120 MHz      23          49

                                                        100 MHz      20          46                      *3

                                                        80 MHz       16          41                mA    When all peripheral

                                                        60 MHz       13          38                      clocks are OFF

                                                        40 MHz       9           33

                                                        20 MHz       5.7         30

                                                        8 MHz        3.7         27

                                                        4 MHz        3           26

Parameter  Symbol              Pin   Conditions         Frequency*7       Value                    Unit      Remarks

                               Name                                  Typ*1  Max*2

                                                        160 MHz      64          101

                                                        144 MHz      60          96

                                                        120 MHz      52          88

                                                        100 MHz      46          81                      *3

                                                        80 MHz       39          73                mA    When all peripheral

                                                        60 MHz       32          65                      clocks are ON

                                                        40 MHz       25          58

                                                        20 MHz       15          47

                                                        8 MHz        7.8         39

Power                                Normal             4 MHz        5.2         36

supply     ICC                 VCC   operation  *8      160 MHz      47          80

current                              (PLL)              144 MHz      43          75

                                                        120 MHz      39          71

                                                        100 MHz      35          66                      *3

                                                        80 MHz       30          61                mA    When all peripheral

                                                        60 MHz       25          55                      clocks are OFF

                                                        40 MHz       20          50

                                                        20 MHz       13          42

                                                        8 MHz        6.7         36

                                                        4MHz         4.6         34

*1: TA=+25 °C, VCC=3.3 V

*2: Tj=+125 °C, VCC=5.5 V

*3: When all ports are fixed.

*4: Frequency is a value of HCLK. PCLK0=PCLK1=PCLK2=HCLK/2

*5: When operating flash accelerator mode and trace buffer function (FRWTR.RWT = 10, FBFCR.BE = 1)

*6: Data access is nothing to MainFlash memory

*7: Frequency is a value of HCLK. PCLK0=PCLK2=HCLK/2, PCLK1=HCLK

*8: When stopping flash accelerator mode and trace buffer function (FRWTR.RWT = 10, FBFCR.BE = 0)

Document Number: 002-04922 Rev.*A                                                                            Page 55          of  124
                                                                                             MB9B560L Series

Parameter  Symbol               Pin   Conditions             Frequency*4       Value         Unit      Remarks

                                Name                         (MHz)        Typ*1  Max*2

                                                             72 MHz       41            75

                                                             60 MHz       36            69

                                                             48 MHz       31            64

                                                             36 MHz       25            57         *3

                                                                                             mA    When all peripheral

                                                             24 MHz       18            50         clocks are ON

                                                             12 MHz       11            42

Power                                 Normal                 8 MHz        8.1           39

supply     ICC                  VCC   operation          *5  4 MHz        5.4           37

current                               (PLL)                  72 MHz       32            63

                                                             60 MHz       28            58

                                                             48 MHz       24            54

                                                             36 MHz       20            50         *3

                                                             24 MHz       15            45   mA    When all peripheral

                                                             12 MHz       9.1           38         clocks are OFF

                                                             8 MHz        6.9           36

                                                             4 MHz        4.6           34

*1: TA=+25 °C, VCC=3.3 V

*2: Tj=+125 °C, VCC=5.5 V

*3: When all ports are fixed.

*4: Frequency is a value of HCLK. PCLK0=PCLK1=PCLK2=HCLK

*5: When 0 wait-cycle mode (FRWTR.RWT = 00, FSYNDN.SD = 00)

Parameter  Symbol               Pin   Conditions             Frequency*4         Value       Unit      Remarks

                                Name                                      Typ*1       Max*2

                                                                                                   *3

                                      Normal                              3.3           29   mA    When all peripheral

                                      operation          *5  4 MHz                                 clocks are ON

                                      (built-in                                                    *3

                                      high-speed CR)                      2.8           29   mA    When all peripheral

                                                                                                   clocks are OFF

                                                                                                   *3

                                      Normal                              0.51          27   mA    When all peripheral

Power                                 operation          *5  32 kHz                                clocks are ON

supply     ICC                  VCC   (sub oscillation)                                            *3

current                                                                   0.50          27   mA    When all peripheral

                                                                                                   clocks are OFF

                                                                                                   *3

                                      Normal                              0.54          27   mA    When all peripheral

                                      operation          *5  100 kHz                               clocks are ON

                                      (built-in                                                    *3

                                      low-speed CR)                       0.52          27   mA    When all peripheral

                                                                                                   clocks are OFF

*1:  TA=+25 °C, VCC=3.3 V

*2:  Tj=+125 °C, VCC=5.5 V

*3:  When all ports are fixed.

*4:  Frequency is a value of HCLK. PCLK0=PCLK1=PCLK2=HCLK/2

*5:  When 0 wait-cycle mode (FRWTR.RWT = 00, FSYNDN.SD = 000)

Document Number: 002-04922 Rev.*A                                                                      Page 56          of  124
                                                                                      MB9B560L Series

                               Pin               Frequency*4         Value

Parameter  Symbol              Name  Conditions               Typ*1  Max*2      Unit      Remarks

                                                 160 MHz      28            58

                                                 144 MHz      25            55

                                                 120 MHz      21            50

                                                 100 MHz      18            46        *3

                                                 80 MHz       15            43  mA    When all peripheral

                                                 60 MHz       12            39        clocks are ON

                                                 40 MHz       8.8           36

                                                 20 MHz       5.6           32

                                                 8 MHz        3.8           30

Power                                SLEEP       4 MHz        3.2           29

supply     ICCS                VCC   operation   160 MHz      14            44

current                              (PLL)       144 MHz      13            43

                                                 120 MHz      11            40

                                                 100 MHz      9.7           38        *3

                                                 80 MHz       8.1           36  mA    When all peripheral

                                                 60 MHz       6.7           34        clocks are OFF

                                                 40 MHz       5.2           32

                                                 20 MHz       3.7           30

                                                 8 MHz        2.9           29

                                                 4 MHz        2.6           29

                               Pin               Frequency*5         Value

Parameter  Symbol              Name  Conditions               Typ*1  Max*2      Unit      Remarks

                                                 72 MHz       19            47

                                                 60 MHz       16            43

                                                 48 MHz       13            40

                                                 36 MHz       10            37        *3

                                                                                mA    When all peripheral

                                                 24 MHz       7.8           34        clocks are ON

                                                 12 MHz       5.2           31

Power                                SLEEP       8 MHz        4.3           30

supply     ICCS                VCC   operation   4 MHz        3.5           29

current                              (PLL)       72 MHz       8.8           36

                                                 60 MHz       7.7           35

                                                 48 MHz       6.6           34

                                                 36 MHz       5.5           32        *3

                                                 24 MHz       4.4           31  mA    When all peripheral

                                                 12 MHz       3.4           30        clocks are OFF

                                                 8 MHz        3             29

                                                 4 MHz        2.7           29

*1: TA=+25 °C, VCC=3.3 V

*2: Tj=+125 °C, VCC=5.5 V

*3: When all ports are fixed.

*4: Frequency is a value of HCLK. PCLK0=PCLK1=PCLK2=HCLK/2

*5: Frequency is a value of HCLK. PCLK0=PCLK1=PCLK2=HCLK

Document Number: 002-04922 Rev.*A                                                                     Page 57 of 124
                                                                                                MB9B560L Series

                                Pin                      Frequency*4        Value

Parameter  Symbol               Name  Conditions                      Typ*1        Max*2  Unit      Remarks

                                                                                                *3

                                      SLEEP                           1.3          27     mA    When all peripheral

                                      operation          4 MHz                                  clocks are ON

                                      (built-in                                                 *3

                                      high-speed CR)                  0.91         27     mA    When all peripheral

                                                                                                clocks are OFF

                                                                                                *3

                                      SLEEP                           0.49         27     mA    When all peripheral

Power                                 operation          32 kHz                                 clocks are ON

supply     ICCS                 VCC   (sub oscillation)                                         *3

current                                                               0.48         27     mA    When all peripheral

                                                                                                clocks are OFF

                                                                                                *3

                                      SLEEP                           0.51         27     mA    When all peripheral

                                      operation          100 kHz                                clocks are ON

                                      (built-in

                                      low-speed CR)                                             *3

                                                                      0.49         27     mA    When all peripheral

                                                                                                clocks are OFF

*1:  TA=+25 °C, VCC=3.3 V

*2:  Tj=+125 °C, VCC=5.5 V

*3:  When all ports are fixed.

*4:  Frequency is a value of HCLK.   PCLK0=PCLK1=PCLK2=HCLK/2

Document Number: 002-04922 Rev.*A                                                                               Page 58 of 124
                                                                                                MB9B560L         Series

                               Pin                                            Value

Parameter      Symbol          Name    Conditions            Frequency  Typ*1  Max*2      Unit          Remarks

                                                                        0.25         1.0  mA    *3, *4

                                                                                                TA=+25°C

               ICCH                    STOP mode          -             -            11   mA    *3, *4

                                                                                                TA =+85°C

                                                                        -            14   mA    *3, *4

                                                                                                TA =+105°C

                                                                        0.54   1.54       mA    *3, *4

                                       TIMER mode                                               TA =+25°C

                                       (built-in          4 MHz         -            12   mA    *3, *4

                                       high-speed CR)                                           TA =+85°C

                                                                        -            15   mA    *3, *4

                                                                                                TA =+105°C

                                                                        0.25         1.0  mA    *3, *4

                                                                                                TA =+25°C

Power supply   ICCT            VCC     TIMER mode         32 kHz                                *3, *4

current                                (sub oscillation)                -            11   mA    TA =+85°C

                                                                        -            14   mA    *3, *4

                                                                                                TA =+105°C

                                                                        0.26         1.0  mA    *3, *4

                                       TIMER mode                                               TA =+25°C

                                       (built-in          100 kHz       -            11   mA    *3, *4

                                       low-speed CR)                                            TA =+85°C

                                                                        -            14   mA    *3, *4

                                                                                                TA =+105°C

                                                                        0.25         1.0  mA    *3, *4

                                                                                                TA =+25°C

               ICCR                    RTC mode           32 kHz        -            11   mA    *3, *4

                                       (sub oscillation)                                        TA =+85°C

                                                                        -            14   mA    *3, *4

                                                                                                TA =+105°C

*1: VCC=3.3 V

*2: VCC=5.5 V

*3: When all ports are fixed.

*4: When LVD is OFF

Document Number: 002-04922     Rev.*A                                                                       Page 59 of 124
                                                                                          MB9B560L         Series

Parameter       Symbol            Pin  Conditions     Frequency         Value       Unit          Remarks

                                Name                             Typ*1  Max*2

                                                                 27            140  µA    *3, *4

                                       Deep standby                                       TA=+25°C

                                       STOP mode                 -             590  µA    *3, *4

                                       (When RAM is                                       TA =+85°C

                                       OFF)                      -             770  µA    *3, *4

                ICCHD                                 -                                   TA =+105°C

                                                                 32            180  µA    *3, *4

                                       Deep standby                                       TA =+25°C

                                       STOP mode                 -             870  µA    *3, *4

                                       (When RAM is                                       TA =+85°C

                                       ON)                       -      1200        µA    *3, *4

                                VCC                                                       TA =+105°C

                                                                 27            140  µA    *3, *4

                                       Deep standby                                       TA =+25°C

                                       RTC mode                  -             590  µA    *3, *4

                                       (When RAM is                                       TA =+85°C

Power                                  OFF)                      -             770  µA    *3, *4

supply          ICCRD                                 32 kHz                              TA =+105°C

current                                                          32            180  µA    *3, *4

                                       Deep standby                                       TA =+25°C

                                       RTC mode                  -             870  µA    *3, *4

                                       (When RAM is                                       TA =+85°C

                                       ON)                       -      1200        µA    *3, *4

                                                                                          TA =+105°C

                                                                 0.015  0.14        µA    *3, *4, *5

                                                                                          TA =+25°C

                                       RTC stop                  -             4.0  µA    *3, *4, *5

                                                                                          TA =+85°C

                                                                 -             9.4  µA    *3, *4, *5

                ICCVBAT         VBAT                  -                                   TA =+105°C

                                                                 1.3           2.4  µA    *3, *4

                                                                                          TA =+25°C

                                       RTC operation             -             6.2  µA    *3, *4

                                                                                          TA =+85°C

                                                                 -             12   µA    *3, *4

                                                                                          TA =+105°C

*1:  VCC=3.3 V

*2:  VCC=5.5 V

*3:  When all ports are fixed.

*4:  When LVD is OFF

*5:  When sub oscillation is OFF

Document Number: 002-04922 Rev.*A                                                                     Page 60 of 124
                                                                                                             MB9B560L           Series

                                          Pin                                    Value

Parameter          Symbol                 Name          Conditions         Min   Typ             Max   Unit  Remarks

Low-voltage

detection circuit  ICCLVD                               At operation    -        4               7     μA    For occurrence of

(LVD) power                                                                                                  interrupt

supply current

Main flash

memory                               VCC                                         13.4            15.9

write/erase        ICCFLASH                             At Write/Erase  -                              mA

current

Work flash

memory             ICCWFLASH                            At Write/Erase  -        11.5            13.6  mA

write/erase

current

Peripheral   current dissipation

Clock                    Peripheral                        Unit                 Frequency (MHz)        Unit  Remarks

System                                                                     40    80              160

                   GPIO                         All ports                  0.21  0.43            0.92

                   DMAC                         -                          0.71  1.43            2.74

HCLK               DSTC                         -                          0.36  0.72            1.46  mA

                   CAN                          1ch.                       0.03  0.06            0.11

                   USB                          1ch.                       0.42  0.80            1.60

                   Base timer                   4ch.                       0.18  0.36            0.70

                   Multi-functional             1 unit/4ch.                0.57  1.13            2.24

                   timer/PPG

PCLK1              Quadrature                                                                          mA

                   position/Revolution          1 unit                     0.04  0.08            0.16

                   counter

                   A/DC                         1 unit                     0.21  0.40            0.79

PCLK2              Multi-function serial        1ch.                       0.33  0.67            -     mA

Document Number: 002-04922 Rev.*A                                                                                       Page 61 of 124
                                                                                                       MB9B560L Series

12.3.2   Pin Characteristics

                                                                            (VCC  = USBVCC = AVCC   =  2.7V to  5.5V, VSS = AVSS  =  0V)

                                                                                  Value

Parameter         Symbol      Pin Name             Conditions         Min         Typ         Max      Unit     Remarks

                              CMOS

                              hysteresis        -                VCC×0.8          -      VCC + 0.3     V

"H" level input               input pin,

voltage                       MD0, MD1

(hysteresis       VIHS        5V tolerant       -                VCC×0.8          -      VSS + 5.5     V

input)                        input pin

                              Input pin

                              doubled as   I2C  -                VCC×0.7          -      VSS + 5.5     V

                              Fm+

                              CMOS

                              hysteresis        -                VSS - 0.3        -      VCC×0.2       V

"L" level input               input pin,

voltage                       MD0, MD1

(hysteresis       VILS        5V tolerant       -                VSS - 0.3        -      VCC×0.2       V

input)                        input pin

                              Input pin

                              doubled as   I2C  -                VSS              -      VCC×0.3       V

                              Fm+

                                                VCC ≥ 4.5 V,

                              4mA type          IOH = - 4 mA     VCC - 0.5        -      VCC           V

                                                VCC < 4.5 V,

                                                IOH = - 2 mA

                                                VCC ≥ 4.5 V,

                              8mA type          IOH = - 8 mA     VCC - 0.5        -      VCC           V

                                                VCC < 4.5 V,

                                                IOH = - 4 mA

                                                VCC ≥ 4.5 V,

"H" level output  VOH                           IOH = - 12 mA

voltage                       12mA type         VCC < 4.5 V,     VCC - 0.5        -      VCC           V

                                                IOH = - 8 mA

                              The pin           USBVCC ≥ 4.5 V,

                              doubled as        IOH = - 20.5 mA  USBVCC -   0.4   -      USBVCC        V

                              USB I/O           USBVCC < 4.5 V,

                                                IOH = - 13.0 mA

                              The pin           VCC ≥ 4.5 V,

                              doubled as   I2C  IOH = - 4 mA     VCC - 0.5        -      VCC           V        At GPIO

                              Fm+               VCC < 4.5 V,

                                                IOH = - 3 mA

Document Number: 002-04922 Rev.*A                                                                               Page 62 of 124
                                                                                        MB9B560L Series

                                                                        Value

Parameter         Symbol     Pin Name        Conditions         Min     Typ    Max     Unit      Remarks

                                          VCC ≥ 4.5 V,

                                          IOL = 4 mA

                             4 mA type                       VSS     -         0.4  V

                                          VCC < 4.5 V,

                                          IOL = 2 mA

                                          VCC ≥ 4.5 V,

                                          IOH = 8 mA

                             8 mA type                       VSS     -         0.4  V

                                          VCC < 4.5 V,

                                          IOH = 4 mA

                                          VCC ≥ 4.5 V,

                                          IOL = 12 mA

                             12 mA type                      VSS     -         0.4  V

"L" level output  VOL                     VCC < 4.5 V,

voltage                                   IOL = 8 mA

                                          USBVCC ≥ 4.5   V,

                             The pin      IOL = 18.5 mA

                             doubled as                      VSS     -         0.4  V

                             USB I/O      USBVCC < 4.5   V,

                                          IOL = 10.5 mA

                                          VCC ≥ 4.5 V,

                                          IOH = 4 mA

                             The pin                                                         At  GPIO

                             doubled as   VCC < 4.5 V,       VSS     -         0.4  V

                             I2C Fm+      IOH = 3 mA

                                          VCC ≤ 5.5 V,                                       At  I2C Fm+

                                          IOH = 20 mA

Input leak        IIL        -            -                  -5      -         +5   μA

current

Pull-up resistor  RPU        Pull-up pin  VCC ≥ 4.5 V        25      50        100  kΩ

value                                     VCC < 4.5 V        30      80        200

                             Other than

                             VCC,

                             USBVCC,

Input             CIN        VBAT,        -                  -       5         15   pF

capacitance                  VSS,

                             AVCC,

                             AVSS,

                             AVRH

Document Number:  002-04922  Rev.*A                                                                    Page 63 of 124
                                                                                       MB9B560L Series

12.4    AC Characteristics

12.4.1  Main Clock Input Characteristics

                                                                                       (VCC = 2.7V to 5.5V, VSS              =  0V)

      Parameter              Symbol       Pin     Conditions        Value        Unit                       Remarks

                                        Name                     Min     Max

                                               VCC ≥ 4.5 V    4       48      MHz      When crystal oscillator is connected

Input frequency              fCH               VCC < 4.5 V    4       20

                                               VCC ≥ 4.5 V    4       48      MHz      When using external clock

                                               VCC < 4.5 V    4       20

                                     X0,       VCC ≥ 4.5 V    20.83   250

Input clock cycle            tCYLH   X1        VCC < 4.5 V    50      250     ns       When using external clock

Input clock pulse            -                 PWH/tCYLH,     45      55      %        When using external clock

width                                          PWL/tCYLH

Input clock rising time      tCF,              -              -       5       ns       When using external clock

and falling time             tCR

                             fCC     -         -              -       160     MHz      Base clock (HCLK/FCLK)

Internal operating           fCP0    -         -              -       80      MHz      APB0 bus clock*2

clock*1 frequency            fCP1    -         -              -       160     MHz      APB1 bus clock*2

                             fCP2    -         -              -       80      MHz      APB2 bus clock*2

                             tCYCC   -         -              6.25    -       ns       Base clock (HCLK/FCLK)

Internal operating           tCYCP0  -         -              12.5    -       ns       APB0 bus clock*2

clock*1 cycle time           tCYCP1  -         -              6.25    -       ns       APB1 bus clock*2

                             tCYCP2  -         -              12.5    -       ns       APB2 bus clock*2

*1: For more information about each internal operating clock, see CHAPTER 2-1: Clock in FM4 Family Peripheral Manual Main

part (002-04856).

*2: For about each APB bus which each peripheral is connected to, see 8. Block Diagram in this data sheet.

                         X0

Document Number: 002-04922 Rev.*A                                                                                    Page 64 of 124
                                                                                                            MB9B560L Series

12.4.2  Sub Clock Input        Characteristics

                                                                                                            (VBAT = 2.7V to 5.5V,       VSS  =  0V)

        Parameter              Symbol       Pin   Conditions                 Value                    Unit             Remarks

                                            Name                     Min        Typ         Max

                                                  -              -           32.768      -       kHz        When crystal oscillator is

Input frequency                1/ tCYLL                                                                     connected

                                            X0A,  -              32          -           100     kHz        When using external clock

Input clock cycle              tCYLL        X1A   -              10          -           31.25   μs         When using external clock

Input clock pulse width        -                  PWH/tCYLL,     45          -           55      %          When using external clock

                                                  PWL/tCYLL

                   0.8 × VBAT                                             VBAT                                         VBAT

                   X0A                                                          VBAT                                   VBAT

12.4.3  Built-in CR Oscillation          Characteristics

Built-in High-speed CR

                                                                                                            (VCC = 2.7V to 5.5V,        VSS  =  0V)

Parameter                Symbol             Conditions                    Value                  Unit                  Remarks

                                                                 Min      Typ         Max

                                         TJ = -20°C to +105°C    3.92     4           4.08

                                                                                                            When trimming *

Clock frequency          fCRH            TJ = - 40°C to +125°C   3.88     4           4.12       MHz

                                         TJ = - 40°C to +125°C   3        4           5                     When not trimming

*: In the case of using the values       in CR trimming area of  Flash memory at shipment     for frequency/temperature trimming.

Built-in Low-speed CR

                                                                                                            (VCC = 2.7V to 5.5V,        VSS  =  0V)

Parameter                Symbol             Condition                     Value                  Unit                  Remarks

                                                                 Min      Typ         Max

Clock frequency          fCRL            -                       50       100         150        kHz

Document Number: 002-04922 Rev.*A                                                                                               Page 65 of 124
                                                                                                              MB9B560L Series

12.4.4  Operating Conditions of Main PLL (In          the Case  of Using    Main Clock for Input   Clock  of  PLL)

                                                                                                              (VCC = 2.7V to 5.5V,  VSS    =  0V)

                                                                    Value

        Parameter                             Symbol                                        Unit                     Remarks

                                                          Min          Typ        Max

PLL oscillation stabilization wait time*1  tLOCK      200           -          -       μs

(LOCK UP time)

PLL input clock frequency                  fPLLI      4             -          16      MHz

PLL multiplication rate                    -          13            -          80      multiplier

PLL macro oscillation clock frequency      fPLLO      200           -          320     MHz

Main PLL clock frequency*2                 fCLKPLL    -             -          160     MHz

*1: Time from when the PLL starts operating until the oscillation stabilizes.

*2: For more information about Main PLL clock (CLKPLL), see CHPATER 2-1: Clock in FM4 Family Peripheral Manual Main part

   (002-04856).

12.4.5  Operating Conditions of USB PLL (In           the Case  of  Using   Main Clock for Input   Clock  of PLL)

                                                                                                              (VCC   = 2.7V to 5.5V, VSS   =  0V)

                                                                    Value

        Parameter                             Symbol                                        Unit                     Remarks

                                                          Min          Typ        Max

PLL oscillation stabilization wait time*1  tLOCK      100           -          -       μs

(LOCK UP time)

PLL input clock frequency                  fPLLI      4             -          16      MHz

PLL multiplication rate                    -          13            -          80      multiplier

PLL macro oscillation clock frequency      fPLLO      200           -          320     MHz

USB clock frequency*2                      fCLKSPLL   -             -          48      MHz                After the  M frequency division

*1: Time from when the PLL starts operating until the oscillation stabilizes.

*2: For more information about USB clock, see CHAPTER 2-2: USB Clock Generation in FM4 Family Peripheral Manual

   Communication Macro part (002-04862).

12.4.6  Operating Conditions of Main PLL (In          the Case  of Using    Built-in   High-speed  CR  Clock  for Input Clock of Main PLL)

                                                                                                              (VCC = 2.7V to 5.5V, VSS = 0V)

                                                                    Value

        Parameter                             Symbol                                        Unit                     Remarks

                                                          Min          Typ        Max

PLL oscillation stabilization wait time*1  tLOCK      200           -          -       μs

(LOCK UP time)

PLL input clock frequency                  fPLLI      3.8           4          4.2     MHz

PLL multiplication rate                    -          50            -          75      multiplier

PLL macro oscillation clock frequency      fPLLO      190           -          320     MHz

Main PLL clock frequency*2                 fCLKPLL    -             -          160     MHz

*1: Time from when the PLL starts operating until the oscillation stabilizes.

*2: For more information about Main PLL clock (CLKPLL), see CHAPTER 2-1: Clock in FM4 Family Peripheral Manual Main part

   (002-04856).

Note:

−       Make sure to input to the main PLL source clock, the high-speed CR clock (CLKHC) that the frequency and temperature has

        been trimmed.

Document Number: 002-04922 Rev.*A                                                                                             Page 66 of 124
                                                                                                       MB9B560L Series

12.4.7    Reset Input Characteristics

                                                                                                       (VCC = 2.7V to 5.5V, VSS = 0V)

        Parameter               Symbol       Pin       Condition               Value             Unit        Remarks

                                           Name                        Min             Max

Reset input time             tINITX        INITX       -          500             -              ns

12.4.8    Power-on Reset Timing

                                                                                                       (VCC = 2.7V to 5.5V, VSS = 0V)

          Parameter                  Symbol       Pin  Name             Value                Unit      Remarks

                                                                  Min             Max

Power supply rising time             Tr                        0            -                ms

Power supply shut down time          Toff         VCC          1            -                ms

Time until releasing                 Tprt                      0.33         0.60             ms

Power-on reset

                                             VCC_minimum

                                VCC        VDL_minimum

                                             0.2V                                                0.2V        0.2V

                                                          Tr

                                                                  Tprt                                 Toff

                  Internal RST                     RST Active                     Release

          CPU Operation                                                               start

Glossary

• VCC_minimum: Minimum VCC of recommended operating conditions.

• VDL_minimum: Minimum detection voltage of Low-Voltage detection reset.

          See 12.8. Low-Voltage Detection Characteristics.

Document Number: 002-04922 Rev.*A                                                                            Page 67 of 124
                                                                                   MB9B560L Series

12.4.9   GPIO Output   Characteristics

                                                                                   (VCC = 2.7V to 5.5V, VSS = 0V)

         Parameter     Symbol           Pin Name  Conditions           Value            Unit

                                                                  Min         Max

Output   frequency     tPCYCLE          Pxx*      VCC ≥ 4.5 V  -       50          MHz

                                                  VCC < 4.5 V  -       32          MHz

*: GPIO  is a target.

                       Pxx

                                                  tPCYCLE

Document Number: 002-04922 Rev.*A                                                       Page 68 of 124
                                                                                                     MB9B560L Series

12.4.10 Base Timer Input Timing

Timer Input Timing

                                                                                                     (VCC = 2.7V to 5.5V, VSS = 0V)

                                                                                    Value

       Parameter         Symbol          Pin Name           Conditions      Min            Max       Unit              Remarks

                         tTIWH,    TIOAn/TIOBn

Input pulse width        tTIWL     (when using as           -               2tCYCP  -           ns

                                   ECK, TIN)

                                          tTIWH                      tTIWL

       ECK

                                   VIHS               VIHS

       TIN                                                     VILS         VILS

Trigger Input Timing

                                                                                                     (VCC = 2.7V to 5.5V, VSS = 0V)

                                                                                    Value

       Parameter         Symbol          Pin Name           Conditions      Min            Max       Unit              Remarks

                         tTRGH,    TIOAn/TIOBn

Input pulse width        tTRGL     (when using as           -               2tCYCP  -           ns

                                   TGIN)

                                          tTRGH                      tTRGL

                   TGIN            VIHS               VIHS

                                                               VILS         VILS

Note:

−      tCYCP indicates the APB bus clock cycle time.

       About the APB bus number which the Base Timer is connected to,       see 8. Block Diagram in  this data sheet.

Document Number: 002-04922 Rev.*A                                                                                      Page 69 of 124
                                                                                                      MB9B560L Series

12.4.11 UART Timing

Synchronous Serial (SPI = 0, SCINV = 0)

                                                                                                     (VCC = 2.7V   to  5.5V, VSS  =  0V)

        Parameter             Symbol  Pin          Conditions             VCC <  4.5 V           VCC ≥ 4.5 V           Unit

                                      Name                              Min         Max        Min            Max

Serial clock cycle time       tSCYC   SCKx                          4tCYCP       -       4tCYCP            -           ns

SCK↓→SOT delay time           tSLOVI  SCKx,                         - 30         + 30    - 20              + 20        ns

                                      SOTx         Internal shift

SIN→SCK↑                      tIVSHI  SCKx,        clock operation  50           -       30                -           ns

setup time                            SINx

SCK↑→SIN hold time            tSHIXI  SCKx,                         0            -       0                 -           ns

                                      SINx

Serial clock "L" pulse width  tSLSH   SCKx                          2tCYCP - 10  -       2tCYCP - 10       -           ns

Serial clock "H" pulse width  tSHSL   SCKx                          tCYCP + 10   -       tCYCP + 10        -           ns

SCK↓→SOT delay time           tSLOVE  SCKx,                         -            50      -                 30          ns

                                      SOTx         External shift

SIN→SCK↑                      tIVSHE  SCKx,        clock            10           -       10                -           ns

setup time                            SINx         operation

SCK↑→SIN hold time            tSHIXE  SCKx,                         20           -       20                -           ns

                                      SINx

SCK falling time              tF      SCKx                          -            5       -                 5           ns

SCK rising time               tR      SCKx                          -            5       -                 5           ns

Notes:

−  The above characteristics apply to CLK synchronous mode.

−  tCYCP indicates the APB bus clock cycle time.

   About the APB bus number which UART is connected to, see 8. Block Diagram in          this data sheet.

−  These characteristics only guarantee the same relocate port number.

   For example, the combination of SCLKx_0 and SOTx_1 is not guaranteed.

−  When the external load capacitance CL = 30 pF.

Document Number: 002-04922 Rev.*A                                                                                      Page 70 of 124
                                                                                           MB9B560L  Series

                                                                    tSCYC

          SCK                                                VOH

                                    VOL                                                         VOL

                                    tSLOVI

          SOT                               VOH

                                            VOL

                                                        tIVSHI             tSHIXI

                                                        VIH                    VIH

          SIN                                           VIL                    VIL

                                                        MS bit = 0

                                                 tSLSH                              tSHSL

               VIH                  VIL                 VIL         VIH                    VIH

          SCK  tF                                                          tR

                    tSLOVE

                                            VOH

          SOT                               VOL

                                                        tIVSHE             tSHIXE

                                                        VIH                VIH

          SIN                                           VIL                VIL

                                                        MS bit = 1

Document  Number: 002-04922 Rev.*A                                                              Page 71 of 124
                                                                                                         MB9B560L Series

Synchronous Serial (SPI       = 0, SCINV = 1)

                                                                                                      (VCC = 2.7V to  5.5V, VSS  =  0V)

                                      Pin                                 VCC <  4.5  V             VCC ≥ 4.5 V

        Parameter             Symbol  Name         Conditions             Min            Max        Min       Max     Unit

Serial clock cycle time       tSCYC   SCKx                          4tCYCP            -       4tCYCP       -          ns

SCK↑→SOT delay time           tSHOVI  SCKx,                         - 30              + 30    - 20         + 20       ns

                                      SOTx         Internal shift

SIN→SCK↓                      tIVSLI  SCKx,        clock operation  50                -       30           -          ns

setup time                            SINx

SCK↓→SIN hold time            tSLIXI  SCKx,                         0                 -       0            -          ns

                                      SINx

Serial clock "L" pulse width  tSLSH   SCKx                          2tCYCP - 10       -       2tCYCP - 10  -          ns

Serial clock "H" pulse width  tSHSL   SCKx                          tCYCP + 10        -       tCYCP + 10   -          ns

SCK↑→SOT delay time           tSHOVE  SCKx,                         -                 50      -            30         ns

                                      SOTx

SIN→SCK↓                      tIVSLE  SCKx,        External shift   10                -       10           -          ns

setup time                            SINx         clock operation

SCK↓→SIN hold time            tSLIXE  SCKx,                         20                -       20           -          ns

                                      SINx

SCK falling time              tF      SCKx                          -                 5       -            5          ns

SCK rising time               tR      SCKx                          -                 5       -            5          ns

Notes:

−  The above characteristics apply to CLK synchronous mode.

−  tCYCP indicates the APB bus clock cycle time.

   About the APB bus number which UART is connected to, see 8. Block Diagram in this          data sheet.

−  These characteristics only guarantee the same relocate port number.

   For example, the combination of SCLKx_0 and SOTx_1 is not guaranteed.

−  When the external load capacitance CL = 30 pF.

Document Number: 002-04922 Rev.*A                                                                                     Page 72 of 124
                                                                                           MB9B560L  Series

                                                                     tSCYC

          SCK          VOH                                                                 VOH

                                                              VOL

                                     tSHOVI

          SOT                                VOH

                                             VOL

                                                         tIVSLI             tSLIXI

          SIN                                            VIH                VIH

                                                         VIL                VIL

                                                         MS bit = 0

                                                  tSHSL                             tSLSH

                                     VIH                      VIH

          SCK      VIL                                               VIL                   VIL

                   tR   tSHOVE                           tF

                                             VOH

          SOT                                VOL

                                                         tIVSLE             tSLIXE

                                                         VIH                VIH

          SIN                                            VIL                VIL

                                                         MS bit = 1

Document  Number:  002-04922 Rev.*A                                                             Page 73 of 124
                                                                                                          MB9B560L Series

Synchronous Serial (SPI = 1, SCINV = 0)

                                                                                                          (VCC = 2.7V to  5.5V, VSS  =  0V)

                                         Pin                                  VCC <  4.5  V             VCC ≥ 4.5 V

        Parameter             Symbol     Name      Conditions                 Min            Max        Min       Max     Unit

Serial clock cycle time       tSCYC   SCKx                              4tCYCP            -       4tCYCP       -          ns

SCK↑→SOT delay time           tSHOVI  SCKx,                             - 30              + 30    - 20         + 20       ns

                                      SOTx

SIN→SCK↓                              SCKx,        Internal shift

setup time                    tIVSLI  SINx         clock                50                -       30           -          ns

                                      SCKx,        operation

SCK↓→SIN hold time            tSLIXI  SINx                              0                 -       0            -          ns

SOT→SCK↓ delay time           tSOVLI  SCKx,                             2tCYCP - 30       -       2tCYCP - 30  -          ns

                                      SOTx

Serial clock "L" pulse width  tSLSH   SCKx                              2tCYCP - 10       -       2tCYCP - 10  -          ns

Serial clock "H" pulse width  tSHSL   SCKx                              tCYCP + 10        -       tCYCP + 10   -          ns

SCK↑→SOT delay time           tSHOVE  SCKx,                             -                 50      -            30         ns

                                      SOTx         External shift

SIN→SCK↓                      tIVSLE  SCKx,        clock                10                -       10           -          ns

setup time                            SINx         operation

SCK↓→SIN hold time            tSLIXE  SCKx,                             20                -       20           -          ns

                                      SINx

SCK falling time              tF      SCKx                              -                 5       -            5          ns

SCK rising time               tR      SCKx                              -                 5       -            5          ns

Notes:

−  The above characteristics apply to CLK synchronous mode.

−  tCYCP indicates the APB bus clock cycle time.

   About the APB bus number which UART is connected to, see 8. Block Diagram in this              data sheet.

−  These characteristics only guarantee the same relocate port number.

   For example, the combination of SCLKx_0 and SOTx_1 is not guaranteed.

−  When the external load capacitance CL = 30 pF.

Document Number: 002-04922 Rev.*A                                                                                         Page 74 of 124
                                                                                                                    MB9B560L  Series

                                                                                              tSCYC

                                                                                          VOH

    SCK                                                         VOL                                  tSHOVI              VOL

                                                   tSOVLI

    SOT                             VOH                                                                      VOH

                                    VOL                                                                      VOL

                                                   tIVSLI                         tSLIXI

    SIN                                       VIH                                                    VIH

                                              VIL                                                    VIL

                                                                MS bit  =  0

                                                                           tSLSH                             tSHSL

                                                           VIH  VIL               VVILIH                            VIH

    SCK                                                                                                   tSHOVE

                                    *                      tF                             tR

                                    VOH                                                                   VOH

                                    VOL                                                                   VOL

    SOT                                            tIVSLE                         tSLIXE

    SIN                                       VIH                                                    VIH

                                              VIL                                                    VIL

                                                                MS bit  =  1

*:  Changes when  writing  to  TDR  register

Document Number: 002-04922 Rev.*A                                                                                             Page 75 of 124
                                                                                                        MB9B560L Series

Synchronous Serial (SPI = 1, SCINV = 1)

                                                                                                        (VCC = 2.7V to  5.5V, VSS  =  0V)

                                         Pin                               VCC <  4.5  V              VCC    ≥  4.5 V

        Parameter             Symbol     Name      Conditions            Min              Max         Min          Max  Unit

Serial clock cycle time       tSCYC   SCKx                         4tCYCP              -        4tCYCP          -       ns

SCK↓→SOT delay time           tSLOVI  SCKx,                        - 30                + 30     - 20            + 20    ns

                                      SOTx

SIN→SCK↑                              SCKx,        Internal shift

setup time                    tIVSHI  SINx         clock           50                  -        30              -       ns

                                      SCKx,        operation

SCK↑→SIN hold time            tSHIXI  SINx                         0                   -        0               -       ns

SOT→SCK↑ delay time           tSOVHI  SCKx,                        2tCYCP - 30         -        2tCYCP - 30     -       ns

                                      SOTx

Serial clock "L" pulse width  tSLSH   SCKx                         2tCYCP - 10         -        2tCYCP - 10     -       ns

Serial clock "H" pulse width  tSHSL   SCKx                         tCYCP + 10          -        tCYCP + 10      -       ns

SCK↓→SOT delay time           tSLOVE  SCKx,                        -                   50       -               30      ns

                                      SOTx         External shift

SIN→SCK↑                      tIVSHE  SCKx,        clock           10                  -        10              -       ns

setup time                            SINx         operation

SCK↑→SIN hold time            tSHIXE  SCKx,                        20                  -        20              -       ns

                                      SINx

SCK falling time              tF      SCKx                         -                   5        -               5       ns

SCK rising time               tR      SCKx                         -                   5        -               5       ns

Notes:

−  The above characteristics apply to CLK synchronous mode.

−  tCYCP indicates the APB bus clock cycle time.

   About the APB bus number which UART is connected to, see 8. Block Diagram           in this  data sheet.

−  These characteristics only guarantee the same relocate port number.

   For example, the combination of SCLKx_0 and SOTx_1 is not guaranteed.

−  When the external load capacitance CL = 30 pF.

Document Number: 002-04922 Rev.*A                                                                                       Page 76 of 124
                                                                                                       MB9B560L  Series

                                                                                    tSCYC

SCK                                                       VOH                       VOL                     VOH

                                             tSOVHI                         tSLOVI

SOT                                VOH                                                          VOH

                                   VOL                                                          VOL

                                             tIVSHI                         tSHIXI

                                        VIH                                                VIH

SIN                                     VIL                                                VIL

                                                          MS bit  =  0

                                                     tR              tSHSL                      tSLSH       tF

SCK                                                  VIL  VIH               VIH     VIL                VIL  VIH

                                                                            tSLOVE

SOT                                VOH                                                          VOH

                                   VOL                                                          VOL

                                             tIVSHE                         tSHIXE

                                        VIH                                                VIH

SIN                                     VIL                                                VIL

                                                          MS bit  =  1

Document Number: 002-04922 Rev.*A                                                                                Page 77 of 124
                                                                                                      MB9B560L Series

High-speed Synchronous Serial (SPI = 0, SCINV = 0)

                                                                                                      (VCC = 2.7V to  5.5V, VSS  =  0V)

           Parameter          Symbol  Pin         Conditions               VCC  <  4.5V             VCC ≥ 4.5V        Unit

                                      Name                              Min              Max        Min         Max

Serial clock cycle time       tSCYC   SCKx                         4tCYCP          -          4tCYCP       -          ns

SCK↓→SOT delay time           tSLOVI  SCKx,                        -10             +10        -10          +10        ns

                                      SOTx

                                                  Internal shift   14

SIN→SCK↑                      tIVSHI  SCKx,       clock operation                  -          12.5         -          ns

setup time                            SINx                         12.5*

SCK↑→SIN hold time            tSHIXI  SCKx,                        5               -          5            -          ns

                                      SINx

Serial clock "L" pulse width  tSLSH   SCKx                         2tCYCP – 5      -          2tCYCP – 5   -          ns

Serial clock "H" pulse width  tSHSL   SCKx                         tCYCP + 10      -          tCYCP + 10   -          ns

SCK↓→SOT delay time           tSLOVE  SCKx,                        -               15         -            15         ns

                                      SOTx

                                                  External shift

SIN→SCK↑                      tIVSHE  SCKx,       clock operation  5               -          5            -          ns

setup time                            SINx

                                      SCKx,

SCK↑→SIN hold time            tSHIXE                               5               -          5            -          ns

                                      SINx

SCK falling time              tF      SCKx                         -               5          -            5          ns

SCK rising time               tR      SCKx                         -               5          -            5          ns

Notes:

−  The above characteristics apply to CLK synchronous mode.

−  tCYCP indicates the APB bus clock cycle time.

   About the APB bus number which UART is connected to, see 8.     Block Diagram in this      data sheet.

−  These characteristics only guarantee the following pins.

        −   No chip select:   SIN0_1, SOT0_1, SCK0_1

        −   Chip select:      SIN6_0, SOT6_0, SCK6_0, SCS6_0

−  When the external load capacitance CL = 30 pF. (For *, when CL  = 10 pF)

Document Number: 002-04922 Rev.*A                                                                                     Page 78 of 124
                                                                                           MB9B560L  Series

                                                                    tSCYC

          SCK                                                VOH

                                    VOL                                                         VOL

                                    tSLOVI

                                            VOH

          SOT                               VOL

                                                        tIVSHI             tSHIXI

          SIN                                           VIH                    VIH

                                                        VIL                    VIL

                                                        MS bit = 0

                                                 tSLSH                              tSHSL

          SCK  VIH                  VIL                 VIL         VIH                    VIH

               tF   tSLOVE                                                 tR

                                            VOH

          SOT                               VOL

                                                        tIVSHE             tSHIXE

                                                        VIH                VIH

          SIN                                           VIL                VIL

                                                        MS bit = 1

Document  Number: 002-04922 Rev.*A                                                              Page 79 of 124
                                                                                                       MB9B560L Series

High-speed Synchronous Serial (SPI = 0, SCINV = 1)

                                                                                                       (VCC = 2.7V to  5.5V, VSS  =  0V)

           Parameter          Symbol  Pin         Conditions            VCC    <  4.5  V             VCC ≥ 4.5 V       Unit

                                      Name                              Min               Max        Min       Max

Serial clock cycle time       tSCYC   SCKx                         4tCYCP              -       4tCYCP       -          ns

SCK↑→SOT delay time           tSHOVI  SCKx,                        -10                 +10     -10          +10        ns

                                      SOTx        Internal shift

SIN→SCK↓                              SCKx,       clock operation  14

setup time                    tIVSLI  SINx                                             -       12.5         -          ns

                                                                   12.5*

SCK↓→SIN hold time            tSLIXI  SCKx,                        5                   -       5            -          ns

                                      SINx

Serial clock "L" pulse width  tSLSH   SCKx                         2tCYCP – 5          -       2tCYCP – 5   -          ns

Serial clock "H" pulse width  tSHSL   SCKx                         tCYCP + 10          -       tCYCP + 10   -          ns

SCK↑→SOT delay time           tSHOVE  SCKx,                        -                   15      -            15         ns

                                      SOTx        External shift

SIN→SCK↓                              SCKx,       clock operation

setup time                    tIVSLE  SINx                         5                   -       5            -          ns

SCK↓→SIN hold time            tSLIXE  SCKx,                        5                   -       5            -          ns

                                      SINx

SCK falling time              tF      SCKx                         -                   5       -            5          ns

SCK rising time               tR      SCKx                         -                   5       -            5          ns

Notes:

−  The above characteristics apply to CLK synchronous mode.

−  tCYCP indicates the APB bus clock cycle time.

   About the APB bus number which UART is connected to, see 8.     Block Diagram in this       data sheet.

−  These characteristics only guarantee the following pins.

        −   No chip select:   SIN0_1, SOT0_1, SCK0_1

        −   Chip select:      SIN6_0, SOT6_0, SCK6_0, SCS6_0

−  When the external load capacitance CL = 30 pF. (For *, when CL  = 10 pF)

Document Number: 002-04922 Rev.*A                                                                                      Page 80 of 124
                                                                                          MB9B560L  Series

                                                                    tSCYC

          SCK      VOH                                                                    VOH

                                                             VOL

                                    tSHOVI

          SOT                               VOH

                                            VOL

                                                        tIVSLI             tSLIXI

          SIN                                           VIH                VIH

                                                        VIL                VIL

                                                        MS bit = 0

                                                 tSHSL                             tSLSH

          SCK                       VIH                      VIH

               VIL                                                  VIL                   VIL

               tR   tSHOVE                              tF

          SOT                               VOH

                                            VOL

                                                        tIVSLE             tSLIXE

          SIN                                           VIH                VIH

                                                        VIL                VIL

                                                        MS bit = 1

Document  Number: 002-04922 Rev.*A                                                             Page 81 of 124
                                                                                                      MB9B560L Series

High-speed Synchronous Serial (SPI = 1, SCINV = 0)

                                                                                                      (VCC    = 2.7V to  5.5V, VSS  =  0V)

                                      Pin                                 VCC <  4.5  V             VCC    ≥  4.5 V

           Parameter          Symbol  Name        Conditions            Min              Max        Min          Max     Unit

Serial clock cycle time       tSCYC   SCKx                         4tCYCP             -       4tCYCP          -          ns

SCK↑→SOT delay time           tSHOVI  SCKx,                        -10                +10     -10             +10        ns

                                      SOTx

SIN→SCK↓                              SCKx,       Internal shift   14

setup time                    tIVSLI  SINx        clock operation  12.5*              -       12.5            -          ns

SCK↓→SIN hold time            tSLIXI  SCKx,                        5                  -       5               -          ns

                                      SINx

SOT→SCK↓ delay time           tSOVLI  SCKx,                        2tCYCP – 10        -       2tCYCP – 10     -          ns

                                      SOTx

Serial clock "L" pulse width  tSLSH   SCKx                         2tCYCP – 5         -       2tCYCP – 5      -          ns

Serial clock "H" pulse width  tSHSL   SCKx                         tCYCP + 10         -       tCYCP + 10      -          ns

SCK↑→SOT delay time           tSHOVE  SCKx,                        -                  15      -               15         ns

                                      SOTx        External shift

SIN→SCK↓                              SCKx,       clock operation

setup time                    tIVSLE  SINx                         5                  -       5               -          ns

SCK↓→SIN hold time            tSLIXE  SCKx,                        5                  -       5               -          ns

                                      SINx

SCK falling time              tF      SCKx                         -                  5       -               5          ns

SCK rising time               tR      SCKx                         -                  5       -               5          ns

Notes:

−  The above characteristics apply to CLK synchronous mode.

−  tCYCP indicates the APB bus clock cycle time.

   About the APB bus number which UART is connected to, see 8.     Block Diagram in this      data sheet.

−  These characteristics only guarantee the following pins.

        −   No chip select:       SIN0_1, SOT0_1, SCK0_1

        −   Chip select:          SIN6_0, SOT6_0, SCK6_0, SCS6_0

−  When the external load capacitance CL = 30 pF. (For *, when CL  = 10 pF)

Document Number: 002-04922 Rev.*A                                                                                        Page 82 of 124
                                                                                                                    MB9B560L  Series

                                                                                              tSCYC

                                                                                          VOH

    SCK                                                         VOL                                  tSHOVI              VOL

                                                   tSOVLI

                                    VOH                                                                      VOH

    SOT                             VOL                                                                      VOL

                                                   tIVSLI                         tSLIXI

    SIN                                       VIH                                                    VIH

                                              VIL                                                    VIL

                                                                MS bit  =  0

                                                                           tSLSH                             tSHSL

    SCK                                                    VIH  VIL               VVILIH                            VIH

                                    *                      tF                             tR              tSHOVE

                                    VOH                                                                   VOH

    SOT                             VOL                                                                   VOL

                                                   tIVSLE                         tSLIXE

                                              VIH                                                    VIH

    SIN                                       VIL                                                    VIL

                                                                MS bit  =  1

*:  Changes when  writing  to  TDR  register

Document Number: 002-04922 Rev.*A                                                                                             Page 83 of 124
                                                                                                             MB9B560L Series

High-speed Synchronous Serial (SPI = 1, SCINV = 1)

                                                                                                             (VCC   = 2.7V to   5.5V, VSS  =  0V)

           Parameter            Symbol  Pin Name  Conditions                VCC <  4.5  V                    VCC ≥  4.5 V       Unit

                                                                           Min             Max             Min             Max

Internal shift clock operation  tSCYC   SCKx                        4tCYCP              -            4tCYCP         -           ns

SCK↓→SOT delay time             tSLOVI  SCKx,                       -10                 +10          -10            +10         ns

                                        SOTx

SIN→SCK↑                                SCKx,     Internal shift    14

setup time                      tIVSHI  SINx      clock                                 -            12.5           -           ns

                                                  operation         12.5*

SCK↑→SIN hold time              tSHIXI  SCKx,                       5                   -            5              -           ns

                                        SINx

SOT→SCK↑ delay time             tSOVHI  SCKx,                       2tCYCP – 10         -            2tCYCP – 10    -           ns

                                        SOTx

Serial clock "L" pulse width    tSLSH   SCKx                        2tCYCP – 5          -            2tCYCP – 5     -           ns

Serial clock "H" pulse width    tSHSL   SCKx                        tCYCP  +  10        -            tCYCP + 10     -           ns

SCK↓→SOT delay time             tSLOVE  SCKx,                       -                   15           -              15          ns

                                        SOTx      External shift

                                                  clock

SIN→SCK↑                        tIVSHE  SCKx,     operation         5                   -            5              -           ns

setup time                              SINx

SCK↑→SIN hold time              tSHIXE  SCKx,                       5                   -            5              -           ns

                                        SINx

SCK falling time                tF      SCKx                        -                   5            -              5           ns

SCK rising time                 tR      SCKx                        -                   5            -              5           ns

Notes:

−  The above characteristics apply to CLK synchronous mode.

−  tCYCP indicates the APB bus clock cycle time.

   About the APB bus number which UART is connected to, see 8.         Block Diagram       in  this  data sheet.

−  These characteristics only guarantee the following pins.

        −   No chip select:         SIN0_1, SOT0_1, SCK0_1

        −   Chip select:            SIN6_0, SOT6_0, SCK6_0, SCS6_0

−  When the external load capacitance CL = 30 pF. (For *, when CL      = 10 pF)

Document Number: 002-04922 Rev.*A                                                                                               Page 84 of 124
                                                                                                       MB9B560L  Series

                                                                                    tSCYC

SCK                                                       VOH                       VOL                     VOH

                                             tSOVHI                         tSLOVI

SOT                                VOH                                                          VOH

                                   VOL                                                          VOL

                                             tIVSHI                         tSHIXI

                                        VIH                                                VIH

SIN                                     VIL                                                VIL

                                                          MS bit  =  0

                                                     tR              tSHSL                      tSLSH       tF

SCK                                                  VIL  VIH               VIH     VIL                VIL  VIH

                                                                            tSLOVE

SOT                                VOH                                                          VOH

                                   VOL                                                          VOL

                                             tIVSHE                         tSHIXE

                                        VIH                                                VIH

SIN                                     VIL                                                VIL

                                                          MS bit  =  1

Document Number: 002-04922 Rev.*A                                                                                Page 85 of 124
                                                                                                            MB9B560L Series

When Using High-speed Synchronous Serial Chip Select (SPI                        =