电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

MB95F352EPF-G-SNE2

器件型号:MB95F352EPF-G-SNE2
器件类别:半导体    嵌入式处理器和控制器   
厂商名称:SPANSION
厂商官网:http://www.spansion.com/
标准:  
下载文档

器件描述

IC mcu 8bit 8kb flash 24sop

参数

Datasheets:
MB95350L Series:
Product Photos:
24-SOIC:
Standard Package : 1,100
Category: Integrated Circuits (ICs)
Family: Embedded - Microcontrollers
Series: F²MC MB95350L
Packaging : Tray
Core Processor: F²MC-8FX
Core Size: 8-Bit
Speed: 16MHz
Connectivity: I²C, LIN, SIO, UART/USART
Peripherals: POR, PWM, WDT
Number of I/O: 22
Program Memory Size: 8KB (8K x 8)
Program Memory Type: FLASH
EEPROM Size: -
RAM Size: 240 x 8
Voltage - Supply (Vcc/Vdd): 1.8 V ~ 3.6 V
Data Converters: A/D 6x8/10b
Oscillator Type: External
Operating Temperature: -40°C ~ 85°C
Package / Case: 24-SOIC (0.295", 7.50mm Width) 18 leads, Fused Leads
Supplier Device Package: 24-SOP

MB95F352EPF-G-SNE2器件文档内容

                                                           MB95F352E/F352L/F353E/F353L/F354E/F354L

                                                           CMOS F2MC-8FX MB95350L Series

                                                                                       8-bit Microcontrollers

MB95350L is a series of general-purpose, single-chip microcontrollers. In addition to a compact instruction set, the microcontrollers

of this series contain a variety of peripheral resources.

Features

F2MC-8FX CPU core                                                       LIN-UART

Instruction set optimized for controllers                               ■ Full duplex double buffer

■ Multiplication and division instructions                              ■ Capable of clock-synchronous serial data transfer and

■ 16-bit arithmetic operations                                          clock-asynchronous serial data transfer

■ Bit test branch instructions                                          External interrupt  6 channels

■ Bit manipulation instructions, etc.                                   ■ Interrupt by edge detection (rising edge, falling edge, and both

Clock                                                                   edges can be selected)

                                                                        ■ Can be used to wake up the device from different low power

■  Selectable main clock source                                         consumption (standby) modes
                                                                        8/10-bit A/D converter  6 channels
   Main OSC clock (up to 16.25 MHz, maximum machine clock

   frequency: 8.125 MHz)                                                ■ 8-bit and 10-bit resolution can be chosen.

   External clock (up to 32.5    MHz,      maximum   machine   clock    Low power consumption (standby) modes

   frequency: 16.25 MHz)

   Main CR clock (1/8/10/12.5 MHz 2%, maximum machine                  ■ Stop mode

   clock frequency: 12.5 MHz)                                           ■ Sleep mode

■ Selectable subclock source                                            ■ Watch mode

   Sub-OSC clock (32.768 kHz)                                           ■ Time-base timer mode

   External clock (32.768 kHz)                                          I/O port

   Sub-CR clock (Typ: 100 kHz, Min: 50 kHz, Max: 200 kHz)

Timer                                                                   ■ MB95F352L/F353L/F354L (maximum no. of I/O ports: 21)

■ 8/16-bit composite timer  2 channels                                 General-purpose I/O ports (N-ch open drain) ................ : 3

                                                                        General-purpose I/O ports (CMOS I/O) ....................... : 18

■ Time-base timer  1 channel                                           ■ MB95F352E/F353E/F354E (maximum no. of I/O ports: 22)

■ Watch prescaler  1 channel                                           General-purpose I/O ports (N-ch open drain) ................ : 3

UART/SIO  1 channel (The channel can be used                           General-purpose I/O ports (CMOS I/O) ....................... : 18
                                                               I2C
either  as  a  UART/SIO          channel       or    as    an           General-purpose input port (CMOS input) ..................... : 1

channel.)                                                               On-chip debug

■ Alternative selection of UART/SIO                                     ■ 1-wire serial control

■ Full duplex double buffer                                             ■ Serial writing supported (asynchronous mode)

■ Capable of clock-asynchronous (UART) serial data transfer             Hardware/software watchdog timer

   and clock-synchronous (SIO) serial data transfer

I2C  2 channels (One of the two channels can be                        ■ Built-in hardware watchdog timer
used either as an I2C channel or as a UART/SIO
                                                                        ■ Built-in software watchdog timer
channel.)
                                                                        Low-voltage detection reset and interrupt circuit

■ Supports Standard-mode and Fast-mode (400 kHz)                        ■ Built-in low-voltage detector

■ Built-in wake-up function                                             Clock supervisor counter

                                                                        ■ Built-in clock supervisor counter function

Cypress Semiconductor Corporation           •       198 Champion Court  •         San Jose,      CA  95134-1709       •  408-943-2600

Document Number: 002-07527 Rev. *B                                                                          Revised August 24, 2017
                                                               MB95350L Series

Programmable        port input voltage        level  Dual operation Flash memory

■ CMOS input level  / hysteresis input level         ■ The erase/write operation and the read operation can be

                                                     executed in different banks (upper bank/lower bank) simulta-

                                                     neously.

                                                     Flash memory security function

                                                     ■ Protects the content of the Flash memory

Document Number:    002-07527 Rev. *B                                                            Page 2 of 70
                                                                                                                      MB95350L Series

Content

Product Line-up ................................................................ 3        Clock Timing .............................................................. 29

Packages and Corresponding Products ........................ 5                            Source Clock/Machine Clock  ................................... 31

Differences Among Products and Notes On                                                   External Reset ........................................................... 34

Product Selection ............................................................. 6         Power-on Reset ......................................................... 35

Pin Assignment  ................................................................ 7        Peripheral Input Timing ............................................. 36

Pin Description (24-pin MCU) .......................................... 8                 LIN-UART Timing ...................................................... 37

Pin Description (32-pin MCU) ........................................ 10                  Low-voltage Detection ............................................... 43

I/O Circuit Type ............................................................... 12       I2C Timing     ................................................................. 45

Notes On Device Handling ............................................. 15                 UART/SIO, Serial I/O Timing ..................................... 48

Pin Connection ............................................................... 15         A/D Converter ............................................................ 50

Block Diagram   ................................................................ 16       A/D Converter Electrical Characteristics ................... 50

CPU Core ......................................................................... 17     Notes on Using the A/D Converter ............................ 51

I/O Map ............................................................................. 18  Definitions of A/D Converter Terms ........................... 52

Interrupt Source Table ................................................... 22             Flash Memory Write/Erase Characteristics ............... 54

Electrical Characteristics ............................................... 23             Sample Characteristics .................................................. 55

Absolute Maximum Ratings ....................................... 23                       Mask Options .................................................................. 61

Recommended Operating Conditions ....................... 25                               Ordering Information ...................................................... 62

DC Characteristics  .................................................... 26               Package Dimension ........................................................ 63

AC Characteristics ..................................................... 29               Major Changes  ............................................................... 66

Document Number: 002-07527 Rev. *B                                                                                    Page 3 of 70
                                                                                                                       MB95350L Series

1.   Product Line-up

      Part number

                   MB95F352E               MB95F353E           MB95F354E            MB95F352L      MB95F353L           MB95F354L

Parameter

Type                                                                Flash memory product

Clock supervisor   It supervises the main clock oscillation.

counter

Program ROM           8 Kbyte                 12 Kbyte             20 Kbyte             8 Kbyte             12 Kbyte   20 Kbyte

capacity

RAM capacity       240 bytes                  496 bytes            496 bytes         240 bytes              496 bytes  496 bytes

Low-voltage                                    Yes                                                          No

detection reset

Reset input                         Selected through software                                              Dedicated

                   Number of basic instructions                     : 136

                   Instruction bit length                           : 8 bits

CPU functions      Instruction length                               : 1 to 3 bytes

                   Data bit length                                  : 1, 8 and 16 bits

                   Minimum instruction execution time               : 61.5 ns (with machine clock = 16.25 MHz)

                   Interrupt processing time                        : 0.6 µs (with machine clock = 16.25 MHz)

                   I/O ports (Max): 22                                        I/O ports (Max): 21

General-purpose    CMOS I/O: 18                                               CMOS I/O: 18

I/O                N-ch open drain: 3                                         N-ch open drain: 3

                   CMOS input: 1

Time-base timer    Interrupt cycle: 0.256 ms to 8.3 s (when external clock = 4 MHz)

Hardware/software  Reset generation cycle

watchdog timer     -  Main oscillation clock at 10 MHz: 105 ms (Min)

                   The sub-CR clock can be used as the source clock of the hardware watchdog timer.

Wild register      It can be used to replace three bytes of data.

                   A wide range of communication speeds can be selected by a dedicated reload timer.

LIN-UART           Clock-synchronous serial data transfer and clock-asynchronous serial data transfer is enabled.

                   The LIN function can be used as a LIN master or a LIN slave.

8/10-bit A/D       6 channels

converter          8-bit resolution and 10-bit resolution can be chosen.

                   2 channels

8/16-bit           The timer can be configured as an "8-bit timer x 2 channels" or a "16-bit timer x 1 channel".

composite timer    It has built-in timer function, PWC function, PWM function and input capture function.

                   Count clock: it can be selected from internal clocks (seven types) and external clocks.

                   It can output square wave.

External           6 channels

interrupt          Interrupt by edge detection (The rising edge, falling edge, or both edges can be selected.)

                   It can be used to wake up the device from different standby modes.

On-chip debug      1-wire serial control

                   It supports serial writing. (asynchronous mode)

                                                                                                                                  (Continued)

Document Number: 002-07527 Rev. *B                                                                                                Page 4 of 70
                                                                                                              MB95350L                  Series

(Continued)

     Part number

                     MB95F352E             MB95F353E            MB95F354E  MB95F352L               MB95F353L           MB95F354L

Parameter

                  1 channel (The channel can be used either as a UART/SIO channel or as an I2C channel.)

                  Data transfer with UART/SIO is enabled.

                  It has a full duplex double buffer, variable data length (5/6/7/8 bits), a built-in baud rate generator and an error

UART/SIO          detection function.

                  It uses the NRZ type transfer format.

                  LSB-first data transfer and MSB-first data transfer are available to use.

                  Clock-asynchronous (UART) serial data transfer and clock-synchronous (SIO) serial data transfer is enabled.

                  2 channels (One of the two channels can be used either as an I2C channel or as a UART/SIO channel.)

                  Master/slave transmission and receiving

                  It has the following functions:

I2C               •  bus error function

                  •  arbitration function

                  •  transmission direction detection function

                  •  wake-up function

                  •  functions of generating and detecting repeated START conditions.

Watch prescaler   Eight different time intervals can be selected.

                  It supports automatic programming, Embedded Algorithm,

                  write/erase/erase-suspend/erase-resume commands.

Flash memory      It has a flag indicating the completion of the operation of Embedded Algorithm.

                  Number of write/erase cycles: 100000

                  Data retention time: 20 years

                  Flash security feature for protecting the content of the Flash memory

Standby mode      Sleep mode, stop mode, watch mode, time-base timer mode

                                                                   FPT-24P-M34

Package                                                            FPT-24P-M10

                                                                   LCC-32P-M19

Document Number: 002-07527 Rev. *B                                                                                                      Page 5 of 70
                                                                                MB95350L   Series

2.  Packages and Corresponding Products

    Part number  MB95F352E          MB95F353E  MB95F354E  MB95F352L  MB95F353L  MB95F354L

Package

FPT-24P-M34      O                  O          O          O          O          O

FPT-24P-M10      O                  O          O          O          O          O

LCC-32P-M19      O                  O          O          O          O          O

O: Available

Document Number: 002-07527 Rev. *B                                                         Page 6 of 70
                                                                                                           MB95350L  Series

3.  Differences Among Products and Notes On Product Selection

■ Current consumption

When using the on-chip debug function, take account of the current consumption of flash erase/write.

For details of current consumption, see “Electrical Characteristics”.

■ Package

For details of information on each package, see “Packages and Corresponding Products” and “Package Dimension”.

■ Operating voltage

The operating voltage varies, depending on whether the on-chip debug function is used or not.

For details of the operating voltage, see “Electrical Characteristics”

■ On-chip debug function

The on-chip debug function requires that VCC, VSS and one serial wire be connected to an evaluation tool.

Document Number: 002-07527 Rev. *B                                                                              Page 7 of 70
                                                                                                                                MB95350L  Series

4.  Pin  Assignment

                     X0/PF0         1                                                                  24  P12/EC0/DBG

                     X1/PF1         2                                                                  23  P07/INT07

                     Vss            3                          (TOP VIEW)                              22  P06/INT06/TO01

                     X1A/PG2        4                          SOP24                                   21  P05/INT05/AN05/TO00

                     X0A/PG1        5                FPT-24P-M34                                       20  P04/INT04/AN04/SIN/EC0

                     Vcc            6                                                                  19  P03/INT03/AN03/SOT

                     UCK/PG0        7                          TSSOP24                                 18  P02/INT02/AN02/SCK

                     RST/PF2        8                FPT-24P-M10                                       17  P01/AN01

                     UI/SCL1/P17    9                                                                  16  P00/AN00

         UO/SDA1/P16                10                                                                 15  P64/EC1

                     TO10/P62       11                                                                 14  P14/SDA0

                     TO11/P63       12                                                                 13  P15/SCL0

                                           X0/PF0    X1/PF1    NC  NC  NC  NC  P07/INT07  P12/EC0/DBG

                                           32        31        30  29  28  27  26         25

                     Vss                1                                                              24  P06/INT06/TO01

                     X1A/PG2            2            (TOP VIEW)                                        23  P05/INT05/AN05/TO00

                     X0A/PG1            3                                                              22  P04/INT04/AN04/SIN/EC0

                     Vcc                4                                                              21  P03/INT03/AN03/SOT

                     UCK/PG0            5                      QFN32                                   20  P02/INT02/AN02/SCK

                     RST/PF2            6            LCC-32P-M19                                       19  P01/AN01

                     UI/SCL1/P17        7                                                              18  P00/AN00

                     UO/SDA1/P16        8                                                              17  P64/EC1

                                           9         10        11  12  13  14  15         16

                                           TO11/P63  TO10/P62  NC  NC  NC  NC  SDA0/P14   SCL0/P15

Document Number: 002-07527 Rev. *B                                                                                                 Page 8 of 70
                                                                                             MB95350L Series

5.  Pin  Description (24-pin        MCU)

Pin no.  Pin name                   I/O
                                    circuit                                    Function
                                    type*

    1    PF0                        B        General-purpose I/O port

         X0                                  Main clock input oscillation pin

    2    PF1                        B        General-purpose I/O port

         X1                                  Main clock I/O oscillation pin

    3    VSS                        —        Power supply pin (GND)

    4    PG2                        C        General-purpose I/O port

         X1A                                 Subclock I/O oscillation pin

    5    PG1                        C        General-purpose I/O port

         X0A                                 Subclock input oscillation pin

    6    VCC                        —        Power supply pin

    7    PG0                        G        General-purpose I/O port

         UCK                                 UART/SIO clock pin

         PF2                                 General-purpose input port

    8    RST                        A        Reset pin

                                             Dedicated reset pin on MB95F352L/F353L/F354L

         P17                                 General-purpose I/O port

    9    SCL1                       J        I2C ch. 1 clock I/O pin

         UI                                  UART/SIO data input pin

         P16                                 General-purpose I/O port

    10   SDA1                       J        I2C ch. 1 data I/O pin

         UO                                  UART/SIO data output pin

         P62                                 General-purpose I/O port

    11                              D        High-current pin

         TO10                                8/16-bit composite timer ch. 1 output pin

         P63                                 General-purpose I/O port

    12                              D        High-current pin

         TO11                                8/16-bit composite timer ch. 1 output pin

    13   P15                        I        General-purpose I/O port

         SCL0                                I2C ch. 0 clock I/O pin

    14   P14                        I        General-purpose I/O port

         SDA0                                I2C ch. 0 data I/O pin

    15   P64                        D        General-purpose I/O port

         EC1                                 8/16-bit composite timer ch. 1 clock input pin

    16   P00                        E        General-purpose I/O port

         AN00                                A/D converter analog input pin

                                                                                             (Continued)

Document Number: 002-07527 Rev. *B                                                           Page 9 of 70
                                                                                                       MB95350L Series

(Continued)

    Pin no.        Pin name                   I/O
                                              circuit                                  Function
                                              type*

    17             P01                        E        General-purpose I/O port

                   AN01                                A/D converter analog input pin

                   P02                                 General-purpose I/O port

    18             INT02                      E        External interrupt input pin

                   AN02                                A/D converter analog input pin

                   SCK                                 LIN-UART clock I/O pin

                   P03                                 General-purpose I/O port

    19             INT03                      E        External interrupt input pin

                   AN03                                A/D converter analog input pin

                   SOT                                 LIN-UART data output pin

                   P04                                 General-purpose I/O port

                   INT04                               External interrupt input pin

    20             AN04                       F        A/D converter analog input pin

                   SIN                                 LIN-UART data input pin

                   EC0                                 8/16-bit composite timer ch. 0 clock input pin

                   P05                                 General-purpose I/O port

                                                       High-current pin

    21             INT05                      E        External interrupt input pin

                   AN05                                A/D converter analog input pin

                   TO00                                8/16-bit composite timer ch. 0 output pin

                   P06                                 General-purpose I/O port

                                                       High-current pin

    22             INT06                      G        External interrupt input pin

                   TO01                                8/16-bit composite timer ch. 0 output pin

    23             P07                        G        General-purpose I/O port

                   INT07                               External interrupt input pin

                   P12                                 General-purpose I/O port

    24             EC0                        H        8/16-bit composite timer ch. 0 clock input pin

                   DBG                                 DBG input pin

*:  For  the  I/O  circuit types,  see  “I/O  Circuit Type”.

Document Number: 002-07527 Rev. *B                                                                     Page 10 of 70
                                                                                                              MB95350L Series

6.  Pin  Description (32-pin        MCU)

Pin no.  Pin name                   I/O
                                    circuit                                  Function
                                    type*

    1    VSS                        —        Power supply pin (GND)

    2    PG2                        C        General-purpose I/O port

         X1A                                 Subclock I/O oscillation pin

    3    PG1                        C        General-purpose I/O port

         X0A                                 Subclock input oscillation pin

    4    VCC                        —        Power supply pin

    5    PG0                        G        General-purpose I/O port

         UCK                                 UART/SIO clock pin

         PF2                                 General-purpose input port

    6    RST                        A        Reset pin

                                             Dedicated reset pin on MB95F352L/F353L/F354L

         P17                                 General-purpose I/O port

    7    SCL1                       J        I2C ch. 1 clock I/O pin

         UI                                  UART/SIO data input pin

         P16                                 General-purpose I/O port

    8    SDA1                       J        I2C ch. 1 data I/O pin

         UO                                  UART/SIO data output pin

         P63                                 General-purpose I/O port

    9                               D        High-current pin

         TO11                                8/16-bit composite timer ch. 1 output pin

         P62                                 General-purpose I/O port

    10                              D        High-current pin

         TO10                                8/16-bit composite timer ch. 1 output pin

    11   NC                         —        It is an internally connected pin. Always leave it unconnected.

    12   NC                         —        It is an internally connected pin. Always leave it unconnected.

    13   NC                         —        It is an internally connected pin. Always leave it unconnected.

    14   NC                         —        It is an internally connected pin. Always leave it unconnected.

    15   P14                        I        General-purpose I/O port

         SDA0                                I2C ch. 0 data I/O pin

    16   P15                        I        General-purpose I/O port

         SCL0                                I2C ch. 0 clock I/O pin

    17   P64                        D        General-purpose I/O port

         EC1                                 8/16-bit composite timer ch. 1 clock input pin

    18   P00                        E        General-purpose I/O port

         AN00                                A/D converter analog input pin

                                                                                                              (Continued)

Document Number: 002-07527 Rev. *B                                                                            Page 11 of 70
                                                                                                                         MB95350L Series

(Continued)

    Pin no.        Pin name                       I/O
                                              circuit                                    Function
                                              type*

    19             P01                            E    General-purpose I/O port

                   AN01                                A/D converter analog input pin

                   P02                                 General-purpose I/O port

    20             INT02                          E    External interrupt input pin

                   AN02                                A/D converter analog input pin

                   SCK                                 LIN-UART clock I/O pin

                   P03                                 General-purpose I/O port

    21             INT03                          E    External interrupt input pin

                   AN03                                A/D converter analog input pin

                   SOT                                 LIN-UART data output pin

                   P04                                 General-purpose I/O port

                   INT04                               External interrupt input pin

    22             AN04                           F    A/D converter analog input pin

                   SIN                                 LIN-UART data input pin

                   EC0                                 8/16-bit composite timer ch. 0 clock input pin

                   P05                                 General-purpose I/O port

                                                       High-current pin

    23             INT05                          E    External interrupt input pin

                   AN05                                A/D converter analog input pin

                   TO00                                8/16-bit composite timer ch. 0 output pin

                   P06                                 General-purpose I/O port

                                                       High-current pin

    24             INT06                          G    External interrupt input pin

                   TO01                                8/16-bit composite timer ch. 0 output pin

                   P12                                 General-purpose I/O port

    25             EC0                            H    8/16-bit composite timer ch. 0 clock input pin

                   DBG                                 DBG input pin

    26             P07                            G    General-purpose I/O port

                   INT07                               External interrupt input pin

    27             NC                             —    It is an internally connected pin. Always leave it  unconnected.

    28             NC                             —    It is an internally connected pin. Always leave it  unconnected.

    29             NC                             —    It is an internally connected pin. Always leave it  unconnected.

    30             NC                             —    It is an internally connected pin. Always leave it  unconnected.

    31             PF1                            B    General-purpose I/O port

                   X1                                  Main clock I/O oscillation pin

    32             PF0                            B    General-purpose I/O port

                   X0                                  Main clock input oscillation pin

*:  For  the  I/O  circuit types,  see  “I/O  Circuit Type”.

Document Number: 002-07527 Rev.               *B                                                                         Page 12 of 70
                                                                                                          MB95350L     Series

7.  I/O  Circuit  Type

Type                                Circuit                                                       Remarks

    A                                                                            ■  Hysteresis input

                                             Reset   input  /  Hysteresis input  ■  Reset input

    B                                                                            ■  Oscillation circuit

                        P-ch                                   Port select       ■  High-speed side

                                                               Digital output    ■  Feedback resistance:

                                                               Digital output       approx. 1 M

                        N-ch                                                        CMOS output

                                                               Standby control   ■

                                                               Hysteresis input  ■  Hysteresis input

                                                               Clock input

         X1

         X0

                  Standby control   /  Port  select

                        P-ch                                   Port select

                                                               Digital output

                        N-ch                                   Digital output

                                                               Standby control

                                                               Hysteresis input

    C                                                                            ■  Oscillation circuit

                                                               Port select       ■  Low-speed side

                  R                                            Pull-up control      Feedback resistance: approx.10 M

                                                                                 ■

                        P-ch                                                     ■  CMOS output

                  P-ch                                         Digital output

                                                                                 ■  Hysteresis input

                        N-ch                                   Digital output       Pull-up control available

                                                                                 ■

                                                               Standby control

                                                               Hysteresis input

                                                               Clock input

         X1A

         X0A

                  Standby control / Port select

                                                               Port select

                  R                                            Pull-up control

                        Digital output

                  P-ch                                         Digital output

                        N-ch                                   Digital output

                                                               Standby control

                                                               Hysteresis input

                                                                                                                       (Continued)

Document Number: 002-07527 Rev. *B                                                                                     Page 13 of 70
                                                                                        MB95350L  Series

Type                                    Circuit                                    Remarks

D                        P-ch                                      ■  CMOS output

                                                 Digital output    ■  Hysteresis input

                                                 Digital output

                         N-ch

                                                 Standby control

                                                 Hysteresis input

E                                                                  ■  CMOS output

                   R                             Pull-up control   ■  Hysteresis input

                         P-ch                                      ■  Pull-up control available

                   P-ch                          Digital output

                                                 Digital output

                         N-ch

                                                 Analog input

                                                 A/D control

                                                 Standby control

                                                 Hysteresis input

F                                                                  ■  CMOS output

                   R                             Pull-up control   ■  Hysteresis input

                         P-ch                                      ■  CMOS input

                   P-ch                          Digital output       Pull-up control available

                                                                   ■

                                                 Digital output

                         N-ch

                                                 Analog input

                                                 A/D control

                                                 Standby control

                                                 Hysteresis input

                                                 CMOS input

G                                                                  ■  CMOS output

                   R                             Pull-up control   ■  Hysteresis input

                         P-ch                                      ■  Pull-up control available

                   P-ch                          Digital output

                                                 Digital output

                         N-ch

                                                 Standby control

                                                 Hysteresis input

H                                                Standby control   ■  N-ch open drain output

                                                 Hysteresis input  ■  Hysteresis input

                               Digital  output

                         N-ch

                                                                                                 (Continued)

Document  Number:  002-07527 Rev. *B                                                             Page 14 of 70
                                                                                        MB95350L             Series

(Continued)

Type                                    Circuit                                    Remarks

I                                                                  ■  N-ch open drain output

                                                 Digital output    ■  Hysteresis input

                                        N-ch                          CMOS input

                                                                   ■

                                                 CMOS input

             Standby control                     Hysteresis input

J                                                                  ■  CMOS output

                                                 I2C mode control     Hysteresis input

                                                 Digital output    ■

                                    P-ch                           ■  CMOS input

                                                 Digital output    ■  N-ch open drain output  in  I2C  mode

                                    N-ch

                                                 CMOS input

      Standby control                            Hysteresis input

Document Number: 002-07527    Rev.  *B                                                                       Page 15 of 70
                                                                                                               MB95350L Series

8.  Notes On Device Handling

■ Preventing latch-ups

When using the device, ensure that the voltage applied does not exceed the maximum voltage rating.

In  a  CMOS   IC,  if  a  voltage  higher    than  VCC  or  a  voltage  lower  than  VSS  is  applied  to  an  input/output  pin  that  is  neither  a

medium-withstand voltage pin nor a high-withstand voltage pin, or if a voltage out of the rating range of power supply voltage mentioned

in "14.1 Absolute Maximum Ratings" of “Electrical Characteristics” is applied to the VCC pin or the VSS pin, a latch-up may occur.

When a latch-up occurs, power supply current increases significantly, which may cause a component to be thermally destroyed.

■ Stabilizing supply voltage

Supply voltage must be stabilized.

A malfunction may occur when power supply voltage fluctuates rapidly even though the fluctuation is within the guaranteed operating

range of the VCC power supply voltage.

As a rule of voltage stabilization, suppress voltage fluctuation so that the fluctuation in VCC ripple (p-p value) at the commercial
frequency (50 Hz/60 Hz) does not exceed 10% of the standard VCC value, and the transient fluctuation rate does not exceed 0.1 V/ms
at a momentary fluctuation such as switching the power supply.

■ Notes on using the external clock

When an external clock is used, oscillation stabilization wait time is required for power-on reset, wake-up from subclock mode or stop

mode.

9.     Pin Connection

■ Treatment of unused pins

If an unused input pin is left unconnected, a component may be permanently damaged due to malfunctions or latch-ups. Always pull

up or pull down an unused input pin through a resistor of at least 2 k. Set an unused input/output pin to the output state and leave

it unconnected, or set it to the input state and treat it the same as an unused input pin. If there is an unused output pin, leave it

unconnected.

■ Power supply pins

To reduce unnecessary electro-magnetic emission, prevent malfunctions of strobe signals due to an increase in the ground level, and

conform to the total output current standard, always connect the VCC pin and the VSS pin to the power supply and ground outside the
device. In addition, connect the current supply source to the VCC pin and the VSS pin with low impedance.

It is also advisable to connect a ceramic capacitor of approximately 0.1 µF as a bypass capacitor between the VCC pin and the VSS
pin at a location close to this device.

■ DBG pin

Connect the DBG pin directly to an external pull-up resistor.

To prevent the device from unintentionally entering the debug mode due to noise, minimize the distance between the DBG pin and

the VCC or VSS pin when designing the layout of the printed circuit board.

The DBG pin should not stay at “L” level after power-on until the reset is released.

■ RST pin

Connect the RST pin directly to an external pull-up resistor.

To prevent the device from unintentionally entering the reset mode due to noise, minimize the distance between the RST pin and the

VCC or VSS pin when designing the layout of the printed circuit board.

The PF2/RST pin functions as the reset input pin after power-on. The RSTEN bit in the SYSC register is used to switch the pin

functions,  the    reset  input    function  and   the  general-purpose  I/O   port  function,  of     the  PF2/RST  pin.    However,       only     on

MB95F352E/F353E/F354E can the pin functions be changed.

Document Number: 002-07527 Rev. *B                                                                                                Page 16 of 70
                                                                                                                                                 MB95350L Series

10.  Block Diagram

                                                                           F2MC-8FX      CPU

     PF2/RST*2                          Reset with LVD                                        Flash with security function

     PF1/X1*2

     PF0/X0*2                           Oscillator             CR

     PG2/X1A*2                          circuit                oscillator                     RAM (496/240 bytes)

     PG1/X0A*2

                                                                                                    Interrupt controller

                                        Clock control

                                                                                                                                                 (P05*3/TO00)

     (P12*1/DBG)                        On-chip debug                                         8/16-bit composite timer ch. 0                     (P06*3/TO01)

                                                                                                                                                 P12*1/EC0, (P04/EC0)

                                        Wild register                      Internal bus

                                                                                                                                                 P62*3/TO10

     P02/INT02 to P07/INT07             External interrupt                                    8/16-bit composite timer ch. 1                     P63*3/TO11

                                                                                                                                                 P64/EC1

     (P00/AN00 to P05*3/AN05)           8/10-bit A/D converter                                                                                   P14*1/SDA0

                                                                                                         I2C ch. 0                               P15*1/SCL0

                                                                                                         I2C ch. 1                               (P16/SDA1)

                                                                                                                                                 (P17/SCL1)

     (P02/SCK)                                                                                                                                   PG0/UCK

     (P03/SOT)                          LIN-UART                                                         UART/SIO                                P16/UO

     (P04/SIN)                                                                                                                                   P17/UI

                                                         Port                                            Port

     Vcc                       *1:      P12, P14 and P15 are N-ch open drain pins.

     Vss                       *2:      Software option

                               *3:      P05, P06, P62 and P63 are high-current pins.

                               Note: Pins in parentheses indicate that functions of those     pins  are  shared among     different  resources.

Document Number: 002-07527     Rev. *B                                                                                                                         Page 17 of 70
                                                                           MB95350L Series

11.  CPU Core

■ Memory Space

The memory space of the MB95350L Series is 64 Kbyte in size, and consists of an I/O area, a data area, and a program area. The

memory space includes areas intended for specific purposes such as general-purpose registers and a vector table. The memory maps

of the MB95350L Series are shown below.

■ Memory Maps

                       MB95F352E/F352L           MB95F353E/F353L           MB95F354E/F354L

                0000H                     0000H                     0000H

                                 I/O                       I/O                       I/O

                0080H  Access prohibited  0080H  Access prohibited  0080H  Access prohibited

                0090H  RAM 240 bytes      0090H  RAM 496 bytes      0090H  RAM 496 bytes

                0100H                     0100H                     0100H

                       Register                  Register                  Register

                0180H                     0200H                     0200H

                                          0280H                     0280H

                       Access prohibited

                                                 Access prohibited         Access prohibited

                0F80H                     0F80H                     0F80H

                       Extended I/O              Extended I/O              Extended I/O

                1000H                     1000H                     1000H

                       Access prohibited         Access prohibited         Access prohibited

                B000H  Flash 4 Kbyte      B000H  Flash 4 Kbyte      B000H

                C000H                     C000H

                       Access prohibited         Access prohibited         Flash 20 Kbyte

                                          E000H

                F000H  Flash 4 Kbyte             Flash 8 Kbyte

                FFFFH                     FFFFH                     FFFFH

Document Number: 002-07527 Rev. *B                                                            Page 18 of 70
                                                                                         MB95350L Series

12.  I/O  Map

Address   Register                                       Register name                   R/W  Initial value
          abbreviation

0000H          PDR0     Port 0 data register                                             R/W  00000000B

0001H          DDR0     Port 0 direction register                                        R/W  00000000B

0002H          PDR1     Port 1 data register                                             R/W  00000000B

0003H          DDR1     Port 1 direction register                                        R/W  00000000B

0004H          —                                          (Disabled)                     —    —

0005H          WATR     Oscillation stabilization wait time setting register             R/W  11111111B

0006H          —                                          (Disabled)                     —    —

0007H          SYCC     System clock control register                                    R/W  0000X011B

0008H          STBC     Standby control register                                         R/W  00000XXXB

0009H          RSRR     Reset source register                                            R/W  XXXXXXXXB

000AH          TBTC     Time-base timer control register                                 R/W  00000000B

000BH          WPCR     Watch prescaler control register                                 R/W  00000000B

000CH          WDTC     Watchdog timer control register                                  R/W  00XX0000B

000DH          SYCC2    System clock control register 2                                  R/W  XX100011B

000EH
     to        —                                          (Disabled)                     —    —

0015H

0016H          PDR6     Port 6 data register                                             R/W  00000000B

0017H          DDR6     Port 6 direction register                                        R/W  00000000B

0018H
     to        —                                          (Disabled)                     —    —

0027H

0028H          PDRF     Port F data register                                             R/W  00000000B

0029H          DDRF     Port F direction register                                        R/W  00000000B

002AH          PDRG     Port G data register                                             R/W  00000000B

002BH          DDRG     Port G direction register                                        R/W  00000000B

002CH          PUL0     Port 0 pull-up register                                          R/W  00000000B

002DH

     to        —                                          (Disabled)                     —    —

0034H

0035H          PULG     Port G pull-up register                                          R/W  00000000B

0036H          T01CR1   8/16-bit composite timer 01 status control register 1    ch.  0  R/W  00000000B

0037H          T00CR1   8/16-bit composite timer 00 status control register 1    ch.  0  R/W  00000000B

0038H          T11CR1   8/16-bit composite timer 11 status control register 1    ch.  1  R/W  00000000B

0039H          T10CR1   8/16-bit composite timer 10 status control register 1    ch.  1  R/W  00000000B

003AH
     to        —                                          (Disabled)                     —    —

0048H

0049H          EIC10    External interrupt circuit control register ch. 2/ch. 3          R/W  00000000B

004AH          EIC20    External interrupt circuit control register ch. 4/ch. 5          R/W  00000000B

004BH          EIC30    External interrupt circuit control register ch. 6/ch. 7          R/W  00000000B

                                                                                                         (Continued)

Document  Number: 002-07527 Rev. *B                                                              Page 19 of 70
                                                                         MB95350L Series

Address  Register                                       Register name    R/W  Initial value
         abbreviation

004CH,   —                                                 (Disabled)    —    —
004DH

004EH    LVDR          LVD reset voltage selection ID register           R/W  00000000B

004FH    LVDC          LVD interrupt control register                    R/W  X000000XB

0050H    SCR           LIN-UART serial control register                  R/W  00000000B

0051H    SMR           LIN-UART serial mode register                     R/W  00000000B

0052H    SSR           LIN-UART serial status register                   R/W  00001000B

0053H    RDR/TDR       LIN-UART receive/transmit data register           R/W  00000000B

0054H    ESCR          LIN-UART extended status control register         R/W  00000100B

0055H    ECCR          LIN-UART extended communication control register  R/W  000000XXB

0056H    SMC10         UART/SIO serial mode control register 1 ch. 0     R/W  00000000B

0057H    SMC20         UART/SIO serial mode control register 2 ch. 0     R/W  00100000B

0058H    SSR0          UART/SIO serial status and data register ch. 0    R/W  00000001B

0059H    TDR0          UART/SIO serial output data register ch. 0        R/W  00000000B

005AH    RDR0          UART/SIO serial input data register ch. 0         R    00000000B

005BH
to       —                                                 (Disabled)    —    —

005FH

0060H    IBCR00        I2C  bus control register 0 ch.  0                R/W  00000000B

0061H    IBCR10        I2C  bus control register 1 ch.  0                R/W  00000000B

0062H    IBSR0         I2C  bus status register ch. 0                    R    00000000B

0063H    IDDR0         I2C  data register ch. 0                          R/W  00000000B

0064H    IAAR0         I2C  address register ch. 0                       R/W  00000000B

0065H    ICCR0         I2C  clock control register ch.  0                R/W  00000000B

0066H    IBCR01        I2C  bus control register 0 ch.  1                R/W  00000000B

0067H    IBCR11        I2C  bus control register 1 ch.  1                R/W  00000000B

0068H    IBSR1         I2C  bus status register ch. 1                    R    00000000B

0069H    IDDR1         I2C  data register ch. 1                          R/W  00000000B

006AH    IAAR1         I2C  address register ch. 1                       R/W  00000000B

006BH    ICCR1         I2C  clock control register ch.  1                R/W  00000000B

006CH    ADC1          8/10-bit A/D converter control register 1         R/W  00000000B

006DH    ADC2          8/10-bit A/D converter control register 2         R/W  00000000B

006EH    ADDH          8/10-bit A/D converter data register (upper)      R/W  00000000B

006FH    ADDL          8/10-bit A/D converter data register (lower)      R/W  00000000B

0070H    —                                                 (Disabled)    —    —

0071H    FSR2          Flash memory status register 2                    R/W  00000000B

0072H    FSR           Flash memory status register                      R/W  000X0000B

0073H    SWRE0         Flash memory sector write control register 0      R/W  00000000B

0074H    FSR3          Flash memory status register 3                    R    00000000B

                                                                                         (Continued)

Document Number: 002-07527 Rev. *B                                               Page 20 of 70
                                                                                                  MB95350L Series

Address   Register                                  Register name                                 R/W  Initial value
          abbreviation

0075H     —                                                 (Disabled)                            —    —

0076H     WREN          Wild register address compare enable register                             R/W  00000000B

0077H     WROR          Wild register data test setting register                                  R/W  00000000B

0078H     —             Mirror of register bank pointer (RP) and                                  —    —

                        mirror of direct bank pointer (DP)

0079H     ILR0          Interrupt level setting register 0                                        R/W  11111111B

007AH     ILR1          Interrupt level setting register 1                                        R/W  11111111B

007BH     ILR2          Interrupt level setting register 2                                        R/W  11111111B

007CH     ILR3          Interrupt level setting register 3                                        R/W  11111111B

007DH     ILR4          Interrupt level setting register 4                                        R/W  11111111B

007EH     ILR5          Interrupt level setting register 5                                        R/W  11111111B

007FH     —                                                 (Disabled)                            —    —

0F80H     WRARH0        Wild register address setting register (upper) ch. 0                      R/W  00000000B

0F81H     WRARL0        Wild register address setting register (lower) ch. 0                      R/W  00000000B

0F82H     WRDR0         Wild register data setting register ch. 0                                 R/W  00000000B

0F83H     WRARH1        Wild register address setting register (upper) ch. 1                      R/W  00000000B

0F84H     WRARL1        Wild register address setting register (lower) ch. 1                      R/W  00000000B

0F85H     WRDR1         Wild register data setting register ch. 1                                 R/W  00000000B

0F86H     WRARH2        Wild register address setting register (upper) ch. 2                      R/W  00000000B

0F87H     WRARL2        Wild register address setting register (lower) ch. 2                      R/W  00000000B

0F88H     WRDR2         Wild register data setting register ch. 2                                 R/W  00000000B

0F89H
to        —                                                 (Disabled)                            —    —

0F91H

0F92H     T01CR0        8/16-bit  composite  timer  01 status control register  0 ch. 0           R/W  00000000B

0F93H     T00CR0        8/16-bit  composite  timer  00 status control register  0 ch. 0           R/W  00000000B

0F94H     T01DR         8/16-bit  composite  timer  01 data register ch. 0                        R/W  00000000B

0F95H     T00DR         8/16-bit  composite  timer  00 data register ch. 0                        R/W  00000000B

0F96H     TMCR0         8/16-bit  composite  timer  00/01 timer mode control    register  ch.  0  R/W  00000000B

0F97H     T11CR0        8/16-bit  composite  timer  11 status control register  0 ch. 1           R/W  00000000B

0F98H     T10CR0        8/16-bit  composite  timer  10 status control register  0 ch. 1           R/W  00000000B

0F99H     T11DR         8/16-bit  composite  timer  11 data register ch. 1                        R/W  00000000B

0F9AH     T10DR         8/16-bit  composite  timer  10 data register ch. 1                        R/W  00000000B

0F9BH     TMCR1         8/16-bit  composite  timer  10/11 timer mode control    register  ch.  1  R/W  00000000B

0F9CH

to        —                                                 (Disabled)                            —    —

0FBBH

                                                                                                                  (Continued)

Document  Number: 002-07527 Rev. *B                                                                       Page 21 of 70
                                                                                                    MB95350L Series

(Continued)

Address      Register                                       Register name                           R/W  Initial value
             abbreviation

0FBCH        BGR1          LIN-UART baud rate generator register 1                                  R/W  00000000B

0FBDH        BGR0          LIN-UART baud rate generator register 0                                  R/W  00000000B

0FBEH        PSSR0         UART/SIO dedicated baud rate generator prescaler select register ch. 0   R/W  00000000B

0FBFH        BRSR0         UART/SIO dedicated baud rate generator baud rate setting register ch. 0  R/W  00000000B

0FC0H

   to                  —                                       (Disabled)                           —    —

0FC2H

0FC3H        AIDRL         A/D input disable register (lower)                                       R/W  00000000B

0FC4H

   to                  —                                       (Disabled)                           —    —

0FE3H

0FE4H        CRTH          Main CR clock trimming register (upper)                                  R/W  0XXXXXXXB

0FE5H        CRTL          Main CR clock trimming register (lower)                                  R/W  00XXXXXXB

0FE6H,                 —                                       (Disabled)                           —    —
0FE7H

0FE8H        SYSC          System configuration register                                            R/W  11000001B

0FE9H        CMCR          Clock monitoring control register                                        R/W  00000000B

0FEAH        CMDR          Clock monitoring data register                                           R    00000000B

0FEBH        WDTH          Watchdog timer selection ID register (upper)                             R    XXXXXXXXB

0FECH        WDTL          Watchdog timer selection ID register (lower)                             R    XXXXXXXXB

0FEDH                  —                                       (Disabled)                           —    —

0FEEH        ILSR          Input level select register                                              R/W  00000000B

0FtEoFH                —                                       (Disabled)                           —    —
0FFFH

R/W access symbols

R/W      : Readable / Writable

R        : Read only

W        : Write only

Initial value symbols

0        : The initial value of this bit is “0”.

1        : The initial value of this bit is “1”.

X        : The initial value of this bit is indeterminate.

Note: Do not write to an address that is “(Disabled)”. If a “(Disabled)” address is read, an indeterminate value is returned.

Document Number: 002-07527 Rev. *B                                                                                             Page 22 of 70
                                                                                              MB95350L           Series

13.  Interrupt Source Table

                                          Interrupt  Vector table  address  Bit name of       Priority order of
                                                                                              interrupt sources
           Interrupt source               request                           interrupt level   of the same level
                                          number     Upper         Lower    setting register  (occurring

                                                                                              simultaneously)

External interrupt ch. 4                  IRQ00      FFFAH         FFFBH    L00 [1:0]         High

External interrupt ch. 5                  IRQ01      FFF8H         FFF9H    L01 [1:0]

External interrupt ch. 2                  IRQ02      FFF6H         FFF7H    L02 [1:0]

External interrupt ch. 6

External interrupt ch. 3                  IRQ03      FFF4H         FFF5H    L03 [1:0]

External interrupt ch. 7

LVD interrupt                             IRQ04      FFF2H         FFF3H    L04  [1:0]

UART/SIO ch. 0

8/16-bit composite timer ch.  0  (lower)  IRQ05      FFF0H         FFF1H    L05  [1:0]

8/16-bit composite timer ch.  0  (upper)  IRQ06      FFEEH         FFEFH    L06  [1:0]

LIN-UART (reception)                      IRQ07      FFECH         FFEDH    L07  [1:0]

LIN-UART (transmission)                   IRQ08      FFEAH         FFEBH    L08  [1:0]

                 —                        IRQ09      FFE8H         FFE9H    L09  [1:0]

I2C ch. 1                                 IRQ10      FFE6H         FFE7H    L10  [1:0]

                 —                        IRQ11      FFE4H         FFE5H    L11  [1:0]

                 —                        IRQ12      FFE2H         FFE3H    L12  [1:0]

                 —                        IRQ13      FFE0H         FFE1H    L13  [1:0]

8/16-bit composite timer ch.  1  (upper)  IRQ14      FFDEH         FFDFH    L14  [1:0]

                 —                        IRQ15      FFDCH         FFDDH    L15  [1:0]

I2C ch. 0                                 IRQ16      FFDAH         FFDBH    L16  [1:0]

                 —                        IRQ17      FFD8H         FFD9H    L17  [1:0]

8/10-bit A/D converter                    IRQ18      FFD6H         FFD7H    L18  [1:0]

Time-base timer                           IRQ19      FFD4H         FFD5H    L19  [1:0]

Watch prescaler                           IRQ20      FFD2H         FFD3H    L20  [1:0]

                 —                        IRQ21      FFD0H         FFD1H    L21  [1:0]

8/16-bit composite timer ch.  1  (lower)  IRQ22      FFCEH         FFCFH    L22  [1:0]

Flash memory                              IRQ23      FFCCH         FFCDH    L23 [1:0]

                                                                                              Low

Document Number: 002-07527 Rev. *B                                                                        Page 23 of 70
                                                                                                 MB95350L Series

14.   Electrical Characteristics

14.1  Absolute Maximum Ratings

         Parameter              Symbol          Rating           Unit                 Remarks

                                           Min          Max

Power supply voltage*1          VCC        VSS  0.3  VSS  4.0  V

Input voltage*1                 VI1        VSS  0.3  VSS  4.0  V     Other than P14 and P15*2

                                VI2        VSS  0.3  VSS  6.0  V     P14 and P15*2

Output voltage*1                VO         VSS  0.3  VSS  4.0  V     *2

Maximum clamp current           ICLAMP     2           2       mA    Applicable to specific pins*3

Total maximum clamp current     |ICLAMP|  —            20       mA    Applicable to specific pins*3

“L” level maximum output        IOL1       —            15       mA    Other than P05, P06, P62 and P63

current                         IOL2                    15             P05, P06, P62 and P63

                                                                       Other than P05, P06, P62 and P63

                                IOLAV1                  4              Average output current =

                                                                       operating current  operating ratio

“L” level average current                  —                     mA    (1 pin)

                                                                       P05, P06, P62 and P63

                                IOLAV2                  12             Average output current =

                                                                       operating current  operating ratio

                                                                       (1 pin)

“L” level total maximum output  IOL       —            100      mA

current

“L” level total average output                                         Total average output current =

current                         IOLAV     —            50       mA    operating current  operating ratio

                                                                       (Total number of pins)

“H” level maximum output        IOH1       —            15      mA    Other than P05, P06, P62 and P63

current                         IOH2                    15            P05, P06, P62 and P63

                                                                       Other than P05, P06, P62 and P63

                                IOHAV1                  4             Average output current =

                                                                       operating current  operating ratio

“H” level average current                  —                     mA    (1 pin)

                                                                       P05, P06, P62 and P63

                                IOHAV2                  8             Average output current =

                                                                       operating current  operating ratio

                                                                       (1 pin)

“H” level total maximum output  IOH       —            100     mA

current

“H” level total average output                                         Total average output current =

current                         IOHAV     —            50      mA    operating current  operating ratio

                                                                       (Total number of pins)

Power consumption               Pd         —            320      mW

Operating temperature           TA         40          85      C

Storage temperature             Tstg       55          150     C

                                                                                                            (Continued)

Document Number: 002-07527 Rev. *B                                                                          Page 24 of 70
                                                                                                       MB95350L Series

(Continued)

*1: The parameter is based on VSS = 0.0 V.

*2: VI1, VI2 and VO must not exceed VCC  0.3 V. VI1 and VI2 must not exceed the rated voltage. However, if the maximum current

to/from an input is limited by means of an external component, the ICLAMP rating is used instead of the VI1 and VI2 ratings.

*3: Applicable to the following pins: P00 to P07, P15, P16, P62 to P64, PF0, PF1, PG0 to PG2

■ Use under recommended operating conditions.

■ Use with DC voltage (current).

■ The HV (High Voltage) signal is an input signal exceeding the VCC voltage. Always connect a limiting resistor between the HV
(High Voltage) signal and the microcontroller before applying the HV (High Voltage) signal.

■ The value of the limiting resistor should be set to a value at which the current to be input to the microcontroller pin when the HV

(High Voltage) signal is input is below the standard value, irrespective of whether the current is transient current or stationary

current.

■ When the microcontroller drive current is low, such as in low power consumption modes, the HV (High Voltage) input potential

may pass through the protective diode to increase the potential of the VCC pin, affecting other devices.

■ If the HV (High Voltage) signal is input when the microcontroller power supply is off (not fixed at 0 V), since power is supplied

from the pins, incomplete operations may be executed.

■ If the HV (High Voltage) input is input after power-on, since power is supplied from the pins, the voltage of power supply may not

be sufficient to enable a power-on reset.

■ Do not leave the HV (High Voltage) input pin unconnected.

■ Example of a recommended circuit

• Input/Output equivalent circuit

                                                                               Protective diode

                                                                                                 VCC

                                                             Limiting                            P-ch

             HV(High Voltage) input (0 V to 16 V)            resistor

                                                                                                 N-ch

                                                                                              R

WARNING:     Semiconductor devices can be permanently damaged by application of stress (voltage, current, temperature, etc.) in

             excess of absolute maximum ratings. Do not exceed these ratings.

Document Number: 002-07527 Rev. *B                                                                        Page 25 of 70
                                                                                                     MB95350L Series

14.2  Recommended Operating Conditions

                                                                                                                        (VSS  =  0.0  V)

Parameter     Symbol       Value                 Unit                                    Remarks

                      Min           Max

                      1.8*1*2*3     3.6                In normal operation,

                                                       TA = 10C to 85C

                      2.0           3.6                In normal operation,              Other than on-chip debug mode

Power supply  VCC                                V     TA = 40C to 85C

voltage               1.5           3.6                Hold condition in stop mode

                      2.7           3.6                In normal operation               On-chip debug mode

                      1.5           3.6                Hold condition in stop mode

Operating     TA      40           85          C    Other than on-chip debug mode

temperature           5            35                On-chip debug mode

*1: This value varies depending on the operating frequency, the machine clock and the analog guaranteed range.

*2: This value is initially 2.03 V when the low-voltage detection reset is used.

*3: The threshold voltage can be set to 2.03 V, 2.55 V or 3.10 V by using the software.

WARNING:      The recommended operating conditions are required in order to ensure the normal operation of

              the semiconductor device. All of the device's electrical characteristics are warranted when the

              device is operated within these ranges.

              Always use semiconductor devices within their recommended operating condition ranges.
              Operation outside these ranges may adversely affect reliability and could result in device failure.

              No warranty is made with respect to uses, operating conditions, or combinations not represented
              on the data sheet. Users considering application outside the listed conditions are advised to contact
              their representatives beforehand.

Document Number: 002-07527 Rev. *B                                                                                      Page 26 of 70
                                                                                                    MB95350L Series

14.3    DC Characteristics

                                                                            (VCC = 2.7 V to 3.6 V, VSS = 0.0 V, TA = 40C to 85C)

Parameter         Symbol       Pin name       Condition                     Value             Unit  Remarks

                                                                Min         Typ    Max

                  VIHI1   P04, P16, P17                 *1      0.7 VCC     —      VCC  0.3  V     When CMOS input level

                                                                                                    is selected

                  VIHI2   P14, P15                      *1      0.7 VCC     —      VSS  5.5  V     When CMOS input level

                                                                                                    is selected

"H" level input           P00 to P07, P12,

voltage                   P16, P17, P60 to

                  VIHS1   P64,                          *1      0.8 VCC     —      VCC  0.3  V     Hysteresis input

                          PF0, PF1,

                          PG0 to PG2

                  VIHS2   P14, P15                      *1      0.8 VCC     —      VSS  5.5  V     Hysteresis input

                  VIHM    PF2                           —       0.7 VCC     —      VCC  0.3  V     Hysteresis input

                  VIL     P04,                          *1      VSS  0.3   —      0.3 VCC    V     When CMOS input level

                          P14 to P17                                                                is selected

“L” level input           P00 to P07, P12,

voltage           VILS    P14 to P17, P62 to            *1      VSS   0.3  —      0.2 VCC    V     Hysteresis input

                          P64, PF0, PF1,

                          PG0 to PG2

                  VILM    PF2                           —       VSS   0.3  —      0.3 VCC    V     Hysteresis input

Open-drain        VD1     P12                           —       VSS   0.3  —      VSS  5.5  V

output            VD2     P14, P15                      —       VSS   0.3  —      VSS  5.5  V

application                                                                                         In I2C mode

voltage           VD3     P16, P17                      —       VSS   0.3  —      VSS  3.6  V

                          Output pins other

“H” level output  VOH1    than P05, P06,      IOH = 4 mA       VCC   0.5  —      —          V

voltage                   P12, P62, P63

                  VOH2    P05, P06, P62 and   IOH = 8 mA       VCC   0.5  —      —          V

                          P63

                          Output pins other

“L” level output  VOL1    than P05, P06,      IOL = 4 mA        —           —      0.4        V

voltage                   P62, P63

                  VOL2    P05, P06, P62, P63  IOL = 12 mA       —           —      0.4        V

Input leak

current (Hi-Z     ILI     All input pins      0.0 V < VI < VCC  5          —      5         µA    When pull-up resistance

output leak                                                                                         is disabled

current)

Pull-up           RPULL   P00 to P07, PG1,    VI = 0 V          25          50     100        k    When pull-up resistance

resistance                PG2                                                                       is enabled

Input             CIN     Other than VCC and  f = 1 MHz         —           5      15         pF

capacitance               VSS

                                                                                                                      (Continued)

Document Number: 002-07527 Rev. *B                                                                                    Page 27 of 70
                                                                                              MB95350L Series

                                                                  (VCC = 1.8  V to 3.6  V, VSS = 0.0 V, TA = 40C  to  85C)

Parameter     Symbol  Pin name         Condition                  Value                 Unit  Remarks

                                                             Min  Typ*3       Max

                                                                                              Flash memory product

                                                             —    11.2        20        mA    (except writing and

                                       FCH = 32 MHz                                           erasing)

              ICC                      FMP = 16 MHz                                           Flash memory product
                                       Main clock mode
                                                             —    26.2        38        mA    (at writing and
                                       (divided by 2)
                                                                                              erasing)

                                                             —    13.3        23.4      mA    At A/D conversion

                                       FCH = 32 MHz
                                       FMP = 16 MHz
              ICCS                                           —    5.2         9.6       mA
                                       Main sleep mode

                                       (divided by 2)

                      VCC              FCL = 32 kHz

                      (External clock  FMPL = 16 kHz

              ICCL    operation)       Subclock mode         —    15          35        µA

                                       (divided by 2)

                                       TA = 25C

Power supply                           FCL = 32 kHz

current*2     ICCLS                    FMPL = 16 kHz         —    5           15        µA
                                       Subsleep mode

                                       (divided by 2)

                                       TA = 25C

                                       FCL = 32 kHz
                                       Watch mode
              ICCT                                           —    1           10        µA
                                       Main stop mode

                                       TA = 25C

                                       FCRH = 12.5 MHz

              ICCMCR                   FMP = 12.5 MHz        —    9           15        mA

                      VCC              Main CR clock mode

                                       Sub-CR clock mode

              ICCSCR                   (divided by 2)        —    77          160       µA

                                       TA = 25C

              ICCTS   VCC              FCH = 32 MHz          —    1.1         3         mA
                                       Time-base timer mode
                      (External clock
                                       Substop mode
              ICCH    operation)                             —    0.1         5         µA
                                       TA = 25C

                                                                                                                   (Continued)

Document Number: 002-07527 Rev. *B                                                                                 Page 28 of 70
                                                                                                    MB95350L Series

(Continued)

                                                                                (VCC = 1.8 V to 3.6 V, VSS = 0.0 V, TA = 40C to 85C)

Parameter     Symbol         Pin name  Condition                                  Value       Unit  Remarks

                                                                   Min            Typ*3  Max

                                       Current consumption for

              ILVD                     low-voltage detection       —              6.4    32   µA

                                       circuit only

Power supply  ICRH           VCC       Current consumption for     —              0.25   0.6  mA
current*2
                                       the main CR oscillator

                                       Current consumption for

              ICRL                     the sub-CR oscillator       —              20     72   µA

                                       oscillating at 100 kHz

*1:  The input levels of P04 and P14 to P17 can be switched between “CMOS input level” and “hysteresis input level”. The input level

     selection register (ILSR) is used to switch between the two input levels.

*2:  •  The power supply current is determined by the external clock. When the low-voltage detection option is selected, the power-supply

        current will be the sum of adding the current consumption of the low-voltage detection circuit (ILVD) to one of the value from ICC

        to ICCH. In addition, when both the low-voltage detection option and the CR oscillator are selected, the power supply current will

        be the sum of adding up the current consumption of the low-voltage detection circuit, the current consumption of the CR oscillators

        (ICRH, ICRL) and a specified value. In on-chip debug mode, the CR oscillator (ICRH) and the low-voltage detection circuit are

        always enabled, and current consumption therefore increases accordingly.

        ■ See "AC Characteristics: Clock Timing" for FCH and FCL.

        ■ See "AC Characteristics: Source Clock/Machine Clock" for FMP and FMPL.

*3: VCC = 3.0 V, TA = 25C

Document Number: 002-07527 Rev. *B                                                                           Page 29 of 70
                                                                                                                MB95350L Series

14.4    AC Characteristics

14.4.1  Clock Timing

                                                                                  (VCC = 1.8 V   to 3.6 V, VSS = 0.0 V, TA = 40C to     85C)

    Parameter     Symbol       Pin  name         Condi-             Value                        Unit           Remarks

                                                 tion      Min      Typ           Max

                          X0,  X1                —         1        —             16.25          MHz   When the main oscillation circuit

                                                                                                       is used

                  FCH     X0                     X1: open  1        —             12             MHz   When the main external clock is

                          X0,  X1                *         1        —             32.5           MHz   used

                                                           12.25    12.5          12.75          MHz

                                    —            —         9.8      10            10.2           MHz   When the main CR clock is used

                                                           7.84     8             8.16           MHz   TA    10 C to   85 C

Clock frequency   FCRH                                     0.98     1             1.02           MHz

                                                           12.1875  12.5          12.8125        MHz

                                    —            —         9.75     10            10.25          MHz   When the main CR clock is used

                                                           7.8      8             8.2            MHz   TA    40 C to   10 C

                                                           0.975    1             1.025          MHz

                  FCL     X0A, X1A               —         —        32.768        —              kHz   When the sub-oscillation circuit

                                                                                                       or the sub-external clock is used

                  FCRL              —            —         50       100           200            kHz   When the sub-CR clock is used

                          X0, X1                 —         61.5     —             1000           ns    When the main oscillation circuit

                                                                                                       is used

                  tHCYL   X0                     X1: open  83.4     —             1000           ns    When the main external clock is

Clock cycle time          X0, X1                 *         30.8     —             1000           ns    used

                  tLCYL   X0A, X1A               —         —        30.5          —              µs    When the sub-oscillation circuit

                                                                                                       or the sub-external clock is used

                  tWH1    X0                     X1: open  33.4     —             —              ns

Input clock       tWL1    X0, X1                 *         12.4     —             —              ns    When the external clock is used,

pulse width                                                                                            the duty ratio should range

                  tWH2    X0A                    —         —        15.2          —              µs    between 40% and 60%.

                  tWL2

Input clock rise  tCR     X0                     X1: open  —        —             5              ns

time and fall     tCF     X0, X1                 *         —        —             5              ns    When the external clock is used

time

CR oscillation    tCRHWK            —            —         —        —             250            µs    When the main CR clock is used

start time        tCRLWK            —            —         —        —             10             µs    When the sub-CR clock is used

*:  The external  clock signal is input  to  X0  and the inverted external clock  signal to X1.

Document Number: 002-07527 Rev. *B                                                                                                  Page 30 of 70
                                                                                                                     MB95350L   Series

•  Input  waveform generated when an external clock (main                             clock)  is  used

                                                           tHCYL

                                                  tWH1                                tWL1

                                    tCR                                tCF

                                             0.8  VCC 0.8  VCC

          X0, X1

                                    0.2      VCC                                 0.2  VCC           0.2    VCC

•  Figure of main clock input port external connection

          When a crystal oscillator or            When the external clock is used                 When the external      clock

          a ceramic oscillator is used                          (X1 is open)                               is used

               X0                   X1                          X0               X1                        X0        X1

                                        FCH                                 Open

                                                                            FCH                                 FCH

•  Input  waveform generated when an external clock (subclock) is                             used

                                                                tLCYL

                                                  tWH2                                tWL2

                                    tCR                                tCF

                                             0.8  VCC 0.8  VCC

          X0A

                                    0.1      VCC                                 0.1 VCC            0.1 VCC

•  Figure of subclock input port external connection

               When a crystal oscillator or                                           When the external clock

               a ceramic oscillator is used                                                       is used

                                    X0A      X1A                                              X0A       X1A

                                                  FCL                                                   Open

                                                                                                    FCL

Document Number: 002-07527 Rev. *B                                                                                              Page 31 of 70
                                                                                                             MB95350L Series

14.4.2  Source Clock/Machine Clock

Parameter        Symbol            Pin          Value           Unit                     Remarks

                                 name   Min     Typ     Max

                                                                      When the main external clock is used

                                        61.5    —       2000    ns    Min: FCH = 32.5 MHz, divided by 2

                                                                      Max: FCH = 1 MHz, divided by 2

                                                                      When the main CR clock is used

Source clock     tSCLK             —    80      —       1000    ns    Min: FCRH = 12.5 MHz

cycle time*1                                                          Max: FCRH = 1 MHz

                                        —       61      —       µs    When the sub-oscillation clock is used

                                                                      FCL = 32.768 kHz, divided by 2

                                        —       20      —       µs    When the sub-CR clock is used

                                                                      FCRL = 100 kHz, divided by 2

                 FSP                    0.5     —       16.25   MHz   When the main oscillation clock is used

Source clock                            1       —       12.5    MHz   When the main CR clock is used

frequency                          —    —       16.384  —       kHz   When the sub-oscillation clock is used

                 FSPL                   —       50      —       kHz   When the sub-CR clock is used

                                                                      FCRL = 100 kHz, divided by 2

                                                                      When the main oscillation clock is used

                                        61.5    —       32000   ns    Min: FSP = 16.25 MHz, no division

                                                                      Max: FSP = 0.5 MHz, divided by 16

Machine clock                                                         When the main CR clock is used

cycle time*2                            80      —       16000   ns    Min: FSP = 12.5 MHz

(minimum         tMCLK             —                                  Max: FSP = 1 MHz, divided by 16

instruction                                                           When the sub-oscillation clock is used

execution time)                         61      —       976.5   µs    Min: FSPL = 16.384 kHz, no division

                                                                      Max: FSPL = 16.384 kHz, divided by 16

                                                                      When the sub-CR clock is used

                                        20      —       320     µs    Min: FSPL = 50 kHz, no division

                                                                      Max: FSPL = 50 kHz, divided by 16

                 FMP                    0.031   —       16.25   MHz   When the main oscillation clock is used

Machine clock                           0.0625  —       12.5    MHz   When the main CR clock is used

frequency                          —    1.024   —       16.384  kHz   When the sub-oscillation clock is used

                 FMPL                   3.125   —       50      kHz   When the sub-CR clock is used

                                                                      FCRL = 100 kHz

*1: This is the clock before it is divided according to the division ratio set by the machine clock division ratio selection bits (SYCC:DIV1,

DIV0]). This source clock is divided to become a machine clock according to the division ratio set by the machine clock division

ratio selection bits (SYCC:DIV1, DIV0]). In addition, a source clock can be selected from the following.

        • Main clock divided by 2

        • Main CR clock

        • Subclock divided by 2

        • Sub-CR clock divided by 2

*2: This is the operating clock of the microcontroller. A machine clock can be selected from the following.

        • Source clock (no division)

        • Source clock divided by 4

        • Source clock divided by 8

        • Source clock divided by 16

Document Number: 002-07527 Rev. *B                                                                             Page 32 of 70
                                                                                                                  MB95350L            Series

•  Schematic diagram of the clock generation block

                          FCH                               Divided

                                                            by 2

   (Main oscillation)

                                                                                                        Division

                                           FCRH                                                         circuit

                                           (Main CR clock)                          FSP/FSPL            ×  1               FMP/FMPL

                                                            Divided                                     ×  1/4

                                                            by 2                    (Source clock)                (Machine clock)

                          FCL                                                                           ×  1/8

   (Sub-oscillation)                                        Divided                                     ×1/16

                                           FCRL             by 2

                                           (Sub-CR clock)

                                                            Clock mode select bits            Machine clock divide ratio select bits

                                                            (SYCC2: RCS1, RCS0)                         (SYCC:DIV1, DIV0)

•  Operating voltage - Operating frequency (When TA                                 = 40C to 85C)

   Without the on-chip debug function

                          3.6

   Operating voltage (V)  2.7

                          2.0

                               ~

                                  16  kHz                            7.5 MHz                                      16.25 MHz

                                                                     Source clock frequency (FSP/FSPL)

Document Number: 002-07527 Rev. *B                                                                                                    Page 33 of 70
                                                                                                      MB95350L Series

•         Operating voltage - Operating frequency (When TA = 10C to 85C)

          Without the on-chip debug function

                                 3.6

          Operating voltage (V)  2.7

                                 1.8

                                      ~

                                         16 kHz             5 MHz                                     16.25  MHz

                                                                   Source clock frequency (FSP/FSPL)

•         Operating voltage - Operating frequency (When TA = 40C to 85C)

          With the on-chip debug function

                                 3.6

          Operating voltage (V)  2.7

                                      ~

                                         16  kHz            5 MHz                                     16.25  MHz

                                                                   Source clock frequency (FSP/FSPL)

Document  Number:                002-07527        Rev.  *B                                                        Page 34 of 70
                                                                                                       MB95350L Series

14.4.3  External Reset

                                                                         (VCC = 3.0 V to 3.6 V, VSS = 0.0 V, TA = 40C to 85C)

Parameter      Symbol                            Value                   Unit                Remarks

                                    Min                           Max

                                    2 tMCLK*1                     —      ns       In normal operation

RST “L” level  tRSTL      Oscillation time of the oscillator*2   —      µs       In stop mode, subclock mode, sub-sleep

pulse width                         100                                           mode, watch mode, and power-on

                                    100                           —      µs       In time-base timer mode

*1: See “Source Clock/Machine Clock” for tMCLK.

*2: The oscillation time of an oscillator is the time for it to reach 90% of its amplitude. The crystal oscillator has an oscillation time of

between several ms and tens of ms. The ceramic oscillator has an oscillation time of between hundreds of µs and several ms.

The external clock has an oscillation time of 0 ms. The CR oscillator clock has an oscillation time of between several µs and several

ms.

        • In normal operation

                                                                  tRSTL

               RST

                                                 0.2 VCC                          0.2 VCC

        • In stop mode, subclock mode, subsleep mode, watch mode and power-on

               RST                               tRSTL

                                    0.2 VCC                              0.2 VCC

               X0        90% of

                        amplitude

               Internal

               operating

               clock

                                    Oscillation         100 μs

                                    time of             Oscillation stabilization wait time

                                    oscillator

               Internal reset                                                                Execute instruction

Document Number: 002-07527 Rev. *B                                                                                        Page 35 of 70
                                                                                                MB95350L Series

14.4.4  Power-on Reset

                                                                                                (VSS = 0.0 V, TA = 40C to 85C)

        Parameter              Symbol  Condition       Value            Unit                    Remarks

                                                  Min             Max

Power supply rising time       tR      —          —                 50  ms

Power supply cutoff time       tOFF    —          1                 —   ms                      Wait time until power-on

                                       tR                   tOFF

                                       1.5 V

                          VCC          0.2 V         0.2 V              0.2 V

Note: A sudden change of power supply voltage may activate the power-on reset function. When changing the  power          supply  voltage

during the operation, set the slope of rising to a value below within 20 mV/ms as shown below.

        VCC

                                                                        Set the slope of rising to

        1.5 V                                                           a value below 20 mV/ms.

                                       Hold condition in stop mode

        VSS

Document Number: 002-07527 Rev. *B                                                                                        Page 36 of 70
                                                                                                                    MB95350L Series

14.4.5  Peripheral Input Timing

                                                                               (VCC =  3.0 V       to  3.6  V, VSS = 0.0 V, TA = 40C to 85C)

        Parameter                         Symbol                      Pin name                                   Value       Unit

                                                                                                            Min         Max

Peripheral input “H” pulse width          tILIH       INT02 to INT07, EC0, EC1                         2    tMCLK*      —    ns

Peripheral input “L” pulse width          tIHIL                                                        2    tMCLK*      —    ns

*:  See “Source Clock/Machine     Clock”  for tMCLK.

                                                               tILIH                        tIHIL

        INT02 to INT07,                               0.8 VCC         0.8 VCC

        EC0, EC1

                                                                                0.2    VCC                  0.2 VCC

Document Number: 002-07527 Rev. *B                                                                                           Page 37 of 70
                                                                                                               MB95350L Series

14.4.6  LIN-UART Timing
Sampling is executed at the rising edge of the sampling clock*1, and serial clock delay is disabled*2.

(ESCR register: SCES bit = 0, ECCR register: SCDE bit = 0)

                                                                            (VCC = 3.0 V to 3.6 V, VSS = 0.0 V, TA = 40C to 85C)

        Parameter             Symbol             Pin name   Condition                                   Value                     Unit

                                                                                   Min                         Max

Serial clock cycle time       tSCYC         SCK                                    5 tMCLK*3                   —                  ns

SCK  SOT delay time        tSLOVI        SCK,  SOT       Internal clock         95                         95                ns

Valid SIN  SCK                    tIVSHI  SCK,  SIN       operation output pin:  tMCLK*3  190               —                  ns

                                                            CL = 80 pF  1 TTL

SCK  valid SIN hold time         tSHIXI  SCK,  SIN                              0                           —                  ns

Serial clock “L” pulse width        tSLSH   SCK                                    3 tMCLK*3  tR              —                  ns

Serial clock “H” pulse width        tSHSL   SCK                                    tMCLK*3  95                —                  ns

SCK  SOT delay time        tSLOVE        SCK,  SOT       External clock         —                    2      tMCLK*3       95  ns

Valid SIN  SCK              tIVSHE        SCK,  SIN       operation output pin:  190                         —                  ns

SCK  valid SIN hold time   tSHIXE        SCK,  SIN       CL = 80 pF  1 TTL     tMCLK*3  95                —                  ns

SCK fall time                       tF      SCK                                    —                           10                 ns

SCK rise time                       tR      SCK                                    —                           10                 ns

*1: There is a function used to choose whether the sampling of reception data is performed at a rising edge or a falling edge of the

serial clock.

*2: The serial clock delay function is a function used to delay the output signal of the serial clock for half the clock.

*3: See “Source Clock/Machine Clock” for tMCLK.

Document Number: 002-07527 Rev. *B                                                                                                Page 38 of 70
                                                                                                  MB95350L Series

•  Internal shift clock mode

                                                                     tSCYC

                                                            2.4 V

                    SCK

                                        0.8 V                                             0.8  V

                                        tSLOVI

                                                2.4  V

                    SOT

                                                0.8  V

                                                            tIVSHI   tSHIXI

                                                            0.8 VCC  0.8 VCC

                    SIN

                                                            0.2 VCC  0.2 VCC

•  External  shift  clock mode

                                                     tSLSH                    tSHSL

                         0.8 VCC                                     0.8 VCC         0.8  VCC

                    SCK

                                        0.2 VCC             0.2 VCC  tR

                                    tF  tSLOVE

                                                2.4  V

                    SOT

                                                0.8  V

                                                            tIVSHE   tSHIXE

                                                            0.8 VCC  0.8 VCC

                    SIN

                                                            0.2 VCC  0.2 VCC

Document Number: 002-07527 Rev. *B                                                                Page 39 of 70
                                                                                                                MB95350L Series

Sampling is executed at the falling edge of the sampling clock*1, and serial clock delay is disabled*2.

(ESCR register: SCES bit = 1, ECCR register: SCDE bit = 0)

                                                                            (VCC = 3.0 V to 3.6 V, VSS = 0.0 V, TA = 40C to 85C)

Parameter                     Symbol             Pin name   Condition                                    Value                    Unit

                                                                                   Min                          Max

Serial clock cycle time       tSCYC         SCK                                    5 tMCLK*3                    —                 ns

SCK  SOT delay time        tSHOVI        SCK,  SOT       Internal clock         95                          95               ns

Valid SIN  SCK                    tIVSLI  SCK,  SIN       operation output pin:  tMCLK*3  190                —                 ns

                                                            CL = 80 pF  1 TTL

SCK  valid SIN hold time         tSLIXI  SCK,  SIN                              0                            —                 ns

Serial clock “H” pulse width        tSHSL   SCK                                    3 tMCLK*3  tR               —                 ns

Serial clock “L” pulse width        tSLSH   SCK                                    tMCLK*3  95                 —                 ns

SCK  SOT delay time        tSHOVE        SCK,  SOT       External clock         —                     2      tMCLK*3      95  ns

Valid SIN  SCK              tIVSLE        SCK,  SIN       operation output pin:  190                          —                 ns

SCK  valid SIN hold time   tSLIXE        SCK,  SIN       CL = 80 pF  1 TTL     tMCLK*3  95                 —                 ns

SCK fall time                       tF      SCK                                    —                            10                ns

SCK rise time                       tR      SCK                                    —                            10                ns

*1: There is a function used to choose whether the sampling of reception data is performed at a rising edge or a falling edge of the

serial clock.

*2: The serial clock delay function is a function used to delay the output signal of the serial clock for half the clock.

*3: See “Source Clock/Machine Clock” for tMCLK.

Document Number: 002-07527 Rev. *B                                                                                                Page 40 of 70
                                                                                                        MB95350L Series

•  Internal shift clock mode

                                                                     tSCYC

                                        2.4 V                                                   2.4  V

                    SCK

                                                            0.8 V

                                        tSHOVI

                                                2.4  V

                    SOT

                                                0.8  V

                                                            tIVSLI          tSLIXI

                                                            0.8 VCC 0.8 VCC

                    SIN

                                                            0.2 VCC 0.2 VCC

•  External  shift  clock mode

                                                     tSHSL                          tSLSH

                                        0.8 VCC             0.8 VCC

                    SCK

                         0.2 VCC                            tF       0.2 VCC               0.2  VCC

                                    tR  tSHOVE

                                                2.4  V

                    SOT

                                                0.8  V

                                                            tIVSLE   tSLIXE

                                                            0.8 VCC  0.8 VCC

                    SIN

                                                            0.2 VCC  0.2 VCC

Document Number: 002-07527 Rev. *B                                                                      Page 41 of 70
                                                                                                                      MB95350L Series

Sampling is executed at the rising edge of the sampling clock*1, and serial clock delay is enabled*2.

(ESCR register: SCES bit = 0, ECCR register: SCDE bit = 1)

                                                                            (VCC = 3.0 V to 3.6 V, VSS = 0.0 V, TA = 40C to 85C)

Parameter                    Symbol              Pin name          Condition                                   Value             Unit

                                                                                                     Min                 Max

Serial clock cycle time      tSCYC               SCK                                                5 tMCLK*3            —       ns

SCK  SOT delay time       tSHOVI              SCK, SOT   Internal clock                           95                 95     ns

Valid SIN  SCK                    tIVSLI       SCK, SIN   operation output pin:                  tMCLK*3  190         —       ns

SCK  valid SIN hold time         tSLIXI       SCK, SIN   CL = 80 pF  1 TTL                       0                   —       ns

SOT  SCK  delay time       tSOVLI              SCK, SOT                                            —                4 tMCLK*3  ns

*1: There is a function used to choose whether the sampling of reception data is performed at a rising edge or a falling edge of the

serial clock.

*2: The serial clock delay function is a function that delays the output signal of the serial clock for half clock.

*3: See “Source Clock/Machine Clock” for tMCLK.

                                                                                            tSCYC

SCK                                                                                 2.4  V

                                                            0.8 V                           tSHOVI                0.8 V

                                            tSOVLI

SOT                          2.4    V                                                                2.4  V

                             0.8    V                                                                0.8  V

                                                 tIVSLI                     tSLIXI

SIN                                 0.8     VCC                                             0.8 VCC

                                    0.2     VCC                                             0.2 VCC

Document Number: 002-07527 Rev. *B                                                                                               Page 42 of 70
                                                                                                                     MB95350L Series

Sampling is executed at the falling edge of the sampling clock*1, and serial clock delay is enabled*2.

(ESCR register: SCES bit = 1, ECCR register: SCDE bit = 1)

                                                                         (VCC = 3.0 V to 3.6 V, VSS = 0.0 V, TA = 40C to 85C)

Parameter                    Symbol              Pin name          Condition                                 Value              Unit

                                                                                                     Min              Max

Serial clock cycle time      tSCYC               SCK                                            5 tMCLK*3             —         ns

SCK  SOT delay time       tSLOVI              SCK, SOT   Internal clock operation                 95              95       ns

Valid SIN  SCK                    tIVSHI       SCK, SIN   output pin:                         tMCLK*3  190         —         ns

SCK  valid SIN hold time         tSHIXI       SCK, SIN   CL = 80 pF  1 TTL                       0                —         ns

SOT  SCK  delay time       tSOVHI              SCK, SOT                                            —               4 tMCLK*3  ns

*1: There is a function used to choose whether the sampling of reception data is performed at a rising edge or a falling edge of the

serial clock.

*2: The serial clock delay function is a function that delays the output signal of the serial clock for half clock.

*3: See “Source Clock/Machine Clock” for tMCLK.

                                                                                         tSCYC

SCK                                                         2.4 V                                              2.4 V

                                                                                 0.8  V

                                            tSOVHI                                              tSLOVI

SOT                          2.4    V                                                                2.4  V

                             0.8    V                                                                0.8  V

                                                 tIVSHI                  tSHIXI

SIN                                 0.8     VCC                                          0.8    VCC

                                    0.2     VCC                                          0.2    VCC

Document Number: 002-07527 Rev. *B                                                                                              Page 43 of 70
                                                                                            MB95350L Series

14.4.7  Low-voltage Detection

                                                             (VSS  = 0.0 V, VCC = 1.8 V to 3.6  V,     TA  =  40C  to  85C)

        Parameter                 Symbol        Value        Unit                     Remarks

                                          Min   Typ    Max

Power release voltage 0           VPDL0+  1.83  1.93   2.03  V     At  power  supply  rise

Power detection voltage 0         VPDL0-  1.80  1.90   2.00  V     At  power  supply  fall

Power release voltage 1           VPDL1+  2.25  2.40   2.55  V     At  power  supply  rise

Power detection voltage 1         VPDL1-  2.20  2.35   2.50  V     At  power  supply  fall

Power release voltage 2           VPDL2+  2.80  2.95   3.10  V     At  power  supply  rise

Power detection voltage 2         VPDL2-  2.70  2.85   3.00  V     At  power  supply  fall

Interrupt release voltage 0       VIDL0+  2.03  2.18   2.33  V     At  power  supply  rise

Interrupt detection voltage 0     VIDL0-  2.00  2.15   2.30  V     At  power  supply  fall

Interrupt release voltage 1       VIDL1+  2.25  2.40   2.55  V     At  power  supply  rise

Interrupt detection voltage 1     VIDL1-  2.20  2.35   2.50  V     At  power  supply  fall

Interrupt release voltage 2       VIDL2+  2.46  2.61   2.76  V     At  power  supply  rise

Interrupt detection voltage 2     VIDL2-  2.40  2.55   2.70  V     At  power  supply  fall

Interrupt release voltage 3       VIDL3+  2.67  2.82   2.97  V     At  power  supply  rise

Interrupt detection voltage 3     VIDL3-  2.60  2.75   2.90  V     At  power  supply  fall

Interrupt release voltage 4       VIDL4+  2.90  3.10   3.30  V     At  power  supply  rise

Interrupt detection voltage 4     VIDL4-  2.80  3.00   3.20  V     At  power  supply  fall

Power supply start voltage        Voff    —     —      1.8   V

Power supply end voltage          Von     3.3   —      —     V

Power supply voltage change time                                   Slope of power supply that the reset release

(at power supply rise)              tr    3000  —      —     µs    signal generates within the rating

                                                                   (VPDL+/VIDL+)

                                                                                                                 (Continued)

Document Number: 002-07527 Rev. *B                                                                            Page 44 of 70
                                                                                                      MB95350L Series

(Continued)

                                                                                 (VSS  = 0.0 V, VCC = 1.8 V to 3.6 V, TA = 40C to 85C)

Parameter                                     Symbol                 Value       Unit                 Remarks

                                                          Min        Typ    Max

Power supply voltage change time                                                       Slope of power supply that the reset detection

(at power supply fall)                        tf          3000       —      —    µs    signal generates within the rating

                                                                                       (VPDL-/VIDL-)

Power reset release delay time                tdp1            10     —      300  µs

Power reset detection delay time              tdp2            —      —      150  µs

Interrupt reset release delay time            tdi1            10     —      200  µs

Interrupt reset detection delay time          tdi2            —      —      150  µs

                                         VCC

                        Von

                        Voff

                                                                                                      time

                                         VCC              tf                           tr

                        V /V PDL+  IDL+

                        V /V PDL-  IDL-

                                         Reset/Interrupt

                                                                                                      time

                                                          tdp2/tdi2                        tdp1/tdi1

Document Number: 002-07527 Rev. *B                                                                                         Page 45 of 70
                                                                                                          MB95350L Series

14.4.8  I2C Timing

                                                                         (VCC =       3.0 V to 3.6 V, VSS = 0.0 V, TA =   40C  to  85C)

                                                                                                   Value

                 Parameter                         Symbol   Pin name     Condition       Stan-      Fast-mode             Unit
                                                                                      dard-mode

                                                                                      Min   Max     Min            Max

SCL clock frequency                                fSCL     SCL0, SCL1                0     100           0        400    kHz

(Repeated) START condition hold time               tHD;STA  SCL0, SCL1,               4.0       —   0.6            —      µs

SDA  SCL                                                SDA0, SDA1

SCL clock “L” width                                tLOW     SCL0, SCL1                4.7       —   1.3            —      µs

SCL clock “H” width                                tHIGH    SCL0, SCL1                4.0       —   0.6            —      µs

(Repeated) START condition hold time               tSU;STA  SCL0, SCL1,               4.7       —   0.6            —      µs

SCL  SDA                                                SDA0, SDA1   R = 1.7 k,

Data hold time                                     tHD;DAT  SCL0, SCL1,  C = 50 pF*1  0     3.45*2        0        0.9*3  µs

SCL  SDA                                               SDA0, SDA1

Data setup time                                    tSU;DAT  SCL0, SCL1,               0.25      —   0.1            —      µs

SDA  SCL                                               SDA0, SDA1

STOP condition setup time                          tSU;STO  SCL0, SCL1,               4         —   0.6            —      µs

SCL   SDA                                                SDA0, SDA1

Bus free time between STOP condition      and      tBUF     SCL0, SCL1,               4.7       —   1.3            —      µs

START condition                                             SDA0, SDA1

*1: R represents the pull-up resistor of the SCL0/1 and SDA0/1 lines, and C the load capacitor of the SCL0/1 and SDA0/1 lines.

*2: The maximum tHD;DAT in the Standard-mode is applicable only when the time during which the device is holding the SCL signal

at “L” (tLOW) does not extend.

*3: A Fast-mode I2C-bus device can be used in a Standard-mode I2C-bus system, provided that the condition of tSU;DAT  250 ns is

fulfilled.

                            tWAKEUP

                 SDA0,

                 SDA1

                                    tLOW  tHD;DAT  tHIGH                 tHD;STA                             tBUF

                 SCL0,

                 SCL1      tHD;STA                 tSU;DAT                                                tSU;STO

                                                   fSCL     tSU;STA

                                                                                                                          (Continued)

Document Number: 002-07527 Rev. *B                                                                                        Page 46 of 70
                                                                                                         MB95350L Series

                                                                           (VCC = 3.0 V to 3.6   V, VSS  = 0.0 V, TA = 40C      to  85C)

Parameter        Sym-     Pin    Condition                        Value*2                        Unit            Remarks

                 bol      name                    Min                         Max

SCL clock “L”    tLOW     SCL0,               (2  nm/2)tMCLK  20            —                  ns      Master mode

width                     SCL1

SCL clock “H”    tHIGH    SCL0,               (nm/2)tMCLK  20             (nm/2)tMCLK  20      ns      Master mode

width                     SCL1

                                                                                                         Master mode

                          SCL0,                                                                          Maximum value is

START condition           SCL1,                                                                          applied when m, n =

hold time        tHD;STA  SDA0,               (1  nm/2)tMCLK  20   (1  nm)tMCLK  20        ns      1, 8.

                          SDA1                                                                           Otherwise, the mini-

                                                                                                         mum value is ap-

                                                                                                         plied.

                          SCL0,

STOP condition   tSU;STO  SCL1,               (1   nm/2)tMCLK   20  (1     nm/2)tMCLK    20  ns      Master mode

setup time                SDA0,

                          SDA1

                          SCL0,

START condition  tSU;STA  SCL1,               (1   nm/2)tMCLK   20  (1     nm/2)tMCLK    20  ns      Master mode

setup time                SDA0,

                          SDA1

Bus free time             SCL0,

between STOP     tBUF     SCL1,  R = 1.7 k,  (2  nm  4)tMCLK   20          —                  ns

condition and             SDA0,  C = 50 pF*1

START condition           SDA1

                          SCL0,

Data hold time   tHD;DAT  SCL1,                   3 tMCLK  20                —                  ns      Master mode

                          SDA0,

                          SDA1

                                                                                                         Master mode

                                                                                                         When assuming that

                                                                                                         “L” of SCL is not

                          SCL0,                                                                          extended, the

Data setup time  tSU;DAT  SCL1,               (2  nm/2)tMCLK  20   (1  nm/2)tMCLK  20      ns      minimum value is

                          SDA0,                                                                          applied to first bit of

                          SDA1                                                                           continuous data.

                                                                                                         Otherwise, the maxi-

                                                                                                         mum value is ap-

                                                                                                         plied.

                                                                                                         Minimum value is

Setup time be-                                                                                           applied to interrupt at

tween clearing   tSU;INT  SCL0,               (nm/2)tMCLK  20        (1  nm/2)tMCLK  20       ns      9th SCL. Maximum

interrupt and             SCL1                                                                           value is applied to the

SCL rising                                                                                               interrupt at the 8th

                                                                                                         SCL.

                                                                                                                               (Continued)

Document Number: 002-07527 Rev. *B                                                                                          Page 47 of 70
                                                                                                                         MB95350L Series

(Continued)

                                                                                            (VCC = 3.0 V to 3.6 V, VSS = 0.0 V, TA = 40C to 85C)

        Parameter         Sym-     Pin name               Condition                  Value*2                   Unit            Remarks

                          bol                                                        Min              Max

SCL clock “L” width       tLOW     SCL0, SCL1                                   4 tMCLK  20          —        ns        At reception

SCL clock “H” width       tHIGH    SCL0, SCL1                                   4 tMCLK  20          —        ns        At reception

START condition           tHD;STA  SCL0, SCL1,                                  2 tMCLK  20          —        ns        Undetected when 1 tMCLK

detection                          SDA0, SDA1                                                                            is used at reception

STOP condition            tSU;STO  SCL0, SCL1,                                  2 tMCLK  20          —        ns        Undetected when 1 tMCLK

detection                          SDA0, SDA1                                                                            is used at reception

RESTART condition         tSU;STA  SCL0, SCL1,                                  2 tMCLK  20          —        ns        Undetected when 1 tMCLK

detection condition                SDA0, SDA1                                                                            is used at reception

Bus free time             tBUF     SCL0, SCL1,                                  2 tMCLK  20          —        ns        At reception

                                   SDA0, SDA1             R = 1.7 k,

Data hold time            tHD;DAT  SCL0, SCL1,            C = 50 pF*1           2 tMCLK  20          —        ns        At slave transmission

                                   SDA0, SDA1                                                                            mode

Data setup time           tSU;DAT  SCL0, SCL1,                                  tLOW  3 tMCLK  20   —        ns        At slave transmission

                                   SDA0, SDA1                                                                            mode

Data hold time            tHD;DAT  SCL0, SCL1,                                       0                —        ns        At reception

                                   SDA0, SDA1

Data setup time           tSU;DAT  SCL0, SCL1,                                       tMCLK  20       —        ns        At reception

                                   SDA0, SDA1

SDA  SCL                        SCL0, SCL1,                             Oscillation stabilization

(at wakeup function)      tWAKEUP  SDA0, SDA1                                        wait time        —        ns

                                                                                2 tMCLK  20

*1: R represents the pull-up resistor of the SCL0/1 and SDA0/1 lines, and C the load capacitor of the SCL0/1 and SDA0/1 lines.

*2:  •  See “Source Clock/Machine Clock” for tMCLK.                             I2C

     •  m represents the CS4 bit and CS3 bit (bit4 and    bit3)        in  the       clock  control  register  (ICCR0).
        n represents the CS2 bit to CS0 bit (bit2 to bit0) in the I2C clock control register (ICCR0).
     •  The actual timing of I2C is determined by the values of m and n set by the machine clock (tMCLK) and the CS4

     •                                                                                                                                  to      CS0  bits  in  the

        ICCR0 register.

     •  Standard-mode:

        m and n can be set to values in the following range: 0.9 MHz < tMCLK (machine clock) < 10 MHz.
        The usable frequencies of the machine clock are determined by the settings of m and n as shown below.

        (m, n) = (1, 8)                                   : 0.9 MHz < tMCLK  1 MHz

        (m, n) = (1, 22), (5, 4), (6, 4), (7, 4), (8, 4)  : 0.9 MHz < tMCLK  2 MHz

        (m, n) = (1, 38), (5, 8), (6, 8), (7, 8), (8, 8)  : 0.9 MHz < tMCLK  4 MHz

        (m, n) = (1, 98)                                  : 0.9 MHz < tMCLK  10 MHz

     •  Fast-mode:

        m and n can be set to values in the following range: 3.3 MHz < tMCLK (machine clock) < 10 MHz.
        The usable frequencies of the machine clock are determined by the settings of m and n as shown below.

        (m, n) = (1, 8)            : 3.3 MHz < tMCLK  4 MHz

        (m, n) = (1, 22), (5, 4)   : 3.3 MHz < tMCLK  8 MHz

        (m, n) = (6, 4)            : 3.3 MHz < tMCLK  10 MHz

Document Number: 002-07527 Rev. *B                                                                                                              Page 48 of 70
                                                                                                               MB95350L Series

14.4.9  UART/SIO, Serial I/O Timing

                                                                              (VCC =  3.0  V  to 3.6 V, VSS =  0.0 V,  TA  =  40C  to  85C)

        Parameter                         Symbol      Pin name           Condition                      Value                 Unit

                                                                                              Min              Max

Serial clock cycle time                   tSCYC       UCK                                     4 tMCLK*         —              ns

UCK  UO time                           tSLOV       UCK,  UO  Internal clock                190             190           ns

Valid UI  UCK                           tIVSH       UCK,  UI  operation                     2 tMCLK*         —              ns

UCK  valid UI hold time                tSHIX       UCK,  UI                                2 tMCLK*         —              ns

Serial clock “H” pulse width              tSHSL       UCK                                     4 tMCLK*         —              ns

Serial clock “L” pulse width              tSLSH       UCK                                     4 tMCLK*         —              ns

UCK  UO time                           tSLOV       UCK,  UO  External clock                —                190            ns

                                                                operation

Valid UI  UCK                           tIVSH       UCK,  UI                                2 tMCLK*         —              ns

UCK  valid UI hold time                tSHIX       UCK,  UI                                2 tMCLK*         —              ns

*:  See “Source Clock/Machine     Clock”  for tMCLK.

        • Internal shift clock mode

                                                                       tSCYC

                                                                2.4 V

                              UCK

                                          0.8 V                                               0.8 V

                                          tSLOV

                                                      2.4 V

                              UO

                                                      0.8 V

                                                                tIVSH         tSHIX

                                                                0.8 VCC  0.8 VCC

                              UI

                                                                0.2 VCC  0.2 VCC

Document Number: 002-07527 Rev. *B                                                                                            Page 49 of 70
                                                                                         MB95350L Series

•  External  shift  clock mode

                                                tSLSH                    tSHSL

                                                                0.8 VCC         0.8 VCC

                    UCK

                                    0.2 VCC            0.2 VCC

                                    tSLOV

                                           2.4  V

                    UO

                                           0.8  V

                                                       tIVSH    tSHIX

                                                       0.8 VCC  0.8 VCC

                    UI

                                                       0.2 VCC  0.2 VCC

Document Number: 002-07527 Rev. *B                                                       Page 50 of 70
                                                                                                      MB95350L Series

14.5    A/D Converter

14.5.1   A/D Converter Electrical Characteristics

                                                                       (VCC =      1.8 V  to 3.6  V, VSS = 0.0 V, TA = 40C to 85C)

        Parameter          Symbol                       Value                             Unit        Remarks

                                         Min            Typ                 Max

Resolution                               —              —                   10            bit

Total error                —             3             —                   3            LSB

Linearity error                          2.5           —                   2.5          LSB

Differential linear error                1.9           —                   1.9          LSB

Zero transition voltage    VOT      VSS   1.5     LSB  VSS  0.5 LSB  VSS   2.5  LSB    V       2.7 V VCC 3.6 V

                                    VSS   0.5     LSB  VSS  1.5 LSB  VSS   3.5  LSB    V       1.8 V VCC <2.7 V

Full-scale transition      VFST     VCC   3.5     LSB  VCC  1.5 LSB  VCC   0.5  LSB    V       2.7 V VCC 3.6 V

voltage                             VCC   2.5     LSB  VCC  0.5 LSB  VCC   1.5  LSB    V       1.8 V VCC <2.7 V

Compare time               —             1.3            —                   140           µs      2.7 V VCC 3.6 V

                                         20             —                   140                   1.8 V VCC <2.7 V

                                                                                                  2.7 V VCC 3.6 V, with
                                         0.4            —                   —             µs      external impedance < 1.8

Sampling time              —                                                                      k

                                         30             —                   —             µs      1.8 V VCC < 2.7 V, with
                                                                                                  external impedance < 14.8

                                                                                                  k

Analog input current       IAIN          0.3           —                   0.3          µA

Analog input voltage       VAIN          VSS            —                   VCC           V

Document Number: 002-07527 Rev. *B                                                                                           Page 51 of 70
                                                                                                                          MB95350L Series

14.5.2  Notes on Using the A/D Converter

■  External impedance of analog input and its sampling time

   •  The A/D converter has a sample and hold circuit. If the external impedance is too high to keep sufficient sampling time, the

      analog voltage charged to the capacitor of the internal sample and hold circuit is insufficient, adversely affecting A/D conversion

      precision. Therefore, to satisfy the A/D conversion precision standard, considering the relationship between the external imped-

      ance and minimum sampling time, either adjust the register value and operating frequency or decrease the external impedance

      so that the sampling time is longer than the minimum value. In addition, if sufficient sampling time cannot be secured, connect

      a capacitor of about 0.1 µF to the analog input pin.

        • Analog input equivalent circuit

                           Analog input                                                          Comparator

                                                                    R          C

                                                                    During sampling: ON

                                                                    VCC                          R                    C

                                                          2.7 V ≤ VCC ≤ 3.6 V             1.7 kΩ (Max)          14.5  pF  (Max)

                                                          1.8 V ≤ VCC < 2.7 V             84 kΩ (Max)           25.2  pF  (Max)

                           Note: The values      are  reference values.

        • Relationship between external impedance and minimum sampling time

                           [External impedance = 0 kΩ to 100 kΩ]                                 [External impedance = 0 kΩ to 20   kΩ]

                   100                                                                    20

        [kΩ]       90                                                          [kΩ]       18

                   80                                                                     16

        impedance  70                                                          impedance  14

                   60         (VCC ≥ 2.7 V)                                               12     (VCC ≥ 2.7 V)

                   50                                                                     10

                   40                            (VCC ≥ 1.8 V)                            8

        External   30                                                          External   6

                   20                                                                     4

                   10                                                                     2

                   0                                                                      0

                        0  5  10  15         20  25   30        35     40                     0         1             2          3       4

                              Minimum sampling time [μs]                                            Minimum sampling time [μs]

■ A/D conversion error

As |VCCVSS| decreases, the A/D conversion error increases proportionately.

Document Number: 002-07527 Rev. *B                                                                                                       Page 52 of 70
                                                                                                                                                    MB95350L Series

14.5.3  Definitions of A/D Converter Terms

■ Resolution

It indicates the level of analog variation that can be distinguished by the A/D converter.
When the number of bits is 10, analog voltage can be divided into 210 = 1024.

■ Linearity error (unit: LSB)

It indicates how much an actual conversion value deviates from the straight line connecting

the zero transition point (“00 0000 0000”  “00 0000 0001”) of a device to

the full-scale transition point (“11 1111 1111”  “11 1111 1110”) of the same device.

■ Differential linear error (unit: LSB)

It indicates how much the input voltage required to change the output code by 1 LSB deviates from an ideal value.

■ Total error (unit: LSB)

It indicates the difference between an actual value and a theoretical value. The error can be caused by a zero transition                                                    error,  a

full-scale transition errors, a linearity error, a quantum error, or noise.

                                        Ideal  I/O  characteristics                                                            Total error

                        3FFH                                VFST                                     3FFH

                        3FEH                                                                         3FEH           Actual conversion

                                                                      2 LSB                                         characteristic

                        3FDH                                                                         3FDH

        Digital output                                                               Digital output        {1  LSB  × (N-1) + 0.5 LSB}

                        004H                                                                         004H

                        003H  VOT                                                                    003H                                               VNT

                                               1 LSB                                                                                    Actual conversion

                        002H                                                                         002H                               characteristic

                                                                                                                            Ideal   characteristic

                        001H                                                                         001H

                                   0.5  LSB

                        VSS                    Analog input           VCC                            VSS                       Analog   input                   VCC

                                   1    LSB =       VCC  -  VSS  (V)                 Total error of                 =  VNT  -  {1 LSB   × (N -      1)  +  0.5  LSB}  [LSB]

                                                      1024                           digital output N                                   1 LSB

                                                      N     : A/D converter digital  output value

                                                      VNT : Voltage at which the     digital output transits           from (N - 1)H to NH

                                                                                                                                                                      (Continued)

Document Number: 002-07527 Rev. *B                                                                                                                                    Page 53 of 70
                                                                                                                                       MB95350L                   Series

(Continued)

                                       Zero transition  error                                                       Full-scale transition error

                004H                                                                                                                   Ideal characteristic

                             Actual conversion                                                  3FFH

                             characteristic                                                                         Actual conversion

                003H                                                                                                characteristic

Digital output                                                                  Digital output  3FEH

                002H                                                                                                                          VFST

                                               Actual conversion                                                                              (measurement

                      Ideal                    characteristic                                   3FDH                                          value)

                      characteristic

                001H                                                                                                                 Actual conversion

                                                                                                                                     characteristic

                                       VOT (measurement value)                                  3FCH

                VSS                    Analog input                     VCC                     VSS                 Analog input                             VCC

                                       Linearity error                                                              Differential linearity error

                3FFH         Actual conversion                                                                                         Ideal characteristic

                             characteristic                                         (N+1)H

                3FEH  {1     LSB × N + VOT}                                                                         Actual conversion

                3FDH                                                                                                characteristic                     V(N+1)T

output                                                       VFST               output

                                                             (measurement                       NH

                                                             value)

Digital                                                 VNT                     Digital

                004H                                                                            (N-1)H                                        VNT

                                                   Actual conversion

                003H                               characteristic

                                       Ideal                                                                                      Actual conversion

                002H                   characteristic                                                                             characteristic

                001H                                                                            (N-2)H

                             VOT (measurement value)

                VSS                    Analog input                     VCC                     VSS                 Analog input                             VCC

                      Linearity error  =  VNT   -  {1   LSB × N      +  VOT}                    Differential        linear error  =  V(N+1)T  -   VNT  -  1

                of digital output N                     1 LSB                                           of digital  output N           1 LSB

                                          N   : A/D converter digital output value

                                          VNT : Voltage at which the digital output transits from (N - 1)H to NH

                                          VOT (ideal value)    = VSS + 0.5 LSB [V]

                                          VFST (ideal value) = VCC - 2 LSB [V]

Document Number: 002-07527 Rev. *B                                                                                                                              Page 54 of 70
                                                                                                      MB95350L Series

14.6  Flash Memory Write/Erase Characteristics

      Parameter                              Value          Unit              Remarks

                                     Min     Typ    Max

Sector erase time                    —       0.2*1  0.5*2   s      The time of writing 00H prior to erasure           is

(2 Kbyte sector)                                                   excluded.

Sector erase time                    —       0.5*1  7.5*2   s      The time of writing 00H prior to erasure           is

(16 Kbyte sector)                                                  excluded.

Byte writing time                    —       21     6100*2  µs     System-level overhead is excluded.

Erase/write cycle                    100000  —      —       cycle

Power supply voltage at erase/write  2.7     3.0    3.6     V

Flash memory data retention time     20*3    —      —       year   Average TA = 85C

*1: TA = 25C, VCC = 3.0 V, 100000 cycles

*2: TA = 85C, VCC = 2.7 V, 100000 cycles

*3: This value is converted from the result of a technology reliability assessment. (The value is converted from the  result  of  a  high

temperature accelerated test using the Arrhenius equation with the average temperature being 85C).

Document Number: 002-07527 Rev. *B                                                                                        Page 55 of 70
                                                                                                                                             MB95350L Series

15.  Sample Characteristics

■  Power supply current temperature characteristics

                                           ICC  VCC                                                                              ICC  TA

     TA  25C, FMP  2, 4, 8, 10, 16 MHz (divided by 2)                                                    VCC  3.0 V, FMP  10, 16 MHz (divided by 2)
                Main clock mode with the external clock operating                              Main clock mode with the external clock operating

                           20                                                                  20

                           15                                                                  15

                                                       FMP = 16 MHz

                                                                                                                                             FMP = 16 MHz

                Icc [mA]   10                                                       ICC [mA]   10

                                                       FMP = 10 MHz

                                                       FMP = 8 MHz                                                                           FMP = 10 MHz

                           5                           FMP = 4 MHz                                       5

                                                       FMP = 2 MHz

                           0                                                                             0

                                 1  2      3           4                      5                          −50             0        +50        +100                    +150

                                           Vcc [V]                                                                                TA [°C]

                                           ICCS  VCC                                                                             ICCS  TA
                                                                                                                VCC  3.0 V, FMP  10, 16 MHz (divided by 2)
     TA  25C,                    FMP   2, 4, 8, 10, 16 MHz (divided by 2)
                                                                                                         Main sleep mode with the external clock operating
                Main sleep          mode   with the external clock operating

                           20                                                                            20

                           15                                                                            15

                Iccs [mA]                                                           ICCS [mA]            10

                           10

                                                       FMP = 16 MHz                                                                          FMP = 16 MHz

                                                                                                         5

                              5

                                                       FMP = 10 MHz                                                                          FMP = 10 MHz

                                                       FMP = 8 MHz

                                                       FMP = 4 MHz

                                                       FMP = 2 MHz                                       0

                              0                                                                             −50             0     +50        +100                    +150

                                 1     2   3           4                      5                                                   TA [°C]

                                           Vcc [V]

                                           ICCL  VCC                                                             VCC   3.0 V,   ICCL  TA
                                                                                                                                  FMPL  16 kHz (divided by 2)
                                 TA  25C, FMPL  16 kHz (divided by 2)                                    Subclock    mode     with the external clock operating
                          Subclock mode with the external clock operating

                40                                                                                       40

                30                                                                                       30

     IccL [μA]  20                                                                            ICCL [μA]  20

                10                                                                                       10

                0                                                                                            0

                           1        2         3           4                      5                           −50               0       +50         +100              +150

                                           Vcc [V]                                                                                TA [°C]

                                                                                                                                                                           (Continued)

Document Number: 002-07527 Rev. *B                                                                                                                                         Page 56 of 70
                                                                                                                                        MB95350L          Series

(Continued)

                                       ICCLS  VCC                                                             ICCLS  TA
                                 TA  25C, FMPL  16 kHz (divided by 2)
                                                                                                        VCC  3.0 V, FMPL  16 kHz (divided by 2)
                        Subsleep mode with the external clock operating                            Subsleep mode with the external clock operating

            15                                                                                15

            12                                                                                12

                        9                                                         IccLS [μA]        9

IccLS [μA]

                        6                                                                           6

                        3                                                                           3

                        0                                                                           0

                           1     2     3                 4                     5                    −50     0  +50           +100                   +150

                                       Vcc [V]                                                                 TA [°C]

                                       ICCT  VCC                                                              ICCT  TA
                                                                                                       VCC  3.0 V, FMPL  16 kHz (divided by 2)
                                 TA  25C, FMPL  16 kHz (divided by 2)                          Watch mode with the external clock operating
                           Watch mode with the external clock operating

            10.0                                                                              10.0

                        7.5                                                                   7.5

IccT [μA]                                                                         IccT [μA]   5.0

                        5.0

                                                                                              2.5

                        2.5

                                                                                              0.0

                        0.0                                                                        −50   0     +50           +100                   +150

                              1  2     3                 4                 5                                   TA [°C]

                                       Vcc [V]                                                                 ICCTS  TA

                                       ICCTS  VCC                                            VCC  3.0 V, FMP  10, 16 MHz  (divided   by 2)

            TA  25C, FMP  2, 4, 8, 10, 16 MHz (divided by              2)                 Time-base timer mode with the  external   clock

                           Time-base timer mode with the external clock                                        operating

                                       operating

                                                                                              2.0

                        2.0

                                                                                              1.6

                        1.5                         FMP  = 16 MHz

                                                                                  IccTS [mA]  1.2                            FMP =  16  MHz

            IccTS [mA]  1.2

                                                    FMP  = 10 MHz

                                                    FMP  = 8 MHz                              0.8                            FMP =  10  MHz

                        0.8

                                                    FMP  = 4 MHz                              0.4

                        0.4

                                                    FMP  = 2 MHz

                                                                                              0.0

                        0.0                                                                   −50        0     +50           +100                  +150

                              1     2  3                 4                 5                                   TA [°C]

                                       Vcc [V]

Document Number: 002-07527 Rev. *B                                                                                                                        Page 57 of 70
                                                                                                                            MB95350L Series

                        ICCH  VCC                                                                      ICCH  TA
                     TA  25C, FMPL  (stop)                                                  VCC  3.0 V, FMPL  (stop)

                  Substop mode with the external clock stopping                          Substop mode with the external clock stopping

             3.0                                                                    3.0

             2.4                                                                    2.4

             1.8                                                                    1.8

IccH [μA]                                                              IccH [μA]

             1.2                                                                    1.2

             0.6                                                                    0.6

             0.0                                                                    0.0

                  1  2  3                          4                5               −50         0       +50                 +100            +150

                        Vcc [V]                                                                         TA [°C]

                        ICCMCR  VCC                                                                    ICCMCR  TA

             TA  25C, FMP  1, 8, 10, 12.5 MHz (no division)                     VCC  3.0 V, FMP  1, 8, 10, 12.5 MHz (no division)
             Main clock mode with the main CR clock operating                       Main clock mode with the main CR clock operating

             20                                                                     20

             15                                                                     15

[mA]                                  FMP = 12.5 MHz                   [mA]

ICCMCR       10                       FMP = 10 MHz                     ICCMCR       10

                                      FMP = 8 MHz                                                                           FMP = 12.5 MHz

                                                                                                                            FMP = 10 MHz

                                                                                                                            FMP = 8 MHz

             5                                                                      5

                                      FMP = 1 MHz                                                                           FMP = 1 MHz

             0                                                                      0

                  1  2  3                          4                5               −50         0       +50                 +100            +150

                        Vcc [V]                                                                         TA [°C]

                        ICCSCR  VCC                                                                    ICCSCR  TA
                     TA  25C, FMPL  50 kHz (divided by 2)                            VCC   3.0 V,  FMPL  50 kHz (divided by 2)

             Subclock mode with the sub-CR clock operating                          Subclock    mode    with the sub-CR clock operating

             200                                                                    200

             150                                                                    150

ICCSCR [μA]  100                                                       ICCSCR [μA]  100

             50                                                                     50

             0                                                                      0

                  1  2  3                       4                5                       −50    0       +50          +100                   +150

                        Vcc [V]                                                                         TA [°C]

Document Number: 002-07527 Rev. *B                                                                                                                Page  58  of  70
                                                                                                                                                             MB95350L  Series

■  Input  voltage              characteristics

                               VIHI1  VCC and VIL  VCC                                                                     VIHI2  VCC and VIL  VCC

                                         TA  25C                                                                                    TA  25C

                         4                                                                                             4

                         3                                                                                             3

          VIHI1/VIL [V]                                                 VIHI1                           VIHI2/VIL [V]  2                                VIHI2

                         2

                                                                        VIL                                                                             VIL

                         1                                                                                             1

                         0                                                                                             0

                            1  2                3                              4  5                                       1  2         3                       4  5

                                                Vcc [V]                                                                                Vcc [V]

                               VIHS1    VCC and VILS                  VCC                                                  VIHS2    VCC and VILS    VCC

                                         TA  25C                                                                                    TA  25C

                         4                                                                                             4

                         3                                                                                             3

          [V]                                                                                           [V]                                             VIHS2

          VIHS1/VILS                                                    VIHS1                           VIHS2/VILS

                         2                                                                                             2

                                                                        VILS                                                                            VILS

                         1                                                                                             1

                         0                                                                                             0

                            1  2                3                              4  5                                       1  2         3                       4  5

                                                Vcc [V]                                                                                Vcc [V]

                                                                                  VIHM   VCC and VILM    VCC

                                                                                          TA  25C

                                                                        4

                                                                        3

                                                         VIHM/VILM [V]  2

                                                                                                           VIHM

                                                                                                           VILM

                                                                        1

                                                                        0

                                                                              1   2       3                               4  5

                                                                                          Vcc [V]

Document Number: 002-07527 Rev. *B                                                                                                                                   Page 59 of 70
                                                                                                                      MB95350L          Series

■  Output voltage  characteristics

                       (VCC  VOH1)  IOH                                              (VCC  VOH2)  IOH
                       TA  25C                                                         TA  25C

         1.0                                                            1.0

         0.8                                                            0.8

   [V]   0.6                                                      [V]   0.6

   VOH1                                                           VOH2

   −                                                              −

   VCC   0.4                                                      VCC   0.4

         0.2                                                            0.2

         0                                                              0

              0    −2  −4                 −6             −8  −10             0     −2     −4     −6               −8          −10  −12

                           IOH [mA]                                                              IOH [mA]

                                     VCC      =  1.8  V                                                  VCC  =   1.8  V

                                     VCC      =  2.0  V                                                  VCC  =   2.0  V

                                     VCC      =  2.4  V                                                  VCC  =   2.4  V

                                     VCC      =  2.7  V                                                  VCC  =   2.7  V

                                     VCC      =  3.0  V                                                  VCC  =   3.0  V

                                     VCC      =  3.6  V                                                  VCC  =   3.6  V

                       VOL1  IOL                                                         VOL2  IOL
                       TA  25C                                                         TA  25C

         1.0                                                            1.0

         0.8                                                            0.8

         0.6                                                            0.6

   [V]                                                            [V]

   VOL1                                                           VOL2

         0.4                                                            0.4

         0.2                                                            0.2

         0                                                              0

              0    2   4                  6              8   10              0  2      4      6       8     10            12  14   16

                           IOL      [mA]                                                         IOL  [mA]

                                     VCC      =  1.8  V                                                    VCC =  1.8  V

                                     VCC      =  2.0  V                                                    VCC =  2.0  V

                                     VCC      =  2.4  V                                                    VCC =  2.4  V

                                     VCC      =  2.7  V                                                    VCC =  2.7  V

                                     VCC      =  3.0  V                                                    VCC =  3.0  V

                                     VCC      =  3.6  V                                                    VCC =  3.6  V

Document Number: 002-07527 Rev. *B                                                                                                 Page  60  of  70
                                                                                MB95350L Series

■ Pull-up characteristics

                                                             RPULL  VCC
                                                             TA  25C

                                                  250

                                                  200

                                      RPULL [kΩ]  150

                                                  100

                                                  50

                                                  0

                                                       1  2  3            4  5

                                                             Vcc [V]

Document Number: 002-07527  Rev.  *B                                            Page 61 of 70
                                                                               MB95350L                      Series

16.  Mask Options

                                      MB95F352E                                MB95F352L

No.  Part Number                      MB95F353E                                MB95F353L

                                      MB95F354E                                MB95F354L

     Selectable/Fixed                                                   Fixed

1    Low-voltage detection reset      With low-voltage detection reset  Without low-voltage detection reset

2    Reset                            Without dedicated reset input     With dedicated reset input

Document Number: 002-07527 Rev.   *B                                                                         Page 62 of 70
                                                          MB95350L Series

17.  Ordering Information

     Part Number                    Package

MB95F352EPF-G-SNE2

MB95F352LPF-G-SNE2

MB95F353EPF-G-SNE2                  24-pin plastic SOP

MB95F353LPF-G-SNE2                  (FPT-24P-M34)

MB95F354EPF-G-SNE2

MB95F354LPF-G-SNE2

MB95F352EPFT-G-SNE2

MB95F352LPFT-G-SNE2

MB95F353EPFT-G-SNE2                 24-pin plastic TSSOP

MB95F353LPFT-G-SNE2                 (FPT-24P-M10)

MB95F354EPFT-G-SNE2

MB95F354LPFT-G-SNE2

MB95F352EWQN-G-SNE1

MB95F352EWQN-G-SNERE1

MB95F352LWQN-G-SNE1

MB95F352LWQN-G-SNERE1

MB95F353EWQN-G-SNE1

MB95F353EWQN-G-SNERE1               32-pin plastic QFN

MB95F353LWQN-G-SNE1                 (LCC-32P-M19)

MB95F353LWQN-G-SNERE1

MB95F354EWQN-G-SNE1

MB95F354EWQN-G-SNERE1

MB95F354LWQN-G-SNE1

MB95F354LWQN-G-SNERE1

Document Number: 002-07527 Rev. *B                        Page 63 of 70
                                                                                                                                      MB95350L Series

18.  Package Dimension

                                24-pin plastic SOP                                              Lead pitch                            1.27 mm

                                                                                                Package width ×          7.50 mm × 15.34 mm

                                                                                                package length

                                                                                                Lead shape                            Gullwing

                                                                                                Lead bend                           Normal bend

                                                                                                direction

                                                                                                Sealing method                      Plastic mold

                                                                                                Mounting height                     2.80 mm MAX

                                (FPT-24P-M34)                                                   Weight                                0.44 g

             24-pin plastic SOP                                                    Note         1) * : These dimensions do not include resin protrusion.

             (FPT-24P-M34)

                                *15.34±0.10(.604±.004)                                                      0.27±0.07

                                                                                                            (.011±.003)

             24                                                     13

                                                                                   10.20±0.40

                                                                                   (.402±.016)

                         INDEX  ø1.20±0.1   DEP0.20     +0.10                      7.50±0.10

                                                        –0.05

                                ø.047±.004  DEP.008     +.004                      (.295±.004)

                                                        –.002

                                                                                                                 Details of "A" part

                                                                                                                 2.60        +0.20

                                                                                                                             –0.25

                                                                                                                 .102        +.008

                                                                                                                             –.010

                                                                                                                         0.25(.010)

             1                                                      12                          "A"

             1.27(.050)                     0.42±0.07                                                                  0~8°

                                            (.017±.003)             0.25(.010)  M

                                                                                                                 0.60±0.20            0.15    +0.15

                                                                                                                                              –0.10

                                                                                                                 (.024±.008)          .006    +.006

                                                                                                                                              –.004

                                           0.10(.004)

                                                                                                Dimensions in mm (inches).

          C  2009-2010 FUJITSU SEMICONDUCTOR LIMITED F24034S-c-1-2                              Note: The values in parentheses       are reference       values.

                                                                                                                                                          (Continued)

Document  Number: 002-07527 Rev. *B                                                                                                                       Page 64 of 70
                                                                                                                                          MB95350L                      Series

T

                               24-pin plastic TSSOP                                                      Lead pitch                       0.65 mm

                                                                                                         Package width ×               4.40 mm × 7.80 mm

                                                                                                         package length

                                                                                                         Lead shape                       Gullwing

                                                                                                         Sealing method                   Plastic mold

                                                                                                         Mounting height               1.20 mm MAX

                                                                                                         Weight                           0.10 g

                                    (FPT-24P-M10)

             24-pin plastic TSSOP                                                                  Note  1) Pins width and pins thickness include plating thickness.

             (FPT-24P-M10)                                                                         Note  2) Pins width do not include tie bar cutting remainder.

                                                                                                   Note  3) #: These dimensions do not include resin protrusion.

                        # 7.80±0.10(.307±.004)                                                                0.13  +0.06

                                                                                                                    –0.03

                                                                                                              .005  +.002

                                                                                                                    –.001

             24                                                      13

                                     BTM E-MARK

                                                                         # 4.40±0.10

                        INDEX                                            (.173±.004)                          Details of "A" part

                                                                                      6.40±0.20

                                                                                      (.252±.008)                          1.20(.047)  (Mounting height)

                                                                                                                           MAX

             1                                                       12                                                    0~8°

                        0.65(.026)                    +0.07                                              "A"

                                                0.22  –0.02          0.10(.004)

                                                .008  +.003

                                                      –.001

                                                                                                                    0.60±0.15             0.10±0.05       (Stand  off)

                                                                                                                    (.024±.006)           (.004±.002)

                                    0.10(.004)

                                                                                                              Dimensions in mm (inches).

          C  2008-2010  FUJITSU SEMICONDUCTOR LIMITED F24033S-c-1-2                                           Note: The values in parentheses are reference values.

                                                                                                                                                                        (Continued)

Document  Number: 002-07527 Rev. *B                                                                                                                                     Page 65 of 70
                                                                                                                                            MB95350L                   Series

(Continued)

                                     32-pin plastic QFN                                                         Lead pitch                  0.50 mm

                                                                                                   Package width ×                       5.00 mm × 5.00 mm

                                                                                                   package length

                                                                                                   Sealing method                           Plastic mold

                                                                                                   Mounting height                       0.80 mm MAX

                                                                                                                Weight                      0.06 g

                                     (LCC-32P-M19)

             32-pin plastic QFN

             (LCC-32P-M19)

                                           5.00±0.10                                                                        3.50±0.10

                                           (.197±.004)                                                                      (.138±.004)

                        5.00±0.10                                                                  3.50±0.10

                        (.197±.004)        INDEX AREA                                              (.138±.004)                                            +0.05

                                                                                                                                            0.25          –0.07

                                                                                                                                            (.010         ) +.002
                                                                                                                                                          –.003

                                                                                                   (3-R0.20)                0.40±0.05

                                                                                                   ((3-R.008))              (.016±.002)

                                                                                                                                         1PIN CORNER

                                                                                                                0.50(.020)               (C0.30(C.012))

                                                                                                                (TYP)

                                                                                     0.75±0.05

                                                                                     (.030±.002)

                                                                      0.02  +0.03    (0.20(.008))

                                                                            –0.02

                                                         (.001              ) +.001
                                                                            –.001

                                                                                                                Dimensions in mm (inches).

          C  2009-2010  FUJITSU SEMICONDUCTOR LIMITED  C32071S-c-1-2                                            Note: The values in parentheses are reference values.

Document  Number:       002-07527 Rev. *B                                                                                                                          Page  66  of  70
                                                                                         MB95350L Series

19.     Major Changes

Page                         Section                                    Details

     7   Pin Assignment                Deleted the HCLK1 pin and the HCLK2 pin.

     9   Pin Description (24-pin MCU)  Deleted the HCLK1 pin and the HCLK2 pin.

     11  Pin Description (32-pin MCU)  Deleted the HCLK1 pin and the HCLK2 pin.

     16  Block Diagram                 Deleted the HCLK1 pin and the HCLK2 pin.

     26  Electrical Characteristics    Changed the value of VCC in the operating conditions.

         DC Characteristics            3.0 V to 3.6 V  2.7 V to 3.6 V

     27                                Changed the value of VCC in the operating conditions.

                                       3.6 V  1.8 V to 3.6 V

                                       Changed the typical (Typ) values and the maximum (Max) values of

                                       ICC.

                                                  Value         Unit                     Remarks

                                          Min       Typ   Max

                                             —      13.6  22.4  mA       Flash memory product

                                                                         (except writing and erasing)

                                             —      38.1  44.9  mA       Flash memory product (at

                                                                         writing and erasing)

                                             —      15.1  24.6  mA       At A/D conversion

                                       

                                                  Value         Unit                     Remarks

                                          Min      Typ*3  Max

                                             —      11.2  20    mA       Flash memory product

                                                                         (except writing and erasing)

                                             —      26.2  38    mA       Flash memory product (at

                                                                         writing and erasing)

                                             —      13.3  23.4  mA       At A/D conversion

                                       Changed the Typ value   of ICCS.

                                       6.3  5.2

                                       Changed the Typ value   and the   Max  value  of  ICCL.

                                       Typ   : 20    15

                                       Max   : 45    35

                                       Changed the Typ value   and the   Max  value  of  ICCLS.

                                       Typ   : 6.3  5

                                       Max   : 30    15

                                       Changed the Typ value   and the   Max  value  of  ICCT.

                                       Typ   :2     1

                                       Max   : 22    10

                                                                                                         (Continued)

Document Number: 002-07527 Rev. *B                                                                       Page 67 of 70
                                                                                         MB95350L Series

(Continued)

Page                            Section                                  Details

27        Electrical Characteristics     Changed the Typ value of ICCMCR.

          DC Characteristics             11  9

                                         Changed the Typ value of ICCSCR.
                                         110  77

                                         Changed the Typ value of ICCTS.
                                         1.8  1.1

                                         Changed the Typ value of ICCH.
                                         1  0.1

28                                       Changed the Typ value of ILVD.

                                         8  6.4

                                         Changed the Typ value of ICRH.
                                         0.5  0.25

                                         Added the following note:

                                         *3: VCC = 3.0 V, TA = 25C

29        Electrical Characteristics     Deleted all information about the HCLK1 pin and the HCLK2 pin in the

          AC Characteristics             table.

30        Clock Timing                   Deleted HCLK1 and HCLK2 in the “• Input waveform generated when

                                         an external clock (main clock) is used”.

                                         Deleted the external connection diagram for the HCLK1 pin and HCLK2

                                         pin in “• Figure of main clock input port external connection”.

43        Electrical Characteristics     Deleted the following parameters:

          AC Characteristics             Power hysteresis width 0,

          Low-voltage Detection          Power hysteresis width 1,

                                         Power hysteresis width 2,

                                         Interrupt hysteresis width 0,

                                         Interrupt hysteresis width 1,

                                         Interrupt hysteresis width 2,

                                         Interrupt hysteresis width 3,

                                         Interrupt hysteresis width 4

44                                       Deleted VPHYS/VIHYS from the diagram.

54 to 59  Sample Characteristics         Added diagrams showing sample characteristics.

61        Ordering Information           Added the following part numbers for the 32-pin plastic QFN package

                                         (LCC-32P-M19):

                                         MB95F352EWQN-G-SNE1

                                         MB95F352LWQN-G-SNE1

                                         MB95F353EWQN-G-SNE1

                                         MB95F353LWQN-G-SNE1

                                         MB95F354EWQN-G-SNE1

                                         MB95F354LWQN-G-SNE1

Document Number: 002-07527 Rev. *B                                                                             Page 68 of 70
                                                                                              MB95350L Series

Document History

Document Title: MB95F352E/F352L/F353E/F353L/F354E/F354L CMOS F2MC-8FX MB95350L Series 8-bit            Microcontrollers
Document Number: 002-07527

Revision  ECN      Orig. of  Submission                                Description of Change
                   Change           Date
          -
**                 AKIH      04/13/2010   Migrated to Cypress and assigned document number 002-07527.

                                          No change to document contents or format.

*A        5183750  AKIH      03/31/2016   Updated to Cypress template

*B        5861657  YSAT      08/24/2017   Adapted new Cypress logo

Document Number: 002-07527 Rev. *B                                                                     Page 69 of 70
                                                                                                                                       MB95350L Series

Sales, Solutions, and Legal Information

Worldwide Sales and Design Support

Cypress maintains a worldwide network of offices, solution centers, manufacturer’s representatives, and distributors. To find the office

closest to you, visit us at Cypress Locations.

Products                                                          PSoC® Solutions

ARM® Cortex® Microcontrollers                   cypress.com/arm   PSoC 1 | PSoC 3 | PSoC 4 | PSoC 5LP | PSoC 6

Automotive                              cypress.com/automotive    Cypress Developer Community

Clocks & Buffers                        cypress.com/clocks        Forums | WICED IOT Forums | Projects | Video | Blogs | Training

Interface                               cypress.com/interface     | Components

Internet of Things                              cypress.com/iot   Technical Support

Memory                                  cypress.com/memory        cypress.com/support

Microcontrollers                                cypress.com/mcu

PSoC                                            cypress.com/psoc

Power Management ICs                            cypress.com/pmic

Touch Sensing                           cypress.com/touch

USB Controllers                                 cypress.com/usb

Wireless/RF                             cypress.com/wireless

© Cypress Semiconductor Corporation 2010-2017. This document is the property of Cypress Semiconductor Corporation and its subsidiaries, including Spansion LLC ("Cypress").               This document,

including any software or firmware included or referenced in this document ("Software"), is owned by Cypress under the intellectual property laws and treaties of the United States and other countries

worldwide.  Cypress reserves all rights under such laws and treaties and does not, except as specifically stated in this paragraph, grant any license under its patents, copyrights, trademarks, or other

intellectual property rights. If the Software is not accompanied by a license agreement and you do not otherwise have a written agreement with Cypress governing the use of the Software, then Cypress

hereby grants you under its copyright rights in the Software, a personal, non-exclusive, nontransferable license (without the right to sublicense) (a) for Software provided in source code form, to modify

and reproduce the Software solely for use with Cypress hardware products, only internally within your organization, and (b) to distribute the Software in binary code form externally to end users (either

directly or indirectly through resellers and distributors), solely for use on Cypress hardware product units. Cypress also grants you a personal, non-exclusive, nontransferable, license (without the right

to sublicense) under those claims of Cypress's patents that are infringed by the Software (as provided by Cypress, unmodified) to make, use, distribute, and import the Software solely to the minimum

extent that is necessary for you to exercise your rights under the copyright license granted in the previous sentence. Any other use, reproduction, modification, translation, or compilation of the Software

is prohibited.

TO THE EXTENT PERMITTED BY APPLICABLE LAW, CYPRESS MAKES NO WARRANTY OF ANY KIND, EXPRESS OR IMPLIED, WITH REGARD TO THIS DOCUMENT OR ANY SOFTWARE

OR ACCOMPANYING HARDWARE, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR PURPOSE. To the extent
permitted by applicable law, Cypress reserves the right to make changes to this document without further notice. Cypress does not assume any liability arising out of the application or use of any
product or circuit described in this document. Any information provided in this document, including any sample design information or programming code, is provided only for reference purposes. It is
the responsibility of the user of this document to properly design, program, and test the functionality and safety of any application made of this information and any resulting product. Cypress products
are not designed, intended, or authorized for use as critical components in systems designed or intended for the operation of weapons, weapons systems, nuclear installations, life-support devices or
systems, other medical devices or systems (including resuscitation equipment and surgical implants), pollution control or hazardous substances management, or other uses where the failure of the
device or system could cause personal injury, death, or property damage (“Unintended Uses”). A critical component is any component of a device or system whose failure to perform can be
reasonably expected to cause the failure of the device or system, or to affect its safety or effectiveness. Cypress is not liable, in whole or in part, and you shall and hereby do release Cypress from any
claim, damage, or other liability arising from or related to all Unintended Uses of Cypress products. You shall indemnify and hold Cypress harmless from and against all claims, costs, damages, and
other liabilities, including claims for personal injury or death, arising from or related to any Unintended Uses of Cypress products.

Cypress, the Cypress logo, Spansion, the Spansion logo, and combinations thereof, WICED, PSoC, CapSense, EZ-USB, F-RAM, and Traveo are trademarks or registered trademarks of Cypress in
the United States and other countries.  For a more complete list of Cypress trademarks, visit cypress.com.  Other names and brands may be claimed as property of their respective owners.

Document Number: 002-07527 Rev. *B                                Revised August 24, 2017                                                                                    Page 70 of 70
This datasheet has been downloaded from:

datasheet.eeworld.com.cn

Free Download

Daily Updated Database

100% Free Datasheet Search Site

100% Free IC Replacement Search Site

Convenient Electronic Dictionary

Fast Search System

www.EEworld.com.cn

All Datasheets Cannot Be Modified Without Permission

               Copyright © Each Manufacturing Company

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved