电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

MB90091

器件型号:MB90091
厂商名称:FUJITSU
厂商官网:http://edevice.fujitsu.com/fmd/en/index.html
下载文档

器件描述

Intelligent On-screen Display Controller (IOSDC)

文档预览

MB90091器件文档内容

FUJITSU SEMICONDUCTOR                                                DS04-28823-2E
          DATA SHEET

ASSP Image Control

CMOS

Intelligent On-screen Display
Controller (IOSDC)

MB90091A

s DESCRIPTION

    The MB90091A is the multisync, on-screen display controller that supports a variety of TV systems such as
    NTSC, PAL, double-scan NTSC, double-scan PAL, 1250HDTV, and 1125HDTV as well as personal computer
    monitor display systems such as VGA and XGA.

    The MB90091A contains display memory (VRAM) and character font ROM, allowing characters to be displayed
    with few external devices. The device also contains command table ROM storing display command data,
    minimizing the load on the microcomputer.

    The on-screen display configuration is up to 24 characters 12 lines, with each character consisting of 24 32
    dots. The font ROM integrates 512 different character patterns.

    The character signal output is an RGB1 digital output. The display color of each character can be specified
    from among 16 colors. A color/monochrome select signal output is also provided for display either in 16 different
    colors or in 16-level gray scale.

    The character display functions include character background display, shaded background display, and sprite
    character display functions, contributing to providing colorful display screens.

s PACKAGES                                      64 pin, Plastic QFP

                        64 pin, Plastic SH-DIP

(DIP-64P-M01)                                   (FPT-64P-M06)
   MB90091A

   s FEATURES

    Screen display capacity   : Up to 24 characters x 12 lines (288 characters)

    Font size                 : 24 x 32 dots (horizontal x vertical)

    Font types                : 512 different characters (character codes 000H to 1FFH)
                                  8 different sprite characters (character codes 1F8H to 1FFH)
                                  (Internal or external ROM selectable)

    Display modes             : Trimmed display (pattern background 0, 1, or none)
                                  Character background (settable for each character)
                                  Shaded background (settable for each character)

    Sprite character display  : Capable of displaying one character (selectable from among 8 types of char-
                                  acters) on the screen
                                  Sprite character colors : 8 colors
                                  Sprite trimming colors : 8 colors
                                  Sprite display position : Settable in 2-dot units on the screen

    Character sizes           : Normal, double width, double height, double width x double height, quadruple
                                  width, quadruple width x double height
                                  (Set for each line)

    Display colors            : Character color     : 16 colors (set for each character)

                               Trimmed background color : 16 colors (set for each line)

                               Character background color : 16 colors (set for each character)

                               Screen background color : 16 colors

    Display position control  : Horizontal display start position : Set in 8-dot units

                               Vertical display start position : Set in 2-dot units

                               Line spacing control                 : Set in 2-dot units (0 to 30 dots)

    Character/color signal output : ROUT, GOUT, BOUT, IOUT (color signals)

                                                  COLOR (color/monochrome control signal)
                                                  VOB1 (character + pattern background + character background + screen
                                                  background: all-output signal)
                                                  VOB2 (character + pattern background + character background: specified-
                                                  character output signal)

    Supported TV systems      : NTSC, PAL, double-scan NTSC, double-scan PAL, 1250HDTV, 1125HDTV,
                                  etc.
                                 Personal computer monitor display systems such as VGA

    Intelligent features      : Automatic control of operation using on command table ROM
                                  Command table ROM: Internal 32K bytes + external 32K bytes available

    Microcontroller/microcomputer interface : 8-bit serial input (3 signal input pins
                                                                Chip select: SCS
                                                                Serial clock: SCLK
                                                                Serial data: SIN

    Package                   : SH-DIP-64, QFP-64

    Miscellaneous             : Power-on reset circuit integrated

2
s PIN ASSIGNMENTS                              MB90091A

                             (TOP VIEW)                       (Continued)

                   COLOR 1    64 VOB2

                   DOCK 2     63 VOB1

                   V SS  3    62 IOUT

                   TESTCK 4   61 BOUT

                   TESTSW 5   60 GOUT

                   HBLNK 6    59 ROUT

                   VBLNK 7    58 TRE

                   HSYNC 8    57         V CC

                   VSYNC 9    56 SCS

                   EVEN 10    55 SIN

                   FLTIN 11   54 SCLK

                   AV SS 12   53 FSEL

                   FLTOUT 13  52 TSEL

                   AV CC 14   51 RA15

                   FH 15      50 RA14

                   RESET 16   49 RA13

                   V CC  17   48 RA12

                   RD0 18     47         V SS

                   RD1 19     46 RA11

                   RD2 20     45 RA10

                   RD3 21     44 RA9

                   RD4 22     43 RA8

                   RD5 23     42 RA7

                   RD6 24     41 RA6

                   RD7 25     40 RA5

                   TEST 26    39         V SS

                   V SS  27   38 RA4

                   TA16 28    37         V CC

                   TA17 29    36 RA3

                   TA18 30    35 RA2

                   FCS 31     34 RA1

                   TCS 32     33 RA0

                         (SH-DIP-64P)

                                                                           3
   MB90091A

   (Continued)

                                                          (TOP VIEW)

                           64 VBLNK  63 HBLNK  62 TESTSW  61 TESTCK  V SS    59 DOCK  58 COLOR  57 VOB2  56 VOB1  55 IOUT  54 BOUT  53 GOUT  52 ROUT

                                                                     60

                HSYNC 1                                                                                                                               51 TRE

                VSYNC 2                                                                                                                               50  V CC

                EVEN 3                                                                                                                                49 SCS

                FLTIN 4                                                                                                                               48 SIN

                AV SS  5                                                                                                                              47 SCLK

                FLTOUT 6                                                                                                                              46 FSEL

                AV CC  7                                                                                                                              45 TSEL

                FH 8                                                                                                                                  44 RA15

                RESET 9                                                                                                                               43 RA14

                V CC   10                                                                                                                             42 RA13

                RD0 11                                                                                                                                41 RA12

                RD1 12                                                                                                                                40  V SS

                RD2 13                                                                                                                                39 RA11

                RD3 14                                                                                                                                38 RA10

                RD4 15                                                                                                                                37 RA9

                RD5 16                                                                                                                                36 RA8

                RD6 17                                                                                                                                35 RA7

                RD7 18                                                                                                                                34 RA6

                TEST 19                                                                                                                               33 RA5

                           20        TA16 21   TA17 22    TA18 23    FCS 24  TCS 25   RA0 26    RA1 27   RA2 28   RA3 29   30       RA4 31   32

                           V SS                                                                                            V CC              V SS

                                               (FPT-64P-M06)

4
                                                                     MB90091A

s PIN DESCRIPTION

    Pin No.      Pin name I/O                              Function

DIP  QFP

8            1   HSYNC   I     Horizontal sync signal input pin
                 VSYNC         Dot clock generation is based on the cycle of the signal.

9            2    EVEN   I Vertical sync signal input pin

10           3    FLTIN        Field control signal input pin
                               Input of an "L" level signal to this pin causes the font ROM address
                 FLTOUT        LSB pin (RA0) to output an "L" level signal.
                    FH   I Input of an "H" level signal to this pin causes the font ROM address
                               LSB pin (RA0) to output an "H" level signal (when normal-size
                 RESET         characters are displayed).
                   RD0         This pin is disabled in noninterlaced mode.
                   RD1
11           4     RD2   O     Output pin for horizontal-sync phase comparison result signal
                   RD3         This pin is connected to an external lowpass filter.
                   RD4
13           6     RD5   I     Internal VCO voltage input pin
                   RD6         This pin inputs the voltage signal from the external lowpass filter.
                   RD7
15           8     TEST  O Output pin for AFC-generated horizontal sync signal
                   TA16
16           9     TA17  I     Reset pin
                   TA18        This pin is enabled after release from a power-on reset.
                   FCS
18           11    TCS

19           12

20           13                External ROM data input pin
                         I This pin inputs data from external font ROM or external command
21           14
                               data ROM.
22           15

23           16

24           17

25           18

26           19          I     Test signal input pin
                               This pin inputs an "L" level (fixed) signal during normal operation.

28           21

29           22          O Test signal output pin

30           23

31           24          O External font ROM chip select pin
                         O Chip select pin for external command table ROM
32           25

                                                                                          (Continued)

                                                                                                       5
   MB90091A

   (Continued)           Pin name I/O                               Function
            Pin No.

   DIP  QFP

   33                26   RA0
                          RA1
   34                27   RA2
                          RA3
   35                28   RA4          External ROM address signal output pin
                          RA5          This pin outputs the signal specifying the external font ROM or
   36                29   RA6          external command table ROM address.
                          RA7
   38                31   RA8
                          RA9
   40                33  RA10
                         RA11
   41                34  RA12          External font ROM addresses
                         RA13
   42                35  RA14  O       RA0 to RA4 : Raster addresses
                         RA15          RA5 to RA11 : Character codes (M0 to M6)
   43                36
                         TSEL
   44                37                RA12, RA13 : Character horizontal address
                         FSEL
   45                38                                 = (0, 0): Left byte
                         SCLK
   46                39   SIN                           = (1, 0): Center byte

   48                41   SCS                           = (0, 1): Right byte

   49                42   TRE          RA14, RA15 : Character codes (M7, M8)

   50                43  ROUT
                         GOUT
   51                44  BOUT
                         IOUT
                                       Address control input pin for command table ROM
                         VOB1
                                       "L" level input : 0000H to 7FFFH Internal ROM
                         VOB2
   52                45        I       8000H to FFFFH External ROM

                                       "H" level input : 0000H to 7FFFH External ROM

                                       8000H to FFFFH Internal ROM

   53                46              Internal/external font ROM select pin
                               I "L" level input : Select internal ROM.

                                     "H" level input : Select external ROM.

   54                47        I Shift clock input pin for serial transfer

   55                48        I Serial data input pin

   56                49              Chip select pin
                               I For serial transfer, set this pin to the "L" level.

                                     This pin is also used to cancel a power-on reset.

   58                51               Output pin for the signal indicating internal operation
                               O This pin outputs an "H" level signal during data transfer from

                                      command table ROM.

   59                52               Chrominance signal output pin
                                      For output of a character, character background, pattern background,
   60                53        O shaded background, screen background, or sprite character
                                      (including a pattern background), this pin outputs the chrominance
   61                54               signal.

   62                55

                                       Pin for specifying the chrominance signal output period

   63                56        O       This pin outputs an "H" level signal for output of a character, character
                                       background, pattern background, shaded background, screen

                                       background, or sprite character (including a pattern background.

                                       Pin for specifying the specified character output period

                                       When the command 6: ATH bit = "1", this pin outputs an "H" level

   64                57        O       signal in the character output period (24 x 32 dot period) when the
                                       command 1: AT bit = "1".

                                       The pin can be used for display control by an external circuit, for

                                       example, for halftone display control.

                                                                                                 (Continued)

6
                                                                  MB90091A

(Continued)           Pin name I/O                      Function
         Pin No.

DIP  QFP

1                 58  COLOR          Color/monochrome select signal output pin
                                     This pin allows "H" or "L" level output in each of the character,
                       DOCK          character background, line background, screen background, and
                      TESTCK         sprite output periods to be specified depending on the internal
                      TESTSW  O register setting.
                       HBLNK         Color/monochrome display is controlled by an external circuit.
                       VBLNK         (The following correspondence is used for convenience:

                                        "L" level: Monochrome display
                                        "H" level: Color display)

2                 59          O     Dot clock output pin
                                    This pin outputs a dot clock signal when the command 11:DOT = "1".

4                 61          I     Test signal input pin
                                    This pin inputs an "H" level (fixed) signal during normal operation.

5                 62          I     Test signal input pin
                                    This pin inputs an "H" level (fixed) signal during normal operation.

6                 63                Horizontal blanking signal input pin
                              I This pin stops display signal output ("L" level output) when it inputs an

                                    "L" level signal.

7                 64                Vertical blanking signal input pin
                              I This pin stops display signal output ("L" level output) when it inputs an

                                    "L" level signal.

17                10

37                30  VCC     -- +5 V power supply pin

57                50

27                20

39                32   VSS    -- Ground pin

47                40  AVCC    -- +5V power supply pin for VCO
                      AVSS    -- Ground pin for VCO
3                 60

14                7

12                5

                                                                                                           7
   MB90091A

   s BLOCK DIAGRAM

                                           MB90091A

         SCS    Serial input                                  Command                  TRE
          SIN      control                                    table ROM                TSEL
        SCLK                                                                  TCS
                                                                control
                                                                              RA0 to 15      Command
                                                              Command         RD0 to 7       table ROM
                                                              table ROM
        FLTIN
                                                              Font ROM
   LPF  FLTOUT                                                  control

        FH      Dot clock                                     Font ROM
                generator
        DOCK                                                  Display data
                 Display                                      output control
                 memory                                                       FCS
                  control
        HSYNC                                                                                Font ROM
        VSYNC

          EVEN

                                                                                   FSEL

                                                     Display
                                                     memory
                                                     (VRAM)

                                                                                   BOUT
                                                                                   ROUT
                                                                                   GOUT
                                                                                   IOUT
                                                                                   VOB 1
                                                                                   VOB 2
                                                                                   COLOR

        RESET   Resets each block.

8
                                                                                 MB90091A

s ABSOLUTE MAXIMUM RATINGS

                    Parameter           Symbol                          Ratings           (VSS = AVSS = 0 V)
                                                                                                       Unit
Power supply voltage *1                   VCC                Min.
                                         AVCC                                    Max.
Input voltage *2                           VIN
Output voltage *3                         VOUT               VSS 0.3           VSS + 7.0  V
Power consumption
Operating temperature                      Pd                VSS 0.3           VSS + 7.0  V
Storage temperature                        Ta
                                          Tstg               VSS 0.3           VSS + 7.0  V

                                                             VSS 0.3           VSS + 7.0  V

                                                             --                  500        mW

                                                             0                   + 70       C

                                                             55                + 150      C

*1: AVCC and VCC must have equal potential.
*2: Neither VIN nor VOUT must exceed "VCC + 0.3 V".

WARNING: Semiconductor devices can be permanently damaged by application of stress (voltage, current,
                 temperature, etc.) in excess of absolute maximum ratings. Do not exceed these ratings.

s RECOMMENDED OPERATING CONDITIONS

             Parameter         Symbol          Values           Unit                  (VSS = AVSS = 0 V)
                                                                                 Remarks
Power supply voltage *           VCC    Min.           Max.
                                AVCC
"H" level input voltage          VIHS1  4.75           5.25      V Specification guarantee range
                                 VIHS2                           V
"L" level input voltage          VILS1  4.75           5.25      V RD0 to RD7 inputs
Operating temperature            VILS2                           V Other inputs
Analog input voltage                    2.4     VCC + 0.3        V RD0 to RD7 inputs
                                  Ta                             V Other inputs
                                  VIN   0.8 VCC VCC + 0.3      C
                                                                 V FLTOUT input
                                        0.3          0.45

                                        VSS 0.3 0.2 VCC

                                        0              + 70

                                        0              VCC

* : AVCC and VCC must have equal potential.

WARNING: Recommended operating conditions are normal operating ranges for the semiconductor device. All
                 the device's electrical characteristics are warranted when operated within these ranges.

                 Always use semiconductor devices within the recommended operating conditions. Operation outside
                 these ranges may adversely affect reliability and could result in device failure.

                 No warranty is made with repect to uses, operating conditions, or combinations not represented on
                 the data sheet. Users considering application outside the listed conditions are advised to contact their
                 FUJITSU representative beforehand.

                                                                                                                           9
    MB90091A

    s ELECTRICAL CHARACTERISTICS

    1. DC Characteristics

    Parameter       Symbol Pin              Conditions                     Values
                                                                                                       Unit

                                                                 Min. Typ. Max.

    "H" level output voltage VOH  All out-  VCC = 4.75 V         4.0  --  --   V
    "L" level output voltage VOL  put pins  IOH = 2.0 mA
                                                                 --   --  0.4  V
                                            VCC = 4.75 V
                                            IOL = 4.0 mA

    Input current   IIL           HSYNC     VCC = 5.25 V         --   --   50 mA
                                  VSYNC     IIL = 4.0 mA
                                   EVEN
                                  RESET
                                  RD0 to

                                    RD7
                                   TSEL
                                   FSEL
                                   SCLK
                                    SIN
                                    SCS
                                  HBLNK
                                  VBLNK

    Supply current  ICC            VCC      VCC = AVCC = 5.25 V  --   --  40   mA
                                  AVCC      DOCK = 42 MHz
                                            No load

10
                                                                                    MB90091A

2. AC Characteristics                            (VCC = AVCC = 5.0 V 5%, VSS = AVSS = 0 V, Ta = 0C to +70C)
    (1) Serial input timing
                                                 Symbol         Pin                 Values                 Unit
                      Parameter
Shift clock cycle time                                                Min.                  Max.
Shift clock pulse width
                                                 tCVC           SCLK  1000                  --             ns
Shift clock signal rise/fall time
Shift clock start time                           tWCH           SCLK  450                   --             ns
Data setup time
Data hold time                                   tWCL                 450                   --             ns
Chip select end time
Chip select signal rise/fall time                      tCR      SCLK            --          200            ns

                                                       tCF                      --          200            ns

                                                       tSS      SCLK  200                   --             ns

                                                       tSU      SIN   200                   --             ns

                                                       tH       SIN   100                   --             ns

                                                       tEC      SCS   500                   --             ns

                                                 tCRC           SCS             --          200            ns

                                                 tCFC                           --          200            ns

SCS      0.8 V CC                        t CYC                                                0.8 V CC
SCLK           0.2 V CC                                                                      0.2 V CC

  SIN       t SS                                                                                    t CRC
       t CFC                                                                        t EC

                                                                                       0.8 V CC
                                                                                       0.2 V CC

                                   t WCH         t WCL

       t CR                               t CF

                                                            tH

                                                 t SU

                                                                      0.8 V CC
                                                                      0.2 V CC

                                                                                                                 11
    MB90091A

    (2) Vertical and horizontal sync signal input timings

                                              (VCC = AVCC = 5.0 V 5%, VSS = AVSS = 0 V, Ta = 0C to +70C)

    Parameter                                 Symbol             Pin                       Values          Unit

                                                                           Min.                      Max.

    Horizontal sync signal rise time          tHR                HSYNC                 --            200   ns

    Horizontal sync signal fall time          tHF                HSYNC                 --            200   ns

    Vertical sync signal rise time            tVR                VSYNC                 --            200   ns

    Vertical sync signal fall time            tVF                VSYNC                 --            200   ns

    Horizontal sync signal pulse width        tWH                HSYNC                 1             --    s

    Vertical sync signal pulse width          tWV                VSYNC                 2             --    H

    Horizontal sync signal setup time         tHVST              VSYNC                 5             --    s

    Vertical sync signal setup time           tHVHD              VSYNC                 5             --    s

             HSYNC                            0.8 V CC                       0.8 V CC
             VSYNC                                 0.2 V CC                0.2 V CC
    HSYNC
    VSYNC                               t HF               t WH                 t HR

                                              0.8 V CC                       0.8 V CC
                                                   0.2 V CC                0.2 V CC

                                        t VF               t WV                 t VR

                                                                 0.8 V CC

                                              t HVST             t HVHD

                                                                                           0.8 V CC
                                                                                           0.2 V CC

12
                                                                  MB90091A

The MB90091A outputs display signals in synchronization with sync signals input from external circuits. The
signals required for controlling synchronization are the horizontal sync signal (input via the HSYNC pin), vertical
sync signal (input via the VSYNC pin), and field control signal (input via the EVEN pin).

The following examples illustrate external sync signal input timings applicable to general interlaced display.
Noninterlaced display does not require the EVEN pin signal.

External sync signal input timing examples  Slow *2
                                                              *2
   (1) Field A

         VSYNC
         FH
         (HSYNC) *1
         EVEN

(2) Field B                                   Fast *2
                                                              *2
     VSYNC

     FH
     (HSYNC) *1
     EVEN

*1: Input the horizontal sync signal to the HSYNC pin.
     Input of a composite sync signal may change the FH signal cycle due to the PLL lock disturbed around
     the VSYNC pulse, requiring a caution to be used for the timing of input to the EVEN pin. (See *2 below.)

*2: The input levels of the EVEN pin input signal in fields A and B are determined depending on the
     relationship between the VSYNC and FH pulse positions. To the EVEN pin, input the "L" level signal in
     the field in which the FH pulse after the rise of the VSYNC pulse appears fast. Pin the "H" level signal
     in the field in which it appears slow.
     The EVEN pin input signal should vary in the undisplay period such as around the VSYNC pulse.

                                                                                                               13
    MB90091A                           (VCC = AVCC = 5.0 V 5%, VSS = AVSS = 0 V, Ta = 0C to +70C)

        (3) RESET signal input timing  Symbol            Pin                  Values        Unit
                           Parameter
                                                                Min.                  Max.
     Reset input pulse width
                                       tWR               RESET            10          --    s

    RESET

                                            0.2 V CC            0.2 V CC
                                                   t WR

14
                                                                                           MB90091A

    (4) Address data hold timing                      (VCC = AVCC = 5.0 V 5%, VSS = AVSS = 0 V, Ta = 0C to +70C)

                      Parameter                       Symbol         Pin                   Values               Unit

ROM read cycle                                                                      Min.           Max.
Address valid delay
Address invalid delay                                 trcyc             --          Dot clock* x 8              --
Read data setup
Read data hold                                        tav            RA0 to         --             30           ns
TCS, FCS active delay
TCS, FCS inactive delay                               tai            RA15           0              --           ns
* : Dot clock = 84 to 42 MHz
                                                      tds            RD0 to RD7     30             --           ns

                                                      tdh                           0              --           ns

                                                      tca            TCS, FCS       --             22           ns

                                                      tci                           0              --           ns

                                                             t rcyc

           8                           1  2        3         4       5           6      7  8                 1

DOCK

                                                                                                                0.2 V CC

RA0 to 15                                                                                                            0.8 V CC
                                                                                                                     0.2 V CC
                                 t av
TCS, FCS                                                                                               t ai
                                                                                                                     0.8 V CC
                                                                                                                     0.2 V CC

              t ci                           t ca

RD0 to 7                                                                                                        0.8 V CC
                                                                                                                0.2 V CC

                                                                                           t ds        t dh

                                                                                                                               15
    MB90091A

       (5) Display data output timing           (VCC = AVCC = 5.0 V 5%, VSS = AVSS = 0 V, Ta = 0C to +70C)
                   Parameter
                                       Symbol   Pin                        Values        Unit
    Display data output delay             t d1
                                                                     Min.          Max.

                                                ROUT, GOUT, BOUT

                                                IOUT, VOB1, VOB2     0               22  ns

                                                COLOR

    DOCK                                               0.2 V CC
                                                               t d1
    ROUT, GOUT, BOUT
    IOUT, VOB1, VOB2                                                       0.8 V CC
    COLOR                                                                  0.2 V CC

16
                                                                                        MB90091A

3. Power-on Reset Specifications
    (1) Power ON-OFF timing

                                                                                               (Ta = 0C to +70C)

Parameter                      Symbol         Pin     Values                      Unit         Remarks

                                                   Min.  Max.

Power-supply rise time         tr                  0.05       50                  ms    Power-on reset circuit
                                                                                        activating conditions

                                       VCC, AVCC                                          Conditions in which the
                                                                                  ms circuit repeatedly
Power-supply shut-off time     toff                1          --
                                                                                          operate normally

                        0.2 V         4.75 V       0.2 V                                0.2 V
                                     tr                                    t off
V CC

Note: The power supply must be activated smoothly

                                                                                                                   17
    MB90091A

    (2) Power-on reset cancel timing

                                                                                                (Ta = 0C to +70C)

               Parameter      Symbol          Pin                Values      Unit               Remarks
    Time after rise                           SCS
    Reset cancel pulse width     tWIT                     Min.   Max.
                                tWRH
                                tWRL                      450            --         ns

                                                          450            --         ns  Power-on reset cancel
                                                                                        timing

                                                          450            --         ns

                                      4.75 V

             V CC
    Internal reset

             SCS

                                                   t WIT

    SCS                                                                                         0.8 V CC
                                                                                                0.2 V CC

                                                          t WRL              t WRH

                                                                 t CRC*                 t CFC*

                    *: See the table in "(1) Serial timing" in Section 2 "AC Characteristics".

18
                                                                                  MB90091A

s Command List

Command List of display control commands       Second byte
  No.                First byte

         Command code/data                      Data                              Function

         76543 2 1 0 7 6 5 4 3 2 1 0

0 10000 0 A8 A7 0 A6 A5 A4 A3 A2 A1 A0 Set write address

1 10001 AT BS B1 0 BG BR BB CI CG CR CB Set character color

2 10010 0 M8 M7 0 M6 M5 M4 M3 M2 M1 M0 Set character code

3 10011 X9 X8 X7 0 0 G2 G1 G0 KGR KGD KGU Line control 1

4 10100 0 0 0 0 0 0 PC PI PG PR PB Line control 2

5 10101 ATK ATR ATB 0 W3 W2 W1 W0 K24 P0 DC Screen control 1

6 10110 SC CC BC 0 ATH UC UON UI UG UR UB Screen control 2

         10111 0  0  0      0  Y6          Y5   Y4   Y3      Y2         Y1   Y0   Set vertical display start
                                                                                  position
7
                                                                                  Set horizontal display start
         10111 1  0  0      0  X6          X5   X4   X3      X2         X1   X0   position

8 11000 SP2 SP1 SP0 0 SCG SCR SCB SBP SBG SBR SBB Sprite control

9 11001   0       SY8 SY7   0  SY6         SY5  SY4  SY3     SY2        SY1  SY0  Set sprite vertical display
                                                                                  position

10 11010  0       SX8 SX7   0  SX6         SX5  SX4  SX3     SX2        SX1  SX0  Set sprite horizontal display
                                                                                  position

      11011 0 DOT 0         0 1*2 0 PR1 PR0 0 SC1 SC0 Synchronization control 1
11                          0 DK6 DK5 DK4 DK3 DK2 DK1 DK0 Synchronization control 2

      11011 1 0 1*2

      11100 0     0 SA7 0 SA6 SA5 SA4 SA3 SA2 SA1 SA0*2 Set transfer start address 1
12                0 SAF 0 SAE SAD SAC SAB SAA SA9 SA8 Set transfer start address 2

      11100 1

      11101 0 0 EA7 0 EA6 EA5 EA4 EA3 EA2 EA1 EA0 Set transfer end address 1
13

      11101 1 VBS EAF 0 EAE EAD EAC EAB EAA EA9 EA8 Set transfer end address 2

14 11110 -- -- -- -- -- -- -- -- -- -- -- (Reserved)

15 11111 -- -- -- -- -- -- -- -- -- -- -- (Reserved)

*1: The SA0 and EA0 bits can only be set to "0" and "1", respectively.
*2: Set the bits to "1".

                                                                                                                 19
    MB90091A

    1. Command 0 (Set Write Address)
         Command format

                MSB                                 LSB
                                                   A7
    First byte  1    0  0             0  0  0 A8
                                            A2 A1   LSB
                MSB                                A0

    Second byte 0    A6 A5 A4 A3

                A8 to A0: VRAM address

    Function
      Command 0 specifies the write address in display memory (VRAM). Before writing data using commands 1
      and 2, use this command to determine the address to write that data at.

    Description
      To set the VRAM address, specify the vertical column address (A8 to A5) and horizontal row address (A4 to
      A0). The VRAM address is incremented automatically when a character code is set (by command 2).

      A8 to A0: VRAM address
              Set the VRAM address.
              The A8 to A5 bits specify the vertical column address; the A4 to A0 bits specify the horizontal row address.
              The row address is valid between 00H to 17H.
              The column address is valid between 0H to BH.
              Do not set the column or row address to any value outside the above valid range.

20
                                                                                 MB90091A

2. Command 1 (Set Character Color)

Command format                                                           LSB
                          MSB

First byte      1              0  0  0         1  AT BS BI

                    MSB        BG BR BB CI        CG CR                     LSB
Second byte 0                                                              CB

            AT                 : Specify character qualification display.

                               (Specify display of a character background, blinking, inverted shading.)

            BS                 : Specify shaded background display.

            B1 to BB : Set a character background color.

            C1 to CB : Set a character color.

Function
  Command 1 sets the character color and character background color and specifies character qualification
  display and shaded background display.

Description
  The character color, character background color, character qualification display, and shaded background dis-
  play can be set/specified for each character. Character background display, blinking, and inverted shading
  can be used for characters for which character qualification display is specified.
  These settings are written to VRAM and applied to the display screen the moment command 2 (Set Character
  Code) is issued.

  AT: Specify character qualification display.
        (Specify display of a character background, blinking, inverted shading.)
       AT = 0: Normal display (without character qualification)
                  This setting suppresses character background display, blinking, and inverted shading in shaded
                  background display.
                  The output level at the VOB2 pin becomes "L".
       AT = 1: Character qualification display
                  This setting enables character background display, blinking, and inverted shading in shaded back-
                  ground display.
                  "H" level output is enabled at the VOB2 pin.
                  Setting the command 5 (Screen Control 1) ATR bit to "1" specifies character background display.
                  Setting the ATB bit for command 5 (Screen Control 1) to "1" specifies blinking.
                  Setting both the ATK and BS bits for command 5 (Screen Control 1) to "1" specifies inverted
                  shading.
                  Setting the command 6 (Screen Control 2) ATH bit to "1" sets the output level at the VOB2 pin to "H".

  BS: Specify shaded background display.
       BS = 0: Normal display (without shaded background display)
       BS = 1: Shaded background display
                  Setting both the ATK and AT bits for command 5 (Screen Control 1) to "1" specifies inverted
                  shading.

  C1, CG, CR, CB: Set the character color.

  B1, BG, BR, BB: Set the background color.

                                                                                                                                                  21
    MB90091A

    3. Command 2 (Set Character Code)

    Command format

                MSB                                                 LSB
                                                                   M7
    First byte  1           0  0       1  0    0 M8
                                              M2 M1                 LSB
                       MSB  M6 M5      M4 M3                       M0
    Second byte 0

                               M8 to M0: Character code

    Function
      Command 2 writes a character code to display memory (VRAM).

    Description
      The character code data set by this command is written to display memory (VRAM) along with the character
      color, character background color, shaded background display, and character qualification display data set by
      command 1 (Set Character Color).
      Character code is represented by nine bits from M8 to M0, enabling use of 512 different character patterns
      from 000H to 1FFFH stored in internal or external font ROM.
      Upon completion of writing data, the write address is incremented automatically.

      M8 to M0: Character code
                     000H to 1FFFH can be set to specify 512 different characters.

22
                                                                  MB90091A

4. Command 3 (Line Control 1)
    Command format

            MSB                                         LSB

First byte  1             0    0          1  1          X9 X8 X7

            MSB                                         LSB

Second byte 0             0    G2 G1 G0 KGR KGD KGU

                                X9 to X7 : Line horizontal display start position
                                G2 to G0 : Character size
                                KGR : Specify shaded background left/right joint display
                                KGD : Specify shaded background downward joint display
                                KGU : Specify shaded background upward joint display

Function
  Command 3 sets the line horizontal display start position, character size, and shaded background joint display
  for each line.

Description
  Line control data set by this command is applied to the display screen when command 4 (Line Control 2) is
  issued.

  X9 to X7: Line horizontal display start position
                The offset value can be set for each line, relative to the horizontal display start position set by
                command 7-1 (Set Horizontal Display Start Position).
                The valid range of values is 0 to 7H (In 2-character units: 0 to 14 characters)

Line horizontal display start position

                          (X6 to X7)

            (X9, X8, X7)       0 1 2 3 4 5 6 7 8 9 10
             = (0, 0, 0)
             = (0, 0, 1)                         ABCDE FGH I
             = (1, 0, 0)       2 characters

                                          8 characters  ABC

                                                                                                                     23
    MB90091A

    G2 to G0: Character size

    G2                        G1  G0                        Character size

    0                         0   0   Normal

    0                         0   1   Single height x double width

    0                         1   0   Double height x single width

    0                         1   1   Double height x double width

    1                         0   0   Single height x quadruple width

    1                         0   1   (Setting prohibited)

    1                         1   0   Double height x quadruple width

    1                         1   1   (Setting prohibited)

    Note: The horizontal display start position for "double width x single or double height" display is shifted three dots
            to the right from that for normal-size display. The horizontal display start position for "quadruple width x single
            or double height" display is shifted nine dots to the right from that for normal-size display. Be careful when
            displaying normal-size and enlarged lines at the same time.

    KGR: Specify shaded background left/right joint display.
             KGR = 0: Display the shaded backgrounds horizontally adjacent to each other, joined together (without
                            display their adjacent, vertical sides).
             KGR = 1: Display the shaded backgrounds horizontally adjacent to each other, separately for each character
                            (while displaying their adjacent, vertical sides).

    KGD: Specify shaded background downward joint display.
             KGD = 0: Display the shaded background including its lower side.
             KGD = 1: Display the shaded background excluding its lower side.

    KGU: Specify shaded background upward joint display
             KGU = 0: Display the shaded background including its lower side.
             KGU = 1: Display the shaded background excluding its lower side.

24
                                                                  MB90091A

5. Command 4 (Line Control 2)
    Command format

            MSB                                              LSB

First byte  1    0             1  0  0  0                 0  0

            MSB                                              LSB

Second byte 0    0             0  PC PI PG PR PB

            PC : Control the pattern background color.
            PI to PB : Set the pattern background color.

Function
  Command 4 sets the pattern background color and controls it between color and monochrome modes.

Description
  The data set by this command is written to the column RAM specified by the VRAM column address set by
  command 0 (Set Write Address), along with the line control data set by command 3 (Line Control 1).

  The Line Control 1 and 2 data is applied to the display screen and the column address is incremented the
  moment this command is issued.

  PC: Control the pattern background color.
         PC = 0: Display the pattern background in monochrome.
                 During the pattern background color output period, the COLOR pin remains at the "L" output level.
         PC = 1: Display the pattern background in color.
                 During the pattern background color output period, the COLOR pin remains at the "H" output level.

  PI, PG, PR, PG: Set the pattern background color.

                                                                  25
    MB90091A

    6. Command 5 (Screen Control 1)
         - Command format

                MSB                                                  LSB
                   1
    First byte              0        1        0  1 ATK ATR ATB

                       MSB  W3 W2             W1 W0 K24 P0            LSB
    Second byte 0                                                    DC

                ATK         : Control inverted shading.

                ATR         : Control character background display.

                ATB         : Control blinking.

                W3 to W0 : Control the line spacing.

                K24         : Specify the shadow frame szize.

                P0          : Control the pattern background.

                DC          : Control displ

    Function
      Command 5 controls the display screen.

    Description
      ATK: Control inverted shading.
              ATK = 0: Normal display
                           Inverted display is disabled.
              ATK = 1: Enable inverted display.
                           This mode displays those characters in reverse video (with the inverted, shaded background)
                           for which the BS and AT bits for command 1 (Set Character Color) have been both set to "1".

      ATR: Control character background display.
              ATR = 0: Normal display
                           Character background display is disabled.
              ATR = 1: Enable character background display.
                           Character background display applies to those characters for which the BS and AT bits for
                           command 1 (Set Character Color) have been set to "0" and "1", respectively.

      ATB: Control blinking.
              ATB = 0: Normal display
                           Blinking is disabled.
              ATB = 1: Enable blinking.
                           This mode causes those characters to blink for which the AT bit for command 1 (Set Character
                           Color) has been set to "1".

      W3 to W0: Control the line spacing.
              Set the line spacing in 2-dot units.
              0 to 30 dots can be specified.

26
                                                        MB90091A

      K24: Specify the shadow frame size.
              K24 = 0: Set the height of shadow frames for shaded background display to 32 dots.
              K24 = 1: Set the height of shadow frames for shaded background display to 24 dots.

      P0: Control the pattern background.
              P0 = 0: Set pattern background mode "pattern background 0".
                           ROM data "1" is displayed as a character dot.
              P0 = 1: Set pattern background mode "pattern background 1".
                           Character and pattern background dots are separately generated automatically from a ROM
                           data array.

Note: Note: As the pattern background mode, set the mode used when the relevant font was designed.
      DC: Control display.
              DC = 0: Disable output operation for displaying characters and sprite characters.
                           Only the screen background color can be output.
              DC = 0: Enable output operation for displaying characters and sprite characters.
                           The screen background color can also be output.

                                                                                                                                                       27
    MB90091A

    7. Command 6 (Screen Control 2)
         Command format

                MSB                                                 LSB
                                              SC CC BC
    First byte  1           0        1  1  0

                       MSB  ATH UC UON UI     UG UR             LSB
    Second byte 0                                              UB

                SC : Control the sprite character color.
                CC : Control the character color.
                BC : Control the character background.
                ATH : Control specified character output.
                UC : Control the screen background color.
                UON : Control screen beckground color output.
                UI to UB : Set the screen background color.

         Function
          Command 6 specifies the character color, character background color, screen background color, sprite char-
          acter color, color/monochrome mode, specified character output. This command also enables or disables
          screen background color output and sets the screen background color.

         Description
          SC: Control the sprite character color.
                  SC = 0: Display the sprite character and sprite pattern background in monochrome.
                               During the sprite character/pattern background output period, the COLOR pin outputs the "L"
                               level signal.
                  SC = 1: Display the sprite character and sprite pattern background in color.
                               During the sprite character/pattern background output period, the COLOR pin outputs the "H"
                               level signal.

          CC: Control the character color.
                  CC = 0: Display characters in monochrome.
                               During the character output period, the COLOR pin outputs the "L" level signal.
                  CC = 1: Display characters in color.
                               During the character output period, the COLOR pin outputs the "H" level signal.

          BC: Control the character background.
                  BC = 0: Display the character background in monochrome.
                               During the character background output period, the COLOR pin outputs the "L" level signal.
                  BC = 1: Display the character background in color.
                               During the character background output period, the COLOR pin outputs the "H" level signal.

    Note: Note: Use an external circuit to control display mode between monochrome and color using the COLOR pin.

28
                                                        MB90091A

      ATH: Control specified character output.
              ATH = 0: Normal display
                           The VOB2 pin outputs the "L" level signal.
              ATH = 1: The VOB2 pin outputs the "H" level signal during the output period (24 x 32b dots period) for
                           those characters for which the AT bit for command 1 (Set Character Color) has been set to 1.

Note: Note: Use an external circuit to handle the VOB2 pin signal, allowing the specified character to be displayed
        in halfbright, translucent, and other special display mode.

      UC: Control the screen background color.
              UC = 0: Display the screen background in monochrome.
                           During the screen background output period, the COLOR pin outputs the "L" level signal.
              UC = 1: Display the screen background in color.
                           During the screen background output period, the COLOR pin outputs the "H" level signal.

      UON: Control screen background color output.
              UON = 0: Prevent the screen background color from being output.
                             During the screen background color output period, the IOUT, GOUT, ROUT, BOUT, and VOB1
                             pins output "L" level signals.
              UON = 1: Output the screen background color.
                             During the screen background color output period, the IOUT, GOUT, ROUT, and BOUT pins
                             output the screen background color and the VOB1 pin outputs the "L" level signal.

      UI, UG, UR, UB: Set the screen background color.

                                                                                                                                                       29
    MB90091A

    8. Command 7-0 (Set Vertical Display Start Position)
         Command format

    First byte  MSB         0  1                                            1  1   0  0    LSB
                   1                                                                       0

                       MSB  Y6 Y5                                           Y4 Y3  Y2 Y1   LSB
    Second byte 0                                                                         Y0

                Y6 to Y0: Set the vertical display start position.

    Function
      Command 7-0 sets the vertical display start position.

    Description
      Y6 to Y0: Set the vertical display start position.
                    Set the position to start vertical display. The valid range of values is 00H to 7FH for setting in 2-dot
                   units (0 to 254 dots).
                    The following illustrates the relationship between the vertical display start position and the *VSYNC
                   signal.

    Vertical display start position

                          VSYNC
                                                                       20H

                            Vertical display
                              start position

30
                                                                                   MB90091A

9. Command 7-1 (Set Horizontal Display Start Position)
    Command format

            MSB                                                      LSB

First byte  1    0                   1  1  1  1                   0  0

            MSB                                                      LSB

Second byte 0    X6 X5 X4 X3 X2 X1 X0

            X6 to X0: Set the horizontal display start position.

Function
  Command 7-0 sets the horizontal display start position.

Description
  X6 to X0: Set the horizontal display start position.
                Set the position to start horizontal display. The valid range of values is 00H to 7FH for setting in 8-
                dot units.
                The following illustrates the relationship between the horizontal display start position and the YSYNC
                signal.

Horizontal display start position

                 Horizontal operation
                         started*

                                                Horizontal display start position

HSYNC

* : Character size: About 100-dot clock for normal display
   Double or quadruple width display is shifted further to the right from the above value.
   For details, see Page 24

                                                                                                                                                       31
    MB90091A

    10.Command 8 (Sprite Control)
         Command format

                     MSB                                                    LSB

         First byte  1           1  0            0  0 SP2 SP1 SP0

                            MSB  SCG SCR  SCB SBP         SBG SBR             LSB
         Second byte 0                                                      SBB

                     SP2 to SP0 : Set sprite character code.

                     SCG to SCB : Set the sprite character color.

                     SBP            : Set the sprite pattern background.

                     SBG to SBB : Set the sprite pattern background color.

    Function
      Command 8 sets the sprite character code, character color, pattern background display, and pattern back-
      ground color.

    Description
      SP2 to SP0: Set sprite character code.
                        Specify the sprite character type from among character codes 1F8H to 1FFH representing eight
                        character types.

    SP2              SP1                  SP0                               Sprite character
                                                                                    1F8H
    0                0                    0                                         1F9H
                                                                                    1FAH
    0                0                    1                                         1FBH
                                                                                   1FCH
    0                1                    0                                        1FDH
                                                                                    1FEH
    0                1                    1                                         1FFH

    1                0                    0

    1                0                    1

    1                1                    0

    1                1                    1

    SCG to SCB: Set the sprite character color.

    SBP: Control sprite pattern background display.
              SBP = 0: Display no pattern background for the sprite.
                            This display mode is "No pattern background" (displaying only those character dots displayed
                            in "Pattern background 1" mode).
              SBP = 1: Display a pattern background for the sprite.
                            This display mode is "Pattern background 1".

    SBG to SBB: Set the sprite pattern background color.

32
                                                                                               MB90091A

11.Command 9 (Set Sprite Vertical Display Position)
    Command format

            MSB                                                                     LSB

First byte  1           1  0  0                                          1  0 SY8 SY7

                   MSB                                                                    LSB
Second byte 0           SY6 SY5 SY4 SY3 SY2 SY1 SY0

                             SY8 to SY0: Set the sprite vertical display position.

Function
  Command 9 sets the sprite character vertical display position.

Description
  SY8 to SY0: Set the sprite vertical display position.
                     Set the vertical display position of the sprite character.
                     The valid range of values is 000H to 1FFH for setting in 2-dot units (0 to 1022 dots).
                     The following illustrates the relationship between the sprite vertical display position and the
                     VSYNC signal.

Sprite vertical display position

                    VSYNC
                                                                    20H

                            Sprite vertical
                           display position

                                                                                                                      33
MB90091A

12.Command 10 (Set Sprite Horizontal Display Position)

Command format

            MSB                                                                       LSB

First byte                   1  1  0  1  0                          0 SX8 SX7

                   MSB                                                                            LSB
Second byte 0                   SX6 SX5 SX4 SX3 SX2 SX1 SX0

                             SX8 to SX0: Set the sprite horizontal display position.

Function
  Command 10 sets the sprite character horizontal display position.

Description
  SY8 to SY0: Set the sprite horizontal display position.
                     Set the horizontal display position of the sprite character.
                     The valid range of values is 000H to 1FFH for setting in 2-dot units (0 to 1022 dots).
                     Setting these bits to 000H disables sprint display.
                     The following illustrates the relationship between the sprite horizontal display position and the
                     HSYNC signal.

Sprite horizontal display position

                                Sprite horizontal display started*

                                                                    Sprite horizontal display position

HSYNC

    * : About 80-dot clock.
34
                                                                                            MB90091A

13.Command 11-0 (Synchronization Control 1)
    Command format

            MSB                                                          LSB

First byte  1     1               0     1  1      0 DOT 0

            MSB                                                                        LSB
                                  0 PR1 PR0 0 SC1 SC0
Second byte 0     1*

            DOT      : Control dot clock output.

            PR1, PR0 : Control the prescaler.

            SC1, SC0 : Control the scan system.

            *: Set this bit to "1".

Function
  Command 10 controls synchronization.

Description
  DOT: Control dot clock output.
           DOT = 0: Do not output the dot clock signal to the DOCK pin.
           DOT = 1: Output the dot clock signal to the dock pin.

PR1, PR0: Control the prescaler.

PR1         PR0                         Prescaler operation                                 Corresponding dot clock
                                                    2                                            25.0 to 42.0 MHz
0              0                                    3                                            16.7 to 28.3 MHz
                                                    5                                            10.0 to 17.0 MHz
0              1                                    6                                             8.4 to 14.1 MHz

1              0

1              1

SC1, SC0: Control the scan system.

     SC1                          SC2                                      Scan system
                                               Interlaced scan
     0                               0         Noninterlaced scan
                                               Step scan
     0                               1         (Setting prohibited)

     1                               0

     1                               1

Interlaced or step scan operation requires the field control signal to be input to the EVEN pin.

                                                                                                                     35
    MB90091A

    14.Command 11-1 (Synchronization control 2)
         Command format

                MSB                                                               LSB

    First byte  1           1  0     1  1                                1  0     1*

                       MSB  DK6 DK5  DK4 DK3                             DK2 DK1    LSB
    Second byte 0                                                                 DK0

                                 DK6 to DK0: Control dot clock signals.
                                 *: Set this bit to "1".

    Function
      Command 11-1 controls dot clock signals.

    Description
      DK6 to DK0: Control dot clock signals.
                         Set the divisor in 16-dot units for generating dot clock signals by dividing the FH (horizontal
                         frequency). The valid range of values is 00H to 7FH.
                         This enables the horizontal frequency to be divided by up to 2032.

    15.Command 12-0 (Set Transfer Start Address 1)
         Command format

                MSB                                                               LSB

    First byte  1           1  1     0  0                                0  0 SA7

                       MSB                                                                    LSB
    Second byte 0           SA6 SA5 SA4 SA3 SA2 SA1 SA0*

                SA7 to SA0: Lower address for starting transfer from command table ROM
                *: The SA0 bit can only be set to "0".

    Function
      Command 12-0 sets the lower address for starting transfer of data from command table ROM.

    Description
      SA7 to SA0: Lower address for starting transfer from command table ROM
                         These bits can be set only to an even address. The SA0 bit is set internally to "0".
                         Data transfer from ROM is initiated by issuing command 13-1 (Set Transfer End Address 2).

36
                                                                                               MB90091A

16.Command 12-1 (Set Transfer Start Address 2)
    Command format

            MSB                                    LSB

First byte  1           1  1  0  0              1  0 SAF

                  MSB   SAE SAD SAC SAB SAA SA9     LSB
Second byte 0                                      SA8

                         SAF to SA8: Upper address for starting transfer from command table ROM

Function
  Command 12-1 sets the upper address for starting transfer of data from command table ROM.

Description
  SAF to SA8: Upper address for starting transfer from command table ROM
                     Data transfer from ROM is initiated by issuing command 13-1 (Set Transfer End Address 2).

17.Command 13-0 (Set Transfer End Address 1)
    Command format

            MSB                                    LSB
               1
First byte              1  1  0  1              0  0 EA7

                   MSB                                                                    LSB
Second byte 0           EA6 EA5 EA4 EA3 EA2 EA1 EA0*

            EA7 to SA0: Lower address for ending transfer from command table ROM
            *: The EA0 bit can onlybe set to "1".

Function
  Command 13-0 sets the lower address for ending transfer of data from command table ROM.

Description
  EA7 to EA0: Lower address for ending transfer from command table ROM
                     These bits can be set only to an odd address. The EA0 bit is set internally to "1".
                     Data transfer from ROM is initiated by issuing command 13-1 (Set Transfer End Address 2).

                                                                                                                37
    MB90091A

    18.Command 13-1 (Set Transfer End Address 2)
         Command format

                MSB                                               LSB

    First byte  1          1  1  0  1             1 VBS EAF

                      MSB  EAE EAD EAC EAB EAA EA9                 LSB
    Second byte 0                                                 EA8

                VBS           : Control the ROM transfer period.

                EAF to EA8 : Upper address for ending transfer from command table ROM

    Function
      Command 13-1 sets the upper address for ending data transfer from command table ROM and specifies the
      ROM transfer period to initiate ROM data transfer.

    Description
      VBS: Control the ROM transfer period.
               VBS = 0: Transfer data during the horizontal and vertical blanking intervals.
               VBS = 1: Transfer data during the vertical blanking interval.

      EAF to EA8: Upper address for ending transfer from command table ROM

      Issuing this command initiates command table ROM transfer operation and sets the TRE pin output to the "H"
      level. Upon completion of transfer operation, the TRE pin output becomes the "L" level.
      When the TRE pin output is at the "H" level, do not issue command 0 to 4, 11, 12, or 13 by serial input
      (commands 5 to 10 can be issued).

38
                                                                   MB90091A

s APPLICATION EXAMPLES

    This section provides useful information for designing application systems using the MB90091A.

1. Power Supply

    The MB90091A pairs of digital (VCC, VSS) and analog (AVCC, AVSS) power-supply and ground pins. The VCC and
    AVCC power-supply pins are independent of each other; the VSS and AVSS ground pins are internally common.
    Since the analog power supply supplies power and control voltage to the internal VCO, it requires special
    consideration separately from the digital power supply.
    In general, pay attention to the following points:
    Design the system so that the ground and power supply impedances are suppressed. In addition, the ground

      line should be laid out on a ground plane including peripheral analog circuits.
    The digital (VCC, VSS) and analog (AVCC, AVSS) power supplies must be separated from each other. The VCC

      and AVCC pins, and the VSS and AVSS pins must not have a potential different in between.
    To supply digital and analog power from the same power source, separately route the wires from the source

      and use a choke coil to prevent digital noise from interfering with the analog subsystem via the power source.
    Insert a relatively high-capacity (20 to 100 F) electrolytic capacitor as a bypass capacitor between the power

      supply and ground, separately between the digital and analog subsystems.

2. Interface with a Microcontroller or Microcomputer

    Operation of the MB90091 is controlled by a micro (controller or microcomputer). The MB90091 interfaces with
    the micro by 8-bit serial transfer using four signal liens as shown below:

      Microcontroller/microcomputer interface

    Micro                 Data                           MB90091A
                          Serial clock
                     SO   Chip select              SIN
                     TC   Internal operation flag  SCLK
                    Port                           SCS
                    Port                           TRE
(or interrupt input)

    Although most micros can be used for controlling the MB90091A, the one with an 8-bit serial interface (serial
    port) is recommended because it can be connected directly to the MB90091A for high-speed command/data
    transfer by means of hardware. (The micro with a 4-bit serial interface can transfer data in two separate blocks.)

Note: Keep in mind that some micros cannot be connected to the serial port depending on the type. Fujitsu 4- and
        8-bit microcontrollers have no problem with the MB90091A.

                                                                                                                                                       39
    MB90091A

    3. Treatment of Unused Pins

    Pins unused on the MB90091A must be treated as follows.

    Treatment of unused pins

         Pin No.      Pin name       I/O                     Treatment

    DIP  QFP

    8             1   HSYNC          I                          --

    9             2   VSYNC          I                          --

    10            3   EVEN           I Connect the pin to VCC or leave it open.

    11            4   FLTIN          O                          --

    13            6   FLTOUT         I                          --

    15            8             FH   O Leave the pin open.

    16            9   RESET          I Connect the pin to VCC or leave it open.

    18            11            RD0  I Connect the pin to VCC or leave it open.
                                RD1  I Connect the pin to VCC or leave it open.
    19            12            RD2  I Connect the pin to VCC or leave it open.
                                RD3  I Connect the pin to VCC or leave it open.
    20            13            RD4  I Connect the pin to VCC or leave it open.
                                RD5  I Connect the pin to VCC or leave it open.
    21            14            RD6  I Connect the pin to VCC or leave it open.
                                RD7  I Connect the pin to VCC or leave it open.
    22            15

    23            16

    24            17

    25            18

    26            19  TEST           I Connect the pin to VSS.

    28            21  TA16           O Leave the pin open.
                      TA17           O Leave the pin open.
    29            22  TA18           O Leave the pin open.

    30            23

    31            24            FCS  O Leave the pin open.

    32            25            TCS  O Leave the pin open.

    33            26  RA0            O Leave the pin open.
                      RA1            O Leave the pin open.
    34            27  RA2            O Leave the pin open.
                      RA3            O Leave the pin open.
    35            28  RA4            O Leave the pin open.
                      RA5            O Leave the pin open.
    36            29  RA6            O Leave the pin open.
                      RA7            O Leave the pin open.
    38            31  RA8            O Leave the pin open.
                      RA9            O Leave the pin open.
    40            33  RA10           O Leave the pin open.
                      RA11           O Leave the pin open.
    41            34  RA12           O Leave the pin open.
                      RA13           O Leave the pin open.
    42            35  RA14           O Leave the pin open.
                      RA15           O Leave the pin open.
    43            36

    44            37

    45            38

    46            39

    48            41

    49            42

    50            43

    51            44

    52            45  TSEL           I                          --

    53            46  FSEL           I                          --

    54            47  SCLK           I                          --

    55            48            SIN  I                          --

                                                                                 (Continued)

40
                                                                MB90091A

(Continued)            Pin name  I/O                    Treatment
          Pin No.
                          SCS
DIP  QFP                  TRE
                         ROUT
56                 49    GOUT    I                          --
                         BOUT
58                 51     IOUT   O Leave the pin open.
                         VOB1
59                 52    VOB2    O Leave the pin open.
                        COLOR
60                 53    DOCK    O Leave the pin open.
                       TESTCK
61                 54  TESTSW    O Leave the pin open.
                        HBLNK
62                 55   VBLNK    O Leave the pin open.

63                 56            O Leave the pin open.

64                 57            O Leave the pin open.

1                  58            O Leave the pin open.

2                  59            O Leave the pin open.

4                  61            I Connect the pin to VCC or leave it open.

5                  62            I Connect the pin to VCC.

6                  63            I Connect the pin to VCC or leave it open.

7                  64            I Connect the pin to VCC or leave it open.

                                                                             41
    MB90091A

    s APPLIED CIRCUIT EXAMPLE

                                        MB90091A

    Sync signal        V CC             HSYNC     ROUT 52        Display control  V CC : +5 V (digital)
     separation                         VSYNC     GOUT 53                         GND : Ground (digital)
                            1           EVEN      BOUT 54                         AV CC : +5 V (analog)
        Micro               2           HBLNK                                     AGND : Grond (analog)
                            3           VBLNK      IOUT 55
                           63                     VOB1 56
                           64           SCS     COLOR 58
                                        SIN       VOB2 57
                           49           SCLK      DOCK 59
                           48           TRE
                           47                               This circuit is not required when internal ROM is used.
                           51
                                                                     (512-character font ROM)
                 V CC                                                       64K-byte ROM
                        10 K

                                                   RA0 26            A0
                                                   RA1 27
                                                   RA2 28            A1
                                                   RA3 29
                           46 FSEL                 RA4 31            A2
                 V CC                              RA5 33
    GND                                            RA6 34            A3
                        10 K                       RA7 35
                                                   RA8 36            A4
                                                   RA9 37            A5
                                                  RA10 38
                                                  RA11 39            A6                     O1
                                                  RA12 41
                                                  RA13 42            A7                     O2
                                                  RA14 43
                                                  RA15 44            A8                     O3
                                                                     A9
                                                   FCS 24                                   O4
                                                                     A10
                                    45 TSEL                                                 O5

                                                                     A11                    O6

    GND                                                              A12                    O7

                                    21 TA16                          A13                    O8
                                    22 TA17
                      NC            23 TA18                          A14
                      NC            19 TEST
                      NC                                             A15

                 GND                                                 OE

                                                                     CE

                              V CC

                                    62  TESTSW                       GND
                                    61  TESTCK
                                                                     (Command table ROM)
                 NC 8                   FH                                32K-byte ROM

    V CC                   10           V CC                         A0
    10                    30           V CC
                           50           V CC                         A1
                   0.1
                                        V SS                         A2
                                        V SS
                -                       V SS                         A3
                +                       V SS
                                                                     A4
                             -                                       A5
                             +
                                    20                               A6                     O1
                 -
                 +                  32                               A7                     O2

          GND                       40                               A8                     O3
                                                                     A9
                                    60                                                      O4
                                                                     A10
          V CC                                                                              O5
                 10 K                                                A11
                                                                                            O6
                                                                     A12
                                                                                            O7
                                                                     A13
                                                                                            O8
                                                                     A14

                                     9  RESET

            47                   1     AV CC     TCS 25                OE
    GND                         GND     AV SS                            CE
                                                  RD7 18             GND
         AV CC                                    RD6 17
                                                  RD5 16
    10                       0.1   7            RD4 15
                                                  RD3 14
                                     5            RD2 13
                                                  RD1 12
         AGND                                     RD0 11

                                     6 FLTOUT   FLTIN 4

                                                            330

                                                                 51               + 1

                                                                                  -

                                                                                      AGND

                                                            Adjustment is required depending on synchronization system.

42
s ORDERING INFORMATION               Package        MB90091A

                Part number  64-pin plastic SH-DIP  Remarks
MB90091AP                        (DIP-64P-M01)
MB90091APF
                               64-pin plastic QFP
                                (FPT-64P-M06)

                                                    43
    MB90091A                                          58.00  +0.22
                                                             0.55
    s PACKAGE DIMENSIONS
                                                      2.283  +.008
      64 pin, Plastic SH-DIP                                 .022
           (DIP-64P-M01)
                                                                                       17.000.25
                                 INDEX-1                                               (.669.010)
                                 INDEX-2

    5.65(.222)MAX                                                                               0.250.05
    3.00(.118)MIN                                                                              (.010.002)

         1.778(.070)                     1.00  +0.50     0.450.10      0.51(.020)MIN               19.05(.750)
             MAX                               0       (.018.004)                                     TYP

                                         .039  +.020  55.118(2.170)REF                 15MAX
                                               0

                                         1.7780.18
                                         (.070.007)

    C 1994 FUJITSU LIMITED D64001S-3C-4

                                                                                       Dimensions in mm (inches).
                                                                                                             (Continued)

44
                                                                                                                                 MB90091A

64 pin, Plastic QFP
   (FPT-64P-M06)

                     24.700.40(.972.016)                                                                                       3.35(.132)MAX
                                                                                                                                 (Mounting height)
51                   20.000.20(.787.008)                  33                                                                   0.05(.002)MIN
                                                                                                                                 (STAND OFF)

          52                                                                32

          64                                                14.000.20 18.700.40                                                12.00(.472) 16.300.40
                                                            (.551.008) (.736.016)
LEAD No. 1                                                                                                                       REF  (.642.016)

                     INDEX

                                                                                         20

                                            "A"

                     1.00(.0394)     0.400.10                          19                                                          0.150.05(.006.002)
                         TYP         (.016.004)                                                                                 Details of "B" part
                                                            0.20(.008) M
                                                                                             Details of "A" part                                           0 10
                                                                       "B"                                          0.25(.010)                           1.200.20
                                                                                                                                                        (.047.008)
                                            0.10(.004)                                                               0.30(.012)
                                          18.00(.709)REF                                                 0.18(.007)MAX
                                     22.300.40(.878.016)                                               0.63(.025)MAX

C 1994 FUJITSU LIMITED F64013S-3C-2

                                                                                             Dimensions in mm (inches).

                                                                                                                                                                     45
MB90091A

FUJITSU LIMITED

        For further information please contact:     All Rights Reserved.

        Japan                                       The contents of this document are subject to change without
        FUJITSU LIMITED                             notice. Customers are advised to consult with FUJITSU sales
        Corporate Global Business Support Division  representatives before ordering.
        Electronic Devices
        KAWASAKI PLANT, 4-1-1, Kamikodanaka         The information and circuit diagrams in this document presented
        Nakahara-ku, Kawasaki-shi                   as examples of semiconductor device applications, and are not
        Kanagawa 211-88, Japan                      intended to be incorporated in devices for actual use. Also,
        Tel: (044) 754-3753                         FUJITSU is unable to assume responsibility for infringement of
        Fax: (044) 754-3329                         any patent rights or other rights of third parties arising from the
                                                    use of this information or circuit diagrams.
        North and South America
        FUJITSU MICROELECTRONICS, INC.              FUJITSU semiconductor devices are intended for use in
        Semiconductor Division                      standard applications (computers, office automation and other
        3545 North First Street                     office equipment, industrial, communications, and measurement
        San Jose, CA 95134-1804, U.S.A.             equipment, personal or household devices, etc.).
        Tel: (408) 922-9000                         CAUTION:
        Fax: (408) 432-9044/9045                    Customers considering the use of our products in special
                                                    applications where failure or abnormal operation may directly
        Europe                                      affect human lives or cause physical injury or property damage,
        FUJITSU MIKROELEKTRONIK GmbH                or where extremely high levels of reliability are demanded (such
        Am Siebenstein 6-10                         as aerospace systems, atomic energy controls, sea floor
        63303 Dreieich-Buchschlag                   repeaters, vehicle operating controls, medical devices for life
        Germany                                     support, etc.) are requested to consult with FUJITSU sales
        Tel: (06103) 690-0                          representatives before such use. The company will not be
        Fax: (06103) 690-122                        responsible for damages arising from such use without prior
                                                    approval.
        Asia Pacific
        FUJITSU MICROELECTRONICS ASIA PTE. LIMITED  Any semiconductor devices have inherently a certain rate of
        #05-08, 151 Lorong Chuan                    failure. You must protect against injury, damage or loss from
        New Tech Park                               such failures by incorporating safety design measures into your
        Singapore 556741                            facility and equipment such as redundancy, fire protection, and
        Tel: (65) 281 0770                          prevention of over-current levels and other abnormal operating
        Fax: (65) 281 0220                          conditions.

         F9704                                      If any products described in this document represent goods or
          FUJITSU LIMITED Printed in Japan         technologies subject to certain restrictions on export under the
                                                    Foreign Exchange and Foreign Trade Control Law of Japan, the
48                                                  prior authorization by Japanese government should be required
                                                    for export of those products from Japan.
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved