电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

MB15F72ULPFT

器件型号:MB15F72ULPFT
器件类别:配件   
厂商名称:FUJITSU
厂商官网:http://edevice.fujitsu.com/fmd/en/index.html
下载文档

器件描述

PLL FREQUENCY SYNTHESIZER, 1300 MHz, PBCC20

文档预览

MB15F72ULPFT器件文档内容

FUJITSU SEMICONDUCTOR                                                            DS04-21367-1E
          DATA SHEET

  ASSP

  Dual Serial Input
  PLL Frequency Synthesizer

MB15F72UL

s DESCRIPTION

    The Fujitsu MB15F72UL is a serial input Phase Locked Loop (PLL) frequency synthesizer with a 1300 MHz and
    a 350 MHz prescalers. A 64/65 or a 128/129 for the 1300 MHz prescaler, and a 8/9 or a 16/17 for the 350 MHz
    prescaler can be selected for the prescaler that enables pulse swallow operation.

    The BiCMOS process is used, as a result a supply current is typically 2.5 mA at 2.7 V. The supply voltage range
    is from 2.4 V to 3.6 V. A refined charge pump supplies well-balanced output current with 1.5 mA and 6 mA
    selectable by serial data. The data format is the same as the previous one MB15F02SL, MB12F72SP. Fast locking
    is achieved for adopting the new circuit.

    The new package (BCC20) decreases a mount area of MB15F72UL more than 30% comparing with the former
    BCC16 (for dual PLL) .

    MB15F72UL is ideally suited for wireless mobile communications, such as CDMA.

s FEATURES

High frequency operation : RF synthesizer : 1300 MHz Max.

            : IF synthesizer : 350 MHz Max.

Low power supply voltage : VCC = 2.4 to 3.6 V

Ultra low power supply current : ICC = 2.5 mA Typ.

            (VCC = Vp = 2.7 V, SWIF = SWRF = 0, Ta = +25 C, in IF, RF locking state)

                                                                                 (Continued)

s PACKAGES

            20-pin plastic TSSOP                             20-pad plastic BCC

            (FPT-20P-M06)                                    (LCC-20P-M05)
   MB15F72UL

   (Continued)
       Direct power saving function : Power supply current in power saving mode
                                                 Typ. 0.1 A (VCC = Vp = 2.7 V, Ta = +25 C)
                                                 Max. 10 A (VCC = Vp = 2.7 V)
       Software selectable charge pump current : 1.5 mA/6.0 mA Typ.
       Dual modulus prescaler : 1300 MHz prescaler (64/65 or 128/129 ) /350 MHz prescaler (8/9 or 16/17)
       23 bit shift resister
       Serial input 14-bit programmable reference divider : R = 3 to 16,383
       Serial input programmable divider consisting of :
         - Binary 7-bit swallow counter : 0 to 127
         - Binary 11-bit programmable counter : 3 to 2,047
       On-chip phase control for phase comparator
       On-chip phase comparator for fast lock and low noise
       Built-in digital locking detector circuit to detect PLL locking and unlocking.
       Operating temperature : Ta = -40 C to +85 C
       Serial data format compatible with MB15F02SL
       Small package BCC20 (3.4 mm 3.6 mm 0.6 mm)

   s PIN ASSIGNMENTS

              (TSSOP-20)                 (BCC-20)
              TOP VIEW                  TOP VIEW

   OSCIN 1      20 Clock                     OSCIN Data
     GND 2      19 Data                 GND Clock
       finIF 3  18 LE
     XfinIF 4   17 finRF     finIF 1 20 19 18 17 16 LE
                16 XfinRF
   GNDIF 5      15 GNDRF      XfinIF 2                     15 finRF
     VCCIF 6    14 VCCRF     GNDIF 3                       14 XfinRF
      PSIF 7    13 PSRF       VCCIF 4                      13 GNDRF
                12 VpRF
      VpIF 8    11 DoRF      PSIF 5                        12 VCCRF
      DoIF 9
   LD/fout 10                VpIF 6 7 8 9 10 11 PSRF

                                        DoIF DoRF
                                             LD/fout VpRF

              (FPT-20P-M06)             (LCC-20P-M05)

2
                                                                                             MB15F72UL

s PIN DESCRIPTION

    Pin no.                                          Descriptions
                     Pin name I/O

TSSOP BCC

1   19  OSCIN      I               The programmable reference divider input. TCXO should be connected with an
                                   AC coupling capacitor.

2   20 GND  Ground for OSC input buffer and the shift register circuit.

3   1   finIF      I               Prescaler input pin for the IF-PLL.
                                   Connection to an external VCO should be via AC coupling.

4   2   XfinIF     I               Prescaler complimentary input pin for the IF-PLL section.
                                   This pin should be grounded via a capacitor.

5   3 GNDIF  Ground for the IF-PLL section.

6   4   VCCIF                      Power supply voltage input pin for the IF-PLL section (except for the charge
                                   pump circuit) , the OSC input buffer and the shift register circuit.

                                   Power saving mode control for the IF-PLL section. This pin must be set at "L"

7   5   PSIF       I when the power supply is started up. (Open is prohibited.)

                                   PSIF = "H" ; Normal mode / PSIF = "L" ; Power saving mode

8   6   VpIF  Power supply voltage input pin for the IF-PLL charge pump.

9   7   DOIF O Charge pump output pin for the IF-PLL section.

                                   Lock detect signal output (LD) /phase comparator monitoring

10  8 LD/fout O output (fout) pins.The output signal is selected by LDS bit in the serial data.

                                   LDS bit = "H" ; outputs fout signal / LDS bit = "L" ; outputs LD signal

11  9   DORF O Charge pump output pin for the RF-PLL section.

12 10 VpRF  Power supply voltage input pin for the RF-PLL charge pump.

                                       Power saving mode control pin for the RF-PLL section. This pin must be set at
13 11 PSRF I "L" when the power supply is started up. (Open is prohibited.)

                                       PSRF = "H" ; Normal mode / PSRF = "L" ; Power saving mode

14  12  VCCRF                      Power supply voltage input pin for the RF-PLL section (except for the charge
                                   pump circuit)

15 13 GNDRF  Ground for the RF-PLL section

16  14  XfinRF     I               Prescaler complimentary input pin for the RF-PLL section.
                                   This pin should be grounded via a capacitor.

17  15  finRF      I               Prescaler input pin for the RF-PLL.
                                   Connection to an external VCO should be via AC coupling.

                                   Load enable signal input pin (with the schmitt trigger circuit)

18 16   LE         I When LE is set "H", data in the shift register is transferred to the

                                   corresponding latch according to the control bit in the serial data.

                                   Serial data input pin (with the schmitt trigger circuit)

19  17  Data       I               Data is transferred to the corresponding latch (IF-ref. counter, IF-prog. counter,
                                   RF-ref. counter, RF-prog. counter) according to the control bit in

                                   the serial data.

20  18  Clock      I               Clock input pin for the 23-bit shift register (with the schmitt trigger circuit)
                                   One bit of data is shifted into the shift register on a rising edge of the clock.

                                                                                                                       3
MB15F72UL

s BLOCK DIAGRAM

                                                                                              VCCIF GNDIF                                                  VpIF
                                                                                                                                                           8 (6)
                                                                                              (4) 6  5 (3)

PSIF 7         Intermittent     3 bit latch                7 bit latch 11 bit latch
      (5)     mode control
                                LDS                        Binary 7-bit        Binary 11-bit fpIF    Phase                                                 Charge
                 (IF-PLL)             SWIF                                                            comp.                                                 pump                9 DoIF
                                             FCIF                                                    (IF-PLL)                                              (IF-PLL)            (7)
                                                   swallow counter programmable                                                                                      Current
                                                                                                                                                                     Switch
                                                           (IF-PLL) counter (IF-PLL)

  finIF 3     Prescaler                                                                                     Lock Det.
       (1)     (IF-PLL)                                                                                      (IF-PLL)
              (8/9, 16/17
XfinIF 4                                                                                                       LDIF
       (2)                      2 bit latch           14 bit latch             1 bit latch
                                 T1 T2
                                                   Binary 14-bit pro-          C/P setting
                                                    grammable ref.               counter
                                                    counter(IF-PLL)

                                                           frIF

OSCIN 1                                                                                                                                                               Fast
        (19)                                                                                                                                                           lock
                                                                                                                                                                     Tuning
              OR                 T1 T2                                 frRF    C/P setting                      AND                                                            10 LD/
                                2 bit latch                Binary 14-bit pro-    counter                                                                             Selector  (8) fout
                                                            grammable ref.                                     LDRF
                                                           counter (RF-PLL))   1 bit latch                  Lock Det.                                                LD
                                                                                                            (RF-PLL)                                                 frIF
                                                             14 bit latch                                                                                            frRF
                                                                                                                                                                     fpIF
                                                                                                                                                                     fpRF

       (15)      Prescaler
  finRF 17        (RF-PLL)
              (64/65, 128/129)
XfinRF 16
       (14)

                                LDS                                                                  Phase                                                 Charge Current
                                      SWRF                                                                                                                   pump Switch
                                             FCRF                                                                                                          (RF-PLL)

                                                                                                                                                Fast lock
                                                                                                                                                   Tuning
                                                           Binary 7-bit        Binary 11-bit                                                                                   11 DoRF
                                                                                                                                                                               (9)
               Intermittent                        swallow counter programmable                      comp.
              mode control
                                                           (RF-PLL) counter (RF-PLL)                (RF-PLL)
                (RF-PLL)
PSRF 13                                                                                       fpRF
      (11)
                                3 bit latch                7 bit latch         11 bit latch

   LE 18      Schmitt            Latch selector
       (16)    circuit
                                CC
       (17)   Schmitt           N N 23-bit shift register
Data 19       circuit          12
              Schmitt
Clock 20       circuit
       (18)

                                                                          2 (20)              (12) 14 15 (13)                                              12 (10)
                                                                         GND                    VCCRF GNDRF                                                 VpRF

            O : TSSOP
            ( ) : BCC

4
                                                                    MB15F72UL

s ABSOLUTE MAXIMUM RATINGS

Parameter                              Symbol         Rating              Unit

                                               Min.           Max.

Power supply voltage                   VCC     -0.5           4.0         V

                                       Vp      VCC            4.0         V

Input voltage                          VI      -0.5           VCC + 0.5   V

Output voltage        LD/fout          VO      GND            VCC         V

                      DoIF, DoRF       VDO     GND            Vp          V

Storage temperature                    Tstg    -55            +125        C

WARNING: Semiconductor devices can be permanently damaged by application of stress (voltage, current,
                  temperature, etc.) in excess of absolute maximum ratings. Do not exceed these ratings.

s RECOMMENDED OPERATING CONDITIONS

Parameter                      Symbol          Value                Unit  Remarks

                                       Min.    Typ.   Max.

Power supply voltage              VCC  2.4     2.7    3.6           V     VCCRF = VCCIF

Input voltage                     Vp   VCC     2.7    3.6           V
Operating temperature
                                  VI   GND            VCC           V

                                  Ta   -40            +85           C

Note : VCCRF, VpRF, VCCIF and VpIF must supply equal voltage.
               Even if either RF-PLL or IF-PLL is not used, power must be supplied to VCCRF, VpRF, VCCIF and VpIF to keep

               them equal.

               It is recommended that the non-use PLL is controlled by power saving function.
          Although this device contains an anti-static element to prevent electrostatic breakdown and the circuitry

           has been improved in electrostatic protection, observe the following precautions when handling the device.
                When storing and transporting the device, put it in a conductive case.
                Before handling the device, confirm the (jigs and) tools to be used have been uncharged (grounded) as
                 well as yourself. Use a conductive sheet on working bench.
                Before fitting the device into or removing it from the socket, turn the power supply off.
                When handling (such as transporting) the device mounted board, protect the leads with a conductive
                 sheet.

WARNING: The recommended operating conditions are required in order to ensure the normal operation of the
                  semiconductor device. All of the device's electrical characteristics are warranted when the device is
                  operated within these ranges.

                  Always use semiconductor devices within their recommended operating condition ranges. Operation
                  outside these ranges may adversely affect reliability and could result in device failure.

                  No warranty is made with respect to uses, operating conditions, or combinations not represented on
                  the data sheet. Users considering application outside the listed conditions are advised to contact their
                  FUJITSU representatives beforehand.

                                                                                                                            5
   MB15F72UL

   s ELECTRICAL CHARACTERISTICS

                                                                                  (VCC = 2.4 V to 3.6 V, Ta = -40 C to +85 C)

   Parameter                                Sym-          Condition                          Value            Unit
                                             bol
                                                                                  Min.       Typ.    Max.

                                            ICCIF *1  finIF = 270 MHz             0.6        1.0     1.7      mA
                                                      VCCIF = VpIF = 2.7 V
   Power supply current
                                                      finRF = 910 MHz
                                            ICCRF *1  VCCRF = VpRF = 2.7 V        1.0        1.5     2.5      mA

   Power saving current                     IPSIF     PSIF = PSRF = "L"                      0.1 *2  10       A
                                            IPSRF     PSIF = PSRF = "L"
                                                                                             0.1 *2  10       A

                             finIF *3       finIF IF PLL                          50                 350      MHz

   Operating frequency finRF *3 finRF RF PLL                                      100                1300 MHz

                             OSCIN fOSC                                           3                  40       MHz

                             finIF          PfinIF IF PLL, 50  system             -15                +2       dBm

   Input sensitivity         finRF PfinRF RF PLL, 50  system                      -15                +2       dBm

                             OSCIN VOSC                                           0.5                VCC      VP - P

   "H" level input voltage Data,            VIH Schmitt trigger input             0.7 VCC + 0.4               V
                                   LE,      VIL Schmitt trigger input
                                                                                              0.3 VCC - 0.4 V
   "L" level input voltage Clock

   "H" level input voltage PSIF,            VIH                                   0.7 VCC                     V

   "L" level input voltage PSRF             VIL                                                      0.3 VCC  V

                             Data,          IIH *4                                -1.0               +1.0     A
   "H" level input current LE,

                             Clock,

   "L" level input current PSIF,            IIL *4                                -1.0               +1.0     A
                             PSRF

   "H" level input current   OSCIN          IIH                                   0                  +100     A

   "L" level input current                  IIL *4                                -100               0        A

   "H" level output voltage                 VOH       VCC = Vp = 2.7 V,           VCC - 0.4                   V
                                   LD/fout            IOH = -1 mA

   "L" level output voltage                 VOL VCC = Vp = 2.7 V, IOL = 1 mA                         0.4      V

   "H" level output voltage                 VDOH      VCC = Vp = 2.7 V,           Vp - 0.4                    V
                                   DoIF,    VDOL      IDOH = -0.5 mA
                                   DoRF                                                              0.4      V
                                                      VCC = Vp = 2.7 V,
   "L" level output voltage                           IDOL = 0.5 mA

   High impedance            DoIF,          IOFF      VCC = Vp = 2.7 V                               2.5      nA
   cutoff current            DoRF                     VOFF = 0.5 V to Vp - 0.5 V

   "H" level output current  LD/fout        IOH *4 VCC = Vp = 2.7 V                                  -1.0     mA

   "L" level output current                 IOL VCC = Vp = 2.7 V                  1.0                         mA

                                                                                                          (Continued)

6
                                                                                                MB15F72UL

(Continued)                                                            (VCC = 2.4 V to 3.6 V, Ta = -40 C to +85 C)
            Parameter
                                Symbol                  Condition                         Min.  Value             Unit
                                                                                                Typ.   Max.

"H" level output       DoIF *8                 VCC = Vp = 2.7 V, CS bit = "H"             -8.2  -6.0   -4.1 mA
current                DoRF
                                IDOH *4        VDOH = Vp / 2,

                                               Ta = +25 C         CS bit = "L"           -2.2  -1.5   -0.8 mA

"L" level output       DoIF *8                 VCC = Vp = 2.7 V, CS bit = "H"             4.1   6.0    8.2 mA
current                DoRF
                                IDOL           VDOL = Vp / 2,
Charge pump
current rate                                   Ta = +25 C         CS bit = "L"           0.8   1.5    2.2 mA

                       IDOL/IDOH IDOMT *5      VDO = Vp / 2                                     3        %
                       vs. VDO IDOVD *6
                                               0.5 V  VDO  Vp - 0.5 V                           10       %
                       vs.Ta IDOTA *7
                                               -40 C  Ta  +85 C,                              5        %
                                               VDO = Vp / 2

*1 : Conditions ; fosc = 12.8 MHz, Ta = +25 C, SW = "L" in locking state.
*2 : VCCIF = VpIF = VCCRF = VpRF = 2.7 V, fosc = 12.8 MHz, Ta = +25 C, in power saving mode

    PSIF = PSRF = GND, VIH = VCC VIL = GND (at CLK, Data, LE)
*3 : AC coupling. 1000 pF capacitor is connected under the condition of Min. operating frequency.
*4 : The symbol "" (minus) means the direction of current flow.
*5 : VCC = Vp = 2.7 V, Ta = +25 C (||I3| - |I4||) / [ (|I3| + |I4|) / 2] 100 (%)
*6 : VCC = Vp = 2.7 V, Ta = +25C [ (||I2| - |I1||) / 2] / [ (|I1| + |I2|) / 2] 100 (%) (Applied to both lDOL and lDOH)
*7 : VCC = Vp = 2.7 V, [||IDO (+85C) | - |IDO (40C) || / 2] / [|IDO (+85C) | + |IDO (40C) | / 2] 100 (%) (Applied to both IDOL and IDOH)
*8 : When Charge pump current is measured, set LDS = "L" , T1 = "L" and T2 = "H".

                                               I1              I3

                                         IDOL                          I2

                                         IDOH                  I4
                                                                                      I1

                                                   0.5         Vp/2  Vp - 0.5 Vp

                                           Charge pump output voltage (V)

                                                                                                                                                  7
   MB15F72UL

   s FUNCTIONAL DESCRIPTION

   1. Pulse swallow function :

       fVCO = [ (P N) + A] fOSC R
           fVCO : Output frequency of external voltage controlled oscillator (VCO)
           P : Preset divide ratio of dual modulus prescaler (8 or 16 for IF-PLL, 64 or 128 for RF-PLL)
           N : Preset divide ratio of binary 11-bit programmable counter (3 to 2,047)
           A : Preset divide ratio of binary 7-bit swallow counter (0  A  127, A < N)
           fOSC : Reference oscillation frequency (OSCIN input frequency)
           R : Preset divide ratio of binary 14-bit programmable reference counter (3 to 16,383)

   2. Serial Data Input

       The serial data is entered using three pins, Data pin, Clock pin, and LE pin. Programmable dividers of IF/
       RF-PLL sections, and programmable reference dividers of IF/RF-PLL sections are controlled individually.
       The serial data of binary data is entered through Data pin.
       On a rising edge of Clock, one bit of the serial data is transferred into the shift register. On a rising edge of load
       enable signal, the data stored in the shift register is transferred to one of latches depending upon the control bit
       data setting.

   CN1  The programmable   The programmable      The programmable         The programmable
   CN2  reference counter  reference counter  counter and the swallow  counter and the swallow
                                                                        counter for the RF-PLL
           for the IF-PLL     for the RF-PLL   counter for the IF-PLL
                                                                                       1
                    0                  1                      0
                                                                                       1
                    0                  0                      1

   (1) Shift Register Configuration
       Programmable Reference Counter

        (LSB)                           Data Flow                      (MSB)

         1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23
        CN1 CN2 T1 T2 R1 R2 R3 R4 R5 R6 R7 R8 R9 R10 R11 R12 R13 R14 CS X X X X

   CS         : Charge pump current select bit
   R1 to R14  : Divide ratio setting bits for the programmable reference counter (3 to 16,383)
   T1, T2     : LD/fout output setting bit.
   CN1, CN2   : Control bit
   X          : Dummy bits (Set "0" or "1")

   Note : Data input with MSB first.

8
                                                                               MB15F72UL

Programmable Counter                   Data Flow                                       (MSB)
        (LSB)

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23

CN1 CN2 LDS SWIF/ FCIF/ A1 A2 A3 A4 A5 A6 A7 N1 N2 N3 N4 N5 N6 N7 N8 N9 N10 N11

          RF         RF

       A1 to A7   : Divide ratio setting bits for the swallow counter (0 to 127)
       N1 to N11  : Divide ratio setting bits for the programmable counter (3 to 2,047)
       LDS        : LD/fout signal select bit
       SWIF/RF    : Divide ratio setting bit for the prescaler (IF : SWIF, RF : SWRF)
       FCIF/RF    : Phase control bit for the phase detector (IF : FCIF, RF : FCRF)
       CN1, CN2   : Control bit

      Note : Data input with MSB first.

(2) Data setting
    Binary 14-bit Programmable Reference Counter Data Setting (R1 to R14)

Divide ratio R14 R13 R12 R11 R10 R9 R8 R7 R6 R5 R4 R3 R2 R1

   3      0          00              0      0 000                     0     0  0 011

   4      0          00              0      0 000                     0     0  0 100

                                                                    
   
                                                                    
16383
                                                                     

          1          11              1      1 111                     1     1  1 111

Note : Divide ratio less than 3 is prohibited.
    Binary 11-bit Programmable Counter Data Setting (N1 to N11)

Divide ratio N11 N10 N9 N8 N7 N6 N5 N4 N3 N2 N1

   3      0          0      0        0      0       0       0      0     0     11

  4       0          0      0        0      0       0       0      0     1     00

                                                                     
  
                                                                     
2047
                                                                      

          1          1      1        1      1       1       1      1     1     11

Note : Divide ratio less than 3 is prohibited.
    Binary 7-bit Swallow Counter Data Setting (A1 to A7)

Divide ratio A7 A6 A5 A4 A3 A2 A1

0      0 000000

1      0 000001

                                               

                                               

                                               

127    1 111111

                                                                                                9
    MB15F72UL

       Prescaler Data Setting (SW)         SW = "1"      SW = "0"
                   Divide ratio                  8/9         16/17

    Prescaler divide ratio IF-PLL              64/65        128/129
    Prescaler divide ratio RF-PLL

    Charge Pump Current Setting (CS)

    Current value           CS

    6.0 mA                 1

    1.5 mA                 0

    LD/fout output Selectable Bit Setting

    LD/fout pin state                 LDS              T1                T2

                                      0                0                 0

          LD output                   0                1                 0

                                      0                1                 1

                      frIF            1                0                 0

    fout              frRF            1                1                 0

    outputs           fpIF            1                0                 1

                      fpRF            1                1                 1

    Phase Comparator Phase Switching Data Setting (FCIF, FCRF)

    Phase comparator input  FCIF = "1" FCRF = "1" FCIF = "0" FCRF = "0"

                                      DoIF      DoRF       DoIF          DoRF

             fr > fp                         H                        L

             fr < fp                         L                        H

             fr = fp                         Z                        Z

    Z : High-impedance
    Depending upon the VCO and LPF polarity, FC bit should be set.

                                                                      High
                                                                                                                                 (1)

             (1) VCO polarity FC = "1"                     VCO Output
             (2) VCO polarity FC = "0"                     Frequency

                                                                               LPF Output voltage  (2)
                                                                                                     Max.

    Note : Give attention to the polarity for using active type LPF.

10
                                                          MB15F72UL

3. Power Saving Mode (Intermittent Mode Control Circuit)

Status             PSIF/PSRF pins

Normal mode               H

Power saving mode         L

    The intermittent mode control circuit reduces the PLL power consumption.

    By setting the PS pins low, the device enters into the power saving mode, reducing the current consumption.
    See the Electrical Characteristics chart for the specific value.

    The phase detector output, Do, becomes high impedance.

    For the dual PLL, the lock detector, LD, is as shown in the LD Output Logic table.

    Setting the PS pins high, releases the power saving mode, and the device works normally.

    The intermittent mode control circuit also ensures a smooth startup when the device returns to normal operation.
    When the PLL is returned to normal operation, the phase comparator output signal is unpredictable. This is
    because of the unknown relationship between the comparison frequency (fp) and the reference frequency (fr)
    which can cause a major change in the comparator output, resulting in a VCO frequency jump and an increase
    in lockup time.

    To prevent a major VCO frequency jump, the intermittent mode control circuit limits the magnitude of the error
    signal from the phase detector when it returns to normal operation.

Notes When power (VCC) is first applied, the device must be in standby mode, PSIF = PSRF = Low, for at least 1 s.
          PS pins must be set at "L" at Power-ON.

                             OFF              ON
                                   tV 1 s
                   VCC
                                                          tPS > 100 ns
                   Clock                                     (3)
                   Data
                   LE

                   PSIF
                   PSRF

                             (1)   (2)

             (1) PSIF = PSRF = "L" (power saving mode) at Power-ON
             (2) Set serial data at least 1 s after the power supply becomes stable (VCC  2.2 V) .
             (3) Release power saving mode (PSIF, PSRF : "L"  "H") at least 100 ns after setting serial

                 data.

                                                                                                         11
    MB15F72UL

    4. Serial Data Input Timing

        Frequency multiplier setting is performed through a serial interface using the Data pin, Clock pin, and LE pin.
        Setting data is read into the shift register at the rise of the clock signal, and transferred to a latch at the rise of
        the LE signal. The following diagram shows the data input timing.

    Data                                                   1st data                                                      2nd data
                                      MSB                                       Control bit Invalid data

                                                                                    LSB

    Clock

                                  t1        t2                       t3
                                                                                                                 t6
                              t7
    LE

                                                                                t4  t5

    Parameter  Min.                   Typ.  Max. Unit                Parameter  Min. Typ. Max. Unit
          t1    20                            ns                           t5   100   ns
          t2    20                            ns                           t6    20   ns
          t3    30                            ns                           t7   100   ns
          t4    30                            ns

    Note : LE should be "L" when the data is transferred into the shift register.

12
                                                                         MB15F72UL

s PHASE COMPARATOR OUTPUT WAVEFORM

          frIF/frRF

fpIF/fpRF                         tWU     tWL
LD

           (FC bit = "1")

DoIF/DoRF              H
           Z

                                       L

           (FC bit = "0")

DoIF/DoRF                              H

           Z

                           L

LD Output Logic                                     RF-PLL section     LD output
                IF-PLL section         Locking state/Power saving state        H
                                       Unlocking state                         L
Locking state/Power saving state       Locking state/Power saving state        L
Locking state/Power saving state       Unlocking state                         L
Unlocking state
Unlocking state

Notes : Phase error detection range = -2 to +2
          Pulses on DoIF/DoRF signals are output to prevent dead zone during locking state.
          LD output becomes low when phase error is tWU or more.
          LD output becomes high when phase error is tWL or less and continues to be so for three cycles
            or more.

          tWU and tWL depend on OSCIN input frequency as follows.
            tWU  2/fosc : e.g. tWU  156.3 ns when fosc = 12.8 MHz
            tWU  4/fosc : e.g. tWL  312.5 ns when fosc = 12.8 MHz

                                                                                                            13
    MB15F72UL

    s TEST CIRCUIT (for Measuring Input Sensitivity fin/OSCIN)

                                                                       fout
                                                                                              Oscilloscope

                      VpIF               VCCIF         1000 pF             1000 pF
                             0.1 F                                                       50
                                               0.1 F                                          S.G.
                                                                                                1000 pF

    LD/                                                                                                     50   S.G.

    fout  DoIF  VpIF       PSIF VCCIF GNDIF XfinIF finIF                   GND OSCIN

    10    9     8          7         6         5       4               3   2   1

     11    12   13         14        15        16      17              18  19  20
    DoRF  VpRF
                PSRF       VCCRF GNDRF XfinRF finRF                    LE Data Clock
                                                              1000 pF

                                                                             Controller
                                                                       (divide ratio setting)

                     VpRF               VCCRF                              1000 pF             S.G.
             0.1 F            0.1 F                                                     50

    Note : Terminal number shows that of TSSOP-20.

14
                                                                          MB15F72UL

s TYPICAL CHARACTERISTICS

1. fin input sensitivity

PfinRF (dBm)   10                      RF-PLL input sensitivity vs. Input frequency
                 0
                                                 SPEC
              -10
              -20                                                                                                               VCC = 2.4 V
              -30                                                                                                               VCC = 2.7 V
              -40                                                                                                               VCC = 3.0 V
              -50                                                                                                               VCC = 3.6 V
                                                                                                                                SPEC
                    0  200 400 600 800 1000 1200 1400 1600 1800 2000 2200 2400

                                                              finRF (MHz)

                            IF-PLL input sensitivity vs. Input frequency

               10           SPEC
                 0
PfinIF (dBm)                                                              VCC = 2.4 V
              -10                                                         VCC = 2.7 V
              -20                                                         VCC = 3.0 V
              -30                                                         VCC = 3.6 V
              -40                                                         SPEC
              -50
                       100  200   300  400          500  600              700          800
                    0

                                       finIF (MHz)

                                                                                                                                             15
    MB15F72UL

    2. OSCIN input sensitivity

                                                      Input sensitivity vs. Input frequency

    Input sensitivity VOSC (dBm)  10

                                            SPEC
                                   0

                                  -10

                                  -20

                                  -30

                                  -40                                                        VCC = 2.4 V
                                                                                             VCC = 2.7 V
                                  -50                                                        VCC = 3.0 V
                                                                                             VCC = 3.6 V
                                                                                             SPEC

                                  -60             50  100  150  200                          250          300
                                       0

                                                      Input frequency fOSC (MHz)

16
                                                                                                MB15F72UL

3. RF-PLL Do output current
    1.5 mA mode

                                                                 IDO - VDO

               Charge pump output current IDO (mA)  10.0
                                                              VCC = Vp = 2.7 V

                                                    0

                                                    -10.0

                                                       0.0  1.0                       2.0  3.0

                                                           Charge pump output voltage VDO (V)

6.0 mA mode

               Charge pump output current IDO (mA)                         IDO - VDO

                                                    10.0
                                                              VCC = Vp = 2.7 V

                                                    0

                                                    -10.0

                                                       0.0  1.0                       2.0  3.0

                                                       Charge pump output voltage VDO (V)

                                                                                                17
    MB15F72UL

    4. IF-PLL Do output current

    1.5 mA mode                                                    IDO - VDO

                                                        10.0 VCC = VP = 2.7 V

                   Charge pump output current IDO (mA)  0

                                                        -10.0

                                                           0.0  1.0            2.0        3.0

                                                               Charge pump output voltage VDO (V)

    6.0 mA mode

                   Charge pump output current IDO (mA)                         IDO - VDO

                                                        10.0
                                                                  VCC = Vp = 2.7 V

                                                        0

                                                        -10.0

                                                           0.0  1.0             2.0       3.0

                                                           Charge pump output voltage VDO (V)

18
                                                            MB15F72UL

5. fin input impedance

                        finRF input impedance

                        4 : 8.252              -58.291      2.1 pF

                                                  1 300.140 000 MHz

                                                            1 : 332.28
                                                              -811.72
                                                                100 MHz

                                                            2 : 21.805
                                                              -182.83
                                                                500 MHz

                                                            3 : 9.6133
                                                              -83.98
                                                                    1 GHz

                                                         1

                                               2

START 100.000 000 MHz   4
                                      3

                              STOP 1 500.000 000 MHz

                        finIF input impedance

                        4 : 21.344             -181.55      1.7532 pF

                                                  500.000 000 MHz

                                                           1 : 939.62
                                                               -1.135
                                                                 50 MHz

                                                           2 : 332.03
                                                             -802.69
                                                               100 MHz

                                                           3 : 45.953
                                                             -303.47
                                                               300 MHz

                                                      1
                                                     2

                                               43

START 50.000 000 MHz    STOP 500.000 000 MHz

                                                                           19
    MB15F72UL

    6. OSCIN input impedance

                              OSCIN input impedance

                              4 : 25.125   -686.59       2.318 pF

                                                     100.000 000 MHz

                                                         1 :10.781 k
                                                          -13.358 k
                                                                 3 MHz

                                                         2 : 1.534 k
                                                          -6.5593 k
                                                               10 MHz

                                                         3 : 119.25

                                                         -1.7281 k

                                                     42  40 MHz

                                                     31

    START 3.000 000 MHz       STOP 100.000 000 MHz

20
                                                                                                          MB15F72UL

s REFERENCE INFORMATION
(for Lock-up Time, Phase Noise and Reference Leakage)

                   Test Circuit                        fVCO = 720.5 MHz                                   VCC = 3.0 V
                                                       KV = 31                                            VVCO = 3.0 V
         S.G.      OSCIN                  LPF          fr = 12.5 kHz                                      Ta = +25 C
                                 DO                    fOSC = 19.2 MHz                                    CP : 6 mA mode
Spectrum                                               LPF
Analyzer           fin                                                                                      9.1 k

                                     VCO                                                                  2 k
                                                                                                          0.1 F
                                                       6800 pF                                                    3300 pF

PLL Reference Leakage

                         ATTEN 10 dB      VAVG 24      MKR -70.33 dB
                         RL 0 dBm           10 dBm     12.7 kHz

                                                                                                        

                             MKR
                         D 12.7 kHz
                         S -70.33 dB

                         CENTER 720.5000 MHz           SPAN 200.0 kHz
                                                            SWP 500 ms
                         RBW 1.0 kHz      VBW 1.0 kHz

PLL Phase Noise

                         ATTEN 10 dB      VAVG 34      MKR -50.16 dB
                         RL 0 dBm           10 dBm     3.07 kHz

                             MKR

                         D 3.07 kHz
                         S -50.16 dB

                         CENTER 720.5000 MHz           SPAN 20.0 kHz
                                                            SWP 1.60 s
                         RBW 100 Hz       VBW 100 Hz

                                                                                                                  (Continued)
                                                                                                                                 21
    MB15F72UL

    (Continued)

                  PLL Lock Up time                         PLL Lock Up time
                                               757.5 MHz720.5 MHz within 1 kHz
      720.5 MHz757.5 MHz within 1 kHz        HchLch 2.511 ms
      LchHch 2.533 ms
                                               720.504250 MHz
    757.504500 MHz
                                               720.500250 MHz
    757.500500 MHz

    757.496500 MHz                             720.496250 MHz

    -5.000 ms           0.00 s       5.000 ms  -5.000 ms           0.00 s    5.000 ms
                    1.000 ms/div                               1.000 ms/div

22
                                                                                               MB15F72UL

s APPLICATION EXAMPLE

                                    OUTPUT               VCO                       LPF
                                                                                        2.7 V
from controller                                 1000 pF                 2.7 V
                                                                                   0.1 F
                                                         1000 pF
                                                             0.1 F

                 Clock Data            LE   finRF XfinRF GNDRF VCCRF PSRF VpRF DoRF

                          20  19       18   17  16       15                    14  13          12  11

                                                MB15F72UL

                          1   2        3    4   5                    6         7            8  9   10

                 OSCIN GND             finIF XfinIF GNDIF VCCIF PSIF               VpIF DoIF LD/fout

                                                                                                       Lock Det.

                 1000 pF      1000 pF                         2.7 V                  2.7 V
                                                1000 pF                           0.1 F

                                                           0.1 F

                          TCXO                  VCO                     LPF
                            OUTPUT

Notes : Clock, Data, LE : The schmitt trigger circuit is provided (insert a pull-down or pull-up register
            to prevent oscillation when open-circuit in the input) .

          The terminal number shows that of TSSOP-20.

                                                                                                                  23
    MB15F72UL

    s USAGE PRECAUTIONS

         (1) VCCRF, VpRF, VCCIF and VpIF must be equal voltage.
            Even if either RF-PLL or IF-PLL is not used, power must be supplied to VCCRF, VpRF, VCCIF and VpIF to
            keep them equal. It is recommended that the non-use PLL is controlled by power saving function.

         (2) To protect against damage by electrostatic discharge, note the following handling precautions :
            -Store and transport devices in conductive containers.
            -Use properly grounded workstations, tools, and equipment.
            -Turn off power before inserting or removing this device into or from a socket.
            -Protect leads with conductive sheet, when transporting a board mounted device.

    s ORDERING INFORMATION            Package       Remarks

                 Part number  20-pin plastic TSSOP
    MB15F72ULPFT                  (FPT-20P-M06)

    MB15F72ULPVA               20-pad plastic BCC
                                  (LCC-20P-M05)

24
                                                                                                                 MB15F72UL

s PACKAGE DIMENSIONS                                                   Note 1) * : These dimensions do not include resin protrusion.
                                                                       Note 2) Pins width and pins thickness include plating thickness.
       20-pin plastic TSSOP
           (FPT-20P-M06)                                                                                            0.170.05
                                                                                                                   (.007.002)
                                  * 6.500.10(.256.004)

20                                                        11

            INDEX                                             * 4.400.10 6.400.20
                                                              (.173.004) (.252.008)

                                                                                            Details of "A" part

                                                                                             1.050.05           (Mounting  height)
                                                                                            (.041.002)

LEAD No. 1                                                10

            0.65(.026)                                                                 "A"

                                                           0.240.08   0.13(.005) M                   0~8
                                                          (.009.003)
                                                                                            (0.50(.020))
                                                                                              0.45/0.75          0.07       +0.03  .003  +.001
                                                                                             (.018/.030)                    0.07        .003

                                                                                                                            (Stand off)

                                                                                                                 0.25(.010)

                                     0.10(.004)

C 1999 FUJITSU LIMITED F20026S-2C-2

                                                                                                                 Dimensions in mm (inches)
                                                                                                                                     (Continued)

                                                                                                                                                25
    MB15F72UL

    (Continued)
            20-pad plastic BCC
               (LCC-20P-M05)

        3.600.10(.142.004)                                               0.550.05                            3.00(.118)TYP
                                                                          (.022.002)
    16                                    11                          (Mounting height)                   0.250.10                 16
                                                                                                         (.010.004)
                                                                                                                                     0.50(.020)
                                                                                              11                                         TYP

        INDEX AREA                                                             0.250.10
                                                                              (.010.004)
                                           3.400.10                                             "D"
                                          (.134.004)                 2.70(.106)
                                                                         TYP

                                                                                                 "A" "B"                       "C"

    1                                     6                                                   6                                     1

                                                                      0.0750.025                         0.50(.020)
                                                                      (.003.001)
                                                                       (Stand off)                        TYP

                                                                                                      2.80(.110)REF

        0.05(.002)                        Details of "A" part         Details of "B" part        Details of "C" part           Details of "D" part
                                            0.500.10                   0.500.10                  0.500.10                     0.300.10
                                           (.020.004)                 (.020.004)                (.020.004)                   (.012.004)

                                                          0.600.10               0.300.10                     C0.20(.008)                 0.400.10
                                                         (.024.004)             (.012.004)                                               (.016.004)
                                                                                                                 0.600.10
                                                                                                                (.024.004)

    C 2001 FUJITSU LIMITED C20056S-c-2-1

                                                                                                          Dimensions in mm (inches)

26
MB15F72UL

FUJITSU LIMITED

For further information please contact:  All Rights Reserved.

Japan                                    The contents of this document are subject to change without notice.
                                         Customers are advised to consult with FUJITSU sales
FUJITSU LIMITED                          representatives before ordering.
Marketing Division
Electronic Devices                       The information and circuit diagrams in this document are
Shinjuku Dai-Ichi Seimei Bldg. 7-1,      presented as examples of semiconductor device applications, and
Nishishinjuku 2-chome, Shinjuku-ku,      are not intended to be incorporated in devices for actual use. Also,
Tokyo 163-0721, Japan                    FUJITSU is unable to assume responsibility for infringement of
Tel: +81-3-5322-3353                     any patent rights or other rights of third parties arising from the use
Fax: +81-3-5322-3386                     of this information or circuit diagrams.

http://edevice.fujitsu.com/              The products described in this document are designed, and
                                         manufactured as contemplated for general use, including without
North and South America                  limitation, ordinary industrial use, general office use, personal use,
                                         and household use, but are not designed, developed and
FUJITSU MICROELECTRONICS, INC.           manufactured as contemplated (1) for use accompanying fatal risks
3545 North First Street,                 or dangers that, unless extremely high safety is secured, could have
San Jose, CA 95134-1804, U.S.A.          a serious effect to the public, and could lead directly to death,
Tel: +1-408-922-9000                     personal injury, severe physical damage or other loss (i.e., nuclear
Fax: +1-408-922-9179                     reaction control in nuclear facility, aircraft flight control, air traffic
                                         control, mass transport control, medical life support system, missile
Customer Response Center                 launch control in weapon system), or (2) for use requiring
Mon. - Fri.: 7 am - 5 pm (PST)           extremely high reliability (i.e., submersible repeater and artificial
Tel: +1-800-866-8608                     satellite).
Fax: +1-408-922-9179                     Please note that Fujitsu will not be liable against you and/or any
                                         third party for any claims or damages arising in connection with
http://www.fujitsumicro.com/             above-mentioned uses of the products.

Europe                                   Any semiconductor devices have inherently a certain rate of failure.
                                         You must protect against injury, damage or loss from such failures
FUJITSU MICROELECTRONICS EUROPE GmbH     by incorporating safety design measures into your facility and
Am Siebenstein 6-10,                     equipment such as redundancy, fire protection, and prevention of
D-63303 Dreieich-Buchschlag,             over-current levels and other abnormal operating conditions.
Germany
Tel: +49-6103-690-0                      If any products described in this document represent goods or
Fax: +49-6103-690-122                    technologies subject to certain restrictions on export under the
                                         Foreign Exchange and Foreign Trade Control Law of Japan, the
http://www.fujitsu-fme.com/              prior authorization by Japanese government should be required for
                                         export of those products from Japan.
Asia Pacific

FUJITSU MICROELECTRONICS ASIA PTE. LTD.
#05-08, 151 Lorong Chuan,
New Tech Park,
Singapore 556741
Tel: +65-281-0770
Fax: +65-281-0220

http://www.fmal.fujitsu.com/

Korea

FUJITSU MICROELECTRONICS KOREA LTD.
1702 KOSMO TOWER, 1002 Daechi-Dong,
Kangnam-Gu,Seoul 135-280
Korea
Tel: +82-2-3484-7100
Fax: +82-2-3484-7111

F0106
FUJITSU LIMITED Printed in Japan
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved