电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

MAXQ622X-2011-

器件型号:MAXQ622X-2011-
器件类别:半导体    嵌入式处理器和控制器   
文件大小:10548.22KB,共10页
厂商名称:Maxim Integrated
厂商官网:https://www.maximintegrated.com/en.html
下载文档

器件描述

16-bit Microcontrollers - MCU

参数
产品属性属性值
产品种类:
Product Category:
16-bit Microcontrollers - MCU
制造商:
Manufacturer:
Maxim Integrated
系列:
Series:
MAXQ622
商标:
Brand:
Maxim Integrated
零件号别名:
Part # Aliases:
90-M6920+D11 MAXQ622

MAXQ622X-2011-器件文档内容

                                                                           MAXQ612/MAXQ622

                                                            16-Bit Microcontrollers with

                                           Infrared Module and Optional USB

                                General Description                                                             Features

The MAXQ612/MAXQ622 are low-power, 16-bit MAXQM                         S  High-Performance, Low-Power, 16-Bit RISC Core

microcontrollers     designed       for    low-power   applications     S  DC to 12MHz Operation Across Entire Operating Range

including    universal     remote   controls,    consumer      elec-       1.70V to 3.6V Operating Voltage

tronics,   and  white      goods.   Both      devices  use  a  low-     S

power,    high-throughput,         16-bit  RISC  microcontroller.       S  Can Be Powered from Battery (VDD) or USB (VDDB)

Serial   peripherals      include   two    universal   synchronous/     S  33 Total Instructions for Simplified Programming

asynchronous receiver-transmitters (USARTs), two SPIK                   S  Three Independent Data Pointers Accelerate Data

master/slave    communications           ports,  and   an  inter-inte-     Movement with Automatic Increment/Decrement

grated circuit (I2C) bus. The devices also incorporate

an   IR   module     with  carrier  frequency    generation    and      S  Dedicated Pointer for Direct Read from Code Space

flexible port I/O capable of multiplexed keypad control.                S  16-Bit Instruction Word, 16-Bit Data Bus

The MAXQ622 adds a universal serial bus (USB) with                      S  16 x 16-Bit General-Purpose Working Registers

integrated physical interface (PHY).

The MAXQ612/MAXQ622 include 128KB of flash memory                       S  Secure MMU for Application Partitioning and IP

and 6KB of data SRAM. Intellectual property (IP) protection is             Protection

provided by a secure memory management unit (MMU) that                  S  Memory Features

supports multiple application privilege levels and protects                128KB Flash Memory

code against copying and reverse engineering. Privilege                                     512-Byte Sectors

levels enable vendors to provide libraries and applications to                              20,000 Erase/Write Cycles per Sector

execute on the MAXQ612/MAXQ622, while limiting access                      6KB Data SRAM

to only data and code allowed by their privilege level.                 S  USB Features (MAXQ622 Only)

For  the   ultimate   in   low-power     battery-operated   perfor-        USB 2.0 Full-Speed Compatible

mance, the devices include an ultra-low-power stop mode                    Hardware Receive and Transmit Buffers for High

(0.3FA    typical).  In   this  mode,    the  minimum      amount  of      Throughput

circuitry is powered. Wake-up sources include external                     Integrated Full-Speed Transceiver

interrupts, the power-fail interrupt, and a timer interrupt.               On-Chip Termination and Pullup Resistors

The microcontroller runs from a wide operating voltage of               S  Additional Peripherals

1.70V to 3.6V, and can also be powered from the USB.                       Power-Fail Warning

                                              Applications                 Power-On Reset (POR)/Brownout Reset

                                                                           Automatic IR Carrier Frequency Generation and

         Remote Controls                                                   Modulation

         Battery-Powered Portable Equipment                                Two 16-Bit Programmable Timers/Counters with

         Consumer Electronics                                              Prescaler and Capture/Compare

                                                                           Two SPI Communication Ports

         Home Appliances                                                   Two USART Communication Ports

         White Goods                                                       I2C Port

                                                                           Programmable Watchdog Timer

                                                                           8kHz Nanopower Ring Oscillator Wake-Up Timer

                                                                           Up to 56 General-Purpose I/O

Ordering Information/Selector Guide appears at end of                   S  Low Power Consumption

data sheet.                                                                0.3µA (typ), 3µA (max) in Stop Mode

                                                                           TA = +25NC, Power-Fail Monitor Disabled

                                                                           4.8mA (typ) at 12MHz, 520µA (typ) at 1MHz in

MAXQ is a registered trademark of Maxim Integrated                         Active Mode

Products, Inc. SPI is a trademark of Motorola, Inc.

Note: Some revisions of this device may incorporate deviations from published specifications known as errata. Multiple revisions of any device

may be simultaneously available through various sales channels. For information about device errata, go to: www.maximintegrated.com/errata.

For pricing, delivery, and ordering information, please contact Maxim Direct at

1-888-629-4642, or visit Maxim Integrated’s website at www.maximintegrated.com.                                 19-5117; Rev 2; 5/11
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional USB

                           TABLE OF CONTENTS

Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

Recommended Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4

I2C Electrical Characteristics  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

I2C Bus Controller Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

Pin Configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            11

Pin Descriptions—TQFN, LQFP  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

Pin Descriptions— Bare Die . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

Detailed Description  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

Microprocessor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22

     Memory Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  22

     Stack Memory  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  22

     Utility ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  22

Watchdog Timer  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

IR Carrier Generation and Modulation Timer  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23

     Carrier Generation Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  24

     IR Transmission  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  24

     IR Transmit—Independent External Carrier and Modulator Outputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  24

     IR Receive  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  24

     Carrier Burst-Count Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  25

16-Bit Timers/Counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

General-Purpose I/O . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

Serial Peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25

     USART . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  25

     Serial Peripheral Interface (SPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  26

     I2C Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  26

USB Controller (MAXQ622 Only)  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

On-Chip Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

ROM Loader  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

Loading Flash Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

In-Application Flash Programming  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27

In-Circuit Debug and JTAG  Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                        27

Operating Modes  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

     Power-Supply Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  28

     Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  28

     Power-Fail Warning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  29

2                                             Maxim Integrated
                  MAXQ612/MAXQ622

                  16-Bit Microcontrollers with

                  Infrared Module and Optional USB

                  TABLE OF CONTENTS (continued)

Power-Fail Detection  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  29

Applications Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Grounds and Bypassing  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  33

Additional Documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Development and Technical Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Package Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Ordering Information/Selector Guide  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

                  LIST OF FIGURES

Figure  1. Series Resistors (RS) for Protecting Against High-Voltage Spikes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                                      10

Figure  2. I2C Bus Controller Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                       10

Figure  3. On-Chip Oscillator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .            26

Figure  4. In-Circuit Debugger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             28

Figure  5. Power-Fail Detection During Normal Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                              29

Figure  6. Stop Mode Power-Fail Detection States with Power-Fail Monitor Enabled  . . . . . . . . . . . . . . . . . . . . . . . . . .                                              31

Figure  7. Stop Mode Power-Fail Detection with Power-Fail Monitor Disabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                                           32

                  LIST OF TABLES

Table   1.  Memory Areas and Associated Maximum Privilege Levels  . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                                      22

Table   2.  Watchdog Interrupt Timeout (Sysclk = 12MHz, CD[1:0] = 00) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                                      23

Table   3.  USART Mode Details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .             25

Table   4.  Power-Fail Warning Level Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                     29

Table   5.  Power-Fail Detection States During Normal Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .                                30

Table   6.  Stop Mode Power-Fail Detection States with Power-Fail Monitor Enabled . . . . . . . . . . . . . . . . . . . . . . . . . . .                                            31

Table   7.  Stop Mode Power-Fail Detection States with Power-Fail Monitor Disabled . . . . . . . . . . . . . . . . . . . . . . . . . . .                                           32

Maxim Integrated                                                                                                                                                                     3
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional USB

ABSOLUTE MAXIMUM RATINGS

Voltage Range on VDD with Respect to GND......-0.3V to +3.6V                        Voltage Range on DP, DM with

Voltage Range on Any Lead with                                                      Respect to GND....................................-0.3V to (VBUS + 0.3V)

Respect to GND Except VBUS............... -0.3V to (VDD + 0.5V)                     Operating Temperature Range.............................. 0NC to +70NC

Voltage Range on VBUS with Respect to GND.....-0.3V to +6.0V                        Storage Temperature Range............................. -65NC to +150NC

Continuous Output Current                                                           Lead Temperature (soldering, 10s).................................+300NC

Any Single I/O Pin............................................................25mA  Soldering Temperature (reflow).......................................+260NC

All I/O Pins Combined......................................................25mA

Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only, and functional

operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute

maximum rating conditions for extended periods may affect device reliability.

RECOMMENDED OPERATING CONDITIONS

(VDD = VRST to 3.6V, TA = 0NC to +70NC.) (Note 1)

        PARAMETER               SYMBOL              CONDITIONS                                  MIN               TYP     MAX        UNITS

Supply Voltage                  VDD                                                             VRST                      3.6                                           V

1.8V Internal Regulator         VREG18                                                          1.62              1.8     1.98                                          V

Power-Fail Warning Voltage for  VPFW     Monitors VDD                                           1.75              1.8     1.85                                          V

Supply                                   (Notes 2, 3, 4)

Power-Fail Reset Voltage        VRST     Monitors VDD (Note 5)                                  1.64              1.67    1.70                                          V

POR Voltage                     VPOR     Monitors VDD                                           1.0                       1.42                                          V

RAM Data-Retention Voltage      VDRV     (Note 6)                                               1.0                                                                     V

Active Current                  IDD_1    Sysclk = 12MHz                                                           4.8     5.5                                           mA

                                IDD_2    Sysclk = 1MHz (Note 6)                                                   0.52    0.8

                                IS1      Power-Fail Off                             TA = +25NC                    0.3     3

Stop-Mode Current                        (Note 7)                                   TA = +70NC                    2.8     13

                                                                                    TA = +25NC                    24      30                                            FA

                                IS2      Power-Fail On                              TA = +70NC                    30      40

                                                                                                [(3 x IS2)

Current Consumption During                                                                      + ((PCI -

Power Fail                      IPFR     (Notes 6, 8, 9)                                        3) x (IS1 +                                                             FA

                                                                                                INANO))]/

                                                                                                PCI

Current Consumption During      IPOR     (Note 10)                                                                100                                                   nA

POR

                                                                                                                  375 +

Stop-Mode Resume Time           tON                                                                               8192                                                  Fs

                                                                                                                  tHFXIN

Power-Fail Monitor Startup      tPFM_ON  (Note 6)                                                                         150                                           Fs

Time

Power-Fail Warning Detection    tPFW     (Notes 6, 11)                                          10                                                                      Fs

Time

Input Low Voltage for IRTX,     VIL                                                             VGND                      0.3 x VDD                                     V

IRRX, RESET, and All Port Pins

Input High Voltage for IRTX,    VIH                                                             0.7 x VDD                 VDD                                           V

IRRX, RESET, and All Port Pins

4                                                                                                                         Maxim      Integrated
                                                                            MAXQ612/MAXQ622

                                                   16-Bit Microcontrollers with

                                 Infrared Module and Optional USB

RECOMMENDED OPERATING CONDITIONS (continued)

(VDD = VRST to 3.6V, TA = 0NC to +70NC.) (Note 1)

         PARAMETER               SYMBOL                  CONDITIONS              MIN        TYP       MAX        UNITS

Input Hysteresis (Schmitt)       VIHYS                                                      300                  mV

                                             External driven clock and not

Input Low Voltage for HFXIN      VIL_HFXIN   feedback connected crystal          VGND                 0.3 x VDD  V

                                             oscillator

                                             External driven clock and not

Input High Voltage for HFXIN     VIH_HFXIN   feedback connected crystal          0.7 x VDD            VDD        V

                                             oscillator

IRRX Input Filter Pulse-Width    tIRRX_R                                                              50         ns

Reject

IRRX Input Filter Pulse-Width    tIRRX_A                                         300                             ns

Accept

                                             VDD = 3.6V, IOL = 25mA (Note 6)                          1.0

Output Low Voltage for IRTX      VOL_IRTX    VDD = 2.35V, IOL = 10mA (Note 6)                         1.0        V

                                             VDD = 1.85V, IOL = 4.5mA                                 1.0

Output Low Voltage for RESET                 VDD = 3.6V, IOL = 11mA (Note 6)                0.4       0.5

and All Port Pins (Note 12)      VOL         VDD = 2.35V, IOL = 8mA (Note 6)                0.4       0.5        V

                                             VDD = 1.85V, IOL = 4.5mA                       0.4       0.5

Output High Voltage for IRTX     VOH         IOH = -2mA                          VDDIO -              VDDIO      V

and All Port Pins                                                                0.5

Input/Output Pin Capacitance     CIO         (Note 6)                                                 15         pF

for All Port Pins Except DP, DM

Input Leakage Current            IL          Internal pullup disabled            -100                 +100       nA

                                             VDD = 3V, VOL = VDD/2 (Note 6)      16         25        39

Input Pullup Resistor for        RPU         VDD = 2V, VOL = VDD/2               17         27        41

RESET, IRTX, IRRX, P0 to P6                  VDD = 3.0V, VOL = 0.4V (Note 6)     16         28        39         kW

                                             VDD = 2.0V, VOL = 0.4V (Note 6)     17         30        41

GPIO Supply Output High                      VDDIOH current is the sum of VDDIO

Voltage                          VDDIOH      current and IOH of all GPIO, IOH =  VDD - 0.4            VDD        V

                                             10mA

EXTERNAL CRYSTAL/RESONATOR

Crystal/Resonator                fHFXIN      (Note 13)                           1                    12         MHz

Crystal/Resonator Period         tHFXIN                                                     1/fHFXIN             ns

Crystal/Resonator Warmup         tXTAL_RDY   From initial oscillation                       8192 x               ms

Time                                                                                        tHFXIN

Oscillator Feedback Resistor     ROSCF       (Note 6)                            0.5        1.0       1.5        MW

Crystal ESR                                  (Note 6)                                                 60         W

EXTERNAL CLOCK INPUT

External Clock Frequency         fXCLK       (Note 13)                           DC                   12         MHz

External Clock Period            tXCLK                                                      1/fXCLK              ns

External Clock Duty Cycle        tXCLK_DUTY                                      45                   55         %

System Clock Frequency           fCK                                                        fHFXIN               MHz

                                             HFXOUT = GND                                   fXCLK

Maxim Integrated                                                                                                       5
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional USB

RECOMMENDED OPERATING CONDITIONS (continued)

(VDD = VRST to 3.6V, TA = 0NC to +70NC.) (Note 1)

        PARAMETER               SYMBOL                 CONDITIONS             MIN      TYP    MAX      UNITS

System Clock Period             tCK                                                    1/fCK           ns

NANOPOWER RING

                                           TA = +25NC                         3        13     20

Nanopower Ring Frequency        fNANO      TA = +25NC, VDD = POR voltage      1.7      2.4             kHz

                                           (Note 6)

Nanopower Ring Duty Cycle       tNANO      (Note 6)                           40              60       %

Nanopower Ring Current          INANO      Typical at VDD = 1.64V, TA =                40     400      nA

                                           +25°C (Note 6)

WAKE-UP TIMER

Wake-Up Timer Interval          tWAKEUP                                       1/fNANO         65,535/  s

                                                                                              fNANO

FLASH MEMORY

System Clock During Flash       fFPSYSCLK                                     1                        MHz

Programming/Erase

Flash Erase Time                tME        Mass erase                         20              40       ms

                                tERASE     Page erase                         20              40

Flash Programming Time per      tPROG      (Note 14)                          20              100      Fs

Word

Write/Erase Cycles                                                            20,000                   Cycles

Data Retention                             TA = +25NC                         100                      Years

USB

USB Supply Voltage              VBUS       (Note 15)                          4.5      5.0    5.5      V

                                           Transmitting on DP and DM at

                                           12Mbps, CL = 50pF on DP and    DM                  13.5     mA

VBUS Supply Current (Note 16)   IVBUS      to GND, FRCVDD = 0

                                           Transmitting on DP and DM at

                                           12Mbps, CL = 50pF on DP and    DM                  3.5      mA

                                           to GND, FRCVDD = 1

VBUS Supply Current During                 DP = high, DM = low, FRCVDD    =0                  6        mA

Idle (Note 16)                  IVBUSID    (Note 6)

                                           DP = high, DM = low, FRCVDD    =1                  0.2      mA

VBUS Suspend Supply Current     IVBUSSUS                                                      500      FA

Single-Ended Input High         VIHD                                          2.0                      V

Voltage DP, DM

Single-Ended Input Low          VILD                                                          0.8      V

Voltage DP, DM

Output Low Voltage DP, DM       VOLD       RL = 1.5kI from DP to 3.6V                         0.3      V

Output High Voltage DP, DM      VOHD       RL = 15kI from DP and DM to GND    2.8                      V

Differential Input Sensitivity  VDI        DP to DM                           0.2                      V

DP, DM

Common-Mode Voltage Range       VCM        Includes VDI range                 0.8             2.5      V

6                                                                                             Maxim    Integrated
                                                                    MAXQ612/MAXQ622

                                                   16-Bit Microcontrollers                   with

                              Infrared Module and Optional                                   USB

RECOMMENDED OPERATING CONDITIONS (continued)

(VDD = VRST to 3.6V, TA = 0NC to +70NC.) (Note 1)

          PARAMETER           SYMBOL                 CONDITIONS     MIN       TYP     MAX    UNITS

Single-Ended Receiver         VSE                                   0.8               2.0    V

Threshold

Single-Ended Receiver         VSEH                                            200            mV

Hysteresis

Differential Output Signal    VCRS        CL = 50pF (Note 6)        1.3               2.0    V

Cross-Point Voltage

DP, DM Off-State Input        RLZ                                   300                      kW

Impedance

Driver Output Impedance       RDRV        Steady-state drive        28                44     W

DP Pullup Resistor            RPU         Idle                      0.9               1.575

                                          Receiving                 1.425             3.090  kW

USB TIMING

DP, DM Rise Time (Transmit)   tR          CL = 50pF                 4                 20     ns

DP, DM Fall Time (Transmit)   tF          CL = 50pF                 4                 20     ns

Rise/Fall Time Matching       tR/tF       CL = 50pF (Note 6)        90                110    %

(Transmit)

IR

Carrier Frequency             fIR                                                     fCK/2  Hz

SPI (Note 6)

SPI Master Operating          1/tMCK                                                  fCK/2  MHz

Frequency

SPI Slave Operating           1/tSCK                                                  fCK/4  MHz

Frequency

SPI I/O Rise/Fall Time        tSPI_RF     CL = 15pF, pullup = 560W  8                 24     ns

SCLK_ Output Pulse-Width      tMCH, tMCL                            tMCK/2 -                 ns

High/Low                                                            tSPI_RF

MOSI_ Output Hold Time After  tMOH                                  tMCK/2 -                 ns

SCLK_ Sample Edge                                                   tSPI_RF

MOSI_ Output Valid to Sample  tMOV                                  tMCK/2 -                 ns

Edge                                                                tSPI_RF

MISO_ Input Valid to SCLK_    tMIS                                  25                       ns

Sample Edge Rise/Fall Setup

MISO_ Input to SCLK_ Sample   tMIH                                  0                        ns

Edge Rise/Fall Hold

SCLK_ Inactive to MOSI_       tMLH                                  tMCK/2 -                 ns

Inactive                                                            tSPI_RF

SCLK_ Input Pulse-Width       tSCH, tSCL                                      tSCK/2         ns

High/Low

SSEL_ Active to First Shift   tSSE                                  tSPI_RF                  ns

Edge

Maxim Integrated                                                                                   7
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional USB

RECOMMENDED OPERATING CONDITIONS (continued)

(VDD = VRST to 3.6V, TA = 0NC to +70NC.) (Note 1)

        PARAMETER            SYMBOL                          CONDITIONS             MIN        TYP        MAX          UNITS

MOSI_ Input to SCLK_ Sample  tSIS                                                   tSPI_RF                            ns

Edge Rise/Fall Setup

MOSI_ Input from SCLK_       tSIH                                                   tSPI_RF                            ns

Sample Edge Transition Hold

MISO_ Output Valid After     tSOV                                                                         50           ns

SCLK_ Shift Edge Transition

SSEL_ Inactive               tSSH                                                   tCK +                              ns

                                                                                    tSPI_RF

SCLK_ Inactive to SSEL_               tSD                                           tSPI_RF                            ns

Rising

MISO_ Output Disabled After  tSLH                                                                         2tCK +       ns

SSEL_ Edge Rise                                                                                           2tSPI_RF

I2C ELECTRICAL CHARACTERISTICS

(VDD = 2.7V to 3.6V, TA = 0NC to +70NC.) (Note 1, Figure 1)

        PARAMETER            SYMBOL                CONDITIONS            STANDARD MODE         FAST       MODE         UNITS

                                                                         MIN        MAX        MIN        MAX

Input Low Voltage            VIL_I2C       (Note 18)                     -0.5       0.3 x VDD  -0.5       0.3 x VDD    V

Input High Voltage           VIH_I2C       (Note 18)                     0.7 x VDD             0.7 x VDD  VDD +        V

                                                                                                          0.5V

Input Hysteresis (Schmitt)   VIHYS_I2C     VDD > 2V                                            0.05 x                  V

                                                                                               VDD

Output Logic-Low (Open       VOL_I2C       VDD > 2V, 3mA sink cur-       0          0.4        0          0.4          V

Drain or Open Collector)                   rent

Output Fall Time from

VIH_MIN to VIL_MAX with      tOF_I2C       (Notes 19, 20)                           250        20 +       250          ns

Bus Capacitance from                                                                           0.1CB

10pF to 400pF

Pulse Width of Spike

Filtering That Must Be       tSP_I2C                                                           0          50           ns

Suppressed by Input

Filter

Input Current on I/O         IIN_I2C       Input voltage from            -10        +10        -10        +10          FA

                                           0.1 x VDD to 0.9 x VDD

I/O Capacitance              CIO_I2C                                                10                    10           pF

8                                                                                                               Maxim  Integrated
                                                                              MAXQ612/MAXQ622

                                                           16-Bit Microcontrollers with

                                      Infrared Module and Optional USB

I2C BUS CONTROLLER TIMING

(Notes 6, 21) (Figure 2)

              PARAMETER               SYMBOL                STANDARD          MODE                     FAST  MODE                    UNITS

                                                            MIN                       MAX         MIN               MAX

I2C Bus Operating Frequency           fI2C                      0                     100         0                 400              kHz

System Frequency                      fSYS                  0.90                                  3.60                               MHz

I2C Bit Rate                          fI2C                                    fSYS/8                                fSYS/8           Hz

Hold Time After (Repeated) START      tHD:STA               4.0                                   0.6                                Fs

Clock Low Period                      tLOW_I2C              4.7                                   1.3                                Fs

Clock High Period                     tHIGH_I2C             4.0                                   0.6                                Fs

Setup Time for Repeated START         tSU:STA               4.7                                   0.6                                Fs

Hold Time for Data (Notes 22, 23)     tHD:DAT                   0                     3.45        0                 0.9              Fs

Setup Time for Data (Note 24)         tSU:DAT               250                                   100                                ns

SDA/SCL Fall Time (Note 20)           tF_I2C                                          300     20  + 0.1CB           300              ns

SDA/SCL Rise Time (Note 20)           tR_I2C                                          1000    20  + 0.1CB           300              ns

Setup Time for STOP                   tSU:STO               4.0                                   0.6                                Fs

Bus Free Time Between STOP and        tBUF                  4.7                                   1.3                                Fs

START

Capacitive Load for Each Bus Line     CB                                              400                           400              pF

Noise Margin at the Low Level for

Each Connected Device (Including      VnL_I2C               0.1 x VDD                         0.1 x VDD                              V

Hysteresis)

Noise Margin at the Low Level for

Each Connected Device (Including      VnH_I2C               0.2 x VDD                         0.2 x VDD                              V

Hysteresis)

Note  1:   Specifications to 0NC are guaranteed by design and are not production tested.

Note  2:   VPFW can be programmed to the following nominal voltage trip points: 1.8V, 1.9V, 2.55V, and 2.75V Q3%. The values

           listed in the Recommended Operating Conditions table are for the default configuration of 1.8V nominal.

Note  3:   It is not recommended to write to flash when the supply voltage drops below the power-fail warning levels, as there is

           uncertainty in the duration of continuous power supply. The user application should check the status of the power-fail

           warning flag before writing to flash to ensure complete write operations.

Note  4:   The power-fail warning monitor and the power-fail reset monitor are designed to track each other with a minimum delta

           between the two of 0.11V.

Note  5:   The power-fail reset and POR detectors are designed to operate in tandem to ensure that one or both of these signals

           is active at all times when VDD < VRST, ensuring the device maintains the reset state until minimum operating voltage is

           achieved.

Note  6:   Guaranteed by design and not production tested.

Note  7:   IS1 is measured with the USB data RAM powered down.

Note  8:   The power-check interval (PCI) can be set to always on, or to 1024, 2048, or 4096 nanopower ring clock cycles.

Note  9:   Measured on the VDD pin and the device not in reset. All inputs are connected to GND or VDD. Outputs do not source/

           sink any current. The device is executing code from flash memory.

Note  10:  Current consumption during POR when powering up while VDD is less than the POR release voltage.

Note  11:  The minimum amount of time that VDD must be below VPFW before a power-fail event is detected.

Note  12:  The maximum total current, IOH(MAX) and IOL(MAX), for all listed outputs combined should not exceed 25mA to satisfy the

           maximum specified voltage drop. This does not include the IRTX output.

Note  13:  External clock frequency must be 12MHz to support USB functionality. Full-speed USB(12Mbps)-required bit-rate accu-

           racy is Q2500ppm or Q0.25%. This is inclusive of all potential error sources: frequency tolerance, temperature, aging,

           crystal capacitive loading, board layout, etc.

Note  14:  Programming time does not include overhead associated with utility ROM interface.

Maxim Integrated                                                                                                                           9
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional USB

Note  15:    For USB operation, both VDD and VBUS must be connected.

Note  16:    FRCVDD is the force VDD power-supply bit (PWCN.10). When FRCVDD = 1, VDDB power switching is disabled, and VDD

             is always used as the core 3V power supply.

Note  17:    The ESD protection scheme is in production on existing parts. The 1FF capacitor on VBUS is intended to protect that

             pin from ESD damage (rather than DP or DM) since it is externally exposed. The ESD test uses 150pF charged to 15kV

             applied to the 1FF capacitor creating a delta V of approximately 2.25V and limiting the voltage on VBUS.

Note  18:    Devices that use nonstandard supply voltages that do not conform to the intended I2C bus system levels must relate their

             input levels to the voltage to which the pullup resistors RP are connected.

Note  19:    The maximum fall time, tF_I2C of 300ns for the SDA and SCL bus lines is longer than the specificed maximum tOF_I2C of

             250ns for the output stages. This allows series protection resistors (RS) to be connected between the SDA/SCL pins and

             the SDA/SCL bus lines as shown in I2C Bus Controller Timing without exceeding the maximum specified fall time.

Note  20:    CB = Capacitance of one bus line in pF.

Note  21:    All values referred to VIH_I2C(MIN) and VIL_I2C (MAX).

Note  22:    A device must internally provide a hold time of at least 300ns for the SDA signal (referred to the VIH_I2C(MIN) of the SCL

             signal) to bridge the undefined region of the falling edge of SCL.

Note  23:    The maximum tHD:DAT need only be met if the device does not stretch the low period (tLOW_I2C) of the SCL signal.

Note  24:    A fast-mode I2C bus device can be used in a standard-mode I2C bus system, but the requirement tSU:DAT R 250ns must

             be met. This is automatically the case if the device does not stretch the low period of the SCL signal. If such a device

             does stretch the low period of the SCL signal, it must output the next data bit to the SDA line tR_I2C(MAX) + tSU:DAT =

             1000 + 250 = 1250ns (according to the standard-mode I2C specification) before the SCL line is released.

Note  25:    AC electrical specifications are guaranteed by design and are not production tested.

                                                                                                       VDD

                                                                                I2C                    I2C

                                           MAXQ612                              DEVICE         DEVICE

                                           MAXQ622                                                                       RP  RP

                                                                                RS         RS          RS   RS

                                                            P0.3  SDA

                                                            P0.4  SCL

Figure 1.    Series  Resistors  (RS)  for  Protecting Against          High-Voltage            Spikes

                     S                                                                                      SR                            P        S

      SDA

             tF_I2C                                 tR_I2C                                                                                   tBUF

                        tLOW_I2C                                       tSU:DAT                                  tSU:STA

      SCL

                        tHD:STA            tHD:DAT                              tHIGH_I2C                                        tSU:STO

      NOTE:  TIMING REFERENCED TO VIH_I2C(MIN) AND VIL_I2C(MAX).

Figure 2.    I2C Bus Controller Timing Diagram

10                                                                                                                                           Maxim Integrated
                                                                                                                                                 MAXQ612/MAXQ622

                                             16-Bit Microcontrollers with

                  Infrared Module and Optional USB

                                                                                                                                                                                         Pin Configurations

                  TOP VIEW        P1.0/INT0  P2.7/TDO  P2.6/TMS      P2.5/TDI      P2.4/TCK                                          P3.7/INT15  P3.6/INT14  P3.5/INT13

                                                                                                   GND        N.C.       N.C.

                                  33         32        31            30            29              28         27         26          25          24          23

                  P1.1/INT1   34                                                                                                                                         22  P3.4/INT12

                  P1.2/INT2   35                                                                                                                                         21  P3.3/INT11

                  P1.3/INT3   36                                                                                                                                         20  P3.2/INT10

                  P1.4/INT4   37                                                                                                                                         19  P3.1/INT9

                  P1.5/INT5   38                                                                                                                                         18  P3.0/INT8

                  P1.6/INT6   39                                                   MAXQ612                                                                               17  HFXOUT

                  P1.7/INT7   40                                                                                                                                         16  HFXIN

                  GND         41                                                                                                                                         15  GND

                  IRTX        42                                                                                                                                         14  REG18

                  IRRX        43      +                                                                                                          *EP                     13  VDD

                  P0.0/IRTXM  44                                                                                                                                         12  RESET

                                  1          2         3             4             5               6          7          8           9           10          11

                                  P0.1/RX0   P0.2/TX0  P0.3/RX1/SDA  P0.4/TX1/SCL  P0.5/TBA0/TBA1  P0.6/TBB0  P0.7/TBB1  P2.0/MOSI0  P2.1/MISO0  P2.2/SCLK0  P2.3/SSEL0

                                                                                   TQFN

                  *EXPOSED PAD.

Maxim Integrated                                                                                                                                                                           11
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional USB

                                                                                                                                                           Pin Configurations                                                          (continued)

      TOP VIEW       P1.1/INT1                        P1.0/INT0  P2.7/TDO      P2.6/TMS      P2.5/TDI        P2.4/TCK  P5.3/SSEL1  P5.2/SCLK1  P5.1/MISO1  P5.0/MOSI1                          P3.7/INT15  P3.6/INT14

                                N.C.        N.C.                                                                                                                       N.C.        GND

                     48         47          46        45         44            43            42              41        40          39          38          37          36          35          34          33

      P1.2/INT2  49                                                                                                                                                                                                    32  P3.5/INT13

      P1.3/INT3  50                                                                                                                                                                                                    31  P3.4/INT12

      P1.4/INT4  51                                                                                                                                                                                                    30  P3.3/INT11

      P1.5/INT5  52                                                                                                                                                                                                    29  P3.2/INT10

      P1.6/INT6  53                                                                                                                                                                                                    28  P3.1/INT9

      P1.7/INT7  54                                                                                                                                                                                                    27  P3.0/INT8

      P4.0       55                                                                                                                                                                                                    26  HFXOUT

      P4.1       56                                                                             MAXQ612                                                                                                                25  HFXIN

      P4.2       57                                                                                                                                                                                                    24  GND

      P4.3       58                                                                                                                                                                                                    23  REG18

      P4.4       59                                                                                                                                                                                                    22  VDD

      P4.5       60                                                                                                                                                                                                    21  N.C.

      P4.6       61                                                                                                                                                                                                    20  N.C.

      P4.7       62                                                                                                                                                                                                    19  N.C.

      GND        63                                                                                                                                                                                                    18  N.C.

      IRTX       64                                                                                                                                                                                                    17  N.C.

                     1          2           3         4          5             6             7               8         9           10          11          12          13          14          15          16

                     IRRX       P0.0/IRTXM  P0.1/RX0  P0.2/TX0   P0.3/RX1/SDA  P0.4/TX1/SCL  P0.5/TBA0/TBA1  GND       P0.6/TBB0   P0.7/TBB1   P2.0/MOSI0  P2.1/MISO0  P2.2/SCLK0  P2.3/SSEL0  RESET       N.C.

                                                                                                             LQFP

12                                                                                                                                                                                                                                     Maxim Integrated
                                                                                                                                                                                   MAXQ612/MAXQ622

                                                                                         16-Bit Microcontrollers with

                                             Infrared Module and Optional USB

                                                                                                                                                                                   Pin Configurations (continued)

                       TOP VIEW              P1.1/INT1                        P1.0/INT0  P2.7/TDO      P2.6/TMS      P2.5/TDI        P2.4/TCK  P5.3/SSEL1  P5.2/SCLK1  P5.1/MISO1  P5.0/MOSI1                          P3.7/INT15  P3.6/INT14

                                                        N.C.        N.C.                                                                                                                       N.C.        GND

                                             48         47          46        45         44            43            42              41        40          39          38          37          36          35          34          33

                              P1.2/INT2  49                                                                                                                                                                                                    32  P3.5/INT13

                              P1.3/INT3  50                                                                                                                                                                                                    31  P3.4/INT12

                              P1.4/INT4  51                                                                                                                                                                                                    30  P3.3/INT11

                              P1.5/INT5  52                                                                                                                                                                                                    29  P3.2/INT10

                              P1.6/INT6  53                                                                                                                                                                                                    28  P3.1/INT9

                              P1.7/INT7  54                                                                                                                                                                                                    27  P3.0/INT8

                              P4.0       55                                                                                                                                                                                                    26  HFXOUT

                              P4.1       56                                                                             MAXQ622                                                                                                                25  HFXIN

                              P4.2       57                                                                                                                                                                                                    24  GND

                              P4.3       58                                                                                                                                                                                                    23  REG18

                              P4.4       59                                                                                                                                                                                                    22  VDD

                              P4.5       60                                                                                                                                                                                                    21  VDDIO

                              P4.6       61                                                                                                                                                                                                    20  VDDB

                              P4.7       62                                                                                                                                                                                                    19  VBUS

                              GND        63                                                                                                                                                                                                    18  DM

                              IRTX       64                                                                                                                                                                                                    17  GND

                                             1          2           3         4          5             6             7               8         9           10          11          12          13          14          15          16

                                             IRRX       P0.0/IRTXM  P0.1/RX0  P0.2/TX0   P0.3/RX1/SDA  P0.4/TX1/SCL  P0.5/TBA0/TBA1  GND       P0.6/TBB0   P0.7/TBB1   P2.0/MOSI0  P2.1/MISO0  P2.2/SCLK0  P2.3/SSEL0  RESET       DP

                                                                                                                                     LQFP

                                                                                                                                                                                   Pin Descriptions—TQFN, LQFP

                  PIN

MAXQ612     MAXQ612           MAXQ622                       NAME                                                                                                                                                                   FUNCTION

TQFN-EP           LQFP           LQFP

                                                                                                           POWER PINS

13                22                     22                         VDD                                Supply Voltage

15, 28, 41        8, 24, 35,  8, 17, 24,                            GND                                Ground

                  63             35, 63

                                                                                                       Regulator Capacitor. This pin must be connected to ground through a

14                23                     23                REG18                                       1.0FF external ceramic-chip capacitor. The capacitor must be placed as

                                                                                                       close to this pin as possible. No external devices other than the capaci-

                                                                                                       tor should be connected to this pin.

Maxim Integrated                                                                                                                                                                                                                                                 13
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional USB

                                    Pin Descriptions—TQFN, LQFP (continued)

          PIN

MAXQ612   MAXQ612  MAXQ622  NAME                               FUNCTION

TQFN-EP   LQFP     LQFP

                                    RESET PINS

                                    Digital, Active-Low, Reset Input/Output. The CPU is held in reset when this

                                    pin is low and begins executing from the reset vector when released. The

      12  15       15       RESET   pin includes pullup current source and should be driven by an open-drain,

                                    external source capable of sinking in excess of 4mA. This pin is driven low

                                    as an output when an internal reset condition occurs.

                                    CLOCK PINS

      16  25       25       HFXIN   High-Frequency Crystal Input. Connect an external crystal or resona-

                                    tor between HFXIN and HFXOUT as the high-frequency system clock.

      17  26       26       HFXOUT  Alternatively, HFXIN is the input for an external, high-frequency clock

                                    source when HFXOUT is shorted to ground during POR.

                                    USB FUNCTION PINS

                                    USB VBUS Supply Voltage. Connect VBUS to a positive 5.0V power sup-

      —   —        19       VBUS    ply. Bypass VBUS to ground with a 1.0FF ceramic capacitor as close to

                                    the VBUS pin as possible.

                                    USB D+ Signal. This bidirectional pin carries the positive differential

      —   —        16       DP      data or single-ended data. Connect this pin to a USB “B” connector.

                                    This pin is weakly pulled high internally when the USB is disabled.

                                    USB D- Signal. This bidirectional pin carries the negative differential

      —   —        18       DM      data or single-ended data. Connect this pin to a USB “B” connector.

                                    This pin is weakly pulled high internally when the USB is disabled.

                                    USB Transceiver Supply Voltage. This is the power output of the internal

      —   —        20       VDDB    voltage regulator that is used for the USB transceiver (3.3V) block. This

                                    pin is bypassed to ground with a 1.0FF capacitor as close as possible

                                    to the package. No external circuitry should be powered from this pin.

                                    Switched 3V Power Supply. This is the power output after selection

                                    between VBUS and VDD. Must be connected to an external ceramic

      —   —        21       VDDIO   chip capacitor. The capacitor must be placed as close to this pin as

                                    possible. No external devices other than the capacitor should be con-

                                    nected to this pin.

                                    IR FUNCTION PINS

                                    IR Transmit Output. Active-low IR transmit pin capable of sinking 25mA.

      42  64       64       IRTX    This pin defaults to three-state input with the weak pullup disabled dur-

                                    ing all forms of reset. Software must configure this pin after release from

                                    reset to remove the three-state input condition.

      43  1        1        IRRX    IR Receive Input

14                                                                                         Maxim Integrated
                                                               MAXQ612/MAXQ622

                                                     16-Bit Microcontrollers with

                              Infrared Module and Optional USB

                                                      Pin Descriptions—TQFN, LQFP (continued)

                  PIN

MAXQ612  MAXQ612              MAXQ622     NAME                          FUNCTION

TQFN-EP           LQFP        LQFP

                              GENERAL-PURPOSE I/O AND SPECIAL FUNCTION PINS

                                                      General-Purpose, Digital, I/O, Type C Port. These port pins function as

                                                      bidirectional I/O pins. All port pins default to three-state mode after a

                                                      reset. All alternate functions must be enabled from software.

                                          P0.0–P0.7;  MAXQ612  MAXQ612  MAXQ622                 PORT                 SPECIAL

                                          IRTXM,      TQFN-EP  LQFP     LQFP                                         FUNCTION

                                          RX0, TX0,   44       2        2                       P0.0                 IRTXM

44, 1–7           2–7, 9, 10  2–7, 9, 10  RX1, TX1,   1        3        3                       P0.1                 RX0

                                          SDA, SCL,   2        4        4                       P0.2                 TX0

                                          TBA0,

                                          TBA1,       3        5        5                       P0.3                 RX1/SDA

                                          TBB0, TBB1  4        6        6                       P0.4                 TX1/SCL

                                                      5        7        7                       P0.5                 TBA0/TBA1

                                                      6        9        9                       P0.6                 TBB0

                                                      7        10       10                      P0.7                 TBB1

                                                      General-Purpose, Digital, I/O, Type D Port; External Edge-Selectable

                                                      Interrupt. These port pins function as bidirectional I/O pins or as inter-

                                                      rupts. All port pins default to three-state mode after a reset. All interrupt

                                                      functions must be enabled from software.

                                                      MAXQ612  MAXQ612  MAXQ622                 PORT                 SPECIAL

                                                      TQFN-EP  LQFP     LQFP                                         FUNCTION

33–40             45, 48–54   45, 48–54   P1.0–P1.7;  33       45       45                      P1.0                 INT0

                                          INT0–INT7   34       48       48                      P1.1                 INT1

                                                      35       49       49                      P1.2                 INT2

                                                      36       50       50                      P1.3                 INT3

                                                      37       51       51                      P1.4                 INT4

                                                      38       52       52                      P1.5                 INT5

                                                      39       53       53                      P1.6                 INT6

                                                      40       54       54                      P1.7                 INT7

Maxim Integrated                                                                                                                       15
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional USB

                                           Pin Descriptions—TQFN, LQFP (continued)

             PIN

MAXQ612      MAXQ612  MAXQ622  NAME                                         FUNCTION

TQFN-EP      LQFP     LQFP

                                           General-Purpose, Digital, I/O, Type C Port. These port pins function as

                                           bidirectional I/O pins. P2.0 to P2.3 default to three-state mode after a

                                           reset. All alternate functions must be enabled from software. Enabling

                                           the pin’s special function disables the general-purpose I/O on the pin.

                                           The JTAG pins (P2.4 to P2.7) default to their JTAG function with weak

                                           pullups enabled after a reset. The JTAG function can be disabled using

                                           the TAP bit in the SC register.

                               P2.0–P2.7;  P2.7 functions as the JTAG test-data output on reset and defaults to

                               MOSI0,      an input with a weak pullup. The output function of the test data is only

                               MISO0,      enabled during the TAP’s shift_IR or shift_DR states.

8–11, 29–32  11–14,   11–14,   SCLK0,      MAXQ612  MAXQ612                 MAXQ622               SPECIAL

             41–44    41–44    SSEL0,      TQFN-EP  LQFP                    LQFP      PORT        FUNCTION

                               TCK, TDI,   8        11                      11        P2.0        MOSI0

                               TMS, TDO    9        12                      12        P2.1        MISO0

                                           10       13                      13        P2.2        SCLK0

                                           11       14                      14        P2.3        SSEL0

                                           29       41                      41        P2.4        TCK

                                           30       42                      42        P2.5        TDI

                                           31       43                      43        P2.6        TMS

                                           32       44                      44        P2.7        TDO

                                           General-Purpose, Digital, I/O, Type D Port; External Edge-Selectable

                                           Interrupt. These port pins function as bidirectional I/O pins or as inter-

                                           rupts. All port pins default to three-state mode after a reset. All interrupt

                                           functions must be enabled from software.

                                           MAXQ612  MAXQ612                 MAXQ622   PORT        SPECIAL

                                           TQFN     LQFP                    LQFP                  FUNCTION

18–25        27–34    27–34    P3.0–P3.7;  18       27                      27        P3.0        INT8

                               INT8–INT15  19       28                      28        P3.1        INT9

                                           20       29                      29        P3.2        INT10

                                           21       30                      30        P3.3        INT11

                                           22       31                      31        P3.4        INT12

                                           23       32                      32        P3.5        INT13

                                           24       33                      33        P3.6        INT14

                                           25       34                      34        P3.7        INT15

16                                                                                                Maxim Integrated
                                                               MAXQ612/MAXQ622

                                                 16-Bit Microcontrollers with

                             Infrared Module and Optional USB

                                                  Pin Descriptions—TQFN, LQFP (continued)

                  PIN

MAXQ612  MAXQ612          MAXQ622     NAME                              FUNCTION

TQFN-EP           LQFP    LQFP

                                                  General-Purpose, Digital, I/O, Type C Port. These port pins function as

                                                  bidirectional I/O pins. All port pins default to three-state mode after a

                                                  reset.

                                                  MAXQ612      MAXQ612  MAXQ622   PORT                      SPECIAL

                                                  TQFN-EP      LQFP     LQFP            FUNCTION

                                                          —        55   55        P4.0                      —

—                 55-62   55–62       P4.0–P4.7           —        56   56        P4.1                      —

                                                          —        57   57        P4.2                      —

                                                          —        58   58        P4.3                      —

                                                          —        59   59        P4.4                      —

                                                          —        60   60        P4.5                      —

                                                          —        61   61        P4.6                      —

                                                          —        62   62        P4.7                      —

                                                  General-Purpose, Digital, I/O, Type C Port. These port pins function as

                                                  bidirectional I/O pins. All port pins default to three-state mode after a

                                                  reset. All alternate functions must be enabled from software. Enabling

                                      P5.0–P5.3;  the pin’s special function disables the general-purpose I/O on the pin.

                                      MOSI1,      MAXQ612      MAXQ612  MAXQ622                             SPECIAL

—                 37–40   37–40       MISO1,      TQFN-EP      LQFP     LQFP      PORT  FUNCTION

                                      SCLK1,

                                      SSEL1               —        37   37        P5.0                      MOSI1

                                                          —        38   38        P5.1                      MISO1

                                                          —        39   39        P5.2                      SCLK1

                                                          —        40   40        P5.3                      SSEL1

                                              NO  CONNECTION PINS

26, 27   16–21, 36,       36, 46, 47  N.C.        No Connection. Reserved for future use. Leave these pins unconnected.

                  46, 47

                                                  EXPOSED PAD

—                 —       —           EP          Exposed Pad (TQFN Only). Connect EP to the ground plane.

Maxim Integrated                                                                                                               17
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional USB

                                                                         Pin Descriptions—Bare Die

               PIN             NAME                                      FUNCTION

MAXQ612             MAXQ622

                                               POWER PINS

      28            28         VDD     Supply Voltage

8, 30, 45, 73  8, 23, 30, 45,  GND     Ground

                    73

                                       Regulator Capacitor. This pin must be connected to ground through a 1.0FF

      29            29         REG18   external ceramic-chip capacitor. The capacitor must be placed as close to this

                                       pin as possible. No external devices other than the capacitor should be con-

                                       nected to this pin.

                                               RESET PINS

                                       Digital, Active-Low, Reset Input/Output. The CPU is held in reset when this pin is

                                       low and begins executing from the reset vector when released. The pin includes

      21            21         RESET   pullup current source and should be driven by an open-drain, external source

                                       capable of sinking in excess of 4mA. This pin is driven low as an output when an

                                       internal reset condition occurs.

                                               CLOCK PINS

      31            31         HFXIN   High-Frequency Crystal Input. Connect an external crystal or resonator between

                                       HFXIN and HFXOUT as the high-frequency system clock. Alternatively, HFXIN is

      32            32         HFXOUT  the input for an external, high-frequency clock source when HFXOUT is shorted

                                       to ground during POR.

                                       USB FUNCTION PINS

                                       USB VBUS Supply Voltage. Connect VBUS to a positive 5.0V power supply.

      —             25         VBUS    Bypass VBUS to ground with a 1.0FF ceramic capacitor as close to the VBUS pin

                                       as possible.

                                       USB D+ Signal. This bidirectional pin carries the positive differential data or

      —             22         DP      single-ended data. Connect this pin to a USB “B” connector. This pin is weakly

                                       pulled high internally when the USB is disabled.

                                       USB D- Signal. This bidirectional pin carries the negative differential data or

      —             24         DM      single-ended data. Connect this pin to a USB “B” connector. This pin is weakly

                                       pulled high internally when the USB is disabled.

                                       USB Transceiver Supply Voltage. This is the power output of the internal voltage

      —             26         VDDB    regulator that is used for the USB transceiver (3.3V) block. This pin is bypassed

                                       to ground with a 1.0FF capacitor as close as possible to the package. No exter-

                                       nal circuitry should be powered from this pin.

                                       Switched 3V Power Supply. This is the power output after selection between

      —             27         VDDIO   VBUS and VDD. Must be connected to an external ceramic chip capacitor. The

                                       capacitor must be placed as close to this pin as possible. No external devices

                                       other than the capacitor should be connected to this pin.

18                                                                                                Maxim Integrated
                                                                                MAXQ612/MAXQ622

                                                  16-Bit Microcontrollers with

                                     Infrared Module and Optional USB

                                                      Pin Descriptions—Bare Die (continued)

                PIN                  NAME                                           FUNCTION

MAXQ612              MAXQ622

                                                  IR FUNCTION PINS

                                                  IR Transmit Output. Active-low IR transmit pin capable of sinking 25mA. This

74                   74              IRTX         pin defaults to three-state input with the weak pullup disabled during all forms

                                                  of reset. Software must configure this pin after release from reset to remove the

                                                  three-state input condition.

75                   75              IRRX         IR Receive Input

                                     GENERAL-PURPOSE I/O AND SPECIAL FUNCTION PINS

                                                  General-Purpose, Digital, I/O, Type C Port. These port pins function as bidirec-

                                                  tional I/O pins. All port pins default to three-state mode after a reset. All alternate

                                                  functions must be enabled from software.

                                     P0.0–P0.7;   MAXQ612           MAXQ622                 PORT    SPECIAL FUNCTION

                                     IRTXM, RX0,  1                             1             P0.0  IRTXM

1, 2, 3, 5, 6,       1, 2, 3, 5, 6,  TX0, RX1,    2                             2             P0.1  RX0

7, 9, 10             7, 9, 10        TX1, SDA,    3                             3             P0.2  TX0

                                     SCL, TBA0,

                                     TBA1, TBB0,  5                             5             P0.3  RX1/SDA

                                     TBB1         6                             6             P0.4  TX1/SCL

                                                  7                             7             P0.5  TBA0/TBA1

                                                  9                             9             P0.6  TBB0

                                                  10                            10            P0.7  TBB1

                                                  General-Purpose, Digital, I/O, Type D Port; External Edge-Selectable Interrupt.

                                                  These port pins function as bidirectional I/O pins or as interrupts. All port pins

                                                  default to three-state mode after a reset. All interrupt functions must be enabled

                                                  from software.

                                                  MAXQ612           MAXQ622                 PORT    SPECIAL FUNCTION

                                     P1.0–P1.7;   55                            55            P1.0  INT0

55, 56, 58–63     55, 56, 58–63      INT0–INT7    56                            56            P1.1  INT1

                                                  58                            58            P1.2  INT2

                                                  59                            59            P1.3  INT3

                                                  60                            60            P1.4  INT4

                                                  61                            61            P1.5  INT5

                                                  62                            62            P1.6  INT6

                                                  63                            63            P1.7  INT7

Maxim Integrated                                                                                                                             19
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional USB

                                                 Pin Descriptions—Bare Die (continued)

              PIN               NAME                                             FUNCTION

MAXQ612            MAXQ622

                                             General-Purpose, Digital, I/O, Type C Port. These port pins function as bidirec-

                                             tional I/O pins. P2.0 to P2.3 default to three-state mode after a reset. All alternate

                                             functions must be enabled from software. Enabling the pin’s special function dis-

                                             ables the general-purpose I/O on the pin.

                                             The JTAG pins (P2.4 to P2.7) default to their JTAG function with weak pullups

                                             enabled after a reset. The JTAG function can be disabled using the TAP bit in

                                P2.0–P2.7;   the SC register.

                                MOSI0,       P2.7 functions as the JTAG test-data output on reset and defaults to an input with

16, 18, 19,        16, 18, 19,  MISO0,       a weak pullup. The output function of the test data is only enabled during the

20, 50, 51,        20, 50, 51,  SCLK0,       TAP’s shift_IR or shift_DR states.

      53, 54       53, 54       SSEL0, TCK,  MAXQ612           MAXQ622                  PORT     SPECIAL FUNCTION

                                TDI, TMS,    16                16                          P2.0                         MOSI0

                                TDO          18                18                          P2.1                         MISO0

                                             19                19                          P2.2                         SCLK0

                                             20                20                          P2.3                         SSEL0

                                             50                50                          P2.4                         TCK

                                             51                51                          P2.5                         TDI

                                             53                53                          P2.6                         TMS

                                             54                54                          P2.7                         TDO

                                             General-Purpose, Digital, I/O, Type D Port; External Edge-Selectable Interrupt.

                                             These port pins function as bidirectional I/O pins or as interrupts. All port pins

                                             default to three-state mode after a reset. All interrupt functions must be enabled

                                             from software.

                                             MAXQ612           MAXQ622                  PORT     SPECIAL FUNCTION

33–37, 39,                      P3.0–P3.7;   33                33                          P3.0                         INT8

      40, 42       33–40        INT8–INT15   34                34                          P3.1                         INT9

                                             35                35                          P3.2                         INT10

                                             36                36                          P3.3                         INT11

                                             37                37                          P3.4                         INT12

                                             39                38                          P3.5                         INT13

                                             40                39                          P3.6                         INT14

                                             42                40                          P3.7                         INT15

                                             General-Purpose, Digital, I/O, Type C Port. These port pins function as bidirec-

                                             tional I/O pins. All port pins default to three-state mode after a reset.

                                             MAXQ612           MAXQ622                  PORT     SPECIAL FUNCTION

                                             65                65                          P4.0                         —

                                             66                66                          P4.1                         —

      65–72        65–72        P4.0–P4.7    67                67                          P4.2                         —

                                             68                68                          P4.3                         —

                                             69                69                          P4.4                         —

                                             70                70                          P4.5                         —

                                             71                71                          P4.6                         —

                                             72                72                          P4.7                         —

20                                                                                                                      Maxim Integrated
                                                                      MAXQ612/MAXQ622

                                                          16-Bit Microcontrollers with

                                      Infrared Module and Optional USB

                                                               Pin Descriptions—Bare Die (continued)

              PIN                     NAME                                      FUNCTION

MAXQ612            MAXQ622

                                                  General-Purpose, Digital, I/O, Type C Port. These port pins function as bidirec-

                                                  tional I/O pins. All port pins default to three-state mode after a reset. All alternate

                                    P5.0–P5.3;    functions must be enabled from software. Enabling the pin’s special function dis-

                                      MOSI1,      ables the general-purpose I/O on the pin.

      46–49            46–49          MISO1,            MAXQ612       MAXQ622                     PORT     SPECIAL FUNCTION

                                      SCLK1,              46                46                    P5.0                       MOSI1

                                      SSEL1               47                47                    P5.1                       MISO1

                                                          48                48                    P5.2                       SCLK1

                                                          49                49                    P5.3                       SSEL1

                                                  General-Purpose, Digital, I/O, Type C Port. These port pins function as bidirec-

                                                  tional I/O pins. All port pins default to three-state mode after a reset.

                                                        MAXQ612       MAXQ622                     PORT     SPECIAL FUNCTION

                                                          12                12                    P6.0                       —

12–15, 38,                                                13                13                    P6.1                       —

41, 43, 44        12–15, 41–44      P6.0–P6.7             14                14                    P6.2                       —

                                                          15                15                    P6.3                       —

                                                          38                41                    P6.4                       —

                                                          41                42                    P6.5                       —

                                                          43                43                    P6.6                       —

                                                          44                44                    P6.7                       —

                                                        NO CONNECTION PINS

4, 11, 17,        4, 11, 17, 52,

22–27, 52,             57, 64         N.C.        No Connection. Reserved for future use. Leave these pins unconnected.

      57, 64

                            Detailed Description                  for generating IR carrier frequencies and modulation. A

The   MAXQ612/MAXQ622             provide  integrated,  low-cost  high-current, 25mA, IR drive pin and output pins capable

solutions that simplify the design of IR communications           of  sinking   up  to       5mA  support  IR  applications.        It     also

equipment such as universal remote controls. Standard             includes a USB slave interface compatible with existing

features      include  the  highly  optimized,  single-cycle,     host HID device drivers, I2C, dual SPI, dual USARTs, up

MAXQ, 16-bit RISC core; 128KB of flash memory; 6KB                to 56 general-purpose I/O pins ideal for keypad matrix

data RAM; soft stack; 16 general-purpose registers; and           input, and a power-fail-detection circuit to notify.

three data pointers. The MAXQ core has the industry’s             Operating from DC to 12MHz, almost all instructions execute

best  MIPS/mA      rating,  allowing  developers  to    achieve   in a single clock cycle (83.3ns at 12MHz), enabling nearly

the same performance as competing microcontrollers at             12MIPS true-code operation. When active device opera-

substantially lower clock rates. Lower active-mode cur-           tion is not required, an ultra-low-power stop mode can be

rent combined with the even lower MAXQ612/MAXQ622                 invoked from software, resulting in quiescent current con-

stop-mode current results in increased battery life. IR           sumption of less than 300nA typical and 3FA maximum. The

application-specific   peripherals    include   flexible  timers  combination of high-performance instructions and ultra-low

Maxim Integrated                                                                                                                             21
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional USB

stop-mode current increases battery life over competing                     Memory is accessed through specific data-pointer regis-

microcontrollers. An integrated POR circuit with brownout                   ters with autoincrement/decrement support.

support resets the device to a known condition following a

power-up cycle or brownout condition. Additionally, a power-                                                              Memory

fail warning flag is set, and a power-fail interrupt can be                 The microcontroller incorporates several memory types:

generated when the system voltage falls below the power-                    •  128KB program flash memory

fail warning voltage, VPFW. The power-fail warning feature

allows the application to notify the user that the system sup-              •  6KB SRAM data memory

ply is low and appropriate action should be taken.                          •  6KB utility ROM

                                     Microprocessor                         •  Soft stack

The MAXQ612/MAXQ622 are based on Maxim’s MAXQ20                                                              Memory Protection

core, which is a low-power implementation of the new                        The optional memory-protection feature separates code

16-bit MAXQ family of RISC cores. The core supports                         memory into three areas: system, user loader, and user

the Harvard memory architecture with separate internal                      application. Code in the system area can be kept con-

16-bit program and data address buses. A fixed 16-bit                       fidential. Code in the user areas can be prevented from

instruction word is standard, but data can be arranged                      reading and writing system code. The user loader can

in 8 or 16 bits. The MAXQ core is a pipelined proces-                       also be protected from user application code.

sor   with  performance          approaching    1MIPS   per  MHz.           Memory protection is implemented using privilege levels

The   16-bit   data  path    is  implemented        around  register        for code. Each area has an associated privilege level.

modules, and each register module contributes specific                      RAM/ROM are assigned privilege levels as well. Refer to

functions to the core. The accumulator module consists                      the MAXQ622 User’s Guide for a more thorough expla-

of sixteen 16-bit registers and is tightly coupled with the                 nation of the topic.

arithmetic logic unit (ALU). Program flow is supported by                                                      Stack Memory

a configurable soft stack.                                                  A  16-bit-wide  internal  stack  provides  storage  for  pro-

Execution      of  instructions  is  triggered  by   data   transfer        gram return addresses and can also be used for general-

between functional register modules or between a func-                      purpose data storage. The stack is used automatically

tional register module and memory. Because data move-                       by the processor when the CALL, RET, and RETI instruc-

ment  involves     only     source   and   destination     modules,         tions are executed and when an interrupt is serviced. An

circuit switching activities are limited to active modules                  application can also store values in the stack explicitly

only. For power-conscious applications, this approach                       by using the PUSH, POP, and POPI instructions.

localizes   power    dissipation     and   minimizes       switching        On reset, the stack pointer, SP, initializes to the top of the

noise. The modular architecture also provides a maxi-                       stack (BF0h). The CALL, PUSH, and interrupt-vectoring

mum of flexibility and reusability that are important for a                 operations decrement SP, then store a value at the loca-

microprocessor used in embedded applications.                               tion pointed to by SP. The RET, RETI, POP, and POPI

The MAXQ instruction set is highly orthogonal. All arith-                   operations retrieve the value at SP and then increment SP.

metical     and    logical  operations     can  use  any    register

in   conjunction   with     the  accumulator.   Data    movement                                                        Utility ROM

is  supported      from     any  register  to  any  other   register.       The utility ROM is a 6KB block of internal ROM memory

                                                                            that defaults to a starting address of 8000h. The utility

Table      1.  Memory Areas             and     Associated Maximum             Privilege          Levels

                     AREA                                    PAGE ADDRESS                             MAXIMUM  PRIVILEGE   LEVEL

                     System                                  0 to ULDR-1                                       High

                   User Loader                               ULDR to UAPP-1                                    Medium

                 User Application                               UAPP to top                                    Low

                   Utility ROM                                         N/A                                     High

                   Other (RAM)                                         N/A                                     Low

22                                                                                                                     Maxim Integrated
                                                                                  MAXQ612/MAXQ622

                                                          16-Bit Microcontrollers with

                                       Infrared Module and Optional USB

ROM consists of subroutines that can be called from                                                              Watchdog Timer

application software. These include the following:                       The   internal  watchdog        timer   greatly  increases      system

•   In-system  programming        (bootstrap    loader)  using          reliability. The timer resets the device if software execu-

    JTAG interface                                                       tion is disturbed. The watchdog timer is a free-running

•   In-circuit debug routines                                           counter designed to be periodically reset by the applica-

•   Test routines (internal memory tests, memory loader,                tion software. If software is operating correctly, the coun-

    etc.)                                                                ter is periodically reset and never reaches its maximum

•   User-callable routines for in-application flash memory              count.   However,     if   software     operation     is   interrupted,

    programming and fast table lookup                                    the timer does not reset, triggering a system reset and

                                                                         optionally a watchdog timer interrupt. This protects the

Following any reset, execution begins in the utility ROM.                system against electrical noise or electrostatic discharge

The  ROM      software    determines   whether   the      program        (ESD) upsets that could cause uncontrolled processor

execution should immediately jump to location 0000h,                     operation. The internal watchdog timer is an upgrade to

the start of system code, or to one of the special rou-                  older designs with external watchdog devices, reducing

tines mentioned. Routines within the utility ROM are user                system cost and simultaneously increasing reliability.

accessible      and  can  be   called  as    subroutines  by  the        The watchdog timer functions as the source of both the

application software. More information on the utility ROM                watchdog timer timeout and the watchdog timer reset.

functions is contained in the MAXQ622 User’s Guide.                      The timeout period can be programmed in a range of

Some       applications   require  protection    against  unau-          215 to 224 system clock cycles. An interrupt is gener-

thorized viewing of program code memory. For these                       ated     when   the   timeout   period    expires     if   the  interrupt

applications,     access   to   in-system    programming,     in-        is  enabled.    All  watchdog      timer  resets      follow    the  pro-

application programming, or in-circuit debugging func-                   grammed interrupt timeouts by 512 system clock cycles.

tions is prohibited until a password has been supplied.                  If  the  watchdog     timer    is  not  restarted     for  another   full

The password is defined as the 16 words of physical                      interval in this time period, a system reset occurs when

program memory at addresses 0010h to 001Fh.                              the reset timeout expires.

Three password locks protect three different program                                                IR Carrier Generation

memory segments. When the PWL is set to one (power-

on   reset  default)  and  the     contents  of  the  memory  at                                    and Modulation Timer

addresses 0010h to 001Fh are any value other than FFh                    The dedicated IR timer/counter module simplifies low-

or 00h, the password is required to access the utility                   speed infrared (IR) communication. The IR timer imple-

ROM, including in-circuit debug and in-system program-                   ments    two    pins  (IRTX     and     IRRX)    for  supporting     IR

ming routines that allow reading or writing of internal                  transmit and receive, respectively. The IRTX pin has no

memory. When PWL is cleared to zero, these utilities are                 corresponding        port  pin     designation,  so       the   standard

fully accessible without password. The PWLS bit uses a                   PD, PO, and PI port control status bits are not present.

password that is at ULDR + 0010 to ULDR + 001F, and                      However, the IRTX pin output can be manipulated high

the PWLL uses a password at UAPP + 0010 to UAPP +                        or  low  using  the   PWCN.IRTXOUT             and    PWCN.IRTXOE

001F. The password is automatically set to all ones fol-                 bits when the IR timer is not enabled (i.e., IREN = 0).

lowing a mass erase.

Table 2. Watchdog Interrupt                  Timeout (Sysclk = 12MHz, CD[1:0] = 00)

     WD[1:0]          WATCHDOG CLOCK             WATCHDOG INTERRUPT TIMEOUT                             WATCHDOG RESET AFTER

                                                                                                      WATCHDOG INTERRUPT (μs)

      00                   Sysclk/215                              2.7ms                                           42.7

      01                   Sysclk/218                              21.9ms                                          42.7

      10                   Sysclk/221                         174.7ms                                              42.7

      11                   Sysclk/224                              1.4s                                            42.7

Maxim Integrated                                                                                                                                23
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional USB

The IR timer is composed of a carrier generator and a               condition, as defined by IRTXPOL, is output on the IRTX

carrier modulator. The carrier generation module uses               pin during the next IRMT cycles.

the 16-bit IR carrier register (IRCA) to define the high            The IR timer acts as a down counter in transmit mode. An

and low time of the carrier through the IR carrier high             IR transmission starts when the IREN bit is set to 1 when

byte (IRCAH) and IR carrier low byte (IRCAL). The carrier           IRMODE = 1; when the IRMODE bit is set to 1 when IREN

modulator uses the IR data bit (IRDATA) and IR modula-              = 1; or when IREN and IRMODE are both set to 1 in the

tor time register (IRMT) to determine whether the carrier           same instruction. The IRMT and IRCA registers, along

or the idle condition is present on IRTX.                           with the IRDATA and IRTXPOL bits, are sampled at the

                        Carrier Generation Module                   beginning of the transmit process and every time the IR

The IRCAH byte defines the carrier high time in terms of            timer value reload its value. When the IRV reaches 0000h

the number of IR input clocks, whereas the IRCAL byte               value, on the next carrier clock, it does the following:

defines the carrier low time.                                       1)  Reloads IRV with IRMT.

•  IR Input Clock (fIRCLK) = fSYS/2IRDIV[1:0]                       2)  Samples IRCA, IRDATA, and IRTXPOL.

•  Carrier  Frequency  (fCARRIER)   =     fIRCLK/(IRCAH       +    3)  Generates IRTX accordingly.

   IRCAL + 2)                                                       4)  Sets IRIF to 1.

•  Carrier High Time = IRCAH + 1                                    5) Generates an interrupt to the CPU if enabled (IRIE = 1).

•  Carrier Low Time = IRCAL + 1                                     IR Transmit—Independent External Carrier

• Carrier Duty Cycle = (IRCAH + 1)/(IRCAH + IRCAL + 2)                                             and Modulator Outputs

During  transmission,   the    IRCA  register  is  latched     for  The normal transmit mode modulates the carrier based

each IRV downcount interval, and is sampled along with              upon the IRDATA bit. However, the user has the option

the IRTXPOL and IRDATA bits at the beginning of each                to input the modulator (envelope) on an external pin if

new IRV downcount interval so that duty-cycle variation             desired. The IRDATA bit is output directly to the IRTXM

and frequency shifting is possible from one interval to the         pin (if IRTXPOL = 0) on each IRV downcount interval

next. The starting/idle state and the carrier polarity of the       boundary just as if it were being used to internally modu-

IRTX pin can be configured when the IR timer is enabled.            late the carrier frequency. If IRTXPOL = 1, the inverse

                                     IR Transmission                of the IRDATA bit is output to the IRTXM pin on the IRV

During IR transmission (IRMODE = 1), the carrier gen-               interval  downcount      boundaries.      When  the  envelope

erator creates the appropriate carrier waveform, while              mode is enabled, it is possible to output either the modu-

the carrier modulator performs the modulation. The car-             lated (IRENV[1:0] = 01b) or unmodulated (INENV[1:0] =

rier modulation can be performed as a function of carrier           10b) carrier to the IRTX pin.

cycles or IRCLK cycles dependent on the setting of the                                                              IR Receive

IRCFME bit. When IRCFME = 0, the IRV down counter is                When  configured     in  receive  mode    (IRMODE    =   0),  the

clocked by the carrier frequency and thus the modula-               IR  hardware  supports   the   IRRX   capture   function.     The

tion is a function of carrier cycles. When IRCFME = 1, the          IRRXSEL[1:0] bits define which edge(s) of the IRRX pin

IRV down counter is clocked by IRCLK, allowing carrier              should trigger the IR timer capture function. Once started,

modulation timing with IRCLK resolution.                            the IR timer (IRV) starts up counting from 0000h when a

The IRTXPOL bit defines the starting/idle state as well as          qualified capture event as defined by IRRXSEL happens.

the carrier polarity for the IRTX pin. If IRTXPOL = 1, the          The IRV register is, by default, counting carrier cycles

IRTX pin is set to a logic-high when the IR timer module is         as defined by the IRCA register. However, the IR carrier

enabled. If IRTXPOL = 0, the IRTX pin is set to a logic-low         frequency  detect    (IRCFME)     allows  clocking   of  the  IRV

when the IR timer is enabled.                                       register directly with the IRCLK for finer resolution. When

A separate register bit, IR data (IRDATA), is used to               IRCFME = 0, the IRCA defined carrier is counted by IRV.

determine whether the carrier generator output is output            When IRCFME = 1, the IRCLK clocks the IRV register.

to the IRTX pin for the next IRMT carrier cycles. When              On the next qualified event, it does the following:

IRDATA = 1, the carrier waveform (or inversion of this              1)  Captures the IRRX pin state and transfers its value

waveform if IRTXPOL = 1) is output on the IRTX pin dur-                 to IRDATA. If a falling edge occurs, IRDATA = 0. If a

ing the next IRMT cycles. When IRDATA = 0, the idle                     rising edge occurs, IRDATA = 1.

24                                                                                                                  Maxim Integrated
                                                                         MAXQ612/MAXQ622

                                                         16-Bit Microcontrollers with

                                  Infrared Module and Optional USB

2)  Transfers its current IRV value to the IRMT.                  •    16-bit timer with capture

3)  Resets IRV content to 0000h (if IRXRL = 1).                   •    16-bit timer with compare

4) Continues counting again until the next qualified event.       •    Input/output enhancements for pulse-width modulation

If the IR timer value rolls over from 0FFFFh to 0000h             •    Set/reset/toggle output state on comparator match

before a qualified event happens, the IR timer overflow           •    Prescaler with 2n divider (for n = 0, 2, 4, 6, 8, 10)

(IROV) flag is set to 1 and an interrupt is generated, if

enabled. The IR module continues to operate in receive                                         General-Purpose I/O

mode until it is stopped by switching into transmit mode          The microcontroller provides port pins for general-pur-

or clearing IREN = 0.                                             pose I/O that have the following features:

                          Carrier Burst-Count Mode                •    CMOS output drivers

A special mode reduces the CPU processing burden                  •    Schmitt trigger inputs

when performing IR learning functions. Typically, when

operating in an IR learning capacity, some number of              •    Optional weak pullup to VDD when operating in input

carrier cycles are examined for frequency determination.               mode

Once the frequency has been determined, the IR receive            While the microcontroller is in a reset state, all port pins

function can be reduced to counting the number of car-            become three-state with both weak pullups and input

rier pulses in the burst and the duration of the combined         buffers disabled, unless otherwise noted.

mark-space time within the burst. To simplify this pro-           From a software perspective, each port appears as a

cess, the receive burst-count mode can be used. When              group  of  peripheral  registers  with    unique  addresses.

RXBCNT = 0, the standard IR receive capture function-             Special function pins can also be used as general-pur-

ality is in place. When RXBCNT = 1, the IRV capture               pose I/O pins when the special functions are disabled.

operation is disabled and the interrupt flag associated           For a detailed description of the special functions avail-

with  the  capture  no    longer  denotes  a   capture.  In  the  able for each pin, refer to the IC-specific user’s guide,

carrier burst-count mode, the IRMT register only counts           e.g., the MAXQ622 User’s Guide describes all special

qualified edges. The IRIF interrupt flag now sets if two          functions available on the MAXQ612/MAXQ622.

IRCA cycles elapse without getting a qualified edge. The

IRIF interrupt flag thus denotes absence of the carrier                                           Serial Peripherals

and the beginning of a space in the receive signal. The

IRCFME bit is still used to define whether the IRV register       The microcontroller supports two independent USARTs,

is counting system IRCLK clocks or IRCA-defined carrier           two SPI master/slave communications ports, and an I2C

cycles. The IRXRL bit defines whether the IRV register            bus.

is reloaded with 0000h on detection of a qualified edge                                                                USART

(per the IRXSEL[1:0] bits).                                       The   USART  units     are   implemented  with  the  following

                    16-Bit Timers/Counters                        characteristics:

The microcontroller provides two general-purpose tim-             •    2-wire interface

ers/counters that support the following functions:                •    Full-duplex operation for asynchronous data transfers

•   16-bit timer/counter                                          •    Half-duplex operation for synchronous data transfers

•   16-bit up/down autoreload                                     •    Programmable interrupt for receive and transmit

•   Counter function of external pulse                            •    Independent baud-rate generator

Table 3. USART            Mode Details

      MODE                        TYPE                       START BITS                  DATA BITS            STOP BITS

      Mode 0                      Synchronous                     N/A                    8                        N/A

      Mode 1                   Asynchronous                       1                      8                          1

      Mode 2                   Asynchronous                       1                      8+1                        1

      Mode 3                   Asynchronous                       1                      8+1                        1

Maxim Integrated                                                                                                                25
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional USB

•  Programmable 9th bit parity support                              by a USB host as a peripheral, characterized by the fol-

•  Start/stop bit support                                           lowing endpoints:

                   Serial Peripheral Interface (SPI)                •  EP0: Bidirectional CONTROL endpoint with a 64-byte

The dual-integrated SPI interfaces provide independent                 data storage.

serial communication channels that communicate syn-                 •  EP1-OUT:    BULK        (or   INT)    OUT    endpoint.          Double-

chronously with peripheral devices in a multiple master                buffered 64 bytes data storage.

or multiple slave system. The interface allows access to            •  EP2-IN: BULK (or INT)         IN endpoint. Double-buffered

a 4-wire, full-duplex serial bus, and can be operated in               64 bytes data storage.

either master mode or slave mode. Collision detection               •  EP3-IN: BULK (or INT) IN endpoint. Single-buffered 64

is provided when two or more masters attempt a data                    bytes data storage.

transfer at the same time.                                          The    choice   to  use     EP1,      EP2,  and  EP3         as    BULK     or

The maximum SPI master transfer rate is Sysclk/2. When              INTERRUPT endpoints is strictly a function of the end-

operating as an SPI slave, the MAXQ612/MAXQ622 can                  point descriptors that the USB controller returns to the

support up to Sysclk/4 SPI transfer rate. Data is trans-            USB host during enumeration.

ferred as an 8-bit or 16-bit value, MSB first. In addition,         The    USB      controller  communicates         to       a  total  of      384

the SPI module supports configuration of an active SSEL             bytes of endpoint data memory (2 x 64 bytes for each

state through the slave active select. Separate pins and            data moving endpoint EP1 and EP2), 64 bytes for the

registers are used to differentiate between the two SPI ports.      CONTROL endpoint, and 64 bytes for endpoint EP3.

                                                      I2C Bus       Double-buffering EP1 and EP2 improves throughput by

The microcontroller integrates an internal I2C bus mas-             allowing the CPU to read or load the next packet while

ter/slave for communication with a wide variety of other            the    USB  controller      is  moving      the  current     packet     over

I2C–enabled peripherals. The I2C bus is a 2-wire, bidi-             USB. EP3-IN is intended to serve as a large interrupt

rectional bus using two bus lines—the serial data line              endpoint for various USB class specifications such as

(SDA) and the serial clock line (SCL)—and a ground line.            the Still Image Capture Device. It can also be used as a

Both the SDA and SDL lines must be driven as open-                  second BULK IN endpoint.

collector/drain outputs. External resistors are required as

shown in Figure 1 to pull the lines to a logic-high state.                                                On-Chip Oscillator

The device supports both the master and slave proto-                An external quartz crystal or a ceramic resonator can be

cols. In the master mode, the device has ownership of               connected between HFXIN and HFXOUT, as illustrated

the I2C bus, drives the clock, and generates the START              in Figure 3.

and STOP signals. This allows it to send data to a slave            To operate the core from an external clock, connect the

or receive data from a slave as required. In slave mode,            clock source to the HFXIN pin and connect the HFXOUT

the   device  relies  on  an   externally  generated  clock     to

drive SCL and responds to data and commands only

when requested by the I2C master device.                                                             VDD

        USB Controller (MAXQ622 Only)                                                       HFXIN

The integrated USB controller is compliant with the USB                                                                          CLOCK CIRCUIT

2.0 specification, providing full-speed operation with the                                                                       STOP

newest generation of USB peripherals. The USB con-                                                        RF

troller functions as a full-speed USB peripheral device.

Integrating   the  USB     physical  interface  (PHY)  allows                           HFXOUT

direct  connection    to  the  USB   cable,  reducing  board

space and overall system cost. A system interrupt can                  C1       C2                            RF = 1MI Q50%

be enabled to signal that the USB needs to be serviced.                                                       C1 = C2 = 12pF

The CPU communicates to the USB controller module

through the SFR interface. The microcontroller is seen

                                                                    Figure 3. On-Chip Oscillator

26                                                                                                                            Maxim Integrated
                                                                                MAXQ612/MAXQ622

                                                            16-Bit Microcontrollers with

                                        Infrared Module and Optional USB

pin to GND. The clock source should be driven through                       In-Application Flash Programming

a CMOS driver. If the clock driver is a TTL gate, its output             From user-application code, flash memory can be pro-

must be connected to VDD through a pullup resistor to                    grammed using the ROM utility functions from either C

ensure a satisfactory logic level for active clock pulses.               or assembly language. The function declarations below

To   minimize    system     noise  on   the   clock   circuitry,  the    show   examples    of   some  of  the  ROM     utility  functions

external clock source must meet the maximum rise and                     provided for in-application flash memory programming:

fall times and the minimum high and low times specified

for the clock source. The external noise can affect the                  /* Write one 16-bit word to code address ‘dest’.

clock generation circuit if these parameters do not meet                 *   Dest  must     be   aligned   to      16  bits.

the specification.                                                       *   Returns   0    =   failure,   1    =  OK.

Noise at HFXIN and HFXOUT can adversely affect on-                       */

chip clock timing. It is good design practice to place

the crystal and capacitors as near the oscillator circuitry              int flash_write (uint16_t dest, uint16_t data);

as possible with a direct short trace. The typical values                To erase, the following function would be used:

of external capacitors vary with the type of crystal to be               /*   Erase    the     given   Flash    page

used.

                                                                         * addr: Flash offset (anywhere within page)

                                              ROM Loader                 */

The  ROM       loader  loads  program   memory        and   config-      int    flash_erasepage(uint16_t               addr);

ures loader-specific configuration features. To increase                 The in-application flash memory programming must call

the security of the system, the loader denies access to                  ROM utility functions to erase and program any of the

the system, user loader, or user-application memories                    flash  memory.   Memory      protection   is  enforced   by  the

unless an area-specific password is provided.                            ROM utility functions.

                          Loading Flash Memory                                         In-Circuit Debug and JTAG

An   internal    bootstrap    loader   allows    reloading     over  a                                                  Interface

simple  JTAG      interface.  As   a    result,  software   can      be  Embedded      debug     hardware  and     software  are  devel-

upgraded in-system, eliminating the need for a costly                    oped and integrated to provide full in-circuit debugging

hardware    retrofit   when   updates   are      required.  Remote       capability in a user-application environment. These hard-

software    uploads    are    possible  that     enable   physically     ware and software features include the following:

inaccessible applications to be frequently updated. The

interface hardware can be a JTAG connection to another                   •  Debug engine

microcontroller, or a connection to a PC serial port using               •  Set of registers providing the ability to set breakpoints

a USB-to-JTAG converter such as the MAXQUSBJTAG-                            on register, code, or data using debug service rou-

KIT#, available from Maxim. If in-system programmabil-                      tines stored in ROM

ity is not required, a commercial gang programmer can                    Collectively, these hardware and software features sup-

be   used   for  mass     programming.  Activating        the  JTAG      port two modes of in-circuit debug functionality:

interface and loading the test access port (TAP) with the                •  Background mode:

system programming instruction invokes the bootstrap

loader. Setting the SPE bit to one during reset through                      CPU is executing the normal user program

the JTAG interface executes the bootstrap-loader mode                            Allows the host to configure and set up the in-circuit

program that resides in the utility ROM. When program-                       debugger

ming is complete, the bootstrap loader can clear the SPE                 •  Debug mode:

bit and reset the device, allowing the device to bypass

the utility ROM and begin execution of the application                       Debugger takes over the control of the CPU

software.                                                                    Read/write accesses to internal registers and memory

In addition, the ROM loader also enforces the memory-                        Single-step of the CPU for trace operation

protection     policies.  Passwords     that     are  16  words   are    The interface to the debug engine is the TAP control-

required to access the ROM loader interface.                             ler. The interface allows for communication with a bus

Maxim Integrated                                                                                                                        27
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional USB

                                                                                             then (VDDIO = VDDB)

                                                                                             else (VDDIO = VDD)

                                    DEBUG                           This means that if there is a power-fail event on VDD and

          MAXQ612                   SERVICE                         the device is not powered from VBUS, it causes a power-

          MAXQ622                   ROUTINES                        fail interrupt (PFI) if enabled. If the device is powered by

                               (UTILITY ROM)                        VBUS and there is a supply on VDD, then no power-fail

                                                                    event    is    triggered.  If   the  device   is  powered    by     VBUS

                                                    CPU             and there is no supply on VDD and VBUS fails, the chip

                                    DEBUG                           attempts to switch to VDD, detects a power-fail event,

                                    ENGINE                          and a PFI occurs. Some specific examples are given

TMS               TAP                  CONTROL                      below:

TCK       CONTROLLER                BREAKPOINT                      •  C ase      1:  The   device      is  powered   from      VDD    and

TDI                                    ADDRESS                         the batteries are removed. Power decays until the

TDO                                    DATA                            power-fail-reset trip point is hit, then the part goes into

                                                                       low-power mode.

Figure 4. In-Circuit Debugger                                       •  C ase 2: The device is set to be powered from VDD

                                                                       only, it is connected to USB, and the batteries are

                                                                       removed. Response is identical to Case 1.

master that can either be automatic test equipment or a             •  C ase 3: The device is set to be powered from either

component that interfaces to a higher level test bus as                VDD or VBUS, it is connected to USB, and the bat-

part of a complete system. The communication operates                  teries      are     removed.      Because  the  part    is  already

across a 4-wire serial interface from a dedicated TAP                  powered         from  VBUS,       nothing  changes.   If    the  USB

that is compatible with the JTAG IEEE Standard 1149.                   port    is  subsequently         disconnected,  power       switches

The TAP provides an independent serial channel to com-                 over to VDD, the supply decays to the power-fail-reset

municate synchronously with the host system.                           trip point, and the part goes into low-power mode. As

To prevent unauthorized access of the protected memo-                  long as there is sufficient charge on the VDD bypass

ry regions through the JTAG interface, the debug engine                capacitor, it supports the part in power-fail. The hold-

prevents  modification  of     the  privilege       registers  and     up    time      is  similar  to  the  MAXQ610   since       the  USB

disallows all access to system memory, unless memory                   port is powered only by VBUS. Note that if the part is

protection is disabled. In addition, all services (such as             powered from VBUS and no battery has been present

register display or modification) are denied when code                 for a long time (VDD = 0), then upon USB port discon-

is executing inside the system area.                                   nection, the power collapses to ground in less than a

                                                                       second.

                               Operating Modes                                                                         Stop Mode

                               Power-Supply Selection               The lowest power mode of operation is stop mode. In this

For maximum flexibility the microcontroller can be pow-             mode, CPU state and memories are preserved, but the

ered  by  either  the  USB     (VBUS)  or     VDD.  When  a    USB  CPU is not actively running. Wake-up sources include

connection is made to a valid VBUS power source, an                 external I/O interrupts, the power-fail warning interrupt,

internal voltage regulator generates a 3.3V supply volt-            wake-up timer, or a power-fail reset. Any time the micro-

age. When the internal voltage is at an adequate level, it          controller is in a state where code does not need to be

automatically powers itself from the USB supply. This is            executed, the user software can put the microcontroller

especially beneficial in systems where the VDD supply is            into stop mode. The nanopower ring oscillator is an inter-

from a battery. In either case, the chip is fully functional        nal ultra-low-power (400nA) 8kHz ring oscillator that can

when operating from either the battery or the VBUS.                 be used to drive a wake-up timer that exits stop mode.

The power monitor is attached to the switched supply,               The wake-up timer is programmable by software in steps

VDDIO. This supply is equivalent to the higher of VDDB or           of 125Fs up to approximately 8s.

VDD. This can be expressed as follows:                              The power-fail monitor is always on during normal opera-

          If (VDDB > 3.0V or VDDB > VDD)                            tion. However, it can be selectively disabled during stop

28                                                                                                                     Maxim Integrated
                                                                          MAXQ612/MAXQ622

                                                          16-Bit Microcontrollers with

                                           Infrared Module and Optional USB

Table 4. Power-Fail Warning Level Selection                                                        Power-Fail Warning

                                           PFW THRESHOLD               The power-fail monitor can assert an interrupt if the volt-

PWCN.PFWARNCN[1:0]                                   (V)               age falls below a configurable threshold between the

                                                                       operating voltage and the reset voltage. This, if enabled,

        00                                           1.8               can allow the firmware to perform housekeeping tasks if

        01                                           1.9               the voltage level decays below the warning threshold.

        10                                         2.55                The power-fail threshold value should only be changed

        11                                         2.75                when the power-fail warning interrupt is disabled (CKCN.

                                                                       PFIE = 0) to prevent unintended triggering of the power-

                                                                       fail warning condition.

mode to minimize power consumption. This feature is                    The power-fail warning threshold is reset to 1.8V by a

enabled using the power-fail monitor disable (PFD) bit                 POR and is not affected by other resets. See Table 4.

in the PWCN register. The reset default state for the PFD

bit is 1, which disables the power-fail monitor function                                           Power-Fail Detection

during stop mode. If power-fail monitoring is disabled                 Figures 5, 6, and 7 show the power-fail detection and

(PFD = 1) during stop mode, the circuitry responsible                  response during normal and stop-mode operation.

for generating a power-fail warning or reset is shut down              If a reset is caused by a power-fail, the power-fail monitor

and neither condition is detected. Thus, the VDD < VRST                can be set to one of the following intervals:

condition does not invoke a reset state. However, in the               •  Always on—continuous monitoring

event that VDD falls below the POR level, a POR is gen-

erated. The power-fail monitor is enabled prior to stop                •  211 nanopower ring oscillator clocks (~256ms)

mode exit and before code execution begins. If a power-                •  212 nanopower ring oscillator clocks (~512ms)

fail warning condition (VDD < VPFW) is then detected,                  •  213 nanopower ring oscillator clocks (~1.024s)

the power-fail interrupt flag is set on stop mode exit. If a

power-fail reset condition is detected (VDD < VRST), the               In the case where the power-fail circuitry is periodically

CPU goes into reset.                                                   turned on, the power-fail detection is turned on for two

                        VDD                t < tPFW

                                                          t ≥ tPFW        t ≥ tPFW                 t ≥ tPFW

                                   C

        VPFW

                                                                                                G

        VRST

                                                                    E                                        H

                                                                          F

                                B          D

        VPOR

                                                                                                                      I

                             A

        INTERNAL RESET

        (ACTIVE HIGH)

Figure  5. Power-Fail Detection    During  Normal    Operation

Maxim   Integrated                                                                                                              29
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional USB

Table 5.  Power-Fail          Detection States During          Normal Operation

STATE     POWER-FAIL               INTERNAL         CRYSTAL    SRAM                          COMMENTS

                              REGULATOR      OSCILLATOR        RETENTION

      A          On                Off              Off                —    VDD < VPOR.

                                                                            VPOR < VDD < VRST.

      B          On                On               On                 —    Crystal warmup time, tXTAL_RDY.

                                                                            CPU held in reset.

      C          On                On               On                 —    VDD > VRST.

                                                                            CPU normal operation.

      D          On                On               On                 —    Power drop too short.

                                                                            Power-fail not detected.

                                                                            VRST < VDD < VPFW.

                                                                            PFI is set when VRST < VDD < VPFW and

      E          On                On               On                 —    maintains this state for at least tPFW, at

                                                                            which time a power-fail interrupt is gener-

                                                                            ated (if enabled).

                                                                            CPU continues normal operation.

                                                                            VPOR < VDD < VRST.

      F          On                Off              Off        Yes          Power-fail detected.

          (Periodically)                                                    CPU goes into reset.

                                                                            Power-fail monitor turns on periodically.

                                                                            VDD > VRST.

      G          On                On               On                 —    Crystal warmup time, tXTAL_RDY.

                                                                            CPU resumes normal operation from

                                                                            8000h.

                                                                            VPOR < VDD < VRST.

      H          On                Off              Off        Yes          Power-fail detected.

          (Periodically)                                                    CPU goes into reset.

                                                                            Power-fail monitor turns on periodically.

      I          Off               Off              Off                —    VDD < VPOR.

                                                                            Device held in reset. No operation allowed.

nanopower ring-oscillator cycles. If VDD > VRST during         If a reset is generated by any other event, such as the

detection, VDD is monitored for an additional nanopower        RESET pin being driven low externally or the watchdog

ring-oscillator  period.  If  VDD  remains   above  VRST  for  timer,  the  power-fail,  internal  regulator,  and      crystal

the third nanopower ring period, the CPU exits the reset       remain on during the CPU reset. In these cases, the CPU

state and resumes normal operation from utility ROM at         exits the reset state in less than 20 crystal cycles after

8000h after satisfying the crystal warmup period.              the reset source is removed.

30                                                                                                     Maxim Integrated
                                                            MAXQ612/MAXQ622

                                             16-Bit Microcontrollers with

                                   Infrared Module and Optional USB

                        VDD        t < tPFW

                             A               t ≥ tPFW                                             t ≥ tPFW

          VPFW

                                                                                 D

          VRST

                                B                      C

                                                                                                            E

          VPOR

                                                                                                                 F

                  STOP

       INTERNAL RESET

       (ACTIVE HIGH)

Figure 6. Stop Mode Power-Fail Detection States with Power-Fail Monitor Enabled

Table 6.  Stop Mode          Power-Fail      Detection States with Power-Fail Monitor Enabled

STATE     POWER-FAIL            INTERNAL     CRYSTAL        SRAM                                  COMMENTS

                                REGULATOR    OSCILLATOR     RETENTION

                                                                                 Application enters stop mode.

A                 On               Off                 Off  Yes                  VDD > VRST.

                                                                                 CPU in stop mode.

B                 On               Off                 Off  Yes                  Power drop too short.

                                                                                 Power-fail not detected.

                                                                                 VRST < VDD < VPFW.

                                                                                 Power-fail warning detected.

C                 On               On                  On   Yes                  Turn on regulator and crystal.

                                                                                 Crystal warmup time, tXTAL_RDY.

                                                                                 Exit stop mode.

                                                                                 Application enters stop mode.

D                 On               Off                 Off  Yes                  VDD > VRST.

                                                                                 CPU in stop mode.

                                                                                 VPOR < VDD < VRST.

E                 On               Off                 Off  Yes                  Power-fail detected.

          (Periodically)                                                         CPU goes into reset.

                                                                                 Power-fail monitor turns on periodically.

F                 Off              Off                 Off  —                    VDD < VPOR.

                                                                                 Device held in reset. No operation allowed.

Maxim Integrated                                                                                                              31
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional                                                     USB

                          VDD

                               A

                                                                                      D

          VPFW

          VRST                    B          C

                                                                                                       E

          VPOR

                                                                                                          F

                STOP

          INTERNAL RESET

          (ACTIVE HIGH)

          INTERRUPT

Figure 7. Stop Mode Power-Fail Detection with Power-Fail Monitor Disabled

Table 7.  Stop Mode            Power-Fail    Detection States with Power-Fail Monitor Disabled

STATE     POWER-FAIL              INTERNAL   CRYSTAL                       SRAM                   COMMENTS

                                  REGULATOR  OSCILLATOR  RETENTION

                                                                                 Application enters stop mode.

      A         Off               Off        Off                           Yes   VDD > VRST.

                                                                                 CPU in stop mode.

                                                                                 VDD < VPFW.

      B         Off               Off        Off                           Yes   Power-fail not detected because power-fail

                                                                                 monitor is disabled.

                                                                                 VRST < VDD < VPFW.

                                                                                 An interrupt occurs that causes the CPU to

                                                                                 exit stop mode.

                                                                                 Power-fail monitor is turned on, detects a

                                                                                 power-fail warning, and sets the power-fail

      C         On                On         On                            Yes   interrupt flag.

                                                                                 Turn on regulator and crystal.

                                                                                 Crystal warmup time, tXTAL_RDY.

                                                                                 On stop mode exit, CPU vectors to the

                                                                                 higher priority of power-fail and the inter-

                                                                                 rupt that causes stop mode exit.

32                                                                                                           Maxim Integrated
                                                                                MAXQ612/MAXQ622

                                                      16-Bit Microcontrollers with

                                         Infrared Module and Optional USB

Table 7. Stop Mode            Power-Fail Detection States with Power-Fail Monitor Disabled

(continued)

STATE         POWER-FAIL       INTERNAL               CRYSTAL           SRAM                             COMMENTS

                               REGULATOR          OSCILLATOR       RETENTION

                                                                                       Application enters stop mode.

D                 Off                    Off          Off                  Yes         VDD > VRST.

                                                                                       CPU in stop mode.

                                                                                       VPOR < VDD < VRST.

                                                                                       An interrupt occurs that causes the CPU to

E                 On                     Off          Off                  Yes         exit stop mode.

              (Periodically)                                                           Power-fail monitor is turned on, detects a

                                                                                       power-fail, and puts CPU in reset.

                                                                                       Power-fail monitor is turned on periodically.

F                 Off                    Off          Off                  —           VDD < VPOR.

                                                                                       Device held in reset. No operation allowed.

                  Applications Information                         purpose I/O pins. Negative voltage spikes on power pins

The low-power, high-performance RISC architecture of               are especially problematic as they directly couple to the

this device makes it an excellent fit for many portable            internal     power  buses.  Devices    such        as  keypads  can

or battery-powered applications. It is ideally suited for          conduct electrostatic discharges directly into the micro-

applications  such     as     universal  remote   controls  that   controller   and    seriously   damage        the  device.  System

require  the  cost-effective   integration    of  IR  transmit/    designers must protect components against these tran-

receive capability.                                                sients that can corrupt system memory.

                              Grounds and Bypassing                                  Additional Documentation

Careful PCB layout significantly minimizes system-level            Designers must have the following documents to fully

digital noise that could interact with the microcontroller         use     all  the  features  of  this  device.      This  data  sheet

or peripheral components. The use of multilayer boards             contains pin descriptions, feature overviews, and elec-

is essential to allow the use of dedicated power planes.           trical  specifications.     Errata    sheets  contain    deviations

The area under any digital components should be a con-             from published specifications. The user’s guides offer

tinuous ground plane if possible. Keep bypass capacitor            detailed information about device features and opera-

leads short for best noise rejection and place the capaci-         tion. The following documents can be downloaded from

tors as close to the leads of the devices as possible.             www.maximintegrated.com/microcontrollers.

CMOS design guidelines for any semiconductor require               •  This MAXQ612/MAXQ622 data sheet, which contains

that no pin be taken above VDD or below GND. Violation                electrical/timing specifications and pin descriptions.

of this guideline can result in a hard failure (damage to          •  The MAXQ612 /MAXQ622 revision-specific errata sheet

the silicon inside the device) or a soft failure (uninten-            (www.maximintegrated.com/errata).

tional modification of memory contents). Voltage spikes            •  The MAXQ622 User’s Guide, which contains detailed

above or below the device’s absolute maximum ratings                  information on features and operation, including pro-

can potentially cause a devastating IC latchup.                       gramming.

Microcontrollers     commonly  experience        negative   volt-

age spikes through either their power pins or general-

Maxim Integrated                                                                                                                     33
MAXQ612/MAXQ622

16-Bit Microcontrollers with

Infrared Module and Optional USB

                                                                                                                    Block Diagram

                                                       MAXQ612/MAXQ622

                                       REGULATOR                    16-BIT MAXQ               IR DRIVER

                                                                    RISC CPU

                                       VOLTAGE         6KB ROM          SECURE MMU            IR TIMER

                                       MONITOR

                                                       CLOCK            128KB FLASH           2x SPI

                                       GPIO            WATCHDOG         6KB SRAM

                                                                                              2x USART

                                       USB SIE*                 2x      8kHz NANO

                                       TXCVR           16-BIT TIMER              RING         I2C

                                       *MAXQ622 ONLY.

                           Development and                                                                Package Information

                           Technical Support                            For the latest package outline information and land patterns

Maxim  and    third-party  suppliers   provide    a    variety      of  (footprints),         go      to  www.maximintegrated.com/packages.

highly versatile, affordably priced development tools for               Note that a “+”, “#”, or “-” in the package code indicates RoHS

this microcontroller, including the following:                          status         only.  Package     drawings  may  show  a  different  suffix

                                                                        character, but the drawing pertains to the package regardless

•  Compilers                                                            of RoHS status.

•  In-circuit emulators                                                          PACKAGE              PACKAGE       OUTLINE       LAND

•  Integrated Development Environments (IDEs)                                          TYPE               CODE      NO.        PATTERN NO.

•  JTAG-to-serial  converters  for    programming     and                       64 LQFP                  C64+5     21-0083       90-0141

   debugging                                                                     44 TQFN-EP              T4477+2    21-0144       90-0127

A partial list of development tool vendors can be found at

www.maximintegrated.com/MAXQ_tools.

For technical support, go to https://support.maximinte-

grated.com/micro.

                                                                        Ordering Information/Selector Guide

       PART              TEMP RANGE    OPERATING                    PROGRAM                   DATA                USB FULL     PIN-PACKAGE

                                       VOLTAGE (V)              MEMORY (KB)            MEMORY (KB)                SPEED

MAXQ612J-0000+           0NC to +70NC  1.7 to 3.6                   128 Flash                      6                No         44 TQFN-EP*

MAXQ612G-0000+           0NC to +70NC  1.7 to 3.6                   128 Flash                      6                No         64 LQFP

MAXQ622G-0000+           0NC to +70NC  1.7 to 3.6                   128 Flash                      6                Yes        64 LQFP

Note: The 4-digit suffix “-0000” indicates a microcontroller in the default state with the flash memory unprogrammed. Any value other

than 0000 indicates a device preprogrammed at Maxim with proprietary customer-supplied software. For more information on factory

preprogramming of these devices, contact Maxim at https://support.maximintegrated.com/micro. Information on masked ROM devices

and bare die versions for most of these devices are available. Contact the factory for availability.

+Denotes a lead(Pb)-free/RoHS-compliant package.

*EP = Exposed pad.

34                                                                                                                             Maxim Integrated
                                                               MAXQ612/MAXQ622

                                          16-Bit Microcontrollers with

                    Infrared Module and Optional USB

                                                                                          Revision History

REVISION  REVISION                        DESCRIPTION                                                                                                   PAGES

NUMBER    DATE                                                                                                                                          CHANGED

0         2/10      Initial release                                                                                                                     —

1         5/10      Changed the VDDIOH spec for IOH from IOH = 20mA to IOH = 10mA in the                                                                5

                    Recommended Operating Conditions table

2         5/11      Added the Pin Descriptions—Bare Die table                                                                                           18–21

Maxim Integrated cannot assume responsibility for use of any circuitry other than circuitry entirely embodied in a Maxim Integrated product. No circuit patent

licenses are implied. Maxim Integrated reserves the right to change the circuitry and specifications without notice at any time. The parametric values (min and

max limits) shown in the Electrical Characteristics table are guaranteed. Other parametric values quoted in this data sheet are provided for guidance.

Maxim Integrated  160 Rio Robles, San Jose, CA 95134 USA       1-408-601-1000                                                                                   35

©  2011 Maxim Integrated Products, Inc.  Maxim Integrated and the Maxim Integrated logo are trademarks of Maxim Integrated Products, Inc.
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle Information:

Maxim Integrated:

MAXQ622X-0000+  MAXQ612G-0000+  MAXQ612J-0000+  MAXQ622G-0000+

小广播

MAXQ622X-2011-器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved