电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

MAX17410GTM+

器件型号:MAX17410GTM+
器件类别:电源供应
文件大小:979.09KB,共0页
厂商名称:MAXIM [Maxim Integrated Products]
厂商官网:http://www.maxim-ic.com
下载文档

MAX17410GTM+在线购买

供应商 器件名称 价格 最低购买 库存  
MAX17410GTM+ ¥104 1 点击查看 点击购买

文档预览

MAX17410GTM+器件文档内容

19-4438; Rev 0; 1/09

EVAALVUAAILTAIOBNLEKIT  Dual-Phase, Quick-PWM Controller

                        for IMVP6+ CPU Core Power Supplies

                        General Description                                                            Features                                             MAX17410

The MAX17410 is a 2-/1-phase interleaved Quick-              o Dual-/Single-Phase Interleaved Quick-PWM
PWMTM step-down VID power-supply controller for                 Controller
notebook IMVP6+ CPUs. True out-of-phase operation
reduces input ripple current requirements and output         o 0.5% VOUT Accuracy Over Line, Load, and
voltage ripple while easing component selection and             Temperature
layout difficulties. The Quick-PWM control scheme pro-
vides instantaneous response to fast load current            o 7-Bit IMVP6+ DAC
steps. Active voltage positioning reduces power dissi-       o Dynamic Phase Selection Optimizes Active/Sleep
pation and bulk output capacitance requirements and
allows ideal positioning compensation for tantalum,             Efficiency
polymer, or ceramic bulk output capacitors.                  o Transient Phase Overlap Reduces Output

The MAX17410 is intended for two different CPU core             Capacitance
applications: either bucking down the battery directly to    o Active Voltage Positioning with Adjustable Gain
create the core voltage, or bucking down the +5V sys-        o Accurate Lossless Current Balance
tem supply. The single-stage conversion method allows        o Accurate Droop and Current Limit
this device to directly step down high-voltage batteries     o Remote Output and Ground Sense
for the highest possible efficiency. Alternatively, 2-stage  o Adjustable Output Slew-Rate Control
conversion (stepping down the +5V system supply              o Power-Good Window Comparator
instead of the battery) at higher switching frequency        o Power Monitor
provides the minimum possible physical size.                 o Programmable Thermal-Fault Protection
                                                             o Phase Fault Output (PHASEGD)
A slew-rate controller allows controlled transitions         o Drives Large Synchronous Rectifier FETs
between VID codes. A thermistor-based temperature            o 4.5V to 26V Battery Input Range
sensor provides programmable thermal protection. A           o Output Overvoltage and Undervoltage Protection
power monitor provides a buffered analog voltage out-        o Soft-Startup and Soft-Shutdown
put proportional to the power delivered to the load.         o Integrated Boost Switches
                                                             o Low-Profile 7mm x 7mm, 48-Pin TQFN Package
The MAX17410 is available in a 48-pin, 7mm x 7mm
TQFN package.                                                                Pin Configuration

                                    Applications             TOP VIEW        BST1
                                                                                  DH1
         IMVP6+ Core Supply                                                             LX1
                                                                                              PGND1
         Multiphase CPU Core Supply                                                                DL1
                                                                                                         VDD
         Voltage-Positioned, Step-Down Converters                                                              DL2
                                                                                                                    PGND2
         Notebook/Desktop Computers                                                                                       LX2
                                                                                                                               DH2
                                                                                                                                     BST2
                                                                                                                                           N.C.

                                                                             36 35 34 33 32 31 30 29 28 27 26 25

                      Ordering Information                            D0 37  MAX17410                                                            24 CSP1
                                                                      D1 38                                                                      23 CSP2
PART                  TEMP RANGE  PIN-PACKAGE                         D2 39                                                                      22 VCC
                                                                      D3 40                                                                      21 GND
MAX17410GTM+ -40C to +105C      48 TQFN-EP*                         D4 41                                                                      20 IN
                                                                      D5 42                                                                      19 CSPAVG
+Denotes a lead(Pb)-free/RoHS-compliant package.                      D6 43                                                                      18 CSN1
                                                                  SHDN 44                                                                        17 CSN2
*EP = Exposed pad.                                           DPRSLPVR 45                                                                         16 CCI
                                                                DPRSTP 46                                                                        15 GNDS
                                                                 CLKEN 47                                                                        14 OUTS
                                                                   V3P3 48                                                                       13 ILIM

                                                                             1 2 3 4 5 6 7 8 9 10 11 12

                                                                             PWRGD
                                                                                  PSI

                                                                                        PMON
                                                                                              THRM
                                                                                                   VRHOT

                                                                                                         NTC
                                                                                                               PHASEGD

                                                                                                                    PGDIN
                                                                                                                          FB

                                                                                                                               VPS
                                                                                                                                     SGND
                                                                                                                                           TIME

Quick-PWM is a trademark of Maxim Integrated Products, Inc.                  THIN QFN

                          ________________________________________________________________ Maxim Integrated Products 1

For pricing, delivery, and ordering information, please contact Maxim Direct at 1-888-629-4642,
or visit Maxim's website at www.maxim-ic.com.
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410  ABSOLUTE MAXIMUM RATINGS

          VCC, VDD, V3P3 to GND ...........................................-0.3V to +6V           DL_ to GND ................................................-0.3V to (VDD + 0.3V)
          D0D6, PSI, DPRSLPVR, DPRSTP to GND ..............-0.3V to +6V                          BST_ to VDD............................................................-0.3V to +30V
                                                                                                  LX_ to BST_ ..............................................................-6V to +0.3V
          CSPAVG, CSP_, CSN_, ILIM to GND .......................-0.3V to +6V                     DH_ to LX_ ...............................................-0.3V to (VBST - +0.3V)
          PWRGD, PHASEGD, VRHOT to GND ......................-0.3V to +6V                         Continuous Power Dissipation (48-pin, 7mm x 7mm TQFN)

          FB, OUTS, CCI, TIME, PMON to GND........-0.3V to (VCC + 0.3V)                              Up to +70C ..............................................................2222mW
          PGDIN, NTC, THRM to GND ......................-0.3V to (VCC + 0.3V)                        Derating Above +70C ..........................................27.8mW/C
          CLKEN to GND ..........................................-0.3V to (V3P3 + 0.3V)           Operating Temperature Range .........................-40C to +105C
          VPS to OUTS .........................................................-0.3V to +0.3V     Junction Temperature ......................................................+150C
          SHDN to GND (Note 1)...........................................-0.3V to +30V            Storage Temperature Range .............................-65C to +165C

          IN to GND ...............................................................-0.3V to +30V

          GNDS, SGND, PGND_ to GND .............................-0.3V to +0.3V                    Lead Temperature (soldering, 10s) .................................+300C

          Note 1: SHDN may be forced to 12V for the purpose of debugging prototype breadboards using the no-fault test mode.

          Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only, and functional
          operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to
          absolute maximum rating conditions for extended periods may affect device reliability.

          ELECTRICAL CHARACTERISTICS

          (Circuit of Figure 1, VIN = 10V, VCC = VDD = VSHDN = VPGDIN = VPSI = VILIM = 5V, VV3P3 = 3.3V, VDPRSLPVR = VDPRSTP = VGNDS =
          VPGND_ = 0, CSPAVG = CSP_ = CSN_ = OUTS = 1.0000V, RFB = 3.57k from FB to VPS, [D6D0] = [0101000]; TA = 0C to +85C,
          unless otherwise noted. Typical values are at TA = +25C.)

                       PARAMETER      SYMBOL                                                      CONDITIONS          MIN TYP MAX UNITS
          PWM CONTROLLER
                                                      VCC, VDD                                                        4.5        5.5
          Input Voltage Range                         V3P3
                                                      IN                                                              3.0        3.6     V

                                                                                                                      4.5        26

                                                                             DAC codes from                           -0.5       +0.5    %
                                             Measured at FB with 0.8125V to 1.5000V

          DC Output Voltage Accuracy  VOUT   respect to GNDS,                                     DAC codes from      -7         +7
                                             includes load                                                                                     mV
                                             regulation error                                     0.3750V to 0.8000V
                                                                                                                                 +20
                                             (Note 2)                                             DAC codes from      -20

                                                                                                  0 to 0.3625V

          Boot Voltage                VBOOT                                                                           1.192 1.200 1.209  V
          Line Regulation Error
          OUTS Input Bias Current            VCC = 4.5V to 5.5V, VIN = 4.5V to 26V                                          0.1          %
          OUTS-to-VPS Resistance             VPS floating, TA = +25C
          SGND-to-AGND Resistance                                                                                     -0.1       +0.1    A
          GNDS Input Range
          GNDS Gain                                                                                                   3.5   10   40      
          GNDS Input Bias Current
          TIME Regulation Voltage                                                                                           2.5         

                                                                                                                      -200       +200 mV

                                      AGNDS  VOUT/VGNDS                                                               0.97 1.00 1.03     V/V
                                      IGNDS  V(OUTS, GNDS) = 1.0V
                                      VTIME  RTIME = 71.5k                                                            -15   -10  -4      A

                                                                                                                      1.985 2.000 2.015  V

          2 _______________________________________________________________________________________
                             Dual-Phase, Quick-PWM Controller
                         for IMVP6+ CPU Core Power Supplies

ELECTRICAL CHARACTERISTICS (continued)                                                                                               MAX17410

(Circuit of Figure 1, VIN = 10V, VCC = VDD = VSHDN = VPGDIN = VPSI = VILIM = 5V, VV3P3 = 3.3V, VDPRSLPVR = VDPRSTP = VGNDS =
VPGND_ = 0, CSPAVG = CSP_ = CSN_ = OUTS = 1.0000V, RFB = 3.57k from FB to VPS, [D6D0] = [0101000]; TA = 0C to +85C,
unless otherwise noted. Typical values are at TA = +25C.)

PARAMETER                        SYMBOL              CONDITIONS                          MIN TYP MAX UNITS

                                           RTIME = 71.5k (12.5mV/s nominal)              -10        +10

                                           RTIME = 35.7k (25mV/s nominal) to             -15        +15

                                           178k (5mV/s nominal)

                                           Soft-start and soft-shutdown: RTIME =

TIME Slew-Rate Accuracy                    35.7k (3.125mV/s nominal) to 178k             -16        +30  %

                                           (0.625mV/s nominal)

                                           Slow: VDPRSTP = VDPRSLPVR = 5V,

                                           1/4 normal slew rate, RTIME = 35.7k           -12        +25
                                           (6.25mV/s nominal) to 178k (1.25mV/s

                                           nominal)

On-Time Accuracy                             VIN = 10V, VFB = 1.0V, VCCI = (1.0V +       300 333 366     ns
                                 tON VDIODE), measured at DH_, 300kHz per

                                             phase nominal (Note 3)

Minimum Off-Time                 tOFF(MIN) Measured at DH_ (Note 3)                           300 375    ns
BIAS CURRENTS

Quiescent Supply Current (VCC)   ICC       Measured at VCC, VDPRSLPVR = 5V, FB                3     6    mA
                                           forced above the regulation point

Quiescent Supply Current (VDD)   IDD       Measured at VDD, VDPRSLPVR = 0, FB forced          0.02  1    A
                                           above the regulation point, TA = +25C

Quiescent Supply Current (V3P3)  I3P3      Measured at V3P3, FB forced within the             0.01  1    A
                                           CLKEN power-good window, TA = +25C

Quiescent Supply Current (IN)       IIN    Measured at IN, VIN = 10V                          15    25   A
Shutdown Supply Current (VCC)    ICC,SDN   Measured at VCC, SHDN = GND, TA = +25C
Shutdown Supply Current (VDD)    IDD,SDN   Measured at VDD, SHDN = GND, TA = +25C            0.01  1    A
Shutdown Supply Current (V3P3)   I3P3,SDN  Measured at V3P3, SHDN = GND, TA = +25C
                                                                                              0.01  1    A
Shutdown Supply Current (IN)     IIN,SDN   Measured at IN, VIN = 26V, SHDN = GND,
                                           VCC = 0V or 5V, TA = +25C                         0.01  1    A

                                                                                              0.01 0.1   A

FAULT PROTECTION

                                           Skip mode after output reaches the

                                           regulation voltage or PWM mode, measured      250  300   350  mV
                                           at FB with respect to the voltage target set

Output Overvoltage-              VOVP      by the VID code (see Table 4)
Protection Threshold                       Soft-start, soft-shutdown, skip mode, and

                                           output has not reached the regulation         1.75 1.80 1.85
                                           voltage; measured at FB                                                                V

                                           Minimum OVP threshold; measured at FB              0.8

Output Overvoltage-              tOVP FB forced 25mV above trip threshold                     10         s
Propagation Delay

                  _______________________________________________________________________________________ 3
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410  ELECTRICAL CHARACTERISTICS (continued)

          (Circuit of Figure 1, VIN = 10V, VCC = VDD = VSHDN = VPGDIN = VPSI = VILIM = 5V, VV3P3 = 3.3V, VDPRSLPVR = VDPRSTP = VGNDS =
          VPGND_ = 0, CSPAVG = CSP_ = CSN_ = OUTS = 1.0000V, RFB = 3.57k from FB to VPS, [D6D0] = [0101000]; TA = 0C to +85C,
          unless otherwise noted. Typical values are at TA = +25C.)

          PARAMETER                          SYMBOL      CONDITIONS                                  MIN TYP MAX UNITS

          Output Undervoltage-               VUVP        Measured at FB with respect to the voltage  -450    -400  -350  mV
          Protection Threshold                           target set by the VID code; see Table 4

          Output Undervoltage-               tUVP FB forced 25mV below trip threshold                        10          s
          Propagation Delay
                                             tBOOT       Measured from the time when FB reaches      20      60    100   s
          CLKEN Startup Delay and                        the boot target voltage (Note 2)
          Boot Time Period

          PWRGD Startup Delay                            Measured at startup from the time when      3       6.5   10    ms
          CLKEN and PWRGD Threshold                      CLKEN goes low
          CLKEN and PWRGD Delay
                                                                                 Lower threshold,
                                                         Measured at FB with falling edge
                                                         respect to the voltage (undervoltage)       -350 -300 -250

                                                         target set by the VID   Upper threshold,                        mV

                                                         code; see Table 4,
                                                         20mV hysteresis (typ) rising edge           +150 +200 +250

                                                                                 (overvoltage)

                                                         FB forced 25mV outside the PWRGD trip               10          s
                                                         threshold s

          PHASEGD Delay                                  V(CCI, FB) forced 25mV outside trip                 10          s
                                                         threshold s

          CLKEN, PWRGD, and PHASEGD                      Measured from the time when FB reaches

          Transition Blanking Time           tBLANK the target voltage (Note 2)                              20          s
          (VID Transitions)

          PHASEGD Transition Blanking                    Number of DH2 pulses for which PHASEGD              32          Pulses
          Time (Phase 2 Enable Transitions)              is blanked after phase 2 is enabled
          CLKEN Output Low Voltage
                                                         Low state, ISINK = 3mA                                    0.4   V

          CLKEN Output High Voltage                      High state, ISOURCE = 3mA                   V3P3 -              V
                                                                                                       0.4

          PWRGD, PHASEGD Output                          Low state, ISINK = 3mA                                    0.4   V
          Low Voltage

          PWRGD, PHASEGD Leakage                         High-impedance state; PWRGD, PHASEGD                      1     A
          Current                                        forced to 5V; TA = +25C
                                                                                                             10         
          CSN_ Pulldown Resistances                      SHDN = 0, measured after soft-shutdown
          in Shutdown                                    completed (DL = low)

          VCC Undervoltage-Lockout           VUVLO(VCC)  Rising edge, 65mV typical hysteresis,       4.05 4.27 4.48      V
          Threshold                                      controller disabled below this level

          THERMAL PROTECTION

          THRM, NTC Pullup Current           ITHRM, INTC VTHRM = VNTC = 1V                           40      50    60    A

          Ratio of NTC Pullup Current to     INTC/ITHRM VTHRM = VNTC = 1V                            0.995   1     1.025 A/A
          THRM Pullup Current

          4 _______________________________________________________________________________________
                               Dual-Phase, Quick-PWM Controller
                           for IMVP6+ CPU Core Power Supplies

ELECTRICAL CHARACTERISTICS (continued)                                                                                         MAX17410

(Circuit of Figure 1, VIN = 10V, VCC = VDD = VSHDN = VPGDIN = VPSI = VILIM = 5V, VV3P3 = 3.3V, VDPRSLPVR = VDPRSTP = VGNDS =
VPGND_ = 0, CSPAVG = CSP_ = CSN_ = OUTS = 1.0000V, RFB = 3.57k from FB to VPS, [D6D0] = [0101000]; TA = 0C to +85C,
unless otherwise noted. Typical values are at TA = +25C.)

PARAMETER                         SYMBOL                    CONDITIONS                         MIN TYP MAX UNITS

VRHOT Trip Threshold                            Measured at NTC with respect to THRM,          -12          +12    mV
                                                VTHRM = 1V, falling edge; typical
                                                hysteresis = 100mV

VRHOT Delay                       tVRHOT        VNTC forced 25mV below VTHRM, VTHRM =                 10           s
                                                1V, falling edge

VRHOT Output On-Resistance        RON(VRHOT) Low state                                                2     8      
VRHOT Leakage Current                               High-impedance state, VRHOT forced to 5V,
                                                    TA = +25C                                              1      A

Thermal-Shutdown Threshold        TSHDN Typical hysteresis = 15C                                     +160         C

VALLEY CURRENT LIMIT, DROOP, CURRENT BALANCE, AND CURRENT MONITOR

                                                                  VTIME - VILIM = 100mV        7      10    13
                                                                  VTIME - VILIM = 500mV
Current-Limit Threshold Voltage   VLIMIT VCSP_ - VCSN_            ILIM = VCC                   45     50    55     mV
(Positive)

                                                                                               20 22.5 25

Current-Limit Threshold Voltage   VLIMIT(NEG) VCSP_ - VCSN_, nominally -125% of VLIMIT         -4           +4     mV
(Negative) Accuracy

Current-Limit Threshold Voltage   VZERO VAGND - VLX_, DPRSLPVR = 5V                                   1            mV
(Zero Crossing)

CSPAVG, CSP_, CSN_                                                                             0            2      V
Common-Mode Input Range

Phase 2 Disable Threshold                       Measured at CSP2                               3      VCC - VCC -  V

                                                                                                      1     0.4

CSPAVG, CSP_, CSN_                 ICSPAVG,     TA = +25C                                     -0.2         +0.2   A
Input Current                     ICSP_, ICSN_

ILIM Input Current                IILIM         TA = +25C                                     -0.1         +0.1   A
Droop Amplifier Offset                                                                         -0.5
                                                [VCSPAVG - (VCSN1 +   TA = +25C               -0.75        +0.5
                                                VCSN2)/2] at IFB = 0  TA = 0C to +85C                                    mV

                                                                                                            +0.75

Droop Amplifier                   Gm(FB)        IFB/[VCSPAVG - (VCSN1 + VCSN2)/2], VFB =       1.180  1.2   1.216  mS
Transconductance                                VCSN_ = 0.45V to 1.5V

                                                                  [VCSPAVG - (VCSN1 +

                                                V(OUTS, GNDS) =   VCSN2)/2] = 15mV,            1.65   1.7 1.743
                                                                  V(TIME, ILIM) = 225mV
Power Monitor Output Voltage for  VPMON         1.200V, IPMON =                                                    V
                                                0A
Typical HFM Conditions                                            [VCSPAVG - (VCSN1 +

                                                                  VCSN2)/2] = 15mV,            0.738 0.765 0.792

                                                                  V(TIME, ILIM) = 500mV

Power Monitor Gain Referred to    APMON/ [VCSPAVG - (VCSN1 + VCSN2)/2] = 15mV,                 1.375 1.4167 1.452 V/V
Output Voltage V(OUTS, GNDS)       VOUT V(TIME, ILIM) = 225mV, IPMON = 0A

Power Monitor Gain Referred to    APMON/VCS     V(CSN, GNDS) = 1.200V, V(TIME, ILIM) =         104 113.33 123      V/V
[VCSPAVG - (VCSN1 + VCSN2)/2]                   225mV, IPMON = 0A

                  _______________________________________________________________________________________ 5
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410  ELECTRICAL CHARACTERISTICS (continued)

          (Circuit of Figure 1, VIN = 10V, VCC = VDD = VSHDN = VPGDIN = VPSI = VILIM = 5V, VV3P3 = 3.3V, VDPRSLPVR = VDPRSTP = VGNDS =
          VPGND_ = 0, CSPAVG = CSP_ = CSN_ = OUTS = 1.0000V, RFB = 3.57k from FB to VPS, [D6D0] = [0101000]; TA = 0C to +85C,
          unless otherwise noted. Typical values are at TA = +25C.)

          PARAMETER                         SYMBOL     CONDITIONS                                       MIN   TYP   MAX   UNITS
                                                                                                         -6         +1.0  V/A
          Power Monitor Load Regulation                Measured at PMON IPMON = 0 to 500A               -1.0   50
                                                       with respect to                                                      mV
                                                       unloaded voltage IPMON = -100A                   2.3   200           mV
                                                                                                        0.67
          Current Balance Amplifier Offset             (VCSP1 - VCSN1) - (VCSP2 - VCSN2) at ICCI = 0          0.9
                                                                                                              0.7
          Current Balance Amplifier         Gm(CCI)    ICCI/[(VCSP1 - VCSN1) - (VCSP2 - VCSN2)],              0.7         S
          Transconductance                             VCSN_ = 0.45V to 1.5V                                  0.25
                                                                                                              2.2
          GATE DRIVERS                      RON(DH_)   BST_ - LX_ forced          High state (pullup)         2.7   2.5
          DH_ Gate-Driver On-Resistance                to 5V                      Low state (pulldown)        2.7                 
                                                                                                                8
          DL_ Gate-Driver On-Resistance                     High state (pullup)                                20   2.0
                                            RON(DL_)                                                           20   2.0
                                                                                                               20
                                                            Low state (pulldown)                               20                 
                                                                                                               20   0.7
          DH_ Gate-Driver Source Current    IDH_(SOURCE) DH_ forced to 2.5V, BST_ - LX_ forced to 5V           20
          DH_ Gate-Driver Sink Current        IDH_(SINK) DH_ forced to 2.5V, BST_ - LX_ forced to 5V                              A
          DL_ Gate-Driver Source Current                                                                       10                 A
          DL_ Gate-Driver Sink Current      IDL_(SOURCE) DL_ forced to 2.5V                                                       A
          Driver Propagation Delay            IDL_(SINK) DL_ forced to 2.5V                                                       A
                                               tDH_DL_ DH_ low to DL_ high
          DL_ Transition Time                  tDL_DH_ DL_ low to DH_ high                                                       ns
                                                               DL_ falling, CDL_ = 3nF
          DH_ Transition Time                                  DL_ rising, CDL_ = 3nF                                     ns
                                                               DH_ falling, CDH_ = 3nF
                                                               DH_ rising, CDH_ = 3nF                                     ns

          Internal BST_ Switch              RON(BST_)                                                               20   
          On-Resistance

          LOGIC AND I/O                     VIH        SHDN, PGDIN, DPRSLPVR                                              V
          Logic Input High Voltage
          Logic Input Low Voltage           VIL        SHDN, PGDIN, DPRSLPVR                                        1.0   V

          Low-Voltage Logic Input           VIHLV PSI, D0D6, DPRSTP                                                      V
          High Voltage

          Low-Voltage Logic Input           VILLV      PSI, D0D6, DPRSTP                                           0.33  V
          Low Voltage
                                                       TA = +25C, PGDIN                                -1.5  -1    -0.5
          Logic Input Current                          TA = +25C, SHDN, DPRSLPVR, PSI,
                                                       DPRSTP, D0D6 = 0 or 5V                          -1          +1    A

          6 _______________________________________________________________________________________
    Dual-Phase, Quick-PWM Controller
for IMVP6+ CPU Core Power Supplies

ELECTRICAL CHARACTERISTICS                                                                                                    MAX17410

(Circuit of Figure 1, VIN = 10V, VCC = VDD = VSHDN = VPGDIN = VPSI = VILIM = 5V, VV3P3 = 3.3V, VDPRSLPVR = VDPRSTP = VGNDS =
VPGND_ = 0, CSPAVG = CSP_ = CSN_ = OUTS = 1.0000V, RFB = 3.57k from FB to VPS, [D6D0] = [0101000]; TA = -40C to
+105C, unless otherwise noted.)

             PARAMETER          SYMBOL               CONDITIONS                        MIN    TYP  MAX UNITS
PWM CONTROLLER                                                                                333
Input Voltage Range                        VCC, VDD                                     4.5        5.5
                                           V3P3                                         3.0
DC Output Voltage Accuracy                                                              4.5        3.6    V
                                                                                       -0.75
Boot Voltage                               IN                                                      26
OUTS to VPS Resistance                                                                  -10
GNDS Input Range                           Measured at FB         DAC codes from                   +0.75  %
GNDS Gain                                  with respect to        0.8125V to 1.5000V    -25
GNDS Input Bias Current           VOUT     GNDS, includes                              1.185       +10
TIME Regulation Voltage          VBOOT     load regulation error  DAC codes from                                 mV
                                 AGNDS     (Note 2)               0.3750V to 0.8000V    3.5
TIME Slew-Rate Accuracy          IGNDS                                                 -200        +25
                                  VTIME                           DAC codes from 0 to  0.97
On-Time Accuracy                                                  0.3625V               -15
Minimum Off-Time                   tON                                                 1.985
BIAS CURRENTS                   tOFF(MIN)                                               -10        1.215  V
Quiescent Supply Current (VCC)                                                          -15
Quiescent Supply Current (IN)                                                                      40     
                                                                                        -16
                                                                                                   +200 mV
                                                                                        -12
                                           VOUT/VGNDS                                              1.03   V/V
                                           V(OUTS, GNDS) = 1.0V                         290
                                                                                                   -4     A
                                           RTIME = 71.5k
                                           RTIME = 71.5k (12.5mV/s nominal)                        2.015  V

                                           RTIME = 35.7k (25mV/s nominal) to                       +10
                                           178k (5mV/s nominal)
                                                                                                   +15
                                           Soft-start and soft-shutdown: RTIME =
                                           35.7k (3.125mV/s nominal) to 178k                       +30    %
                                           (0.625mV/s nominal)
                                                                                                   +25
                                           Slow: VDPRSTP = VDPRSLPVR = 5V, 1/4
                                           normal slew rate, RTIME = 35.7k (6.25mV/                376    ns
                                           s nominal) to 178k (1.25mV/s nominal)
                                                                                                   375    ns
                                           VIN = 10V, VFB = 1.0V, VCCI = (1.0V +
                                           VDIODE), measured at DH_, 300kHz per
                                           phase nominal (Note 3)

                                           Measured at DH_ (Note 3)

                                ICC        Measured at VCC, VDPRSLPVR = 5V, FB                     6      mA
                                           forced above the regulation point

                                IIN        Measured at IN, VIN = 10V                               25     A

_______________________________________________________________________________________ 7
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410  ELECTRICAL CHARACTERISTICS (continued)

          (Circuit of Figure 1, VIN = 10V, VCC = VDD = VSHDN = VPGDIN = VPSI = VILIM = 5V, VV3P3 = 3.3V, VDPRSLPVR = VDPRSTP = VGNDS =
          VPGND_ = 0, CSPAVG = CSP_ = CSN_ = OUTS = 1.0000V, RFB = 3.57k from FB to VPS, [D6D0] = [0101000]; TA = -40C to
          +105C, unless otherwise noted.)

                       PARAMETER          SYMBOL      CONDITIONS                                    MIN     TYP  MAX UNITS
          FAULT PROTECTION
                                                      Skip mode after output reaches the            250          350   mV
          Output Overvoltage-Protection               regulation voltage or PWM mode; measured
          Threshold                       VOVP        at FB with respect to the voltage target set  1.75         1.85  V
                                                      by the VID code (see Table 4)                 -450
          Output Undervoltage-Protection  VUVP                                                       20          -350  mV
          Threshold                       tBOOT       Soft-start, soft-shutdown, skip mode, and
          CLKEN Startup Delay and Boot                output has not reached the regulation                      100   s
          Time Period                                 voltage; measured at FB

                                                      Measured at FB with respect to the voltage
                                                      target set by the VID code (see Table 4)

                                                      Measured from the time when FB reaches
                                                      the boot target voltage (Note 2)

          PWRGD Startup Delay                         Measured at startup from the time when           3         10    ms
                                                      CLKEN goes low                                 -350
          CLKEN and PWRGD Threshold
          CLKEN Output Low Voltage                    Measured at FB with    Lower threshold,       +150         -250
          CLKEN Output High Voltage                   respect to the         falling edge                                      mV
                                                      voltage target set by  (undervoltage)         V3P3 -
                                                      the VID code (see                               0.4        +250
                                                      Table 4), 20mV         Upper threshold,
                                                      hysteresis (typ)       rising edge
                                                                             (overvoltage)

                                                      Low state, ISINK = 3mA                                     0.4   V

                                                      High state, ISOURCE = 3mA                                        V

          PWRGD, PHASEGD Output                       Low state, ISINK = 3mA                                     0.4   V
          Low Voltage

          PWRGD, PHASEGD Leakage                      High-impedance state; PWRGD, PHASEGD                       1     A
          Current                                     forced to 5V; TA = +25C
          VCC Undervoltage-Lockout
          Threshold                       VUVLO(VCC)  Rising edge, 65mV typical hysteresis,         4.0          4.5   V
          THERMAL PROTECTION                          controller disabled below this level
          THRM, NTC Pullup Current
          Ratio of NTC Pullup Current to  ITHRM, INTC VTHRM = VNTC = 1V                               40         60    A
          THRM Pullup Current                                                                       0.993
                                          INTC/ITHRM VTHRM = VNTC = 1V                                           1.03 A/A
          VRHOT Trip Threshold                                                                       -12
                                                            Measured at NTC with respect to THRM,                +12   mV
          VRHOT Output On-Resistance                        VTHRM = 1V, falling edge; typical
                                                            hysteresis = 100mV                                   8     
                                          RON(VRHOT) Low state

          8 _______________________________________________________________________________________
                             Dual-Phase, Quick-PWM Controller
                         for IMVP6+ CPU Core Power Supplies

ELECTRICAL CHARACTERISTICS (continued)                                                                                        MAX17410

(Circuit of Figure 1, VIN = 10V, VCC = VDD = VSHDN = VPGDIN = VPSI = VILIM = 5V, VV3P3 = 3.3V, VDPRSLPVR = VDPRSTP = VGNDS =
VPGND_ = 0, CSPAVG = CSP_ = CSN_ = OUTS = 1.0000V, RFB = 3.57k from FB to VPS, [D6D0] = [0101000]; TA = -40C to
+105C, unless otherwise noted.)

PARAMETER                         SYMBOL                CONDITIONS                           MIN TYP MAX UNITS

VALLEY CURRENT LIMIT, DROOP, CURRENT BALANCE, AND CURRENT MONITOR

                                                                VTIME - VILIM = 100mV        7      13

Current-Limit Threshold Voltage   VLIMIT VCSP_ - VCSN_          VTIME - VILIM = 500mV        45     55     mV
(Positive)

                                                                ILIM = VCC                   20     25

Current-Limit Threshold Voltage   VLIMIT(NEG) VCSP_ - VCSN_-, nominally -125% of VLIMIT      -5     +5     mV
(Negative) Accuracy

CSPAVG, CSP_, CSN_                                                                           0      2      V
Common-Mode Input Range

Phase 2 Disable Threshold                     Measured at CSP2                               3      VCC -  V
Droop Amplifier Offset
Droop Amplifier                                                                                     0.4
Transconductance
                                              [VCSPAVG - (VCSN1 + TA = +25C                 -0.75  +0.75
Power Monitor Output Voltage for              VCSN2)/2] at IFB = 0 TA = 0C to +85C           -1                  mV
Typical HFM Conditions
                                                                                             1.173    +1

                                  Gm(FB)      IFB/[VCSPAVG - (VCSN1 + VCSN2)/2], VFB =       1.627  1.224 mS
                                  VPMON       VCSN- = 0.45V to 1.5V
                                                                                             0.734
                                              V(OUTS, GNDS) =     [VCSPAVG - (VCSN1 +               1.768
                                              1.200V, IPMON = 0A  VCSN2)/2] = 15mV,                                 V
                                                                  V(TIME, ILIM) =
                                                                  225mV                             0.796

                                                                  [VCSPAVG - (VCSN1 +
                                                                  VCSN2)/2] = 15mV,
                                                                  V(TIME, ILIM) =
                                                                  500mV

Power Monitor Gain Referred to    APMON/VOUT  [VCSPAVG - (VCSN1 + VCSN2)/2] = 15mV,          1.375  1.452 V/V
Output Voltage V(OUTS, GNDS)                  V(TIME, ILIM) = 225mV, IPMON = 0A               104
                                                                                               -6
Power Monitor Gain Referred to    APMON/VCS   V(CSN, GNDS) = 1.200V, V(TIME, ILIM) =          -1.5  123    V/V
[VCSPAVG - (VCSN1 + VCSN2)/2]                 225mV, IPMON = 0A

Power Monitor Load Regulation                 Measured at PMON    IPMON = 0 to 500A                        V/A
Current Balance Amplifier Offset              with respect to
                                              unloaded voltage

                                              (VCSP1 - VCSN1) - (VCSP2 - VCSN2) at ICCI = 0         +1.5   mV

_______________________________________________________________________________________ 9
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410  ELECTRICAL CHARACTERISTICS (continued)

          (Circuit of Figure 1, VIN = 10V, VCC = VDD = VSHDN = VPGDIN = VPSI = VILIM = 5V, VV3P3 = 3.3V, VDPRSLPVR = VDPRSTP = VGNDS =
          VPGND_ = 0, CSPAVG = CSP_ = CSN_ = OUTS = 1.0000V, RFB = 3.57k from FB to VPS, [D6D0] = [0101000]; TA = -40C to
          +105C, unless otherwise noted.)

                       PARAMETER         SYMBOL                  CONDITIONS                    MIN   TYP  MAX UNITS
          GATE DRIVERS
                                         RON(DH_)  BST_ - LX_ forced     High state (pullup)   2.3        2.5
          DH_ Gate-Driver On-Resistance  RON(DL_)  to 5V                 Low state (pulldown)  0.67                     

          DL_ Gate-Driver On-Resistance            High state (pullup)                                    2.0
                                                                                                          2.0
          Internal BST_ Switch                     Low state (pulldown)
          On-Resistance                                                                                                
          LOGIC AND I/O                                                                                   0.7
          Logic Input High Voltage
          Logic Input Low Voltage        RON(BST_) IBST_ = 10mA                                           20   
          Low-Voltage Logic Input
          High Voltage                    VIH      SHDN, PGDIN, DPRSLPVR                                        V
                                          VIL      SHDN, PGDIN, DPRSLPVR
                                                                                                          1.0   V
                                         VIHLV     PSI, D0D6, DPRSTP
                                                                                                                V

          Low-Voltage Logic Input        VILLV PSI, D0D6, DPRSTP                                         0.33  V
          Low Voltage

          Note 2: DC output accuracy specifications refer to the trip level of the error amplifier. The output voltage has a DC regulation higher
                     than the trip level by 50% of the output ripple. When pulse skipping, the output rises by approximately 1.5% when transition-
                     ing from continuous conduction to no load.

          Note 3: On-time and minimum off-time specifications are measured from 50% to 50% at the DL_ and DH_ pins, with LX_ forced to
                     GND, BST_ forced to 5V, and a 500pF capacitor from DH_ to LX_ to simulate external MOSFET gate capacitance. Actual in-
                     circuit times might be different due to MOSFET switching speeds.s

          10 ______________________________________________________________________________________
                                              Dual-Phase, Quick-PWM Controller
                                          for IMVP6+ CPU Core Power Supplies

                                                              Typical Operating Characteristics                                                                                                                                                                                                                                                MAX17410

(Circuit of Figure 1, VIN = 12V, VCC = VDD = 5V, SHDN = VCC, D0D6 set for 1.1500V, TA = +25C, unless otherwise specified.)

                      2-PHASE OUTPUT VOLTAGE vs. LOAD CURRENT             2-PHASE EFFICIENCY vs. LOAD CURRENT                1-PHASE OUTPUT VOLTAGE vs. LOAD CURRENT
                                      (VOUT(HFM) = 1.075V)                            (VOUT(HFM) = 1.075V)                                   (VOUT(HFM) = 0.875V)

                     1.15                                             100                                                   0.90

                     1.10                                                                         7V
                                                                       90
                     1.05
                                                                       80
                     1.00                                                                                             12V

                                                                       70
                                                                                                                20V

                                                                       60
                                                               MAX17410 toc01                                               0.89

                                                                      EFFICIENCY (%)
                                                                                                                                                                                               MAX17410 toc02

                                                                                                                                                 OUTPUT VOLTAGE (V)
                                                                                                                                                                                                                                                                                                                               MAX17410 toc03
OUTPUT VOLTAGE (V)                                                                                                          0.88
                                                                                                                                                  PWM MODE

                                                                                                                            0.87

                                                                                                                            0.86

                                                                                                                            0.85

                                                                                                                            0.84         SKIP MODE

                                                                                                                            0.83

                     0.95                                             50                                                    0.82
                                                                                                                                  0
                           0  10     20             30         40          0.1         1                10             100               5          10        15                                             20

                                  LOAD CURRENT (A)                                     LOAD CURRENT (A)                                     LOAD CURRENT (A)

                        1-PHASE EFFICIENCY vs. LOAD CURRENT                         SWITCHING FREQUENCY                                 NO-LOAD SUPPLY CURRENT
                                    (VOUT(LFM) = 0.875V)                               vs. LOAD CURRENT                                      vs. INPUT VOLTAGE
                                                                                                                                            (VOUT(HFM) = 1.075V)
                     90                                               400
                             7V                                                                                             100

                     80                                                                                                      75
                                                                                                                                                        IIN
                                                               MAX17410 toc04350VOUT(LFM) = 0.875V

                                                                      SWITCHING FREQUENCY (kHz)300VOUT(HFM) = 1.075V
                                                                                                                                                                                               MAX17410 toc05
EFFICIENCY (%)       70                   12V                                                                                                    SUPPLY CURRENT (mA)250
                                                                                                                                                                                                                                                                                                                               MAX17410 toc06
                     60              20V                              200                                                   50
                     50                                               150
                                                    SKIP MODE                                       DPRSLPVR = VCC          25                      ICC + IDD
                     40                             PWM MODE          100                           DPRSLPVR = GND
                                                                       50                                                    0                                  DPRSLPVR = GND
                     30           1       10                 100        0          10     20        30      40         50       0                                         PSI = VCC
                        0.1
                                                                            0                                                            9 12 15 18 21 24
                                                                                                                                                INPUT VOLTAGE (V)
                                  LOAD CURRENT (A)                                     LOAD CURRENT (A)

                                NO-LOAD SUPPLY CURRENT                     0.8125V OUTPUT-VOLTAGE DISTRIBUTION              Gm(FB) TRANSCONDUCTANCE DISTRIBUTION
                            vs. INPUT VOLTAGE AT SKIP MODE
                                                                      70                                                    40
                                   (VOUT(HFM) = 1.075V)                     +85C                                                 +85C

                     10                                               60 +25C                                              35 +25C
                                                               MAX17410 toc07                       SAMPLE SIZE = 100                                       SAMPLE SIZE = 100
                                                  ICC + IDD
SUPPLY CURRENT (mA)   1                                               SAMPLE PERCENTAGE (%)50                               30
                                                                                                                                                                                               MAX17410 toc08
                                                                      40                                                    25
                                                                                                                                                 SAMPLE PERCENTAGE (%)
                                                                                                                                                                                                                                                                                                                               MAX17410 toc0920

                                                                      30

                      0.1                                                                                                   15

                     0.01                        IIN                  20                                                    10
                           6                                          10
                                                      DPRSLPVR = VCC                                                        5
                              9 12 15 18 21 24
                                                                      0                                                     0
                                     INPUT VOLTAGE (V)
                                                                           0.8075
                                                                                0.8085
                                                                                     0.8095
                                                                                         0.8105
                                                                                               0.8115
                                                                                                   0.8125
                                                                                                         0.8135
                                                                                                             0.8145
                                                                                                                  0.8155
                                                                                                                       0.8165
                                                                                                                            0.8175

                                                                                                                                                     1180
                                                                                                                                                          1184
                                                                                                                                                               1188
                                                                                                                                                                    1192
                                                                                                                                                                         1196
                                                                                                                                                                              1200
                                                                                                                                                                                   1204
                                                                                                                                                                                        1208
                                                                                                                                                                                             1212
                                                                                                                                                                                                  1216
                                                                                                                                                                                                       1220
                                                                                                                                         TRANSCONDUCTANCE (S)
                                                                                       OUTPUT VOLTAGE (V)

                                     ______________________________________________________________________________________ 11
Dual-Phase, Quick-PWM Controller
for IMVP6+ CPU Core Power Supplies

                                           Typical Operating Characteristics (continued)

(Circuit of Figure 1, VIN = 12V, VCC = VDD = 5V, SHDN = VCC, D0D6 set for 1.1500V, TA = +25C, unless otherwise specified.)
MAX17410

                                    V(CSP-CSN)1,2 (mV)
                                                                                                             V(CSP-CSN)1,2 (mV)
            CURRENT BALANCE vs. LOAD CURRENT                                                                                                        SOFT-START WAVEFORM (UP TO CLKEN)

        25                                                     0.5 MAX17410 toc10                                                                                                 MAX17410 toc11
               VOUT = 1.075V                                                0.4
                                                                                                                                           5V

                                                                                                                                           0                                                        A

        20                                                              0.3                                                                3.3V                                                     B

                                                                        0.2                                                                      0
                                                                                                                                           1.075V
        15  VCSPN1 - VCSPN2                                             0.1

                                                                        0                                                                                                                           C

        10 VCSP1 - VCSN1                                                -0.1                                                               0

                                                                        -0.2                                                                                                                        D

        5                                                               -0.3                                                               0

                                        VCSP2 - VCSN2                   -0.4                                                               0                                                        E

        0                                                               -0.5

            0 5 10 15 20 25 30 35 40 45 50                                                                                                                              200s/div

                                        LOAD CURRENT (A)                                                                                            A. SHDN, 5V/div               D. ILX1, 10A/div
                                                                                                                                                    B. CLKEN, 3.3V/div            E. ILX2, 10A/div
                                                                                                                                                    C. VOUT, 500mV/div
                                                                                                                                                                                    IOUT = 0

        SOFT-START WAVEFORM (UP TO PWRGD)                                          SHUTDOWN WAVEFORM                                                                              LOAD-TRANSIENT RESPONSE
                                                                                                                                                                                           (HFM MODE)
                                        MAX17410 toc12                                                                                     MAX17410 toc13
                                                                                                                                                                                                                                               MAX17410 toc14
5V                                                          A      5V                                                            A                                   47A
0                                                                   0                                                           B                                    9A                                                           A
3.3V                                                                                                                             C                                1.075V
   0                                                        B    3.3V                                                            D                                                                                                 B
                                                                     0                                                                                                1V
3.3V                                                        C                                                                    E                                   25A                                                           C
   0                                                             3.3V
                                                                     0                                                                                                5A
3.3V                                                        D
   0                                                               5V
1.075V                                                               0

                                                            E  1.075V

0                                                              0

0                                                           F  0                                                                                               F

0                                                           G  0                                                                                               G                                                                D
                                                                                                                                                                  5A

                               1ms/div                                                                                           100s/div                                                    20s/div

        A. SHDN, 10V/div                E. VOUT, 500mV/div              A. SHDN, 10V/div                                                   E. VOUT, 500mV/div             A. IOUT = 9A47A             C. ILX1, 10A/div
        B. CLKEN, 6.6V/div              F. ILX1, 10A/div                B. PWRGD, 10V/div                                                  F. ILX1, 10A/div               B. VOUT, 50mV/div            D. ILX2, 10A/div
        C. PWRGD, 10V/div               G. ILX2, 10A/div                C. CLKEN, 6.6V/div                                                 G. ILX2, 10A/div
        D. PHASEGD, 10V/div                                             D. DL1, 5V/div
                                          IOUT = 0

12 ______________________________________________________________________________________
                                          Dual-Phase, Quick-PWM Controller
                                      for IMVP6+ CPU Core Power Supplies

                                           Typical Operating Characteristics (continued)                                                                                                                                                                     MAX17410

(Circuit of Figure 1, VIN = 12V, VCC = VDD = 5V, SHDN = VCC, D0D6 set for 1.1500V, TA = +25C, unless otherwise specified.)

   20A   LOAD-TRANSIENT RESPONSE                                                          5V     ENTERING DEEPER SLEEP                                                         5V   ENTERING DEEPER SLEEP
    5A            (LFM MODE)                                                                0   EXITING TO LFM (SLOW C4)                                                         0  EXITING TO NEAREST VID

0.875V                                                                MAX17410 toc15      5V                                                               MAX17410 toc16      5V                                                            MAX17410 toc17
                                                                                            0                                                                                    0
                                                          A                                                                                     A                                                                                  A
                                                                                      1.075V                                                                               1.075V
                                                          B                                                                                     B                                                                                  B
                                                                                       0.65V                                                                               0.675V
20A                                                                                         0                                                   C                                                                                  C
                                                               C                                                                                                                 0
                                                                                                                                                D                                                                                  D
5A

                                                                                      0                                                                             E      0                                                       E

                            20s/div                                                                                100s/div                                                                            40s/div
                                        PSI = GND
         A. IOUT = 5A20A               DPRSLPVR = GND                                          A. DPRSTP, 5V/div            D. ILX2, 10A/div                                       A. DPRSTP, 5V/div            D. ILX2, 10A/div
         B. VOUT, 20mV/div                                                                      B. DPRSLPVR, 10V/div         E. ILX1, 10A/div                                       B. DPRSLPVR, 10V/div         E. ILX1, 10A/div
         C. ILX1, 10A/div                                                                       C. VOUT, 200mV/div                                                                  C. VOUT, 200mV/div
                                                                                                                               IOUT = 3A                                                                           IOUT = 3Av

         ENTERING DEEPER SLEEP                                                                  D0 12.5mV DYNAMIC                                                                   D3 10mV DYNAMIC
         EXITING TO LFM (FAST C4)                                                                                                                                                   VID CODE CHANGE
                                                                                                 VID CODE CHANGE
                                                                    MAX17410 toc18                                                                                                                                                    MAX17410 toc20
                                                                                                                                                    MAX17410 toc19
                                                         A                                                                                                                                                                    A
    5V                                                                                      5V                                                                      A      5V
                                                         B                                   0                                                                                                                                B
      0                                                                                                                                                                    0
    5V                                                   C                             1.075V                                                                                                                                 C
      0                                                                               1.0625V                                                                             1.075V
1.075V                                                                                                                                                              B
                                                                                             0
                                                                                                                                                                           0.975V

0.65V                                                                                                                                                               C      5A

0                                                       D

0                                                       E                             0                                                                             D      5A                                                      D

                            100s/div                                                                               100s/div                                                                            100s/div

         A. DPRSTP, 5V/div            D. ILX2, 10A/div                                          A. VID0, 5V/div              C. ILX1, 10A/div                                       A. D3, 5V/div                C. ILX1, 10A/div
         B. DPRSLPVR, 10V/div         E. ILX1, 10A/div                                          B. VOUT, 20mV/div            D. ILX2, 10A/div                                                                    D. ILX2, 10A/div
         C. VOUT, 200mV/div                                                                                                                                                         B. VOUT, 50mV/div
                                        IOUT = 3Av                                                                                                                                     IOUT, = 10A

                               ______________________________________________________________________________________ 13
Dual-Phase, Quick-PWM Controller
for IMVP6+ CPU Core Power Supplies

                                           Typical Operating Characteristics (continued)

(Circuit of Figure 1, VIN = 12V, VCC = VDD = 5V, SHDN = VCC, D0D6 set for 1.1500V, TA = +25C, unless otherwise specified.)
MAX17410
                                                                                                                                                                                                                                                                                                    POWER MONITOR VID
             POWER MONITOR (V)                                                                                                                                                                                                                                                                     TRANSITION RESPONSE
                                                                                                                                          MAX17410 toc21
                                                                                                                                                                                                                                                                                                                                                          MAX17410 toc23
                                                                                        POWER MONITOR (V)
                                                                                                                                                                                                                                                                          MAX17410 toc22                                                        A
           MAX17410 POWER MONITOR                                                                    MAX17410 POWER MONITOR                                                                                                                                                                   5V
                vs. LOAD CURRENT                                                                         vs. OUTPUT VOLTAGE
                                                                                                                                                                                                                                                                                                0
1.5                                                                                       1.0                                                                                                                                                                                             1.075V
       VOUT = 1.075V                                                                              VIN = 12V
                                                                                                  IOUT = 20A
1.0
                                                                                          0.8
0.5
                                                                                          0.6                                                                                                                                                                                                                                                      B
                                      DPRSLPVR = VCC
                                      DPRSLPVR = GND                                                                                                                                                                                                                                      0.975V
  0
     0 5 10 15 20 25 30 35 40                                                             0.4                                                                                                                                                                                             0.35V                                                    C
                      LOAD CURRENT (A)
                                                                                          0.2                                                                                                                                                                                             5A

                                                                                                                                                                                                                                                                                          5A                                                       D

                                                                                                0

                                                                                                   0  0.3 0.6 0.9 1.2 1.5                                                                                                                                                                                              100s/div

                                                                                                      OUTPUT VOLTAGE (V)                                                                                                                                                                           A. D3, 5V/div                 C. VPMON, 50mV/div
                                                                                                                                                                                                                                                                                                                                 D. ILX1, 10A/div
                                                                                                                                                                                                                                                                                                   B. VOUT, 50mV/div             E. ILX2, 10A/div
                                                                                                                                                                                                                                                                                                      IOUT = 10A

         OUTPUT UNDERVOLTAGE FAULT                                                                 OUTPUT OVERVOLTAGE WAVEFORM                                                                                                                                                                         BIAS SUPPLY REMOVAL
                                                                                                                                                                                                                                                                                                           (UVLO RESPONSE)
                                                                          MAX17410 toc24                                                                                 MAX17410 toc25
                                                                                                                                                                                                                                                                                                                                                                             MAX17410 toc26
   60A                                                      A                             1.075V
      0                                                     B                                                                                                A                                                                                                                            5V
                                                            C                                                                                                                                                                                                                                                                                           A
0.875V                                                      D                                   0
                                                                                                                                                                                                                                                                                          1.075V
      0                                                     E                                                                                                                                                                                                                                                                                                B
    5V
                                                                                          3.3V                                                                                           B                                                                                                   0
      0                                                                                                                                                                                                                                                                                   3.3V
  3.3V
                                                                                                                                                                                                                                                                                                                                                          C
      0
   25A                                                                                                                                                                                                                                                                                    0

                                                                                          0                                                                                                                                                                                               5V

                                                                                          5V                                                                                                                                                                                              0                                                        D
                                                                                                                                                        C
0                                                                                                                                                                                                                                                                                         0                                                        E
                                                                                           0

                             100s/div                                                                                  100s/div                                                                                                                                                                                        40s/div

         A. IOUT, 100A/div             D. PWRGD, 3.3V/div                                          A. VOUT, 500mV/div            C. DL1, 5V/div                                                                                                                                                    A. 5V BIAS SUPPLY, 2V/div D. DL1, 5V/div
         B. VOUT, 500mV/div            E. ILX1, 10A/div                                            B. PWRGD, 3.3V/div               DPRSLPVR = VCC
         C. DL, 5V/div                                                                                                                                                                                                                                                                             B. VOUT, 500mV/div            E. ILX1, 10A/div
                                                                                                                                                                                                                                                                                                   C. PWRGD, 3.3V/div              IOUT = 5A

14 ______________________________________________________________________________________
                Dual-Phase, Quick-PWM Controller
            for IMVP6+ CPU Core Power Supplies

                                                             Pin Description                                     MAX17410

PIN  NAME                                       FUNCTION

            Open-Drain Power-Good Output. After output voltage transitions, except during power-up and power-

            down, if FB is in regulation, then PWRGD is high impedance. PWRGD is low during startup,

            continues to be low while the output is at the boot voltage, and stays low until 5ms (typ) after
            CLKEN goes low, after which it starts monitoring the FB voltage and goes high if FB is within the

            PWRGD threshold window. PWRGD is forced low during soft-shutdown and while in shutdown.

1    PWRGD PWRGD is forced high impedance whenever the slew-rate controller is active (output voltage

            transitions), and continues to be forced high impedance for an additional 20s after the transition

            is completed. The PWRGD upper threshold is blanked during any downward output voltage

            transition that happens when the controller is in skip mode, and stays blanked until the slew-rate-

            controlled internal-transition-related PWRGD blanking period is complete and the output reaches

            regulation. A pullup resistor on PWRGD causes additional finite shutdown current.

            Power-State Indicator. This low-voltage logic input indicates power usage and sets the operating
            mode together with DPRSLPVR as shown in the truth table below. While DPRSLPVR is low, if PSI is

            forced low, the controller is immediately set to 1-phase forced-PWM mode. The controller returns to
            2-phase forced-PWM mode when PSI is forced high.

            DPRSLPVR PSI                  Mode

            1  0 Very low current (1-phase skip)

            1  1 Low current (approx 3A) (1-phase skip)

2    PSI    0  0 Intermediate power potential (1-phase PWM)

            0  1 Max power potential (full-phase PWM: 2-phase or 1-phase as set by user at

                                   CSP2)

            The controller is in 2-phase skip mode during startup, but is in 2-phase forced-PWM mode during
            soft-shutdown, irrespective of the DPRSLPVR and PSI logic levels. The controller is also in 2-phase

            skip mode while in boot mode, but is in 2-phase forced-PWM mode during the transition from boot
            mode to VID mode, irrespective of the DPRSLPVR and PSI logic levels. However, if phase 2 is

            disabled by connecting CSP2 to VCC, then only phase 1 is active in the above modes.

            Power Monitor Output:

               V(PWR) = KPWR x V(OUTS, GNDS) x V(CSPAVG, CSN)/V(TIME, ILIM)

            where KPWR = 21.25 typical.

3    PMON   If ILIM is externally connected to a 5V rail to enable the internal default/preset current-limit
            threshold, then the V(TIME, ILIM) value to be used in the above equation is 225mV.

            Do not use the power monitor in any configuration that would cause its output V(PMON) to exceed
            (VCC - 0.5V).
            PMON is pulled to ground when the MAX17410 is in shutdown.

            Resistive Input of Thermal Comparator. Connect a resistor to ground to set the VRHOT threshold.

4    THRM   THRM and NTC have matched 50A current sources, so the resistance value = the NTC
            resistance at the desired high temperature. VRHOT is pulled low when the voltage at NTC goes

            below the voltage at THRM.

5    VRHOT  Open-Drain Output of Internal Comparator. VRHOT is pulled low when the voltage at NTC goes
            below the voltage at THRM. VRHOT is high impedance in shutdown.

            Thermistor Input of Thermal Comparator. Connect a standard thermistor to ground. THRM and NTC

6    NTC    have matched 50A current sources, so the resistance value = the NTC resistance at the desired

            high temperature. VRHOT is pulled low when the voltage at NTC goes below the voltage at THRM.

     ______________________________________________________________________________________ 15
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410                                                               Pin Description (continued)

          PIN  NAME                          FUNCTION

                     Open-Drain Phase-Good Output. Used to signal the system that one of the two phases either has a

                     fault condition or is not matched with the other. Detection is done by identifying the need for a

                     large (more than 40%) on-time difference between phases to achieve or move towards current

                     balance. PHASEGD is low in shutdown, and when phase 2 is disabled by connecting CSP2 to VCC.

          7    PHASEGD PHASEGD is forced high impedance whenever the slew-rate controller is active (output voltage

                     transitions), and when phase 2 is disabled by the DPRSLPVR and/or PSI inputs. When phase 2 is

                     reenabled, PHASEGD stays high impedance for 32 DH2 pulses, after which it monitors the

                     difference between the on-times of the two phases. PHASEGD is also forced high impedance when

                     VFB is below 0.5V.

                     Power-Good Logic Input. Indicates the power status of other system rails and used for supply

                     sequencing. Connect this pin to the 5V supply rail or float it if the feature is not needed. During

                     startup, after soft-starting to the boot voltage, the output voltage remains at VBOOT, and the CLKEN

                     and PWRGD outputs remain high and low, respectively, as long as the PGDIN input stays low.

          8    PGDIN When PGDIN later goes high, the output is allowed to transition to the voltage set by the VID code,

                     and CLKEN is allowed to go low. During normal operation, if PGDIN goes low, the controller

                     immediately forces CLKEN high and PWRGD low, and slews the output to the boot voltage while in

                     2-phase skip mode at 1/8 the normal slew rate set by the TIME resistor. The output then stays at

                     the boot voltage until the controller is turned off or power cycled, or until PGDIN goes high again.

                     Feedback Voltage Input, and Output of the Voltage-Positioning Transconductance Amplifier. The
                     voltage at the FB pin is compared with the slew-rate-controlled target voltage by the error
                     comparator (fast regulation loop), as well as by the internal voltage integrator (slow, accurate
                     regulation loop). Having sufficient ripple signal at FB that is in-phase with the sum of the inductor
                     currents is essential for cycle-by-cycle stability.

                     Connect resistor RFB between FB and VPS to set the droop based on the voltage-positioning gain

          9    FB    requirements:

                                             RFB = RDROOP/[RSENSE x Gm(FB)]

                     where RDROOP is the desired voltage-positioning slope, Gm(FB) = 1.2mS typ, and RSENSE is the
                     effective current-sense resistance that is used to provide the (CSPAVG, CSN_) current-sense voltage.

                     If lossless sensing (inductor DCR sensing) is used, consider using a thermistor as part of the
                     CSPAVG filter network to minimize the temperature dependence of the voltage-positioning slope.
                     FB is high impedance in shutdown.

          10   VPS   Internally Shorted to OUTS Through a 10 Resistance

          11   SGND Internally Shorted SGND (Pin 11) to AGND (Pin 21)

                     Slew-Rate Adjustment Pin. The total resistance RTIME from TIME to GND sets the internal slew rate.
                     SLEW RATE = (12.5mV/s) x (71.5k/RTIME) where RTIME is between 35.7k and 178k.

                     This "normal" slew rate applies to transitions into and out of the low-power pulse-skipping modes

          12   TIME  and to the transition from boot mode to VID. The slew rate for startup and for entering shutdown is
                     always 1/8 of normal. If DPRSLPVR and DPRSTP are both high, then the slew rate is reduced to 1/4

                     of normal. If the VID DAC inputs are clocked, the slew rate for all other VID transitions is set by the

                     rate at which they are clocked, up to a maximum slew rate equal to the normal slew rate defined

                     above.

                     Current-Limit Adjust Input. The valley positive current-limit threshold voltages at V(CSP_, CSN_)

                     are precisely 1/10 the differential voltage V(TIME, ILIM) over a 0.1V to 0.5V range of V(TIME, ILIM).

          13   ILIM  The valley negative current-limit thresholds are typically -125% of the corresponding valley

                     positive current-limit thresholds. Connect ILIM to VCC to get the default current-limit threshold

                     setting of 22.5mV typ.

          16 ______________________________________________________________________________________
                 Dual-Phase, Quick-PWM Controller
             for IMVP6+ CPU Core Power Supplies

                                                                   Pin Description (continued)                              MAX17410

PIN  NAME                                                  FUNCTION

14   OUTS    Output Remote Sense. Internally shorted to VPS through a 10 resistance. OUTS is also the
             voltage feedback input to the power monitor.

             Feedback Remote-Sense Input, Negative Side. Normally connected to GND directly at the load.

15   GNDS GNDS internally connects to a transconductance amplifier that fine tunes the output voltage--

             compensating for voltage drops from the regulator ground to the load ground.

16   CCI     Current-Balance Compensation. Connect a 470pF capacitor between CCI and the positive side of the

             feedback remote-sense input (or between CCI and GND). CCI is internally forced low in shutdown.

             Negative Input of the Output Current Sense of Phase 2. This pin should be connected to the

17   CSN2 negative side of the output current-sensing resistor or the filtering capacitor if the DC resistance of

             the output inductor is utilized for current sensing.

             Negative Input of the Output Current Sense of Phase 1. This pin should be connected to the

18   CSN1 negative side of the output current-sensing resistor or the filtering capacitor if the DC resistance of

             the output inductor is utilized for current sensing.

             Positive Input of the Output Current-Sense Averaging Network. This input should be connected to the

19   CSPAVG  positive current-sense averaging network (see the standard 2-phase IMVP6+ application circuit of
             Figure 1) and is utilized for load line control and power monitoring (input of the transconductance

             amplifiers used for FB and PMON).

20   IN      Input Sense for On-Time Control. An internal resistor sets the switching frequency to 300kHz per

             phase. IN is high impedance in shutdown.

21   GND     Analog Ground Connect

22   VCC     Controller Supply Voltage. Connect to a 4.5V to 5.5V source. Bypass to GND with 1F minimum.

             Positive Input of the Output Current Sense of Phase 2. This pin should be connected to the positive

             side of the output current-sensing resistor, or to the filtering capacitor if the DC resistance of the output

23   CSP2    inductor is used for current sensing. This pin is utilized for current limit and current balance only.

             Connect CSP2 to VCC to disable phase 2 and use the MAX17410 as a single-phase controller. In

             this configuration, connect LX2 to GND, connect BST2 to VDD, CSN2 to CSN1, and float DH2, DL2,
             CCI, and PHASEGD.

             Positive Input of the Output Current Sense of Phase 1. This pin should be connected to the positive

24   CSP1 side of the output current-sensing resistor, or to the filtering capacitor if the DC resistance of the output

             inductor is used for current sensing. This pin is utilized for current limit and current balance only.

25   N.C.    No Connection. Not internally connected.

             Phase 2 Boost Flying Capacitor Connection. BST2 is the internal upper supply rail for the DH2

26   BST2    high-side gate driver. An internal switch between VDD and BST2 charges the BST2 - LX2 flying

             capacitor while the low-side MOSFET is on (DL2 pulled high).

27   DH2     Phase 2 High-Side Gate-Driver Output. DH2 swings from LX2 to BST2. Low in shutdown.

28   LX2     Phase 2 Inductor Connection. LX2 is the internal lower supply rail for the DH2 high-side gate driver.
             Also used as an input to phase 2's zero-crossing comparator.

29   PGND2 Power Ground. PGND2 is the internal lower supply rail for the DL2 low-side gate driver.

             Phase 2 Low-Side Gate-Driver Output. DL2 swings from PGND2 to VDD. DL2 is forced low in

30   DL2     shutdown. DL2 is forced high when an output overvoltage fault is detected, overriding any
             negative current-limit condition that might be present. DL2 is forced low in skip mode after

             detecting an inductor current zero crossing.

             Supply Voltage Input for the DL_ Drivers. VDD is also the supply voltage used to internally recharge

31   VDD     the BST_ - LX_ flying capacitor during the times the respective DL_ are high. Connect VDD to the

             4.5V to 5.5V system supply voltage. Bypass VDD to GND with a 1F or greater ceramic capacitor.

     ______________________________________________________________________________________ 17
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410                                              Pin Description (continued)

           PIN      NAME                              FUNCTION
            32       DL1
            33             Phase 1 Low-Side Gate-Driver Output. DL1 swings from PGND1 to VDD. DL1 is forced low in
            34     PGND1   shutdown. DL1 is forced high when an output overvoltage fault is detected, overriding any
            35       LX1   negative current-limit condition that might be present. DL1 is forced low in skip mode after
            36       DH1   detecting an inductor current zero crossing.
          3743     BST1
                           Power Ground. PGND1 is the internal lower supply rail for the DL1 low-side gate driver.
            44     D0D6
                           Phase 1 Inductor Connection. LX1 is the internal lower supply rail for the DH1 high-side gate driver.
            45      SHDN   Also used as an input to phase 1's zero-crossing comparator.

                 DPRSLPVR  Phase 1 High-Side Gate-Driver Output. DH1 swings from LX1 to BST1. Low in shutdown.

                           Phase 1 Boost Flying Capacitor Connection. BST1 is the internal upper supply rail for the DH1
                           high-side gate driver. An internal switch between VDD and BST1 charges the BST1 - LX1 flying
                           capacitor, while the low-side MOSFET is on (DL1 pulled high).

                           Low-Voltage (1.0V Logic) VID DAC Code Inputs. The D0D6 inputs do not have internal pullups.
                           These 1.0V logic inputs are designed to interface directly with the CPU. The output voltage is set
                           by the VID code indicated by the logic-level voltages on D0D6 (see Table 4).

                           Shutdown Control Input. Connect to VCC for normal operation. Connect to ground to put the IC into
                           the 1A (max at TA = +25C) shutdown state. During startup, the output voltage is ramped up at
                           1/8 the slew rate set by the TIME resistor to the boot voltage. During the transition from normal

                           operation to shutdown, the output voltage is ramped down at 1/8 the slew rate set by the TIME
                           resistor. Forcing SHDN to 11V ~ 13V disables overvoltage protection, undervoltage protection, and

                           thermal shutdown, clears the fault latches, disables transient phase overlap, disables soar

                           suppression, and turns off the internal BST_-to-VDD switches. However, internal diodes still exist
                           between BST_ and VDD in this state.

                           3.3V Logic Input. Indicates power usage and sets the operating mode together with PSI as shown

                           in the truth table below. When DPRSLPVR is forced high, the controller is immediately set to 1-

                           phase automatic pulse-skipping mode. The controller returns to forced-PWM mode when

                           DPRSLPVR is forced low and the output is in regulation. The PWRGD upper threshold is blanked

                           during any downward output voltage transition that happens when the controller is in skip mode,

                           and stays blanked until the slew-rate-controlled internal-transition-related PWRGD blanking period

                           is complete and the output reaches regulation. During this blanking period, the overvoltage fault

                           threshold is changed from a tracking [VID + 300mV] threshold to a fixed 1.8V threshold.

                           DPRSLPVR PSI         Mode

                           1  0 Very low current (1-phase skip)

                           1  1 Low current (approx 3A) (1-phase skip)

                           0  0 Intermediate power potential (1-phase PWM)

                           0  1 Max power potential (full-phase PWM: 2-phase or 1-phase as set by user at

                                         CSP2)

                           The controller is in 2-phase skip mode during startup, but is in 2-phase forced-PWM mode during
                           soft-shutdown, irrespective of the DPRSLPVR and PSI logic levels. The controller is in 2-phase skip
                           mode while in boot mode, but is in 2-phase forced-PWM mode during the transition from boot mode
                           to VID mode, irrespective of the DPRSLPVR and PSI logic levels. However, if phase 2 is disabled
                           by connecting CSP2 to VCC, then only phase 1 is active in the above modes.

          18 ______________________________________________________________________________________
                Dual-Phase, Quick-PWM Controller
            for IMVP6+ CPU Core Power Supplies

                                                 Pin Description (continued)                                     MAX17410

PIN  NAME                                   FUNCTION

            Low-Voltage Logic Input Signal. This is usually the logical complement of the DPRSLPVR signal.
            However, there is a special condition during C4 exit when both DPRSTP and DPRSLPVR could

            temporarily be simultaneously high. If this happens, the MAX17410 reduces the slew rate to 1/4

            the normal (RTIME-based) slew rate for the duration of this condition. The slew rate returns to
            normal when this condition is exited. Note that only DPRSLPVR and PSI (but not DPRSTP)

            determine the mode of operation (PWM vs. skip and number of active phases).

46   DPRSTP DPRSLPVR DPRSTP  Functionality

            0  0             Normal slew rate, 1- or 2-phase forced-PWM mode (DPRSLPVR low

                             DPRSTP is ignored)

            0  1             Normal slew rate, 1- or 2-phase forced-PWM mode (DPRSLPVR low

                             DPRSTP is ignored)

            1  0             Normal slew rate, 1-phase automatic pulse-skipping mode

            1  1             Slew rate reduced to 1/4th of normal, 1-phase automatic pulse-skipping

                             mode

            Clock Enable CMOS Push-Pull Logic Output Powered by V3P3. This inverted logic output indicates
            when the output voltage sensed at FB is in regulation. CLKEN is forced high in shutdown and

            during soft-start and soft-stop transitions. CLKEN is forced low during dynamic VID transitions and

47   CLKEN  for an additional 20s after the transition is completed. CLKEN is the inverse of PWRGD, except for
            the 5ms PWRGD startup delay period after CLKEN is pulled low. See the startup timing diagram

            (Figure 9). The CLKEN upper threshold is blanked during any downward output voltage transition

            that happens when the controller is in skip mode, and stays blanked until the slew-rate-controlled

            internal-transition-related PWRGD blanking period is complete and the output reaches regulation.

48   V3P3   3.3V Supply Input for the CLKEN CMOS Push-Pull Logic Output. Connect to the 3.0V to 3.6V system
            supply voltage.

--   EP     Exposed Backplate (Paddle) of Package. Internally connected to analog ground. Connect to the
            ground plane through a thermally enhanced via.

     ______________________________________________________________________________________ 19
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410                               37 D0                          22         R1             5V BIAS
                                       38 D1                   VCC              10
                                       39 D2                                          C2        INPUT
                                       40                             21     C1
                                                               GND           1F       1F
                                           D3
          VID INPUTS                   41

          ON OFF (VRON)                    D4                     VDD 31     AGND                          CIN                      INPUT
                                       42 D5                             20                                                       7V TO 24V
                                       43 D6                                 R9                            PWR    L1
                                       44 SHDN                      IN       0                                  0.36H              COUT
                                       45 DPRSLPVR                                         NHI
                                       47                        BST1 36         C4                                                      PWR
                                                                  DH1 35     0.22F                              0.82m             COUT = 4 x 330F/4.5m
                                           CLKEN                  LX1 34                                                          + 32 x 10F MLCC
          3.3V                         48
               10k                                                       32                                                                        CORE
                                           V3P3                   DL1                                                                            OUTPUT
                                                               PGND1 33
                         R4        R5                                                 NLO D1        3.32k             1            COUT
                      10k       10k                                                                             OPEN
                                                                                                                                         PWR
                                       1                                24            PWR                       0.1F
                                          PWRGD                 CSP1                                                               R22
                                                                                                                                   25
                                       5 VRHOT                          8
                                       7 PHASEGD               PGDIN                                                                             VCC_SENSE
                                                                CSN1 18                                                                     REMOTE-SENSE
                                4.99k 4                                               0.1F                                                  INPUTS
                                              THRM                      17 0
                                                                CSN2                                2k                                           VSS_SENSE
                          AGND                                                                               0.47F                 R23
                                                                             1000pF                                                25 CATCH RESISTORS
                                                                  CCI 16                                      OPEN
                                                                                                                  10k NTC                   REQUIRED WHEN CPU
                             100k NTC                MAX17410                                                                       PWR NOT POPULATED
                                                                                                       1.5k  = 3380
                               = 4700
                                            6                                                                        0.1F
                                                NTC

                       AGND            46 DPRSTP               CSPAVG 19
                                        2 PSI                      N.C. 25
                    C8                  3 PMON
                 0.1F           OPEN                           CSP2 23       R13                                    OPEN
                                10k                                          0                                  3.32k 1
                                                               BST2 26
                                                                DH2 27            C8            2k
                                                                LX2 28       0.22F         NHI

                      AGND             13 ILIM                         30
                                                                DL2
                                                                                                                              L2
                                10k                                                   NLO D1
                             OPEN
          61.9k                        12 TIME                 PGND2 29                                         R20
          AGND                         11
                                                               OUTS 14                PWR                       10
                                           SGND
                                       10 VPS                                                       C9
                                                                                                    1000pF
                                                               GNDS 15
                                                                                                    AGND R21
                                                                                                             10

                    OPEN        4.02k                                                                   C10
                                          9 FB                                                          1000pF
                                                                                                         AGND

                                                                                                REMOTE-SENSE FILTERS

          Figure 1. Standard 2-Phase IMVP6+ Application Circuit

          20 ______________________________________________________________________________________
                                  Dual-Phase, Quick-PWM Controller
                              for IMVP6+ CPU Core Power Supplies

   NTC                                                        MAX17410                                                     BST2     MAX17410
THRM                                                                                                                      DH2
                                                                           SECONDARY PHASE                                 LX2
VRHOT                                                                             DRIVERS                                  DL2
                                                                                                                           PGND2
   CSP2                                                                                              BLANK                 PHASEGD
  CSN2
                               1X                             EN2                                                          CCI
   CSP1                        0.1X
  CSN1                                                                   Q TRIG              CURRENT-         5ms          IN
                                                                          PHASE 2            BALANCE        STARTUP        BST1
    VCC                                                                   ON-TIME                                          DH1
                                                                         ONE-SHOT              FAULT         DELAY         LX1
    GND
  SGND                             1X                         MINIMUM     PHASE 1                                    CSN2  VDD
                                   0.1X                       OFF-TIME    ON-TIME
    ILIM      REF REF                                         Q TRIG     ONE-SHOT                           Gm(CCI)  CSP2  DL1
   TIME      (2.0V)                           DPRSLPVR        ONE SHOT   Q TRIG                                      CSP1
D0D6    2.5                     R-TO-I
DPRSTP                         CONVERTER                             FB                      FB                      CSN1
  SHDN                    DAC
                                                                                                            Gm(CCI)

                                                                              R              MAIN PHASE
                                                                                    Q          DRIVERS

                                                                              S

                       FAULT   TARGET                   QQ    PGND1                          S
          REF                                              T     LX1                               Q
                                                                 1mV
                  Gm(CCV)                                                                    R

                                                                              SKIP

                                                              TARGET                TARGET                    5ms          PGND1
                                                              - 300mV               + 200mV                 STARTUP        PWRGD

FB                                                                                                           DELAY         V3P3
                                                                                                                           CLKEN
             CSN1                      VCC                                                                    60s
             CSN2                                                                                           STARTUP        PMON
                                                        EN2   SKIP
          CSPAVG                                                                                             DELAY

                   Gm(FB)                               PHASE CONTROL  BLANK

GNDS                                                                          CSPAVG, CSN1, CSN2

                                                                              10             OUTS -          POWER
                                                                                                            MONITOR

                                                                                             GNDS

                                            PGDIN DRPSLPVR PSI OUTS                    VPS

Figure 2. Functional Diagram

          ______________________________________________________________________________________ 21
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410  Table 1. Component Selection for Standard Applications

                  DESIGN PARAMETERS                          IMVP6+ SV                    IMVP6+ LV
          Circuit                                              Figure 1                      Figure 1
          Input Voltage Range                                 7V to 20V                     7V to 20V

          Maximum Load Current                                      44A                        23A
                                                                    (34A)                     (19A)

          Transient Load Current                                       35A                     18A
                                                                    (10A/s)                 (10A/s)

          Load Line                                                 -2.1mV/A                 -4mV/A

          Inductance (L)                  NEC/Tokin MPC1055LR36                 NEC/Tokin MPC1055LR36
                                              0.36H, 32A, 0.8m                      0.36H, 32A, 0.8m

          High-Side MOSFET (NH)            Siliconix 1x Si4386DY                   Siliconix 1x Si4386DY
                                          7.8m/9.5m (typ/max)                    7.8m/9.5m (typ/max)

          Low-Side MOSFET (NL)                 Siliconix 2x Si4642DY               Siliconix 2x Si4642DY
                                             3.9m/4.7m (typ/max)                 3.9m/4.7m (typ/max)
          Output Capacitors (COUT)
                                               3x 330F, 6m, 2.5V                   3x 330F, 6m, 2.5V
          Input Capacitors (CIN)          Panasonic EEFSX0D0D331XR            Panasonic EEFSX0D0D331XR
          TIME-ILIM Resistance (R1)       28x 10F, 6V ceramic (0805)          28x 10F, 6V ceramic (0805)
          ILIM-GND Resistance (R2)        4x 10F, 25V ceramic (1210)          4x 10F, 25V ceramic (1210)
          FB Resistance (RFB)
          LX-CSP Resistance (R5)                          10k                                6.19k
          CSP-CSN Series Resistance (R6)                 61.9k                               64.9k
          Parallel NTC Resistance (R7)                   4.02k                               7.68k

                                                           2k                                  2k
                                                         1.50k                               1.50k

                                                           open                                open

          DCR Sense NTC (NTC1)             10k NTC B = 3380                         10k NTC B = 3380
                                          TDK NTCG163JH103F                        TDK NTCG163JH103F

          DCR Sense Capacitance (CSENSE)  0.47F, 6V ceramic (0805)              0.47F, 6V ceramic (0805)

          Table 2. Component Suppliers

          MANUFACTURER                    WEBSITE                                     MANUFACTURER                  WEBSITE
                                                                              Pulse Engineering         www.pulseeng.com
          AVX Corporation                 www.avxcorp.com                     Renesas Technology Corp.  www.renesas.com
          BI Technologies                 www.bitechnologies.com              SANYO Electric Co., Ltd.  www.sanyodevice.com
                                                                              Sumida Corp.              www.sumida.com
          Central Semiconductor Corp. www.centralsemi.com                     Taiyo Yuden               www.t-yuden.com
                                                                              TDK Corp.                 www.component.tdk.com
          Fairchild Semiconductor         www.fairchi ld sem i.com            TOKO America, Inc.        www.tokoam.com
          International Rectifier         www.irf.com                         Vishay/Siliconix          www.vishay.com

          KEMET Corp.                     www.kemet.com
          NEC/TOKIN America, Inc.         www.nec-tokin.com

          Panasonic Corp.                 www.panasonic.com

          22 ______________________________________________________________________________________
    Dual-Phase, Quick-PWM Controller
for IMVP6+ CPU Core Power Supplies

    MAX17410 Detailed Description                                                +5V Bias Supply (VCC and VDD)                 MAX17410
                                                              The Quick-PWM controller requires an external +5V
        Free-Running, Constant On-Time PWM                    bias supply in addition to the battery. Typically, this
            Controller with Input Feed-Forward                +5V bias supply is the notebook's 95% efficient +5V
                                                              system supply. Keeping the bias supply external to the
The Quick-PWM control architecture is a pseudo-fixed-         IC improves efficiency and eliminates the cost associat-
frequency, constant-on-time, current-mode regulator           ed with the +5V linear regulator that would otherwise be
with voltage feed-forward (Figure 2). This architecture       needed to supply the PWM circuit and gate drivers. If
relies on the output filter capacitor's ESR to act as the     stand-alone capability is needed, the +5V bias supply
current-sense resistor, so the output ripple voltage pro-     can be generated with an external linear regulator.
vides the PWM ramp signal. The control algorithm is sim-
ple: the high-side switch on-time is determined solely by     The +5V bias supply must provide VCC (PWM con-
a one-shot whose period is inversely proportional to the      troller) and VDD (gate-drive power), so the maximum
input voltage, and directly proportional to the output volt-  current drawn is:
age or the difference between the main and secondary
inductor currents (see the On-Time One-Shot section).               ( ) IBIAS = ICC + fSW QG(LOW) + QG(HIGH)
Another one-shot sets a minimum off-time. The on-time
one-shot triggers when the error comparator goes low,         where ICC is provided in the Electrical Characteristics
the inductor current of the selected phase is below the       table, fSW is the switching frequency, and QG(LOW) and
valley current-limit threshold, and the minimum off-time      QG(HIGH) are the MOSFET data sheet's total gate-
one-shot times out. The controller maintains 180 out-of-     charge specification limits at VGS = 5V.
phase operation by alternately triggering the main and
secondary phases after the error comparator drops             VIN and VDD can be connected together if the input
below the output-voltage set point.                           power source is a fixed +4.5V to +5.5V supply. If the
                                                              +5V bias supply is powered up prior to the battery sup-
               Dual 180 Out-of-Phase Operation               ply, the enable signal (SHDN going from low to high)
The two phases in the MAX17410 operate 180 out-of-           must be delayed until the battery voltage is present to
phase to minimize input and output filtering require-         ensure startup.
ments, reduce electromagnetic interference (EMI), and
improve efficiency. This effectively lowers component                                            Switching Frequency
count--reducing cost, board space, and component
power requirements--making the MAX17410 ideal for                                      IN (Pin 20) Open-Circuit Protection
high-power, cost-sensitive applications.                      The MAX17410 input sense (IN) is used to adjust the on-
                                                              time. An internal resistor sets the switching frequency to
Typically, switching regulators provide power using           300kHz per phase. IN is high impedance in shutdown.
only one phase instead of dividing the power among
several phases. In these applications, the input capaci-                                                     On-Time One-Shot
tors must support high instantaneous current require-         The core of each phase contains a fast, low-jitter,
ments. The high RMS ripple current can lower                  adjustable one-shot that sets the high-side MOSFET's
efficiency due to I2R power loss associated with the          on-time. The one-shot for the main phase varies the on-
input capacitor's effective series resistance (ESR).          time in response to the input and feedback voltages.
Therefore, the system typically requires several low-         The main high-side switch on-time is inversely propor-
ESR input capacitors in parallel to minimize input volt-      tional to the input voltage as measured by the V+ input,
age ripple, to reduce ESR-related power losses, and to        and proportional to the feedback voltage (VFB):
meet the necessary RMS ripple current rating.
                                                              t ON(MAIN)  =  t SW  (VFB + 0.075V)
With the MAX17410, the controller shares the current
between two phases that operate 180 out-of-phase, so                                  VIN
the high-side MOSFETs never turn on simultaneously
during normal operation. The instantaneous input cur-         where the switching period (tSW = 1/fSW) is set to 3.3s
rent of either phase is effectively halved, resulting in      internally, and 0.075V is an approximation to accommo-
reduced input voltage ripple, ESR power loss, and RMS         date the expected drop across the low-side MOSFET
ripple current (see the Input Capacitor Selection sec-        switch.
tion). Therefore, the same performance may be
achieved with fewer or less expensive input capacitors.

______________________________________________________________________________________ 23
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410  The one-shot for the secondary phase varies the on-                   dead time. For loads above the critical conduction point,
          time in response to the input voltage and the difference              where the dead-time effect is no longer a factor, the
          between the main and secondary inductor currents.                     actual switching frequency (per phase) is:
          Two identical transconductance amplifiers integrate the
          difference between the master and slave current-sense                       fSW  =      (VOUT + VDIS )
          signals. The summed output is internally connected to                               ( ) tON VIN + VDIS - VCHG
          CCI, allowing adjustment of the integration time con-
          stant with a compensation network connected between                   where VDIS is the sum of the parasitic voltage drops in
          CCI and FB. The resulting compensation current and                    the inductor discharge path, including synchronous
          voltage are determined by the following equations:
                                                                                rectifier, inductor, and PCB resistances; VCHG is the
              ( ) ( ) ICCI = Gm VCSP1 - VCSN1 - Gm VCSP2 - VCSP2                sum of the parasitic voltage drops in the inductor

                                 VCCI = VFB + ICCIZ CCI                         charge path, including high-side switch, inductor, and

                                                                                PCB resistances; and tON is the on-time as defined in
                                                                                the Electrical Characteristics table.

          where ZCCI is the impedance at the CCI output. The                                                                  Current Sense
          secondary on-time one-shot uses this integrated signal                The output current of each phase is sensed. Low offset
          (VCCI) to set the secondary high-side MOSFET's on-                    amplifiers are used for current balance, voltage-
          time. When the main and secondary current-sense sig-                  positioning gain, and current limit. Sensing the current at
          nals become unbalanced, the transconductance                          the output of each phase offers advantages, including less
          amplifiers adjust the secondary on-time, which increas-               noise sensitivity, more accurate current sharing between
          es or decreases the secondary inductor current until                  phases, and the flexibility of using either a current-sense
          the current-sense signals are properly balanced:                      resistor or the DC resistance of the output inductor.

          t ON(SEC)  =  t  SW    VCCI  + 0.075V                                 Using the DC resistance (RDCR) of the output inductor
                                       VIN                                      allows higher efficiency. In this configuration, the initial
                                                                                tolerance and temperature coefficient of the inductor's
                     =  t  SW    VFB  + 0.075V    +  t  SW    ICCIZ CCI         DCR must be accounted for in the output-voltage droop-
                                      VIN                        VIN            error budget and power monitor. This current-sense
                                                                                method uses an RC filtering network to extract the current
                     = (Main On-time) + (Secondary Current Balance Correction)  information from the output inductor (see Figure 3). The
                                                                                resistive divider used should provide a current-sense
          This algorithm results in a nearly constant switching fre-            resistance (RCS) low enough to meet the current-limit
          quency and balanced inductor currents despite the                     requirements, and the time constant of the RC network
          lack of a fixed-frequency clock generator. The constant               should match the inductor's time constant (L/RCS):
          switching frequency allows the inductor ripple-current
          operating point to remain relatively constant, resulting                         R CS  =      R2     RDCR
          in easy design methodology and predictable output                                           R1+ R2
          voltage ripple.
                                                                                and:
          On-times translate only roughly to switching frequencies.
          The on-times guaranteed in the Electrical Characteristics                        R CS  =    L  1   +   1
          table are influenced by switching delays in the external                                  CEQ  R1     R2
          high-side MOSFET. Resistive losses, including the induc-
          tor, both MOSFETs, output capacitor ESR, and PCB cop-                 where RCS is the required current-sense resistance, and
          per losses in the output and ground tend to raise the                 RDCR is the inductor's series DC resistance. Use the
          switching frequency at higher output currents. Also, the              worst-case inductance and RDCR values provided by
          dead-time effect increases the effective on-time, reduc-              the inductor manufacturer, adding some margin for the
          ing the switching frequency. It occurs only during forced-
          PWM operation and dynamic output voltage transitions                  inductance drop over temperature and load. To mini-
          when the inductor current reverses at light or negative
          load currents. With reversed inductor current, the induc-             mize the current-sense error due to the current-sense
          tor's EMF causes LX to go high earlier than normal,
          extending the on-time by a period equal to the DH rising              inputs' bias current (ICSP_ and ICSN_), choose R1 || R2
                                                                                to be less than 2k and use the above equation to

          24 ______________________________________________________________________________________
    Dual-Phase, Quick-PWM Controller
for IMVP6+ CPU Core Power Supplies

determine the sense capacitance (CEQ). Choose                   that results in unwanted offsets in the regulation voltage      MAX17410
capacitors with 5% tolerance and resistors with 1% tol-         and results in early current-limit detection. Similar to the
erance specifications. Temperature compensation is              inductor DCR sensing method, the RC filter's time con-
recommended for this current-sense method. See the              stant should match the L/R time constant formed by the
Voltage Positioning and Loop Compensation section for           current-sense resistor's parasitic inductance:
detailed information.
                                                                                        L ESL     =  CEQR1
When using a current-sense resistor for accurate output-                               R SENSE
voltage positioning, the circuit requires a differential RC
filter to eliminate the AC voltage step caused by the           where LESL is the equivalent series inductance of the cur-
equivalent series inductance (LESL) of the current-sense        rent-sense resistor, RSENSE is current-sense resistance
resistor (see Figure 3). The ESL-induced voltage step           value, CEQ and R1 are the time-constant matching
does not affect the average current-sense voltage, but          components.
results in a significant peak current-sense voltage error

DH_                              NH      INPUT (VIN)            SENSE RESISTOR
                                     CIN
                                                                LESL           RSENSE                                LESL
                                             L                                                                       RSENSE
LX_                                                                                                       CEQR1 =
                                     DL
MAX17410 DL_                                                    R1             CEQ           COUT
                              NL

            PGND

                    CSP_
                    CSN_

A) OUTPUT SERIES RESISTOR SENSING

                                 NH      INPUT (VIN)            INDUCTOR
                                     CIN

DH_

                                                             L  RDCR                                   R2
                                                                                                     R1 + R2
LX_                                                                                          RCS  =           RDCR

MAX17410 DL_                             R1                               R2           COUT
                              NL
                                     DL                                                      [ ] RCS =L       1      1
            PGND                                                                                     CEQ      R1     R2
                                                                                                                 +

                                                                          CEQ

                    CSP_                                                            FOR THERMAL COMPENSATION:
                    CSN_                                                            R2 SHOULD CONSIST OF AN NTC RESISTOR IN
                                                                                    SERIES WITH A STANDARD THIN-FILM RESISTOR.
B) LOSSLESS INDUCTOR SENSING

Figure 3. Current-Sense Methods

______________________________________________________________________________________ 25
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410                                             Current Balance            The negative current-limit threshold (forced-PWM mode
          The MAX17410 integrates the difference between the                    only) is nominally -125% of the corresponding valley
          current-sense voltages and adjusts the on-time of the                 current-limit threshold. When the inductor current drops
          secondary phase to maintain current balance. The cur-                 below the negative current limit, the controller immedi-
          rent balance now relies on the accuracy of the current-               ately activates an on-time pulse--DL turns off, and DH
          sense resistors instead of the inaccurate, thermally                  turns on--allowing the inductor current to remain above
          sensitive on-resistance of the low-side MOSFETs. With                 the negative current threshold.
          active current balancing, the current mismatch is deter-
          mined by the current-sense resistor values and the off-               Carefully observe the PCB layout guidelines to ensure
          set voltage of the transconductance amplifiers:                       that noise and DC errors do not corrupt the current-sense
                                                                                signals seen by the current-sense inputs (CSP_, CSN_).
          IOS(IBAL)  =  ILMAIN  - ILSEC  =  VOS(IBAL)
                                               R CS                                             Feedback Adjustment Amplifiers

          where RCS is the effective sense resistance and                         Voltage-Positioning Amplifier (Steady-State Droop)
          VOS(IBAL) is the current-balance offset specification in              The MAX17410 include a transconductance amplifier
          the Electrical Characteristics table.                                 for adding gain to the voltage-positioning sense path.
                                                                                The amplifier's input is generated by summing the cur-
          The worst-case current mismatch occurs immediately                    rent-sense inputs, which differentially sense the voltage
          after a load transient due to inductor value mismatches               across either current-sense resistors or the inductor's
          resulting in different di/dt for the two phases. The time it          DCR. The amplifier's output connects directly to the
          takes the current-balance loop to correct the transient               regulator's voltage-positioned feedback input (FB), so
          imbalance depends on the mismatch between the                         the resistance between FB and the output-voltage
          inductor values and switching frequency.                              sense point determines the voltage-positioning gain:

                                                                 Current Limit                      VOUT = VTARGET - RFBIFB
          The current-limit circuit employs a unique "valley" cur-
          rent-sensing algorithm that uses current-sense resistors              where the target voltage (VTARGET) is defined in the
          between the current-sense inputs (CSP_ to CSN_) as                    Nominal Output Voltage Selection section, and the FB
          the current-sensing elements. If the current-sense sig-               amplifier's output current (IFB) is determined by the
          nal of the selected phase is above the current-limit                  average value of the current-sense voltages:
          threshold, the PWM controller does not initiate a new
          cycle until the inductor current of the selected phase                                   IFB = Gm(FB) VCSPAVG-CSN
          drops below the valley current-limit threshold. When
          either phase trips the current limit, both phases are                 where VCS = VCSPAVG-CSN is the average current-
          effectively current limited since the interleaved con-                sense voltage between the CSPAVG and the CSN_
          troller does not initiate a cycle with either phase.                  pins, and Gm(FB) is typically 1.2mS as defined in the
                                                                                Electrical Characteristics table.
          Since only the valley current is actively limited, the actu-
          al peak current is greater than the current-limit thresh-                                                  Differential Remote Sense
          old by an amount equal to the inductor ripple current.                The MAX17410 includes differential, remote-sense
          Therefore, the exact current-limit characteristic and                 inputs to eliminate the effects of voltage drops along the
          maximum load capability are a function of the current-                PCB traces and through the processor's power pins.
          sense resistance, inductor value, and battery voltage.                The feedback-sense node connects to the voltage-posi-
          When combined with the undervoltage protection cir-                   tioning resistor (RFB). The ground-sense (GNDS) input
          cuit, this current-limit method is effective in almost                connects to an amplifier that adds an offset directly to
          every circumstance.                                                   the target voltage, effectively adjusting the output volt-
                                                                                age to counteract the voltage drop in the ground path.
          The positive valley current-limit threshold voltage at                Connect the voltage-positioning resistor (RFB), and
          CSP to CSN equals precisely 1/10th the differential                   ground-sense (GNDS) input directly to the processor's
          TIME to ILIM voltage over a 0.1V to 0.5V range (10mV                  remote-sense outputs as shown in Figure 1.
          to 50mV current-sense range). Connect ILIM directly to
          VCC to set the default current-limit threshold setting of
          22.5mV (typ).

          26 ______________________________________________________________________________________
               Dual-Phase, Quick-PWM Controller
           for IMVP6+ CPU Core Power Supplies

                                              Integrator Amplifier                Nominal Output Voltage Selection                    MAX17410
An integrator amplifier forces the DC average of the FB             The nominal no-load output voltage (VTARGET) is
voltage to equal the target voltage. This transconduc-              defined by the selected voltage reference (VID DAC)
tance amplifier integrates the feedback voltage and                 plus the remote ground-sense adjustment (VGNDS) as
provides a fine adjustment to the regulation voltage                defined in the following equation:
(Figure 2), allowing accurate DC output-voltage regula-
tion regardless of the output ripple voltage. The integrator                       VTARGET = VFB = VDAC + VGNDS
amplifier has the ability to shift the output voltage by
100mV (typ). The differential input voltage range is at            where VDAC is the selected VID voltage. On startup, the
least 60mV total, including DC offset and AC ripple.               MAX17410 slews the target voltage from ground to the
                                                                    preset boot voltage.
The MAX17410 disables the integrator by connecting
the amplifier inputs together at the beginning of all VID                                                        DAC Inputs (D0D6)
transitions done in pulse-skipping mode (DPRSLPVR =                 The digital-to-analog converter (DAC) programs the out-
high). The integrator remains disabled until 20s after              put voltage using the D0D6 inputs. D0D6 are low-volt-
the transition is completed (the internal target settles)           age (1.0V) logic inputs, designed to interface directly
and the output is in regulation (edge detected on the               with the CPU. Do not leave D0D6 unconnected.
error comparator).                                                  Changing D0D6 initiates a transition to a new output
                                                                    voltage level. Change D0D6 together, avoiding greater
                       Transient Overlap Operation                  than 20ns skew between bits. Otherwise, incorrect DAC
When a transient occurs, the response time of the con-              readings may cause a partial transition to the wrong
troller depends on how quickly it can slew the inductor             voltage level followed by the intended transition to the
current. Multiphase controllers that remain 180 out-of-            correct voltage level, lengthening the overall transition
phase when a transient occurs actually respond slower               time. The available DAC codes and resulting output
than an equivalent single-phase controller. To provide              voltages are compatible with the IMVP6/IMVP6+ (Table
fast transient response, the MAX17410 supports a                    4) specifications.
phase overlap mode that allows the dual regulators to
operate in-phase when heavy load transients are                                                                         Suspend Mode
detected, effectively reducing the response time. After             When the processor enters low-power deeper sleep
either high-side MOSFET turns off, if the output voltage            mode, the IMVP6 CPU sets the VID DAC code to a
does not exceed the regulation voltage when the mini-               lower output voltage and drives DPRSLPVR high. The
mum off-time expires, the controller simultaneously                 MAX17410 responds by slewing the internal target volt-
turns on both high-side MOSFETs during the next on-                 age to the new DAC code, switching to single-phase
time cycle. This maximizes the total inductor current               operation, and letting the output voltage gradually drift
slew rate. The phases remain overlapped until the out-              down to the deeper sleep voltage. During the transition,
put voltage exceeds the regulation voltage after the                the MAX17410 blanks both the upper and lower
minimum off-time expires.                                           PWRGD and CLKEN thresholds until 20s after the
                                                                    internal target reaches the deeper sleep voltage. Once
After the phase overlap mode ends, the controller automat-          the 20s timer expires, the MAX17410 re-enables the
ically begins with the opposite phase. For example, if the          lower PWRGD and CLKEN threshold, but keeps the
secondary phase provided the last on-time pulse before              upper threshold blanked. PHASEGD remains blanked
overlap operation began, the controller starts switching            high impedance while DPRSLPVR is high.
with the main phase when overlap operation ends.

Table 3. Operating Mode Truth Table

                        INPUTS      PHASE                           OPERATING MODE
SHDN DPRSTP DPRSLPVR PSI        OPERATION*

GND     X  X  X                 DISABLED                            Low-Power Shutdown Mode. DL1 and DL2 forced low, and the
                                                                    controller is disabled. The supply current drops to 1A (max).

Rising  X  X  X                   Multiphase                        Startup/Boot. When SHDN is pulled high, the MAX17410
                                    Skipping                        begins the startup sequence and ramps the output voltage
                                                                    up to the boot voltage. See Figure 9.
                                1/8 RTIME Slew
                                       Rate

           ______________________________________________________________________________________ 27
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410  Table 3. Operating Mode Truth Table (continued)

                                  INPUTS                          PHASE                                 OPERATING MODE
          SHDN DPRSTP DPRSLPVR PSI                            OPERATION*

                                                              Multiphase

          High        X        Low      High   Forced-PWM Full Power. The no-load output voltage is determined by the
                                              Nominal RTIME selected VID DAC code (D0D6, Table 4).

                                                              Slew Rate

                                                              1-Phase                   Intermediate Power. The no-load output voltage is

          High        X        Low      Low    Forced-PWM determined by the selected VID DAC code (D0D6, Table 4).
                               High           Nominal RTIME When PSI is pulled low, the MAX17410 immediately disables
                               High
                                                              Slew Rate phase 2--DH2, and DL2 pulled low.
                                 X
                                                                                        Deeper Sleep Mode. The no-load output voltage is

          High        Low               X     1-Phase Pulse-                            determined by the selected VID DAC code (D0D6, Table 4).
                                                  Skipping                              When DPRSLPVR is pulled high, the MAX17410 immediately
                                                                                        enters 1-phase pulse-skipping operation allowing automatic
                                              Nominal RTIME                             PWM/PFM switchover under light loads. The PWRGD and
                                                 Slew Rate                              CLKEN upper thresholds are blanked. DH2 and DL2 are

                                                                                        pulled low.

                                                                                        Deeper Sleep Slow Exit Mode. The no-load output voltage is

                                              1-Phase Pulse-                            determined by the selected VID DAC code (D0D6, Table 4).
                                                  Skipping
          High        High              X                                               When DPRSTP is pulled high while DPRSLPVR is already
                                                              1/4th RTIME               high, the MAX17410 remains in 1-phase pulse-skipping
                                                               Slew Rate
                                                                                        operation allowing automatic PWM/PFM switchover under
                                                                                        light loads. The PWRGD and CLKEN upper thresholds are

                                                                                        blanked. DH2 and DL2 are pulled low.

                                                                                        Shutdown. When SHDN is pulled low, the MAX17410

                                                              Multiphase immediately pulls PWRGD and PHASEGD low, CLKEN

          Falling     X                 X                     Forced-PWM becomes high impedance, all enabled phases are activated,
                                                              1/8th RTIME and the output voltage is ramped down to ground. Once the

                                                              Slew Rate output reaches 0V, the controller enters the low-power

                                                                                        shutdown state. See Figure 9.

          High        X        X        X                     DISABLED                  Fault Mode. The fault latch has been set by the MAX17410
                                                                                        UVP or thermal-shutdown protection, or by the OVP

                                                                                        protection. The controller will remain in FAULT mode until
                                                                                        VCC power is cycled or SHDN toggled.

          *Multiphase Operation = All enabled phases active.
          X = Don't care.

          Table 4. IMVP6+ Output Voltage VID DAC Codes

                                                                               OUTPUT                                                                        OUTPUT
          D6 D5 D4 D3 D2 D1 D0 VOLTAGE                                                  D6 D5 D4 D3 D2 D1 D0 VOLTAGE

                                                                                   (V)                                                                           (V)

          0        0  0     0     0  0     0                  1.5000                    0  0         0  0              1  1   0            1.4250

          0        0  0     0     0  0     1                  1.4875                    0  0         0  0              1  1   1            1.4125

          0        0  0     0     0  1     0                  1.4750                    0  0         0  1              0  0   0            1.4000

          0        0  0     0     0  1     1                  1.4625                    0  0         0  1              0  0   1            1.3875

          0        0  0     0     1  0     0                  1.4500                    0  0         0  1              0  1   0            1.3750

          0        0  0     0     1  0     1                  1.4375                    0  0         0  1              0  1   1            1.3625

          28 ______________________________________________________________________________________
                Dual-Phase, Quick-PWM Controller
            for IMVP6+ CPU Core Power Supplies

Table 4. IMVP6+ Output Voltage VID DAC Codes (continued)                                                                                                    MAX17410

                                                                     OUTPUT                                                                        OUTPUT
D6 D5 D4 D3 D2 D1 D0 VOLTAGE                                                  D6 D5 D4 D3 D2 D1 D0 VOLTAGE

                                                                         (V)                                                                           (V)

0  0  0  1  1  0  0  1.3500                                                   0  1  1  0  0  1  1  0.8625
                     1.3375                                                                        0.8500
0  0  0  1  1  0  1  1.3250                                                   0  1  1  0  1  0  0  0.8375
                     1.3125                                                                        0.8250
0  0  0  1  1  1  0  1.3000                                                   0  1  1  0  1  0  1  0.8125
                     1.2875                                                                        0.8000
0  0  0  1  1  1  1  1.2750                                                   0  1  1  0  1  1  0  0.7875
                     1.2625                                                                        0.7750
0  0  1  0  0  0  0  1.2500                                                   0  1  1  0  1  1  1  0.7625
                     1.2375                                                                        0.7500
0  0  1  0  0  0  1  1.2250                                                   0  1  1  1  0  0  0  0.7375
                     1.2125                                                                        0.7250
0  0  1  0  0  1  0  1.2000                                                   0  1  1  1  0  0  1  0.7125
                     1.1875                                                                        0.7000
0  0  1  0  0  1  1  1.1750                                                   0  1  1  1  0  1  0  0.6875
                     1.1625                                                                        0.6750
0  0  1  0  1  0  0  1.1500                                                   0  1  1  1  0  1  1  0.6625
                     1.1375                                                                        0.6500
0  0  1  0  1  0  1  1.1250                                                   0  1  1  1  1  0  0  0.6375
                     1.1125                                                                        0.6250
0  0  1  0  1  1  0  1.1000                                                   0  1  1  1  1  0  1  0.6125
                     1.0875                                                                        0.6000
0  0  1  0  1  1  1  1.0750                                                   0  1  1  1  1  1  0  0.5875
                     1.0625                                                                        0.5750
0  0  1  1  0  0  0  1.0500                                                   0  1  1  1  1  1  1  0.5625
                     1.0375                                                                        0.5500
0  0  1  1  0  0  1  1.0250                                                   1  0  0  0  0  0  0  0.5375
                     1.0125                                                                        0.5250
0  0  1  1  0  1  0  1.0000                                                   1  0  0  0  0  0  1  0.5125
                     0.9875                                                                        0.5000
0  0  1  1  0  1  1  0.9750                                                   1  0  0  0  0  1  0  0.4875
                     0.9625                                                                        0.4750
0  0  1  1  1  0  0  0.9500                                                   1  0  0  0  0  1  1  0.4625
                     0.9375                                                                        0.4500
0  0  1  1  1  0  1  0.9250                                                   1  0  0  0  1  0  0  0.4375
                     0.9125                                                                        0.4250
0  0  1  1  1  1  0  0.9000                                                   1  0  0  0  1  0  1  0.4125
                     0.8875                                                                        0.4000
0  0  1  1  1  1  1  0.8750                                                   1  0  0  0  1  1  0  0.3875

0  1  0  0  0  0  0                                                           1  0  0  0  1  1  1

0  1  0  0  0  0  1                                                           1  0  0  1  0  0  0

0  1  0  0  0  1  0                                                           1  0  0  1  0  0  1

0  1  0  0  0  1  1                                                           1  0  0  1  0  1  0

0  1  0  0  1  0  0                                                           1  0  0  1  0  1  1

0  1  0  0  1  0  1                                                           1  0  0  1  1  0  0

0  1  0  0  1  1  0                                                           1  0  0  1  1  0  1

0  1  0  0  1  1  1                                                           1  0  0  1  1  1  0

0  1  0  1  0  0  0                                                           1  0  0  1  1  1  1

0  1  0  1  0  0  1                                                           1  0  1  0  0  0  0

0  1  0  1  0  1  0                                                           1  0  1  0  0  0  1

0  1  0  1  0  1  1                                                           1  0  1  0  0  1  0

0  1  0  1  1  0  0                                                           1  0  1  0  0  1  1

0  1  0  1  1  0  1                                                           1  0  1  0  1  0  0

0  1  0  1  1  1  0                                                           1  0  1  0  1  0  1

0  1  0  1  1  1  1                                                           1  0  1  0  1  1  0

0  1  1  0  0  0  0                                                           1  0  1  0  1  1  1

0  1  1  0  0  0  1                                                           1  0  1  1  0  0  0

0  1  1  0  0  1  0                                                           1  0  1  1  0  0  1

         ______________________________________________________________________________________ 29
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410  Table 4. IMVP6+ Output Voltage VID DAC Codes (continued)

                                                                               OUTPUT                                                                        OUTPUT
          D6 D5 D4 D3 D2 D1 D0 VOLTAGE                                                  D6 D5 D4 D3 D2 D1 D0 VOLTAGE

                                                                                   (V)                                                                           (V)

          1  0  1  1  0  1  0  0.3750                                                   1  1  0  1  1  0          1  0.1375

          1  0  1  1  0  1  1  0.3625                                                   1  1  0  1  1  1          0  0.1250

          1  0  1  1  1  0  0  0.3500                                                   1  1  0  1  1  1          1  0.1125

          1  0  1  1  1  0  1  0.3375                                                   1  1  1  0  0  0          0  0.1000

          1  0  1  1  1  1  0  0.3250                                                   1  1  1  0  0  0          1  0.0875

          1  0  1  1  1  1  1  0.3125                                                   1  1  1  0  0  1          0  0.0750

          1  1  0  0  0  0  0  0.3000                                                   1  1  1  0  0  1          1  0.0625

          1  1  0  0  0  0  1  0.2875                                                   1  1  1  0  1  0          0  0.0500

          1  1  0  0  0  1  0  0.2750                                                   1  1  1  0  1  0          1  0.0375

          1  1  0  0  0  1  1  0.2625                                                   1  1  1  0  1  1          0  0.0250

          1  1  0  0  1  0  0  0.2500                                                   1  1  1  0  1  1          1  0.0125

          1  1  0  0  1  0  1  0.2375                                                   1  1  1  1  0  0          0  0

          1  1  0  0  1  1  0  0.2250                                                   1  1  1  1  0  0          1  0

          1  1  0  0  1  1  1  0.2125                                                   1  1  1  1  0  1          0  0

          1  1  0  1  0  0  0  0.2000                                                   1  1  1  1  0  1          1  0

          1  1  0  1  0  0  1  0.1875                                                   1  1  1  1  1  0          0  0

          1  1  0  1  0  1  0  0.1750                                                   1  1  1  1  1  0          1  0

          1  1  0  1  0  1  1  0.1625                                                   1  1  1  1  1  1          0  0

          1  1  0  1  1  0  0  0.1500                                                   1  1  1  1  1  1          1  0

                         Output-Voltage Transition Timing                               capacitor and current-source programmed by RTIME to
          The MAX17410 performs mode transitions in a controlled                        transition the output voltage. The total transition time
          manner, automatically minimizing input surge currents.
          This feature allows the circuit designer to achieve nearly                    depends on RTIME, the voltage difference, and the
          ideal transitions, guaranteeing just-in-time arrival at the                   accuracy of the slew-rate controller (CSLEW accuracy).
          new output voltage level with the lowest possible peak                        The slew rate is not dependent on the total output
          currents for a given output capacitance.
                                                                                        capacitance, as long as the surge current is less than
          At the beginning of an output voltage transition, the
          MAX17410 blanks both PWRGD thresholds, preventing                             the current limit. For all dynamic VID transitions, the
          the PWRGD open-drain output from changing states
          during the transition. The controller enables the lower                       transition time (tTRAN) is given by:
          PWRGD threshold approximately 20s after the slew-
          rate controller reaches the target output voltage, but the                                VNEW - VOLD
          upper PWRGD threshold is enabled only if the controller                                   dVTARGET /dt
          remains in forced-PWM operation. If the controller enters                           ( ) t TRAN =
          pulse-skipping operation, the upper PWRGD threshold
          remains blanked. The slew rate (set by resistor RTIME)                        where dVTARGET/dt = 12.5mV/s 71.5k/RTIME is the
          must be set fast enough to ensure that the transition                         slew rate, VOLD is the original output voltage, and VNEW
          may be completed within the maximum allotted time.                            is the new target voltage. See the time slew-rate accu-
                                                                                        racy in the Electrical Characteristics table for slew-rate
          The MAX17410 automatically controls the current to the                        limits. For soft-start and shutdown, the controller auto-
          minimum level required to complete the transition in the                      matically reduces the slew rate to 1/8th.
          calculated time. The slew-rate controller uses an internal
                                                                                        The output voltage tracks the slewed target voltage,
                                                                                        making the transitions relatively smooth. The average
                                                                                        inductor current per phase required to make an output
                                                                                        voltage transition is:

          30 ______________________________________________________________________________________
                            Dual-Phase, Quick-PWM Controller
                        for IMVP6+ CPU Core Power Supplies

   C OUT                                                             remains blanked high impedance until 20s after the            MAX17410
   TOTAL                                                             output voltage reaches the internal target. Once this
( ) IL                                                              time expires, PWRGD monitors only the lower threshold.
                           dVTARGET /dt
                                                                     Fast C4E Deeper Sleep Exit: When exiting deeper
where dVTARGET/dt is the required slew rate, COUT is                 sleep (DPRSLPVR pulled low) while the output voltage
the total output capacitance, and TOTAL is the number                still exceeds the deeper sleep voltage, the MAX17410
of active phases.                                                    quickly slews (50mV/s min regardless of RTIME setting)
                                                                     the internal target voltage to the DAC code provided by
                                      Deeper Sleep Transitions       the processor as long as the output voltage is above
When DPRSLPVR goes high, the MAX17410 immediate-                     the new target. The controller remains in skip mode
ly disables phase 2 (DH2 and DL2 forced low), blanks                 until the output voltage equals the internal target. Once
PHASEGD high impedance, and enters pulse-skipping                    the internal target reaches the output voltage, phase 2
operation (see Figures 4 and 5). If the VIDs are set to a            is enabled. The controller blanks PWRGD, PHASEGD,
lower voltage setting, the output drops at a rate deter-             and CLKEN (forced high impedance) until 20s after
mined by the load and the output capacitance. The                    the transition is completed. See Figure 4.
internal target still ramps as before, and PWRGD

CPU CORE VOLTAGE                                            ACTUAL VOUT
                                                   INTERNAL TARGET
         VID (D0-D6)
          DPRSLPVR                                         DEEPER SLEEP VID

             DPRSTP                          DO NOT CARE (DPRSLPVR DOMINATES STATE)                               FORCED PWM
                   PSI                    1-PHASE SKIP (DH1 ACTIVE, DH2 = DL2 = FORCED LOW)
                                                                                             BLANK HI-Z
           INTERNAL                                          NO PULSES: VOUT > VTARGET       BLANK LOW
     PWM CONTROL
                           BLANK HIGH-Z            BLANK HIGH THRESHOLD ONLY                               TRACKS INTERNAL TARGET
                  DH1                                                                             tBLANK
                  DH2      BLANK LOW               BLANK HIGH THRESHOLD ONLY                    20s TYP
              PWRGD
               CLKEN                      BLANK HI-Z (1-PHASE OPERATION)
           PHASEGD
                  OVP                              SET TO 1.75V MIN

                                           tBLANK
                                          20s TYP

Figure 4. C4E (C4 Early Exit) Transition

  ______________________________________________________________________________________ 31
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410  Standard C4 Deeper Sleep Exit: When exiting deeper                               provided by the processor at the slew rate set by
          sleep (DPRSLPVR pulled low) while the output voltage                             RTIME. The controller blanks PWRGD, PHASEGD, and
          is regulating to the deeper sleep voltage, the                                   CLKEN (forced high impedance) until 20s after the
          MAX17410 immediately activates all enabled phases                                transition is completed. See Figure 5.
          and ramps the output voltage to the LFM DAC code

                    ACTIVE VID    INTERNAL                                ACTUAL VOUT                                              LFM VID
          CPU CORE VOLTAGE         TARGET                                DEEPER SLEEP VID                                          DPRSLP VID

                 VID (D0--D6)                                                                                            LFM VID
                    DPRSLPVR
                       DPRSTP                    DO NOT CARE (DPRSLPVR DOMINATES STATE)                    1-PHASE FORCED PWM
                             PSI            1-PHASE SKIP (DH1 ACTIVE, DH2 = DL2 = FORCED LOW)
                     INTERNAL
                                                NO PULSES: VOUT > VTARGET
               PWM CONTROL
                            DH1   BLANK HIGH-Z                           BLANK HIGH THRESHOLD ONLY         BLANK HIGH-Z
                            DH2
                                            BLANK LOW                    BLANK HIGH THRESHOLD ONLY         BLANK LOW
                        PWRGD
                         CLKEN                                           BLANK HIGH-Z (1-PHASE OPERATION)
                     PHASEGD
                                                       SET TO 1.75V MIN                                    TRACKS INTERNAL TARGET
                            OVP

                                                        tBLANK                                              tBLANK
                                                       20s TYP                                             20s TYP

          Figure 5. Standard C4 Transition

          32 ______________________________________________________________________________________
                                  Dual-Phase, Quick-PWM Controller
                              for IMVP6+ CPU Core Power Supplies

Slow C4 Deeper Sleep Exit: When exiting deeper sleep                         the processor at 1/4 the slew rate set by RTIME. The       MAX17410
(DPRSLPVR high, DPRSTP pulled high) while the output                         controller blanks PWRGD, PHASEGD, and CLKEN
                                                                             (forced high impedance) until 20s after the transition is
voltage is regulating to the deeper sleep voltage, the                       completed. See Figure 6.

MAX17410 remains in 1-phase skip mode and ramps

the output voltage to the LFM DAC code provided by

          ACTIVE VID    INTERNAL                            ACTUAL VOUT                         SLOW                        LFM VID
CPU CORE VOLTAGE         TARGET                            DEEPER SLEEP VID                  SLEW RATE                      DPRSLP VID

         VID (D0D6)                                                                                           LFM VID
          DPRSLPVR                                                                              SLOW
             DPRSTP                                                                          SLEW RATE
                   PSI
           INTERNAL                          DO NOT CARE (DPRSLPVR DOMINATES STATE)                     1-PHASE FORCED PWM
                                        1-PHASE SKIP (DH1 ACTIVE, DH2 = DL2 = FORCED LOW)
     PWM CONTROL                  NO PULSES: VOUT > VTARGET
                  DH1
                  DH2         BLANK HIGH-Z                 BLANK HIGH THRESHOLD ONLY         BLANK HIGH-Z

              PWRGD           BLANK LOW                    BLANK HIGH THRESHOLD ONLY         BLANK LOW
               CLKEN
           PHASEGD                                         BLANK HIGH-Z (1-PHASE OPERATION)

                  OVP                    SET TO 1.75V MIN                                    TRACKS INTERNAL TARGET

                                             tBLANK                                                      tBLANK
                                            20s TYP                                                     20s TYP

Figure 6. Slow C4 Transition

                        ______________________________________________________________________________________ 33
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410                                                      PSI Transitions  constantly be the complement of the high-side gate-
          When PSI is pulled low, the MAX17410 immediately dis-                drive waveforms. This keeps the switching frequency
          ables phase 2 (DH2 and DL2 forced low), blanks                       constant and allows the inductor current to reverse
          PHASEGD high impedance, and enters single-phase                      under light loads, providing fast, accurate negative out-
          PWM operation (see Figure 7). When PSI is pulled high,               put voltage transitions by quickly discharging the out-
          the MAX17410 enables phase 2. PHASEGD is blanked                     put capacitors.
          high impedance for 32 switching cycles on DH2, allow-
          ing sufficient time/cycles for phase 1 and 2 to achieve              Forced-PWM operation comes at a cost: the no-load
          current balance. In a typical IMVP-6 application, the VID            +5V bias supply current remains between 10mA to
          is reduced by 1 LSB (12.5mV) when PSI is pulled low,                 50mA per phase, depending on the external MOSFETs
          and increased by 1 LSB when PSI is pulled high.                      and switching frequency. To maintain high efficiency
                                                                               under light load conditions, the processor may switch
                 Forced-PWM Operation (Normal Mode)                            the controller to a low-power pulse-skipping control
          During soft-start, soft-shutdown, and normal operation--             scheme after entering suspend mode.
          when the CPU is actively running (DPRSLPVR = low,
          Table 5)--the MAX17410 operates with the low-noise,                  PSI determines how many phases are active when
          forced-PWM control scheme. Forced-PWM operation                      operating in forced-PWM mode (DPRSLPVR = low).
          disables the zero-crossing comparators of all active                 When PSI is pulled low, the main phase remains active
          phases, forcing the low-side gate-drive waveforms to                 but the secondary phase is disabled (DH2 and DL2
                                                                               forced low).

            CPU FREQ
            CPU LOAD
          VID (D0D6)

          CPU CORE VOLTAGE          2-PHASE PWM                                1-PHASE PWM           2-PHASE PWM

                             PSI                 BLANK HIGH-Z                  BLANK HIGH-Z      BLANK HIGH-Z
                     INTERNAL                     BLANK LOW                                       BLANK LOW
               PWM CONTROL
                                                                 tBLANK                                          tBLANK
                        PWRGD                                  20s TYP                                         20s TYP
                         CLKEN                                                               32 DH2 SWITCHING CYCLES
                     PHASEGD

          Figure 7. PSI Transition

          34 ______________________________________________________________________________________
    Dual-Phase, Quick-PWM Controller
for IMVP6+ CPU Core Power Supplies

          Light-Load Pulse-Skipping Operation                 input range of 7V to 20V, this threshold is relatively con-           MAX17410
                                              (Deeper Sleep)  stant, with only a minor dependence on the input volt-
                                                              age due to the typically low duty cycles. The total load
When DPRSLPVR is pulled high, the MAX17410 oper-              current at the PFM/PWM crossover threshold
ates with a single-phase pulse-skipping mode. The             (ILOAD(SKIP)) is approximately:
pulse-skipping mode enables the driver's zero-crossing
comparator, so the controller pulls DL1 low when its cur-     ILOAD(SKIP)             =   TOTAL      t SWVOUT      VIN - VOUT  
rent-sense inputs detect "zero" inductor current. This                                                    L            VIN     
keeps the inductor from discharging the output capaci-
tors and forces the controller to skip pulses under light     where TOTAL is the number of active phases.
load conditions to avoid overcharging the output.
                                                              The switching waveforms may appear noisy and asyn-
When pulse-skipping, the controller blanks the upper          chronous when light loading activates pulse-skipping
PWRGD and CLKEN thresholds, and also blanks                   operation, but this is a normal operating condition that
PHASEGD high impedance. Upon entering pulse-                  results in high light-load efficiency. Trade-offs between
skipping operation, the controller temporarily sets the       PFM noise and light-load efficiency are made by varying
OVP threshold to 1.80V, preventing false OVP faults           the inductor value. Generally, low inductor values pro-
when the transition to pulse-skipping operation coin-         duce a broader efficiency vs. load curve, while higher
cides with a VID code change. Once the error amplifier        values result in higher full-load efficiency (assuming that
detects that the output voltage is in regulation, the OVP     the coil resistance remains fixed) and less output volt-
threshold tracks the selected VID DAC code. The               age ripple. Penalties for using higher inductor values
MAX17410 automatically uses forced-PWM operation              include larger physical size and degraded load-tran-
during soft-start and soft-shutdown, regardless of the        sient response, especially at low input voltage levels.
DPRSLPVR and PSI configuration.
                                                                                   i = VIN - VOUT
                    Automatic Pulse-Skipping Switchover                            t  L
In skip mode (DPRSLPVR = high), an inherent automatic
switchover to PFM takes place at light loads (Figure 8).      INDUCTOR CURRENT                                             IPEAK
This switchover is affected by a comparator that trun-                                                             ILOAD = IPEAK/2
cates the low-side switch on-time at the inductor cur-
rent's zero crossing. The zero-crossing comparator                              0     ON-TIME        TIME
senses the inductor current across the low-side
MOSFETs. Once VLX drops below the zero-crossing
comparator threshold (see the Electrical Characteristics
table), the comparator forces DL low (Figure 2). This
mechanism causes the threshold between pulse-skip-
ping PFM and non-skipping PWM operation to coincide
with the boundary between continuous and discontinu-
ous inductor-current operation. The PFM/PWM
crossover occurs when the load current of each phase
is equal to 1/2 the peak-to-peak ripple current, which is
a function of the inductor value (Figure 8). For a battery

                                                              Figure 8. Pulse-Skipping/Discontinuous Crossover Point

______________________________________________________________________________________ 35
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410                 Power-Up Sequence (POR, UVLO)                   current limit, so full output current is available immedi-
          The MAX17410 is enabled when SHDN is driven high               ately. CLKEN is pulled low approximately 60s after the
          (Figure 9). The reference powers up first. Once the refer-     MAX17410 reaches the boot voltage. At the same time,
          ence exceeds its undervoltage lockout threshold, the inter-    the MAX17410 slews the output to the voltage set at the
          nal analog blocks are turned on and masked by a 150s           VID inputs at the programmed slew rate. PWRGD and
          one-shot delay. The PWM controller then begins switching.      PHASEGD becomes high impedance approximately
                                                                         5ms after CLKEN is pulled low. The MAX17410 auto-
          Power-on reset (POR) occurs when VCC rises above               matically uses forced-PWM operation during soft-start
          approximately 2V, resetting the fault latch and preparing      and soft-shutdown, regardless of the DPRSLPVR and
          the controller for operation. The VCC undervoltage lock-       PSI configuration.
          out (UVLO) circuitry inhibits switching until VCC rises
          above 4.25V. The controller powers up the reference            For automatic startup, the battery voltage should be
          once the system enables the controller, VCC above              present before VCC. If the controller attempts to bring
          4.25V and SHDN driven high. With the reference in reg-         the output into regulation without the battery voltage
          ulation, the controller ramps the output voltage to the        present, the fault latch trips. The controller remains shut
          boot voltage (1.2V) at 1/8th the slew rate set by RTIME:       down until the fault latch is cleared by toggling SHDN
                                                                         or cycling the VCC power supply below 0.5V.
                                         8VBOOT
                                      dVTARGET /dt                       If the VCC voltage drops below 4.25V, the controller
          ( ) t TRAN(START) =                                            assumes that there is not enough supply voltage to
                                                                         make valid decisions. To protect the output from over-
          where dVTARGET/dt = 12.5mV/s x 71.5k/RTIME is the              voltage faults, the controller shuts down immediately
          slew rate. The soft-start circuitry does not use a variable    and forces a high-impedance output.

            VCC
          SHDN

          VID (D0D6)                 INVALID CODE                                        INVALID CODE
                                                                                                      SOFT-SHUTDOWN =
                  SOFT-START =                                                                        1/8 SLEW RATE SET BY RTIME
          1/8 SLEW RATE SET BY RTIME
                                                                         FORCED-PWM
                    VCORE                           SKIP     FORCED-PWM
                                                                                           tBLANK
                INTERNAL                                                                 20s TYP
          PWM CONTROL

          PHASEGD
             CLKEN
            PWRGD

                                                     tBLANK   tBLANK
                                                    60s TYP  5ms TYP

                                                              tBLANK
                                                             20s TYP

          Figure 9. Power-Up and Shutdown Sequence Timing Diagram

          36 ______________________________________________________________________________________
                        Dual-Phase, Quick-PWM Controller
                    for IMVP6+ CPU Core Power Supplies

                                  Shutdown                                                    Phase Fault (PHASEGD)         MAX17410
                                                               The MAX17410 includes a phase fault output that sig-
When SHDN goes low, the MAX17410 enters low-power              nals the system that one of the two phases either has a
                                                               fault condition or is not matched with the other.
shutdown mode. PWRGD is pulled low immediately,                Detection is done by identifying the need for a large on-
                                                               time difference between phases to achieve or move
and the output voltage ramps down at 1/8th the slew            towards current balance. PHASEGD is forced low when
                                                               VCCI is below (0.6 x VFB) or above (1.4 x VFB).
rate set by RTIME:
                                                               PHASEGD is high impedance when the controller oper-
                        8VOUT                                  ates in one-phase mode (DPRSLPVR high, or PSI low and
                    dVTARGET /dt                               DPRSLPVR low). On exit to two-phase mode, PHASEGD
( ) t TRAN(SHDN) =                                             is forced high impedance for 32 switching cycles on DH2.

where dVTARGET/dt = 12.5mV/s x 71.5k/RTIME is the              PHASEGD is low in shutdown. PHASEGD is forced high
slew rate. Slowly discharging the output capacitors by         impedance whenever the slew-rate controller is active
slewing the output over a long period of time keeps the        (output voltage transitions).
average negative inductor current low (damped
response), thereby eliminating the negative output-volt-                    Temperature Comparator (VRHOT)
age excursion that occurs when the controller dis-             VRHOT is an open-drain output of the internal compara-
charges the output quickly by permanently turning on           tor. VRHOT is pulled low when the voltage at NTC goes
the low-side MOSFET (underdamped response). This               below the voltage at THRM. VRHOT is high impedance
eliminates the need for the Schottky diode normally con-       in shutdown.
nected between the output and ground to clamp the
negative output-voltage excursion. After the controller                                   Fault Protection (Latched)
reaches the zero target, the MAX17410 shuts down
completely--the drivers are disabled (DL1 and DL2 dri-                                       Output Overvoltage Protection
ven high), the reference turns off, and the supply current     The overvoltage protection (OVP) circuit is designed to
drops below 1A.                                                protect the CPU against a shorted high-side MOSFET
                                                               by drawing high current and blowing the battery fuse.
When a fault condition--output UVLO or thermal shut-           The MAX17410 continuously monitors the output for an
down--activates the shutdown sequence, the protection          overvoltage fault. The controller detects an OVP fault if
circuitry sets the fault latch to prevent the controller from  the output voltage exceeds the set VID DAC voltage by
restarting. To clear the fault latch and reactivate the con-   more than 300mV, regardless of the operating state.
troller, toggle SHDN or cycle VCC power below 0.5V.            During pulse-skipping operation (DPRSLPVR = high),
                                                               the OVP threshold tracks the VID DAC voltage.
                                 Power Monitor (PMON)
The MAX17410 include a single-quadrant multiplier              When the OVP circuit detects an overvoltage fault while
used to determine the actual output power based on             in multiphase mode (DPRSLPVR = low, PSI = high), the
the inductor current (the differential CS input) and out-      MAX17410 immediately forces DL1 and DL2 high, pulls
put voltage (CSN to GNDS). The buffered output of this         DH1 and DH2 low. This action turns on the synchro-
multiplier is connected to PWR and provides a voltage          nous-rectifier MOSFETs with 100% duty and, in turn,
relative to the output power dissipation:                      rapidly discharges the output filter capacitor and forces
                                                               the output low. If the condition that caused the overvolt-
   V(PMON) = Kpwr x V(OUTS, GNDS) x V(CSPAVG,                  age (such as a shorted high-side MOSFET) persists,
                       CSN) / V(TIME, ILIM)                    the battery fuse will blow. Toggle SHDN or cycle the
                                                               VCC power supply below 0.5V to clear the fault latch
where VCSP - VCSN = ILOAD x RSENSE, and the power              and reactivate the controller.
monitor scale factor (Kpwr) is typically 21.25. If ILIM is
externally connected to a 5V rail to enable the internal       When an overvoltage fault occurs while in one-phase
default/preset current-limit threshold, then the V(TIME,       operation (DPRSLPVR = high, or PSI = low), the
ILIM) value to be used in the above equation is 225mV.         MAX17410 immediately forces DL1 high, pulls DH1 low.
Do not use the power monitor in any configuration that         DL2 and DH2 remain low as phase two was disabled.
would cause its output V(PMON) to exceed (VCC - 0.5V).         DL2 is forced high only when the output falls below the
                                                               UV threshold.
PMON is pulled to ground when the MAX17410 is in
shutdown.                                                      Overvoltage protection can be disabled through the no-
                                                               fault test mode (see the No-Fault Test Mode section).
The power monitor allows the system to accurately
monitor the CPU's power dissipation and quickly pre-
dict if the system is about to overheat before the signifi-
cantly slower temperature sensor signals an
overtemperature alert.

                    ______________________________________________________________________________________ 37
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410                              Output Undervoltage Protection        There must be a low-resistance, low-inductance path
          The output UVP function is similar to foldback current            from the DL and DH drivers to the MOSFET gates for
          limiting, but employs a timer rather than a variable cur-         the adaptive dead-time circuits to work properly; other-
          rent limit. If the MAX17410 output voltage is 400mV               wise, the sense circuitry in the MAX17410 interprets the
          below the target voltage, the controller activates the            MOSFET gates as "off" while charge actually remains.
          shutdown sequence and sets the fault latch. Once the              Use very short, wide traces (50 mils to 100 mils wide if
          controller ramps down to zero, it forces DL1 and DL2              the MOSFET is 1in from the driver).
          high, and pulls DH1 and DH2 low. Toggle SHDN or
          cycle the VCC power supply below 0.5V to clear the                The internal pulldown transistor that drives DL low is
          fault latch and reactivate the controller.                        robust, with a 0.25 (typ) on-resistance. This helps pre-
                                                                            vent DL from being pulled up due to capacitive coupling
          UVP can be disabled through the no-fault test mode                from the drain to the gate of the low-side MOSFETs
          (see the No-Fault Test Mode section).                             when the inductor node (LX) quickly switches from
                                                                            ground to VIN. Applications with high input voltages and
                                                Thermal-Fault Protection    long inductive driver traces may require rising LX edges
          The MAX17410 features a thermal fault-protection circuit.         do not pull up the low-side MOSFETs' gate, causing
          When the junction temperature rises above +160C, a               shoot-through currents. The capacitive coupling
          thermal sensor sets the fault latch and activates the soft-       between LX and DL created by the MOSFET's gate-to-
          shutdown sequence. Once the controller ramps down to              drain capacitance (CRSS), gate-to-source capacitance
          zero, it forces DL1 and DL2 high, and pulls DH1 and               (CISS - CRSS), and additional board parasitics should
          DH2 low. Toggle SHDN or cycle the VCC power supply                not exceed the following minimum threshold:
          below 0.5V to clear the fault latch and reactivate the con-
          troller after the junction temperature cools by 15C.             VGS(TH)  >  VIN     CRSS  
                                                                                                CISS  
          Thermal shutdown can be disabled through the no-fault
          test mode (see the No-Fault Test Mode section).                   Typically, adding a 4700pF between DL and power
                                                                            ground (CNL in Figure 10), close to the low-side
                                                        No-Fault Test Mode  MOSFETs, greatly reduces coupling. Do not exceed
          The latched fault-protection features can complicate              22nF of total gate capacitance to prevent excessive
          the process of debugging prototype breadboards since              turn-off delays.
          there are (at most) a few milliseconds in which to deter-
          mine what went wrong. Therefore, a "no-fault" test                BST_     (RBST)*                 INPUT (VIN)
          mode is provided to disable the fault protection--over-            DH_        CBST
          voltage protection, undervoltage protection, and ther-             LX_                        NH
          mal shutdown. Additionally, the test mode clears the                                                  L
          fault latch if it has been set. The no-fault test mode is
          entered by forcing 11V to 13V on SHDN.                                        CBYP
                                                                            VDD
                                             MOSFET Gate Drivers
          The DH and DL drivers are optimized for driving moder-            DL_                         NL
          ate-sized high-side and larger low-side power MOSFETs.
          This is consistent with the low duty factor seen in note-                     (CNL)*
          book applications, where a large VIN - VOUT differential
          exists. The high-side gate drivers (DH) source and sink           PGND
          2.2A, and the low-side gate drivers (DL) source 2.7A and
          sink 8A. This ensures robust gate drive for high-current                      (RBST)* OPTIONAL--THE RESISTOR LOWERS EMI BY DECREASING THE
          applications. The DH_ floating high-side MOSFET drivers                                SWITCHING NODE RISE TIME.
          are powered by internal boost switch charge pumps at
          BST_, while the DL_ synchronous-rectifier drivers are                         (CNL)* OPTIONAL--THE CAPACITOR REDUCES LX TO DL CAPACITIVE
          powered directly by the 5V bias supply (VDD).                                          COUPLING THAT CAN CAUSE SHOOT-THROUGH CURRENTS.

          Adaptive dead-time circuits monitor the DL and DH dri-            Figure 10. Gate-Drive Circuit
          vers and prevent either FET from turning on until the
          other is fully off. The adaptive driver dead time allows
          operation without shoot-through with a wide range of
          MOSFETs, minimizing delays and maintaining efficiency.

          38 ______________________________________________________________________________________
    Dual-Phase, Quick-PWM Controller
for IMVP6+ CPU Core Power Supplies

Alternatively, shoot-through currents may be caused by       Switching Frequency: This choice determines the            MAX17410
a combination of fast high-side MOSFETs and slow low-             basic trade-off between size and efficiency. The
side MOSFETs. If the turn-off delay time of the low-side          optimal frequency is largely a function of maximum
MOSFET is too long, the high-side MOSFETs can turn                input voltage, due to MOSFET switching losses that
on before the low-side MOSFETs have actually turned               are proportional to frequency and VIN2. The opti-
off. Adding a resistor less than 5 in series with BST             mum frequency is also a moving target, due to
slows down the high-side MOSFET turn-on time, elimi-              rapid improvements in MOSFET technology that are
nating the shoot-through currents without degrading the           making higher frequencies more practical.
turn-off time (RBST in Figure 10). Slowing down the
high-side MOSFET also reduces the LX node rise time,          Inductor Operating Point: This choice provides
thereby reducing EMI and high-frequency coupling                  trade-offs between size vs. efficiency and transient
responsible for switching noise.                                  response vs. output noise. Low inductor values pro-
                                                                  vide better transient response and smaller physical
Multiphase Quick-PWM                                              size, but also result in lower efficiency and higher
        Design Procedure                                          output noise due to increased ripple current. The
                                                                  minimum practical inductor value is one that causes
Firmly establish the input voltage range and maximum              the circuit to operate at the edge of critical conduc-
load current before choosing a switching frequency                tion (where the inductor current just touches zero
and inductor operating point (ripple-current ratio). The          with every cycle at maximum load). Inductor values
primary design trade-off lies in choosing a good switch-          lower than this grant no further size-reduction bene-
ing frequency and inductor operating point, and the fol-          fit. The optimum operating point is usually found
lowing four factors dictate the rest of the design:               between 20% and 50% ripple current.

Input Voltage Range: The maximum value                                                            Inductor Selection
     (VIN(MAX)) must accommodate the worst-case high         The switching frequency and operating point (% ripple
     AC adapter voltage. The minimum value (VIN(MIN))        current or LIR) determine the inductor value as follows:
     must account for the lowest input voltage after
     drops due to connectors, fuses, and battery selec-      L  =   TOTAL     fSWIVLIONA-DV(MOAUXT)LIR     VOUT  
     tor switches. If there is a choice at all, lower input                                                 VIN  
     voltages result in better efficiency.                                 

Maximum Load Current: There are two values to              where TOTAL is the total number of phases.
     consider. The peak load current (ILOAD(MAX)) deter-
     mines the instantaneous component stresses and          Find a low-loss inductor having the lowest possible DC
     filtering requirements, and thus drives output          resistance that fits in the allotted dimensions. Ferrite
     capacitor selection, inductor saturation rating, and    cores are often the best choice, although powdered
     the design of the current-limit circuit. The continu-   iron is inexpensive and can work well at 200kHz. The
     ous load current (ILOAD) determines the thermal         core must be large enough not to saturate at the peak
     stresses and thus drives the selection of input         inductor current (IPEAK):
     capacitors, MOSFETs, and other critical heat-con-
     tributing components. Modern notebook CPUs gen-               IPEAK   =   ILOAD(MAX)    1+  LIR
     erally exhibit ILOAD = ILOAD(MAX) x 80%.                                  TOTAL              2

For multiphase systems, each phase supports a frac-                                               Transient Response
tion of the load, depending on the current balancing.        The inductor ripple current impacts transient-response
When properly balanced, the load current is evenly dis-      performance, especially at low VIN - VOUT differentials.
tributed among each phase:                                   Low inductor values allow the inductor current to slew
                                                             faster, replenishing charge removed from the output fil-
ILOAD(PHASE)  =   ILOAD                                      ter capacitors by a sudden load step. The amount of
                  TOTAL                                      output sag is also a function of the maximum duty fac-
                                                             tor, which can be calculated from the on-time and mini-
where TOTAL is the total number of active phases.            mum off-time. For a dual-phase controller, the
                                                             worst-case output sag voltage may be determined by:

______________________________________________________________________________________ 39
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410     L ILOAD(MAX) 2            VOUTt SW                           In non-CPU applications, the output capacitor's size
                                           VIN                            often depends on how much ESR is needed to maintain
          ( ( ) ) VSAG                                +  t OFF(MIN)       an acceptable level of output-ripple voltage. The out-
                                                                          put-ripple voltage of a step-down controller equals the
          =                     VIN  - 2VOUT    t SW                      total inductor ripple current multiplied by the output
             2COUTVOUT                  VIN                               capacitor's ESR. When operating multiphase systems
                                                        -  2t OFF(MIN)    out-of-phase, the peak inductor currents of each phase
                                                                          are staggered, resulting in lower output ripple voltage
          + ILOAD(MAX)          VOUTt SW    +  t OFF(MIN)                 by reducing the total inductor ripple current. For multi-
                2C OUT              VIN                                   phase operation, the maximum ESR to meet ripple
                                                                          requirements is:

          where tOFF(MIN) is the minimum off-time (see the
          Electrical Characteristics table).

          The amount of overshoot due to stored inductor energy                         ( )                        
          can be calculated as:                                                 RESR                VINfSWL          VRIPPLE
                                                                                          VIN - TOTALVOUT    VOUT  
                                ( )2
             VSOAR           ILOAD(MAX) L                                 where TOTAL is the total number of active phases and
                          2  TOTAL C OUT VOUT                             fSW is the switching frequency per phase. The actual
                                                                          capacitance value required relates to the physical size
          where TOTAL is the total number of active phases.               needed to achieve low ESR, as well as to the chemistry
                                                                          of the capacitor technology. Thus, the capacitor is usu-
                                       Setting the Current Limit          ally selected by ESR and voltage rating rather than by
          The minimum current-limit threshold must be high                capacitance value (this is true of polymer types).
          enough to support the maximum load current when the
          current limit is at the minimum tolerance value. The val-       When using low-capacity ceramic filter capacitors,
          ley of the inductor current occurs at ILOAD(MAX) minus          capacitor size is usually determined by the capacity
          half the ripple current; therefore:                             needed to prevent VSAG and VSOAR from causing
                                                                          problems during load transients. Generally, once
             ILIMIT(LOW)  >   ILOAD(MAX)        1-    LIR                 enough capacitance is added to meet the overshoot
                              TOTAL                    2                  requirement, undershoot at the rising load edge is no
                                                                          longer a problem (see the VSAG and VSOAR equations
          where TOTAL is the total number of active phases, and           in the Transient Response section).
          ILIMIT(LOW) equals the minimum current-limit threshold
          voltage divided by the current-sense resistor (RSENSE).           Output Capacitor Stability Considerations
          For the 22.5mV default setting, the minimum current-            For Quick-PWM controllers, stability is determined by
                                                                          the value of the ESR zero relative to the switching fre-
          limit threshold is 19.5mV.                                      quency. The boundary of instability is given by the fol-
                                                                          lowing equation:
                                   Output Capacitor Selection
          The output filter capacitor must have low enough effec-                               fESR    fSW
          tive series resistance (ESR) to meet output ripple and                                         
          load-transient requirements, yet have high enough ESR
          to satisfy stability requirements.                              where:

          In CPU VCORE converters and other applications where                            fESR  =          1
          the output is subject to large load transients, the output                               2R EFF C OUT
          capacitor's size typically depends on how much ESR is
          needed to prevent the output from dipping too low               and:
          under a load transient. Ignoring the sag due to finite
          capacitance:                                                                REFF = RESR + RDROOP + RPCB

             ( ) RESR + RPCB          VSTEP                               where COUT is the total output capacitance, RESR is the
                                       ILOAD(MAX)                         total equivalent-series-resistance, RDROOP is the voltage-
                                                                          positioning gain, and RPCB is the parasitic board resistance
                                                                          between the output capacitors and sense resistors.

          40 ______________________________________________________________________________________
    Dual-Phase, Quick-PWM Controller
for IMVP6+ CPU Core Power Supplies

For a standard 300kHz application, the ESR zero fre-                   ILOAD                                                MAX17410
quency must be well below 95kHz, preferably below                   TOTALVIN
50kHz. Tantalum, Sanyo POSCAP, and Panasonic SP                ( ) IRMS=
capacitors in wide-spread use at the time of publication                       TOTALVOUT VIN - TOTALVOUT
have typical ESR zero frequencies below 50kHz. In the
standard application circuit, the ESR needed to support        where TOTAL is the total number of out-of-phase
a 30mVP-P ripple is 30mV/(40A x 0.3) = 2.5m. Four              switching regulators. The worst-case RMS current
330F/2.5V Panasonic SP (type SX) capacitors in paral-          requirement occurs when operating with VIN =
lel provide 1.5m (max) ESR. With a 2m droop and                2TOTALVOUT. At this point, the above equation simpli-
0.5m PCB resistance, the typical combined ESR                  fies to IRMS = 0.5 x ILOAD/TOTAL.
results in a zero at 30kHz.
                                                               For most applications, non-tantalum chemistries
Ceramic capacitors have a high ESR zero frequency,             (ceramic, aluminum, or OS-CON) are preferred due to
but applications with significant voltage positioning can      their resistance to inrush surge currents typical of sys-
take advantage of their size and low ESR. Do not put           tems with a mechanical switch or connector in series
high-value ceramic capacitors directly across the out-         with the input. If the Quick-PWM controller is operated
put without verifying that the circuit contains enough         as the second stage of a two-stage power-conversion
voltage positioning and series PCB resistance to               system, tantalum input capacitors are acceptable. In
ensure stability. When only using ceramic output               either configuration, choose an input capacitor that
capacitors, output overshoot (VSOAR) typically deter-          exhibits less than +10C temperature rise at the RMS
mines the minimum output capacitance requirement.              input current for optimal circuit longevity.

Unstable operation manifests itself in two related but dis-                                Power MOSFET Selection
tinctly different ways: double-pulsing and feedback loop       Most of the following MOSFET guidelines focus on the
instability. Double-pulsing occurs due to noise on the out-    challenge of obtaining high load-current capability
put or because the ESR is so low that there is not enough      when using high-voltage (> 20V) AC adapters. Low-
voltage ramp in the output voltage signal. This "fools" the    current applications usually require less attention.
error comparator into triggering a new cycle immediately
after the minimum off-time period has expired. Double-         The high-side MOSFET (NH) must be able to dissipate
pulsing is more annoying than harmful, resulting in noth-      the resistive losses plus the switching losses at both
ing worse than increased output ripple. However, it can        VIN(MIN) and VIN(MAX). Calculate both of these sums.
indicate the possible presence of loop instability due to      Ideally, the losses at VIN(MIN) should be roughly equal to
insufficient ESR. Loop instability can result in oscillations  losses at VIN(MAX), with lower losses in between. If the
at the output after line or load steps. Such perturbations     losses at VIN(MIN) are significantly higher than the losses
are usually damped, but can cause the output voltage to        at VIN(MAX), consider increasing the size of NH (reducing
rise above or fall below the tolerance limits.                 RDS(ON) but with higher CGATE). Conversely, if the loss-
                                                               es at VIN(MAX) are significantly higher than the losses at
The easiest method for checking stability is to apply a        VIN(MIN), consider reducing the size of NH (increasing
very fast zero-to-max load transient and carefully             RDS(ON) to lower CGATE). If VIN does not vary over a
observe the output-voltage ripple envelope for over-           wide range, the minimum power dissipation occurs
shoot and ringing. It can help to simultaneously monitor       where the resistive losses equal the switching losses.
the inductor current with an AC current probe. Do not
allow more than one cycle of ringing after the initial         Choose a low-side MOSFET that has the lowest possi-
step-response under/overshoot.                                 ble on-resistance (RDS(ON)), comes in a moderate-
                                                               sized package (i.e., one or two 8-pin SOs, DPAK, or
                            Input Capacitor Selection          D2PAK), and is reasonably priced. Make sure that the
The input capacitor must meet the ripple current               DL gate driver can supply sufficient current to support
requirement (IRMS) imposed by the switching currents.          the gate charge and the current injected into the para-
The multiphase Quick-PWM controllers operate out-of-           sitic gate-to-drain capacitor caused by the high-side
phase, while the Quick-PWM slave controllers provide           MOSFET turning on; otherwise, cross-conduction prob-
selectable out-of-phase or in-phase on-time triggering.        lems may occur (see the MOSFET Gate Driver section).
Out-of-phase operation reduces the RMS input current
by dividing the input current between several stag-
gered stages. For duty cycles less than 100%/TOTAL
per phase, the IRMS requirements may be determined
by the following equation:

______________________________________________________________________________________ 41
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410                        MOSFET Power Dissipation                      The worst case for MOSFET power dissipation occurs

          Worst-case conduction losses occur at the duty factor               under heavy overloads that are greater than

          extremes. For the high-side MOSFET (NH), the worst-                 ILOAD(MAX) but are not quite high enough to exceed
          case power dissipation due to resistance occurs at the
                                                                              the current limit and cause the fault latch to trip. To pro-

          minimum input voltage:                                              tect against this possibility, you can "over design" the

                                        VOUT       ILOAD    2                 circuit to tolerate:
                                         VIN       TOTAL  
          PD  (NH  Resistive)   =                               RDS(ON)       ILOAD  =   TOTAL       I VALLEY(MAX)  +  IINDUCTOR  
                                                                                                                              2   

          where TOTAL is the total number of phases.                                 =   TOTALI VALLEY(MAX)      +    ILOAD(MAX)LIR
                                                                                                                                    
          Generally, a small high-side MOSFET is desired to                                                                2
          reduce switching losses at high input voltages.
          However, the RDS(ON) required to stay within package                where IVALLEY(MAX) is the maximum valley current
          power dissipation often limits how small the MOSFET                 allowed by the current-limit circuit, including threshold
          can be. Again, the optimum occurs when the switching                tolerance and on-resistance variation. The MOSFETs
          losses equal the conduction (RDS(ON)) losses. High-                 must have a good size heatsink to handle the overload
          side switching losses do not usually become an issue                power dissipation.
          until the input is greater than approximately 15V.
                                                                              Choose a Schottky diode (DL) with a forward voltage
          Calculating the power dissipation in the high-side                  low enough to prevent the low-side MOSFET body
          MOSFET (NH) due to switching losses is difficult since it           diode from turning on during the dead time. Select a
          must allow for difficult quantifying factors that influence         diode that can handle the load current per phase dur-
          the turn-on and turn-off times. These factors include the           ing the dead times. This diode is optional and can be
          internal gate resistance, gate charge, threshold volt-              removed if efficiency is not critical.
          age, source inductance, and PCB layout characteris-
          tics. The following switching-loss calculation provides                                                      Boost Capacitors
          only a very rough estimate and is no substitute for                 The boost capacitors (CBST) must be selected large
          breadboard evaluation, preferably including verification            enough to handle the gate-charging requirements of
          using a thermocouple mounted on NH:                                 the high-side MOSFETs. Typically, 0.1F ceramic
                                                                              capacitors work well for low-power applications driving
          PD (NH  Switching)    =     VIN(MAX)ILOADfSW          QG(SW)        medium-sized MOSFETs. However, high-current appli-
                                             TOTAL              IGATE         cations driving large, high-side MOSFETs require boost
                                                                              capacitors larger than 0.1F. For these applications,
                                + COSSVIN2fSW                                 select the boost capacitors to avoid discharging the
                                          2                                   capacitor more than 200mV while charging the high-
                                                                              side MOSFETs' gates:

          where COSS is the NH MOSFET's output capacitance,                                         CBST  =  N   QGATE
          QG(SW) is the charge needed to turn on the NH MOSFET,                                                 200mV
          and IGATE is the peak gate-drive source/sink current
          (2.2A, typ).                                                        where N is the number of high-side MOSFETs used for
                                                                              one regulator, and QGATE is the gate charge specified
          Switching losses in the high-side MOSFET can become                 in the MOSFET's data sheet. For example, assume (2)
          an insidious heat problem when maximum AC adapter                   IRF7811W n-channel MOSFETs are used on the high
          voltages are applied, due to the squared term in the C              side. According to the manufacturer's data sheet, a sin-
          x VIN2 x fSW switching-loss equation. If the high-side              gle IRF7811W has a maximum gate charge of 24nC
          MOSFET chosen for adequate RDS(ON) at low battery                   (VGS = 5V). Using the above equation, the required
          voltages becomes extraordinarily hot when biased from               boost capacitance would be:
          VIN(MAX), consider choosing another MOSFET with
          lower parasitic capacitance.                                                  CBST        =  2 24nC  =  0.24F
                                                                                                        200mV
          For the low-side MOSFET (NL), the worst-case power
          dissipation always occurs at maximum input voltage:

                                          VOUT           ILOAD    2
                                1       VIN(MAX)         TOTAL  
          PD (NL  Resistive) =     -                                 RDS(ON)  Selecting the closest standard value, this example
                                                                              requires a 0.22F ceramic capacitor.

          42 ______________________________________________________________________________________
            Dual-Phase, Quick-PWM Controller
        for IMVP6+ CPU Core Power Supplies

          Current-Balance Compensation (CCI)                 in the Electrical Characteristics table. The controller uses  MAX17410
The current-balance compensation capacitor (CCCI)            the CSPAVG pin to get the average inductor current
integrates the difference between the main and sec-          from the positive current-sense averaging network.
ondary current-sense voltages. The internal compensa-
tion resistor (RCCI = 200k) improves transient               When the inductors' DCR is used as the current-sense
response by increasing the phase margin. This allows         element (RSENSE = RDCR), the current-sense inputs
the dynamics of the current-balance loop to be opti-         should include an NTC thermistor to minimize the tem-
mized. Excessively large capacitor values increase the       perature dependence of the voltage-positioning slope.
integration time constant, resulting in larger current dif-
ferences between the phases during transients.                       Minimum Input Voltage Requirements
Excessively small capacitor values allow the current                                     and Dropout Performance
loop to respond cycle-by-cycle but can result in small
DC current variations between the phases. Likewise,          The output-voltage adjustable range for continuous-
excessively large resistor values can also cause DC          conduction operation is restricted by the nonadjustable
current variations between the phases. Small resistor        minimum off-time one-shot and the number of phases.
values reduce the phase margin, resulting in marginal        For best dropout performance, use the slower (200kHz)
stability in the current-balance loop. For most applica-     on-time settings. When working with low input voltages,
tions, a 470pF capacitor from CCI to the switching reg-      the duty-factor limit must be calculated using worst-
ulator's output works well.                                  case values for on- and off-times. Manufacturing toler-
                                                             ances and internal propagation delays introduce an
Connecting the compensation network to the output            error to the on-times. This error is greater at higher fre-
(VOUT) allows the controller to feed-forward the output      quencies. Also, keep in mind that transient response
voltage signal, especially during transients. To reduce      performance of buck regulators operated too close to
noise pick-up in applications that have a widely distrib-    dropout is poor, and bulk output capacitance must
uted layout, it is sometimes helpful to connect the com-     often be added (see the VSAG equation in the
pensation network to the quiet analog ground rather          Transient Response section).
than VOUT.
                                                             The absolute point of dropout is when the inductor cur-
                               Voltage Positioning and       rent ramps down during the minimum off-time (IDOWN)
                                     Loop Compensation       as much as it ramps up during the on-time (IUP). The
                                                             ratio h = IUP/IDOWN is an indicator of the ability to
Voltage positioning dynamically lowers the output volt-      slew the inductor current higher in response to
age in response to the load current, reducing the out-       increased load, and must always be greater than 1. As
put capacitance and processor's power dissipation            h approaches 1, the absolute minimum dropout point,
requirements. The controller uses a transconductance         the inductor current cannot increase as much during
amplifier to set the transient and DC output-voltage         each switching cycle and VSAG greatly increases
droop (Figure 2) as a function of the load. This adjusta-    unless additional output capacitance is used.
bility allows flexibility in the selected current-sense
resistor value or inductor DCR, and allows smaller cur-      A reasonable minimum value for h is 1.5, but adjusting
rent-sense resistance to be used, reducing the overall       this up or down allows trade-offs between VSAG, output
power dissipated.                                            capacitance, and minimum operating voltage. For a
                                                             given value of h, the minimum operating voltage can be
                                                             calculated as:

                           Steady-State Voltage Positioning  VIN(MIN)  =   TOTAL      VFB - VDROOP + VDIS     
Connect a resistor (RFB) between FB and VOUT to set                                   TOTALh t OFF(MIN)fSW  
the DC steady-state droop (load line) based on the                                1-                          
required voltage-positioning slope (RDROOP):
                                                                       + VCHG - VDIS + VDROOP
           RDROOP
RFB  =  R SENSEGm(FB)                                        where TOTAL is the total number of out-of-phase
                                                             switching regulators, VFB is the voltage-positioning
where the effective current-sense resistance (RSENSE)        droop, VDIS and VCHG are the parasitic voltage drops
depends on the current-sense method (see the Current         in the discharge and charge paths (see the on-time
Sense section), and the voltage-positioning amplifier's
                                                             one-shot parameter), tOFF(MIN) is from the Electrical
transconductance (Gm(FB)) is typically 1.2mS as defined      Characteristics table. The absolute minimum input volt-

                                                             age is calculated with h = 1.

______________________________________________________________________________________ 43
          Dual-Phase, Quick-PWM Controller
          for IMVP6+ CPU Core Power Supplies

MAX17410  If the calculated VIN(MIN) is greater than the required       2) Connect all analog grounds to a separate solid cop-
          minimum input voltage, then reduce the operating fre-              per plane, which connects to the GND pin of the
          quency or add output capacitance to obtain an accept-              Quick-PWM controller. This includes the VCC
          able VSAG. If operation near dropout is anticipated,               bypass capacitor and GNDS bypass capacitors.
          calculate VSAG to be sure of adequate transient
          response.                                                     3) Keep the power traces and load connections short.
                                                                             This is essential for high efficiency. The use of thick
          Dropout Design Example:                                            copper PCBs (2oz vs. 1oz) can enhance full-load
                                                                             efficiency by 1% or more. Correctly routing PCB
          VFB = 1.4V                                                         traces is a difficult task that must be approached in
                                                                             terms of fractions of centimeters, where a single m
          fSW = 300kHz                                                       of excess trace resistance causes a measurable
                                                                             efficiency penalty.
          tOFF(MIN) = 400ns
                                                                        4) Keep the high-current, gate-driver traces (DL_,
          VDROOP = 3mV/A x 30A = 90mV                                        DH_, LX_, and BST_) short and wide to minimize
                                                                             trace resistance and inductance. This is essential
          VDROP1 = VDROP2 = 150mV (30A load)                                 for high-power MOSFETs that require low-imped-
                                                                             ance gate drivers to avoid shoot-through currents.
          h = 1.5 and TOTAL = 2
                                                                        5) CSP_ and CSN_ connections for current limiting
          VIN(MIN)  =  2   1.4V - 90mV + 150mV                              and voltage positioning must be made using Kelvin
                           1- 2 (0.4s 1.5 300kHz)                      sense connections to guarantee the current-sense
                                                                             accuracy.
                    + 150mV -150mV + 90mV = 4.96V
                                                                        6) When trade-offs in trace lengths must be made, it is
          Calculating again with h = 1 gives the absolute limit of           preferable to allow the inductor-charging path to be
          dropout:                                                           made longer than the discharge path. For example,
                                                                             it is better to allow some extra distance between the
          VIN(MIN)  =  2   1.4V - 90mV + 150mV                              input capacitors and the high-side MOSFET than to
                           1- 2 (0.4s 1.0 300kHz)                      allow distance between the inductor and the low-
                                                                             side MOSFET or between the inductor and the out-
                    + 150mV -150mV + 90mV = 4.07V                            put filter capacitor.

          Therefore, VIN must be greater than 4.1V, even with           7) Route high-speed switching nodes away from sen-
          very large output capacitance, and a practical input volt-         sitive analog areas (CCI, FB, CSP_, CSN_, etc.).
          age with reasonable output capacitance would be 5.0V.
                                                                                                                 Layout Procedure
                         Applications Information                       1) Place the power components first, with ground ter-

                                           PCB Layout Guidelines             minals adjacent (low-side MOSFET source, CIN,
          Careful PCB layout is critical to achieve low switching            COUT, and D1 anode). If possible, make all these
          losses and clean, stable operation. The switching                  connections on the top layer with wide, copper-
          power stage requires particular attention. If possible,            filled areas.
          mount all of the power components on the top side of
          the board with their ground terminals flush against one       2) Mount the controller IC adjacent to the low-side
          another. Refer to the MAX17410 evaluation kit specifi-             MOSFET. The DL gate traces must be short and
          cation for a layout example and follow these guidelines            wide (50 mils to 100 mils wide if the MOSFET is 1in
          for good PCB layout:                                               from the controller IC).

          1) Keep the high-current paths short, especially at the       3) Group the gate-drive components (BST diodes and
               ground terminals. This is essential for stable, jitter-       capacitors, VDD bypass capacitor) together near
               free operation.                                               the controller IC.

          44 ______________________________________________________________________________________
                     Dual-Phase, Quick-PWM Controller
                 for IMVP6+ CPU Core Power Supplies

4) Make the DC-DC controller ground connections as               must meet the GND plane only at a single point                                        MAX17410
     shown in the standard application circuits. This dia-       directly beneath the IC. The respective master and
     gram can be viewed as having four separate ground           slave ground planes should connect to the high-
     planes: input/output ground, where all the high-            power output ground with a short metal trace from
     power components go; the power ground plane,                GND to the source of the low-side MOSFET (the
     where the GND pin and VDD bypass capacitor go;              middle of the star ground). This point must also be
     the master's analog ground plane where sensitive            very close to the output capacitor ground terminal.
     analog components, the master's GND pin, and VCC
     bypass capacitor go; and the slave's analog ground     5) Connect the output power planes (VCORE and sys-
     plane where the slave's GND pin and VCC bypass              tem ground planes) directly to the output filter
     capacitor go. The master's GND plane must meet              capacitor positive and negative terminals with multi-
     the GND plane only at a single point directly               ple vias. Place the entire DC-DC converter circuit as
     beneath the IC. Similarly, the slave's GND plane            close to the CPU as is practical.

                 Chip Information                                                 Package Information

PROCESS: BiCMOS                                             For the latest package outline information and land patterns, go
                                                            to www.maxim-ic.com/packages.

                                                            PACKAGE TYPE PACKAGE CODE DOCUMENT NO.

                                                            48 TQFN-EP  T4877+6  21-0144

Maxim cannot assume responsibility for use of any circuitry other than circuitry entirely embodied in a Maxim product. No circuit patent licenses are
implied. Maxim reserves the right to change the circuitry and specifications without notice at any time.

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 ____________________ 45

2009 Maxim Integrated Products                            Maxim is a registered trademark of Maxim Integrated Products, Inc.
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

MAX17410GTM+器件购买:

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved