27 February, 2009


                                                      Stereo Digital Volume Control

                                                       Signal Voltage up to 18V
                                                       Two Independent Channels
                                                       Use of Differential DACs Possible
                                                       Serial Control Registers

DESCRIPTION                                               MAS6116 also features a peak detection circuitry
                                                          that allows easy monitoring of the output signal.
MAS6116 is a stereo volume control for audio              MAS6116 has also a set of "instant gain change"
systems, which require high output voltages (AC3).        instructions that allow fast gain switching. The use
It has serial interface, which controls two audio         of external operational amplifier provides flexibility
channels. Simple serial interface allows                  for the operating voltage, signal swing, noise floor
microcontroller to control many MAS6116 chips on          and cost optimization.
the same PCB board. "Clicking" between gain
changes is eliminated by changing gain only when      APPLICATION
zero crossing has been detected in the input signal.
                                                          High End Audio Systems
FEATURES                                                   Multi-channel Audio Systems

Signal Voltage up to 18V
Two Independent Channels
Use of Differential DACs Possible
Serial Control Registers
Zero Cross Detection for Gain Changes
Gain Range +15.5db...-111.5dB
0.5 dB Gain Step Size
Mute Pin
Power On/Off Transient Suppression
Signal Peak Level Comparator with Adjustable

Independent Writing to Both Channels
Instant Gain Change Function for Fast Gain

XMUTE Using the Zero Cross and Timeout

Write Operation Status Register

                                                      1 (18)
                                                            27 February, 2009


RIN                R2                     R1           RFO
               R3                                                   ROUT
       ZERO                               PEAK              VROUT
DATA   CROSSING                           DETECTOR
CCLK                                                                LOUT
XCS                    CONTROL            8
XMUTE                                         DAC           VLOUT
LIN    CROSSING                              PEAK      LFO
                                             DETECTOR  LMO
VLIN                                  R2
                           R3             R1
AGND               MAS6116

                                                                          2 (18)
                                                                                                              27 February, 2009



AVCC   1        16  AGND
LMO                 RMO
LFO    2        15  RFO
LIN                 RIN
LGND   3        14  RGND
XCS                 DGND
DVCC   4        13  CCLK
XMUTE  5        12

       6        11

       7        10

       8        9


Pin Name             Pin     Pin   Type  Function
                    SO16  QFN 4x5

AVCC                1     23       P     Power Supply, for Analog

LMO                 2     24       AI    External Amplifier Negative Input (Left)

LFO*                3     1        AI    Feedback Signal from External Amplifier Output

                    4     3        AI    Input, Left Channel

LGND                5     4        AI    Signal Ground, Left Channel

XCS                 6     7        DI    Chip Select Input of Serial Interface

DVCC                7     8        P     Power Supply, for Digital

XMUTE               8     9        DI    Mute Input

DATA                9     11       DIO   Data Input and Output of Serial Interface, Tristate

CCLK                10    12       DI    Clock Input of Serial Interface

DGND                11    13       G     Ground for Digital

RGND                12    16       AI    Signal Ground, Right Channel

RIN*                13    17       AI    Input, Right Channel

RFO*                14    19       AI    Feedback Signal from External Amplifier Output

                    15    20       AI    External Amplifier Negative Input (Right)

AGND                16    21       G     Ground for Analog

*) Note: These pins have limited ESD protection. See Absolute Maximum Ratings on page 9 for further details.

                                                                                                              3 (18)
                     27 February, 2009


Main features

MAS6116 is a stereo digital volume control designed for audio systems. The levels of the left and right analog
channels are set by the serial interface. Both channels can be programmed independently. The channel gains can
be programmed from -111.5 dB to +15.5 dB with 0.5 dB resolution. The code for -112 dB (00HEX) activates mute
for maximum attenuation. MAS6116 operates from single +5V supply and accepts analog input signal levels up to

MAS6116 has a zero cross detect function that changes the channel gain only when a zero crossing has been
detected in the input signal. This eliminates clicking sounds from the output signal when the gain is changed. The
zero cross detection circuit is also equipped with a timeout function to make sure the gain value is updated even
when there is no input signal.

Channel gains can also be changed instantly without using the zero cross detect function. This can be done with
dedicated instant gain change commands specified in Register Description on page 7. Using this feature to
change channel gains in large increments is not recommended because it may cause large transients in the
output signal. See chapter Changing the gain of the channels and chapter Write operation status register for
further details.

The XMUTE pin in MAS6116 always uses the zero cross detection and timeout functions when entering to or
returning from the MUTE state. This prevents fast transients from occurring in the output signal.

Serial interface

Control information is written into or read back from the internal register via the serial control port. Serial control
port consists of a bi-directional pin for data (DATA), chip select pin (XCS) and control clock (CCLK) and supports
the serial communication protocol. All control instructions require two bytes of data.

To shift the data in CCLK must be pulsed 16 times when XCS is low. The data is shifted into the serial input
register on the rising edges of CCLK pulses. The first 8 bits contain address information. The second byte
contains the control word. XCS must return to high after the second byte. That is, after the 16th CCLK XCS must
be returned to high. See chapter Serial interface timing diagram on page 12.

The same process takes place for reading the information. XCS will remain low for next 16 CCLK pulses. The
data is shifted out on the falling edges of CCLK. When XCS is high, the DATA pin is in high impedance state,
which enables DATA pins of other devices to be connected together.

On the PCB board the same DATA and CCLK lines can be routed to every MAS6116 chip. If the XCS-pin is not
active (low), DATA pin of that chip is in high-impedance state. This allows using a simple PCB board for multi-
channel audio systems.

                     4 (18)
                                                                                                                          27 February, 2009


Operating modes

When power is first applied, power-on reset initializes control registers and sets MAS6116 into mute state,
ignoring the state of the XMUTE pin. The activation of the device requires that XMUTE pin is high and a control
byte with a greater than the default value (00HEX) is written in the gain register. It is possible to return to the mute
state either by setting XMUTE pin low or writing zero (00HEX) to the gain register. Setting the XMUTE pin low will
mute both channels. Setting the XMUTE pin back high will return the channels to previously written gain values.
The zero cross detector function is used when entering and returning from the mute state to prevent large
transients in the output signal (see chapter Changing the gain of the channels).

The device has a special test mode register, which is used only for internal testing of the device. It is strongly
recommended not to change the default value (00HEX) of the test register during normal operation. For device
testing the XMUTE pin is bi-directional. When the test register bit 1 is set to high, XMUTE pin is in output mode. In
the test mode internal signals can be directed to the XMUTE pin. Note: In the test mode both analog outputs are
in mute state and the device will not allow new gain values to be written in the gain registers. An exception to this
is the force latch command specified in table Test Register CR5 Description, which can be used to instantly
change the gain of both channels. This function is intended to be used in the test mode only, and it is
recommended to use the commands specified in Register Description to instantly change the channel gains.

Changing the gain of the channels

When a new gain value is written to the gain register the device will activate the zero crossing detection and delay
generator for the selected channel. MAS6116 will wait until a rising edge of the input signal is detected to change
the gain value. This is done to ensure that no audible clicks are produced to the output signal during the gain
change operation. The zero cross detection circuit has also a timeout delay generator that will force the gain
change. The delay generator generates a typical delay of 22 ms.

If a new gain value is written before the previous write operation has finished, the previously written value will be
overwritten and will not be set to the output. If it is desired that each gain value is set to the output, it is
recommended to read the status bit from the write operation status register (CR6) or wait for at least 30 ms before
the next gain change instruction.

Both channels can be programmed independently with separate commands. In this case the gain values will be
set to the output in the order of writing. Both channels can also be programmed to the same value by writing only
one instruction (see the Register Description on page 7).

Note: Due to the input signal dependency of the zero cross detection circuits the order of the gain changes may
differ from the order of writing to the registers if the input signals to the channels are different. This applies to all
instructions that use the zero cross detection and timeout functions, i.e. instructions that are not labeled as
"instant" in the register description.

The new gain value can be set instantly to the output by using the instant gain change function. By using this
command function the gain is set to the output instantly after the write operation has finished, without waiting a
zero cross to occur in the input signal or a delay to pass. The gains can be set independently to both channels
using different commands, or both channels can be set to the same gain value by using a single command. Using
the instant gain change function to change the gain value in larger than 0.5 dB steps may produce audible clicks
to the output signal.

                                                                                                                                                5 (18)
                                                                                                                          27 February, 2009


Peak level detection
MAS6116 has a 8-bit digital-to-analog converter (DAC) used to monitor the peak level of the output signal. The
reference value is programmed using the serial interface and the same reference value is used for both channels.
The reference value V REF can be calculated using the following formula.
VREF = (0.0036 + 0.0145 CODE) AVCC
where CODE is the decimal value of the control byte (0...255) and AVCC is the analog supply voltage of the
MAS6116 device. With nominal analog supply voltage of 5V the reference value is
VREF = 18mV + 72.5mV CODE
When a positive peak signal level at the output exceeds the V REF value, bits 0 and 1 of the status register are
set (see register description). When set, the register contents will remain high until the value of the status register
has been read.
Write operation status register
MAS6116 features a status register that can be used to determine if the channel registers are ready to accept
new gain values. The status register bits 0 and 1 are set high at the start of a gain write operation, and are set
back low when the new gain value has been set to the output. This happens when a positive zero crossing is
detected in the input signal or the timeout delay has passed.
It is allowed to write a new gain value to a channel that is busy (i.e. waiting for a zero cross in the input signal).
The new value will overwrite the previous one and the timeout delay will be reset. This means that the previously
written gain value will not be set to the channel gain registers. To prevent this from happening it is recommended
to read the write operation status register prior to setting a new gain value to determine if the write operation can
be safely executed.

                                                                                                                                                6 (18)
                                                                                        27 February, 2009


Register              Address Byte                                                      Data Byte

                      7 6 5 4 3 2 1 0 msb...lsb                                         Function

Write Operation Status X 1 0 1 0 R X X Output code

CR6                                        00000000                                     Both channels ready

                                           00000001 Right channel busy Left

                                           00000010                                     channel busy

                                           00000011                                     Both channels busy

Peak Detector Status  X 1 0 1 1 R X X Output code

CR4                                        00000000                                     No overload

                                           00000001                                     Right overload

                                           00000010                                     Left overload

                                           00000011                                     Both overload

Peak Detector         X 1 1 0 0 R/W X X Input code                                      DAC output, Note 1.

Reference                                  11111111                                     VREF(255)

CR3                                        11111110                                     VREF(254)

                                           11111101                                     VREF(253)



                                           00000010                                     VREF(2)

                                           00000001                                     VREF(1)

                                           00000000                                     VREF(0)

Left Channel Gain     X 1 1 0 1 R/W X X Input code                                      Gain dB

CR2                                        11111111                                     +15.5

                                           11111110                                     +15.0

                                           11111101                                     +14.5



                                           11100000                                                0.0

                                           00000010                                     -111.0

                                           00000001                                     -111.5

                                           00000000                                     Mute

Right Channel Gain    X 1 1 1 0 R/W X X Input code                                      Gain dB

CR1                                        11111111                                     +15.5

                                           11111110                                     +15.0

                                           11111101                                     +14.5



                                           11100000                                                0.0

                                           00000010                                     -111.0

                                           00000001                                     -111.5

                                           00000000                                     Mute

Test Mode, CR5        X 1 1 1 1 R/W X X                                                 Reserved

Normal Write, Both    X1 0 0 1 W XX                                                     Write to both gain registers

Instant Write, Left (CR2) X 0 1 0 1 W X X                                            Instant gain set to left channel

Instant Write, Right  X0 1 1 0 W XX                                                  Instant gain set to right channel


Instant Write, Both   X0 1 1 1 W XX                                                  Instant gain set to both channels

Note 1. Reference voltage is calculated from VREF = (0.0036 + 0.0145 CODE) AVCC

Address byte bits:
Bit 2 is read/write bit (1=read, 0=write).
Bits marked as X are don't care bits.
The instant write commands write values to CR1 and CR2 registers for right and left channels respectively.

    These values can be read by using the specified read commands for CR1 and CR2 registers.

                                                                                                                        7 (18)
                                                                                                                          27 February, 2009

Data byte bits:
All registers are set to their default values 00HEX except CR3 which is set to FFHEX during power-on reset.
Default value for all bits is zero (00HEX).


Note: Test register is intended for internal testing of the device only and not supposed to be used in
normal operation. It is strongly recommended not to change initial test register value from the default

The XMUTE pin is in output mode when bit 1 in the test register CR5 is set. Bits 2, 3 and 4 select the internal
signal to be routed to the XMUTE pin in the test mode.

Condition               Data Byte bits                                         Function


XMUTE=in        00000000                                                       Normal operation

Test, XMUTE=in  00000001                                                       Force latch, note 2

Test, XMUTE=out 0 0 0 0 0 0 1 0                                                Left delay generator

Test, XMUTE=out 0 0 0 0 0 1 1 0                                                Left peak detector

Test, XMUTE=out 0 0 0 0 1 0 1 0                                                Left zero crossing

Test, XMUTE=out 0 0 0 0 1 1 1 0                                                Left gain set enable

Test, XMUTE=out 0 0 0 1 0 0 1 0                                                Right delay generator

Test, XMUTE=out 0 0 0 1 0 1 1 0                                                Right peak detector

Test, XMUTE=out 0 0 0 1 1 0 1 0                                                Right zero crossing

Test, XMUTE=out 0 0 0 1 1 1 1 0                                                Right gain set enable

Note 2. Forces the new gain value to be set without waiting for a zero crossing to occur in the input signal or the timeout delay to pass. When

force latch is used, both channels are latched with the same gain value.


MAS6116 has a Power-On Reset circuit (POR) that ensures that the circuit is set to a known state when power is
applied. The device can be activated as described in chapter Operating modes after the POR delay has passed.

In addition MAS6116 has a supply voltage monitoring circuit, that monitors the digital supply voltage (DVCC) level.
If the digital supply voltage drops below the specified level, the circuit is set to RESET state. The voltage
monitoring circuit is functional only when sufficient analog supply voltage (AVCC) is present.

Parameter       Symbol  Conditions                                        Min  Typ  Max Unit

POR delay       TPOR    From DVCC=5V to POR rising edge                        450                    s

Monitored DVCC  Vmon    Measured from DGND                                     2.8                    V

AVCC level to   VAVCC   Measured from AGND                                2.5                         V

enable DVCC


                                                                                                      8 (18)
                                                                                                                27 February, 2009


                                                                                     All voltages with respect to ground.

Parameter                                          Symbol           Conditions       Min                        Max                  Unit

Signal Voltage                  RIN, RFO, LIN, LFO                                   -20                        +20                  V

Positive Supply Voltage         AVCC, DVCC                                           -0.5                       +6.0                 V

All other pins                  DATA, CLK, XCS,                     Note 3.          -0.3                       AVCC                 V
Storage Temperature                       TS                                                                    +0.3
Operating Temperature
                                          TA                                         -55                        +125                 oC

                                                                                     -40                        +95                  oC

ESD (HBM) pins 3, 4, 13 and 14                                                       200                                             V

ESD (HBM) all other pins                                                             2000                                            V

Note 3. Pin voltage must not exceed +6V under any circumstances.
Stresses beyond those listed may cause permanent damage to the device. The device may not operate under these conditions, but it will not
be destroyed.


                                                                   (AVCC=+5.0 V, AGND=0 V, TA=+25oC unless otherwise noted)

Parameter                           Symbol                     Conditions Min        Typ                        Max                  Unit
Signal Voltage
                                RIN, RFO, LIN,                                  -18                             +18                  V
Positive Supply Voltage                LFO
Negative Supply Voltage                                                         4.5                         5   5.5                  V
Signal Grounds                   AVCC,DVCC
Operating Temperature           AGND,DGND                                                                   0                        V
                                                                                                            0                        V
                                                                                -30  +25                        +85                  oC


N Analog Inputs/Outputs

(AVCC=+5.0 V, AGND=0 V, TA=+25oC unless otherwise noted)

Parameter             Symbol                       Conditions                   Min  Typ                        Max                  Unit

Input impedance          RIN    Average impedance, note 4                       7                           10  13                   k
                                      For any gain value
Input capacitance        CIN                                                                                2                        pF

Input offset voltage     VIH                       External OpAmp,                   0.23                                            mV

                                                   Gain = 15.5 dB

                                                   Note 5

Supply current           IVCC                      From AVCC                         0.6                        2.2                  mA

Supply current        IGND                         From AGND                                                                         mA

Power supply          PSRR                         From AVCC                                                80                       dB
rejection ratio1

Note 4. Average input impedance is calculated as an average of the impedance measured for all gain values.

Note 5. Output offset voltage depends on external opamp and selected gain. Low input offset voltage and input bias current opamp is

recommended to be used for minimum output offset.

                                                                                                                                     9 (18)
                                                                                   27 February, 2009


N Gain Control

(AVCC=+5.0 V, AGND=0 V, TA=+25oC unless otherwise noted)

Parameter              Symbol   Conditions                         Min   Typ       Max    Unit

Gain range             G                                      -111.5               +15.5  dB

Step size              D                                                 0.5              dB

Absolute gain          GABS Absolute gain value with setting G=255 +15 +15.5 +16          dB

Gain step error        DE       Relative to GABS, note 6           -0.5        0   0.5    dB
                                Between channels, note 7
Gain match error1      ME                                          -0.2        0   0.2    dB

Mute attenuation       MATT     AC measurement                     96                     dB

Note 6. Gain value for each gain setting is measured as AC measurement relative to GABS assuming a gain step size of 0.5dB. Gain
settings 65...255 are tested in production. Gain error for lower gain settings is guaranteed by design only.
Note 7. Gain mismatch is tested in production for gain settings 90...255. Mismatch for lower gain settings is guaranteed by design only.

N Audio Performance

(AVCC=+5.0 V, AGND=0 V, TA=+25oC unless otherwise noted)

Parameter              Symbol   Conditions                    Min        Typ       Max    Unit

     Noise                N     Vin = 0V, Vout with OP2277,               11              Vrms
                       3rd HD              A-weighting                   3.7
3rd harmonic                                gain=0dB                     2.2       -75    dB
component                                 gain=-40dB                    1.8
                                            gain=mute                    -72

                                    Vin=5Vrms, gain=0dB,                 -110

   Total harmonic          THD   Vin=5Vrms, gain=0dB,                              -68    dB
distortion plus noise           fin=800Hz, 10 harmonics

Signal to noise ratio      SNR  Vin=5Vrms, gain=0dB,          100                         dB

                                fin=800Hz, non-weighted

Crosstalk                  CR   Between channels, Vin =                                   dB

                                5Vrms, gain= 0dB, fin = 1kHz

N Peak Level Detection

(AVCC=+5.0 V, AGND=0 V, TA=+25oC unless otherwise noted)

Parameter              Symbol        Conditions                    Min   Typ       Max    Unit
                        VMIN     PD reference = 0
Peak detector           VMAX    PD reference = 255                 0           18  500    mV
minimum level          VSTEP
Peak detector                                                      18    18.5      20     V
maximum level
Peak detector step                                                 60    72.5      90     mV

N Zero Cross Detection Timeout

(AVCC=+5.0 V, AGND=0 V, TA=+25oC unless otherwise noted)

Parameter              Symbol   Conditions                         Min   Typ       Max    Unit
Zero cross                                                         15          22  30     ms
detection timeout

                                                                                          10 (18)
                                                                                  27 February, 2009


N Digital Inputs/Outputs

(AVCC=+5.0 V, AGND=0 V, TA=+25oC unless otherwise noted)

Parameter            Symbol          Conditions                       Min    Typ  Max Unit

Input low voltage     VIL            All digital inputs,                          0.3*  V
Input high voltage   VIH                      DC
Output low voltage   VOL                                                          DVCC
Output high voltage  VOH             All digital inputs,
                                              DC                       0.7*             V
                                     All digital outputs,                         0.3*  V
                                           IL=2mA                      0.7*
                                                                      DVCC        DVCC
                                     All digital outputs,
                                          IH=-2mA                                       V

N Serial Interface Timing

(AVCC=+5.0 V, AGND=0 V, TA=+25oC unless otherwise noted)

Parameter                    Symbol                       Conditions  Min Typ Max Unit

Frequency of CCLK            FCCLK                                                10    MHz

Period of CCLK high          TWHC    Measured from VIH to VIH         50                ns

Period of CCLK low           TWLC    Measured from VIL to VIL         50                ns

Rise time of CCLK            TRC     Measured from VIL to VIH                     100   ns

Fall time of CCLK            TFC     Measured from VIH to VIL                     100   ns

Hold time, CCLK high to       THCHS                                   20                ns
XCS low                      TSSLCH
                              TSDCH                                   100               ns
Setup time, XCS low to       THCHD
CCLK high                     TDCLD                                   100               ns

Setup time, valid CI to        TDSZ                                   100               ns
CCLK high                    THLCHS
                             TSSHCH                       Load=100pF              50    ns
Hold time, CCLK high to                                   Load=3.3k
invalid CI                                                            50          150   ns

Delay time, CCLK low to                                               200               ns
valid CI
Delay time, XCS high or 8th                                           200               ns
CCLK low to invalid CI
Hold time, 16th CCLK high
to XCS high

Setup time, XCS high to
CCLK high

                                                                                        11 (18)
                                         27 February, 2009


                  TWHC TWLC     TRC TFC

CCLK      1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

   THCSH  TSSLCH                         THLCHS                  TSSHCH



DATA      76 543 2 10 76 543 210

                                TDCLD                            TDSZ

DATA                            7 6 543 210
(OUT)                                                 DATA BYTE

                  ADDRESS BYTE

                                                                       12 (18)
                                                                               27 February, 2009


Application Note 1 Typical application

Connect signal ground and opamp +input together on PCB


                         LIN              RIN      LFO     +18V
                         LGND                            -
AUDIO SOURCE                                       LMO   +

                                          LEFT CHANNEL   -18V


                         RIN              RIN      RFO     +18V
AUDIO SOURCE             RGND                      RMO   +

                                RIGHT CHANNEL            -18V



MICRO-                   XCS                       AVCC
CONTROLLER                                         DVCC
                         CCLK                      AGND          220nF  +
                                                   DGND                 10uF

Application Note 2 - Configuration for balanced output DAC (only one channel shown)

        RFO                                                +18V                            2k
RIN                                                -
                                                                 2k                        +18V
        RMO                                        +
RGND                                                       -18V                         -

MAS6116                                                   +18V                          +
                                                   +                                           -18V
        LFO                                        -                    2k
                                                          -18V                      2k

                                                                                                     13 (18)
                                                                                                 27 February, 2009


Application Note 3 Single supply voltage usage

Single supply voltage circuit below is based on signal AC coupling and biasing output opamp in the middle point of
supply voltages. Note that only right channel circuit is presented. The left channel circuit would be exactly the
same. The component values have been chosen to limit overall lower corner frequency to about 10 Hz.

AVCC DVCC                                                                                        + 5V supply

  MAS6116             RFO        10F
(Right Channel)                 1M
IN 10F                                                                        +          10F OUT (inverted)
                   RIN                                                         -                               10k

RGND                            DGND

LGND                            AGND

Application Note 4 Lower supply voltage MCU communication example 1

If the serial control interface is driven from MCU which operates from lower supply voltage than MAS6116 which is
using higher 5V voltage supply there is level shifting needed for keeping the digital signal levels proper in the
communication. The bi-directional DATA line requires additionally level shifting in both directions. Figure below
shows an example of serial interface level shifting between 3V and 5V voltage supplies. In this example level
shifters with output enable function are used. The output enable function is used to disable level shifter output
when data direction changes in the bi-directional data line of MAS6116.

                 +3V                                                               +5V    +5V

                 VDD                                                               DVDD   AVDD

                               GPIO                                                     MAS6116



                      GPIO      OE                                                 DATA


                      GPIO                                                         CLK

                                                         +5V                       XCS


                                                         +5V                       XMUTE


                                                                                                 14 (18)
                                                                             27 February, 2009


Application Note 5 Lower supply voltage MCU communication example 2

Second example of communication with lower supply voltage MCU is shown in the figure below. There are open
drain buffers used in the level shifting between 3V and 5V signal levels. In this example the DATA signal line
communication is bi-directional also on the MCU side.

+3V                                                                   +5V    +5V

                              +3V       +5V

    VDD                  4k7 4k7                                      DVDD   AVDD
                                                  +3V  +5V                 MAS6116
              GPIO                                     4k7       4k7  DATA
              GPIO                                74LVC1G07

                         +3V       +5V

                                   4k7                                CLK

                                                  +3V  +5V

                                                            4k7       XCS

                         +3V       +5V


                         74LVC1G07                                    XMUTE

                                                                                    15 (18)
                                                                                                    27 February, 2009



                                                                           1.27         0.36  0-0.13
                                                                5TYP. TYP.
0.33 x 45                       5TYP                                                  0.48  RAD.
   5 TYP.
                                         0.25 RAD.  0.94  1.12
                                                                                                    2.36    2.64  SEATING

5 TYP.                                                                                       0.10  0.30
         5TYP. 0.86 TYP.                                                        10.10

                                                    10.00  10.65                                            7.60

                                                    PIN 1         ALL MEASUREMENTS IN mm

All dimensions are in accordance with JEDEC standard MS-013.


N For Lead-Free / Green QFN 4mm x 5mm

Resistance to Soldering Heat                         According to RSH test IEC 68-2-58/20
Maximum Temperature
Maximum Number of Reflow Cycles                                            260C
Reflow profile                                                                3

Lead Finish                            Thermal profile parameters stated in IPC/JEDEC J-STD-020
                                                should not be exceeded.
                                                Solder plate 7.62 - 25.4 m, material Matte Tin

                                                                                                                           16 (18)
                                                                                     27 February, 2009


A               D                    Tape Slot for Tape Start                               W2

                         1000 Components on Each Reel

                Reel Material: Conductive, Plastic Antistatic or Static Dissipative

                         Carrier Tape Material: Conductive

                         Cover Tape Material: Static Dissipative         Carrier Tape

                                                                                       Cover Tape

End                                                                                    Start

                Trailer  Components                               Leader

     Dimension           Min                                      Max                  Unit
                                                                   178                 mm
           A                                   1.5                13.50                mm
           B                                 12.80                                     mm
           C                                  20.2                 9.9                 mm
           D                                                      14.4                 mm
           N                                   50                                      mm
W1 (measured at hub)                           8.4                                     mm
W2 (measured at hub)                                                                   mm
       Trailer                                160                                      mm
       Leader                                 390,
                             of which minimum 160 mm of                                        17 (18)
                         empty carrier tape sealed with cover
                                                                         27 February, 2009


Product Code       Product           Package       Quantity              Comments
MAS6116AA1SA306  MAS6116
MAS6116AA1SA308  MAS6116     16-pin Plastic SOIC,  1000 pcs/reel in MBB  MBB=Moisture
                             RoHS compliant        46 pcs/tube           Barrier Bag
                             16-pin Plastic SOIC,
                             RoHS compliant                              MSB0091A Bake
                                                                         recommendation for
                                                                         surface mounted



Micro Analog Systems Oy           Tel. +358 9 80 521
Kamreerintie 2, P.O. Box 51       Fax +358 9 805 3213
FIN-02771 Espoo, FINLAND

Micro Analog Systems Oy reserves the right to make changes to the products contained in this data sheet in order to improve the design or
performance and to supply the best possible products. Micro Analog Systems Oy assumes no responsibility for the use of any circuits shown
in this data sheet, conveys no license under any patent or other rights unless otherwise specified in this data sheet, and makes no claim that
the circuits are free from patent infringement. Applications for any devices shown in this data sheet are for illustration only and Micro Analog
Systems Oy makes no claim or warranty that such applications will be suitable for the use specified without further testing or modification.

                                                                                   18 (18)
This datasheet has been downloaded from:

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company



About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017, Inc. All rights reserved