电子工程世界电子工程世界电子工程世界

产品描述

搜索

M4A3-64/64-7VNC

器件型号:M4A3-64/64-7VNC
器件类别:半导体    可编程逻辑器件   
厂商名称:Lattice
厂商官网:http://www.latticesemi.com
标准:
下载文档

器件描述

CPLD - Complex Programmable Logic Devices HI PERF E2CMOS PLD

参数
产品属性属性值
Product AttributeAttribute Value
制造商:
Manufacturer:
Lattice
产品种类:
Product Category:
CPLD - Complex Programmable Logic Devices
RoHS:YES
产品:
Product:
ispMACH 4A
Number of Macrocells:64
Number of Logic Array Blocks - LABs:-
Maximum Operating Frequency:125 MHz
Propagation Delay - Max:5 ns
Number of I/Os:224 I/O
工作电源电压:
Operating Supply Voltage:
3.3 V
最小工作温度:
Minimum Operating Temperature:
0 C
最大工作温度:
Maximum Operating Temperature:
+ 70 C
安装风格:
Mounting Style:
SMD/SMT
封装 / 箱体:
Package / Case:
TQFP-100
封装:
Packaging:
Tray
高度:
Height:
1.4 mm
长度:
Length:
14 mm
Memory Type:EEPROM
系列:
Series:
M4A3-64/64-7VN
宽度:
Width:
14 mm
商标:
Brand:
Lattice
Number of Gates:2500
Moisture Sensitive:Yes
产品类型:
Product Type:
CPLD - Complex Programmable Logic Devices
工厂包装数量:
Factory Pack Quantity:
90
子类别:
Subcategory:
Programmable Logic ICs
电源电压-最大:
Supply Voltage - Max:
3.6 V
电源电压-最小:
Supply Voltage - Min:
3 V
单位重量:
Unit Weight:
0.023175 oz

M4A3-64/64-7VNC器件文档内容

                                                 ispMACH™ 4A CPLD Family
                                                 High Performance E2CMOS®
                                                                                                Lead-

                                                 In-System Programmable Logic                   Free

                                                                                                Package
                                                                                                Options
                                                                                                Available!
FEATURES

◆  High-performance, E2CMOS 3.3-V & 5-V CPLD families

◆  Flexible architecture for rapid logic designs

   — Excellent First-Time-FitTM and refit feature

   — SpeedLockingTM performance for guaranteed fixed timing

   — Central, input and output switch matrices for 100% routability and 100% pin-out retention

◆  High speed

   — 5.0ns tPD Commercial and 7.5ns tPD Industrial

   — 182MHz fCNT

◆  32 to 512 macrocells; 32 to 768 registers

◆  44 to 388 pins in PLCC, PQFP, TQFP, BGA, fpBGA and caBGA packages

◆  Flexible architecture for a wide range of design styles

   — D/T registers and latches

   — Synchronous or asynchronous mode

   — Dedicated input registers

   — Programmable polarity

   — Reset/ preset swapping

◆  Advanced capabilities for easy system integration

   — 3.3-V & 5-V JEDEC-compliant operations

   — JTAG (IEEE 1149.1) compliant for boundary scan testing

   — 3.3-V & 5-V JTAG in-system programming

   — PCI compliant (-5/-55/-6/-65/-7/-10/-12 speed grades)

   — Safe for mixed supply voltage system designs

   — Programmable pull-up or Bus-FriendlyTM inputs and I/Os

   — Hot-socketing

   — Programmable security bit

   — Individual output slew rate control

◆  Advanced E2CMOS process provides high-performance, cost-effective solutions

◆  Lead-free package options

Publication# ISPM4A  Rev: M

Amendment/0          Issue Date: September 2006
                                     Table 1. ispMACH 4A Device Features

3.3 V Devices

Feature            M4A3-32  M4A3-64  M4A3-96  M4A3-128  M4A3-192          M4A3-256     M4A3-384  M4A3-512

Macrocells         32       64       96       128       192               256          384       512

User I/O options   32       32/64    48       64        96                128/160/192  160/192   160/192/256

tPD (ns)           5.0      5.5      5.5      5.5       6.0               5.5          6.5       7.5

fCNT (MHz)         182      167      167      167       160               167          154       125

tCOS (ns)          4.0      4.0      4.0      4.0       4.5               4.0          4.5       5.5

tSS (ns)           3.0      3.5      3.5      3.5       3.5               3.5          3.5       5.0

Static Power (mA)  20       25/52    40       55        85                110/150      149/155   179

JTAG Compliant     Yes      Yes      Yes      Yes       Yes               Yes          Yes       Yes

PCI Compliant      Yes      Yes      Yes      Yes       Yes               Yes          Yes       Yes

5 V Devices

Feature            M4A5-32  M4A5-64  M4A5-96  M4A5-128  M4A5-192          M4A5-256

Macrocells         32       64       96       128       192               256

User I/O options   32       32       48       64        96                128

tPD (ns)           5.0      5.5      5.5      5.5       6.0               6.5

fCNT (MHz)         182      167      167      167       160               154

tCOS (ns)          4.0      4.0      4.0      4.0       4.5               5.0

tSS (ns)           3.0      3.5      3.5      3.5       3.5               3.5

Static Power (mA)  20       25       40       55        74                110

JTAG Compliant     Yes      Yes      Yes      Yes       Yes               Yes

PCI Compliant      Yes      Yes      Yes      Yes       Yes               Yes

2                                    ispMACH 4A Family
GENERAL DESCRIPTION

The ispMACH™ 4A family from Lattice offers an exceptionally flexible architecture and delivers a superior

Complex Programmable Logic Device (CPLD) solution of easy-to-use silicon products and software tools.

The overall benefits for users are a guaranteed and predictable CPLD solution, faster time-to-market,

greater flexibility and lower cost. The ispMACH 4A devices offer densities ranging from 32 to 512

macrocells with 100% utilization and 100% pin-out retention. The ispMACH 4A families offer 5-V (M4A5-

xxx) and 3.3-V (M4A3-xxx) operation.

ispMACH 4A products are 5-V or 3.3-V in-system programmable through the JTAG (IEEE Std. 1149.1)

interface. JTAG boundary scan testing also allows product testability on automated test equipment for

device connectivity.

All ispMACH 4A family members deliver First-Time-Fit and easy system integration with pin-out retention

after any design change and refit. For both 3.3-V and 5-V operation, ispMACH 4A products can deliver

guaranteed fixed timing as fast as 5.0 ns tPD and 182 MHz fCNT through the SpeedLocking feature when

using up to 20 product terms per output (Table 2).

                                          Table 2. ispMACH 4A Speed Grades

                                                    Speed Grade

    Device           -5              -55  -6  -65                -7         -10   -12   -14

M4A3-32              C                              C, I                    C, I  I

M4A5-32

M4A3-64/32                           C              C, I                    C, I  I

M4A5-64/32

M4A3-64/64                           C              C, I                    C, I  I

M4A3-96                              C              C, I                    C, I  I

M4A5-96

M4A3-128                             C              C, I                    C, I  I

M4A5-128

M4A3-192                                  C         C, I                    C, I  I

M4A5-192

M4A3-256/128                         C        C     C, I                    C, I  I

M4A5-256/128                                  C                  C          C, I  I

M4A3-256/192                                                     C          C, I  I

M4A3-256/160

M4A3-384                                      C                             C, I  C, I  I

M4A3-512                                                         C          C, I  C, I  I

Note:

1.  C = Commercial,  I=  Industrial

                                              ispMACH 4A Family                                            3
The ispMACH 4A family offers 20 density-I/O combinations in Thin Quad Flat Pack (TQFP), Plastic

Quad Flat Pack (PQFP), Plastic Leaded Chip Carrier (PLCC), Ball Grid Array (BGA), fine-pitch BGA

(fpBGA), and chip-array BGA (caBGA) packages ranging from 44 to 388 pins (Table 3). It also offers I/O

safety features for mixed-voltage designs so that the 3.3-V devices can accept 5-V inputs, and 5-V devices

do not overdrive 3.3-V inputs. Additional features include Bus-Friendly inputs and I/Os, a programmable

power-down mode for extra power savings and individual output slew rate control for the highest speed

transition or for the lowest noise transition.

                Table  3. ispMACH  4A Package  and I/O Options (Number of I/Os and  dedicated    inputs in Table)

                                                          3.3 V Devices

   Package             M4A3-32     M4A3-64     M4A3-96    M4A3-128       M4A3-192   M4A3-256     M4A3-384          M4A3-512

44-pin PLCC            32+2        32+2

44-pin TQFP            32+2        32+2

48-pin TQFP            32+2        32+2

100-pin TQFP                       64+6        48+8       64+6

100-pin PQFP                                              64+6

100-ball caBGA                                            64+6

144-pin TQFP                                                             96+16

144-ball fpBGA                                                           96+16

208-pin PQFP                                                                        128+14, 160  160               160

256-ball fpBGA                                                                      128+14, 192  192               192

256-ball BGA                                                                        128+14       192

388-ball fpBGA                                                                                                     256

                                            5  V Devices

   Package             M4A5-32     M4A5-64     M4A5-96    M4A5-128       M4A5-192   M4A5-256

44-pin PLCC            32+2        32+2

44-pin TQFP            32+2        32+2

48-pin TQFP            32+2        32+2

100-pin TQFP                                   48+8       64+6

100-pin PQFP                                              64+6

144-pin TQFP                                                             96+16

208-pin PQFP                                                                        128+14

4                                               ispMACH 4A Family
FUNCTIONAL DESCRIPTION

The fundamental architecture of ispMACH 4A devices (Figure 1) consists of multiple, optimized PAL®

blocks interconnected by a central switch matrix. The central switch matrix allows communication between

PAL blocks and routes inputs to the PAL blocks. Together, the PAL blocks and central switch matrix allow

the logic designer to create large designs in a single device instead of having to use multiple devices.

The key to being able to make effective use of these devices lies in the interconnect schemes. In the

ispMACH 4A architecture, the macrocells are flexibly coupled to the product terms through the logic

allocator, and the I/O pins are flexibly coupled to the macrocells due to the output switch matrix. In

addition, more input routing options are provided by the input switch matrix. These resources provide the

flexibility needed to fit designs efficiently.

                                                                                                                                PAL  Block

                                                                                  4                   Note 2

                                                  Clock

                                                  Generator

        Clock/Input                          33/                                                      Output Switch Matrix

                Pins

        Note 3                               34/                                                                                                  I/O

                      Central Switch Matrix  36              Logic                16  Output/     16                        8       I/O Cells     Pins

                                                  Logic      Allocator                Buried

                                                  Array      with XOR                 Macrocells                            Note 1

        Dedicated                                                                 16

        Input Pins                                Input

                                                  Switch                                                                    16                    I/O

                                                  Matrix                                                                                          Pins

                                                                                      PAL Block

                                                                                      PAL Block

                                                                                                                                                  I/O

                                                                                                                                                  Pins

                                                                                                                                                  17466G-001

                                             Figure 1. ispMACH 4A Block Diagram and PAL Block Structure

Notes:

1.  16 for ispMACH 4A devices with 1:1 macrocell-I/O cell ratio (see next page).

2.  Block clocks do not go to I/O cells in M4A(3,5)-32/32.

3.  M4A(3,5)-192, M4A(3,5)-256, M4A3-384, and M4A3-512 have dedicated clock pins which cannot be used as inputs and do               not connect  to the central switch

    matrix.

                                                             ispMACH 4A Family                                                                                           5
                                 Table 4. Architectural Summary of ispMACH 4A devices

                                                                                        ispMACH  4A  Devices

                                          M4A3-64/32, M4A5-64/32

                                          M4A3-96/48, M4A5-96/48                                              M4A3-32/32

                                          M4A3-128/64, M4A5-128/64                                            M4A5-32/32

                                          M4A3-192/96, M4A5-192/96                                            M4A3-64/64

                                          M4A3-256/128, M4A5-256/128                                          M4A3-256/160

                                          M4A3-384                                                            M4A3-256/192

                                          M4A3-512

                Macrocell-I/O Cell Ratio  2:1                                                                 1:1

                Input Switch Matrix       Yes                                                                 Yes1

                Input Registers           Yes                                                                 No

                Central Switch Matrix     Yes                                                                 Yes

                Output Switch Matrix      Yes                                                                 Yes

The Macrocell-I/O cell ratio is defined as the number of macrocells versus the number of I/O cells

internally in a PAL block (Table 4).

The central switch matrix takes all dedicated inputs and signals from the input switch matrices and routes

them as needed to the PAL blocks. Feedback signals that return to the same PAL block still must go through

the central switch matrix. This mechanism ensures that PAL blocks in ispMACH 4A devices communicate

with each other with consistent, predictable delays.

The central switch matrix makes a ispMACH 4A device more advanced than simply several PAL devices on

a single chip. It allows the designer to think of the device not as a collection of blocks, but as a single

programmable device; the software partitions the design into PAL blocks through the central switch matrix

so that the designer does not have to be concerned with the internal architecture of the device.

Each PAL block consists of:

◆   Product-term array

◆   Logic allocator

◆   Macrocells

◆   Output switch matrix

◆   I/O cells

◆   Input switch matrix

◆   Clock generator

Notes:

1.  M4A3-64/64 internal switch matrix functionality embedded in central switch matrix.

6                                         ispMACH 4A Family
Product-Term Array

The product-term array consists of a number of product terms that form the basis of the logic being

implemented. The inputs to the AND gates come from the central switch matrix (Table 5), and are provided

in both true and complement forms for efficient logic implementation.

                                              Table  5.  PAL  Block  Inputs

                             Device                                  Number  of  Inputs  to  PAL  Block

                 M4A3-32/32 and M4A5-32/32                                       33

                 M4A3-64/32 and M4A5-64/32                                       33

                 M4A3-64/64                                                      33

                 M4A3-96/48 and M4A5-96/48                                       33

                 M4A3-128/64 and M4A5-128/64                                     33

                 M4A3-192/96 and M4A5-192/96                                     34

                 M4A3-256/128 and M4A5-256/128                                   34

                 M4A3-256/160 and M4A3-256/192                                   36

                 M4A3-384                                                        36

                 M4A3-512                                                        36

Logic Allocator

Within the logic allocator, product terms are allocated to macrocells in “product term clusters.” The

availability and distribution of product term clusters are automatically considered by the software as it fits

functions within a PAL block. The size of a product term cluster has been optimized to provide high

utilization of product terms, making complex functions using many product terms possible. Yet when few

product terms are used, there will be a minimal number of unused—or wasted—product terms left over.

The product term clusters available to each macrocell within a PAL block are shown in Tables 6 and 7.

Each product term cluster is associated with a macrocell. The size of a cluster depends on the configuration

of the associated macrocell. When the macrocell is used in synchronous mode

(Figure 2a), the basic cluster has 4 product terms. When the associated macrocell is used in asynchronous

mode (Figure 2b), the cluster has 2 product terms. Note that if the product term cluster is routed to a

different macrocell, the allocator configuration is not determined by the mode of the macrocell actually

being driven. The configuration is always set by the mode of the macrocell that the cluster will drive if not

routed away, regardless of the actual routing.

In addition, there is an extra product term that can either join the basic cluster to give an extended cluster,

or drive the second input of an exclusive-OR gate in the signal path. If included with the basic cluster, this

provides for up to 20 product terms on a synchronous function that uses four extended 5-product-term

clusters. A similar asynchronous function can have up to 18 product terms.

When the extra product term is used to extend the cluster, the value of the second XOR input can be

programmed as a 0 or a 1, giving polarity control. The possible configurations of the logic allocator are

shown in Figures 3 and 4.

                                                ispMACH 4A Family                                                7
               Table         6.  Logic  Allocator for All ispMACH                   4A                  Devices (except   M4A(3,5)-32/32)

   Output  Macrocell                    Available Clusters                                              Output Macrocell                 Available Clusters

           M0                                   C0, C1, C2                                                    M8                                       C7, C8, C9, C10

           M1                                   C0, C1, C2, C3                                                M9                                    C8, C9, C10, C11

           M2                                   C1, C2, C3, C4                                                M10                          C9, C10, C11, C12

           M3                                   C2, C3, C4, C5                                                M11                        C10, C11, C12, C13

           M4                                   C3, C4, C5, C6                                                M12                        C11, C12, C13, C14

           M5                                   C4, C5, C6, C7                                                M13                        C12, C13, C14, C15

           M6                                   C5, C6, C7, C8                                                M14                                      C13, C14, C15

           M7                                   C6, C7, C8, C9                                                M15                                         C14, C15

                                        Table 7. Logic Allocator                    for                 M4A(3,5)-32/32

   Output  Macrocell                    Available Clusters                                              Output Macrocell                 Available Clusters

           M0                                   C0, C1, C2                                                    M8                                       C8, C9, C10

           M1                                   C0, C1, C2, C3                                                M9                                    C8, C9, C10, C11

           M2                                   C1, C2, C3, C4                                                M10                          C9, C10, C11, C12

           M3                                   C2, C3, C4, C5                                                M11                        C10, C11, C12, C13

           M4                                   C3, C4, C5, C6                                                M12                        C11, C12, C13, C14

           M5                                   C4, C5, C6, C7                                                M13                        C12, C13, C14, C15

           M6                                   C5, C6, C7                                                    M14                                      C13, C14, C15

           M7                                   C6, C7                                                        M15                                         C14, C15

                                                                    To n-1  To n-2            From n-1                  Logic Allocator

                      Basic Product

                      Term Cluster

                                        n                                                                  n                             To Macrocell

                                                                                                                                                       n

                                                                                                              0 Default

                      Extra          0 Default                      To n+1          From n+1  From n+2

                      Product

                      Term

                                                                                                        Prog. Polarity                                                  17466G-005

                                                                a.  Synchronous               Mode

                                                                    To n-1  To n-2            From n-1                  Logic Allocator

                      Basic Product

                      Term Cluster

                                        n                                                               n                                To Macrocell

                                                                                                                                                       n

                                                                                                              0 Default

                      Extra          0 Default                      To n+1          From n+1  From n+2

                      Product

                      Term

                                                                                                        Prog. Polarity

                                                                    b. Asynchronous Mode                                                                                17466G-006

               Figure 2. Logic Allocator:       Configuration of Cluster “n” Set by Mode of                                               Macrocell     “n”

8                                                           ispMACH 4A Family
a.  Basic  cluster  with XOR      b. Extended cluster, active high                   c. Extended cluster, active low

                               0

                    d. Basic cluster routed away;                                    e. Extended cluster routed away

                    single-product-term, active high

                                                                                                                      17466G-007

                    Figure 3. Logic Allocator Configurations: Synchronous Mode

    a. Basic cluster with XOR                      b. Extended cluster, active high  c. Extended cluster, active low

                               0

                    d. Basic cluster routed away;                                    e. Extended cluster routed away

           single-product-term, active high

                                                                                                                      17466G-008

                    Figure 4. Logic Allocator Configurations: Asynchronous Mode

Note that the configuration of the logic allocator has absolutely no impact on the speed of the signal. All

configurations have the same delay. This means that designers do not have to decide between optimizing

resources or speed; both can be optimized.

If not used in the cluster, the extra product term can act in conjunction with the basic cluster to provide

XOR logic for such functions as data comparison, or it can work with the D-,T-type flip-flop to provide

for J-K, and S-R register operation. In addition, if the basic cluster is routed to another macrocell, the extra

product term is still available for logic. In this case, the first XOR input will be a logic 0. This circuit has the

flexibility to route product terms elsewhere without giving up the use of the macrocell.

Product term clusters do not “wrap” around a PAL block. This means that the macrocells at the ends of

the block have fewer product terms available.

                                                      ispMACH 4A Family                                               9
Macrocell

The macrocell consists of a storage element, routing resources, a     clock multiplexer,  and initialization

control. The macrocell has two fundamental modes: synchronous         and asynchronous    (Figure 5). The mode

chosen only affects clocking and initialization in the macrocell.

                        Power-Up

                        Reset

           PAL-Block

      Initialization

      Product Terms                        SWAP

           Common PAL-block resource

           Individual macrocell resources

                                                                                          To Output and Input

                                                 AP     AR                                Switch Matrices

From  Logic Allocator                            D/T/L             Q

           From         Block CLK0

           PAL-Clock    Block CLK1

           Generator    Block CLK2

                        Block CLK3

                                                                                          17466G-009

                                           a. Synchronous mode

                        Power-Up

                        Reset

           Individual

      Initialization

      Product Term

                                           SWAP

                                                                                          To Output and Input

      From Logic                                 AP     AR                                Switch Matrices

           Allocator                             D/T/L             Q

    From PAL-Block      Block CLK0

    Clock Generator     Block CLK1

      Individual Clock

      Product Term

                                           b. Asynchronous mode

                                                                                          17466G-010

                                           Figure 5. Macrocell

In either mode, a combinatorial path can   be used. For combinatorial logic,  the  synchronous mode will

generally be used, since it provides more  product terms in the allocator.

10                                         ispMACH 4A Family
The flip-flop can be configured as a D-type or T-type latch. J-K or S-R registers can be synthesized. The

primary flip-flop configurations are shown in Figure 6, although others are possible. Flip-flop functionality

is defined in Table 8. Note that a J-K latch is inadvisable as it will cause oscillation if both J and K inputs

are HIGH.

                                 AP  AR                                           AP      AR

                              D          Q                                        D       Q

           a. D-type with XOR                                  b. D-type with programmable D polarity

                                 AP  AR                                           AP      AR

                              L      Q                                            L       Q

                              G                                                   G

           c. Latch with XOR                                   d. Latch with programmable D polarity

                                 AP  AR

                              T      Q

                                                               f. Combinatorial with XOR

           e. T-type with programmable T polarity

                                     g. Combinatorial with programmable polarity

                                                                                              17466G-011

                                 Figure 6. Primary Macrocell Configurations

                                            ispMACH 4A Family                                                    11
                                                   Table 8. Register/Latch Operation

                 Configuration                      Input(s)               CLK/LE 1                             Q+

                                                   D=X                    0,1, ↓ (↑)                            Q

D-type Register                                    D=0                    ↑ (↓)                                 0

                                                   D=1                    ↑ (↓)                                 1

                                                   T=X                    0, 1, ↓ (↑)                           Q

T-type Register                                    T=0                    ↑ (↓)                                 Q

                                                   T=1                    ↑ (↓)                                 Q

                                                   D=X                    1 (0)                                 Q

D-type Latch                                       D=0                    0 (1)                                 0

                                                   D=1                    0 (1)                                 1

Note:

1.  Polarity of CLK/LE can be programmed

Although the macrocell shows only one input to the register, the XOR gate in the logic allocator allows the

D-, T-type register to emulate J-K, and S-R behavior. In this case, the available product terms are divided

between J and K (or S and R). When configured as J-K, S-R, or T-type, the extra product term must be used

on the XOR gate input for flip-flop emulation. In any register type, the polarity of the inputs can be

programmed.

The clock input to the flip-flop can select any of the four PAL block clocks in synchronous mode, with the

additional choice of either polarity of an individual product term clock in the asynchronous mode.

The initialization circuit depends on the mode. In synchronous mode (Figure 7), asynchronous reset and

preset are provided, each driven by a product term common to the entire PAL block.

                               Power-Up                                                Power-Up

                               Reset                                                   Preset

              PAL-Block                                            PAL-Block

       Initialization                                              Initialization

       Product Terms                                               Product Terms

                                            AP     AR                                                      AP      AR

                                            D/T/L  Q                                                       D/L     Q

                         a. Power-up reset                                             b. Power-up preset

                                                       17466G-012                                                  17466G-013

                               Figure 7.    Synchronous Mode Initialization Configurations

12                                                     ispMACH 4A Family
A reset/preset swapping feature in each macrocell allows for reset and preset to be exchanged, providing

flexibility. In asynchronous mode (Figure 8), a single individual product term is provided for initialization.

It can be selected to control reset or preset.

                   Power-Up                                                               Power-Up

                   Reset                                                                  Preset

       Individual                                                           Individual

       Reset                                                                     Preset

    Product Term                                                            Product Term

                                               AP     AR                                                            AP     AR

                                               D/L/T  Q                                                             D/L/T  Q

                   a. Reset                                                                              b. Preset

                                                              17466G-014                                                   17466G-015

                             Figure 8.                Asynchronous Mode Initialization Configurations

Note that the reset/preset swapping selection feature effects power-up reset as well. The initialization

functionality of the flip-flops is illustrated in Table 9. The macrocell sends its data to the output switch

matrix and the input switch matrix. The output switch matrix can route this data to an output if so desired.

The input switch matrix can send the signal back to the central switch matrix as feedback.

                                                   Table  9.  Asynchronous  Reset/Preset  Operation

                                               AR             AP            CLK/LE1                  Q+

                                               0              0             X             See Table 8

                                               0              1             X                        1

                                               1              0             X                        0

                                               1              1             X                        0

Note:

1.  Transparent latch is unaffected by AR, AP

                                                              ispMACH 4A Family                                                13
Output Switch Matrix

The output switch matrix allows macrocells to be connected to any of several I/O cells within a PAL block.

This provides high flexibility in determining pinout and allows design changes to occur without effecting

pinout.

In ispMACH 4A devices with 2:1 Macrocell-I/O cell ratio, each PAL block has twice as many macrocells

as I/O cells. The ispMACH 4A output switch matrix allows for half of the macrocells to drive I/O cells

within a PAL block, in combinations according to Figure 9. Each I/O cell can choose from eight macrocells;

each macrocell has a choice of four I/O cells. The ispMACH 4A devices with 1:1 Macrocell-I/O cell ratio

allow each macrocell to drive one of eight I/O cells (Figure 9).

                                                 M0                             M0   I/O0                        M0                   I/O0

                                                 M1                             M1   I/O1                        M1                   I/O1

                                                 M2                             M2   I/O2                        M2                   I/O2

                                                 M3                             M3   I/O3                        M3                   I/O3

                                                 M4      I/O0                   M4   I/O4                        M4                   I/O4

                                                 M5      I/O1                   M5   I/O5                        M5                   I/O5

    macrocells                                   M6      I/O2                   M6   I/O6                        M6                   I/O6

                            MUX        I/O cell  M7      I/O3                   M7   I/O7                        M7                   I/O7

                                                 M8      I/O4                   M8   I/O8                        M8                   I/O8

                                                 M9      I/O5                   M9   I/O9                        M9                   I/O9

                                                 M10     I/O6                   M10  I/O10                       M10                  I/O10

                                                 M11     I/O7                   M11  I/O11                       M11                  I/O11

                                                 M12                            M12  I/O12                       M12                  I/O12

                                                 M13                            M13  I/O13                       M13                  I/O13

                                                 M14                            M14  I/O14                       M14                  I/O14

                                                 M15                            M15  I/O15                       M15                  I/O15

                Each I/O cell can                Each macrocell can drive       Each macrocell can drive         Each macrocell can drive

                choose one of 8                  one of 4 I/O cells in          one of 8 I/O cells in            one of 8 I/O cells in

                macrocells in                    ispMACH 4A devices with        ispMACH 4A devices with 1:1      M4A(3, 5)-32/32 devices.

                all ispMACH 4A                   2:1 macrocell-I/O cell ratio.  macrocell-I/O cell ratio except

                devices.                                                        M4A(3, 5)-32/32 devices.

                                                      Figure 9. ispMACH 4A Output Switch Matrix

                Table  10.  Output Switch        Matrix  Combinations for ispMACH 4A Devices with 2:1            Macrocell-I/O  Cell  Ratio

                            Macrocell                                                Routable to I/O Cells

                            M0, M1                                                   I/O0, I/O5, I/O6, I/O7

                            M2, M3                                                   I/O0, I/O1, I/O6, I/O7

                            M4, M5                                                   I/O0, I/O1, I/O2, I/O7

                            M6, M7                                                   I/O0, I/O1, I/O2, I/O3

                            M8, M9                                                   I/O1, I/O2, I/O3, I/O4

                            M10, M11                                                 I/O2, I/O3, I/O4, I/O5

14                                                       ispMACH 4A Family
Table  10.  Output Switch Matrix Combinations for ispMACH 4A Devices with 2:1 Macrocell-I/O    Cell  Ratio

            Macrocell                                    Routable to I/O Cells

            M12, M13                                     I/O3, I/O4, I/O5, I/O6

            M14, M15                                     I/O4, I/O5, I/O6, I/O7

            I/O Cell                                     Available Macrocells

            I/O0                                  M0, M1, M2, M3, M4, M5, M6, M7

            I/O1                                  M2, M3, M4, M5, M6, M7, M8, M9

            I/O2                                  M4, M5, M6, M7, M8, M9, M10, M11

            I/O3                                  M6, M7, M8, M9, M10, M11, M12, M13

            I/O4                                  M8, M9, M10, M11, M12, M13, M14, M15

            I/O5                                  M0, M1, M10, M11, M12, M13, M14, M15

            I/O6                                  M0, M1, M2, M3, M12, M13, M14, M15

            I/O7                                  M0, M1, M2, M3, M4, M5, M14, M15

            Table 11.  Output  Switch Matrix Combinations for M4A3-256/160 and M4A3-256/192

            Macrocell                                    Routable to I/O Cells

            M0                 I/O0  I/O1  I/O2   I/O3   I/O4   I/O5             I/O6   I/O7

            M1                 I/O0  I/O1  I/O2   I/O3   I/O4   I/O5             I/O6   I/O7

            M2                 I/O0  I/O1  I/O2   I/O3   I/O4   I/O5             I/O6   I/O7

            M3                 I/O0  I/O1  I/O2   I/O3   I/O4   I/O5             I/O6   I/O7

            M4                 I/O0  I/O1  I/O2   I/O3   I/O4   I/O5             I/O6   I/O7

            M5                 I/O0  I/O1  I/O2   I/O3   I/O4   I/O5             I/O6   I/O7

            M6                 I/O0  I/O1  I/O2   I/O3   I/O4   I/O5             I/O6   I/O7

            M7                 I/O0  I/O1  I/O2   I/O3   I/O4   I/O5             I/O6   I/O7

            M8                 I/O8  I/O9  I/O10  I/O11  I/O12  I/O13            I/O14  I/O15

            M9                 I/O8  I/O9  I/O10  I/O11  I/O12  I/O13            I/O14  I/O15

            M10                I/O8  I/O9  I/O10  I/O11  I/O12  I/O13            I/O14  I/O15

            M11                I/O8  I/O9  I/O10  I/O11  I/O12  I/O13            I/O14  I/O15

            M12                I/O8  I/O9  I/O10  I/O11  I/O12  I/O13            I/O14  I/O15

            M13                I/O8  I/O9  I/O10  I/O11  I/O12  I/O13            I/O14  I/O15

            M14                I/O8  I/O9  I/O10  I/O11  I/O12  I/O13            I/O14  I/O15

            M15                I/O8  I/O9  I/O10  I/O11  I/O12  I/O13            I/O14  I/O15

            I/O Cell                                     Available Macrocells

            I/O0               M0    M1    M2     M3     M4     M5               M6     M7

            I/O1               M0    M1    M2     M3     M4     M5               M6     M7

            I/O2               M0    M1    M2     M3     M4     M5               M6     M7

            I/O3               M0    M1    M2     M3     M4     M5               M6     M7

            I/O4               M0    M1    M2     M3     M4     M5               M6     M7

            I/O5               M0    M1    M2     M3     M4     M5               M6     M7

            I/O6               M0    M1    M2     M3     M4     M5               M6     M7

            I/O7               M0    M1    M2     M3     M4     M5               M6     M7

                                     ispMACH 4A Family                                                      15
    Table 11.   Output              Switch Matrix Combinations                for M4A3-256/160 and M4A3-256/192

    Macrocell                                                                      Routable to I/O Cells

    I/O8                                                  M8  M9      M10     M11  M12  M13                M14                    M15

    I/O9                                                  M8  M9      M10     M11  M12  M13                M14                    M15

    I/O10                                                 M8  M9      M10     M11  M12  M13                M14                    M15

    I/O11                                                 M8  M9      M10     M11  M12  M13                M14                    M15

    I/O12                                                 M8  M9      M10     M11  M12  M13                M14                    M15

    I/O13                                                 M8  M9      M10     M11  M12  M13                M14                    M15

    I/O14                                                 M8  M9      M10     M11  M12  M13                M14                    M15

    I/O15                                                 M8  M9      M10     M11  M12  M13                M14                    M15

                Table 12. Output Switch Matrix Combinations for M4A(3,5)-32/32

    Macrocell                                                                      Routable to I/O Cells

    M0, M1, M2, M3, M4, M5, M6, M7                                            I/O0, I/O1, I/O2, I/O3, I/O4, I/O5, I/O6, I/O7

    M8, M9, M10, M11, M12, M13, M14, M15                                      I/O8, I/O9, I/O10, I/O11, I/O12, I/O13, I/O14, I/O15

    I/O Cell                                                                       Available Macrocells

    I/O0, I/O1, I/O2, I/O3, I/O4, I/O5, I/O6, I/O7                                 M0, M1, M2, M3, M4, M5, M6, M7

    I/O8, I/O9, I/O10, I/O11, I/O12, I/O13, I/O14, I/O15                      M8, M9, M10, M11, M12, M13, M14, M15

                  Table             13.             Output    Switch  Matrix  Combinations for M4A3-64/64

    Macrocell                                                                      Routable to I/O Cells

    MO, M1                                                                    I/O0, I/O1, I/O10, I/O11, I/O12, I/O13, I/O14, I/O15

    M2, M3                                                                    I/O0, I/O1, I/O2, I/O3, I/O12, I/O13, I/O14, I/O15

    M4, M5                                                                    I/O0, I/O1, I/O2,I/O3, I/O4,I/O5, I/O14, I/O15

    M6, M7                                                                    I/O0, I/O1, I/O2, I/O3, I/O4, I/O5, I/O6, I/O7

    M8, M9                                                                    I/O2, I/O3, I/O4, I/O5, I/O6, I/O7, I/O8, I/O9

    M10, M11                                                                  I/O4, I/O5, I/O6, I/O7, I/O8, I/O9, I/O10, I/O11

    M12, M13                                                                  I/O6, I/O7, I/O8, I/O9, I/O10, I/O11, I/O12, I/O13

    M14, M15                                                                  I/O8, I/O9, I/O10, I/O11, I/O12, I/O13, I/O14, I/O15

    I/O Cell                                                                       Available Macrocells

    I/O0, I/O1                                                                     M0, M1, M2, M3, M4, M5, M6, M7

    I/O2, I/O3                                                                     M2, M3, M4, M5, M6, M7, M8, M9

    I/O4, I/O5                                                                M4, M5, M6, M7, M8, M9, M10, M11

    I/O6, I/O7                                                                M6, M7, M8, M9, M10, M11, M12, M13

    I/O8, I/O9                                                                M8, M9, M10, M11, M12, M13, M14, M15

    I/O10, I/O11                                                              M0, M1, M10, M11, M12, M13, M14, M15

    I/O12, I/O13                                                              M0, M1, M2, M3, M12, M13, M14, M15

    I/O14, I/O15                                                              M0, M1, M2, M3, M4, M5, M14, M15

16                                                            ispMACH 4A Family
I/O Cell

The I/O cell (Figures 10 and 11) simply consists of a programmable output enable, a feedback path, and

flip-flop (except ispMACH 4A devices with 1:1 macrocell-I/O cell ratio). An individual output enable

product term is provided for each I/O cell. The feedback signal drives the input switch matrix.

          Individual

Output Enable

Product Term

From Output

Switch Matrix                                                 Individual

                                                           Output Enable

                                                           Product Term

          To Input                                         From Output

              Switch                                       Switch Matrix

              Matrix

                      Q  D/L

                                                              To Input

                                           Block CLK0         Switch

                                           Block CLK1         Matrix

                                           Block CLK2

                                           Block CLK3

                                           Power-up reset

                                              17466G-017                                                17466G-018

Figure    10. I/O Cell for ispMACH  4A Devices with 2:1    Figure 11. I/O Cell for ispMACH  4A Devices  with 1:1

              Macrocell-I/O Cell    Ratio                     Macrocell-I/O Cell            Ratio

The I/O cell (Figure 10) contains a flip-flop, which provides the capability for storing the input in a D-type

register or latch. The clock can be any of the PAL block clocks. Both the direct and registered versions of

the input are sent to the input switch matrix. This allows for such functions as “time-domain-multiplexed”

data comparison, where the first data value is stored, and then the second data value is put on the I/O pin

and compared with the previous stored value.

Note that the flip-flop used in the ispMACH 4A I/O cell is independent of the flip-flops in the macrocells.

It powers up to a logic low.

Zero-Hold-Time Input Register

The ispMACH 4A devices have a zero-hold-time (ZHT) fuse which controls the time delay associated with

loading data into all I/O cell registers and latches. When programmed, the ZHT fuse increases the data path

setup delays to input storage elements, matching equivalent delays in the clock path. When the fuse is erased,

the setup time to the input storage element is minimized. This feature facilitates doing worst-case designs

for which data is loaded from sources which have low (or zero) minimum output propagation delays from

clock edges.

                                           ispMACH 4A Family                                                      17
Input Switch Matrix

The input switch matrix (Figures 12 and 13) optimizes routing of inputs to the central switch matrix.

Without the input switch matrix, each input and feedback signal has only one way to enter the central switch

matrix. The input switch matrix provides additional ways for these signals to enter the central switch matrix.

                                                                  From Input Cell

                              From Macrocell 1  From Macrocell 2  Direct  Registered/Latched                                              From Macrocell  From I/O Pin

    To Central Switch Matrix                                                                  Switch Matrix

                                                                                              Central

                                                                                              To

                                                                  17466G-002                                                                              17466G-003

    Figure 12. ispMACH 4A with 2:1 Macrocell-I/O Cell                                         Figure 13. ispMACH 4A with 1:1 Macrocell-I/O Cell

                              Ratio - Input Switch Matrix                                                    Ratio - Input Switch Matrix

18                                                                ispMACH 4A Family
PAL Block Clock Generation

Each ispMACH 4A device has four clock pins that can also be used as inputs. These pins drive a clock

generator in each PAL block (Figure 14). The clock generator provides four clock signals that can be used

anywhere in the PAL block. These four PAL block clock signals can consist of a large number of

combinations of the true and complement edges of the global clock signals. Table 14 lists the possible

combinations.

                                           GCLK0

                                                                                      Block CLK0

                                                                                      (GCLK0 or GCLK1)

                                           GCLK1                                      Block CLK1

                                                                                      (GCLK1 or GCLK0)

                                           GCLK2                                      Block CLK2

                                                                                      (GCLK2 or GCLK3)

                                           GCLK3                                      Block CLK3

                                                                                      (GCLK3 or GCLK2)

                                                                                                                     17466G-004

                                                  Figure 14. PAL Block Clock Generator 1

1.  M4A(3,5)-32/32 and M4A(3,5)-64/32 have only two clock pins, GCLK0 and GCLK1. GCLK2 is tied to    GCLK0,  and  GCLK3 is tied to GCLK1.

                                                  Table 14. PAL Block          Clock  Combinations1

                Block CLK0                        Block CLK1                          Block CLK2                  Block CLK3

                GCLK0                             GCLK1                               X                           X

                GCLK1                             GCLK1                               X                           X

                GCLK0                             GCLK0                               X                           X

                GCLK1                             GCLK0                               X                           X

                X                                 X                                   GCLK2 (GCLK0)               GCLK3 (GCLK1)

                X                                 X                                   GCLK3 (GCLK1)               GCLK3 (GCLK1)

                X                                 X                                   GCLK2 (GCLK0)               GCLK2 (GCLK0)

                X                                 X                                   GCLK3 (GCLK1)               GCLK2 (GCLK0)

Note:

1.  Values  in  parentheses are  for  the  M4A(3,5)-32/32 and M4A(3,5)-64/32.

This feature provides high flexibility for partitioning state machines and dual-phase clocks. It also allows

latches to be driven with either polarity of latch enable, and in a master-slave configuration.

                                                     ispMACH 4A Family                                                                     19
ispMACH 4A TIMING MODEL

The primary focus of the ispMACH 4A timing model is to accurately represent the timing in a ispMACH

4A device, and at the same time, be easy to understand. This model accurately describes all combinatorial

and registered paths through the device, making a distinction between internal feedback and external

feedback. A signal uses internal feedback when it is fed back into the switch matrix or block without having

to go through the output buffer. The input register specifications are also reported as internal feedback.

When a signal is fed back into the switch matrix after having gone through the output buffer, it is using

external feedback.

The parameter, tBUF, is defined as the time it takes to go from feedback through the output buffer to the

I/O pad. If a signal goes to the internal feedback rather than to the I/O pad, the parameter designator is

followed by an “i”. By adding tBUF to this internal parameter, the external parameter is derived. For

example, tPD = tPDi + tBUF. A diagram representing the modularized ispMACH 4A timing model is shown

in Figure 15. Refer to the application note entitled MACH 4 Timing and High Speed Design for a more detailed

discussion about the timing parameters.

                                                       (External Feedback)

                                                       (Internal Feedback)

                                                                            COMB/DFF/TFF/

                                                                            LATCH/SR*/JK*

IN                                     Central                              *emulated                          tSLW  OUT

                                       Switch                               tSS(T)    tPDi       Q  tBUF

                                       Matrix                               tSA(T)    tPDLi

                                                                            tH(S/A)   tCO(S/A)i

                                                                            tS(S/A)L  tGO(S/A)i

                                                       tPL                  tH(S/A)L  tSRi

                                                                            tSRR

                    INPUT REG/

                    INPUT LATCH                                                       S/R                 tEA

                    tSIRS  tPDILi   Q                                                                     tER

                    tHIRS  tICOSi

                    tSIL   tIGOSi

                    tHIL   tPDILZi

                    tSIRZ

                    tHIRZ

                    tSILZ

                    tHILZ

BLK  CLK

                                                                                                                     17466G-025

                                               Figure  15. ispMACH 4A       Timing Model

SPEEDLOCKING FOR GUARANTEED FIXED TIMING

The ispMACH 4A architecture allows allocation of up to 20 product terms to an individual macrocell with

the assistance of an XOR gate without incurring additional timing delays.

The design of the switch matrix and PAL blocks guarantee a fixed pin-to-pin delay that is independent of

the logic required by the design. Other competitive CPLDs incur serious timing delays as product terms

expand beyond their typical 4 or 5 product term limits. Speed and SpeedLocking combine to give designs

easy access to the performance required in today’s designs.

20                                                     ispMACH 4A Family
IEEE 1149.1-COMPLIANT BOUNDARY SCAN TESTABILITY

All ispMACH 4A devices have boundary scan cells and are compliant to the IEEE 1149.1 standard. This

allows functional testing of the circuit board on which the device is mounted through a serial scan path that

can access all critical logic nodes. Internal registers are linked internally, allowing test data to be shifted in

and loaded directly onto test nodes, or test node data to be captured and shifted out for verification. In

addition, these devices can be linked into a board-level serial scan path for more complete board-level

testing.

IEEE 1149.1-COMPLIANT IN-SYSTEM PROGRAMMING

Programming devices in-system provides a number of significant benefits including: rapid prototyping,

lower inventory levels, higher quality, and the ability to make in-field modifications. All ispMACH 4A

devices provide In-System Programming (ISP) capability through their Boundary ScanTest Access Ports.

This capability has been implemented in a manner that ensures that the port remains compliant to the IEEE

1149.1 standard. By using IEEE 1149.1 as the communication interface through which ISP is achieved,

customers get the benefit of a standard, well-defined interface.

ispMACH 4A devices can be programmed across the commercial temperature and voltage range. The PC-

based ispVM™ software facilitates in-system programming of ispMACH 4A devices. ispVM takes the

JEDEC file output produced by the design implementation software, along with information about the

JTAG chain, and creates a set of vectors that are used to drive the JTAG chain. ispVM software can use

these vectors to drive a JTAG chain via the parallel port of a PC. Alternatively, ispVM software can output

files in formats understood by common automated test equipment. This equpment can then be used to

program ispMACH 4A devices during the testing of a circuit board.

PCI COMPLIANT

ispMACH 4A devices in the -5/-55/-6/-65/-7/-10/-12 speed grades are compliant with the PCI Local Bus

Specification version 2.1, published by the PCI Special Interest Group (SIG). The 5-V devices are fully PCI-

compliant. The 3.3-V devices are mostly compliant but do not meet the PCI condition to clamp the inputs

as they rise above VCC because of their 5-V input tolerant feature.

SAFE FOR MIXED SUPPLY VOLTAGE SYSTEM DESIGNS

Both the 3.3-V and 5-V VCC ispMACH 4A devices are safe for mixed supply voltage system designs. The

5-V devices will not overdrive 3.3-V devices above the output voltage of 3.3 V, while they accept inputs

from other 3.3-V devices. The 3.3-V device will accept inputs up to 5.5 V. Both the 5-V and 3.3-V versions

have the same high-speed performance and provide easy-to-use mixed-voltage design capability.

PULL UP OR BUS-FRIENDLY INPUTS AND I/Os

All ispMACH 4A devices have inputs and I/Os which feature the Bus-Friendly circuitry incorporating two

inverters in series which loop back to the input. This double inversion weakly holds the input at its last

driven logic state. While it is good design practice to tie unused pins to a known state, the Bus-Friendly input

structure pulls pins away from the input threshold voltage where noise can cause high-frequency switching.

At power-up, the Bus-Friendly latches are reset to a logic level “1.” For the circuit diagram, please refer to

the document entitled MACH Endurance Characteristics on the Lattice Data Book CD-ROM or Lattice web

site.

All ispMACH 4A devices have a programmable bit that configures all inputs and I/Os with either pull-up

or Bus-Friendly characteristics. If the device is configured in pull-up mode, all inputs and I/O pins are

               ispMACH 4A Family                                                                                    21
weakly pulled up. For the circuit diagram, please refer to the document entitled MACH Endurance

Characteristics on the Lattice Data Book CD-ROM or Lattice web site.

POWER MANAGEMENT

Each individual PAL block in ispMACH 4A devices features a programmable low-power mode, which

results in power savings of up to 50%. The signal speed paths in the low-power PAL block will be slower

than those in the non-low-power PAL block. This feature allows speed critical paths to run at maximum

frequency while the rest of the signal paths operate in the low-power mode.

PROGRAMMABLE SLEW RATE

Each ispMACH 4A device I/O has an individually programmable output slew rate control bit. Each output

can be individually configured for the higher speed transition (3 V/ns) or for the lower noise transition (1

V/ns). For high-speed designs with long, unterminated traces, the slow-slew rate will introduce fewer

reflections, less noise, and keep ground bounce to a minimum. For designs with short traces or well

terminated lines, the fast slew rate can be used to achieve the highest speed. The slew rate is adjusted

independent of power.

POWER-UP RESET/SET

All flip-flops power up to a known state for predictable system initialization. If a macrocell is configured to

SET on a signal from the control generator, then that macrocell will be SET during device power-up. If a

macrocell is configured to RESET on a signal from the control generator or is not configured for set/reset,

then that macrocell will RESET on power-up. To guarantee initialization values, the VCC rise must be

monotonic, and the clock must be inactive until the reset delay time has elapsed.

SECURITY BIT

A programmable security bit is provided on the ispMACH 4A devices as a deterrent to unauthorized

copying of the array configuration patterns. Once programmed, this bit defeats readback of the

programmed pattern by a device programmer, securing proprietary designs from competitors.

Programming and verification are also defeated by the security bit. The bit can only be reset by erasing the

entire device.

HOT SOCKETING

ispMACH 4A devices are well-suited for those applications that require hot socketing capability. Hot

socketing a device requires that the device, when powered down, can tolerate active signals on the I/Os and

inputs without being damaged. Additionally, it requires that the effects of the powered-down MACH

devices be minimal on active signals.

22                                     ispMACH 4A Family
                                                                                             CLK0  CLK1  CLK2  CLK3         M4A(3, 5)-64/32

                                                                                                                            M4A3-64/64        M4(3,                      5)-192/96   M4A3-384

                                                                                                                            M4A(3, 5)-96/48   M4(3,                      5)-256/128  M4A3-512

                       A                                                                           CLOCK                    M4A(3, 5)-128/64

                                                                                             GENERATOR                   A          16                                   17          18

                                                                                                   4                     B          17                                   17          18

                          0

                                                                       C0                                                                     M0

                                                                                             M0                          MACROCELL                                                             I/O0

                                                                                                                                                                         O0          I/O

                                                                                                                                              M1                                     CELL

                                                                       C1                    M1                          MACROCELL

                                                                       C2                                                                     M2

                                                                                             M2                          MACROCELL                                                             I/O1

                                                                                                                                              M3                         O1          I/O

                                                                       C3                    M3                          MACROCELL                                                   CELL

                                                                       C4                                                                     M4

                                                                                             M4                          MACROCELL                                                             I/O2

                                                                                                                                              M5                         O2          I/O

                                                                       C5                                                MACROCELL                                                   CELL

                                                                                             M5

                                                                                                                                              M6

                                                                       C6                    M6                          MACROCELL                                                             I/O3

CENTRAL SWITCH MATRIX                                                                                                                         M7   OUTPUT SWITCH MATRIX  O3          I/O

                                                                            LOGIC ALLOCATOR                              MACROCELL                                                   CELL

                                                                       C7                    M7

                                                                       C8                                                                     M8

                                                                                             M8                          MACROCELL                                                             I/O4

                                                                                                                                                                                     I/O

                                                                                                                                              M9                         O4          CELL

                                                                       C9                    M9                          MACROCELL

                                                                       C10                                                                    M10

                                                                                             M10                         MACROCELL                                                             I/O5

                                                                                                                                                                                     I/O

                                                                                                                                              M11                        O5          CELL

                                                                       C11                   M11                         MACROCELL

                                                                       C12                                                                    M12

                                                                                             M12                         MACROCELL                                                             I/O6

                                                                                                                                                                                     I/O

                                                                                                                                              M13                        O6          CELL

                                                                       C13                   M13                         MACROCELL

                                                                       C14                                                                    M14

                                                                                             M14                         MACROCELL                                                             I/O7

                                                                                                                                                                                     I/O

                                                                       C15                                                                    M15                        O7          CELL

                                                                                             M15                         MACROCELL

                       89

                       B

                                                                                                                     16

                             24  INPUT SWITCH                                                                                                      16

                                 MATRIX

                                         Figure  16.  PAL  Block  for  ispMACH 4A with 2:1 Macrocell - I/O Cell Ratio

                                                                       ispMACH 4A Family                                                                                                             23
                                                                                          CLK0  CLK1  CLK2  CLK3         M4A3-64/64       M4A3-256/160

                                                                                                                                          M4A3-256/192

                                                                                                                  A          16                                     18

                           A                                                                   CLOCK              B          17                                     18

                                                                                          GENERATOR

                                                                                                4

                              0

                                                                                                                                     M0                                 I/O           I/O0

                                                                                          M0                      MACROCELL                                     O0      CELL

                                                                    C0

                                                                                                                                     M1                                 I/O           I/O1

                                                                                          M1                      MACROCELL                                     O1      CELL

                                                                    C1

                                                                                                                                     M2                                 I/O           I/O2

                                                                    C2                    M2                      MACROCELL                                     O2      CELL

                                                                                                                                     M3                                 I/O           I/O3

                                                                    C3                    M3                      MACROCELL                                     O3      CELL

                                                                                                                                     M4                                 I/O           I/O4

                                                                    C4                    M4                      MACROCELL                                     O4      CELL

                                                                                                                                     M5                                 I/O           I/O5

                                                                    C5                    M5                      MACROCELL                                     O5      CELL

                                                                                                                                     M6                                 I/O           I/O6

    CENTRAL SWITCH MATRIX                                           C6                    M6                      MACROCELL               OUTPUT SWITCH MATRIX  O6      CELL

                                                                         LOGIC ALLOCATOR                                             M7                                 I/O           I/O7

                                                                    C7                    M7                      MACROCELL                                     O7

                                                                                                                                                                        CELL

                                                                                                                                     M8                                 I/O           I/O8

                                                                    C8                    M8                      MACROCELL                                     O8      CELL

                                                                                                                                     M9                                 I/O           I/O9

                                                                    C9                    M9                      MACROCELL                                     O9

                                                                                                                                                                        CELL

                                                                                                                                     M10                                I/O           I/O10

                                                                    C10                   M10                     MACROCELL               O10                           CELL

                                                                                                                                     M11                                I/O           I/O11

                                                                    C11                   M11                     MACROCELL               O11                           CELL

                                                                                                                                     M12                                I/O           I/O12

                                                                    C12                   M12                     MACROCELL               O12                           CELL

                                                                                                                                     M13                                I/O           I/O13

                                                                    C13                   M13                     MACROCELL               O13

                                                                                                                                                                        CELL

                                                                                                                                     M14                                I/O           I/O14

                                                                    C14                   M14                     MACROCELL               O14                           CELL

                                                                                                                                     M15                                              I/O15

                                                                    C15                   M15                     MACROCELL               O15                           I/O

                                                                                                                                                                        CELL

                           97

                           B

                                                                                                            16

                              32  INPUT

                                  SWITCH                                                                             16

                                  MATRIX                                                                                                                                                     17466H-41

                           Figure 17. PAL  Block  for  ispMACH  4A  Devices with 1:1 Macrocell-I/O Cell Ratio                                                           (except  M4A  (3,5)-32/32)

24                                                                  ispMACH 4A Family
                                                         CLK0/I0                  CLK0/I1

                       16                                                      CLOCK

                                                                          GENERATOR

                                                                               2

                       0

                                                                                                      M0                              I/O   I/O0

                                                                          M0               MACROCELL                             O0   CELL

                                                    C0

                                                                                                      M1                              I/O   I/O1

                                                                          M1               MACROCELL                             O1   CELL

                                                    C1

                                                                                                      M2                              I/O   I/O2

                                                    C2                    M2               MACROCELL                             O2   CELL

                                                                                                      M3   OUTPUT SWITCH MATRIX       I/O   I/O3

                                                    C3                    M3               MACROCELL                             O3   CELL

                                                                                                      M4                              I/O   I/O4

                                                    C4                    M4               MACROCELL                             O4   CELL

                                                                                                      M5                              I/O   I/O5

                                                    C5                    M5               MACROCELL                             O5   CELL

                                                                                                      M6                              I/O   I/O6

CENTRAL SWITCH MATRIX                               C6                    M6               MACROCELL                             O6   CELL

                                                         LOGIC ALLOCATOR                              M7                              I/O   I/O7

                                                    C7                    M7               MACROCELL                             O7

                                                                                                                                      CELL

                                                                                                      M8                              I/O   I/O8

                                                    C8                    M8               MACROCELL                             O8   CELL

                                                                                                      M9                              I/O   I/O9

                                                    C9                    M9               MACROCELL                             O9

                                                                                                                                      CELL

                                                                                                      M10                             I/O   I/O10

                                                    C10                   M10              MACROCELL                             O10  CELL

                                                                                                      M11  OUTPUT SWITCH MATRIX       I/O   I/O11

                                                    C11                   M11              MACROCELL                             O11  CELL

                                                                                                      M12                             I/O   I/O12

                                                    C12                   M12              MACROCELL                             O12  CELL

                                                                                                      M13                             I/O   I/O13

                                                    C13                   M13              MACROCELL                             O13

                                                                                                                                      CELL

                                                                                                      M14                             I/O   I/O14

                                                    C14                   M14              MACROCELL       O14                        CELL

                                                                                                      M15                                   I/O15

                                                    C15                   M15              MACROCELL       O15                        I/O

                                                                                                                                      CELL

                       97

                       17

                                                                                      16

                           32  INPUT

                               SWITCH                                                      16

                               MATRIX

                                       Figure  18.  PAL  Block for M4A (3,5)-32/32                                                          17466H-042

                                               ispMACH 4A Family                                                                                   25
BLOCK  DIAGRAM –               M4A(3,5)-32/32

                                                                           Block A

                                                     I/O8–I/O15                                            I/O0–I/O7

                                                     8                                                     8

                                                        I/O Cells                                          I/O Cells

                                                     8                         Clock Generator             8

                                                     Output Switch  8                                      Output Switch

                                             8          Matrix                                      8         Matrix      8

                                                                        4                           4

                                             8       8                                                     8

                                                                                                                          8

                                                     Macrocells                                            Macrocells

                                                     8              OE     2                           OE  8

                               Input Switch  Matrix                        66 X 98                                        Input Switch  Matrix

                                                                           AND Logic Array

                                                                        and Logic Allocator

       CLK0/I0, CLK1/I1                      16                                                                           16

                                                                                                33

                         2                                              Central Switch Matrix

                            2

                                             16                            33                                             16

                               Input Switch                                66 X 98                                        Input Switch

                                             Matrix                        AND Logic Array                                              Matrix

                                                                        and Logic Allocator

                                                     8              OE         2                    OE     8

                                                     Macrocells                                            Macrocells

                                             8                                                                            8

                                                     8                  4      Clock Generator      4      8

                                             8                      8                               8                     8

                                                     Output Switch                                         Output Switch

                                                        Matrix                                                Matrix

                                                     8                                                     8

                                                        I/O Cells                                          I/O Cells

                                                     8                                                     8

                                                     I/O16–I/O23                                           I/O24–I/O31

                                                                           Block B

                                                                                                                                                17466H-019

26                                                      ispMACH 4A Family
BLOCK  DIAGRAM –                          M4A(3,5)-64/32

                                                 Block A                                                      Block D

                                                 I/O0–I/O7                                                    I/O24–I/O31

                                                 8                                                            8

                                                 I/O Cells                                                    I/O Cells

                               Generator  4      8                                          Generator  4      8

                                                 Output Switch                                                Output Switch

                                             8   Matrix               16                                  8   Matrix               16

                               Clock      4      16                                         Clock      4      16

                                                                      16                                                           16

                                                 Macrocells                                                   Macrocells

                                             OE  16                                                       OE  16

                               2                 66 X 90              Input Switch  Matrix  2                 66 X 90              Input Switch  Matrix

                                                 AND Logic Array                                              AND Logic Array

                                                 and Logic Allocator                                          and Logic Allocator

       CLK0/I0, CLK1/I1                          33                   24                                      33                   24

                         2                                            Central               Switch Matrix

                            2

                                                 33                   24                                      33                   24

                                                 66 X 90              Input Switch  Matrix                    66 X 90              Input Switch  Matrix

                               2                 AND Logic Array                            2                 AND Logic Array

                                                 and Logic Allocator                                          and Logic Allocator

                                          OE     16                                                    OE     16

                                                 Macrocells                                                   Macrocells

                                          4                           16                               4                           16

                               Generator         16                                         Generator         16

                                             8   Output Switch        16                                  8   Output Switch        16

                                                 Matrix                                                       Matrix

                               Clock      4      8                                          Clock      4      8

                                                 I/O Cells                                                    I/O Cells

                                                 8                                                            8

                                                 I/O8–I/O15                                                   I/O16–I/O23

                                                 Block B                                                      Block C

                                                                                                                                                         17466H-020

                                                            ispMACH 4A Family                                                                                        27
BLOCK                 DIAGRAM                            – M4A3-64/64

                                                                Block A                                         Block D

                                                                16                                              16

                                                                I/O Cells                                       I/O Cells

                                              Generator         16                            Generator         16

                                                                Output Switch                                   Output Switch

                                                         16     Matrix               16                  16     Matrix               16

                                              Clock      4      16                            Clock      4      16

                                                                                     16                                              16

                                                                Macrocells                                      Macrocells

                                                            OE  16                                          OE  16

                                              4                 66 X 90                       4                 66 X 90

                                                                AND Logic Array                                 AND Logic Array

                                                                and Logic Allocator                             and Logic Allocator

    CLK0/I0, CLK1/I1  CLK2/I3, CLK3/I4                          33                                              33

                                        4                                            Central  Switch Matrix                              2

                                           4

                                                                33                                              33

                                                                66 X 90                                         66 X 90

                                              4                 AND Logic Array               4                 AND Logic Array

                                                                and Logic Allocator                             and Logic Allocator

                                                         OE     16                                       OE     16

                                                                Macrocells                                      Macrocells

                                                         4                           16                  4                           16

                                              Generator         16                            Generator         16

                                                         16     Output Switch        16                  16     Output Switch        16

                                                                Matrix                                          Matrix

                                              Clock             16                            Clock             16

                                                                I/O Cells                                       I/O Cells

                                                                16                                              16

                                                                Block B                                         Block C

                                                                                                                                            17466H-020A

28                                                                               ispMACH 4A Family
                                                                                      Block C                                                            Block B                                                            Block A                                                       BLOCK

                                                                                      I/O16–I/O23                                                        I/O8–I/O15                                                         I/O0–I/O7

                                                                                      8                                                                  8                                                                  8                                                             DIAGRAM – M4A(3,5)-96/48

                                                                                      I/O Cells                                                          I/O Cells                                                          I/O Cells

                                                              Clock Generator  4      8                                          Clock Generator  4      8                                          Clock Generator  4      8

                                                                                      Output Switch                                                      Output Switch                                                      Output Switch

                                                                                  8   Matrix               16                                        8   Matrix               16                                        8   Matrix               16

                                                                               4      16                                                          4      16                                                          4      16

                                                                                                           16                                                                 16                                                                 16

                                                                                      Macrocells                                                         Macrocells                                                         Macrocells

                                                                                  OE  16                                                             OE  16                                                             OE  16

                                                              4                       66 X 90              Matrix  Input Switch  4                       66 X 90              Matrix  Input Switch  4                       66 X 90              Matrix  Input Switch

                                                                                      AND Logic Array                                                    AND Logic Array                                                    AND Logic Array

ispMACH 4A Family                                                                     and Logic Allocator                                                and Logic Allocator                                                and Logic Allocator

                   CLK2/I4, CLK3/I5  CLK0/I0, CLK1/I1,                                33                   24                                            33                   24                                            33                   24

                                                        4                                                                                                Central Switch Matrix                                                                                            I2, I3, I6, I7

                                                           4                                                                                                                                                                                                           4

                                                                                      33                   24                                            33                   24                                            33                   24

                                                                                      66 X 90              Matrix  Input Switch                          66 X 90              Matrix  Input Switch                          66 X 90              Matrix  Input Switch

                                                              4                       AND Logic Array                            4                       AND Logic Array                            4                       AND Logic Array

                                                                                      and Logic Allocator                                                and Logic Allocator                                                and Logic Allocator

                                                                               OE     16                                                          OE     16                                                          OE     16

                                                                                      Macrocells                                                         Macrocells                                                         Macrocells

                                                                               4                           16                                     4                           16                                     4                           16

                                                              Clock Generator         16                                         Clock Generator         16                                         Clock Generator         16

                                                                                  8   Output Switch        16                                        8   Output Switch        16                                        8   Output Switch        16

                                                                                      Matrix                                                             Matrix                                                             Matrix

                                                                               4      8                                                           4      8                                                           4      8

                                                                                      I/O Cells                                                          I/O Cells                                                          I/O Cells

                                                                                      8                                                                  8                                                                  8

                   17466G-021                                                         I/O24–I/O31                                                        I/O32–I/O39                                                        I/O40–I/O47

29                                                                                    Block D                                                            Block E                                                            Block F
                                                                                                  Block D                                                            Block C                                                             Block B                                                              Block A                                               BLOCK

                                                                                                  I/O24–I/031                                                        I/O16–I/O23                                                         I/O8–I/O15                                                           I/O0–I/O7

                                                                                                  8                                                                  8                                                                   8                                                                    8                                                     DIAGRAM – M4A(3,5)-128/64

                                                                                                  I/O Cells                                                          I/O Cells                                                           I/O Cells                                                            I/O Cells

                                                                          Clock Generator  4      8                                          Clock Generator  4      8                                          Clock Generator  4       8                                            Clock Generator  4      8

                                                                                                  Output Switch                                                      Output Switch                                                       Output Switch                                                        Output Switch

                                                                                              8   Matrix               16                                        8   Matrix               16                                        8    Matrix              16                                           8       Matrix           16

                                                                                           4      16                                                          4      16                                                          4       16                                                            4      16

                                                                                                                       16                                                                 16                                                                 16                                                                    16

                                                                                                  Macrocells                                                         Macrocells                                                          Macrocells                                                           Macrocells

                                                                                              OE  16                                                             OE  16                                                             OE   16                                                               OE  16

                                                                          4                       66 X 90              Matrix  Input Switch  4                       66 X 90              Matrix  Input Switch  4                        66 X 90             Matrix  Input Switch  4                          66 X 90              Matrix  Input Switch

                                                                                                  AND Logic Array                                                    AND Logic Array                                                    AND Logic Array                                                       AND Logic Array

ispMACH 4A Family                                                                                 and Logic Allocator                                                and Logic Allocator                                                and Logic Allocator                                                   and Logic Allocator

                               CLK2/I3, CLK3/I4  CLK0/I0, CLK1/I1,                                33                   24                                            33                   24                                             33                  24                                                                    24

                                                                                                                                                                                                                                                                                                              33

                                                                    4                                                                                                                     Central               Switch           Matrix                                                                                                                  2  I2, I5

                                                                       4

                                                                                                  33                   24                                            33                   24                                             33                  24                                               33                   24

                                                                                                  66 X 90              Matrix  Input Switch                          66 X 90              Matrix  Input Switch                           66 X 90             Matrix  Input Switch                             66 X 90              Matrix  Input Switch

                                                                          4                       AND Logic Array                            4                       AND Logic Array                            4                       AND Logic Array                            4                          AND Logic Array

                                                                                                  and Logic Allocator                                                and Logic Allocator                                                and Logic Allocator                                                   and Logic Allocator

                                                                                           OE     16                                                          OE     16                                                          OE      16                                                               OE  16

                                                                                                  Macrocells                                                         Macrocells                                                          Macrocells                                                           Macrocells

                                                                                           4                           16                                     4                           16                                     4                           16                       Clock Generator  4                           16

                                                                          Clock                   16                                         Clock                   16                                         Clock Generator          16                                                                   16

                                                                                              8   Output Switch        16                                        8   Output Switch        16                                        8    Output Switch       16                                           8   Output Switch        16

                                                                          Generator               Matrix                                     Generator               Matrix                                                              Matrix                                                                   Matrix

                                                                                           4      8                                                           4      8                                                           4       8                                                             4      8

                                                                                                  I/O Cells                                                          I/O Cells                                                           I/O Cells                                                            I/O Cells

                                                                                                  8                                                                  8                                                                   8                                                                    8

                   17466H-022                                                                     I/O32–I/O39                                                        I/O40–I/O47                                                         I/O48–I/O55                                                          I/O56–I/O63

                                                                                                  Block E                                                            Block F                                                             Block G                                                              Block H

30
BLOCK               DIAGRAM                                        –  M4A(3,5)-192/96

                                          Block B                                                            Block A                                                                               Block L                                                            Block K

                                          I/O88—I/O95                                                        I/O80—I/O87                                 CLK0—CLK3                                 I/O72—I/O79                                                        I/O64—I/O71

                                                                                                                                                         4   4

                                                 8                                                                  8                                                                                     8                                                               8

                                          I/O Cells                                                          I/O Cells                                                                             I/O Cells                                                          I/O Cells

                                              8                   4   Clock Generator                            8                   4  Clock Generator                    Clock Generator  4          8                                      Clock Generator  4      8

                                          Output Switch                                                      Output Switch                                                                         Output Switch                                                      Output Switch

                                          Matrix               8                                             Matrix               8                                                            8   Matrix                                                         8       Matrix

                    16                                                                 16                                                                                                                               16                                                                 16

                                          16                      4                                          16                      4                                                      4      16                                                          4      16

                                  16      Macrocells                                                 16      Macrocells                                                                            Macrocells           16                                            Macrocells           16

                                          16                   OE                                            16                   OE                                                           OE  16                                                             OE  16

                    Input Switch  Matrix  68     X 90                 4                Input Switch  Matrix  68     X 90                4                                  4                       68     X 90          Input Switch  Matrix  4                       68  X 90             Input Switch  Matrix

                                          AND Logic Array                                                    AND Logic Array                                                                       AND Logic Array                                                    AND Logic Array

                                          and Logic Allocator                                                and Logic Allocator                                                                   and Logic Allocator                                                and Logic Allocator

                                  24             34                                                  24             34                                                                             34                   24                                            34                   24

Block C I/O8—I/O15                                                                                                                                                                                                                                                                                               I/O56—I/O63 Block J

Block D I/O0—I/O7                                                                                                                                                                                                                                                                                                I/O48—I/O55 Block I

                                                                                                                    8                                                                                     8

                                                 8                                                                                                                                                                                                                        8

                                          I/O Cells                                                          I/O Cells                                                                             I/O Cells                                                          I/O Cells

                                              8                   4   Clock Generator                            8                   4  Clock Generator     Switch Matrix  Clock Generator  4          8                                      Clock Generator  4      8

                                          Output Switch                                                      Output Switch                                                                         Output Switch                                                      Output Switch

                                          Matrix               8                                             Matrix               8                                                            8   Matrix                                                         8       Matrix

                    16                                                                 16                                                                                                                               16                                                                 16

                                          16                      4                                          16                      4                                                      4      16                                                          4      16

                                  16      Macrocells                                                 16      Macrocells                                     Central                                Macrocells           16                                            Macrocells           16

                                          16                   OE                                            16                   OE                                                           OE  16                                                             OE  16

                    Input Switch  Matrix  68     X 90                 4                Input Switch  Matrix  68     X 90                4                                  4                       68     X 90          Input Switch  Matrix  4                       68  X 90             Input Switch  Matrix

                                          AND Logic Array                                                    AND Logic Array                                                                       AND Logic Array                                                    AND Logic Array

                                          and Logic Allocator                                                and Logic Allocator                                                                   and Logic Allocator                                                and Logic Allocator

                                  24             34                                                  24             34                                                                             34                   24                                            34                   24

                                  24             34                                                  24             34                                                                             34                   24                                            34                   24

                    Input Switch  Matrix  68     X 90                                  Input Switch          68     X 90                                                                           68     X 90          Input Switch  Matrix                          68  X 90             Input Switch  Matrix

                                          AND Logic Array                                            Matrix  AND Logic Array                                                                       AND Logic Array                                                    AND Logic Array

                                          and Logic Allocator         4                                      and Logic Allocator        4                                  4                       and Logic Allocator                        4                       and Logic Allocator

                                                 16            OE                                                   16            OE                                                           OE  16                                                             OE  16

                                  16      Macrocells                                                 16      Macrocells                                                                            Macrocells           16                                            Macrocells           16

                                                 16               4   Clock Generator                               16               4  Clock Generator                    Clock Generator  4      16                                         Clock Generator  4      16

                    16                    Output Switch        8                       16                    Output Switch        8                                                            8   Output Switch        16                                        8   Output Switch        16

                                          Matrix                                                             Matrix                                                                                    Matrix                                                             Matrix

                                                 8                4                                                 8                4                                                      4          8                                                       4      8

                                          I/O Cells                                                          I/O Cells                                                                             I/O Cells                                                          I/O Cells

                                              8                                                                  8                                                                                        8                                                               8

                                                                                                                                                         16

                                          I/O16—I/O23                                                        I/O24—I/O31                                 I0—I15                                    I/O32—I/O39                                                        I/O40—I/O47

                                          Block E                                                            Block F                                                                               Block G                                                            Block H

                                                                                                                                                                                                                                                                                                                 17466G-067

                                                                                                                                  ispMACH 4A                               Family                                                                                                                                                     31
BLOCK DIAGRAM –                                                           M4A(3,5)-256/128

                                               Block B                                                           Block A                                                                                       Block P                                                            Block O

                                               I/O8–I/O15                                                        I/O0–I/O7                                   CLK0–CLK3                                         I/O120–I/O127                                                      I/O112–I/O119

                                                                                                                                                             4   4

                                                      8                                                                 8                                                                                             8                                                               8

                                               I/O Cells                                                         I/O Cells                                                                                     I/O Cells                                                          I/O Cells

                                                   8                   4  Clock Generator                            8                   4  Clock Generator                            Clock Generator  4          8                                      Clock Generator  4      8

                                               Output Switch                                                     Output Switch                                                                                 Output Switch                                                      Output Switch

                                               Matrix               8                                            Matrix               8                                                                    8   Matrix                                                         8       Matrix

                         16                                                                16                                                                                                                                       16                                                                 16

                                               16                      4                                         16                      4                                                              4      16                                                          4      16

                                       16      Macrocells                                                16      Macrocells                                                                                    Macrocells           16                                            Macrocells           16

                                               16                   OE                                           16                   OE                                                                   OE  16                                                             OE  16

                         Input Switch  Matrix  68     X 90                4                Input Switch  Matrix  68     X 90                4                                          4                       68     X 90          Input Switch  Matrix  4                       68  X 90             Input Switch  Matrix

                                               AND Logic Array                                                   AND Logic Array                                                                               AND Logic Array                                                    AND Logic Array

                                               and Logic Allocator                                               and Logic Allocator                                                                           and Logic Allocator                                                and Logic Allocator

                                       24             34                                                 24             34                                                                                     34                   24                                            34                   24

                                       24             34                                                 24             34                                                                                     34                   24                                            34                   24

                         Input Switch  Matrix  68     X 90                                 Input Switch          68     X 90                                                                                   68     X 90          Input Switch  Matrix                          68  X 90             Input Switch  Matrix

                                               AND Logic Array            4                              Matrix  AND Logic Array            4                                          4                       AND Logic Array                            4                       AND Logic Array

                                               and Logic Allocator                                               and Logic Allocator                                                                           and Logic Allocator                                                and Logic Allocator

                                                      16            OE                                                  16            OE                                                                   OE  16                                                             OE  16

                                       16      Macrocells                                                16      Macrocells                                                                                    Macrocells           16                                            Macrocells           16

                                                      16               4  Clock Generator                               16               4  Clock Generator                            Clock Generator  4      16                                         Clock Generator  4      16

                         16                                         8                      16                    Output Switch        8                                                                    8   Output Switch        16                                        8   Output Switch        16

                                               Output Switch

                                               Matrix                                                            Matrix                                                                                            Matrix                                                         Matrix

                                                      8                4                                                8                4                                                              4          8                                                       4      8

                                               I/O Cells                                                         I/O Cells                                                                                     I/O Cells                                                          I/O Cells

                                                   8                                                                                                            Central Switch Matrix                                                                                                 8

                                                                                                                     8                                                                                                8

    Block C I/O16–I/O23                                                                                                                                                                                                                                                                                                      I/O104–I/O111 Block N

    Block D I/O24–I/O31                                                                                                                                                                                                                                                                                                      I/O96–I/O103 Block M

    Block E I/O32–I/O39                                                                                                                                                                                                                                                                                                      I/O88–I/O95 Block L

    Block F I/O40–I/O47                                                                                                                                                                                                                                                                                                      I/O80–I/O87 Block K

                                                                                                                        8                                                                                             8

                                                      8                                                                                                                                                                                                                               8

                                               I/O Cells                                                         I/O Cells                                                                                     I/O Cells                                                          I/O Cells

                                                   8                   4  Clock Generator                            8                   4  Clock Generator                            Clock Generator  4          8                                      Clock Generator  4      8

                                               Output Switch                                                     Output Switch                                                                                 Output Switch                                                      Output Switch

                                               Matrix               8                                            Matrix               8                                                                    8   Matrix                                                         8       Matrix

                         16                                                                16                                                                                                                                       16                                                                 16

                                               16                      4                                         16                      4                                                              4      16                                                          4      16

                                       16      Macrocells                                                16      Macrocells                                                                                    Macrocells           16                                            Macrocells           16

                                               16                   OE                                           16                   OE                                                                   OE  16                                                             OE  16

                         Input Switch  Matrix  68     X 90                4                Input Switch  Matrix  68     X 90                4                                          4                       68     X 90          Input Switch  Matrix  4                       68  X 90             Input Switch  Matrix

                                               AND Logic Array                                                   AND Logic Array                                                                               AND Logic Array                                                    AND Logic Array

                                               and Logic Allocator                                               and Logic Allocator                                                                           and Logic Allocator                                                and Logic Allocator

                                       24             34                                                 24             34                                                                                     34                   24                                            34                   24

                                       24             34                                                 24             34                                                                                     34                   24                                            34                   24

                         Input Switch  Matrix  68     X 90                                 Input Switch          68     X 90                                                                                   68     X 90          Input Switch  Matrix                          68  X 90             Input Switch  Matrix

                                               AND Logic Array                                           Matrix  AND Logic Array                                                                               AND Logic Array                                                    AND Logic Array

                                               and Logic Allocator        4                                      and Logic Allocator        4                                          4                       and Logic Allocator                        4                       and Logic Allocator

                                                      16            OE                                                  16            OE                                                                   OE  16                                                             OE  16

                                       16      Macrocells                                                16      Macrocells                                                                                    Macrocells           16                                            Macrocells           16

                                                      16               4  Clock Generator                               16               4  Clock Generator                            Clock Generator  4      16                                         Clock Generator  4      16

                         16                    Output Switch        8                      16                    Output Switch        8                                                                    8   Output Switch        16                                        8   Output Switch        16

                                               Matrix                                                            Matrix                                                                                            Matrix                                                             Matrix

                                                      8                4                                                8                4                                                              4          8                                                       4      8

                                               I/O Cells                                                         I/O Cells                                                                                     I/O Cells                                                          I/O Cells

                                                   8                                                                 8                                                                                                8                                                               8

                                                                                                                                                             14

                                               I/O48–I/O55                                                       I/O56–I/O63                                 I0–I13                                            I/O64–I/O71                                                        I/O72–I/O79                                17466G-024

                                               Block G                                                           Block H                                                                                       Block I                                                            Block J

32                                                                                                                                ispMACH 4A                                           Family
BLOCK    DIAGRAM                                        –                M4A3-256/160,                                                   M4A3-256/192

                               Block B                                                         Block A                                   CLK0–CLK3                                         Block P                                                            Block O

                                                                                                                                         4  4

                                   16                                                              16                                                                                          16                                                                 16

                               I/O Cells                                                       I/O Cells                                                                                   I/O Cells                                                          I/O Cells

                               16                   4   Clock Generator                        16                   4   Clock Generator                            Clock Generator  4      16                                         Clock Generator  4      16

                               Output Switch                                                   Output Switch                                                                               Output Switch                                                      Output Switch

                               Matrix               16                                         Matrix               16                                                              16     Matrix                                                      16     Matrix

         16                                                              16                                                                                                                                     16                                                                 16

                               16                   4                                          16                   4                                                               4      16                                                          4      16

                       16      Macrocells                                              16      Macrocells                                                                                  Macrocells           16                                            Macrocells           16

                               16                   OE                                         16                   OE                                                                 OE  16                                                             OE  16

         Input Switch  Matrix  72 X 98                  4                Input Switch  Matrix  72 X 98                  4                                          4                       72 X 98              Input Switch  Matrix  4                       72 X 98              Input Switch  Matrix

                               AND Logic Array                                                 AND Logic Array                                                                             AND Logic Array                                                    AND Logic Array

                               and Logic Allocator                                             and Logic Allocator                                                                         and Logic Allocator                                                and Logic Allocator

                       32          36                                                  32          36                                                                                      36                   32                                            36                   32

                       32          36                                                  32          36                                                                                      36                   32                                            36                   32

         Input Switch  Matrix  72 X 98                                   Input Switch          72 X 98                                                                                     72 X 98              Input Switch  Matrix                          72 X 98              Input Switch  Matrix

                               AND Logic Array          4                              Matrix  AND Logic Array          4                                          4                       AND Logic Array                            4                       AND Logic Array

                               and Logic Allocator                                             and Logic Allocator                                                                         and Logic Allocator                                                and Logic Allocator

                                   16               OE                                             16               OE                                                                 OE  16                                                             OE  16

                       16      Macrocells                                              16      Macrocells                                                                                  Macrocells           16                                            Macrocells           16

                                   16               4   Clock Generator                            16               4   Clock Generator                            Clock Generator  4      16                                         Clock Generator  4      16

         16                                         16                   16                    Output Switch        16                                                              16     Output Switch        16                                     16     Output Switch        16

                               Output Switch

                               Matrix                                                          Matrix                                                                                      Matrix                                                             Matrix

                                   16               4                                              16               4                                                               4      16                                                          4      16

                               I/O Cells                                                       I/O Cells                                                                                   I/O Cells                                                          I/O Cells

                               16                                                                                                           Central Switch Matrix                                                                                                 16

                                                                                               16                                                                                              16

Block C                                                                                                                                                                                                                                                                                                  Block N

Block D                                                                                                                                                                                                                                                                                                  Block M

Block E                                                                                                                                                                                                                                                                                                  Block L

Block F                                                                                                                                                                                                                                                                                                  Block K

                                                                                                   16                                                                                          16

                                   16                                                                                                                                                                                                                             16

                               I/O Cells                                                       I/O Cells                                                                                   I/O Cells                                                          I/O Cells

                               16                   4   Clock Generator                        16                   4   Clock Generator                            Clock Generator  4      16                                         Clock Generator  4      16

                               Output Switch                                                   Output Switch                                                                               Output Switch                                                      Output Switch

                               Matrix               16                                         Matrix               16                                                              16     Matrix                                                      16     Matrix

         16                                                              16                                                                                                                                     16                                                                 16

                               16                   4                                          16                   4                                                               4      16                                                          4      16

                       16      Macrocells                                              16      Macrocells                                                                                  Macrocells           16                                            Macrocells           16

                               16                   OE                                         16                   OE                                                                 OE  16                                                             OE  16

         Input Switch  Matrix  72 X 98                  4                Input Switch  Matrix  72 X 98                  4                                          4                       72 X 98              Input Switch  Matrix  4                       72 X 98              Input Switch  Matrix

                               AND Logic Array                                                 AND Logic Array                                                                             AND Logic Array                                                    AND Logic Array

                               and Logic Allocator                                             and Logic Allocator                                                                         and Logic Allocator                                                and Logic Allocator

                       32          36                                                  32          36                                                                                      36                   32                                            36                   32

                       32          36                                                  32          36                                                                                      36                   32                                            36                   32

         Input Switch  Matrix  72 X 98                                   Input Switch          72 X 98                                                                                     72 X 98              Input Switch  Matrix                          72 X 98              Input Switch  Matrix

                               AND Logic Array                                         Matrix  AND Logic Array                                                                             AND Logic Array                                                    AND Logic Array

                               and Logic Allocator      4                                      and Logic Allocator      4                                          4                       and Logic Allocator                        4                       and Logic Allocator

                                   16               OE                                             16               OE                                                                 OE  16                                                             OE  16

                       16      Macrocells                                              16      Macrocells                                                                                  Macrocells           16                                            Macrocells           16

                                   16               4   Clock Generator                            16               4   Clock Generator                            Clock Generator  4      16                                         Clock Generator  4      16

         16                    Output Switch        16                   16                    Output Switch        16                                                              16     Output Switch        16                                     16     Output Switch        16

                               Matrix                                                          Matrix                                                                                      Matrix                                                             Matrix

                                   16               4                                              16               4                                                               4      16                                                          4      16

                               I/O Cells                                                       I/O Cells                                                                                   I/O Cells                                                          I/O Cells

                               16                                                              16                                                                                              16                                                                 16

                               Block G                                                         Block H                                                                                     Block I                                                            Block J

                                                                                                                                                                                                                                                                                                         17466G-050

                                                                                                                ispMACH 4A Family                                                                                                                                                                                 33
BLOCK  DIAGRAM –                                            M4A3-384/160, M4A3-384/192

                                                                                                                                                     CLK0–CLK3

                                       Block B                                                           Block A                                                                                         Block HX                                                            Block GX

                                                                                                                                                        4

       Detail A                               8                                                                 8                                    4                     4                                    8                                                                8

                                       I/O Cells                                                         I/O Cells                                                                                       I/O Cells                                                           I/O Cells

                                           8                   4  Clock Generator                            8                   4  Clock Generator                              Clock Generator  4          8                                       Clock Generator  4      8

                                       Output Switch                                                     Output Switch                                                                                   Output Switch                                                       Output Switch

                                       Matrix               8                                            Matrix               8                                                                      8   Matrix                                                          8       Matrix

                 16                                                                16                                                                                                                                         16                                                                  16

                                       16                      4                                         16                      4                                                                4      16                                                           4      16

                               16      Macrocells                                                16      Macrocells                                                                                      Macrocells           16                                             Macrocells           16

                                       16                   OE                                           16                   OE                                                                     OE  16                                                              OE  16

                 Input Switch  Matrix  72     X 90                4                Input Switch  Matrix  72     X 90                4                                         4                          72     X 90          Input Switch  Matrix  4                        72  X 90             Input Switch  Matrix

                                       AND Logic Array                                                   AND Logic Array                                                                                 AND Logic Array                                                     AND Logic Array

                                       and Logic Allocator                                               and Logic Allocator                                                                             and Logic Allocator                                                 and Logic Allocator

                               24             36                                                 24             36                                                                                       36                   24                                             36                   24

                               24             36                                                 24             36                                                                                       36                   24                                             36                   24

                 Input Switch  Matrix  72     X 90                                 Input Switch          72     X 90                                                                                     72     X 90          Input Switch  Matrix                           72  X 90             Input Switch  Matrix

                                       AND Logic Array            4                              Matrix  AND Logic Array            4                                         4                          AND Logic Array                             4                       AND Logic Array

                                       and Logic Allocator                                               and Logic Allocator                                                                             and Logic Allocator                                                 and Logic Allocator

                                              16            OE                                                  16            OE                           Matrix                                    OE  16                                                              OE  16

                               16      Macrocells                                                16      Macrocells                                        Central Switch                                Macrocells           16                                             Macrocells           16

                                              16               4  Clock Generator                               16               4  Clock Generator                              Clock Generator  4      16                                          Clock Generator  4      16

                 16                                         8                      16                    Output Switch        8                                                                      8   Output Switch        16                                         8   Output Switch        16

                                       Output Switch

                                       Matrix                                                            Matrix                                                                                              Matrix                                                          Matrix

                                              8                4                                                8                4                                                                4          8                                                        4      8

                                       I/O Cells                                                         I/O Cells                                                                                       I/O Cells                                                           I/O Cells

                                           8                                                                 8                                                                                                  8                                                                8

       Block C                                                                     Block D                                                                                                                                                  Block EX                                                            Block   FX

       Block F                                                                     Block E                                                                                                                                                  Block DX                                                            Block   CX

                                                                                                                                                     Repeat Detail            A

       Block G                                                                     Block H                                                                                                                                                  Block AX                                                            Block   BX

       Block J                                                                     Block I                                                                                                                                                  Block P                                                             Block   O

                                              8                                                                 8                                                                                               8                                                                8

                                       I/O Cells                                                         I/O Cells                                                                                       I/O Cells                                                           I/O Cells

                                           8                   4  Clock Generator                            8                   4  Clock Generator                              Clock Generator  4          8                                       Clock Generator  4      8

                                       Output Switch                                                     Output Switch                                                                                   Output Switch                                                       Output Switch

                                       Matrix               8                                            Matrix               8                                                                      8   Matrix                                                          8       Matrix

                 16                                                                16                                                                                                                                         16                                                                  16

                                       16                      4                                         16                      4                                                                4      16                                                           4      16

                               16      Macrocells                                                16      Macrocells                                                                                      Macrocells           16                                             Macrocells           16

                                       16                   OE                                           16                   OE                                                                     OE  16                                                              OE  16

                 Input Switch  Matrix  72     X 90                4                Input Switch  Matrix  72     X 90                4                                         4                          72     X 90          Input Switch  Matrix  4                        72  X 90             Input Switch  Matrix

                                       AND Logic Array                                                   AND Logic Array                                                                                 AND Logic Array                                                     AND Logic Array

                                       and Logic Allocator                                               and Logic Allocator                                                                             and Logic Allocator                                                 and Logic Allocator

                               24             36                                                 24             36                                                                                       36                   24                                             36                   24

                               24             36                                                 24             36                                                                                       36                   24                                             36                   24

                 Input Switch  Matrix  72     X 90                                 Input Switch          72     X 90                                                                                     72     X 90          Input Switch  Matrix                           72  X 90             Input Switch  Matrix

                                       AND Logic Array            4                              Matrix  AND Logic Array            4                                         4                          AND Logic Array                             4                       AND Logic Array

                                       and Logic Allocator                                               and Logic Allocator                                                                             and Logic Allocator                                                 and Logic Allocator

                                              16            OE                                                  16            OE                                                                     OE  16                                                              OE  16

                               16      Macrocells                                                16      Macrocells                                                                                      Macrocells           16                                             Macrocells           16

                                              16               4  Clock Generator                               16               4  Clock Generator                              Clock Generator  4      16                                          Clock Generator  4      16

                 16                                         8                      16                    Output Switch        8                                                                      8   Output Switch        16                                         8   Output Switch        16

                                       Output Switch

                                       Matrix                                                            Matrix                                                                                              Matrix                                                          Matrix

                                              8                4                                                8                4                                                                4          8                                                        4      8

                                       I/O Cells                                                         I/O Cells                                                                                       I/O Cells                                                           I/O Cells

                                           8                                                                 8                                                                                                  8                                                                8

                                       Block K                                                           Block L                                                                                         Block M                                                             Block N

                                                                                                                                                                                                                                                                                                                            17466G-067

34                                                                                                                      ispMACH 4A Family
BLOCK  DIAGRAM - M4A3-512/160,                                                                                                      M4A3-512/192,                                                                             M4A3-512/256

                                                                                                                                                     CLK0–CLK3

                                       Block B                                                           Block A                                                                                         Block PX                                                             Block OX

                                                                                                                                                        4

                                              8                                                                 8                                    4                     4                                    8                                                                 8

       Detail A

                                       I/O Cells                                                         I/O Cells                                                                                       I/O Cells                                                            I/O Cells

                                           8                   4  Clock Generator                            8                   4  Clock Generator                              Clock Generator  4          8                                        Clock Generator  4      8

                                       Output Switch                                                     Output Switch                                                                                   Output Switch                                                        Output Switch

                                       Matrix               8                                            Matrix               8                                                                      8   Matrix                                                           8       Matrix

                 16                                                                16                                                                                                                                         16                                                                   16

                                       16                      4                                         16                      4                                                                4      16                                                            4      16

                               16      Macrocells                                                16      Macrocells                                                                                      Macrocells           16                                              Macrocells           16

                                       16                   OE                                           16                   OE                                                                     OE  16                                                               OE  16

                 Input Switch  Matrix  72     X 90                4                Input Switch  Matrix  72     X 90                4                                         4                          72     X 90          Input Switch  Matrix  4                         72  X 90             Input Switch  Matrix

                                       AND Logic Array                                                   AND Logic Array                                                                                 AND Logic Array                                                      AND Logic Array

                                       and Logic Allocator                                               and Logic Allocator                                                                             and Logic Allocator                                                  and Logic Allocator

                               24             36                                                 24             36                                                                                       36                   24                                              36                   24

                               24             36                                                 24             36                                                                                       36                   24                                              36                   24

                 Input Switch  Matrix  72     X 90                                 Input Switch          72     X 90                                                                                     72     X 90          Input Switch  Matrix                            72  X 90             Input Switch  Matrix

                                       AND Logic Array            4                              Matrix  AND Logic Array            4                                         4                          AND Logic Array                            4                         AND Logic Array

                                       and Logic Allocator                                               and Logic Allocator                                                                             and Logic Allocator                                                  and Logic Allocator

                                              16            OE                                                  16            OE                           Matrix                                    OE  16                                                               OE  16

                               16      Macrocells                                                16      Macrocells                                        Central Switch                                Macrocells           16                                              Macrocells           16

                                              16               4  Clock Generator                               16               4  Clock Generator                              Clock Generator  4      16                                           Clock Generator  4      16

                 16                                         8                      16                    Output Switch        8                                                                      8   Output Switch        16                                          8   Output Switch        16

                                       Output Switch

                                       Matrix                                                            Matrix                                                                                              Matrix                                                           Matrix

                                              8                4                                                8                4                                                                4          8                                                         4      8

                                       I/O Cells                                                         I/O Cells                                                                                       I/O Cells                                                            I/O Cells

                                           8                                                                 8                                                                                                  8                                                                 8

       Block C                                                                     Block D                                                                                                                                                  Block MX                                                             Block   NX

       Block F                                                                     Block E                                                                                                                                                  Block LX                                                             Block   KX

                                                                                                                                                     Repeat Detail            A

       Block G                                                                     Block H                                                                                                                                                  Block IX                                                             Block   JX

       Block J                                                                     Block I                                                                                                                                                  Block HX                                                             Block   GX

                                                                                                                                                     Repeat Detail            A

       Block K                                                                     Block L                                                                                                                                                  Block EX                                                             Block   FX

       Block N                                                                     Block M                                                                                                                                                  Block DX                                                             Block   CX

                                              8                                                                 8                                                                                               8                                                                 8

                                       I/O Cells                                                         I/O Cells                                                                                       I/O Cells                                                            I/O Cells

                                           8                   4  Clock Generator                            8                   4  Clock Generator                              Clock Generator  4          8                                        Clock Generator  4      8

                                       Output Switch                                                     Output Switch                                                                                   Output Switch                                                        Output Switch

                                       Matrix               8                                            Matrix               8                                                                      8   Matrix                                                           8       Matrix

                 16                                                                16                                                                                                                                         16                                                                   16

                                       16                      4                                         16                      4                                                                4      16                                                            4      16

                               16      Macrocells                                                16      Macrocells                                                                                      Macrocells           16                                              Macrocells           16

                                       16                   OE                                           16                   OE                                                                     OE  16                                                               OE  16

                 Input Switch  Matrix  72     X 90                4                Input Switch  Matrix  72     X 90                4                                         4                          72     X 90          Input Switch  Matrix  4                         72  X 90             Input Switch  Matrix

                                       AND Logic Array                                                   AND Logic Array                                                                                 AND Logic Array                                                      AND Logic Array

                                       and Logic Allocator                                               and Logic Allocator                                                                             and Logic Allocator                                                  and Logic Allocator

                               24             36                                                 24             36                                                                                       36                   24                                              36                   24

                               24             36                                                 24             36                                                                                       36                   24                                              36                   24

                 Input Switch  Matrix  72     X 90                                 Input Switch          72     X 90                                                                                     72     X 90          Input Switch  Matrix                            72  X 90             Input Switch  Matrix

                                       AND Logic Array            4                              Matrix  AND Logic Array            4                                         4                          AND Logic Array                            4                         AND Logic Array

                                       and Logic Allocator                                               and Logic Allocator                                                                             and Logic Allocator                                                  and Logic Allocator

                                              16            OE                                                  16            OE                                                                     OE  16                                                               OE  16

                               16      Macrocells                                                16      Macrocells                                                                                      Macrocells           16                                              Macrocells           16

                                              16               4  Clock Generator                               16               4  Clock Generator                              Clock Generator  4      16                                           Clock Generator  4      16

                 16                                         8                      16                    Output Switch        8                                                                      8   Output Switch        16                                          8   Output Switch        16

                                       Output Switch

                                       Matrix                                                            Matrix                                                                                              Matrix                                                           Matrix

                                              8                4                                                8                4                                                                4          8                                                         4      8

                                       I/O Cells                                                         I/O Cells                                                                                       I/O Cells                                                            I/O Cells

                                           8                                                                 8                                                                                                  8                                                                 8

                                       Block O                                                           Block P                                                                                         Block AX                                                             Block BX                                       17466G-068

                                                                                                                      ispMACH 4A Family                                                                                                                                                                                      35
ABSOLUTE MAXIMUM RATINGS                                                             OPERATING RANGES

M4A5                                                                                 Commercial (C) Devices

Storage Temperature. . . . . . . . . . . . . . . . . . . -65°C to +150°C             Ambient Temperature (TA)

Ambient Temperature                                                                  Operating in Free Air . . . . . . . . . . . . . . . . . . . . . 0°C to +70°C

with Power Applied. . . . . . . . . . . . . . . . . . . . . -55°C to +100°C          Supply Voltage (VCC)

Device Junction Temperature. . . . . . . . . . . . . . . . . . . . +130°C            with Respect to Ground. . . . . . . . . . . . . . +4.75 V to +5.25 V

Supply Voltage                                                                       Industrial (I) Devices

with Respect to Ground . . . . . . . . . . . . . . . . .-0.5 V to +7.0 V             Ambient Temperature (TA)

DC Input Voltage . . . . . . . . . . . . . . . . . -0.5 V to VCC + 0.5 V             Operating in Free Air . . . . . . . . . . . . . . . . . . . .-40°C to +85°C

Static Discharge Voltage . . . . . . . . . . . . . . . . . . . . . . . . 2000 V      Supply Voltage (VCC)

Latchup Current (TA = -40°C to +85°C) . . . . . . . . . . 200 mA                     with Respect to Ground. . . . . . . . . . . . . . . +4.50 V to +5.5 V

Stresses above those listed under Absolute Maximum Ratings may cause per-            Operating ranges define those limits between which the functionality of the device is

manent device failure. Functionality at or above these limits is not implied. Expo-  guaranteed.

sure to Absolute Maximum Ratings for extended periods may affect device

reliability.

5-V DC CHARACTERISTICS OVER OPERATING RANGES

    Parameter

     Symbol     Parameter Description                                                Test Conditions                          Min  Typ  Max   Unit

                                                            IOH = –3.2 mA, VCC = Min, VIN = VIH or VIL                        2.4             V

VOH             Output HIGH Voltage

                                                            IOH = -100 µA, VCC = Max, VIN = VIH or VIL                             3.3  3.6   V

VOL             Output LOW Voltage                          IOL = 24 mA, VCC = Min, VIN = VIH or VIL (Note 1)                           0.5   V

VIH             Input HIGH Voltage                          Guaranteed Input Logical HIGH Voltage for all Inputs              2.0             V

                                                            (Note 2)

VIL             Input LOW Voltage                           Guaranteed Input Logical LOW Voltage for all Inputs                         0.8   V

                                                            (Note 2)

IIH             Input HIGH Leakage Current                  VIN = 5.25 V, VCC = Max (Note 3)                                            10    μA

IIL             Input LOW Leakage Current                   VIN = 0 V, VCC = Max (Note 3)                                               –10   μA

IOZH            Off-State Output Leakage Current HIGH       VOUT = 5.25 V, VCC = Max, VIN = VIH or VIL (Note 3)                         10    μA

IOZL            Off-State Output Leakage Current LOW        VOUT = 0 V, VCC = Max , VIN = VIH or VIL (Note 3)                           –10   μA

ISC             Output Short-Circuit Current                VOUT = 0.5 V, VCC = Max (Note 4)                                  –30       –160  mA

Notes:

1.   Total IOL  for one PAL block should not exceed 64 mA.

2.   These are absolute values with respect to device ground, and all overshoots due to system or tester noise are included.

3.   I/O pin leakage is the worst case of IIL and IOZL (or IIH and IOZH).

4.   Not more than one output should be shorted at a time and duration of the short-circuit should not exceed one second.

     VOUT = 0.5 V has been chosen to avoid test problems caused by tester ground degradation.

36                                                          ispMACH 4A Family
ABSOLUTE MAXIMUM RATINGS                                                             OPERATING RANGES

M4A3                                                                                 Commercial (C) Devices

Storage Temperature. . . . . . . . . . . . . . . . . . . -65°C to +150°C             Ambient Temperature (TA)

Ambient Temperature                                                                  Operating in Free Air . . . . . . . . . . . . . . . . . . . . . 0°C to +70°C

with Power Applied. . . . . . . . . . . . . . . . . . . . . -55°C to +100°C          Supply Voltage (VCC)

Device Junction Temperature. . . . . . . . . . . . . . . . . . . . +130°C            with Respect to Ground. . . . . . . . . . . . . . . . +3.0 V to +3.6 V

Supply Voltage                                                                       Industrial (I) Devices

with Respect to Ground . . . . . . . . . . . . . . . . .-0.5 V to +4.5 V             Ambient Temperature (TA)

DC Input Voltage . . . . . . . . . . . . . . . . . . . . . . . -0.5 V to 6.0 V       Operating in Free Air . . . . . . . . . . . . . . . . . . . .-40°C to +85°C

Static Discharge Voltage . . . . . . . . . . . . . . . . . . . . . . . . 2000 V      Supply Voltage (VCC)

Latchup Current (TA = -40°C to +85°C) . . . . . . . . . . 200 mA                     with Respect to Ground. . . . . . . . . . . . . . . . +3.0 V to +3.6 V

Stresses above those listed under Absolute Maximum Ratings may cause per-            Operating ranges define those limits between which the functionality of the device is

manent device failure. Functionality at or above these limits is not implied. Expo-  guaranteed.

sure to Absolute Maximum Ratings for extended periods may affect device

reliability.

3.3-V DC CHARACTERISTICS OVER OPERATING RANGES

    Parameter

     Symbol          Parameter Description                                           Test Conditions                       Min        Typ  Max   Unit

                                                           VCC = Min                  IOH = –100 μA                        VCC – 0.2             V

VOH             Output HIGH Voltage                        VIN = VIH or VIL

                                                                                      IOH = –3.2 mA                        2.4                   V

                                                           VCC = Min                  IOL = 100 μA                                         0.2   V

VOL             Output LOW Voltage                         VIN = VIH or VIL

                                                           (Note 1)                   IOL = 24 mA                                          0.5   V

VIH             Input HIGH Voltage                         Guaranteed Input Logical HIGH Voltage for all                   2.0             5.5   V

                                                           Inputs

VIL             Input LOW Voltage                          Guaranteed Input Logical LOW Voltage for all                    –0.3            0.8   V

                                                           Inputs

IIH             Input HIGH Leakage Current                 VIN = 3.6 V, VCC = Max (Note 2)                                                 5     μA

IIL             Input LOW Leakage Current                  VIN = 0 V, VCC = Max (Note 2)                                                   –5    μA

IOZH            Off-State Output Leakage Current HIGH      VOUT = 3.6 V, VCC = Max                                                         5     μA

                                                           VIN = VIH or VIL (Note 2)

IOZL            Off-State Output Leakage Current LOW       VOUT = 0 V, VCC = Max                                                           –5    μA

                                                           VIN = VIH or VIL (Note 2)

ISC             Output Short-Circuit Current               VOUT = 0.5 V, VCC = Max (Note 3)                                –15             –160  mA

Notes:

1.   Total IOL for one PAL block should not exceed 64 mA.

2.   I/O pin leakage is the worst case of IIL and IOZL (or IIH and IOZH).

3.   Not more than one output should be shorted at a time and duration of the short-circuit should not exceed one second.

Notes:

1.   See “MACH Switching Test Circuit” document on the Literature Download page of the Lattice web site.

2.   This parameter does not apply to flip-flops in the emulated mode since the feedback path is required for emulation.

                                                           ispMACH 4A Family                                                                                       37
ispMACH 4A TIMING PARAMETERS OVER OPERATING RANGES1

                                                        -5       -55            -6       -65            -7        -10        -12        -14

                                                   Min  Max      Min  Max  Min  Max      Min  Max  Min  Max       Min  Max   Min  Max   Min   Max   Unit

Combinatorial Delay:

tPDi    Internal combinatorial propagation                  3.5       4.0           4.3       4.5           5.0        7.0        9.0         11.0  ns

        delay

tPD     Combinatorial propagation delay                     5.0       5.5           6.0       6.5           7.5        10.0       12.0        14.0  ns

Registered Delays:

tSS     Synchronous clock setup time, D-type       3.0           3.5       3.5           3.5       5.0            5.5        7.0        10.0        ns

        register

tSST    Synchronous clock setup time, T-type       4.0           4.0       4.0           4.0       6.0            6.5        8.0        11.0        ns

        register

tSA     Asynchronous clock setup time, D-type      2.5           2.5       2.5           3.0       3.5            4.0        5.0        8.0         ns

        register

tSAT    Asynchronous clock setup time, T-type      3.0           3.0       3.0           3.5       4.5            5.0        6.0        9.0         ns

        register

tHS     Synchronous clock hold time                0.0           0.0       0.0           0.0       0.0            0.0        0.0        0.0         ns

tHA     Asynchronous clock hold time               2.5           2.5       2.5           3.0       3.5            4.0        5.0        8.0         ns

tCOSi   Synchronous clock to internal output                2.5       2.5           2.8       3.0           3.0        3.0        3.5         3.5   ns

tCOS    Synchronous clock to output                         4.0       4.0           4.5       5.0           5.5        6.0        6.5         6.5   ns

tCOAi   Asynchronous clock to internal output               5.0       5.0           5.0       5.0           6.0        8.0        10.0        12.0  ns

tCOA    Asynchronous clock to output                        6.5       6.5           6.8       7.0           8.5        11.0       13.0        15.0  ns

Latched Delays:

tSSL    Synchronous latch setup time               4.0           4.0       4.0           4.5       6.0            7.0        8.0        10.0        ns

tSAL    Asynchronous latch setup time              3.0           3.0       3.5           3.5       4.0            4.0        5.0        8.0         ns

tHSL    Synchronous latch hold time                0.0           0.0       0.0           0.0       0.0            0.0        0.0        0.0         ns

tHAL    Asynchronous latch hold time               3.0           3.0       3.5           3.5       4.0            4.0        5.0        8.0         ns

tPDLi   Transparent latch to internal output                5.5       5.5           5.8       6.0           7.5        9.0        11.0        12.0  ns

tPDL    Propagation delay through transparent               7.0       7.0           7.5       8.0       10.0           12.0       14.0        15.0  ns

        latch to output

tGOSi   Synchronous gate to internal output                 3.0       3.0           3.0       3.0           3.5        4.5        7.0         8.0   ns

tGOS    Synchronous gate to output                          4.5       4.5           4.8       5.0           6.0        7.5        10.0        11.0  ns

tGOAi   Asynchronous gate to internal output                6.0       6.0           6.0       6.0           8.5        10.0       13.0        15.0  ns

tGOA    Asynchronous gate to output                         7.5       7.5           7.8       8.0           11.0       13.0       16.0        18.0  ns

Input Register Delays:

tSIRS   Input register setup time                  1.5           1.5       2.0           2.0       2.0            2.0        2.0        2.0         ns

tHIRS   Input register hold time                   2.5           2.5       3.0           3.0       3.0            3.0        3.0        4.0         ns

tICOSi  Input register clock to internal feedback           3.0       3.0           3.0       3.0           3.5        4.5        6.0         6.0   ns

Input Latch Delays:

tSIL    Input latch setup time                     1.5           1.5       1.5           2.0       2.0            2.0        2.0        2.0         ns

tHIL    Input latch hold time                      2.5           2.5       2.5           3.0       3.0            3.0        3.0        4.0         ns

tIGOSi  Input latch gate to internal feedback               3.5       3.5           3.8       4.0           4.0        4.0        4.0         5.0   ns

tPDILi  Transparent input latch to internal                 1.5       1.5           1.5       1.5           2.0        2.0        2.0         2.0   ns

        feedback

38                                                               ispMACH 4A Family
ispMACH 4A TIMING PARAMETERS OVER OPERATING RANGES1

                                                      -5       -55            -6       -65              -7       -10         -12         -14

                                                 Min  Max      Min  Max  Min  Max      Min  Max   Min   Max      Min   Max   Min   Max   Min   Max   Unit

Input Register Delays with ZHT Option:

tSIRZ  Input register setup time - ZHT           6.0           6.0       6.0           6.0        6.0            6.0         6.0         6.0         ns

tHIRZ  Input register hold time - ZHT            0.0           0.0       0.0           0.0        0.0            0.0         0.0         0.0         ns

Input Latch Delays with ZHT Option:

tSILZ  Input latch setup time - ZHT              6.0           6.0       6.0           6.0        6.0            6.0         6.0         6.0         ns

tHILZ  Input latch hold time - ZHT               0.0           0.0       0.0           0.0        0.0            0.0         0.0         0.0         ns

tPDIL  Transparent input latch to internal                6.0       6.0           6.0       6.0             6.0        6.0         6.0         6.0   ns

Zi     feedback - ZHT

Output Delays:

tBUF   Output buffer delay                                1.5       1.5           1.8       2.0             2.5        3.0         3.0         3.0   ns

tSLW   Slow slew rate delay adder                         2.5       2.5           2.5       2.5             2.5        2.5         2.5         2.5   ns

tEA    Output enable time                                 7.5       7.5           8.5       8.5             9.5        10.0        12.0        15.0  ns

tER    Output disable time                                7.5       7.5           8.5       8.5             9.5        10.0        12.0        15.0  ns

Power Delay:

tPL    Power-down mode delay adder                        2.5       2.5           2.5       2.5             2.5        2.5         2.5         2.5   ns

Reset and Preset Delays:

tSRi   Asynchronous reset or preset to internal           7.5       7.7           8.0       8.0             9.5        11.0        13.0        16.0  ns

       register output

tSR    Asynchronous reset or preset to register           9.0       9.2       10.0          10.0        12.0           14.0        16.0        19.0  ns

       output

tSRR   Asynchronous reset and preset register    7.0           7.0       7.5           7.5        8.0            8.0         10.0        15.0        ns

       recovery time

tSRW   Asynchronous reset or preset width        7.0           7.0       8.0           8.0        10.0           10.0        12.0        15.0        ns

Clock/LE Width:

tWLS   Global clock width low                    2.0           2.0       2.5           2.5        3.0            4.0         5.0         6.0         ns

tWHS   Global clock width high                   2.0           2.0       2.5           2.5        3.0            4.0         5.0         6.0         ns

tWLA   Product term clock width low              3.0           3.0       3.5           3.5        4.0            5.0         8.0         9.0         ns

tWHA   Product term clock width high             3.0           3.0       3.5           3.5        4.0            5.0         8.0         9.0         ns

       Global gate width low (for low

tGWS   transparent) or high (for high            4.0           4.0       4.5           4.5        5.0            5.0         6.0         6.0         ns

       transparent)

       Product term gate width low (for low

tGWA   transparent) or high (for high            4.0           4.0       4.5           4.5        5.0            5.0         6.0         9.0         ns

       transparent)

tWIRL  Input register clock width low            3.0           3.0       3.5           3.5        4.0            5.0         6.0         6.0         ns

tWIRH  Input register clock width high           3.0           3.0       3.5           3.5        4.0            5.0         6.0         6.0         ns

tWIL   Input latch gate width                    4.0           4.0       4.5           4.5        5.0            5.0         6.0         6.0         ns

                                                               ispMACH 4A Family                                                                     39
ispMACH 4A TIMING PARAMETERS OVER OPERATING RANGES1

                                                       -5           -55            -6                -65                  -7   -10        -12        -14

                                                  Min  Max          Min  Max  Min  Max   Min         Max  Min             Max  Min   Max  Min   Max  Min                Max   Unit

Frequency:

       External feedback, D-type, Min of          143               133       125        118              95.2                 87.0       74.1       60.6                     MHz

       1/(tWLS + tWHS) or 1/(tSS + tCOS)

       External feedback, T-type, Min of 1/(tWLS  125               125       118        111              87.0                 80.0       69.0       57.1                     MHz

       + tWHS) or 1/(tSST + tCOS)

fMAXS  Internal feedback (fCNT), D-type, Min of   182               167       160        154              125                  118        95.0       74.1                     MHz

       1/(tWLS + tWHS) or 1/(tSS + tCOSi)

       Internal feedback (fCNT), T-type, Min of   154               154       148        143              111                  105        87.0       69.0                     MHz

       1/(tWLS + tWHS) or 1/(tSST + tCOSi)

       No feedback2, Min of 1/(tWLS + tWHS),      250               250       200        200              154                  125        100        83.3                     MHz

       1/(tSS + tHS) or 1/(tSST + tHS)

       External feedback, D-type, Min of 1/       111               111       108        100              83.3                 66.7       55.6       43.5                     MHz

       (tWLA + tWHA) or 1/(tSA + tCOA)

       External feedback, T-type, Min of 1/(tWLA  105               105       102        95.2             76.9                 62.5       52.6       41.7                     MHz

       + tWHA) or 1/(tSAT + tCOA)

fMAXA  Internal feedback (fCNTA), D-type, Min of  133               133       125        125              105                  83.3       66.7       50.0                     MHz

       1/(tWLA + tWHA) or 1/(tSA + tCOAi)

       Internal feedback (fCNTA), T-type, Min of  125               125       125        118              95.2                 76.9       62.5       47.6                     MHz

       1/(tWLA + tWHA) or 1/(tSAT + tCOAi)

       No feedback2, Min of 1/(tWLA + tWHA),      167               167       143        143              125                  100        62.5       55.6                     MHz

       1/(tSA + tHA) or 1/(tSAT + tHA)

fMAXI  Maximum input register frequency, Min      167               167       143        143              125                  100        83.3       83.3                     MHz

       of 1/(tWIRH + tWIRL) or 1/(tSIRS + tHIRS)

Notes:

1.   See “Switching Test Circuit” document on the Literature Download page of the Lattice web site.

2.   This parameter does not apply to flip-flops in the emulated mode since the feedback path is required for emulation.

CAPACITANCE 1

        Parameter Symbol                   Parameter Description                                     Test Conditions                            Typ                     Unit

CIN                                              Input capacitance            VIN=2.0 V                   3.3 V or 5 V, 25°C, 1 MHz             6                       pF

CI/O                                          Output capacitance              VOUT=2.0V                   3.3 V or 5 V, 25°C, 1 MHz             8                       pF

Note:

1.   These parameters are not 100% tested, but are calculated at initial characterization and at any time the design is modified where this parameter may be affected.

40                                                                  ispMACH 4A Family
ICC vs. FREQUENCY

These curves represent the typical power consumption for a particular device at system frequency. The

selected “typical” pattern is a 16-bit up-down counter. This pattern fills the device and exercises every

macrocell. Maximum frequency shown uses internal feedback and a D-type register. Power/Speed are

optimized to obtain the highest counter frequency and the lowest power. The highest frequency (LSBs) is

placed in common PAL blocks, which are set to high power. The lowest frequency signals (MSBs) are placed

in a common PAL block and set to lowest power.

                    400                    VCC = 5 V or 3.3 V, TA = 25º C                                 M4A-512/160

                    350                                                                                   M4A-384/160

                                                                                                          M4A-256/160

                    300

                    250                                                                                   M4A-256/128

ICC (mA)            200

                                                                                                          M4A-192/96

                    150                                                                                   M4A-96/48

                                                                                                          M4A-128/64

                    100                                                                                   M4A-64/64

                                                                                                          M4A-64/32

                    50                                                                                    M4A-32/32

                    0

                            0  20  40  60  80      100       120       140       160       180       200

                                           Frequency (MHz)

                               Figure 19. ispMACH 4A ICC Curves at High Speed Mode

                    250                    VCC = 5 V or 3.3 V, TA = 25º C                       M4A-512/160

                                                                                                M4A-384/160

                    200                                                                         M4A-256/160

          ICC (mA)  150                                                                         M4A-256/128

                                                                                                M4A-192/96

                    100                                                                         M4A-96/48

                                                                                                M4A-128/64

                                                                                                M4A-64/64

                    50                                                                          M4A-64/32

                                                                                                M4A-32/32

                         0

                            0  20  40  60      80       100       120       140       160       180       200

                                               Frequency (MHz)

                               Figure 20. ispMACH 4A ICC Curves at Low Power Mode

                                           ispMACH 4A Family                                                           41
44-PIN PLCC          CONNECTION DIAGRAM (M4A(3,5)-32/32 AND                                                                                  M4A(3,5)-64/32)

Top View

                                                                    44-Pin PLCC

                                               A3     A4     A5     A6     A7                B7     B6     B5     B4

                           M4A(3,5)-64/32      A3     A4     A5     A6     A7                D7     D6     D5     D4         M4A(3,5)-64/32

                                               I/O4   I/O3   I/O2   I/O1   I/O0  GND  VCC    I/O31  I/O30  I/O29  I/O28

                                               6      5      4      3      2     1    44     43     42     41     40

          A2               A2  I/O5        7                                                                             39  I/O27    D3     B3

          A1               A1  I/O6        8                                                                             38  I/O26    D2     B2

          A0               A0  I/O7        9                                                                             37  I/O25    D1     B1

                               TDI         10         C             7                                                    36  I/O24    D0     B0

M4A(3,5)-32/32             CLK0/I0         11                                                                            35  TDO

                               GND         12                              I/O Cell                                      34  GND             M4A(3,5)-32/32

                               TCK         13                                                                            33  CLK1/I1

          A8               B0  I/O8        14                              PAL Block                                     32  TMS

          A9               B1  I/O9        15                                                                            31  I/O23    C0     B8

          A10              B2  I/O10       16                                                                            30  I/O22    C1     B9

          A11              B3  I/O11       17                                                                            29  I/O21    C2     B10

                                               18     19     20     21     22    23   24     25     26     27     28

                           M4A(3,5)-64/32      I/O12  I/O13  I/O14  I/O15  VCC   GND  I/O16  I/O17  I/O18  I/O19  I/O20      M4A(3,5)-64/32

                                               B4     B5     B6     B7                C7     C6     C5     C4     C3

                                               A12    A13    A14    A15               B15    B14    B13    B12    B11

                                                                                                                                                  17466G-026

PIN DESIGNATIONS

CLK/I =  Clock or Input

GND  =   Ground

I/O  =   Input/Output

VCC  =   Supply Voltage

TDI  =   Test Data In

TCK  =   Test Clock

TMS  =   Test Mode Select

TDO  =   Test Data Out

42                                                           ispMACH 4A Family
44-PIN TQFP          CONNECTION DIAGRAM (M4A(3,5)-32/32 AND M4A(3,5)-64/32)

Top View

                                              44-Pin TQFP (1.0mm Thickness)

                                               A3     A4     A5     A6     A7                B7     B6     B5     B4

                           M4A(3,5)-64/32      A3     A4     A5     A6     A7                D7     D6     D5     D4         M4A(3,5)-64/32

                                               I/O4   I/O3   I/O2   I/O1   I/O0  GND  VCC    I/O31  I/O30  I/O29  I/O28

                                               44     43     42     41     40    39   38     37     36     35     34

          A2               A2  I/O5        1                                                                             33  I/O27    D3     B3

          A1               A1  I/O6        2                                                                             32  I/O26    D2     B2

          A0               A0  I/O7        3                                                                             31  I/O25    D1     B1

                               TDI         4       C         7                                                           30  I/O24    D0     B0

M4A(3,5)-32/32             CLK0/I0         5                               I/O Cell                                      29  TDO

                               GND         6                                                                             28  GND             M4A(3,5)-32/32

                               TCK         7                               PAL Block                                     27  CLK1/I1

          A8               B0  I/O8        8                                                                             26  TMS

          A9               B1  I/O9        9                                                                             25  I/O23    C0     B8

          A10              B2  I/O10       10                                                                            24  I/O22    C1     B9

          A11              B3  I/O11       11                                                                            23  I/O21    C2     B10

                                               12     13     14     15     16    17   18     19     20     21     22

                           M4A(3,5)-64/32      I/O12  I/O13  I/O14  I/O15  VCC   GND  I/O16  I/O17  I/O18  I/O19  I/O20      M4A(3,5)-64/32

                                               B4     B5     B6     B7                C7     C6     C5     C4     C3

                                               A12    A13    A14    A15               B15    B14    B13    B12    B11

PIN DESIGNATIONS

CLK/I =  Clock or Input

GND  =   Ground

I/O  =   Input/Output

VCC  =   Supply Voltage

TDI  =   Test Data In

TCK  =   Test Clock

TMS  =   Test Mode Select

TDO  =   Test Data Out

                                               ispMACH 4A Family                                                                                  43
48-PIN TQFP CONNECTION DIAGRAM (M4A(3,5)-32/32 AND M4A(3,5)-64/32)

Top View

                                             48-Pin TQFP (1.4mm Thickness)

                                             A3     A4     A5     A6     A7                     B7     B6     B5     B4

                         M4A(3,5)-64/32      A3     A4     A5     A6     A7                     D7     D6     D5     D4         M4A(3,5)-64/32

                                             I/O4   I/O3   I/O2   I/O1   I/O0  GND  NC   VCC    I/O31  I/O30  I/O29  I/O28

                                             48     47     46     45     44    43   42   41     40     39     38     37

          A2               A2  I/O5      1                                                                                  36  I/O27  D3       B3

          A1               A1  I/O6      2                                                                                  35  I/O26  D2       B2

          A0               A0  I/O7      3                                                                                  34  I/O25  D1       B1

                               TDI       4                                                                                  33  I/O24  D0       B0

                           CLK0/I0       5             C          7                                                         32  TDO

M4A(3,5)-32/32                 NC        6                                     I/O Cell                                     31  GND             M4A(3,5)-32/32

                               GND       7                                     PAL Block                                    30  NC

                               TCK       8                                                                                  29  CLK1/I1

          A8               B0  I/O8      9                                                                                  28  TMS

          A9               B1  I/O9      10                                                                                 27  I/O23  C0       B8

          A10              B2 I/O10      11                                                                                 26  I/O22  C1       B9

          A11              B3 I/O11      12                                                                                 25  I/O21  C2       B10

                                             13     14     15     16     17    18   19   20     21     22     23     24

                         M4A(3,5)-64/32      I/O12  I/O13  I/O14  I/O15  VCC   NC   GND  I/O16  I/O17  I/O18  I/O19  I/O20      M4A(3,5)-64/32

                                             B4     B5     B6     B7                     C7     C6     C5     C4     C3

                                             A12  A13  A14  A15                     B15  B14    B13    B12    B11

                                                                                                                                                     17466G-028

PIN DESIGNATIONS

CLK/I =  Clock or Input

GND  =   Ground

I/O  =   Input/Output

VCC  =   Supply Voltage

NC   =   No Connect

TDI  =   Test Data In

TCK  =   Test Clock

TMS  =   Test Mode Select

TDO  =   Test Data Out

44                                                     ispMACH 4A Family
100-PIN TQFP           CONNECTION                                       DIAGRAM (M4A(3,5)-96/48)

Top View

                                                                                          100-Pin TQFP

                                            A2     A3     A4     A5     A6     A7                                     F7     F6     F5     F4     F3     F2

                               GND  NC  NC  I/O5   I/O4   I/O3   I/O2   I/O1   I/O0   I7  VCC  GND  NC  NC   I6   NC  I/O47  I/O46  I/O45  I/O44  I/O43  I/O42  NC  NC  GND

                               100  99  98  97     96     95     94     93     92     91  90   89   88  87   86   85  84     83     82     81     80     79     78  77  76

                NC         1                                                                                                                                                 75  NC

                TDI        2                                                                                                                                                 74  TDO

                NC         3                                                                                                                                                 73  NC

                NC         4                                                                                                                                                 72  NC

         A1     I/O6       5                                                                                                                                                 71  NC

         A0     I/O7       6                                                                                                                                                 70  I/O41    F1

         B0     I/O8       7                                                                                                                                                 69  I/O40    F0

         B1     I/O9       8                                                                                                                                                 68  I/O39    E0

         B2  I/O10         9                                                                                                                                                 67  I/O38    E1

         B3  I/O11         10                             C                    7                                                                                             66  I/O37    E2

             I0/CLK0       11                                                                                                                                                65  I/O36    E3

                VCC        12                                                                                                                                                64  I5/CLK3

                GND        13                                                                                                                                                63  GND

             I1/CLK1       14                                                                                I/O Cell                                                        62  VCC

         B4  I/O12         15                                                                                                                                                61  I4/CLK2

         B5  I/O13         16                                                                                                                                                60  I/O35    E4

         B6  I/O14         17                                                                                PAL Block                                                       59  I/O34    E5

         B7  I/O15         18                                                                                                                                                58  I/O33    E6

         C0  I/O16         19                                                                                                                                                57  I/O32    E7

         C1  I/O17         20                                                                                                                                                56  I/O31    D0

                NC         21                                                                                                                                                55  I/O30    D1

                NC         22                                                                                                                                                54  NC

                TMS        23                                                                                                                                                53  NC

                TCK        24                                                                                                                                                52  NC

                NC         25                                                                                                                                                51  NC

                               26   27  28  29     30     31     32     33     34     35  36   37   38  39   40   41  42     43     44     45     46     47     48  49  50

                               GND  NC  NC  I/O18  I/O19  I/O20  I/O21  I/O22  I/O23  NC  I2   NC   NC  GND  VCC  I3  I/O24  I/O25  I/O26  I/O27  I/O28  I/O29  NC  NC  GND

                                            C2     C3     C4     C5     C6     C7                                     D7     D6     D5     D4     D3     D2                                   17466G-029

PIN DESIGNATIONS

CLK/I =  Clock or Input

GND  =   Ground

I    =   Input

I/O  =   Input/Output

VCC  =   Supply Voltage

NC   =   No Connect

TDI  =   Test Data In

TCK  =   Test Clock

TMS  =   Test Mode Select

TDO  =   Test Data Out

                                                                                  ispMACH 4A Family                                                                                           45
100-PIN PQFP CONNECTION                            DIAGRAM (M4A(3,5)-128/64)

Top View

                                                                               100-Pin PQFP

                                            A7     A6     A5    A4  A3         A2     A1     A0                         H0     H1     H2     H3     H4     H5     H6     H7

                                            I/O7   I/O6   I/O5   I/O4  I/O3    I/O2   I/O1   I/O0   VCC  GND  GND  VCC  I/O63  I/O62  I/O61  I/O60  I/O59  I/O58  I/O57  I/O56

                                            100    99     98    97  96         95     94     93     92   91   90   89   88     87     86     85     84     83     82     81

                               GND      1                                                                                                                                       80  GND

                               GND      2                                                                                                                                       79  GND

                               TDI      3                                                                                                                                       78  TD0

                               I5       4                                                                                                                                       77  TRST

                           B7  I/O8     5                                                                                                                                       76  I/O55    G7

                           B6  I/O9     6                                                                                                                                       75  I/O54    G6

                           B5  I/O10    7                                                                                                                                       74  I/O53    G5

                           B4  I/O11    8                                                                                                                                       73  I/O52    G4

                           B3  I/O12    9                                                                                                                                       72  I/O51    G3

                           B2  I/O13    10                                                                                                                                      71  I/O50    G2

                           B1  I/O14    11                                                                                                                                      70  I/O49    G1

                           B0  I/O15    12                                                                                                                                      69  I/O48    G0

                               IO/CLK0  13                                                                                                                                      68  I4/CLK3

                               VCC      14                                     C             7                                                                                  67  GND

                               VCC      15                                                               I/O Cell                                                               66  GND

                               GND      16                                                               PAL Block                                                              65  VCC

                               GND      17                                                                                                                                      64  VCC

                               I1/CLK1  18                                                                                                                                      63  I3/CLK2

                           C0  I/O16    19                                                                                                                                      62  I/O47    F0

                           C1  I/O17    20                                                                                                                                      61  I/O46    F1

                           C2  I/O18    21                                                                                                                                      60  I/O45    F2

                           C3  I/O19    22                                                                                                                                      59  I/O44    F3

                           C4  I/O20    23                                                                                                                                      58  I/O43    F4

                           C5  I/O21    24                                                                                                                                      57  I/O42    F5

                           C6  I/O22    25                                                                                                                                      56  I/O41    F6

                           C7  I/O23    26                                                                                                                                      55  I/O40    F7

                               TMS      27                                                                                                                                      54  I2

                               TCK      28                                                                                                                                      53  ENABLE

                               GND      29                                                                                                                                      52  GND

                               GND      30                                                                                                                                      51  GND

                                            31     32     33     34    35      36     37     38     39   40   41   42   43     44     45     46     47     48     49     50

                                            I/O24  I/O25  I/O26  I/O27  I/O28  I/O29  I/O30  I/O31  VCC  GND  GND  VCC  I/O32  I/O33  I/O34  I/O35  I/O36  I/O37  I/O38  I/O39

                                            D7     D6     D5    D4  D3         D2     D1     D0                         E0     E1     E2     E3     E4     E5     E6     E7                      17466G-031

PIN DESIGNATIONS

I/CLK =  Input or Clock

GND   =  Ground

I     =  Input

I/O   =  Input/Output

VCC   =  Supply Voltage

TDI   =  Test Data In

TCK   =  Test Clock

TMS   =  Test Mode Select

TDO   =  Test Data Out

TRST  =  Test Reset

ENABLE = Program

46                                                               ispMACH 4A Family
100-PIN TQFP CONNECTION                                               DIAGRAM (M4A3-64/64 AND M4A(3,5)-128/64)

Top View

                                                                                                  100-Pin TQFP

                                                 A7     A6     A5     A4     A3     A2     A1     A0                              H0     H1     H2     H3     H4     H5     H6     H7                            M4A3-128/64

                                                                                                                                                                                                                 M4A5-128/64

                                                 A14    A12    A10    A8     A6     A4     A2     A0                              D0     D2     D4     D6     D8     D10    D12    D14                  M4A3-64/64

                                       GND  GND  I/O7   I/O6   I/O5   I/O4   I/O3   I/O2   I/O1   I/O0   VCC  GND  GND  VCC  I5   I/O63  I/O62  I/O61  I/O60  I/O59  I/O58  I/O57  I/O56  GND  GND

                                       100  99   98     97     96     95     94     93     92     91     90   89   88   87   86   85     84     83     82     81     80     79     78     77   76

                          GND      1                                                                                                                                                                75  GND

                          TDI      2                                                                                                                                                                74  TDO

          B7         A1   I/O8     3                                                                                                                                                                73  TRST

          B6         A3   I/O9     4                                                                                                                                                                72  I/O55    D1   G7

          B5         A5   I/O10    5                                                                                                                                                                71  I/O54    D3   G6

          B4         A7   I/O11    6                                                                                                                                                                70  I/O53    D5   G5

          B3         A9   I/O12    7                                                                                                                                                                69  I/O52    D7   G4

          B2         A11  I/O13    8             C                           7                                                                                                                      68  I/O51    D9   G3

          B1         A13  I/O14    9                                                                                                                                                                67  I/O50    D11  G2

          B0         A15  I/O15    10                                                                                                                                                               66  I/O49    D13  G1

                          I0/CLK0  11                                                                                                                                                               65  I/O48    D15  G0

                          VCC      12                                                                                                                                                               64  I4/CLK3

                          GND      13                                                                                        I/O Cell                                                               63  GND

                          I1/CLK1  14                                                                                                                                                               62  VCC

          C0         B15  I/O16    15                                                                                                                                                               61  I3/CLK2

          C1         B13  I/O17    16                                                                                                                                                               60  I/O47    C15  F0

          C2         B11  I/O18    17                                                                                        PAL Block                                                              59  I/O46    C13  F1

          C3         B9   I/O19    18                                                                                                                                                               58  I/O45    C11  F2

          C4         B7   I/O20    19                                                                                                                                                               57  I/O44    C9   F3

          C5         B5   I/O21    20                                                                                                                                                               56  I/O43    C7   F4

          C6         B3   I/O22    21                                                                                                                                                               55  I/O42    C5   F5

          C7         B1   I/O23    22                                                                                                                                                               54  I/O41    C3   F6

                          TMS      23                                                                                                                                                               53  I/O40    C1   F7

                          TCK      24                                                                                                                                                               52  ENABLE

                          GND      25                                                                                                                                                               51  GND

                                       26   27   28     29     30     31     32     33     34     35     36   37   38   39   40   41     42     43     44     45     46     47     48     49   50

                                       GND  GND  I/O24  I/O25  I/O26  I/O27  I/O28  I/O29  I/O30  I/O31  I2   VCC  GND  GND  VCC  I/O32  I/O33  I/O34  I/O35  I/O36  I/O37  I/O38  I/O39  GND  GND

                                                 B14    B12    B10    B8     B6     B4     B2     B0                              C0     C2     C4     C6     C8     C10    C12    C14

                                                                                                                                                                                                                              17466G-032a

                                                 D7     D6     D5     D4     D3     D2     D1     D0                              E0     E1     E2     E3     E4     E5     E6     E7

PIN DESIGNATIONS

CLK/I =  Clock or Input

GND   =  Ground

I     =  Input

I/O   =  Input/Output

VCC   =  Supply Voltage

TDI   =  Test Data In

TCK   =  Test Clock

TMS   =  Test Mode Select

TDO   =  Test Data Out

TRST  =  Test Reset

ENABLE = Program

                                                                                    ispMACH 4A Family                                                                                                                         47
100-BALL caBGA CONNECTION DIAGRAM (M4A3-128/64)

Bottom View

                                                100-Ball caBGA

                10          9     8      7             6    5      4      3            2  1

             A  GND      I/O63    I/O60  I/O57       GND    GND    I/O1   I/O4   I/O7     GND      A

                         H7       H4     H1                        A1     A4     A7

             B  TRST     GND      I/O61  I5          VCC    I/O0   I/O6   GND    TDI      I/O15    B

                                  H5                        A0     A6                     B7

             C  I/O53    TDO      I/O62  I/O58       I/O56  I/O2   GND    I/O14  I/O13    I/O12    C

                G5                H6     H2            H0   A2            B6     B5       B4

             D  I/O50    I/O55    GND    I/O59       I/O3   I/O5   I/O11  I/O10  CLK0/I0  I/O9     D

                G2       G7              H3            A3   A5     B3     B2              B1

             E  CLK3/I4  I/O49    I/O51  I/O54       VCC    I/O16  I/O20  I/O8   VCC      GND      E

                         G1       G3     G6                 C0     C4     B0

             F  GND      VCC      I/O40  I/O52       I/O48  VCC    I/O22  I/O19  I/O17    CLK1/I1  F

                                  F0     G4            G0          C6     C3     C1

             G  I/O41    CLK2/I3  I/O42  I/O43       I/O37  I/O35  I/O27  GND    I/O23    I/O18    G

                F1                F2     F3            E5   E3     D3            C7       C2

             H  I/O44    I/O45    I/O46  GND         I/O34  I/O24  I/O26  I/O30  TCK      I/O21    H

                F4       F5       F6                   E2   D0     D2     D6              C5

             J  I/O47    ENABLE   GND    I/O38       I/O32  VCC    I2     I/O29  GND      TMS      J

                F7                       E6            E0                 D5

             K  GND      I/O39    I/O36  I/O33       GND    GND    I/O25  I/O28  I/O31    GND      K

                         E7       E4     E1                        D1     D4     D7

                10          9     8      7             6    5      4      3            2  1

                         PIN DESIGNATIONS

                         CLK         =   Clock

                         GND         =   Ground

                         I           =   Input

                         I/O         =   Input/Output

                         N/C         =   No Connect

                         VCC         =   Supply Voltage

                         TDI         =   Test Data In

                         TCK         =   Test Clock

                         TMS         =   Test Mode Select

                         TDO         =   Test Data Out          C  7

                         TRST        =   Test Reset                          I/O Cell

                         ENABLE      =   Program                             PAL Block

                                                                                                      17466G-100cabga

48                                       ispMACH 4A Family
144-PIN   TQFP          CONNECTION                                                           DIAGRAM (M4A(3,5)-192/96)

Top View

                                                                                                                              144-Pin TQFP

                              B7     B6     B5     B4     B3     B2     B1     B0                 A7     A6     A5     A4     A3     A2     A1     A0                                                                  L0     L1     L2     L3     L4     L5     L6     L7

                              I/O95  I/O94  I/O93  I/O92  I/O91  I/O90  I/O89  I/O88  GND    VCC  I/O87  I/O86  I/O85  I/O84  I/O83  I/O82  I/O81  I/O80  I1     I0     CLK0   GND    VCC    CLK3   I15    I14    I13  I/O79  I/O78  I/O77  I/O76  I/O75  I/O74  I/O73  I/O72  GND

                              144    143    142    141    140    139    138    137    136    135  134    133    132    131    130    129    128    127    126    125    124    123    122    121    120    119    118  117    116    115    114    113    112    111    110    109

                GND       1                                                                                                                                                                                                                                                           108  GND

                TDI       2                                                                                                                                                                                                                                                           107  TDO

          D7    I/O0      3                                                                                                                                                                                                                                                           106  NC

          D6    I/O1      4                                                                                                                                                                                                                                                           105  I/O71  K0

          D5    I/O2      5                                                                                                                                                                                                                                                           104  I/O70  K1

          D4    I/O3      6                                                                                                                                                                                                                                                           103  I/O69  K2

          D3    I/O4      7                                                                                                                                                                                                                                                           102  I/O68  K3

          D2    I/O5      8                                                                                                                                                                                                                                                           101  I/O67  K4

          D1    I/O6      9                                                                                                                                                                                                                                                           100  I/O66  K5

          D0    I/O7      10                                                                                                                                                                                                                                                          99   I/O65  K6

                    I2    11                                                                                                                                                                                                                                                          98   I/O64  K7

                    I3    12                                                                                                                                                                                                                                                          97   I12

                VCC       13                                                                                                                                                                                                                                                          96   VCC

                GND       14                                            C                         7                                                                                                                                                                                   95   GND

                    I4    15                                                                                                                                                                                                                                                          94   I11

          C7    I/O8      16                                                                                                                                                                                                                                                          93   I10

          C6    I/O9      17                                                                                                                                                                                                                                                          92   I/O63  J0

          C5    I/O10     18                                                                                                                                                                                                                                                          91   I/O62  J1

          C4    I/O11     19                                                                                                                                     I/O Cell                                                                                                             90   I/O61  J2

          C3    I/O12     20                                                                                                                                                                                                                                                          89   I/O60  J3

          C2    I/O13     21                                                                                                                                                                                                                                                          88   I/O59  J4

          C1    I/O14     22                                                                                                                                                                                                                                                          87   I/O58  J5

          C0    I/O15     23                                                                                                                                     PAL Block                                                                                                            86   I/O57  J6

                GND       24                                                                                                                                                                                                                                                          85   I/O56  J7

                VCC       25                                                                                                                                                                                                                                                          84   GND

          E7    I/O16     26                                                                                                                                                                                                                                                          83   VCC

          E6    I/O17     27                                                                                                                                                                                                                                                          82   I/O55  I0

          E5    I/O18     28                                                                                                                                                                                                                                                          81   I/O54  I1

          E4    I/O19     29                                                                                                                                                                                                                                                          80   I/O53  I2

          E3    I/O20     30                                                                                                                                                                                                                                                          79   I/O52  I3

          E2    I/O21     31                                                                                                                                                                                                                                                          78   I/O51  I4

          E1    I/O22     32                                                                                                                                                                                                                                                          77   I/O50  I5

          E0    I/O23     33                                                                                                                                                                                                                                                          76   I/O49  I6

                TMS       34                                                                                                                                                                                                                                                          75   I/O48  I7

                TCK       35                                                                                                                                                                                                                                                          74   NC

                GND       36                                                                                                                                                                                                                                                          73   GND

                              37     38     39     40     41     42     43     44     45     46   47     48     49     50     51     52     53     54     55     56     57     58     59     60     61     62     63   64     65     66     67     68     69     70     71     72

                              GND    I/O24  I/O25  I/O26  I/O27  I/O28  I/O29  I/O30  I/O31  I5   I6     I7     CLK1   GND    VCC    CLK2   I8     I9     I/O32  I/O33  I/O34  I/O35  I/O36  I/O37  I/O38  I/O39  VCC  GND    I/O40  I/O41  I/O42  I/O43  I/O44  I/O45  I/O46  I/O47

                                     F7     F6     F5     F4     F3     F2     F1     F0                                                                  G0     G1     G2     G3     G4     G5     G6     G7                 H0     H1     H2     H3     H4     H5     H6     H7                     17466G-033

PIN  DESIGNATIONS

CLK  =  Clock

GND  =  Ground

I    =  Input

I/O  =  Input/Output

VCC  =  Supply Voltage

TDI  =  Test Data In

TCK  =  Test Clock

TMS  =  Test Mode Select

TDO  =  Test Data Out

                                                                                                         ispMACH 4A Family                                                                                                                                                                            49
144-BALL FPBGA CONNECTION                        DIAGRAM                 (M4A3-192/96)

Bottom View

                                                     144-Ball  fpBGA

       12     11     10        9         8              7      6         5       4          3      2      1

    A  GND    I/O72  I/O76     I13       GBCLK3         I0     I/O82     I/O86   I/O88      I/O93  I/O95  GND    A

              L7     L3                                        A2        A6      B0         B5     B7

    B  GND    I/O73  I/O77     I/O79     VCC            I1     I/O83     I/O87   I/O90      I/O94  I/O0   TDI    B

              L6     L2        L0                              A3        A7      B2         B6     D7

    C  GND    TDO    I/O74     I14       GND           I/O80   I/O84     GND     I/O92      I/O1   I/O4   I/O3   C

                     L5                                A0      A4                B4         D6     D3     D4

    D  I/O67  I/O69  I/O71     I/O75     GBCLK0        I/O81   VCC       I/O91   I/O2       I2     I/O6   I/O7   D

       K4     K2     K0        L4                      A1                B3      D5                D1     D0

    E  I12    I/O64  I/O66     I/O70     I/O78         I/O85   I/O89     I/O5    I/O8       I4     GND    VCC    E

              K7     K5        K1        L1            A5      B1        D2      C7

    F  I10    I11    GND       I/065     I/O68         I15     I3        GND     I/O12      I/O11  I/O10  I/O9   F

                               K6        K3                                      C3         C4     C5     C6

    G  I/O60  I/O61  I/O62     I/O63     VCC           GND     I7        I/O20   I/O17      I/O15  I/O14  I/O13  G

       J3     J2     J1        J0                                        E3      E6         C0     C1     C2

    H  I/O56  I/O57  I/O58     I/O59     I/O53         I/O41   I/O37     I/O30   I/O22      I/O18  I/O16  VCC    H

       J7     J6     J5        J4        I2            H1      G5        F1      E1         E5     E7

    J  I/O55  I/O54  VCC       I/O50     I/O43         VCC     I/O33     GBCLK2  I/O27      I/O23  I/O21  I/O19  J

       I0     I1               I5        H3                    G1                F4         E0     E2     E4

    K  I/O51  I/O52  I/O49     I/O44     GND           I/O36   I/O32     VCC     I6         I/O26  TCK    TMS    K

       I4     I3     I6        H4                      G4      G0                           F5

    L  GND    I/O48  I/O46     I/O42     I/O39         I/O35   I9        GND     I/O31      I/O29  I/O25  GND    L

              I7     H6        H2        G7            G3                        F0         F2     F6

    M  GND    I/O47  I/O45     I/O40     I/O38         I/O34   I8        GBCLK1  I5         I/O28  I/O24  GND    M

              H7     H5        H0        G6            G2                                   F3     F7

       12     11     10        9         8              7      6         5       4          3      2      1

                          PIN DESIGNATIONS

                          CLK         =  Clock

                          GND         =  Ground

                          I           =  Input

                          I/O         =  Input/Output

                          N/C         =  No Connect

                          VCC         =  Supply Voltage

                          TDI         =  Test Data In          C      7

                          TCK         =  Test Clock                              I/O Cell

                          TMS         =  Test Mode Select                        PAL Block

                          TDO         =  Test Data Out

                                                                                                          m4a3.192.96_144bga

50                                              ispMACH 4A Family
208-PIN PQFP CONNECTION DIAGRAM (M4A(3,5)-256/128 AND

M4A3-256/160)

Top View

                                                                                                                                                                              208-Pin PQFP

                                B15    B14    B13    B12    B11    B10    B9     B8               B7     B6     B5     B4     B3     B2     B1     B0     A14    A12                    A6     A4     I/O159 P4  I/O158 P6                  I/O157 P12  I/O156 P14  I/O155 O0  I/O154 O1  I/O153 O2  I/O152 O3  I/O151 O4  I/O150 O5  I/O149 O6  I/O148 O7            I/O147 O8  I/O146 O9  I/O145 O10  I/O144 O11  I/O143 O12  I/O142 O13  I/O141 O14  I/O140 O15               M4A3-256/160

                           GND  I/O19  I/O18  I/O17  I/O16  I/O15  I/O14  I/O13  I/O12  GND  VCC  I/O11  I/O10  I/O9   I/O8   I/O7   I/O6   I/O5   I/O4   I/O3   I/O2   CLK0  VCC  GND  I/O1   I/O0                         GND  VCC  CLK3                                                                                                                  VCC  GND                                                                                                GND

                                B7     B6     B5     B4     B3     B2     B1     B0               A7     A6     A5     A4     A3     A2     A1     A0                                                                                                               I/O127 P0  I/O126 P1  I/O125 P2  I/O124 P3  I/O123 P4  I/O122 P5  I/O121 P6  I/O120 P7            I/O119 O0  I/O118 O1  I/O117 O2   I/O116 O3   I/O115 O4   I/O114 O5   I/O113 O6   I/O112 O7        M4A(3, 5)-

                           GND  I/O15  I/O14  I/O13  I/O12  I/O11  I/O10  I/O9   I/O8   GND  VCC  I/O7   I/O6   I/O5   I/O4   I/O3   I/O2   I/O1   I/O0                 CLK0  VCC  GND  GND    VCC    VCC        GND        GND  VCC  CLK3                                                                                                                  VCC  GND                                                                                                GND      256/128

                                                                                                                                                          I1     I0                                                                         I13         I12

                GND    1   208  207    206    205    204    203    202    201    200    199  198  197    196    195    194    193    192    191    190    189    188    187   186  185  184    183    182        181        180  179  178   177         176         175        174        173        172        171        170        169        168        167  166  165        164        163         162         161         160         159         158         157  GND          GND
                                                                                                                                                                                                                                                                                                                                                                                                                                                                    156
     GND

     TDI        TDI    2                                                                                                                                                                                                                                                                                                                                                                                                                                            155  TDO          TDO

C15  I/O20  C7  I/O16  3                                                                                                                                                                                                                                                                                                              RECOMMEND TO TIE TO VCC                                                                                                       154  TRST         NC

C14  I/O21  C6  I/O17  4                                                                                                                                                                                                                                                                                                                                                                                                                                            153  I/O111  N7   I/O139  N15

C13  I/O22  C5  I/O18  5                                                                                                                                                                                                                                                                                                                                                                                                                                            152  I/O110  N6   I/O138  N14

C12  I/O23  C4  I/O19  6                                                                                                                                                                                                                                                                                                                                                                                                                                            151  I/O109  N5   I/O137  N13

C11  I/O24  C3  I/O20  7                                                                                                                                                                                                                                                                                                                                                                                                                                            150  I/O108  N4   I/O136  N12

C10  I/O25  C2  I/O21  8                                                                                                                                                                                                                                                                                                                                                                                                                                            149  I/O107  N3   I/O135  N11

C9   I/O26  C1  I/O22  9                                                                                                                                                                                                                                                                                                                                                                                                                                            148  I/O106  N2   I/O134  N10

C8   I/O27  C0  I/O23  10                                                                                                                                                                                                                                                                                                                                                                                                                                           147  I/O105  N1   I/O133  N9

     VCC        VCC    11                                                                                                                                                                                                                                                                                                                                                                                                                                           146  I/O104  N0   I/O132  N8

     GND        GND    12                                                                                                                                                                                                                                                                                                                                                                                                                                           145  VCC          VCC

C7   I/O28  D7  I/O24  13                                                                                                                                                                                                                                                                                                                                                                                                                                           144  GND          GND

C6   I/O29  D6  I/O25  14                                                                                                                                                                                                                                                                                                                                                                                                                                           143  I/O103  M7   I/O131  N7

C5   I/O30  D5  I/O26  15                                                                                                                                                                                                                                                                                                                                                                                                                                           142  I/O102  M6   I/O130  N6

C4   I/O31  D4  I/O27  16                                                                                                                                                                                                                                                                                                                                                                                                                                           141  I/O101  M5   I/O129  N5

C3   I/O32  D3  I/O28  17                                                        PIN DESIGNATIONS                                                                                                                                                                                                                                                                                                                                                                   140  I/O100  M4   I/O128  N4

C2   I/O33  D2  I/O29  18                                                                                                                                                                                                                                                                                                                                                                                                                                           139  I/O99   M3   I/O127  N3

C1   I/O34  D1  I/O30  19                                                        CLK                            =             Clock                                   &