电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

M464S6754BTS

器件型号:M464S6754BTS
厂商名称:SAMSUNG
厂商官网:http://www.samsung.com/Products/Semiconductor/
下载文档

器件描述

SDRAM Unbuffered SODIMM

文档预览

M464S6754BTS器件文档内容

256MB, 512MB Unbuffered SODIMM  SDRAM

   SDRAM Unbuffered SODIMM

144pin Unbuffered SODIMM based on 512Mb B-die
                        64-bit Non ECC

                    Revision 1.2
                    March 2004

       * Samsung Electronics reserves the right to change products or specification without notice.

                                                                               Rev. 1.2 March 2004
256MB, 512MB Unbuffered SODIMM   SDRAM

Revision History

Revision 1.0 (January, 2004)
- First release

Revision 1.1 (February, 2004)
- Corrected typo.

Revision 1.2 (March. 2004)
- Corrected package dimension.

                                 Rev. 1.2 March 2004
256MB, 512MB Unbuffered SODIMM                                                                      SDRAM

144Pin Unbuffered SODIMM based on 512Mb B-die(x8, x16)

Ordering Information

       Part Number               Density  Organization    Component Composition        Component     Height
                                                                                         Package
M464S3354BTS-C(L)7A              256MB       32M x 64    32Mx16(K4S511632B) * 4EA                   1,000mil
M464S6554BTS-C(L)7A              512MB       64M x 64    32Mx16(K4S511632B) * 8EA      54-TSOP(II)  1,250mil

Operating Frequencies                                                       7A

        Maximum Clock Frequency           @CL3                                  @CL2
             CL-tRCD-tRP(clock)
                                          133MHz(7.5ns)                         100MHz(10ns)

                                          3-3-3                                 2-2-2

Feature

Burst mode operation
Auto & self refresh capability (8192 Cycles/64ms)
LVTTL compatible inputs and outputs
Single 3.3V 0.3V power supply
MRS cycle with address key programs Latency (Access from column address)

   Burst length (1, 2, 4, 8)
   Data scramble (Sequential & Interleave)
All inputs are sampled at the positive going edge of the system clock
Serial presence detect with EEPROM

                                                                                   Rev. 1.2 March 2004
256MB, 512MB Unbuffered SODIMM                                                                                      SDRAM

PIN CONFIGURATIONS (Front side/back side)

Pin Front Pin Back Pin Front Pin Back Pin Front Pin Back

1                VSS 2   VSS 51 DQ14 52 DQ46 95 DQ21 96                                                             DQ53
                                                                                                                    DQ54
3 DQ0 4 DQ32 53 DQ15 54 DQ47 97 DQ22 98                                                                             DQ55
                                                                                                                     VDD
5 DQ1 6 DQ33 55 VSS 56 VSS 99 DQ23 100
                                                                                                                      A7
7 DQ2 8 DQ34 57 NC 58 NC 101 VDD 102                                                                                 BA0
                                                                                                                     VSS
9 DQ3 10 DQ35 59 NC 60 NC 103 A6 104                                                                                 BA1
                                                                                                                     A11
11 VDD 12 VDD                                                    105 A8 106                                          VDD
                                                                                                                    DQM6
13 DQ4 14 DQ36                                  Voltage Key      107 VSS 108                                        DQM7
                                                                                                                     VSS
15 DQ5 16 DQ37                                                   109 A9 110                                         DQ56
                                                                                                                    DQ57
17 DQ6 18 DQ38 61 **CLK0 62 **CKE0 111 A10/AP 112                                                                   DQ58
                                                                                                                    DQ59
19 DQ7 20 DQ39 63 VDD 64 VDD 113 VDD 114                                                                             VDD
                                                                                                                    DQ60
21 VSS 22 VSS 65 RAS 66 CAS 115 DQM2 116                                                                            DQ61
                                                                                                                    DQ62
23 DQM0 24 DQM4 67 WE 68 **CKE1 117 DQM3 118                                                                        DQ63
                                                                                                                     VSS
25 DQM1 26 DQM5 69 **CS0 70 A12 119 VSS 120                                                                          SCL
                                                                                                                     VDD
27 VDD 28 VDD 71 **CS1 72 *A13 121 DQ24 122

29               A0  30  A3  73 DU 74 **CLK1 123 DQ25 124

31               A1  32  A4  75 VSS 76 VSS 125 DQ26 126

33               A2  34  A5  77 NC 78 NC 127 DQ27 128

35 VSS 36 VSS 79 NC 80 NC 129 VDD 130

37 DQ8 38 DQ40 81 VDD 82 VDD 131 DQ28 132

39 DQ9 40 DQ41 83 DQ16 84 DQ48 133 DQ29 134

41 DQ10 42 DQ42 85 DQ17 86 DQ49 135 DQ30 136

43 DQ11 44 DQ43 87 DQ18 88 DQ50 137 DQ31 138

45 VDD 46 VDD 89 DQ19 90 DQ51 139 VSS 140

47 DQ12 48 DQ44 91 VSS 92 VSS 141 SDA 142

49 DQ13 50 DQ45 93 DQ20 94 DQ52 143 VDD 144

Note : Permanent device damage may occur if "ABSOLUTE MAXIMUM RATINGS" are exceeded.
         Functional operation should be restricted to recommended operating condition.
         Exposure to higher than recommended voltage for extended periods of time could affect device reliability.

Pin Description

       Pin Name                       Function         Pin Name                       Function
A0 ~ A12         Address input (Multiplexed)    WE               Write enable
BA0 ~ BA1        Select bank                    DQM0 ~ 7         DQM
DQ0 ~ DQ63       Data input/output              VDD              Power supply (3.3V)
CLK0 ~ CLK1      Clock input                    VSS              Ground
CKE0 ~ CKE1      Clock enable input             SDA              Serial data I/O
CS0 ~ CS1        Chip select input              SCL              Serial clock
RAS              Row address strobe             DU               Dont use
CAS              Column address strobe          NC               No connection

* SAMSUNG ELECTRONICS CO., Ltd. reserves the right to change products and specifications without notice.

                                                                 Rev. 1.2 March 2004
256MB, 512MB Unbuffered SODIMM                                                                        SDRAM

PIN CONFIGURATION DESCRIPTION

      Pin                 Name                                                   Input Function
CLK        System clock
CS         Chip select            Active on the positive going edge to sample all inputs.

                                  Disables or enables device operation by masking or enabling all inputs except
                                  CLK, CKE and DQM

CKE        Clock enable           Masks system clock to freeze operation from the next clock cycle.
                                  CKE should be enabled at least one cycle prior to new command.
                                  Disable input buffers for power down in standby.
                                  CKE should be enabled 1CLK+tSS prior to valid command.

A0 ~ A12 Address                  Row/column addresses are multiplexed on the same pins.
                                  Row address : RA0 ~ RA12
                                  Column address : (x16 : CA0 ~ CA9)

BA0 ~ BA1 Bank select address     Selects bank to be activated during row address latch time.
                                  Selects bank for read/write during column address latch time.

RAS        Row address strobe     Latches row addresses on the positive going edge of the CLK with RAS low.
                                  Enables row access & precharge.

CAS        Column address strobe  Latches column addresses on the positive going edge of the CLK with CAS low.
                                  Enables column access.

WE         Write enable           Enables write operation and row precharge.
                                  Latches data in starting from CAS, WE active.

DQM0 ~ 7 Data input/output mask   Makes data output Hi-Z, tSHZ after the clock and masks the output.
                                  Blocks data input when DQM active. (Byte masking)

DQ0 ~ 63   Data input/output      Data inputs/outputs are multiplexed on the same pins.
VDD/VSS    Power supply/ground    Power and ground for the input buffers and the core logic.

                                                                                 Rev. 1.2 March 2004
256MB, 512MB Unbuffered SODIMM                                                                                   SDRAM

256MB, 32Mx64 Module (M464S3354BTS) (Populated as 1 bank of x16 SDRAM Module)

FUNCTIONAL BLOCK DIAGRAM

           CS0                       LDQM  CS                                DQM4           LDQM           CS
DQM0                                         U0                                                              U2
                                     DQ0                                              DQ32  DQ0
          DQ0                        DQ1                                              DQ33  DQ1
          DQ1                        DQ2                                              DQ34  DQ2
          DQ2                        DQ3                                              DQ35  DQ3
          DQ3                        DQ4                                              DQ36  DQ4
          DQ4                        DQ5                                              DQ37  DQ5
          DQ5                        DQ6                                              DQ38  DQ6
          DQ6                        DQ7                                              DQ39  DQ7
          DQ7
                                     UDQM                                    DQM5           UDQM
DQM1                                                                                  DQ40
          DQ8                        DQ8                                              DQ41  DQ8
          DQ9                        DQ9                                              DQ42  DQ9
                                     DQ10                                             DQ43  DQ10
        DQ10                         DQ11                                             DQ44  DQ11
         DQ11                        DQ12                                             DQ45  DQ12
        DQ12                         DQ13                                             DQ46  DQ13
        DQ13                         DQ14                                             DQ47  DQ14
        DQ14                         DQ15                                                   DQ15
        DQ15

           DQM2                      LDQM CS                                 DQM6           LDQM CS

                    DQ16             DQ0                                              DQ48  DQ0
                    DQ17                                                              DQ49
                    DQ18             DQ1                                              DQ50  DQ1
                    DQ19                                                              DQ51
                    DQ20             DQ2   U1                                         DQ52  DQ2            U3
                    DQ21                                                              DQ53
                    DQ22             DQ3                                              DQ54  DQ3
                    DQ23                                                              DQ55
           DQM3                      DQ4                                     DQM7           DQ4

                    DQ24             DQ5                                              DQ56  DQ5
                    DQ25                                                              DQ57
                    DQ26             DQ6                                              DQ58  DQ6
                    DQ27                                                              DQ59
                    DQ28             DQ7                                              DQ60  DQ7
                    DQ29                                                              DQ61
                    DQ30             UDQM                                             DQ62  UDQM
                    DQ31                                                              DQ63
                                     DQ8                                                    DQ8
A0 ~ A12, BA0 & 1                    DQ9                                                    DQ9
                                     DQ10                                                   DQ10
                   RAS               DQ11                                                   DQ11
                                     DQ12                                                   DQ12
                   CAS               DQ13                                                   DQ13
                                     DQ14                                                   DQ14
                    WE               DQ15                                                   DQ15

                 CKE0                SDRAM U0 ~ U3                                              Serial PD
                                 10
                                     SDRAM U0 ~ U3                           SCL            WP             SDA
                  DQn                                                        47K             SA0 SA1 SA2
                                     SDRAM U0 ~ U3

                                     SDRAM U0 ~ U3

                                     SDRAM U0 ~ U3                                               U0
                                                                                                 U1
                                     Every DQ pin of SDRAM                   CLK0                U2
                                                                             CLK1                U3
VDD                                                           To all SDRAMs                 10
                              Three 0.1uF X7R 0603Capacitors
                              per each SDRAM

Vss

                                                                                                           10pF

                                                                                            Rev. 1.2 March 2004
256MB, 512MB Unbuffered SODIMM                                                                              SDRAM

512MB, 64Mx64 Module (M366S6554BTS) (Populated as 2 bank of x16 SDRAM Module)

FUNCTIONAL BLOCK DIAGRAM

  CS1                                                                       DQM4
  CS0
DQM0                                                                       DQ32
                                                                           DQ33
                   LDQM CS    LDQM CS                                      DQ34   LDQM CS              LDQM CS
                                                                           DQ35
DQ0               DQ0        DQ0                                          DQ36   DQ0                  DQ0
DQ1                                                                       DQ37
DQ2               DQ1        DQ1                                          DQ38   DQ1                  DQ1
DQ3                                                                       DQ39
DQ4               DQ2    U0  DQ2          U4                               DQM5  DQ2     U2           DQ2   U6
DQ5                                                                       DQ40
DQ6               DQ3        DQ3                                          DQ41   DQ3                  DQ3
DQ7                                                                       DQ42
                   DQ4        DQ4                                          DQ43   DQ4                  DQ4
DQM1                                                                       DQ44
                   DQ5        DQ5                                          DQ45   DQ5                  DQ5
DQ8                                                                       DQ46
DQ9               DQ6        DQ6                                          DQ47   DQ6                  DQ6
DQ10                                                                        DQM6
DQ11               DQ7        DQ7                                                 DQ7                  DQ7
DQ12                                                                       DQ48
DQ13               UDQM       UDQM                                         DQ49   UDQM                 UDQM
DQ14                                                                       DQ50
DQ15               DQ8        DQ8                                          DQ51   DQ8                  DQ8
                   DQ9        DQ9                                          DQ52   DQ9                  DQ9
                   DQ10       DQ10                                         DQ53   DQ10                 DQ10
                   DQ11       DQ11                                         DQ54   DQ11                 DQ11
                   DQ12       DQ12                                         DQ55   DQ12                 DQ12
                   DQ13       DQ13                                          DQM7  DQ13                 DQ13
                   DQ14       DQ14                                         DQ56   DQ14                 DQ14
                   DQ15       DQ15                                         DQ57   DQ15                 DQ15
                                                                           DQ58
DQM2                                                                       DQ59
                                                                           DQ60
                   LDQM CS    LDQM CS                                      DQ61   LDQM CS              LDQM CS
                                                                           DQ62
      DQ16         DQ0        DQ0                                          DQ63   DQ0                  DQ0
      DQ17
      DQ18         DQ1        DQ1                               To all SDRAMs     DQ1                  DQ1
      DQ19
      DQ20         DQ2    U1  DQ2          U5                                     DQ2     U3           DQ2   U7
      DQ21
      DQ22         DQ3        DQ3                                                 DQ3                  DQ3
      DQ23
                   DQ4        DQ4                                                 DQ4                  DQ4
       DQM3
                   DQ5        DQ5                                                 DQ5                  DQ5
      DQ24
      DQ25         DQ6        DQ6                                                 DQ6                  DQ6
      DQ26
      DQ27         DQ7        DQ7                                                 DQ7                  DQ7
      DQ28
      DQ29         UDQM       UDQM                                                UDQM                 UDQM
      DQ30
      DQ31         DQ8        DQ8                                                 DQ8                  DQ8
                   DQ9        DQ9                                                 DQ9                  DQ9
A0 ~ A12, BA0 & 1  DQ10       DQ10                                                DQ10                 DQ10
                   DQ11       DQ11                                                DQ11                 DQ11
                   DQ12       DQ12                                                DQ12                 DQ12
                   DQ13       DQ13                                                DQ13                 DQ13
                   DQ14       DQ14                                                DQ14                 DQ14
                   DQ15       DQ15                                                DQ15                 DQ15

                            SDRAM U0 ~ U7

       RAS                  SDRAM U0 ~ U7                                                   Serial PD

       CAS                  SDRAM U0 ~ U7                                         SCL   WP             SDA
                                                                                  47K    SA0 SA1 SA2

       WE                   SDRAM U0 ~ U7

       CKE0                 SDRAM U0 ~ U3

       CKE1                 SDRAM U4 ~ U7                                                     U0/U4
                            Every DQ pin of SDRAM                                             U1/U5
                      10                                                                      U2/U6
        DQn                                                                                   U3/U7

VDD                                                                               CLK0/1
                              Three 0.1 uF X7R 0603 Capacitors

                              per each SDRAM
Vss

                                                                                          Rev. 1.2 March 2004
256MB, 512MB Unbuffered SODIMM                                                                                                 SDRAM

ABSOLUTE MAXIMUM RATINGS                     Symbol                            Value                                           Unit
                                            VIN, VOUT                       -1.0 ~ 4.6                                           V
                    Parameter               VDD, VDDQ                       -1.0 ~ 4.6                                           V
Voltage on any pin relative to Vss                                        -55 ~ +150                                           C
Voltage on VDD supply relative to Vss         TSTG                  1.0 * # of component                                        W
Storage temperature                             PD                                                                             mA
Power dissipation                               IOS                             50
Short circuit current

Note : Permanent device damage may occur if "ABSOLUTE MAXIMUM RATINGS" are exceeded.
         Functional operation should be restricted to recommended operating condition.
         Exposure to higher than recommended voltage for extended periods of time could affect device reliability.

DC OPERATING CONDITIONS AND CHARACTERISTICS

Recommended operating conditions (Voltage referenced to VSS = 0V, TA = 0 to 70C)

Parameter                         Symbol    Min           Typ                      Max       Unit                                  Note

Supply voltage                    VDD       3.0           3.3                      3.6       V                                       1
                                                                                                                                     2
Input high voltage                VIH       2.0           3.0                      VDDQ+0.3  V                                 IOH = -2mA
Input low voltage                                                                                                              IOL = 2mA
Output high voltage               VIL       -0.3          0                        0.8       V                                       3
Output low voltage
Input leakage current             VOH       2.4           -                        -         V

                                  VOL       -             -                        0.4       V

                                  ILI       -10           -                        10        uA

Notes : 1. VIH (max) = 5.6V AC.The overshoot voltage duration is  3ns.
           2. VIL (min) = -2.0V AC. The undershoot voltage duration is  3ns.
           3. Any input 0V  VIN  VDDQ.
               Input leakage currents include Hi-Z output leakage for all bi-directional buffers with Tri-State outputs.

CAPACITANCE (VDD = 3.3V, TA = 23C, f = 1MHz, VREF = 1.4V 200 mV)

                       Parameter                  Symbol       M464S3354BTS                  M464S6454BTS                      Unit

                                                               Min                 Max       Min                          Max

Input capacitance (A0 ~ A12, BA0 ~ BA1)           CIN1         15                     25     25                           45   pF
Input capacitance (RAS, CAS, WE)
Input capacitance (CKE0 ~ CKE1)                   CIN2         15                     25     25                           45   pF
Input capacitance (CLK0 ~ CLK1)
Input capacitance (CS0 ~ CS1)                     CIN3         15                     25     15                           25   pF
Input capacitance (DQM0 ~ DQM7)
Data input/output capacitance (DQ0 ~ DQ63)        CIN4         15                     21     15                           21   pF

                                                  CIN5         15                     25     15                           25   pF

                                                  CIN6         10                     12     10                           12   pF

                                                  COUT         10                     12     10                           12   pF

                                                                                             Rev. 1.2 March 2004
256MB, 512MB Unbuffered SODIMM                                                                              SDRAM

DC CHARACTERISTICS
M464S3354BTS (32M x 64, 256MB Module)

(Recommended operating condition unless otherwise noted, TA = 0 to 70C)

Parameter                  Symbol       Test Condition                                             Version  Unit  Note
                                                                                                      7A
Operating current            ICC1       Burst length = 1                                             400    mA    1
(One bank active)           ICC2P       tRC  tRC(min)                                                  8
                           ICC2PS       IO = 0 mA                                                      8    mA
Precharge standby current   ICC2N                                                                     80
in power-down mode         ICC2NS       CKE  VIL(max), tCC = 10ns                                     40    mA
                            ICC3P                                                                     25
Precharge standby current  ICC3PS       CKE & CLK  VIL(max), tCC =                                    25    mA
in non power-down mode      ICC3N                                                                    120    mA
                           ICC3NS       CKE  VIH(min), CS  VIH(min), tCC = 10ns                      100    mA
Active standby current in               Input signals are changed one time during 20ns
power-down mode              ICC4                                                                    520    mA    1
                                        CKE  VIH(min), CLK  VIL(max), tCC =
Active standby current in    ICC5       Input signals are stable                                     800    mA    2
non power-down mode          ICC6                                                                     12
(One bank active)                       CKE  VIL(max), tCC = 10ns                                      6    mA

Operating current                       CKE & CLK  VIL(max), tCC =
(Burst mode)
                                        CKE  VIH(min), CS  VIH(min), tCC = 10ns
Refresh current                         Input signals are changed one time during 20ns

Self refresh current                    CKE  VIH(min), CLK  VIL(max), tCC =
                                        Input signals are stable
                                                                                                            mA
                                        IO = 0 mA
                                        Page burst
                                        4Banks activated
                                        tCCD = 2CLKs

                                        tRC  tRC(min)

                                                                                                C
                                        CKE  0.2V

                                                                                                L

Notes : 1. Measured with outputs open.
           2. Refresh period is 64ms.

                                                                                                   Rev. 1.2 March 2004
256MB, 512MB Unbuffered SODIMM                                                                              SDRAM

DC CHARACTERISTICS
M464S6554BTS (64M x 64, 512MB Module)

(Recommended operating condition unless otherwise noted, TA = 0 to 70C)

Parameter                  Symbol       Test Condition                                             Version  Unit  Note
                                                                                                      7A
Operating current            ICC1       Burst length = 1                                             520    mA    1
(One bank active)           ICC2P       tRC  tRC(min)                                                 16
                           ICC2PS       IO = 0 mA                                                     16    mA
Precharge standby current   ICC2N                                                                    160
in power-down mode         ICC2NS       CKE  VIL(max), tCC = 10ns                                     80    mA
                            ICC3P                                                                     50
Precharge standby current  ICC3PS       CKE & CLK  VIL(max), tCC =                                    50    mA
in non power-down mode      ICC3N                                                                    240    mA
                           ICC3NS       CKE  VIH(min), CS  VIH(min), tCC = 10ns                      200    mA
Active standby current in               Input signals are changed one time during 20ns
power-down mode              ICC4                                                                    640    mA    1
                                        CKE  VIH(min), CLK  VIL(max), tCC =
Active standby current in    ICC5       Input signals are stable                                     920    mA    2
non power-down mode          ICC6                                                                     24
(One bank active)                       CKE  VIL(max), tCC = 10ns                                     12    mA

Operating current                       CKE & CLK  VIL(max), tCC =
(Burst mode)
                                        CKE  VIH(min), CS  VIH(min), tCC = 10ns
Refresh current                         Input signals are changed one time during 20ns

Self refresh current                    CKE  VIH(min), CLK  VIL(max), tCC =
                                        Input signals are stable
                                                                                                            mA
                                        IO = 0 mA
                                        Page burst
                                        4Banks activated
                                        tCCD = 2CLKs

                                        tRC  tRC(min)

                                                                                                C
                                        CKE  0.2V

                                                                                                L

Notes : 1. Measured with outputs open.
           2. Refresh period is 64ms.

                                                                                                   Rev. 1.2 March 2004
256MB, 512MB Unbuffered SODIMM                                                                    SDRAM

AC OPERATING TEST CONDITIONS (VDD = 3.3V 0.3V, TA = 0 to 70C)                                  Unit
                                                                                                    V
                           Parameter                                      Value                     V
AC input levels (Vih/Vil)                                                 2.4/0.4                  ns
Input timing measurement reference level                                                            V
Input rise and fall time                                                    1.4
Output timing measurement reference level                               tr/tf = 1/1
Output load condition
                                                                            1.4
                                                                        See Fig. 2

                                    3.3V                                                          Vtt = 1.4V
                                                                                                   50
                                    1200                                                           50pF

Output                                     VOH (DC) = 2.4V, IOH = -2mA  Output       Z0 = 50
              870                          VOL (DC) = 0.4V, IOL = 2mA

                                    50pF

             (Fig. 1) DC output load circuit                                         (Fig. 2) AC output load circuit

OPERATING AC PARAMETER

(AC operating conditions unless otherwise noted)

                 Parameter                        Symbol                Version      Unit                                Note
                                                                           7A

Row active to row active delay                    tRRD(min)             15                    ns                         1

RAS to CAS delay                                  tRCD(min)             20                    ns                         1

Row precharge time                                tRP(min)              20                    ns                         1

Row active time                                   tRAS(min)             45                    ns                         1

                                                  tRAS(max)             100                   us

Row cycle time                                    tRC(min)              65                    ns                         1

Last data in to row precharge                     tRDL(min)             2            CLK                                 2

Last data in to Active delay                      tDAL(min)             2 CLK + tRP           -

Last data in to new col. address delay            tCDL(min)             1            CLK                                 2

Last data in to burst stop                        tBDL(min)             1            CLK                                 2

Col. address to col. address delay                tCCD(min)             1            CLK                                 3

Number of valid output data               CAS latency=3                 2                     ea                         4
                                          CAS latency=2
                                                                        1

Notes : 1. The minimum number of clock cycles is determined by dividing the minimum time required with clock cycle time
              and then rounding off to the next higher integer.

           2. Minimum delay is required to complete write.
           3. All parts allow every cycle column address change.
           4. In case of row precharge interrupt, auto precharge and read burst stop.

                                                                                     Rev. 1.2 March 2004
256MB, 512MB Unbuffered SODIMM                                                                               SDRAM

AC CHARACTERISTICS (AC operating conditions unless otherwise noted)
REFER TO THE INDIVIDUAL COMPONENET, NOT THE WHOLE MODULE.

           Parameter             Symbol                7A                                              Unit  Note

                                                  Min      Max

CLK cycle         CAS latency=3                   7.5                                                  ns    1
time                                         tCC                                           1000

                  CAS latency=2                   10

CLK to valid      CAS latency=3  tSAC                      5.4                                         ns    1,2
output delay      CAS latency=2
                                                           6

Output data       CAS latency=3  tOH              3                                                    ns    2
hold time         CAS latency=2
                                                  3

CLK high pulse width             tCH              2.5                                                  ns    3

CLK low pulse width              tCL              2.5                                                  ns    3

Input setup time                 tSS              1.5                                                  ns    3

Input hold time                  tSH              0.8                                                  ns    3

CLK to output in Low-Z           tSLZ             1                                                    ns    2

CLK to output CAS latency=3      tSHZ                      5.4                                         ns

in Hi-Z           CAS latency=2                            6

Notes : 1. Parameters depend on programmed CAS latency.
           2. If clock rising time is longer than 1ns, (tr/2-0.5)ns should be added to the parameter.
           3. Assumed input rise and fall time (tr & tf) = 1ns.
               If tr & tf is longer than 1ns, transient time compensation should be considered,
               i.e., [(tr + tf)/2-1]ns should be added to the parameter.

                                                                                                       Rev. 1.2 March 2004
256MB, 512MB Unbuffered SODIMM                                                                                    SDRAM

SIMPLIFIED TRUTH TABLE                                     (V=Valid, X=Dont care, H=Logic high, L=Logic low)

            Command                        CKEn-1 CKEn CS RAS CAS WE DQM BA0,1 A10/AP                             A0 ~ A9,  Note
                                                                                                                  A11, A12  1,2
                                                                                                                              3
Register           Mode register set       H  X  LL     L  L  X     OP code                                                   3
                                                                                                                              3
                   Auto refresh            H  H  LL     LH    X        X                                                      3
                                                                                                                              4
Refresh                            Entry      L                                                                             4,5
                                                                                                                              4
                   Self                          LH HH                                                                      4,5
                                                                                                                              6
                   refresh         Exit    L  H               X        X
                                                                                                                              7
                                                 HX     X  X

Bank active & row addr.                    H  X  LL     HH    X  V  Row address

Read &             Auto precharge disable  H  X  LH     LH    X  V  L                                             Column

column address     Auto precharge enable                            H                                             address

Write &            Auto precharge disable  H  X  LH     L  L  X  V  L                                             Column

column address Auto precharge enable                                H                                             address

Burst stop                                 H  X  LH     H  L  X        X

Precharge          Bank selection          H  X  LL     HL    X  V  L                                             X
                   All banks
                                                                 X  H

                                   Entry   H  L  HX     XX    X

Clock suspend or                                 LV     VV             X
active power down

                                   Exit    L  H  XX     X  X  X

                                   Entry   H  L  HX     XX    X

Precharge power down mode                        LH HH
                                                                                                               X

                                   Exit    L  H  HX     XX    X

                                                 LV     VV

DQM                                        H         X        V        X

No operation command                       H  X  HX     XX    X        X

                                                 LH HH

Notes : 1. OP Code : Operand code
               A0 ~ A12 & BA0 ~ BA1 : Program keys. (@ MRS)

            2. MRS can be issued only at all banks precharge state.
               A new command can be issued after 2 clock cycles of MRS.

            3. Auto refresh functions are as same as CBR refresh of DRAM.
               The automatical precharge without row precharge command is meant by "Auto".
               Auto/self refresh can be issued only at all banks precharge state.

            4. BA0 ~ BA1 : Bank select addresses.
               If both BA0 and BA1 are "Low" at read, write, row active and precharge, bank A is selected.
               If BA0 is "High" and BA1 is "Low" at read, write, row active and precharge, bank B is selected.
               If BA0 is "Low" and BA1 is "High" at read, write, row active and precharge, bank C is selected.
               If both BA0 and BA1 are "High" at read, write, row active and precharge, bank D is selected.
               If A10/AP is "High" at row precharge, BA0 and BA1 is ignored and all banks are selected.

            5. During burst read or write with auto precharge, new read/write command can not be issued.
               Another bank read/write command can be issued after the end of burst.
               New row active of the associated bank can be issued at tRP after the end of burst.

            6. Burst stop command is valid at every burst length.
            7. DQM sampled at positive going edge of a CLK and masks the data-in at the very CLK (Write DQM latency is 0),

               but makes Hi-Z state the data-out of 2 CLK cycles after. (Read DQM latency is 2)

                                                                 Rev. 1.2 March 2004
256MB, 512MB Unbuffered SODIMM                                                                                                 SDRAM

PACKAGE DIMENSIONS : 32Mx64 (M464S3354BTS)                                                                          Units : Inches (Millimeters)

                                                                         2.66                                                             2-R 0.078 Min
                                                                        (67.56)                                                             (2.00 Min)

                                                                         2.50
                                                                        (63.60)

0.16 0.0390.24                                                        59 61                                     0.79
(4.00 0.10)(6.0)                                                                                                    (20.00)

                                                 1                                                                          1.00
                           0.13                                                                                                  (25.40)
                          (3.30)                                                                   143
                                                     0.91                       0.18       1.29
                         0.15                       (23.20)                    (4.60)     (32.80)                    2- 0.07
                        (3.70)                                                                                           (1.80)
                                                                 0.10          0.083
                                                 2              (2.50)         (2.10)                          Y
                                                                                                   144
                                                                                       Z

                                                                        60 62

   0.150 Max0.125 Min                                                     0.16 0.0039            0.100 Min                      0.024 0.001
   (3.80 Max)(3.20 Min)                                                    (4.00 0.10)               (2.540 Min)               (0.600 0.050)
                            0.157 Min
0.04 0.0039                    (4.00 Min)                   0.06 0.0039                                                         0.008 0.006
(1.00 0.10)                                                  (1.50 0.1)                                                       (0.200 0.150)
                                                                                                                               0.03 TYP
                                                    Detail Z                                                                  (0.80 TYP)
                                                                                                                           Detail Y
Tolerances : 0.006(.15) unless otherwise specified
                                                                                                                  Rev. 1.2 March 2004
The used device is 32Mx16 SDRAM, TSOPII
SDRAM Part No. : K4S511632B
256MB, 512MB Unbuffered SODIMM                                                                                                 SDRAM

PACKAGE DIMENSIONS : 64Mx64 (M464S6554BTS)                                                                          Units : Inches (Millimeters)

                                                                         2.66                                                             2-R 0.078 Min
                                                                        (67.56)                                                             (2.00 Min)

                                                                         2.50
                                                                        (63.60)

0.16 0.0390.24                                                        59 61                                     0.79
(4.00 0.10)(6.0)                                                                                                    (20.00)

                                                 1                                                                          1.25
                           0.13                                                                                                  (31.75)
                          (3.30)                                                                   143
                                                     0.91                       0.18       1.29
                         0.15                       (23.20)                    (4.60)     (32.80)                    2- 0.07
                        (3.70)                                                                                           (1.80)
                                                                 0.10          0.083
                                                 2              (2.50)         (2.10)                          Y
                                                                                                   144
                                                                                       Z

                                                                        60 62

   0.150 Max0.125 Min                                                     0.16 0.0039            0.100 Min                      0.024 0.001
   (3.80 Max)(3.20 Min)                                                    (4.00 0.10)               (2.540 Min)               (0.600 0.050)
                            0.157 Min
0.04 0.0039                    (4.00 Min)                   0.06 0.0039                                                         0.008 0.006
(1.00 0.10)                                                  (1.50 0.1)                                                       (0.200 0.150)
                                                                                                                               0.03 TYP
                                                    Detail Z                                                                  (0.80 TYP)
                                                                                                                           Detail Y
Tolerances : .006(.15) unless otherwise specified
                                                                                                                  Rev. 1.2 March 2004
The used device is 32Mx16 SDRAM, TSOPII
SDRAM Part No. : K4S511632B
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved