电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

M38203

器件型号:M38203
厂商名称:Mitsubishi Electric
厂商官网:http://www.mitsubishielectric.com/semiconductors/
下载文档

器件描述

8-BIT SINGLE-CHIP MICROCOMPUTER

文档预览

M38203器件文档内容

                                                               ADVANCED AND EVER ADVANCINGMITSUBISHI ELECTRIC

MITSUBISHI 8-BIT SINGLE-CHIP MICROCOMPUTER
                 740 FAMILY / 38000 SERIES

           3820

             Group

                            User's Manual

                                           MITSUBISHI
                                           ELECTRIC
                       Keep safety first in your circuit designs!

Mitsubishi Electric Corporation puts the maximum effort into making
semiconductor products better and more reliable, but there is always the
possibility that trouble may occur with them. Trouble with semiconductors
may lead to personal injury, fire or property damage. Remember to give due
consideration to safety when making your circuit designs, with appropriate
measures such as (i) placement of substitutive, auxiliary circuits, (ii) use of
non-flammable material or (iii) prevention against any malfunction or mishap.

                           Notes regarding these materials

These materials are intended as a reference to assist our customers in the
selection of the Mitsubishi semiconductor product best suited to the
customer's application; they do not convey any license under any
intellectual property rights, or any other rights, belonging to Mitsubishi
Electric Corporation or a third party.

Mitsubishi Electric Corporation assumes no responsibility for any damage,
or infringement of any third-party's rights, originating in the use of any
product data, diagrams, charts or circuit application examples contained in
these materials.

All information contained in these materials, including product data,
diagrams and charts, represent information on products at the time of
publication of these materials, and are subject to change by Mitsubishi
Electric Corporation without notice due to product improvements or other
reasons. It is therefore recommended that customers contact Mitsubishi
Electric Corporation or an authorized Mitsubishi Semiconductor product
distributor for the latest product information before purchasing a product
listed herein.

Mitsubishi Electric Corporation semiconductors are not designed or
manufactured for use in a device or system that is used under
circumstances in which human life is potentially at stake. Please contact
Mitsubishi Electric Corporation or an authorized Mitsubishi Semiconductor
product distributor when considering the use of a product contained herein
for any specific purposes, such as apparatus or systems for transportation,
vehicular, medical, aerospace, nuclear, or undersea repeater use.

The prior written approval of Mitsubishi Electric Corporation is necessary to
reprint or reproduce in whole or in part these materials.

If these products or technologies are subject to the Japanese export
control restrictions, they must be exported under a license from the
Japanese government and cannot be imported into a country other than
the approved destination.
Any diversion or reexport contrary to the export control laws and
regulations of Japan and/or the country of destination is prohibited.

Please contact Mitsubishi Electric Corporation or an authorized Mitsubishi
Semiconductor product distributor for further details on these materials or
the products contained therein.
REVISION DESCRIPTION LIST         3820 GROUP USER'S MANUAL

Rev.                       Revision Description              Rev.
No.                                                           date
1.0 First Edition                                          970901

                           (1/1)
Preface

This user's manual describes Mitsubishi's CMOS 8-
bit microcomputers 3820 Group.
After reading this manual, the user should have a
through knowledge of the functions and features of
the 3820 Group, and should be able to fully utilize
the product. The manual starts with specifications
and ends with application examples.
For details of software, refer to the "SERIES 740
USER'S MANUAL."
BEFORE USING THIS USER'S MANUAL

This user's manual consists of the following three chapters. Refer to the chapter appropriate to your conditions, such
as hardware design or software development.

1. Organization

q CHAPTER 1 HARDWARE
     This chapter describes features of the microcomputer, operation of each peripheral function and electric
     characteristics.

q CHAPTER 2 APPLICATION
     This chapter describes usage and application examples of peripheral functions, based mainly on setting examples
     of related registers.

q CHAPTER 3 APPENDIX
     This chapter includes precautions for systems development using the microcomputer, a list of control registers,
     the masking confirmation forms (mask ROM version), ROM programming confirmation forms (One Time PROM
     version) and mark specification forms which are to be submitted when ordering.

2. Structure of register

The figure of each register structure describes its functions, contents at reset, and attributes as follows :

                                     Bits                                     Bit attributes (Note 2)

b7 b6 b5 b4 b3 b2 b1 b0              Values immediately after reset release (Note 1)

1                        CPU mode register (CPUM) [Address:3B 16]

                         B                 Name                      Functions                         At reset  RW

                         0 Processor mode bits                  b1b0                                   0         11

                                                                00: Single-chip mode                                   !
                                                                01:
                         1                                      10: Not available
                                                                11:                                    0

                         2 Stack page selection bit             0 : 0 page                             0
                                                                1 : 1 page

                         3 Fix this bit to "1."                                                        1

                         4 Port XC switch bit                   0 : I/O port                           0
                                                                1 : XCIN, XCOUT

                         5 Main clock (XINXOUT) stop bit       0 : Oscillating                        0
                                                                1 : Stopped

                         6 Main clock division ratio            0 : f(XIN)/2                           1
                             selection bit                          ((hhiigghh--ssppeeeedd mmooddee))
                                                                1 : f(XIN)/8

                                                                     (middle-speed mode)

                         7 Internal system clock selection bit  0 : XIN-XOUT selected                  0
                                                                    (middle-/high-speed mode)

                                                                1 : XCIN-XCOUT selected
                                                                    (low-speed mode)

: Bit in which nothing is allocated              : Bit that is not used for control of the corresponding function

Notes 1: Values immediately after reset release
                  0"0" at reset release
                  1"1" at reset release
                  ?Undefined or reset release

2: Bit attributesThe attributes of control register bits are classified into 3 types : read-only, write-only
                        and read and write. In the figure, these attributes are represented as follows :

   RRead                                        W Write

               Read enabled                                  Write enabled
            ! Read disabled
            0 Fixed to "0"                               ! Write disabled
            1 Fixed to "1"                                V Only "0" write enabled
                                                                0 Fix to "0"
                                                                1 Fix to "1"
Table of contents

                   Table of contents

CHAPTER 1. HARDWARE

                    DESCRIPTION ................................................................................................................................ 1-2
                    FEATURES ..................................................................................................................................... 1-2
                    APPLICATIONS .............................................................................................................................. 1-2
                    PIN CONFIGURATION (TOP VIEW) ........................................................................................... 1-3
                    FUNCTIONAL BLOCK DIAGRAM (Package: 80P6N-A) .......................................................... 1-4
                    PIN DESCRIPTION ........................................................................................................................ 1-5
                    PART NUMBERING ....................................................................................................................... 1-7
                    GROUP EXPANSION .................................................................................................................... 1-8
                    GROUP EXPANSION (EXTENDED OPERATING TEMPERATURE VERSION) ..................... 1-9
                    GROUP EXPANSION (LOW POWER SOURCE VOLTAGE VERSION) ............................... 1-10
                    FUNCTIONAL DESCRIPTION ..................................................................................................... 1-11

                          Central Processing Unit (CPU) ...............................................................................................1-11
                          CPU Mode Register ................................................................................................................1-11
                    MEMORY ....................................................................................................................................... 1-12
                          Special Function Register (SFR) Area ................................................................................... 1-12
                          RAM ........................................................................................................................................1-12
                          ROM ....................................................................................................................................... 1-12
                          Interrupt Vector Area .............................................................................................................. 1-12
                          Zero Page ...............................................................................................................................1-12
                          Special Page ..........................................................................................................................1-12
                    I/O PORTS ....................................................................................................................................1-14
                          Direction Registers (ports P2, P41P47, and P5P7) ............................................................. 1-14
                          Direction Registers (ports P0 and P1) .................................................................................... 1-14
                          Ports P3 and P40 ................................................................................................................................................. 1-14
                          Pull-up/Pull-down Control ....................................................................................................... 1-14
                    INTERRUPTS ................................................................................................................................ 1-19
                          Interrupt Control ......................................................................................................................1-19
                          Interrupt Operation .................................................................................................................1-19
                          Notes on Use ..........................................................................................................................1-19
                          Key Input Interrupt (Key-on Wake up) .................................................................................... 1-21
                    TIMERS .........................................................................................................................................1-22
                          Timer X ...................................................................................................................................1-23
                          Timer X Write Control ............................................................................................................. 1-23
                          Note on CNTR0 Interrupt Active Edge Selection .................................................................... 1-23
                          Real Time Port Control ...........................................................................................................1-23
                          Timer Y ...................................................................................................................................1-24
                          Note on CNTR1 Interrupt Active Edge Selection .................................................................... 1-24
                          Timer 1, Timer 2, Timer 3 ....................................................................................................... 1-25
                          Timer 2 Write Control ............................................................................................................. 1-25
                          Timer 2 Output Control ...........................................................................................................1-25
                          Note on Timer 1 to Timer 3..................................................................................................... 1-25
                    SERIAL I/O1 ................................................................................................................................. 1-26
                          Clock Synchronous Serial I/O Mode ....................................................................................... 1-26
                          Serial I/O1 Control Register (SIO1CON) 001A16 .................................................................................... 1-28
                          UART Control Register (UARTCON) 001B16 ........................................................................................... 1-28
                          Serial I/O1 Status Register (SIO1STS) 001916 ........................................................................................ 1-28
                          Transmit Buffer/Receive Buffer Register (TB/RB) 001816 ................................................................... 1-28
                          Baud Rate Generator (BRG) 001C16 ........................................................................................................... 1-28
                    SERIAL I/O2 ................................................................................................................................. 1-30
                          Serial I/O2 Control Register (SIO2CON) 001D16 .................................................................................... 1-30

i                  3820 GROUP USER'S MANUAL
                                                                                    Table of contents

LCD DRIVE CONTROL CIRCUIT .............................................................................................. 1-32
      Bias Control and Applied Voltage to LCD Power Input Pins .................................................. 1-34
      Common Pin and Duty Ratio Control ..................................................................................... 1-34
      LCD Display RAM ...................................................................................................................1-35
      LCD Drive Timing ...................................................................................................................1-35

WATCHDOG TIMER .................................................................................................................... 1-38
      Initial Value of Watchdog Timer.............................................................................................. 1-38
      Watchdog Timer Operation .................................................................................................... 1-38

CLOCK OUTPUT FUNCTION .................................................................................................1-39
RESET CIRCUIT .......................................................................................................................... 1-40
CLOCK GENERATING CIRCUIT ............................................................................................... 1-42

      Frequency Control ..................................................................................................................1-42
      Oscillation Control ..................................................................................................................1-42
NOTES ON PROGRAMMING ..................................................................................................... 1-45
      Processor Status Register ...................................................................................................... 1-45
      Interrupt .................................................................................................................................. 1-45
      Decimal Calculations .............................................................................................................. 1-45
      Timers..................................................................................................................................... 1-45
      Multiplication and Division Instructions ................................................................................... 1-45
      Ports .......................................................................................................................................1-45
      Serial I/O................................................................................................................................. 1-45
      Instruction Execution Time ..................................................................................................... 1-45
DATA REQUIRED FOR MASK ORDERS ................................................................................ 1-46
ROM PROGRAMMIG METHOD ................................................................................................. 1-46
Absolute maximum ratings ....................................................................................................... 1-47
Recommended operating conditions ...................................................................................... 1-47
Electrical characteristics ........................................................................................................... 1-49
Timing requirements 1 .............................................................................................................. 1-51
Timing requirements 2 .............................................................................................................. 1-51
Switching characteristics 1 ...................................................................................................... 1-52
Switching characteristics 2 ...................................................................................................... 1-52
Absolute maximum ratings (Extended operating temperature version) .......................... 1-53
Recommended operating conditions (Extended operating temperature version) .......................................... 1-53
Electrical characteristics (Extended operating temperature version) ............................... 1-55
Timing requirements 1 (Extended operating temperature version) .................................. 1-57
Timing requirements 2 (Extended operating temperature version) .................................. 1-57
Switching characteristics 1 (Extended operating temperature version) .......................... 1-58
Switching characteristics 2 (Extended operating temperature version) .......................... 1-58
Absolute maximum ratings (Low power source voltage version) ................................... 1-59
Recommended operating conditions (Low power source voltage version) ....................................................1-59
Electrical characteristics (Low power source voltage version) ........................................ 1-61
Timing requirements 1 (Low power source voltage version) ........................................... 1-63
Timing requirements 2 (Low power source voltage version) ........................................... 1-63
Switching characteristics 1 (Low power source voltage version) ................................... 1-64
Switching characteristics 2 (Low power source voltage version) ................................... 1-64
Timing diagram ........................................................................................................................... 1-65
STANDARD CHARACTERISTICS .............................................................................................. 1-66
Power Source Current Characteristic Examples (ICCVCC characteristics) ............................ 1-66
Power Source Frequency Characteristic Examples .................................................................. 1-68
Port Standard Characteristic Examples ...................................................................................... 1-69

3820 GROUP USER'S MANUAL  ii
Table of contents

CHAPTER 2. APPLICATION

                    2.1 I/O pins .................................................................................................................................... 2-2
                          2.1.1 I/O ports ........................................................................................................................... 2-2
                          2.1.2 Function pins ...................................................................................................................2-7
                          2.1.3 Application examples....................................................................................................... 2-8
                          2.1.4 Notes on use .................................................................................................................2-12

                    2.2 Interrupts ...............................................................................................................................2-15
                          2.2.1 Explanation of operations .............................................................................................. 2-15
                          2.2.2 Control ........................................................................................................................... 2-19
                          2.2.3 Related registers ...........................................................................................................2-22
                          2.2.4 INT interrupts .................................................................................................................2-28
                          2.2.5 Key input interrupt .........................................................................................................2-29
                          2.2.6 Notes on use .................................................................................................................2-31

                    2.3 Timer X and timer Y ..........................................................................................................2-32
                          2.3.1 Explanation of timer X operations.................................................................................. 2-32
                          2.3.2 Explanation of timer Y operations.................................................................................. 2-42
                          2.3.3 Related registers ...........................................................................................................2-50
                          2.3.4 Register setting example ...............................................................................................2-66
                          2.3.5 Application examples..................................................................................................... 2-75
                          2.3.6 Notes on use .................................................................................................................2-82

                    2.4 Timer 1, timer 2, and timer 3 .......................................................................................... 2-85
                          2.4.1 Explanation of operations .............................................................................................. 2-85
                          2.4.2 Related registers ...........................................................................................................2-90
                          2.4.3 Register setting example ...............................................................................................2-99
                          2.4.4 Application example .................................................................................................... 2-100
                          2.4.5 Notes on use ...............................................................................................................2-102

                    2.5 Serial I/O1 ........................................................................................................................... 2-103
                          2.5.1 Explanation of operations ............................................................................................ 2-103
                          2.5.2 Pins .............................................................................................................................. 2-120
                          2.5.3 Related registers .........................................................................................................2-121
                          2.5.4 Register setting example .............................................................................................2-129
                          2.5.5 Notes on use ...............................................................................................................2-139

                    2.6 Serial I/O2 ........................................................................................................................... 2-141
                          2.6.1 Explanation of operations ............................................................................................ 2-141
                          2.6.2 Pins .............................................................................................................................. 2-148
                          2.6.3 Related registers .........................................................................................................2-149
                          2.6.4 Register setting example .............................................................................................2-152
                          2.6.5 Notes on use ...............................................................................................................2-154

                    2.7 LCD drive control circuit .................................................................................................2-155
                          2.7.1 Explanation of operations ............................................................................................ 2-155
                          2.7.2 Pins .............................................................................................................................. 2-156
                          2.7.3 Related registers .........................................................................................................2-159
                          2.7.4 Register setting example .............................................................................................2-166
                          2.7.5 Application examples................................................................................................... 2-168
                          2.7.6 Notes on use ...............................................................................................................2-172

                    2.8 Watchdog timer ..................................................................................................................2-173
                          2.8.1 Explanation of operations ............................................................................................ 2-173
                          2.8.2 Related register......................................................................................................... 2-175

                    2.9 Standby function ...............................................................................................................2-176
                          2.9.1 Stop mode ...................................................................................................................2-176
                          2.9.2 Wait mode ...................................................................................................................2-181
                          2.9.3 State transitions of internal clock  ...................................................................................... 2-184

iii  3820 GROUP USER'S MANUAL
                                                                                                     Table of contents

                    2.10 Reset ..................................................................................................................................2-185
                          2.10.1 Explanation of operations .......................................................................................... 2-185
                          2.10.2 Internal state of the microcomputer immediately after reset release ......................... 2-187
                          2.10.3 Reset circuit ...............................................................................................................2-188
                          2.10.4 Notes on the RESET pin ........................................................................................... 2-189

                    2.11 Oscillation circuit ............................................................................................................. 2-190
                          2.11.1 Oscillation circuit........................................................................................................2-190
                          2.11.2 Internal clock  ..........................................................................................................2-192
                          2.11.3 Oscillating operation ..................................................................................................2-194
                          2.11.4 Oscillation stabilizing time ......................................................................................... 2-197

CHAPTER 3. APPENDIX

                    3.1 Built-in PROM version .......................................................................................................... 3-2
                          3.1.1 Product expansion ........................................................................................................... 3-3
                          3.1.2 Performance overview ..................................................................................................... 3-4
                          3.1.3 Pin configuration ..............................................................................................................3-5
                          3.1.4 Functional block diagram ................................................................................................ 3-8
                          3.1.5 Notes on use ...................................................................................................................3-9

                    3.2 Countermeasures against noise ....................................................................................... 3-11
                          3.2.1 Shortest wiring length .................................................................................................... 3-11
                          3.2.2 Connection of a bypass capacitor across the VSS line and the VCC line ....................... 3-12
                          3.2.3 Oscillator concerns ........................................................................................................ 3-13
                          3.2.4 Installing an oscillator away from signal lines where potential levels change frequently............................ 3-14
                          3.2.5 Oscillator protection using VSS pattern .......................................................................... 3-14
                          3.2.6 Set up for I/O ports ........................................................................................................ 3-14
                          3.2.7 Providing of watchdog timer function by software ......................................................... 3-15

                    3.3 Control registers ..................................................................................................................3-16
                    3.4 List of instruction codes ................................................................................................... 3-29
                    3.5 Machine instructions ........................................................................................................... 3-30
                    3.6 Mask ROM ordering method ............................................................................................. 3-40
                    3.7 Mark specification form ..................................................................................................... 3-52
                    3.8 Package outlines ................................................................................................................. 3-54
                    3.9 SFR allocation ...................................................................................................................... 3-56
                    3.10 Pin configuration ............................................................................................................... 3-57

3820 GROUP USER'S MANUAL  iv
List of figures

                 List of figures

CHAPTER 1. HARDWARE

                  Fig. 1 Pin configuration of M38203M4-XXXFP .................................................................................. 1-2
                  Fig. 2 Pin configuration of M38203M4-XXXGP/HP ........................................................................... 1-3
                  Fig. 3 Function block diagram ...........................................................................................................1-4
                  Fig. 4 Part numbering ........................................................................................................................1-7
                  Fig. 5 Memory expansion plan (1) .....................................................................................................1-8
                  Fig. 6 Memory expansion plan (2) .....................................................................................................1-9
                  Fig. 7 Memory expansion plan (3) ................................................................................................... 1-10
                  Fig. 8 Structure of CPU mode register ............................................................................................ 1-11
                  Fig. 9 Memory map diagram ............................................................................................................ 1-12
                  Fig. 10 Memory map of special function register (SFR) .................................................................. 1-14
                  Fig. 11 Structure of PULL register A and PULL register B .............................................................. 1-15
                  Fig. 12 Port block diagram (1) ......................................................................................................... 1-16
                  Fig. 13 Port block diagram (2) ......................................................................................................... 1-17
                  Fig. 14 Port block diagram (3) ......................................................................................................... 1-18
                  Fig. 15 Interrupt control ................................................................................................................... 1-20
                  Fig. 16 Structure of interrupt-related registers ................................................................................. 1-21
                  Fig. 17 Connection example when using key input interrupt and port P2 block diagram ................ 1-21
                  Fig. 18 Timer block diagram ............................................................................................................ 1-22
                  Fig. 19 Structure of timer X mode register ....................................................................................... 1-23
                  Fig. 20 Structure of timer Y mode register ....................................................................................... 1-24
                  Fig. 21 Structure of timer 123 mode register ................................................................................... 1-25
                  Fig. 22 Block diagram of clock synchronous serial I/O1 .................................................................. 1-26
                  Fig. 23 Operation of clock synchronous serial I/O1 function ........................................................... 1-26
                  Fig. 24 Block diagram of UART serial I/O1 ...................................................................................... 1-27
                  Fig. 25 Operation of UART serial I/O1 function ............................................................................... 1-27
                  Fig. 26 Structure of serial I/O1 control registers .............................................................................. 1-29
                  Fig. 27 Structure of serial I/O2 control register ................................................................................ 1-29
                  Fig. 28 Block diagram of serial I/O2 function ................................................................................... 1-30
                  Fig. 29 Timing of serial I/O2 function ............................................................................................... 1-31
                  Fig. 30 Structure of segment output enable register and LCD mode register ................................. 1-32
                  Fig. 31 Block diagram of LCD controller/driver ................................................................................ 1-33
                  Fig. 32 Example of circuit at each bias ............................................................................................ 1-34
                  Fig. 33 LCD display RAM map ........................................................................................................ 1-35
                  Fig. 34 LCD drive waveform (1/2 bias) ............................................................................................ 1-36
                  Fig. 35 LCD drive waveform (1/3 bias) ............................................................................................ 1-37
                  Fig. 36 Watchdog timer block diagram ............................................................................................ 1-38
                  Fig. 37 Structure of watchdog timer control register ........................................................................ 1-38
                  Fig. 38 Structure of  output control register ................................................................................... 1-39
                  Fig. 39 Example of reset circuit ....................................................................................................... 1-40
                  Fig. 40 Internal state of microcomputer immediately after reset ...................................................... 1-40
                  Fig. 41 Reset sequence ................................................................................................................... 1-41
                  Fig. 42 Ceramic resonator circuit ..................................................................................................... 1-42
                  Fig. 43 External clock input circuit ................................................................................................... 1-42
                  Fig. 44 Clock generating circuit block diagram ................................................................................ 1-43
                  Fig. 45 State transitions of internal clock  ............................................................................................... 1-44
                  Fig. 46 Programming and testing of One Time PROM version ....................................................... 1-46
                  Fig. 47 Circuit for measuring output switching characteristics ........................................................ 1-64
                  Fig. 48 Timing diagram .................................................................................................................... 1-65
                  Fig. 49 ICCVCC characteristic example (f(XIN = 8 MHz)) ................................................................ 1-66
                  Fig. 50 ICCVCC characteristic example (f(XIN = 4 MHz)) ................................................................ 1-66
                  Fig. 51 ICCVCC characteristic example (f(XIN) = 32 kHz, oscillator used) ...................................... 1-67
                  Fig. 52 ICCf(XIN) characteristic example (VCC = 3.0 V) .................................................................. 1-68

i                3820 GROUP USER'S MANUAL
                                                  List of figures

Fig. 53 ICCf(XIN) characteristic example (VCC = 5.0 V) .................................................................. 1-68
Fig. 54 IOHVOH characteristic example of CMOS output port at P-channel drive (P0, P1, P3) ..... 1-69
Fig. 55 IOLVOL characteristic example of CMOS output port at N-channel drive (P0, P1, P3) ...... 1-69
Fig. 56 IOHVOH characteristic example of CMOS output port at P-channel drive (P2, P5, P6, P7) ... 1-70
Fig. 57 IOLVOL characteristic example of CMOS output port at N-channel drive (P2, P5, P6, P7) .... 1-70

CHAPTER 2. APPLICATION

Fig. 2.1.1 I/O port write and read ....................................................................................................... 2-2
Fig. 2.1.2 Structure of port Pi (i = 2, 4 to 7) direction register ............................................................ 2-3
Fig. 2.1.3 Structure of ports P0 and P1 direction registers ................................................................ 2-4
Fig. 2.1.4 Port direction register setting example .............................................................................. 2-5
Fig. 2.1.5 Structure of PULL register A ..............................................................................................2-6
Fig. 2.1.6 Structure of PULL register B ..............................................................................................2-6
Fig. 2.1.7 Connection example 1 for key input .................................................................................. 2-8
Fig. 2.1.8 Key input control procedure 1 ............................................................................................ 2-8
Fig. 2.1.9 Timing diagram 1 where switch A is pressed .................................................................... 2-9
Fig. 2.1.10 Connection example 2 for key input .............................................................................. 2-10
Fig. 2.1.11 Key input control procedure 2 ........................................................................................ 2-10
Fig. 2.1.12 Timing diagram 2 where switch A is pressed ................................................................ 2-11
Fig. 2.2.1 Interrupt operation diagram ............................................................................................. 2-15
Fig. 2.2.2 Changes of stack pointer and program counter upon acceptance of interrupt request ... 2-17
Fig. 2.2.3 Processing time up to execution of interrupt processing routine ..................................... 2-18
Fig. 2.2.4 Timing after acceptance of interrupt request ................................................................... 2-18
Fig. 2.2.5 Interrupt control diagram ................................................................................................. 2-19
Fig. 2.2.6 Example of multiple interrupts ......................................................................................... 2-21
Fig. 2.2.7 Memory allocation of interrupt-related registers .............................................................. 2-22
Fig. 2.2.8 Structure of interrupt edge selection register ................................................................... 2-22
Fig. 2.2.9 Structure of interrupt request register 1 ........................................................................... 2-23
Fig. 2.2.10 Structure of interrupt request register 2 ......................................................................... 2-24
Fig. 2.2.11 Structure of interrupt control register 1 .......................................................................... 2-25
Fig. 2.2.12 Structure of interrupt control register 2 .......................................................................... 2-26
Fig. 2.2.13 Structure of processor status register ............................................................................ 2-27
Fig. 2.2.14 Structure of interrupt edge selection register ................................................................. 2-28
Fig. 2.2.15 Connection example when key input interrupt is used, and port P2 block diagram ................................... 2-29
Fig. 2.2.16 Setting values (corresponding to Figure 2.2.15) of key input interrupt-related registers ............................ 2-30
Fig. 2.2.17 Register setting example ............................................................................................... 2-31
Fig. 2.3.1 Timer mode operation example ....................................................................................... 2-33
Fig. 2.3.2 Pulse output mode operation example ............................................................................ 2-35
Fig. 2.3.3 Event counter mode operation example .......................................................................... 2-37
Fig. 2.3.4 Pulse width measurement mode operation example ....................................................... 2-39
Fig. 2.3.5 Timer mode operation example with real time port function ............................................ 2-41
Fig. 2.3.6 Timer mode operation example ....................................................................................... 2-43
Fig. 2.3.7 Period measurement mode operation example ............................................................... 2-45
Fig. 2.3.8 Event counter mode operation example .......................................................................... 2-47
Fig. 2.3.9 Pulse width HL continuously measurement mode operation example ............................ 2-49
Fig. 2.3.10 Memory allocation of timer X- and the timer Y-related registers ................................... 2-50
Fig. 2.3.11 Structure of port P5 direction register ............................................................................ 2-51
Fig. 2.3.12 Structure of port P6 direction register ............................................................................ 2-52
Fig. 2.3.13 Structure of timer X latch ............................................................................................... 2-53
Fig. 2.3.14 Structure of timer X counter ........................................................................................... 2-54
Fig. 2.3.15 Structure of timer Y latch ............................................................................................... 2-55
Fig. 2.3.16 Structure of timer Y counter ........................................................................................... 2-56
Fig. 2.3.17 Structure of timer X mode register ................................................................................. 2-57
Fig. 2.3.18 Structure of timer Y mode register ................................................................................. 2-60
Fig. 2.3.19 Structure of interrupt request register 1 ......................................................................... 2-62
Fig. 2.3.20 Structure of interrupt request register 2 ......................................................................... 2-63
Fig. 2.3.21 Structure of interrupt control register 1 .......................................................................... 2-64

                        3820 GROUP USER'S MANUAL  ii
List of figures

                  Fig. 2.3.22 Structure of interrupt control register 2 .......................................................................... 2-65
                  Fig. 2.3.23 Example of setting registers for using timer mode ........................................................ 2-66
                  Fig. 2.3.24 Example of setting registers for using pulse output mode ............................................. 2-67
                  Fig. 2.3.25 Example of setting registers for using event counter mode ........................................... 2-68
                  Fig. 2.3.26 Example of setting registers for using pulse width measurement mode ....................... 2-69
                  Fig. 2.3.27 Example of setting registers for using RTP ................................................................... 2-70
                  Fig. 2.3.28 Example of setting registers for using timer mode ........................................................ 2-71
                  Fig. 2.3.29 Example of setting registers for using period measurement mode ............................... 2-72
                  Fig. 2.3.30 Example of setting registers for using event counter mode ........................................... 2-73
                  Fig. 2.3.31 Example of setting registers for using pulse width HL continuously measurement mode .......................... 2-74
                  Fig. 2.3.32 Example of peripheral circuit ......................................................................................... 2-75
                  Fig. 2.3.33 Connection of timer and setting of division ratio ............................................................ 2-75
                  Fig. 2.3.34 Setting of related registers ............................................................................................. 2-76
                  Fig. 2.3.35 Control procedure ..........................................................................................................2-76
                  Fig. 2.3.36 Example of peripheral circuit ......................................................................................... 2-77
                  Fig. 2.3.37 Setting of related registers ............................................................................................. 2-77
                  Fig. 2.3.38 Ringer signal waveform ................................................................................................. 2-78
                  Fig. 2.3.39 Operation timing when ringing pulse is input ................................................................. 2-78
                  Fig. 2.3.40 Control procedure ..........................................................................................................2-79
                  Fig. 2.3.41 Application connection example when RTP is used ...................................................... 2-80
                  Fig. 2.3.42 RTP output example ...................................................................................................... 2-80
                  Fig. 2.3.43 Timer X interrupt processing procedure example when RTP is used ........................... 2-81
                  Fig. 2.4.1 Timer mode operation example ....................................................................................... 2-86
                  Fig. 2.4.2 Rewriting example of counter and latch corresponding to timers 1 or 3 .......................... 2-87
                  Fig. 2.4.3 Rewriting example of timer 2 counter and timer 2 latch (Writing in timer 2 latch only) .... 2-88
                  Fig. 2.4.4 Pulse output example ...................................................................................................... 2-89
                  Fig. 2.4.5 Memory allocation of timer-related registers ................................................................... 2-90
                  Fig. 2.4.6 Structure of latches ..........................................................................................................2-91
                  Fig. 2.4.7 Structure of timer counters .............................................................................................. 2-92
                  Fig. 2.4.8 Structure of timer 123 mode register ............................................................................... 2-93
                  Fig. 2.4.9 Structure of interrupt request register 1 ........................................................................... 2-95
                  Fig. 2.4.10 Structure of interrupt request register 2 ......................................................................... 2-96
                  Fig. 2.4.11 Structure of interrupt control register 1 .......................................................................... 2-97
                  Fig. 2.4.12 Structure of interrupt control register 2 .......................................................................... 2-98
                  Fig. 2.4.13 Example of setting registers for timers 1, 2, and 3 ........................................................ 2-99
                  Fig. 2.4.14 Setting of related registers ........................................................................................... 2-100
                  Fig. 2.4.15 Control procedure ........................................................................................................2-101
                  Fig. 2.5.1 External connection example in clock synchronous mode ............................................ 2-103
                  Fig. 2.5.2 Shift clock ......................................................................................................................2-104
                  Fig. 2.5.3 Transmit operation in clock synchronous mode ............................................................ 2-107
                  Fig. 2.5.4 Transmit timing example in clock synchronous mode ................................................... 2-108
                  Fig. 2.5.5 Receive operation in clock synchronous mode ............................................................. 2-110
                  Fig. 2.5.6 Receive timing example in clock synchronous mode .................................................... 2-110
                  Fig. 2.5.7 Transmit/receive timing example in clock synchronous mode ...................................... 2-111
                  Fig. 2.5.8 External connection example in UART mode ................................................................ 2-112
                  Fig. 2.5.9 Transfer data format in UART mode .............................................................................2-114
                  Fig. 2.5.10 All transfer data formats in UART mode ......................................................................2-115
                  Fig. 2.5.11 Transmit timing example in UART mode ..................................................................... 2-117
                  Fig. 2.5.12 Receive timing example in UART mode ......................................................................2-119
                  Fig. 2.5.13 Memory allocation of serial I/O1-related registers ....................................................... 2-121
                  Fig. 2.5.14 Structure of transmit/receive buffer register ................................................................ 2-121
                  Fig. 2.5.15 Structure of serial I/O1 status register ......................................................................... 2-122
                  Fig. 2.5.16 Structure of serial I/O1 control register ........................................................................ 2-124
                  Fig. 2.5.17 Structure of UART control register .............................................................................. 2-127
                  Fig. 2.5.18 Transmitting method in clock synchronous mode (1) .................................................. 2-129
                  Fig. 2.5.19 Transmitting method in clock synchronous mode (2) .................................................. 2-130
                  Fig. 2.5.20 Receiving method in clock synchronous mode (1) ...................................................... 2-131
                  Fig. 2.5.21 Receiving method in clock synchronous mode (2) ...................................................... 2-132

iii  3820 GROUP USER'S MANUAL
                                                                                           List of figures

Fig. 2.5.22 Transmitting method in UART mode (1) ......................................................................2-133
Fig. 2.5.23 Transmitting method in UART mode (2) ......................................................................2-134
Fig. 2.5.24 Receiving method in UART mode (1) .......................................................................... 2-135
Fig. 2.5.25 Receiving method in UART mode (2) .......................................................................... 2-136
Fig. 2.6.1 External connection example of serial I/O2 ................................................................... 2-141
Fig. 2.6.2 Shift clock ......................................................................................................................2-142
Fig. 2.6.3 Transmit operation of serial I/O2 ...................................................................................2-144
Fig. 2.6.4 Transmit timing example of serial I/O2 .......................................................................... 2-144
Fig. 2.6.5 Receive operation of serical I/O2 ..................................................................................2-146
Fig. 2.6.6 Receive timing example of serial I/O2 ........................................................................... 2-146
Fig. 2.6.7 Transmit/receive timing example of serial I/O2 (P53/SRDY2 pin is used) ....................... 2-147
Fig. 2.6.8 Memory allocation of serial I/O2-related registers ......................................................... 2-149
Fig. 2.6.9 Structure of serial I/O2 control register .......................................................................... 2-149
Fig. 2.6.10 Structure of serial I/O2 register ....................................................................................2-151
Fig. 2.6.11 Transmitting method of serial I/O2 .............................................................................. 2-152
Fig. 2.6.12 Receiving method of serial I/O2 ..................................................................................2-153
Fig. 2.7.1 Memory allocation of LCD display-related registers ...................................................... 2-159
Fig. 2.7.2 Structure of segment output enable register ................................................................. 2-160
Fig. 2.7.3 Structure of LCD mode register ..................................................................................... 2-162
Fig. 2.7.4 Structure of port P0 direction register ............................................................................2-163
Fig. 2.7.5 Structure of port P1 direction register ............................................................................2-164
Fig. 2.7.6 Structure of PULL register A ..........................................................................................2-165
Fig. 2.7.7 Example of setting registers for LCD display (1) ........................................................... 2-166
Fig. 2.7.8 Example of setting registers for LCD display (2) ........................................................... 2-167
Fig. 2.7.9 8-segment LCD panel display pattern example when the duty ratio number is 4 ......... 2-168
Fig. 2.7.10 LCD panel example .....................................................................................................2-169
Fig. 2.7.11 Segment allocation example ....................................................................................... 2-169
Fig. 2.7.12 LCD display RAM setting example .............................................................................. 2-169
Fig. 2.7.13 Setting of related registers ........................................................................................... 2-170
Fig. 2.7.14 Control procedure ........................................................................................................2-171
Fig. 2.8.1 Internal reset signal output timing ..................................................................................2-173
Fig. 2.8.2 Structure of watchdog timer control register .................................................................. 2-175
Fig. 2.9.1 Oscillation stabilizing time at restoration by reset input ................................................. 2-177
Fig. 2.9.2 Execution sequence example at restoration by occurrence of INT0 interrupt request .. 2-179
Fig. 2.9.3 Reset input time .............................................................................................................2-182
Fig. 2.9.4 State transitions of internal clock  ......................................................................................... 2-184
Fig. 2.10.1 Internal reset state hold/release timing ........................................................................ 2-185
Fig. 2.10.2 Internal processing sequence immediately after reset release ................................... 2-186
Fig. 2.10.3 Internal state of microcomputer immediately after reset release ................................. 2-187
Fig. 2.10.4 Poweron reset conditions ............................................................................................ 2-188
Fig. 2.10.5 Poweron reset circuit examples ...................................................................................2-188
Fig. 2.11.1 Oscillation circuit example using ceramic resonators .................................................. 2-190
Fig. 2.11.2 External clock input circuit example ............................................................................2-191
Fig. 2.11.3 Clock generating circuit block diagram ........................................................................ 2-192
Fig. 2.11.4 Structure of  output control register ........................................................................... 2-193
Fig. 2.11.5 State transitions of internal clock  ...................................................................................... 2-196
Fig. 2.11.6 Oscillation stabilizing time at poweron ......................................................................... 2-197
Fig. 2.11.7 Oscillation stabilizing time at reoscillation of XIN ....................................................................... 2-198

3820 GROUP USER'S MANUAL  iv
List of figures

CHAPTER 3. APPENDIX

                  Fig. 3.1.1 Pin configuration of EPROM version (top view) ................................................................ 3-5
                  Fig. 3.1.2 Pin configuration of One Time PROM version (top view) (1) ............................................. 3-6
                  Fig. 3.1.3 Pin configuration of One Time PROM version (top view) (2) ............................................. 3-7
                  Fig. 3.1.4 Functional block diagram of built-in PROM version ........................................................... 3-8
                  Fig. 3.1.5 Programming and testing of One Time PROM version (shipped in blank) ...................... 3-10
                  Fig. 3.2.1 Wiring for the RESET input pin ........................................................................................ 3-11
                  Fig. 3.2.2 Wiring for clock I/O pins ................................................................................................... 3-11
                  Fig. 3.2.3 Wiring for the VPP pin of the One Time PROM and the EPROM version ........................ 3-12
                  Fig. 3.2.4 Bypass capacitor across the VSS line and the VCC line ................................................... 3-12
                  Fig. 3.2.5 Analog signal line and a resistor and a capacitor ............................................................ 3-13
                  Fig. 3.2.6 Wiring for a large current signal line ................................................................................ 3-13
                  Fig. 3.2.7 Wiring to a signal line where potential levels change frequently ..................................... 3-14
                  Fig. 3.2.8 VSS pattern on the underside of an oscillator .................................................................. 3-14
                  Fig. 3.2.9 Setup for I/O ports ........................................................................................................... 3-14
                  Fig. 3.2.10 Watchdog timer by software .......................................................................................... 3-15
                  Fig. 3.3.1 Structure of port P0 and P1 direction registers ................................................................ 3-16
                  Fig. 3.3.2 Structure of port Pi (i = 2, 4 to 7) direction registers ........................................................ 3-16
                  Fig. 3.3.3 Structure of PULL register A ............................................................................................ 3-17
                  Fig. 3.3.4 Structure of PULL register B ............................................................................................ 3-17
                  Fig. 3.3.5 Structure of serial I/O1 status register ............................................................................. 3-18
                  Fig. 3.3.6 Structure of serial I/O1 control register ............................................................................ 3-19
                  Fig. 3.3.7 Structure of UART control register .................................................................................. 3-20
                  Fig. 3.3.8 Structure of serial I/O2 control register ............................................................................ 3-20
                  Fig. 3.3.9 Structure of timer X mode register ................................................................................... 3-21
                  Fig. 3.3.10 Structure of timer Y mode register ................................................................................. 3-22
                  Fig. 3.3.11 Structure of timer 123 mode register ............................................................................. 3-23
                  Fig. 3.3.12 Structure of  output control register ............................................................................. 3-23
                  Fig. 3.3.13 Structure of watchdog timer control register .................................................................. 3-24
                  Fig. 3.3.14 Structure of segment output register ............................................................................. 3-24
                  Fig. 3.3.15 Structure of LCD mode register ..................................................................................... 3-25
                  Fig. 3.3.16 Structure of interrupt edge selection register ................................................................. 3-26
                  Fig. 3.3.17 Structure of CPU mode register .................................................................................... 3-26
                  Fig. 3.3.18 Structure of interrupt request register 1 ......................................................................... 3-27
                  Fig. 3.3.19 Structure of interrupt request register 2 ......................................................................... 3-27
                  Fig. 3.3.20 Structure of interrupt control register 1 .......................................................................... 3-28
                  Fig. 3.3.21 Structure of interrupt control register 2 .......................................................................... 3-28

v  3820 GROUP USER'S MANUAL
                          List of tables

List of tables

CHAPTER 1. HARDWARE

                  Table 1 Pin description (1) ................................................................................................................. 1-5
                  Table 2 Pin description (2) ................................................................................................................. 1-6
                  Table 3 List of supported products (1) ............................................................................................... 1-8
                  Table 4 List of supported products (2) ............................................................................................... 1-9
                  Table 5 I/O ports functions .............................................................................................................. 1-15
                  Table 6 Interrupt vector addresses and priority ............................................................................... 1-19
                  Table 7 Maximum number of display pixels at each duty ratio ........................................................ 1-32
                  Table 8 Bias control and applied voltage to VL1VL3 ........................................................................................ 1-34
                  Table 9 Duty ratio control and common pins used .......................................................................... 1-34
                  Table 10 Programming adapter ....................................................................................................... 1-46
                  Table 11 Absolute maximum ratings ...............................................................................................1-47
                  Table 12 Recommended operating conditions (1) ........................................................................... 1-47
                  Table 13 Recommended operating conditions (2) ........................................................................... 1-48
                  Table 14 Electrical characteristics (1) .............................................................................................. 1-49
                  Table 15 Electrical characteristics (2) .............................................................................................. 1-50
                  Table 16 Timing requirements 1 ...................................................................................................... 1-51
                  Table 17 Timing requirements 2 ...................................................................................................... 1-51
                  Table 18 Switching characteristics 1 ...............................................................................................1-52
                  Table 19 Switching characteristics 2 ...............................................................................................1-52
                  Table 20 Absolute maximum ratings (Extended operating temperature version) ............................ 1-53
                  Table 21 Recommended operating conditions (Extended operating temperature version) (1) ....... 1-53
                  Table 22 Recommended operating conditions (Extended operating temperature version) (2) ....... 1-54
                  Table 23 Electrical characteristics (Extended operating temperature version) (1) .......................... 1-55
                  Table 24 Electrical characteristics (Extended operating temperature version) (2) .......................... 1-56
                  Table 25 Timing requirements 1 (Extended operating temperature version) .................................. 1-57
                  Table 26 Timing requirements 2 (Extended operating temperature version) .................................. 1-57
                  Table 27 Switching characteristics 1 (Extended operating temperature version) ............................ 1-58
                  Table 28 Switching characteristics 2 (Extended operating temperature version) ............................ 1-58
                  Table 29 Absolute maximum ratings (Low power source voltage version) ..................................... 1-59
                  Table 30 Recommended operating conditions (Low power source voltage version) (1) ................. 1-59
                  Table 31 Recommended operating conditions (Low power source voltage version) (2) ................. 1-60
                  Table 32 Electrical characteristics (Low power source voltage version) (1) .................................... 1-61
                  Table 33 Electrical characteristics (Low power source voltage version) (2) .................................... 1-62
                  Table 34 Timing requirements 1 (Low power source voltage version) ............................................ 1-63
                  Table 35 Timing requirements 2 (Low power source voltage version) ............................................ 1-63
                  Table 36 Switching characteristics 1 (Low power source voltage version) ..................................... 1-64
                  Table 37 Switching characteristics 2 (Low power source voltage version) ..................................... 1-64

CHAPTER 2. APPLICATION

                  Table 2.1.1 Memory allocation of port registers ................................................................................ 2-3
                  Table 2.1.2 Memory allocation of port direction registers .................................................................. 2-4
                  Table 2.1.3 I/O ports which either pull-up or pull-down is controlled by software .............................. 2-5
                  Table 2.1.4 Termination of unused pins .......................................................................................... 2-14
                  Table 2.2.1 Interrupt sources and interrupt request generating conditions ..................................... 2-16
                  Table 2.2.2 List of interrupt bits for individual interrupt sources ...................................................... 2-20
                  Table 2.3.1 Real time ports and bits for storing data ....................................................................... 2-40
                  Table 2.3.2 Relation between timer X operating mode bits and operating modes .......................... 2-58
                  Table 2.3.3 Relation between timer Y operating mode bits and operating modes .......................... 2-61
                  Table 2.3.4 Table example for timer X setting value ....................................................................... 2-81
                  Table 2.3.5 Table example for RTP setting value ........................................................................... 2-81

3820 GROUP USER'S MANUAL  i
List of tables

                  Table 2.4.1 Relation between timer 2 count source selection bit and count sources ...................... 2-94
                  Table 2.4.2 Relation between timer 3 count source selection bit and count sources ...................... 2-94
                  Table 2.4.3 Relation between timer 1 count source selection bit and count sources ...................... 2-94
                  Table 2.5.1 Baud rate selection table (reference values) .............................................................. 2-113
                  Table 2.5.2 Each bit function of UART transmit data .................................................................... 2-114
                  Table 2.5.3 Control contents of transmit enable bit ....................................................................... 2-125
                  Table 2.5.4 Control contents of receive enable bit ........................................................................ 2-126
                  Table 2.5.5 Relation between UART control register and transfer data formats ........................... 2-128
                  Table 2.6.1 Relation between internal synchronization clock selection bit and synchronizing clock ......................... 2-150
                  Table 2.7.1 Pin functions by setting segment output enable register ............................................ 2-156
                  Table 2.7.2 Pin functions by setting the corresponding registers when they are not used as segment output pins .. 2-157
                  Table 2.7.3 Setting of segment output pins for LCD display ......................................................... 2-157
                  Table 2.7.4 Setting of input port P3 and I/O ports P0, P1 ............................................................. 2-158
                  Table 2.7.5 Setting of pull-down pins ............................................................................................ 2-158
                  Table 2.8.1 Program runaway detection time (maximum) ............................................................. 2-173
                  Table 2.9.1 State in stop mode ...................................................................................................... 2-176
                  Table 2.9.2 State in wait mode ...................................................................................................... 2-181
                  Table 2.10.1 Timers 1 and 2 at reset ............................................................................................. 2-186

CHAPTER 3. APPENDIX

                  Table 3.1.1 Product expansion of built-in PROM version .................................................................. 3-3
                  Table 3.1.2 Performance overview of built-in PROM version ............................................................ 3-4

ii  3820 GROUP USER'S MANUAL
CHAPTER 1
HARDWARE

DESCRIPTION
FEATURES
APPLICATIONS
PIN CONFIGURATION
FUNCTIONAL BLOCK
PIN DESCRIPTION
PART NUMBERING
GROUP EXPANSION
FUNCTIONAL DESCRIPTION
NOTES ON PROGRAMMING
DATA REQUIRED FOR MASK
ORDERS
ROM PROGRAMMING METHOD
                                                                                            MITMSIUTSBUISBHISI MHIICMRICORCOOCMOPMUPTUERTESRS

                                                                                               3820 3G82r0oGuropup

                                                                                            SINSGINLGE-LCEH-CIPH8IP-B8IT-BCITMCOMSOMSICMRICORCOOCMOPMUPTUERTER

DESCRIPTION                                                                                  LCD drive control circuit

The 3820 group is the 8-bit microcomputer based on the 740 fam-                               Bias ................................................................................... 1/2, 1/3
ily core technology.                                                                          Duty ............................................................................ 1/2, 1/3, 1/4
The 3820 group has the LCD drive control circuit and the serial I/                            Common output .......................................................................... 4
O as additional functions.                                                                    Segment output ......................................................................... 40
The various microcomputers in the 3820 group include variations
of internal memory size and packaging. For details, refer to the                            2 Clock generating circuit
section on part numbering.
For details on availability of microcomputers in the 3820 group, re-                          Clock (XIN-XOUT) .................................. Internal feedback resistor
fer to the section on group expansion.                                                        Sub-clock (XCIN-XCOUT) .......... Without internal feedback resistor
                                                                                              (connect to external ceramic resonator or quartz-crystal oscillator)
FEATURES
                                                                                             Watchdog timer ............................................................. 15-bit ! 1
Basic machine-language instructions ....................................... 71             Power source voltage
The minimum instruction execution time ............................ 0.5 s
                                                                                              In high-speed mode .................................................... 4.0 to 5.5 V
               (at 8MHz oscillation frequency)                                                (at 8MHz oscillation frequency and high-speed selected)
                                                                                              In middle-speed mode ................................................ 2.5 to 5.5 V
Memory size                                                                                 (at 8MHz oscillation frequency and middle-speed selected)
                                                                                              In low-speed mode ...................................................... 2.5 to 5.5 V
ROM .................................................................. 4 K to 32 K bytes      (Extended operating temperature version: 3.0 V to 5.5 V)

  RAM ................................................................. 192 to 1024 bytes    Power dissipation

Programmable input/output ports ............................................. 43            In high-speed mode ........................................................... 32 mW
Software pull-up/pull-down resistors (Ports P0-P7 except Port P40)                                                                      (at 8 MHz oscillation frequency)
Interrupts .................................................. 16 sources, 16 vectors
                                                                                              In low-speed mode .............................................................. 45 W
                                                   (includes key input interrupt)                 (at 32 kHz oscillation frequency, at 3 V power source voltage)

Timers ........................................................... 8-bit ! 3, 16-bit ! 2   Operating temperature range ................................... 20 to 85C
Serial I/O1 ..................... 8-bit ! 1 (UART or Clock-synchronized)
Serial I/O2 .................................... 8-bit ! 1 (Clock-synchronized)                          (Extended operating temperature version: 40 to 85C)

                                                                                            APPLICATIONS

                                                                                            Household appliances, consumer electronics, etc.

PIN CONFIGURATION (TOP VIEW)

                           P30/SEG16
                              P31/SEG17
                                  P32/SEG18
                                      P33/SEG19
                                          P34/SEG20
                                              P35/SEG21
                                                 P36/SEG22
                                                     P37/SEG23
                                                         P00/SEG24
                                                             P01/SEG25
                                                                 P02/SEG26
                                                                    P03/SEG27
                                                                        P04/SEG28
                                                                            P05/SEG29
                                                                                P06/SEG30
                                                                                    P07/SEG31
                                                                                       P10/SEG32
                                                                                           P11/SEG33
                                                                                               P12/SEG34
                                                                                                   P13/SEG35
                                                                                                       P14/SEG36
                                                                                                           P15/SEG37
                                                                                                              P16/SEG38
                                                                                                                  P17/SEG39

                           64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41

               SEG15   65                                                                                                    40  P20
               SEG14                                                                                                             P21
               SEG13   66                                                                                                    39  P22
               SEG12                                                                                                             P23
               SEG11   67                                                                                                    38  P24
               SEG10                                                                                                             P25
                SEG9   68                                                                                                    37  P26
                SEG8                                                                                                             P27
                       69                                                                                                    36  VSS
                  VCC                                                                                                            XOUT
                SEG7   70                                                                                                    35  XIN
                SEG6
                SEG5   71                                                                                                    34  P70/XCOUT
                SEG4                                                                                                             P71/XCIN
                SEG3   72     MM3388220033MM44--XXXXXXFFPP                                                                   33  RESET
                       73                                                                                                    32  P40
                SEG2                                                                                                             P41/
                SEG1   74                                                                                                    31

                       75                                                                                                    30

                       76                                                                                                    29

                       77                                                                                                    28

                       78                                                                                                    27

                       79                                                                                                    26

                       80                                                                                                    25

                           1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24

                           SEG0
                              COM3
                                  COM2
                                      COM1
                                          COM0

                                             VL3
                                                 VL2
                                                     VL1
                                                         P61/RTP1
                                                             P60/INT3/RTP0
                                                                P57/INT2
                                                                    P56/TOUT
                                                                        P55/CNTR1
                                                                            P54/CNTR0
                                                                                P53/SRDY2
                                                                                   P52/SCLK2
                                                                                       P51/SOUT2
                                                                                           P50/SIN2
                                                                                               P47/SRDY1
                                                                                                   P46/SCLK1
                                                                                                      P45/TXD
                                                                                                          P44/RXD
                                                                                                              P43/INT1
                                                                                                                  P42/INT0

                                                   Package type : 80P6N-A
                                                 80-pin plastic-molded QFP

Fig. 1 Pin configuration of M38203M4-XXXFP

1-2                           3820 GROUP USER'S MANUAL
                                                MITSUBISHI MICROCOMPUTERS

                                                      3820 Group

                              SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

PIN CONFIGURATION (TOP VIEW)

                  P32/SEG18
                     P33/SEG19
                         P34/SEG20
                             P35/SEG21
                                 P36/SEG22
                                     P37/SEG23
                                        P00/SEG24
                                            P01/SEG25
                                                P02/SEG26
                                                    P03/SEG27
                                                        P04/SEG28
                                                           P05/SEG29
                                                               P06/SEG30
                                                                   P07/SEG31
                                                                       P10/SEG32
                                                                           P11/SEG33
                                                                              P12/SEG34
                                                                                  P13/SEG35
                                                                                      P14/SEG36
                                                                                          P15/SEG37

                  60 59 58 57 56 55 54 53 52 51 50 49 48 47 46 45 44 43 42 41

P31/SEG17     61                                                                                     40  P16/SEG38
P30/SEG16
              62                                                                                     39  P17/SEG39
      SEG15                                                                                              P20
      SEG14   63                                                                                     38  P21
      SEG13                                                                                              P22
      SEG12   64                                                                                     37  P23
      SEG11                                                                                              P24
      SEG10   65                                                                                     36  P25
       SEG9                                                                                              P26
       SEG8   66                                                                                     35  P27
                                                                                                         VSS
         VCC  67                                                                                     34  XOUT
       SEG7                                                                                              XIN
       SEG6   68                                                                                     33  P70/XCOUT
       SEG5                                                                                              P71/XCIN
       SEG4   69              M38203M4-XXXGP                                                         32  RESET
       SEG3   70                                                                                     31  P40
       SEG2                                                                                              P41/
       SEG1   71              M38203M4-XXXHP                                                         30  P42/INT0
       SEG0   72                                                                                     29  P43/INT1
      COM3
              73                                                                                     28

              74                                                                                     27

              75                                                                                     26

              76                                                                                     25

              77                                                                                     24

              78                                                                                     23

              79                                                                                     22

              80                                                                                     21

                  1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20

                  COM2
                     COM1
                         COM0

                             VL3
                                 VL2
                                     VL1
                                         P61/RTP1
                                            P60/INT3/RTP0
                                                P57/INT2
                                                    P56/TOUT
                                                        P55/CNTR1
                                                            P54/CNTR0
                                                                P53/SRDY2
                                                                   P52/SCLK2
                                                                       P51/SOUT2
                                                                           P50/SIN2
                                                                               P47/SRDY1
                                                                                   P46/SCLK1
                                                                                       P45/TXD
                                                                                          P44/RXD

                                            Package type : 80P6S-A/80P6D-A
                                                 80-pin plastic-molded QFP

Fig. 2 Pin configuration of M38203M4-XXXGP/ HP

                              3820 GROUP USER'S MANUAL                                                              1-3
                    Fig. 3 Functional block diagram  FUNCTIONAL BLOCK DIAGRAM (Package : 80P6N-A)                                                                                                                                                                                                                                                                                      MITSUBISHI MICROCOMPUTERS

1-4                                                                   Clock  Clock                                       Reset input              (5V)            (0V)                                                                                                                                                                                                   3820 Group
                                                                      input  output                                         RESET                 VCC             VSS
                                                                      XIN    XOUT                                                                                                                                                                                                                                                                                     SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER
                                                                                                                                   27               73             32                                                                                                                                                                                          FUNCTIONAL BLOCK DIAGRAM (Package : 80P6N-A)
                                                                      2308         2319
                                                                                                                                1

                                                                                                                                                        Data bus

                                                                      Clock generating                 CPU                                                                                          RAM                                                                                                                                              8 VL1
                                                                             circuit                                    A                                                                                                                                                                                                                            7 VL2
                                                                                                                                                                                                 LCD display                                                                                                                                         6 VL3
                                                                                                                                                                  ROM                                RAM
                                                                                                                                                                                                                                                                                                                                                     5 COM0
3820 GROUP USER'S MANUAL                                                                                                 X                                                                        (20 bytes)                                                                                                                                         4 COM1
                                                                                                                                                                                                                                                                                                                                                     3 COM2
                                                                      XCIN XCOUT                                         Y                                                                                                                                                                                                      LCD                  2 COM3
                                                                                                                                                                                                                                                                                                                           drive control
                                                                      Sub- Sub-                                                                                                                                                                                                                                                                      1 SEG0
                                                                                                                                                                                                                                                                                                                               circuit               80 SEG1
                                                                      clock clock                                        S                                                                                                                                                                                                                           79 SEG2
                                                                                                                                                                                                                                                                                                                                                     78 SEG3
                                                                      input output                                                                                                                                                                                                                                                                   77 SEG4
                                                                                                                                                                                                                                                                                                                                                     76 SEG5
                                                                                                       PCH               PCL                                             Timer X(16)                                                                                                                                                                 75 SEG6
                                                                                                                                                                                                                                                                                                                                                     74 SEG7
                                                                                                                         PS                                              Timer Y(16)                                                                                                                                                                 72 SEG8
                                                                                                                                                                                                                                                                                                                                                     71 SEG9
                                                     Watchdog timer                      RESET                                                                    Timer 1(8)         Timer 2(8)                                                                                                                                                      70 SEG10
                                                                                                                                                                                     Timer 3(8)                                                                                                                                                      69 SEG11
                                                                                                                                                                                                                                                                                                                                                     68 SEG12
                                                                                           INT2                                                   SI/O1(8)                                                                                                                                                                                           67 SEG13
                                                                                                                                                                                         INT0,INT1                                                                                                                                                   66 SEG14
                                                                                                                                                                                                                                                                                                                                                     65 SEG15
                                                                                                                                                                              
                                                                                                                                                                                                                   Real time port function

                                                                                                                                                                                                                                                                                  Key-on wake up
                                                        XCOUT                                                      SI/O2(8)
                                                     XCIN                                               TOUT
                                                                                                CNTR0,CNTR1
                                                               P7(2)
                                                                                                                         RTP0,RTP1

                                                                            P6(2)               P5(8)                               P4(8)                         P3(8)                          P2(8)                                                                                            P1(8)                                   PP00((8))

                                                             28 29            9 10              11 12 13 14 15 16 17 18  19 20 21 22 23 24 25 26            57 58 59 60 61 62 63 64   33 34 35 36 37 38 39 40                                                                                     41 42 43 44 45 46 47 48  49 50 51 52 53 54 55 56

                                                     I/O port P7      I/O port P6                   I/O port P5                I/O port P4                     Input port P3               I/O port P2                                                                                                I/O port P1               I/O port P0
                                                                                        MITSUBISHI MICROCOMPUTERS

                                                                                              3820 Group

                                                                      SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

PIN DESCRIPTION

Table 1. Pin description (1)

      Pin          Name                                  Function                           Function except a port function
VCC         Power source
VSS                            Apply voltage of 2.5 V to 5.5 V to VCC, and 0 V to VSS.
                                (Extended operating temperature version : 3.0 V to 5.5 V)

RESET       Reset input       Reset input pin for active "L"

XIN         Clock input       Input and output pins for the main clock generating circuit.
XOUT        Clock output       Feedback resistor is built in between XIN pin and XOUT pin.
                               Connect a ceramic resonator or a quartz-crystal oscillator between the XIN and XOUT pins to set

                                the oscillation frequency.
                               If an external clock is used, connect the clock source to the XIN pin and leave the XOUT pin open.
                               This clock is used as the oscillating source of system clock.

VL1 VL3   LCD power source Input 0  VL1  VL2  VL3  VCC voltage
                                       Input 0 VL3 voltage to LCD

COM0 COM3 Common output      LCD common output pins
                               COM2 and COM3 are not used at 1/2 duty ratio.
                               COM3 is not used at 1/3 duty ratio.

SEG0 SEG15 Segment output LCD segment output pins

P00/SEG24 I/O port P0       8-bit I/O port                                              LCD segment pins
P07/SEG31                      CMOS compatible input level
                               CMOS 3-state output structure
                               I/O direction register allows each port to be individually

                                programmed as either input or output.
                               Pull-down control is enabled.

P10/SEG32 I/O port P1       8-bit I/O port
P17/SEG39                      CMOS compatible input level
                               CMOS 3-state output structure
                               I/O direction register allows each port to be individually

                                programmed as either input or output.
                               Pull-down control is enabled.

P20 P27 I/O port P2          8-bit I/O port                                              Key input (key-on wake up) interrupt
                               CMOS compatible input level                                   input pins
                               CMOS 3-state output structure
                               I/O direction register allows each pin to be individually

                                programmed as either input or output.
                               Pull-up control is enabled.

P30/SEG16 Input port P3      8-bit Input port                                             LCD segment pins
P37/SEG23                      CMOS compatible input level
                               Pull-down control is enabled.

P40         Input port P4      1-bit input pin

                               CMOS compatible input level

P41/        I/O port P4       7-bit I/O port                                                clock output pin
                               CMOS compatible input level                                  Interrupt input pins
P42/INT0,                      CMOS 3-state output structure
P43/INT1                      I/O direction register allows each pin to be individually    Serial I/O1 function pins

P44/RXD,                        programmed as either input or output.
P45/TXD,                      Pull-up control is enabled.
P46/SCLK1,
P47/SRDY1

                                                 3820 GROUP USER'S MANUAL                                                           1-5
                                                                                           MITSUBISHI MICROCOMPUTERS

                                                                                                        3820 Group

                              SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Table 2. Pin description (2)

     Pin    Name                                         Function

P50/SIN2,   I/O port P5       8-bit I/O port                                                  Function except a port function
P51/SOUT2,                     CMOS compatible input level                                 Serial I/O2 function pins
P52/SCLK2,                     CMOS 3-state output structure
P53/SRDY2                      I/O direction register allows each pin to be individually   Timer function pins

P54/CNTR0,                      programmed as either input or output.
P55/CNTR1                      Pull-up control is enabled.

P56/TOUT                                                                                    Timer output pin
                                                                                           Interrupt input pin
P57/INT2                                                                                    Interrupt input pins(P60)
                                                                                           Real time port function pin
P60/INT3/RTP0 I/O port P6      2-bit I/O port
                               CMOS compatible input level                                 Sub-clock generating circuit input
P61/RTP1                      CMOS 3-state output structure                                pins
                               I/O direction register allows each pin to be individually    (Connect a resonator. External clock
P70/XCOUT, I/O port P7                                                                       cannot be used.)
P71/XCIN                        programmed as either input or output.
                               Pull-up control is enabled.

                               2-bit I/O port
                               CMOS compatible input level
                               CMOS 3-state output structure
                               I/O direction register allows each pin to be individually

                                programmed as either input or output.
                               Pull-up control is enabled.

1-6                           3820 GROUP USER'S MANUAL
                                  MITSUBISHI MICROCOMPUTERS

                                        3820 Group

                SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

PART NUMBERING

               Product M3820 3 M 4 - XXX FP

                                                                      Package type
                                                                      FP : 80P6N-A package
                                                                     GP : 80P6S-A package
                                                                     HP : 80P6D-A package
                                                                      FS : 80D0 package

                                                                      ROM number
                                                                      Omitted in some types.

                                                                      Normally, using hyphen
                                                                      When electrical characteristic, or division of quality
                                                                      identification code using alphanumeric character
                                                                      : standard
                                                                     D : Extended operating temperature version

                                                                      ROM/PROM size
                                                                      1 : 4096 bytes
                                                                      2 : 8192 bytes
                                                                      3 : 12288 bytes
                                                                      4 : 16384 bytes
                                                                      5 : 20480 bytes
                                                                      6 : 24576 bytes
                                                                      7 : 28672 bytes
                                                                      8 : 32768 bytes

                                                                      The first 128 bytes and the last 2 bytes of ROM
                                                                      are reserved areas ; they cannot be used.

                                                                      Memory type
                                                                      M : Mask ROM version
                                                                      E : EPROM or One Time PROM version

                                                                      RAM size
                                                                      0 : 192 bytes
                                                                      1 : 256 bytes
                                                                      2 : 384 bytes
                                                                      3 : 512 bytes
                                                                      4 : 640 bytes
                                                                      5 : 768 bytes
                                                                      6 : 896 bytes
                                                                      7 : 1024 bytes

Fig. 4 Part numbering

                3820 GROUP USER'S MANUAL                                                                                      1-7
                                                                                                           MITSUBISHI MICROCOMPUTERS

                                                                                                                        3820 Group

                                                                                             SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

GROUP EXPANSION                                                                              (3) Packages
                                                                                                   80P6N-A ............................. 0.8 mm-pitch plastic molded QFP
Mitsubishi plans to expand the 3820 group as follows:                                              80P6S-A ........................... 0.65 mm-pitch plastic molded QFP
(1) Support for mask ROM, One Time PROM, and EPROM                                                 80P6D-A ............................. 0.5 mm-pitch plastic molded QFP
                                                                                                   80D0 ................ 0.8 mm-pitch ceramic LCC (EPROM version)
      versions
(2) ROM/PROM size .......................................... 8 K to 32 K bytes

      RAM size ..................................................... 512 to 1024 bytes

Memory Expansion Plan                                                                                      New product
                                                                                                                          M38207M8/E8
                             ROM size (bytes)
                                    32K

                 28K

                 24K

                 20K

                                                        Mass product

                 16K                                         M38203M4/E4

                 12K

                 8K

                 4K

                                               192 256  384                             512  640      768  896  1024

                                                             RAM size (bytes)

Products under development: the development schedule and specification may be revised without notice.

Fig. 5 Memory expansion plan (1)

Currently supported products are listed below.                                                                                         As of April 1995
Table 3. List of supported products (1)

        Product  (P) ROM size (bytes)           RAM size (bytes)                             Package            Remarks
                 ROM size for User in ( )                512
M38203M4-XXXFP                                                                               80P6N-A  Mask ROM version
M38203E4-XXXFP             16384                        1024                                 80P6S-A  One Time PROM version
M38203E4FP                (16254)                                                            80P6D-A  One Time PROM version (blank)
M38203M4-XXXGP                                                                                        Mask ROM version
M38203E4-XXXGP             32768                                                               80D0   One Time PROM version
M38203E4GP                (32638)                                                            80P6N-A  One Time PROM version (blank)
M38203M4-XXXHP                                                                               80P6S-A  Mask ROM version
M38203E4-XXXHP                                                                               80P6D-A  One Time PROM version
M38203E4HP                                                                                            One Time PROM version (blank)
M38203E4FS                                                                                     80D0   EPROM version
M38207M8-XXXFP                                                                                        Mask ROM version
M38207E8-XXXFP                                                                                        One Time PROM version
M38207E8FP                                                                                            One Time PROM version (blank)
M38207M8-XXXGP                                                                                        Mask ROM version
M38207E8-XXXGP                                                                                        One Time PROM version
M38207E8GP                                                                                            One Time PROM version (blank)
M38207M8-XXXHP                                                                                        Mask ROM version
M38207E8-XXXHP                                                                                        One Time PROM version
M38207E8HP                                                                                            One Time PROM version (blank)
M38207E8FS                                                                                            EPROM version

1-8                                                     3820 GROUP USER'S MANUAL
                                                                                            MITSUBISHI MICROCOMPUTERS

                                                                                                         3820 Group

                                                                                  SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

GROUP EXPANSION                                                         (2) ROM size ................................................... 16 K to 32 K bytes
(EXTENDED OPERATING TEMPERATURE VERSION)                                      RAM size ..................................................... 512 to 1024 bytes

Mitsubishi plans to expand the 3820 group (extended operating           (3) Packages
temperature version) as follows:                                              80P6N-A ............................. 0.8 mm-pitch plastic molded QFP
(1) Support for mask ROM, One Time PROM, and EPROM

      versions

Memory Expansion Plan                                                                       New product
                                                                                                            M38207M8D
                           ROM size (bytes)
                                   32K                New product
                                   28K                                 M38203M4D
                                   24K
                                   20K
                                   16K
                                   12K
                                     8K
                                     4K

                                             192 256  384      512                640  768  896          1024

                                                           RAM size (bytes)

  Products under development: the development schedule and specification may be revised without notice.
Fig. 6 Memory expansion plan (2)

Currently supported products are listed below.

Table 4. List of supported products (2)                                                                                As of April 1995

         Product     ROM size (bytes)                 RAM size (bytes)  Package                          Remarks
                  ROM size for User in ( )
M38203M4DXXXFP                                                 512      80P6N-A Mask ROM version
M38207M8DXXXFP        16384(16254)                            1024      80P6N-A Mask ROM version
                      32768(32638)

                                                      3820 GROUP USER'S MANUAL                                         1-9
                                                                                                           MITSUBISHI MICROCOMPUTERS

                                                                                                                        3820 Group

                                                                                             SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

GROUP EXPANSION                                                                              (3) Packages
(LOW POWER SOURCE VOLTAGE VERSION)                                                                 80P6N-A ............................. 0.8 mm-pitch plastic molded QFP
                                                                                                   80P6S-A ........................... 0.65 mm-pitch plastic molded QFP
Mitsubishi plans to expand the 3820 group (low power source volt-                                  80P6D-A ............................. 0.5 mm-pitch plastic molded QFP
age version) as follows:                                                                           80D0 ................ 0.8 mm-pitch ceramic LCC (EPROM version)
(1) Support for mask ROM, One Time PROM, and EPROM

      versions
(2) ROM/PROM size .......................................... 8 K to 32 K bytes

      RAM size ..................................................... 512 to 1024 bytes

Memory Expansion Plan                                     New product
                                                                           M38203M4L
                               ROM size (bytes)
                                      32K                 New product
                                      28K                                  M38203M2L
                                      24K
                                      20K
                                      16K
                                      12K
                                        8K
                                        4K

                                                 192 256  384                           512  640      768  896          1024

                                                               RAM size (bytes)

  Products under development: the development schedule and specification may be revised without notice.
Fig. 7 Memory expansion plan (3)

Currently supported products are listed below.

Table 5. List of supported products (3)                                                                                          As of April 1995

      Product      ROM size (bytes)              RAM size (bytes)                            Package                    Remarks
                 ROM size for User in ( )                 512

M38203M2L-XXXFP   8192                                                                       80P6N-A  Mask ROM version
M38203M2L-XXXGP  (8062)                                                                      80P6S-A  Mask ROM version
M38203M2L-XXXHP                                                                              80P6D-A  Mask ROM version
                                                                                             80P6N-A  Mask ROM version
M38203M4L-XXXFP   16384                                                                      80P6S-A  Mask ROM version
M38203M4L-XXXGP  (16254)                                                                     80P6D-A  Mask ROM version
M38203M4L-XXXHP

1-10                                                      3820 GROUP USER'S MANUAL
                                                                                    MITSUBISHI MICROCOMPUTERS

                                                                                          3820 Group

                                                                  SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

FUNCTIONAL DESCRIPTION
Central Processing Unit (CPU)

The 3820 group uses the standard 740 family instruction set. Re-
fer to the table of 740 family addressing modes and machine in-
structions or the SERIES 740 User's Manual for de-
tails on the instruction set.
Machine-resident 740 family instructions are as follows:

  The FST and SLW instruction cannot be used.
  The STP, WIT, MUL, and DIV instruction can be used.

CPU Mode Register

The CPU mode register is allocated at address 003B16.
The CPU mode register contains the stack page selection bit and
the internal system clock selection bit.

7  0

      CPU mode register

      (CPUM (CM) : address 003B16)

      Processor mode bits
        b1 b0
         0 0 : Single-chip mode
         0 1:
         1 0 : Not available
         1 1:

      Stack page selection bit
         0 : 0 page
         1 : 1 page

      Not used (returns "1" when read)
      (Do not write "0" to this bit)
      Port XC switch bit

         0 : I/O port
         1 : XCIN, XCOUT
      Main clock ( X INXOUT) stop bit
         0 : Oscillating
         1 : Stopped
      Main clock division ratio selection bit
         0 : f(XIN)/2 (high-speed mode)
         1 : f(XIN)/8 (middle-speed mode)
      Internal system clock selection bit
         0 : XIN-XOUT selected (middle-/high-speed mode)
         1 : XCIN-XCOUT selected (low-speed mode)

Fig. 8 Structure of CPU mode register

                                       3820 GROUP USER'S MANUAL   1-11
                                                                                          MITSUBISHI MICROCOMPUTERS

                                                                                                3820 Group

                                                                        SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

MEMORY                                                             Zero Page
Special Function Register (SFR) Area
                                                                   The 256 bytes from addresses 000016 to 00FF16 are called the
The Special Function Register area in the zero page contains con-  zero page area. The internal RAM and the special function regis-
trol registers such as I/O ports and timers.                       ters (SFR) are allocated to this area.
                                                                   The zero page addressing mode can be used to specify memory
RAM                                                                and register addresses in the zero page area. Access to this area
                                                                   with only 2 bytes is possible in the zero page addressing mode.
RAM is used for data storage and for stack area of subroutine
calls and interrupts.                                              Special Page

ROM                                                                The 256 bytes from addresses FF0016 to FFFF16 are called the
                                                                   special page area. The special page addressing mode can be
The first 128 bytes and the last 2 bytes of ROM are reserved for   used to specify memory addresses in the special page area. Ac-
device testing and the rest is user area for storing programs.     cess to this area with only 2 bytes is possible in the special page
                                                                   addressing mode.
Interrupt Vector Area

The interrupt vector area contains reset and interrupt vectors.

      RAM area      Address                                             000016  SFR area
                    XXXX16
         RAM size                                                       004016 LCD display RAM area               Zero page
           (bytes)  00FF16
                    013F16                                         RAM  005416
            192     01BF16                                              010016
            256     023F16
            384     02BF16                                              XXXX16
            512     033F16
            640     03BF16
            768     043F16
            896
          1024

                                                                                Reserved area

                                                                        044016

      ROM area                                                                  Not used

         ROM size   Address  Address                                    YYYY16
           (bytes)  YYYY16   ZZZZ16                                                   Reserved ROM area

             4096   F00016   F08016                                                              (128 bytes)
             8192   E00016   E08016
           12288    D00016   D08016                                     ZZZZ16
           16384    C00016   C08016
           20480    B00016   B08016                                ROM
           24576    A00016   A08016                                           FF0016
           28672    900016   908016
           32768    800016   808016                                          FFDC16
                                                                                           Interrupt vector area
                                                                                                                  Special page
                                                                             FFFE16 Reserved ROM area
                                                                             FFFF16

Fig. 9 Memory map diagram

1-12                                  3820 GROUP USER'S MANUAL
                                                                         MITSUBISHI MICROCOMPUTERS

                                                                               3820 Group

                                                       SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

000016  Port P0 (P0)                                   002016 Timer X (low-order) (TXL)
000116  Port P0 direction register (P0D)               002116 Timer X (high-order) (TXH)
000216  Port P1 (P1)                                   002216 Timer Y (low-order) (TYL)
000316  Port P1 direction register (P1D)               002316 Timer Y (high-order) (TYH)
000416  Port P2 (P2)                                   002416 Timer 1 (T1)
000516  Port P2 direction register (P2D)               002516 Timer 2 (T2)
000616  Port P3 (P3)                                   002616 Timer 3 (T3)
000716                                                 002716 Timer X mode register (TXM)
000816  Port P4 (P4)                                   002816 Timer Y mode register (TYM)
000916  Port P4 direction register (P4D)               002916 Timer 123 mode register (T123M)
000A16  Port P5 (P5)                                   002A16  output control register (CKOUT)
000B16  Port P5 direction register (P5D)               002B16
000C16  Port P6 (P6)                                   002C16
000D16  Port P6 direction register (P6D)               002D16
000E16  Port P7 (P7)                                   002E16
000F16  Port P7 direction register (P7D)               002F16
001016                                                 003016
001116  PULL register A (PULLA)                        003116
001216  PULL register B (PULLB)                        003216
001316  Transmit/Receive buffer register (TB/RB)       003316
001416  Serial I/O1 status register (SIO1STS)          003416
001516  Serial I/O1 control register (SIO1CON)         003516
001616  UART control register (UARTCON)                003616
001716  Baud rate generator (BRG)                      003716 Watchdog timer control register (WDTCON)
001816  Serial I/O2 control register (SIO2CON)         003816 Segment output enable register (SEG)
001916                                                 003916 LCD mode register (LM)
001A16  Serial I/O2 register (SIO2)                    003A16 Interrupt edge selection register (INTEDGE)
001B16                                                 003B16 CPU mode register (CPUM)
001C16                                                 003C16 Interrupt request register 1(IREQ1)
001D16                                                 003D16 Interrupt request register 2(IREQ2)
001E16                                                 003E16 Interrupt control register 1(ICON1)
001F16                                                 003F16 Interrupt control register 2(ICON2)

Fig. 10 Memory map of special function register (SFR)

        3820 GROUP USER'S MANUAL                                                                           1-13
                                                                                             MITSUBISHI MICROCOMPUTERS

                                                                                                   3820 Group

                                                                           SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

I/O PORTS                                                                  7  0
Direction Registers (ports P2, P41P47, and
P5P7)                                                                           PULL register A

The 3820 group has 43 programmable I/O pins arranged in seven                    (PULLA : address 0016 16)
I/O ports (ports P0P2 and P4P7). The I/O ports P2, P41P47,
and P5P7 have direction registers which determine the input/out-                P00P07 pull-down
put direction of each individual pin. Each bit in a direction register           P10P17 pull-down
corresponds to one pin, each pin can be set to be input port or                  P20P27 pull-up
output port.                                                                     P30P37 pull-down
When "0" is written to the bit corresponding to a pin, that pin be-              P70, P71 pull-up
comes an input pin. When "1" is written to that bit, that pin be-                Not used (return "0" when read)
comes an output pin.
If data is read from a pin set to output, the value of the port output     7  0
latch is read, not the value of the pin itself. Pins set to input are
floating. If a pin set to input is written to, only the port output latch        PULL register B
is written to and the pin remains floating.
                                                                                 (PULLB : address 0017 16)
Direction Registers (ports P0 and P1)
                                                                                        P41P43 pull-up
Ports P0 and P1 have direction registers which determine the in-                        P44P47 pull-up
put /output direction of each individual port.                                          P50P53 pull-up
Each port in a direction register corresponds to one port, each                         P54P57 pull-up
port can be set to be input or output.                                                  P60, P61 pull-up
When "0" is written to the bit 0 of a direction register, that port be-                 Not used (return "0" when read)
comes an input port. When "1" is written to that port, that port be-             0 : No pull-up (no pull-down)
comes an output port.                                                            1 : Pull-up (pull-down)
Bits 1 to 7 of ports P0 and P1 direction registers are not used.
                                                                              Note : For ports set for the output mode,
Ports P3 and P40                                                                       pull-up or pull-down is impossible.

These ports are only for input.                                            Fig. 11 Structure of PULL register A and PULL register B

Pull-up/Pull-down Control

By setting the PULL register A (address 001616) or the PULL reg-
ister B (address 001716), ports except for port P40 can control ei-
ther pull-down or pull-up (pins that are shared with the segment
output pins for LCD are pull-down; all other pins are pull-up) with a
program.
However, the contents of PULL register A and PULL register B do
not affect ports programmed as the output ports.

1-14  3820 GROUP USER'S MANUAL
                                                                                         MITSUBISHI MICROCOMPUTERS

                                                                                                      3820 Group

                                                                     SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Table 6. I/O ports functions

     Pin       Name           Input/Output             I/O Format       Non-Port Function             Related SFRs               Diagram No.
                                                CMOS compatible      LCD segment output        PULL register A                       (1)
P00/SEG24     Port P0        Input/output,     input level                                    Segment output
P07/SEG31                     individual ports  CMOS 3-state output  LCD segment output        enable register                       (2)
                                                CMOS compatible      Key input(Key-on          PULL register A                       (3)
P10/SEG32     Port P1        Input/output,     input level          wake up) interrupt        Segment output
P17/SEG39                     individual ports  CMOS 3-state output  input                     enable register
                                                CMOS compatible      LCD segment output        PULL register A
P20 P27      Port P2        Input/output,     input level                                    Interrupt control
                              individual bits   CMOS 3-state output   clock output             register 2
                                                CMOS compatible                                PULL register A
P30/SEG16     Port P3        Input             input level          External interrupt input  Segment output
P37/SEG23                                       CMOS compatible                                enable register
                                                input level          Serial I/O1 function I/O
P40                           Input                                                                                              (4)
                                                CMOS compatible      Serial I/O2 function I/O
                                                input level                                    PULL register B
                                                CMOS 3-state output  Timer I/O
P41/                                                                 Timer I/O                  output control                   (5)
                                                CMOS compatible      Timer output
                                                input level          External interrupt input  register
                                                CMOS 3-state output  External interrupt input
P42/INT0,      Port P4                                               Real time port            PULL register B
P43/INT1                                        CMOS compatible      function output
                              Input/output,     input level          Real time port            Interrupt edge selection          (2)
P44/RXD                       individual bits   CMOS 3-state output  function output
P45/TXD                                                                                        register
P46/SCLK1
P47/SRDY1                                                                                      PULL register B                   (6)
P50/SIN2
P51/SOUT2                                                                                      Serial I/O1 control register      (7)
P52/SCLK2
P53/SRDY2                                                                                      Serial I/O1 status register       (8)

P54/CNTR0                                                                                      UART control register             (9)

P55/CNTR1                                                                                                                             (10)
                                                                                               PULL register B
P56/TOUT
                                                                                                                                      (11)
                                                                                               Serial I/O2 control

                                                                                                                                      (12)
                                                                                               register

                                                                                                                                      (13)

               Port P5        Input/output,                                                    PULL register B
                              individual bits                                                                                         (14)

                                                                                               Timer X mode register

                                                                                               PULL register B
                                                                                                                                      (10)

                                                                                               Timer Y mode register

                                                                                               PULL register B
                                                                                                                                      (15)

                                                                                               Timer 123 mode register

                                                                                               PULL register B

P57/INT2                                                                                       Interrupt edge                    (2)

                                                                                               selection register

                                                                                               PULL register B

P60/INT3/RTP0                                                                                  Timer X mode register
P61/RTP1
               Port P6        Input/output,                                                    Interrupt edge
                              individual bits                                                                                         (16)

                                                                                               selection register

                                                                                               PULL register B

                                                                                               Timer X mode register

P70/XCOUT                     Input/output,     CMOS compatible      Sub-clock                 PULL register A                   (17)

               Port P7        individual bits   input level          generating circuit        CPU mode register

P71/XCIN                                        CMOS 3-state output I/O                                                          (18)

COM0-COM3      Common         output            LCD common output                              LCD mode register                 (19)
SEG0-SEG15     Segment        output            LCD segment output
                                                                                                                                 (20)

Note : Make sure that the input level at each pin is either 0 V or VCC during execution of the STP instruction.
         When an input level is at an intermediate potential, a current will flow from VCC to VSS through the input-stage gate.

                                                3820 GROUP USER'S MANUAL                                                         1-15
                                                                                                 MITSUBISHI MICROCOMPUTERS

                                                                                                       3820 Group

                                                                               SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

      (1)Ports P0,P1                                                           (2)Ports P2,P42,P43,P57

                                                     VL2/VL3

                                                                                                                                                       Pull-up control

                                           VL1/VSS                                                       Direction register

      Segment output enable bit

                                             (Note)

                             Direction register

                                                                               Data bus                  Port latch

      Data bus     Port latch

                                                                                                         Key input (Key-on wake up) interrupt input
                                                                                                                                 INT0INT2 interrupt input

                                                  Pull-down control

                                      Segment output enable bit

      Note. Bit 0 of port P0 direction register and
               port P1 direction register.

      (3)Ports P30P37                                                         (4)Port P40

                                       VL2/VL3                                                                Data bus

                                   VL1/VSS

                                      Data bus

                            Pull-down
                            control
                Segment output enable bit

      (5)Port P41                                                              (6)Port P44

                                                              Pull-up control                                                                          Pull-up control

                   Direction register                                          Serial I/O1 enable bit
                                                                               Reception enable bit

                                                                                                     Direction register

      Data bus     Port latch

                                                                               Data bus                  Port latch

                   output control bit                                                     (8)Port P46                                                  Serial I/O1 input
                                                                                                                                                                       Pull-up control
      (7)Port P45                                                              Serial I/O1 synchronization clock
                                                                                                           selection bit
                                                              Pull-up control
                                                                                              Serial I/O1 enable bit
      P45/TXD P-channel output disable bit                                                   Serial I/O1 mode selection bit

               Serial I/O1 enable bit                                                                   Serial I/O1 enable bit
            Transmission enable bit
                                                                                                                                   Direction register
                                 Direction register

      Data bus     Port latch                                                  Data bus                  Port latch

                                 Serial I/O1 output                                      Serial I/O1 clock output

Fig. 12 Port block diagram (1)                                                                                                                         Serial I/O1 clock input

1-16                                                                           3820 GROUP USER'S MANUAL
                                                                                                    MITSUBISHI MICROCOMPUTERS

                                                                                                          3820 Group

                                                                                  SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

(9) Port P47                                                                      (10) Ports P50,P55

Serial I/O1 mode selection bit                                   Pull-up control                                                     Pull-up control
          Serial I/O1 enable bit
                                                                                                      Direction register
        SRDY1 output enable bit
                                                                                                       Port latch
                                 Direction register

Data bus      Port latch                                                          Data bus

                Serial I/O1 ready output                                                                                     Serial I/O2 input
                                                                                                                     CNTR1 interrupt input
(11) Port P51
                                                                                  (12) Port P52

                                                                 Pull-up control  Internal synchronization clock                     Pull-up control
                                                                                                            select bits
Serial I/O2 transmit completion signal
            Serial I/O2 port selection bit                                          Serial I/O2 port selection bit

                                             Direction register                                                  Direction register

Data bus      Port latch                                                          Data bus       Port latch

          Serial I/O2 output                                                                Serial I/O2 clock output

                                                                                                                                     Serial I/O2 clock input

(13) Port P53                                                                     (14) Port P54

         SRDY2 output enable bit                                 Pull-up control                                                     Pull-up control

                                   Direction register                                            Direction register

Data bus      Port latch                                                          Data bus         Port latch

               Serial I/O2 ready output                                                     Timer X operating mode bit
                                                                                           (Pulse output mode selection)
(15) Port P56
                                                                                                          Timer output
                                                                 Pull-up control                                                   CNTR0 interrupt input

                                                                                  (16) Ports P60, P61

                                                                                                                                                    Pull-up control

              Direction register                                                                 Direction register

Data bus      Port latch                                                          Data bus       Port latch

TOUT output control bit                                                           Real time port control bit
            Timer output                                                             Data for real time port

                                                                                                                                     INT3 interrupt input
                                                                                                                                          Except P61

Fig. 13 Port block diagram (2)

                                                                 3820 GROUP USER'S MANUAL                                                                            1-17
                                                                                                       MITSUBISHI MICROCOMPUTERS

                                                                                                             3820 Group

                                                                                     SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

      (17) Port P70                                                                  (18) Port P71

                                                     Port selection/Pull-up control                                        Port selection/Pull-up control
                              Port XC switch bit                                                    Port XC switch bit

                                              Direction register                                                Direction register

      Data bus       Port latch                                                      Data bus  Port latch

                                                 Oscillation circuit                           Sub-clock generating circuit input
                                              Port P71

                                                   Port XC switch bit

      (19) COM0 COM3                                                                (20) SEG0 SEG15

                VL3                                                                           VL2/VL3      The voltage applied to the sources of
                                                                                                           P-channel and N-channel transistors
                                                                                              VL1/VSS      is the controlled voltage by the bias
                                                                                                           value.

                VL2              The gate input signal of each transistor is

                VL1              controlled by the LCD duty ratio and the

                                 bias value.

                       VSS

Fig. 14 Port block diagram (3)

1-18                                          3820 GROUP USER'S MANUAL
                                                                                          MITSUBISHI MICROCOMPUTERS

                                                                                                3820 Group

                                                                        SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

INTERRUPTS                                                              Interrupt Operation

Interrupts occur by sixteen sources: seven external, eight internal,    When an interrupt is received, the contents of the program counter
and one software.                                                       and processor status register are automatically stored into the
                                                                        stack. The interrupt disable flag is set to inhibit other interrupts
Interrupt Control                                                       from interfering.The corresponding interrupt request bit is cleared
                                                                        and the interrupt jump destination address is read from the vector
Each interrupt is controlled by an interrupt request bit, an interrupt  table into the program counter.
enable bit, and the interrupt disable flag except for the software in-
terrupt set by the BRK instruction. An interrupt occurs if the corre-   Notes on Use
sponding interrupt request and enable bits are "1" and the inter-
rupt disable flag is "0".                                               When the active edge of an external interrupt (INT0INT3, CNTR0,
Interrupt enable bits can be set or cleared by software.                or CNTR1) is changed, the corresponding interrupt request bit
Interrupt request bits can be cleared by software, but cannot be        may also be set. Therefore, please take following sequence;
set by software.                                                        (1) Disable the external interrupt which is selected.
The BRK instruction cannot be disabled with any flag or bit. The I      (2) Change the active edge selection.
(interrupt disable) flag disables all interrupts except the BRK in-     (3) Clear the interrupt request bit which is selected to "0".
struction interrupt.                                                    (4) Enable the external interrupt which is selected.

Table 7. Interrupt vector addresses and priority

Interrupt Source  Priority         Vector Addresses (Note 1)                      Interrupt Request                         Remarks
Reset (Note 2)        1                                                       Generating Conditions         Non-maskable
                                   High           Low                   At reset                            External interrupt
                                                                        At detection of either rising or    (active edge selectable)
                                   FFFD16         FFFC16                falling edge of INT0 input          External interrupt
                                                                        At detection of either rising or    (active edge selectable)
INT0              2                FFFB16         FFFA16                falling edge of INT1 input          Valid when serial I/O1 is selected
                                                                        At completion of serial I/O1
INT1              3                FFF916         FFF816                data reception                      Valid when serial I/O1 is selected
                                                                        At completion of serial I/O1
Serial I/O1       4                FFF716         FFF616                transmit shift or when transmit     External interrupt
receive                                                                 buffer register is empty            (active edge selectable)
                  5                FFF516         FFF416                At timer X underflow                External interrupt
Serial I/O1                                                             At timer Y underflow                (active edge selectable)
transmit          6                FFF316         FFF216                At timer 2 underflow
                                                  FFF016                At timer 3 underflow                External interrupt
Timer X           7                FFF116         FFEE16                At detection of either rising or    (active edge selectable)
Timer Y                                           FFEC16                falling edge of CNTR0 input         External interrupt
Timer 2           8                FFEF16         FFEA16                At detection of either rising or    (active edge selectable)
Timer 3                                                                 falling edge of CNTR1 input         External interrupt
                  9                FFED16                               At timer 1 underflow                (valid when an "L" level is applied)
CNTR0                                                                   At detection of either rising or    Valid when serial I/O2 is selected
                  10               FFEB16                               falling edge of INT2 input
                                                                        At detection of either rising or
CNTR1             11               FFE916         FFE816                falling edge of INT3 input
Timer 1                                           FFE616                At falling of conjunction of input
INT2              12               FFE716         FFE416                level for port P2 (at input mode)
                                                                        At completion of serial I/O2
                  13               FFE516                               data transmission or reception

INT3              14               FFE316         FFE216
                                   FFE116         FFE016
Key input                          FFDF16         FFDE16
                               15

(Key-on wake up)

Serial I/O2       16

BRK instruction   17               FFDD16         FFDC16                At BRK instruction execution        Non-maskable software interrupt

Note 1: Vector addresses contain interrupt jump destination addresses.
       2: Reset function in the same way as an interrupt with the highest priority.

                                                  3820 GROUP USER'S MANUAL                                  1-19
                                                                                                                    MITSUBISHI MICROCOMPUTERS

                                                                                                                          3820 Group

                                                                                                  SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

                           Interrupt request bit                                                  Interrupt request
                            Interrupt enable bit

                                         Interrupt disable flag (I)

                                                                           BRK instruction
                                                                                        Reset

Fig. 15 Interrupt control

      7                    0 Interrupt edge selection register

                           (INTEDGE : address 003A16)

                           INT0 interrupt edge selection bit
                           INT1 interrupt edge selection bit
                           INT2 interrupt edge selection bit
                           INT3 interrupt edge selection bit

                           Not used (return "0" when read)      0 : Falling edge active
                                                                1 : Rising edge active

      7                    0 Interrupt request register 1                                      7  0 Interrupt request register 2

                           (IREQ1 : address 003C16)                                               (IREQ2 : address 003D16)

                           INT0 interrupt request bit                                                         CNTR0 interrupt request bit
                           INT1 interrupt request bit                                                         CNTR1 interrupt request bit
                           Serial I/O1 receive interrupt request bit                                          Timer 1 interrupt request bit
                           Serial I/O1 transmit interrupt request bit                                         INT2 interrupt request bit
                           Timer X interrupt request bit                                                      INT3 interrupt request bit
                           Timer Y interrupt request bit                                                      Key input interrupt request bit
                           Timer 2 interrupt request bit                                                      Serial I/O2 interrupt request bit
                           Timer 3 interrupt request bit                                                      Not used (returns "0" when read)

                                                                                                  0 : No interrupt request issued
                                                                                                  1 : Interrupt request issued

      7                    0 Interrupt control register 1                                      7     0 Interrupt control register 2
                                                                                                         (ICON2 : address 003F16)
                           (ICON1 : address 003E16)                                            0
                                                                                                              CNTR0 interrupt enable bit
                           INT0 interrupt enable bit                                                          CNTR1 interrupt enable bit
                           INT1 interrupt enable bit                                                          Timer 1 interrupt enable bit
                           Serial I/O1 receive interrupt enable bit                                           INT2 interrupt enable bit
                           Serial I/O1 transmit interrupt enable bit                                          INT3 interrupt enable bit
                           Timer X interrupt enable bit                                                       Key input interrupt enable bit
                           Timer Y interrupt enable bit                                                       Serial I/O2 interrupt enable bit
                           Timer 2 interrupt enable bit                                                       Not used (returns "0" when read)
                           Timer 3 interrupt enable bit                                                       (Do not write "1" to this bit)

                                                                                                  0 : Interrupts disabled
                                                                                                  1 : Interrupts enabled

Fig. 16 Structure of interrupt-related registers

1-20                                              3820 GROUP USER'S MANUAL
                                                                                                MITSUBISHI MICROCOMPUTERS

                                                                                                             3820 Group

                                                                      SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Key Input Interrupt (Key-on Wake Up)                                  An example of using a key input interrupt is shown in Figure 9,
                                                                      where an interrupt request is generated by pressing one of the
A Key input interrupt request is generated by applying "L" level to   keys consisted as an active-low key matrix which inputs to ports
any pin of port P3 that have been set to input mode. In other         P20P23.
words, it is generated when AND of input level goes from "1" to "0".

            Port PXx
            "L" level output

                                   PULL register A
                                   Bit 2 = "1"

                                                                      Port P27                  Key input interrupt request

            V                      V V Port P27                       direction register = "1"             Port P2
                                                                                                           Input reading circuit
                                                    latch

P27 output

                                V                            Port P26
                                                        direction register = "1"
P26 output                         V V Port P26
                                            latch

                                V                            Port P25
                                                           direction register = "1"
P25 output                         V V Port P25
                                            latch
                                V
                                                             Port P24
P24 output                                                 direction register = "1"
                                   V V Port P24
                                            latch

                            V                                Port P23
                                                           direction register = "0"
P23 input                          V V Port P23
                                            latch

                            V                               Port P22
                                                           direction register = "0"
P22 input                          V V Port P22
                                            latch

                            V                                Port P21
                                                           direction register = "0"
P21 input                          V V Port P21
                                           latch

                            V                               Port P20
                                                           direction register = "0"
P20 input                          V V Port P20
                                            latch

                                                                                                                                                                    V P-channel transistor for pull-up
                                                                                                                                                                 V V CMOS output buffer

Fig. 17 Connection example when using key input interrupt and port P2 block diagram

                                   3820 GROUP USER'S MANUAL                                                                                                                                             1-21
                                                                                                                                     MITSUBISHI MICROCOMPUTERS

                                                                                                                                                  3820 Group

                                                                                                            SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

TIMERS                                                                                                  Read and write operation on 16-bit timer must be performed for
                                                                                                        both high and low-order bytes. When reading a 16-bit timer, read
The 3820 group has five timers: timer X, timer Y, timer 1, timer 2,                                     the high-order byte first. When writing to a 16-bit timer, write the
and timer 3. Timer X and timer Y are 16-bit timers, and timer 1,                                        low-order byte first. The 16-bit timer cannot perform the correct op-
timer 2, and timer 3 are 8-bit timers.                                                                  eration when reading during the write operation, or when writing
All timers are down count timers. When the timer reaches "0016",                                        during the read operation.
an underflow occurs at the next count pulse and the correspond-
ing timer latch is reloaded into the timer and the count is contin-
ued. When a timer underflows, the interrupt request bit corre-
sponding to that timer is set to "1".

                                   Real time port                                                                                                   Data bus

                                   control bit "1"            QD

      P60                                                                   P60 data for real time port

      P60 direction register "0"                              Latch

                                                   P60 latch
                                   Real time port

                                   control bit       "1"      QD            P61 data for real time port

      P61

      P61 direction register "0"                              Latch         Real time port
                                                                            control bit "0"
                                                P61 latch                                               Timer X mode register
                                                                                              "1"       write signal

                                   f(XIN)/16                                Timer X stop
                                   (f(XCIN)/16 in low-speed mode*)          control bit

                                   CNTR0 active           Timer X operat-                                                      Timer X write
                                   edge switch bit        ing mode bit                                                         control bit
                                                          "00","01","11"
                                                 "0"                                     Timer X (low) latch (8) Timer X (high) latch (8)                                  Timer X
                                                                                                                                                                           interrupt
      P54/CNTR0                                                                          Timer X (low) (8)       Timer X (high) (8)                                        request

                                                               "10"         QS           Pulse output mode                                                                 CNTR0
                                                                                  T                                                                                        interrupt
                                                "1"                                                                                Timer Y operating mode bit              request
                                                                            Q                                                                         "00","01","10"
                                   Pulse width                                                                                                                             CNTR1
                                   measurement                                                   Pulse width HL continuously measurement mode                              interrupt
                                   mode CNTR0 active                                                                                                                       request

                                                 edge switch bit "0"                                                                                                  Timer Y
                                                                                                                                                                      interrupt
      P54 direction register                                           "1"                                                                                            request
                                                          P54 latch
                                                                                                                                                                        Timer 1
                                                                                         Rising edge detection                                "11"                      interrupt
                                                                                                                                                                        request
                                   Pulse output mode                                                             Period
                                                                                                                 measurement mode                                       Timer 2
                                                                                         Falling edge detection                                                         interrupt
                                                                                                                                                                        request
                                                      f(XIN)/16

                                                      (f(XCIN)/16 in low-speed mode*)

                                                                            Timer Y stop

                                   CNTR1 active                             control bit

                                   edge switch bit "00","01","11"                    Timer Y (low) latch (8) Timer Y (high) latch (8)
                                             "0"
      P55/CNTR1
                                                                                         Timer Y (low) (8)       Timer Y (high) (8)

                                                "1"        "10"Timer Y operating

                                                              mode bit

                 f(XIN)/16                                                               Timer 2 count source                        Timer 2 write
                 (f(XCIN)/16 in low-speed mode*)                                         selection bit                               control bit

                                Timer 1 count source             Timer 1 latch (8)                 "0"           Timer 2 latch (8)
                                selection bit                       Timer 1 (8)
                                                                                                                 Timer 2 (8)
                                                "0"
                                                                                              "1"
                                  XCIN
                                                "1"                                      f(XIN)/16
                                                                                         (f(XCIN)/16 in low-speed mode*)

                                                      TOUT output           TOUT output
                                                      active edge           control bit
                                                      switch bit "0"
                                                                                QS

      P56/TOUT                                                       "1"          T                     Timer 3 latch (8)
                  P56 direction register                  P56 latch         Q

                                                                                                   "0"                                                                Timer 3
                                                                                                                                                                      interrupt
                                   TOUT output control bit                                                  Timer 3 (8)                                               request
                                      f(XIN)/16(f(XCIN)/16 in low-speed mode*)
                                                                                            "1"
      * Internal clock  = XCIN/2.                                                        Timer 3 count
                                                                                         source selection
                                                                                         bit

Fig. 18 Timer block diagram

1-22                                                                        3820 GROUP USER'S MANUAL
                                                                              MITSUBISHI MICROCOMPUTERS

                                                                                           3820 Group

                                                                           SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Timer X                                                                    Note on CNTR0 Interrupt Active Edge Selec-
                                                                           tion
Timer X is a 16-bit timer that can be selected in one of four modes
and can be controlled the timer X write and the real time port by          CNTR0 interrupt active edge depends on the CNTR0 active edge
setting the timer X mode register.                                         switch bit.

Timer mode                                                                 Real Time Port Control
The timer counts f(XIN)/16 (or f(XCIN)/16 in low-speed mode).
                                                                           While the real time port function is valid, data for the real time port
Pulse output mode                                                          are output from ports P60 and P61 each time the timer X
Each time the timer underflows, a signal output from the CNTR0             underflows. (However, after rewriting a data for real time port, if the
pin is inverted. Except for this, the operation in pulse output mode       real time port control bit is changed from "0" to "1", data is output
is the same as in timer mode. When using a timer in this mode, set         without the timer X.) If the data for the real time port is changed
the corresponding port P54 direction register to output mode.              while the real time port function is valid, the changed data are out-
                                                                           put at the next underflow of timer X.
Event counter mode                                                         Before using this function, set the corresponding port direction
The timer counts signals input through the CNTR0 pin.                      registers to output mode.
Except for this, the operation in event counter mode is the same
as in timer mode. When using a timer in this mode, set the corre-          7  0
sponding port P54 direction register to input mode.
                                                                                 Timer X mode register
Pulse width measurement mode                                                     (TXM : address 002716)
The count source is f(XIN)/16 (or f(XCIN)/16 in low-speed mode. If
CNTR0 active edge switch bit is "0", the timer counts while the in-              Timer X write control bit
put signal of CNTR0 pin is at "H". If it is "1", the timer counts while          0 : Write value in latch and counter
the input signal of CNTR0 pin is at "L". When using a timer in this              1 : Write value in latch only
mode, set the corresponding port P54 direction register to input
mode.                                                                            Real time port control bit
                                                                                 0 : Real time port function invalid
Timer X Write Control                                                            1 : Real time port function valid
                                                                                 P60 data for real time port
If the timer X write control bit is "0", when the value is written in the        0 : "L" level output
address of timer X, the value is loaded in the timer X and the latch             1 : "H" level output
at the same time.                                                                P61 data for real time port
If the timer X write control bit is "1", when the value is written in the        0 : "L" level output
address of timer X, the value is loaded only in the latch. The value             1 : "H" level output
in the latch is loaded in timer X after timer X underflows.
If the value is written in latch only, unexpected value may be set in            Timer X operating mode bits
the high-order counter when the writing in high-order latch and the              b5 b4
underflow of timer X are performed at the same timing.
                                                                                 0 0 : Timer mode
                                                                                 0 1 : Pulse output mode
                                                                                 1 0 : Event counter mode
                                                                                 1 1 : Pulse width measurement mode
                                                                                 CNTR0 active edge switch bit
                                                                                  CNTR0 interrupt

                                                                                    0 : Falling edge active

                                                                                    1 : Rising edge active
                                                                                  Pulse output mode

                                                                                    0 : Start at initial level "H" output
                                                                                    1 : Start at initial level "L" output
                                                                                  Event counter mode

                                                                                    0 : Rising edge active
                                                                                    1 : Falling edge active
                                                                                  Pulse width measurement mode
                                                                                    0 : Measure "H" level width

                                                                                    1 : Measure "L" level width
                                                                                 Timer X stop control bit
                                                                                 0 : Count start
                                                                                 1 : Count stop

                                                                           Fig. 19 Structure of timer X mode register

3820 GROUP USER'S MANUAL                                                                                               1-23
                                                                          MITSUBISHI MICROCOMPUTERS

                                                                                       3820 Group

                                                                          SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Timer Y                                                                7  0

Timer Y is a 16-bit timer that can be selected in one of four modes.         Timer Y mode register
                                                                             (TYM : address 002816)
Timer mode
The timer counts f(XIN)/16 (or f(XCIN)/16 in low-speed mode).                Not used (return "0" when read)
                                                                             Timer Y operating mode bits
Period measurement mode                                                      b5 b4
CNTR1 interrupt request is generated at rising/falling edge of
CNTR1 pin input signal. Simultaneously, the value in timer Y latch            0 0 : Timer mode
is reloaded in timer Y and timer Y continues counting down/Except             0 1 : Period measurement mode
for the above-mentioned, the operation in period measurement                  1 0 : Event counter mode
mode is the same as in timer mode.                                            1 1 : Pulse width HL continuously
The timer value just before the reloading at rising/falling of CNTR1
pin input signal is retained until the timer Y is read once after the              measurement mode
reload.                                                                      CNTR1 active edge switch bit
The rising/falling timing of CNTR1 pin input signal is found by               CNTR1 interrupt
CNTR1 interrupt. When using a timer in this mode, set the corre-
sponding port P55 direction register to input mode.                             0 : Falling edge active
                                                                                1 : Rising edge active
Event counter mode                                                            Period measurement mode
The timer counts signals input through the CNTR1 pin.                           0 : Measure falling edge to falling edge
Except for this, the operation in event counter mode is the same                1 : Measure rising edge to rising edge
as in timer mode. When using a timer in this mode, set the corre-             Event counter mode
sponding port P55 direction register to input mode.                             0 : Rising edge active
                                                                                1 : Falling edge active
Pulse width HL continuously measurement mode                                 Timer Y stop control bit
CNTR1 interrupt request is generated at both rising and falling               0 : Count start
edges of CNTR1 pin input signal. Except for this, the operation in            1 : Count stop
pulse width HL continuously measurement mode is the same as in
period measurement mode. When using a timer in this mode, set          Fig. 20 Structure of timer Y mode register
the corresponding port P55 direction register to input mode.

Note on CNTR1 Interrupt Active Edge Selec-
tion

CNTR1 interrupt active edge depends on the CNTR1 active edge
switch bit. However, in pulse width HL continuously measurement
mode, CNTR1 interrupt request is generated at both rising and
falling edges of CNTR1 pin input signal regardless of the setting of
CNTR1 active edge switch bit.

1-24  3820 GROUP USER'S MANUAL
                                                                                 MITSUBISHI MICROCOMPUTERS

                                                                                              3820 Group

                                                                              SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Timer 1, Timer 2, Timer 3                                                  7  0

Timer 1, timer 2, and timer 3 are 8-bit timers. The count source for             Timer 123 mode register
each timer can be selected by timer 123 mode register. The timer                 (T123M :address 002916)
latch value is not affected by a change of the count source. How-
ever, because changing the count source may cause an inadvert-                   TOUT output active edge switch bit
ent count down of the timer. Therefore, rewrite the value of timer                  0 : Start at "H" output
whenever the count source is changed.                                               1 : Start at "L" output

Timer 2 Write Control                                                            TOUT output control bit
                                                                                    0 : TOUT output disabled
If the timer 2 write control bit is "0", when the value is written in the           1 : TOUT output enabled
address of timer 2, the value is loaded in the timer 2 and the latch
at the same time.                                                                Timer 2 write control bit
If the timer 2 write control bit is "1", when the value is written in the           0 : Write value in latch and counter
address of timer 2, the value is loaded only in the latch. The value                1 : Write value in latch only
in the latch is loaded in timer 2 after timer 2 underflows.
                                                                                 Timer 2 count source selection bit
Timer 2 Output Control                                                              0 : Timer 1 underflow
                                                                                    1 : f(XIN)/16
When the timer 2 (TOUT) is output enabled, an inversion signal                         (Middle-/high-speed mode)
from pin TOUT is output each time timer 2 underflows.                                  f(XCIN)/16
In this case, set the port P56 shared with the port TOUT to the out-                   (Low-speed mode)(Note)
put mode.
                                                                                 Timer 3 count source selection bit
Note on Timer 1 to Timer 3                                                          0 : Timer 1 underflow
                                                                                    1 : f(XIN)/16
When the count source of timer 1 to 3 is changed, the timer count-                     (Middle-/high-speed mode)
ing value may be changed large because a thin pulse is generated                       f(XCIN)/16
in count input of timer . If timer 1 output is selected as the count                   (Low-speed mode)(Note)
source of timer 2 or timer 3, when timer 1 is written, the counting
value of timer 2 or timer 3 may be changed large because a thin                  Timer 1 count source selection bit
pulse is generated in timer 1 output.                                               0 : f(XIN)/16
Therefore, set the value of timer in the order of timer 1, timer 2 and                 (Middle-/high-speed mode)
timer 3 after the count source selection of timer 1 to 3.                              f(XCIN)/16
                                                                                       (Low-speed mode)(Note)
                                                                                    1 : f(XCIN)

                                                                                 Not used (return "0" when read)

                                                                           Note : Internal clock  is f (XCIN)/2 in the low-speed mode.

                                                                           Fig. 21 Structure of timer 123 mode register

3820 GROUP USER'S MANUAL                                                                                                                1-25
                                                                                                         MITSUBISHI MICROCOMPUTERS

                                                                                                               3820 Group

                                                                                       SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

SERIAL I/O1                                                                            Clock Synchronous Serial I/O Mode

Serial I/O1 can be used as either clock synchronous or asynchro-                       Clock synchronous serial I/O1 mode can be selected by setting
nous (UART) serial I/O1. A dedicated timer (baud rate generator)                       the mode selection bit of the serial I/O1 control register to "1".
is also provided for baud rate generation.                                             For clock synchronous serial I/O1, the transmitter and the receiver
                                                                                       must use the same clock. If an internal clock is used, transfer is
                                                                                       started by a write signal to the TB/RB (address 001816).

                                                       Data bus

                                                            Address 001816             Serial I/O1 control register Address 001A16
                                        Receive buffer register (RB)                       Receive buffer full flag (RBF)

       P44/RXD                          Receive shift register                                            Serial I/O receive interrupt request (RI)
      P46/SCLK1
                                                                      Shift clock  Clock control circuit
            f(XXIINN)
      P47/SRDY1        BRG count source selection bit                 Serial I/O1 synchronization
                                         1/4                          clock selection bit
        P45/TXD                                                       Frequency division ratio 1/(n+1)

                                                                           Baud rate generator 1/4

                                                                               Address 001C16

                       F/F  Falling-edge detector                                  Clock control circuit

                                                                      Shift clock                             Transmit shift register shift completion flag (TSC)

                                                       Transmit shift register         Transmit interrupt source selection bit
                                                                                                                     Serial I/O transmit interrupt request (TI)

                                                       Transmit buffer register (TB)                        Transmit buffer empty flag (TBE)
                                                                                       Serial I/O1 status register Address 001916
                                                                      Address 001816
                                                         Data bus

Fig. 22 Block diagram of clock synchronous serial I/O1

      Transfer shift clock                             D0             D1           D2  D3                 D4  D5  D6                D7
      (1/2 to 1/2048 of the internal
      clock, or an external clock)                     D0             D1           D2  D3                 D4  D5  D6                D7

                     Serial output TxD

                      Serial input RxD

      Receive enable signal SRDY1                                                                                          RBF = 1
                                                                                                                           TSC = 1
         Write signal to receive/transmit
         buffer register (address 001816)                                                                             Overrun error (OE)
                                                                                                                      detection
                                                TBE = 0
                                                             TBE = 1
                                                             TSC = 0

                       Notes 1 : The serial I/O1 transmit interrupt (TI) can be selected to occur either when the transmit buffer register has emptied (TBE=1)
                                     or after the transmit shift operation has ended (TSC=1), by setting the transmit interrupt source selection bit (TIC) of the
                                     serial I/O1 control register.

                                 2 : If data is written to the transmit buffer register when TSC=0, the transmit clock is generated continuously and serial data is
                                     output continuously from the TxD pin.

                                 3 : The serial I/O1 receive interrupt (RI) is set when the receive buffer full flag (RBF) becomes "1" .

Fig. 23 Operation of clock synchronous serial I/O1 function

1-26                                                                  3820 GROUP USER'S MANUAL
                                                                                                                     MITSUBISHI MICROCOMPUTERS

                                                                                                                                  3820 Group

                                                                                              SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Asynchronous Serial I/O1 (UART) Mode                                                    ter, but the two buffers have the same address in memory. Since
                                                                                        the shift register cannot be written to or read from directly, transmit
Clock asynchronous serial I/O1 mode (UART) can be selected by                           data is written to the transmit buffer register, and receive data is
clearing the serial I/O1 mode selection bit of the serial I/O1 control                  read from the receive buffer register.
register to "0".                                                                        The transmit buffer register can also hold the next data to be
Eight serial data transfer formats can be selected, and the transfer                    transmitted, and the receive buffer register can hold a character
formats used by a transmitter and receiver must be identical.                           while the next character is being received.
The transmit and receive shift registers each have a buffer regis-

                                                             Data bus

                                               Address 001816              Serial I/O1 control register Address 001A16

                                           OE      Receive buffer register(RB)          Receive buffer full flag (RBF)

                             Character length selection bit                             Serial I/O receive interrupt request (RI)

P44/RXD      STdetector 7 bits                    Receive shift register
P46/SCLK1
                             8 bits                                                                            1/16
      f(XIN)
                                                   PE FE SP detector                                                 UART control register
P45/TXD                                                                                                                          Address 001B16
                                                                                        Clock control circuit

                             Serial I/O1 synchronization clock selection bit

              BRG count source selection bit       Frequency division ratio 1/(n+1)
                     1/4                                    Baud rate generator
                                                                 Address 001C16

                                                   ST/SP/PA generator

                                                                                  1/16                             Transmit shift register shift completion flag (TSC)

                                                             Transmit shift register          Transmit interrupt source selection bit
                                                                                                                              Serial I/O1 status register

                             Character length selection bit

                                                               Transmit buffer register                            Transmit buffer empty flag (TBE)
                                                                              Address 001816  Serial I/O1 status register Address 001916

                                                             Data bus

Fig. 24 Block diagram of UART serial I/O1

Transmit or receive clock

Transmit buffer register
               write signal

                             TBE=0                 TBE=0
                                    TSC=0
                                    TBE=1                                                     TBE=1                                                        TSC=1V

Serial output TXD                          ST  D0  D1                                         SP     ST        D0    D1                                    SP

                                                             1 start bit                                                           V Generated at 2nd bit in 2-stop-bit mode
                                                             7 or 8 data bits
Receive buffer register                                      1 or 0 parity bit
               read signal                                   1 or 2 stop bit (s)

                                                                                                                     RBF=0

                                                                                              RBF=1                                                        RBF=1
                                                                                                                                                           SP
Serial input RXD                           ST  D0  D1                                         SP     ST        D0    D1

              Notes 1: Error flag detection occurs at the same time that the RBF flag becomes "1" (at 1st stop bit, during reception).
                        2: The transmit interrupt (TI) can be selected to occur when either the TBE or TSC flag becomes "1", depending on the setting of the transmit interrupt
                           source selection bit (TIC) of the serial I/O1 control register.
                        3: The serial I/O1 receive interrupt (RI) is set when the RBF flag becomes "1".
                        4: After data is written to the transmit buffer register when TSC=1, 0.5 to 1.5 cycles of the data shift cycle is necessary until changing to TSC=0.

Fig. 25 Operation of UART serial I/O1 function

                                                               3820 GROUP USER'S MANUAL                                                                                       1-27
                                                                                              MITSUBISHI MICROCOMPUTERS

                                                                                                    3820 Group

                                                                            SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Serial I/O1 Control Register (SIO1CON) 001A16

The serial I/O1 control register contains eight control bits for the
serial I/O1 function.

UART Control Register (UARTCON) 001B16

The UART control register consists of four control bits (bits 0 to 3)
which are valid when asynchronous serial I/O is selected and set
the data format of an data transfer. One bit in this register (bit 4) is
always valid and sets the output structure of the P45/TXD pin.

Serial I/O1 Status Register (SIO1STS) 001916

The read-only serial I/O1 status register consists of seven flags
(bits 0 to 6) which indicate the operating status of the serial I/O
function and various errors.
Three of the flags (bits 4 to 6) are valid only in UART mode.
The receive buffer full flag (bit 1) is cleared to "0" when the receive
buffer is read.
If there is an error, it is detected at the same time that data is
transferred from the receive shift register to the receive buffer reg-
ister, and the receive buffer full flag is set. A write to the serial I/O
status register clears all the error flags OE, PE, FE, and SE (bit 3
to bit 6, respectively). Writing "0" to the serial I/O enable bit SIOE
(bit 7 of the Serial I/O Control Register) also clears all the status
flags, including the error flags.
All bits of the serial I/O1 status register are initialized to "0" at re-
set, but if the transmit enable bit (bit 4) of the serial I/O control reg-
ister has been set to "1", the transmit shift register shift completion
flag (bit 2) and the transmit buffer empty flag (bit 0) become "1".

Transmit Buffer/Receive Buffer Register (TB/
RB) 001816

The transmit buffer register and the receive buffer register are lo-
cated at the same address. The transmit buffer register is write-
only and the receive buffer register is read-only. If a character bit
length is 7 bits, the MSB of data stored in the receive buffer regis-
ter is "0".

Baud Rate Generator (BRG) 001C16

The baud rate generator determines the baud rate for serial trans-
fer.
The baud rate generator divides the frequency of the count source
by 1/(n + 1), where n is the value written to the baud rate genera-
tor.

1-28  3820 GROUP USER'S MANUAL
                                                                             MITSUBISHI MICROCOMPUTERS

                                                                                   3820 Group

                                                           SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

7  0 Serial I/O1 status register                        7                     0  Serial I/O1 control register

   (SIO1STS : address 0019 16)                                                   (SIO1CON : address 001A 16)

   Transmit buffer empty flag (TBE)                                              BRG count source selection bit (CSS)
   0: Buffer full
   1: Buffer empty                                                               0: f(XIN)

                                                                                 1: f(XIN)/4

   Receive buffer full flag (RBF)                                                Serial I/O1 synchronization clock selection bit (SCS)
   0: Buffer empty                                                               In clock synchronous mode
   1: Buffer full
                                                                                   0 : BRG output/4
   Transmit shift register shift completion flag (TSC)                             1 : External clock input
   0: Transmit shift in progress                                                 In UART mode
   1: Transmit shift completed                                                     0 : BRG output/16
                                                                                   1 : External clock input/16

   Overrun error flag (OE)                                                       SRDY1 output enable bit (SRDY)
   0: No error                                                                   0: P47 SRDY1 pin operates as I/O port P47
   1: Overrun error                                                              1: P47 SRDY1 pin operates as signal output pin SRDY1
                                                                                 (SRDY1 signal indicates receive enable state)

   Parity error flag (PE)                                                        Transmit interrupt source selection bit (TIC)
   0: No error                                                                   0: When transmit buffer has emptied
   1: Parity error                                                               1: When transmit shift operation is completed

   Framing error flag (FE)                                                       Transmit enable bit (TE)
   0: No error                                                                   0: Transmit disabled
   1: Framing error                                                              1: Transmit enabled

   Summing error flag (SE)                                                       Receive enable bit (RE)
   0: OE U PE U FE =0                                                            0: Receive disabled
   1: OE U PE U FE =1                                                            1: Receive enabled

   Not used (returns "1" when read)                                              Serial I/O1 mode selection bit (SIOM)
                                                                                 0: Clock asynchronous serial I/O1 (UART) mode
                                                                                 1: Clock synchronous serial I/O1 mode

7  0 UART control register

   (UARTCON : address 001B 16)                                                   Serial I/O1 enable bit (SIOE)
                                                                                 0: Serial I/O1 disabled
   Character length selection bit (CHAS)
                                                                                   (pins P44P47 operate as I/O pins)
   0: 8 bits                                                                     1: Serial I/O1 enabled

   1: 7 bits                                                                       (pins P44P47 operate as serial I/O1 pins)

   Parity enable bit (PARE)
   0: Parity checking disabled
   1: Parity checking enabled

   Parity selection bit (PARS)
   0: Even parity
   1: Odd parity

   Stop bit length selection bit (STPS)
   0: 1 stop bit
   1: 2 stop bits

   P45/TXD P-channel output disable bit (POFF)
   0: CMOS output (in output mode)
   1: N-channel open-drain output (in output mode)

   Not used (return"1" when read)

Fig. 26 Structure of serial I/O1 control registers

                                                    3820 GROUP USER'S MANUAL                                                    1-29
                                                                                                          MITSUBISHI MICROCOMPUTERS

                                                                                                                       3820 Group

                                                                                             SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

SERIAL I/O2                                                                                b7         b0

The serial I/O2 function can be used only for clock synchronous                                           Serial I/O2 control register
serial I/O.
For clock synchronous serial I/O2 the transmitter and the receiver                                        (SIO2CON : address 001D16)
must use the same clock. If the internal clock is used, transfer is
started by a write signal to the serial I/O2 register.                                                    Internal synchronization clock select bits

Serial I/O2 Control Register (SIO2CON) 001D16                                                             b2 b1 b0

The serial I/O2 control register contains 7 bits which control vari-                                      0 0 0: f(XIN)/8
ous serial I/O functions.
                                                                                                          0 0 1: f(XIN)/16

                                                                                                          0 1 0: f(XIN)/32

                                                                                                          0 1 1: f(XIN)/64

                                                                                                          1 0 0:    Do not set
                                                                                                          1 0 1:

                                                                                                          1 1 0: f(XIN)/128

                                                                                                          1 1 1: f(XIN)/256

                                                                                                          Serial I/O2 port selection bit
                                                                                                          0: I/O port
                                                                                                          1: SOUT2,SCLK2 signal output

                                                                                                          SRDY2 output enable bit
                                                                                                          0: I/O port
                                                                                                          1: SRDY2 signal output

                                                                                                          Transfer direction selection bit
                                                                                                          0: LSB first
                                                                                                          1: MSB first

                                                                                                            Synchronization clock selection bit
                                                                                                            0: External clock
                                                                                                            1: Internal clock

                                                                                                            Not used (returns "0" when read)

                                                                           Fig. 27 Structure of serial I/O2 control register

                                                                                               1/8        Internal synchronization

                                                                                               1/16       clock select bits

                                                  SCLK2                                        1/32                 Data bus
                                                                                    Divider
      XIN                                                                                      1/64

                                                                                               1/128

                                                                                               1/256

                  P53 latch

                                                  Synchronization clock

                  "0"                             selection bit                            "1"
                                                                                             "0"
      P53/SRDY2        SRDY2                      Synchronization circuit

                  "1"

                  SRDY2 output enable bit

                                                  External clock

      P52/SCLK2                      P52 latch                             Serial I/O counter 2 (3)                                 Serial I/O2
                                      "0"                                                                                           interrupt request
      P51/SOUT2
        P50/SIN2                     "1"
                  Serial I/O2 port selection bit

                                     P51 latch
                                      "0"

                                       "1"
                  Serial I/O2 port selection bit

                                                                           Serial I/O shift register 2 (8)

Fig. 28 Block diagram of serial I/O2 function

1-30                                              3820 GROUP USER'S MANUAL
                                                                      MITSUBISHI MICROCOMPUTERS

                                                                            3820 Group

                                                    SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

    Transfer clock (Note 1)             D0  D1  D2  D3                D4  D5  D6     (Note 2)
        Serial I/O2 register                                                      D7
                  write signal

Serial I/O2 output SOUT2

     Serial I/O2 input SIN2

Receive enable signal SRDY2

                                                                                                                                       Serial I/O2 interrupt request bit set

          Notes 1: When the internal clock is selected as the transfer clock, the divide ratio can be selected by setting bits 0 to 2 of the serial
                        I/O2 control register.

                    2: When the internal clock is selected as the transfer clock, the S OUT2 pin goes to high impedance after transfer completion.

Fig. 29 Timing of serial I/O2 function

                                            3820 GROUP USER'S MANUAL                                                                                                          1-31
                                                                                                MITSUBISHI MICROCOMPUTERS

                                                                                                             3820 Group

                                                                         SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

LCD DRIVE CONTROL CIRCUIT                                                the segment output enable register and the LCD display RAM, the
                                                                         LCD drive control circuit starts reading the display data automati-
The 3820 group has the built-in Liquid Crystal Display (LCD) drive       cally, performs the bias control and the duty ratio control, and dis-
control circuit consisting of the following.                             plays the data on the LCD panel.

LCD display RAM                                                        Table 8. Maximum number of display pixels at each
Segment output enable register                                                    duty ratio
LCD mode register
Selector                                                               Duty ratio             Maximum number of display pixel
Timing controller
Common driver                                                          2           80 dots
Segment driver
Bias control circuit                                                               or 8 segment LCD 10 digits

A maximum of 40 segment output pins and 4 common output pins             3           120 dots
can be used.
Up to 160 pixels can be controlled for LCD display. When the LCD                     or 8 segment LCD 15 digits
enable bit is set to "1" after data is set in the LCD mode register,
                                                                         4           160 dots

                                                                                     or 8 segment LCD 20 digits

      7                                                               0

                                                                         Segment output enable register
                                                                         (SEG : address 003816)

                                                                         Segment output enable bit 0
                                                                            0 : Input ports P30P37
                                                                            1 : Segment output SEG16SEG23

                                                                         Segment output enable bit 1
                                                                            0 : I/O ports P00, P01
                                                                            1 : Segment output SEG 24,SEG25

                                                                         Segment output enable bit 2
                                                                            0 : I/O ports P02P07
                                                                            1 : Segment output SEG26SEG31

                                                                         Segment output enable bit 3
                                                                            0 : I/O ports P10,P11
                                                                            1 : Segment output SEG32,SEG33

                                                                         Segment output enable bit 4
                                                                            0 : I/O port P12
                                                                            1 : Segment output SEG34

                                                                         Segment output enable bit 5
                                                                            0 : I/O ports P13P17
                                                                            1 : Segment output SEG35SEG39

                                                                         Not used (return "0" when read)
                                                                         (Do not write "1" to this bit)

      7                                                               0

                                                                         LCD mode register
                                                                         (LM : address 003916)

                                                                         Duty ratio selection bits
                                                                         0 0 : Not available
                                                                         0 1 : 2 (use COM0,COM1)
                                                                         1 0 : 3 (use COM0COM2)
                                                                         1 1 : 4 (use COM0COM3)
                                                                         Bias control bit

                                                                          0 : 1/3 bias
                                                                          1 : 1/2 bias
                                                                         LCD enable bit
                                                                          0 : LCD OFF
                                                                          1 : LCD ON
                                                                         Not used (returns "0" when read)

                                                                            (Do not write "1" to this bit)

                                                                         LCD circuit divider division ratio selection bits
                                                                         0 0 : LCDCK count source
                                                                         0 1 : 2 division of LCDCK count source
                                                                         1 0 : 4 division of LCDCK count source
                                                                         1 1 : 8 division of LCDCK count source
                                                                         LCDCK count source selection bit (Note)

                                                                          0 : f(XCIN)/32
                                                                          1 : f(XIN)/8192

         Note : LCDCK is a clock for a LCD timing controller.

Fig. 30 Structure of segment output enable register and LCD mode register

1-32     3820 GROUP USER'S MANUAL
           Fig. 31 Block diagram of LCD controller/driver                                       Data bus
3820 GROUP USER'S MANUAL
                                                           Address 004016  Address 004116                   Address 005316                                               LCD enable bit
                                                                                                                                   LCD display RAM
                                                                                                                                                                                        Duty ratio selection bits             LCDCK count source
                                                                                                          Selector Selector                                                                        LCD circuit                selection bit
                                                                                                                                                                                                   divider division
                                                                                                                                                                                                   ratio selection bits  LCD      "1"
                                                                                                                                                                                                              2                             f(XIN)/ 256

                                                                                                                                                                                                2                        divider            f(XCIN)
                                                                                                                                                                                                                                  "0"
                                                                                                                                                    Bias control bit

                                                                                                                                                                                                                         1/32

                                                           Selector Selector Selector Selector

                                                                                                                                                          Timing controller                                              LCDCK

                                                           Segment Segment Segment Segment                Segment Segment                Bias control     Common Common Common Common                                                                                     MITSUBISHI MICROCOMPUTERS
                                                             driver driver driver driver                    driver driver                                   driver driver driver driver
                                                                                                                                                                                                                                                              3820 Group
                                                           SEG0 SEG1 SEG2 SEG3                            P30/SEG16 P16/SEG38 P17/SEG39  VSS VL1 VL2 VL3  COM0 COM1 COM2 COM3
                                                                                                                                                                                                                                                         SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER
1-33
                                                                                               MITSUBISHI MICROCOMPUTERS

                                                                                                            3820 Group

                                                                         SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Bias Control and Applied Voltage to LCD                                  Table 9. Bias control and applied voltage to VL1VL3
Power Input Pins
                                                                         Bias value                       Voltage value
To the LCD power input pins (VL1VL3), apply the voltage shown in
Table 3 according to the bias value.                                     1/3 bias      VL3=VLCD
Select a bias value by the bias control bit (bit 2 of the LCD mode       1/2 bias      VL2=2/3 VLCD
register).                                                                             VL1=1/3 VLCD
                                                                                       VL3=VLCD
Common Pin and Duty Ratio Control                                                      VL2=VL1=1/2 VLCD

The common pins (COM0COM3) to be used are determined by                 Note 1 : VLCD is the maximum value of supplied voltage for the
duty ratio.                                                                         LCD panel.
Select duty ratio by the duty ratio selection bits (bits 0 and 1 of the
LCD mode register).                                                      Table 10. Duty ratio control and common pins used

                                                                         Duty   Duty ratio selection bit          Common pins used
                                                                         ratio
                                                                                Bit 1          Bit 0      COM0, COM1 (Note 1)
                                                                           2                              COM0COM2 (Note 2)
                                                                           3       0           1          COM0COM3
                                                                           4
                                                                                   1           0

                                                                                   1           1

                                                                         Notes 1 : COM2 and COM3 are open
                                                                                  2 : COM3 is open

                Contrast control                                                                                     Contrast control

      VL3                                                                              VL3
                                R1                                                                               R4

      VL2                                                                              VL2

                                R2                                                        VL1                     R5
      VL1                                                                          1/2 bias               R4 = R5

                                R3

      1/3 bias  R1 = R2 = R3

Fig. 32 Example of circuit at each bias

1-34                                     3820 GROUP USER'S MANUAL
                                                                                         MITSUBISHI MICROCOMPUTERS

                                                                                                      3820 Group

                                                                           SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

LCD Display RAM                                                         LCD Drive Timing

Address 004016 to 005316 is the designated RAM for the LCD dis-         The LCDCK timing frequency (LCD drive timing) is generated in-
play. When "1" are written to these addresses, the corresponding        ternally and the frame frequency can be determined with the fol-
segments of the LCD display panel are turned on.                        lowing equation;

                                                                        f(LCDCK)= (frequency of count source for LCDCK)
                                                                                            (divider division ratio for LCD)
                                                                                                   f(LCDCK)

                                                                        Frame frequency=
                                                                                                   duty ratio

                                      Bit

                                           7     6  5             4     3     2  1       0

                             Address

                                           COM3  COM2 COM1        COM0  COM3  COM2 COM1  COM0

                             004016                  SEG1                         SEG0
                             004116                  SEG3                         SEG2
                             004216                  SEG5                         SEG4
                             004316                  SEG7                         SEG6
                             004416                  SEG9                         SEG8
                             004516                 SEG11                        SEG10
                             004616                 SEG13                        SEG12
                             004716                 SEG15                        SEG14
                             004816                 SEG17                        SEG16
                             004916                 SEG19                        SEG18
                             004A16                 SEG21                        SEG20
                             004B16                 SEG23                        SEG22
                             004C16                 SEG25                        SEG24
                             004D16                 SEG27                        SEG26
                             004E16                 SEG29                        SEG28
                             004F16                 SEG31                        SEG30
                             005016                 SEG33                        SEG32
                             005116                 SEG35                        SEG34
                             005216                 SEG37                        SEG36
                             005316                 SEG39                        SEG38

Fig. 33 LCD display RAM map

                                                 3820 GROUP USER'S MANUAL                      1-35
                                                                           MITSUBISHI MICROCOMPUTERS

                                                                                 3820 Group

                                                         SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

      Internal logic
      LCDCK timing

      1/4 duty                                                                              Voltage level
                                                                                                     VL3
         COM0                                                                                        VL2=VL1
         COM1                                                                                        VSS
         COM2
         COM3                                                                                        VL3
        SEG0                                                                                         VSS

                          OFF                   ON            OFF                  ON

                      COM3 COM2 COM1 COM0 COM3 COM2 COM1 COM0

      1/3 duty                                                                              VL3
         COM0                                                                               VL2=VL1
         COM1                                                                               VSS
         COM2
                                                                                            VL3
        SEG0                                                                                VSS

                      ON               OFF      ON       OFF               ON          OFF  VL3
                                                                                            VL2=VL1
                       COM0 COM2 COM1 COM0 COM2 COM1 COM0 COM2                              VSS
      1/2 duty                                                                              VL3
                                                                                            VSS
      COM0
      COM1
      SEG0

                      ON               OFF  ON      OFF  ON           OFF      ON      OFF

                      COM1 COM0 COM1 COM0 COM1 COM0 COM1 COM0

Fig. 34 LCD drive waveform (1/2 bias)

1-36                                        3820 GROUP USER'S MANUAL
                                                                                     MITSUBISHI MICROCOMPUTERS

                                                                                           3820 Group

                                                                   SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Internal logic
LCDCK timing

1/4 duty                                                                                               Voltage level
                                                                                                                VL3
   COM0                                                                                                         VVVLSL21S
   COM1
   COM2                                                                                                          VL3
   COM3                                                                                                          VSS
  SEG0

                    OFF                                  ON              OFF                 ON

                COM3 COM2 COM1 COM0 COM3 COM2 COM1 COM0

1/3 duty

COM0                                                                                                   VVVLLL321
                                                                                                       VSS

COM1

COM2

SEG0                                                                                                   VL3

                                                                                                       VSS

                ON       OFF                             ON        OFF             ON            OFF

                COM0 COM2 COM1 COM0 COM2 COM1 COM0 COM2

1/2 duty

COM0                                                                                                   VVVVLLSL321S

COM1

SEG0                                                                                                   VL3

                                                                                                       VSS

                ON       OFF                       ON        OFF   ON         OFF      ON        OFF

                                        COM1 COM0  COM1      COM0  COM1      COM0      COM1      COM0
Fig. 35 LCD drive waveform (1/3 bias)

                                                   3820 GROUP USER'S MANUAL                                                1-37
                                                                                                  MITSUBISHI MICROCOMPUTERS

                                                                                                        3820 Group

                                                                                SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

WATCHDOG TIMER                                                             Then the program executes from the reset vector address.
                                                                           Usually, a program is designed so that data can be written into the
The watchdog timer gives a mean of returning to the reset status           watchdog timer control register before the watchdog timer H
when a program cannot run on a normal loop (for example, be-               underflows. If data is not written once into the watchdog timer con-
cause of a software run-away).                                             trol register, the watchdog timer does not function.
The watchdog timer consists of an 8-bit watchdog timer L and a 6-          At execution of the STP instruction, both clock and watchdog timer
bit watchdog timer H.                                                      stops. At the same time that the stop mode is released, the watch-
                                                                           dog timer restarts a count (Note). On the other hand, at execution
Initial Value of Watchdog Timer                                            of the WIT instruction, the watchdog timer does not stop.
                                                                           The time from execution of writing to the watchdog timer control
At reset or when writing data into the watchdog timer control reg-         register until an underflow of the watchdog timer register H is as
ister, the watchdog timer H is set to "3F16" and the watchdog timer        follows: (When bit 7 of the watchdog timer control register is "0")
L is set to "FF16". As a write instruction, it is possible to use any in-
struction that can cause a write signal such as STA, LDM and                Middle / High-speed mode (f(XIN)=8 MHz) .................. 32.768 ms
CLB. Write data except bit 7 has no significance and the above             Low-speed mode (f(XCIN)=32 kHz) ..................................... 8.19 s
value is set independently.
                                                                           Note: During the stop release wait time [XIN (or XCIN) : about 8200
Watchdog Timer Operation                                                           clock cycles], the watchdog timer counts.
                                                                                   Accordingly, does not underflow the watchdog timer H.
The watchdog timer stops at reset and starts a countdown by writ-
ing to the watchdog timer control register. When the watchdog
timer H underflows, an internal reset occurs, and the reset status
is released after waiting the reset release time.

         XCIN                         When writing to                                                  Data bus
                                      watchdog timer
            Internal system "1"       control register                                                        When writing to
             clock selection bit                                                                              watchdog timer control
             (Note)                   set "FF16"                                                              register
                                                                                                              set "3F16"
                                "0"         Watchdog timer L (8)           "0"
          XIN
                                      1/16                                 "1"  Watchdog timer H (6)

                                                                           Watchdog timer H
                                                                           count source selection bit

                                      Undefined instruction
                                      Reset

         RESET                                                                  Reset circuit          Internal reset

                                                                           Reset release wait time (about 8200 XIN clock cycles)

         Note: This bit is bit 7 of CPU mode register. It selects the mode (middle/high-speed or low-speed)

Fig. 36 Watchdog timer block diagram

      7                                                 0

                                                                           Watchdog timer control register
                                                                           (WDTCON : address 003716)

                                                                           Watchdog timer H bits (read only)
                                                                           Not used (returns "1" when read)

                                                                           Watchdog timer H count source selection bit
                                                                              0 : Underflow from watchdog timer L
                                                                              1 : f(XIN)/16 or f(XCIN)/16

Fig. 37 Structure of watchdog timer control register

1-38                                        3820 GROUP USER'S MANUAL
                                                                                         MITSUBISHI MICROCOMPUTERS

                                                                                               3820 Group

                                                                       SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

CLOCK OUTPUT FUNCTION

The internal system clock  can be output from port P41 by setting
the  output control register. Set bit 1 of the port P4 direction reg-
ister to when outputting  clock.

                                            7  0
Fig. 38 Structure of  output control register
                                                     output control register
                                                    (CKOUT : address 002A16)

                                                        output control bit
                                                         0 : Port function
                                                         1 :  clock output

                                                       Not used (return "0" when read)

                                               3820 GROUP USER'S MANUAL                 1-39
                                                                                           MITSUBISHI MICROCOMPUTERS

                                                                                                 3820 Group

                                                                         SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

RESET CIRCUIT                                                                                              Address Register contents

To reset the microcomputer, RESET pin should be held at an "L"           ( 1 ) Port P0 direction register  (000116)        0016
level for 2 s or more. Then the RESET pin is returned to an "H"
level (the power source voltage should be between 2.5 V and              ( 2 ) Port P1 direction register (000316)         0016
5.5 V, and the oscillation should be stable), reset is released. In or-
der to give the XIN clock time to stabilize, internal operation does     ( 3 ) Port P2 direction register  (000516)        0016
not begin until after 8200 XIN clock cycles (timer 1 and timer 2 are     ( 4 ) Port P4 direction register  (000916)        0016
connected together and 512 cycles of f(XIN)/16) are complete. Af-        ( 5 ) Port P5 direction register  (000B16)        0016
ter the reset is completed, the program starts from the address          (6 ) Port P6 direction register   (000D16)        0016
contained in address FFFD16 (high-order byte) and address
FFFC16 (low-order byte).                                                 ( 7 ) Port P7 direction register (000F16)         0016
Make sure that the reset input voltage is less than 0.5 V for VCC of
2.5 V (Extended operating temperature version: the reset input           ( 8 ) PULL register A             (001616) 0 0 0 0 1 0 1 1
voltage is less than 0.6V for VCC of 3.0V).
                                                                         ( 9 ) PULL register B             (001716)        0016

                                                                         (10) Serial I/O1 status register (001916) 1 0 0 0 0 0 0 0

                                                                         (11) Serial I/O1 control register (001A16)        0016

                                                                         (12) UART control register        (001B16) 1 1 1 0 0 0 0 0

                                                                         (13) Serial I/O2 control register (001D16)        0016
                                                                                                                                FF16
                                                                         (14) Timer X (low-order)          (002016)

                       Power source  Power on                            (15) Timer X (high-order)         (002116)        FF16
                       voltage          (Note)                           (16) Timer Y (low-order)          (002216)        FF16
             VCC
      RESET
                         0V
                                                                         (17) Timer Y (high-order)         (002316)        FF16

                  Reset input        0.2VCC                              (18) Timer 1                      (002416)        FF16
                  voltage

                       0V

                                                                         (19) Timer 2                      (002516)        0116

                  Note. Reset release voltage : VCC = 2.5V               (20) Timer 3                      (002616)        FF16
                  (Extended operating temperature version : 3.0V)

                                                                         (21) Timer X mode register        (002716)        0016

      RESET  VCC                                                         (22) Timer Y mode register        (002816)        0016

                                     Power source voltage                (23) Timer 123 mode register (002916)             0016
                                     detection circuit
                                                                         (24)  output control register (002A16)            0016

                                                                         (25) Watchdog timer control register (003716) 0 1 1 1 1 1 1 1

                                                                         (26) Segment output enable register (003816)      0016

                                                                         (27) LCD mode register            (003916)        0016

                                                                         (28) Interrupt edge selection register (003A16)   0016

                                                                         (29) CPU mode register            (003B16) 0 1 0 0 1 0 0 0

Fig. 39 Example of reset circuit                                         (30) Interrupt request register 1 (003C16)        0016

                                                                         (31) Interrupt request register 2 (003D16)        0016

                                                                         (32) Interrupt control register 1 (003E16)        0016

                                                                         (33) Interrupt control register 2 (003F16)        0016

                                                                         (34) Processor status register    (PS) ! ! ! ! ! 1 ! !

                                                                         (35) Program counter              (PCH) Contents of address FFFD16

                                                                                                                              (PCL) Contents of address FFFC16

                                                                         Note. ! : Undefined
                                                                                     The contents of all other registers and RAM are undefined
                                                                                     at poweron reset, so they must be initialized by software.

                                                                         Fig. 40 Internal state of microcomputer immediately after re-
                                                                                    set

1-40                                            3820 GROUP USER'S MANUAL
                                                                  MITSUBISHI MICROCOMPUTERS

                                                                        3820 Group

                                                SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

XIN


RESET

        Internal reset                                                   Reset address from
        Address                                                          vector table
        Data
        SYNC            ?                 ?  ?  ?  FFFC FFFD ADH, ADL

Fig. 41 Reset sequence                                              ADL  ADH

                        XIN : about 8200  Notes 1 : XIN and  are in the relation : f(XIN) = 8 f ()
                          clock cycles    Notes 2 : A question mark (?) indicates an undefined status that depens on the previous status.

                                          3820 GROUP USER'S MANUAL                           1-41
                                                                             MITSUBISHI MICROCOMPUTERS

                                                                                          3820 Group

                                                                       SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

CLOCK GENERATING CIRCUIT                                               Oscillation Control

The 3820 group has two built-in oscillation circuits. An oscillation   Stop mode
circuit can be formed by connecting a resonator between XIN and        If the STP instruction is executed, the internal clock  stops at an
XOUT (XCIN and XCOUT). Use the circuit constants in accordance         "H" level, and XIN and XCIN oscillators stop. Timer 1 is set to "FF16"
with the resonator manufacturer's recommended values. No exter-        and timer 2 is set to "0116".
nal resistor is needed between XIN and XOUT since a feed-back re-      Either XIN or XCIN divided by 16 is input to timer 1 as count
sistor exists on-chip. However, an external feed-back resistor is      source, and the output of timer 1 is connected to timer 2.
needed between XCIN and XCOUT.                                         The bits of the timer 123 mode register except bit 4 are cleared to
To supply a clock signal externally, input it to the XIN pin and make  "0". Set the timer 1 and timer 2 interrupt enable bits to disabled
the XOUT pin open. The sub-clock XCIN-XCOUT oscillation circuit        ("0") before executing the STP instruction.
cannot directly input clocks that are externally generated. Accord-    Oscillator restarts at reset or when an external interrupt is re-
ingly, be sure to cause an external resonator to oscillate.            ceived, but the internal clock  is not supplied to the CPU until
Immediately after poweron, only the XIN oscillation circuit starts     timer 2 underflows. This allows time for the clock circuit oscillation
oscillating, and XCIN and XCOUT pins function as I/O ports. The        to stabilize.
pull-up resistor of XCIN and XCOUT pins must be made invalid to
use the sub-clock.                                                     Wait mode
                                                                       If the WIT instruction is executed, the internal clock  stops at an
Frequency Control                                                      "H" level. The states of XIN and XCIN are the same as the state be-
                                                                       fore the executing the WIT instruction. The internal clock restarts
Middle-speed mode                                                      at reset or when an interrupt is received. Since the oscillator does
The internal clock  is the frequency of XIN divided by 8.              not stop, normal operation can be started immediately after the
After reset, this mode is selected.                                    clock is restarted.

High-speed mode                                                              XCIN XCOUT XIN XOUT
The internal clock  is half the frequency of XIN.
                                                                             Rf Rd
Low-speed mode
                                                                       CCIN  CCOUT CIN COUT
The internal clock  is half the frequency of XCIN.
A low-power consumption operation can be realized by stopping        Fig. 42 Ceramic resonator circuit

  the main clock XIN in this mode. To stop the main clock, set bit 5
  of the CPU mode register to "1".
  When the main clock XIN is restarted, set enough time for oscil-
  lation to stabilize by programming.
Note: If you switch the mode between middle/high-speed and low-

        speed, stabilize both XIN and XCIN oscillations. The suffi-
        cient time is required for the sub-clock to stabilize, espe-
        cially immediately after poweron and at returning from stop
        mode. When switching the mode between middle/high-
        speed and low-speed, set the frequency on condition that
        f(XIN)>3f(XCIN).

                                                                             XCIN XCOUT  XIN XOUT

                                                                             Rf Rd                               Open

                                                                       CCIN              External oscillation
                                                                             CCOUT circuit

                                                                                                            VCC
                                                                                                            VSS

                                                                       Fig. 43 External clock input circuit

1-42  3820 GROUP USER'S MANUAL
                                                                                   MITSUBISHI MICROCOMPUTERS

                                                                                         3820 Group

                                                                 SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

XCIN          XCOUT

              "1" "0"
                     Port XC switch bit

                                                                 Timer 1 count     Timer 2 count

XIN           XOUT Internal system clock selection bit           source selection  source selection
                                            (Note 1)             bit               bit

              Low-speed mode                                           "1"                               "0"

                                         1/2  1/4        1/2                       Timer 1                    Timer 2

              Middle/High-speed mode                                   "0"                               "1"

                                                         Main clock division ratio selection bit
                                                         Middle-speed mode

                                              High-speed mode                      Timing
                                              or Low-speed mode                    (Internal system clock)

              Main clock stop bit

      QS                                              SQ                           QS
           R                                                                           R STP instruction
              STP instruction WIT                     R

                                         instruction

                                      Reset
        Interrupt disable flag I

                 Interrupt request

        Note : When using the low-speed mode, set the port XC switch bit to "1" .

Fig. 44 Clock generating circuit block diagram

                                         3820 GROUP USER'S MANUAL                                                      1-43
                                                                                         MITSUBISHI MICROCOMPUTERS

                                                                         3820 Group

                                                                      SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

           Reset

      Middle-speed mode (f() =1 MHz)         CM6                      High-speed mode (f() =4MHz)
                                                                         CM7=0(8MHz selected)
      CM7=0(8MHz selected)                   "1"  "0"                    CM6=0(High-speed)
                                                                         CM5=0(8MHz oscillating)
      CM6=1(Middle-speed)                                                CM4=0(32kHz stopped)

      CM5=0(8MHz oscillating)
      CM4=0(32kHz stopped)

           "0"                          "0"            "0"                 "0"

      CM4                   CM4              "0"  "1"       CM4  "1"  CM4
                               "1" CM6                 CM6
           "1"                                                             "1"
                                                            "0"
                                 "1"

      Middle-speed mode (f() =1 MHz)         CM6                      High-speed mode (f() =4MHz)

        CM7=0(8MHz selected)                 "1"  "0"                   CM7=0(8MHz selected)
        CM6=1(Middle-speed)                                             CM6=0(High-speed)
        CM5=0(8MHz oscillating)                                         CM5=0(8MHz oscillating)
        CM4=1(32kHz oscillating)                                        CM4=1(32kHz oscillating)

           "0"                                                             "0"

      CM7  "1"                                                        CM7  "1"

      Low-speed mode (f( ) =16 kHz)          CM6                      Low-speed mode (f() =16 kHz)

      CM7=1(32kHz selected)                  "1"  "0"                 CM7=1(32kHz selected)
      CM6=1(Middle-speed)
      CM5=0(8MHz oscillating)                                         CM6=0(High-speed)             7  4
      CM4=1(32kHz oscillating)                                                                                           CPU mode register
                                                                      CM5=0(8MHz oscillating)                            (CPUM : address 003B 16)

                                                                      CM4=1(32kHz oscillating)             CM4 : Port Xc switch bit
                                                                                                                0: I/O port
           "0"                          "0"            "0" CM5             "0"                                  1: XCIN, XCOUT
                                                       CM6
      CM5                   CM5              "0"  "1"            "1"  CM5                                  CM5 : Main clock (XINXOUT) stop bit
                               "1" CM6                                                                          0: Oscillating
           "1"                                              "0"            "1"                                  1: Stopped

                                 "1"                                                                       CM6: Main clock division ratio selection bit
                                                                                                                0: f(XIN)/2 (high-speed mode)
      Low-speed mode (f( ) =16 kHz)          CM6                      Low-speed mode (f() =16 kHz)              1: f(XIN)/8 (middle-speed mode)
                                             "1"
       CM7=1(32kHz selected)                      "0"                 CM7=1(32kHz selected)                CM7: Internal system clock selection bit
       CM6=1(Middle-speed)                                            CM6=0(High-speed)                         0: XINXOUT selected
       CM5=1(8MHz stopped)                                                                                          (middle-/high-speed mode)
       CM4=1(32kHz oscillating)                                       CM5=1(8MHz stopped)                       1: XCINXCOUT selected
                                                                                                                    (low-speed mode)
                                                                      CM4=1(32kHz oscillating)

                  Note 1:Switch the mode by the allows shown between the mode blocks. (Do not switch between the mode directly without an allow.)
                         2:The all modes can be switched to the stop mode or the wait mode and returned to the source mode when the stop mode or the wait
                            mode is released.
                         3:Timer and LCD operate in the wait mode.
                         4:In middle-/high-speed mode, when the stop mode is released, a delay of approximately 1 ms occurs automatically by timer 1 and
                            timer 2.
                         5:In low-speed mode, when the stop mode is released, a delay of approximately 0.25 s occurs automatically by timer 1 and timer 2.
                         6:Wait until oscillation stabilizes after oscillating the main clock XIN before the switching from the low-speed mode to middle-/high-
                            speed mode.
                         7:The example assumes that 8 MHz is being applied to the XIN pin and 32 kHz to the XCIN pin.  indicates the internal clock.

Fig. 45 State transitions of internal clock

1-44                                              3820 GROUP USER'S MANUAL
                                                                        MITSUBISHI MICROCOMPUTERS

                                                                                     3820 Group

                                                                        SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

NOTES ON PROGRAMMING                                                    Serial I/O
Processor Status Register
                                                                        In clock synchronous serial I/O, if the receive side is using an ex-
The contents of the processor status register (PS) after a reset are    ternal clock and it is to output the SRDY signal, set the transmit en-
undefined, except for the interrupt disable flag (I) which is "1". Af-  able bit, the receive enable bit, and the SRDY output enable bit to
ter a reset, initialize flags which affect program execution.           "1".
In particular, it is essential to initialize the index X mode (T) and   Serial I/O1 continues to output the final bit from the TXD pin after
the decimal mode (D) flags because of their effect on calculations.     transmission is completed. The SOUT2 pin from serial I/O2 goes to
                                                                        high impedance after transmission is completed.
Interrupt
                                                                        Instruction Execution Time
The contents of the interrupt request bits do not change immedi-
ately after they have been written. After writing to an interrupt re-   The instruction execution time is obtained by multiplying the fre-
quest register, execute at least one instruction before performing a    quency of the internal clock  by the number of cycles needed to
BBC or BBS instruction.                                                 execute an instruction.
                                                                        The number of cycles required to execute an instruction is shown
Decimal Calculations                                                    in the list of machine instructions.
                                                                        The frequency of the internal clock  is half of the XIN frequency.
To calculate in decimal notation, set the decimal mode flag (D) to
"1", then execute an ADC or SBC instruction. Only the ADC and
SBC instructions yield proper decimal results. After executing an
ADC or SBC instruction, execute at least one instruction before
executing a SEC, CLC, or CLD instruction.

In decimal mode, the values of the negative (N), overflow (V), and
zero (Z) flags are invalid.
The carry flag can be used to indicate whether a carry or borrow
has occurred. Initialize the carry flag before each calculation.
Clear the carry flag before an ADC and set the flag before an
SBC.

Timers

If a value n (between 0 and 255) is written to a timer latch, the fre-
quency division ratio is 1/(n + 1).

Multiplication and Division Instructions

The index mode (T) and the decimal mode (D) flags do not affect
the MUL and DIV instruction.
The execution of these instructions does not change the contents
of the processor status register.

Ports

The contents of the port direction registers cannot be read.
The following cannot be used:
The data transfer instruction (LDA, etc.)
The operation instruction when the index X mode flag (T) is "1"
The addressing mode which uses the value of a direction regis-

  ter as an index
The bit-test instruction (BBC or BBS, etc.) to a direction register
The read-modify-write instruction (ROR, CLB, or SEB, etc.) to a

  direction register
Use instructions such as LDM and STA, etc., to set the port direc-
tion registers.

3820 GROUP USER'S MANUAL                                                1-45
                                                                          MITSUBISHI MICROCOMPUTERS

                                                                                       3820 Group

                                                                 SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

DATA REQUIRED FOR MASK ORDERS                                    ROM PROGRAMMING METHOD

The following are necessary when ordering a mask ROM produc-     The built-in PROM of the blank One Time PROM version and built-
tion:                                                            in EPROM version can be read or programmed with a general-
                                                                 purpose PROM programmer using a special programming
   1. Mask ROM Order Confirmation Form                           adapter. Set the address of PROM programmer in the user ROM
   2. Mark Specification Form                                    area.
   3. Data to be written to ROM, in EPROM form (three identical

      copies)

                                                                 Table 11. Programming adapter

                                                                 Package  Name of Programming Adapter
                                                                 80P6N-A            PCA4738F-80A
                                                                 80P6S-A             PCA4738G-80
                                                                 80P6D-A             PCA4738H-80
                                                                                    PCA4738L-80A
                                                                   80D0

                                                                 The PROM of the blank One Time PROM version is not tested or
                                                                 screened in the assembly process and following processes. To en-
                                                                 sure proper operation after programming, the procedure shown in
                                                                 Figure 46 is recommended to verify programming.

                                                                                              Programming with PROM
                                                                                                       programmer

                                                                                                  Screening (Caution)
                                                                                                  (150C for 40 hours)

                                                                                                     Verification with
                                                                                                   PROM programmer

                                                                                                   Functional check in
                                                                                                        target device

                                                                            Caution : The screening temperature is far higher
                                                                                         than the storage temperature. Never
                                                                                         expose to 150 C exceeding 100 hours.

                                                                 Fig. 46 Programming and testing of One Time PROM version

1-46  3820 GROUP USER'S MANUAL
                                                                           MITSUBISHI MICROCOMPUTERS

                                                                                 3820 Group

                                                         SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Absolute maximum ratings

Table 12 Absolute maximum ratings

  Symbol                          Parameter                              Conditions                Ratings           Unit
VCC       Power source voltage
          Input voltage P00P07, P10P17, P20P27,       All voltages are based on VSS.            0.3 to 7.0       V
VI                                                       Output transistors are cut off.
                             P30P37, P40P47, P50P57,                                      0.3 to VCC +0.3        V
VI                           P60, P61, P70, P71          At output port
VI        Input voltage VL1                              At segment output                     0.3 to VL2           V
VI        Input voltage VL2                              At segment output
VI        Input voltage VL3                                                                        VL1 to VL3        V
          Input voltage RESET, XIN                       Ta = 25 C
                                                                                             VL2 to VCC +0.3         V

                                                                                             0.3 to VCC +0.3        V

VO        Output voltage P00P07, P10P17                                                    0.3 to VCC +0.3        V

                                                                                             0.3 to VL3 +0.3        V

VO        Output voltage P30P37                                                             0.3 to VL3 +0.3        V
          Output voltage P20P27, P41P47, P50P57,
VO                                                                                           0.3 to VCC +0.3        V
                               P60, P61, P70, P71
VO        Output voltage SEG0SEG15                                                          0.3 to VL3 +0.3        V
VO        Output voltage XOUT
Pd        Power dissipation                                                                  0.3 to VCC +0.3        V
Topr      Operating temperature
Tstg      Storage temperature                                                                      300               mW

                                                                                                   20 to 85         C

                                                                                                   40 to 125        C

Recommended operating conditions

Table 13 Recommended operating conditions (1) (VCC = 2.5 to 5.5 V, Ta = 20 to 85 C, unless otherwise noted)

Symbol                                    Parameter                                                  Limits
                                                                                                                               Unit
                                     High-speed mode f(XIN)=8 MHz
                                     Middle-speed mode f(XIN)=8 MHz                       Min. Typ. Max.
                                     Low-speed mode
                                                                                          4.0      5.0          5.5
                                     P00P07, P10P17, P30P37, P41, P45, P47, P51,
VCC       Power source voltage       P53, P56, P61, P70, P71 (CM4=0)                      2.5      5.0          5.5  V
                                     P20P27, P42P44, P46, P50, P52, P54, P55, P57,
                                     P60                                                  2.5      5.0          5.5
                                     RESET
VSS       Power source voltage       XIN                                                           0                 V
                                     P00P07, P10P17, P30P37, P40, P41, P45, P47,
                  "H" input voltage  P51, P53, P56, P61, P70, P71 (CM4=0)                 0.7 VCC               VCC  V
VIH                                  P20P27, P42P44, P46, P50, P52, P54, P55, P57,
                                     P60
VIH       "H" input voltage          RESET                                                0.8 VCC               VCC  V
                                     XIN                                                  0.8 VCC
VIH       "H" input voltage                                                               0.8 VCC               VCC  V

VIH       "H" input voltage                                                                   0                 VCC  V

                  "L" input voltage                                                                             0.3 VCC V
VIL

VIL       "L" input voltage                                                               0                     0.2 VCC V

VIL       "L" input voltage                                                               0                     0.2 VCC V

VIL       "L" input voltage                                                               0                     0.2 VCC V

                                           3820GROUP USER'S MANUAL                                                   1-47
                                                                                MITSUBISHI MICROCOMPUTERS

                                                                                             3820 Group

                                                                     SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Table 14 Recommended operating conditions (2) (VCC = 2.5 to 5.5 V, Ta = 20 to 85 C, unless otherwise noted)

  Symbol                                  Parameter                                                  Limits
IOH(peak)                                                                                                                      Unit
IOH(peak)  "H" total peak output current P00P07, P10P17, P20P27 (Note 1)
IOL(peak)                                                                                 Min. Typ. Max.
IOL(peak)  "H" total peak output current P41P47,P50P57, P60, P61, P70, P71 (Note 1)                               40 mA
IOH(avg)                                                                                                            40 mA
IOH(avg)   "L" total peak output current  P00P07, P10P17, P20P27 (Note 1)                                         40 mA
IOL(avg)                                                                                                             40 mA
IOL(avg)   "L" total peak output current  P41P47,P50P57, P60, P61, P70, P71 (Note 1)                              20 mA
IOH(peak)                                                                                                           20 mA
IOL(peak)  "H" total average output current P00P07, P10P17, P20P27 (Note 1)                                       20 mA
IOL(peak)                                                                                                            20 mA
           "H" total average output current P41P47,P50P57, P60, P61, P70, P71 (Note 1)
IOH(avg)                                                                                                             5 mA
IOH(avg)   "L" total average output current P00P07, P10P17, P20P27 (Note 1)
                                                                                                                       5 mA
IOL(avg)   "L" total average output current P41P47,P50P57, P60, P61, P70, P71 (Note 1)
IOL(avg)                                                                                                             10 mA
           "H" peak output current        P00P07, P10P17, P20P27, P41P47, P50P57,                             1.0 mA
f(CNTR0)                                  P60, P61, P70, P71 (Note 2)                                              2.5 mA
f(CNTR1)
           "L" peak output current        P00P07, P10P17 (Note 2)                                                 2.5 mA
f(XIN)
           "L" peak output current        P20P27, P41P47, P50P57, P60, P61, P70, P71                             5.0 mA
f(XCIN)                                   (Note 2)
                                                                                                                     4.0 MHz
           "H" average output current     P00P07, P10P17 (Note 3)
                                                                                                                 (2XVCC)4 MHz
           "H" average output current     P20P27, P41P47, P50P57, P60, P61, P70, P71                             8.0 MHz
                                          (Note 3)
                                                                                                                (4XVCC)8 MHz
           "L" average output current     P00P07, P10P17 (Note 3)                                                 8.0 MHz

           "L" average output current     P20P27, P41P47, P50P57, P60, P61, P70, P71              32.768 50 kHz
                                          (Note 3)

           Clock input frequency          4.0 V  VCC  5.5 V
           for timers X and Y             VCC  4.0 V
           (duty cycle 50 %)

           Main clock input oscillation   High-speed mode (4.0 V  VCC  5.5 V)
           frequency (Note 4)             High-speed mode (VCC  4.0 V)
                                          Middle-speed mode

           Sub-clock input oscillation frequency (Note 4, 5)

Note 1: The total output current is the sum of all the currents flowing through all the applicable ports. The total average current is an aver-
           age value measured over 100 ms. The total peak current is the peak value of all the currents.

        2: The peak output current is the peak current flowing in each port.
        3: The average output current is an average value measured over 100 ms.
        4: When the oscillation frequency has a duty cycle of 50 %.
        5: When using the microcomputer in low-speed mode, make sure that the sub-clock input oscillation frequency f(XCIN) is less than

           f(XIN)/3.

1-48                                      3820 GROUP USER'S MANUAL
                                                                                   MITSUBISHI MICROCOMPUTERS

                                                                                         3820 Group

                                                                 SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Electrical characteristics

Table 15 Electrical characteristics (1) (VCC =4.0 to 5.5 V, Ta = 20 to 85 C, unless otherwise noted)

  Symbol                      Parameter                          Test conditions                                   Limits
VOH                                                                                                                                          Unit

VOH                                                                                                     Min. Typ. Max.

VOL                                                              IOH = 0.1 mA              VCC2.0                     V
                                                                 IOH = 25 A
VOL        "H" output voltage P00P07, P10P17, P30P37          VCC = 2.5 V                VCC1.0                     V
VT+ VT                                                        IOH = 5 mA
VT+ VT  "H" output voltage P20P27, P41P47,P50P57,          IOH = 1.25 mA             VCC2.0                     V
VT+ VT                           P60, P61, P70, P71 (Note 1)  IOH = 1.25 mA
                                                                 VCC = 2.5 V                VCC0.5                     V
IIH                                                              IOL = 5 mA
                                                                 IOL = 1.25 mA              VCC1.0                     V
IIH                                                              IOL = 1.25 mA
IIH                                                              VCC = 2.5 V                                       2.0  V
IIH                                                              IOL = 10 mA
IIL        "L" output voltage P00P07, P10P17, P30P37          IOL = 2.5 mA                                      0.5  V
                                                                 IOL = 2.5 mA
IIL                                                              VCC = 2.5 V                                       1.0  V

IIL                                                              RESET: VCC=2.5 V to 5.5 V                         2.0  V
IIL                                                              VI = VCC
VRAM       "L" output voltage P20P27, P41P47, P50P57,         Pull-downs "off"                                  0.5  V
                                    P60, P61, P70, P71 (Note 1)  VCC= 5.0 V, VI = VCC
                                                                 Pull-downs "on"
                                                                 VCC= 3.0 V, VI = VCC                              1.0  V
                                                                 Pull-downs "on"
           Hysteresis         CNTR0, CNTR1, INT0INT3, P20P27                                               0.5        V
           Hysteresis         RXD, SCLK1, SIN2, SCLK2            VI = VCC
           Hysteresis         RESET                                                                          0.5        V
                                                                 VI = VCC
                                                                 VI = VCC                                    0.5        V

                                                                 VI = VSS                                          5.0 A
                                                                 Pull-ups "off"
           "H" input current P00P07, P10P17, P30P37           VCC= 5.0 V, VI = VSS                   30   70    140  A
                                                                 Pull-ups "on"
                                                                 VCC= 3.0 V, VI = VSS                   6.0  25    45   A
                                                                 Pull-ups "on"
           "H" input current  P20P27, P40P47, P50P57,         VI = VSS                                          5.0 A
                              P60, P61, P70, P71                 VI = VSS
           "H" input current                                     When clock is stopped                             5.0 A
           "H" input current  RESET
           "L" input current                                                                                 4.0        A
                              XIN
                                                                                                                   5.0 A
                              P00P07, P10P17, P30P37,
                              P40, P70

                                                                                                                   5.0 A

           "L" input current P20P27, P41P47, P50P57,                                                 30  70 140   A
                                    P60, P61, P71

                                                                                                        6   25   45  A

           "L" input current RESET                                                                                 5.0 A
           "L" input current XIN
           RAM hold voltage                                                                                  4.0       A

                                                                                                        2.0        5.5  V

Note 1: When "1" is set to port XC switch bit (bit 4 of address 003B16) of CPU mode register, the drive ability of port P70 is different from the
           value above mentioned.

                                         3820GROUP USER'S MANUAL                                                        1-49
                                                        MITSUBISHI MICROCOMPUTERS

                                                                     3820 Group

                              SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Table 16 Electrical characteristics (2) (VCC =2.5 to 5.5 V, Ta = 20 to 85 C, unless otherwise noted)

Symbol  Parameter             Test conditions                                                                      Limits
                                                                                                                                             Unit

                                                                                                        Min. Typ. Max.

                               High-speed mode, VCC = 5 V

                              f(XIN) = 8 MHz                                                            6.4  13 mA
                              f(XCIN) = 32.768 kHz

                              Output transistors "off"

                               High-speed mode, VCC = 5 V

                              f(XIN) = 8 MHz (in WIT state)                                             1.6  3.2 mA
                              f(XCIN) = 32.768 kHz

                              Output transistors "off"

                               Low-speed mode, VCC = 5V, Ta  55C

                              f(XIN) = stopped                                                          25   36 A
                              f(XCIN) = 32.768 kHz

                              Output transistors "off"

ICC     Power source current   Low-speed mode, VCC = 5 V, Ta = 25C

                              f(XIN) = stopped                                                          7.0  14.0  A
                              f(XCIN) = 32.768 kHz (in WIT state)

                              Output transistors "off"

                               Low-speed mode, VCC = 3 V, Ta  55C

                              f(XIN) = stopped                                                          15   22 A
                              f(XCIN) = 32.768 kHz

                              Output transistors "off"

                               Low-speed mode, VCC = 3V, Ta = 25C

                              f(XIN) = stopped                                                          4.5  9.0   A
                              f(XCIN) = 32.768 kHz (in WIT state)

                              Output transistors "off"

                              All oscillation stopped   Ta = 25 C                                      0.1  1.0   A
                              (in STP state)
                              Output transistors "off" Ta = 85 C                                            10

1-50                          3820 GROUP USER'S MANUAL
                                                                                                 MITSUBISHI MICROCOMPUTERS

                                                                                                       3820 Group

                                                                               SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Timing requirements 1

Table 17 Timing requirements 1 (VCC = 4.0 to 5.5 V, VSS = 0 V, Ta = 20 to 85 C, unless otherwise noted)

Symbol                                        Parameter                                                      Limits
                                                                                                                                       Unit

                                                                                                  Min. Typ. Max.

tw(RESET)        Reset input "L" pulse width                                                               2  s
tc(XIN)          Main clock input cycle time (XIN input)
twH(XIN)         Main clock input "H" pulse width                                                 125         ns
twL(XIN)         Main clock input "L" pulse width
tc(CNTR)         CNTR0, CNTR1 input cycle time                                                    45          ns
twH(CNTR)        CNTR0, CNTR1 input "H" pulse width
twL(CNTR)        CNTR0, CNTR1 input "L" pulse width                                               40          ns
twH(INT)         INT0 to INT3 input "H" pulse width
twL(INT)         INT0 to INT3 input "L" pulse width                                               250         ns
tc(SCLK1)        Serial I/O1 clock input cycle time (Note)
twH(SCLK1)       Serial I/O1 clock input "H" pulse width (Note)                                   105         ns
twL(SCLK1)       Serial I/O1 clock input "L" pulse width (Note)
tsu(RXDSCLK1)   Serial I/O1 input set up time                                                    105         ns
th(SCLK1RXD)    Serial I/O1 input hold time
tc(SCLK2)        Serial I/O2 clock input cycle time                                               80          ns
twH(SCLK2)       Serial I/O2 clock input "H" pulse width
twL(SCLK2)       Serial I/O2 clock input "L" pulse width                                          80          ns
tsu(SIN2SCLK2)  Serial I/O2 input set up time
th(SCLK2SIN2)   Serial I/O2 input hold time                                                      800         ns

                                                                                                  370         ns

                                                                                                  370         ns

                                                                                                  220         ns

                                                                                                  100         ns

                                                                                                  1000        ns

                                                                                                  400         ns

                                                                                                  400         ns

                                                                                                  200         ns

                                                                                                  200         ns

Note: When f(XIN) = 8 MHz and bit 6 of address 001A16 is "1" (clock synchronous).
        Divide this value by four when f(XIN) = 8 MHz and bit 6 of address 001A16 is "0" (UART).

Timing requirements 2

Table 18 Timing requirements 2 (VCC = 2.5 to 4.0 V, VSS = 0 V, Ta = 20 to 85 C, unless otherwise noted)

  Symbol                                                            Parameter                                Limits
                                                                                                                                       Unit
tw(RESET)        Reset input "L" pulse width
tc(XIN)          Main clock input cycle time (XIN input)                                          Min. Typ. Max.
twH(XIN)         Main clock input "H" pulse width
twL(XIN)         Main clock input "L" pulse width                                                          2  s

tc(CNTR)         CNTR0, CNTR1 input cycle time                                                    125         ns

                                                                                                  45          ns

                                                                                                  40          ns

                                                                                                  500/        ns

                                                                                                  (VCC2)

twH(CNTR) CNTR0, CNTR1 input "H" pulse width                                                      250/        ns
twL(CNTR) CNTR0, CNTR1 input "L" pulse width
                                                                                                  (VCC2)20

                                                                                                  250/        ns

                                                                                                  (VCC2)20

twH(INT)         INT0 to INT3 input "H" pulse width                                               230         ns
twL(INT)         INT0 to INT3 input "L" pulse width
tc(SCLK1)        Serial I/O1 clock input cycle time (Note)                                        230         ns
twH(SCLK1)       Serial I/O1 clock input "H" pulse width (Note)
twL(SCLK1)       Serial I/O1 clock input "L" pulse width (Note)                                   2000        ns
tsu(RXDSCLK1)   Serial I/O1 input set up time
th(SCLK1RXD)    Serial I/O1 input hold time                                                      950         ns
tc(SCLK2)        Serial I/O2 clock input cycle time
twH(SCLK2)       Serial I/O2 clock input "H" pulse width                                          950         ns
twL(SCLK2)       Serial I/O2 clock input "L" pulse width
tsu(SIN2SCLK2)  Serial I/O2 input set up time                                                    400         ns
th(SCLK2SIN2)   Serial I/O2 input hold time
                                                                                                  200         ns

                                                                                                  2000        ns

                                                                                                  950         ns

                                                                                                  950         ns

                                                                                                  400         ns

                                                                                                  300         ns

Note: When f(XIN) = 2 MHz and bit 6 of address 001A16 is "1" (clock synchronous).
        Divide this value by four when f(XIN) = 2 MHz and bit 6 of address 001A16 is "0" (UART).

                                              3820GROUP USER'S MANUAL                                         1-51
                                                                             MITSUBISHI MICROCOMPUTERS

                                                                                   3820 Group

                                                           SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Switching characteristics 1

Table 19 Switching characteristics 1 (VCC = 4.0 to 5.5 V, VSS = 0 V, Ta = 20 to 85 C, unless otherwise noted)

Symbol                       Parameter                                      Limits                                         Unit

                                                               Min.         Typ.                                     Max.
                                                           tc(SCLK1)/230
twH(SCLK1)       Serial I/O1 clock output "H" pulse width  tc(SCLK1)/230                                                  ns
twL(SCLK1)       Serial I/O1 clock output "L" pulse width
td(SCLK1TXD)    Serial I/O1 output delay time (Note 1)         30                                                        ns
tv(SCLK1TXD)    Serial I/O1 output valid time (Note 1)
tr(SCLK1)        Serial I/O1 clock output rising time      tc(SCLK2)/2160                                           140   ns
tf(SCLK1)        Serial I/O1 clock output falling time     tc(SCLK2)/2160
twH(SCLK2)       Serial I/O2 clock output "H" pulse width                                                                  ns
twL(SCLK2)       Serial I/O2 clock output "L" pulse width          0
td(SCLK2SOUT2)  Serial I/O2 output delay time                                                                       30    ns
tv(SCLK2SOUT2)  Serial I/O2 output valid time
tf(SCLK2)        Serial I/O2 clock output falling time                                                               30    ns
tr(CMOS)         CMOS output rising time (Note 2)
tf(CMOS)         CMOS output falling time (Note 2)                                                                         ns

                                                                                                                           ns

                                                                                                                     0.2!tC(SCLK2) ns

                                                                                                                           ns

                                                                                                                     40    ns

                                                                            10                                       30    ns

                                                                            10                                       30    ns

Note1: When the P45/TXD P-channel output disable bit of the UART control register (bit 4 of address 001B16) is "0".
      2: XOUT and XCOUT pins are excluded.

Switching characteristics 2

Table 20 Switching characteristics 2 (VCC = 2.5 to 4.0 V, VSS = 0 V, Ta = 20 to 85 C, unless otherwise noted)

Symbol                       Parameter                                      Limits                                         Unit

                                                               Min.         Typ.                                     Max.
                                                           tc(SCLK1)/250
twH(SCLK1)       Serial I/O1 clock output "H" pulse width  tc(SCLK1)/250                                                  ns
twL(SCLK1)       Serial I/O1 clock output "L" pulse width
td(SCLK1TXD)    Serial I/O1 output delay time (Note 1)         30                                                        ns
tv(SCLK1TXD)    Serial I/O1 output valid time (Note 1)
tr(SCLK1)        Serial I/O1 clock output rising time      tc(SCLK2)/2240                                           350 ns
tf(SCLK1)        Serial I/O1 clock output falling time     tc(SCLK2)/2240
twH(SCLK2)       Serial I/O2 clock output "H" pulse width                                                                  ns
twL(SCLK2)       Serial I/O2 clock output "L" pulse width          0
td(SCLK2SOUT2)  Serial I/O2 output delay time                                                                       50 ns
tv(SCLK2SOUT2)  Serial I/O2 output valid time
tf(SCLK2)        Serial I/O2 clock output falling time                                                               50 ns
tr(CMOS)         CMOS output rising time (Note 2)
tf(CMOS)         CMOS output falling time (Note 2)                                                                         ns

                                                                                                                           ns

                                                                                                                     0.2!tC(SCLK2) ns

                                                                                                                           ns

                                                                                                                     50 ns

                                                                            20                                       50 ns

                                                                            20                                       50 ns

Note1: When the P45/TXD P-channel output disable bit of the UART control register (bit 4 of address 001B16) is "0".
      2: XOUT and XCOUT pins are excluded.

1-52                         3820 GROUP USER'S MANUAL
                                                                           MITSUBISHI MICROCOMPUTERS

                                                                                 3820 Group

                                                         SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Absolute maximum ratings (Extended operating temperature version)

Table 21 Absolute maximum ratings (Extended operating temperature version)

  Symbol                          Parameter                              Conditions                         Ratings                Unit
VCC       Power source voltage
          Input voltage P00P07, P10P17, P20P27,       All voltages are based on VSS.                     0.3 to 7.0            V
VI                                                       Output transistors are cut off.
                             P30P37, P40P47, P50P57,                                                     0.3 to VCC +0.3       V
VI                           P60, P61, P70, P71          At output port
VI        Input voltage VL1                              At segment output                                  0.3 to VL2            V
VI        Input voltage VL2                              At segment output
VI        Input voltage VL3                                                                                 VL1 to VL3             V
          Input voltage RESET, XIN                       Ta = 25 C
VO                                                                                                          VL2 to VCC +0.3        V
          Output voltage P00P07, P10P17
VO                                                                                                          0.3 to VCC +0.3       V
          Output voltage P30P37
VO        Output voltage P20P27, P41P47, P50P57,                                                         0.3 to VCC +0.3       V
VO
VO                             P60, P61, P70, P71                                                           0.3 to VL3 +0.3       V
Pd        Output voltage SEG0SEG15
Topr      Output voltage XOUT                                                                               0.3 to VL3 +0.3       V
Tstg      Power dissipation
          Operating temperature                                                                             0.3 to VCC +0.3       V
          Storage temperature
                                                                                                            0.3 to VL3 +0.3       V

                                                                                                            0.3 to VCC +0.3       V

                                                                                                            300                    mW

                                                                                                            40 to 85              C

                                                                                                            65 to 150             C

Recommended operating conditions (Extended operating temperature version)

Table 22 Recommended operating conditions (Extended operating temperature version) (1)

(VCC = 3.0 to 5.5 V, Ta = 40 to 20 C and VCC = 2.5 to 5.5 V, Ta = 20 to 85 C, unless otherwise noted)

Symbol                               Parameter                                                       Limits
                                                                                                                               Unit

                                                                                          Min. Typ. Max.

                                     High-speed mode f(XIN)=8 MHz                         4.0               5.0               5.5

                                     Middle-speed mode   Ta = 20 to 85 C                2.5               5.0               5.5
                                                         Ta = 40 to 20 C
VCC       Power source voltage       f(XIN)=8 MHz        Ta = 20 to 85 C                3.0               5.0               5.5  V
                                                         Ta = 40 to 20 C
                                     Low-speed mode                                       2.5               5.0              5.5

                                                                                          3.0               5.0              5.5

VSS       Power source voltage                                                                              0                      V

                  "H" input voltage  P00P07, P10P17, P30P37, P41, P45, P47, P51,       0.7 VCC                        VCC       V
VIH                                  P53, P56, P61, P70, P71 (CM4=0)

VIH       "H" input voltage          P20P27, P42P44, P46, P50, P52, P54, P55, P57,      0.8 VCC                        VCC
                                     P60
                                                                                                                                   V

VIH       "H" input voltage          RESET                                                0.8 VCC                        VCC       V
                                                                                          0.8 VCC
VIH       "H" input voltage          XIN                                                                                 VCC       V
                                                                                              0
VIL       "L" input voltage          P00P07, P10P17, P30P37, P40, P41, P45, P47,                                      0.3 VCC V
                                     P51, P53, P56, P61, P70, P71 (CM4=0)                     0
VIL       "L" input voltage          P20P27, P42P44, P46, P50, P52, P54, P55, P57,          0                          0.2 VCC V
                                     P60                                                      0
VIL       "L" input voltage          RESET                                                                               0.2 VCC V
                                                                                                                         0.2 VCC V
VIL       "L" input voltage          XIN

                                     3820GROUP USER'S MANUAL                                                                       1-53
                                                                              MITSUBISHI MICROCOMPUTERS

                                                                                           3820 Group

                                                              SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Table 23 Recommended operating conditions (Extended operating temperature version) (2)
(VCC = 3.0 to 5.5 V, Ta = 40 to 20 C and VCC = 2.5 to 5.5 V, Ta = 20 to 85 C unless otherwise noted)

Symbol                                   Parameter                                                   Limits
                                                                                                                               Unit

                                                                                          Min. Typ. Max.

IOH(peak) "H" total peak output current P00P07, P10P17, P20P27 (Note 1)                                 40 mA

IOH(peak) "H" total peak output current P41P47,P50P57, P60, P61, P70, P71 (Note 1)                       40 mA

IOL(peak) "L" total peak output current  P00P07, P10P17, P20P27 (Note 1)                                40 mA

IOL(peak) "L" total peak output current  P41P47,P50P57, P60, P61, P70, P71 (Note 1)                      40 mA

IOH(avg) "H" total average output current P00P07, P10P17, P20P27 (Note 1)                               20 mA

IOH(avg) "H" total average output current P41P47,P50P57, P60, P61, P70, P71 (Note 1)                     20 mA

IOL(avg) "L" total average output current P00P07, P10P17, P20P27 (Note 1)                               20 mA

IOL(avg)   "L" total average output current P41P47,P50P57, P60, P61, P70, P71 (Note 1)                   20 mA

IOH(peak)  "H" peak output current       P00P07, P10P17, P20P27, P41P47, P50P57,                      5 mA
                                         P60, P61, P70, P71 (Note 2)

IOL(peak)  "L" peak output current       P00P07, P10P17 (Note 2)                                          5 mA
IOL(peak)  "L" peak output current                                                                         10 mA
                                         P20P27, P41P47, P50P57, P60, P61, P70, P71
                                         (Note 2)

IOH(avg)   "H" average output current    P00P07, P10P17 (Note 3)                                         1.0 mA
IOH(avg)   "H" average output current                                                                      2.5 mA
                                         P20P27, P41P47, P50P57, P60, P61, P70, P71
IOL(avg)   "L" average output current    (Note 3)                                                           2.5 mA

                                         P00P07, P10P17 (Note 3)

IOL(avg)   "L" average output current    P20P27, P41P47, P50P57, P60, P61, P70, P71                     5.0 mA
                                         (Note 3)

f(CNTR0)   Clock input frequency         4.0 V  VCC  5.5 V                                                     4.0 MHz
f(CNTR1)   for timers X and Y            VCC  4.0 V                                                        (2XVCC)4 MHz
           (duty cycle 50 %)

f(XIN)     Main clock input oscillation  High-speed mode (4.0 V  VCC  5.5 V)                                  8.0 MHz
           frequency (Note 4)            High-speed mode (VCC  4.0 V)                                      (4XVCC)8 MHz
                                         Middle-speed mode
                                                                                                               8.0 MHz

f(XCIN)    Sub-clock input oscillation frequency (Note 4, 5)                                               32.768 50 kHz

Note 1: The total output current is the sum of all the currents flowing through all the applicable ports. The total average current is an aver-
           age value measured over 100 ms. The total peak current is the peak value of all the currents.

        2: The peak output current is the peak current flowing in each port.
        3: The average output current is an average value measured over 100 ms.
        4: When the oscillation frequency has a duty cycle of 50 %.
        5: When using the microcomputer in low-speed mode, make sure that the sub-clock input oscillation frequency f(XCIN) is less than

           f(XIN)/3.

1-54                                     3820 GROUP USER'S MANUAL
                                                                                               MITSUBISHI MICROCOMPUTERS

                                                                                                     3820 Group

                                                                             SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Electrical characteristics (Extended operating temperature version)

Table 24 Electrical characteristics (Extended operating temperature version) (1)
(VCC =2.5 to 5.5 V, Ta = 20 to 85 C, and VCC =3.0 to 5.5 V, Ta = 40 to 20 C, unless otherwise noted)

Symbol                        Parameter                                   Test conditions                             Limits
                                                                                                                                                Unit

                                                                                                           Min. Typ. Max.

                                                                IOH = 2.5 mA                 VCC2.0                      V

VOH        "H" output voltage P00P07, P10P17, P30P37 IOH = 0.6 mA                         VCC0.9

                                                                VCC = 3.0 V                                                V

                                                                IOH = 5 mA                   VCC2.0                      V

           "H" output voltage P20P27, P41P47,P50P57, IOH = 1.25 mA                        VCC0.5                      V

VOH                           P60, P61, P70, P71 (Note)         IOH = 1.25 mA

                                                                VCC = 3.0 V                   VCC0.9                      V

                                                                IOL = 5 mA                                            2.0  V

           "L" output voltage P00P07, P10P17, P30P37 IOL = 1.25 mA                                                 0.5  V
                                                                               IOL = 1.25 mA
VOL

                                                                VCC = 3.0 V                                           1.1  V

                                                                IOL = 10 mA                                           2.0  V

VOL        "L" output voltage P20P27, P41P47, P50P57,        IOL = 2.5 mA                                          0.5  V
                                    P60, P61, P70, P71 (Note)   IOL = 2.5 mA
VT+ VT                                                       VCC = 3.0 V
VT+ VT                                                                                                             1.1  V
VT+ VT                                                       RESET: VCC=3.0 V to 5.5 V
           Hysteresis         CNTR0, CNTR1, INT0INT3, P20P27  VI = VCC                                        0.5        V
           Hysteresis         RXD, SCLK1, SIN2, SCLK2           Pull-downs "off"
           Hysteresis         RESET                                                                             0.5        V

                                                                                                                0.5        V

                                                                                                                      5.0 A

                                                                VCC= 5.0 V, VI = VCC                                       A
           "H" input current P00P07, P10P17, P30P37 Pull-downs "on"
IIH                                                                                                        30   70    170

                                                                VCC= 3.0 V, VI = VCC                                       A

                                                                Pull-downs "on"                            6.0  25    55

IIH        "H" input current  P20P27, P40P47, P50P57,        VI = VCC                                              5.0 A
                              P60, P61, P70, P71

IIH        "H" input current RESET                              VI = VCC                                              5.0 A

IIH        "H" input current XIN                                VI = VCC                                        4.0        A

IIL        "L" input current P00P07, P10P17, P30P37,                                                               5.0 A
                                                                                                                      5.0 A
                              P40, P70

                                                                VI = VSS

                                                                Pull-ups "off"

IIL        "L" input current P20P27, P41P47, P50P57, VCC= 5.0 V, VI = VSS                               30  70 140   A

                              P60, P61, P71                     Pull-ups "on"

                                                                VCC= 3.0 V, VI = VSS                       6   25   45 A
                                                                Pull-ups "on"

IIL        "L" input current RESET                              VI = VSS                                              5.0 A
IIL        "L" input current XIN                                VI = VSS
VRAM       RAM hold voltage                                     When clock is stopped                           4.0       A

                                                                                                           2.0        5.5  V

Note 1: When "1" is set to port XC switch bit (bit 4 of address 003B16) of CPU mode register, the drive ability of port P70 is different from the
           value above mentioned.

                                             3820GROUP USER'S MANUAL                                                       1-55
                                                        MITSUBISHI MICROCOMPUTERS

                                                                     3820 Group

                              SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Table 25 Electrical characteristics (Extended operating temperature version) (2)
(VCC =3.0 to 5.5 V, Ta = 40 to 20 C and VCC =2.5 to 5.5 V, Ta = 20 to 85 C, unless otherwise noted)

Symbol  Parameter             Test conditions                                    Limits
                                                                                                           Unit

                                                                      Min. Typ. Max.

                               High-speed mode, VCC = 5 V

                              f(XIN) = 8 MHz                                                              6.4  13 mA
                              f(XCIN) = 32.768 kHz

                              Output transistors "off"

                               High-speed mode, VCC = 5 V

                              f(XIN) = 8 MHz (in WIT state)                                               1.6  3.2 mA
                              f(XCIN) = 32.768 kHz

                              Output transistors "off"

                               Low-speed mode, VCC = 5V, Ta  55C

                              f(XIN) = stopped                                                            25   36 A
                              f(XCIN) = 32.768 kHz

                              Output transistors "off"

ICC     Power source current   Low-speed mode, VCC = 5 V, Ta = 25C

                              f(XIN) = stopped                                                            7.0  14.0  A
                              f(XCIN) = 32.768 kHz (in WIT state)

                              Output transistors "off"

                               Low-speed mode, VCC = 3 V, Ta  55C

                              f(XIN) = stopped                                                            15   22 A
                              f(XCIN) = 32.768 kHz

                              Output transistors "off"

                               Low-speed mode, VCC = 3V, Ta = 25C

                              f(XIN) = stopped                                                            4.5  9.0   A
                              f(XCIN) = 32.768 kHz (in WIT state)

                              Output transistors "off"

                              All oscillation stopped   Ta = 25 C                                        0.1  1.0   A
                              (in STP state)
                              Output transistors "off" Ta = 85 C                                              10

1-56                          3820 GROUP USER'S MANUAL
                                                                                   MITSUBISHI MICROCOMPUTERS

                                                                                         3820 Group

                                                                 SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Timing requirements 1 (Extended operating temperature version)

Table 26 Timing requirements 1 (Extended operating temperature version)
(VCC = 4.0 to 5.5 V, VSS = 0 V, Ta = 40 to 85 C, unless otherwise noted)

Symbol                                               Parameter                                               Limits
                                                                                                                                       Unit

                                                                                                  Min. Typ. Max.

tw(RESET)        Reset input "L" pulse width                                                      2                                s
tc(XIN)          Main clock input cycle time (XIN input)
twH(XIN)         Main clock input "H" pulse width                                                 125                              ns
twL(XIN)         Main clock input "L" pulse width
tc(CNTR)         CNTR0, CNTR1 input cycle time                                                    45                               ns
twH(CNTR)        CNTR0, CNTR1 input "H" pulse width
twL(CNTR)        CNTR0, CNTR1 input "L" pulse width                                               40                               ns
twH(INT)         INT0 to INT3 input "H" pulse width
twL(INT)         INT0 to INT3 input "L" pulse width                                               250                              ns
tc(SCLK1)        Serial I/O1 clock input cycle time (Note)
twH(SCLK1)       Serial I/O1 clock input "H" pulse width (Note)                                   105                              ns
twL(SCLK1)       Serial I/O1 clock input "L" pulse width (Note)
tsu(RXDSCLK1)   Serial I/O1 input set up time                                                    105                              ns
th(SCLK1RXD)    Serial I/O1 input hold time
tc(SCLK2)        Serial I/O2 clock input cycle time                                               80                               ns
twH(SCLK2)       Serial I/O2 clock input "H" pulse width
twL(SCLK2)       Serial I/O2 clock input "L" pulse width                                          80                               ns
tsu(SIN2SCLK2)  Serial I/O2 input set up time
th(SCLK2SIN2)   Serial I/O2 input hold time                                                      800                              ns

                                                                                                  370                              ns

                                                                                                  370                              ns

                                                                                                  220                              ns

                                                                                                  100                              ns

                                                                                                  1000                             ns

                                                                                                  400                              ns

                                                                                                  400                              ns

                                                                                                  200                              ns

                                                                                                  200                              ns

Note: When f(XIN) = 8 MHz and bit 6 of address 001A16 is "1" (clock synchronous).
        Divide this value by four when f(XIN) = 8 MHz and bit 6 of address 001A16 is "0" (UART).

Timing requirements 2 (Extended operating temperature version)

Table 27 Timing requirements 2 (Extended operating temperature version)

(VCC = 2.5 to 4.0 V, VSS = 0 V, Ta = 20 to 85 C, and VCC = 3.0 to 4.0 V, VSS = 0 V, Ta = 40 to 20 C, unless otherwise noted)

Symbol                                               Parameter                                               Limits
                                                                                                                                       Unit

                                                                                                  Min. Typ. Max.

tw(RESET) Reset input "L" pulse width                                                             2                                s

tc(XIN)          Main clock input cycle time (XIN input)                                          125                              ns

twH(XIN)         Main clock input "H" pulse width                                                 45                               ns

twL(XIN)         Main clock input "L" pulse width                                                 40                               ns

tc(CNTR)         CNTR0, CNTR1 input cycle time                                                    500/                             ns

                                                                                                  (VCC2)

twH(CNTR) CNTR0, CNTR1 input "H" pulse width                                                      250/                             ns

                                                                                                  (VCC2)20

twL(CNTR) CNTR0, CNTR1 input "L" pulse width                                                      250/                             ns

                                                                                                  (VCC2)20

twH(INT)         INT0 to INT3 input "H" pulse width                                               230                              ns

twL(INT)         INT0 to INT3 input "L" pulse width                                               230                              ns

tc(SCLK1)        Serial I/O1 clock input cycle time (Note)                                        2000                             ns

twH(SCLK1) Serial I/O1 clock input "H" pulse width (Note)                                         950                              ns

twL(SCLK1) Serial I/O1 clock input "L" pulse width (Note)                                         950                              ns

tsu(RXDSCLK1) Serial I/O1 input set up time                                                      400                              ns

th(SCLK1RXD) Serial I/O1 input hold time                                                         200                              ns

tc(SCLK2)        Serial I/O2 clock input cycle time                                               2000                             ns

twH(SCLK2) Serial I/O2 clock input "H" pulse width                                                950                              ns

twL(SCLK2) Serial I/O2 clock input "L" pulse width                                                950                              ns

tsu(SIN2SCLK2) Serial I/O2 input set up time                                                     400                              ns

th(SCLK2SIN2) Serial I/O2 input hold time                                                        300                              ns

Note: When f(XIN) = 2 MHz and bit 6 of address 001A16 is "1" (clock synchronous).
        Divide this value by four when f(XIN) = 2 MHz and bit 6 of address 001A16 is "0" (UART).

                                                          3820GROUP USER'S MANUAL                                                  1-57
                                                                                MITSUBISHI MICROCOMPUTERS

                                                                                      3820 Group

                                                              SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Switching characteristics 1 (Extended operating temperature version)

Table 28 Switching characteristics 1 (Extended operating temperature version)
(VCC = 4.0 to 5.5 V, VSS = 0 V, Ta = 40 to 85 C, unless otherwise noted)

Symbol                                         Parameter                                           Limits                     Unit

                                                                                      Min.         Typ.                 Max.
                                                                                  tc(SCLK1)/230
twH(SCLK1)       Serial I/O1 clock output "H" pulse width                         tc(SCLK1)/230                              ns
twL(SCLK1)       Serial I/O1 clock output "L" pulse width
td(SCLK1TXD)    Serial I/O1 output delay time (Note 1)                                30                                    ns
tv(SCLK1TXD)    Serial I/O1 output valid time (Note 1)
tr(SCLK1)        Serial I/O1 clock output rising time                             tc(SCLK2)/2160                       140   ns
tf(SCLK1)        Serial I/O1 clock output falling time                            tc(SCLK2)/2160
twH(SCLK2)       Serial I/O2 clock output "H" pulse width                                                                     ns
twL(SCLK2)       Serial I/O2 clock output "L" pulse width                                 0
td(SCLK2SOUT2)  Serial I/O2 output delay time                                                                          30    ns
tv(SCLK2SOUT2)  Serial I/O2 output valid time
tf(SCLK2)        Serial I/O2 clock output falling time                                                                  30    ns
tr(CMOS)         CMOS output rising time (Note 2)
tf(CMOS)         CMOS output falling time (Note 2)                                                                            ns

                                                                                                                              ns

                                                                                                                        0.2!tC(SCLK2) ns

                                                                                                                              ns

                                                                                                                        40    ns

                                                                                                   10                   30    ns

                                                                                                   10                   30    ns

Note1: When the P45/TXD P-channel output disable bit of the UART control register (bit 4 of address 001B16) is "0".
      2: XOUT and XCOUT pins are excluded.

Switching characteristics 2 (Extended operating temperature version)

Table 29 Switching characteristics 2 (Extended operating temperature version)

(VCC = 2.5 to 4.0 V, VSS = 0 V, Ta = 20 to 85 C, and VCC = 3.0 to 4.0 V, Ta = 40 to 20 C, unless otherwise noted)

Symbol                                             Parameter                                       Limits                     Unit

                                                                                  Min.             Typ.                 Max.

twH(SCLK1) Serial I/O1 clock output "H" pulse width                               tc(SCLK1)/250                              ns

twL(SCLK1) Serial I/O1 clock output "L" pulse width                               tc(SCLK1)/250                              ns

td(SCLK1TXD) Serial I/O1 output delay time (Note 1)                                                                    350 ns

tv(SCLK1TXD) Serial I/O1 output valid time (Note 1)                              30                                         ns

tr(SCLK1)        Serial I/O1 clock output rising time                                                                   50 ns

tf(SCLK1)        Serial I/O1 clock output falling time                                                                  50 ns

twH(SCLK2) Serial I/O2 clock output "H" pulse width                               tc(SCLK2)/2240                             ns

twL(SCLK2) Serial I/O2 clock output "L" pulse width                               tc(SCLK2)/2240                             ns

td(SCLK2SOUT2) Serial I/O2 output delay time                                                                           0.2!tC(SCLK2) ns

tv(SCLK2SOUT2) Serial I/O2 output valid time                                     0                                           ns

tf(SCLK2)        Serial I/O2 clock output falling time                                                                  50 ns

tr(CMOS)         CMOS output rising time (Note 2)                                                  20                   50 ns

tf(CMOS)         CMOS output falling time (Note 2)                                                 20                   50 ns

Note1: When the P45/TXD P-channel output disable bit of the UART control register (bit 4 of address 001B16) is "0".
      2: XOUT and XCOUT pins are excluded.

1-58                                                    3820 GROUP USER'S MANUAL
                                                                           MITSUBISHI MICROCOMPUTERS

                                                                                 3820 Group

                                                         SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Absolute maximum ratings (Low power source voltage version)

Table 30 Absolute maximum ratings (Low power source voltage version)

  Symbol                          Parameter                              Conditions                Ratings           Unit
VCC       Power source voltage
          Input voltage P00P07, P10P17, P20P27,       All voltages are based on VSS.            0.3 to 7.0       V
VI                                                       Output transistors are cut off.
                             P30P37, P40P47, P50P57,                                      0.3 to VCC +0.3        V
VI                           P60, P61, P70, P71          At output port
VI        Input voltage VL1                              At segment output                     0.3 to VL2           V
VI        Input voltage VL2                              At segment output
VI        Input voltage VL3                                                                        VL1 to VL3        V
          Input voltage RESET, XIN                       Ta = 25 C
VO                                                                                           VL2 to VCC +0.3         V
          Output voltage P00P07, P10P17
VO                                                                                           0.3 to VCC +0.3        V
          Output voltage P30P37
VO        Output voltage P20P27, P41P47, P50P57,                                          0.3 to VCC +0.3        V
VO
VO                             P60, P61, P70, P71                                            0.3 to VL3 +0.3        V
Pd        Output voltage SEG0SEG15
Topr      Output voltage XOUT                                                                0.3 to VL3 +0.3        V
Tstg      Power dissipation
          Operating temperature                                                              0.3 to VCC +0.3        V
          Storage temperature
                                                                                             0.3 to VL3 +0.3        V

                                                                                             0.3 to VCC +0.3        V

                                                                                                   300               mW

                                                                                                   20 to 85         C

                                                                                                   40 to 150        C

Recommended operating conditions (Low power source voltage version)

Table 31 Recommended operating conditions (Low power source voltage version) (1)
(VCC = 2.2 to 5.5 V, Ta = 20 to 85 C, unless otherwise noted)

Symbol                               Parameter                                                       Limits
                                                                                                                               Unit

                                                                                          Min. Typ. Max.

                                     High-speed mode f(XIN)=8 MHz                         4.0      5.0          5.5
                                     Middle-speed mode f(XIN)=8 MHz
VCC       Power source voltage       Low-speed mode                                       2.2      5.0          5.5  V

                                     P00P07, P10P17, P30P37, P41, P45, P47, P51,       2.2      5.0          5.5
                                     P53, P56, P61, P70, P71 (CM4=0)
VSS       Power source voltage       P20P27, P42P44, P46, P50, P52, P54, P55, P57,               0                 V
                                     P60
                  "H" input voltage  RESET                                                0.7 VCC               VCC  V
VIH                                  XIN
                                     P00P07, P10P17, P30P37, P40, P41, P45, P47,
VIH       "H" input voltage          P51, P53, P56, P61, P70, P71 (CM4=0)                 0.8 VCC               VCC  V
                                     P20P27, P42P44, P46, P50, P52, P54, P55, P57,      0.8 VCC
VIH       "H" input voltage          P60                                                  0.8 VCC               VCC  V
                                     RESET
VIH       "H" input voltage          XIN                                                      0                 VCC  V

                  "L" input voltage                                                                             0.3 VCC V
VIL

VIL       "L" input voltage                                                               0                     0.2 VCC V

VIL       "L" input voltage                                                               0                     0.2 VCC V

VIL       "L" input voltage                                                               0                     0.2 VCC V

                                     3820GROUP USER'S MANUAL                                                         1-59
                                                                                  MITSUBISHI MICROCOMPUTERS

                                                                                               3820 Group

                                                                     SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Table 32 Recommended operating conditions (Low power source voltage version) (2)
(VCC = 2.2 to 5.5 V, Ta = 20 to 85 C, unless otherwise noted)

Symbol                                    Parameter                                                  Limits
                                                                                                                               Unit
IOH(peak)  "H" total peak output current P00P07, P10P17, P20P27 (Note 1)
IOH(peak)                                                                                 Min. Typ. Max.
IOL(peak)  "H" total peak output current P41P47,P50P57, P60, P61, P70, P71 (Note 1)                               40 mA
IOL(peak)                                                                                                           40 mA
IOH(avg)   "L" total peak output current  P00P07, P10P17, P20P27 (Note 1)                                         40 mA
IOH(avg)                                                                                                             40 mA
IOL(avg)   "L" total peak output current  P41P47,P50P57, P60, P61, P70, P71 (Note 1)                              20 mA
IOL(avg)                                                                                                            20 mA
IOH(peak)  "H" total average output current P00P07, P10P17, P20P27 (Note 1)                                       20 mA
                                                                                                                     20 mA
IOL(peak)  "H" total average output current P41P47,P50P57, P60, P61, P70, P71 (Note 1)
IOL(peak)                                                                                                            5 mA
           "L" total average output current P00P07, P10P17, P20P27 (Note 1)
IOH(avg)
IOH(avg)   "L" total average output current P41P47,P50P57, P60, P61, P70, P71 (Note 1)

IOL(avg)   "H" peak output current        P00P07, P10P17, P20P27, P41P47, P50P57,
IOL(avg)                                  P60, P61, P70, P71 (Note 2)

f(CNTR0)   "L" peak output current        P00P07, P10P17 (Note 2)                       5 mA
f(CNTR1)
           "L" peak output current        P20P27, P41P47, P50P57, P60, P61, P70, P71
                                          (Note 2)
                                                                                            10 mA
           "H" average output current     P00P07, P10P17 (Note 3)                       1.0 mA
                                                                                          2.5 mA
           "H" average output current     P20P27, P41P47, P50P57, P60, P61, P70, P71
                                          (Note 3)                                         2.5 mA

           "L" average output current     P00P07, P10P17 (Note 3)

           "L" average output current     P20P27, P41P47, P50P57, P60, P61, P70, P71   5.0 mA
                                          (Note 3)

           Clock input frequency          4.0 V  VCC  5.5 V                               4.0 MHz
           for timers X and Y             VCC  4.0 V
           (duty cycle 50 %)                                                              (10XVCC4)  MHz
                                                                                               9

                                          High-speed mode (4.0 V  VCC  5.5 V)             8.0 MHz

f(XIN)     Main clock input oscillation   High-speed mode (VCC  4.0 V)                    (20XVCC8) MHz
           frequency (Note 4)                                                                  9

                                          Middle-speed mode                               8.0 MHz

f(XCIN)    Sub-clock input oscillation frequency (Note 4, 5)                              32.768 50 kHz

Note 1: The total output current is the sum of all the currents flowing through all the applicable ports. The total average current is an aver-
           age value measured over 100 ms. The total peak current is the peak value of all the currents.

        2: The peak output current is the peak current flowing in each port.
        3: The average output current is an average value measured over 100 ms.
        4: When the oscillation frequency has a duty cycle of 50 %.
        5: When using the microcomputer in low-speed mode, make sure that the sub-clock input oscillation frequency f(XCIN) is less than

           f(XIN)/3.

1-60                                      3820 GROUP USER'S MANUAL
                                                                                  MITSUBISHI MICROCOMPUTERS

                                                                                        3820 Group

                                                                SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Electrical characteristics (Low power source voltage version)

Table 33 Electrical characteristics (Low power source voltage version) (1)
(VCC =4.0 to 5.5 V, Ta = 20 to 85 C, unless otherwise noted)

Symbol                        Parameter                         Test conditions                       Limits
                                                                                                                                Unit

                                                                                           Min. Typ. Max.

                                                                IOH = 0.1 mA              VCC2.0             V
                                                                IOH = 25 A
VOH        "H" output voltage P00P07, P10P17, P30P37         VCC = 2.2 V                VCC1.0             V
                                                                IOH = 5 mA
VOH        "H" output voltage P20P27, P41P47,P50P57,         IOH = 1.25 mA             VCC2.0             V
                                    P60, P61, P70, P71 (Note)   IOH = 1.25 mA
VOL                                                             VCC = 2.2 V                VCC0.5             V
                                                                IOL = 5 mA
VOL                                                             IOL = 1.25 mA              VCC1.0             V
VT+ VT                                                       IOL = 1.25 mA
VT+ VT                                                       VCC = 2.2 V                               2.0  V
VT+ VT                                                       IOL = 10 mA
           "L" output voltage P00P07, P10P17, P30P37         IOL = 2.5 mA                              0.5  V
IIH                                                             IOL = 2.5 mA
                                                                VCC = 2.2 V                               1.1  V
IIH
IIH                                                             RESET: VCC=2.2 V to 5.5 V                 2.0  V
IIH                                                             VI = VCC
IIL        "L" output voltage P20P27, P41P47, P50P57,        Pull-downs "off"                          0.5  V
                                    P60, P61, P70, P71 (Note)   VCC= 5.0 V, VI = VCC
IIL                                                             Pull-downs "on"
                                                                VCC= 3.0 V, VI = VCC                      1.0  V
IIL                                                             Pull-downs "on"
IIL        Hysteresis         CNTR0, CNTR1, INT0INT3, P20P27                                      0.5        V
           Hysteresis         RXD, SCLK1, SIN2, SCLK2           VI = VCC
           Hysteresis         RESET                                                                 0.5        V
                                                                VI = VCC
                                                                VI = VCC                            0.5        V

                                                                VI = VSS                                  5.0 A
                                                                Pull-ups "off"
           "H" input current P00P07, P10P17, P30P37          VCC= 5.0 V, VI = VSS       30       70    170  A
                                                                Pull-ups "on"
                                                                VCC= 3.0 V, VI = VSS       6.0      25    55   A
                                                                Pull-ups "on"
           "H" input current  P20P27, P40P47, P50P57,        VI = VSS                                  5.0 A
                              P60, P61, P70, P71                VI = VSS
           "H" input current                                                                        8.0   5.0 A
           "H" input current  RESET
           "L" input current                                                                        4.0        A
                              XIN
                                                                                                          5.0 A
                              P00P07, P10P17, P30P37,
                              P40, P70

                                                                                                          5.0 A

           "L" input current P20P27, P41P47, P50P57,                                    30      70 140   A
                                    P60, P61, P71

                                                                                           6       25   45 A

           "L" input current  RESET                                                                       5.0 A
           "L" input current  XIN
                                                                                                    8.0       A

Note 1: When "1" is set to port XC switch bit (bit 4of address 003B16) of CPU mode register, the drive ability of port P70 is different from the
           value above mentioned.

                                         3820GROUP USER'S MANUAL                                               1-61
                                                                            MITSUBISHI MICROCOMPUTERS

                                                                                         3820 Group

                                             SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER

Table 34 Electrical characteristics (Low power source voltage version) (2)
(VCC =2.2 to 5.5 V, Ta = 20 to 85 C, unless otherwise noted)

  Symbol                          Parameter                Test conditions                         Limits
VRAM      RAM hold voltage                   When clock is stopped                                                           Unit

                                                                                        Min. Typ. Max.

                                                                                        2.0       5.5   V

                                              High-speed mode, VCC = 5 V                    6.4  13 mA
                                               f(XIN) = 8 MHz
                                               f(XCIN) = 32.768 kHz                          1.6  3.2 mA
                                               Output transistors "off"
                                                                                             25   36 A
                                              High-speed mode, VCC = 5 V
ICC       Power source current                 f(XIN) = 8 MHz (in WIT state)
                                               f(XCIN) = 32.768 kHz
                                               Output transistors "off"                      7.0  14.0  A

                                              Low-speed mode, VCC = 5V, Ta  55C            15   22 A
                                               f(XIN) = stopped
                                               f(XCIN) = 32.768 kHz                          4.5  9.0   A
                                               Output transistors "off"

                                              Low-speed mode, VCC = 5 V, Ta = 25C
                                               f(XIN) = stopped
                                               f(XCIN) = 32.768 kHz (in WIT state)
                                               Output transistors "off"

                                              Low-speed mode, VCC = 3 V, Ta  55C
                                               f(XIN) = stopp