电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

M28W160CT90N

器件型号:M28W160CT90N
厂商名称:STMICROELECTRONICS
厂商官网:http://www.st.com/
下载文档

器件描述

16 Mbit (1Mb x16, Boot Block) 3V Supply Flash Memory

文档预览

M28W160CT90N器件文档内容

                                                               M28W160CT
                                                              M28W160CB

                                                16 Mbit (1Mb x16, Boot Block)
                                                      3V Supply Flash Memory

0CFEATURES SUMMARY                              Figure 1. Packages
SUPPLY VOLTAGE
                                                                                                              FBGA
    VDD = 2.7V to 3.6V Core Power Supply
    VDDQ= 1.65V to 3.6V for Input/Output                                   TFBGA46 (ZB)
    VPP = 12V for fast Program (optional)                                  6.39 x 6.37mm
ACCESS TIME: 70, 85, 90,100ns
PROGRAMMING TIME:                                                            TSOP48 (N)
    10s typical                                                              12 x 20mm
    Double Word Programming Option
COMMON FLASH INTERFACE
    64 bit Security Code
MEMORY BLOCKS
    Parameter Blocks (Top or Bottom location)
    Main Blocks
BLOCK LOCKING
    All blocks locked at Power Up
    Any combination of blocks can be locked
    WP for Block Lock-Down
SECURITY
    64 bit user Programmable OTP cells
    64 bit unique device identifier
    One Parameter Block Permanently Lockable
AUTOMATIC STAND-BY MODE
PROGRAM and ERASE SUSPEND
100,000 PROGRAM/ERASE CYCLES per
   BLOCK
ELECTRONIC SIGNATURE
    Manufacturer Code: 20h
    Top Device Code, M28W160CT: 88CEh
    Bottom Device Code, M28W160CB: 88CFh
ECOPACK PACKAGES AVAILABLE

October 2005                                                                                                        1/50
M28W160CT, M28W160CB

TABLE OF CONTENTS

SUMMARY DESCRIPTION . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

     Figure 2. Logic Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
     Table 1. Signal Names . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
     Figure 3. TSOP Connections. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
     Figure 4. TFBGA Connections (Top view through package) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
     Figure 5. Block Addresses. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
     Figure 6. Security Block and Protection Register Memory Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8

SIGNAL DESCRIPTIONS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

     Address Inputs (A0-A19). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
     Data Input/Output (DQ0-DQ15). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
     Chip Enable (E). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
     Output Enable (G). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
     Write Enable (W). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
     Write Protect (WP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
     Reset (RP). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
     VDD Supply Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
     VDDQ Supply Voltage. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
     VPP Program Supply Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
     VSS Ground. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

BUS OPERATIONS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

     Read. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
     Write. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
     Output Disable. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
     Standby. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
     Automatic Standby. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
     Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
     Read Electronic Signature Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
     Table 2. Bus Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

COMMAND INTERFACE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

     Read Memory Array Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
     Read Status Register Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
     Read Electronic Signature Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
     Read CFI Query Command. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
     Block Erase Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
     Program Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
     Double Word Program Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
     Clear Status Register Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
     Program/Erase Suspend Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
     Program/Erase Resume Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
     Protection Register Program Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
     Block Lock-Down Command . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

2/50
                                                                                       M28W160CT, M28W160CB

     Table 3. Commands . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
     Table 4. Read Electronic Signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
     Table 5. Read Block Lock Signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
     Table 6. Read Protection Register and Lock Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
     Table 7. Program, Erase Times and Program/Erase Endurance Cycles . . . . . . . . . . . . . . . . . . . . 15

BLOCK LOCKING. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
     Reading a Block's Lock Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
     Locked State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
     Unlocked State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
     Lock-Down State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
     Locking Operations During Erase Suspend . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
     Table 8. Block Lock Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
     Table 9. Protection Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

STATUS REGISTER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
     Program/Erase Controller Status (Bit 7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
     Erase Suspend Status (Bit 6) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
     Erase Status (Bit 5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
     Program Status (Bit 4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
     VPP Status (Bit 3). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
     Program Suspend Status (Bit 2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
     Block Protection Status (Bit 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
     Reserved (Bit 0). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
     Table 10. Status Register Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19

MAXIMUM RATING. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
     Table 11. Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20

DC and AC PARAMETERS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
     Table 12. Operating and AC Measurement Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
     Figure 7. AC Measurement I/O Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
     Figure 8. AC Measurement Load Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
     Table 13. Capacitance. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
     Table 14. DC Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
     Figure 9. Read Mode AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
     Table 15. Read AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
     Figure 10. Write AC Waveforms, Write Enable Controlled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
     Table 16. Write AC Characteristics, Write Enable Controlled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
     Figure 11. Write AC Waveforms, Chip Enable Controlled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
     Table 17. Write AC Characteristics, Chip Enable Controlled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
     Figure 12. Power-Up and Reset AC Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
     Table 18. Power-Up and Reset AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

                                                                                                                                                           3/50
M28W160CT, M28W160CB

PACKAGE MECHANICAL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
     Figure 13. TSOP48 - 48 lead Plastic Thin Small Outline, 12 x 20mm, Package Outline . . . . . . . . 29
     Table 19. TSOP48 - 48 lead Plastic Thin Small Outline, 12 x 20mm, Package Mechanical Data . 29
     Figure 14. TFBGA46 6.39x6.37mm - 8x6 ball array, 0.75mm pitch, Bottom View Package Outline30
     Table 20. TFBGA46 6.39x6.37mm - 8x6 ball array, 0.75mm pitch, Package Mechanical Data . . . 30
     Figure 15. TFBGA46 Daisy Chain - Package Connections (Top view through package) . . . . . . . . 31
     Figure 16. TFBGA46 Daisy Chain - PCB Connections proposal (Top view through package) . . . . 31

PART NUMBERING . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
     Table 21. Ordering Information Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
     Table 22. Daisy Chain Ordering Scheme . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

APPENDIX A. BLOCK ADDRESS TABLES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
     Table 23. Top Boot Block Addresses, M28W160CT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
     Table 24. Bottom Boot Block Addresses, M28W160CB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34

APPENDIX B. COMMON FLASH INTERFACE (CFI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
     Table 25. Query Structure Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
     Table 26. CFI Query Identification String . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
     Table 27. CFI Query System Interface Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
     Table 28. Device Geometry Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
     Table 29. Primary Algorithm-Specific Extended Query Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
     Table 30. Security Code Area . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39

APPENDIX C. FLOWCHARTS AND PSEUDO CODES. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
     Figure 17. Program Flowchart and Pseudo Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
     Figure 18. Double Word Program Flowchart and Pseudo Code . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
     Figure 19. Program Suspend & Resume Flowchart and Pseudo Code . . . . . . . . . . . . . . . . . . . . . 42
     Figure 20. Erase Flowchart and Pseudo Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
     Figure 21. Erase Suspend & Resume Flowchart and Pseudo Code. . . . . . . . . . . . . . . . . . . . . . . . 44
     Figure 22. Locking Operations Flowchart and Pseudo Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
     Figure 23. Protection Register Program Flowchart and Pseudo Code . . . . . . . . . . . . . . . . . . . . . . 46

APPENDIX D. COMMAND INTERFACE AND PROGRAM/ERASE CONTROLLER STATE . . . . . . . 47
     Table 31. Write State Machine Current/Next, sheet 1 of 2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
     Table 32. Write State Machine Current/Next, sheet 2 of 2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48

REVISION HISTORY . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
     Table 33. Document Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49

4/50
                                                    M28W160CT, M28W160CB

SUMMARY DESCRIPTION                                 The device includes a 128 bit Protection Register
                                                    and a Security Block to increase the protection of
The M28W160C is a 16 Mbit (1 Mbit x 16) non-vol-    a system design. The Protection Register is divid-
atile Flash memory that can be erased electrically  ed into two 64 bit segments, the first one contains
at the block level and programmed in-system on a    a unique device number written by ST, while the
Word-by-Word basis. These operations can be         second one is one-time-programmable by the us-
performed using a single low voltage (2.7 to 3.6V)  er. The user programmable segment can be per-
supply. VDDQ allows to drive the I/O pin down to    manently protected. The Security Block,
1.65V. An optional 12V VPP power supply is pro-     parameter block 0, can be permanently protected
vided to speed up customer programming.             by the user. Figure 6, shows the Security Block
                                                    and Protection Register Memory Map.
The device features an asymmetrical blocked ar-
chitecture. The M28W160C has an array of 39         Program and Erase commands are written to the
blocks: 8 Parameter Blocks of 4 KWord and 31        Command Interface of the memory. An on-chip
Main Blocks of 32 KWord. M28W160CT has the          Program/Erase Controller takes care of the tim-
Parameter Blocks at the top of the memory ad-       ings necessary for program and erase operations.
dress space while the M28W160CB locates the         The end of a program or erase operation can be
Parameter Blocks starting from the bottom. The      detected and any error conditions identified. The
memory maps are shown in Figure 5, Block Ad-        command set required to control the memory is
dresses.                                            consistent with JEDEC standards.

The M28W160C features an instant, individual        The memory is offered in TSOP48 (10 X 20mm)
block locking scheme that allows any block to be    and TFBGA46 (6.39 x 6.37mm, 0.75mm pitch)
locked or unlocked with no latency, enabling in-    packages and is supplied with all the bits erased
stant code and data protection. All blocks have     (set to '1').
three levels of protection. They can be locked and
locked-down individually preventing any acciden-    In order to meet environmental requirements, ST
tal programming or erasure. There is an additional  offers the M28W160C in ECOPACK packages.
hardware protection against program and erase.
When VPP VPPLK all blocks are protected against     ECOPACK packages are Lead-free. The category
program or erase. All blocks are locked at power-   of second Level Interconnect is marked on the
up.                                                 package and on the inner box label, in compliance
                                                    with JEDEC Standard JESD97. The maximum rat-
Each block can be erased separately. Erase can      ings related to soldering conditions are also
be suspended in order to perform either read or     marked on the inner box label.
program in any other block and then resumed.
Program can be suspended to read data in any        ECOPACK is an ST trademark. ECOPACK speci-
other block and then resumed. Each block can be     fications are available at: www.st.com.
programmed and erased over 100,000 cycles.

                                                    5/50
M28W160CT, M28W160CB

Figure 2. Logic Diagram                         Table 1. Signal Names

                 VDD VDDQ VPP                   A0-A19   Address Inputs

                                                DQ0-DQ15 Data Input/Output

             20                16               E        Chip Enable
A0-A19                                DQ0-DQ15

                                                G        Output Enable

      W                                         W        Write Enable

      E          M28W160CT                      RP       Reset

      G          M28W160CB

                                                WP       Write Protect

      RP                                        VDD      Core Power Supply

      WP                                        VDDQ     Power Supply for Input/Output

                                                VPP      Optional Supply Voltage for Fast
                                                         Program & Erase

                 VSS                            VSS      Ground

                                     AI03811

                                                NC       Not Connected Internally

Figure 3. TSOP Connections

                               A15   1               48  A16
                               A14                       VDDQ
                               A13   12 M28W160CT 37     VSS
                               A12   13 M28W160CB 36     DQ15
                               A11                       DQ7
                               A10   24              25  DQ14
                                                         DQ6
                                 A9                      DQ13
                                 A8                      DQ5
                                NC                       DQ12
                                NC                       DQ4
                                  W                      VDD
                                RP                       DQ11
                               VPP                       DQ3
                                WP                       DQ10
                               A19                       DQ2
                               A18                       DQ9
                               A17                       DQ1
                                 A7                      DQ8
                                 A6                      DQ0
                                 A5                      G
                                 A4                      VSS
                                 A3                      E
                                 A2                      A0
                                 A1

                                                         AI03812

6/50
                                                              M28W160CT, M28W160CB

Figure 4. TFBGA Connections (Top view through package)

   1    2     3     4     5                             6     7    8

A  A13  A11   A8    VPP   WP                            A19   A7   A4

B  A14  A10   W     RP    A18                           A17   A5   A2

C  A15  A12   A9                                        A6    A3   A1

D  A16  DQ14  DQ5   DQ11  DQ2                           DQ8   E    A0

E  VDDQ DQ15  DQ6   DQ12  DQ3                           DQ9   DQ0  VSS

F  VSS  DQ7   DQ13  DQ4   VDD                           DQ10  DQ1  G

                                                                        AI03804

                                                                                 7/50
M28W160CT, M28W160CB

Figure 5. Block Addresses

              M28W160CT                                    M28W160CB
      Top Boot Block Addresses                   Bottom Boot Block Addresses

      FFFFF  4 KWords                            FFFFF                                  32 KWords
      FF000                                      F8000                                  32 KWords
                                                 F7FFF
                                    Total of 8   F0000
                                4 KWord Blocks

      F8FFF  4 KWords                                                                                  Total of 31
      F8000  32 KWords                                                                             32 KWord Blocks
      F7FFF
      F0000                                      0FFFF                                                 Total of 8
                                                 08000                                             4 KWord Blocks
                                                 07FFF                                  32 KWords
                                                 07000                                  4 KWords

                                    Total of 31
                                32 KWord Blocks

      0FFFF  32 KWords                           00FFF                                  4 KWords
      08000  32 KWords                           00000
      07FFF
      00000

                                                                                                   AI04311

Note: Also see Appendix A, Tables 23 and 24 for a full listing of the Block Addresses.

Figure 6. Security Block and Protection Register Memory Map

                                                 PROTECTION REGISTER

         SECURITY BLOCK         88h
      Parameter Block # 0                            User Programmable OTP

                                85h
                                84h

                                                       Unique device number
                                81h

                                80h              Protection Register Lock               210

                                                                                                   AI03523

8/50
                                                     M28W160CT, M28W160CB

SIGNAL DESCRIPTIONS                                  state. When Reset is at VIH, the device is in normal
                                                     operation. Exiting reset mode the device enters
See Figure 2 Logic Diagram and Table 1,Signal        read array mode, but a negative transition of Chip
Names, for a brief overview of the signals connect-  Enable or a change of the address is required to
ed to this device.                                   ensure valid data outputs.

Address Inputs (A0-A19). The Address Inputs          VDD Supply Voltage. VDD provides the power
select the cells in the memory array to access dur-  supply to the internal core of the memory device.
ing Bus Read operations. During Bus Write opera-     It is the main power supply for all operations
tions they control the commands sent to the          (Read, Program and Erase).
Command Interface of the internal state machine.
                                                     VDDQ Supply Voltage. VDDQ provides the
Data Input/Output (DQ0-DQ15). The Data I/O           power supply to the I/O pins and enables all Out-
outputs the data stored at the selected address      puts to be powered independently from VDD. VDDQ
during a Bus Read operation or inputs a command      can be tied to VDD or can use a separate supply.
or the data to be programmed during a Write Bus
operation.                                           VPP Program Supply Voltage. VPP is both a
                                                     control input and a power supply pin. The two
Chip Enable (E). The Chip Enable input acti-         functions are selected by the voltage range ap-
vates the memory control logic, input buffers, de-   plied to the pin. The Supply Voltage VDD and the
coders and sense amplifiers. When Chip Enable is     Program Supply Voltage VPP can be applied in
at VILand Reset is at VIH the device is in active    any order.
mode. When Chip Enable is at VIH the memory is
deselected, the outputs are high impedance and       If VPP is kept in a low voltage range (0V to 3.6V)
the power consumption is reduced to the stand-by     VPP is seen as a control input. In this case a volt-
level.                                               age lower than VPPLK gives an absolute protection
                                                     against program or erase, while VPP > VPP1 en-
Output Enable (G). The Output Enable controls        ables these functions (see Table 14, DC Charac-
data outputs during the Bus Read operation of the    teristics for the relevant values). VPP is only
memory.                                              sampled at the beginning of a program or erase; a
                                                     change in its value after the operation has started
Write Enable (W). The Write Enable controls the      does not have any effect and program or erase op-
Bus Write operation of the memory's Command          erations continue.
Interface. The data and address inputs are latched
on the rising edge of Chip Enable, E, or Write En-   If VPP is in the range 11.4V to 12.6V it acts as a
able, W, whichever occurs first.                     power supply pin. In this condition VPP must be
                                                     stable until the Program/Erase algorithm is com-
Write Protect (WP). Write Protect is an input        pleted (see Table 16 and 17).
that gives an additional hardware protection for
each block. When Write Protect is at VIL, the Lock-  VSS Ground. VSS is the reference for all voltage
Down is enabled and the protection status of the     measurements.
block cannot be changed. When Write Protect is at
VIH, the Lock-Down is disabled and the block can     Note: Each device in a system should have
be locked or unlocked. (refer to Table 6, Read Pro-  VDD, VDDQ and VPP decoupled with a 0.1F ca-
tection Register and Protection Register Lock).      pacitor close to the pin. See Figure 8, AC Mea-
                                                     surement Load Circuit. The PCB trace widths
Reset (RP). The Reset input provides a hard-         should be sufficient to carry the required VPP
ware reset of the memory. When Reset is at VIL,      program and erase currents.
the memory is in reset mode: the outputs are high
impedance and the current consumption is mini-
mized. After Reset all blocks are in the Locked

                                                     9/50
M28W160CT, M28W160CB

BUS OPERATIONS                                      See Figures 10 and 11, Write AC Waveforms, and
                                                    Tables 16 and 17, Write AC Characteristics, for
There are six standard bus operations that control  details of the timing requirements.
the device. These are Bus Read, Bus Write, Out-
put Disable, Standby, Automatic Standby and Re-     Output Disable. The data outputs are high im-
set. See Table 2, Bus Operations, for a summary.    pedance when the Output Enable is at VIH.

Typically glitches of less than 5ns on Chip Enable  Standby. Standby disables most of the internal
or Write Enable are ignored by the memory and do    circuitry allowing a substantial reduction of the cur-
not affect bus operations.                          rent consumption. The memory is in stand-by
                                                    when Chip Enable is at VIH and the device is in
Read. Read Bus operations are used to output        read mode. The power consumption is reduced to
the contents of the Memory Array, the Electronic    the stand-by level and the outputs are set to high
Signature, the Status Register and the Common       impedance, independently from the Output Enable
Flash Interface. Both Chip Enable and Output En-    or Write Enable inputs. If Chip Enable switches to
able must be at VIL in order to perform a read op-  VIH during a program or erase operation, the de-
eration. The Chip Enable input should be used to    vice enters Standby mode when finished.
enable the device. Output Enable should be used
to gate data onto the output. The data read de-     Automatic Standby. Automatic Standby pro-
pends on the previous command written to the        vides a low power consumption state during Read
memory (see Command Interface section). See         mode. Following a read operation, the device en-
Figure 9, Read Mode AC Waveforms, and Table         ters Automatic Standby after 150ns of bus inactiv-
15, Read AC Characteristics, for details of when    ity even if Chip Enable is Low, VIL, and the supply
the output becomes valid.                           current is reduced to IDD1. The data Inputs/Out-
                                                    puts will still output data if a bus Read operation is
Read mode is the default state of the device when   in progress.
exiting Reset or after power-up.
                                                    Reset. During Reset mode when Output Enable
Write. Bus Write operations write Commands to       is Low, VIL, the memory is deselected and the out-
the memory or latch Input Data to be programmed.    puts are high impedance. The memory is in Reset
A write operation is initiated when Chip Enable     mode when Reset is at VIL. The power consump-
and Write Enable are at VIL with Output Enable at   tion is reduced to the Standby level, independently
VIH. Commands, Input Data and Addresses are         from the Chip Enable, Output Enable or Write En-
latched on the rising edge of Write Enable or Chip  able inputs. If Reset is pulled to VSS during a Pro-
Enable, whichever occurs first.                     gram or Erase, this operation is aborted and the
                                                    memory content is no longer valid.

Table 2. Bus Operations

Operation       E                       G    W      RP   WP  VPP          DQ0-DQ15

Bus Read        VIL                     VIL  VIH    VIH  X   Don't Care   Data Output

Bus Write       VIL                     VIH  VIL    VIH  X   VDD or VPPH  Data Input

Output Disable  VIL                     VIH  VIH    VIH  X   Don't Care   Hi-Z

Standby         VIH                     X    X      VIH  X   Don't Care   Hi-Z

Reset           X                       X    X      VIL  X   Don't Care   Hi-Z

Note: X = VIL or VIH, VPPH = 12V 5%.

10/50
                                                      M28W160CT, M28W160CB

COMMAND INTERFACE                                     cations to automatically match their interface to
                                                      the characteristics of the device. One Bus Write
All Bus Write operations to the memory are inter-     cycle is required to issue the Read Query Com-
preted by the Command Interface. Commands             mand. Once the command is issued subsequent
consist of one or more sequential Bus Write oper-     Bus Read operations read from the Common
ations. An internal Program/Erase Controller han-     Flash Interface Memory Area. See Appendix B,
dles all timings and verifies the correct execution   Common Flash Interface, Tables 25, 26, 27, 28,
of the Program and Erase commands. The Pro-           29 and 30 for details on the information contained
gram/Erase Controller provides a Status Register      in the Common Flash Interface memory area.
whose output may be read at any time during, to
monitor the progress of the operation, or the Pro-    Block Erase Command
gram/Erase states. See Appendix 21, Table 31,
Write State Machine Current/Next, for a summary       The Block Erase command can be used to erase
of the Command Interface.                             a block. It sets all the bits within the selected block
                                                      to '1'. All previous data in the block is lost. If the
The Command Interface is reset to Read mode           block is protected then the Erase operation will
when power is first applied, when exiting from Re-    abort, the data in the block will not be changed and
set or whenever VDD is lower than VLKO. Com-          the Status Register will output the error.
mand sequences must be followed exactly. Any
invalid combination of commands will reset the de-    Two Bus Write cycles are required to issue the
vice to Read mode. Refer to Table 3, Commands,        command.
in conjunction with the text descriptions below.
                                                       The first bus cycle sets up the Erase command.
Read Memory Array Command
                                                       The second latches the block address in the
The Read command returns the memory to its               internal state machine and starts the Program/
Read mode. One Bus Write cycle is required to is-        Erase Controller.
sue the Read Memory Array command and return
the memory to Read mode. Subsequent read op-          If the second bus cycle is not Write Erase Confirm
erations will read the addressed location and out-    (D0h), Status Register bits b4 and b5 are set and
put the data. When a device Reset occurs, the         the command aborts.
memory defaults to Read mode.
                                                      Erase aborts if Reset turns to VIL. As data integrity
Read Status Register Command                          cannot be guaranteed when the Erase operation is
                                                      aborted, the block must be erased again.
The Status Register indicates when a program or
erase operation is complete and the success or        During Erase operations the memory will accept
failure of the operation itself. Issue a Read Status  the Read Status Register command and the Pro-
Register command to read the Status Register's        gram/Erase Suspend command, all other com-
contents. Subsequent Bus Read operations read         mands will be ignored. Typical Erase times are
the Status Register at any address, until another     given in Table 7, Program, Erase Times and Pro-
command is issued. See Table 10, Status Register      gram/Erase Endurance Cycles.
Bits, for details on the definitions of the bits.
                                                      See Appendix C, Figure 20, Erase Flowchart and
The Read Status Register command may be is-           Pseudo Code, for a suggested flowchart for using
sued at any time, even during a Program/Erase         the Erase command.
operation. Any Read attempt during a Program/
Erase operation will automatically output the con-    Program Command
tent of the Status Register.
                                                      The memory array can be programmed word-by-
Read Electronic Signature Command                     word. Two bus write cycles are required to issue
                                                      the Program Command.
The Read Electronic Signature command reads
the Manufacturer and Device Codes and the Block        The first bus cycle sets up the Program
Locking Status, or the Protection Register.              command.

The Read Electronic Signature command consists         The second latches the Address and the Data to
of one write cycle, a subsequent read will output        be written and starts the Program/Erase
the Manufacturer Code, the Device Code, the              Controller.
Block Lock and Lock-Down Status, or the Protec-
tion and Lock Register. See Tables 4, 5 and 6 for     During Program operations the memory will ac-
the valid address.                                    cept the Read Status Register command and the
                                                      Program/Erase Suspend command. Typical Pro-
Read CFI Query Command                                gram times are given in Table 7, Program, Erase
                                                      Times and Program/Erase Endurance Cycles.
The Read Query Command is used to read data
from the Common Flash Interface (CFI) Memory          Programming aborts if Reset goes to VIL. As data
Area, allowing programming equipment or appli-        integrity cannot be guaranteed when the program
                                                      operation is aborted, the block containing the

                                                      11/50
M28W160CT, M28W160CB

memory location must be erased and repro-              cepted. The block being erased may be protected
grammed.                                               by issuing the Block Protect, Block Lock or Protec-
                                                       tion Program commands. When the Program/
See Appendix C, Figure 17, Program Flowchart           Erase Resume command is issued the operation
and Pseudo Code, for the flowchart for using the       will complete. Only the blocks not being erased
Program command.                                       may be read or programmed correctly.

Double Word Program Command                            During a Program/Erase Suspend, the device can
                                                       be placed in a pseudo-standby mode by taking
This feature is offered to improve the programming     Chip Enable to VIH. Program/Erase is aborted if
throughput, writing a page of two adjacent words       Reset turns to VIL.
in parallel.The two words must differ only for the
address A0. Programming should not be attempt-         See Appendix C, Figure 19, Program Suspend &
ed when VPP is not at VPPH. The command can be         Resume Flowchart and Pseudo Code, and Figure
executed if VPP is below VPPH but the result is not    21, Erase Suspend & Resume Flowchart and
guaranteed.                                            Pseudo Code for flowcharts for using the Program/
                                                       Erase Suspend command.
Three bus write cycles are necessary to issue the
Double Word Program command.                           Program/Erase Resume Command

The first bus cycle sets up the Double Word           The Program/Erase Resume command can be
   Program Command.                                    used to restart the Program/Erase Controller after
                                                       a Program/Erase Suspend operation has paused
The second bus cycle latches the Address and          it. One Bus Write cycle is required to issue the
   the Data of the first word to be written.           command. Once the command is issued subse-
                                                       quent Bus Read operations read the Status Reg-
The third bus cycle latches the Address and the       ister.
   Data of the second word to be written and starts
   the Program/Erase Controller.                       See Appendix C, Figure 19, Program Suspend &
                                                       Resume Flowchart and Pseudo Code, and Figure
Read operations output the Status Register con-        21, Erase Suspend & Resume Flowchart and
tent after the programming has started. Program-       Pseudo Code for flowcharts for using the Program/
ming aborts if Reset goes to VIL. As data integrity    Erase Resume command.
cannot be guaranteed when the program opera-
tion is aborted, the block containing the memory       Protection Register Program Command
location must be erased and reprogrammed.
                                                       The Protection Register Program command is
See Appendix C, Figure 18, Double Word Pro-            used to Program the 64 bit user One-Time-Pro-
gram Flowchart and Pseudo Code, for the flow-          grammable (OTP) segment of the Protection Reg-
chart for using the Double Word Program                ister. The segment is programmed 16 bits at a
command.                                               time. When shipped all bits in the segment are set
                                                       to `1'. The user can only program the bits to `0'.
Clear Status Register Command
                                                       Two write cycles are required to issue the Protec-
The Clear Status Register command can be used          tion Register Program command.
to reset bits 1, 3, 4 and 5 in the Status Register to
`0'. One bus write cycle is required to issue the       The first bus cycle sets up the Protection
Clear Status Register command.                            Register Program command.

The bits in the Status Register do not automatical-     The second latches the Address and the Data to
ly return to `0' when a new Program or Erase com-         be written to the Protection Register and starts
mand is issued. The error bits in the Status              the Program/Erase Controller.
Register should be cleared before attempting a
new Program or Erase command.                          Read operations output the Status Register con-
                                                       tent after the programming has started.
Program/Erase Suspend Command
                                                       The segment can be protected by programming bit
The Program/Erase Suspend command is used to           1 of the Protection Lock Register. Bit 1 of the Pro-
pause a Program or Erase operation. One bus            tection Lock Register protects bit 2 of the Protec-
write cycle is required to issue the Program/Erase     tion Lock Register. Programming bit 2 of the
command and pause the Program/Erase control-           Protection Lock Register will result in a permanent
ler.                                                   protection of the Security Block (see Figure 6, Se-
                                                       curity Block and Protection Register Memory
During Program/Erase Suspend the Command In-           Map). Attempting to program a previously protect-
terface will accept the Program/Erase Resume,          ed Protection Register will result in a Status Reg-
Read Array, Read Status Register, Read Electron-       ister error. The protection of the Protection
ic Signature and Read CFI Query commands. Ad-          Register and/or the Security Block is not revers-
ditionally, if the suspend operation was Erase then    ible.
the Program, Block Lock, Block Lock-Down or
Protection Program commands will also be ac-

12/50
                                                     M28W160CT, M28W160CB

The Protection Register Program cannot be sus-        The first bus cycle sets up the Block Unlock
pended. See Appendix C, Figure 23, Protection           command.
Register Program Flowchart and Pseudo Code,
for the flowchart for using the Protection Register   The second Bus Write cycle latches the block
Program command.                                        address.

Block Lock Command                                   The lock status can be monitored for each block
                                                     using the Read Electronic Signature command.
The Block Lock command is used to lock a block       Table. 9 shows the protection status after issuing
and prevent Program or Erase operations from         a Block Unlock command. Refer to the section,
changing the data in it. All blocks are locked at    Block Locking, for a detailed explanation.
power-up or reset.
                                                     Block Lock-Down Command
Two Bus Write cycles are required to issue the
Block Lock command.                                  A locked block cannot be Programmed or Erased,
                                                     or have its protection status changed when WP is
The first bus cycle sets up the Block Lock          low, VIL. When WP is high, VIH, the Lock-Down
   command.                                          function is disabled and the locked blocks can be
                                                     individually unlocked by the Block Unlock com-
The second Bus Write cycle latches the block        mand.
   address.
                                                     Two Bus Write cycles are required to issue the
The lock status can be monitored for each block      Block Lock-Down command.
using the Read Electronic Signature command.
Table. 9 shows the protection status after issuing    The first bus cycle sets up the Block Lock
a Block Lock command.                                   command.

The Block Lock bits are volatile, once set they re-   The second Bus Write cycle latches the block
main set until a hardware reset or power-down/          address.
power-up. They are cleared by a Blocks Unlock
command. Refer to the section, Block Locking, for    The lock status can be monitored for each block
a detailed explanation.                              using the Read Electronic Signature command.
                                                     Locked-Down blocks revert to the locked (and not
Block Unlock Command                                 locked-down) state when the device is reset on
                                                     power-down. Table. 9 shows the protection status
The Blocks Unlock command is used to unlock a        after issuing a Block Lock-Down command. Refer
block, allowing the block to be programmed or        to the section, Block Locking, for a detailed expla-
erased. Two Bus Write cycles are required to is-     nation.
sue the Blocks Unlock command.

                                                     13/50
M28W160CT, M28W160CB

Table 3. Commands

                                                             Bus Write Operations

       Commands         No. of            1st Cycle                                2nd Cycle                   3nd Cycle

                        Cycles     Bus                       Bus                                        Bus
                                   Op.                       Op.                                        Op.
                                          Addr Data                                Addr       Data             Addr       Data

Read Memory Array              1+  Write  X          FFh Read                      Read       Data
                                                                                   Addr

Read Status Register           1+  Write X           70h Read                         X        Status
                                                                                              Register

Read Electronic Signature 1+       Write  X                                        Signature
                                                     90h Read Addr (2) Signature

Read CFI Query                 1+  Write X           98h Read CFI Addr Query

Erase                          2   Write  X          20h Write                     Block      D0h
                                                                                   Addr

Program                        2   Write  X          40h or  Write                 Addr       Data
                                                      10h                                     Input

Double Word Program(3)         3   Write X           30h Write Addr 1                         Data      Write  Addr 2     Data
                                                                                              Input                       Input

Clear Status Register          1   Write  X          50h

Program/Erase Suspend          1   Write X B0h

Program/Erase Resume           1   Write X D0h

Block Lock                     2   Write  X          60h     Write                  Block     01h
                                                                                   Address

Block Unlock                   2   Write  X          60h     Write                  Block     D0h
                                                                                   Address

Block Lock-Down                2   Write  X          60h     Write                  Block     2Fh
                                                                                   Address

Protection Register            2   Write X C0h Write Address                                  Data
Program                                                                                       Input

Note: 1. X = Don't Care.
        2. The signature addresses are listed in Tables 4, 5 and 6.
        3. Addr 1 and Addr 2 must be consecutive Addresses differing only for A0.

Table 4. Read Electronic Signature

Code                   Device      E G W A0 A1 A2-A7 A8-A19 DQ0-DQ7 DQ8-DQ15

Manufacture.                       VIL VIL VIH VIL VIL                             0        Don't Care  20h               00h
Code

                 M28W160CT VIL VIL VIH VIH VIL                                     0        Don't Care  CEh               88h

Device Code

                 M28W160CB VIL VIL VIH VIH VIL                                     0        Don't Care  CFh               88h

Note: RP = VIH.

14/50
                                                                M28W160CT, M28W160CB

Table 5. Read Block Lock Signature

Block Status        E G W A0 A1 A2-A7 A8-A11             A12-A19 DQ0 DQ1 DQ2-DQ15

Locked Block        VIL VIL VIH VIL VIH   0 Don't Care Block Address 1                                       0  00h

Unlocked Block      VIL VIL VIH VIL VIH   0 Don't Care Block Address 0                                       0  00h

Locked-Down         VIL VIL VIH VIL VIH   0 Don't Care Block Address X (1) 1                                    00h
Block

Note: 1. A Locked-Down Block can be locked "DQ0 = 1" or unlocked "DQ0 = 0"; see Block Locking section.

Table 6. Read Protection Register and Lock Register

Word            E G W A0-A7 A8-A19        DQ0           DQ1       DQ2 DQ3-DQ7 DQ8-DQ15
                                                     OTP Prot.
Lock          VIL VIL VIH 80h Don't Care  0                     Security                                00h     00h
                                                        data    prot. data
                                                      ID data
Unique ID 0 VIL VIL VIH 81h Don't Care ID data        ID data   ID data ID data ID data
                                                      ID data
Unique ID 1 VIL VIL VIH 82h Don't Care ID data        ID data   ID data ID data ID data
                                                     OTP data
Unique ID 2 VIL VIL VIH 83h Don't Care ID data       OTP data   ID data ID data ID data
                                                     OTP data
Unique ID 3 VIL VIL VIH 84h Don't Care ID data       OTP data   ID data ID data ID data

OTP 0         VIL VIL VIH 85h Don't Care OTP data               OTP data OTP data OTP data

OTP 1         VIL VIL VIH 86h Don't Care OTP data               OTP data OTP data OTP data

OTP 2         VIL VIL VIH 87h Don't Care OTP data               OTP data OTP data OTP data

OTP 3         VIL VIL VIH 88h Don't Care OTP data               OTP data OTP data OTP data

Table 7. Program, Erase Times and Program/Erase Endurance Cycles

                                                                M28W160C

              Parameter             Test Conditions                                                              Unit

                                                     Min          Typ                                   Max       s
                                                                                                                  s
Word Program                        VPP = VDD                     10                                    200        s
                                                                                                                   s
Double Word Program                 VPP = 12V 5%                 10                                    200        s
                                                                                                                   s
                                    VPP = 12V 5%                 0.16                                  5          s
                                       VPP = VDD                                                                   s
Main Block Program                                                                                                 s
                                                                                                                   s
                                                                  0.32                                  5       cycles
                                                                                                                years
                                    VPP = 12V 5%                 0.02                                  4
                                       VPP = VDD
Parameter Block Program

                                                                  0.04                                  4

                                    VPP = 12V 5%                 1                                     10
                                       VPP = VDD
Main Block Erase

                                                                  1                                     10

                                    VPP = 12V 5%                 0.8                                   10
                                       VPP = VDD
Parameter Block Erase

                                                                  0.8                                   10

Program/Erase Cycles (per Block)                     100,000

Data Retention                                       20

                                                                                                                15/50
M28W160CT, M28W160CB

BLOCK LOCKING                                        software commands. A locked block can be un-
                                                     locked by issuing the Unlock command.
The M28W160C features an instant, individual
block locking scheme that allows any block to be     Lock-Down State
locked or unlocked with no latency. This locking
scheme has three levels of protection.               Blocks that are Locked-Down (state (0,1,x))are
                                                     protected from program and erase operations (as
Lock/Unlock - this first level allows software-     for Locked blocks) but their lock status cannot be
                                                     changed using software commands alone. A
   only control of block locking.                    Locked or Unlocked block can be Locked-Down by
                                                     issuing the Lock-Down command. Locked-Down
Lock-Down - this second level requires              blocks revert to the Locked state when the device
                                                     is reset or powered-down.
   hardware interaction before locking can be
                                                     The Lock-Down function is dependent on the WP
   changed.                                          input pin. When WP=0 (VIL), the blocks in the
                                                     Lock-Down state (0,1,x) are protected from pro-
VPP VPPLK - the third level offers a complete       gram, erase and protection status changes. When
   hardware protection against program and erase     WP=1 (VIH) the Lock-Down function is disabled
                                                     (1,1,1) and Locked-Down blocks can be individu-
   on all blocks.                                    ally unlocked to the (1,1,0) state by issuing the
                                                     software command, where they can be erased and
The lock status of each block can be set to          programmed. These blocks can then be relocked
Locked, Unlocked, and Lock-Down. Table 9, de-        (1,1,1) and unlocked (1,1,0) as desired while WP
fines all of the possible protection states (WP,     remains high. When WP is low , blocks that were
DQ1, DQ0), and Appendix C, Figure 22, shows a        previously Locked-Down return to the Lock-Down
flowchart for the locking operations.                state (0,1,x) regardless of any changes made
                                                     while WP was high. Device reset or power-down
Reading a Block's Lock Status                        resets all blocks , including those in Lock-Down, to
                                                     the Locked state.
The lock status of every block can be read in the
Read Electronic Signature mode of the device. To     Locking Operations During Erase Suspend
enter this mode write 90h to the device. Subse-
quent reads at the address specified in Table 5,     Changes to block lock status can be performed
will output the lock status of that block. The lock  during an erase suspend by using the standard
status is represented by DQ0 and DQ1. DQ0 indi-      locking command sequences to unlock, lock or
cates the Block Lock/Unlock status and is set by     lock-down a block. This is useful in the case when
the Lock command and cleared by the Unlock           another block needs to be updated while an erase
command. It is also automatically set when enter-    operation is in progress.
ing Lock-Down. DQ1 indicates the Lock-Down sta-
tus and is set by the Lock-Down command. It          To change block locking during an erase opera-
cannot be cleared by software, only by a hardware    tion, first write the Erase Suspend command, then
reset or power-down.                                 check the status register until it indicates that the
                                                     erase operation has been suspended. Next write
The following sections explain the operation of the  the desired Lock command sequence to a block
locking system.                                      and the protection status will be changed. After
                                                     completing any desired lock, read, or program op-
Locked State                                         erations, resume the erase operation with the
                                                     Erase Resume command.
The default status of all blocks on power-up or af-
ter a hardware reset is Locked (states (0,0,1) or    If a block is locked or locked-down during an erase
(1,0,1)). Locked blocks are fully protected from     suspend of the same block, the locking status bits
any program or erase. Any program or erase oper-     will be changed immediately, but when the erase
ations attempted on a locked block will return an    is resumed, the erase operation will complete.
error in the Status Register. The Status of a
Locked block can be changed to Unlocked or           Locking operations cannot be performed during a
Lock-Down using the appropriate software com-        program suspend. Refer to Appendix D, Com-
mands. An Unlocked block can be Locked by issu-      mand Interface and Program/Erase Controller
ing the Lock command.                                State, for detailed information on which com-
                                                     mands are valid during erase suspend.
Unlocked State

Unlocked blocks (states (0,0,0), (1,0,0) (1,1,0)),
can be programmed or erased. All unlocked
blocks return to the Locked state after a hardware
reset or when the device is powered-down. The
status of an unlocked block can be changed to
Locked or Locked-Down using the appropriate

16/50
                                                                          M28W160CT, M28W160CB

Table 8. Block Lock Status                                       Address                Data
                                                                   xx002               LOCK
                                       Item                                            DQ0=0
                         Block Lock Configuration                                      DQ0=1
                                                                                       DQ1=1
                              Block is Unlocked
                                Block is Locked
                           Block is Locked-Down

Table 9. Protection Status

        Current                                           Next Protection Status(1)
Protection Status(1)                                            (WP, DQ1, DQ0)

  (WP, DQ1, DQ0)

Current State  Program/Erase      After                         After     After Block        After
                    Allowed   Block Lock                  Block Unlock    Lock-Down    WP transition
                              Command                                     Command
                                                            Command

1,0,0          yes                                 1,0,1  1,0,0           1,1,1        0,0,0

1,0,1(2)       no                                  1,0,1  1,0,0           1,1,1        0,0,1

1,1,0          yes                                 1,1,1  1,1,0           1,1,1        0,1,1

1,1,1          no                                  1,1,1  1,1,0           1,1,1        0,1,1

0,0,0          yes                                 0,0,1  0,0,0           0,1,1        1,0,0

0,0,1(2)       no                                  0,0,1  0,0,0           0,1,1        1,0,1

0,1,1          no                                  0,1,1  0,1,1           0,1,1        1,1,1 or 1,1,0 (3)

Note: 1. The protection status is defined by the write protect pin and by DQ1 (`1' for a locked-down block) and DQ0 (`1' for a locked block)
            as read in the Read Electronic Signature command with A1 = VIH and A0 = VIL.

        2. All blocks are locked at power-up, so the default configuration is 001 or 101 according to WP status.
        3. A WP transition to VIH on a locked block will restore the previous DQ0 value, giving a 111 or 110.

                                                                                              17/50
M28W160CT, M28W160CB

STATUS REGISTER                                        When a Program/Erase Resume command is is-
                                                       sued the Erase Suspend Status bit returns Low.
The Status Register provides information on the
current or previous Program or Erase operation.        Erase Status (Bit 5). The Erase Status bit can be
The various bits convey information and errors on      used to identify if the memory has failed to verify
the operation. To read the Status register the         that the block has erased correctly. When the
Read Status Register command can be issued, re-        Erase Status bit is High (set to `1'), the Program/
fer to Read Status Register Command section. To        Erase Controller has applied the maximum num-
output the contents, the Status Register is latched    ber of pulses to the block and still failed to verify
on the falling edge of the Chip Enable or Output       that the block has erased correctly. The Erase Sta-
Enable signals, and can be read until Chip Enable      tus bit should be read once the Program/Erase
or Output Enable returns to VIH. Either Chip En-       Controller Status bit is High (Program/Erase Con-
able or Output Enable must be toggled to update        troller inactive).
the latched data.
                                                       Once set High, the Erase Status bit can only be re-
Bus Read operations from any address always            set Low by a Clear Status Register command or a
read the Status Register during Program and            hardware reset. If set High it should be reset be-
Erase operations.                                      fore a new Program or Erase command is issued,
                                                       otherwise the new command will appear to fail.
The bits in the Status Register are summarized in
Table 10, Status Register Bits. Refer to Table 10      Program Status (Bit 4). The Program Status bit
in conjunction with the following text descriptions.   is used to identify a Program failure. When the
                                                       Program Status bit is High (set to `1'), the Pro-
Program/Erase Controller Status (Bit 7). The Pro-      gram/Erase Controller has applied the maximum
gram/Erase Controller Status bit indicates whether     number of pulses to the byte and still failed to ver-
the Program/Erase Controller is active or inactive.    ify that it has programmed correctly. The Program
When the Program/Erase Controller Status bit is        Status bit should be read once the Program/Erase
Low (set to `0'), the Program/Erase Controller is      Controller Status bit is High (Program/Erase Con-
active; when the bit is High (set to `1'), the Pro-    troller inactive).
gram/Erase Controller is inactive, and the device
is ready to process a new command.                     Once set High, the Program Status bit can only be
                                                       reset Low by a Clear Status Register command or
The Program/Erase Controller Status is Low im-         a hardware reset. If set High it should be reset be-
mediately after a Program/Erase Suspend com-           fore a new command is issued, otherwise the new
mand is issued until the Program/Erase Controller      command will appear to fail.
pauses. After the Program/Erase Controller paus-
es the bit is High .                                   VPP Status (Bit 3). The VPP Status bit can be
                                                       used to identify an invalid voltage on the VPP pin
During Program, Erase, operations the Program/         during Program and Erase operations. The VPP
Erase Controller Status bit can be polled to find the  pin is only sampled at the beginning of a Program
end of the operation. Other bits in the Status Reg-    or Erase operation. Indeterminate results can oc-
ister should not be tested until the Program/Erase     cur if VPP becomes invalid during an operation.
Controller completes the operation and the bit is
High.                                                  When the VPP Status bit is Low (set to `0'), the volt-
                                                       age on the VPP pin was sampled at a valid voltage;
After the Program/Erase Controller completes its       when the VPP Status bit is High (set to `1'), the VPP
operation the Erase Status, Program Status, VPP        pin has a voltage that is below the VPP Lockout
Status and Block Lock Status bits should be tested     Voltage, VPPLK, the memory is protected and Pro-
for errors.                                            gram and Erase operations cannot be performed.

Erase Suspend Status (Bit 6). The Erase Sus-           Once set High, the VPP Status bit can only be reset
pend Status bit indicates that an Erase operation      Low by a Clear Status Register command or a
has been suspended or is going to be suspended.        hardware reset. If set High it should be reset be-
When the Erase Suspend Status bit is High (set to      fore a new Program or Erase command is issued,
`1'), a Program/Erase Suspend command has              otherwise the new command will appear to fail.
been issued and the memory is waiting for a Pro-
gram/Erase Resume command.                             Program Suspend Status (Bit 2). The Program
                                                       Suspend Status bit indicates that a Program oper-
The Erase Suspend Status should only be consid-        ation has been suspended. When the Program
ered valid when the Program/Erase Controller Sta-      Suspend Status bit is High (set to `1'), a Program/
tus bit is High (Program/Erase Controller inactive).   Erase Suspend command has been issued and
Bit 7 is set within 30s of the Program/Erase Sus-     the memory is waiting for a Program/Erase Re-
pend command being issued therefore the memo-          sume command. The Program Suspend Status
ry may still complete the operation rather than        should only be considered valid when the Pro-
entering the Suspend mode.

18/50
                                                         M28W160CT, M28W160CB

gram/Erase Controller Status bit is High (Program/      When the Block Protection Status bit is High (set
Erase Controller inactive). Bit 2 is set within 5s of  to `1'), a Program or Erase operation has been at-
the Program/Erase Suspend command being is-             tempted on a locked block.
sued therefore the memory may still complete the
operation rather than entering the Suspend mode.        Once set High, the Block Protection Status bit can
                                                        only be reset Low by a Clear Status Register com-
When a Program/Erase Resume command is is-              mand or a hardware reset. If set High it should be
sued the Program Suspend Status bit returns Low.        reset before a new command is issued, otherwise
                                                        the new command will appear to fail.
Block Protection Status (Bit 1). The Block Pro-
tection Status bit can be used to identify if a Pro-    Reserved (Bit 0). Bit 0 of the Status Register is
gram or Erase operation has tried to modify the         reserved. Its value must be masked.
contents of a locked block.
                                                        Note: Refer to Appendix C, Flowcharts and
                                                        Pseudo Codes, for using the Status Register.

Table 10. Status Register Bits

Bit                Name                     Logic Level                        Definition
                                                  '1'    Ready
7    P/E.C. Status                                '0'    Busy
                                                  '1'    Suspended
6    Erase Suspend Status                         '0'    In progress or Completed
                                                  '1'    Erase Error
5    Erase Status                                 '0'    Erase Success
                                                  '1'    Program Error
4    Program Status                               '0'    Program Success
                                                  '1'    VPP Invalid, Abort
3    VPP Status                                   '0'    VPP OK
                                                  '1'    Suspended
2    Program Suspend Status                       '0'    In Progress or Completed
                                                  '1'    Program/Erase on protected Block, Abort
1    Block Protection Status                      '0'    No operation to protected blocks

0    Reserved

Note: Logic level '1' is High, '0' is Low.

                                                         19/50
M28W160CT, M28W160CB

MAXIMUM RATING                                        plied. Exposure to Absolute Maximum Rating con-
                                                      ditions for extended periods may affect device
Stressing the device above the rating listed in the   reliability. Refer also to the STMicroelectronics
Absolute Maximum Ratings table may cause per-         SURE Program and other relevant quality docu-
manent damage to the device. These are stress         ments.
ratings only and operation of the device at these or
any other conditions above those indicated in the
Operating sections of this specification is not im-

Table 11. Absolute Maximum Ratings

                                                             Value

Symbol                         Parameter                                                                               Unit

                                                      Min           Max                                                 C
                                                                                                                        C
       TA     Ambient Operating Temperature (1)       -40           85                                                  C
                                                                                                                        V
       TBIAS  Temperature Under Bias                  -40           125                                                 V
                                                                                                                        V
       TSTG   Storage Temperature                     -55           155

VIO(2,3)      Input or Output Voltage                 - 0.6         VDDQ+0.6

VDD, VDDQ Supply Voltage                              -0.6          4.1

       VPP    Program Voltage                         -0.6          13

Note: 1. TA depends on the temperature range.
        2. The minimum voltage may undershoot to -2V during transition and for less than 20ns during transitions.

        3. The maximum voltage may overshoot to Vcc + 2V during transition and for less than 20ns during transitions.

20/50
                                                                                M28W160CT, M28W160CB

DC AND AC PARAMETERS                                ment Conditions summarized in Table 12,
                                                    Operating and AC Measurement Conditions. De-
This section summarizes the operating and mea-      signers should check that the operating conditions
surement conditions, and the DC and AC charac-      in their circuit match the measurement conditions
teristics of the device. The parameters in the DC   when relying on the quoted parameters.
and AC characteristics Tables that follow, are de-
rived from tests performed under the Measure-

Table 12. Operating and AC Measurement Conditions

                                                                                        M28W160CT, M28W160CB

         Parameter                          70            85            90                                          100     Units
                                      Min Max       Min Max       Min Max                                     Min Max
                                                                                                                              V
VDD Supply Voltage                    2.7 3.6 2.7 3.6 2.7 3.6 2.7 3.6                                                         V
                                                                                                                              C
VDDQ Supply Voltage (VDDQ VDD) 2.7     3.6          2.7  3.6               2.7       3.6 1.65 3.6                             pF
                                                                                                                              ns
Ambient Operating Temperature          40 85 40 85 40 85 40 85                                                         V
                                                                                                                              V
Load Capacitance (CL)                 50                 50                     50                                 50
Input Rise and Fall Times                   5                  5                      5                                  5

Input Pulse Voltages                  0 to VDDQ     0 to VDDQ              0 to VDDQ                          0 to VDDQ
                                       VDDQ/2        VDDQ/2                 VDDQ/2                             VDDQ/2
Input and Output Timing Ref.
Voltages

Figure 7. AC Measurement I/O Waveform               Figure 8. AC Measurement Load Circuit

                                                                                                          VDDQ

VDDQ                                  VDDQ/2             VDDQ
     0V                                                             VDD
                                      AI00610
                                                                                                                   25k

                                                                                     DEVICE
                                                                                     UNDER
                                                                                      TEST

                                                         0.1F                                                     CL       25k
                                                                    0.1F

                                                                           CL includes JIG capacitance                      AI00609C

Table 13. Capacitance

Symbol                 Parameter                 Test Condition                 Min                           Max           Unit
                                                     VIN = 0V
CIN      Input Capacitance                          VOUT = 0V                                                 6             pF

COUT     Output Capacitance                                                                                   12            pF

Note: Sampled only, not 100% tested.

                                                                                                                                21/50
M28W160CT, M28W160CB

Table 14. DC Characteristics

Symbol  Parameter                     Test Condition                Min        Typ  Max   Unit

ILI Input Leakage Current             0VVIN VDDQ                                    1    A
ILO Output Leakage Current            0VVOUT VDDQ
                                                                                    10   A

IDD Supply Current (Read)             E = VSS, G = VIH, f = 5MHz               10   20    mA

IDD1    Supply Current (Stand-by or   E = VDDQ 0.2V,                         15   50    A
        Automatic Stand-by)           RP = VDDQ 0.2V

IDD2    Supply Current                RP = VSS 0.2V                          15   50    A
        (Reset)

                                      Program in progress                      10   20    mA
                                        VPP = 12V 5%
IDD3 Supply Current (Program)
                                      Program in progress
                                            VPP = VDD                          10   20    mA

                                      Erase in progress                        5    20    mA
                                      VPP = 12V 5%
IDD4 Supply Current (Erase)
                                      Erase in progress
                                          VPP = VDD                            5    20    mA

IDD5    Supply Current                E = VDDQ 0.2V,                              50    A
        (Program/Erase Suspend)       Erase suspended

IPP     Program Current               VPP > VDD                                     400   A
        (Read or Stand-by)

IPP1    Program Current               VPP VDD                                       5     A
        (Read or Stand-by)

IPP2 Program Current (Reset)          RP = VSS 0.2V                               5     A

                                      Program in progress                           10    mA
                                        VPP = 12V 5%
IPP3 Program Current (Program)
                                      Program in progress
                                            VPP = VDD                               5     A

                                      Erase in progress                             10    mA
                                      VPP = 12V 5%
IPP4 Program Current (Erase)
                                      Erase in progress
                                          VPP = VDD                                 5     A

VIL Input Low Voltage                                               0.5            0.4   V
                                                                    0.5
                                      VDDQ  2.7V                                    0.8   V

VIH Input High Voltage                VDDQ  2.7V                    VDDQ 0.4       VDDQ +0.4 V
                                                                    0.7 VDDQ        VDDQ +0.4 V

VOL Output Low Voltage                IOL = 100A, VDD = VDD min,                   0.1   V
                                             VDDQ = VDDQ min

VOH Output High Voltage               IOH = 100A, VDD = VDD min,  VDDQ 0.1             V
                                              VDDQ = VDDQ min

VPP1    Program Voltage (Program or                                 1.65            3.6   V
        Erase operations)

VPPH    Program Voltage                                             11.4            12.6  V
        (Program or Erase
        operations)

VPPLK   Program Voltage                                                             1     V
        (Program and Erase lock-out)

VLKO    VDD Supply Voltage (Program                                                 2     V
        and Erase lock-out)

22/50
Figure 9. Read Mode AC Waveforms                                          M28W160CT, M28W160CB

  A0-A19                                               tAVAV                                                tAXQX
     E                                                 VALID                           tEHQX
     G
                                   tAVQV                                                  tEHQZ
DQ0-DQ15                                                                                  tGHQX
                                       tELQV
                                   tELQX                                                      tGHQZ

                                               tGLQV

            tGLQX

                                                              VALID

            ADDR. VALID                   OUTPUTS             DATA VALID                                  STANDBY
            CHIP ENABLE                   ENABLED
                                                                                                                                 AI03813b

Table 15. Read AC Characteristics

                                                                          M28W160C

Symbol Alt  Parameter                                                                                                     Unit
                                                                                                              100
                                                              70          85                              90

tAVAV  tRC Address Valid to Next Address Valid         Min    70          85                              90  100                          ns

tAVQV tACC Address Valid to Output Valid               Max    70          85                              90  100                          ns

tAXQX (1) tOH Address Transition to Output Transition  Min    0           0                               0   0                            ns

tEHQX (1) tOH Chip Enable High to Output Transition    Min    0           0                               0   0                            ns

tEHQZ (1) tHZ Chip Enable High to Output Hi-Z          Max    20          20                              25  30                           ns

tELQV (2) tCE Chip Enable Low to Output Valid          Max    70          85                              90  100                          ns

tELQX (1) tLZ Chip Enable Low to Output Transition     Min    0           0                               0   0                            ns

tGHQX (1) tOH Output Enable High to Output Transition Min     0           0                               0   0                            ns

tGHQZ (1) tDF Output Enable High to Output Hi-Z        Max    20          20                              25  30                           ns

tGLQV (2) tOE Output Enable Low to Output Valid        Max    20          20                              30  35                           ns

tGLQX (1) tOLZ Output Enable Low to Output Transition Min     0           0                               0   0                            ns

Note: 1. Sampled only, not 100% tested.
        2. G may be delayed by up to tELQV - tGLQV after the falling edge of E without increasing tELQV.

                                                                                                                                           23/50
                                                                                                                                                                                        M28W160CT, M28W160CBA0-A19tAVAVPROGRAM OR ERASE
E                                                           VALID            tWHAX
                                                                                                                                                                                                      Figure 10. Write AC Waveforms, Write Enable ControlledGtAVWH
W
24/50            tELWL                     tWHEH
DQ0-DQ15
WP                                         tWHWL                    tWHGL
VPP
          tDVWH                     tWLWH  tWHDX                                        tWHEL  tELQV
                        COMMAND                           CMD or DATA                                          STATUS REGISTER
                                                                                                                                  tQVWPL
                                                  tWPHWH

                                                  tVPHWH                                                         tQVVPL

          SET-UP COMMAND                          CONFIRM COMMAND                              STATUS REGISTER
                                                     OR DATA INPUT                                      READ

                                                                                                    1st POLLING

                                                                                                                 AI03814b
                                                                              M28W160CT, M28W160CB

Table 16. Write AC Characteristics, Write Enable Controlled

                                                                              M28W160C

Symbol Alt                          Parameter                                                     Unit
                                                                                        100
                                                                          70  85   90
                                                                                        100 ns
tAVAV         tWC Write Cycle Time                                   Min  70  85   90

tAVWH         tAS Address Valid to Write Enable High                 Min  45  45   50   50  ns

tDVWH         tDS Data Valid to Write Enable High                    Min  45  45   50   50  ns

tELWL         tCS Chip Enable Low to Write Enable Low                Min  0   0    0    0   ns

tELQV         Chip Enable Low to Output Valid                        Min  70  85   90   100 ns

tQVVPL (1,2)  Output Valid to VPP Low                                Min  0   0    0    0   ns

tQVWPL        Output Valid to Write Protect Low                      Min  0   0    0    0   ns

tVPHWH (1) tVPS VPP High to Write Enable High                        Min 200  200  200  200 ns

tWHAX         tAH Write Enable High to Address Transition Min             0   0    0    0   ns

tWHDX         tDH Write Enable High to Data Transition               Min  0   0    0    0   ns

tWHEH         tCH Write Enable High to Chip Enable High              Min  0   0    0    0   ns

tWHEL         Write Enable High to Chip Enable Low                   Min  25  25   30   30  ns

tWHGL         Write Enable High to Output Enable Low Min                  20  20   30   30  ns

tWHWL tWPH Write Enable High to Write Enable Low                     Min  25  25   30   30  ns

tWLWH         tWP Write Enable Low to Write Enable High              Min  45  45   50   50  ns

tWPHWH        Write Protect High to Write Enable High Min                 45  45   50   50  ns

Note: 1. Sampled only, not 100% tested.
        2. Applicable if VPP is seen as a logic input (VPP < 3.6V).

                                                                                            25/50
                                                                                                                                                                                        M28W160CT, M28W160CBA0-A19tAVAVPROGRAM OR ERASE
W                                                                  VALID           tEHAX
                                                                                                                                                                                                      Figure 11. Write AC Waveforms, Chip Enable ControlledGtAVEH
E
26/50            tWLEL                     tEHWH
DQ0-DQ15
WP                                         tEHEL                          tEHGL
VPP
          tDVEH                     tELEH  tEHDX                                            tELQV
                        COMMAND
                                                          CMD or DATA                                       STATUS REGISTER
                                                                                                                               tQVWPL
                                                  tWPHEH

                                                  tVPHEH                                                      tQVVPL

            POWER-UP AND                          CONFIRM COMMAND                           STATUS REGISTER
          SET-UP COMMAND                             OR DATA INPUT                                   READ

                                                                                                 1st POLLING

                                                                                                              AI03815b
                                                                              M28W160CT, M28W160CB

Table 17. Write AC Characteristics, Chip Enable Controlled

                                                                              M28W160C

Symbol Alt                          Parameter                                                      Unit
                                                                                        100
                                                                          70  85   90

tAVAV         tWC Write Cycle Time                                   Min  70  85   90   100  ns

tAVEH         tAS Address Valid to Chip Enable High                  Min  45  45   50   50   ns

tDVEH         tDS Data Valid to Chip Enable High                     Min  45  45   50   50   ns

tEHAX         tAH Chip Enable High to Address Transition Min              0   0    0    0    ns

tEHDX         tDH Chip Enable High to Data Transition                Min  0   0    0    0    ns

tEHEL         tCPH Chip Enable High to Chip Enable Low Min                25  25   30   30   ns

tEHGL         Chip Enable High to Output Enable                      Min  25  25   30   30   ns
              Low

tEHWH         tWH Chip Enable High to Write Enable High Min               0   0    0    0    ns

tELEH         tCP Chip Enable Low to Chip Enable High Min                 45  45   50   50   ns

tELQV         Chip Enable Low to Output Valid                        Min  70  85   90   100  ns

tQVVPL (1,2)  Output Valid to VPP Low                                Min  0   0    0    0    ns

tQVWPL        Data Valid to Write Protect Low                        Min  0   0    0    0    ns

tVPHEH (1) tVPS VPP High to Chip Enable High                         Min 200  200  200  200  ns

tWLEL         tCS Write Enable Low to Chip Enable Low Min                 0   0    0    0    ns

tWPHEH        Write Protect High to Chip Enable High Min                  45  45   50   50   ns

Note: 1. Sampled only, not 100% tested.
        2. Applicable if VPP is seen as a logic input (VPP < 3.6V).

                                                                                             27/50
M28W160CT, M28W160CB

Figure 12. Power-Up and Reset AC Waveforms

W, E, G                            tPHWL                                    tPHWL
RP                                 tPHEL                                     tPHEL
VDD, VDDQ                          tPHGL                                    tPHGL

           tVDHPH                                              tPLPH

                        Power-Up                              Reset

                                                                                                                         AI03537b

Table 18. Power-Up and Reset AC Characteristics

                                                                                                               M28W160C

Symbol     Parameter                          Test Condition                                                                       Unit
                                                                                                                         100
                                                              70                                               85  90
                                                                                                                         50 s
tPHWL                                            During
tPHEL                                                                                                                    30 ns
tPHGL   Reset High to Write Enable Low, Chip  Program Min 50                                                   50  50    100 ns
        Enable Low, Output Enable Low                                                                                    50 s
                                              and Erase

                                                 others Min 30                                                 30  30

tPLPH(1,2) Reset Low to Reset High                       Min 100 100 100

tVDHPH(3) Supply Voltages High to Reset High             Min 50                                                50  50

Note: 1. The device Reset is possible but not guaranteed if tPLPH < 100ns.
        2. Sampled only, not 100% tested.

        3. It is important to assert RP in order to allow proper CPU initialization during power up or reset.

28/50
                                                                               M28W160CT, M28W160CB

PACKAGE MECHANICAL

Figure 13. TSOP48 - 48 lead Plastic Thin Small Outline, 12 x 20mm, Package Outline
                                                                                                     A2

                               1                            N

                                                                               e

                               N/2                                  E
                                                                                                        B
                                           D1
                                            D                                              A
                                                                                                       CP

                                                       DIE             C
                                                                                       A1  L
                              TSOP-a
Note: Drawing is not to scale.

Table 19. TSOP48 - 48 lead Plastic Thin Small Outline, 12 x 20mm, Package Mechanical Data

                                  millimeters                                  inches

Symbol

        Typ                       Min                          Max     Typ     Min                         Max

A                                                              1.200                                       0.0472

A1      0.100                     0.050                        0.150   0.0039  0.0020                      0.0059

A2      1.000                     0.950                        1.050   0.0394  0.0374                      0.0413

B       0.220                     0.170                        0.270   0.0087  0.0067                      0.0106

C                                 0.100                        0.210           0.0039                      0.0083

CP                                                             0.080                                       0.0031

D1      12.000                    11.900                       12.100  0.4724  0.4685                      0.4764

E       20.000                    19.800                       20.200  0.7874  0.7795                      0.7953

E1      18.400                    18.300                       18.500  0.7244  0.7205                      0.7283

e       0.500                                                        0.0197                             

L       0.600                     0.500                        0.700   0.0236  0.0197                      0.0276

L1      0.800                                                          0.0315

alpha   3                         0                            5       3       0                           5

Note: Drawing is not to scale

                                                                                                                29/50
M28W160CT, M28W160CB

Figure 14. TFBGA46 6.39x6.37mm - 8x6 ball array, 0.75mm pitch, Bottom View Package Outline

                                                   D

                               FD                  D1

                                                       SD

                FE                                                e
                          SE                                                                                     ddd

            E E1

                  BALL "A1"

                                           e               b
                               A
                                                                                 A2
                                                                       A1

                                                                                     BGA-Z13

Drawing is not to scale.

Table 20. TFBGA46 6.39x6.37mm - 8x6 ball array, 0.75mm pitch, Package Mechanical Data

                               millimeters                                           inches

Symbol

                          Typ                 Min          Max    Typ                Min                              Max

       A                                                   1.200                                                      0.0472

       A1                          0.200                                             0.0079

       A2                                                  1.000                                                      0.0394

       b    0.400                  0.350                   0.450  0.0157             0.0138                           0.0177

       D    6.390                  6.290                   6.490  0.2516             0.2476                           0.2555

       D1   5.250                                               0.2067                                             

       ddd                                                 0.100                                                      0.0039

       E    6.370                  6.270                   6.470  0.2508             0.2469                           0.2547

       e    0.750                                               0.0295                                             

       E1   3.750                                               0.1476                                             

       FD   0.570                                               0.0224                                             

       FE   1.310                                               0.0516                                             

       SD   0.375                                               0.0148                                             

       SE   0.375                                               0.0148                                             

30/50
                     M28W160CT, M28W160CB

Figure 15. TFBGA46 Daisy Chain - Package Connections (Top view through package)

   1  2  3  4  5  6  7  8

A
B
C
D
E
F

                           AI03298

Figure 16. TFBGA46 Daisy Chain - PCB Connections proposal (Top view through package)

   1  2  3  4  5  6  7  8

A                                   START

                                    POINT

B

C

D

E

F                                    END
                                    POINT

                           AI3299

                                                                                      31/50
M28W160CT, M28W160CB                          M28W160CT  90 N 6 T

PART NUMBERING

Table 21. Ordering Information Scheme

Example:

Device Type
M28

Operating Voltage
W = VDD = 2.7V to 3.6V; VDDQ = 1.65V to 3.6V

Device Function
160C = 16 Mbit (1 Mb x16), Boot Block

Array Matrix
T = Top Boot
B = Bottom Boot

Speed
70 = 70 ns
85 = 85 ns
90 = 90 ns
100 = 100 ns

Package
N = TSOP48: 12 x 20 mm
ZB = TFBGA46: 6.39 x 6.37mm, 0.75 mm pitch

Temperature Range
1 = 0 to 70 C
6 = 40 to 85 C

Option
Blank = Standard Packing
T = Tape & Reel Packing(1)
S = Tape & Reel Packing(2)
E = ECOPACK Package, Standard Packing
F = ECOPACK Package, Tape & Reel Packing(1)
U = ECOPACK Package, Tape & Reel Packing(2)

Note: 1. TSOP48 package only.
        2. TFBGA46 package only.

32/50
                                                       M28W160CT, M28W160CB

Table 22. Daisy Chain Ordering Scheme

Example:                                     M28W160C  -ZB T

Device Type
M28W160C

Daisy Chain
-ZB = TFBGA46: 6.39 x 6.37mm, 0.75 mm pitch

Option
S = Tape & Reel Packing
U = ECOPACK Package, Tape & Reel Packing

Note:Devices are shipped from the factory with the memory content bits erased to '1'. For a list of available
      options (Speed, Package, etc.) or for further information on any aspect of this device, please contact
      the ST Sales Office nearest to you.

                                                              33/50
M28W160CT, M28W160CB

APPENDIX A. BLOCK ADDRESS TABLES

Table 23. Top Boot Block Addresses,  Table 24. Bottom Boot Block Addresses,
M28W160CT                            M28W160CB

#        Size   Address Range        #     Size   Address Range
       (KWord)                           (KWord)

0      4        FF000-FFFFF          38  32       F8000-FFFFF

1      4        FE000-FEFFF          37  32       F0000-F7FFF

2      4        FD000-FDFFF          36  32       E8000-EFFFF

3      4        FC000-FCFFF          35  32       E0000-E7FFF

4      4        FB000-FBFFF          34  32       D8000-DFFFF

5      4        FA000-FAFFF          33  32       D0000-D7FFF

6      4        F9000-F9FFF          32  32       C8000-CFFFF

7      4        F8000-F8FFF          31  32       C0000-C7FFF

8      32       F0000-F7FFF          30  32       B8000-BFFFF

99     32       E8000-EFFFF          29  32       B0000-B7FFF

10     32       E0000-E7FFF          28  32       A8000-AFFFF

11     32       D8000-DFFFF          27  32       A0000-A7FFF

12     32       D0000-D7FFF          26  32       98000-9FFFF

13     32       C8000-CFFFF          25  32       90000-97FFF

14     32       C0000-C7FFF          24  32       88000-8FFFF

15     32       B8000-BFFFF          23  32       80000-87FFF

16     32       B0000-B7FFF          22  32       78000-7FFFF

17     32       A8000-AFFFF          21  32       70000-77FFF

18     32       A0000-A7FFF          20  32       68000-6FFFF

19     32       98000-9FFFF          19  32       60000-67FFF

20     32       90000-97FFF          18  32       58000-5FFFF

21     32       88000-8FFFF          17  32       50000-57FFF

22     32       80000-87FFF          16  32       48000-4FFFF

23     32       78000-7FFFF          15  32       40000-47FFF

24     32       70000-77FFF          14  32       38000-3FFFF

25     32       68000-6FFFF          13  32       30000-37FFF

26     32       60000-67FFF          12  32       28000-2FFFF

27     32       58000-5FFFF          11  32       20000-27FFF

28     32       50000-57FFF          10  32       18000-1FFFF

29     32       48000-4FFFF          9   32       10000-17FFF

30     32       40000-47FFF          8   32       08000-0FFFF

31     32       38000-3FFFF          7   4        07000-07FFF

32     32       30000-37FFF          6   4        06000-06FFF

33     32       28000-2FFFF          5   4        05000-05FFF

34     32       20000-27FFF          4   4        04000-04FFF

35     32       18000-1FFFF          3   4        03000-03FFF

36     32       10000-17FFF          2   4        02000-02FFF

37     32       08000-0FFFF          1   4        01000-01FFF

38     32       00000-07FFF          0   4        00000-00FFF

34/50
                                                                         M28W160CT, M28W160CB

APPENDIX B. COMMON FLASH INTERFACE (CFI)

The Common Flash Interface is a JEDEC ap-                structure is read from the memory. Tables 25, 26,
proved, standardized data structure that can be          27, 28, 29 and 30 show the addresses used to re-
read from the Flash memory device. It allows a           trieve the data.
system software to query the device to determine
various electrical and timing parameters, density        The CFI data structure also contains a security
information and functions supported by the mem-          area where a 64 bit unique security number is writ-
ory. The system can interface easily with the de-        ten (see Table 30, Security Code area). This area
vice, enabling the software to upgrade itself when       can be accessed only in Read mode by the final
necessary.                                               user. It is impossible to change the security num-
                                                         ber after it has been written by ST. Issue a Read
When the CFI Query Command (RCFI) is issued              command to return to Read mode.
the device enters CFI Query mode and the data

Table 25. Query Structure Overview

Offset         Sub-section Name                                                                    Description
                                                                         Reserved for algorithm-specific information
00h Reserved                                                             Command set ID and algorithm data offset
                                                                         Device timing & voltage information
10h CFI Query Identification String                                      Flash device layout
                                                                         Additional information specific to the Primary
1Bh System Interface Information                                         Algorithm (optional)
                                                                         Additional information specific to the Alternate
27h Device Geometry Definition                                           Algorithm (optional)

P       Primary Algorithm-specific Extended Query table

A       Alternate Algorithm-specific Extended Query table

Note: Query data are always presented on the lowest order data outputs.

Table 26. CFI Query Identification String

Offset  Data                                        Description                                           Value

00h     0020h Manufacturer Code                                                                           ST

01h     88CEh  Device Code                                                                                  Top
        88CFh                                                                                             Bottom

02h-0Fh reserved Reserved

10h     0051h                                                                                             "Q"

11h     0052h Query Unique ASCII String "QRY"                                                             "R"

12h     0059h                                                                                             "Y"

13h     0003h Primary Algorithm Command Set and Control Interface ID code 16 bit ID code                  Intel

14h     0000h defining a specific algorithm                                                               compatible

15h     0035h

               Address for Primary Algorithm extended Query table (see Table 28)                          P = 35h

16h     0000h

17h     0000h  Alternate Vendor Command Set and Control Interface ID Code second vendor -                 NA
18h     0000h  specified algorithm supported (0000h means none exists)

19h     0000h Address for Alternate Algorithm extended Query table

        0000h (0000h means none exists)                                                                   NA

1Ah

Note: Query data are always presented on the lowest order data outputs (DQ7-DQ0) only. DQ8-DQ15 are `0'.

                                                                                                                           35/50
M28W160CT, M28W160CB

Table 27. CFI Query System Interface Information

Offset  Data                      Description                                 Value
                                                                               2.7V
               VDD Logic Supply Minimum Program/Erase or Write voltage
                                                                               3.6V
1Bh     0027h         bit 7 to 4  BCD value in volts
                                                                              11.4V
                      bit 3 to 0  BCD value in 100 mV
                                                                              12.6V
               VDD Logic Supply Maximum Program/Erase or Write voltage        16s
                                                                              16s
1Ch     0036h         bit 7 to 4  BCD value in volts
                                                                                1s
                      bit 3 to 0  BCD value in 100 mV                           NA
                                                                              512s
               VPP [Programming] Supply Minimum Program/Erase voltage         512s
                                                                                8s
1Dh     00B4h         bit 7 to 4  HEX value in volts                            NA

                      bit 3 to 0  BCD value in 100 mV

               VPP [Programming] Supply Maximum Program/Erase voltage

1Eh     00C6h         bit 7 to 4  HEX value in volts

                      bit 3 to 0  BCD value in 100 mV

1Fh     0004h Typical time-out per single word program = 2n s

20h     0004h Typical time-out for Double Word Program = 2n s

21h     000Ah Typical time-out per individual block erase = 2n ms

22h     0000h Typical time-out for full chip erase = 2n ms

23h     0005h Maximum time-out for word program = 2n times typical

24h     0005h Maximum time-out for Double Word Program = 2n times typical

25h     0003h Maximum time-out per individual block erase = 2n times typical

26h     0000h Maximum time-out for chip erase = 2n times typical

36/50
                                                                         M28W160CT, M28W160CB

Table 28. Device Geometry Definition

Offset Word     Data                                   Description                                  Value
    Mode                                                                                          2 MByte

           27h  0015h Device Size = 2n in number of bytes                                            x16
                                                                                                   Async.
           28h  0001h  Flash Device Interface Code description
           29h  0000h                                                                                  4

           2Ah  0002h  Maximum number of bytes in multi-byte program or page = 2n                      2
           2Bh  0000h
                                                                                                      31
                       Number of Erase Block Regions within the device.                           64 KByte

           2Ch  0002h It specifies the number of regions within the device containing contiguous       8
                                                                                                  8 KByte
                       Erase Blocks of the same size.
                                                                                                       8
           2Dh  001Eh Region 1 Information                                                        8 KByte

           2Eh  0000h Number of identical-size erase block = 001Eh+1                                  31
                                                                                                  64 KByte
M28W160CT  2Fh  0000h Region 1 Information

           30h  0001h Block size in Region 1 = 0100h * 256 byte

           31h  0007h Region 2 Information

           32h  0000h Number of identical-size erase block = 0007h+1

           33h  0020h Region 2 Information

           34h  0000h Block size in Region 2 = 0020h * 256 byte

           2Dh  0007h Region 1 Information

           2Eh  0000h Number of identical-size erase block = 0007h+1

M28W160CB  2Fh  0020h Region 1 Information

           30h  0000h Block size in Region 1 = 0020h * 256 byte

           31h  001Eh Region 2 Information

           32h  0000h Number of identical-size erase block = 001Eh+1

           33h  0000h Region 2 Information

           34h  0001h Block size in Region 2 = 0100h * 256 byte

                                                                                                  37/50
M28W160CT, M28W160CB

Table 29. Primary Algorithm-Specific Extended Query Table

  Offset       Data                                         Description                                   Value
P = 35h (1)                                                                                                 "P"
                                                                                                            "R"
(P+0)h = 35h 0050h                                                                                          "I"
                                                                                                            "1"
(P+1)h = 36h 0052h Primary Algorithm extended Query table unique ASCII string "PRI"                         "0"

(P+2)h = 37h 0049h                                                                                          No
                                                                                                           Yes
(P+3)h = 38h 0031h Major version number, ASCII                                                             Yes
                                                                                                            No
(P+4)h = 39h 0030h Minor version number, ASCII                                                              No
                                                                                                           Yes
(P+5)h = 3Ah   0066h  Extended Query table contents for Primary Algorithm. Address (P+5)h                  Yes
(P+6)h = 3Bh   0000h                                                                                        No
(P+7)h = 3Ch   0000h  contains less significant byte.                                                       No
(P+8)h = 3Dh   0000h
                      bit 0         Chip Erase supported                               (1 = Yes, 0 = No)   Yes

                      bit 1         Suspend Erase supported                            (1 = Yes, 0 = No)   Yes
                                                                                                           Yes
                      bit 2         Suspend Program supported                          (1 = Yes, 0 = No)
                                                                                                            3V
                      bit 3         Legacy Lock/Unlock supported                       (1 = Yes, 0 = No)
                                                                                                           12V
                      bit 4         Queued Erase supported                             (1 = Yes, 0 = No)
                                                                                                            01
                      bit 5         Instant individual block locking supported (1 = Yes, 0 = No)
                                                                                                           80h
                      bit 6         Protection bits supported                          (1 = Yes, 0 = No)   00h
                                                                                                          8 Byte
                      bit 7         Page mode read supported                           (1 = Yes, 0 = No)  8 Byte

                      bit 8         Synchronous read supported                         (1 = Yes, 0 = No)

                      bit 31 to 9 Reserved; undefined bits are `0'

(P+9)h = 3Eh   0001h  Supported Functions after Suspend

                      Read Array, Read Status Register and CFI Query are always supported

                      during Erase or Program operation

                      bit 0         Program supported after Erase Suspend (1 = Yes, 0 = No)

                      bit 7 to 1 Reserved; undefined bits are `0'

(P+A)h = 3Fh   0003h  Block Lock Status
(P+B)h = 40h   0000h  Defines which bits in the Block Status Register section of the Query are
                      implemented.
                      Address (P+A)h contains less significant byte

                         bit 0 Block Lock Status Register Lock/Unlock bit active (1 = Yes, 0 = No)
                         bit 1 Block Lock Status Register Lock-Down bit active (1 = Yes, 0 = No)
                         bit 15 to 2 Reserved for future use; undefined bits are `0'

(P+C)h = 41h   0030h  VDD Logic Supply Optimum Program/Erase voltage (highest performance)
                         bit 7 to 4 HEX value in volts
                         bit 3 to 0 BCD value in 100 mV

(P+D)h = 42h   00C0h  VPP Supply Optimum Program/Erase voltage
                         bit 7 to 4 HEX value in volts
                         bit 3 to 0 BCD value in 100 mV

(P+E)h = 43h   0001h Number of Protection register fields in JEDEC ID space.
                             "00h," indicates that 256 protection bytes are available

(P+F)h = 44h   0080h  Protection Field 1: Protection Description
(P+10)h = 45h  0000h  This field describes user-available. One Time Programmable (OTP)
(P+11)h = 46h  0003h  Protection register bytes. Some are pre-programmed with device unique
(P+12)h = 47h  0003h  serial numbers. Others are user programmable. Bits 015 point to the
                      Protection register Lock byte, the section's first byte.
                      The following bytes are factory pre-programmed and user-programmable.

                          bit 0 to 7 Lock/bytes JEDEC-plane physical low address

                      bit 8 to 15   Lock/bytes JEDEC-plane physical high address
                      bit 16 to 23  "n" such that 2n = factory pre-programmed bytes
                      bit 24 to 31  "n" such that 2n = user programmable bytes

(P+13)h = 48h         Reserved

Note: 1. See Table 26, offset 15 for P pointer definition.

38/50
                                                           M28W160CT, M28W160CB

Table 30. Security Code Area

Offset  Data                                  Description

80h     00XX Protection Register Lock

81h     XXXX

82h     XXXX  64 bits: unique device number

83h     XXXX

84h     XXXX

85h     XXXX

86h     XXXX  64 bits: User Programmable OTP

87h     XXXX

88h     XXXX

                                                           39/50
M28W160CT, M28W160CB

APPENDIX C. FLOWCHARTS AND PSEUDO CODES
Figure 17. Program Flowchart and Pseudo Code

       Start

       Write 40h or 10h                               program_command (addressToProgram, dataToProgram) {:
                                                               writeToFlash (any_address, 0x40) ;
         Write Address                                         /*or writeToFlash (any_address, 0x10) ; */
              & Data
                                                                writeToFlash (addressToProgram, dataToProgram) ;
         Read Status                                            /*Memory enters read status state after
             Register                                           the Program Command*/

                                                            do {
                                                                status_register=readFlash (any_address) ;
                                                                /* E or G must be toggled*/

                            NO
       b7 = 1

            YES                       VPP Invalid               } while (status_register.b7== 0) ;
                        NO             Error (1, 2)
                                                      if (status_register.b3==1) /*VPP invalid error */
       b3 = 0                           Program             error_handler ( ) ;
            YES                        Error (1, 2)
                        NO                            if (status_register.b4==1) /*program error */
                                Program to Protected        error_handler ( ) ;
       b4 = 0                     Block Error (1, 2)
            YES                                       if (status_register.b1==1) /*program to protect block error */
                        NO                                  error_handler ( ) ;

       b1 = 0                                         }
            YES
                                                                                                                                            AI03538b
        End

Note: 1. Status check of b1 (Protected Block), b3 (VPP Invalid) and b4 (Program Error) can be made after each program operation or after
            a sequence.

        2. If an error is found, the Status Register must be cleared before further Program/Erase Controller operations.

40/50
                                                          M28W160CT, M28W160CB

Figure 18. Double Word Program Flowchart and Pseudo Code

Start

    Write 30h                              double_word_program_command (addressToProgram1, dataToProgram1,
                                                                                          addressToProgram2, dataToProgram2)
Write Address 1
  & Data 1 (3)                             {
                                                           writeToFlash (any_address, 0x30) ;
Write Address 2                                            writeToFlash (addressToProgram1, dataToProgram1) ;
  & Data 2 (3)                                                                                           /*see note (3) */
                                                           writeToFlash (addressToProgram2, dataToProgram2) ;
  Read Status                                                                                            /*see note (3) */
     Register                                               /*Memory enters read status state after
                                                           the Program command*/

                                                       do {
                                                            status_register=readFlash (any_address) ;
                                                            /* E or G must be toggled*/

                 NO                        } while (status_register.b7== 0) ;
b7 = 1
                     VPP Invalid           if (status_register.b3==1) /*VPP invalid error */
     YES             Error (1, 2)                error_handler ( ) ;
                 NO
                      Program              if (status_register.b4==1) /*program error */
b3 = 0               Error (1, 2)                error_handler ( ) ;
     YES
                 NO  Program to Protected  if (status_register.b1==1) /*program to protect block error */
                       Block Error (1, 2)        error_handler ( ) ;
b4 = 0
     YES                                   }
                 NO
                                                                                                                                                 AI03539b
b1 = 0
     YES

End

Note: 1. Status check of b1 (Protected Block), b3 (VPP Invalid) and b4 (Program Error) can be made after each program operation or after
            a sequence.

        2. If an error is found, the Status Register must be cleared before further Program/Erase operations.
        3. Address 1 and Address 2 must be consecutive addresses differing only for bit A0.

                                                                                                                                                           41/50
M28W160CT, M28W160CB

Figure 19. Program Suspend & Resume Flowchart and Pseudo Code

            Start                               program_suspend_command ( ) {
         Write B0h                                     writeToFlash (any_address, 0xB0) ;

         Write 70h                                     writeToFlash (any_address, 0x70) ;
                                                       /* read status register to check if
       Read Status                                     program has already completed */
          Register
                                                  do {
                                                       status_register=readFlash (any_address) ;
                                                       /* E or G must be toggled*/

                          NO  Program Complete         } while (status_register.b7== 0) ;
         b7 = 1
                                                if (status_register.b2==0) /*program completed */
              YES                                      { writeToFlash (any_address, 0xFF) ;
                          NO                              read_data ( ) ; /*read data from another block*/
                                                          /*The device returns to Read Array
         b2 = 1                                           (as if program/erase suspend was not issued).*/
              YES

       Write FFh

         Read data from       Write FFh                 }
         another address      Read Data         else

             Write D0h                                 { writeToFlash (any_address, 0xFF) ;
                                                          read_data ( ); /*read data from another address*/
       Program Continues                                  writeToFlash (any_address, 0xD0) ;
                                                          /*write 0xD0 to resume program*/

                                                        }
                                                }

                                                                                                                                     AI03540b

42/50
                                            M28W160CT, M28W160CB

Figure 20. Erase Flowchart and Pseudo Code

       Start                                erase_command ( blockToErase ) {
                                                   writeToFlash (any_address, 0x20) ;
    Write 20h
                                                   writeToFlash (blockToErase, 0xD0) ;
  Write Block                                      /* only A12-A20 are significannt */
Address & D0h                                      /* Memory enters read status state after
                                                   the Erase Command */
Read Status
    Register                                   do {
                                                    status_register=readFlash (any_address) ;
                                                    /* E or G must be toggled*/

                 NO
b7 = 1

        YES                  VPP Invalid           } while (status_register.b7== 0) ;
                   NO          Error (1)
                                            if (status_register.b3==1) /*VPP invalid error */
  b3 = 0                     Command               error_handler ( ) ;
        YES             Sequence Error (1)
                   YES                      if ( (status_register.b4==1) && (status_register.b5==1) )
                          Erase Error (1)   /* command sequence error */
b4, b5 = 1
        NO              Erase to Protected        error_handler ( ) ;
                   NO      Block Error (1)
                                            if ( (status_register.b5==1) )
  b5 = 0                                    /* erase error */
        YES
                   NO                             error_handler ( ) ;

  b1 = 0                                    if (status_register.b1==1) /*program to protect block error */
        YES                                       error_handler ( ) ;

    End                                     }

                                                                                                                                    AI03541b

Note: If an error is found, the Status Register must be cleared before further Program/Erase operations.

                                                                                                                                              43/50
M28W160CT, M28W160CB

Figure 21. Erase Suspend & Resume Flowchart and Pseudo Code

          Start                                      erase_suspend_command ( ) {
       Write B0h                                            writeToFlash (any_address, 0xB0) ;
                                                            writeToFlash (any_address, 0x70) ;
       Write 70h                                            /* read status register to check if
                                                            erase has already completed */
       Read Status
          Register                                       do {
                                                             status_register=readFlash (any_address) ;
                          NO         Erase Complete          /* E or G must be toggled*/
         b7 = 1
                                                            } while (status_register.b7== 0) ;
              YES
                          NO                         if (status_register.b6==0) /*erase completed */
                                                            { writeToFlash (any_address, 0xFF) ;
         b6 = 1
              YES                                              read_data ( ) ;
                                                               /*read data from another block*/
       Write FFh                                               /*The device returns to Read Array
                                                               (as if program/erase suspend was not issued).*/
                Read data from
                 another block                               }
                                                     else
                         or
       Program/Protection Program                           { writeToFlash (any_address, 0xFF) ;
                                                               read_program_data ( );
                         or                                    /*read or program data from another address*/
       Block Protect/Unprotect/Lock                            writeToFlash (any_address, 0xD0) ;
                                                               /*write 0xD0 to resume erase*/
       Write D0h                     Write FFh
                                                             }
       Erase Continues               Read Data       }

                                                             AI03542b

44/50
                                                         M28W160CT, M28W160CB

Figure 22. Locking Operations Flowchart and Pseudo Code

       Start         locking_operation_command (address, lock_operation) {
                            writeToFlash (any_address, 0x60) ; /*configuration setup*/
    Write 60h               if (lock_operation==LOCK) /*to protect the block*/
                                    writeToFlash (address, 0x01) ;
      Write                 else if (lock_operation==UNLOCK) /*to unprotect the block*/
01h, D0h or 2Fh                     writeToFlash (address, 0xD0) ;
                            else if (lock_operation==LOCK-DOWN) /*to lock the block*/
Write 90h                           writeToFlash (address, 0x2F) ;
                                    writeToFlash (any_address, 0x90) ;
Read Block
Lock States                  if (readFlash (address) ! = locking_state_expected)
                                          error_handler () ;
Locking          NO
change                              /*Check the locking state (see Read Block Signature table )*/
confirmed?
                            writeToFlash (any_address, 0xFF) ; /*Reset to Read Array mode*/
       YES           }
Write FFh
                                                                                                                                AI04364
End

                                                         45/50
M28W160CT, M28W160CB

Figure 23. Protection Register Program Flowchart and Pseudo Code

           Start                protection_register_program_command (addressToProgram, dataToProgram) {:
       Write C0h                                              writeToFlash (any_address, 0xC0) ;

       Write Address                                     writeToFlash (addressToProgram, dataToProgram) ;
           & Data                                        /*Memory enters read status state after
                                                         the Program Command*/
       Read Status
          Register                                    do {
                                                          status_register=readFlash (any_address) ;
                                                          /* E or G must be toggled*/

                            NO
       b7 = 1

            YES                       VPP Invalid               } while (status_register.b7== 0) ;
                        NO             Error (1, 2)
                                                      if (status_register.b3==1) /*VPP invalid error */
       b3 = 0                           Program             error_handler ( ) ;
            YES                        Error (1, 2)
                        NO                            if (status_register.b4==1) /*program error */
                                Program to Protected        error_handler ( ) ;
       b4 = 0                     Block Error (1, 2)
            YES                                       if (status_register.b1==1) /*program to protect block error */
                        NO                                  error_handler ( ) ;

       b1 = 0                                         }
            YES
                                                                                                                                              AI04381
        End

Note: 1. Status check of b1 (Protected Block), b3 (VPP Invalid) and b4 (Program Error) can be made after each program operation or after
            a sequence.

        2. If an error is found, the Status Register must be cleared before further Program/Erase Controller operations.

46/50
                                                                          M28W160CT, M28W160CB

APPENDIX D. COMMAND INTERFACE AND PROGRAM/ERASE CONTROLLER STATE

Table 31. Write State Machine Current/Next, sheet 1 of 2.

                  Data                                      Command Input (and Next State)
                  When
Current SR        Read        Read        Program   Erase      Erase      Prog/Ers         Prog/Ers    Read             Clear
State bit 7                  Array         Setup   Setup     Confirm     Suspend          Resume      Status           Status
                              (FFh)                 (20h)                                               (70h)            (50h)
                                          (10/40h)             (D0h)        (B0h)            (D0h)

Read Array "1"    Array Read Array Prog.Setup Ers. Setup                  Read Array                   Read Sts. Read Array

Read         "1"  Status      Read Array  Program   Erase                 Read Array                   Read             Read Array
Status                                     Setup    Setup                                              Status

  Read       "1"  Electronic  Read Array  Program   Erase                 Read Array                   Read             Read Array
Elect.Sg.         Signature                Setup    Setup                                              Status

Read CFI     "1"  CFI         Read Array  Program   Erase                 Read Array                   Read             Read Array
  Query                                    Setup    Setup                                              Status

Lock Setup "1" Status         Lock Command Error              Lock        Lock Cmd          Lock       Lock Command Error

                                                              (complete) Error (complete)

Lock Cmd     "1"  Status      Read Array  Program   Erase                 Read Array                   Read             Read Array
   Error                                   Setup    Setup                                              Status

    Lock     "1"  Status      Read Array  Program   Erase                 Read Array                   Read             Read Array
(complete)                                 Setup    Setup                                              Status

Prot. Prog.  "1"  Status                                      Protection Register Program
   Setup

Prot. Prog.  "0"  Status                              Protection Register Program continue
(continue)

Prot. Prog.  "1"  Status      Read Array  Program   Erase                 Read Array                   Read             Read Array
(complete)                                 Setup    Setup                                              Status

Prog. Setup "1" Status                                        Program

Program      "0"  Status                  Program (continue)              Prog. Sus               Program (continue)
(continue)                                                                Read Sts

Prog. Sus    "1"  Status      Prog. Sus   Program Suspend to  Program Prog. Sus Program Prog. Sus Prog. Sus
  Status                      Read Array        Read Array    (continue) Read Array (continue) Read Sts Read Array

Prog. Sus    "1"  Array       Prog. Sus Program Suspend to    Program Prog. Sus Program Prog. Sus Prog. Sus
Read Array                                                    (continue) Read Array (continue) Read Sts Read Array
                              Read Array  Read Array

Prog. Sus    "1"  Electronic Prog. Sus    Program Suspend to  Program Prog. Sus Program Prog. Sus Prog. Sus
   Read           Signature Read Array          Read Array    (continue) Read Array (continue) Read Sts Read Array

Elect.Sg.

Prog. Sus    "1"  CFI         Prog. Sus Program Suspend to    Program Prog. Sus Program Prog. Sus Prog. Sus
Read CFI                                                      (continue) Read Array (continue) Read Sts Read Array
                              Read Array  Read Array

Program     "1"  Status      Read Array  Program   Erase                 Read Array                   Read             Read Array
(complete)                                 Setup    Setup                                              Status

Erase        "1" Status       Erase Command Error               Erase       Erase            Erase     Erase Command Error
Setup                                                         (continue)  CmdError         (continue)

   Erase     "1"  Status      Read Array  Program   Erase                 Read Array                   Read             Read Array
Cmd.Error                                  Setup    Setup                                              Status

  Erase      "0"  Status                  Erase (continue)                Erase Sus                  Erase (continue)
(continue)                                                                Read Sts

Erase Sus    "1"  Status      Erase Sus Program     Erase Sus Erase Erase Sus Erase Erase Sus Erase Sus
Read Sts                      Read Array Setup      Read Array (continue) Read Array (continue) Read Sts Read Array

Erase Sus    "1"  Array       Erase Sus Program Erase Sus Erase Erase Sus Erase Erase Sus Erase Sus
Read Array                    Read Array Setup Read Array (continue) Read Array (continue) Read Sts Read Array

Erase Sus    "1"  Electronic Erase Sus    Program   Erase Sus Erase Erase Sus Erase Erase Sus Erase Sus
   Read           Signature Read Array     Setup    Read Array (continue) Read Array (continue) Read Sts Read Array

Elect.Sg.

Erase Sus    "1"  CFI         Erase Sus Program Erase Sus Erase Erase Sus Erase Erase Sus Erase Sus
Read CFI                      Read Array Setup Read Array (continue) Read Array (continue) Read Sts Read Array

   Erase     "1"  Status      Read Array  Program   Erase                 Read Array                   Read             Read Array
(complete)                                 Setup    Setup                                              Status

Note: Cmd = Command, Elect.Sg. = Electronic Signature, Ers = Erase, Prog. = Program, Prot = Protection, Sus = Suspend.

                                                                                                                        47/50
M28W160CT, M28W160CB

Table 32. Write State Machine Current/Next, sheet 2 of 2.

                                               Command Input (and Next State)

Current State Read Elect.Sg.         Read CFI  Lock Setup   Prot. Prog. Lock Confirm Lock Down                       Unlock
                              (90h)    Query       (60h)                                                            Confirm
                                       (98h)                Setup (C0h)                     (01h)  Confirm (2Fh)
                                                                                                                      (D0h)
Read Array Read Elect.Sg. Read CFI Query Lock Setup         Prot. Prog.                            Read Array
                                                               Setup                                                Program
                                                                                                                    (continue)
Read Status Read Elect.Sg. Read CFI Query Lock Setup        Prot. Prog.                            Read Array       Program
                                                               Setup                                                (continue)
                                                                                                                    Program
Read Elect.Sg. Read Elect.Sg. Read CFI Query Lock Setup     Prot. Prog.                            Read Array       (continue)
                                                               Setup                                                Program
                                                                                                                    (continue)
Read CFI Query Read Elect.Sg. Read CFI Query Lock Setup     Prot. Prog.                            Read Array
                                                               Setup                                                  Erase
                                                                                                                    (continue)
Lock Setup                           Lock Command Error                                            Lock (complete)
                                                                                                                      Erase
Lock Cmd Error Read Elect.Sg. Read CFI Query Lock Setup     Prot. Prog.                            Read Array       (continue)
                                                               Setup
                                                                                                                      Erase
Lock (complete) Read Elect.Sg. Read CFI Query Lock Setup    Prot. Prog.                            Read Array       (continue)
                                                               Setup
                                                                                                                      Erase
Prot. Prog.                                              Protection Register Program                                (continue)
   Setup
                                                                                                                      Erase
Prot. Prog.                                    Protection Register Program (continue)                               (continue)
(continue)

Prot. Prog.       Read Elect.Sg. Read CFI Query Lock Setup  Prot. Prog.                            Read Array
(complete)                                                     Setup

Prog. Setup                                                 Program

Program                                                     Program (continue)
(continue)

Prog. Suspend Prog. Suspend Prog. Suspend                   Program Suspend Read Array
Read Status Read Elect.Sg. Read CFI Query

Prog. Suspend Prog. Suspend Prog. Suspend                   Program Suspend Read Array
  Read Array Read Elect.Sg. Read CFI Query

Prog. Suspend Prog. Suspend Prog. Suspend                   Program Suspend Read Array
Read Elect.Sg. Read Elect.Sg. Read CFI Query

Prog. Suspend Prog. Suspend Prog. Suspend                   Program Suspend Read Array
   Read CFI Read Elect.Sg. Read CFI Query

Program          Read Elect.Sg. Read CFIQuery Lock Setup   Prot. Prog.                            Read Array
(complete)                                                     Setup

Erase Setup                                    Erase Command Error

   Erase          Read Elect.Sg. Read CFI Query Lock Setup  Prot. Prog.                            Read Array
Cmd.Error                                                      Setup

Erase (continue)                                            Erase (continue)

Erase Suspend Erase Suspend Erase Suspend      Lock Setup            Erase Suspend Read Array
  Read Status Read Elect.Sg. Read CFI Query

Erase Suspend Erase Suspend Erase Suspend      Lock Setup            Erase Suspend Read Array
  Read Array Read Elect.Sg. Read CFI Query

Erase Suspend Erase Suspend Erase Suspend      Lock Setup            Erase Suspend Read Array
Read Elect.Sg. Read Elect.Sg. Read CFI Query

Erase Suspend Erase Suspend Erase Suspend      Lock Setup            Erase Suspend Read Array
Read CFI Query Read Elect.Sg. Read CFI Query

   Erase          Read Elect.Sg. Read CFI Query Lock Setup  Prot. Prog.                            Read Array
(complete)                                                     Setup

Note: Cmd = Command, Elect.Sg. = Electronic Signature, Prog. = Program, Prot = Protection.

48/50
                                                                   M28W160CT, M28W160CB

REVISION HISTORY

Table 33. Document Revision History

Date          Version                                 Revision Details

January 2001  -01      First Issue

3/06/01       -02      Document type: from Preliminary Data to Data Sheet

                       70ns Speed Class added

24-Apr-2001   -03      Completely rewritten and restructured, 85ns speed class added.

29-May-2001   -04      Corrections made to CFI data.

31-May-2001   -05      Corrections to TFBGA46 package dimensions.

02-Jul-2001   -06      Corrections to Table 3. Commands (Lock, Unlock, Lock-Down)

                       VDDQ Maximum changed to 3.3V

31-Oct-2001   -07      Commands Table, Read CFI Query Address on 1st cycle changed to `X' (Table 3)

                       tWHEL description clarified (Table 16)

16-May-2002   -08      VDDQ Maximum changed to 3.6V, TFBGA package dimensions added to description.

                       Revision numbering modified: a minor revision will be indicated by incrementing the

                       digit after the dot, and a major revision, by incrementing the digit before the dot

19-Feb-2003       8.1  (revision version 08 equals 8.0). Revision History moved to end of document.
                       Data Retention parameter added to Table 7, Program, Erase Times and Program/

                       Erase Endurance Cycles. S option added to Table 21, Ordering Information Scheme,

                       and T option specified.

                       ECOPACK Package option added.

04-Oct-2005       9.0  TSOP48 Mechanical Data updated.

                       Note 1 updated and notes 2 and 3 added belowTable 11.Absolute Maximum Ratings.

                                                                                                            49/50
M28W160CT, M28W160CB

Information furnished is believed to be accurate and reliable. However, STMicroelectronics assumes no responsibility for the consequences
of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. No license is granted
by implication or otherwise under any patent or patent rights of STMicroelectronics. Specifications mentioned in this publication are subject
to change without notice. This publication supersedes and replaces all information previously supplied. STMicroelectronics products are not

     authorized for use as critical components in life support devices or systems without express written approval of STMicroelectronics.
                                                    The ST logo is a registered trademark of STMicroelectronics.
                                                      All other names are the property of their respective owners
                                                             2005 STMicroelectronics - All rights reserved
                                                                  STMicroelectronics group of companies

  Australia - Belgium - Brazil - Canada - China - Czech Republic - Finland - France - Germany - Hong Kong - India - Israel - Italy - Japan -
               Malaysia - Malta - Morocco - Singapore - Spain - Sweden - Switzerland - United Kingdom - United States of America
                                                                                     www.st.com

50/50
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved