电子工程世界电子工程世界电子工程世界

产品描述

搜索

LTC2923CMS#TRPBF

器件型号:LTC2923CMS#TRPBF
器件类别:半导体    电源管理   
文件大小:2856.8KB,共20页
厂商名称:Linear ( ADI )
厂商官网:http://www.analog.com/cn/index.html
标准:  
下载文档

器件描述

IC pwr supply controller 10msop

参数
Datasheets:
LTC2923:
Product Photos:
10-TFSOP, 10-MSOP :
Standard Package : 2,500
Category: Integrated Circuits (ICs)
Family: PMIC - Power Supply Controllers, Monitors
Series: -
Packaging : Tape & Reel (TR)
Applications: Power Supply Controller, Sequencer
Voltage - Input: -
Voltage - Supply: 2.9 V ~ 5.5 V
Current - Supply: -
Operating Temperature: 0°C ~ 70°C
Mounting Type: Surface Mount
Package / Case: 10-TFSOP, 10-MSOP (0.118", 3.00mm Width)
Supplier Device Package: 10-MSOP

LTC2923CMS#TRPBF器件文档内容

FEATURES                                                                     U                                                               LTC2923
                                                                                                               U
Flexible Power Supply Tracking                                                                                                      Power Supply
Tracks Both Up and Down                                                                                                    Tracking Controller
Power Supply Sequencing
Supply Stability is Not Affected                                                                               DESCRIPTIO
Controls Two Supplies Without Series FETs
Controls a Third Supply With a Series FET                                                                      The LTC2923 provides a simple solution to power supply
Adjustable Ramp Rates                                                                                          tracking and sequencing requirements. By selecting a few
Electronic Circuit Breaker                                                                                     resistors, the supplies can be configured to ramp-up and
Available in 10-Lead MS and 12-Lead                                                                            ramp-down together or with voltage offsets, time delays
                                                                                                                or different ramp rates.
   (4mm 3mm) DFN Packages
                                                                                                                By introducing currents into the feedback nodes of two
              U                                                                                                 independent switching regulators, the LTC2923 causes
APPLICATIO S                                                                                                    their outputs to track without inserting any pass element
                                                                                                                losses. Because the currents are controlled in an open-
VCORE and VI/O Supply Tracking                                                                                 loop manner, the LTC2923 does not affect the transient
Microprocessor, DSP and FPGA Supplies                                                                          response or stability of the supplies. Furthermore, it
Servers                                                                                                        presents a high impedance when power-up is complete,
Communication Systems                                                                                          effectively removing it from the DC/DC circuit.

     , LTC and LT are registered trademarks of Linear Technology Corporation.                                   For systems that require a third supply, one supply can be
All other trademarks are the property of their respective owners.                                               controlled with a series FET. This optional series FET can
Patents Pending.                                                                                                also control a supply that does not allow direct access to
                                                                                                                its feedback resistors (e.g., a power module) or a supply
                                                                                                                whose output cannot be forced to ground (e.g., a 3-termi-
                                                                                                                nal linear regulator). When the FET is used, an electronic
                                                                                                                circuit breaker provides protection from short-circuit
                                                                                                                conditions.

TYPICAL APPLICATIO

VIN                       Q1                                                                                                               3.3V
3.3V                                              3.3V                                                                                      2.5V
                                                                                                                                            1.8V
                                                                                                                1V/DIV
                           10nF
                                                                                                                  3.3V
                                                                             VIN                                  2.5V
                                                                                                                  1.8V
                                                                             IN

            138k  VCC GATE RAMP                                              DC/DC
            100k
                  ON               FB1                                       FB = 1.235V OUT  1.8V                      1ms/DIV  2923 TA02
16.5k
  13k 887k                LTC2923
            412k
                                                                             35.7k 16.5k

                  RAMPBUF          STATUS

                                                                             VIN

                  TRACK1           SDO                                       IN

                                                                             DC/DC                                                          1V/DIV

                  TRACK2           FB2                                       FB = 0.8V OUT    2.5V

                          GND

                                                                                       887k                             1ms/DIV  2923 F08b
                                                                             412k

                                                                              2923 TA01

                                                                                                                                                    2923fa

                                                                                                                                                    1
LTC2923

              U WW W
ABSOLUTE AXI U RATI GS (Note 1)

Supply Voltage (VCC) ................................ 0.3V to 10V                 Average Current
Input Voltages                                                                         TRACK1, TRACK2 .............................................. 5mA
                                                                                       FB1, FB2 ............................................................ 5mA
   ON ........................................................ 0.3V to 10V           RAMPBUF ......................................................... 5mA

   TRACK1, TRACK2 ...................... 0.3V to VCC + 0.3V                       Operating Temperature Range
   RAMP ........................................... 0.3V to VCC + 1V                 LTC2923C ............................................... 0C to 70C
Output Voltages                                                                        LTC2923I ............................................ 40C to 85C

   FB1, FB2, SDO, STATUS ........................ 0.3V to 10V                      Storage Temperature Range ................ 65C to 150C
                                                                                    Lead Temperature (Soldering, 10 sec)
   RAMPBUF ................................. 0.3V to VCC + 0.3V
   GATE (Note 2) ................................... 0.3V to 11.5V                   MS Package .................................................... 300C

                       UW U
PACKAGE/ORDER I FOR ATIO

                                        ORDER PART                                                TOP VIEW                                 ORDER PART
                                          NUMBER                                                                                             NUMBER
              TOP VIEW                                                                     VCC 1             12 RAMP
                                        LTC2923CMS                                          ON 2                                           LTC2923CDE
       VCC 1            10 RAMP         LTC2923IMS                                    TRACK1 3               11 GATE                       LTC2923IDE
        ON 2            9 GATE                                                        TRACK2 4
                        8 FB1             MS PART                                   RAMPBUF 5                10 STATUS                       DE PART
  TRACK1 3              7 FB2            MARKING                                          GND 6   13                                        MARKING
                        6 GND
  TRACK2 4                                 LTAED                                                              9 SDO                            2923
                                           LTAEE
RAMPBUF 5                                                                                                     8 FB1

                     MS PACKAGE                                                                               7 FB2
              10-LEAD PLASTIC MSOP
                                                                                                            DE12 PACKAGE
           TJMAX = 125C, JA = 120C/W                                                         12-LEAD (4mm 3mm) PLASTIC DFN

                                                                                                     TJMAX = 125C, JA = 43C/W
                                                                                    EXPOSED PAD (PIN 13) INTERNALLY CONNECTED TO GND

                                                                                                    (PCB CONNECTION OPTIONAL)

Consult LTC Marketing for parts specified with wider operating temperature ranges.

ELECTRICAL CHARACTERISTICS The  denotes the specifications which apply over the full operating

temperature range, otherwise specifications are at TA = 25C. 2.9V < VCC < 5.5V unless otherwise noted (Note 3).

SYMBOL        PARAMETER                                     CONDITIONS                                        MIN TYP MAX                       UNITS
VCC           Input Supply Range                                                                                                                     V
ICC           Input Supply Current                          IFBx = 0, ITRACKx = 0                            2.9                           5.5
                                                            IFBx = 1mA, ITRACKx = 1mA,                                                           mA
                                                            IRAMPBUF = 2mA                                                           1.3  3       mA
                                                            VCC Rising
                                                                                                              5                       7    10        V
                                                            IGATE = 1A                                                                           mV
VCC(UVL)      Input Supply Undervoltage Lockout             Gate On, VGATE = 0V, No Faults                   2.2 2.5 2.7
VCC(UVLHYST)  Input Supply Undervoltage Lockout Hysteresis  Gate Off, VGATE = 5V, No Faults                                                          V
VGATE         External N-Channel Gate Drive (VGATE VCC)   Gate Off, VGATE = 5V,                                                     25            A
IGATE         GATE Pin Current                              Short-Circuit Fault                                                                     A
                                                            VON Rising                                        5                       5.5  6       mA

                                                                                                             7         10 13                      V
                                                                                                                                                   mV
                                                                                                              7                       10   13

                                                                                                              5                       20   50

VON(TH)       ON Pin Threshold Voltage                                                                       1.212 1.230 1.248
VON(HYST)     ON Pin Hysteresis
                                                                                                             30                       75 150

                                                                                                                                                                                                                                                              2923fa

2
                                                                                                                                                                                            LTC2923

ELECTRICAL CHARACTERISTICS The  denotes the specifications which apply over the full operating

temperature range, otherwise specifications are at TA = 25C. 2.9V < VCC < 5.5V unless otherwise noted (Note 3).

SYMBOL           PARAMETER                                                          CONDITIONS                                                                                  MIN TYP MAX              UNITS
VON(FC)          ON Pin Fault Clear Threshold Voltage                                                                                                                                                         V
ION              ON Pin Input Current                                               VON = 1.2V, VCC = 5.5V                         0.3 0.4 0.5                                                               nA
VDS(TH)          FET Drain-Source Overcurrent Voltage Threshold
                 (VCC VRAMP)                                                      0V < RAMP < VCC, VCC = 5.5V                                                                         0 100              mV
IRAMP            RAMP Pin Input Current                                             IRAMPBUF = 2mA
VRAMPBUF(OL)     RAMPBUF Low Voltage                                                IRAMPBUF = 2mA                                160 200 240                                                               A
VRAMPBUF(OH)     RAMPBUF High Voltage (VCC VRAMPBUF)                              VRAMPBUF = VCC/2, IRAMPBUF = 0A                                                                                         mV
VOS              Ramp Buffer Offset (VRAMPBUF VRAMP)                              ITRACKx = 10A                                                                                     0      1           mV
IERROR(%)        IFBx to ITRACKx Current Mismatch                                   ITRACKx = 1mA                                                                                                          mV
                 IERROR(%) = (IFBx ITRACKx)/ITRACKx                               ITRACKx = 10A                                                                                     90 150               %
VTRACKx          TRACK Pin Voltage                                                  ITRACKx = 1mA                                                                                                           %
                                                                                    VFB = 1.5V, VCC = 5.5V                                                                              100 200
IFB(LEAK)        IFB Leakage Current                                                1A < IFB < 1mA                                                                                                           V
VFB(CLAMP)       VFB Clamp Voltage                                                  ISDO = 3mA                                                                                  30     0      30             V
VSDO(OL)         SDO Output Low Voltage                                             ISTATUS = 3mA                                                                                                            nA
VSTATUS(OL)      STATUS Output Low Voltage                                          VDS = VCC, VCC = 2.9V                                                                               0      5             V
tPSC             Short-Circuit Propagation Delay VDS High                                                                                                                                                     V
                 to GATE Low                                                                                                                                                            0      5             V
                                                                                                                                                                                                             s
                                                                                                                                   0.776 0.8 0.824
                                                                                                                                   0.776 0.8 0.824

                                                                                                                                                                                        1 100

                                                                                                                                   1.5 1.7                                                     2

                                                                                                                                                                                        0.2 0.4

                                                                                                                                                                                        0.2 0.4

                                                                                                                                                                                        10     20

Note 1: Absolute Maximum Ratings are those values beyond which the life                Note 3: All currents into the device pins are positive; all currents out of
of a device may be impaired.                                                           device pins are negative. All voltages are referenced to ground unless
                                                                                       otherwise specified.
Note 2: The GATE pin is internally limited to a minimum of 11.5V. Driving
this pin to voltages beyond the clamp may damage the part.

                             UW
TYPICAL PERFOR A CE CHARACTERISTICS

Specifications are at TA = 25C unless otherwise noted.

   VGATE vs VCC                           VGATE vs IGATE                                                                                                                    IGATE vs VCC Fast Pull-Down

12                                     15                                                                                                                                30
                                                                                                                                                                               VGATE = 5V

                                                                                                                                                                         25

11                                                                                     VCC = 5.5V

                                       10                                                                                                                                20

VGATE (V)
                                                                              VGATE (V)
                                                                                                                                                             IGATE (mA)
                                                                                                        VCC = 2.9V                                                       15
10

                                                                              5                                                                                          10
9

                                                                                                                                                                         5

8                                      0                                                                                                                                 0

    2         3  4        5  6                                                   0  5                               10  15                                                   0       1  2   3        4   56

                 VCC (V)                                                               IGATE (A)                                                                                           VCC (V)           2923 G03

                             2923 G01                                                                                   2923 G02

                                                                                                                                                                                                         2923fa

                                                                                                                                                                                                         3
LTC2923

                                                    UW
TYPICAL PERFOR A CE CHARACTERISTICS

Specifications are at TA = 25C unless otherwise noted.

                IGATE Fast Pull-Down                                                         ICC vs VCC                                                                                                                      ICC vs VCC
                vs Temperature
                                                                                          1.5                                                                                                                             8.0
              40                                                                                ITRACKx = IFBx = 0mA                                                                                                            ITRACKx = IFBx = 1mA
                                                                                                IRAMPBUF = 0mA                                                                                                                  IRAMPBUF = 2mA
              35
                                       VCC = 5.5V                                         1.4                                                                                                                             7.9

IGATE (mA)    30                                                                          1.3                                                                                                                             7.8

              25

              20                                                       ICC (mA)                                                                                                                        ICC (mA)

              15           VCC = 2.9V                                                     1.2                                                                                                                             7.7

              10                                                                          1.1                                                                                                                             7.6

              5

              0                         25 50 75 100                                      1.0                                                                                                                             7.5
              50 25 0                                                                       2.5 3 3.5 4 4.5 5 5.5                                                                                                          2.5 3 3.5 4 4.5 5 5.5
                                                                                                                        VCC (V)                                                                                                                        VCC (V)
                           TEMPERATURE (C)
                                                                                                                                                                                             2923 G05                                                                                                                      2923 G06
                                                       2923 G04
                                                                                              VRAMPBUF(OL) vs Temperature
                  VTRACKx vs Temperature                                                                                                                                                                                      VRAMPBUF(OH) vs Temperature
                                                                                          120
             0.810                                                                                                                                                                                                        130

                          VCC = 5.5V                                                      110                                                                                                                             120
                        ITRACKx = 10A
             0.805

VTRACKx (V)  0.800                                   VCC = 5.5V        VRAMPBUF(OL) (mV)  100                                                                                                          VRAMPBUF(OH) (mV)  110
                                                   ITRACKx = 1mA                                                    VCC = 2.9V                                                                                                                   VCC = 2.9V

                                                                                           90                                                                                                                             100

             0.795                                                                                                                 VCC = 5.5V                                                                             90
                                                                                           80                                                                                                                                                                VCC = 5.5V

                                                     VCC = 2.9V                                                                                                                                                           80
                                                   ITRACKx = 1mA
             0.790           VCC = 2.9V                                                   70
             0.785         ITRACKx = 10A                                                                                                                                                                                 70

                   50  25 0 25 50                    75 100                             60                          25 50  75 100                                                                                       60                0 25 50                      75 100
                                TEMPERATURE (C)                                            50 25 0                                                                                                                       50 25        TEMPERATURE (C)
                                                             2923 G07                                                              2923 G08                                                                                                                                     2923 G09
                                                                                                       TEMPERATURE (C)

                 VSDO(OL) vs VCC                                                            ITRACKx vs VCC                                                                                                                     Tracking Cell Error vs ITRACKx

              1.0                                                                         16                                                                                                                              5
                                                                                                VTRACKx = 0V
                                                                                                                                                                                                                                  ERROR =  VTRACKx      IFBx   1
                                                                                          15                                                                                                                                                 0.8V      ITRACKx

              0.8                                                                         14                                                                                                                              4
                                                                                          13
VSDO(OL) (V)  0.6                                                      ITRACKx (mA)                                                                                                                    ERROR (%)          3

              0.2                       ISDO = 5mA                                        12                                                                                                                              2
              0.2                                                                         11                                                                                                                                          EXACTLY 2%

                0                                                                         10                                                                                                                              1
                   0
                                                                                          9

                           ISDO = 10A

                        1  2            3           4  5                                  8    3  3.5  4                     5                 5.5                                                                        0

                                                                                                                      4.5                                                                                                      0     1     2                 3           4  5

                              VCC (V)                                                                         VCC (V)                                                                                                                      ITRACKx (mA)

                                                       2923 G11                                                                                2923 G10                                                                                                                     2923 G12

                                                                                                                                                                                                                                                                            2923fa

4
                                                             LTC2923

U UU
PI FU CTIO S MS/DE Packages
                                                             GATE (Pin 9/Pin 11): Gate Drive for External N-Channel
VCC (Pin 1): Positive Supply Input Pin. The operating        FET. When the ON pin is high, an internal 10A current
supply input range is 2.9V to 5.5V. An undervoltage          source charges the gate of the external N-channel MOS-
lockout circuit resets the part when the supply is below     FET. A capacitor connected from GATE to GND sets the
2.5V. VCC should be bypassed to GND with a 0.1F             ramp rate. An internal charge pump guarantees that GATE
capacitor.                                                   will pull up to 5V above VCC ensuring that logic level
                                                             N-channel FETs are fully enhanced. When the ON pin is
ON (Pin 2): On Control Input. The ON pin has a threshold     pulled low, the GATE pin is pulled to GND with a 10A
of 1.23V with 75mV of hysteresis. An active high will cause  current source. Under a short-circuit condition, the elec-
10A to flow from the GATE pin, ramping up the supplies.     tronic circuit breaker in the LTC2923 pulls the GATE low
An active low pulls 10A from the GATE pin, ramping the      immediately with 20mA. Tie GATE to GND if unused. It is
supplies down. Pulling the ON pin below 0.4V resets the      a good practice to add a 10 resistor between this
electronic circuit breaker in the LTC2923. If a resistive    capacitor and the FET's gate to prevent high frequency FET
divider connected to VCC drives the ON pin, the supplies     oscillations.
will automatically start up when VCC is fully powered.
                                                             RAMP (Pin 10/Pin 12): Ramp Buffer Input. When the
TRACK1, TRACK2 (Pins 3, 4): Tracking Control Input. A        RAMP pin is connected to the source of the external
resistive voltage divider between RAMPBUF and TRACKx         N-channel FET, the slave supplies track the FET's source
determines the tracking profile of a slave supply (see       as it ramps up and down. If the GATE is fully enhanced
Applications Information). TRACKx pulls up to 0.8V and       (GATE > RAMP + 4.9V) and (VCC RAMP > 200mV)
the current supplied at TRACKx is mirrored at FBx. TRACKx    indicates a shorted output, then the electronic circuit
is capable of supplying at least 1mA when VCC = 2.9V.        breaker trips and GATE quickly pulls low with 20mA. The
Because a TRACKx pin is capable of supplying up to 30mA      GATE will not ramp up again until ON is pulled below 0.4V
under short-circuit conditions, avoid connecting TRACKx      and then above 1.23V. Alternatively, when no external FET
to GND for extended periods. Limit the capacitance at each   is used, the RAMP pin can be tied directly to the GATE pin.
TRACKx pin to less than 25pF. Float the TRACKx pins if       In this configuration, the supplies track the capacitor on
unused.                                                      the GATE pin as it is charged and discharged by the 10A
                                                             current source controlled by the ON pin. RAMP must not
RAMPBUF (Pin 5): Ramp Buffer Output. Provides a low          be driven above VCC (except by the GATE pin).
impedance buffered version of the signal on the RAMP pin.
This buffered output drives the resistive dividers that      SDO (Pin 9, DE Package Only): Slave Supply Shutdown
connect to the TRACKx pins. Limit the capacitance at the     Output. SDO is an open-drain output that holds the shut-
RAMPBUF pin to less than 100pF.                              down (RUN/SS) pins of the slave supplies low until the ON
                                                             pin is pulled above 1.23V. If the slave supply is capable of
GND (Pins 6, 13): Circuit Ground.                            operating with an input supply that is lower than the
                                                             LTC2923's minimum operating voltage of 2.9V, the SDO
FB1, FB2 (Pins 8, 7): Feedback Control Output. FBx pulls     pin can be used to hold off the slave supplies. SDO will be
up on the feedback node of slave supplies. Tracking is       pulled low again when RAMP < 100mV and ON < 1.23V.
achieved by mirroring the current from TRACKx into FBx.
If the appropriate resistive divider connects RAMPBUF        STATUS (Pin 10, DE Package Only): Power Good Status
and TRACKx, the FBx current will force OUTx to track         Indicator. The STATUS pin is an open-drain output that
RAMP. To prevent damage to the slave supply, the FBx pin     pulls low until GATE has been fully charged at which time
will not force the slave's feedback node above 1.7V. In      all supplies will have reached their final operating voltage.
addition, it will not actively sink current from this node
even when the LTC2923 is unpowered. Float the FB pins if
unused.

                                                             2923fa

                                                             5
LTC2923
                                   W

FU CTIO AL BLOCK DIAGRA

                                                                                                                  1
                                                                                                                VCC
                                                                                                                           CHARGE
                                                                           +                                                 PUMP
                                                                           
                                                                           +                                                        10A

                                                                                                          +ON+
                                                                                                          2
                                                                                                          +
                                                                                                          1.2V                             GATE
                                                                                                          +                                          11 (9)
                                                                                                          SHORT-CIRCUITONSIG
                         FAULT LATCH                                                                                        10A
UU             0.4V  +       RQ

                             SQ

       STATUS                                                                                                               GATE > RAMP + 4.9V
   10

                                                                                                                                   4.9V              RAMP
                                                                                                                                               GATE           12 (10)

                                                                                                                                 RAMP > VCC
                                                                                                                                               VCC

                                                                                                                            VCC RAMP > 200mV

                                                                                                                                0.2V
                                                                                                                                           VCC

                                                                                                                            RAMP < 100mV

       SDO                                                                                                                              0.1V
   9
                                                                                                                            VCC < 2.6V
                                                                                                                     ONSIG              VCC
                                                                                                                                        2.6V

   5  RAMPBUF  1

                                          VCC

       TRACK1                                     0.8V                                                                                               FB1
   3                                      VCC                                                                                                               8

       TRACK2                                    0.8V                                                                                                FB2
   4                                          GND                                                                                                           7
                                          6
   PIN NUMBERS IN PARENTHESES CORRESPOND                                                                                                                            2923 FBD
   TO THE 10-LEAD MSOP PACKAGE

                                                                                                                                                                              2923fa

6
                                                                                                 LTC2923

        U W UU
APPLICATIO S I FOR ATIO
                                                              Certain applications require one supply to come up after
Power Supply Tracking and Sequencing                          another. For example, a system clock may need to start
                                                              before a block of logic. In this case, the supplies are
The LTC2923 handles a variety of power-up profiles to         sequenced as in Figure 4 where the 2.5V supply ramps up
satisfy the requirements of digital logic circuits including  after the 1.8V supply is completely powered.
FPGAs, PLDs, DSPs and microprocessors. These require-
ments fall into one of the four general categories illus-     Operation
trated in Figures 1 to 4.
                                                              The LTC2923 provides a simple solution to all of the power
Some applications require that the potential difference       supply tracking and sequencing profiles shown in Figures
between two power supplies must never exceed a speci-         1 to 4. A single LTC2923 controls up to three supplies with
fied voltage. This requirement applies during power-up        two "slave" supplies that track a "master" signal. With just
and power-down as well as during steady-state operation,      two resistors, a slave supply is configured to ramp up as
often to prevent destructive latch-up in a dual supply ASIC.  a function of the master signal. This master signal can be
Typically, this is achieved by ramping the supplies up and    a third supply that is ramped up through an external FET,
down together (Figure 1). In other applications it is desir-  whose ramp rate is set with a single capacitor, or it can be
able to have the supplies ramp up and down with fixed         a signal generated by tying the GATE and RAMP pins to an
voltage offsets between them (Figure 2) or to have them       external capacitor.
ramp up and down ratiometrically (Figure 3).

1V/DIV                                            MASTER      1V/DIV                                         MASTER

                                                  SLAVE1                                                     SLAVE1
                                                  SLAVE2                                                     SLAVE2

        1ms/DIV                         2923 F01                      1ms/DIV                      2923 F02

        Figure 1. Coincident Tracking                                 Figure 2. Offset Tracking

1V/DIV                                            MASTER      1V/DIV                                         SLAVE1
                                                  SLAVE1                                                     SLAVE2
                                                  SLAVE2

        1ms/DIV                         2923 F03                      1ms/DIV                      2923 F04

        Figure 3. Ratiometric Tracking                                Figure 4. Supply Sequencing

                                                                                                                     2923fa

                                                                                                                     7
LTC2923

APPLICATIO S I FOR ATIO                                                                                          In a properly designed system, when the master signal has
                                                                                                               +  reached its maximum voltage the current from the TRACKx
Tracking Cell                                                                                                     pin is zero. In this case, there is no current from the FBx pin
                                                            U W UU                                                and the LTC2923 has no effect on the output voltage
The LTC2923's operation is based on the tracking cell                                                             accuracy, transient response or stability of the slave
shown in Figure 5, which uses a proprietary wide-range                                                            supply.
current mirror. The tracking cell shown in Figure 5 servos
the TRACK pin at 0.8V. The current supplied by the TRACK                                                          When the ON pin falls below VON(TH) VON(HYST), typi-
pin is mirrored at the FB pin to establish a voltage at the                                                       cally 1.225V, the GATE pin pulls down with 10A and the
output of the slave supply. The slave output voltage varies                                                       master signal and the slave supplies will fall at the same
with the master signal, enabling the slave supply to be                                                           rate as they rose previously.
controlled as a function of the master signal with terms set
by RTA and RTB. By selecting appropriate values of RTA and                                                        The ON pin can be controlled by a digital I/O pin or it can
RTB, it is possible to generate any of the profiles in                                                            be used to monitor an input supply. By connecting a
Figures 1 to 4.                                                                                                   resistive divider from an input supply to the ON pin, the
                                                                                                                  supplies will ramp up only after the monitored supply has
Controlling the Ramp-Up and Ramp-Down Behavior                                                                    reached a preset voltage.

The operation of the LTC2923 is most easily understood                                                            Optional External FET
by referring to the simplified functional diagram in Fig-
ure 6. When the ON pin is low, the GATE pin is pulled to                                                          The Coincident Tracking Example (Figures 8 and 9) illus-
ground causing the master signal to remain low. Since the                                                         trates how an optional external N-channel FET can ramp
currents through RTB1 and RTB2 are at their maximum                                                               up a single supply that becomes the master signal. When
when the master signal is low, the currents from FB1 and                                                          used, the FET's gate is charged by the GATE pin and its
FB2 are also at their maximum. These currents drive the                                                           source is tied to the RAMP pin. Under normal operation,
slaves' outputs to their minimum voltages.                                                                        the GATE pin sources or sinks 10A to ramp the FET's gate
                                                                                                                  up or down at a rate set by the external capacitor con-
When the ON pin rises above 1.23V, the master signal                                                              nected to the GATE pin. It is a good practice to add 10
rises and the slave supplies track the master signal. The                                                         between the FET's gate and the external capacitor to
ramp rate is set by an external capacitor driven by a 10A                                                        prevent high frequency oscillations.
current source from an internal charge pump. If no exter-
nal FET is used, the ramp rate is set by tying the RAMP and
GATE pins together at one terminal of the external capaci-
tor (see the Ratiometric Tracking Example).

                                                                                    VCC

                                                            MASTER                                                + 0.8V             DC/DC  SLAVE
                                                                                                                                     FB OUT
                                                                   RTB                                                         FB
                                                                             TRACK                                                 RFA RFB

                                                                   RTA                                                             2923 F05

                                                                                    Figure 5. Simplified Tracking Cell

                                                                                                                                                    2923fa

8
                                                                                                                                                  LTC2923

                                                          APPLICATIO S I FOR ATIO
                                                          +
                                                                                                                 VCC
                                                          +
      RONB  ON       +                                          10A
U W UURONA                                                      10A
                                                                                                                             GATE             Q1
                                                                                                                                   CGATE
            1.2V

            RAMPBUF            VCC + +                                                                                     RAMP                 MASTER

                                          200mV

                                             

                        1
                                               VCC

                                                                                                                       0.8V

      RTB1  TRACK1                                                                                                           FB1   DC/DC          SLAVE1
      RTA1
                                                                VCC
                                                                                0.8V                                               RFA1 RFB1

RTB2

            TRACK2                                                                                                           FB2   DC/DC          SLAVE2

RTA2

                                                                                                                                   RFA2 RFB2

                                                                                                                                   2923 F06

                     Figure 6. Simplified Functional Diagram

The LTC2923 features an electronic circuit breaker func-                                                               Ramp Buffer
tion that protects the optional series FET against short
circuits. When the FET is fully enhanced (GATE > RAMP +                                                                The RAMPBUF pin provides a buffered version of the
4.9V), the electronic circuit breaker is enabled. Then, if the                                                         RAMP pin voltage that drives the resistive dividers on the
voltage across the FET (VDS) exceeds 200mV as measured                                                                 TRACKx pins. When there is no external FET, it provides up
from VCC to the RAMP pin for more than about 10s the                                                                  to 2mA to drive the resistors even though the GATE pin
gate of the FET is pulled down with 20mA, turning it off.                                                              only supplies 10A. The RAMPBUF pin also proves useful
Because the slaved supplies track the RAMP pin, they are                                                               in systems with an external FET. Since the track cell in the
pulled low by the tracking circuit when a short-circuit fault                                                          simplified functional diagram above drives 0.8V on the
occurs. Following a short-circuit fault, the FET is latched                                                            TRACKx pins, if RTBx is connected directly to the FET's
off until the fault is cleared by pulling the ON pin below                                                             source, the TRACKx pin could potentially pull up the FET's
0.4V.                                                                                                                  source towards 0.8V when the FET is off. RAMPBUF
                                                                                                                       blocks this path.

                                                                                                                                                                                                                                             2923fa

                                                                                                                                              9
LTC2923

                        U W UU
APPLICATIO S I FOR ATIO
                                                                                must have their RUN/SS or SHDN pins controlled indepen-
Shutdown Output                                                                 dently, tie a Schottky diode between each pin and the SDO
                                                                                output (see Figure 8).
In some applications it might be necessary to control the
shutdown or RUN/SS pins of the slave supplies using the                         Status Output
12-lead LTC2923CDE or LTC2923IDE. The LTC2923 may
not be able to supply the rated 1mA of current from the FB1                     The STATUS pin provides an indication that the supplies
and FB2 pins when VCC is below 2.9V. If the slave power                         are finished ramping up. This pin is an open-drain output
supplies are capable of operating at low input voltages,                        that pulls low until the GATE has been fully charged. Since
use the open-drain SDO output to drive the SHDN or                              the GATE pin drives the gate of the external FET, or the
RUN/SS pins of the slave supplies (see Figure 7). This will                     RAMP pin directly when no FET is used, the supplies are
hold the slave supplies' outputs low until the ON pin is                        completely ramped up when the GATE pin is fully charged.
above 1.23V, VCC is above the 2.6V undervoltage lockout                         It will go low again when the GATE pin is pulled low, either
condition and there are no short-circuit faults latched. It                     because of a short-circuit fault or because the ON pin has
pulls low again when the ON pin is pulled below 1.23V and                       been pulled low.
the RAMP pin is below about 100mV. When two supplies

VIN                        Q1                                                   VIN                        Q1
3.3V                                               3.3V                         3.3V                                               3.3V

             0.1F                                                                           0.1F

                        10  CGATE        VIN                                                            10  CGATE       VIN
                            10nF                                                                            10nF

                                              RSTATUS                                                                        RSTATUS
                                              10k                                                                            10k

       RONB  VCC        GATE RAMP                                  VIN                 RONB  VCC GATE RAMP                                         VIN
       138k                                                                            138k
                                                                                                                                         RUN/SS IN
                    ON           STATUS                                                             ON          STATUS                           DC/DC
       RONA                                                                            RONA
       100k                                              RUN/SS IN                     100k                                              FB = 1.235V OUT 1.8V

                                                                   DC/DC

                                   FB1                   FB = 1.235V OUT  1.8V                                     FB1

                        LTC2923                                                                        LTC2923
                                                                                             RAMPBUF
RTB1         RAMPBUF                                     RFA1 RFB1              RTB1                                                     RFA1 RFB1
16.5k                                                    35.7k 16.5k            16.5k                                                    35.7k 16.5k

                                                                    VIN                                                                             VIN

       RTB2  TRACK1                SDO                   RUN/SS IN                     RTB2  TRACK1                SDO                    RUN/SS IN
       887k                                                                            887k                                                       DC/DC
RTA1                                                               DC/DC        RTA1
13k                                                                             13k                                                      FB = 0.8V OUT 2.5V
             TRACK2                FB2                   FB = 0.8V OUT    2.5V               TRACK2                FB2

       RTA2             GND                                                            RTA2             GND

       412k                                                                            412k

                                                         RFA2      RFB2                                                                  RFA2      RFB2
                                                         412k      887k                                                                  412k      887k

                                                         2923 F07                                                                        2923 F08

                                 Figure 7                                                                       Figure 8

                                                                                                                                                                                                                                                              2923fa

10
                                                                                                              LTC2923

                U W UU
APPLICATIO S I FOR ATIO

3-Step Design Procedure                                         Note that large ratios of slave ramp rate to master ramp
                                                                rate, SS/SM, may result in negative values for RTA. If
The following 3-step procedure allows one to complete a         sufficiently large delay is used in step 3, RTA will be
design for any of the tracking or sequencing profiles           positive, otherwise SS/SM must be reduced.
shown in Figures 1 to 4. A basic three supply application
circuit is shown in Figure 9.                                3. Choose RTA to obtain the desired delay.

1. Set the ramp rate of the master signal.                      If no delay is required, such as in coincident and
                                                                ratiometric tracking, then simply set RTA = RTA. If a
Solve for the value of CGATE, the capacitor on the GATE         delay is desired, as in offset tracking and supply se-
pin, based on the desired ramp rate (V/s) of the master         quencing, calculate RTA to determine the value of RTA
                                                                where tD is the desired delay in seconds.
supply, SM.

CGATE   =  IGATE   where IGATE  10A        (1)                   RTA   =     VTRACK RTB                                (4)
            SM                                                                   tD SM

If the external FET has a gate capacitance comparable to          RTA = RTA||RTA                                          (5)

CGATE, then the external capacitor's value should be              the parallel combination of RTA and RTA
reduced to compensate for the FET's gate capacitance.

If no external FET is used, tie the GATE and RAMP pins       As noted in step 2, small delays and large ratios of slave
together.                                                    ramp rate to master ramp rate (usually only seen in
                                                             sequencing) may result in solutions with negative values
2. Solve for the pair of resistors that provide the desired  for RTA. In such cases, either the delay must be increased
  ramp rate of the slave supply, assuming no delay.          or the ratio of slave ramp rate to master ramp rate must be
                                                             reduced.
Choose a ramp rate for the slave supply, SS. If the slave
supply ramps up coincident with the master supply or                                   Q1

with a fixed voltage offset, then the ramp rate equals the   VIN                                    MASTER
master supply's ramp rate. Be sure to use a fast enough
                                                                        0.1F
ramp rate for the slave supply so that it will finish
                                                                                  10 CGATE
ramping before the master supply has reached its final
supply value. If not, the slave supply will be held below                                                     VIN

the intended regulation value by the master supply. Use           RONB                                        IN
                                                                  RONA
the following formulas to determine the resistor values                       VCC GATE RAMP                   DC/DC
for the desired ramp rate, where RFB and RFA are the
feedback resistors in the slave supply and VFB is the                         ON               FB1  FB               OUT  SLAVE1
feedback reference voltage of the slave supply:                                                                           SLAVE2
                                                                                      LTC2923

                                                                              RAMPBUF               RFA1      RFB1
                                                                                                              VIN
                                                                  RTB1

                                                                              TRACK1                          IN

                SM                                                RTA1 RTB2                                   DC/DC
                SS
RTB  =  RFB                                (2)                               TRACK2           FB2  FB               OUT

                                                                        RTA2          GND

                   VTRACK                                                                                    RFB2
                   VFB VTRACK                                                                     RFA2
                   RFA RTB
RTA  =  VFB                                 (3)                                                     2923 F09
        RFB
                +                                                       Figure 9. Three Supply Application

where VTRACK  0.8V.

                                                                                                                                 2923fa

                                                                                                                          11
LTC2923
APPLICATIO S I FOR ATIO

Coincident Tracking Example
           U W UU

           1V/DIV                                              MASTER                                                   1V/DIV
                                                               SLAVE2
                                                               SLAVE1

                                     1ms/DIV  2923 F10a                             1ms/DIV                  2923 F10b

                                     Figure 10. Coincident Tracking (from Figure 11)

A typical three supply application is shown in Figure 11. The                           Q1                   3.3V
master signal is a 3.3V module. The slave 1 supply is a 1.8V
switching power supply and the slave 2 supply is a 2.5V        3.3V                                          MASTER
switching power supply. Both slave supplies track coinci-
dently with the 3.3V supply that is controlled with an ex-                   0.1F           CGATE
ternal FET. The ramp rate of the supplies is 1000V/s. The                                    10nF
3-step design procedure detailed previously can be used                             10
to determine component values. Only the slave 1 supply is
considered here as the procedure is the same for the slave 2                                                            3.3V
supply.
                                                                       RONB  VCC GATE RAMP                               IN     1.8V
                                                                       138k                                           DC/DC     SLAVE1
                                                                             ON                     FB1        FB = 1.235V OUT
                                                                       RONA                                                     2.5V
                                                                       100k           LTC2923                RFA1 RFB1 16.5k    SLAVE2
                                                                                                             35.7k 3.3V
                                                               RTB1          RAMPBUF
                                                               16.5k                                                     IN
1. Set the ramp rate of the master signal.                             RTB2  TRACK1                                   DC/DC
                                                               RTA1    887k                                    FB = 0.8V OUT
                                                                 13k                                    FB2
                                                                       RTA2  TRACK2                          RFA2 RFB2
From Equation 1:                                                       412k                                  412k 887k
                                                                                         GND
                                                                                                              2923 F11
CGATE   =   10A         =  10nF
           1000V/s
                                                                             Figure 11. Coincident Tracking Example

2. Solve for the pair of resistors that provide the desired    In this example, all supplies remain low while the ON pin
  slave supply behavior, assuming no delay.                    is held below 1.23V. When the ON pin rises above 1.23V,
                                                               10A pulls up CGATE and the gate of the FET at 1000V/s. As
From Equation 2:                                               the gate of the FET rises, the source follows and pulls up
                                                               the output to 3.3V at 1000V/s. This output serves as the
RTB  =  16.5k        1000V/s     =  16.5k                     master signal and is buffered from the RAMP pin to the
                      1000V/s                                  RAMPBUF pin. As this output and the RAMPBUF pin rise,
                                                               the current from the TRACK pins is reduced. Conse-
From Equation 3:                                               quently, the voltage at the slave supply's outputs in-
                                                               creases, and the slave supplies track the master supply.
RTA  =  1.235V            0.8V       0.8V      13k             When the ON pin is again pulled below 1.23V, 10A will
                         1.235V                                pull down CGATE and the gate of the FET at 1000V/s. If the
                      +                                       loads on the outputs are sufficient, all outputs will track
        16.5k 35.7k 16.5k                                      down coincidently at 1000V/s.

3. Choose RTA to obtain the desired delay.                                                                                                                                           2923fa
   Since no delay is desired, RTA = RTA

12
                                                                                                                            LTC2923

        U W UU
APPLICATIO S I FOR ATIO

Ratiometric Tracking Example

        1V/DIV                                                 SLAVE2                                                       1V/DIV
                                                               SLAVE1

                              1ms/DIV  2923 F12a                                          1ms/DIV              2923 F12b

                              Figure 12. Ratiometric Tracking (from Figure 13)

This example converts the coincident tracking example to               From Equation 3:
the ratiometric tracking profile shown in Figure 12, using
two supplies without an external FET. The ramp rate of the                   RTA   =  1.235V        0.8V           0.8V             =  10k
master signal remains unchanged (Step 1) and there is no                              16.5k        1.235V         27.5k
delay in ratiometric tracking (Step 3), so only the result of                                   +  35.7k      
step 2 in the 3-step design procedure needs to be consid-
ered. In this example, the ramp rate of the 1.8V slave 1       Step 3 is unnecessary because there is no delay, so
supply ramps up at 600V/s and the 2.5V slave 2 supply          RTA = RTA.
ramps up at 850V/s. Always verify that the chosen ramp
rate will allow the supplies to ramp-up completely before      3.3V                                CGATE                  3.3V
RAMPBUF reaches VCC. If the 1.8V supply were to ramp-                              0.1F           10nF
up at 500V/s it would only reach 1.65V because the                                                                         IN
RAMPBUF signal would reach its final value of VCC = 3.3V                     RONB     VCC GATE         RAMP             DC/DC          1.8V
before the slave supply reached 1.8V.                                        138k     ON                  FB1     FB = 1.235V OUT      SLAVE1

2. Solve for the pair of resistors that provide the desired                  RONA             LTC2923                                  2.5V
  slave supply behavior, assuming no delay.                                  100k                                                      SLAVE2

   From Equation 2:                                            RTB1                   RAMPBUF                     RFA1 RFB1
                                                               27.4k                                              35.7k 16.5k

                                                                             RTB2     TRACK1                               3.3V
                                                                               1M
                                                                       RTA1                                                 IN
                                                                        10k           TRACK2              FB2            DC/DC
                                                                                                                   FB = 0.8V OUT

                                                                             RTA2             GND

                   1000V/s                                                   383k
                   600V/s
RTB  =  16.5k                27.4k                                                                            RFA2         RFB2
                                                                                                               412k         887k

                                                                                                                  2923 F13

                                                                                   Figure 13. Ratiometric Tracking Example

                                                                                                                                              2923fa

                                                                                                                                       13
LTC2923

APPLICATIO S I FOR ATIO

Offset Tracking Example
               U W UU

            1V/DIV                                              MASTER                                                             1V/DIV

                                                                SLAVE2
                                                                SLAVE1

                               1ms/DIV  2923 F14a                                 1ms/DIV                               2923 F14b

                                   Figure 14. Offset Tracking (from Figure 15)

Converting the circuit in the coincident tracking example                                               Q1              3.3V
to the offset tracking shown in Figure 14 is relatively         3.3V                                                    MASTER
simple. Here the 1.8V slave 1 supply ramps up 1V below
the master. The ramp rate remains the same (1000V/s), so                            0.1F
there are no changes necessary to steps 1 and 2 of the
3-step design procedure. Only step 3 must be considered.                          10                        CGATE
Be sure to verify that the chosen voltage offsets will allow                                                10nF
the slave supplies to ramp up completely. In this example,
if the voltage offset were 2V, the slave supply would only                                                                         3.3V
ramp up to 3.3V 2V = 1.3V.
                                                                        RONB  VCC GATE RAMP                                      IN        1.8V
3. Choose RTA to obtain the desired delay.                              138k                                                               SLAVE1
                                                                              ON                                   FB1        DC/DC
   First, convert the desired voltage offset, VOS, to a delay,          RONA                                            FB = 1.235V OUT    2.5V
   tD, using the ramp rate:                                             100k                                                               SLAVE2
                                                                                      LTC2923

                                                                RTB1          RAMPBUF                                   RFA1 RFB1
                                                                16.5k                                                   35.7k 16.5k
                                                                        RTB2  TRACK1
                                                                RTA1    887k                                                      3.3V
                                                                6.65k         TRACK2                               FB2
                                                                        RTA2                                                        IN
                                                                        316k                                                     DC/DC
                                                                                                                          FB = 0.8V OUT

                                                                                      GND

                                                                                                                        RFA2       RFB2
                                                                                                                        412k       887k

tD  =  VOS  =     1V    = 1ms           (6)                                                                             2923 F15
       SS      1000V/s

                                                                              Figure 15. Offset Tracking Example

From Equation 4:

RTA    =  0.8V 16.5k   =  13.2k
          1ms 1000V/s

From Equation 5:
   RTA = 13.1k||13.2k  6.65k

                                                                                                                                                                                                                                                              2923fa

14
           U W UU                                                                                                              LTC2923
APPLICATIO S I FOR ATIO
                                                                                                                               1V/DIV
Supply Sequencing Example

           1V/DIV                                            MASTER

                                                             SLAVE2
                                                             SLAVE1

                                   10ms/DIV  2923 F16a                             10ms/DIV                         2923 F16b

                                   Figure 16. Supply Sequencing (from Figure 17)

In Figure 16, the slave 1 supply and the slave 2 supply are          From Equation 3:
sequenced instead of tracking. The 3.3V supply ramps up
at 100V/s with an external FET and serves as the master              RTA    =  1.235V           0.8V                    0.8V         =  2.13k
signal. The 1.8V slave 1 supply ramps up at 1000V/s                            16.5k           1.235V                  1.65k
beginning 10ms after the master signal starts to ramp up.                                   +  35.7k               
The 2.5V slave 2 supply ramps up at 1000V/s beginning
25ms after the master signal begins to ramp up. Note that    3. Choose RTA to obtain the desired delay.
not every combination of ramp rates and delays is pos-          From Equation 4:
sible. Small delays and large ratios of slave ramp rate to
master ramp rate may result in solutions that require                RTA    =  0.8V 1.65k                      =  1.32k
negative resistors. In such cases, either the delay must be                    10ms 100V/s
increased or the ratio of slave ramp rate to master ramp
rate must be reduced. In this example, solving for the               From Equation 5:
slave 1 supply yields:
                                                                     RTA = 2.13k||1.32k = 3.48k
1. Set the ramp rate of the master signal.
                                                                                       Q1                           3.3V
   From Equation 1:
                                                             3.3V                                                   MASTER

                                                                            0.1F           CGATE
                                                                                            100nF
                                                                                   10

CGATE   =  10A       =  100nF                                                                                                 3.3V
           100V/s
                                                                     RONB                                                       IN
                                                                     138k      VCC GATE RAMP                                            1.8V
                                                                                                                             DC/DC      SLAVE1
2. Solve for the pair of resistors that provide the desired          RONA      ON                  FB1                 FB = 1.235V OUT
  slave supply behavior, assuming no delay.                          100k
                                                                                   LTC2923
   From Equation 2:
                                                             RTB1                  RAMPBUF                          RFA1 RFB1 16.5k
                                                             1.65k                                                  35.7k 3.3V

RTB  =  16.5k        100V/s    =  1.65k                     RTA1    RTB2          TRACK1                                       IN         2.5V
                      1000V/s                                3.48k   88.7k                                                                 SLAVE2
                                                                                                            FB2              DC/DC
                                                                     RTA2          TRACK2                              FB = 0.8V OUT    2923 F17
                                                                     36.5k
                                                                                              GND                   RFA2       RFB2
                                                                                                                    412k       887k

                                                                            Figure 17. Supply Sequencing Example

                                                                                                                                               2923fa

                                                                                                                                        15
LTC2923

              U W UU
APPLICATIO S I FOR ATIO

Final Sanity Checks                                             below the input voltage. Therefore, the LTC2923's track-
                                                                ing cell will not effectively drive the supply's output below
The collection of equations below is useful for identifying     the input.
unrealizable solutions.
                                                                Special caution should be taken when considering the use
As stated in step 2, the slave supply must finish ramping       of linear regulators. Three-terminal linear regulators have
before the master signal has reached its final voltage. This    a reference voltage that is referred to the output supply
can be verified by the following equation:                      rather than to ground. In this case, driving current into the
                                                                regulator's feedback node will cause its output to rise
VTRACK    1+  RTB    <  VCC,  where  VTRACK  =  0.8V            rather than fall. Even linear regulators that have their
              RTA                                               reference voltage referred to ground, including low drop-
                                                                out regulators (LDOs), may be problematic. Linear regu-
It is possible to choose resistor values that require the       lators commonly contain circuitry that prevents driving
LTC2923 to supply more current than the Electrical Char-        their outputs below their reference voltage. This may not
acteristics table guarantees. To avoid this condition, check    be obvious from the data sheets, so lab testing is recom-
that ITRACKx does not exceed 1mA and IRAMPBUF does not          mended whenever the LTC2923's tracking cell is used to
exceed 2mA.                                                    control linear regulators.

To confirm that ITRACKx < 1mA, the TRACKx pin's maxi-           Load Requirements
mum guaranteed current, verify that:
                                                                When the supplies are ramped down quickly, either the
VTRACK   <   1mA                                               load or the supply itself must be capable of sinking enough
RTA RTB                                                         current to support the ramp rate. For example, if there is
                                                                a large output capacitance on the supply and a weak
Finally, check that the RAMPBUF pin will not be forced to       resistive load, supplies that do not sink current will have
sink more then 2mA when it is at 0V or be forced to source      their falling ramp rate limited by the RC time constant of
more than 2mA when it is at VCC.                                the load and the output capacitance. Figure 18 shows the
                                                                case when the 2.5V supply does not track the 1.8V and
VTRACK + VTRACK < 2mA and                                       3.3V supplies near ground.
RTB1 RTB2
                                                                Start-Up Delays
    VCC + VCC < 2mA
RTA1 + RTB1 RTA2 + RTB2                                         Often power supplies do not start-up immediately when
                                                                their input supplies are applied. If the LTC2923 tries to
Caution with Boost and Linear Regulators                        ramp-up these power supplies as soon as the input supply
                                                                is present, the start-up of the outputs may be delayed,
Note that the LTC2923's tracking cell is not able to control    defeating the tracking circuit (Figure 19). Often this delay
the outputs of all types of power supplies. If it is necessary  is intentionally configured by a soft-start capacitor. This
to control one of these types of supplies, where the output     can be remedied either by reducing the soft-start capacitor
is not controllable through its feedback node, the series       on the slave supply or by including a capacitor in the ON
FET can be used to control one supply's output. For             pin's resistive divider to delay the ramp up. See Figure 20.
example, boost regulators commonly contain an inductor
and diode between the input supply and the output supply
providing a DC current path when the output voltage falls

                                                                                                                                                                                                                                                              2923fa

16
                                                                                                        LTC2923

        U W UU
APPLICATIO S I FOR ATIO

                                                          Layout Considerations

MASTER                                            1V/DIV  Be sure to place a 0.1F bypass capacitor as near as
SLAVE2                                                    possible to the supply pin of the LTC2923. A 10 resistor
SLAVE1                                                    located near the FET and connected between the FET's

                                                          gate and the external CGATE capacitor is recommended.
                                                          This will almost assuredly eliminate the troublesome high

                                                          frequency oscillations that can occur due to the FET

                                                          interacting with PCB parasitics.

        1ms/DIV                         2923 F18          To minimize the noise on the slave supplies' outputs, keep
                                                          the traces connecting the FBx pins of the LTC2923 and the
        Figure 18. Weak Resistive Load                    feedback nodes of the slave supplies as short as possible.
                                                          In addition, do not route those traces next to signals with
                                                  MASTER  fast transition times. In some circumstances it might be
                                                  SLAVE1  advantageous to add a resistor near the feedback node of
                                                  SLAVE2  the slave supply in series with the FBx pin of the LTC2923.

                                                          This resistor must not exceed:

1V/DIV                                                         1.5V VFB              1.5V     1
                                                                  IMAX                 VFB
                                                          ( ) RSERIES                        
                                                          =                        =                    RFA || RFB

                                                  ON      This resistor is most effective if there is already a capacitor

                                                          at the feedback node of the slave supply (often a compen-

        1ms/DIV                         2923 F19          sation component). Increasing the capacitance on a slave

Figure 19. Power Supply Start-Ups Delayed                 supply's feedback node will further improve the noise

                                                          immunity, but could affect the stability and transient

                                                          response of the supply.

                                                                                   10

                                                  MASTER            FET
                                                  SLAVE1
                                                  SLAVE2  VCC            OUT                    CGATE

                                                               LTC2923

1V/DIV                                                         VCC       RAMP

                                                                         GATE                  RSERIES      DC/DC
                                                                                                          FB OUT
                                                                         FB1       MINIMIZE
                                                                                    TRACE               RFA RFB
                                                  ON                       GND      LENGTH
                                                                    0.1F
                                                                                                        2923 F21

        1ms/DIV                         2923 F20

        Figure 20. ON Pin Delayed                              Figure 21. Layout Considerations

                                                                                                                           2923fa

                                                                                                                    17
LTC2923           U
PACKAGE DESCRIPTIO

                                    MS Package
                              10-Lead Plastic MSOP
                         (Reference LTC DWG # 05-08-1661)

                         0.889 0.127
                          (.035 .005)

5.23                     3.20 3.45
(.206)                   (.126 .136)
MIN

0.305 0.038            0.50                            3.00 0.102               0.497 0.076
(.0120 .0015)          (.0197)                          (.118 .004)              (.0196 .003)

      TYP                 BSC                               (NOTE 3)                       REF

                                                                         10 9 8 7 6

RECOMMENDED SOLDER PAD LAYOUT

                 0.254   DETAIL "A"                       4.90 0.152               3.00 0.102
                 (.010)             0 6 TYP           (.193 .006)              (.118 .004)

                                                                                       (NOTE 4)

GAUGE PLANE

                                                                         12345

                                        0.53 0.152       1.10                       0.86
                                        (.021 .006)
                                                          (.043)                     (.034)
                         DETAIL "A"                       MAX                         REF

0.18
(.007)

                                                 SEATING

                                                 PLANE 0.17 0.27                   0.127 0.076
                                                                                     (.005 .003)
                                                          (.007 .011)   0.50
                                                               TYP                     MSOP (MS) 0603
                                                                         (.0197)
NOTE:                                                                     BSC
1. DIMENSIONS IN MILLIMETER/(INCH)

2. DRAWING NOT TO SCALE

3. DIMENSION DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS.

MOLD FLASH, PROTRUSIONS OR GATE BURRS SHALL NOT EXCEED 0.152mm (.006") PER SIDE

4. DIMENSION DOES NOT INCLUDE INTERLEAD FLASH OR PROTRUSIONS.

INTERLEAD FLASH OR PROTRUSIONS SHALL NOT EXCEED 0.152mm (.006") PER SIDE

5. LEAD COPLANARITY (BOTTOM OF LEADS AFTER FORMING) SHALL BE 0.102mm (.004") MAX

                                                                                                                                                                                                                                                              2923fa

18
                                                                                                                                    LTC2923

PACKAGE DESCRIPTIO       U

                                         DE Package
                            12-Lead Plastic DFN (4mm 3mm)

                              (Reference LTC DWG # 05-08-1695)

                                        0.65 0.05

3.50 0.05  1.70 0.05

2.20 0.05 (2 SIDES)

                                        PACKAGE OUTLINE

                           0.25 0.05
                                                       0.50
                                                       BSC

                                       3.30 0.05
                                        (2 SIDES)

            RECOMMENDED SOLDER PAD PITCH AND DIMENSIONS

                            4.00 0.10                                    R = 0.115                                                0.38 0.10
                            (2 SIDES)                                                                                         12
                                                                       7  TYP

                                                             R = 0.20
                                                                  TYP

                  PIN 1                 3.00 0.10 1.70 0.10
            TOP MARK                    (2 SIDES) (2 SIDES)

              (NOTE 6)                                                                                                                PIN 1
                                                                                                                                      NOTCH

                                                                                                                                    (UE12/DE12) DFN 0603

                                                                       6                                                      1

            0.200 REF                   0.75 0.05                     0.25 0.05
                                                   0.00 0.05
                                                                                                                              0.50

                                                                                         BSC
                                                                          3.30 0.10

                                                                          (2 SIDES)

                                                                                                 BOTTOM VIEW--EXPOSED PAD

            NOTE:
            1. DRAWING PROPOSED TO BE A VARIATION OF VERSION

               (WGED) IN JEDEC PACKAGE OUTLINE M0-229
            2. DRAWING NOT TO SCALE
            3. ALL DIMENSIONS ARE IN MILLIMETERS
            4. DIMENSIONS OF EXPOSED PAD ON BOTTOM OF PACKAGE DO NOT INCLUDE

               MOLD FLASH. MOLD FLASH, IF PRESENT, SHALL NOT EXCEED 0.15mm ON ANY SIDE
            5. EXPOSED PAD SHALL BE SOLDER PLATED
            6. SHADED AREA IS ONLY A REFERENCE FOR PIN 1 LOCATION

               ON THE TOP AND BOTTOM OF PACKAGE

            Information furnished by Linear Technology Corporation is believed to be accurate and reliable.                                                      2923fa
            However, no responsibility is assumed for its use. Linear Technology Corporation makes no represen-
            tation that the interconnection of its circuits as described herein will not infringe on existing patent rights.                              19
LTC2923

TYPICAL APPLICATIO S                          U

                      Daisy-Chained Application                                             High Voltage Supply Application

     3.3V                                                                         3.3V

                         0.1F                                                        RONB  0.1F
                                                                                      138k
                 VCC     GATE                           IN                            RONA                   CGATE
                                                     DC/DC                            100k                   10nF
                                               FB = 1.235V OUT     3.3V
                 ON                      FB1                       SLAVE1  RTB1                                                    IN
                                              RFA1 RFB1                    RTA1 RTB2                                            DC/DC
                         LTC2923                                   2.5V                     VCC GATE         RAMP         FB = 1.235V OUT  12V
                                                                   SLAVE2             RTA2  ON                  FB1                        SLAVE1
                                                                                                                         RFA1 RFB1
                 RAMPBUF                                           1.8V                     LTC2923                                        5V
                                                                   SLAVE1                                                                  SLAVE2
RTB1             TRACK1                                  IN                                 RAMPBUF
RTA1 RTB2                                             DC/DC        1.5V
                 TRACK2              FB2       FB = 0.8V OUT       SLAVE2                   TRACK1                       IN
           RTA2              GND  RAMP
                                                       RFB2                                 TRACK2                       DC/DC
       3.3V                                   RFA2                                                      GND
                                                                                                                    FB2  FB = 0.8V OUT
                                                         IN
                         0.1F                        DC/DC                                                                       RFB2
                                               FB = 1.235V OUT                                                           RFA2
                                  CGATE
                                  10nF        RFA RFB                                                                     2923 TA04

     RONB        VCC GATE         RAMP
     138k        ON                  FB1

     RONA                LTC2923
     100k

                 RAMPBUF

RTB

           RTB   TRACK1                          IN

RTA              TRACK2                          DC/DC
                             GND
                                         FB2  FB = 0.8V OUT

           RTA

                                                       RFB
                                              RFA

                                               2923 TA03

RELATED PARTS

PART NUMBER           DESCRIPTION                                          COMMENTS
LTC1645               Dual Hot SwapTM Controller                           Operates from 1.2V to 12V, Allows Supply Sequencing
LTC2920               Power Supply Margining Controller                    Single or Dual Versions, Symmetric as Symmetric High and Low Margining
LTC2921/LTC2922       Power Supply Tracker with Input Monitors             Includes 3 (LTC2921) or 5 (LTC2922) Remote Sense Switches
LTC2925               Multiple Power Supply Tracking Controller            Up to 4 Supplies, Status and Fault Pins, Slave Supply Shutdown, Remote
                                                                           Sense Switch
LT4220               Dual Supply Hot Swap Controller                      2.7V to 16.5V, Supply Tracking Mode
LTC4230               Triple Hot Swap Controller with Multifunction        1.7V to 16.5V, Active Inrush Limiting, Fast Comparator
                      Current Control
LTC4253                48V Hot Swap Controller and Supply Sequencer       Floating Supply from 15V, Active Current Limiting,
                                                                           Enables Three DC/DC Converters
Hot Swap is a trademark of Linear Technology Corporation.
                                                                                                                                                                                                    2923fa
20 Linear Technology Corporation                                                                                                                    LT/TP 1104 1K REV A PRINTED IN USA
             1630 McCarthy Blvd., Milpitas, CA 95035-7417
              (408) 432-1900  FAX: (408) 434-0507  www.linear.com                                                                            LINEAR TECHNOLOGY CORPORATION 2003
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved