电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

LTC2621CDD

器件型号:LTC2621CDD
厂商名称:Linear ( ADI )
厂商官网:http://www.analog.com/cn/index.html
下载文档

器件描述

16-/14-/12-Bit Rail-to-Rail DACs in 10-Lead DFN

文档预览

LTC2621CDD器件文档内容

FEATURES                                     W                                            LTC2601/LTC2611/LTC2621
                                                                                     U
s Smallest Pin-Compatible Single DACs:                                                       16-/14-/12-Bit Rail-to-Rail
   LTC2601: 16 Bits                                                                              DACs in 10-Lead DFN
   LTC2611: 14 Bits
   LTC2621: 12 Bits                                                                   DESCRIPTIO

s Guaranteed Monotonic Over Temperature                                               The LTC2601/LTC2611/LTC2621 are single 16-, 14-
s Wide 2.5V to 5.5V Supply Range                                                      and 12-bit, 2.5V-to-5.5V rail-to-rail voltage output DACs
s Low Power Operation: 300A at 3V                                                    in a 10-lead DFN package. They have built-in high perfor-
s Power Down to 1A, Max                                                              mance output buffers and are guaranteed monotonic.
s High Rail-to-Rail Output Drive (15mA, Min)
s Double-Buffered Data Latches                                                        These parts establish new board-density benchmarks for
s Asynchronous DAC Update Pin                                                         16- and 14-bit DACs and advance performance standards
s Tiny (3mm 3mm) 10-Lead DFN Package                                                for output drive, and load regulation in single-supply,
                                                                                      voltage-output multiples.
              U
APPLICATIO S                                                                          The parts use a simple SPI/MICROWIRETM compatible
                                                                                      3-wire serial interface which can be operated at clock rates
s Mobile Communications                                                               up to 50MHz. Daisy-chain capability, hardware CLR and
s Process Control and Industrial Automation                                           asynchronous DAC update (LDAC) pins are included.
s Instrumentation
s Automatic Test Equipment                                                            The LTC2601/LTC2611/LTC2621 incorporate a power-on
                                                                                      reset circuit. During power-up, the voltage outputs rise
                                                                                      less than 10mV above zero scale; and after power-up, they
                                                                                      stay at zero scale until a valid write and update take place.

                                                                                           , LTC and LT are registered trademarks of Linear Technology Corporation.
                                                                                      MICROWIRE is a trademark of National Semiconductor Corporation.
                                                                                      U.S. patent number 5396245.

BLOCK DIAGRA

    SDI                                                     6         9                                               Differential Nonlinearity (LTC2601)
2                                                          REF       VCC

    SCK                                                                                                         1.0
3                                                                                                                      VCC = 5V

    CS/LD                                                                                                       0.8 VREF = 4.096V
5
                                                                                                                0.6
     SDO
1                                                                                                               0.4

             32-BIT                                INPUT      DAC    12-/14-/16-BIT DAC  VOUT        DNL (LSB)  0.2
             SHIFT                               REGISTER  REGISTER                               7
           REGISTER
                                                                                                                0

                                                                                                                0.2

                                                                                                                0.4

                     CONTROL                                                                                    0.6
                     DECODE
                       LOGIC                                                                                    0.8

                                                                                                                1.0     16384     32768  49152 65535
                                                                                                                      0            CODE
                                                                                                                                                             2600 G02
                                                 LDAC      CLR       GND
                                                                      8
                                             10            4                             2601 BD

                                                                                                                                           2601f

                                                                                                                                          1
LTC2601/LTC2611/LTC2621

                 U WW W                                                                                          U WU
ABSOLUTE AXI U RATI GS                                                       PACKAGE/ORDER I FOR ATIO

(Note 1)                                                                                  TOP VIEW                  ORDER PART
                                                                                                                      NUMBER
Any Pin to GND ........................................... 0.3V to 6V           SDO 1             10 LDAC
                                                                                   SDI 2                            LTC2601CDD
Any Pin to VCC ............................................. 6V to 0.3V          SCK 3             9 VCC           LTC2601IDD
Maximum Junction Temperature ......................... 125C                      CLR 4                             LTC2611CDD
Operating Temperature Range                                                     CS/LD 5       11    8 GND           LTC2611IDD
                                                                                                                    LTC2621CDD
   LTC2601C/LTC2611C/LTC2621C .......... 0C to 70C                                                7 VOUT          LTC2621IDD
   LTC2601I/LTC2611I/LTC2621I .......... 40C to 85C                                             6 REF
Storage Temperature Range ................ 65C to 125C                                                       DD PART MARKING
Lead Temperature (Soldering, 10 sec)................ 300C
                                                                                                                         LAGT
                                                                                              DD PACKAGE                 LBFQ
                                                                                10-LEAD (3mm 3mm) PLASTIC DFN          LBFS

                                                                                     TJMAX = 125C, JA = 43C/W
                                                                                    EXPOSED PAD (PIN 11) IS GND
                                                                                     MUST BE SOLDERED TO PCB

                                                                             Consult LTC Marketing for parts specified with wider operating temperature ranges.

ELECTRICAL CHARACTERISTICS The q denotes specifications which apply over the full operating

temperature range, otherwise specifications are at TA = 25C. REF = 4.096V (VCC = 5V), REF = 2.048V (VCC = 2.5V), VOUT unloaded,
unless otherwise noted.

                                                                                LTC2621             LTC2611          LTC2601

SYMBOL PARAMETER       CONDITIONS                                            MIN TYP MAX MIN TYP MAX MIN TYP MAX                  UNITS

DC Performance

     Resolution                                                           q 12                14                 16               Bits

     Monotonicity      (Note 2)                                           q 12                14                 16               Bits

DNL  Differential Nonlinearity (Note 2)                                   q             0.5                 1               1  LSB
                                                                                0.8 4             3 16
INL  Integral Nonlinearity (Note 2)                                       q                                          13 64      LSB
                                                                                0.03 0.125          0.10 0.5
     Load Regulation   VREF = VCC = 5V, Midscale                                0.04 0.125          0.15 0.5
                        IOUT = 0mA to 15mA Sourcing q
                        IOUT = 0mA to 15mA Sinking q                            0.06 0.25           0.2 1            0.45 2       LSB/mA
                                                                                0.08 0.25           0.3 1            0.60 2       LSB/mA
                                                                                                     19
                       VREF = VCC = 2.5V, Midscale                               19                                  0.9 4 LSB/mA
                        IOUT = 0mA to 7.5mA Sourcing q                                                               1.2 4 LSB/mA
                        IOUT = 0mA to 7.5mA Sinking q

ZSE  Zero-Scale Error  Code = 0                                           q                                          19           mV

VOS  Offset Error      (Note 5)                                           q     1.5 9             1.5 9          1.5 9        mV
                                                                                                     5               5          V/C
     VOS Temperature                                                            5
     Coefficient

GE   Gain Error                                                           q     0.03 0.7          0.1 0.7        0.05 0.7 %FSR
                                                                                                     2
     Gain Temperature                                                           2                                   2           ppm/C
     Coefficient

                                                                                                                                                                                                                                                                2601f

2
                                                                  LTC2601/LTC2611/LTC2621

ELECTRICAL CHARACTERISTICS The q denotes specifications which apply over the full operating

temperature range, otherwise specifications are at TA = 25C. REF = 4.096V (VCC = 5V), REF = 2.048V (VCC = 2.5V), VOUT unloaded,
unless otherwise noted.

                                                                                               LTC2601/LTC2611/LTC2621

SYMBOL PARAMETER                           CONDITIONS                                          MIN  TYP MAX             UNITS
                                                                                                                            dB
PSR          Power Supply Rejection        VCC = 5V 10%                                             80                    dB
                                                                                                    80                     
                                           VCC = 3V 10%                              q                                      
                                                                                                    0.04 0.15
ROUT         DC Output Impedance           VREF = VCC = 5V, Midscale; 15mA  IOUT  15mA q           0.05 0.15              mA
                                           VREF = VCC = 2.5V, Midscale; 7.5mA  IOUT  7.5mA q                              mA

ISC          Short-Circuit Output Current  VCC = 5.5V, VREF = 5.5V                                                         mA
                                             Code: Zero Scale; Forcing Output to VCC                                       mA
                                             Code: Full Scale; Forcing Output to GND  q 15          35     60
                                                                                      q 15                                   V
                                                                                                    39     60              k
                                                                                                                            pF
                                           VCC = 2.5V, VREF = 2.5V                    q 7.5         20     50               A
                                             Code: Zero Scale; Forcing Output to VCC  q 7.5
                                             Code: Full Scale; Forcing Output to GND                27     50                V
                                                                                                                           mA
Reference Input                                                                                                            mA
                                                                                                                            A
             Input Voltage Range                                                      q        0                VCC         A
             Resistance                                                                             124 160
                                           Normal Mode                                q 88                                   V
                                                                                                                             V
             Capacitance                                                                            15                       V
                                                                                                                             V
IREF         Reference Current, Power Down Mode DAC Powered Down                      q             0.001  1                 V
                                                                                                                             V
Power Supply                                                                                                                A
                                                                                                                            pF
VCC          Positive Supply Voltage       For Specified Performance                  q 2.5                5.5

ICC          Supply Current                VCC = 5V (Note 3)                          q             0.375 0.55
                                           VCC = 3V (Note 3)                          q
                                           DAC Powered Down (Note 3) VCC = 5V         q             0.30 0.45
                                           DAC Powered Down (Note 3) VCC = 3V         q
                                                                                                    0.40   1

                                                                                                    0.10   1

Digital I/O

VIH          Digital Input High Voltage    VCC = 2.5V to 5.5V                         q 2.4
                                           VCC = 2.5V to 3.6V                         q 2.0
                                           VCC = 4.5V to 5.5V
VIL          Digital Input Low Voltage     VCC = 2.5V to 5.5V                         q                    0.8
                                           Load Current = 100A
                                                                                      q                    0.6
                                           Load Current = +100A
VOH          Digital Output High Voltage                                              q VCC 0.4
                                           VIN = GND to VCC
VOL          Digital Output Low Voltage    (Note 4)                                   q                    0.4

ILK          Digital Input Leakage                                                    q                    1

CIN          Digital Input Capacitance                                                q                    8

                                                                                                                         2601f

                                                                                                                        3
LTC2601/LTC2611/LTC2621

ELECTRICAL CHARACTERISTICS The q denotes specifications which apply over the full operating

temperature range, otherwise specifications are at TA = 25C. REF = 4.096V (VCC = 5V), REF = 2.048V (VCC = 2.5V), VOUT unloaded,
unless otherwise noted.

                                                                           LTC2621  LTC2611   LTC2601

SYMBOL PARAMETER                 CONDITIONS                                MIN TYP MAX MIN TYP MAX MIN TYP MAX UNITS

AC Performance

tS   Settling Time (Note 6)      0.024% (1LSB at 12 Bits)                7        7              7                                               s

                                 0.006% (1LSB at 14 Bits)                         9              9                                               s

                                 0.0015% (1LSB at 16 Bits)                                       10                                              s

     Settling Time for 1LSB Step 0.024% (1LSB at 12 Bits)                2.7      2.7            2.7                                             s

     (Note 7)                    0.006% (1LSB at 14 Bits)                         4.8            4.8                                             s

                                 0.0015% (1LSB at 16 Bits)                                       5.2                                             s

     Voltage Output Slew Rate                                              0.80     0.80           0.80            V/s

     Capacitive Load Driving                                               1000     1000           1000                                            pF

     Glitch Impulse              At Midscale Transition                    12       12             12              nV s

     Multiplying Bandwidth                                                 180      180            180                                             kHz

en   Output Voltage Noise Density At f = 1kHz                              120      120            120             nV/Hz

                                 At f = 10kHz                              100      100            100             nV/Hz

     Output Voltage Noise        0.1Hz to 10Hz                             15       15             15              VP-P

  WU
TI I G CHARACTERISTICS The q denotes specifications which apply over the full operating temperature
range, otherwise specifications are at TA = 25C. (See Figure 1) (Note 4)

                                                                                          LTC2601/LTC2611/LTC2621

SYMBOL PARAMETER                                  CONDITIONS                             MIN  TYP        MAX UNITS

VCC = 2.5V to 5.5V

t1   SDI Valid to SCK Setup                                                         q4                                                             ns
                                                                                    q4                                                             ns
t2   SDI Valid to SCK Hold                                                          q9                                                             ns
                                                                                    q9                                                             ns
t3   SCK High Time                                                                  q 10                                                           ns
                                                                                    q7                                                             ns
t4   SCK Low Time                                                                   q7                                                             ns

t5   CS/LD Pulse Width                                                              q
                                                                                    q
t6   LSB SCK High to CS/LD High                                                     q 20
                                                                                    q7
t7   CS/LD Low to SCK High                                                          q 15
                                                                                    q 200
t8   SDO Propagation Delay from SCK Falling Edge  CLOAD = 10pF                      q
                                                    VCC = 4.5V to 5.5V
                                                    VCC = 2.5V to 5.5V                                   20                                        ns

                                                  50% Duty Cycle                                         45                                        ns

t9   CLR Pulse Width                                                                                                                               ns

t10  CS/LD High to SCK Positive Edge                                                                                                               ns

t12  LDAC Pulse Width                                                                                                                              ns

t13  CS/LD High to LDAC High or Low Transition                                                                                                     ns

     SCK Frequency                                                                                       50        MHz

Note 1: Absolute maximum ratings are those values beyond which the life    Note 5: Inferred from measurement at code KL = 0.016(2N/VREF) and at
of a device may be impaired.                                               full scale.

Note 2: Linearity and monotonicity are defined from code kL to code        Note 6: VCC = 5V, VREF = 4.096V. DAC is stepped 1/4 scale to 3/4 scale
2N 1, where N is the resolution and kL is given by kL = 0.016(2N/VREF),  and 3/4 scale to 1/4 scale. Load is 2k in parallel with 200pF to GND.
rounded to the nearest whole code. For VREF = 4.096V and N = 16, kL =
256 and linearity is defined from code 256 to code 65,535.                 Note 7: VCC = 5V, VREF = 4.096V. DAC is stepped 1LSB between half
                                                                           scale and half scale 1. Load is 2k in parallel with 200pF to GND.
Note 3: Digital inputs at 0V or VCC.
Note 4: Guaranteed by design and not production tested.

                                                                                                                                                                                                                                                                2601f

4
                                                                                                              LTC2601/LTC2611/LTC2621

                                                    UW
TYPICAL PERFOR A CE CHARACTERISTICS

LTC2601

              Integral Nonlinearity (INL)                                          Differential Nonlinearity (DNL)                              INL vs Temperature

           32                                                                1.0                                                             32
                  VCC = 5V                                                          VCC = 5V                                                       VCC = 5V

           24 VREF = 4.096V                                                  0.8 VREF = 4.096V                                               24 VREF = 4.096V

                                                                             0.6

           16                                                                0.4                                                             16

INL (LSB)  8                                                      DNL (LSB)  0.2                                                  INL (LSB)  8                     INL (POS)

           0                                                                 0                                                               0

           8                                                                0.2                                                             8
                                                                                                                                                                              INL (NEG)
                                                                             0.4
                                                                                                                                             16
           16                                                               0.6

           24                                                               0.8                                                            24

           32     16384  32768  49152 65535                                 1.0     16384        32768      49152        65535             32                                            70 90
                0         CODE                                                     0               CODE                                          50 30 10 10 30 50
                                                    2601 G01                                                                                                       TEMPERATURE (C)             2601 G03

                                                                                                                     2600 G02

                DNL vs Temperature                                              INL vs VREF                                                     DNL vs VREF

            1.0                                                              32                                                              1.5
                   VCC = 5V                                                        VCC = 5.5V                                                       VCC = 5.5V

            0.8 VREF = 4.096V                                                24                                                              1.0
            0.6
                                                                             16
            0.4
                                        DNL (POS)                            8                     INL (POS)                                  0.5
                                                                                                                                                                             DNL (POS)
DNL (LSB)   0.2                                                   INL (LSB)  0                                                    DNL (LSB)
                                                                                                                                                0
              0                                                              8                    INL (NEG)                                                                 DNL (NEG)

           0.2                                                                                                                              0.5
                                        DNL (NEG)
                                                                             16
           0.4
                                                                             24                                                             1.0
           0.6
                                                    70 90                    32   0  1         2         3   4            5                 1.5  0       1    2            3           4  5
           0.8
                                                        2601 G04                                VREF (V)                                                        VREF (V)
           1.0
                50 30 10 10 30 50
                                  TEMPERATURE (C)

                                                                                                                     2601 G05                                                               2601 G06

                                Settling to 1LSB                                                                          Settling of Full-Scale Step

                          VOUT                                               9.7s                                   VOUT                          12.3s
                   100V/DIV                                                                                  100V/DIV

                        CS/LD                                                                                      CS/LD
                       2V/DIV                                                                                     2V/DIV

                                                     2s/DIV                          2601 G07                                                  5s/DIV            2601 G08

                                VCC = 5V, VREF = 4.096V                                                                    SETTLING TO 1LSB
                                1/4-SCALE TO 3/4-SCALE STEP                                                                VCC = 5V, VREF = 4.096V
                                RL = 2k, CL = 200pF                                                                        CODE 512 TO 65535 STEP
                                AVERAGE OF 2048 EVENTS                                                                     AVERAGE OF 2048 EVENTS

                                                                                                                                                                                             2601f

                                                                                                                                                                                            5
LTC2601/LTC2611/LTC2621

                                        UW
TYPICAL PERFOR A CE CHARACTERISTICS

LTC2611

     Integral Nonlinearity (INL)                                                             Differential Nonlinearity (DNL)                                           Settling to 1LSB

   8                                                                                    1.0
       VCC = 5V                                                                                VCC = 5V

   6 VREF = 4.096V                                                                      0.8 VREF = 4.096V
                                                                                        0.6

   4

                                                                                        0.4                                                                      VOUT

   2                                                                                    0.2
INL (LSB)                                                                                                                                     100V/DIV
                                                                            DNL (LSB)
   0                                                                                    0

2                                                                                     0.2                                                   CS/LD

                                                                                       0.4                                                   2V/DIV                                                 8.9s

4

                                                                                       0.6                                                                                                 2s/DIV         2601 G11
                                                                                       0.8
6                                                                                     1.0                                                                            VCC = 5V, VREF = 4.096V
                                                                                                                                                                       1/4-SCALE TO 3/4-SCALE STEP
8    0  4096  8192                     12288 16383                                          0   4096             8192  12288    16383                                 RL = 2k, CL = 200pF
               CODE                                                                                               CODE                                                 AVERAGE OF 2048 EVENTS
                                                           2601 G09
                                                                                                                                2601 G10

LTC2621

       Integral Nonlinearity (INL)                                                              Differential Nonlinearity (DNL)                                        Settling to 1LSB

2.0                                     VCC = 5V                                        1.0
                                                                                              VCC = 5V
1.5                                     VREF = 4.096V
                                                                                        0.8 VREF = 4.096V

                                                                                        0.6

1.0                                                                                                                                                                                       6.8s

                                                                                        0.4                                                       VOUT
                                                                                                                                              1mV/DIV
0.5                                                                                     0.2
INL (LSB)
                                                                            DNL (LSB)0       0

0.5                                                                                    0.2                                                  CS/LD
                                                                                                                                              2V/DIV
                                                                                        0.4

1.0

                                                                                        0.6                                                                                                2s/DIV         2601 G14

1.5                                                                                    0.8                                                                           VCC = 5V, VREF = 4.096V
                                                                                                                                                                       1/4-SCALE TO 3/4-SCALE STEP
2.0     1024  2048                     3072          4095                              1.0     1024             2048  3072     4095                                  RL = 2k, CL = 200pF
      0        CODE                                                                           0                   CODE                                                 AVERAGE OF 2048 EVENTS
                                                  2601 G12
                                                                                                                                2601 G13

LTC2601/LTC2611/LTC2621

       Current Limiting                                                                         Load Regulation                                                   Offset Error vs Temperature

0.10                                                                                    1.0                                                                      3
        CODE = MIDSCALE                                                                        CODE = MIDSCALE

0.08                                                                                    0.8
                       VREF = VCC = 5V
                                                                                        0.6                                                                      2
0.06
                       VREF = VCC = 3V                                                  0.4                                                   OFFSET ERROR (mV)  1

0.04

VOUT (V)0.02                                                                            0.2
                                                                             VOUT (mV)
   0                                                                                       0                                                                     0
                                                                                                 VREF = VCC = 5V
0.02
0.04                                                                                   0.2
0.06
               VREF = VCC = 3V                                                          0.4                                                                     1
               VREF = VCC = 5V
                                                                                        0.6               VREF = VCC = 3V

                                                                                        0.8                                                                     2

0.08

0.10                                                                                   1.0                                    25 35                            3                                         70 90
      40 30 20 10 0 10 20 30 40                                                          35 25 15 5 5 15                                                   50 30 10 10 30 50
                                                                                                                                    2601 G18                                          TEMPERATURE (C)          2601 G19
                               IOUT (mA)                                                                             IOUT (mA)
                                                                                                                                                                                                                 2601f
                                                  2601 G17

6
                                                                                                                    LTC2601/LTC2611/LTC2621

                                                               UW
TYPICAL PERFOR A CE CHARACTERISTICS

LTC2601/LTC2611/LTC2621

                         Zero-Scale Error vs Temperature                                            Gain Error vs Temperature                                                  Offset Error vs VCC

                       3                                                                         0.4                                                                         3

                       2.5                                                                       0.3                                                                         2

ZERO-SCALE ERROR (mV)                                                         GAIN ERROR (%FSR)  0.2                                                     OFFSET ERROR (mV)   1

                       2.0                                                                       0.1                                                                         0

                       1.5                                                                       0                                                                          1

                       1.0                                                                       0.1                                                                       2

                                                                                                 0.2                                                                       3
                                                                                                                                                                               2.5 3 3.5 4 4.5 5 5.5
                       0.5                                                                       0.3                                                                                                   VCC (V)

                       0                                       70 90                             0.4                                     70 90                                                                                                                             2601 G22
                        50 30 10 10 30 50                                                          50 30 10 10 30 50
                                                                   2601 G20                                             TEMPERATURE (C)      2601 G21
                                          TEMPERATURE (C)

                            Gain Error vs VCC                                                        ICC Shutdown vs VCC                                                         Large-Signal Response

GAIN ERROR (%FSR)       0.4                                                   ICC (nA)           450                                                         VOUT
                                                                                                 400                                                     0.5V/DIV
                        0.3                                                                      350
                                                                                                 300                                                                             VREF = VCC = 5V                 2601 G25
                        0.2                                                                      250                                                                             1/4-SCALE TO 3/4-SCALE
                                                                                                 200
                        0.1                                                                      150                                                                                                 2.5s/DIV
                                                                                                 100
                          0                                    5 5.5                                                                      5 5.5
                                                                                                  50
                       0.1                                         2601 G23                        0                                          2601 G24
                                                                                                     2.5 3 3.5 4 4.5
                       0.2                                                                                                    VCC (V)

                       0.3

                       0.4
                            2.5 3 3.5 4 4.5
                                                      VCC (V)

                            Midscale Glitch Impulse                                                      Power-On Reset Glitch                                                   Headroom at Rails
                                                                                                                                                                                 vs Output Current

                                                                                                                                                                            5.0

                                                                                                                                                                            4.5  5V SOURCING

                                                                                                                                                                            4.0

      VOUT                  12nV-s TYP                                                              VCC                                                                     3.5
10mV/DIV                    2.5s/DIV                                                            1V/DIV                                                                                             3V SOURCING

    CS/LD                                                                                                                                                VOUT (V)           3.0
   5V/DIV
                                                                                                                                                                            2.5

                                                                                                         4mV PEAK                                                           2.0

                                                                                    VOUT                                                                                    1.5
                                                                              10mV/DIV
                                                                                                                                                                                                                         5V SINKING
                                                               2601 G26                                  250s/DIV                        2601 G27                          1.0

                                                                                                                                                                                                        3V SINKING
                                                                                                                                                                            0.5

                                                                                                                                                                            0
                                                                                                                                                                              0 1 2 3 4 5 6 7 8 9 10
                                                                                                                                                                                                     IOUT (mA)

                                                                                                                                                                                                                                                                         2601 G28

                                                                                                                                                                                                                  2601f

                                                                                                                                                                                                                 7
LTC2601/LTC2611/LTC2621

                           UW
TYPICAL PERFOR A CE CHARACTERISTICS

LTC2601/LTC2611/LTC2621

                  Supply Current vs Logic Voltage                                 Hardware CLR

             2.4
                                                    VCC = 5V

             2.3                       SWEEP SCK, SDI

                                       AND CS/LD

             2.2                       0V TO VCC                          VOUT
                                                                        1V/DIV
             2.1
                                                                           CLR
   ICC (mA)  2.0                                                        5V/DIV

             1.9

             1.8

             1.7

                                                                                                1s/DIV       2601 G31

             1.6

             1.5
                 0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5
                                  LOGIC VOLTAGE (V)

                                                              2601 G29

                  Multiplying Bandwidth                                         Output Voltage Noise,
                                                                                0.1Hz to 10Hz
             0
                                                                             VOUT
             3                                                         10V/DIV

             6                                                                     0 1 2 3 4 5 6 7 8 9 10
                                                                                                           SECONDS
             9
                                                                                                                                                                                      2601 G33
             12

             15

   10mA/DIV  18
      dB
             21

             24

             27 VCC = 5V

             30 VREF (DC) = 2V
                  VREF (AC) = 0.2VP-P
             33  CODE = FULL SCALE

             36  1k       10k                    100k            1M

                           FREQUENCY (Hz)                     2601 G32

                  Short-Circuit Output Current vs                            Short-Circuit Output Current vs
                  VOUT (Sinking)                                             VOUT (Sourcing)

                                                                        0mA

           0mA                                                          10mA/DIV

                       VCC = 5.5V                             2601 G18            VCC = 5.5V                  2600 G19
                       VREF = 5.6V                                                VREF = 5.6V
                       CODE = 0                                                   CODE = FULL SCALE
                       VOUT SWEPT 0V TO VCC                                       VOUT SWEPT VCC TO 0V

                                          1V/DIV                                                      1V/DIV

                                                                                                                                                                                                2601f

8
                                                               LTC2601/LTC2611/LTC2621

U UU
PIN FUNCTIONS
                                                               into the register. When CS/LD is taken high, SCK is
SDO (Pin 1): Serial Interface Data Output. The serial          disabled and the specified command (see Table 1) is
output of the shift register appears at the SDO pin. The data  executed.
transferred to the device via the SDI pin is delayed 32 SCK
rising edges before being output at the next falling edge.     REF (Pin 6): Reference Voltage Input. 0V  VREF  VCC.
This pin is used for daisy-chain operation.
                                                               VOUT (Pin 7): DAC Analog Voltage Output. The output
SDI (Pin 2): Serial Interface Data Input. Data is applied to   range is 0V to VREF.
SDI for transfer to the device at the rising edge of SCK
(Pin 3). The LTC2601 accepts input word lengths of either      GND (Pin 8): Analog Ground.
24 or 32 bits.
                                                               VCC (Pin 9): Supply Voltage Input. 2.5V  VCC  5.5V.
SCK (Pin 3): Serial Interface Clock Input. CMOS and TTL
compatible.                                                    LDAC (Pin 10): Asynchronous DAC Update Pin. If CS/LD
                                                               is high, a falling edge on LDAC immediately updates the
CLR (Pin 4): Asynchronous Clear Input. A logic low at this     DAC register with the contents of the input register (simi-
level-triggered input clears all registers and causes the      lar to a software update). If CS/LD is low when LDAC goes
DAC voltage outputs to drop to 0V. CMOS and TTL                low, the DAC register is updated after CS/LD returns high.
compatible.                                                    A low on the LDAC pin powers up the DAC. A software
                                                               power down command is ignored if LDAC is low.
CS/LD (Pin 5): Serial Interface Chip Select/Load Input.
When CS/LD is low, SCK is enabled for shifting data on SDI     Exposed Pad (Pin 11): Ground. Must be soldered to PCB
                                                               ground.

                                                                2601f

                                                               9
LTC2601/LTC2611/LTC2621

BLOCK DIAGRA      W

                                                            6                   9
                                                                               VCC
       2   SDI                                              REF

           SCK
       3

                       32-BIT               INPUT          DAC      12-/14-/16-BIT DAC  VOUT
                       SHIFT              REGISTER      REGISTER                                 7
                     REGISTER

           CS/LD                      CONTROL
       5                              DECODE
                                        LOGIC
             SDO
       1                                  LDAC              CLR                GND
                                                                                8
                                      10                    4                           2601 BD

UW                W
TI I G DIAGRA S
                         t1                     t3      t4                              t6
            SCK               t2                                                         24
                                                2                3             23
                                   1                                                               t10

SDI

       t5            t7

CS/LD

                                                    t8

SDO

                                                                                                    t13  t12

LDAC

                                                                                                         2601 F01a

                                                Figure 1a

                               CS/LD            t13
                               LDAC
                                                Figure 1b
                                                                    2601 F01b

                                                                                                                    2601f

10
             U                                                    LTC2601/LTC2611/LTC2621
OPERATIO
                                                              device to execute the command specified in the 24-bit
Power-On Reset                                                input word. The complete sequence is shown in Figure 2a.

The LTC2601/LTC2611/LTC2621 clear the outputs to zero         The command (C3-C0) assignments are shown in Table 1.
scale when power is first applied, making system initializa-  The first four commands in the table consist of write and
tion consistent and repeatable.                               update operations. A write operation loads a 16-bit data
                                                              word from the 32-bit shift register into the input register
For some applications, downstream circuits are active         of the DAC. In an update operation, the data word is copied
during DAC power-up, and may be sensitive to nonzero          from the input register to the DAC register and converted
outputs from the DAC during this time. The LTC2601/           to an analog voltage at the DAC output. The update
LTC2611/LTC2621 contain circuitry to reduce the power-        operation also powers up the DAC if it had been in power-
on glitch; furthermore, the glitch amplitude can be made      down mode. The data path and registers are shown in the
arbitrarily small by reducing the ramp rate of the power      Block Diagram.
supply. For example, if the power supply is ramped to 5V
in 1ms, the analog outputs rise less than 10mV above          While the minimum input word is 24 bits, it may optionally
ground (typ) during power-on. See Power-On Reset Glitch       be extended to 32 bits. To use the 32-bit word width,
in the Typical Performance Characteristics section.           8 don't-care bits are transferred to the device first, fol-
                                                              lowed by the 24-bit word as just described. Figure 2b
Power Supply Sequencing                                       shows the 32-bit sequence. The 32-bit word is required for
                                                              daisy-chain operation, and is also available to accommo-
The voltage at REF (Pin 6) should be kept within the range    date microprocessors which have a minimum word width
0.3V  VREF  VCC + 0.3V (see Absolute Maximum                of 16 bits (2 bytes).
Ratings). Particular care should be taken to observe these
limits during power supply turn-on and turn-off sequences,    Daisy-Chain Operation
when the voltage at VCC (Pin 16) is in transition.
                                                              The serial output of the shift register appears at the SDO
Transfer Function                                             pin. Data transferred to the device from the SDI input is
                                                              delayed 32 SCK rising edges before being output at the
The digital-to-analog transfer function is:                   next SCK falling edge.

VOUT(IDEAL)  =     k     VREF                                 The SDO output can be used to facilitate control of multiple
                   2N                                         serial devices from a single 3-wire serial port (i.e., SCK,
                                                              SDI and CS/LD). Such a "daisy chain" series is configured
where k is the decimal equivalent of the binary DAC input     by connecting SDO of each upstream device to SDI of the
                                                              next device in the chain. The shift registers of the devices
code, N is the resolution and VREF is the voltage at REF      are thus connected in series, effectively forming a single
(Pin 6).                                                      input shift register which extends through the entire chain.

Serial Interface                                              Table 1.
                                                              COMMAND*
The CS/LD input is level triggered. When this input is taken  C3 C2 C1 C0
low, it acts as a chip-select signal, powering-on the SDI      0 0 0 0 Write to Input Register
and SCK buffers and enabling the input shift register. Data    0 0 0 1 Update (Power Up) DAC Register
(SDI input) is transferred at the next 24 rising SCK edges.    0 0 1 1 Write to and Update (Power Up)
The 4-bit command, C3-C0, is loaded first; then 4 don't        0 1 0 0 Power Down
care bits; and finally the 16-bit data word. The data word     1 1 1 1 No Operation
comprises the 16-, 14- or 12-bit input code, ordered MSB-     *Command codes not shown are reserved and should not be used.
to-LSB, followed by 0, 2 or 4 don't care bits (LTC2601,
LTC2611 and LTC2621 respectively). Data can only be                                                                                                                                  2601f
transferred to the device when the CS/LD signal is low.The
rising edge of CS/LD ends the data transfer and causes the                          11
LTC2601/LTC2611/LTC2621
             U

OPERATIO

INPUT WORD (LTC2601)     DON'T CARE BITS                            DATA (16 BITS)
                COMMAND

C3 C2 C1 C0 X X X X D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0

                                                               MSB                                            LSB
INPUT WORD (LTC2611)
                                                                                                             2601 TBL01

COMMAND                  DON'T CARE BITS                            DATA (14 BITS + 2 DON'T CARE BITS)

C3 C2 C1 C0 X X X X D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 X X

                                          MSB                                                           LSB

                                                                                                             2601 TBL02

INPUT WORD (LTC2621)

COMMAND                  DON'T CARE BITS                            DATA (12 BITS + 4 DON'T CARE BITS)

C3 C2 C1 C0 X X X X D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 X X X X

                                          MSB                                       LSB

                                                                                                             2601 TBL03

Because of this, the devices can be addressed and con-              REF rises accordingly becoming a high impedance input
trolled individually by simply concatenating their input            (typically > 1G).
words; the first instruction addresses the last device in the
chain and so forth. The SCK and CS/LD signals are                   Normal operation can be resumed by executing any com-
common to all devices in the series.                                mand which includes a DAC update, as shown in Table 1
                                                                    or performing an asynchronous update (LDAC) as de-

In use, CS/LD is first taken low. Then the concatenated scribed in the next section. The DAC is powered up as its

input data is transferred to the chain, using SDI of the first      voltage output is updated. When the DAC in powered-
device as the data input. When the data transfer is com-            down state is powered up and updated, normal settling is
plete, CS/LD is taken high, which executes the commands             delayed. The main bias generation circuit block has been

specified for each of the devices simultaneously. A single          automatically shut down in addition to the DAC amplifier
device can be controlled by using the no-operation com-
mand (1111) for the other devices in the chain.                     and reference input and so the power up delay time is 12s
                                                                    (for VCC = 5V) or 30s (for VCC = 3V).

Power-Down Mode                                                     Asynchronous DAC Update Using LDAC

For power-constrained applications, power-down mode                 In addition to the update commands shown in Table 1, the
can be used to reduce the supply current whenever the               LDAC pin asynchronously updates the DAC register with
DAC output is not needed. When in power-down, the                   the contents of the input register.
buffer amplifier, bias circuit and reference input is dis-
abled and draws essentially zero current. The DAC output            If CS/LD is high, a low on the LDAC pin causes the DAC
is put into a high impedance state, and the output pin is           register to be updated with the contents of the input
passively pulled to ground through 90k resistors. Input-            register.
and DAC-register contents are not disturbed during power-
down.                                                               If CS/LD is low, a low going pulse on the LDAC pin before
                                                                    the rising edge of CS/LD powers up the DAC but does not
The DAC can be put into power-down mode by using                    cause the output to be updated. If LDAC remains low after
command 0100b. The 16-bit data word is ignored. The                 the rising edge of CS/LD, then LDAC is recognized, the
supply and reference currents are reduced to almost zero            command specified in the 24-bit word just transferred is
when the DAC is powered down; the effective resistance at           executed and the DAC output is updated.

12                                                                                                                                                                                         2601f
             U                                                    LTC2601/LTC2611/LTC2621
OPERATIO
                                                              careful thought should be given to the grounding scheme
The DAC is powered up when LDAC is taken low, indepen-        and board layout in order to ensure rated performance.
dent of the state of CS/LD.
                                                              The PC board should have separate areas for the analog and
If LDAC is low at the time CS/LD goes high, it inhibits any   digital sections of the circuit. This keeps digital signals away
software power-down command that was specified in the         from sensitive analog signals and facilitates the use of
input word.                                                   separate digital and analog ground planes which have
                                                              minimal capacitive and resistive interaction with each other.
Voltage Outputs
                                                              Digital and analog ground planes should be joined at only
The rail-to-rail amplifier contained in these parts has       one point, establishing a system star ground as close to
guaranteed load regulation when sourcing or sinking up to     the device's ground pin as possible. Ideally, the analog
15mA at 5V (7.5mA at 3V).                                     ground plane should be located on the component side of
                                                              the board, and should be allowed to run under the part to
Load regulation is a measure of the amplifier's ability to    shield it from noise. Analog ground should be a continu-
maintain the rated voltage accuracy over a wide range of      ous and uninterrupted plane, except for necessary lead
load conditions. The measured change in output voltage        pads and vias, with signal traces on another layer.
per milliampere of forced load current change is ex-
pressed in LSB/mA.                                            The GND pin of the part should be connected to analog
                                                              ground. Resistance from the GND pin to system star ground
DC output impedance is equivalent to load regulation, and     should be as low as possible. Resistance here will add
may be derived from it by simply calculating a change in      directly to the effective DC output impedance of the device
units from LSB/mA to Ohms. The amplifier's DC output          (typically 0.05). Note that the LTC2601/LTC2611/
impedance is 0.05 when driving a load well away from          LTC2621 are no more susceptible to these effects than other
the rails.                                                    parts of their type; on the contrary, they allow layout-based
                                                              performance improvements to shine rather than limiting
When drawing a load current from either rail, the output      attainable performance with excessive internal resistance.
voltage headroom with respect to that rail is limited by the
25 typical channel resistance of the output devices;          Rail-to-Rail Output Considerations
e.g., when sinking 1mA, the minimum output voltage =
25 1mA = 25mV. See the graph Headroom at Rails vs           In any rail-to-rail voltage output device, the output is
Output Current in the Typical Performance Characteris-        limited to voltages within the supply range.
tics section.
                                                              Since the analog output of the device cannot go below
The amplifier is stable driving capacitive loads of up to     ground, it may limit for the lowest codes as shown in
1000pF.                                                       Figure 3b. Similarly, limiting can occur near full scale
                                                              when the REF pin is tied to VCC. If VREF = VCC and the DAC
Board Layout                                                  full-scale error (FSE) is positive, the output for the highest
                                                              codes limits at VCC as shown in Figure 3c. No full-scale
The excellent load regulation of these devices is achieved    limiting can occur if VREF is less than VCC FSE.
in part by keeping "signal" and "power" grounds sepa-
rated internally and by reducing shared internal resistance.  Offset and linearity are defined and tested over the region
                                                              of the DAC transfer function where no output limiting can
The GND pin functions both as the node to which the           occur.
reference and output voltages are referred and as a return
path for power currents in the device. Because of this,

                                                                       2601f

                                                              13
                                                                                                                        LTC2601/LTC2611/LTC2621CS/LD1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24
                                                                                                                    USCK
          SDI  C3 C2 C1 C0      X X X X D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
                                                                                                                  OPERATIOCOMMAND WORD
                                                                                                                 2601 F02a
                   2601f
                                4 DON'T CARE BITS                              DATA WORD
14
                                                   24-BIT INPUT WORD

                                Figure 2a. LTC2601 24-Bit Load Sequence (Minimum Input Word).
                                LTC2611 SDI Data Word: 14-Bit Input Code + 2 Don't-Care Bits;
                                LTC2621 SDI Data Word: 12-Bit Input Code + 4 Don't-Care Bits

CS/LD    1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32
  SCK  X X X X X X X X C3 C2 C1 C0 X X X X D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
  SDI
       DON'T CARE               COMMAND WORD       4 DON'T CARE BITS                                  DATA WORD
SDO
       X X X X X X X X C3 C2 C1 C0 X X X X D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0

                                              PREVIOUS 32-BIT INPUT WORD                                                      CURRENT
                                                                                                                                32-BIT
                                                                               t1
                                                                                          t2                                INPUT WORD

                                                                                                                                        2601 F02b

                                                                          SCK       17                     18

                                                                                          t3      t4

                                                                          SDI  D15                    D14

                                                                                              t8

                                                                          SDO  PREVIOUS D15 PREVIOUS D14

                   Figure 2b. LTC2601 32-Bit Load Sequence (Required for Daisy-Chain Operation).
                   LTC2611 SDI/SDO Data Word: 14-Bit Input Code + 2 Don't-Care Bits;
                   LTC2621 SDI/SDO Data Word: 12-Bit Input Code + 4 Don't-Care Bits
                                                                                                 LTC2601/LTC2611/LTC2621

             U
OPERATIO

                                                                                                                                                              VREF = VCC                 POSITIVE
                                                                                                                                                                                         FSE

                                                                                     VREF = VCC

                                                       OUTPUT                                                                                                                            OUTPUT
                                                      VOLTAGE                                                                                                                            VOLTAGE

                                                                                                                                                              INPUT CODE                 2601 F03
                                                                                                                                                                    (c)
        OUTPUT
       VOLTAGE                                                  0                    32, 768     65, 535

               0V                                                  INPUT CODE
NEGATIVE
                                                                                     (a)
   OFFSET
                                INPUT CODE
                                     (b)

                   Figure 3. Effects of Rail-to-Rail Operation On the DAC Transfer Curve. (a) Overall Transfer Function (b) Effect
                   of Negative Offset for Codes Near Zero Scale (c) Effect of Positive Full-Scale Error for Codes Near Full Scale

PACKAGE DESCRIPTIO                                 U

                                                                   DD Package
                                                      10-Lead Plastic DFN (3mm 3mm)

                                                        (Reference LTC DWG # 05-08-1699)

                                                                                                                                                              R = 0.115                     0.38 0.10
                                                                                                                                                                    TYP               10

                                                                                                                                                              6

                                                   0.675 0.05

3.50 0.05         1.65 0.05                                                                             3.00 0.10 1.65 0.10
                                                                                                          (4 SIDES) (2 SIDES)
2.15 0.05 (2 SIDES)

                                                                              PIN 1                                                                                                      (DD10) DFN 1103
                                                      PACKAGE TOP MARK
                                                      OUTLINE (SEE NOTE 6)

                                                                                                                                                              5                       1

                   0.25 0.05                                     0.200 REF                              0.75 0.05                                                                     0.25 0.05
                                                                                                                     0.00 0.05
                                             0.50                                                                                                                                        0.50 BSC
                                             BSC
                                                                                                                                                                          2.38 0.10
                                2.38 0.05                                                                                                                                (2 SIDES)
                                (2 SIDES)
                                                                                                                                                              BOTTOM VIEW--EXPOSED PAD

               RECOMMENDED SOLDER PAD PITCH AND DIMENSIONS

NOTE:
1. DRAWING TO BE MADE A JEDEC PACKAGE OUTLINE M0-229 VARIATION OF (WEED-2).

   CHECK THE LTC WEBSITE DATA SHEET FOR CURRENT STATUS OF VARIATION ASSIGNMENT
2. DRAWING NOT TO SCALE
3. ALL DIMENSIONS ARE IN MILLIMETERS
4. DIMENSIONS OF EXPOSED PAD ON BOTTOM OF PACKAGE DO NOT INCLUDE

   MOLD FLASH. MOLD FLASH, IF PRESENT, SHALL NOT EXCEED 0.15mm ON ANY SIDE
5. EXPOSED PAD SHALL BE SOLDER PLATED
6. SHADED AREA IS ONLY A REFERENCE FOR PIN 1 LOCATION ON THE

   TOP AND BOTTOM OF PACKAGE

                                            Information furnished by Linear Technology Corporation is believed to be accurate and reliable.                                                       2601f
                                            However, no responsibility is assumed for its use. Linear Technology Corporation makes no represen-
                                            tation that the interconnection of its circuits as described herein will not infringe on existing patent rights.                             15
LTC2601/LTC2611/LTC2621

TYPICAL APPLICATIO                 U

                        Demo Circuit DC777 Schematic. Onboard 20-Bit ADC Measures Key Performance Parameters

                                          5V                                   VREF            5V
                                                     0.1F                   1V TO 5V                     0.1F

                               10         96                                                21
                                4
                                2  LDAC   VCC VREF                   7 100    7.5k 3   VIN  FSSET VCC  SCK   9
                                3  CLR    LTC2601 VOUT                 DAC   100pF           LTC2421   SDO   8
                                5  SDI    GND                                                                7
                                1  SCK                                                                   CS  10
                                   CS/LD                                                                 FO
                                   SDO
                                                                                            ZSSET GND

                  SPI                     8                          OUTPUT                 5  6

                  BUS

                                                                                                                 2601 TA01

RELATED PARTS

PART NUMBER       DESCRIPTION                                                          COMMENTS

LTC1458/LTC1458L Quad 12-Bit Rail-to-Rail Output DACs with Added Functionality         LTC1458: VCC = 4.5V to 5.5V, VOUT = 0V to 4.096V
                                                                                       LTC1458L: VCC = 2.7V to 5.5V, VOUT = 0V to 2.5V
LTC1654           Dual 14-Bit Rail-to-Rail VOUT DAC                                    Programmable Speed/Power, 3.5s/750A, 8s/450A
LTC1655/LTC1655L  Single 16-Bit VOUT DACs with Serial Interface in SO-8                VCC = 5V(3V), Low Power, Deglitched
LTC1657/LTC1657L  Parrallel 5V/3V 16-Bit VOUT DACs                                     Low Power, Deglitched, Rail-to-Rail VOUT
LTC1660/LTC1665   Octal 10/8-Bit VOUT DACs in 16-Pin Narrow SSOP                       VCC = 2.7V to 5.5V, Micropower, Rail-to-Rail Output
LTC1661           Dual 10-Bit VOUT DAC 8-Lead MSOP                                     Micropower Rail-to-Rail Output, 3-Wire Interface
LTC1662           Dual 10-Bit VOUT DAC 8-Lead MSOP
LTC1663           Single 10-Bit VOUT DAC in SOT-23                                     Ultralow Power, Rail-to-Rail Output
LTC1664           Quad 10-Bit VOUT DAC 16-Lead SSOP
LTC1669           Single 10-Bit VOUT DAC 5-Lead SOT-23                                 SMBus Interface, Pin-for-Pin Compatible with LTC1669
LTC1821           Parallel 16-Bit Voltage Output DAC
LTC2600/LTC2610   Octal 16-/14-/12-Bit VOUT DACs in 16-Lead SSOP                       Micropower Rail-to-Rail Output, 3-Wire Interface
LTC2620
LTC2602/LTC2612   Dual 16-/14-/12-Bit VOUT DACs in 8-Lead MSOP                         Pin-for-Pin Compatible with LTC1663
LTC2622
LTC2604/LTC2614   Quad 16-/14-/12-Bit VOUT DACs in 16-Lead SSOP                        Precision 16-Bit Settling in 2s for 10V Step
LTC2624                                                                                250A per DAC, 2.5V to 5.5V Supply Range, Rail-to-Rail
                                                                                       Output

                                                                                       300A per DAC, 2.5V to 5.5V Supply Range, Rail-to-Rail
                                                                                       Output

                                                                                       250A per DAC, 2.5V to 5.5V Supply Range, Rail-to-Rail
                                                                                       Output

16 Linear Technology Corporation                                                                                                                                     2601f
             1630 McCarthy Blvd., Milpitas, CA 95035-7417                                                              LT/TP 0404 1K PRINTED IN THE USA
              (408) 432-1900 q FAX: (408) 434-0507 q www.linear.com
                                                                                                             LINEAR TECHNOLOGY CORPORATION 2004
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved