电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

LTC1955EUH

器件型号:LTC1955EUH
厂商名称:Linear ( ADI )
厂商官网:http://www.analog.com/cn/index.html
下载文档

器件描述

Dual Smart Card Interface with Serial Control

文档预览

LTC1955EUH器件文档内容

FEATURES                             U                                                               LTC1955
                                                                       U
s Compatible with ISO7816-3 and EMV Electrical                          Dual Smart Card Interface
                                                                                     with Serial Control
   Specifications
                                                                        DESCRIPTIO
s Power Management and Control for Two Smart
                                                                        The LTC1955 provides all necessary supervisory and
   Cards                                                                power control functions for two smart cards, two S.A.M.
                                                                        cards or a combination of S.A.M. and smart cards. It
s Control/Status Serial Port May be Daisy-Chained                       provides a charge pump for battery powered applications
                                                                        as well as all necessary level shifting circuitry.
   for Multicard Applications
                                                                        The card voltages can be independently set to 1.8V, 3V or
s Automatic Shutdown on Electrical Faults                               5V. Both card interfaces include a card detection channel
                                                                        with automatic debounce circuitry. To reduce wiring costs,
s Buck/Boost Charge Pump Generates 5V, 3V or 1.8V                       the LTC1955 interfaces to a microcontroller via a simple
                                                                        4-wire serial interface. Multiple devices may be connected
   Outputs (Smart Card Classes A, B and C)*                             in daisy-chain fashion so that the number of wires to the
                                                                        card socket board is independent of the number of sock-
s Independent 5V/3V/1.8V Level Control for Both Cards                   ets. Status data is returned over the same interface.

s Automatic Level Translation                                           Extensive security features ensure proper deactivation
                                                                        sequencing in the event of a supply fault or a smart card
s Supervisory Functions Prevent Smart Card Faults                       electrical fault. The smart card pins can withstand greater
                                                                        than 10kV ESD in-situ with no additional components.
s Low Operating Current: 250A Typical                                  The LTC1955 is available in a small 5mm 5mm QFN
                                                                        package.
s Ultralow Shutdown Current
                                                                             , LTC and LT are registered trademarks of Linear Technology Corporation.
s >10kV ESD on Smart Card Pins                                          *U.S. Patent No. 6,411,531

s  Small  32-Pin  5mm       5mm  QFN           Package

                    U
APPLICATIO S

s Handheld Payment Terminals
s Pay Telephones
s ATM Machines
s POS Terminals
s Computer Keyboards
s Multiple S.A.M. Sockets

TYPICAL APPLICATIO                                                          240k                  180k

                                                                                       23

                                                                        1           UNDERV               2          CARD
                                                                                                                   DETECT
                                                                        12,13 DVCC         PRES A

          Deactivation Sequence                       INPUT                 VBATT
                                                    POWER 0.1F
                                                                 4.7F                   LTC1955         3
                                                    4-WIRE              9, 10                     C8A
                                                COMMAND
                                                INTERFACE                       GND                      4

RST A                                                                                             C4A
5V/DIV                                                                                                    5
                                                                        24                        I/O A
CLK A                                                                       FAULT
5V/DIV                                                                                                    6
                                                                                                  RST A
  I/O A                                                                 27                               7
5V/DIV                                                                  28 DIN                    CLK A
                                                                                                           8               SMART CARD
  VCCA                                                                  26 DOUT                   VCCA
5V/DIV                                                                                                                     VENDOR CARD
                                                                             SCLK          PRES B        21 1F
                                                                        25                                                                                         1955 TA01
                                                                            LD
                                                                                                                                          sn1955 1955fs
                                                                        29 DATA               I/O B 20
                                                                        30                   RST B 19                           1
                                                    4-WIRE              32  RIN              CLK B 18
                                                      CARD                  SYNC              VCCB 17
                   10s/DIV                                             31 ASYNC
                                  1955 G11.eps  INTERFACE                                                     1F
                                                                                           CPO
                                                                        22 NC/NO

                                                                                C+ C

                                                                            14       11 15

                                                                                                  4.7F

                                                                                1F
LTC1955

         U WW W
ABSOLUTE AXI U RATI GS (Note 1)

VBATT, DVCC, CPO, FAULT,                                                                        IVCCA/IVCCB ........................................................................... 80mA
UNDERV to GND ....................................... 0.3V to 6.0V                             VCCA/VCCB Short-Circuit Duration .................... Indefinite
                                                                                                Operating Ambient Temperature Range
PRES A/PRES B, DATA, RIN, SYNC, ASYNC,
LD, DIN, SCLK to GND ............... 0.3V to (DVCC + 0.3V)                                        (Note 4) .............................................. 40C to 85C
I/O A .......................................... 0.3V to (VCCA + 0.3V)                         Storage Temperature Range ................. 65C to 125C
I/O B .......................................... 0.3V to (VCCB + 0.3V)

                       UW U
PACKAGE/ORDER I FOR ATIO

                                              SYNC                                                                 ORDER PART
                                                   ASYNC                                                              NUMBER
                                                        RIN
                                                             DATA                                                  LTC1955EUH
                                                                   DOUT
                                                                        DIN                                     UH PART MARKING
                                                                             SCLK                                       1955
                                                                                  LD

                                              32 31 30 29 28 27 26 25

           DVCC 1                             PIN 1                                   24        FAULT
         PRES A 2                                                                               UNDERV
                                              TOP VIEW                                23

                                     C8A 3                                            22 NC/NO

                                     C4A 4                                            21 PRES B

                                     I/O A 5                                          20 I/O B

         RST A 6                                                                      19 RST B

         CLK A 7                                                                      18 CLK B

                                     VCCA 8                                           17 VCCB

                                              9 10 11 12 13 14 15 16

                                              SGND
                                                   PGND

                                                       C
                                                             SVBATT
                                                                   PVBATT

                                                                       C+
                                                                             CPO

                                                                                  NC

                                                                             UH PACKAGE
                                                                       32-LEAD PLASTIC QFN

                                                                    TJMAX = 150C, JA = 34C/W
                                                                       EXPOSED PAD IS SGND

Consult LTC Marketing for parts specified with wider operating temperature ranges.

ELECTRICAL CHARACTERISTICS The q denotes the specifications which apply over the full operating

temperature range, otherwise specifications are at TA = 25C. VPVBATT = VSVBATT = 3.3V, DVCC = 3.3V unless otherwise noted.

PARAMETER                                     CONDITIONS                                                   MIN  TYP   MAX UNITS
Input Power Supply
VBATT Operating Voltage                                                                                 q  2.7        5.5        V
IPVBATT + ISVBATT Operating Current
                                              VCCA = 5V, VCCB = 0V, ICCA = 0A                          q       250   400        A
IPVBATT + ISVBATT Shutdown Current            VCCA = VCCB = 5V, ICCA = ICCB = 0A                       q
DVCC Operating Voltage                                                                                          350   500        A
IDVCC Operating Current                       No Cards Present, VCPO = 0V
IDVCC Shutdown Current                                                                                  q       0.75  1.75       A
Charge Pump
ROLCP 5V Mode Open-Loop                                                                                 q  1.7        5.5        V
Output Resistance
CPO Turn On Time                                                                                        q       10    25         A

                                                                                                        q       0.5   1.5        A

                                              VBATT = 3.075V, ICPO = ICCA + ICCB = 120mA, (Note 3) q            5.7   8.5        

                                              ICCA/B = 0mA, 10% to 90%                                  q       0.6   1.5        ms

                                                                                                                            sn1955 1955fs

2
                                                                                                            LTC1955

ELECTRICAL CHARACTERISTICS The q denotes the specifications which apply over the full operating

temperature range, otherwise specifications are at TA = 25C. VPVBATT = VSVBATT = 3.3V, DVCC = 3.3V unless otherwise noted.

SYMBOL                                     CONDITIONS                                   MIN           TYP   MAX UNITS

Smart Card Supplies VCCA, VCCB             5V Mode, 0 < ICCA/B < 60mA                q 4.65           5.0   5.35             V
VCCA/B Output Voltage                      3V Mode, 0 < ICCA/B < 50mA
                                           1.8V Mode, 0 < ICCA/B < 30mA              q 2.75           3.0   3.25             V
VCCA/B Turn On-Time
Undervoltage Detection                     ICCA/B = 0mA, 10% to 90%                  q 1.65           1.8   1.95             V

                                           Relative to Nominal Output                q                0.8   1.5              ms

                                                                                     q  9            5    2.5            %

Overcurrent Detection                      5V Mode                                   q  65            100   135              mA

Smart Card Detection

Debounce Time ( PRES A/B to D15/D7) VNC/NO = 0V                                      q  20            35    60               ms

PRES A, PRES B Pull-Up Current             VPRESA/B = 0                              q                1.25  2.5              A

Deactivation Time ( RST to VCC = 0.4V) ICCA/B = 0mA, CVCCA/B = 1F                   q                20    250              s

CLK A, CLK B

Low Level Output Voltage (VOL), (Note 2)   Sink Current = 200A                    q                      0.2              V
High Level Output Voltage (VOH), (Note 2)  Source Current = 200A
Rise/Fall Time, (Note 2)                   Loaded with 50pF, 10% to 90%              q VCCA/B 0.2                          V
                                                                                     q
                                                                                                            16               ns

CLK A, CLK B Frequency, (Note 2)                                                     q  10                                   MHz

RST A, RST B, C4A, C8A

Low Level Output Voltage (VOL), (Note 2)   Sink Current = 200A                    q                      0.2              V
High Level Output Voltage (VOH), (Note 2)  Source Current = 200A                    q VCCA/B 0.2
Rise/Fall Time, (Note 2)                   Loaded with 50pF, 10% to 90%              q                                       V

                                                                                                            100              ns

I/O A, I/O B

Low Level Output Voltage (VOL), (Note 2)   Sink Current = 1mA (VDATA = 0V)          q                      0.3              V
High Level Output Voltage (VOH), (Note 2)  Source Current = 20A (VDATA = VDVCC)
Rise/Fall Time, (Note 2)                   Loaded with 50pF, 10% to 90%              q 0.85 VCCA/B                         V
                                                                                     q
                                                                                                            500              ns

Short Circuit Current, (Note 2)            VDATA = 0V                                q                5     10               mA
DATA

Low Level Output Voltage (VOL)             Sink Current = 500A (VI/OA/B = 0V)     q                      0.3              V
High Level Output Voltage (VOH)            Source Current = 20A (VI/OA/B = VCCA/B)  q 0.8 DVCC
Rise/Fall Time                             Loaded with 50pF, 10% to 90%              q                                       V

                                                                                                            500              ns

RIN, DIN, SCLK, LD, SYNC, ASYNC, NC/NO                                               q                      0.15 DVCC      V
Low Input Threshold (VIL)
High Input Threshold (VIH)                                                           q 0.85 DVCC                           V
Input Current (IIH/IIL)
DOUT                                                                                 q  1                  1                A
Low Level Output Voltage (VOL)
High Level Output Voltage (VOH)            Sink Current = 200A                    q                      0.3              V
UNDERV                                     Source Current = 200A                    q DVCC 0.3
                                                                                                                             V

Threshold                                                                            q 1.17           1.23  1.29             V

Leakage Current                            VUNDERV = 3.3V                            q                      50               nA

                                                                                                                   sn1955 1955fs

                                                                                                                     3
LTC1955

ELECTRICAL CHARACTERISTICS The q denotes the specifications which apply over the full operating

temperature range, otherwise specifications are at TA = 25C. VPVBATT = VSVBATT = 3.3V, DVCC = 3.3V unless otherwise noted.

PARAMETER                                      CONDITIONS                                                                                                         MIN                    TYP     MAX UNITS
FAULT                                                                                                                                                                                    0.005
Low Level Output Voltage (VOL)                 Sink Current = 200A                                                                                    q                                           0.3                 V
Leakage Current                                VFAULT = 5.5V                                                                                             q
                                                                                                                                                                                                     1            A

SYMBOL PARAMETER                               CONDITIONS                                                                                                                        MIN     TYP     MAX UNITS
Serial Port Timing

tDS      DIN Valid to SCLK Setup                                                                                                                         q                       8                                ns

tDH      DIN Valid to SCLK Hold                                                                                                                          q                       8                                ns

tDD      DOUT Output Delay                     CLOAD = 15pF                                                                                              q                       15                  60           ns

tL       SCLK Low Time                                                                                                                                   q                       50                               ns

tH       SCLK High Time                                                                                                                                  q                       50                               ns

tLW      LD Pulse Width                                                                                                                                  q                       50                               ns

tCL      SCLK to LD                                                                                                                                      q                       50                               ns

tLC      LD to SCLK                                                                                                                                      q                       0                                ns

Note 1: Absolute Maximum Ratings are those values beyond which the life                                                     Note 4: The LTC1955E is guaranteed to meet performance specifications
of a device may be impaired.                                                                                                from 0C to 70C. Specifications over the 40C to 85C operating
                                                                                                                            ambient temperature range are assured by design, characterization and
Note 2: This specification applies to all three smart card voltage classes:                                                 correlation with statistical process controls.
1.8V, 3V and 5V.

Note 3: ROLCP  (2VBATT VCPO)/ICPO; VCPO will depend upon total load
(ICCA + ICCB) and minimum supply voltage VBATT. See Figure 6.

                                  UW
TYPICAL PERFOR A CE CHARACTERISTICS

        No Load Supply Current vs VBATT                                                                        I/O X Short-Circuit Current vs                                       Charge Pump Open-Loop Output
                                                                                                               Temperature                                                          Resistance vs Temperature
    600                                                                                                                                                                             (2VIN VCPO) / ILOAD(MAX)
              TA = 25C                                                                                     6.0
                                                                                                                                                                                 7.0
    500 ICCA = ICCB = 0A                                                                                            DVCC = VBATT = 5.5V
                                                                                                                     VCCX = 5V                                                            VIN = 2.7V
                             VCCA = VCCB = 5V                                                               5.5                                                                           VCPO = 4.9V
    400                                                                                                                                                                          6.5
SUPPLY CURRENT (A)
                                                                             SHORT-CIRCUIT CURRENT (mA)     5.0                                                                  6.0

                                                                                                                                                           OUTPUT RESISTANCE ()
    300  VCCA = 1.8V, VCCB = 0V

                                                                                                            4.5                                                                  5.5

    200

    100                                                                                                     4.0                                                                  5.0

     0                                                                                                      3.5     15 10  35        60       85                                4.5     15 10  35        60     85
      2.7 3.1 3.5 3.9 4.3 4.7 5.1 5.5                                                                          40                                                                  40
                       SUPPLY VOLTAGE (V)
                                                                                                                    TEMPERATURE (C)                                                     TEMPERATURE (C)
                                                                                                  1955 G01
                                                                                                                                               1955 G02                                                        1955 G03

                                                                                                                                                                                                           sn1955 1955fs

4
                                                                                                                                                                                                                                                                  LTC1955

                                                             UW
TYPICAL PERFOR A CE CHARACTERISTICS

                       VCCX Overcurrent Shutdown                                                   Card Detection Debounce Time vs                                                                                                                Bidirectional Channel (I/O A, I/O B)
                       Threshold vs Temperature                                                    VBATT Supply Voltage                                                                                                                           Low Output Level vs Temperature

                   180                                                                          60                                                                                                                                          0.16
                             VBATT = 3.3V
                             VCPO = 5.75V                                                       55                                                                                                     I/O A, I/O B LOW OUTPUT VOLTAGE (V)            VDATA = 0V  VCCX = 1.8V
                                                                                                                                        TA = 85C                                                                                                     IOL = 1mA
                   160                                                                                                                                                                                                                      0.14 VBATT = 2.7V
                                                                                                50
LOAD CURRENT (mA)                                 VCCX = 1.8V              DEBOUNCE TIME (ms)
                   140                                                                          45       TA = 25C                                                                                                                                                                 VCCX = 3V
                                                                                                                                                                                                                                            0.12
                                                  VCCX = 3V
                   120                                                                          40                                                                                                                                          0.10                  VCCX = 5V

                                                                                                35       TA = 40C

                   100                                                                                                                                                                                                                      0.08
                                                  VCCX = 5V
                                                                                                30

                              80                                                                25                                                                                                                                          0.06     15 10       35                          60    85
                                                                                                   2.7                                                                                                                                          40
                              40 15 10              35     60  85                                      3.1 3.5 3.9 4.3 4.7 5.1 5.5
                                                                                                             VBATT SUPPLY VOLTAGE (V)
                                       TEMPERATURE (C)                                                                                                                                                                                              TEMPERATURE (C)
                                                                                                                                                                                     1955 G05
                                                                 1955 G04                                                                                                                                                                                                                         1955 G06

                                  VBATT Quiescent Current                                          VBATT Shutdown Current vs                                                                                                                    DVCC Shutdown Current vs Supply
                                  [IBATT 2 (ICCA + ICCB)]                                        Supply Voltage                                                                                                                               Voltage
                                  vs Load Current
                                                                                                3.0                                                                                                                                         1.0
VBATT QUIESCENT CURRENT (mA)  10                                                                         VDVCC = VBATT                                                                                                                               VDVCC = VBATT
                                    VBATT = 3.1V
                                                                                                2.5                                                                                                                                         0.8
                               9 TA = 25C
                               8                                                                                                                                                                                                                                                   TA = 40C
                                                                                                                                                                                                                                            0.6
                              7                                            SUPPLY CURRENT (A)  2.0                 TA = 40C                                                                         SUPPLY CURRENT (A)

                              6                                                                          TA = 25C

                              5                                                                 1.5

                              4                                                                                                                                                                                                             0.4
                                                                                                                                                                                                                                                                                   TA = 25C, 85C
                              3                                                                 1.0
                                                                                                                                          TA = 85C                                                                                         0.2
                              2
                                                                                                0.5

                              1

                              0        100                  10m 100m                           0                                                                                                                                           0
                                  10             1m                                             2.7 3.1 3.5 3.9 4.3 4.7 5.1 5.5                                                                                                             2.7 3.1 3.5 3.9 4.3 4.7 5.1 5.5

                                       LOAD CURRENT (A)                                                       VBATT SUPPLY VOLTAGE (V)                                                                                                                    VDVCC SUPPLY VOLTAGE (V)

                                                                 1955 G07                                                                                                                    1955 G08                                                                                                                                    1955 G09

                                       Charge Pump and LDO Activation                              Deactivation Sequence                                                                                                                      Data I/O Channel, CL = 50pF

                     VCPO                                                                       RST A                                                                   I/O A
                   5V/DIV                                                                       5V/DIV                                                                2V/DIV

                     VCCA                                                                        CLK A                                                                  DATA
                   5V/DIV                                                                       5V/DIV                                                                2V/DIV

                     I/O A                                                                        I/O A                                              1955 G11.eps
                   5V/DIV                                                                       5V/DIV

                                                                                                  VCCA
                                                                                                5V/DIV

                                                  1ms/DIV        1955 G10                                10s/DIV                                                                                                                                                 100ns/DIV                       1955 G12

                                                                                                                                                                                                                                                                             sn1955 1955fs

                                                                                                                                                                                                                                                                               5
LTC1955

U UU
PI FU CTIO S
                                                              ASYNC: Input. The ASYNC pin provides the clock input for
SVBATT: Power. Supply voltage for analog sections of the      asynchronous cards and should be connected to a free
LTC1955.                                                      running clock. The clock signal to the smart card can be a
                                                              1, 2, 4 or 8 version of the signal on ASYNC. Asynchro-
PVBATT: Power. Supply voltage for the charge pump.            nous cards can also be placed in clock stop mode with the
                                                              clock stopped either high or low.
DVCC: Power. Reference voltage for the control logic.
                                                              DIN: Input. Input for the serial port. Command data is
SGND: Ground. Signal ground for analog sections of the        shifted into DIN synchronously with SCLK. DIN can be
LTC1955.                                                      connected directly to a microcontroller or the DOUT pin of
                                                              another LTC1955 for daisy chained operation.
PGND: Ground. Power ground for the charge pump. This
pin should be connected directly to a low impedance           DOUT: Output. Output for the serial port. Smart card status
ground plane.                                                 data is shifted out of DOUT synchronously with SCLK. DOUT
                                                              can be connected directly to a microcontroller or the DIN
CPO: Charge Pump. CPO is the output of the charge pump.       pin of another LTC1955 for daisy chained operation.
When one or both of the smart cards requires power, the
charge pump will charge CPO to either 3.7V or 5.35V           SCLK: Input. The SCLK pin clocks the serial port. Each new
depending on what smart card voltages are required. A low     data bit is received on the rising edge of SCLK. SCLK
impedance 4.7F X5R or X7R ceramic capacitor is re-           should be left high during idle times and should not be
quired on CPO.                                                clocked when LD is low.

C +, C: Charge Pump. Charge pump flying capacitor pins.      LD: Input. The falling edge of this pin loads the current
A 1F X5R or X7R ceramic capacitor should be connected        state of the shift register into the command register.
from C+ to C.                                                Command changes to both smart card channels will be
                                                              updated on the falling edge of LD. The rising edge of LD
DATA: Input/Output. Microcontroller side data I/O pin. The    latches status information from the smart card channels
DATA pin provides the bidirectional communication path        into the shift register for the next read/write cycle.
to both smart cards. One, both or neither of the cards may
be selected to communicate via the DATA pin. If several       NC/NO: Input. This pin controls the activation level of the
LTC1955s are connected in parallel, the DATA pin can be       PRES A/PRES B pins. When it is high (DVCC), the PRES
made high impedance by selecting neither card. The C4A        pins are active high. When it is low (GND), the PRES pins
and C8A synchronous card pins can be selected to con-         are active low. When a ground side N.O. switch is used, the
nect to the DATA pin via the serial port (see Table 4).       NC/NO pin should be grounded. When a ground side N.C.
                                                              switch is used, the NC/NO pin should be connected to
RIN: Input. The RIN pin supplies the RST signal to both       DVCC.
smart cards. It is level shifted and transmitted directly to
the RST pin of a selected card socket. When a card is         Note: If an N.C. switch is used, a small current (several
deselected, the RST A/RST B pin for that channel is latched   microamperes) will flow through the switch whenever a
at its current state.                                         smart card is not present. For ultralow power consump-
                                                              tion in shutdown, an N.O. switch is optimum.
SYNC: Input. The SYNC pin provides the clock input for
synchronous smart cards. When a synchronous card is
selected, its CLK pin follows SYNC directly. When a
synchronous card is deselected, the CLK A/CLK B pin for
that channel is latched at its current state.

                                                              sn1955 1955fs

6
                                                               LTC1955

U UU
PI FU CTIO S
                                                               CLK A/CLK B: Card Socket. The CLK A/CLK B pins should
PRES A/PRES B: Card Socket. The PRES A/PRES B pins             be connected to the CLK pins of the respective smart card
are used to detect the presence of the smart cards. They       sockets. The CLK A/CLK B signals can be derived from
can be connected to either normally open or normally           either the SYNC input or the ASYNC input depending on
closed detection switches on the smart card acceptor's         which type of card is being accessed. The card type is
sockets. The NC/NO pin should be set appropriately. These      selected via the serial port (see Tables 1 and 3).
pins have a pull-up current source on-chip so no external
components are required.                                       VCCA, VCCB: Card Socket. The VCCA/VCCB pins should be
                                                               connected to the VCC pins of the respective smart card
C4A/C8A: Card Socket. These pins connect to the C4 and         sockets. The activation of a VCCA/VCCB pin is controlled by
C8 pins of synchronous memory cards on smart card              the serial port (see Tables 1 and 2) and can be set to 0V,
socket A. The signal for these pins is unidirectional and can  1.8V, 3V or 5V. The voltage levels of the two card sockets
only be sent to the card. Data for C4A and C8A is transmit-    are controlled independently for maximum flexibility.
ted via the DATA pin and may be selected in place of I/OA
via the serial port (see Table 4). When either C4A or C8A      FAULT: Output. The FAULT pin can be used as an interrupt
is selected, it will follow the DATA pin. When it is dese-     to a microcontroller to indicate when a fault has occurred.
lected, it will remain latched at its current state.           It is an open drain output, which is logically equivalent to
                                                               D4 + D5 + D12 + D13. (See Table 1)
I/O A/I/O B: Card Socket. The I/O A/I/O B pins connect to
the I/O pins of the respective smart card sockets. When a      UNDERV: Input. The UNDERV pin provides security by
smart card is selected, its I/O pin connects to the DATA pin.  supplying a precision undervoltage threshold for external
When a smart card is deselected, its I/O A/I/O B pin returns   supply monitoring. An external resistive voltage divider
to the idle state (H).                                         programs the desired undervoltage threshold. Once
                                                               UNDERV falls below 1.23V, the LTC1955 automatically
RST A/RST B: Card Socket. These pins should be con-            begins the deactivation sequence on any channel that is
nected to the RST pins of the respective smart card            active.
sockets. The RST A/RST B signals are derived from the RIN
pin. When a card is selected, its RST pin follows RIN. When    If external supply monitoring is not required, the UNDERV
a card is deselected, the RST A/RST B pin for that channel     pin should be connected to either SVBATT or DVCC.
holds the current value on RIN.

                                                               sn1955 1955fs

                                                                 7
LTC1955       W
BLOCK DIAGRA

                                                                  CHARGE PUMP

                                                  C+  C PGND SVBATT PVBATT CPO

                                                  14 11 10        12           13  15

                                                  CHARGE
                                                   PUMP

              VCCB 17                     LDO B                         LDO A          8 VCCA
                                                                                       5 I/O A
              I/O B 20

      SMART   CLK B 18                                 CLOCK                           4 C4A                                         SMART
        CARD  RST B 19                               CONTROL                           3 C8A                                         CARD
                                                                                                                                     SOCKET A
   SOCKET B                                             LOGIC
                                                       RESET
              PRES B 21                              CONTROL                           7 CLK A
                                                        LOGIC
                               DATA 29                                                 6 RST A
                                                   STATUS DATA
                 SMART ASYNC 31                                                        2 PRES A
                   CARD                           SHIFT REGISTER                       22 NC/NO
                                                                                       24 FAULT
   COMMUNICATIONS SYNC 32

                                  RIN 30

                                DIN 27                                                 9 SGND
                                                                                                     DIGITAL
          SERIAL PORT DOUT 28                                                                        SUPPLY
   COMMAND/STATUS
                                                                                       1 DVCC
                    DATA SCLK 26

                                 LD 25

                                                                                      23 UNDERV

                                                  COMMAND LATCH

                                                                               +
                                                                                    1.23V +

                                                                                                                            1955 BD

                                                                                                                                               sn1955 1955fs

8
             U                                                                                                              LTC1955
OPERATIO
                                                                                                Operating mode of asynchronous cards (clock stop
Serial Port                                                                                       high, low, 1, 2, 4 or 8)

The microcontroller compatible serial port provides all of                                     Selection of the I/O, C4 or C8 pins for card socket A
the command and control inputs for the LTC1955 as well
as the status of the two smart cards. Data on the DIN input                                    The serial port provides the following status data:
is loaded on the rising edge of SCLK. D15 is loaded first
and D0 last. At the same time the command bits are being                                        It indicates the presence or absence of the smart cards.
shifted into the DIN input, the status bits are being shifted
out of the DOUT output. The status bits are presented to                                        It indicates the readiness of the smart card VCC sup-
DOUT on the rising edge of SCLK. Once all bits have been                                          plies. Communication with a smart card is disabled
clocked into the shift register, the command data is loaded                                       until its power supply voltage has reached the final
into the command latch by bringing LD low. At this time                                           value.
the command latch is updated and the LTC1955 will begin
to act on the new command set. When LD is low, the shift                                        It indicates fault status. In the event of an electrical or
register is transparent to the status data of the two smart                                       ATR fault, the fault is reported. For electrical faults, the
card channels. The status data is latched into the shift                                          LTC1955 will automatically deactivate the smart card.
register on the rising edge of LD. SCLK should be held in
the high state when idle and should only be clocked when                                       Table 1 illustrates the command inputs and status outputs
LD is high. Likewise LD should only be brought high when                                       associated with each bit of the serial data word.
SCLK is high. Figure 2 shows the operation of the serial
port.                                                                                          Three voltage options are available from the LTC1955: 5V,
                                                                                               3V and 1.8V. Bits D0, D1 (card B) and D8, D9 (card A)
Multiple LTC1955s may be daisy-chained together by                                             determine which voltage is selected. Setting both control
connecting the DOUT pin of one LTC1955 to the DIN pin of                                       bits of a channel to 0 deactivates that channel and sets the
another. Figure 7 shows an example of multiple LTC1955s                                        smart card supply voltage to 0V. If both channels are
daisy chained together.                                                                        deactivated, the LTC1955 is in shutdown. Table 2 shows
                                                                                               the operation of the supply control bits.
The maximum clock rate for the serial port is 10MHz.
                                                                                               The CLK A/CLK B pins to the smart cards can be pro-
The serial port controls the following parameters of each                                      grammed for various modes. Both synchronous and asyn-
smart card socket:                                                                             chronous cards are supported. There are several options
                                                                                               available with asynchronous cards. Table 3 shows how all
Selection/deselection of a smart card                                                        clock options are obtained using bits D5D7 (card B) and
                                                                                               D13D15 (card A). The default state of the LTC1955 on
VCC voltage level of each card (5V/3V/1.8V/0V)                                               power up is synchronous mode.

Clock mode of each card (synchronous or asynchro-                                                tH              tL  tCL       tLW
   nous)

                                                       tLC tDS tDH
                                                                                          tDD

                                        SCLK

DIN   X       D15       D14                                                                    D2          D1      D0       X

LD

DOUT     D15       D14       D13                                                                       D1      D0      D15 FROM       D15
                                                                                                                         INPUT

                                                                                                                                                                                                1955 F02

                        Figure 2. Serial Port Timing Diagram

                                                                                                                                                                                                          sn1955 1955fs

                                                                                                                                                                                                            9
LTC1955
             U

OPERATIO

Table 1. Serial Port Commands                                To receive status data from the serial port, a read/write
                                                             operation must be performed. When polling for the pres-
    STATUS OUTPUT              BIT COMMAND INPUT             ence of a smart card on both channels, the input word
                                                             should be set to $0000 since this is the shutdown com-
CARD B 0                       D0 VCCB Options               mand for the LTC1955. However, consider the example
              0                D1 (See Table 2)              where some operation is already being performed on
                                                             channel A. If, for example, the previous command was
    0                          D2 Card B Select/Deselect     $BE00 (VCCA set to 3V, card selected, I/O A connected to
                                                             DATA and CLK A set to ASYNC2), then the commands for
    0                          D3 Data Pull-Up Defeat        this channel must be rewritten to the serial port each time.
                                                             To poll for the presence of a card on channel B, or even the
    Card B Electrical Fault D4 Reserved (Always Set to "0")  VCCA READY status, then $BE00 should be rewritten on
                                                             each new read/write cycle. Once a card is detected on
    Card B ATR Fault           D5 Card B Clock Options       channel B, the commands for channel B can be changed
                                                             but the $BExx should continue to be rewritten for channel
    Card B VCC Ready           D6 (See Table 3)              A.
    Card B Present             D7

CARD A 0                       D8 VCCA Options
              0                D9 (See Table 2)

    0                          D10 Card A Select/Deselect

    0                          D11 Card A Communications

    Card A Electrical Fault D12 Options (See Table 4)

    Card A ATR Fault           D13 Card A Clock Options

    Card A VCC Ready           D14 (See Table 3)             Bidirectional Channels
    Card A Present             D15
                                                             The bidirectional channels are level shifted to the appropri-
Table 2. VCC and Shutdown Options                            ate VCCA/B voltages at the I/O A/I/O B pins.

D9 D8 Status (Card A)                                        An NMOS pass transistor performs the level shifting. The
D1 D0 Status (Card B)                                        gate of the NMOS transistor is biased such that the
                                                             transistor is completely off when both sides have relin-
0   0 VCC = 0V (Shutdown)                                    quished the channel. If one side of the channel asserts an
                                                             L, then the transistor will convey the L to the other side.
0   1 VCC = 1.8V                                             Note that current passes from the receiving side of the
                                                             channel to the transmitting side. The low output voltage of
1   0 VCC = 3V                                               the receiving side will be dependent upon the voltage at the
                                                             transmitting side plus the I R drop of the pass transistor.
1   1 VCC = 5V

Table 3. Clock Options

D7  D6 D5 Clock Mode Card B                                  When a card socket is selected, it becomes a candidate to
                                                             drive data on the DATA pin and likewise receive data from
D15 D14 D13 Clock Mode Card A                                the DATA pin. When a card socket is deselected, the
                                                             voltage on its I/O A/I/O B pin will return to the idle state (H)
0   0            0 Synchronous Mode                          and the DATA side of that channel will become high
                                                             impedance. If both cards are deselected, the DATA pin will
0   0            1 Unused                                    be high impedance.

0   1            0 Asynchronous Stop Low

0   1            1 Asynchronous Stop High

1   0            0 Asynchronous 1

1   0            1 Asynchronous 2

1   1            0 Asynchronous 4                           Both cards may be deselected at the same time to allow
                                                             communication with a second LTC1955.
1   1            1 Asynchronous 8

                                                             Card channel A includes provision for unidirectional com-

                                                             munication with the C4 and C8 pins of the smart card. The

                                                             C4, C8 and I/O pins of card A are individually multiplexed

                                                             to the DATA pin using bits D11 and D12 as shown in

                                                             Table 4.                sn1955 1955fs

10
                                                                                                        LTC1955

             U
OPERATIO

Table 4. Card A Communications Options                                      In asynchronous mode the CLK A/CLK B pins follow either
                                                                            the ASYNC pin (1 mode) or a divided version of this pin.
D12 D11 Card A Communication Mode                                           The CLK A/CLK B pins can also be stopped high or low. The
                                                                            available divider ratios include 2, 4 and 8. When
0  0 Nothing Selected                                                       switching between divider ratios, the internal selection
                                                                            circuitry ensures that no spikes or glitches appear on the
0  1 C4A Connected to DATA Pin                                              CLK A/CLK B pins. Consequently, it may take up to 8 clock
                                                                            pulses for the clock frequency change command to take
1  0 C8A Connected to DATA Pin                                              affect. Synchronization circuitry ensures that no glitches
                                                                            occur when entering or exiting one of the stop modes. For
1  1 I/O A Connected to DATA Pin                                            example, when entering stop low mode, the selection
                                                                            circuitry waits for the next falling edge of the respective
Note that if a reset is initiated with both cards selected,                 CLK A/CLK B signal to make the change. Likewise if stop
then both may give an answer to reset and collide on the                    high is selected it will occur on the next rising edge.
DATA line. No damage will occur but data could be lost or
corrupted.                                                                  Deselection of an asynchronous card does not affect its
                                                                            CLK A/CLK B pin. Its clock can be started, stopped or its
Dynamic Pull-Up Current Sources                                             divider ratio changed at any time.

The current sources on the bidirectional pins (DATA, I/O A/                 To clean up the duty cycle of the incoming clock in
I/O B) are dynamically activated to achieve a fast rise time                asynchronous applications, any of the clock divider modes
with a relatively small static current*. Once a bidirectional               2, 4 or 8 will yield a very nearly 50% duty cycle.
pin is relinquished, a small start up current begins to
charge the node. An edge rate detector determines if the                    Additional synchronization circuitry prevents glitches from
pin is released by comparing its slew rate with an internal                 occurring when switching between synchronous mode
reference value. If a valid transition is detected, a large                 and asynchronous mode. Because of this circuitry, two
pull-up current enhances the edge rate on the node. The                     edges (a falling edge followed by a rising edge) are
higher slew rate corroborates the decision to charge the                    necessary at the CLK pin to switch modes from asynchro-
node thereby affecting a dynamic form of hysteresis.                        nous to synchronous. For example, if clock stop mode is
                                                                            engaged, the clock channel will not change modes until
    LOCAL                               +  VREF                             clock stop mode is disengaged.
   SUPPLY
                                                                            Any combination of cards, synchronous or asynchronous,
   ISTART                                                                  can be used as both channels can be set to any of the clock
                                                                            modes or divider ratios independently.
   BIDIRECTIONAL                dv
                  PIN           dt                                          Both SYNC and ASYNC inputs are independently level
                                                                            shifted to the appropriate voltage for the CLK A/CLK B pins
                                                                  1955 F03  (5V, 3V, 1.8V).

   Figure 3. Dynamic Pull-Up Current Sources                                Reset Channels

Clock Channels                                                              When a card is selected, the reset channels provide a level
                                                                            shifted path from the RIN pin to the RST A/RST B pins.
As described in the section Serial Port, the LTC1955                        When a card is deselected its RST A/RST B pin is latched
supports both synchronous and asynchronous smart                            at the current value of RIN.
cards. On start-up, or when bits D13-D15 for card A and
bits D5-D7 for card B are set to 0s, the clock channel is in                *U.S. Patent No. 6,356,140
synchronous mode. The remaining modes are used for
asynchronous cards.

In synchronous mode the CLK A/CLK B pins follow the
SYNC pin for a channel that is selected. If a channel is
deselected (via the serial port) the CLK A/CLK B line for that
channel is latched at its current value.

                                                                                                        sn1955 1955fs

                                                                                                        11
LTC1955                                                        Manual deactivation may be performed under software
                                                               control by setting the smart card pins to 0V in the desired
             U                                                 sequence via the control pins (SYNC, ASYNC, RIN, DATA
OPERATIO                                                       and the serial port). For most applications this will be
                                                               cumbersome and the built-in deactivation will be used
Smart Card Detection Circuits                                  instead.

The PRES A/PRES B pins are used to detect the presence         Automatic Deactivation
of a smart card. An automatic debounce circuit waits until
a smart card has been present for a continuous period of       The built-in deactivation sequence can be executed via the
typically 35ms. Once a valid card indication exists, the       serial port simply by setting the appropriate control bits
status bit for that channel is updated and may be polled by    (D0 and D1 or D8 and D9) to 0. The deactivation sequence
cycling data through the serial port. The DOUT pin (equiva-    is outlined below.
lent to D15) of the serial port can be used to indicate the
presence of a card on channel A in real time if LD is held     1. The RST A/RST B pin for that channel is immediately
low.                                                              brought low.

The PRES A/PRES B pins have built-in pull-up current           2. The deactivation of the CLK A/CLK B pins depends upon
sources so no external components are required for                which type of card is used:
switch detection. The pull-up current sources are de-
signed to have a small current when the pin voltage is            If the smart card was set to asynchronous mode then
below approximately 1V but somewhat higher current                the CLK A/CLK B pin will be latched low on its next falling
when the pin voltage reaches 1V. This helps maintain low          edge. If no falling edges occur within 5s (min) then the
power dissipation when a card is present and yet fast             CLK A/CLK B line is forced low.
response time to a card removal.
                                                                  If the smart card was set to synchronous mode then the
The PRES A/PRES B pins can be configured to respond to            CLK A/CLK B pin is immediately latched at its current
either normally open or normally closed switches via the          value (either high or low) and then forced low after a
NC/NO pin.                                                        duration of 5s (min). During the 5s timeout period
                                                                  changes on SYNC will be ignored.
Activation/Deactivation
                                                               3. The I/O A/I/O B, C4A and C8A pins for that channel are
For maximum flexibility, the activation sequencing of the         brought low.
smart card is left to the application programmer. Upon
activation, to comply with relevant smart card standards,      4. The VCCA/VCCB pin is brought low.
none of the smart card signal pins will be allowed to go
high before the smart card supply voltage (VCCA/VCCB) has      If an error occurs on one smart card, operation of the other
reached its final value. Deactivation can be achieved either   card is unaffected.
manually or automatically. An electrical fault condition will
trigger the automatic deactivation.

                                                               sn1955 1955fs

12
             U                                                                              LTC1955
OPERATIO
                                                               Short circuits on the I/O A/I/O B lines will not be detected
Electrical Fault Detection                                     by the fault detection hardware; however, a short circuit
                                                               from these lines to their respective VCCA/VCCB pins will be
Several types of faults are detected by the LTC1955. They      compliant with the maximum current limits set by appli-
include VCCA/VCCB undervoltage, VCCA/VCCB overcurrent,         cable standards (<15mA).
CLK A/CLK B, RST A/RST B, C8A, C4A short circuit, card
removal during a transaction, failed answer to reset (ATR),    Answer to Reset (ATR) Fault Detection
supply undervoltage or UNDERV and chip overtemperature.
To prevent false errors from plaguing the microcontroller,     Answer to Reset faults are detected by an internal counter
the electrical faults are acted upon only after a 5s (min)    that is started once the RST A/B line goes high. If the DATA
timeout period. Card removal during transaction faults         pin remains high for 40,000 clock cycles, the ATR fault bit
initiate the deactivation sequence immediately.                for a given channel is set in the serial port's status register
                                                               (see Table 1) and the FAULT pin is brought low.
VCCA/VCCB under voltage faults are determined by com-
paring the actual output voltage with the internal reference   An ATR fault can not occur if the clock mode of a channel
voltage. If the output is more than ~5% below its set point    is set to synchronous. ATR faults will only occur for
for the entire timeout period, the fault is reported and the   asynchronous smart cards.
deactivation sequence is initiated.
                                                               ATR faults are cleared by bringing the RST A/B pin low for
VCCA/VCCB overcurrent faults are detected by comparing         the faulted channel. This will also clear the FAULT pin to
the output current of the LDOs with an internal reference      the Hi-Z state (assuming no other errors are causing
level. If the current of an LDO is more than 100mA (typ) for   FAULT to be low).
the entire timeout period, the fault is reported and the
deactivation sequence is initiated.                            An ATR fault will not automatically deactivate a card
                                                               channel. It is the application programmer's responsibility
CLK A/CLK B and RST A/RST B faults are detected by             to check the status register for ATR faults and deactivate
comparing the outputs of these pins with their expected        the smart card channel in accordance with smart card
signals. If the signal on a pin is incorrect for the entire    standards. Generally the application has 50ms (EMV
timeout period, the fault is reported and the deactivation     2.1.3.1, 2.1.3.2) from the 40,000th clock pulse to deacti-
sequence is initiated.                                         vate the card. Once the LTC1955 receives the deactivation
                                                               command, it will shut down a card channel in less than
The clock channels are a special case. Since they can have     250s.
a free running clock, the error indication is accumulated
over a longer period of time without being cleared. Even       Using the FAULT Pin
though the clock may be running, an error will still be
detected.                                                      The FAULT pin can be used as an interrupt to a
                                                               microcontroller. It is an open-drain output and generally
An overtemperature fault is detected by sensing the junc-      requires a pull-up resistor. The FAULT pin will go low when
tion temperature of the IC. If the junction temperature        either an electrical fault or an answer to reset fault occurs
exceeds approximately 150C for the entire timeout             on either channel. Thus there are four possible faults that
period, the fault is reported by setting both fault bits (D4   can cause it to indicate a problem. The serial port's status
and D12) and the deactivation sequence is initiated.           register must be polled to find out what type of fault
                                                               occured and on which channel. The FAULT pin is logically
A card removal fault is determined as soon as the PRES A/      equivalent to D4+D5+D12+D13 (see Table 1).
PRES B pin is high (for NC/NO = 0). Once this occurs the
fault is reported and the deactivation sequence is initiated.                                                                                                             sn1955 1955fs

If no card is present, and the application software attempts                         13
to power up a card socket, an automatic fault will result on
that channel.
LTC1955

         U W UU
APPLICATIO S I FOR ATIO
                                                               (i.e., minimum inductance). The PVBATT/SVBATT nodes
10kV ESD Protection                                            should be especially well bypassed. The capacitor for this
                                                               node should be directly adjacent to the QFN package. The
All smart card pins (CLK A/CLK B, RST A/RST B, I/O A/          CPO and flying capacitors should be very close as well. The
I/O B, C4A, C8A and VCCA/VCCB) can withstand over 10kV         LTC1955 can tolerate more distance between the LDO
of human body model ESD in-situ. In order to ensure            capacitors and the VCCA/B pins.
proper ESD protection, careful board layout is required.
The PGND and SGND pins should be tied directly to a            Figure 4 shows an example of a tight printed circuit board
ground plane. The VCCA/VCCB capacitors should be located       using single layer copper. For best performance a multi-
very close to the VCCA/VCCB pins and tied immediately to       layer board can be used and should employ a solid ground
the ground plane.                                              plane on at least one layer.

Capacitor Selection                                            The following capacitors are recommended for use with
                                                               the LTC1955:
Warning: A polarized capacitor such as tantalum or alumi-
num should never be used for the flying capacitor since its            Type  Value Case Size Murata P/N
voltage can reverse upon start up of the LTC1955. Low                  X5R
ESR ceramic capacitors should always be used for the           CIN           4.7F  0805 GRM40-034 X5R 475K 6.3
flying capacitor.                                              CPO     X5R
                                                                             1F    0603 GRM39 X5R 105K 6.3
A total of six capacitors are required to operate the          CFLY    X5R
LTC1955. An input bypass capacitor is required at PVBATT,      VCCA/B        0.1F  0402 GRM36 X5R 104K 10
SVBATT and DVCC. Output bypass capacitors are required
on each of the smart card VCCA/VCCB pins. A charge pump        CDVCC
flying capacitor is required from C+ to C and a charge
storage capacitor is required on the charge pump out pin               VCCA
CPO.
                                                                             GND    VBATT  VCCB 1955 F04
To prevent excessive noise spikes due to charge pump
operation, low ESR (equivalent series resistance) multi-               Figure 4. Optimum Single Layer PCB Layout
layer ceramic capacitors are strongly recommended.
                                                                                                                                                             sn1955 1955fs
There are several types of ceramic capacitors available
each having considerably different characteristics. For
example, X7R/X5R ceramic capacitors have excellent volt-
age and temperature stability but relatively low packing
density. Y5V ceramic capacitors have apparently higher
packing density but poor performance over their rated
voltage or temperature ranges. Under certain voltage and
temperature conditions, Y5V and X7R/X5R ceramic ca-
pacitors can be compared directly by case size rather than
specified value for a desired minimum capacitance.

Placement of the capacitors is critical for correct operation
of the LTC1955. Because the charge pump generates large
current steps, all of the capacitors should be placed as
close to the LTC1955 as possible. The low impedance
nature of multilayer ceramic chip capacitors will minimize
voltage spikes but only if the power path is kept very short

14
                                                                                          LTC1955

U W UU
APPLICATIO S I FOR ATIO
                                                              Daisy-Chained Operation
Interfacing to a Microcontroller
                                                              For applications requiring more than two card sockets, the
The serial port of the LTC1955 can be connected directly      serial port of the LTC1955 is designed to be easily daisy-
to a 68HC11 style microcontroller's serial port. The          chained. The DOUT pin of one LTC1955 can be connected
microcontroller should be configured as the master device     directly to the DIN pin of another LTC1955. Rather than
and its clock's idle state should be set to high (MSTR = 1,   sending two 8-bit bytes before asserting LD, the
CPOL = 1 and CPHA = 0 for the MC68HC11 family).               microcontroller should send two 8-bit bytes per device.
Figure 4 shows the recommended configuration and di-          LD should only be asserted after all devices have been
rection of data flow. Note that an additional I/O line is     updated. Figure 7 shows three LTC1955s cascaded in
necessary for LD to load the data once it has shifted around  daisy chain fashion. In this case the microcontroller would
the loop. Command data is latched into the command            write six 8-bit bytes before asserting the LD pin. Alterna-
register on the falling edge of the LD signal. The LTC1955    tively, if two serial ports are available on the microcontroller,
will begin to act on new command data as soon as LD goes      then two LTC1955s can be controlled independently.
low. Any general purpose microcontroller I/O line can be
configured to control the LD pin.                             If the DATA lines of two or more LTC1955s are connected
                                                              together, the static pull-up current will be the sum of the
The status of the LTC1955 is returned over the serial port.   devices. The static current can be brought back to the level
Status data is latched into the shift register on the rising  of a single LTC1955 by setting bit D3 on all but one of the
edge of the LD pin. Whenever the system is waiting for        LTC1955s to 1 (see Table 1). Bit D3 disables the pull-up
status data from the LTC1955, its LD pin should be held       current source on the DATA pin. This will help prevent VOL
low.                                                          problems in multiple LTC1955 applications when driving
                                                              the DATA or I/O pins low.

CONTROLLER               LTC1955                             CARD A
             MOSI    DIN
                     DOUT                                     CARD B
             MISO    SCLK
                                                                                1955 F05
               SCK   LD

                I/O

                     Figure 5. Microcontroller Interface

                                                                                          sn1955 1955fs

                                                                                          15
LTC1955

         U W UU
APPLICATIO S I FOR ATIO
                                                              Using the UNDERV Pin
Using S.A.M. Cards
                                                              The UNDERV pin can be used to add protection against a
For applications using one or more installed S.A.M. cards,    supply undervoltage fault. By using two external program-
the PRES A/PRES B pins for those sockets must be              ming resistors, the undervoltage detection can be set to an
grounded before operation of the card can occur (assum-       arbitrary level (Figure 8). To ensure that the smart cards
ing NC/NO is grounded). The PRES A/PRES B pull-up             are properly shut down, there must be sufficient energy
current is designed for very low consumption, but ultralow    available in the input bypass capacitor to run one or both
current can be achieved in shutdown by using a                smart cards until the deactivation cycle begins. It can take
microcontroller output to pull down on the PRES A/PRES        approximately 30s from the detection of a fault until the
B pins only when communication is necessary. The fault        deactivation sequence begins. It is desirable to maintain
detection circuitry will not allow a card socket to be        the VBATT supply at 2.7V or greater during this period.
operated unless a card is detected.
                                                              Consider the following (worst-case) example:
Asynchronous Channel A Card Detection
                                                              1) The UNDERV pin is programmed to trip below 3.1V.
Since the shift register is transparent when LD is held low,
DOUT is the same as D15. Recall from Table 1 that D15         2) It is possible to have both cards activated at 5V and
indicates the status of the card detection channel for        drawing 60mA.
channel A. Thus, it is not necessary to perform an entire
read/write operation to determine the card detection sta-     Since the output voltage is programmed to 5V, the charge
tus of channel A. With LD low, DOUT can be used to            pump will be acting as a voltage doubler. With two cards
generate a real time card detection interrupt. This could be  drawing 60mA each, the input current will be 2 (60mA +
useful for one S.A.M. card, one smart card applications.      60mA) or about 240mA. Allowing the VBATT supply to
                                                              droop from 3.1V to 2.7V during the 30s timeout period,
Inter Card Communication                                      the input capacitance would need to be at least
                                                              240mA / [(3.1V 2.7V) / 30s] or 18F.
Communication is possible directly from one card socket
to the other when both cards are selected at the same time.   Thermal Management
This can be achieved by the following sequence of actions.
                                                              To minimize power dissipation, the LTC1955 will actively
1) Start with both cards off and deselected                   decide whether to step up or down depending on the
                                                              required output voltages and available input voltage. How-
2) Activate the supply of the slave card                      ever, for optimum efficiency, the LTC1955 should be
                                                              powered from a 3.3V supply.
3) Select the slave card only
                                                              If the input voltage is above 3.6V, and both cards are
4) Initiate a reset on the slave card                         drawing maximum current, there can be substantial power
                                                              dissipation in the LTC1955. If the junction temperature
5) Deselect the slave card                                    increases above approximately 150C, the thermal shut-
                                                              down circuitry will automatically deactivate both chan-
6) Activate the supply of the master card                     nels. To reduce the maximum junction temperature, a
                                                              good thermal connection to the PC board is recom-
7) Select the master card only                                mended.

8) Initiate a reset on the master card

9) Select both cards

                                                              Zero Shutdown Current
                                                              Although the LTC1955 is designed to have very low
                                                              shutdown current, it can still draw over a microampere on

                                                                                                                                                                         sn1955 1955fs

16
                                                                                        LTC1955

                 U W UU
APPLICATIO S I FOR ATIO
                                                                ROLCP is dependent on a number of factors including the
both DVCC and VBATT when in shutdown. For applications          switching term, 1/(fOSC CFLY), internal switch resis-
that require virtually zero shutdown current, the DVCC pin      tances and the nonoverlap period of the switching circuit.
can be grounded. This will reduce the VBATT current to well     However, for a given ROLCP, the minimum CPO voltage can
under a single microampere. Internal logic ensures that         be determined from the following expression:
the LTC1955 is in shutdown when DVCC is grounded.
Note, however, that all of the logic signals that are refer-       VCPO  2VBATT (ICCA + ICCB)ROLCP
enced to DVCC (DIN, SCLK, LD, DATA, RIN, SYNC, ASYNC
and NC/NO) will have to be at 0V as well to prevent ESD         The LDOs have been designed to meet all applicable smart
diodes to DVCC from being forward biased.                       card standards for VCC with VCPO as low as 5.13V. Given
                                                                this information, trade-offs can be made by the user with
Operation at Higher Supplies                                    regard to total consumption (ICCA + ICCB) and minimum
                                                                supply voltage.
If a 5.5V to 6V supply voltage is available, it is possible to
achieve some power savings by bypassing the charge                                 ROLCP CPO
pump. The higher supply can be connected directly to the
CPO pin. As long as the voltage on CPO is higher than that      + 2VBATT  LDO A  VCCA  LDO B                                                                 VCCB
at which it ordinarily regulates (5.35V or 3.7V depending
on voltage selections) the charge pump's oscillator will                                                                                            1955 F06
not run. This configuration can give considerable power
savings since the charge pump is not being used.                Figure 6. Equivalent Open-Loop Circuit

A voltage source is still needed on both DVCC and SVBATT/       Changing the Smart Card Supply Voltage
PVBATT in this configuration. Recall that DVCC sets the
logic reference level for all the control and smart card        Although the LTC1955 control system will allow the smart
communication pins. The voltage on SVBATT/PVBATT can            card voltage to be changed from one value to the next
be any convenient level that meets the parameters in the        without an interim power down, this is not recommended.
Electrical Characteristics table.                               When changing from a higher voltage to a lower voltage
                                                                there will generally not be a problem; however, changing
The 5.5V to 6V supply can be left permanently connected         from a lower voltage to a higher voltage will result in both
to CPO but there will be approximately 5A of current flow      an undervoltage condition and an overcurrent condition
into CPO when the LTC1955 is in shutdown.                       on that channel. The likely result is that the channel will
                                                                automatically deactivate. Applicable smart card standards
Charge Pump Strength                                            specify that the smart card supply be powered to zero
                                                                before applying a new voltage.
Under low VBATT conditions, the amount of current avail-
able to the smart cards is limited by the charge pump.          Compliance Testing

Figure 6 shows how the LTC1955 can be modeled as a              Inductance due to long leads on type approval equipment
Thevenin equivalent circuit to determine the amount of          can cause ringing and overshoot that leads to testing
current available given the effective input voltage, 2VBATT     problems. Small amounts of capacitance and damping
and the effective open-loop output resistance, ROLCP.           resistors can be included in the application without com-
                                                                promising the normal electrical performance of the
From Figure 6, the available current is given by:               LTC1955 or smart card system. Generally a 100 resistor
                                                                and a 20pF capacitor will accomplish this as shown in
ICCA  +  ICCB    2VBATT VCPO                                  Figure 9.
                     ROLCP

                                                                                                                                                              sn1955 1955fs

                                                                                                                                                              17
LTC1955

         U W UU
APPLICATIO S I FOR ATIO
                                        1F
                     INPUT
                   POWER    4.7F            11  14  21      2
                                          C
                     FAULT   12, 13   VBATT      C+  PRES B PRES A
                   4-WIRE     9, 10   GND
               COMMAND             1                                                          SMART CARD
               INTERFACE         23   DVCC                                                   VENDOR CARD
                                      UNDERV
                   4-WIRE                                                            4.7F
                      CARD  24
                                 FAULT
               INTERFACE
                            27                   LTC1955
                            28 DIN                                               15
                            26 DOUT
                                                                          CPO
                                 SCLK
                            25

                                 LD
                            29

                                 DATA
                            30
                            32 RIN

                                 SYNC
                            31

                                 ASYNC

                                        1F

                            4.7F            11  14  21      2
                                          C
                             12, 13   VBATT      C+  PRES B PRES A
                              9, 10   GND
                                   1                                                          SMART CARD
                                 23   DVCC                                                   VENDOR CARD
                                      UNDERV
                                                                                     4.7F
                            24
                                 FAULT

                            27                   LTC1955
                            28 DIN                                               15
                            26 DOUT
                                                                          CPO
                                 SCLK
                            25

                                 LD
                            29

                                 DATA
                            30
                            32 RIN

                                 SYNC
                            31

                                 ASYNC

                                        1F

                            4.7F            11  14  21      2
                                          C
                             12, 13   VBATT      C+  PRES B PRES A
                              9, 10   GND
                                   1                                                        VENDOR CARD
                                 23   DVCC                                                  VENDOR CARD
                                      UNDERV

                            24
                                 FAULT

                            27                   LTC1955
                            28 DIN                                               15
                            26 DOUT
                                                                          CPO
                                 SCLK
                            25

                                 LD

                            29                                                       4.7F
                                 DATA

                            30
                            32 RIN

                                 SYNC
                            31

                                 ASYNC

         Figure 7. Multiple LTC1955s Daisy Chained Together                                 1955 F07

                                                                                                 sn1955 1955fs

18
                                                                                                                                                               LTC1955

             UAPPLICATIO S I FOR ATIO
U W UU
                                    MAIN SUPPLY                                                                    100
                              R1 VTRIP = 1.23V (1 + R1/R2)
                      23                                                                                    I/O X  100              20pF                                       C7
        UNDERV                R2                                                                                                                                                      SMART
LTC1955                                                                                                    CLK X   100 20pF
                                                                                               LTC1955                                                                         C3 CARD
                                                                                                                   20pF                                                        C2 SOCKET
                                                                                                           RST X
                                                                                                                                                                               C1
                                                                                                            VCCX                                                                     C5

                                                                                                                        1F                              0.1F

                              1955 F08

                                                                                                                                                                               1955 F09

Figure 8. Setting the Undervoltage Trip Point                                                                      Figure 9. Additional Components for
                                                                                                                   Improved Compliance Testing

PACKAGE DESCRIPTIO

                                           UH Package
                              32-Lead Plastic QFN (5mm 5mm)

                                (Reference LTC DWG # 05-08-1693)

                                                                                   0.57 0.05

5.35 0.05
         4.20 0.05

                  3.45 0.05
                  (4 SIDES)

                                                                                   PACKAGE OUTLINE

                                                                      0.23 0.05                                       BOTTOM VIEW--EXPOSED PAD
                                                                     0.50 BSC
                              RECOMMENDED SOLDER PAD LAYOUT                        0.75 0.05                           R = 0.115                             0.40 0.10
                                                                                                                               TYP
                                                5.00 0.10
                                                 (4 SIDES)                                          0.00 0.05                                   31 32

                                      PIN 1                                                                                                                     1
                                      TOP MARK                                                                                                                  2

                                                                                                3.45 0.10
                                                                                                (4-SIDES)

                                                                                                                                                                (UH) QFN 0102

                                                                                                                            0.200 REF             0.23 0.05
                                                                                                                                                  0.50 BSC
                              NOTE:
                              1. DRAWING PROPOSED TO BE A JEDEC PACKAGE OUTLINE                                                                                                sn1955 1955fs

                                 M0-220 VARIATION WHHD-(X) (TO BE APPROVED)                                                                                                    19
                              2. DRAWING NOT TO SCALE
                              3. ALL DIMENSIONS ARE IN MILLIMETERS
                              4. DIMENSIONS OF EXPOSED PAD ON BOTTOM OF PACKAGE DO NOT INCLUDE

                                 MOLD FLASH. MOLD FLASH, IF PRESENT, SHALL NOT EXCEED 0.20mm ON ANY SIDE
                              5. EXPOSED PAD SHALL BE SOLDER PLATED

                                Information furnished by Linear Technology Corporation is believed to be accurate and reliable.
                                However, no responsibility is assumed for its use. Linear Technology Corporation makes no represen-
                                tation that the interconnection of its circuits as described herein will not infringe on existing patent rights.
LTC1955                                               U
TYPICAL APPLICATIO

                           0.1F                                                                                       FAULT
                                                                                                                 47k
                                                               0.1F                                RESET                     0.1F            180k        262k 4.7F     +
                                                                                  47k
                                                                                                                                                                                 Li-ION

            16 17 4                                      21 45 19 37                                              1k                       1          23   12, 13
        RXEN DREN VCC
                                                      MOD B VDD VRH XIRQ                         4         53                            DVCC  UNDERV VBATT
                                                             MC68L11E9PB2
                                                                                                 VCC18 VCC3 VCCA

                                                                           RST             36 1  RST                          24
                                                                                                                                   FAULT
                                                                                                 LTC1728ES5-1.8
                            LTC1348CG                                                                   GND                                    LTC1955EUH
DB9
                                                                                                           2                                               C8A       3                      C8
                                                                                                                                                                                            C4
RD 2   7                              25      40                                    38                                                                           4                         C7
  TD 3      DR1OUT           DR1IN                  PD1 (TXD)                  IRQ                                                                         C4A                              C2
                                                                                                                                                                     5                      C3
GND     8                              24      39                                    42                                                                    I/O A                            C1
    5       RX1IN          RX1OUT                   PD0 (RXD)        (MOSI) PD3                                               27                                    6                           CARD A
                                                                                                                              28 DIN                       RST A                         0.1F   C5
                                                                                     41                                       26 DOUT
                                                                     (MISO) PD2                                                                                     7                           CARD B
                                                                                                                                                           CLK A                                 C5
                                                                                     43                                            SCLK                             8
                                                                      (SCK) PD4                                               25                           VCCA                                    1955 TA02
                                                                                                                                                                             1F
                                                                                     44                                            LD
                                                                        (SS) PD5

        5 C1+                          C3+ 27                                                                                                                         2
                                       C3 26                                                                                                              PRES A
        6 C1
0.1F   2 C2 +                                 0.1F
0.1F
        3 C2                                                                      24                                         31                                    20                      C7
                                                                     (2MHz) E                                                      ASYNC                    I/O B                           C2
                                                                                                                                                                                            C3
                                                                                   8                                          32                                    19                      C1
                                                                           PB1                                                     SYNC                    RST B
                                                                                                                                                                                         0.1F
                                                                                   9                                          30                                    18
                                                                           PB0                                                29 RIN                       CLK B

                                                                                   1                                               DATA                             17
                                                                     (IC3) PA0                                                                              VCCB

                                                                                   28                                                                                          1F
                                                                           PC0

                                                                                                                                                                      21
                                                                                                                                                           PRES B

                 V+    V              GND            VRL VSS MODA EXTAL XTAL                                                 C C + CPO            GND NC/NO
                    1
                       28              15             18 20 22 26                      27                                     11 14 15                     9, 10 22
        0.1F
                           0.1F                                     10M                                                                       4.7F

                                                                                       8.000MHz                                       1F

                                                               27pF                        27pF

                                                      Battery Powered RS232 to Dual Smart Card Interface

RELATED PARTS

PART NUMBER                DESCRIPTION                                                                                                   COMMENTS
LTC1755/LTC1756            ISO 7816-3 and EMV Compatible Smart Card Interface
LTC1555                    SIM Power Supply and Level Translator Step-Up/Step-Down Charge Pump                                           VOUT = 3V/5V, VIN = 2.7V to 6V,
LTC1555L-1.8               SIM Power Supply and Level Translator Step-Up/Step-Down Charge Pump                                           SSOP-16/-24 Package
LTC4555                    SIM Power Supply and Level Translator
                                                                                                                                         VOUT = 3V/5V, VIN = 2.7V to 10V,
                                                                                                                                         SSOP-16/-20 Package

                                                                                                                                         VOUT = 1.8V/3V/5V, VIN = 2.6V to 6V,
                                                                                                                                         SSOP-16 Package

                                                                                                                                         VOUT = 1.8V/3V, VIN = 3V to 6V, 3mm 3mm
                                                                                                                                         QFN Package

20 Linear Technology Corporation                                                                                                                                                                       sn1955 1955fs
             1630 McCarthy Blvd., Milpitas, CA 95035-7417                                                                                                                   LT/TP 0303 2K PRINTED IN USA
              (408) 432-1900 q FAX: (408) 434-0507 q www.linear.com
                                                                                                                                                            LINEAR TECHNOLOGY CORPORATION 2002
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved