电子工程世界电子工程世界电子工程世界

产品描述

搜索

LPC4313JET100E

器件型号:LPC4313JET100E
器件类别:半导体    嵌入式处理器和控制器   
文件大小:31157.74KB,共10页
厂商名称:NXP
厂商官网:https://www.nxp.com
下载文档

器件描述

ARM Microcontrollers - MCU BL Microcontrollers

参数
产品属性属性值
产品种类:
Product Category:
ARM Microcontrollers - MCU
制造商:
Manufacturer:
NXP
RoHS:YES
安装风格:
Mounting Style:
SMD/SMT
封装 / 箱体:
Package / Case:
TFBGA-100
Core:ARM Cortex M0, ARM Cortex M4
Data Bus Width:32 bit
Maximum Clock Frequency:204 MHz
Program Memory Size:512 kB
Data RAM Size:104 kB
ADC Resolution:10 bit
工作电源电压:
Operating Supply Voltage:
3.3 V
最大工作温度:
Maximum Operating Temperature:
+ 105 C
Processor Series:LPC431x
封装:
Packaging:
Tray
Analog Supply Voltage:3.3 V
商标:
Brand:
NXP Semiconductors
DAC Resolution:10 bit
Data RAM Type:SRAM
Data ROM Size:16 kB
Data ROM Type:EEPROM
I/O Voltage:2.4 V to 3.6V
接口类型:
Interface Type:
CAN, I2C, SPI, UART, USB
最小工作温度:
Minimum Operating Temperature:
- 40 C
Number of ADC Channels:4 Channel
Number of I/Os:49 I/O
Number of Timers/Counters:4 x 32 bit
产品:
Product:
MCU+FPU
Program Memory Type:Flash
工厂包装数量:
Factory Pack Quantity:
260
电源电压-最大:
Supply Voltage - Max:
3.6 V
电源电压-最小:
Supply Voltage - Min:
2.4 V
商标名:
Tradename:
LPC
看门狗计时器:
Watchdog Timers:
Watchdog Timer
单位重量:
Unit Weight:
0.005843 oz

LPC4313JET100E器件文档内容

       LPC435x/3x/2x/1x

       32-bit ARM Cortex-M4/M0 MCU; up to 1 MB flash and 136                               kB

       SRAM; Ethernet, two High-speed USB, LCD, EMC

       Rev. 5.3 — 15 March 2016                                              Product data sheet

1.  General description

    The LPC435X_3X_2X_1X are ARM Cortex-M4 based microcontrollers with Floating Point

    Unit (FPU) for embedded applications which include an ARM Cortex-M0 coprocessor, up

    to 1 MB of flash and 136 kB of on-chip SRAM, 16 kB of EEPROM memory, two

    high-speed USB controllers, Ethernet, LCD, an external memory controller, a quad SPI

    Flash Interface (SPIFI) that supports execute-in-place, advanced configurable peripherals

    such as the State Configurable Timer (SCTimer/PWM) and the Serial General Purpose

    I/O (SGPIO) interface, and multiple digital and analog peripherals. The

    LPC435X_3X_2X_1X operate at CPU frequencies of up to 204 MHz.

    The ARM Cortex-M4 is a 32-bit core that offers system enhancements such as low power

    consumption, enhanced debug features, and a high level of support block integration. The

    ARM Cortex-M4 CPU incorporates a 3-stage pipeline, uses a Harvard architecture with

    separate local instruction and data buses as well as a third bus for peripherals, and

    includes an internal prefetch unit that supports speculative branching. The ARM

    Cortex-M4 supports single-cycle digital signal processing and SIMD instructions. A

    hardware floating-point processor is integrated into the core.

    The ARM Cortex-M0 coprocessor is an energy-efficient and easy-to-use 32-bit core,

    which is upward code- and tool-compatible with the Cortex-M4 core. It is ideal for handling

    control or peripheral handling to free up the Cortex-M4 for real-time processing. The

    Cortex-M0 coprocessor offers up to 204 MHz performance with a simple instruction set

    and reduced code size. In LPC43xx, the Cortex-M0 coprocessor hardware multiply is

    implemented as a 32-cycle iterative multiplier.

    For additional documentation related to the LPC43xx parts, see Section 17.

2.  Features and benefits

      Cortex-M4 Processor core

        ARM Cortex-M4 processor (version r0p1), running at frequencies of up to

       204 MHz.

        Built-in Memory Protection Unit (MPU) supporting eight regions.

        Built-in Nested Vectored Interrupt Controller (NVIC).

        Hardware floating-point unit.

        Non-maskable Interrupt (NMI) input.

        JTAG and Serial Wire Debug (SWD), serial trace, eight breakpoints, and four watch

       points.

        Enhanced Trace Module (ETM) and Enhanced Trace Buffer (ETB) support.

        System tick timer.
NXP  Semiconductors                                                                                           LPC435x/3x/2x/1x

                                                                      32-bit ARM Cortex-M4/M0 microcontroller

                      Cortex-M0 Processor core

                        ARM Cortex-M0 co-processor (version r0p0) capable of off-loading the main ARM

                       Cortex-M4 application processor.

                        Running at frequencies of up to 204 MHz.

                        JTAG

                        Built-in NVIC.

                      On-chip memory

                        Up to 1 MB on-chip dual bank flash memory with flash accelerator.

                        16 kB on-chip EEPROM data memory.

                        136 kB SRAM for code and data use.

                        Multiple SRAM blocks with separate bus access. Two SRAM blocks can be

                       powered down individually.

                        64 kB ROM containing boot code and on-chip software drivers.

                        64 bit+ 256 bit of One-Time Programmable (OTP) memory for general-purpose

                       use.

                      Configurable digital peripherals

                        Serial GPIO (SGPIO) interface.

                        State Configurable Timer (SCTimer/PWM) subsystem on AHB.

                        Global Input Multiplexer Array (GIMA) allows to cross-connect multiple inputs and

                       outputs to event driven peripherals like the timers, SCTimer/PWM, and ADC0/1.

                      Serial interfaces

                        Quad SPI Flash Interface (SPIFI) with four lanes and up to 52 MB per second.

                        10/100T Ethernet MAC with RMII and MII interfaces and DMA support for high

                       throughput at low CPU load. Support for IEEE 1588 time stamping/advanced time

                       stamping (IEEE 1588-2008 v2).

                        One High-speed USB 2.0 Host/Device/OTG interface with DMA support and

                       on-chip high-speed PHY.

                        One High-speed USB 2.0 Host/Device interface with DMA support, on-chip

                       full-speed PHY and ULPI interface to external high-speed PHY.

                        USB interface electrical test software included in ROM USB stack.

                        One 550 UART with DMA support and full modem interface.

                        Three 550 USARTs with DMA and synchronous mode support and a smart card

                       interface conforming to ISO7816 specification. One USART with IrDA interface.

                        Up to two C_CAN 2.0B controllers with one channel each.

                        Two SSP controllers with FIFO and multi-protocol support. Both SSPs with DMA

                       support.

                        One SPI controller.

                        One Fast-mode Plus I2C-bus interface with monitor mode and with open-drain I/O

                       pins conforming to the full I2C-bus specification. Supports data rates of up to

                       1 Mbit/s.

                        One standard I2C-bus interface with monitor mode and with standard I/O pins.

                        Two I2S interfaces, each with DMA support and with one input and one output.

                      Digital peripherals

                        External Memory Controller (EMC) supporting external SRAM, ROM, NOR flash,

                       and SDRAM devices.

LPC435X_3X_2X_1X                  All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                          Rev. 5.3 — 15 March 2016                                          2 of 162
NXP  Semiconductors                                                                                          LPC435x/3x/2x/1x

                                                                     32-bit ARM Cortex-M4/M0 microcontroller

                        LCD controller with DMA support and a programmable display resolution of up to

                       1024 H  768 V. Supports monochrome and color STN panels and TFT color

                       panels; supports 1/2/4/8 bpp Color Look-Up Table (CLUT) and 16/24-bit direct pixel

                       mapping. Available on parts LPC4357/53 only.

                        Secure Digital Input Output (SD/MMC) card interface.

                        Eight-channel General-Purpose DMA controller can access all memories on the

                       AHB and all DMA-capable AHB slaves.

                        Up to 164 General-Purpose Input/Output (GPIO) pins with configurable

                       pull-up/pull-down resistors.

                        GPIO registers are located on the AHB for fast access. GPIO ports have DMA

                       support.

                        Up to eight GPIO pins can be selected from all GPIO pins as edge and level

                       sensitive interrupt sources.

                        Two GPIO group interrupt modules enable an interrupt based on a programmable

                       pattern of input states of a group of GPIO pins.

                        Four general-purpose timer/counters with capture and match capabilities.

                        One motor control Pulse Width Modulator (PWM) for three-phase motor control.

                        One Quadrature Encoder Interface (QEI).

                        Repetitive Interrupt timer (RI timer).

                        Windowed watchdog timer (WWDT).

                        Ultra-low power Real-Time Clock (RTC) on separate power domain with 256 bytes

                       of battery powered backup registers.

                        Alarm timer; can be battery powered.

                      Analog peripherals

                        One 10-bit DAC with DMA support and a data conversion rate of 400 kSamples/s.

                        Two 10-bit ADCs with DMA support and a data conversion rate of 400 kSamples/s.

                       Up to eight input channels per ADC.

                      Unique ID for each device.

                      Clock generation unit

                        Crystal oscillator with an operating range of 1 MHz to 25 MHz.

                        12 MHz internal RC oscillator trimmed to 3 % accuracy over temperature and

                       voltage (1.5 % accuracy for Tamb = 0 °C to 85 °C).

                        Ultra-low power Real-Time Clock (RTC) crystal oscillator.

                        Three PLLs allow CPU operation up to the maximum CPU rate without the need for

                       a high-frequency crystal. The second PLL can be used with the High-speed USB,

                       the third PLL can be used as audio PLL.

                        Clock output.

                      Power

                        Single 3.3 V (2.4 V to 3.6 V) power supply with on-chip DC-to-DC converter for the

                       core supply and the RTC power domain.

                        RTC power domain can be powered separately by a 3 V battery supply.

                        Four reduced power modes: Sleep, Deep-sleep, Power-down, and Deep

                       power-down.

                        Processor wake-up from Sleep mode via wake-up interrupts from various

                       peripherals.

LPC435X_3X_2X_1X                 All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                         Rev. 5.3 — 15 March 2016                                          3 of 162
NXP Semiconductors                                                                                              LPC435x/3x/2x/1x

                                                                32-bit ARM Cortex-M4/M0 microcontroller

                        Wake-up from Deep-sleep, Power-down, and Deep power-down modes via

                       external interrupts and interrupts generated by battery powered blocks in the RTC

                       power domain.

                        Brownout detect with four separate thresholds for interrupt and forced reset.

                        Power-On Reset (POR).

                      Available as LQFP208, LQFP144, LBGA256, or TFBGA100 packages.

3.  Applications

                      Motor control                              Embedded audio applications

                      Power management                           Industrial automation

                      White goods                                e-metering

                      RFID readers

LPC435X_3X_2X_1X                    All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                    Rev. 5.3 — 15 March 2016                                                  4 of 162
NXP Semiconductors                                                                                                  LPC435x/3x/2x/1x

                                                                               32-bit ARM Cortex-M4/M0 microcontroller

4.  Ordering information

Table 1.          Ordering information

Type number         Package

                    Name                Description                                                                      Version

LPC4357FET256       LBGA256             Plastic low profile ball grid array package; 256 balls; body 17  17  1 mm      SOT740-2

LPC4357JET256       LBGA256             Plastic low profile ball grid array package; 256 balls; body 17  17  1 mm      SOT740-2

LPC4357JBD208       LQFP208             Plastic low profile quad flat package; 208 leads; body 28  28  1.4 mm          SOT459-1

LPC4353FET256       LBGA256             Plastic low profile ball grid array package; 256 balls; body 17  17  1 mm      SOT740-2

LPC4353JET256       LBGA256             Plastic low profile ball grid array package; 256 balls; body 17  17  1 mm      SOT740-2

LPC4353JBD208       LQFP208             Plastic low profile quad flat package; 208 leads; body 28  28  1.4 mm          SOT459-1

LPC4337FET256       LBGA256             Plastic low profile ball grid array package; 256 balls; body 17  17  1 mm      SOT740-2

LPC4337JET256       LBGA256             Plastic low profile ball grid array package; 256 balls; body 17  17  1 mm      SOT740-2

LPC4337JBD144       LQFP144             Plastic low profile quad flat package; 144 leads; body 20  20  1.4 mm          SOT486-1

LPC4337JET100       TFBGA100            Plastic thin fine-pitch ball grid array package; 100 balls; body 9  9  0.7 mm  SOT926-1

LPC4333FET256       LBGA256             Plastic low profile ball grid array package; 256 balls; body 17  17  1 mm      SOT740-2

LPC4333JET256       LBGA256             Plastic low profile ball grid array package; 256 balls; body 17  17  1 mm      SOT740-2

LPC4333JBD144       LQFP144             Plastic low profile quad flat package; 144 leads; body 20  20  1.4 mm          SOT486-1

LPC4333JET100       TFBGA100            Plastic thin fine-pitch ball grid array package; 100 balls; body 9  9  0.7 mm  SOT926-1

LPC4327JBD144       LQFP144             Plastic low profile quad flat package; 144 leads; body 20  20  1.4 mm          SOT486-1

LPC4327JET100       TFBGA100            Plastic thin fine-pitch ball grid array package; 100 balls; body 9  9  0.7 mm  SOT926-1

LPC4325JBD144       LQFP144             Plastic low profile quad flat package; 144 leads; body 20  20  1.4 mm          SOT486-1

LPC4325JET100       TFBGA100            Plastic thin fine-pitch ball grid array package; 100 balls; body 9  9  0.7 mm  SOT926-1

LPC4323JBD144       LQFP144             Plastic low profile quad flat package; 144 leads; body 20  20  1.4 mm          SOT486-1

LPC4323JET100       TFBGA100            Plastic thin fine-pitch ball grid array package; 100 balls; body 9  9  0.7 mm  SOT926-1

LPC4322JBD144       LQFP144             Plastic low profile quad flat package; 144 leads; body 20  20  1.4 mm          SOT486-1

LPC4322JET100       TFBGA100            Plastic thin fine-pitch ball grid array package; 100 balls; body 9  9  0.7 mm  SOT926-1

LPC4317JBD144       LQFP144             Plastic low profile quad flat package; 144 leads; body 20  20  1.4 mm          SOT486-1

LPC4317JET100       TFBGA100            Plastic thin fine-pitch ball grid array package; 100 balls; body 9  9  0.7 mm  SOT926-1

LPC4315JBD144       LQFP144             Plastic low profile quad flat package; 144 leads; body 20  20  1.4 mm          SOT486-1

LPC4315JET100       TFBGA100            Plastic thin fine-pitch ball grid array package; 100 balls; body 9  9  0.7 mm  SOT926-1

LPC4313JBD144       LQFP144             Plastic low profile quad flat package; 144 leads; body 20  20  1.4 mm          SOT486-1

LPC4313JET100       TFBGA100            Plastic thin fine-pitch ball grid array package; 100 balls; body 9  9  0.7 mm  SOT926-1

LPC4312JBD144       LQFP144             Plastic low profile quad flat package; 144 leads; body 20  20  1.4 mm          SOT486-1

LPC4312JET100       TFBGA100            Plastic thin fine-pitch ball grid array package; 100 balls; body 9  9  0.7 mm  SOT926-1

LPC435X_3X_2X_1X                        All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                   Rev. 5.3 — 15 March 2016                                            5 of 162
NXP Semiconductors                                                                                                                               LPC435x/3x/2x/1x

                                                                                                                          32-bit ARM Cortex-M4/M0 microcontroller

                    4.1          Ordering options

Table 2.          Ordering options

Type number         Flash total          Flash bank A  Flash bank B  Total SRAM  LCD  Ethernet  USB0 (Host, Device, OTG)  USB1 (Host, Device)/   ULPI interface  Motor control PWM  QEI  ADC channels  Temperature range[1]  GPIO

LPC4357FET256       1 MB                 512 kB        512 kB        136 kB      yes  yes       yes                       yes/yes                                yes                yes  8             F                     164

LPC4357JET256       1 MB                 512 kB        512 kB        136 kB      yes  yes       yes                       yes/yes                                yes                yes  8             J                     164

LPC4357JBD208       1 MB                 512 kB        512 kB        136 kB      yes  yes       yes                       yes/yes                                yes                yes  8             J                     142

LPC4353FET256       512 kB               256 kB        256 kB        136 kB      yes  yes       yes                       yes/yes                                yes                yes  8             F                     164

LPC4353JET256       512 kB               256 kB        256 kB        136 kB      yes  yes       yes                       yes/yes                                yes                yes  8             J                     164

LPC4353JBD208       512 kB               256 kB        256 kB        136 kB      yes  yes       yes                       yes/yes                                yes                yes  8             J                     142

LPC4337FET256       1 MB                 512 kB        512 kB        136 kB      no   yes       yes                       yes/yes                                yes                yes  8             F                     164

LPC4337JET256       1 MB                 512 kB        512 kB        136 kB      no   yes       yes                       yes/yes                                yes                yes  8             J                     164

LPC4337JBD144       1 MB                 512 kB        512 kB        136 kB      no   yes       yes                       yes/yes                                yes                no   8             J                     83

LPC4337JET100       1 MB                 512 kB        512 kB        136 kB      no   yes       yes                       yes/no                                 no                 no   4             J                     49

LPC4333FET256       512 kB               256 kB        256 kB        136 kB      no   yes       yes                       yes/yes                                yes                yes  8             F                     164

LPC4333JET256       512 kB               256 kB        256 kB        136 kB      no   yes       yes                       yes/yes                                yes                yes  8             J                     164

LPC4333JBD144       512 kB               256 kB        256 kB        136 kB      no   yes       yes                       yes/yes                                yes                no   8             J                     83

LPC4333JET100       512 kB               256 kB        256 kB        136 kB      no   yes       yes                       yes/no                                 no                 no   4             J                     49

LPC4327JBD144       1 MB                 512 kB        512 kB        136 kB      no   no        yes                       no/no                                  yes                no   8             J                     83

LPC4327JET100       1 MB                 512 kB        512 kB        136 kB      no   no        yes                       no/no                                  no                 no   4             J                     49

LPC4325JBD144       768 kB               384 kB        384 kB        136 kB      no   no        yes                       no/no                                  yes                no   8             J                     83

LPC4325JET100       768 kB               384 kB        384 kB        136 kB      no   no        yes                       no/no                                  no                 no   4             J                     49

LPC4323JBD144       512 kB               256 kB        256 kB        104 kB      no   no        yes                       no/no                                  yes                no   8             J                     83

LPC4323JET100       512 kB               256 kB        256 kB        104 kB      no   no        yes                       no/no                                  no                 no   4             J                     49

LPC4322JBD144       512 kB               512 kB        0 kB          104 kB      no   no        yes                       no/no                                  yes                no   8             J                     83

LPC4322JET100       512 kB               512 kB        0 kB          104 kB      no   no        yes                       no/no                                  no                 no   4             J                     49

LPC4317JBD144       1 MB                 512 kB        512 kB        136 kB      no   no        no                        no/no                                  yes                no   8             J                     83

LPC4317JET100       1 MB                 512 kB        512 kB        136 kB      no   no        no                        no/no                                  no                 no   4             J                     49

LPC4315JBD144       768 kB               384 kB        384 kB        136 kB      no   no        no                        no/no                                  yes                no   8             J                     83

LPC4315JET100       768 kB               384 kB        384 kB        136 kB      no   no        no                        no/no                                  no                 no   4             J                     49

LPC4313JBD144       512 kB               256 kB        256 kB        104 kB      no   no        no                        no/no                                  yes                no   8             J                     83

LPC4313JET100       512 kB               256 kB        256 kB        104 kB      no   no        no                        no/no                                  no                 no   4             J                     49

LPC4312JBD144       512 kB               512 kB        0 kB          104 kB      no   no        no                        no/no                                  yes                no   8             J                     83

LPC4312JET100       512 kB               512 kB        0 kB          104 kB      no   no        no                        no/no                                  no                 no   4             J                     49

[1]          J = -40 °C to +105 °C; F =  -40 °C to     +85 °C.

LPC435X_3X_2X_1X                                                     All information provided in this document is subject to legal disclaimers.                                     © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                                   Rev. 5.3 — 15 March 2016                                                                                                                                      6 of 162
NXP Semiconductors                                                                                                                     LPC435x/3x/2x/1x

                                                                                             32-bit ARM Cortex-M4/M0 microcontroller

5.   Block diagram

     LPC435x/3x/2x/1x

                                                                                                                                               TEST/DEBUG

          TEST/DEBUG                                                                                                                               INTERFACE

          INTERFACE                                                                                                                                ARM

                      ARM                                       HIGH-SPEED PHY                                                                 CORTEX-M0

          CORTEX-M4

          I-code bus  D-code bus  system bus       ETHERNET(1)  HIGH-SPEED      HIGH-SPEED

                                              DMA  10/100       USB0(1)         USB1(1)      LCD(1)                                    SD/

                                                   MAC          HOST/           HOST/DEVICE                                            MMC

                                                   IEEE 1588    DEVICE/OTG

                                                                                                                                                        masters

                                                                                                                                                                 slaves

                                                              AHB MULTILAYER MATRIX

                                                                                                                                       slaves                    64 kB ROM

         BRIDGE 0                 BRIDGE 1         BRIDGE 2     BRIDGE 3        BRIDGE                                                 BRIDGE                 32 kB LOCAL SRAM

                                                                                                                                                              40 kB LOCAL SRAM

          WWDT                    MOTOR            RI TIMER     I2C1            CGU               ALARM TIMER                                                 32 kB AHB SRAM

                                  CONTROL                                                                                                                        16 kB +

         USART0                   PWM(1)           USART2       10-bit DAC      CCU1         BACKUP REGISTERS                                                 16 kB AHB SRAM

          UART1                   I2C0             USART3       C_CAN0          CCU2         POWER MODE CONTROL

                                                                                                                                                              16 kB EEPROM

          SSP0                    I2S0             TIMER2       10-bit ADC0     RGU          CONFIGURATION                                                    512/256 kB FLASH A

                                  I2S1                                                                                                 REGISTERS              512/256 kB FLASH B

          TIMER0                                   TIMER3       10-bit ADC1

                                                                                             EVENT ROUTER                                                        SCT

          TIMER1                  C_CAN1           SSP1

                                                                                                  OTP MEMORY                                                     EMC

          SCU                                      QEI(1)

                                                                                             RTC                                       RTC OSC                   HS GPIO

          GPIO                                     GIMA

     INTERRUPTS                                                                                                                        12 MHz IRC                SPI

     GPIO GROUP0                                                                             RTC POWER DOMAIN                                                    SGPIO

     INTERRUPT

     GPIO GROUP1                                                                                                                                                 SPIFI

     INTERRUPT

                                  = connected      to DMA

                                                                                                                                                                          002aah234

     (1)  Not available on all parts. See Table 2.

Fig  1.   LPC435x/3x/2x/1x Block diagram

LPC435X_3X_2X_1X                                           All information provided in this document is subject to legal disclaimers.              © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                              Rev. 5.3 — 15 March 2016                                                                                          7 of 162
NXP Semiconductors                                                                                                                        LPC435x/3x/2x/1x

                                                                                                        32-bit ARM Cortex-M4/M0 microcontroller

6.   Pinning information

                        6.1        Pinning

         ball A1                   LPC435x/3xFET256                                        ball A1

         index area        2       4     6     8     10       12      14      16           index area                                             LPC433x/2x/1xFET100

                        1       3     5     7     9       11      13      15                                                              1    2  3  4  5  6   7        8   9  10

                     A                                                                                  A

                  B

                     C                                                                                  B

                  D                                                                                     C

                     E

                  F                                                                                     D

                     G                                                                                  E

                  H

                     J                                                                                  F

                  K

                     L                                                                                  G

                  M                                                                                     H

                     N

                  P                                                                                     J

                     R                                                                                  K

                  T

                                                                      002aah177                                                                                             002aah179

                                      Transparent top view                                                                                        Transparent top view

Fig  2.  Pin configuration LBGA256 package                                        Fig  3.  Pin configuration TFBGA100 package

                           156                       105                                                                                  108              73

                  157                                         104                                       109                                                             72

                           LPC4357/53FBD208                                                                                               LPC433x/2x/1xFBD144

                  208                                         53                                        144                                                             37

                           1                         52                                                                                   1                36

                                                              002aah180                                                                                           002aah181

Fig 4.   Pin configuration LQFP208                        package                 Fig  5.  Pin configuration LQFP144 package

LPC435X_3X_2X_1X                                              All information provided in this document is subject to legal disclaimers.                © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                                            Rev. 5.3 — 15 March 2016                                                                                 8 of 162
NXP  Semiconductors                                                                                                   LPC435x/3x/2x/1x

                                                                     32-bit ARM Cortex-M4/M0 microcontroller

                    6.2  Pin description

                         On the LPC435x/3x/2x/1x, digital pins are grouped into 16 ports, named P0 to P9 and PA

                         to PF, with up to 20 pins used per port. Each digital pin can support up to eight different

                         digital functions, including General Purpose I/O (GPIO), selectable through the System

                         Configuration Unit (SCU) registers. The pin name is not indicative of the GPIO port

                         assigned to it.

                         The parts contain two 10-bit ADCs (ADC0 and ADC1). The input channels of ADC0 and

                         ADC1 on dedicated pins and multiplexed pins are combined in such a way that all channel

                         0 inputs (named ADC0_0 and ADC1_0) are tied together and connected to both, channel

                         0 on ADC0 and channel 0 on ADC1, channel 1 inputs (named ADC0_1 and ADC1_1) are

                         tied together and connected to channel 1 on ADC0 and ADC1, and so forth. There are

                         eight ADC channels total for the two ADCs.

LPC435X_3X_2X_1X                          All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                        Rev. 5.3 — 15 March 2016                                                    9 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

Multiplexed digital pins

P0_0                L3       G2        47       32       [2]  N;                I/O   GPIO0[0] — General purpose digital input/output pin.

                                                              PU                I/O   SSP1_MISO — Master In Slave Out for SSP1.

                                                                                I     ENET_RXD1 — Ethernet receive data 1 (RMII/MII interface).

                                                                                I/O   SGPIO0 — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   I2S0_TX_WS — Transmit Word Select. It is driven by the

                                                                                      master and received by the slave. Corresponds to the signal

                                                                                      WS in the I2S-bus specification.

                                                                                I/O   I2S1_TX_WS — Transmit Word Select. It is driven by the

                                                                                      master and received by the slave. Corresponds to the signal

                                                                                      WS in the I2S-bus specification.

P0_1                M2       G1        50       34       [2]  N;                I/O   GPIO0[1] — General purpose digital input/output pin.

                                                              PU                I/O   SSP1_MOSI — Master Out Slave in for SSP1.

                                                                                I     ENET_COL — Ethernet Collision detect (MII interface).

                                                                                I/O   SGPIO1 — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                      ENET_TX_EN — Ethernet transmit enable (RMII/MII

                                                                                      interface).

                                                                                I/O   I2S1_TX_SDA — I2S1 transmit data. It is driven by the

                                                                                      transmitter and read by the receiver. Corresponds to the

                                                                                      signal SD in the I2S-bus specification.

P1_0                P2       H1        54       38       [2]  N;                I/O   GPIO0[4] — General purpose digital input/output pin.

                                                              PU                I     CTIN_3 — SCT input 3. Capture input 1 of timer 1.

                                                                                I/O   EMC_A5 — External memory address line 5.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SSP0_SSEL — Slave Select for SSP0.

                                                                                I/O   SGPIO7 — General purpose digital input/output pin.

                                                                                I/O   EMC_D12 — External memory data line 12.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       10 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P1_1                R2       K2        58       42       [2]  N;                I/O   GPIO0[8] — General purpose digital input/output pin. Boot

                                                              PU                      pin (see Table 5).

                                                                                O     CTOUT_7 — SCT output 7. Match output 3 of timer 1.

                                                                                I/O   EMC_A6 — External memory address line 6.

                                                                                I/O   SGPIO8 — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                I/O   SSP0_MISO — Master In Slave Out for SSP0.

                                                                                -     R — Function reserved.

                                                                                I/O   EMC_D13 — External memory data line 13.

P1_2                R3       K1        60       43       [2]  N;                I/O   GPIO0[9] — General purpose digital input/output pin. Boot

                                                              PU                      pin (see Table 5).

                                                                                O     CTOUT_6 — SCT output 6. Match output 2 of timer 1.

                                                                                I/O   EMC_A7 — External memory address line 7.

                                                                                I/O   SGPIO9 — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                I/O   SSP0_MOSI — Master Out Slave in for SSP0.

                                                                                -     R — Function reserved.

                                                                                I/O   EMC_D14 — External memory data line 14.

P1_3                P5       J1        61       44       [2]  N;                I/O   GPIO0[10] — General purpose digital input/output pin.

                                                              PU                O     CTOUT_8 — SCT output 8. Match output 0 of timer 2.

                                                                                I/O   SGPIO10 — General purpose digital input/output pin.

                                                                                O     EMC_OE — LOW active Output Enable signal.

                                                                                O     USB0_IND1 — USB0 port indicator LED control

                                                                                      output 1.

                                                                                I/O   SSP1_MISO — Master In Slave Out for SSP1.

                                                                                -     R — Function reserved.

                                                                                O     SD_RST — SD/MMC reset signal for MMC4.4 card.

P1_4                T3       J2        64       47       [2]  N;                I/O   GPIO0[11] — General purpose digital input/output pin.

                                                              PU                O     CTOUT_9 — SCT output 9. Match output 3 of timer 3.

                                                                                I/O   SGPIO11 — General purpose digital input/output pin.

                                                                                O     EMC_BLS0 — LOW active Byte Lane select signal 0.

                                                                                O     USB0_IND0 — USB0 port indicator LED control output 0.

                                                                                I/O   SSP1_MOSI — Master Out Slave in for SSP1.

                                                                                I/O   EMC_D15 — External memory data line 15.

                                                                                O     SD_VOLT1 — SD/MMC bus voltage select output 1.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       11 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P1_5                R5       J4        65       48       [2]  N;                I/O   GPIO1[8] — General purpose digital input/output pin.

                                                              PU                O     CTOUT_10 — SCT output 10. Match output 3 of timer 3.

                                                                                -     R — Function reserved.

                                                                                O     EMC_CS0 — LOW active Chip Select 0 signal.

                                                                                I     USB0_PWR_FAULT — Port power fault signal indicating

                                                                                      overcurrent condition; this signal monitors over-current on

                                                                                      the USB bus (external circuitry required to detect

                                                                                      over-current condition).

                                                                                I/O   SSP1_SSEL — Slave Select for SSP1.

                                                                                I/O   SGPIO15 — General purpose digital input/output pin.

                                                                                O     SD_POW — SD/MMC power monitor output.

P1_6                T4       K4        67       49       [2]  N;                I/O   GPIO1[9] — General purpose digital input/output pin.

                                                              PU                I     CTIN_5 — SCT input 5. Capture input 2 of timer 2.

                                                                                -     R — Function reserved.

                                                                                O     EMC_WE — LOW active Write Enable signal.

                                                                                -     R — Function reserved.

                                                                                O     EMC_BLS0 — LOW active Byte Lane select signal 0.

                                                                                I/O   SGPIO14 — General purpose digital input/output pin.

                                                                                I/O   SD_CMD — SD/MMC command signal.

P1_7                T5       G4        69       50       [2]  N;                I/O   GPIO1[0] — General purpose digital input/output pin.

                                                              PU                I     U1_DSR — Data Set Ready input for UART1.

                                                                                O     CTOUT_13 — SCT output 13. Match output 3 of timer 3.

                                                                                I/O   EMC_D0 — External memory data line 0.

                                                                                O     USB0_PPWR — VBUS drive signal (towards external

                                                                                      charge pump or power management unit); indicates that

                                                                                      VBUS must be driven (active HIGH).

                                                                                      Add a pull-down resistor to disable the power switch at reset.

                                                                                      This signal has opposite polarity compared to the

                                                                                      USB_PPWR used on other NXP LPC parts.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                      12 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P1_8                R7       H5        71       51       [2]  N;                I/O   GPIO1[1] — General purpose digital input/output pin.

                                                              PU                O     U1_DTR — Data Terminal Ready output for UART1.

                                                                                O     CTOUT_12 — SCT output 12. Match output 3 of

                                                                                      timer 3.

                                                                                I/O   EMC_D1 — External memory data line 1.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     SD_VOLT0 — SD/MMC bus voltage select output 0.

P1_9                T7       J5        73       52       [2]  N;                I/O   GPIO1[2] — General purpose digital input/output pin.

                                                              PU                O     U1_RTS — Request to Send output for UART1.

                                                                                O     CTOUT_11 — SCT output 11. Match output 3 of timer 2.

                                                                                I/O   EMC_D2 — External memory data line 2.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SD_DAT0 — SD/MMC data bus line 0.

P1_10               R8       H6        75       53       [2]  N;                I/O   GPIO1[3] — General purpose digital input/output pin.

                                                              PU                I     U1_RI — Ring Indicator input for UART1.

                                                                                O     CTOUT_14 — SCT output 14. Match output 2 of timer 3.

                                                                                I/O   EMC_D3 — External memory data line 3.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SD_DAT1 — SD/MMC data bus line 1.

P1_11               T9       J7        77       55       [2]  N;                I/O   GPIO1[4] — General purpose digital input/output pin.

                                                              PU                I     U1_CTS — Clear to Send input for UART1.

                                                                                O     CTOUT_15 — SCT output 15. Match output 3 of timer 3.

                                                                                I/O   EMC_D4 — External memory data line 4.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SD_DAT2 — SD/MMC data bus line 2.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                      13 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P1_12               R9       K7        78       56       [2]  N;                I/O   GPIO1[5] — General purpose digital input/output pin.

                                                              PU                I     U1_DCD — Data Carrier Detect input for UART1.

                                                                                -     R — Function reserved.

                                                                                I/O   EMC_D5 — External memory data line 5.

                                                                                I     T0_CAP1 — Capture input 1 of timer 0.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO8 — General purpose digital input/output pin.

                                                                                I/O   SD_DAT3 — SD/MMC data bus line 3.

P1_13               R10      H8        83       60       [2]  N;                I/O   GPIO1[6] — General purpose digital input/output pin.

                                                              PU                O     U1_TXD — Transmitter output for UART1.

                                                                                -     R — Function reserved.

                                                                                I/O   EMC_D6 — External memory data line 6.

                                                                                I     T0_CAP0 — Capture input 0 of timer 0.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO9 — General purpose digital input/output pin.

                                                                                I     SD_CD — SD/MMC card detect input.

P1_14               R11      J8        85       61       [2]  N;                I/O   GPIO1[7] — General purpose digital input/output pin.

                                                              PU                I     U1_RXD — Receiver input for UART1.

                                                                                -     R — Function reserved.

                                                                                I/O   EMC_D7 — External memory data line 7.

                                                                                O     T0_MAT2 — Match output 2 of timer 0.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO10 — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

P1_15               T12      K8        87       62       [2]  N;                I/O   GPIO0[2] — General purpose digital input/output pin.

                                                              PU                O     U2_TXD — Transmitter output for USART2.

                                                                                I/O   SGPIO2 — General purpose digital input/output pin.

                                                                                I     ENET_RXD0 — Ethernet receive data 0 (RMII/MII interface).

                                                                                O     T0_MAT1 — Match output 1 of timer 0.

                                                                                -     R — Function reserved.

                                                                                I/O   EMC_D8 — External memory data line 8.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                      14 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P1_16               M7       H9        90       64       [2]  N;                I/O   GPIO0[3] — General purpose digital input/output pin.

                                                              PU                I     U2_RXD — Receiver input for USART2.

                                                                                I/O   SGPIO3 — General purpose digital input/output pin.

                                                                                I     ENET_CRS — Ethernet Carrier Sense (MII interface).

                                                                                O     T0_MAT0 — Match output 0 of timer 0.

                                                                                -     R — Function reserved.

                                                                                I/O   EMC_D9 — External memory data line 9.

                                                                                I     ENET_RX_DV — Ethernet Receive Data Valid (RMII/MII

                                                                                      interface).

P1_17               M8       H10       93       66       [3]  N;                I/O   GPIO0[12] — General purpose digital input/output pin.

                                                              PU                I/O   U2_UCLK — Serial clock input/output for USART2 in

                                                                                      synchronous mode.

                                                                                -     R — Function reserved.

                                                                                I/O   ENET_MDIO — Ethernet MIIM data input and output.

                                                                                I     T0_CAP3 — Capture input 3 of timer 0.

                                                                                O     CAN1_TD — CAN1 transmitter output.

                                                                                I/O   SGPIO11 — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

P1_18               N12      J10       95       67       [2]  N;                I/O   GPIO0[13] — General purpose digital input/output pin.

                                                              PU                I/O   U2_DIR — RS-485/EIA-485 output enable/direction control

                                                                                      for USART2.

                                                                                -     R — Function reserved.

                                                                                O     ENET_TXD0 — Ethernet transmit data 0 (RMII/MII

                                                                                      interface).

                                                                                O     T0_MAT3 — Match output 3 of timer 0.

                                                                                I     CAN1_RD — CAN1 receiver input.

                                                                                I/O   SGPIO12 — General purpose digital input/output pin.

                                                                                I/O   EMC_D10 — External memory data line 10.

P1_19               M11      K9        96       68       [2]  N;                I     ENET_TX_CLK (ENET_REF_CLK) — Ethernet Transmit

                                                              PU                      Clock (MII interface) or Ethernet Reference Clock (RMII

                                                                                      interface).

                                                                                I/O   SSP1_SCK — Serial clock for SSP1.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     CLKOUT — Clock output pin.

                                                                                -     R — Function reserved.

                                                                                O     I2S0_RX_MCLK — I2S receive master clock.

                                                                                I/O   I2S1_TX_SCK — Transmit Clock. It is driven by the master

                                                                                      and received by the slave. Corresponds to the signal SCK in

                                                                                      the I2S-bus specification.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       15 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P1_20               M10      K10       100      70       [2]  N;                I/O   GPIO0[15] — General purpose digital input/output pin.

                                                              PU                I/O   SSP1_SSEL — Slave Select for SSP1.

                                                                                -     R — Function reserved.

                                                                                O     ENET_TXD1 — Ethernet transmit data 1 (RMII/MII

                                                                                      interface).

                                                                                I     T0_CAP2 — Capture input 2 of timer 0.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO13 — General purpose digital input/output pin.

                                                                                I/O   EMC_D11 — External memory data line 11.

P2_0                T16      G10       108      75       [2]  N;                I/O   SGPIO4 — General purpose digital input/output pin.

                                                              PU                O     U0_TXD — Transmitter output for USART0. See Table 4 for

                                                                                      ISP mode.

                                                                                I/O   EMC_A13 — External memory address line 13.

                                                                                O     USB0_PPWR — VBUS drive signal (towards external

                                                                                      charge pump or power management unit); indicates that

                                                                                      VBUS must be driven (active HIGH).

                                                                                      Add a pull-down resistor to disable the power switch at reset.

                                                                                      This signal has opposite polarity compared to the

                                                                                      USB_PPWR used on other NXP LPC parts.

                                                                                I/O   GPIO5[0] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                I     T3_CAP0 — Capture input 0 of timer 3.

                                                                                O     ENET_MDC — Ethernet MIIM clock.

P2_1                N15      G7        116      81       [2]  N;                I/O   SGPIO5 — General purpose digital input/output pin.

                                                              PU                I     U0_RXD — Receiver input for USART0. See Table 4 for ISP

                                                                                      mode.

                                                                                I/O   EMC_A12 — External memory address line 12.

                                                                                I     USB0_PWR_FAULT — Port power fault signal indicating

                                                                                      overcurrent condition; this signal monitors over-current on

                                                                                      the USB bus (external circuitry required to detect

                                                                                      over-current condition).

                                                                                I/O   GPIO5[1] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                I     T3_CAP1 — Capture input 1 of timer 3.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       16 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P2_2                M15      F5        121      84       [2]  N;                I/O   SGPIO6 — General purpose digital input/output pin.

                                                              PU                I/O   U0_UCLK — Serial clock input/output for USART0 in

                                                                                      synchronous mode.

                                                                                I/O   EMC_A11 — External memory address line 11.

                                                                                O     USB0_IND1 — USB0 port indicator LED control output 1.

                                                                                I/O   GPIO5[2] — General purpose digital input/output pin.

                                                                                I     CTIN_6 — SCT input 6. Capture input 1 of timer 3.

                                                                                I     T3_CAP2 — Capture input 2 of timer 3.

                                                                                O     EMC_CS1 — LOW active Chip Select 1 signal.

P2_3                J12      D8        127      87       [3]  N;                I/O   SGPIO12 — General purpose digital input/output pin.

                                                              PU                I/O   I2C1_SDA — I2C1 data input/output (this pin does not use a

                                                                                      specialized I2C pad).

                                                                                O     U3_TXD — Transmitter output for USART3. See Table 4 for

                                                                                      ISP mode.

                                                                                I     CTIN_1 — SCT input 1. Capture input 1 of timer 0. Capture

                                                                                      input 1 of timer 2.

                                                                                I/O   GPIO5[3] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                O     T3_MAT0 — Match output 0 of timer 3.

                                                                                O     USB0_PPWR — VBUS drive signal (towards external

                                                                                      charge pump or power management unit); indicates that

                                                                                      VBUS must be driven (active HIGH).

                                                                                      Add a pull-down resistor to disable the power switch at reset.

                                                                                      This signal has opposite polarity compared to the

                                                                                      USB_PPWR used on other NXP LPC parts.

P2_4                K11      D9        128      88       [3]  N;                I/O   SGPIO13 — General purpose digital input/output pin.

                                                              PU                I/O   I2C1_SCL — I2C1 clock input/output (this pin does not use a

                                                                                      specialized I2C pad).

                                                                                I     U3_RXD — Receiver input for USART3. See Table 4 for ISP

                                                                                      mode.

                                                                                I     CTIN_0 — SCT input 0. Capture input 0 of timer 0, 1, 2, 3.

                                                                                I/O   GPIO5[4] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                O     T3_MAT1 — Match output 1 of timer 3.

                                                                                I     USB0_PWR_FAULT — Port power fault signal indicating

                                                                                      overcurrent condition; this signal monitors over-current on

                                                                                      the USB bus (external circuitry required to detect

                                                                                      over-current condition).

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                      17 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P2_5                K14      D10       131      91       [3]  N;                I/O   SGPIO14 — General purpose digital input/output pin.

                                                              PU                I     CTIN_2 — SCT input 2. Capture input 2 of timer 0.

                                                                                I     USB1_VBUS — Monitors the presence of USB1 bus power.

                                                                                      Note: This signal must be HIGH for USB reset to occur.

                                                                                I     ADCTRIG1 — ADC trigger input 1.

                                                                                I/O   GPIO5[5] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                O     T3_MAT2 — Match output 2 of timer 3.

                                                                                O     USB0_IND0 — USB0 port indicator LED control output 0.

P2_6                K16      G9        137      95       [2]  N;                I/O   SGPIO7 — General purpose digital input/output pin.

                                                              PU                I/O   U0_DIR — RS-485/EIA-485 output enable/direction control

                                                                                      for USART0.

                                                                                I/O   EMC_A10 — External memory address line 10.

                                                                                O     USB0_IND0 — USB0 port indicator LED control

                                                                                      output 0.

                                                                                I/O   GPIO5[6] — General purpose digital input/output pin.

                                                                                I     CTIN_7 — SCT input 7.

                                                                                I     T3_CAP3 — Capture input 3 of timer 3.

                                                                                O     EMC_BLS1 — LOW active Byte Lane select signal 1.

P2_7                H14      C10       138      96       [2]  N;                I/O   GPIO0[7] — General purpose digital input/output pin. If this

                                                              PU                      pin is pulled LOW at reset, the part enters ISP mode or boots

                                                                                      from an external source (see Table 4 and Table 5).

                                                                                O     CTOUT_1 — SCT output 1. Match output 3 of timer 3.

                                                                                I/O   U3_UCLK — Serial clock input/output for USART3 in

                                                                                      synchronous mode.

                                                                                I/O   EMC_A9 — External memory address line 9.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     T3_MAT3 — Match output 3 of timer 3.

                                                                                -     R — Function reserved.

P2_8                J16      C6        140      98       [2]  N;                I/O   SGPIO15 — General purpose digital input/output pin. Boot

                                                              PU                      pin (see Table 5).

                                                                                O     CTOUT_0 — SCT output 0. Match output 0 of timer 0.

                                                                                I/O   U3_DIR — RS-485/EIA-485 output enable/direction control

                                                                                      for USART3.

                                                                                I/O   EMC_A8 — External memory address line 8.

                                                                                I/O   GPIO5[7] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                      18 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P2_9                H16      B10       144      102      [2]  N;                I/O   GPIO1[10] — General purpose digital input/output pin.  Boot

                                                              PU                      pin (see Table 5).

                                                                                O     CTOUT_3 — SCT output 3. Match output 3 of timer 0.

                                                                                I/O   U3_BAUD — Baud pin for USART3.

                                                                                I/O   EMC_A0 — External memory address line 0.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P2_10               G16      E8        146      104      [2]  N;                I/O   GPIO0[14] — General purpose digital input/output pin.

                                                              PU                O     CTOUT_2 — SCT output 2. Match output 2 of timer 0.

                                                                                O     U2_TXD — Transmitter output for USART2.

                                                                                I/O   EMC_A1 — External memory address line 1.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P2_11               F16      A9        148      105      [2]  N;                I/O   GPIO1[11] — General purpose digital input/output pin.

                                                              PU                O     CTOUT_5 — SCT output 5. Match output 3 of timer 3.

                                                                                I     U2_RXD — Receiver input for USART2.

                                                                                I/O   EMC_A2 — External memory address line 2.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P2_12               E15      B9        153      106      [2]  N;                I/O   GPIO1[12] — General purpose digital input/output pin.

                                                              PU                O     CTOUT_4 — SCT output 4. Match output 3 of timer 3.

                                                                                -     R — Function reserved.

                                                                                I/O   EMC_A3 — External memory address line 3.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   U2_UCLK — Serial clock input/output for USART2 in

                                                                                      synchronous mode.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       19 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P2_13               C16      A10       156      108      [2]  N;                I/O   GPIO1[13] — General purpose digital input/output pin.

                                                              PU                I     CTIN_4 — SCT input 4. Capture input 2 of timer 1.

                                                                                -     R — Function reserved.

                                                                                I/O   EMC_A4 — External memory address line 4.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   U2_DIR — RS-485/EIA-485 output enable/direction control

                                                                                      for USART2.

P3_0                F13      A8        161      112      [2]  N;                I/O   I2S0_RX_SCK — I2S receive clock. It is driven by the

                                                              PU                      master and received by the slave. Corresponds to the signal

                                                                                      SCK in the I2S-bus specification.

                                                                                O     I2S0_RX_MCLK — I2S receive master clock.

                                                                                I/O   I2S0_TX_SCK — Transmit Clock. It is driven by the master

                                                                                      and received by the slave. Corresponds to the signal SCK in

                                                                                      the I2S-bus specification.

                                                                                O     I2S0_TX_MCLK — I2S transmit master clock.

                                                                                I/O   SSP0_SCK — Serial clock for SSP0.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P3_1                G11      F7        163      114      [2]  N;                I/O   I2S0_TX_WS — Transmit Word Select. It is driven by the

                                                              PU                      master and received by the slave. Corresponds to the signal

                                                                                      WS in the I2S-bus specification.

                                                                                I/O   I2S0_RX_WS — Receive Word Select. It is driven by the

                                                                                      master and received by the slave. Corresponds to the signal

                                                                                      WS in the I2S-bus specification.

                                                                                I     CAN0_RD — CAN receiver input.

                                                                                O     USB1_IND1 — USB1 Port indicator LED control output 1.

                                                                                I/O   GPIO5[8] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                O     LCD_VD15 — LCD data.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       20 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P3_2                F11      G6        166      116      [2]  OL;               I/O   I2S0_TX_SDA — I2S transmit data. It is driven by the

                                                              PU                      transmitter and read by the receiver. Corresponds to the

                                                                                      signal SD in the I2S-bus specification.

                                                                                I/O   I2S0_RX_SDA — I2S Receive data. It is driven by the

                                                                                      transmitter and read by the receiver. Corresponds to the

                                                                                      signal SD in the I2S-bus specification.

                                                                                O     CAN0_TD — CAN transmitter output.

                                                                                O     USB1_IND0 — USB1 Port indicator LED control output 0.

                                                                                I/O   GPIO5[9] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                O     LCD_VD14 — LCD data.

                                                                                -     R — Function reserved.

P3_3                B14      A7        169      118      [4]  N;                -     R — Function reserved.

                                                              PU                I/O   SPI_SCK — Serial clock for SPI.

                                                                                I/O   SSP0_SCK — Serial clock for SSP0.

                                                                                O     SPIFI_SCK — Serial clock for SPIFI.

                                                                                O     CGU_OUT1 — CGU spare clock output 1.

                                                                                -     R — Function reserved.

                                                                                O     I2S0_TX_MCLK — I2S transmit master clock.

                                                                                I/O   I2S1_TX_SCK — Transmit Clock. It is driven by the master

                                                                                      and received by the slave. Corresponds to the signal SCK in

                                                                                      the I2S-bus specification.

P3_4                A15      B8        171      119      [2]  N;                I/O   GPIO1[14] — General purpose digital input/output pin.

                                                              PU                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SPIFI_SIO3 — I/O lane 3 for SPIFI.

                                                                                O     U1_TXD — Transmitter output for UART 1.

                                                                                I/O   I2S0_TX_WS — Transmit Word Select. It is driven by the

                                                                                      master and received by the slave. Corresponds to the signal

                                                                                      WS in the I2S-bus specification.

                                                                                I/O   I2S1_RX_SDA — I2S1 Receive data. It is driven by the

                                                                                      transmitter and read by the receiver. Corresponds to the

                                                                                      signal SD in the I2S-bus specification.

                                                                                O     LCD_VD13 — LCD data.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       21 of 162
NXP Semiconductors                                                                                                                        LPC435x/3x/2x/1x

                                                                                                        32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                          TFBGA100                         Reset state             Description

                         LBGA256            LQFP208  LQFP144                    [1]  Type

P3_5                     C12      B7        173      121      [2]  N;                I/O   GPIO1[15] — General purpose digital input/output pin.

                                                                   PU                -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     I/O   SPIFI_SIO2 — I/O lane 2 for SPIFI.

                                                                                     I     U1_RXD — Receiver input for UART 1.

                                                                                     I/O   I2S0_TX_SDA — I2S transmit data. It is driven by the

                                                                                           transmitter and read by the receiver. Corresponds to the

                                                                                           signal SD in the I2S-bus specification.

                                                                                     I/O   I2S1_RX_WS — Receive Word Select. It is driven by the

                                                                                           master and received by the slave. Corresponds to the signal

                                                                                           WS in the I2S-bus specification.

                                                                                     O     LCD_VD12 — LCD data.

P3_6                     B13      C7        174      122      [2]  N;                I/O   GPIO0[6] — General purpose digital input/output pin.

                                                                   PU                I/O   SPI_MISO — Master In Slave Out for SPI.

                                                                                     I/O   SSP0_SSEL — Slave Select for SSP0.

                                                                                     I/O   SPIFI_MISO — Input 1 in SPIFI quad mode; SPIFI output

                                                                                           IO1.

                                                                                     -     R — Function reserved.

                                                                                     I/O   SSP0_MISO — Master In Slave Out for SSP0.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

P3_7                     C11      D7        176      123      [2]  N;                -     R — Function reserved.

                                                                   PU                I/O   SPI_MOSI — Master Out Slave In for SPI.

                                                                                     I/O   SSP0_MISO — Master In Slave Out for SSP0.

                                                                                     I/O   SPIFI_MOSI — Input I0 in SPIFI quad mode; SPIFI output

                                                                                           IO0.

                                                                                     I/O   GPIO5[10] — General purpose digital input/output pin.

                                                                                     I/O   SSP0_MOSI — Master Out Slave in for SSP0.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

P3_8                     C10      E7        179      124      [2]  N;                -     R — Function reserved.

                                                                   PU                I     SPI_SSEL — Slave Select for SPI. Note that this pin in an

                                                                                           input pin only. The SPI in master mode cannot drive the CS

                                                                                           input on the slave. Any GPIO pin can be used for SPI chip

                                                                                           select in master mode.

                                                                                     I/O   SSP0_MOSI — Master Out Slave in for SSP0.

                                                                                     I/O   SPIFI_CS — SPIFI serial flash chip select.

                                                                                     I/O   GPIO5[11] — General purpose digital input/output pin.

                                                                                     I/O   SSP0_SSEL — Slave Select for SSP0.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

LPC435X_3X_2X_1X                                              All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data      sheet                                            Rev. 5.3 — 15 March 2016                                                       22 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P4_0                D5       -         1        1        [2]  N;                I/O   GPIO2[0] — General purpose digital input/output pin.

                                                              PU                O     MCOA0 — Motor control PWM channel 0, output A.

                                                                                I     NMI — External interrupt input to NMI.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     LCD_VD13 — LCD data.

                                                                                I/O   U3_UCLK — Serial clock input/output for USART3 in

                                                                                      synchronous mode.

                                                                                -     R — Function reserved.

P4_1                A1       -         3        3        [5]  N;                I/O   GPIO2[1] — General purpose digital input/output pin.

                                                              PU                O     CTOUT_1 — SCT output 1. Match output 3 of timer 3.

                                                                                O     LCD_VD0 — LCD data.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     LCD_VD19 — LCD data.

                                                                                O     U3_TXD — Transmitter output for USART3.

                                                                                I     ENET_COL — Ethernet Collision detect (MII interface).

                                                                                AI    ADC0_1 — ADC0 and ADC1, input channel 1. Configure the

                                                                                      pin as GPIO input and use the ADC function select register

                                                                                      in the SCU to select the ADC.

P4_2                D3       -         12       8        [2]  N;                I/O   GPIO2[2] — General purpose digital input/output pin.

                                                              PU                O     CTOUT_0 — SCT output 0. Match output 0 of timer 0.

                                                                                O     LCD_VD3 — LCD data.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     LCD_VD12 — LCD data.

                                                                                I     U3_RXD — Receiver input for USART3.

                                                                                I/O   SGPIO8 — General purpose digital input/output pin.

P4_3                C2       -         10       7        [5]  N;                I/O   GPIO2[3] — General purpose digital input/output pin.

                                                              PU                O     CTOUT_3 — SCT output 3. Match output 3 of timer 0.

                                                                                O     LCD_VD2 — LCD data.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     LCD_VD21 — LCD data.

                                                                                I/O   U3_BAUD — Baud pin for USART3.

                                                                                I/O   SGPIO9 — General purpose digital input/output pin.

                                                                                AI    ADC0_0 — DAC, ADC0 and ADC1, input channel 0.

                                                                                      Configure the pin as GPIO input and use the ADC function

                                                                                      select register in the SCU to select the ADC.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       23 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                    32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P4_4                B1       -         14       9        [5]  N;                I/O   GPIO2[4] — General purpose digital input/output pin.

                                                              PU                O     CTOUT_2 — SCT output 2. Match output 2 of timer 0.

                                                                                O     LCD_VD1 — LCD data.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     LCD_VD20 — LCD data.

                                                                                I/O   U3_DIR — RS-485/EIA-485 output enable/direction control

                                                                                      for USART3.

                                                                                I/O   SGPIO10 — General purpose digital input/output pin.

                                                                                O     DAC — DAC output. Configure the pin as GPIO input and

                                                                                      use the analog function select register in the SCU to select

                                                                                      the DAC.

P4_5                D2       -         15       10       [2]  N;                I/O   GPIO2[5] — General purpose digital input/output pin.

                                                              PU                O     CTOUT_5 — SCT output 5. Match output 3 of timer 3.

                                                                                O     LCD_FP — Frame pulse (STN). Vertical synchronization

                                                                                      pulse (TFT).

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO11 — General purpose digital input/output pin.

P4_6                C1       -         17       11       [2]  N;                I/O   GPIO2[6] — General purpose digital input/output pin.

                                                              PU                O     CTOUT_4 — SCT output 4. Match output 3 of timer 3.

                                                                                O     LCD_ENAB/LCDM — STN AC bias drive or TFT data

                                                                                      enable input.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO12 — General purpose digital input/output pin.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                      24 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P4_7                H4       -         21       14       [2]  O;                O     LCD_DCLK — LCD panel clock.

                                                              PU                I     GP_CLKIN — General purpose clock input to the CGU.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   I2S1_TX_SCK — Transmit Clock. It is driven by the master

                                                                                      and received by the slave. Corresponds to the signal SCK in

                                                                                      the I2S-bus specification.

                                                                                I/O   I2S0_TX_SCK — Transmit Clock. It is driven by the master

                                                                                      and received by the slave. Corresponds to the signal SCK in

                                                                                      the I2S-bus specification.

P4_8                E2       -         23       15       [2]  N;                -     R — Function reserved.

                                                              PU                I     CTIN_5 — SCT input 5. Capture input 2 of timer 2.

                                                                                O     LCD_VD9 — LCD data.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO5[12] — General purpose digital input/output pin.

                                                                                O     LCD_VD22 — LCD data.

                                                                                O     CAN1_TD — CAN1 transmitter output.

                                                                                I/O   SGPIO13 — General purpose digital input/output pin.

P4_9                L2       -         48       33       [2]  N;                -     R — Function reserved.

                                                              PU                I     CTIN_6 — SCT input 6. Capture input 1 of timer 3.

                                                                                O     LCD_VD11 — LCD data.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO5[13] — General purpose digital input/output pin.

                                                                                O     LCD_VD15 — LCD data.

                                                                                I     CAN1_RD — CAN1 receiver input.

                                                                                I/O   SGPIO14 — General purpose digital input/output pin.

P4_10               M3       -         51       35       [2]  N;                -     R — Function reserved.

                                                              PU                I     CTIN_2 — SCT input 2. Capture input 2 of timer 0.

                                                                                O     LCD_VD10 — LCD data.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO5[14] — General purpose digital input/output pin.

                                                                                O     LCD_VD14 — LCD data.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO15 — General purpose digital input/output pin.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       25 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P5_0                N3       -         53       37       [2]  N;                I/O   GPIO2[9] — General purpose digital input/output pin.

                                                              PU                O     MCOB2 — Motor control PWM channel 2, output B.

                                                                                I/O   EMC_D12 — External memory data line 12.

                                                                                -     R — Function reserved.

                                                                                I     U1_DSR — Data Set Ready input for UART 1.

                                                                                I     T1_CAP0 — Capture input 0 of timer 1.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P5_1                P3       -         55       39       [2]  N;                I/O   GPIO2[10] — General purpose digital input/output pin.

                                                              PU                I     MCI2 — Motor control PWM channel 2, input.

                                                                                I/O   EMC_D13 — External memory data line 13.

                                                                                -     R — Function reserved.

                                                                                O     U1_DTR — Data Terminal Ready output for UART 1. Can

                                                                                      also be configured to be an RS-485/EIA-485 output enable

                                                                                      signal for UART 1.

                                                                                I     T1_CAP1 — Capture input 1 of timer 1.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P5_2                R4       -         63       46       [2]  N;                I/O   GPIO2[11] — General purpose digital input/output pin.

                                                              PU                I     MCI1 — Motor control PWM channel 1, input.

                                                                                I/O   EMC_D14 — External memory data line 14.

                                                                                -     R — Function reserved.

                                                                                O     U1_RTS — Request to Send output for UART 1. Can also

                                                                                      be configured to be an RS-485/EIA-485 output enable signal

                                                                                      for UART 1.

                                                                                I     T1_CAP2 — Capture input 2 of timer 1.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P5_3                T8       -         76       54       [2]  N;                I/O   GPIO2[12] — General purpose digital input/output pin.

                                                              PU                I     MCI0 — Motor control PWM channel 0, input.

                                                                                I/O   EMC_D15 — External memory data line 15.

                                                                                -     R — Function reserved.

                                                                                I     U1_RI — Ring Indicator input for UART 1.

                                                                                I     T1_CAP3 — Capture input 3 of timer 1.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       26 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P5_4                P9       -         80       57       [2]  N;                I/O   GPIO2[13] — General purpose digital input/output pin.

                                                              PU                O     MCOB0 — Motor control PWM channel 0, output B.

                                                                                I/O   EMC_D8 — External memory data line 8.

                                                                                -     R — Function reserved.

                                                                                I     U1_CTS — Clear to Send input for UART 1.

                                                                                O     T1_MAT0 — Match output 0 of timer 1.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P5_5                P10      -         81       58       [2]  N;                I/O   GPIO2[14] — General purpose digital input/output pin.

                                                              PU                O     MCOA1 — Motor control PWM channel 1, output A.

                                                                                I/O   EMC_D9 — External memory data line 9.

                                                                                -     R — Function reserved.

                                                                                I     U1_DCD — Data Carrier Detect input for UART 1.

                                                                                O     T1_MAT1 — Match output 1 of timer 1.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P5_6                T13      -         89       63       [2]  N;                I/O   GPIO2[15] — General purpose digital input/output pin.

                                                              PU                O     MCOB1 — Motor control PWM channel 1, output B.

                                                                                I/O   EMC_D10 — External memory data line 10.

                                                                                -     R — Function reserved.

                                                                                O     U1_TXD — Transmitter output for UART 1.

                                                                                O     T1_MAT2 — Match output 2 of timer 1.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P5_7                R12      -         91       65       [2]  N;                I/O   GPIO2[7] — General purpose digital input/output pin.

                                                              PU                O     MCOA2 — Motor control PWM channel 2, output A.

                                                                                I/O   EMC_D11 — External memory data line 11.

                                                                                -     R — Function reserved.

                                                                                I     U1_RXD — Receiver input for UART 1.

                                                                                O     T1_MAT3 — Match output 3 of timer 1.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       27 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P6_0                M12      H7        105      73       [2]  N;                -     R — Function reserved.

                                                              PU                O     I2S0_RX_MCLK — I2S receive master clock.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   I2S0_RX_SCK — Receive Clock. It is driven by the master

                                                                                      and received by the slave. Corresponds to the signal SCK in

                                                                                      the I2S-bus specification.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P6_1                R15      G5        107      74       [2]  N;                I/O   GPIO3[0] — General purpose digital input/output pin.

                                                              PU                O     EMC_DYCS1 — SDRAM chip select 1.

                                                                                I/O   U0_UCLK — Serial clock input/output for USART0 in

                                                                                      synchronous mode.

                                                                                I/O   I2S0_RX_WS — Receive Word Select. It is driven by the

                                                                                      master and received by the slave. Corresponds to the signal

                                                                                      WS in the I2S-bus specification.

                                                                                -     R — Function reserved.

                                                                                I     T2_CAP0 — Capture input 2 of timer 2.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P6_2                L13      J9        111      78       [2]  N;                I/O   GPIO3[1] — General purpose digital input/output pin.

                                                              PU                O     EMC_CKEOUT1 — SDRAM clock enable 1.

                                                                                I/O   U0_DIR — RS-485/EIA-485 output enable/direction control

                                                                                      for USART0.

                                                                                I/O   I2S0_RX_SDA — I2S Receive data. It is driven by the

                                                                                      transmitter and read by the receiver. Corresponds to the

                                                                                      signal SD in the I2S-bus specification.

                                                                                -     R — Function reserved.

                                                                                I     T2_CAP1 — Capture input 1 of timer 2.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                      28 of 162
NXP Semiconductors                                                                                                                        LPC435x/3x/2x/1x

                                                                                                        32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                          TFBGA100                         Reset state             Description

                         LBGA256            LQFP208  LQFP144                    [1]  Type

P6_3                     P15      -         113      79       [2]  N;                I/O   GPIO3[2] — General purpose digital input/output pin.

                                                                   PU                O     USB0_PPWR — VBUS drive signal (towards external

                                                                                           charge pump or power management unit); indicates that the

                                                                                           VBUS signal must be driven (active HIGH).

                                                                                           Add a pull-down resistor to disable the power switch at reset.

                                                                                           This signal has opposite polarity compared to the

                                                                                           USB_PPWR used on other NXP LPC parts.

                                                                                     I/O   SGPIO4 — General purpose digital input/output pin.

                                                                                     O     EMC_CS1 — LOW active Chip Select 1 signal.

                                                                                     -     R — Function reserved.

                                                                                     I     T2_CAP2 — Capture input 2 of timer 2.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

P6_4                     R16      F6        114      80       [2]  N;                I/O   GPIO3[3] — General purpose digital input/output pin.

                                                                   PU                I     CTIN_6 — SCT input 6. Capture input 1 of timer 3.

                                                                                     O     U0_TXD — Transmitter output for USART0.

                                                                                     O     EMC_CAS — LOW active SDRAM Column Address Strobe.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

P6_5                     P16      F9        117      82       [2]  N;                I/O   GPIO3[4] — General purpose digital input/output pin.

                                                                   PU                O     CTOUT_6 — SCT output 6. Match output 2 of timer 1.

                                                                                     I     U0_RXD — Receiver input for USART0.

                                                                                     O     EMC_RAS — LOW active SDRAM Row Address Strobe.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

P6_6                     L14      -         119      83       [2]  N;                I/O   GPIO0[5] — General purpose digital input/output pin.

                                                                   PU                O     EMC_BLS1 — LOW active Byte Lane select signal 1.

                                                                                     I/O   SGPIO5 — General purpose digital input/output pin.

                                                                                     I     USB0_PWR_FAULT — Port power fault signal indicating

                                                                                           overcurrent condition; this signal monitors over-current on

                                                                                           the USB bus (external circuitry required to detect

                                                                                           over-current condition).

                                                                                     -     R — Function reserved.

                                                                                     I     T2_CAP3 — Capture input 3 of timer 2.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

LPC435X_3X_2X_1X                                              All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data      sheet                                            Rev. 5.3 — 15 March 2016                                                      29 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P6_7                J13      -         123      85       [2]  N;                -     R — Function reserved.

                                                              PU                I/O   EMC_A15 — External memory address line 15.

                                                                                I/O   SGPIO6 — General purpose digital input/output pin.

                                                                                O     USB0_IND1 — USB0 port indicator LED control output 1.

                                                                                I/O   GPIO5[15] — General purpose digital input/output pin.

                                                                                O     T2_MAT0 — Match output 0 of timer 2.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P6_8                H13      -         125      86       [2]  N;                -     R — Function reserved.

                                                              PU                I/O   EMC_A14 — External memory address line 14.

                                                                                I/O   SGPIO7 — General purpose digital input/output pin.

                                                                                O     USB0_IND0 — USB0 port indicator LED control output 0.

                                                                                I/O   GPIO5[16] — General purpose digital input/output pin.

                                                                                O     T2_MAT1 — Match output 1 of timer 2.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P6_9                J15      F8        139      97       [2]  N;                I/O   GPIO3[5] — General purpose digital input/output pin.

                                                              PU                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     EMC_DYCS0 — SDRAM chip select 0.

                                                                                -     R — Function reserved.

                                                                                O     T2_MAT2 — Match output 2 of timer 2.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P6_10               H15      -         142      100      [2]  N;                I/O   GPIO3[6] — General purpose digital input/output pin.

                                                              PU                O     MCABORT — Motor control PWM, LOW-active fast abort.

                                                                                -     R — Function reserved.

                                                                                O     EMC_DQMOUT1 — Data mask 1 used with SDRAM and

                                                                                      static devices.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       30 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P6_11               H12      C9        143      101      [2]  N;                I/O   GPIO3[7] — General purpose digital input/output pin.

                                                              PU                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     EMC_CKEOUT0 — SDRAM clock enable 0.

                                                                                -     R — Function reserved.

                                                                                O     T2_MAT3 — Match output 3 of timer 2.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P6_12               G15      -         145      103      [2]  N;                I/O   GPIO2[8] — General purpose digital input/output pin.

                                                              PU                O     CTOUT_7 — SCT output 7. Match output 3 of timer 1.

                                                                                -     R — Function reserved.

                                                                                O     EMC_DQMOUT0 — Data mask 0 used with SDRAM and

                                                                                      static devices.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

P7_0                B16      -         158      110      [2]  N;                I/O   GPIO3[8] — General purpose digital input/output pin.

                                                              PU                O     CTOUT_14 — SCT output 14. Match output 2 of timer 3.

                                                                                -     R — Function reserved.

                                                                                O     LCD_LE — Line end signal.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO4 — General purpose digital input/output pin.

P7_1                C14      -         162      113      [2]  N;                I/O   GPIO3[9] — General purpose digital input/output pin.

                                                              PU                O     CTOUT_15 — SCT output 15. Match output 3 of timer 3.

                                                                                I/O   I2S0_TX_WS — Transmit Word Select. It is driven by the

                                                                                      master and received by the slave. Corresponds to the signal

                                                                                      WS in the I2S-bus specification.

                                                                                O     LCD_VD19 — LCD data.

                                                                                O     LCD_VD7 — LCD data.

                                                                                -     R — Function reserved.

                                                                                O     U2_TXD — Transmitter output for USART2.

                                                                                I/O   SGPIO5 — General purpose digital input/output pin.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                      31 of 162
NXP Semiconductors                                                                                                                        LPC435x/3x/2x/1x

                                                                                                        32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                          TFBGA100                         Reset state             Description

                         LBGA256            LQFP208  LQFP144                    [1]  Type

P7_2                     A16      -         165      115      [2]  N;                I/O   GPIO3[10] — General purpose digital input/output pin.

                                                                   PU                I     CTIN_4 — SCT input 4. Capture input 2 of timer 1.

                                                                                     I/O   I2S0_TX_SDA — I2S transmit data. It is driven by the

                                                                                           transmitter and read by the receiver. Corresponds to the

                                                                                           signal SD in the I2S-bus specification.

                                                                                     O     LCD_VD18 — LCD data.

                                                                                     O     LCD_VD6 — LCD data.

                                                                                     -     R — Function reserved.

                                                                                     I     U2_RXD — Receiver input for USART2.

                                                                                     I/O   SGPIO6 — General purpose digital input/output pin.

P7_3                     C13      -         167      117      [2]  N;                I/O   GPIO3[11] — General purpose digital input/output pin.

                                                                   PU                I     CTIN_3 — SCT input 3. Capture input 1 of timer 1.

                                                                                     -     R — Function reserved.

                                                                                     O     LCD_VD17 — LCD data.

                                                                                     O     LCD_VD5 — LCD data.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

P7_4                     C8       -         189      132      [5]  N;                I/O   GPIO3[12] — General purpose digital input/output pin.

                                                                   PU                O     CTOUT_13 — SCT output 13. Match output 3 of timer 3.

                                                                                     -     R — Function reserved.

                                                                                     O     LCD_VD16 — LCD data.

                                                                                     O     LCD_VD4 — LCD data.

                                                                                     O     TRACEDATA[0] — Trace data, bit 0.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     AI    ADC0_4 — ADC0 and ADC1, input channel 4. Configure the

                                                                                           pin as GPIO input and use the ADC function select register

                                                                                           in the SCU to select the ADC.

P7_5                     A7       -         191      133      [5]  N;                I/O   GPIO3[13] — General purpose digital input/output pin.

                                                                   PU                O     CTOUT_12 — SCT output 12. Match output 3 of timer 3.

                                                                                     -     R — Function reserved.

                                                                                     O     LCD_VD8 — LCD data.

                                                                                     O     LCD_VD23 — LCD data.

                                                                                     O     TRACEDATA[1] — Trace data, bit 1.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     AI    ADC0_3 — ADC0 and ADC1, input channel 3. Configure the

                                                                                           pin as GPIO input and use the ADC function select register

                                                                                           in the SCU to select the ADC.

LPC435X_3X_2X_1X                                              All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data      sheet                                            Rev. 5.3 — 15 March 2016                                                       32 of 162
NXP Semiconductors                                                                                                                        LPC435x/3x/2x/1x

                                                                                                        32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                          TFBGA100                         Reset state             Description

                         LBGA256            LQFP208  LQFP144                    [1]  Type

P7_6                     C7       -         194      134      [2]  N;                I/O   GPIO3[14] — General purpose digital input/output pin.

                                                                   PU                O     CTOUT_11 — SCT output 1. Match output 3 of timer 2.

                                                                                     -     R — Function reserved.

                                                                                     O     LCD_LP — Line synchronization pulse (STN). Horizontal

                                                                                           synchronization pulse (TFT).

                                                                                     -     R — Function reserved.

                                                                                     O     TRACEDATA[2] — Trace data, bit 2.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

P7_7                     B6       -         201      140      [5]  N;                I/O   GPIO3[15] — General purpose digital input/output pin.

                                                                   PU                O     CTOUT_8 — SCT output 8. Match output 0 of timer 2.

                                                                                     -     R — Function reserved.

                                                                                     O     LCD_PWR — LCD panel power enable.

                                                                                     -     R — Function reserved.

                                                                                     O     TRACEDATA[3] — Trace data, bit 3.

                                                                                     O     ENET_MDC — Ethernet MIIM clock.

                                                                                     I/O   SGPIO7 — General purpose digital input/output pin.

                                                                                     AI    ADC1_6 — ADC1 and ADC0, input channel 6. Configure the

                                                                                           pin as GPIO input and use the ADC function select register

                                                                                           in the SCU to select the ADC.

P8_0                     E5       -         2        -        [3]  N;                I/O   GPIO4[0] — General purpose digital input/output pin.

                                                                   PU                I     USB0_PWR_FAULT — Port power fault signal indicating

                                                                                           overcurrent condition; this signal monitors over-current on

                                                                                           the USB bus (external circuitry required to detect

                                                                                           over-current condition).

                                                                                     -     R — Function reserved.

                                                                                     I     MCI2 — Motor control PWM channel 2, input.

                                                                                     I/O   SGPIO8 — General purpose digital input/output pin.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     O     T0_MAT0 — Match output 0 of timer 0.

P8_1                     H5       -         34       -        [3]  N;                I/O   GPIO4[1] — General purpose digital input/output pin.

                                                                   PU                O     USB0_IND1 — USB0 port indicator LED control output 1.

                                                                                     -     R — Function reserved.

                                                                                     I     MCI1 — Motor control PWM channel 1, input.

                                                                                     I/O   SGPIO9 — General purpose digital input/output pin.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     O     T0_MAT1 — Match output 1 of timer 0.

LPC435X_3X_2X_1X                                              All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data      sheet                                            Rev. 5.3 — 15 March 2016                                                       33 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P8_2                K4       -         36       -        [3]  N;                I/O   GPIO4[2] — General purpose digital input/output pin.

                                                              PU                O     USB0_IND0 — USB0 port indicator LED control output 0.

                                                                                -     R — Function reserved.

                                                                                I     MCI0 — Motor control PWM channel 0, input.

                                                                                I/O   SGPIO10 — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     T0_MAT2 — Match output 2 of timer 0.

P8_3                J3       -         37       -        [2]  N;                I/O   GPIO4[3] — General purpose digital input/output pin.

                                                              PU                I/O   USB1_ULPI_D2 — ULPI link bidirectional data line 2.

                                                                                -     R — Function reserved.

                                                                                O     LCD_VD12 — LCD data.

                                                                                O     LCD_VD19 — LCD data.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     T0_MAT3 — Match output 3 of timer 0.

P8_4                J2       -         39       -        [2]  N;                I/O   GPIO4[4] — General purpose digital input/output pin.

                                                              PU                I/O   USB1_ULPI_D1 — ULPI link bidirectional data line 1.

                                                                                -     R — Function reserved.

                                                                                O     LCD_VD7 — LCD data.

                                                                                O     LCD_VD16 — LCD data.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I     T0_CAP0 — Capture input 0 of timer 0.

P8_5                J1       -         40       -        [2]  N;                I/O   GPIO4[5] — General purpose digital input/output pin.

                                                              PU                I/O   USB1_ULPI_D0 — ULPI link bidirectional data line 0.

                                                                                -     R — Function reserved.

                                                                                O     LCD_VD6 — LCD data.

                                                                                O     LCD_VD8 — LCD data.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I     T0_CAP1 — Capture input 1 of timer 0.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                      34 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P8_6                K3       -         43       -        [2]  N;                I/O   GPIO4[6] — General purpose digital input/output pin.

                                                              PU                I     USB1_ULPI_NXT — ULPI link NXT signal. Data flow control

                                                                                      signal from the PHY.

                                                                                -     R — Function reserved.

                                                                                O     LCD_VD5 — LCD data.

                                                                                O     LCD_LP — Line synchronization pulse (STN). Horizontal

                                                                                      synchronization pulse (TFT).

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I     T0_CAP2 — Capture input 2 of timer 0.

P8_7                K1       -         45       -        [2]  N;                I/O   GPIO4[7] — General purpose digital input/output pin.

                                                              PU                O     USB1_ULPI_STP — ULPI link STP signal. Asserted to end

                                                                                      or interrupt transfers to the PHY.

                                                                                -     R — Function reserved.

                                                                                O     LCD_VD4 — LCD data.

                                                                                O     LCD_PWR — LCD panel power enable.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I     T0_CAP3 — Capture input 3 of timer 0.

P8_8                L1       -         49       -        [2]  N;                -     R — Function reserved.

                                                              PU                I     USB1_ULPI_CLK — ULPI link CLK signal. 60 MHz clock

                                                                                      generated by the PHY.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     CGU_OUT0 — CGU spare clock output 0.

                                                                                O     I2S1_TX_MCLK — I2S1 transmit master clock.

P9_0                T1       -         59       -        [2]  N;                I/O   GPIO4[12] — General purpose digital input/output pin.

                                                              PU                O     MCABORT — Motor control PWM, LOW-active fast abort.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I     ENET_CRS — Ethernet Carrier Sense (MII interface).

                                                                                I/O   SGPIO0 — General purpose digital input/output pin.

                                                                                I/O   SSP0_SSEL — Slave Select for SSP0.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       35 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

P9_1                N6       -         66       -        [2]  N;                I/O   GPIO4[13] — General purpose digital input/output pin.

                                                              PU                O     MCOA2 — Motor control PWM channel 2, output A.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   I2S0_TX_WS — Transmit Word Select. It is driven by the

                                                                                      master and received by the slave. Corresponds to the signal

                                                                                      WS in the I2S-bus specification.

                                                                                I     ENET_RX_ER — Ethernet receive error (MII interface).

                                                                                I/O   SGPIO1 — General purpose digital input/output pin.

                                                                                I/O   SSP0_MISO — Master In Slave Out for SSP0.

P9_2                N8       -         70       -        [2]  N;                I/O   GPIO4[14] — General purpose digital input/output pin.

                                                              PU                O     MCOB2 — Motor control PWM channel 2, output B.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   I2S0_TX_SDA — I2S transmit data. It is driven by the

                                                                                      transmitter and read by the receiver. Corresponds to the

                                                                                      signal SD in the I2S-bus specification.

                                                                                I     ENET_RXD3 — Ethernet receive data 3 (MII interface).

                                                                                I/O   SGPIO2 — General purpose digital input/output pin.

                                                                                I/O   SSP0_MOSI — Master Out Slave in for SSP0.

P9_3                M6       -         79       -        [2]  N;                I/O   GPIO4[15] — General purpose digital input/output pin.

                                                              PU                O     MCOA0 — Motor control PWM channel 0, output A.

                                                                                O     USB1_IND1 — USB1 Port indicator LED control output 1.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I     ENET_RXD2 — Ethernet receive data 2 (MII interface).

                                                                                I/O   SGPIO9 — General purpose digital input/output pin.

                                                                                O     U3_TXD — Transmitter output for USART3.

P9_4                N10      -         92       -        [2]  N;                -     R — Function reserved.

                                                              PU                O     MCOB0 — Motor control PWM channel 0, output B.

                                                                                O     USB1_IND0 — USB1 Port indicator LED control output 0.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO5[17] — General purpose digital input/output pin.

                                                                                O     ENET_TXD2 — Ethernet transmit data 2 (MII interface).

                                                                                I/O   SGPIO4 — General purpose digital input/output pin.

                                                                                I     U3_RXD — Receiver input for USART3.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       36 of 162
NXP Semiconductors                                                                                                                        LPC435x/3x/2x/1x

                                                                                                        32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                          TFBGA100                         Reset state             Description

                         LBGA256            LQFP208  LQFP144                    [1]  Type

P9_5                     M9       -         98       69       [2]  N;                -     R — Function reserved.

                                                                   PU                O     MCOA1 — Motor control PWM channel 1, output A.

                                                                                     O     USB1_PPWR — VBUS drive signal (towards external

                                                                                           charge pump or power management unit); indicates that

                                                                                           VBUS must be driven (active high).

                                                                                           Add a pull-down resistor to disable the power switch at reset.

                                                                                           This signal has opposite polarity compared to the

                                                                                           USB_PPWR used on other NXP LPC parts.

                                                                                     -     R — Function reserved.

                                                                                     I/O   GPIO5[18] — General purpose digital input/output pin.

                                                                                     O     ENET_TXD3 — Ethernet transmit data 3 (MII interface).

                                                                                     I/O   SGPIO3 — General purpose digital input/output pin.

                                                                                     O     U0_TXD — Transmitter output for USART0.

P9_6                     L11      -         103      72       [2]  N;                I/O   GPIO4[11] — General purpose digital input/output pin.

                                                                   PU                O     MCOB1 — Motor control PWM channel 1, output B.

                                                                                     I     USB1_PWR_FAULT — USB1 Port power fault signal

                                                                                           indicating over-current condition; this signal monitors

                                                                                           over-current on the USB1 bus (external circuitry required to

                                                                                           detect over-current condition).

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     I     ENET_COL — Ethernet Collision detect (MII interface).

                                                                                     I/O   SGPIO8 — General purpose digital input/output pin.

                                                                                     I     U0_RXD — Receiver input for USART0.

PA_0                     L12      -         126      -        [2]  N;                -     R — Function reserved.

                                                                   PU                -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     O     I2S1_RX_MCLK — I2S1 receive master clock.

                                                                                     O     CGU_OUT1 — CGU spare clock output 1.

                                                                                     -     R — Function reserved.

PA_1                     J14      -         134      -        [3]  N;                I/O   GPIO4[8] — General purpose digital input/output pin.

                                                                   PU                I     QEI_IDX — Quadrature Encoder Interface INDEX input.

                                                                                     -     R — Function reserved.

                                                                                     O     U2_TXD — Transmitter output for USART2.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

LPC435X_3X_2X_1X                                              All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data      sheet                                            Rev. 5.3 — 15 March 2016                                                         37 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

PA_2                K15      -         136      -        [3]  N;                I/O   GPIO4[9] — General purpose digital input/output pin.

                                                              PU                I     QEI_PHB — Quadrature Encoder Interface PHB input.

                                                                                -     R — Function reserved.

                                                                                I     U2_RXD — Receiver input for USART2.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PA_3                H11      -         147      -        [3]  N;                I/O   GPIO4[10] — General purpose digital input/output pin.

                                                              PU                I     QEI_PHA — Quadrature Encoder Interface PHA input.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PA_4                G13      -         151      -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_9 — SCT output 9. Match output 3 of timer 3.

                                                                                -     R — Function reserved.

                                                                                I/O   EMC_A23 — External memory address line 23.

                                                                                I/O   GPIO5[19] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PB_0                B15      -         164      -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_10 — SCT output 10. Match output 3 of timer 3.

                                                                                O     LCD_VD23 — LCD data.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO5[20] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       38 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

PB_1                A14      -         175      -        [2]  N;                -     R — Function reserved.

                                                              PU                I     USB1_ULPI_DIR — ULPI link DIR signal. Controls the ULP

                                                                                      data line direction.

                                                                                O     LCD_VD22 — LCD data.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO5[21] — General purpose digital input/output pin.

                                                                                O     CTOUT_6 — SCT output 6. Match output 2 of timer 1.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PB_2                B12      -         177      -        [2]  N;                -     R — Function reserved.

                                                              PU                I/O   USB1_ULPI_D7 — ULPI link bidirectional data line 7.

                                                                                O     LCD_VD21 — LCD data.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO5[22] — General purpose digital input/output pin.

                                                                                O     CTOUT_7 — SCT output 7. Match output 3 of timer 1.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PB_3                A13      -         178      -        [2]  N;                -     R — Function reserved.

                                                              PU                I/O   USB1_ULPI_D6 — ULPI link bidirectional data line 6.

                                                                                O     LCD_VD20 — LCD data.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO5[23] — General purpose digital input/output pin.

                                                                                O     CTOUT_8 — SCT output 8. Match output 0 of timer 2.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PB_4                B11      -         180      -        [2]  N;                -     R — Function reserved.

                                                              PU                I/O   USB1_ULPI_D5 — ULPI link bidirectional data line 5.

                                                                                O     LCD_VD15 — LCD data.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO5[24] — General purpose digital input/output pin.

                                                                                I     CTIN_5 — SCT input 5. Capture input 2 of timer 2.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       39 of 162
NXP Semiconductors                                                                                                                        LPC435x/3x/2x/1x

                                                                                                        32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                          TFBGA100                         Reset state             Description

                         LBGA256            LQFP208  LQFP144                    [1]  Type

PB_5                     A12      -         181      -        [2]  N;                -     R — Function reserved.

                                                                   PU                I/O   USB1_ULPI_D4 — ULPI link bidirectional data line 4.

                                                                                     O     LCD_VD14 — LCD data.

                                                                                     -     R — Function reserved.

                                                                                     I/O   GPIO5[25] — General purpose digital input/output pin.

                                                                                     I     CTIN_7 — SCT input 7.

                                                                                     O     LCD_PWR — LCD panel power enable.

                                                                                     -     R — Function reserved.

PB_6                     A6       -         -        -        [5]  N;                -     R — Function reserved.

                                                                   PU                I/O   USB1_ULPI_D3 — ULPI link bidirectional data line 3.

                                                                                     O     LCD_VD13 — LCD data.

                                                                                     -     R — Function reserved.

                                                                                     I/O   GPIO5[26] — General purpose digital input/output pin.

                                                                                     I     CTIN_6 — SCT input 6. Capture input 1 of timer 3.

                                                                                     O     LCD_VD19 — LCD data.

                                                                                     -     R — Function reserved.

                                                                                     AI    ADC0_6 — ADC0 and ADC1, input channel 6. Configure the

                                                                                           pin as GPIO input and use the ADC function select register

                                                                                           in the SCU to select the ADC.

PC_0                     D4       -         7        -        [5]  N;                -     R — Function reserved.

                                                                   PU                I     USB1_ULPI_CLK — ULPI link CLK signal. 60 MHz clock

                                                                                           generated by the PHY.

                                                                                     -     R — Function reserved.

                                                                                     I/O   ENET_RX_CLK — Ethernet Receive Clock (MII interface).

                                                                                     O     LCD_DCLK — LCD panel clock.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     I/O   SD_CLK — SD/MMC card clock.

                                                                                     AI    ADC1_1 — ADC1 and ADC0, input channel 1. Configure the

                                                                                           pin as input (USB_ULPI_CLK) and use the ADC function

                                                                                           select register in the SCU to select the ADC.

PC_1                     E4       -         9        -        [2]  N;                I/O   USB1_ULPI_D7 — ULPI link bidirectional data line 7.

                                                                   PU                -     R — Function reserved.

                                                                                     I     U1_RI — Ring Indicator input for UART 1.

                                                                                     O     ENET_MDC — Ethernet MIIM clock.

                                                                                     I/O   GPIO6[0] — General purpose digital input/output pin.

                                                                                     -     R — Function reserved.

                                                                                     I     T3_CAP0 — Capture input 0 of timer 3.

                                                                                     O     SD_VOLT0 — SD/MMC bus voltage select output 0.

LPC435X_3X_2X_1X                                              All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data      sheet                                            Rev. 5.3 — 15 March 2016                                                       40 of 162
NXP Semiconductors                                                                                                                        LPC435x/3x/2x/1x

                                                                                                        32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                          TFBGA100                         Reset state             Description

                         LBGA256            LQFP208  LQFP144                    [1]  Type

PC_2                     F6       -         13       -        [2]  N;                I/O   USB1_ULPI_D6 — ULPI link bidirectional data line 6.

                                                                   PU                -     R — Function reserved.

                                                                                     I     U1_CTS — Clear to Send input for UART 1.

                                                                                     O     ENET_TXD2 — Ethernet transmit data 2 (MII interface).

                                                                                     I/O   GPIO6[1] — General purpose digital input/output pin.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     O     SD_RST — SD/MMC reset signal for MMC4.4 card.

PC_3                     F5       -         11       -        [5]  N;                I/O   USB1_ULPI_D5 — ULPI link bidirectional data line 5.

                                                                   PU                -     R — Function reserved.

                                                                                     O     U1_RTS — Request to Send output for UART 1. Can also

                                                                                           be configured to be an RS-485/EIA-485 output enable signal

                                                                                           for UART 1.

                                                                                     O     ENET_TXD3 — Ethernet transmit data 3 (MII interface).

                                                                                     I/O   GPIO6[2] — General purpose digital input/output pin.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     O     SD_VOLT1 — SD/MMC bus voltage select output 1.

                                                                                     AI    ADC1_0 — DAC, ADC1 and ADC0, input channel 0.

                                                                                           Configure the pin as GPIO input and use the ADC function

                                                                                           select register in the SCU to select the ADC.

PC_4                     F4       -         16       -        [2]  N;                -     R — Function reserved.

                                                                   PU                I/O   USB1_ULPI_D4 — ULPI link bidirectional data line 4.

                                                                                     -     R — Function reserved.

                                                                                           ENET_TX_EN — Ethernet transmit enable (RMII/MII

                                                                                           interface).

                                                                                     I/O   GPIO6[3] — General purpose digital input/output pin.

                                                                                     -     R — Function reserved.

                                                                                     I     T3_CAP1 — Capture input 1 of timer 3.

                                                                                     I/O   SD_DAT0 — SD/MMC data bus line 0.

PC_5                     G4       -         20       -        [2]  N;                -     R — Function reserved.

                                                                   PU                I/O   USB1_ULPI_D3 — ULPI link bidirectional data line 3.

                                                                                     -     R — Function reserved.

                                                                                     O     ENET_TX_ER — Ethernet Transmit Error (MII interface).

                                                                                     I/O   GPIO6[4] — General purpose digital input/output pin.

                                                                                     -     R — Function reserved.

                                                                                     I     T3_CAP2 — Capture input 2 of timer 3.

                                                                                     I/O   SD_DAT1 — SD/MMC data bus line 1.

LPC435X_3X_2X_1X                                              All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data      sheet                                            Rev. 5.3 — 15 March 2016                                                      41 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

PC_6                H6       -         22       -        [2]  N;                -     R — Function reserved.

                                                              PU                I/O   USB1_ULPI_D2 — ULPI link bidirectional data line 2.

                                                                                -     R — Function reserved.

                                                                                I     ENET_RXD2 — Ethernet receive data 2 (MII interface).

                                                                                I/O   GPIO6[5] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                I     T3_CAP3 — Capture input 3 of timer 3.

                                                                                I/O   SD_DAT2 — SD/MMC data bus line 2.

PC_7                G5       -         -        -        [2]  N;                -     R — Function reserved.

                                                              PU                I/O   USB1_ULPI_D1 — ULPI link bidirectional data line 1.

                                                                                -     R — Function reserved.

                                                                                I     ENET_RXD3 — Ethernet receive data 3 (MII interface).

                                                                                I/O   GPIO6[6] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                O     T3_MAT0 — Match output 0 of timer 3.

                                                                                I/O   SD_DAT3 — SD/MMC data bus line 3.

PC_8                N4       -         -        -        [2]  N;                -     R — Function reserved.

                                                              PU                I/O   USB1_ULPI_D0 — ULPI link bidirectional data line 0.

                                                                                -     R — Function reserved.

                                                                                I     ENET_RX_DV — Ethernet Receive Data Valid (RMII/MII

                                                                                      interface).

                                                                                I/O   GPIO6[7] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                O     T3_MAT1 — Match output 1 of timer 3.

                                                                                I     SD_CD — SD/MMC card detect input.

PC_9                K2       -         -        -        [2]  N;                -     R — Function reserved.

                                                              PU                I     USB1_ULPI_NXT — ULPI link NXT signal. Data flow control

                                                                                      signal from the PHY.

                                                                                -     R — Function reserved.

                                                                                I     ENET_RX_ER — Ethernet receive error (MII interface).

                                                                                I/O   GPIO6[8] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                O     T3_MAT2 — Match output 2 of timer 3.

                                                                                O     SD_POW — SD/MMC power monitor output.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                      42 of 162
NXP Semiconductors                                                                                                                        LPC435x/3x/2x/1x

                                                                                                        32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                          TFBGA100                         Reset state             Description

                         LBGA256            LQFP208  LQFP144                    [1]  Type

PC_10                    M5       -         -        -        [2]  N;                -     R — Function reserved.

                                                                   PU                O     USB1_ULPI_STP — ULPI link STP signal. Asserted to end

                                                                                           or interrupt transfers to the PHY.

                                                                                     I     U1_DSR — Data Set Ready input for UART 1.

                                                                                     -     R — Function reserved.

                                                                                     I/O   GPIO6[9] — General purpose digital input/output pin.

                                                                                     -     R — Function reserved.

                                                                                     O     T3_MAT3 — Match output 3 of timer 3.

                                                                                     I/O   SD_CMD — SD/MMC command signal.

PC_11                    L5       -         -        -        [2]  N;                -     R — Function reserved.

                                                                   PU                I     USB1_ULPI_DIR — ULPI link DIR signal. Controls the ULPI

                                                                                           data line direction.

                                                                                     I     U1_DCD — Data Carrier Detect input for UART 1.

                                                                                     -     R — Function reserved.

                                                                                     I/O   GPIO6[10] — General purpose digital input/output pin.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     I/O   SD_DAT4 — SD/MMC data bus line 4.

PC_12                    L6       -         -        -        [2]  N;                -     R — Function reserved.

                                                                   PU                -     R — Function reserved.

                                                                                     O     U1_DTR — Data Terminal Ready output for UART 1. Can

                                                                                           also be configured to be an RS-485/EIA-485 output enable

                                                                                           signal for UART 1.

                                                                                     -     R — Function reserved.

                                                                                     I/O   GPIO6[11] — General purpose digital input/output pin.

                                                                                     I/O   SGPIO11 — General purpose digital input/output pin.

                                                                                     I/O   I2S0_TX_SDA — I2S transmit data. It is driven by the

                                                                                           transmitter and read by the receiver. Corresponds to the

                                                                                           signal SD in the I2S-bus specification.

                                                                                     I/O   SD_DAT5 — SD/MMC data bus line 5.

PC_13                    M1       -         -        -        [2]  N;                -     R — Function reserved.

                                                                   PU                -     R — Function reserved.

                                                                                     O     U1_TXD — Transmitter output for UART 1.

                                                                                     -     R — Function reserved.

                                                                                     I/O   GPIO6[12] — General purpose digital input/output pin.

                                                                                     I/O   SGPIO12 — General purpose digital input/output pin.

                                                                                     I/O   I2S0_TX_WS — Transmit Word Select. It is driven by the

                                                                                           master and received by the slave. Corresponds to the signal

                                                                                           WS in the I2S-bus specification.

                                                                                     I/O   SD_DAT6 — SD/MMC data bus line 6.

LPC435X_3X_2X_1X                                              All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data      sheet                                            Rev. 5.3 — 15 March 2016                                                       43 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

PC_14               N1       -         -        -        [2]  N;                -     R — Function reserved.

                                                              PU                -     R — Function reserved.

                                                                                I     U1_RXD — Receiver input for UART 1.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[13] — General purpose digital input/output pin.

                                                                                I/O   SGPIO13 — General purpose digital input/output pin.

                                                                                O     ENET_TX_ER — Ethernet Transmit Error (MII interface).

                                                                                I/O   SD_DAT7 — SD/MMC data bus line 7.

PD_0                N2       -         -        -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_15 — SCT output 15. Match output 3 of timer 3.

                                                                                O     EMC_DQMOUT2 — Data mask 2 used with SDRAM and

                                                                                      static devices.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[14] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO4 — General purpose digital input/output pin.

PD_1                P1       -         -        -        [2]  N;                -     R — Function reserved.

                                                              PU                -     R — Function reserved.

                                                                                O     EMC_CKEOUT2 — SDRAM clock enable 2.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[15] — General purpose digital input/output pin.

                                                                                O     SD_POW — SD/MMC power monitor output.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO5 — General purpose digital input/output pin.

PD_2                R1       -         -        -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_7 — SCT output 7. Match output 3 of timer 1.

                                                                                I/O   EMC_D16 — External memory data line 16.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[16] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO6 — General purpose digital input/output pin.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       44 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

PD_3                P4       -         -        -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_6 — SCT output 7. Match output 2 of timer 1.

                                                                                I/O   EMC_D17 — External memory data line 17.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[17] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO7 — General purpose digital input/output pin.

PD_4                T2       -         -        -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_8 — SCT output 8. Match output 0 of timer 2.

                                                                                I/O   EMC_D18 — External memory data line 18.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[18] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO8 — General purpose digital input/output pin.

PD_5                P6       -         -        -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_9 — SCT output 9. Match output 3 of timer 3.

                                                                                I/O   EMC_D19 — External memory data line 19.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[19] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO9 — General purpose digital input/output pin.

PD_6                R6       -         68       -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_10 — SCT output 10. Match output 3 of timer 3.

                                                                                I/O   EMC_D20 — External memory data line 20.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[20] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO10 — General purpose digital input/output pin.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       45 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

PD_7                T6       -         72       -        [2]  N;                -     R — Function reserved.

                                                              PU                I     CTIN_5 — SCT input 5. Capture input 2 of timer 2.

                                                                                I/O   EMC_D21 — External memory data line 21.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[21] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO11 — General purpose digital input/output pin.

PD_8                P8       -         74       -        [2]  N;                -     R — Function reserved.

                                                              PU                I     CTIN_6 — SCT input 6. Capture input 1 of timer 3.

                                                                                I/O   EMC_D22 — External memory data line 22.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[22] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO12 — General purpose digital input/output pin.

PD_9                T11      -         84       -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_13 — SCT output 13. Match output 3 of timer 3.

                                                                                I/O   EMC_D23 — External memory data line 23.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[23] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO13 — General purpose digital input/output pin.

PD_10               P11      -         86       -        [2]  N;                -     R — Function reserved.

                                                              PU                I     CTIN_1 — SCT input 1. Capture input 1 of timer 0. Capture

                                                                                      input 1 of timer 2.

                                                                                O     EMC_BLS3 — LOW active Byte Lane select signal 3.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[24] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       46 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

PD_11               N9       -         88       -        [2]  N;                -     R — Function reserved.

                                                              PU                -     R — Function reserved.

                                                                                O     EMC_CS3 — LOW active Chip Select 3 signal.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[25] — General purpose digital input/output pin.

                                                                                I/O   USB1_ULPI_D0 — ULPI link bidirectional data line 0.

                                                                                O     CTOUT_14 — SCT output 14. Match output 2 of timer 3.

                                                                                -     R — Function reserved.

PD_12               N11      -         94       -        [2]  N;                -     R — Function reserved.

                                                              PU                -     R — Function reserved.

                                                                                O     EMC_CS2 — LOW active Chip Select 2 signal.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[26] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                O     CTOUT_10 — SCT output 10. Match output 3 of timer 3.

                                                                                -     R — Function reserved.

PD_13               T14      -         97       -        [2]  N;                -     R — Function reserved.

                                                              PU                I     CTIN_0 — SCT input 0. Capture input 0 of timer 0, 1, 2, 3.

                                                                                O     EMC_BLS2 — LOW active Byte Lane select signal 2.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[27] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                O     CTOUT_13 — SCT output 13. Match output 3 of timer 3.

                                                                                -     R — Function reserved.

PD_14               R13      -         99       -        [2]  N;                -     R — Function reserved.

                                                              PU                -     R — Function reserved.

                                                                                O     EMC_DYCS2 — SDRAM chip select 2.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[28] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                O     CTOUT_11 — SCT output 11. Match output 3 of timer 2.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       47 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

PD_15               T15      -         101      -        [2]  N;                -     R — Function reserved.

                                                              PU                -     R — Function reserved.

                                                                                I/O   EMC_A17 — External memory address line 17.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[29] — General purpose digital input/output pin.

                                                                                I     SD_WP — SD/MMC card write protect input.

                                                                                O     CTOUT_8 — SCT output 8. Match output 0 of timer 2.

                                                                                -     R — Function reserved.

PD_16               R14      -         104      -        [2]  N;                -     R — Function reserved.

                                                              PU                -     R — Function reserved.

                                                                                I/O   EMC_A16 — External memory address line 16.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO6[30] — General purpose digital input/output pin.

                                                                                O     SD_VOLT2 — SD/MMC bus voltage select output 2.

                                                                                O     CTOUT_12 — SCT output 12. Match output 3 of timer 3.

                                                                                -     R — Function reserved.

PE_0                P14      -         106      -        [2]  N;                -     R — Function reserved.

                                                              PU                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   EMC_A18 — External memory address line 18.

                                                                                I/O   GPIO7[0] — General purpose digital input/output pin.

                                                                                O     CAN1_TD — CAN1 transmitter output.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PE_1                N14      -         112      -        [2]  N;                -     R — Function reserved.

                                                              PU                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   EMC_A19 — External memory address line 19.

                                                                                I/O   GPIO7[1] — General purpose digital input/output pin.

                                                                                I     CAN1_RD — CAN1 receiver input.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       48 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

PE_2                M14      -         115      -        [2]  N;                I     ADCTRIG0 — ADC trigger input 0.

                                                              PU                I     CAN0_RD — CAN receiver input.

                                                                                -     R — Function reserved.

                                                                                I/O   EMC_A20 — External memory address line 20.

                                                                                I/O   GPIO7[2] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PE_3                K12      -         118      -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CAN0_TD — CAN transmitter output.

                                                                                I     ADCTRIG1 — ADC trigger input 1.

                                                                                I/O   EMC_A21 — External memory address line 21.

                                                                                I/O   GPIO7[3] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PE_4                K13      -         120      -        [2]  N;                -     R — Function reserved.

                                                              PU                I     NMI — External interrupt input to NMI.

                                                                                -     R — Function reserved.

                                                                                I/O   EMC_A22 — External memory address line 22.

                                                                                I/O   GPIO7[4] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PE_5                N16      -         122      -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_3 — SCT output 3. Match output 3 of timer 0.

                                                                                O     U1_RTS — Request to Send output for UART 1. Can also

                                                                                      be configured to be an RS-485/EIA-485 output enable signal

                                                                                      for UART 1.

                                                                                I/O   EMC_D24 — External memory data line 24.

                                                                                I/O   GPIO7[5] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                      49 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

PE_6                M16      -         124      -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_2 — SCT output 2. Match output 2 of timer 0.

                                                                                I     U1_RI — Ring Indicator input for UART 1.

                                                                                I/O   EMC_D25 — External memory data line 25.

                                                                                I/O   GPIO7[6] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PE_7                F15      -         149      -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_5 — SCT output 5. Match output 3 of timer 3.

                                                                                I     U1_CTS — Clear to Send input for UART1.

                                                                                I/O   EMC_D26 — External memory data line 26.

                                                                                I/O   GPIO7[7] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PE_8                F14      -         150      -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_4 — SCT output 4. Match output 3 of timer 3.

                                                                                I     U1_DSR — Data Set Ready input for UART 1.

                                                                                I/O   EMC_D27 — External memory data line 27.

                                                                                I/O   GPIO7[8] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PE_9                E16      -         152      -        [2]  N;                -     R — Function reserved.

                                                              PU                I     CTIN_4 — SCT input 4. Capture input 2 of timer 1.

                                                                                I     U1_DCD — Data Carrier Detect input for UART 1.

                                                                                I/O   EMC_D28 — External memory data line 28.

                                                                                I/O   GPIO7[9] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                      50 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

PE_10               E14      -         154      -        [2]  N;                -     R — Function reserved.

                                                              PU                I     CTIN_3 — SCT input 3. Capture input 1 of timer 1.

                                                                                O     U1_DTR — Data Terminal Ready output for UART 1. Can

                                                                                      also be configured to be an RS-485/EIA-485 output enable

                                                                                      signal for UART 1.

                                                                                I/O   EMC_D29 — External memory data line 29.

                                                                                I/O   GPIO7[10] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PE_11               D16      -         -        -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_12 — SCT output 12. Match output 3 of timer 3.

                                                                                O     U1_TXD — Transmitter output for UART 1.

                                                                                I/O   EMC_D30 — External memory data line 30.

                                                                                I/O   GPIO7[11] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PE_12               D15      -         -        -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_11 — SCT output 11. Match output 3 of

                                                                                      timer 2.

                                                                                I     U1_RXD — Receiver input for UART 1.

                                                                                I/O   EMC_D31 — External memory data line 31.

                                                                                I/O   GPIO7[12] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PE_13               G14      -         -        -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_14 — SCT output 14. Match output 2 of timer 3.

                                                                                I/O   I2C1_SDA — I2C1 data input/output (this pin does not use a

                                                                                      specialized I2C pad).

                                                                                O     EMC_DQMOUT3 — Data mask 3 used with SDRAM and

                                                                                      static devices.

                                                                                I/O   GPIO7[13] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       51 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

PE_14               C15      -         -        -        [2]  N;                -     R — Function reserved.

                                                              PU                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     EMC_DYCS3 — SDRAM chip select 3.

                                                                                I/O   GPIO7[14] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PE_15               E13      -         -        -        [2]  N;                -     R — Function reserved.

                                                              PU                O     CTOUT_0 — SCT output 0. Match output 0 of timer 0.

                                                                                I/O   I2C1_SCL — I2C1 clock input/output (this pin does not use  a

                                                                                      specialized I2C pad).

                                                                                O     EMC_CKEOUT3 — SDRAM clock enable 3.

                                                                                I/O   GPIO7[15] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

PF_0                D12      -         159      -        [2]  O;                I/O   SSP0_SCK — Serial clock for SSP0.

                                                              PU                I     GP_CLKIN — General purpose clock input to the CGU.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     I2S1_TX_MCLK — I2S1 transmit master clock.

PF_1                E11      -         -        -        [2]  N;                -     R — Function reserved.

                                                              PU                -     R — Function reserved.

                                                                                I/O   SSP0_SSEL — Slave Select for SSP0.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO7[16] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO0 — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       52 of 162
NXP Semiconductors                                                                                                                        LPC435x/3x/2x/1x

                                                                                                        32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                          TFBGA100                         Reset state             Description

                         LBGA256            LQFP208  LQFP144                    [1]  Type

PF_2                     D11      -         168      -        [2]  N;                -     R — Function reserved.

                                                                   PU                O     U3_TXD — Transmitter output for USART3.

                                                                                     I/O   SSP0_MISO — Master In Slave Out for SSP0.

                                                                                     -     R — Function reserved.

                                                                                     I/O   GPIO7[17] — General purpose digital input/output pin.

                                                                                     -     R — Function reserved.

                                                                                     I/O   SGPIO1 — General purpose digital input/output pin.

                                                                                     -     R — Function reserved.

PF_3                     E10      -         170      -        [2]  N;                -     R — Function reserved.

                                                                   PU                I     U3_RXD — Receiver input for USART3.

                                                                                     I/O   SSP0_MOSI — Master Out Slave in for SSP0.

                                                                                     -     R — Function reserved.

                                                                                     I/O   GPIO7[18] — General purpose digital input/output pin.

                                                                                     -     R — Function reserved.

                                                                                     I/O   SGPIO2 — General purpose digital input/output pin.

                                                                                     -     R — Function reserved.

PF_4                     D10      H4        172      120      [2]  O;                I/O   SSP1_SCK — Serial clock for SSP1.

                                                                   PU                I     GP_CLKIN — General purpose clock input to the CGU.

                                                                                     O     TRACECLK — Trace clock.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     -     R — Function reserved.

                                                                                     O     I2S0_TX_MCLK — I2S transmit master clock.

                                                                                     I/O   I2S0_RX_SCK — I2S receive clock. It is driven by the

                                                                                           master and received by the slave. Corresponds to the signal

                                                                                           SCK in the I2S-bus specification.

PF_5                     E9       -         190      -        [5]  N;                -     R — Function reserved.

                                                                   PU                I/O   U3_UCLK — Serial clock input/output for USART3 in

                                                                                           synchronous mode.

                                                                                     I/O   SSP1_SSEL — Slave Select for SSP1.

                                                                                     O     TRACEDATA[0] — Trace data, bit 0.

                                                                                     I/O   GPIO7[19] — General purpose digital input/output pin.

                                                                                     -     R — Function reserved.

                                                                                     I/O   SGPIO4 — General purpose digital input/output pin.

                                                                                     -     R — Function reserved.

                                                                                     AI    ADC1_4 — ADC1 and ADC0, input channel 4. Configure the

                                                                                           pin as GPIO input and use the ADC function select register

                                                                                           in the SCU to select the ADC.

LPC435X_3X_2X_1X                                              All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data      sheet                                            Rev. 5.3 — 15 March 2016                                                       53 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

PF_6                E7       -         192      -        [5]  N;                -     R — Function reserved.

                                                              PU                I/O   U3_DIR — RS-485/EIA-485 output enable/direction control

                                                                                      for USART3.

                                                                                I/O   SSP1_MISO — Master In Slave Out for SSP1.

                                                                                O     TRACEDATA[1] — Trace data, bit 1.

                                                                                I/O   GPIO7[20] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO5 — General purpose digital input/output pin.

                                                                                I/O   I2S1_TX_SDA — I2S1 transmit data. It is driven by the

                                                                                      transmitter and read by the receiver. Corresponds to the

                                                                                      signal SD in the I2S-bus specification.

                                                                                AI    ADC1_3 — ADC1 and ADC0, input channel 3. Configure the

                                                                                      pin as GPIO input and use the ADC function select register

                                                                                      in the SCU to select the ADC.

PF_7                B7       -         193      -        [5]  N;                -     R — Function reserved.

                                                              PU                I/O   U3_BAUD — Baud pin for USART3.

                                                                                I/O   SSP1_MOSI — Master Out Slave in for SSP1.

                                                                                O     TRACEDATA[2] — Trace data, bit 2.

                                                                                I/O   GPIO7[21] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO6 — General purpose digital input/output pin.

                                                                                I/O   I2S1_TX_WS — Transmit Word Select. It is driven by the

                                                                                      master and received by the slave. Corresponds to the signal

                                                                                      WS in the I2S-bus specification.

                                                                                AI/   ADC1_7 — ADC1 and ADC0, input channel 7 or band gap

                                                                                O     output. Configure the pin as GPIO input and use the ADC

                                                                                      function select register in the SCU to select the ADC.

PF_8                E6       -         -        -        [5]  N;                -     R — Function reserved.

                                                              PU                I/O   U0_UCLK — Serial clock input/output for USART0 in

                                                                                      synchronous mode.

                                                                                I     CTIN_2 — SCT input 2. Capture input 2 of timer 0.

                                                                                O     TRACEDATA[3] — Trace data, bit 3.

                                                                                I/O   GPIO7[22] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO7 — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                AI    ADC0_2 — ADC0 and ADC1, input channel 2. Configure the

                                                                                      pin as GPIO input and use the ADC function select register

                                                                                      in the SCU to select the ADC.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                        54 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

PF_9                D6       -         203      -        [5]  N;                -     R — Function reserved.

                                                              PU                I/O   U0_DIR — RS-485/EIA-485 output enable/direction control

                                                                                      for USART0.

                                                                                O     CTOUT_1 — SCT output 1. Match output 3 of timer 3.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO7[23] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                I/O   SGPIO3 — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                AI    ADC1_2 — ADC1 and ADC0, input channel 2. Configure the

                                                                                      pin as GPIO input and use the ADC function select register

                                                                                      in the SCU to select the ADC.

PF_10               A3       -         205      -        [5]  N;                -     R — Function reserved.

                                                              PU                O     U0_TXD — Transmitter output for USART0.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO7[24] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                I     SD_WP — SD/MMC card write protect input.

                                                                                -     R — Function reserved.

                                                                                AI    ADC0_5 — ADC0 and ADC1, input channel 5. Configure the

                                                                                      pin as GPIO input and use the ADC function select register

                                                                                      in the SCU to select the ADC.

PF_11               A2       -         207      -        [5]  N;                -     R — Function reserved.

                                                              PU                I     U0_RXD — Receiver input for USART0.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   GPIO7[25] — General purpose digital input/output pin.

                                                                                -     R — Function reserved.

                                                                                O     SD_VOLT2 — SD/MMC bus voltage select output 2.

                                                                                -     R — Function reserved.

                                                                                AI    ADC1_5 — ADC1 and ADC0, input channel 5. Configure the

                                                                                      pin as GPIO input and use the ADC function select register

                                                                                      in the SCU to select the ADC.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                                       55 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                   32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                         Reset state             Description

                    LBGA256            LQFP208  LQFP144                    [1]  Type

Clock pins

CLK0                N5       K3        62       45       [4]  O;                O     EMC_CLK0 — SDRAM clock 0.

                                                              PU                O     CLKOUT — Clock output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SD_CLK — SD/MMC card clock.

                                                                                O     EMC_CLK01 — SDRAM clock 0 and clock 1 combined.

                                                                                I/O   SSP1_SCK — Serial clock for SSP1.

                                                                                I     ENET_TX_CLK (ENET_REF_CLK) — Ethernet Transmit

                                                                                      Clock (MII interface) or Ethernet Reference Clock (RMII

                                                                                      interface).

CLK1                T10      -         -        -        [4]  O;                O     EMC_CLK1 — SDRAM clock 1.

                                                              PU                O     CLKOUT — Clock output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     CGU_OUT0 — CGU spare clock output 0.

                                                                                -     R — Function reserved.

                                                                                O     I2S1_TX_MCLK — I2S1 transmit master clock.

CLK2                D14      K6        141      99       [4]  O;                O     EMC_CLK3 — SDRAM clock 3.

                                                              PU                O     CLKOUT — Clock output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                I/O   SD_CLK — SD/MMC card clock.

                                                                                O     EMC_CLK23 — SDRAM clock 2 and clock 3 combined.

                                                                                O     I2S0_TX_MCLK — I2S transmit master clock.

                                                                                I/O   I2S1_RX_SCK — Receive Clock. It is driven by the master

                                                                                      and received by the slave. Corresponds to the signal SCK in

                                                                                      the I2S-bus specification.

CLK3                P12      -         -        -        [4]  O;                O     EMC_CLK2 — SDRAM clock 2.

                                                              PU                O     CLKOUT — Clock output pin.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                -     R — Function reserved.

                                                                                O     CGU_OUT1 — CGU spare clock output 1.

                                                                                -     R — Function reserved.

                                                                                I/O   I2S1_RX_SCK — Receive Clock. It is driven by the master

                                                                                      and received by the slave. Corresponds to the signal SCK in

                                                                                      the I2S-bus specification.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                            Rev. 5.3 — 15 March 2016                                               56 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                      32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                            Reset state             Description

                    LBGA256            LQFP208  LQFP144                       [1]  Type

Debug pins

DBGEN               L4       A6        41       28       [2]     I                 I     JTAG interface control signal. Also used for boundary scan.

                                                                                         To use the part in functional mode, connect this pin in one of

                                                                                         the following ways:

                                                                                         •  Leave DBGEN open. The DBGEN pin is pulled up

                                                                                            internally by a 50 kΩ resistor.

                                                                                         •  Tie DBGEN to VDDIO.

                                                                                         •  Pull DBGEN up to VDDIO with an external pull-up

                                                                                            resistor.

TCK/SWDCLK          J5       H2        38       27       [2]     I; F              I     Test Clock for JTAG interface (default) or Serial Wire (SW)

                                                                                         clock.

TRST                M4       B4        42       29       [2]     I; PU             I     Test Reset for JTAG interface.

TMS/SWDIO           K6       C4        44       30       [2]     I; PU             I     Test Mode Select for JTAG interface (default) or SW debug

                                                                                         data input/output.

TDO/SWO             K5       H3        46       31       [2]     O                 O     Test Data Out for JTAG interface (default) or SW trace

                                                                                         output.

TDI                 J4       G3        35       26       [2]     I; PU             I     Test Data In for JTAG interface.

USB0 pins

USB0_DP             F2       E1        26       18       [6]     -                 I/O   USB0 bidirectional D+ line. Do not add an external series

                                                                                         resistor.

USB0_DM             G2       E2        28       20       [6]     -                 I/O   USB0 bidirectional D line. Do not add an external series

                                                                                         resistor.

USB0_VBUS           F1       E3        29       21       [6][7]  -                 I     VBUS pin (power on USB cable). This pin includes an

                                                                                         internal pull-down resistor of 64 k (typical)  16 k.

USB0_ID             H2       F1        30       22       [8]     -                 I     Indicates to the transceiver whether connected as an

                                                                                         A-device (USB0_ID LOW) or B-device (USB0_ID HIGH). For

                                                                                         OTG this pin has an internal pull-up resistor.

USB0_RREF           H1       F3        32       24       [8]     -                       12.0 k (accuracy 1 %) on-board resistor to ground for

                                                                                         current reference.

USB1 pins

USB1_DP             F12      E9        129      89       [9]     -                 I/O   USB1 bidirectional D+ line. Add an external series resistor of

                                                                                         33  +/- 2 %.

USB1_DM             G12      E10       130      90       [9]     -                 I/O   USB1 bidirectional D line. Add an external series resistor of

                                                                                         33  +/- 2 %.

I2C-bus pins

I2C0_SCL            L15      D6        132      92       [10]    I; F              I/O   I2C clock input/output. Open-drain output (for I2C-bus

                                                                                         compliance).

I2C0_SDA            L16      E6        133      93       [10]    I; F              I/O   I2C data input/output. Open-drain output (for I2C-bus

                                                                                         compliance).

Reset and wake-up pins

RESET               D9       B6        185      128      [11]    I; IA             I     External reset input: A LOW on this pin resets the device,

                                                                                         causing I/O ports and peripherals to take on their default

                                                                                         states, and processor execution to begin at address 0. This

                                                                                         pin does not have an internal pull-up.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                               Rev. 5.3 — 15 March 2016                                                         57 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                    32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                          Reset state             Description

                    LBGA256            LQFP208  LQFP144                     [1]  Type

WAKEUP0             A9       A4        187      130      [11]  I; IA             I     External wake-up input; can raise an interrupt and can cause

                                                                                       wake-up from any of the low power modes. A pulse with a

                                                                                       duration of at least 45 ns wakes up the part.

                                                                                       Input 0 of the event monitor.No internal pull-up is enabled

                                                                                       when this pin is configured as input.

WAKEUP1             A10      -         -        -        [11]  I; IA             I     External wake-up input; can raise an interrupt and can cause

                                                                                       wake-up from any of the low power modes. A pulse with a

                                                                                       duration of at least 45 ns wakes up the part.

                                                                                       Input 1 of the event monitor. No internal pull-up is enabled

                                                                                       when this pin is configured as input.

WAKEUP2             C9       -         -        -        [11]  I; IA             I     External wake-up input; can raise an interrupt and can cause

                                                                                       wake-up from any of the low power modes. A pulse with a

                                                                                       duration of at least 45 ns wakes up the part.

                                                                                       Input 2 of the event monitor. This pin does not have an

                                                                                       internal pull-up.

WAKEUP3             D8       -         -        -        [11]  I; IA             I     External wake-up input; can raise an interrupt and can cause

                                                                                       wake-up from any of the low power modes. A pulse with a

                                                                                       duration of at least 45 ns wakes up the part. This pin does

                                                                                       not have an internal pull-up.

ADC pins

ADC0_0/             E3       A2        8        6        [8]   I;  IA            I     ADC input  channel                            0.  Shared  between  10-bit  ADC0/1 and

ADC1_0/DAC                                                                             DAC.

ADC0_1/             C3       A1        4        2        [8]   I;  IA            I     ADC input  channel                            1.  Shared  between  10-bit  ADC0/1.

ADC1_1

ADC0_2/             A4       B3        206      143      [8]   I;  IA            I     ADC input  channel                            2.  Shared  between  10-bit  ADC0/1.

ADC1_2

ADC0_3/             B5       A3        200      139      [8]   I;  IA            I     ADC input  channel                            3.  Shared  between  10-bit  ADC0/1.

ADC1_3

ADC0_4/             C6       -         199      138      [8]   I;  IA            I     ADC input  channel                            4.  Shared  between  10-bit  ADC0/1.

ADC1_4

ADC0_5/             B3       -         208      144      [8]   I;  IA            I     ADC input  channel                            5.  Shared  between  10-bit  ADC0/1.

ADC1_5

ADC0_6/             A5       -         204      142      [8]   I;  IA            I     ADC input  channel                            6.  Shared  between  10-bit  ADC0/1.

ADC1_6

ADC0_7/             C5       -         197      136      [8]   I;  IA            I     ADC input  channel                            7.  Shared  between  10-bit  ADC0/1.

ADC1_7

RTC

RTC_ALARM           A11      C3        186      129      [11]  -                 O     RTC controlled output.

RTCX1               A8       A5        182      125      [8]   -                 I     Input to the RTC 32 kHz ultra-low power oscillator circuit.

RTCX2               B8       B5        183      126      [8]   -                 O     Output from the RTC 32 kHz ultra-low power oscillator

                                                                                       circuit.

SAMPLE              B9       -         -        -        [11]  O                 O     Event monitor sample output.

Crystal oscillator pins

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.              © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                             Rev. 5.3 — 15 March 2016                                                                           58 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                    32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                          Reset state             Description

                    LBGA256            LQFP208  LQFP144                     [1]  Type

XTAL1               D1       B1        18       12       [8]   -                 I     Input to the oscillator circuit and internal clock generator

                                                                                       circuits.

XTAL2               E1       C1        19       13       [8]   -                 O     Output from the oscillator amplifier.

Power and ground pins

USB0_VDDA           F3       D1        24       16             -                 -     Separate analog 3.3 V power supply for driver.

3V3_DRIVER

USB0                G3       D2        25       17             -                 -     USB 3.3 V separate power supply voltage.

_VDDA3V3

USB0_VSSA           H3       D3        27       19             -                 -     Dedicated analog ground for clean reference for termination

_TERM                                                                                  resistors.

USB0_VSSA           G1       F2        31       23             -                 -     Dedicated clean analog ground for generation of reference

_REF                                                                                   currents and voltages.

VDDA                B4       B2        198      137            -                 -     Analog power supply and ADC reference voltage.

VBAT                B10      C5        184      127            -                 -     RTC power supply: 3.3 V on this pin supplies power to the

                                                                                       RTC.

VDDREG              F10,     E4,       135,     94,                              -     Main regulator power supply. Tie the VDDREG and VDDIO

                    F9,      E5,       188,     131,                                   pins to a common power supply to ensure the same ramp-up

                    L8,      F4        195,     59,                                    time for both supply voltages.

                    L7                 82,      25

                                       33

VPP                 E8       -         -        -        [12]  -                 -     OTP programming voltage.

VDDIO               D7,      F10,      6,       5,       [12]  -                 -     I/O power supply. Tie the VDDREG and VDDIO pins to a

                    E12,     K5        52,      36,                                    common power supply to ensure the same ramp-up time for

                    F7,                57,      41,                                    both supply voltages.

                    F8,                102,     71,

                    G10,               110,     77,

                    H10,               155,     107,

                    J6,                160,     111,

                    J7,                202      141

                    K7,

                    L9,

                    L10,

                    N7,

                    N13

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                             Rev. 5.3 — 15 March 2016                                                59 of 162
NXP Semiconductors                                                                                                                   LPC435x/3x/2x/1x

                                                                                                    32-bit ARM Cortex-M4/M0 microcontroller

Table 3.          Pin description …continued

Pin name                     TFBGA100                          Reset state             Description

                    LBGA256            LQFP208  LQFP144                     [1]  Type

VSS                 G9,      C8,       -        -        [13]  -                 -     Ground.

                    H7,      D4,

                    J10,     D5,

                    J11,     G8,

                    K8       J3,

                             J6

VSSIO               C4,      -         5,       4,       [13]  -                 -     Ground.

                    D13,               56,      40,

                    G6,                109,     76,

                    G7,                157      109

                    G8,

                    H8,

                    H9,

                    J8,

                    J9,

                    K9,

                    K10,

                    M13,

                    P7,

                    P13

VSSA                B2       C2        196      135            -                 -     Analog ground.

[1]   N = neutral, input buffer disabled; no extra VDDIO current consumption if the input is driven midway between supplies; set the EZI bit in

      the SFS register to enable the input buffer; I = input, OL = output driving LOW; OH = output driving HIGH; AI/O = analog input/output; IA

      = inactive; PU = pull-up enabled (weak pull-up resistor pulls up pin to VDDIO; F = floating. Reset state reflects the pin state at reset

      without boot code operation.

[2]   5 V tolerant pad with 15 ns glitch filter (5 V tolerant if VDDIO present; if VDDIO not present, do not exceed 3.6 V); provides digital I/O

      functions with TTL levels and hysteresis; normal drive strength.

[3]   5 V tolerant pad with 15 ns glitch filter (5 V tolerant if VDDIO present; if VDDIO not present, do not exceed 3.6 V); provides digital I/O

      functions with TTL levels, and hysteresis; high drive strength.

[4]   5 V tolerant pad with 15 ns glitch filter (5 V tolerant if VDDIO present; if VDDIO not present, do not exceed 3.6 V); provides high-speed

      digital I/O functions with TTL levels and hysteresis.

[5]   5 V tolerant pad providing digital I/O functions (with TTL levels and hysteresis) and analog input or output (5 V tolerant if VDDIO present;

      if VDDIO not present, do not exceed 3.6 V). When configured as a ADC input or DAC output, the pin is not 5 V tolerant and the digital

      section of the pad must be disabled by setting the pin to an input function and disabling the pull-up resistor through the pin’s SFSP

      register.

[6]   5 V tolerant transparent analog pad.

[7]   For maximum load CL = 6.5 F and maximum resistance Rpd = 80 k, the VBUS signal takes about 2 s to fall from VBUS = 5 V to VBUS

      = 0.2 V when it is no longer driven.

[8]   Transparent analog pad. Not 5 V tolerant.

[9]   Pad provides USB functions; 5 V tolerant if VDDIO present; if VDDIO not present, do not exceed 3.6 V. It is designed in accordance with

      the USB specification, revision 2.0 (Full-speed and Low-speed mode only).

[10]  Open-drain 5 V tolerant digital I/O pad, compatible with I2C-bus Fast Mode Plus specification. This pad requires an external pull-up to

      provide output functionality. When power is switched off, this pin connected to the I2C-bus is floating and does not disturb the I2C lines.

[11]  5 V tolerant pad with 20 ns glitch filter; provides digital I/O functions with open-drain output and hysteresis.

[12]  VPP is internally connected to VDDIO for all packages with the exception of the LBGA256 package.

[13]  On the LQFP208 package, VSSIO and VSS are connected to a common ground plane.

LPC435X_3X_2X_1X                                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                             Rev. 5.3 — 15 March 2016                                                         60 of 162
NXP Semiconductors                                                                                   LPC435x/3x/2x/1x

                                                                    32-bit ARM Cortex-M4/M0 microcontroller

7.  Functional           description

                    7.1  Architectural overview

                         The ARM Cortex-M4 includes three AHB-Lite buses: the system bus, the I-CODE bus,

                         and the D-code bus. The I-CODE and D-code core buses allow for concurrent code and

                         data accesses from different slave ports.

                         The LPC435x/3x/2x/1x use a multi-layer AHB matrix to connect the ARM Cortex-M4

                         buses and other bus masters to peripherals in a flexible manner that optimizes

                         performance by allowing peripherals that are on different slaves ports of the matrix to be

                         accessed simultaneously by different bus masters.

                         An ARM Cortex-M0 co-processor is included in the LPC435x/3x/2x/1x, capable of

                         off-loading the main ARM Cortex-M4 application processor. Most peripheral interrupts are

                         connected to both processors. The processors communicate with each other via an

                         interprocessor communication protocol.

                    7.2  ARM Cortex-M4 processor

                         The ARM Cortex-M4 CPU incorporates a 3-stage pipeline, uses a Harvard architecture

                         with separate local instruction and data buses as well as a third bus for peripherals, and

                         includes an internal prefetch unit that supports speculative branching. The ARM

                         Cortex-M4 supports single-cycle digital signal processing and SIMD instructions. A

                         hardware floating-point processor is integrated in the core. The processor includes an

                         NVIC with up to 53 interrupts.

                    7.3  ARM Cortex-M0 co-processor

                         The ARM Cortex-M0 is a general purpose, 32-bit microprocessor, which offers high

                         performance and very low power consumption. The ARM Cortex-M0 co-processor uses a

                         3-stage pipeline von Neumann architecture and a small but powerful instruction set

                         providing high-end processing hardware. In LPC43xx, the Cortex-M0 coprocessor

                         hardware multiply is implemented as a 32-cycle iterative multiplier. The co-processor

                         incorporates an NVIC with 32 interrupts.

                    7.4  Interprocessor communication

                         The ARM Cortex-M4 and ARM Cortex-M0 interprocessor communication is based on

                         using shared SRAM as mailbox and one processor raising an interrupt on the other

                         processor's NVIC, for example after it has delivered a new message in the mailbox. The

                         receiving processor can reply by raising an interrupt on the sending processor's NVIC to

                         acknowledge the message.

LPC435X_3X_2X_1X         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                    Rev. 5.3 — 15 March 2016                                                   61 of 162
NXP Semiconductors                                                                                                     LPC435x/3x/2x/1x

                                                                          32-bit                                       ARM Cortex-M4/M0 microcontroller

                       7.5  AHB multilayer      matrix

                                                        HIGH-SPEED  PHY

          TEST/DEBUG        TEST/DEBUG

          INTERFACE         INTERFACE

                  ARM             ARM      DMA  ETHERNET  USB0      USB1                                               LCD  SD/  masters

          CORTEX-M4         CORTEX-M0                                                                                       MMC

System            I-   D-               0  1

     bus  code        code

          bus         bus

                                                                                                                                 slaves

                                                                                                                                 256/512 kB FLASH A

                                                                                                                                 256/512 kB FLASH B

                                                                                                                                 16 kB EEPROM

                                                                                                                                 64 kB ROM

                                                                                                                                 32 kB LOCAL SRAM

                                                                                                                                 40 kB LOCAL SRAM

                                                                                                                                 32 kB AHB SRAM

                                                                                                                                 16 kB AHB SRAM

                                                                                                                                 16 kB AHB SRAM

                                                                                                                                 SPIFI

                                                                                                                                 EXTERNAL

                                                                                                                                 MEMORY

                                                                                                                                 CONTROLLER

                                                                                                                                 AHB PERIPHERALS

                                                                                                                                 REGISTER

                                                                                                                                 INTERFACES

                                                                                                                                 APB, RTC

                                                                                                                                 DOMAIN

     AHB MULTILAYER MATRIX                                                                                                       PERIPHERALS

     =   master-slave connection                                                                                                                 002aah080

Fig  6.   AHB multilayer matrix master and slave connections

                       7.6  Nested Vectored Interrupt Controller (NVIC)

                            The NVIC is an integral part of the Cortex-M4. The tight coupling to the CPU allows for low

                            interrupt latency and efficient processing of late arriving interrupts.

                            The ARM Cortex-M0 co-processor has its own NVIC with 32 vectored interrupts. Most

                            peripheral interrupts are shared between the Cortex-M0 and Cortex-M4 NVICs.

LPC435X_3X_2X_1X                           All information provided in this document is subject to legal disclaimers.       © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                              Rev. 5.3 — 15 March 2016                                                                             62 of 162
NXP  Semiconductors                                                                                                LPC435x/3x/2x/1x

                                                                         32-bit ARM Cortex-M4/M0 microcontroller

                  7.6.1  Features

                         •  ARM Cortex-M4 core:

                            –  Controls system exceptions and peripheral interrupts

                            –  Support for up to 53 vectored interrupts

                            –  Eight programmable interrupt priority levels with hardware priority level masking

                            –  Relocatable vector table

                            –  Non-Maskable Interrupt (NMI)

                            –  Software interrupt generation

                         •  ARM Cortex-M0 core:

                            –  Support for up to 32 interrupts

                            –  Four programmable interrupt priority levels with hardware priority level masking

                  7.6.2  Interrupt sources

                         Each peripheral device has one interrupt line connected to the NVIC but may have several

                         interrupt flags. Individual interrupt flags may also represent more than one interrupt

                         source.

                    7.7  System Tick timer (SysTick)

                         The ARM Cortex-M4 includes a system tick timer (SYSTICK) that is intended to generate

                         a dedicated SYSTICK exception at a 10 ms interval.

                         Remark: The SysTick is not included in the ARM Cortex-M0 core implementation.

                    7.8  Event router

                         The event router combines various internal signals, interrupts, and the external interrupt

                         pins (WAKEUP[3:0]) to create an interrupt in the NVIC, if enabled. In addition, the event

                         router creates a wake-up signal to the ARM core and the CCU for waking up from Sleep,

                         Deep-sleep, Power-down, and Deep power-down modes. Individual events can be

                         configured as edge or level sensitive and can be enabled or disabled in the event router.

                         The event router can be battery powered.

                         The following events if enabled in the event router can create a wake-up signal from

                         sleep, deep-sleep, power-down, and deep power-down modes and/or create an interrupt:

                         •  External pins WAKEUP0/1/2/3 and RESET

                         •  Alarm timer, RTC (32 kHz oscillator running)

                         The following events if enabled in the event router can create a wake-up signal from sleep

                         mode only and/or create an interrupt:

                         •  WWDT, BOD interrupts.

                         •  C_CAN0/1 and QEI interrupts.

                         •  Ethernet, USB0, USB1 signals.

                         •  Selected outputs of combined timers (SCTimer/PWM and timer0/1/3).

LPC435X_3X_2X_1X                       All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                          Rev. 5.3 — 15 March 2016                                               63 of 162
NXP Semiconductors                                                                                                      LPC435x/3x/2x/1x

                                                                              32-bit ARM Cortex-M4/M0 microcontroller

                              Remark: Any interrupt can wake up the ARM Cortex-M4 from sleep mode if enabled in

                              the NVIC.

                         7.9  Global Input Multiplexer Array (GIMA)

                              The GIMA allows to route signals to event-driven peripheral targets like the

                              SCTimer/PWM, timers, event router, or the ADCs.

                  7.9.1       Features

                              •  Single selection of a source.

                              •  Signal inversion.

                              •  Can capture a pulse if the input event source is faster than the target clock.

                              •  Synchronization of input event and target clock.

                              •  Single-cycle pulse generation for target.

                  7.10        On-chip static RAM

                              The LPC435x/3x/2x/1x support up to 136 kB SRAM with separate bus master access for

                              higher throughput and individual power control for low power operation.

                  7.11        On-chip flash memory

                              The LPC435x/3x/2x/1x contain up to 1 MB of dual-bank flash program memory. With

                              dual-bank flash memory, the user code can write or erase one flash bank while reading

                              the other flash bank without interruption. A two-port flash accelerator maximizes the flash

                              performance.

                              In-System Programming (ISP) and In-Application Programming (IAP) routines for

                              programming the flash memory are provided in the Boot ROM.

                  7.12        EEPROM

                              The LPC435x/3x/2x/1x contain 16 kB of on-chip byte-erasable and byte-programmable

                              EEPROM memory.

                              The EEPROM memory is divided into 128 pages. The user can access pages 1 through

                              127. Page 128 is protected.

                  7.13        Boot ROM

                              The internal ROM memory is used to store the boot code of the LPC435x/3x/2x/1x. After a

                              reset, the ARM processor will start its code execution from this memory.

                              The boot ROM memory includes the following features:

                              •  The ROM memory size is 64 kB.

                              •  Supports booting from external static memory such as NOR flash, SPI flash, quad SPI

                                 flash, USB0, and USB1.

                              •  Includes API for OTP programming.

                              •  Includes a flexible USB device stack that supports Human Interface Device (HID),

                                 Mass Storage Class (MSC), and Device Firmware Upgrade (DFU) drivers.

LPC435X_3X_2X_1X                            All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data      sheet                             Rev. 5.3 — 15 March 2016                                            64 of 162
NXP Semiconductors                                                                                                   LPC435x/3x/2x/1x

                                                                                32-bit ARM Cortex-M4/M0 microcontroller

                              Several boot modes are available if P2_7 is LOW on reset depending on the values of the

                              OTP bits BOOT_SRC. If the OTP memory is not programmed or the BOOT_SRC bits are

                              all zero, the boot mode is determined by the states of the boot pins P2_9, P2_8, P1_2,

                              and P1_1.

Table 4.          Boot mode when OTP BOOT_SRC bits are             programmed

Boot mode         BOOT_SRC    BOOT_SRC         BOOT_SRC            BOOT_SRC    Description

                  bit 3       bit 2            bit 1               bit 0

Pin state         0           0                0                   0           Boot source is defined by the reset state of P1_1,

                                                                               P1_2, P2_8 pins, and P2_9. See Table 5.

USART0            0           0                0                   1           Enter ISP mode using USART0 pins P2_0 and

                                                                               P2_1.

SPIFI             0           0                1                   0           Boot from Quad SPI flash connected to the SPIFI

                                                                               interface using pins P3_3 to P3_8.

EMC 8-bit         0           0                1                   1           Boot from external static memory (such as NOR

                                                                               flash) using CS0 and an 8-bit data bus.

EMC 16-bit        0           1                0                   0           Boot from external static memory (such as NOR

                                                                               flash) using CS0 and a 16-bit data bus.

EMC 32-bit        0           1                0                   1           Boot from external static memory (such as NOR

                                                                               flash) using CS0 and a 32-bit data bus.

USB0              0           1                1                   0           Boot from USB0.

USB1              0           1                1                   1           Boot from USB1.

SPI (SSP)         1           0                0                   0           Boot from SPI flash connected to the SSP0

                                                                               interface on P3_3 (function SSP0_SCK), P3_6

                                                                               (function SSP0_SSEL), P3_7 (function

                                                                               SSP0_MISO), and P3_8 (function SSP0_MOSI)[1].

USART3            1           0                0                   1           Enter ISP mode using USART3 pins P2_3 and

                                                                               P2_4.

[1]  The boot loader programs the appropriate pin function at reset to boot using either SSP0 or SPIFI.

     Remark: Pin functions for SPIFI and SSP0 boot are different.

Table 5.          Boot  mode  when OPT   BOOT_SRC     bits are     zero

Boot mode                     Pins                                             Description

                              P2_9       P2_8         P1_2            P1_1

USART0                        LOW        LOW          LOW             LOW      Enter ISP mode using USART0 pins P2_0 and

                                                                               P2_1.

SPIFI                         LOW        LOW          LOW             HIGH     Boot from Quad SPI flash connected to the SPIFI

                                                                               interface on P3_3 to P3_8[1].

EMC 8-bit                     LOW        LOW          HIGH            LOW      Boot from external static memory (such as NOR

                                                                               flash) using CS0 and an 8-bit data bus.

EMC 16-bit                    LOW        LOW          HIGH            HIGH     Boot from external static memory (such as NOR

                                                                               flash) using CS0 and a 16-bit data bus.

EMC 32-bit                    LOW        HIGH         LOW             LOW      Boot from external static memory (such as NOR

                                                                               flash) using CS0 and a 32-bit data bus.

USB0                          LOW        HIGH         LOW             HIGH     Boot from USB0

LPC435X_3X_2X_1X                         All information provided in this document is subject to legal disclaimers.  © NXP Semiconductors N.V. 2016. All rights reserved.

Product data sheet                                    Rev. 5.3 — 15 March 2016                                            65 of 162
NXP Semiconductors                                                                                                  LPC435x/3x/2x/1x

                                                                            32-bit ARM Cortex-M4/M0 microcontroller

Table 5.          Boot  mode  when OPT  BOOT_SRC  bits are         zero

Boot mode                     Pins                                       Description

                              P2_9      P2_8      P1_2             P1_1

USB1                          LOW       HIGH      HIGH             LOW   Boot from USB1.

SPI (SSP)                     LOW       HIGH      HIGH             HIGH  Boot from SPI flash connected to the SSP0