电子工程世界电子工程世界电子工程世界

产品描述

搜索

LMC555CMM

器件型号:LMC555CMM
器件类别:半导体    模拟混合信号IC   
厂商名称:Texas Instruments
厂商官网:http://www.ti.com/
下载文档 在线购买

LMC555CMM在线购买

供应商 器件名称 价格 最低购买 库存  
LMC555CMM ¥11.70 1 点击查看 点击购买

器件描述

World’s smallest 555 timer with low power, high accuracy and a Fmax of 3MHz 8-VSSOP -40 to 85

参数
产品属性属性值
RatingCatalog
Iq(Typ)(uA)50
Package GroupDSBGA|8,PDIP|8,SOIC|8,VSSOP|8
VCC(Min)(V)1.5
Operating temperature range(C)-40 to 125,-40 to 85
Approx. price(US$)0.37 | 1ku
Frequency(Max)(MHz)3
VCC(Max)(V)15

文档预览

LMC555CMM器件文档内容

Product  Sample &      Technical                            Tools &   Support &
Folder   Buy           Documents                            Software  Community

                                                                                                         LMC555

                                                                             SNAS558K FEBRUARY 2000 REVISED JANUARY 2015

                       LMC555 CMOS Timer

1 Features                                          3 Description

1 Less Than 1-mW Typical Power Dissipation at 5-V  The LMC555 device is a CMOS version of the
    Supply                                          industry standard 555 series general-purpose timers.
                                                    In addition to the standard package (SOIC, VSSSOP,
3-MHz Astable Frequency Capability                and PDIP) the LMC555 is also available in a chip-
1.5-V Supply Operating Voltage Ensured            sized package (8-bump DSBGA) using TI's DSBGA
Output Fully Compatible With TTL and CMOS         package technology. The LMC555 offers the same
                                                    capability of generating accurate time delays and
    Logic at 5-V Supply                             frequencies as the LM555 but with much lower power
Tested to -10-mA, 50-mA Output Current Levels     dissipation and supply current spikes. When operated
Reduced Supply Current Spikes During Output       as a one-shot, the time delay is precisely controlled
                                                    by a single external resistor and capacitor. In the
    Transitions                                     stable mode the oscillation frequency and duty cycle
Extremely Low Reset, Trigger, and Threshold       are accurately set by two external resistors and one
                                                    capacitor. The use of TI's LMCMOS process extends
    Currents                                        both the frequency range and the low supply
Excellent Temperature Stability                   capability.
Pin-for-Pin Compatible With 555 Series of Timers
Available in 8-Pin VSSOP Package and 8-Bump                         Device Information(1)

    DSBGA Package                                   PART NUMBER PACKAGE          BODY SIZE (NOM)

2 Applications                                                        SOIC (8)   4.90 mm 3.91 mm

Precision Timing                                  LMC555            VSSOP (8)  3.00 mm 3.00 mm
Pulse Generation                                                    PDIP (8)   9.81 6.35
Sequential Timing
Time Delay Generation                                               DSBGA (8)  --
Pulse Width Modulation
Pulse Position Modulation                         (1) For all available packages, see the orderable addendum at
Linear Ramp Generators                                 the end of the data sheet.

Pulse Width Modulator                                       Pulse Width Modulator Waveform:
                                                                 Top Waveform - Modulation

                                                            Bottom Waveform - Output Voltage

1

         An IMPORTANT NOTICE at the end of this data sheet addresses availability, warranty, changes, use in safety-critical applications,
         intellectual property matters and other important disclaimers. PRODUCTION DATA.
LMC555                                                                                        www.ti.com

SNAS558K FEBRUARY 2000 REVISED JANUARY 2015

                                                 Table of Contents

   1 Features .................................................................. 1                   8.3 Feature Description................................................... 7
   2 Applications ........................................................... 1                      8.4 Device Functional Modes.......................................... 8
   3 Description ............................................................. 1              9 Application and Implementation ........................ 12
   4 Revision History..................................................... 2                         9.1 Application Information............................................ 12
   5 Pin Configuration and Functions ......................... 3                                     9.2 Typical Application ................................................. 12
   6 Specifications......................................................... 4                10 Power Supply Recommendations ..................... 14
                                                                                              11 Layout................................................................... 14
          6.1 Absolute Maximum Ratings ...................................... 4                      11.1 Layout Guidelines ................................................. 14
          6.2 ESD Ratings.............................................................. 4            11.2 Layout Example .................................................... 14
          6.3 Recommended Operating Conditions....................... 4                       12 Device and Documentation SupportChanged
          6.4 Thermal Information ................................................. 4              layout of National Data Sheet to TI format........ 15
          6.5 Electrical Characteristics........................................... 5                12.1 Trademarks ........................................................... 15
   7 Parameter Measurement Information .................. 6                                          12.2 Electrostatic Discharge Caution ............................ 15
   8 Detailed Description .............................................. 7                           12.3 Glossary ................................................................ 15
          8.1 Overview ................................................................... 7  13 Mechanical, Packaging, and Orderable
          8.2 Functional Block Diagram ......................................... 7                 Information ........................................................... 15

4 Revision History

Changes from Revision J (March 2013) to Revision K                                            Page

Added Pin Configuration and Functions section, ESD Ratings table, Feature Description section, Device Functional
     Modes, Application and Implementation section, Power Supply Recommendations section, Layout section, Device
     and Documentation Support section, and Mechanical, Packaging, and Orderable Information section .............................. 1

Changes from Revision I (March 2013) to Revision J                                            Page

Changed layout of National Data Sheet to TI format .......................................................................................................... 15

2  Submit Documentation Feedback                                                              Copyright 20002015, Texas Instruments Incorporated

                                                 Product Folder Links: LMC555
www.ti.com                                                                                                                       LMC555

5 Pin Configuration and Functions                                                    SNAS558K FEBRUARY 2000 REVISED JANUARY 2015

                           D, DGK, and P Packages                                                   YPB Package
                       8-Pin SOIC, VSSOP, and PDIP                                                  8-Pin DSBGA

                                     (Top View)                                                       (Top View)

                                                            Pin Functions

   PIN

SOIC, VSSOP, and DSBGA NO. NAME                        I/O                           DESCRIPTION
      PDIP NO.

1       A3  GND                                        O Ground reference voltage

2       B3  Trigger                                    I Responsible for transition of the flip-flop from set to reset. The output of the
                                                              timer depends on the amplitude of the external trigger pulse applied to this pin
3       C3  Output
                                                       O Output driven waveform
4       C2  Reset
                                                       I Negative pulse applied to this pin to disable or reset the timer. When not used
5       C1  Control                                           for reset purposes, it should be connected to VCC to avoid false triggering

            Voltage                                    I Control voltage controls the threshold and trigger levels. It determines the pulse
                                                              width of the output waveform. An external voltage applied to this pin can also
6       B1  Threshold                                         be used to modulate the output waveform

7       A1  Discharge                                  I Compares the voltage applied to the terminal with a reference voltage of 2/3
                                                              Vcc. The amplitude of voltage applied to this terminal is responsible for the set
8       A2  V+                                                state of the flip-flop.

                                                       I Open collector output which discharges a capacitor between intervals (in phase
                                                              with output). It toggles the output from high to low when voltage reaches 2/3 of
                                                              the supply voltage

                                                       I Supply voltage with respect to GND

Copyright 20002015, Texas Instruments Incorporated                                Submit Documentation Feedback  3

                                                       Product Folder Links: LMC555
LMC555                                                                                                                www.ti.com

SNAS558K FEBRUARY 2000 REVISED JANUARY 2015

6 Specifications

6.1 Absolute Maximum Ratings

Over operating free-air temperature range, unless otherwise noted.(1)(2)(3)

                                                            MIN                              MAX                      UNIT
                                                                                               15                       V
                           Supply                                                                                       V
                                                                                          (V+) + 0.3                    V
Voltage                    Input                            0.3                               15                      mA
                                                                                              100                      C
                           Output                                                             150

Curent                     Output

Storage temperature, Tstg                                   65

(1) Stresses beyond those listed under Absolute Maximum Ratings may cause permanent damage to the device. These are stress ratings
      only, which do not imply functional operation of the device at these or any other conditions beyond those indicated under Recommended
      Operating Conditions. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

(2) See AN-1112 (SNVA009) for DSBGA considerations.
(3) If Military/Aerospace specified devices are required, please contact the TI Sales Office/Distributors for availability and specifications.

6.2 ESD Ratings

V(ESD) Electrostatic discharge       Human body model (HBM), per ANSI/ESDA/JEDEC JS-001(1)             VALUE          UNIT
                                                                                                       1500            V

(1) JEDEC document JEP155 states that 500-V HBM allows safe manufacturing with a standard ESD control process.

6.3 Recommended Operating Conditions

over operating free-air temperature range (unless otherwise noted)

                                                                                     MIN          NOM           MAX UNIT

Temperature Range                         LMC555IM                                   -40                        125   C
                                          LMC555CM/MM/N/TP
Maximum Allowable Power Dissipation       PDIP-8                                     -40                        185   C
at 25C                                   SOIC-8
                                          VSSOP-8                                                               1126  mW
                                       8-bump DSBGA
                                                                                                                740   mW

                                                                                                                555   mW

                                                                                                                568   mW

6.4 Thermal Information

                                                                                     LMC555

         THERMAL METRIC(1)                                  SOIC             VSSOP        PDIP        8-BUMP DSBGA UNIT

                                                            8 PINS           8 PINS       8 PINS       8 PINS

RJA Junction-to-ambient thermal resistance                  169              225          111          220            C/W

(1) For more information about traditional and new thermal metrics, see the IC Package Thermal Metrics application report, SPRA953.

4       Submit Documentation Feedback                                                Copyright 20002015, Texas Instruments Incorporated

                                                 Product Folder Links: LMC555
www.ti.com                                                                                                                       LMC555

                                                                                     SNAS558K FEBRUARY 2000 REVISED JANUARY 2015

6.5 Electrical Characteristics

Test Circuit, T = 25C, all switches open, RESET to VS unless otherwise noted(1)

            PARAMETER                                  TEST CONDITIONS               MIN                      TYP MAX      UNIT
                                                                                                                             A
IS          Supply Current                 VS = 1.5 V                                                         50    150
                                           VS = 5 V                                                                           V
VCTRL       Control Voltage                VS = 12 V                                                          100   250
                                                                                                                            mV
VDIS        Discharge Saturation Voltage   VS = 1.5 V                                                         150   400
VOL                                        VS = 5 V                                                                           V
            Output Voltage (Low)           VS = 12 V                                 0.8                      1.0   1.2
VOH                                                                                                                           V
            Output Voltage                 VS = 1.5 V, IDIS = 1 mA                   2.9                      3.3   3.8
VTRIG       (High)                         VS = 5 V, IDIS = 10 mA                                                             V
ITRIG                                                                                7.4                      8.0   8.6      pA
VRES        Trigger Voltage                VS = 1.5 V, IO = 1 mA                                                              V
IRES                                       VS = 5 V, IO = 8 mA                                                75    150      pA
ITHRESH     Trigger Current                VS = 12 V, IO = 50 mA                                                             pA
IDIS        Reset Voltage                                                                                     150   300      nA
t                                          VS = 1.5 V, IO = -0.25 mA
            Reset Current                  VS = 5 V, IO = -2 mA                                               0.2   0.4      ms
t/VS        Threshold Current              VS = 12 V, IO = -10 mA
t/T         Discharge Leakage                                                                                 0.3   0.6       V
fA          Timing Accuracy                VS = 1.5V                                                                      ppm/C
fMAX                                       VS = 12V                                                           1.0   2.0
tR, tF      Timing Shift with Supply                                                                                        kHz
tPD         Timing Shift with Temperature  VS = 5V                                   1.0                      1.25         MHz
            Astable Frequency              VS = 1.5 V (2)                                                                    ns
            Maximum Frequency              VS = 12 V                                 4.4                      4.7
            Output Rise and
            Fall Times                     VS = 5 V                                  10.5 11.3
            Trigger Propagation Delay
                                           VS = 5 V                                  0.4                      0.5   0.6

                                           VS = 12 V                                 3.7                      4.0   4.3

                                           SW 2, 4 Closed                                                     10
                                           VS = 1.5 V
                                           VS = 5 V                                  0.4                      0.7   1.0
                                           VS = 12 V
                                                                                     0.4                      0.75  1.1
                                           VS = 5V 1 V
                                                                                                              10
                                           VS = 5 V
                                                                                                              10
                                           SW 1, 3 Closed, VS = 12 V
                                                                                                              1.0   100
                                           Max. Freq. Test Circuit, VS = 5 V
                                                                                     0.9                      1.1   1.25
                                           Max. Freq. Test Circuit
                                           VS = 5V, CL = 10 pF                       1.0                      1.1   1.20

                                           VS = 5 V, Measure Delay                   1.0                      1.1   1.25
                                           from Trigger to Output
                                                                                                              0.3%

                                                                                                              75

                                                                                     4.0                      4.8   5.6

                                                                                                              3.0

                                                                                                              15

                                                                                                              100         ns

(1) All voltages are measured with respect to the ground pin, unless otherwise specified.
(2) If the RESET pin is to be used at temperatures of -20C and below VS is required to be 2.0 V or greater.

Copyright 20002015, Texas Instruments Incorporated                                Submit Documentation Feedback                5

                                                       Product Folder Links: LMC555
LMC555                                                          www.ti.com

SNAS558K FEBRUARY 2000 REVISED JANUARY 2015

7 Parameter Measurement Information

   For device pinout, see Pin Configuration and Functions.   For device pinout, see Pin Configuration and Functions.
                                     Figure 1. Test Circuit                    Figure 2. Maximum Frequency Test Circuit

6  Submit Documentation Feedback                                Copyright 20002015, Texas Instruments Incorporated

                                  Product Folder Links: LMC555
www.ti.com                                                                                                                       LMC555

8 Detailed Description                                                               SNAS558K FEBRUARY 2000 REVISED JANUARY 2015

8.1 Overview

The LMC555 is a CMOS version of the industry standard 555 series general-purpose timers. In addition to the
standard package (SOIC, VSSSOP, and PDIP) the LMC555 is also available in a chip-sized package (8-bump
DSBGA) using TI's DSBGA package technology. The LMC555 offers the same capability of generating accurate
time delays and frequencies as the LM555 but with much lower power dissipation and supply current spikes.
When operated as a one-shot, the time delay is precisely controlled by a single external resistor and capacitor. In
the stable mode, the oscillation frequency and duty cycle are accurately set by two external resistors and one
capacitor. The use of TI's LMCMOS process extends both the frequency range and the low supply capability.
The LMC555 is available in an 8-pin PDIP, SOIC, VSSOP, and 8-bump DSBGA package.

8.2 Functional Block Diagram

8.3 Feature Description

8.3.1 Low-Power Dissipation

The LMC555 offers the same capability of generating accurate time delays and frequencies as the LM555 but
with much lower power dissipation. A power dissipation of less than 0.2 mW can be achieved with a 1.5-V
operating supply voltage and less than 1 mW with a 5-V operating supply voltage. The use of TI's LMCMOS
process allows this low supply current and voltage capability. Reduced supply current spikes during output
transitions and extremely low reset, trigger and threshold currents also provide low power dissipation advantages
with the LMC555.

Copyright 20002015, Texas Instruments Incorporated                                Submit Documentation Feedback  7

                                                       Product Folder Links: LMC555
LMC555                                                                         www.ti.com

SNAS558K FEBRUARY 2000 REVISED JANUARY 2015

Feature Description (continued)

8.3.2 Various Packages and Compatibility

There are various packages available for use of the LMC555. In addition to the standard package (8-pin SOIC,
VSSOP, and PDIP, the LMC555 is also available in a chip-sized package (8-bump DSBGA). The PDIP, SOIC,
and VSSOP packages for the LMC555 are pin-for-pin compatible with the 555 series of timers
(NE555/SE555/LM555) allowing flexibility in design and unnecessary modifications to PCB schematics and
layouts.

8.3.3 Operates in Both Astable and Monostable Mode

The LMC555 can operate in both astable and monostable mode depending on the application requirements.

Monostable mode: The LMC555 timer acts as a "one-shot" pulse generator. The pulse beings when the
    LMC555 timer receives a signal at the trigger input that falls below a 1/3 of the voltage supply. The width of
    the output pulse is determined by the time constant of an RC network. The output pulse ends when the
    voltage on the capacitor equals 2/3 of the supply voltage. The output pulse width can be extended or
    shortened depending on the application by adjusting the R and C values.

Astable (free-running) mode: The LMC555 timer can operate as an oscillator and puts out a continuous
    stream of rectangular pulses having a specified frequency. The frequency of the pulse stream depends on the
    values of RA, RB, and C.

8.4 Device Functional Modes

8.4.1 Monostable Operation

In this mode of operation, the timer functions as a one-shot (Figure 3). The external capacitor is initially held
discharged by internal circuitry. Upon application of a negative trigger pulse of less than 1/3 VS to the Trigger
terminal, the flip-flop is set which both releases the short circuit across the capacitor and drives the output high.

                                                    Figure 3. Monostable (One-Shot)

The voltage across the capacitor then increases exponentially for a period of tH = 1.1 RAC, which is also the time
that the output stays high, at the end of which time the voltage equals 2/3 VS. The comparator then resets the
flip-flop which in turn discharges the capacitor and drives the output to its low state. Figure 4 shows the
waveforms generated in this mode of operation. Because the charge and the threshold level of the comparator
are both directly proportional to supply voltage, the timing internal is independent of supply.

8  Submit Documentation Feedback                                               Copyright 20002015, Texas Instruments Incorporated

                                                 Product Folder Links: LMC555
www.ti.com                                                                                                                       LMC555

Device Functional Modes (continued)                                                  SNAS558K FEBRUARY 2000 REVISED JANUARY 2015

VCC = 5 V             Top Trace: Input 5 V/Div.
TIME = 0.1 ms/Div.  Middle Trace: Output 5 V/Div.

RA = 9.1 k            Bottom Trace: Capacitor Voltage 2 V/Div.
C = 0.01 F

                    Figure 4. Monostable Waveforms

Reset overrides Trigger, which can override threshold. Therefore the trigger pulse must be shorter than the
desired tH. The minimum pulse width for the Trigger is 20 ns, and it is 400 ns for the Reset. During the timing
cycle when the output is high, the further application of a trigger pulse will not effect the circuit so long as the
trigger input is returned high at least 10 s before the end of the timing interval. However the circuit can be reset
during this time by the application of a negative pulse to the reset terminal. The output will then remain in the low
state until a trigger pulse is again applied.

When the reset function is not use, it is recommended that it be connected to V+ to avoid any possibility of false
triggering. Figure 5 is a nomograph for easy determination of RC values for various time delays.

                                                        NOTE
In monstable operation, the trigger should be driven high before the end of timing cycle.

                                                       Figure 5. Time Delay

Copyright 20002015, Texas Instruments Incorporated                                Submit Documentation Feedback  9

                                                       Product Folder Links: LMC555
LMC555                                                                         www.ti.com

SNAS558K FEBRUARY 2000 REVISED JANUARY 2015

Device Functional Modes (continued)

8.4.2 Astable Operation

If the circuit is connected as shown in Figure 6 (Trigger and Threshold terminals connected together) it will
trigger itself and free run as a multivibrator. The external capacitor charges through RA + RB and discharges
through RB. Thus the duty cycle may be precisely set by the ratio of these two resistors.

                                        Figure 6. Astable (Variable Duty Cycle Oscillator)

In this mode of operation, the capacitor charges and discharges between 1/3 VS and 2/3 VS. As in the triggered
mode, the charge and discharge times, and therefore the frequency are independent of the supply voltage.
Figure 7 shows the waveform generated in this mode of operation.

    VCC = 5 V              Top Trace: Output 5 V/Div.
    TIME = 20 s/Div.      Bottom Trace: Capacitor Voltage 1 V/Div.

    RA = 3.9 k                               Figure 7. Astable Waveforms
    RB = 9 k
    C = 0.01 F

The charge time (output high) is given by

    t1 = 0.693 (RA + RB)C                                                      (1)

And the discharge time (output low) by:

    t2 = 0.693 (RB)C                                                           (2)

Thus the total period is:

    T = t1 + t2 = 0.693 (RA + 2RB)C                                            (3)

The frequency of oscillation is:

                                                                                                                                                                     (4)

Figure 8 may be used for quick determination of these RC Values. The duty cycle, as a fraction of total period
that the output is low, is:

                                                                               (5)

10  Submit Documentation Feedback                                              Copyright 20002015, Texas Instruments Incorporated

                                                 Product Folder Links: LMC555
www.ti.com                                                                                                                       LMC555

Device Functional Modes (continued)                                                  SNAS558K FEBRUARY 2000 REVISED JANUARY 2015

Figure 8. Free-Running Frequency

Copyright 20002015, Texas Instruments Incorporated                                Submit Documentation Feedback  11

                                                       Product Folder Links: LMC555
LMC555                                                                                          www.ti.com

SNAS558K FEBRUARY 2000 REVISED JANUARY 2015

9 Application and Implementation

                                                            NOTE
    Information in the following applications sections is not part of the TI component
    specification, and TI does not warrant its accuracy or completeness. TI's customers are
    responsible for determining suitability of components for their purposes. Customers should
    validate and test their design implementation to confirm system functionality.

9.1 Application Information

The LM555 timer can be used a various configurations, but the most commonly used configuration is in
monostable mode. A typical application for the LM555 timer in monostable mode is to turn on an LED for a
specific time duration. A pushbutton is used as the trigger to output a high pulse when trigger pin is pulsed low.
This simple application can be modified to fit any application requirement.

9.2 Typical Application

Figure 9 shows the schematic of the LM555 that flashes an LED in monostable mode.

                     Figure 9. Schematic of Monostable Mode to Flash an LED

9.2.1 Design Requirements

The main design requirement for this application requires calculating the duration of time for which the output
stays high. The duration of time is dependent on the R and C values (as shown in monostable figure) and can be
calculated by: t= 1.1*R*C seconds.

    t = 1.1 R C                                                                             (6)

12  Submit Documentation Feedback                                Copyright 20002015, Texas Instruments Incorporated

                                   Product Folder Links: LMC555
www.ti.com                                                                                                                       LMC555

                                                                                     SNAS558K FEBRUARY 2000 REVISED JANUARY 2015

Typical Application (continued)

9.2.2 Detailed Design Procedure

To allow the LED to flash on for a noticeable amount of time, a 5-second time delay was chosen for this
application. By using the equation:

        t = 1.1 R C seconds

where

             RC equals 4.545                                                                                       (7)

If R is chosen as 100 k, C = 45.4 F. The values of R = 100 k and C = 47 F was chosen based on standard
values of resistors and capacitors.

A momentary push button switch connected to ground is connected to the trigger input with a 10-k current
limiting resistor pull up to the supply voltage. When the push button is pressed, the trigger pin goes to GND. An
LED is connected to the output pin with a current limiting resistor in series from the output of the LMC555 to
GND. The reset pin is not used and was connected to the supply voltage.

9.2.3 Application Curve

The data shown in Figure 10 was collected with the circuit used in the typical applications section. The LM555
was configured in the monostable mode with a time delay of 5.17 s. The waveforms correspond to:
Top Waveform (Blue) Capacitor voltage
Middle Waveform (Purple) Trigger
Bottom Waveform (Green) Output

As the trigger pin pulses low, the capacitor voltage starts charging and the output goes high. The output goes low
as soon as the capacitor voltage reaches 2/3 of the supply voltage, which is the time delay set by the R and C
value. For this example, the time delay is 5.17 seconds.

            Figure 10. Trigger, Capacitor Voltage, and Output Waveforms in Monostable Mode

Copyright 20002015, Texas Instruments Incorporated                                Submit Documentation Feedback  13

                                                       Product Folder Links: LMC555
LMC555                                                                         www.ti.com

SNAS558K FEBRUARY 2000 REVISED JANUARY 2015

10 Power Supply Recommendations

The LM555 requires a voltage supply within 1.5 V to 15 V. Adequate power supply bypassing is necessary to
protect associated circuitry. Minimum recommended is 0.1 F in parallel with 1-F electrolytic. Place the bypass
capacitors as close as possible to the LM555 and minimize the trace length.

11 Layout

11.1 Layout Guidelines

Standard PCB rules apply to routing the LMC555. The 0.1 F in parallel with a 1-F electrolytic capacitor should
be as close as possible to the LMC555. The capacitor used for the time delay should also be placed as close to
the discharge pin. A ground plane on the bottom layer can be used to provide better noise immunity and signal
integrity.

11.2 Layout Example

The figure below is the basic layout for various applications.
C1 based on time delay calculations
C2 0.01 F bypass capacitor for control voltage pin
C3 0.1 F bypass ceramic capacitor
C4 1-F electrolytic bypass capacitor
R1 based on time delay calculations
U1 LMC555

                                                 Figure 11. PCB Layout

14  Submit Documentation Feedback                                              Copyright 20002015, Texas Instruments Incorporated

                                                 Product Folder Links: LMC555
www.ti.com                                                                                                                       LMC555

                                                                                     SNAS558K FEBRUARY 2000 REVISED JANUARY 2015

12 Device and Documentation Support

12.1 Trademarks
All trademarks are the property of their respective owners.
12.2 Electrostatic Discharge Caution

These devices have limited built-in ESD protection. The leads should be shorted together or the device placed in conductive foam
during storage or handling to prevent electrostatic damage to the MOS gates.

12.3 Glossary

SLYZ022 -- TI Glossary.
     This glossary lists and explains terms, acronyms, and definitions.

13 Mechanical, Packaging, and Orderable Information

The following pages include mechanical, packaging, and orderable information. This information is the most
current data available for the designated devices. This data is subject to change without notice and revision of
this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

Copyright 20002015, Texas Instruments Incorporated                                Submit Documentation Feedback  15

                                                       Product Folder Links: LMC555
                                                                                                     PACKAGE OPTION ADDENDUM

www.ti.com                                                                                                                                                           19-Mar-2015

PACKAGING INFORMATION

Orderable Device  Status   Package Type Package Pins Package  Eco Plan             Lead/Ball Finish  MSL Peak Temp       Op Temp (C)                                        Device Marking            Samples
    LMC555CM                                                                                                                -40 to 85
                      (1)         Drawing     Qty                   (2)                         (6)               (3)                                                                      (4/5)

                  NRND     SOIC   D        8  95                 TBD                      Call TI           Call TI                                                  LMC
                                                                                                                                                                     555CM
  LMC555CM/NOPB   ACTIVE    SOIC  D        8  95 Green (RoHS                       CU SN             Level-1-260C-UNLIM -40 to 85                                    LMC
                                                                                                                                                                     555CM
     LMC555CMM     NRND    VSSOP                              & no Sb/Br)          Call TI                                                                           ZC5
LMC555CMM/NOPB   ACTIVE   VSSOP                                                   CU SN                                                                             ZC5
                                  DGK 8 1000                  TBD                                             Call TI                                     -40 to 85
    LMC555CMMX     NRND    VSSOP                                                   Call TI           Level-1-260C-UNLIM                                   -40 to 85  ZC5
LMC555CMMX/NOPB   ACTIVE   VSSOP  DGK 8 1000 Green (RoHS                           CU SN                                                                             ZC5
                                                                      & no Sb/Br)
     LMC555CMX     NRND     SOIC                                                   Call TI                                                                           LMC
                                  DGK 8 3500                  TBD                                             Call TI                                     -40 to 85  555CM
                                                                                                     Level-1-260C-UNLIM                                   -40 to 85  LMC
                                  DGK 8 3500 Green (RoHS                                                                                                             555CM
                                                                      & no Sb/Br)                                                                                    LMC
                                                                                                                                                                     555CN
                                  D        8 2500             TBD                                    Call TI                                              -40 to 85  F
                                                                                                                                                                     02
LMC555CMX/NOPB    ACTIVE    SOIC   D       8 2500 Green (RoHS                       CU SN            Level-1-260C-UNLIM -40 to 85                                    F
LMC555CN/NOPB    ACTIVE    PDIP    P                            & no Sb/Br)        CU SN                                                                            02
LMC555CTP/NOPB   ACTIVE   DSBGA  YPB                                              SNAGCU                                                                            LMC
LMC555CTPX/NOPB   ACTIVE   DSBGA  YPB      8  40 Green (RoHS                       SNAGCU            Level-1-NA-UNLIM                                     -40 to 85  555IM
  LMC555IM/NOPB   ACTIVE    SOIC   D                                                CU SN                                                                            LMC
LMC555IMX/NOPB   ACTIVE    SOIC   D                          & no Sb/Br)           CU SN                                                                            555IM

                                           8  250 Green (RoHS                                        Level-1-260C-UNLIM -40 to 85

                                                              & no Sb/Br)

                                           8 3000 Green (RoHS                                        Level-1-260C-UNLIM -40 to 85
                                                                 & no Sb/Br)

                                           8  95 Green (RoHS                                         Level-1-260C-UNLIM -40 to 125

                                                              & no Sb/Br)

                                           8 2500 Green (RoHS                                        Level-1-260C-UNLIM -40 to 125
                                                                 & no Sb/Br)

(1) The marketing status values are defined as follows:
ACTIVE: Product device recommended for new designs.
LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.
NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.
PREVIEW: Device has been announced but is not in production. Samples may or may not be available.
OBSOLETE: TI has discontinued the production of the device.

(2) Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS), Pb-Free (RoHS Exempt), or Green (RoHS & no Sb/Br) - please check http://www.ti.com/productcontent for the latest availability
information and additional product content details.
TBD: The Pb-Free/Green conversion plan has not been defined.

                                                              Addendum-Page 1
                             PACKAGE OPTION ADDENDUM

www.ti.com                   19-Mar-2015

Pb-Free (RoHS): TI's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements for all 6 substances, including the requirement that
lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.
Pb-Free (RoHS Exempt): This component has a RoHS exemption for either 1) lead-based flip-chip solder bumps used between the die and package, or 2) lead-based die adhesive used between
the die and leadframe. The component is otherwise considered Pb-Free (RoHS compatible) as defined above.
Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame retardants (Br or Sb do not exceed 0.1% by weight
in homogeneous material)

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation
of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead/Ball Finish - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead/Ball Finish values may wrap to two lines if the finish
value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information
provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and
continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.
TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

            Addendum-Page 2
www.ti.com                                               PACKAGE MATERIALS INFORMATION

TAPE AND REEL INFORMATION                                                                                                                              20-Oct-2014

*All dimensions are nominal

Device                       Package Package Pins  SPQ   Reel Reel A0 B0 K0 P1 W                Pin1
                               Type Drawing
                                                   1000  Diameter Width (mm) (mm) (mm) (mm) (mm) Quadrant
                                                   1000
                                                   3500  (mm) W1 (mm)
                                                   3500
LMC555CMM                    VSSOP DGK 8           2500  178.0 12.4 5.3 3.4 1.4 8.0 12.0        Q1
                                                   2500
LMC555CMM/NOPB VSSOP DGK 8                         250   178.0 12.4 5.3 3.4 1.4 8.0 12.0        Q1
                                                   3000
LMC555CMMX                   VSSOP DGK 8           2500  330.0 12.4 5.3 3.4 1.4 8.0 12.0        Q1

LMC555CMMX/NOPB VSSOP DGK 8                              330.0 12.4 5.3 3.4 1.4 8.0 12.0        Q1

LMC555CMX                    SOIC  D  8                  330.0 12.4 6.5 5.4 2.0 8.0 12.0        Q1

LMC555CMX/NOPB SOIC                D  8                  330.0 12.4 6.5 5.4 2.0 8.0 12.0        Q1

LMC555CTP/NOPB DSBGA YPB 8                               178.0  8.4       1.5 1.5 0.66 4.0 8.0  Q1

LMC555CTPX/NOPB DSBGA YPB 8                              178.0  8.4       1.5 1.5 0.66 4.0 8.0  Q1

LMC555IMX/NOPB               SOIC  D  8                  330.0 12.4 6.5 5.4 2.0 8.0 12.0        Q1

                                                   Pack Materials-Page 1
www.ti.com                                      PACKAGE MATERIALS INFORMATION

                                                                                                                                              20-Oct-2014

*All dimensions are nominal  Package Type  Package Drawing Pins  SPQ   Length (mm)  Width (mm)  Height (mm)
              Device             VSSOP                           1000       210.0       185.0        35.0
                                 VSSOP     DGK  8                1000       210.0       185.0        35.0
         LMC555CMM               VSSOP                           3500       367.0       367.0        35.0
    LMC555CMM/NOPB               VSSOP     DGK  8                3500       367.0       367.0        35.0
                                   SOIC                          2500       367.0       367.0        35.0
        LMC555CMMX                 SOIC    DGK  8                2500       367.0       367.0        35.0
   LMC555CMMX/NOPB               DSBGA                           250        210.0       185.0        35.0
                                 DSBGA     DGK  8                3000       210.0       185.0        35.0
         LMC555CMX                 SOIC                          2500       367.0       367.0        35.0
     LMC555CMX/NOPB                        D    8
     LMC555CTP/NOPB
    LMC555CTPX/NOPB                        D    8
     LMC555IMX/NOPB
                                           YPB  8

                                           YPB  8

                                           D    8

                                                Pack Materials-Page 2
                                                                                                        MECHANICAL DATA

YPB0008

         0.50.045              D
                                                                                     E

                                                             TPA08XXX (Rev A)

                                D: Max = 1.464 mm, Min =1.403 mm
                                E: Max = 1.438 mm, Min =1.377 mm

                                                                                                        4215100/A 12/12

NOTES: A. All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M-1994.
              B. This drawing is subject to change without notice.

                    www.ti.com
                                                      IMPORTANT NOTICE

Texas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, enhancements, improvements and other
changes to its semiconductor products and services per JESD46, latest issue, and to discontinue any product or service per JESD48, latest
issue. Buyers should obtain the latest relevant information before placing orders and should verify that such information is current and
complete. All semiconductor products (also referred to herein as "components") are sold subject to TI's terms and conditions of sale
supplied at the time of order acknowledgment.

TI warrants performance of its components to the specifications applicable at the time of sale, in accordance with the warranty in TI's terms
and conditions of sale of semiconductor products. Testing and other quality control techniques are used to the extent TI deems necessary
to support this warranty. Except where mandated by applicable law, testing of all parameters of each component is not necessarily
performed.

TI assumes no liability for applications assistance or the design of Buyers' products. Buyers are responsible for their products and
applications using TI components. To minimize the risks associated with Buyers' products and applications, Buyers should provide
adequate design and operating safeguards.

TI does not warrant or represent that any license, either express or implied, is granted under any patent right, copyright, mask work right, or
other intellectual property right relating to any combination, machine, or process in which TI components or services are used. Information
published by TI regarding third-party products or services does not constitute a license to use such products or services or a warranty or
endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual property of the
third party, or a license from TI under the patents or other intellectual property of TI.

Reproduction of significant portions of TI information in TI data books or data sheets is permissible only if reproduction is without alteration
and is accompanied by all associated warranties, conditions, limitations, and notices. TI is not responsible or liable for such altered
documentation. Information of third parties may be subject to additional restrictions.

Resale of TI components or services with statements different from or beyond the parameters stated by TI for that component or service
voids all express and any implied warranties for the associated TI component or service and is an unfair and deceptive business practice.
TI is not responsible or liable for any such statements.

Buyer acknowledges and agrees that it is solely responsible for compliance with all legal, regulatory and safety-related requirements
concerning its products, and any use of TI components in its applications, notwithstanding any applications-related information or support
that may be provided by TI. Buyer represents and agrees that it has all the necessary expertise to create and implement safeguards which
anticipate dangerous consequences of failures, monitor failures and their consequences, lessen the likelihood of failures that might cause
harm and take appropriate remedial actions. Buyer will fully indemnify TI and its representatives against any damages arising out of the use
of any TI components in safety-critical applications.

In some cases, TI components may be promoted specifically to facilitate safety-related applications. With such components, TI's goal is to
help enable customers to design and create their own end-product solutions that meet applicable functional safety standards and
requirements. Nonetheless, such components are subject to these terms.

No TI components are authorized for use in FDA Class III (or similar life-critical medical equipment) unless authorized officers of the parties
have executed a special agreement specifically governing such use.

Only those TI components which TI has specifically designated as military grade or "enhanced plastic" are designed and intended for use in
military/aerospace applications or environments. Buyer acknowledges and agrees that any military or aerospace use of TI components
which have not been so designated is solely at the Buyer's risk, and that Buyer is solely responsible for compliance with all legal and
regulatory requirements in connection with such use.

TI has specifically designated certain components as meeting ISO/TS16949 requirements, mainly for automotive use. In any case of use of
non-designated products, TI will not be responsible for any failure to meet ISO/TS16949.

Products                                              Applications
Audio
Amplifiers                    www.ti.com/audio        Automotive and Transportation  www.ti.com/automotive
Data Converters                                                                      www.ti.com/communications
DLP Products                 amplifier.ti.com        Communications and Telecom     www.ti.com/computers
DSP                                                                                  www.ti.com/consumer-apps
Clocks and Timers             dataconverter.ti.com    Computers and Peripherals      www.ti.com/energy
Interface                                                                            www.ti.com/industrial
Logic                         www.dlp.com             Consumer Electronics           www.ti.com/medical
Power Mgmt                                                                           www.ti.com/security
Microcontrollers              dsp.ti.com              Energy and Lighting            www.ti.com/space-avionics-defense
RFID                                                                                 www.ti.com/video
OMAP Applications Processors  www.ti.com/clocks       Industrial
Wireless Connectivity                                                                e2e.ti.com
                              interface.ti.com        Medical

                              logic.ti.com            Security

                              power.ti.com            Space, Avionics and Defense

                              microcontroller.ti.com  Video and Imaging

                              www.ti-rfid.com

                              www.ti.com/omap         TI E2E Community

                              www.ti.com/wirelessconnectivity

Mailing Address: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
                     Copyright 2015, Texas Instruments Incorporated
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved