电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

ISPLSI5256VE-80LB272I

器件型号:ISPLSI5256VE-80LB272I
器件类别:半导体    可编程逻辑器件   
厂商名称:Lattice
厂商官网:http://www.latticesemi.com
下载文档

器件描述

EE PLD, 10 ns, PQFP128

电子可编程逻辑器件, 10 ns, PQFP128

参数
ISPLSI5256VE-80LB272I功能数量 1
ISPLSI5256VE-80LB272I端子数量 128
ISPLSI5256VE-80LB272I最大工作温度 85 Cel
ISPLSI5256VE-80LB272I最小工作温度 -40 Cel
ISPLSI5256VE-80LB272I最大供电/工作电压 3.6 V
ISPLSI5256VE-80LB272I最小供电/工作电压 3 V
ISPLSI5256VE-80LB272I额定供电电压 3.3 V
ISPLSI5256VE-80LB272I输入输出总线数量 96
ISPLSI5256VE-80LB272I加工封装描述 TQFP-128
ISPLSI5256VE-80LB272I状态 ACTIVE
ISPLSI5256VE-80LB272I工艺 CMOS
ISPLSI5256VE-80LB272I包装形状 SQUARE
ISPLSI5256VE-80LB272I包装尺寸 FLATPACK, LOW PROFILE, FINE PITCH
ISPLSI5256VE-80LB272I表面贴装 Yes
ISPLSI5256VE-80LB272I端子形式 GULL WING
ISPLSI5256VE-80LB272I端子间距 0.4000 mm
ISPLSI5256VE-80LB272I端子涂层 TIN LEAD
ISPLSI5256VE-80LB272I端子位置 QUAD
ISPLSI5256VE-80LB272I包装材料 PLASTIC/EPOXY
ISPLSI5256VE-80LB272I温度等级 INDUSTRIAL
ISPLSI5256VE-80LB272I组织 0 DEDICATED INPUTS, 96 I/O
ISPLSI5256VE-80LB272I最大FCLK时钟频率 67 MHz
ISPLSI5256VE-80LB272I输出功能 MACROCELL
ISPLSI5256VE-80LB272I可编程逻辑类型 EE PLD
ISPLSI5256VE-80LB272I传播延迟TPD 10 ns
ISPLSI5256VE-80LB272I专用输入数量 0.0

文档预览

ISPLSI5256VE-80LB272I器件文档内容

                                                                 ispLSI 5256VE

                                                                             In-System Programmable
                                                             3.3V SuperWIDETM High Density PLD

Features                                                     Functional Block Diagram

Second Generation SuperWIDE HIGH DENSITY                                            Input Bus    Input Bus  Boundary
  IN-SYSTEM PROGRAMMABLE LOGIC DEVICE                                                                            Scan
  -- 3.3V Power Supply                                                                Generic      Generic
  -- User Selectable 3.3V/2.5V I/O                                                  Logic Block  Logic Block  Interface
  -- 12000 PLD Gates / 256 Macrocells
  -- Up to 144 I/O Pins                                      Input Bus                                                  Input Bus
  -- 256 Registers                                                 Generic
  -- High-Speed Global Interconnect                                                                              Generic
  -- SuperWIDE Generic Logic Block (32 Macrocells) for                 Logic Block                            Logic Block
      Optimum Performance
  -- SuperWIDE Input Gating (68 Inputs) for Fast                                        Global Routing Pool
      Counters, State Machines, Address Decoders, etc.                                           (GRP)
  -- PCB Efficient Ball Grid Array (BGA) Package Options
  -- Interfaces with Standard 5V TTL Devices                 Input Bus                                                  Input Bus
                                                                   Generic
HIGH PERFORMANCE E2CMOS TECHNOLOGY                                                                            Generic
                                                                       Logic Block                            Logic Block
-- fmax = 165 MHz Maximum Operating Frequency
-- tpd = 6.0 ns Propagation Delay                                                    Generic      Generic
                                                                                    Logic Block  Logic Block
  -- TTL/3.3V/2.5V Compatible Input Thresholds and
      Output Levels                                                                   Input Bus    Input Bus

  -- Electrically Erasable and Reprogrammable                 ispLSI 5000VE Description
  -- Non-Volatile
  -- Programmable Speed/Power Logic Path Optimization        The ispLSI 5000VE Family of In-System Programmable
                                                             High Density Logic Devices is based on Generic Logic
IN-SYSTEM PROGRAMMABLE                                     Blocks (GLBs) of 32 registered macrocells and a single
  -- Increased Manufacturing Yields, Reduced Time-to-        Global Routing Pool (GRP) structure interconnecting the
      Market, and Improved Product Quality                   GLBs.
  -- Reprogram Soldered Devices for Faster Debugging
                                                             Outputs from the GLBs drive the Global Routing Pool
100% IEEE 1149.1 BOUNDARY SCAN TESTABLE AND                (GRP) between the GLBs. Switching resources are pro-
  3.3V IN-SYSTEM PROGRAMMABLE                                vided to allow signals in the Global Routing Pool to drive
                                                             any or all the GLBs in the device. This mechanism allows
ARCHITECTURE FEATURES                                      fast, efficient connections across the entire device.
  -- Enhanced Pin-Locking Architecture with Single-
      Level Global Routing Pool and SuperWIDE GLBs           Each GLB contains 32 macrocells and a fully populated,
  -- Wrap Around Product Term Sharing Array Supports         programmable AND-array with 160 logic product terms
      up to 35 Product Terms Per Macrocell                   and three extra control product terms. The GLB has 68
  -- Macrocells Support Concurrent Combinatorial and         inputs from the Global Routing Pool which are available
      Registered Functions                                   in both true and complement form for every product term.
  -- Macrocell Registers Feature Multiple Control            The 160 product terms are grouped in 32 sets of five and
      Options Including Set, Reset and Clock Enable          sent into a Product Term Sharing Array (PTSA) which
  -- Four Dedicated Clock Input Pins Plus Macrocell          allows sharing up to a maximum of 35 product terms for
      Product Term Clocks                                    a single function. Alternatively, the PTSA can be by-
  -- Programmable I/O Supports Programmable Bus              passed for functions of five product terms or less. The
      Hold, Pull-up, Open Drain and Slew Rate Options        three extra product terms are used for shared controls:
  -- Four Global Product Term Output Enables, Two            reset, clock, clock enable and output enable.
      Global OE Pins and One Product Term OE per
      Macrocell

Copyright 2002 Lattice Semiconductor Corp. All brand or product names are trademarks or registered trademarks of their respective holders. The specifications and information herein are subject
to change without notice.

LATTICE SEMICONDUCTOR CORP., 5555 Northeast Moore Ct., Hillsboro, Oregon 97124, U.S.A.                        January 2002
Tel. (503) 268-8000; 1-800-LATTICE; FAX (503) 268-8556; http://www.latticesemi.com

5256ve_10                                                 1
                                            Specifications ispLSI 5256VE

Functional Block Diagram

Figure 1. ispLSI 5256VE Functional Block Diagram (144-I/O Option)

          GOE0
                GOE1
                                         I/O 143
                                             I/O 142
                                                I/O 141
                                                   I/O 140
                                                                 I/O 129
                                                                    I/O 128
                                                                        I/O 127
                                                                           I/O 126
                                                                                         I/O 125
                                                                                            I/O 124
                                                                                               I/O 123
                                                                                                   I/O 122
                                                                                                                 I/O 111
                                                                                                                    I/O 110
                                                                                                                       I/O 109
                                                                                                                           I/O 108
                                                                                                                                                      TCK
                                                                                                                                                             TMS

VCCIO                              Input Bus       Input Bus              Boundary                                                                                TDI
                                                                             Scan                                                                                 TDO
  1TOE                             Generic         Generic
   I/O 1                         Logic Block     Logic Block              Interface                                                                               I/O 107
   I/O 2                                                                                                                                                          I/O 106
   I/O 3  Input Bus                                                                 Input Bus                                                                     I/O 105
                Generic                                                                                                                                           I/O 104
I/O 14                                                                      Generic
I/O 15             Logic Block                                           Logic Block                                                                             I/O 93
I/O 16                                                                                                                                                           I/O 92
I/O 17                                                                                                                                                           I/O 91
                                                                                                                                                                  I/O 90
  I/O 18
  I/O 19                         Global Routing Pool                                                                                                              I/O 89
  I/O 20                                  (GRP)                                                                                                                   I/O 88
  I/O 21                                                                                                                                                          I/O 87
          Input Bus                                                                 Input Bus                                                                     I/O 86
I/O 32         Generic
I/O 33                                                                      Generic                                                                              I/O 75
I/O 34             Logic Block                                           Logic Block                                                                             I/O 74
I/O 35                                                                                                                                                           I/O 73
                                                                                                                                                                  I/O 72

                                   Generic         Generic
                                 Logic Block     Logic Block

                                   Input Bus       Input Bus

RESET

                                 I/O 36
                                    I/O 37
                                       I/O 38
                                          I/O 39
                                                        I/O 50
                                                            I/O 51
                                                               I/O 52
                                                                  I/O 53
                                                                                I/O 54
                                                                                   I/O 55
                                                                                      I/O 56
                                                                                         I/O 57
                                                                                                        I/O 68
                                                                                                           I/O 69
                                                                                                              I/O 70
                                                                                                                 I/O 71
                                                                                                                                      CLK 0
                                                                                                                                         CLK 1
                                                                                                                                               1CLK 2
                                                                                                                                                  1CLK 3

          1. CLK2, CLK3 and TOE signals are shared with I/O signals. Use the table below to determine
          which I/O is shared by package type.

          Package Type                                Multplexed Signals  I/O 0 / TOE
          100 TQFP               1/O 44 / CLK2 I/O 49 / CLK 3             I/O 0 / TOE
          128 TQFP               I/O 59 / CLK2 I/O 65 / CLK3              I/O 0 / TOE
          256 fpBGA              I/O 119 / CLK2 I/O 131 / CLK3            I/O 0 / TOE
          272 BGA                I/O 119 / CLK2 I/O 131 / CLK3

                                              2
                                                                 Specifications ispLSI 5256VE

ispLSI 5000VE Description (Continued)                           The ispLSI 5000VE Family features 3.3V, non-volatile in-
                                                                 system programmability for both the logic and the
The 32 registered macrocells in the GLB are driven by the        interconnect structures, providing the means to develop
32 outputs from the PTSA or the PTSA bypass. Each                truly reconfigurable systems. Programming is achieved
macrocell contains a programmable XOR gate, a pro-               through the industry standard IEEE 1149.1-compliant
grammable register/latch and the necessary clocks and            Boundary Scan interface. Boundary Scan test is also
control logic to allow combinatorial or registered opera-        supported through the same interface.
tion. The macrocells each have two outputs, combinatorial
and registered. This dual output capability from the             An enhanced, multiple cell security scheme is provided
macrocell allows efficient use of the hardware resources.        that prevents reading of the JEDEC programming file
One output can be a registered function for example,             when secured. After the device has been secured using
while the other output can be an unrelated combinatorial         this mechanism, the only way to clear the security is to
function. A direct register input from the I/O pad facili-       execute a bulk-erase instruction.
tates efficient use of this feature to construct high-speed
input registers.                                                  ispLSI 5000VE Family Members

Macrocell registers can be clocked from one of several           The ispLSI 5000VE Family ranges from 128 macrocells
global or product term clocks available on the device. A         to 512 macrocells and operates from a 3.3V power
global and product term clock enable is also available to        supply. All family members will be available with multiple
each register, eliminating the need to gate the clock to the     package options. The ispLSI 5000VE Family device
macrocell registers. Reset for the macrocell register is         matrix showing the various bondout options is shown in
provided from the global signal, its polarity is user-           the table below.
selectable. The macrocell register can be programmed to
operate as a D-type register or a D-type latch.                  The interconnect structure (GRP) is very similar to Lattice's
                                                                 existing ispLSI 1000, 2000 and 3000 families, but with an
The 32 outputs from the GLB can drive both the Global            enhanced interconnect structure for optimal pin locking
Routing Pool and the device I/O cells. The Global Routing        and logic routing. This eliminates the need for registered
Pool contains one input from each macrocell output and           I/O cells or an Output Routing Pool.
one input from each I/O pin.
                                                                 The ispLSI 5000VE encompasses the innovative fea-
The input buffer threshold has programmable TTL/3.3V/            tures of the ispLSI 5000VA family with several
2.5V compatible levels. The output driver can source             enhancements. The macrocell is optimized and the T-
4mA and sink 8mA in 3.3V mode. The output drivers have           type flip flop option is removed. To improve the efficiency
a separate VCCIO reference input which is independent            of design fits, the Product Term Reset Logic is simplified
of the main VCC supply for the device. This feature allows       and the polarity option as well as the Global Preset
individual output drivers to drive either 3.3V (from the         function are removed. The programmable output-delay
device VCC) or 2.5V (from the VCCIO pin) output levels           feature (skew option) is also removed. As a result, the
while the device logic and the output current drive are          ispLSI 5000VE is not JEDEC compatible with the ispLSI
powered from device supply (VCC). The output drivers             5000VA. ispLSI 5000VA and 5000VE pinouts may differ
also provide individually programmable edge rates and            in the same package, however all programming and
open drain capability. A programmable pullup resistor is         power/ground pins are located in the same locations.
provided to tie off unused inputs. Additionally, a program-
mable bus-hold latch is available to hold tristate outputs
in their last valid state until the bus is driven again by
some device.

Table 1. ispLSI 5000VE Family

                                                                 Package Type

       Device  GLBs  Macrocells 100 TQFP    128 TQFP             256 fpBGA 272 BGA  388 fpBGA 388 BGA
ispLSI 5128VE     4                           96 I/O
ispLSI 5256VE     8            128  --        96 I/O             --       --        --  --
ispLSI 5384VE    12                              --
ispLSI 5512VE    16            256  72 I/O       --              144 I/O  144 I/O   --  --
                                                                 192 I/O  192 I/O
                               384  --                           192 I/O  192 I/O   --  --

                               512  --                                              256 I/O 256 I/O

                                                              3
                                            Specifications ispLSI 5256VE

Figure 2. ispLSI 5256VE Block Diagram (144 I/O Version)

CLK2  18                                 18                         18                                      18
                                                                                                            I/O
      I/O                                32                         32
                                                                                                    18
                                        32       GLB4     GLB3       32
                     32 Q D                                                 D Q 32
           18

                            160                                     160

                        3        160                            160                          3

                        PT       PT                                 PT                       PT

                     3      160                                     160                          3

                                             68                 68

CLK3  18                                 18                         18                                      18
                                                                                                            I/O
      I/O                                32                         32
                                                                                                    18
                                        32       GLB5     GLB2       32
                     32 Q D                                                 D Q 32
           18

                            160                                     160

                        3        160                            160                          3

                        PT       PT                                 PT                       PT

                     3      160                                     160                          3

                                             68                 68

      18                                 18      GLB6     GLB1      18                                      18
      I/O                                                                                                   I/O
                                         32                         32
                 18                                                                                 18
                                        32                           32
                     32 Q D                                                 D Q 32

                            160                                     160

                        3        160                            160                          3

                        PT       PT                                 PT                       PT

                     3      160                                     160                          3

                                             68                 68

      18                                 18                         18                                  18       IO0/TOE
      I/O
                                         32                         32                                  I/O
                 18
                                        32       GLB7     GLB0       32
                     32 Q D                                                 D Q 32
                                                                                                    18

                            160                           400
                                                                                        160

                        3        160                            160                          3

                        PT       PT                                 PT                       PT                  CLK0
                                                                                                                 CLK1
                     3      160                                     160                          3               GOE0
                                                                                                                 GOE1
                                             68                 68                                               RESET

                                                       4
                                                      Specifications ispLSI 5256VE

Figure 3. ispLSI 5000VE Generic Logic Block (GLB)

              From GRP                                Global PTOE Bus
         0 1 2 66 67
                        PTSA
PT 0
PT 1                                                                    Macrocell 0              To I/O Pad
PT 2
PT 3                                                                   From PTSA
PT 4
                                                                       PTSA bypass

PT 9                                                                        PTOE                 To GRP
PT 8                                                                        PT Clock             To I/O Pad
PT 7                                                                        PT Reset
PT 6                                                                        PT Preset
PT 5
                                                                            Shared PT Clock
                                                                            Shared PT Reset
                                                                            Global PTOE 0 ... 3
                                                                       4

                                                                            Macrocell 1

                                                                            From PTSA

                                                                            PTSA bypass

                                                                            PTOE                 To GRP
                                                                            PT Clock
                                                                            PT Reset
                                                                            PT Preset

                                                                            Shared PT Clock
                                                                            Shared PT Reset
                                                                            Global PTOE 0 ... 3
                                                                       4

PT 79                                                                      Macrocell 15          To I/O Pad
PT 78                                                                                            To GRP
PT 77                                                                       From PTSA
PT 76
PT 75                                                                       PTSA bypass

                                                                            PTOE
                                                                            PT Clock
                                                                            PT Reset
                                                                            PT Preset

                                                                            Shared PT Clock
                                                                            Shared PT Reset
                                                                            Global PTOE 0 ... 3
                                                                       4

PT 159                                                                     Macrocell 31          To I/O Pad
PT 158                                                                                           To GRP
PT 157                                                                      From PTSA
PT 156
PT 155                                                                      PTSA bypass

PT 160                                                                      PTOE
PT 161                                                                      PT Clock
PT 162                                                                      PT Reset
                                                                            PT Preset

                                                                            Shared PT Clock
                                                                            Shared PT Reset
                                                                            Global PTOE 0 ... 3
                                                                       4

                                                   5
Figure 4. ispLSI 5000VE Macrocell                                                 Specifications ispLSI 5256VE

                                                                                                                                                           VCCIO VCC VCCIO

        PTOE                                                    Global PTOE 0
                                                                Global PTOE 1
                                         GOE0                   Global PTOE 2
                                         GOE1                   Global PTOE 3

                                         TOE                    PTSA bypass

                                                                                                             I/O Pad

                                               PTSA                               DQ

        PT Clock                                                                  Clk En        Slew Open    To GRP
                                                                                                 rate drain
                                                                                        R/L
                                                                                  Clk        2.5V/3.3V
                                                                                               Output
                                                                                    RP
                                           Shared PT Clock                                   Input threshold
                                                          CLK0                                  2.5V/3.3V
                                                          CLK1
                                                          CLK2                                                   To GRP
                                                          CLK3
        PT Reset
                                         Shared PT Reset

                                               Global Reset

        PT Preset

speed/
power

Note: Not all macrocells have I/O pads.

                                                                               6
                                                              Specifications ispLSI 5256VE

Global Clock Distribution                                    speed. The clock inversion is available on the remaining
                                                              CLK1 - CLK3 signals. By sharing the pins with the I/O
The ispLSI 5000VE Family has four dedicated clock input       pins, CLK2 and CLK3 can not only be inverted but are
pins: CLK0 - CLK3. CLK0 input is used as the dedicated        also available for logic implementation through GRP
master clock that has the lowest internal clock skew with     signal routing. Figure 5 shows these different clock
no clock inversion to maintain the fastest internal clock     distribution options.

Figure 5. ispLSI 5000VE Global Clock Structure

           CLK 0                                              CLK0
(dedicated pin)                                               CLK1

           CLK 1
(dedicated pin)

   IO/CLK 2                                                   to/from GRP
(shared pin)                                                  CLK2

       IO/CLK 3                                               CLK3
   (shared pin)                                               to/from GRP

         RESET                                                Global Reset
(dedicated pin)                                               to/from GRP
                                                              TOE
        IO0/TOE
   (shared pin)

                                                           7
                                                              Specifications ispLSI 5256VE

Figure 6. Boundary Scan Register Circuit for I/O Pins

                                                                      HIGHZ

                                                              EXTEST

       SCANIN                BSCAN               BSCAN            TOE
(from previous              Registers            Latches                    Normal

             cell)           DQ                  DQ                       Function 0
                         1
                                                                                  OE 1
                         0

                                                              EXTEST

                                                           PROG_MODE

                                                                   Normal    0
                                                                  Function
          1                                                                                 I/O Pin
                        DQ
                                                 DQ                          1
          0

          1                                                                 SCANOUT
                        DQ                                                  (to next cell)

          0

Shift DR                    Clock DR            Update DR  Reset

Figure 7. Boundary Scan Register Circuit for Input-Only Pins

                                      Input Pin

                                   SCANIN        0         DQ         SCANOUT
                            (from previous       1                    (to next cell)

                                      cell)

                                      Shift DR

                            Clock DR

                                                           8
                                            Specifications ispLSI 5256VE

Figure 8. Boundary Scan Waveforms and Timing Specifications

           TMS

TDI                  Tbtsu  Tbth
TCK                Tbtcl
            Tbtch                                                           Tbtcp

                   Tbtvo                       Tbtco                                                 Tbtoz
                             Valid Data                                            Valid Data
       TDO
                   Tbtcpsu   Tbtcph                                                                     T btuoz
Data to be                                                                                Valid Data
  captured                   Data Captured

Data to be         Tbtuov                 Tbtuco
driven out                   Valid Data

SYMBOL PARAMETER                                                                   MIN MAX UNITS

tbtcp       TCK [BSCAN test] clock pulse width                                     125                          ns
            TCK [BSCAN test] pulse width high
tbtch       TCK [BSCAN test] pulse width low                                       62.5                         ns
tbtcl       TCK [BSCAN test] setup time
tbtsu       TCK [BSCAN test] hold time                                             62.5                         ns
tbth        TCK [BSCAN test] rise and fall time
trf         TAP controller falling edge of clock to valid output                   25                           ns
tbtco       TAP controller falling edge of clock to data output disable
tbtoz       TAP controller falling edge of clock to data output enable             25                           ns
tbtvo       BSCAN test Capture register setup time
tbtcpsu     BSCAN test Capture register hold time                                  50   mV/ns
tbtcph      BSCAN test Update reg, falling edge of clock to valid output
tbtuco      BSCAN test Update reg, falling edge of clock to output disable            25 ns
tbtuoz      BSCAN test Update reg, falling edge of clock to output enable
tbtuov                                                                                25 ns

                                                                                      25 ns

                                                                                   25                           ns

                                                                                   25                           ns

                                                                                      50 ns

                                                                                      50 ns

                                                                                      50 ns

                             9
                                                       Specifications ispLSI 5256VE

Absolute Maximum Ratings 1, 2

Supply Voltage Vcc .................................. -0.5 to +5.4V
Input Voltage Applied ............................... -0.5 to +5.6V

Tri-Stated Output Voltage Applied ........... -0.5 to +5.6V

Storage Temperature ................................ -65 to 150C
Case Temp. with Power Applied .............. -55 to 125C
Max. Junction Temp. (TJ) with Power Applied ... 150C
1. Stresses above those listed under the "Absolute Maximum Ratings" may cause permanent damage to the device. Functional

   operation of the device at these or at any other conditions above those indicated in the operational sections of this specification
   is not implied (while programming, follow the programming specifications).
2. Compliance with the Thermal Management section of the Lattice Semiconductor Data Book or CD-ROM is a requirement.

DC Recommended Operating Condition

       SYMBOL        PARAMETER                                                     MIN.  MAX. UNITS
               Supply Voltage                                                      3.00
VCC            I/O Reference Voltage  Commercial       TA = 0C to +70C           3.00  3.60  V
VCCIO                                 Industrial       TA = -40C to +85C          2.3
                                                                                         3.60  V

                                                                                         3.60  V

                                                                                               Table 2-0005/5KVE

Capacitance (TA=25C,f=1.0 MHz)

   SYMBOL                               PARAMETER           TYPICAL         UNITS    TEST CONDITIONS
               I/O Capacitance                                  10             pf  VCC = 3.3V, VI/O = 0.0V
C1             Clock Capacitance                                10             pf  VCC = 3.3V, VCK = 0.0V
C2             Global Input Capacitance                         10             pf  VCC = 3.3V, VG = 0.0V
C3
                                                                                                              Table 2-0006/5KVE

Erase Reprogram Specification

                         PARAMETER                 MINIMUM           MAXIMUM             UNITS
ispLSI Erase/Reprogram Cycles                        10000                              Cycles

                                                                                              Table 2-0008/5KVE

                                                   10
                                                                     Specifications ispLSI 5256VE

Switching Test Conditions

                                                                     Figure 9. Test Load

Input Pulse Levels                       GND to VCCIOmin                                  VCCIO
Input Rise and Fall Time                1.5ns 10% to 90%                                        R1

Input Timing Reference Levels            1.5V

Ouput Timing Reference Levels            1.5V

  Output Load                          See Figure 9                  Device                                        Test
                                                                     Output                                       Point
3-state levels are measured 0.5V from             Table 2-0003/5KVE
steady-state active level.                                                                          CL*

                                                                                          R2

Output Load Conditions (See Figure 9)

                            3.3V         2.5V                        *CL includes Test Fixture and Probe Capacitance.

  TEST CONDITION          R1 R2 R1 R2 CL                                                                                                                                            0213D

A                         316 348 511 475 35pF

      Active High          348  475 35pF
B
                          316  511  35pF
      Active Low
                           348  475 5pF
      Active High to Z
C at VOH-0.5V             316  511  5pF

      Active Low to Z                              35pF
      at VOL+0.5V
D Slow Slew

                                         Table 2-0004A/5KVE

DC Electrical Characteristics for 3.3V Range1

                                       Over Recommended Operating Conditions

SYMBOL                    PARAMETER                             CONDITION                 MIN.      TYP.  MAX. UNITS
                                                                                           3.0        
VCCIO I/O Reference Voltage                       VCCIO = min, IOL = 8 mA                 -0.3           3.6  V
                                                  VCCIO = min, IOH = -4 mA                 2.0        
VIL     Input Low Voltage                                                                               0.8  V
                                                                                           2.4        
VIH     Input High Voltage                                                                                5.25 V

VOL     Output Low Voltage                                                                                0.4  V

VOH     Output High Voltage                                                                                   V

1. I/O voltage configuration must be set to VCC.                                                          Table 2-0007/5KVE

                                                          11
                                                        Specifications ispLSI 5256VE

DC Electrical Characteristics for 2.5V Range1

                             Over Recommended Operating Conditions

SYMBOL  PARAMETER                                               CONDITION                      MIN.  TYP.  MAX. UNITS
                                                                                                2.3   
VCCIO I/O Reference Voltage                         VCCIO=min, IOL= 100A                      -0.3       2.7  V
                                                    VCCIO=min, IOL= 2mA                         1.7   
VIL     Input Low Voltage                           VCCIO=min, IOH= -100A                               0.7  V
                                                    VCCIO=min, IOH= -2mA                              
VIH     Input High Voltage                                                                      2.1       5.25 V
                                                                                                1.8   
VOL     Output Low Voltage                                                                                 0.2  V

                                                                                                           0.6  V

VOH     Output High Voltage                                                                                    V

                                                                                                               V

1. I/O voltage configuration must be set to VCCIO.                                                              2.5V/5KVE

DC Electrical Characteristics

                             Over Recommended Operating Conditions

SYMBOL  PARAMETER                                                   CONDITION                  MIN.  TYP.  MAX. UNITS
                                                    0V  VIN VIL(Max.)                                 
IIL     Input or I/O Low Leakage Current            (VCCIO-0.2)V  VIN  VCCIO                             -10 A
                                                    VCCIO  VIN  5.25V                                 
IIH     Input or I/O High Leakage Current           0V  VIN  VIL                                         10   A
                                                    VIN = VIL(max)                              40     
                                                    VIN = VIH(min)                              -40       50   A
                                                    0V  VIN  VCCIO                                    
IPU1    I/O Active Pullup Current                   0V  VIN  VCCIO                                       -200 A
IBHL    Bus Hold Low Sustaining Current                                                         VIL   
IBHH    Bus Hold High Sustaining Current            All I/Os Pulled-up, (Total I/Os * IPUmax)                A
IBHLO   Bus Hold Low Overdrive Current
IBHLH   Bus Hold High Overdrive Current                                                                        A
IBHT    Bus Hold Trip Points
IVCCIO  Current Needed for VCCIO Pin                                                                       550 A

                                                                                                           -550 A

                                                                                                           VIH  V

                                                                                                           30 mA

1. Pullup is capable of pulling to a minimum voltage of VOH under no-load conditions.                           DC Char_5KVE

                                                    12
                                                                  Specifications ispLSI 5256VE

External Switching Characteristics

                                Over Recommended Operating Conditions

      PARAM.  TEST3                              DESCRIPTION 4,5        -165                                 -125  UNITS
              COND.
tpd16                                                                   MIN. MAX. MIN. MAX.
tpd26
fmax               A Data Prop. Delay, 5PT Bypass                       -- 6.0 -- 7.5 ns
fmax (Ext.)        A Data Propagation Delay
fmax (Tog.)        A Clock Frequency with Internal Feedback1            -- 7.5 -- 9.5 ns
tsu1              -- Clock Freq. with Ext. Feedback,1/(tsu2 + tco1)
tco16             -- Clock Frequency, Max Toggle2                       165 -- 125 -- MHz
th1               -- GLB Reg. Setup Time before Clk, 5PT bypass
tsu2               A GLB Reg. Clock to Output Delay                     118 -- 87 -- MHz
th2               -- GLB Reg. Hold Time after Clock, 5PT bypass
tsu3              -- GLB Reg. Setup Time before Clock                   200 -- 167 -- MHz
th3               -- GLB Reg. Hold Time after Clock
tr1               -- GLB Reg. Setup Time before Clock, Input Reg. Path  4.0 -- 5.0 -- ns
trw17             -- GLB Reg. Hold Time after Clock, Input Reg. Path
tpten/dis6         A Ext. Reset Pin to Output Delay                     -- 3.0 -- 4.5 ns
tgpten/dis6       -- Ext. Reset Pulse Duration
tgen/dis6         B/C Local Product Term Output Enable/Disable          0.0 -- 0.0 -- ns
                  B/C Global Product Term Output Enable/Disable
                                                                        5.5 -- 7.0 -- ns

                                                                        0.0 -- 0.0 -- ns

                                                                        2.5 -- 3.5 -- ns

                                                                        0.5 -- 0.5 -- ns

                                                                        -- 8.0 -- 10.0 ns

                                                                        4.0 -- 5.0 -- ns

                                                                        -- 7.0 -- 8.5 ns

                                                                        -- 12.0 -- 14.0 ns

                  B/C Global OE Input to Output Enable/Disable          -- 4.5 -- 5.5 ns

tten/dis6         B/C Test OE Input to Output Enable/Disable            -- 7.5 -- 10.5 ns

twh               -- Ext. Sync. Clock Pulse Duration, High              2.5 -- 3.0 -- ns

twl               -- Ext. Sync. Clock Pulse Duration, Low               2.5 -- 3.0 -- ns

1. Standard 16-bit counter using GRP feedback.                                                               Timing Ext.5256ve1.eps

2. fmax (Toggle) may be less than 1/(twh + twl). This is to allow for a clock duty cycle of other than 50%.  Timing v.2.0

3. Reference Switching Test Conditions section.

4. Unless noted otherwise, all timing numbers are taken with worst case PTSA fanout, a GRP load of 1 GLB, CLK0, and high-

speed AND array.

5. Timing parameters measured using normal active output driver.

6. The delay parameters are measured with Vcc as I/O voltage reference. An additional 0.5ns delay is incurred when Vccio is

used as I/O voltage reference.

7. Pulse widths less than minimum may cause unknown output behavior.

                                                            13
                                                                  Specifications ispLSI 5256VE

External Switching Characteristics

                                     Over Recommended Operating Conditions

      PARAM.  TEST3                              DESCRIPTION 4,5            -100                             -80  UNITS
              COND.
tpd16                                                                       MIN. MAX. MIN. MAX.
tpd26
fmax               A Data Prop. Delay, 5PT Bypass                           -- 10.0 -- 12.0 ns
fmax (Ext.)        A Data Propagation Delay
fmax (Tog.)        A Clock Frequency with Internal Feedback1                -- 12.0 -- 15.0 ns
tsu1              -- Clock Freq. with Ext. Feedback,1/(tsu2 + tco1)
tco16             -- Clock Frequency, Max Toggle2                           100 -- 80 -- MHz
th1               -- GLB Reg. Setup Time before Clk, 5PT bypass
tsu2               A GLB Reg. Clock to Output Delay                         67 -- 56 -- MHz
th2               -- GLB Reg. Hold Time after Clock, 5PT bypass
tsu3              -- GLB Reg. Setup Time before Clock                       125 -- 100 -- MHz
th3               -- GLB Reg. Hold Time after Clock
tr1               -- GLB Reg. Setup Time before Clock, Input Reg. Path      7.0 -- 8.0 -- ns
trw17             -- GLB Reg. Hold Time after Clock, Input Reg. Path
tpten/dis6         A Ext. Reset Pin to Output Delay                         -- 6.0 -- 7.0 ns
tgpten/dis6       -- Ext. Reset Pulse Duration
tgen/dis6         B/C Local Product Term Output Enable/Disable              0.0 -- 0.0 -- ns
tten/dis6         B/C Global Product Term Output Enable/Disable
                  B/C Global OE Input to Output Enable/Disable              9.0 -- 11.0 -- ns

                                                                            0.0 -- 0.0 -- ns

                                                                            4.5 -- 5.5 -- ns

                                                                            1.0 -- 1.0 -- ns

                                                                            -- 11.5 -- 13.0 ns

                                                                            6.5 -- 8.0 -- ns

                                                                            -- 10.0 -- 12.0 ns

                                                                            -- 15.5 -- 17.0 ns

                                                                            -- 7.5 -- 9.0 ns

                  B/C Test OE Input to Output Enable/Disable                -- 11.5 -- 12.5 ns

twh               -- Ext. Sync. Clock Pulse Duration, High                  4.0 -- 5.0 -- ns

twl               -- Ext. Sync. Clock Pulse Duration, Low                   4.0 -- 5.0 -- ns

1. Standard 16-bit counter using GRP feedback.                                                               Timing Ext.5256ve2.eps

2. fmax (Toggle) may be less than 1/(twh + twl). This is to allow for a clock duty cycle of other than 50%.       Timing v.2.0

3. Reference Switching Test Conditions section.

4. Unless noted otherwise, all timing numbers are taken with worst case PTSA fanout, a GRP load of 1 GLB, CLK0, and high-

speed AND array.

5. Timing parameters measured using normal active output driver.

6. The delay parameters are measured with Vcc as I/O voltage reference. An additional 0.5ns delay is incurred when Vccio is

used as I/O reference.

7. Pulse widths less than minimum may cause unknown output behavior.

     used as I/O voltage reference.

                                                            14
                                                              Specifications ispLSI 5256VE

Internal Timing Parameters

                                     Over Recommended Operating Conditions

                                                              -165  -125    -100  -80

PARAMETER              DESCRIPTION                            MIN MAX MIN MAX MIN MAX MIN MAX UNIT

In/Out Delays

tin             Input Buffer Delay                            0.6 1.3 2.3 2.3 ns
                                                               0.7 1.3 1.8 1.8 ns
tgclk_in        Global Clock Buffer Input Delay (clk0)         4.9 6.6 7.1 7.1 ns
                                                               3.2 3.9 5.9 7.4 ns
trst            Global Reset Pin Delay                         1.9 2.2 2.7 3.7 ns
                                                               1.3 1.6 1.6 1.6 ns
tgoe            Global OE Pin Delay                            1.3 1.6 1.6 1.6 ns

tbuf            Output Buffer Delay

ten             Output Enable Delay

tdis            Output Disable Delay

Routing/GLB Delays

troute          GRP and Logic Delay                            3.2 3.6 4.0 4.5 ns
                                                               0.3 0.4 1.0 1.5 ns
tpdb            5-pt Bypass Propagation Delay                  0.0 0.0 0.0 0.0 ns
                                                               1.8 2.4 3.0 4.5 ns
tpdi            Combinatorial Propagation Delay                0.0 0.0 0.0 0.5 ns
                                                               2.0 2.5 2.5 3.5 ns
tptsa           Product Term Sharing Array

tfbk            Internal Feedback Delay

tinreg          Input Buffer to Macrocell Register Delay

Register/Latch Delays

ts              Register Setup Time                           0.6 1.0 1.5 1.5   ns

ts_pt           Register Setup Time (Product Term Clock)      0.6 1.0 1.5 1.5   ns

th              Register Hold Time                            2.4 3.0 4.0 5.0   ns

tcoi            Register Clock to GLB Output Delay             0.4 1.0 1.5 1.5 ns

tsl             Latch Setup Time                              0.6 1.0 1.5 1.5   ns

thl             Latch Hold Time                               2.4 3.0 4.0 5.0   ns

tgoi            Latch Gate to GLB Output Delay                0.4 1.0 1.5 1.5 ns

tpdli           GLB Latch propagation Delay                   1.0 1.5 2.0 2.5 ns

tces            Clock Enable Setup Time                       4.1 4.3 5.3 6.3   ns

tceh            Clock Enable Hold Time                        0.9 1.7 2.7 3.7   ns

tsri            Asynchronous Set/Reset to GLB Output Delay 1.2 1.2 1.7 2.2 ns

tsrr            Asynchronous Set/Reset Recovery Time          0.8 1.2 1.2 2.2   ns

Control Delays

tptclk          Macrocell PT Clock Delay                      0.4 0.4 0.5 0.5 ns

tbclk           Block PT Clock Delay                           1.4 1.9 2.5 2.5 ns

tptsr           Macrocell PT Set/Reset Delay                   2.1 3.7 4.8 4.8 ns

tbsr            Block PT Set/Reset Delay                      3.1 5.7 6.8 6.8 ns

tptoe           Macrocell PT OE Delay                         1.9 2.0 2.1 3.6 ns

tgptoe          Global PT OE Delay                            6.9 7.5 7.6 8.6 ns

Note: Internal Timing Parameters are not tested and are for reference only. Refer to Timing Model in this data sheet Timing v.2.0
for further details.

                                                          15
                                                Specifications ispLSI 5256VE

ispLSI 5256VE Timing Parameters (continued)

                                                      ADDER

ADDER TYPE        BASE PARAMETER     -165      -125         -100                                                         -80  UNITS
Routing Adders                         1.0      1.5          1.5
                          troute                                                                                          1.5  ns
      tlp

Tioi Input Adders

clk1                 tgclk_in         1.4       1.7          1.7                                                          1.7  ns

clk2                 tgclk_in         1.4       1.7          1.7                                                          1.7  ns

clk3                 tgclk_in         1.4       1.7          1.7                                                          1.7  ns

Tioo Output Adders1

Slow Slew I/O        tbuf, ten        4.0       4.0          4.0                                                          4.0  ns

LVTTL_out            tbuf, ten, tdis  0.0       0.0          0.0                                                          0.0  ns

LVCMOS25_out         tbuf, ten, tdis  0.5       0.5          0.5                                                          0.5  ns

LVCMOS33_out         tbuf, ten, tdis  0.0       0.0          0.0                                                          0.0  ns

Tbla Additional Block Loading Adders

1                    troute           0.1       0.1          0.1                                                          0.1  ns

2                    troute           0.1       0.2          0.2                                                          0.2  ns

3                    troute           0.2       0.3          0.3                                                          0.3  ns

4                    troute           0.3       0.4          0.4                                                          0.4  ns

5                    troute           0.4       0.5          0.5                                                          0.5  ns

6                    troute           0.4       0.6          0.6                                                          0.6  ns

7                    troute           0.5       0.7          0.7                                                          0.7  ns

1Timing for open drain configurations is the same as non-open drain configurations.                                            Timing Table/5256VE
                                                                                                                                     Timing v.2.0
Note: Internal Timing Parameters are not tested and are for reference only. Refer to Timing Model in this data sheet for
details.

                                            16
                                                     Specifications ispLSI 5256VE

ispLSI 5256VE Timing Model

From Feedback                       tPDb                       Routing/
                                                            GLB Delays
IN   tIN               tROUTE  tPTSA                                      tFBK                                                             Feedback
                        tBLA                               tPDi                                                                         OUT
                         tLP   tPTCLK                DATA                 tBUF
                               tBCLK                                       tEN
               tINREG                                              Q       tDIS
                                                                           tIOO
CLK  tGCLK_IN                                        CE
        tIOI                                                             In/Out
                                                                         Delays

RST  tRST                      tPTSR                 S/R
                               tBSR
                                                        MC Reg
                                         tGPTOE         Register/
                                          tPTOE       Latch Delays

OE   tGOE                        Control
                                  Delays
                                                                                                                                        5000VE Timing Model

     In/Out
     Delays

Note: Italicized parameters are delay adders above and beyond default conditions (i.e. GRP load of one GLB, CLK0, high-speed AND Array
and VCC I/O option).

                                                 17
                                                              Specifications ispLSI 5256VE

Power Consumption

Power consumption in the ispLSI 5256VE device de-             setting operates product terms at their normal full power
pends on two primary factors: the speed at which the          consumption. For portions of the logic that can tolerate
device is operating and the number of product terms           longer propagation delays, selecting the slower "low-
used. The product terms have a fuse-selectable speed/         power" setting will reduce the power dissipation for these
power tradeoff setting. Each group of five product terms      product terms. Figure 10 shows the relationship between
has a single speed/power tradeoff control fuse that acts      power and operating frequency.
on the complete group of five. The fast "high-speed"

Figure 10. Typical Device Power Consumption vs fmax

ICC (mA)  300                                           ispLSI 5256VE
          275                                           High Speed Mode
          250
          225                                              ispLSI 5256VE
          200                                              Low Power Mode
          175
          150      25 50 75 100 125 150 175 200

              0                        fmax (MHz)

                              Notes: Configuration of 16 16-bit Counters
                                        Typical Current at 3.3V, 25 C

ICC can be estimated for the ispLSI 5256VE using the following equation:

High Speed Mode: ICC = 21 + (# of PTs * 0.313) + (# of nets * Fmax * 0.00282)
Low Power Mode: ICC = 21 + (# of PTs * 0.258) + (# of nets * Fmax * 0.00282)
# of PTs = Number of Product Terms used in design
# of nets = Number of Signals used in device
Fmax = Highest Clock Frequency to the device

The ICC estimate is based on typical conditions (VCC = 3.3V, room temperature) and an assumption of one GLB load

on average exists. These values are for estimates only. Since the value of ICC is sensitive to operating conditions

and the program in the device, the actual ICC should be verified.              0127/5256VE

                                                          18
                         Specifications ispLSI 5256VE

Signal Descriptions

Signal Name          Description

TMS          Input - This pin is the Test Mode Select input, which is used to control the JTAG state machine.

TCK          Input - This pin is the Test Clock input pin used to clock through the JTAG state machine.

TDI          Input - This pin is the JTAG Test Data In pin used to load data.
TDO          Output - This pin is the JTAG Test Data Out pin used to shift data out.

TOE / I/O0   Input/Output - This pin functions as either the Test Output Enable pin or an I/O pin based upon
             customer's design. TOE tristates all I/O pins when a logic low is driven.

GOE0, GOE1   Input - These two pins are the Global Output Enable input pins.

RESET        Dedicated Reset Input - This pin resets all registers in the device. The global polarity (active
             high or low input) for this pin is selectable.

I/O          Input/Output These are the general purpose I/O used by the logic array.
GND          Ground
NC1          No connect.

VCC          Vcc
CLK0, CLK1
             Dedicated clock inputs for all registers. Both clocks are muxed before being used as the clock
CLK2 / I/O,  input to all registers in the device.
CLK3 / I/O
             Input/Output - These pins share functionality. They can be used as dedicated clock inputs for
             all registers, as well as I/O pins.

VCCIO        Input - This pin is used for optional 2.5V outputs. Every I/O can independently select either 3.3V
             or the optional voltage as its output level. If the optional output voltage is not required, this pin
             must be connected to the Vcc supply. Programmable pull-up resistors and bus-hold latches
             only draw current from this supply.

1. NC pins are not to be connected to any active signals, VCC or GND.

                     19
                                            Specifications ispLSI 5256VE

Pin Configuration

ispLSI 5256VE 100-Pin TQFP (0.5mm Lead Pitch / 14.0mm x 14.0mm Body Size)

               I/O 60  VCC    I/O 59  GND  I/O 58  I/O 57  I/O 56  I/O 55  I/O 54  I/O 53  VCC     CLK1    CLK0    I/O 52  GND    I/O 51  I/O 50  I/O 49/CLK3  I/O 48  I/O47   I/O 46  I/O 45  GND     I/O 44/CLK2  I/O 43

I/O 61         100     99     98      97   96      95      94      93      92      91      90      89      88      87      86     85      84      83           82      81      80      79      78      77           76

           1                                                                                                                                                                                                                75  VCC

I/O 62     2                                                                                                                                                                                                                74  I/O 42

I/O 63     3                                                                                                                                                                                                                73  I/O 41

I/O 64     4                                                                                                                                                                                                                72  I/O 40

I/O 65     5                                                                                                                                                                                                                71  I/O 39

GND        6                                                                                                                                                                                                                70  I/O 38

I/O 66     7                                                                                                                                                                                                                69  I/O 37

VCC        8                                                                                                                                                                                                                68  I/O 36

I/O 67     9                                                                                                                                                                                                                67  VCC

I/O 68     10                                                                                                                                                                                                               66  RESET

I/O 69     11                                              ispLSI 5256VE                                                                                                                                                    65  VCCIO

I/O 70     12                                                     Top View                                                                                                                                                  64  TDO

I/O 71     13                                                                                                                                                                                                               63  GND

GND        14                                                                                                                                                                                                               62  I/O 35

TMS        15                                                                                                                                                                                                               61  I/O 34

TCK        16                                                                                                                                                                                                               60  I/O 33

TDI        17                                                                                                                                                                                                               59  I/O 32

VCC        18                                                                                                                                                                                                               58  I/O 31

I/O 0/TOE  19                                                                                                                                                                                                               57  I/O 30

I/O 1      20                                                                                                                                                                                                               56  I/O 29

I/O 2      21                                                                                                                                                                                                               55  I/O 28

I/O 3      22                                                                                                                                                                                                               54  I/O 27

I/O 4      23                                                                                                                                                                                                               53  GND

I/O 5      24                                                                                                                                                                                                               52  I/O 26

I/O 6      25                                                                                                                                                                                                               51  VCC

               26      27     28      29   30      31      32      33      34      35      36      37      38      39      40     41      42      43           44      45      46      47      48      49           50

               I/O 7   I/O 8  I/O 9   GND  I/O 10  VCC     I/O 11  I/O 12  I/O 13  I/O 14  I/O 15  I/O 16  I/O 17  GND     GOE 0  GOE 1   VCC     I/O 18       I/O 19  I/O 20  I/O 21  I/O 22  I/O 23  I/O 24       I/O 25

                                                                                                                                                                                                                                100 TQFP/5256VE

                                                                                                           20
                                            Specifications ispLSI 5256VE

Pin Configuration

ispLSI 5256VE 128-Pin TQFP (0.4mm Lead Pitch / 14.0mm x 14.0mm Body Size)

               I/O 81  I/O 80  I/O 79  VCC     I/O 78  GND     I/O 77  I/O 76  I/O 75  I/O 74  I/O 73  I/O 72  I/O 71  VCC     CLK1    CLK0    I/O 70  I/O 69  GND   I/O 68  I/O 67  I/O 66  I/O 65/CLK3  I/O 64  I/O 63  I/O 62  I/O 61  I/O 60  GND     I/O 59/CLK2  I/O 58  I/O 57

               128    127      126     125     124     123     122     121     120     119     118  117    116         115     114     113     112     111     110   109     108     107     106          105     104     103     102     101     100     99           98      97

I/O 82     1                                                                                                                                                                                                                                                                           96  VCC

I/O 83     2                                                                                                                                                                                                                                                                           95  I/O 56

I/O 84     3                                                                                                                                                                                                                                                                           94  I/O 55

I/O 85     4                                                                                                                                                                                                                                                                           93  I/O 54

I/O 86     5                                                                                                                                                                                                                                                                           92  I/O 53

I/O 87     6                                                                                                                                                                                                                                                                           91  I/O 52

GND        7                                                                                                                                                                                                                                                                           90  I/O 51

I/O 88     8                                                                                                                                                                                                                                                                           89  I/O 50

VCC        9                                                                                                                                                                                                                                                                           88  I/O 49

I/O 89     10                                                                                                                                                                                                                                                                          87  I/O 48

I/O 90     11                                                                                                                                                                                                                                                                          86  VCC

I/O 91     12                                                                                                                                                                                                                                                                          85  RESET

I/O 92     13                                                                                                                                                                                                                                                                          84  VCCIO

I/O 93     14                                                                                                                                                                                                                                                                          83  TDO

I/O 94     15                                                                                                                                                                                                                                                                          82  GND

I/O 95     16                                                                                  ispLSI 5256VE                                                                                                                                                                           81  I/O 47

GND        17                                                                                       Top View                                                                                                                                                                           80  I/O 46

TMS        18                                                                                                                                                                                                                                                                          79  I/O 45

TCK        19                                                                                                                                                                                                                                                                          78  I/O 44

TDI        20                                                                                                                                                                                                                                                                          77  I/O 43

VCC        21                                                                                                                                                                                                                                                                          76  I/O 42

I/O 0/TOE  22                                                                                                                                                                                                                                                                          75  VCC

I/O 1      23                                                                                                                                                                                                                                                                          74  I/O 41

I/O 2      24                                                                                                                                                                                                                                                                          73  GND

I/O 3      25                                                                                                                                                                                                                                                                          72  I/O 40

I/O 4      26                                                                                                                                                                                                                                                                          71  I/O 39

GND        27                                                                                                                                                                                                                                                                          70  I/O 38

I/O 5      28                                                                                                                                                                                                                                                                          69  I/O 37

VCC        29                                                                                                                                                                                                                                                                          68  I/O 36

I/O 6      30                                                                                                                                                                                                                                                                          67  GND

I/O 7      31                                                                                                                                                                                                                                                                          66  I/O 35

I/O 8      32                                                                                                                                                                                                                                                                          65  VCC

               33     34       35      36      37      38      39      40  41  42      43              44      45      46      47      48      49      50      51    52      53      54      55           56      57      58      59      60      61      62           63      64

               I/O 9   I/O 10  I/O 11  I/O 12  GND     I/O 13  I/O 14  VCC     I/O 15  I/O 16  I/O 17  I/O 18  I/O 19  I/O 20  I/O 21  I/O 22  I/O 23  GND     GOE0  GOE1    VCC     I/O 24  I/O 25       I/O 26  I/O 27  I/O 28  I/O 29  I/O 30  I/O 31  I/O 32       I/O 33  I/O 34

                                                                                                                                                                                                                     128 TQFP/5256VE

                                                                                                                               21
                                                                 Specifications ispLSI 5256VE

Signal Configuration

ispLSI 5256VE 256-Ball fpBGA (1.0mm Ball Pitch / 17.0mm x 17.0mm Body Size)

   16 15 14 13 12 11 10 9 8                                           7     6    5    4    3    2    1

A  I/O  I/O  I/O  I/O    I/O I/O 131/ I/O               I/O      I/O  CLK0  I/O  I/O  I/O  I/O  I/O  I/O     A
   113  116  121  125    126 CLK3 133                   139      140        145  147  151  152  153  165

B  I/O  I/O  I/O I/O 119/ I/O  I/O  I/O                 I/O  CLK1     I/O   I/O  I/O  I/O  I/O  I/O  I/O     B
   108  115  117 CLK2 124      129  132                 136           144   149  156  157  163  164  168

C  I/O  I/O  NC1  I/O    I/O   I/O  I/O                 I/O      I/O  I/O   I/O  I/O  I/O  I/O  I/O  I/O     C
   106  114       120    123   128  135                 138      141  143   148  155  159  160  161  172

D  I/O  I/O  I/O  GND    GND VCC GND VCC                         GND GND VCC     GND VCC   I/O  I/O  I/O     D
   105  109  111                                                                           169  167  175

E  I/O  NC1  I/O  VCC    NC1   NC1 NC1                  NC1      NC1  NC1 NC1    NC1  GND  I/O  I/O  I/O     E
   104       101                                                                           173  171  177

F  I/O  I/O  I/O  GND    NC1   NC1  NC1                 NC1      NC1  NC1   NC1  NC1 VCC   I/O  I/O  I/O     F
   100  102  97                                                                            181  176  179

G  I/O  I/O  TDO VCC NC1       NC1 VCC GND GND VCC NC1                           NC1  GND  I/O  I/O  I/O     G
   96   98                                                                                 185  180  187

H  I/O  VCCIO RESET GND  NC1   NC1 GND VCC VCC GND NC1                           NC1  VCC  I/O  I/O  I/O     H
   94                                                                                      184  183  188

J  I/O  I/O  I/O  GND NC1      NC1 GND VCC VCC GND NC1                           NC1  GND  I/O  I/O  TMS     J
   93   92   90                                                                            191  190

K  I/O  I/O  I/O  VCC NC1      NC1 VCC GND GND VCC NC1                           NC1 VCC TDI    TCK  I/O 0/  K
   89   88   86                                                                                      TOE

L  I/O  I/O  I/O  GND    NC1   NC1  NC1                 NC1      NC1  NC1   NC1  NC1 GND   I/O  I/O  I/O     L
   85   84   82                                                                             4    1    2

M  I/O  I/O  I/O  GND NC1      NC1  NC1                 NC1      NC1  NC1   NC1  NC1 VCC   I/O  I/O  I/O     M
   81   80   77                                                                             8    6    5

N  I/O  I/O  I/O  VCC GND VCC GND VCC GND GND VCC GND GND                                  I/O  I/O  I/O     N
   78   74   76                                                                            11   12    9

P  I/O  I/O  I/O  I/O    I/O   I/O  GOE1 GOE0                    I/O  I/O   I/O  I/O  I/O  I/O  I/O  I/O     P
   73   70   65   66     57    56                                41   42    36   26   22   20   13   14

R  I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O                                           R
   72 69 62 67 64 58 48 46 40 34 29 25 24 18 17 16

T  I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O I/O                                           T
   61 60 54 53 52 50 49 45 44 38 37 33 32 30 28 21

   16 15 14 13 12 11 10 9 8                                           7     6    5    4    3    2    1

                                    ispLSI 5256VE

                                                        Bottom View

   1. NCs are not to be connected to any active signals, VCC or GND.

   Note: Ball A1 indicator dot on top side of package.

                                                             22
                                                                   Specifications ispLSI 5256VE

Signal Configuration

ispLSI 5256VE 272-Ball BGA (1.27mm Ball Pitch / 27.0mm x 27.0mm Body Size)

   20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1

A  I/O  I/O  I/O 119/ NC1  NC1  I/O  I/O  I/O        I/O  I/O  I/O      NC1  NC1  I/O  I/O  NC1 NC1   I/O  I/O     GND  A
   114  115                     126  129  132        136  139  140                149  151            160  164
              CLK2

B  NC1 NC1 NC1      I/O    I/O  I/O  I/O I/O 131/ I/O     NC1  I/O      I/O  I/O  NC1  I/O  I/O  I/O  NC1  I/O     I/O  B
                    116    121  125  128 CLK3 135              141      143  147       153  157  159       163     165

C  I/O  NC1 NC1     I/O    I/O  I/O  NC1  NC1 NC1         I/O  CLK0     I/O  I/O  I/O  I/O  NC1 NC1 NC1 NC1        I/O  C
   111              117    120  123                       138           144  148  152  156                         169

D  I/O  NC1  I/O    GND    NC1  VCC  I/O  GND        I/O  VCC CLK1      I/O  GND  I/O  VCC  I/O  GND  NC1  I/O     NC1  D
   109       113                     124             133                145       155       161            167

E  I/O  I/O  NC1    NC1                                                                          I/O  I/O  NC1     I/O  E
   105  108                                                                                      168  171          172

F  I/O  I/O  NC1 VCC                      ispLSI 5256VE                                          VCC  I/O  I/O     I/O  F
   102  104                                                                                           173  175     176

G  I/O  I/O  NC1    I/O                              Bottom View                                 NC1  I/O  NC1     I/O  G
   100  101         106                                                                               177          179

H  I/O  I/O  NC1 GND                                                                             GND  I/O  I/O     NC1  H
   97   98                                                                                            180  181

J  TDO VCCIO RESET  I/O                              GND GND GND GND                             I/O  I/O  I/O     NC1  J
                    96                                                                           183  184  185

K  I/O  I/O  I/O    NC1                              GND GND GND GND                             VCC  I/O  I/O     NC1  K
   92   93   94                                                                                       188  187

L  NC1  I/O  I/O    VCC                              GND GND GND GND                             TCK  TMS  I/O     I/O  L
        89   90                                                                                            191     190

M  I/O  NC1  I/O    I/O                              GND GND GND GND                             I/O  I/O  I/O 0/  TDI  M
   88        86     85                                                                            2    1   TOE

N  I/O  NC1  I/O    GND                                                                          GND  I/O  I/O NC1      N
   84        82                                                                                        5    4

P  I/O  NC1  I/O    I/O                                                                          I/O  I/O  NC1     I/O  P
   81        80     77                                                                           12    9            6

R  NC1  I/O  I/O    VCC                                                                          VCC NC1 NC1       I/O  R
        78   76                                                                                                     8

T  NC1 NC1 I/O NC1                                                                               NC1 I/O I/O I/O        T
                     74                                                                                   14 13 11

U  I/O  I/O  NC1 GND       I/O  VCC  I/O  GND        I/O  GOE1 VCC      I/O  GND  I/O  VCC  I/O  GND NC1 NC1 NC1        U
   73   70                 64        58              48                 37        28        21

V  I/O  I/O  NC1    I/O    I/O  NC1 NC1   NC1        NC1 GOE0      I/O  I/O  I/O  NC1 NC1   I/O  I/O  I/O  I/O     NC1  V
   72   69          65     62                                      42   38   34             24   20   17   16

W  NC1 NC1   I/O    NC1    I/O  I/O  I/O  I/O        I/O  I/O      I/O  NC1 NC1   I/O  I/O  I/O  NC1 NC1 NC1 NC1        W
             66            60   56   53   50         46   45       41             32   29   25

Y  NC1  I/O  NC1    I/O    I/O  I/O  I/O  I/O        NC1  I/O  NC1      I/O  I/O  I/O  I/O  I/O  NC1  I/O  NC1     I/O  Y
        67          61     57   54   52   49              44            40   36   33   30   26        22           18

   20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1

1. NCs are not to be connected to any active signals, Vcc or GND.

Note: Ball A1 indicator dot on top side of package.

                                                               23
                                    Specifications ispLSI 5256VE

Part Number Description

                      ispLSI 5256VE XXX X XXXX X

        Device Family                                    Grade
                                                            Blank = Commercial
        Device Number                                       I = Industrial

        Speed                                            Package
                                                            T100 = 100-Pin TQFP
          165 = 165 MHz fmax                                T128 = 128-Pin TQFP
          125 = 125 MHz fmax                                F256 = 256-Ball fpBGA
          100 = 100 MHz fmax                                B272 = 272-Ball BGA
          80 = 80 MHz fmax
                                                         Power
                                                            L = Low  0212/5256ve

Ordering Information

                                COMMERCIAL

FAMILY  fmax (MHz)    tpd (ns)    ORDERING NUMBER                      PACKAGE
             165         6.0    ispLSI 5256VE-165LT100               100-Pin TQFP
             165         6.0    ispLSI 5256VE-165LT128               128-Pin TQFP
             165         6.0    ispLSI 5256VE-165LF256               256-Ball fpBGA
             165         6.0    ispLSI 5256VE-165LB272                272-Ball BGA

        125           7.5       ispLSI 5256VE-125LT100               100-Pin TQFP
                                ispLSI 5256VE-125LT128               128-Pin TQFP
ispLSI  125           7.5       ispLSI 5256VE-125LF256               256-Ball fpBGA
                                ispLSI 5256VE-125LB272                272-Ball BGA
        125           7.5

        125           7.5

        100           10        ispLSI 5256VE-100LT100               100-Pin TQFP

        100           10        ispLSI 5256VE-100LT128               128-Pin TQFP
                                ispLSI 5256VE-100LF256               256-Ball fpBGA
        100           10        ispLSI 5256VE-100LB272                272-Ball BGA

        100           10              INDUSTRIAL                                       Table 2-0041A/5256VE

FAMILY  fmax (MHz) tpd (ns)       ORDERING NUMBER                      PACKAGE
                                ispLSI 5256VE-125LT100I              100-Pin TQFP
        125           7.5

        125           7.5       ispLSI 5256VE-125LT128I              128-Pin TQFP

        125           7.5       ispLSI 5256VE-125LF256I              256-Ball fpBGA
                                ispLSI 5256VE-125LB272I               272-Ball BGA
        125           7.5       ispLSI 5256VE-100LT100I              100-Pin TQFP
                                ispLSI 5256VE-100LT128I              128-Pin TQFP
        100           10        ispLSI 5256VE-100LF256I              256-Ball fpBGA
                                ispLSI 5256VE-100LB272I               272-Ball BGA
ispLSI  100           10        ispLSI 5256VE-80LT100I               100-Pin TQFP

        100           10

        100           10

        80            12

        80            12        ispLSI 5256VE-80LT128I               128-Pin TQFP
                                ispLSI 5256VE-80LF256I               256-Ball fpBGA
        80            12        ispLSI 5256VE-80LB272I                272-Ball BGA

        80            12

The ispLSI 5256VE is dual-marked with both Commercial and Industrial grades. The Commercial speed grade is faster  Table 2-0041B/5256VE
(i.e. ispLSI 5256VE-165LF256) than the Industrial speed grade (i.e. ispLSI 5256VE-125LF256I).

                                24
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved