电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

ISL5585AIMZ

器件型号:ISL5585AIMZ
器件类别:热门应用    无线/射频/通信   
厂商名称:Intersil ( Renesas )
厂商官网:http://www.intersil.com/cda/home/
下载文档 在线购买

ISL5585AIMZ在线购买

供应商 器件名称 价格 最低购买 库存  
ISL5585AIMZ ¥89.57 222 点击查看 点击购买

器件描述

TELECOM-SLIC, PQCC28

参数
ISL5585AIMZ功能数量 1
ISL5585AIMZ端子数量 28
ISL5585AIMZ最小工作温度 -40 Cel
ISL5585AIMZ最大工作温度 85 Cel
ISL5585AIMZ加工封装描述 LEAD FREE, PLASTIC, MS-018AB, LCC-28
ISL5585AIMZreach_compliant Yes
ISL5585AIMZ欧盟RoHS规范 Yes
ISL5585AIMZ状态 Active
ISL5585AIMZ通信类型 SLIC
ISL5585AIMZbattery_feed CONSTANT CURRENT/RESISTIVE
ISL5585AIMZbattery_supply__v_ +85
ISL5585AIMZhybrid 2-4 CONVERSION
ISL5585AIMZjesd_30_code S-PQCC-J28
ISL5585AIMZjesd_609_code e3
ISL5585AIMZmoisture_sensitivity_level 3
ISL5585AIMZnoise_max 13 dBrnC
ISL5585AIMZ包装材料 PLASTIC/EPOXY
ISL5585AIMZpackage_code QCCJ
ISL5585AIMZpackage_equivalence_code LDCC28,.5SQ
ISL5585AIMZ包装形状 SQUARE
ISL5585AIMZ包装尺寸 CHIP CARRIER
ISL5585AIMZpeak_reflow_temperature__cel_ 260
ISL5585AIMZpower_supplies__v_ 3.3
ISL5585AIMZqualification_status COMMERCIAL
ISL5585AIMZseated_height_max 4.57 mm
ISL5585AIMZsub_category Analog Transmission Interfaces
ISL5585AIMZ最大供电电压 0.0135 mA
ISL5585AIMZ额定供电电压 3.3 V
ISL5585AIMZ表面贴装 YES
ISL5585AIMZ工艺 BIPOLAR
ISL5585AIMZ温度等级 INDUSTRIAL
ISL5585AIMZ端子涂层 MATTE TIN
ISL5585AIMZ端子形式 J BEND
ISL5585AIMZ端子间距 1.27 mm
ISL5585AIMZ端子位置 QUAD
ISL5585AIMZtime_peak_reflow_temperature_max__s_ 40
ISL5585AIMZlength 11.5 mm
ISL5585AIMZwidth 11.5 mm

文档预览

ISL5585AIMZ器件文档内容

                                                                                  ISL5585

                  

                            Data Sheet                            October 21, 2004  FN6026.6

3.3V Ringing SLIC Family for Voice Over                           Features
Broadband (VOB)
                                                                   3.3V Operation
The 3.3V family of ringing subscriber line interface circuits      Onboard Ringing Generation
(SLIC) supports analog Plain Old Telephone Service (POTS)          Low Standby Power Consumption (75V, 65mW)
in short and medium loop length, wireless and wireline voice       Programmable Transient Current Limit
over broadband applications. Ideally suited for customer          Improved Off Hook Software Interface
premise equipment, this family of products offers flexibility to   Integrated MTU DC Characteristics
designers with high ringing voltage and low power                  Low External Component Count
consumption system requirements.                                  Silent Polarity Reversal
                                                                   Pulse Metering and On Hook Transmission
The ISL5585 family is capable of operating with 100V ringing       Tip Open Ground Start Operation
battery supply, which translates directly to the amount of         Balanced and Unbalanced Ringing
ringing voltage supplied to the subscriber. With the high          Thermal Shutdown with Alarm Indicator
operating voltage, subscriber loop lengths can be extended         28 Lead Surface Mount Packaging
to 500 (i.e., 5,000 feet) and beyond, allowing this family to      QFN Package:
serve emerging Fiber In The Loop (FITL) markets.
                                                                     - Compliant to JEDEC PUB95 MO-220
Other key features across the product family include: 3.3V              QFN - Quad Flat No Leads - Package Outline
VCC operation, low power consumption, ringing using
sinusoidal or trapezoidal waveforms, robust auto-detection           - Near Chip Scale Package footprint, which improves
mechanisms for when subscribers go on or off hook, and                  PCB efficiency and has a thinner profile
minimal external discrete application components.
Integrated test access features are also offered on selected       Pb-Free Available (RoHS Compliant)
products to support loopback testing as well as line
measurement tests.                                                Applications

There are ten product offerings of the ISL5585 providing          Short Loop Access Platforms
various grades of ringing battery voltage and longitudinal         Voice Over Internet Protocol (VoIP)
balance.                                                          Voice Over Cable and DSL Modems
                                                                   Internet Protocol PBX
Block Diagram     VBL VBH                                          FiberTo The Home (FTTH)
                                                                   Remote Subscriber Units
        POL CDC                                                    Ethernet Terminal Adapters

ILIM        DC    BATTERY   RINGING                               Related Literature
       CONTROL     SWITCH     PORT
                                             VRS                   AN1038, User's Guide for Development Board
                                                                   AN9824, Modeling of the AC Loop
  TIP     2-WIRE  TRANSMIT  4-WIRE           AUX                   TB379 Thermal Characterization of Packages for ICs
RING       PORT    SENSING   PORT            VTX                   AN9922, Thermal Characterization and Modeling of the
                                             -IN
   TL  TRANSIENT                             VFB                     RSLIC18 in the Micro Leadframe Package
        CURRENT

           LIMIT

SW+      TEST     DETECTOR  CONTROL          F2
SW-    ACCESS        LOGIC    LOGIC
                                             F1

                                             F0

                  RT SH E0 DET ALM BSEL SWC

                  1                          CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.

                                        1-888-INTERSIL or 321-724-7143 | Intersil (and design) is a registered trademark of Intersil Americas Inc.

                                                                  Copyright Intersil Americas Inc. 2002-2004. All Rights Reserved.

                                                                  All other trademarks mentioned are the property of their respective owners.
                                           ISL5585

Ordering Information

               HIGH BATTERY (VBH)       LONGITUDINAL           FULL     TEMP.
                                            BALANCE            TEST  RANGE (C)
  PART NUMBER  100V     85V    75V                                               PACKAGE      PKG. DWG. #
ISL5585AIM                              58dB 53dB                                           N28.45
                                                                    -40 to 85 28 Ld PLCC
                                          

ISL5585AIMZ                                                       -40 to 85 28 Ld PLCC N28.45

(See Note)                                                                       (Pb-free)

ISL5585BIM                                                        -40 to 85 28 Ld PLCC N28.45

ISL5585BIMZ                                                       -40 to 85 28 Ld PLCC N28.45
(See Note)                                         
                                                                                 (Pb-free)
ISL5585CIM
                                                                    -40 to 85 28 Ld PLCC N28.45

ISL5585CIMZ                                                       -40 to 85 28 Ld PLCC N28.45
(See Note)                  
                                                                                 (Pb-free)
ISL5585DIM
                                                                   -40 to 85 28 Ld PLCC N28.45

ISL5585DIMZ                                                       -40 to 85 28 Ld PLCC N28.45
(See Note)                           
                                                                                 (Pb-free)
ISL5585ECM
                                                                    0 to 75     28 Ld PLCC N28.45

ISL5585ECMZ                                                        0 to 75     28 Ld PLCC  N28.45
(See Note)                                                                       (Pb-free)

ISL5585ECR                                                         0 to 75     32 Pad QFN L32.7x7*

ISL5585ECRZ                                                        0 to 75     32 Pad QFN  L32.7x7*
(See Note)                                                                       (Pb-free)

ISL5585FCM                                                        0 to 85     28 Ld PLCC N28.45

ISL5585FCMZ                                                       0 to 85     28 Ld PLCC N28.45
(See Note)
                                                                                 (Pb-free)
ISL5585FCR
                                                                  0 to 85     32 Pad QFN L32.7x7*

ISL5585FCRZ                                                       0 to 85     32 Pad QFN L32.7x7*
(See Note)
                                                                                 (Pb-free)

ISL5585GCM                                                        0 to 85     28 Ld PLCC N28.45

ISL5585GCMZ                                                       0 to 85     28 Ld PLCC N28.45

(See Note)                                                                       (Pb-free)

ISL5585GCR                                                        0 to 85     32 pad QFN L32.7x7*

ISL5585GCRZ                                                       0 to 85     32 pad QFN L32.7x7*

(See Note)                                                                       (Pb-free)

ISL5585 XXX    Evaluation board platform, including CODEC.

Also available in Tape and Reel
*Reference "Special Considerations for the QFN Package" text.

NOTE: Intersil Pb-free products employ special Pb-free material sets; molding compounds/die attach materials and 100% matte tin plate termination
finish, which are RoHS compliant and compatible with both SnPb and Pb-free soldering operations. Intersil Pb-free products are MSL classified at Pb-
free peak reflow temperatures that meet or exceed the Pb-free requirements of IPC/JEDEC J STD-020C.

                     2
                                                                              ISL5585

Device Operating Modes

   MODE         F2 F1 F0 E0 = 1 E0 = 0 ISL5585A ISL5585B ISL5585C ISL5585D ISL5585E ISL5585F ISL5585G

Low Power Standby 0 0 0 SHD GKD                                                                                                                 

Forward Active   0 0 1 SHD GKD                                                                                                                  

Unbalanced Ringing 0 1 0 RTD RTD                                                                                                                       

Reverse Active   0 1 1 SHD GKD                                                                                                                  

Ringing          1 0 0 RTD RTD                                                                                                                  

Forward Loop Back 1 0 1 SHD GKD                                                                                                                  

Tip Open         1 1 0 SHD GKD                                                                                                                   

Power Denial     1 1 1 n/a n/a                                                                                                                  

Pinouts                                                                                          ISL5585 QFN
                                                                                                   TOP VIEW
                 ISL5585 (PLCC)
                    TOP VIEW                                                                  VBH
                                                                                                     VBL
                                                                                                             BGND
                                                                                                                     TIP
                                                                                                                            NC
                                                                                                                                    RING
                                                                                                                                           SCC
                                                                                                                                                   SH

                VBH                                                                           32 31 30 29 28 27 26 25
                      VBL
                              BGND                                                     SW+ 1                                                           24 ILIM
                                     TIP
                                            RING
                                                    SH
                                                           ILIM

                4 3 2 1 28 27 26

                                                                                       SW- 2                                                           23 RT

   SW+ 5                                                           25 RT

                                                                                       SWC 3                                                           22 CDC

   SW- 6                                                           24 CDC

   SWC 7                                                           23 VCC              F2 4                                                            21 VCC
      F2 8                                                         22 -IN
                                                                                       F1 5                                                            20 -IN

         F1 9                                                      21 VFB              F0 6                                                            19 VFB

         F0 10                                                     20 VTX              E0 7                                                            18 VTX

         E0 11                                                     19 AUX              NC 8                                                            17 AUX

                12 13 14 15 16 17 18                                                          9 10 11 12 13 14 15 16

                DET                                                                           DET
                       ALM                                                                           ALM
                                AGND                                                                         AGND
                                       BSEL                                                                         BSEL

                                               TL                                                                           TL
                                                      POL                                                                           POL
                                                              VRS                                                                          VRS

                                                                                                                                                   NC

Pin Description

PLCC QFN SYMBOL                                                                  DESCRIPTION

1         29    TIP TIP power amplifier output.

2         30 BGND Battery Ground - To be connected to zero potential. All loop current and longitudinal current flow from this ground.

                 Internally separate from AGND. This ground must be connected to the same potential as AGND.

3         31    VBL Low battery supply connection.

4         32    VBH High battery supply connection for the most negative battery.

5         1     SW+ Uncommitted switch positive terminal.

6         2     SW- Uncommitted switch negative terminal.

7         3     SWC Switch control input. This TTL compatible input controls the uncommitted switch, with a logic "0" enabling the switch

                 and logic "1" disabling the switch.

8         4     F2 Mode Control Input - MSB. F2-F0 for the TTL compatible parallel control interface for controlling the various modes of
                          operation of the device.

9         5     F1 Mode control input.

                 3
                                                   ISL5585

Pin Description (Continued)

PLCC QFN SYMBOL                                         DESCRIPTION

10   6   F0 Mode control input.

11   7   E0 Detector Output Selection Input. This TTL input controls the multiplexing of the SHD (E0 = 1) and GKD (E0 = 0)
                   comparator outputs to the DET output based upon the state at the F2-F0 pins (see the Device Operating Modes table
                   shown on page 2).

12   9   DET     Detector Output - This TTL output provides on-hook/off-hook status of the loop based upon the selected operating
                 mode. The detected output will either be switch hook, ground key or ring trip (see the Device Operating Modes table
                 shown on page 2). DET will be latched low following a ring trip. Unlatching the DET pin is accomplished by changing
                 logic state.

13 10    ALM Thermal Shutdown Alarm. This pin signals the internal die temperature has exceeded safe operating temperature
                     (approximately 175C) and the device has been powered down automatically.

14 11 AGND Analog ground reference. This pin should be externally connected to BGND.

15   12  BSEL Selects between high and low battery, with a logic "1" selecting the high battery and logic "0" the low battery.

16 13    TL Programming pin for the transient current limit feature, set by an external resistor to ground.

17 14    POL External capacitor on this pin sets the polarity reversal time.

18 15    VRS Ringing Signal Input - Analog input for driving 2-wire interface while in Ring Mode.

19 17    AUX Auxiliary input - Float if not used.

20 18    VTX Transmit Output Voltage - Output of impedance matching amplifier, AC couples through a resistor to CODEC.

21 19    VFB Feedback voltage for impedance matching. This voltage is scaled to accomplish impedance matching. The CFB
                    capacitor connects between this pin and the -IN pin. The CFB cap needs to be non-polarized for proper device
                    operation in the Reverse Active mode. Ceramic surface mount capacitors (1206 body style) are available from
                    Panasonic with a 6.3V voltage rating. These can be used for CFB since it is internally limited to approximately 3V.

22 20     -IN    Analog Receive Voltage - 4-wire analog audio input voltage. connects to CODEC via receive gain setting resistor RIN
23 21    VCC     (see Figure 18). Resistor RIN needs to be as close to the -IN pin as possible to minimize parasitic capacitance.

                 Positive voltage power supply,+3.3V

24 22    CDC DC Biasing Filter Capacitor - Connects between this pin and VCC.The CDC capacitor may be either polarized or non
                     polarized with a 6.3V voltage rating.

25 23    RT Ring trip filter network.

26 24    ILIM Loop Current Limit programming resistor.

27 25    SH Switch hook detection threshold programming resistor.

---  26  SCC Substrate Common Connection - Connect this pin to VBH Supply. This pin is used to connect the substrate of the die

                 and the thermal heatsink plane of the QFN package.

28 27 RING RING power amplifier output.

                 4
                                                ISL5585

Absolute Maximum Ratings TA = 25C                                                             Thermal Information

Maximum Supply Voltages                                                                        Thermal Resistance (Typical)                             JA (C/W) JC (C/W)
   VCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.5V to +7V
   VCC - VBH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110V  PLCC (Note 1) . . . . . . . . . . . . . . . . . . .      55       N/A
   Uncommitted Switch Voltage . . . . . . . . . . . . . . . . . . . . . . . -110V
                                                                                               QFN (Note 2) . . . . . . . . . . . . . . . . . . . .     28       1
Maximum Tip/Ring Negative Voltage Pulse (Note 8). . . . . . . VBH -15V
Maximum Tip/Ring Positive Voltage Pulse (Note 8) . . . . . . . . . . . .+8V                    Maximum Junction Temperature Plastic . . . . . . . . . . . . . . . . 150C
ESD (Human Body Model). . . . . . . . . . . . . . . . . . . . . . . . . . . 1000V
                                                                                               Maximum Storage Temperature Range . . . . . . . . . . -65C to 150C
Operating Conditions
                                                                                               Maximum Lead Temperature (Soldering 10s) . . . . . . . . . . . . 300C
Temperature Range
Commercial (C suffix) . . . . . . . . . . . . . . . . . . . . . . . . . . 0C to 85C          (PLCC - Lead Tips Only)
Industrial (I suffix) . . . . . . . . . . . . . . . . . . . . . . . . . . . .-40C to 85C
Positive Power Supply (VCC) . . . . . . . . . . . . . . . . . . . . +3.3V 10%                 For Recommended soldering conditions see Tech Brief TB389.
Low Battery Power Supply (VBL) . . . . . . . . . . . . . -16V to -52V, 5%
High Battery Power Supply (VBH)                                                                Die Characteristics
ISL5585AIM, CIM, GCM, GCR . . . . . . . . . . . . . . .VBL to 100V, 5%
ISL5585BIM, DIM. . . . . . . . . . . . . . . . . . . . . . . . VBL to -85V, 10%               Substrate Potential. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . VBH
ISL5585ECM, ECR, FCM, FCR. . . . . . . . . . . . . VBL to -75V, 10%                           Process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Bipolar-DI
Uncommitted Switch (loop back or relay driver). . . . . . +5V to -100V

CAUTION: Stresses above those listed in "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress only rating and operation of the
device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

NOTES:

1. JA is measured with the component mounted on a low effective thermal conductivity test board in free air. See Tech Brief TB379 for details.
2. JA is measured in free air with the component mounted on a high effective thermal conductivity test board with "direct attach" features. JC, the

     "case temp" is measured at the center of the exposed metal pad on the package underside. See Tech Brief TB379.

Electrical Specifications            Unless Otherwise Specified, TA = -40C to 85C for industrial (I) grade and TA = 0C to 85C for commercial (C)
                                     grade, VBL = -24V, VBH = -100V, -85V or -75V, VCC = +3.3V, AGND = BGND = 0V, loop current limit = 25mA. All
                                     AC transmission parameters are specified at 600W 2-wire terminating impedance over the frequency band of

                                     300Hz to 3.4kHz. Protection resistors = 0W.

PARAMETER                                       TEST CONDITIONS                                                         MIN       TYP                   MAX UNITS

RINGING PARAMETERS

VRS Input Impedance (Note 3)                                                                                            450                          -      -    k

Differential Ringing Gain (Note 4)      Balanced Ringing, VRS to 2-Wire, RLOAD=                                              78   80                        82   V/V
Centering Voltage Accuracy              Unbalanced Ringing, VRS to 2-Wire, RLOAD=
Open Circuit Ringing Voltage                                                                                                 38   40                        42   V/V
Ringing Voltage Total Distortion        Tip, Referenced to VBH/2 + 0.5 (Note 9)
4-Wire to 2-Wire Ringing Off Isolation  Ring, Referenced to VBH/2 + 0.5                                                      -    2.5                     -    V
                                        Balanced Ringing, VRS Input=0.840VRMS
                                        Unbalanced Ringing, VRS Input=0.840VRMS                                              -    2.5                     -    V
                                        RL=1.3 k, VT-R=|VBH| -5
                                        Active Mode, Referenced to VRS Input                                                 -    67                        -    VRMS

                                                                                                                             -    33.5                      -    VRMS

                                                                                                                             -                       -      4.0  %

                                                                                                                             -    90                        -    dB

2-Wire to 4-Wire Transmit Isolation     Ringing Mode Referenced to the Differential Ringing                                  -    80                        -    dB
                                        Amplitude

AC TRANSMISSION PARAMETERS

Auxiliary Input Impedance (Note 3)                                                                                      160                          -      -    k

Transmit Output Impedance (Note 3)                                                                                           -                       -      1   

4-Wire Port Overload Level              THD=1%                                                                               -    1.0                       -    VPK
2-Wire Port Overload Level              THD=1%
                                                                                                                             3.1  3.5                       -    VPK

                              5
                                                       ISL5585

Electrical Specifications            Unless Otherwise Specified, TA = -40C to 85C for industrial (I) grade and TA = 0C to 85C for commercial (C)
                                     grade, VBL = -24V, VBH = -100V, -85V or -75V, VCC = +3.3V, AGND = BGND = 0V, loop current limit = 25mA. All
                                     AC transmission parameters are specified at 600W 2-wire terminating impedance over the frequency band of

                                     300Hz to 3.4kHz. Protection resistors = 0W. (Continued)

PARAMETER                                              TEST CONDITIONS                    MIN   TYP     MAX UNITS

2-Wire Return Loss                        300Hz                                           -     24      -     dB

                                          1kHz                                            -     40      -     dB

                                          3.4kHz                                          -     21      -1    dB

2-Wire Longitudinal Balance (Notes 5, 6)  Forward Active, Grade A and B                   58    62      -     dB
300Hz to 1kHz                             Forward Active, Grade C, D and E
                                                                                          53    59      -     dB

2-Wire Longitudinal Balance (Notes 5, 6)  Forward Active, Grade A and B                   54    58      -     dB
1kHz to 3.4kHz                            Forward Active, Grade C, D and E
                                                                                          53    58      -     dB

4-Wire Longitudinal Balance (Notes 5, 6)  Forward Active, Grade A and B                   58    67      -     dB
300Hz to 1kHz                             Forward Active, Grade C, D and E
                                                                                          53    64      -     dB

4-Wire Longitudinal Balance (Notes 5, 6)  Forward Active, Grade A and B                   54    66      -     dB
1kHz to 3.4kHz                            Forward Active, Grade C, D and E
                                                                                          53    63      -     dB

2-Wire to 4-Wire Level Linearity          +3 to -40dBm, 1kHz                              -     0.025  -     dB
4-Wire to 2-Wire Level Linearity          -40 to -50dBm, 1kHz
Referenced to -10dBm                      -50 to -55dBm, 1kHz                             -     0.050  -     dB

                                                                                          -     0.100  -     dB

Longitudinal Current Capability Per Wire  OHT, Active                                     20    -       -     mARMS
(Note 3)

4-Wire to 2-Wire Insertion Loss                                                           -0.20 0.00 +0.20    dB

2-Wire to 4-Wire Insertion Loss                                                           -6.22 -6.02 -5.82   dB

4-Wire to 4-Wire Insertion Loss                                                           -6.22 -6.02 -5.82   dB

Forward Active Idle Channel Noise (Note 6) 2-Wire C-Message, T=25C                       -     10      13    dBrnC

                                          4-Wire C-Message, T=25C                        -     4       7     dBrnC

Reverse Active Idle Channel Noise (Note 6) 2-Wire C-Message, T=25C                       -     10      13    dBrnC

                                          4-Wire C-Message, T=25C                        -     4       7     dBrnC

DC PARAMETERS

Off Hook Loop Current Limit               Programming Accuracy(1% programming resistor)   -8.5  -       +8.5  %

                                          Programming Range                               15    -       45    mA

Off Hook Transient Current Limit          Programming Accuracy (1% programming resistor)  -20   -       +20   %

                                          Programming Range                               40    -       100   mA

Loop Current During Low Power Standby Forward Polarity Only                               18    -       26    mA

Open Circuit Voltage (|Tip - Ring|)       VBL=-16V                                        -     8.0     -     VDC
                                          VBL=-24V
Low Power Standby, Open Circuit Voltage   VBH > -60V                                      14    15.5    17    VDC
(Tip - Ring)                              VBL=-48V
Absolute Open Circuit Voltage             VBH > -60V                                      43    49      -     VDC
TEST ACCESS FUNCTIONS                     VRG in LPS and FA; VTG in RA; VBH > -60V
                                                                                          -     44.5    -     VDC

                                                                                          43    51.5    -     VDC

                                                                                          -     -53     -56   VDC

Switch On Voltage                         IOL=45mA                                        -     0.20    0.60  V
Loopback Max Battery (VBL or VBH)
                                                                                          -     -       52    V

                                  6
                                               ISL5585

Electrical Specifications           Unless Otherwise Specified, TA = -40C to 85C for industrial (I) grade and TA = 0C to 85C for commercial (C)
                                    grade, VBL = -24V, VBH = -100V, -85V or -75V, VCC = +3.3V, AGND = BGND = 0V, loop current limit = 25mA. All
                                    AC transmission parameters are specified at 600W 2-wire terminating impedance over the frequency band of

                                    300Hz to 3.4kHz. Protection resistors = 0W. (Continued)

PARAMETER                                      TEST CONDITIONS    MIN   TYP   MAX UNITS

LOOP DETECTORS AND SUPERVISORY FUNCTIONS

Switch Hook Programming Range                                     5     -     15    mA

Switch Hook Programming Accuracy    (1% programming resistor)     -10   -     +10   %

Dial Pulse Distortion                                             -     1.0   -     %

Ring Trip Comparator Threshold                                    1.12  1.25  1.37  V

Ring Trip Programming Current Accuracy (1% programming resistor)  -10   -     +10   %

Ground Key Threshold                                              -     12    -     mA

E0 Transition, DET Output Delay                                   -     20    -     s

Thermal Alarm Output                IC Junction Temperature       -     175   -     C

LOGIC INPUTS (F0, F1, F2, E0, SWC, BSEL)

Input Low Voltage                                                 -     -     0.8   V

Input High Voltage                                                2.0   -     -     V

Input Low Current                   VIL=0.4V                      -20   -10   -     A
Input High Current                  VIH=2.4V
LOGIC OUTPUTS (DET, ALM)                                          -     -     1     A

Output Low Voltage                  IOL=1mA                       -     .15   0.4   V
Output High Voltage                 IOH=100A
SUPPLY CURRENTS                                                   2.4   2.8   -     V

Low Power Standby, BSEL=1           ICC                           -     3.9   6.0   mA

                                    IBH                           -     0.66  0.90  mA

Forward or Reverse Active, BSEL=0   ICC                           -     4.9   6.5   mA

                                    IBL                           -     1.2   2.5   mA

Forward Active, BSEL=1              ICC                           -     7.0   9.5   mA

                                    IBL                           -     0.9   2.0   mA

                                    IBH                           -     2.2   3.0   mA

Ringing, BSEL=1 (Balanced Ringing, 100) ICC                       -     6.4   9.0   mA

                                    IBL                           -     1.0   1.3   mA

                                    IBH                           -     2.0   3.0   mA

Ringing, BSEL=1 (Unbalanced Ringing, 010) ICC                     -     9.3   9.0   mA

                                    IBL                           -     1.0   1.3   mA

                                    IBH                           -     2.4   3.0   mA

Forward Loopback, BSEL=0            ICC                           -     10.3  13.5  mA

                                    IBL                           -     23.5  32    mA

Tip Open, BSEL=1                    ICC                           -     3.8   5.5   mA

                                    IBL                           -     0.4   1.0   mA

                                    IBH                           -     0.6   1.0   mA

                                 7
                                                       ISL5585

Electrical Specifications     Unless Otherwise Specified, TA = -40C to 85C for industrial (I) grade and TA = 0C to 85C for commercial (C)
                              grade, VBL = -24V, VBH = -100V, -85V or -75V, VCC = +3.3V, AGND = BGND = 0V, loop current limit = 25mA. All
                              AC transmission parameters are specified at 600W 2-wire terminating impedance over the frequency band of

                              300Hz to 3.4kHz. Protection resistors = 0W. (Continued)

               PARAMETER                        TEST CONDITIONS  MIN  TYP  MAX UNITS

Power Denial, BSEL=0 or 1            ICC                         -    4.0  6.0  mA

                                     IBL                         -    0.4  1.0

                                     IBH                         -    0.4  0.6  mA

ON HOOK POWER DISSIPATION (Note 7)

Forward or Reverse                   VBL=-24V                    -    55   -    mW

Low Power Standby                    VBH=-100V                   -    85   -    mW

                                     VBH=-85V                    -    75   -    mW

                                     VBH=-75V                    -    65   -    mW

Ringing                              VBH=-100V                   -    250  -    mW

                                     VBH=-85V                    -    230  -    mW

                                     VBH=-75V                    -    225  -    mW

OFF HOOK POWER DISSIPATION (Note 7)

Forward or Reverse                   VB =-24V                    -    305  -    mW
POWER SUPPLY REJECTION RATIO

VCC to 2-Wire                        f=300Hz                     -    40   -    dB
                                     f=1kHz
                                                                 -    35   -    dB

                                     f=3.4kHz                    -    28   -    dB

VCC to 4-Wire                        f=300Hz                     -    45   -    dB
                                     f=1kHz
                                                                 -    43   -    dB

                                     f=3.4kHz                    -    33   -    dB

VBL to 2-Wire                        300Hz  f  3.4kHz            -    30   -    dB
VBL to 4-Wire                        300Hz  f  3.4kHz
VBH to 2-Wire                        300Hz  f  3.4kHz            -    35   -    dB
VBH to 4-Wire                        300Hz  f  1kHz
                                     1kHz < f  3.4kHz            -    33   -    dB

                                                                 -    40   -    dB

                                                                 -    45   -    dB

NOTES:

3. These parameters are controlled via design or process parameters and are not directly tested. These parameters are characterized upon initial
     design release and upon design changes which would affect these characteristics.

4. Differential Ringing Gain is measured with VRS = 0.795VRMS for -100V devices, VRS = 0.663 VRMS for -85V devices and VRS = 0.575VRMS
     for -75V devices.

5. Longitudinal Balance is tested per IEEE455-1985, with 368 per Tip and Ring terminal.
6. These parameters are tested 100% at room temperature. These parameters are guaranteed not tested across temperature via statistical

     characterization and design.
7. The power dissipation is based on actual device measurements and will be less than worst case calculations based on data sheet supply current

     limits.
8. Characterized with 2 x 10s, and 10 x 1000s first level lightning surge waveforms (GR-1089-CORE)

9. For Unbalanced Ringing the Tip terminal is offset to 0V and the Ring terminal is centered at Vbh/2 + 0.5V.

                           8
                                                            ISL5585

Design Equations                                                  For example a source current limit setting of 95mA is
                                                                  programmed with a 18.7k (RTL) resistor connected from the
Switch Hook Detect                                                TL pin of the device to ground. This setting determines the
                                                                  maximum amount of current which flows from Tip to Ring
The switch hook detect threshold is set by a single external      during an off hook event until the DC loop current limit
resistor, RSH. Equation 1 is used to calculate the value of RSH.  responds. In addition this setting also determines the amount
                                                                  of current which will flow from Tip or Ring when external
RSH = 600 / ISH                       (EQ. 1)                     battery faults occur.

The term ISH is the desired DC loop current threshold. The        Transient Sink Current Programming
loop current threshold programming range is from 5mA to           The sink current limit is internally offset 20% higher than the
15mA (40k < RSH<120k).                                            externally programmed source current limit setting.

Ground Key Detect                                                 ISNK = 1.20 ISRC                             (EQ. 5)

The ground key detector senses a DC current imbalance             If the source current limit is set to 95mA, the sink current limit
between the Tip and Ring terminals when the ring terminal is      will be 114mA. This setting will determine the maximum current
connected to ground. The ground key detect threshold is not       that flows into Tip or Ring when external ground faults occur.
externally programmable and is internally fixed to 12mA
regardless of the switch hook threshold.                          Understanding Transient Current Limit

Ring Trip Detect                                                  Each tip and ring amplifier is designed to limit source current
                                                                  and sink current. Figure 1 shows the functionality of the
The ring trip detect threshold is set by a single external        circuit for the case of limiting the source current. A similar
resistor, RRT. IRT should be set between the peak ringing         diagram applies to the sink current limit with current polarity
current and the peak off hook current while still ringing.        changed accordingly.

RRT = 1800 / IRT                      (EQ. 2)                     During normal operation, the error current (IERR) is zero and
                                                                  the output voltage is determined by the signal current (ISIG)
In addition, the ring trip current must be set below the          multiplied by the 200K feedback resistor. With the current
transient current limit, including tolerances. The capacitor      polarity as shown for ISIG, the output voltage moves
CRT, in parallel with RRT, will set the ring trip response time.  positivewith respect to half battery. Assuming the amplifier
                                                                  output is driving a load at a more negative potential, the
Loop Current Limit                                                amplifier output will source current.

The loop current limit of the device is programmed by the

external resistor RIL. The value of RIL can be calculated
using Equation 3.

RIL  =  1----7---6----0-              (EQ. 3)                                           IO/K
        ILIM                                                                      200K
                                                                                              IERR               IREF = 1.21/TL

The term ILIM is the desired loop current limit. The loop            TIP or RING              -
current limit programming range is from 15mA to 45mA                                          +
(39k < RIL<117k).                                                    IO           20
                                                                                                           ISIG
Transient Current Limit                                                                           VB/2

The drive current capability of the output tip and ring                  FIGURE 1. CURRENT LIMIT FUNCTIONAL DIAGRAM
amplifiers is programmed by an external resistor RTL. This
output current limit is separate from the DC loop current         During excessive output source current flow, the scaled
limit function. The current limit circuit works in both the       output current (IO/K) exceeds the reference current (IREF)
source and sink direction, with an internally fixed offset to     forcing an error current (IERR). With the polarity as shown
prevent the current limit functions from turning on               the error current subtracts from the signal current, which
simultaneously. The current limit function is provided by         reduces the amplifier output voltage. By reducing the output
sensing line current and reducing the voltage drive to the        voltage the source current to the load is decreased and the
load when the externally set threshold is exceeded, hence         output current is limited.
forcing a constant source or sink current.
                                                                  Setting the Proper Transient Current Limit
Transient Source Current Programming                              Since this feature programs the maximum output current of
                                                                  the device, the setting must be high enough to allow for
The source current is externally programmed as shown in
Equation 4.

RTL  =  -1---6---5----0--             (EQ. 4)
        ISRC

                           9
                                                                   ISL5585

detection of ring trip or programmed off hook loop current,                                ISC                 SHORT LOOP IA                                                   LONG LOOP
whichever is greater.                                                                         ILIM                 m=11.11k
                                                                                                                                                                                     IB
To allow for proper ring trip operation, the transient current                 ILOOP (mA)                                                                                            m=Vtr(oc)/Rloop
limit setting should be set at least 25% higher than the peak
ring trip current setting. Setting the transient current 25%                                                                                                                   CONSTANT VOLTAGE
higher should account for programming tolerances of both
the ring trip threshold and the transient current limit.                                                       CONSTANT CURRENT                                                          OR
                                                                                                                                                                               RESISTIVE FEED

If loop current is larger than ring trip current (low REN                                     2RP RLOOP ()                                                                RKNEE
applications) then the transient current limit should be set at
least 35% higher than the loop current setting. The slightly                FIGURE 3. ILOOP vs. RLOOP LOAD CHARACTERISTIC
higher offset accounts for the slope of the loop current limit
function.                                                          The slope of the feed characteristic and the battery voltage

                                                                   define the maximum loop current on the shortest possible

Attention to detail should be exercised when programming           loop as the short circuit current ISC.
the transient current limit setting. If ring trip detect does not
occur while ringing, then re-examine the transient current         ISC         =   ILIM       +     -V----T---R-----(--O----C----)--------2----R----P----I--L----I-M---                       (EQ. 7)
limit and ring trip threshold settings.                                                                     1 1.11 k

DC Loop Feed                                                       The term ILIM is the programmed current limit, 1760/RIL. The
                                                                   line segment IA represents the constant current region of the
The feedback mechanism for monitoring the DC portion of            loop current limit function.
the loop current is the loop detector. A low pass filter is used
in the feedback to block voice band signals from interfering       IA=         IL  IM      +  -V----T---R-----(--O----C----)--------R-----L---O----O-----P----I--L---I--M---                  (EQ. 8)
with the loop current limit function. The pole of the low pass                                           11.11 k
filter is set by the external capacitor CDC. The value of the
external capacitor should be 4.7F, 6.3V rated polarized or        Process variations in the ISL5585 effect the ILIM and
non-polarized capacitor.                                           11.11k slope in Equation 8. All units are tested with: a
                                                                   300 load across tip and ring, VBAT=-24V and ILIM set to
Most applications will operate the device from low battery         25mA. Equation 8 can be used to predict the ideal current at
while off hook. The DC feed characteristic of the device will
drive Tip and Ring towards half battery to regulate the DC         this setting (25.76mA). All units are tested to be within
loop current. For light loads or Long Loops, Tip will be near
-4V and Ring will be near VVBL + 5V. Figure 2 shows the DC         8.5% of this ideal value (23.57mA to 27.95mA).
feed characteristic in terms of tip to ring voltage and loop
current.                                                           The maximum loop impedance for a programmed loop

                                                                   current is defined as RKNEE.

                                                                   RKNEE                   =  V-----T---R-----(--O----C----)                                                                   (EQ. 9)
                                                                                                 ILIM

                LONG LOOP         SHORT LOOP
                                  m = (VTR/IL) = 11.1k
VTR(OC)                                                            When RKNEE is exceeded, the device will transition from
                                                                   constant current feed to constant voltage or resistive feed.
VTR, DC (V)
                                                                   The line segment IB represents the resistive feed portion of
                                                                   the load characteristic

                ILOOP (mA)  ILIM                                   IB       =  V-----T---R-----(--O----C----)                                                                                  (EQ. 10)
                                                                                RLOOP

             FIGURE 2. DC FEED CHARACTERISTIC                      Impedance Matching

The point on the y-axis labeled VTR(OC) is the open circuit        The impedance of the device is programmed with the
Tip to Ring voltage and is defined by the feed battery voltage     external component RS. RS is the gain setting resistor for
                                                                   the Transmit Amplifier that provides impedance matching. If
in Equation 6.                                                     complex impedance matching is required, then a complex
                                                                   network can be substituted for RS.
                                               (EQ. 6)
                                                                   The feedback mechanism for monitoring the AC portion of
VTR(OC) = VBL 9                                                   the loop current consists of two amplifiers, the Sense
                                                                   Amplifier (SA) and the Transmit Amplifier (TA). The AC
Figure 3 illustrates the actual loop current for a given set of    feedback signal is used for impedance synthesis. A detailed
loop conditions. The loop conditions are determined by the         model of the AC feed back loop is shown in Figure 4.
low battery voltage and the DC loop impedance. The DC
loop impedance is the sum of the protection resistance,
copper resistance (ohms/foot) and the telephone off hook
DC resistance.

                            10
                                                                                                 ISL5585

The gain of the Transmit Amplifier, set by RS , determines                                                 The voltage at VTX is equal to:
the programmed impedance of the device. The capacitor
                                                                                                           VTX  =     VI  N           R--R---I-S-N--    VS  A     -R8----kS--  =       VIN    R--R---I-S-N--  (  IM   30)    -R8----kS--
CFB blocks the DC component of the loop current. The                                                                                                                                                                           
ground symbols in the model represent AC grounds, not                                                                                                                                          

actual DC potentials.                                                                                                                                                                                                            (EQ. 17)

The Sense Amplifier is configured as a 4 input differential                                                VTR is defined in Figure 4, note polarity assigned to VTR:

amplifier with a gain of 3/4. The voltage at the output of the                                                                                                        R--R---I-S-N--                   -R8----kS--               (EQ. 18)
                                                                                                                                                             V I N                                                   
sense amplifier (VSA) is calculated using superposition.                                                   VTR     =  2(VTX)                          =  2                            +  (  IM 30 )                  
VSA1 is the voltage resulting from V1, VSA2 is the voltage
resulting from V2 and so on (reference Figure 4).                                                          Setting VIN equal to zero in EQ 18, defining ZO = -VTR/IM
                                                                                                           and substituting it into EQ18 will enable the user to
VSA1    =    3--  (  V1    )                                                           (EQ. 11)           determine the required feedback to match the line
              4                                                                                            impedance at V2W as shown in Equation 19.

VSA2    =  3--  (V2)                                                                    (EQ. 12)
           4

VSA3    =    3--  (  V3    )                                                           (EQ. 13)           ZO   =  --------1---------  RS                                                                                        (EQ. 19)
              4                                                                                                    133.33

VSA4    =  3--  (V4)                                                                    (EQ. 14)           2-Wire Impedance Matching
           4

                                                        3--                3--                             ZO is the source impedance of the device and is defined as.
                                                        4                  4
VSA  =  [(  V2          V1    )  +   (V4    V3  )  ]       =  [V  +  V]               (EQ. 15)           ZO = ZL 2RP                                                                                                         (EQ. 20)

Where V is equal to IMRSENSE (RSENSE = 20)                                                                 ZL is the line impedance and RP is the external protection
                                                                                                           resistor. RS is defined as:
                                  3--                                                   (EQ. 16)
VSA  =  2  (  IM           20)   4     =  I M 30

                                                                                                           RS = 133.33(ZL 2RP)                                                                                                 (EQ. 21)

                                                                                    IX           INTERSIL
                                                                                                  ISL5585
                                                                                -       +

                                               + IM -                               R             IX RECEIVE BLOCK IX
                                                              V2
                                          TIP                           RSENSE V1                                                                     R     AUX
                                                 RP
                                      - ZL                                                 -               1:1                                              VTX
                                     IM                    Z0                              +                                                                    +
                                                       -                20
                                                                                                                                                            VTX
                                                                        + IM -      FEED                                                                        -
                                                                                    AMPLIFIER
                                                                                                                                                                 RS
                      +                                                                                                                R                        -IN
                                                                                                                                                   -              CFB
                      V2W            +                                                                                                          +VTR            VFB
                       -
                                      +
                                                             +

                                      -EG

                                                                                    FEED

                                               - IM +                   RSENSE AMPLIFIER

                                                                    V3          V4         +

                                        RING RP                           20               -
                                                                       - IM +
                                                                                       IX     -   FEEDBACK            TA
                                                                                    +

                                                                                        R         AMPLIFIER

                                                                                           4R     3R                                                                                        RIN                      VIN

                                                                                           4R                                                                                                        FROM CODEC

                                                                                                  -                8k

                                                                                           4R     +

                                                                                           4R     3R       VSA = IM30
                                                                                                                 SENSE

                                                                                                                AMPLIFIER

                                                                        FIGURE 4. AC SIGNAL TRANSMISSION MODEL

                                                        11
                                                                                                                               ISL5585

Complex Impedance Synthesis                                                                                                              Loop Equation at Tip/Ring interface

Substituting the impedance programming resistor, RS, with a                                                                                                                                                            (EQ. 31)
complex programming network provides complex impedance
synthesis.                                                                                                                               V2W -IM2RP + VTR = 0

                                                                                                                                         Substitute Equation 30 into Equation 31 and combine terms

                                                                                                                                         V2W      Z----L-----+-----Z----O-----+-----2---R-----P--  =  2VI          N  --R----S---                                                          (EQ. 32)
                                                                                                                                                          ZL                                                          RIN
                                 2-WIRE                                                               PROGRAMMING
                               NETWORK                                                                    NETWORK                        where:
                                                                                                            CParallel                    VIN = The input voltage at the -IN pinthrough resistor RIN.
                                    C2                                                                                                   AUX = Auxiliary input of SLIC. Not used for AC gains.
                                                                                                RSeries
                        R1

                                     R2

                                                                     RParallel                                                           VSA = An internal node voltage that is a function of the loop
                                                                                                                                         current and the output of the Sense Amplifier.
       FIGURE 5. COMPLEX PROGRAMMING NETWORK
                                                                                                                                         IX = Internal current in the SLIC that is the difference between
The reference designators in the programming network                                                                                     the input receive current and the feedback current.

match the evaluation board. The component RS has a                                                                                       IM = The AC metallic current.
different design equation than the RS used for resistive                                                                                 RP = A protection resistor (typical 49.9).
impedance synthesis. The design equations for each                                                                                       RS = An external resistor/network for matching the line
                                                                                                                                         impedance.
component are provided below.
                                                                                                                                         VTR = The tip to ring voltage at the output pins of the SLIC.
RSeries = 133.3 (R1 2(RP))                                                                                                 (EQ. 22)  V2W = The tip to ring voltage including the voltage across the
                                                                                                                                         protection resistors.
RParallel = 133.3 R2                                                                                                         (EQ. 23)
CParallel = C2 / 1 33.3                                                                                                       (EQ. 24)  ZL = The line impedance.
                                                                                                                                         ZO = The source impedance of the device.
Node Equation at ISL5585 AUX input, Figure 4
                                                                                                                                         4-Wire to 2-Wire Gain
IX  =  A-----U-----X--  +     -V----T---X--                                                                                    (EQ. 25)
         R                     R                                                                                                         4-wire to 2-wire gain across the ISL5585 is equal to the V2W
                                                                                                                                         divided by the input voltage VIN, reference Figure 4. The
                                                                                                                                         receive gain is calculated using Equation 32.

Substituting EQ 17 for VTX with AUX =0 and IM= -V2W/ZL                                                                                   Equation 33 expresses the receive gain (VIN to V2W) in
gives us EQ 26. Note: AUX input is not used.                                                                                             terms of network impedances. From Equation 21, the value

Substitute EQ 17 into EQ 21                                                                                                              of RS was set to match the line impedance (ZL) to the
                                                                                                                                         ISL5585 plus the protection resistors (Z0 + 2RP). This
IX  =  -V----T---X--    =     -V--R--I--N--    R--R---I-S-N--     V-----2-Z--w--L--3----0-     R--R---8--S--k--               (EQ. 26)  results in a 4-wire to 2-wire gain equal to RS/RIN, as shown
        R                                                                                                                               in EQ. 33.
                                             
                                                                 

                                                                                                                                         G4-2  =  V-----2---W---  =          R--R---I-S-N--        -----------------Z----L------------------  =  2  -------Z----L--------  =  --R----S---
                                                                                                                                                  VIN                2                             ZL + ZO + 2RP                                    ZL + ZL                   RIN
Loop Equation at ISL5585 feed amplifiers and load.
                                                                                                                                                                     
                                                                              (EQ. 27)
IXR - VTR + IXR = 0                                                                                                                                                                                                                                                                        (EQ. 33)

                                                                                                                                         2-Wire to 4-Wire Gain

Substitute EQ 26 into EQ 27                                                                                                              The 2-wire to 4-wire gain is equal to VTX/EG with VIN = 0,
                                                                                                                                         reference Figure 4.
                                   R--R---I-S-N--       2----V----Z-2---wL----3---0--     R-8----kS--
VTR    =    2          V  I  N                    +                                                                           (EQ. 28)  Loop Equation
                                                                                                                                         EG + ZLIM + 2RPIM VTR = 0
                                                                                                                                                                                                                                                                                           (EQ. 34)

Substitute Equation 19 for RS/8k in Equation 28.                                                                                         From Equation 30 with VIN = 0

VTR    =    2          VIN      R--R---I-S-N--    +    2----V----Z-2---wL----3---0--    -1---3---3----8.-3--k--3---Z----O---  (EQ. 29)  VTR   =  Z----O-----V----2----W---                                                                                                                (EQ. 35)
                                                                                                                                                     ZL
                                                      

                                                                                                                                         Substituting Equation 35 into Equation 34 and simplify.

Simplifying                                                                                                                                                       Z----L-----+-----2----R----P-----+-----Z----O--
                                                                                                                                                                          ZL
                                   R--R---I-S-N--       V---Z--2--L-w--                                                                  EG  =  V2W                                                                                                                                       (EQ. 36)

VTR    =    2VI              N                    +                     (  ZO         )                                       (EQ. 30)
                                                      
                                                      

                                                                            12
                                                                                                                                             ISL5585

Substituting Equation 19 into Equation 17 (VIN =0) and                                                                                                 Understanding Phase Across the ISL5585
defining IM = -V2W/ZL results in Equation 37 for VTX.
                                                                                                                                                       4-Wire to 2-Wire Phase
VTX   =  V-----2---W---  -Z---L---------2----R-----P--                                                                                      (EQ. 37)
           2                 ZL                                                                                                                        The phase of a signal through the ISL5585 is dependent
                                                                                                                                                       upon whether the source is driving the signal 4-wire to 2-wire
Combining Equations 36 and 37 results in Equation 38.                                                                                                  or 2-wire to 4-wire.

G2-4  =  V-----T---X--   =  ------------Z----L---------2----R----P--------------  =    ---------------------Z---O-----------------------  (EQ. 38)  Figure 6 illustrates the phase of the input signal across the
         EG                  2(ZL + 2RP + ZO)                                             2(ZL + 2RP + ZO)                                             ISL5585 when the signal is applied at the -IN pin of the
                                                                                                                                                       ISL5585 through the RIN resistor. The Transmit Amplifier
A more useful form of the equation is rewritten in terms of                                                                                            (TA) inverts the signal 180 degrees at the VTX pin. The
                                                                                                                                                       feedback around the tip amplifier inverts the signal again on
VTX/V2W. A voltage divider equation is written to convert                                                                                              the tip lead. The input signal will cause AC loop current to
from EG to V2W as shown in Equation 39.                                                                                                                flow through the 20  sense resistors in the direction from
                                                                                                                                                       V 1 to V2 and V3 to V4. This results in an inverted signal
V2W   =    Z----L---Z--+--O---Z---+-O-----2-+--R---2--P--R----P--  EG                                                                        (EQ. 39)  (referenced from tip) on the VSA and thus the VFB pin. This
                                                                                                                                                       out of phase signal is the signal used by the feedback path to
                                                                                                                                                       match the line impedance of the 2-wire side.

Substituting ZL = ZO + 2RP and rearranging Equation 39 in                                                                                              2-Wire to 4-Wire Phase
terms of EG results in Equation 40.
                                                                                                                                                       Figure 7 Illustrates the phase of the input signal across the
EG = 2V2W                                                                                                                                    (EQ. 40)  ISL5585 when the signal is applied across tip and ring.
                                                                                                                                                       When you're driving the 2-wire side with a source the
Substituting Equation 40 into Equation 38 results in an                                                                                                ISL5585 looks like a predetermined impedance
equation for 2-wire to 4-wire gain that's a function of the                                                                                            (programmed with resistor RS). The current flows through
synthesized input impedance of the SLIC and the protection                                                                                             the 20 sense resistors in the direction V2 to V1 and V4 to
resistors.                                                                                                                                             V3. This results in a non-inverted signal (referenced from tip)
                                                                                                                                                       on the VSA and thus the VFB pin. This signal is then
G2-4  =  -V----T----X--  =     (---Z----L----+-----2---Z-R---O-P------+----Z----O-----)  =  0.416                                            (EQ. 41)  inverted by the TA amplifier and the signal appearing on the
         V2W                                                                                                                                          VTX putput is out of phase with the signal on tip.

                                                                                                                                                       Summary of the Phase Through the ISL5585

If ZL is set to 600, ZO is programmed with RS to be                                                                                                    4-Wire to 2-Wire (VIN to V2W) is 180 out of phase
498.76 (66.5k/133.33), and RP is equal to 49.9. This                                                                                                    2-Wire to 4-Wire (V2w to VTX) is 180 out of phase
results in a 2-wire to 4-wire gain of 0.416 or -7.6dB.                                                                                                 4-Wire to 4-Wire (VIN to VTX) is 180 out of phase

When the protection resistors are set to zero, the transmit
gain is -6dB.

Transhybrid Gain

The transhybrid gain is defined as the 4-wire to 4-wire gain
(G44).

G44   =  G42 G24             =                         R--R---I-S-N--    -Z---L-----+-----2--Z-R---O--P-----+-----Z----O--                 (EQ. 42)
                                                                        
                                                                        
                                   

                                                                           13
                                                                   ISL5585

2-WIRE SIDE                                   IX           INTERSIL                                             4-WIRE SIDE
                                                            ISL5585                                AUX
                                           -      +

             TIP - IM +                       R                    IX RECEIVE BLOCK IX

                           V2 RSENSE V1                                                        R

                                                     -                       1:1
                                                     +
                                 20
+                     RP       - IM +         FEED                                         R
             ZL                               AMPLIFIER
V2W                                                                                                       VTX
-                 + IM -                                                                                     +

                                              FEED                                                        VTX
                               RSENSE AMPLIFIER                                                               -
                           V3
                                       V4            +                                                         RS
                                                                                                              -IN
       RING RP                     20                -                                                         CFB                            INPUT
                                                                                                              VFB
                           + IM -                IX     -                           TA
                                              +

                                                  R

                                                     4R                  3R                              -          RIN      VIN
                                                                                                      +
                                                     4R
                                                                                            -
                                                                       -            8k   +

                                                     4R                +                                                  FROM CODEC

                                                     4R            3R        VSA = IM30

                                                                                    SENSE

                                                                                    AMPLIFIER

                           FIGURE 6. 4-WIRE TO 2-WIRE SIGNAL PHASE ACROSS THE ISL5585

       2-WIRE SIDE                                         IX             INTERSIL                                               4-WIRE SIDE
                                                                           ISL5585
                                                     -         +                                                    AUX

                    TIP + IM -                             R                 IX RECEIVE BLOCK IX                    VTX
                               RP                                                                                       +
                                   V2 RSENSE V1                                                             R
                           - IM +                                                                                   VTX
                                                                   -                1:1                                  -
                                                                   +
INPUT                                         20

       +                                   + IM -          FEED                                           R
                                                           AMPLIFIER
       V2W
        -

                                                           FEED
                                           RSENSE AMPLIFIER

                                       V3         V4               +

             RING RP                      20                       -
                                       - IM +
                                                           +   IX     -                        TA

                                                               R                                                     RS
                                                                                                                    -IN
                                                                   4R        3R                                      CFB     RIN              VIN
                                                                                                                    VFB
                                                                   4R

                                                                             -                 8k

                                                                   4R        +                                               FROM CODEC

                                                                   4R        3R     VSA = IM30

                                                                                           SENSE

                                                                                           AMPLIFIER

                           FIGURE 7. 2-WIRE TO 4-WIRE SIGNAL PHASE ACROSS THE ISL5585

                    14
                                                          ISL5585

Low Power Standby                                                voltage exceeds the MTU reference of -56V, the Ring
                                                                 terminal will be clamped by the internal reference (typically -
Overview                                                         54V). The same Ring relationships apply when operating
                                                                 from the low battery voltage. For high battery voltages (VBH)
The low power standby mode (LPS, 000) should be used             less than or equal to the internal MTU reference threshold:
during idle line conditions. The device is designed to operate
from the high battery during this mode. Most of the internal     VRING = VBH + 5                              (EQ. 43)
circuitry is powered down, resulting in low power dissipation.
If the 2-wire (tip/ring) DC voltage requirements are not         Loop Current
critical during idle line conditions, the device may be
operated from the low battery. Operation from the low battery    During LPS, the device will provide current to a load. The
will decrease the standby power dissipation.                     current path is through resistors and switches, and is a
                                                                 function of the off hook loop resistance (RLOOP). This
          TABLE 1. DEVICE INTERFACES DURING LPS                  includes the off hook phone resistance and copper loop
                                                                 resistance. The current available during LPS is determined
INTERFACE ON       OFF                             NOTES         by Equation 44.

Receive            x AC transmission, impedance                  ILOOP = ( 1 (54)) / (600 + 600 + RLOOP)  (EQ. 44)
Ringing                    matching and ringing are
Transmit
                   x disabled during this mode.

                   x

2-Wire       x          Amplifiers disabled.                     Internal current limiting of the standby switches will limit the
                                                                 maximum current to approximately 20mA.
Loop Detect  x          Switch hook or ground key.

2-Wire Interface                                                 Another loop current related parameter is longitudinal
                                                                 current capability. The longitudinal current capability is
During LPS, the 2-wire interface is maintained with internal     reduced. The reduction in longitudinal current capability is a
switches and voltage references. The Tip and Ring                result of turning off the Tip and Ring amplifiers.
amplifiers are turned off to conserve power. The device will
provide MTU compliance, loop current and loop supervision.       On Hook Power Dissipation
Figure 8 represents the internal circuitry providing the 2-wire
interface during low power standby.                              The on hook power dissipation of the device during LPS is
                                                                 determined by the operating voltages and quiescent currents
                                                                 and is calculated using Equation 45.

                           GND                                   PLPS= VBH IBHQ + VBL IBLQ + VCC ICCQ   (EQ. 45)

                                 600                             The quiescent current terms are specified in the electrical
                                          TIP AMP                tables for each operating mode. Load power dissipation is
                                                                 not a factor since this is an on hook mode. Some
             TIP                                                 applications may specify a standby current. The standby
                                                                 current may be a charging current required for modern
             RING                                                telephone electronics.

                                     RING AMP                    Standby Current Power Dissipation
                            600
                   MTU REF                                       Any standby line current, ISLC, introduces an additional
                                                                 power dissipation term PSLC. Equation 46 illustrates the
     FIGURE 8. LPS 2-WIRE INTERFACE CIRCUIT DIAGRAM              power contribution is zero when the standby line current is
                                                                 zero.
MTU Compliance
Maintenance Termination Unit or MTU compliance places            PSLC= ISLC ( VBH 54 + 1 + ISLCx1200)     (EQ. 46)
DC voltage requirements on the 2-wire terminals during idle
line conditions. The minimum idle voltage is 42.75V. The         If the battery voltage is less than -54V (the MTU clamp is
high side of the MTU range is 56V. The voltage is expressed      off), the standby line current power contribution reduces to
as the difference between Tip and Ring.                          Equation 47.

The Tip voltage is held near ground through a 600 resistor       PSLC= ISLC ( VBH + 1 + ISLCx1200)          (EQ. 47)
and switch. The Ring voltage is limited to a maximum of -56V
(by MTU REF) when operating from either the high or low
battery. A switch and 600 resistor connect the MTU
reference to the Ring terminal. When the high battery

                   15
                                                            ISL5585

Most applications do not specify charging current               Transhybrid Balance
requirements during standby. When specified, the typical
charging current may be as high as 5mA.                         The final step in completing the impedance synthesis design
                                                                is calculating the necessary gains for transhybrid balance.
Forward Active                                                  The AC feed back loop produces an echo at the VTX output
                                                                of the signal injected at VIN. The echo must be cancelled to
Overview                                                        maintain voice quality. Most applications will use a summing
                                                                amplifier in the CODEC front end as shown in Figure 10 to
The forward active mode (FA, 001) is the primary AC             cancel the echo signal.
transmission mode of the device. On hook transmission, DC
loop feed and voice transmission are supported during forward                              R AUX
active. Loop supervision is provided by either the switch hook
detector (E0 = 1) or the ground key detector (E0 = 0). The                              R                      VTX              RA RF                                                        -
device may be operated from either high or low battery for on-       1:1                                       RS                    RB                                                      +
hook transmission and low battery for loop feed.                                                               -IN RIN
                                                                               TA                                                                                                                 TX IN

                                                                                        -                                                                                                   +2.4V
                                                                                      +

On-Hook Transmission

The primary purpose of on hook transmission will be to                             ISL5585                                                                                                      RX OUT
support caller ID and other advanced signalling features.                                                                                                                                   CODEC
The transmission over load level while on hook is 1 VPEAK.

When operating from the high battery, the DC voltages at Tip         FIGURE 10. TRANSHYBRID BALANCE INTERFACE
and Ring are MTU compliant. The typical Tip voltage is -4V
and the Ring voltage is a function of the battery voltage for   The resistor ratio, RF/RA, provides the final adjustment for
battery voltages less than -60V as shown in Equation 48.        the transmit gain, GTX(V2w to PCM, Figure 18). The transmit
                                                                gain is calculated using Equation 49.
VRING = VBH + 5                         (EQ. 48)

                                                                GTX  =  G24            R-R----AF--  =         (---Z----L----+-----2---Z-R---O-P-----+-----Z----O-----)     R-R----AF--     (EQ. 49)
                                                                                                                                                                       
Loop supervision is provided by the switch hook detector at                                                                                                              
the DET output. When DET goes low, the low battery should                                                
be selected for DC loop feed and voice transmission.
                                                                Most applications set RF = RA, hence the device 2-wire to
Feed Architecture                                               4-wire equals the transmit gain. Typically RA is greater than
                                                                20k to prevent loading of the device transmit output. The
The design implements a voltage feed current sense
architecture. The device controls the voltage across Tip and    value of the RF resistor should greater than the minimum
Ring based on the sensing of load current.Internal resistors
(RCS) are placed in series with Tip and Ring outputs to         load spec of the CODEC's internal amplifier (typical value
provide the current sensing. The diagram below illustrates      30.1k).
the concept.
                                                                The resistor ratio, RF/RB, is determined by the transhybrid
                        RB          RA                          gain of the device, G44. RF is previously defined by the
                                                   VIN          transmit gain requirement and RB is calculated using
                                                                Equation 50.

                   RCS      -                                   RB=  --R----A----  =  RA     R--R---I-S-N--    Z----L-----+-----2--Z--R--O--P-----+-----Z----O--                            (EQ. 50)
                                                                     G44                                    
VOUT                        +                                                                                

      RL                            RC                          Power Dissipation

                            -                                   The power dissipated by the device during on hook
                                                                transmission is strictly a function of the quiescent currents
                            +                                   for each supply voltage during Forward Active operation.
                                KS

FIGURE 9. VOLTAGE FEED CURRENT SENSE DIAGRAM

                                                                PFAQ=   VBH             I   H       Q  +    VBL    IB  LQ  +  VC                                C        IC  C        Q  (EQ. 51)

                                                                                          B

By monitoring the current at the amplifier output, a negative   Off hook power dissipation is increased above the quiescent

feedback mechanism sets the output voltage for a defined        power dissipation by the DC load. If the loop length is less

load. The amplifier gains are set by resistor ratios (RA, RB,   than or equal to RKNEE, the device is providing constant
RC) providing all the performance benefits of matched           current, IA, and the power dissipation is calculated using
resistors. The internal sense resistor, RCS, is much smaller    Equation 52.
than the gain resistors and is typically 20 for this device.
                                                                PFA(IA) = PFA(Q) + (VBLxIA) (RLOOPxI2A)                                                                                   (EQ. 52)
The feedback mechanism, KS, represents the amplifier
configuration providing the negative feedback.

                        16
                                                                ISL5585

If the loop length is greater than RKNEE , the device is          a differential pair which controls the reversal time of the Tip
operating in the constant voltage, resistive feed region. The
                                                                  and Ring DC voltages.
power dissipated in this region is calculated using Equation 53.
                                                                  CPOL          =  -----t--i--m-----e--                                       (EQ. 54)
                                                                                   75000
PFA(IB)= PFA(Q) + (VBLxIB) (RLOOPxI2B)  (EQ. 53)

Since the current relationships are different for constant        Where time is the required reversal time. Polarized
current versus constant voltage, the region of device
operation is critical to valid power dissipation calculations.    capacitors may be used for CPOL. The low voltage at the
                                                                  POL pin and minimal voltage excursion 0.75V, are well

                                                                  suited to polarized capacitors.

Reverse Active                                                    Power Dissipation
                                                                  The power dissipation equations for forward active operation
Overview                                                          also apply to the reverse active mode.
The reverse active mode (RA, 011) provides the same
functionality as the forward active mode. On hook                 Ringing
transmission, DC loop feed and voice transmission are
supported. Loop supervision is provided by either the switch      Overview
hook detector (E0 = 1) or the ground key detector (E0 = 0).       The ringing mode (RNG, 100) provides linear amplification to
The device may be operated from either high or low battery.       support a variety of ringing waveforms. A programmable ring
                                                                  trip function provides loop supervision and auto disconnect
During reverse active the Tip and Ring DC voltage                 upon ring trip. The device is designed to operate from the
characteristics exchange roles. That is, Ring is typically 4V     high battery during this mode.
below ground and Tip is typically 4V more positive than
battery. Otherwise, all feed and voice transmission               Architecture
characteristics are identical to forward active.                  The device provides linear amplification to the signal applied
                                                                  to the ringing input, VRS. The differential ringing gain of the
Silent Polarity Reversal                                          device is 80V/V. The circuit model for the ringing path is
Changing from forward active to reverse active or vice versa      shown in Figure 12.
is referred to as polarity reversal. Many applications require
slew rate control of the polarity reversal event. Requirements    The voltage gain from the VRS input to the Tip output is
range from minimizing cross talk to protocol signalling.          40V/V. The resistor ratio provides a gain of 8 and the current
                                                                  mirror provides a gain of 5. The voltage gain from the VRS
The device uses an external low voltage capacitor, CPOL, to       input to the Ring output is -40V/V.
set the reversal time. Once programmed, the reversal time
will remain nearly constant over various load conditions. In                                             R                         R/8
addition, the reversal timing capacitor is isolated from the AC
loop, therefore loop stability is not impacted.                                                                                         -
                                                                                                                                        +
The internal circuitry used to set the polarity reversal time is                   20                       -                                 VRS
shown in Figure 11.
                                                                           TIP                              +
                                                                         RING
                                                                                                                              5:1       600K

                                                                                   20                       +-  +- VBH

                                                                                                                      2

         I1
                     POL

                                                                                                         R

75k                          CPOL                                                  FIGURE 12. LINEAR RINGING MODEL
         I2

                                                                  The equations for the Tip and Ring outputs during ringing

                                                                  are provided below.

              FIGURE 11. REVERSAL TIMING CONTROL                  VT=    -V----B----H-- + (40 VRS)                                          (EQ. 55)
                                                                           2
During forward active, the current from source I1 charges the
external timing capacitor CPOL and the switch is open. The        VR=    V-----B----H-- (40 VRS)                                          (EQ. 56
internal resistor provides a clamping function for voltages on             2
the POL node. During reverse active, the switch closes and
I2 (roughly twice I1) pulls current from I1 and the timing
capacitor. The current at the POL node provides the drive to

     17
                                                             ISL5585

When the input signal at VRS is zero, the Tip and Ring              The terms tR and tS represent the cadence. The ringing
amplifier outputs are centered at half battery. The device          interval is tR and the silent interval is tS . The typical cadence
provides auto centering for easy implementation of                  ratio tR:tS is 1:2.
sinusoidal ringing waveforms. Both AC and DC control of the
Tip and Ring outputs is available during ringing. This feature      The quiescent power of the device in the ringing mode is
allows for DC offsets as part of the ringing waveform.              defined in Equation 58.

Ringing Input                                                       Pr(Q) = VBH IBHQ + VBL IBLQ + VCC ICCQ                                                                         (EQ. 58)

The ringing input, VRS, is a high impedance input. The high         The total power during the ringing interval is the sum of the
impedance allows the use of low value capacitors for AC
coupling the ring signal. The VRS input is enabled only             quiescent power and loading power:
during the ringing mode, therefore a free running oscillator
may be connected to VRS at all times.                               Pr  =  Pr  (  Q  )  +  VB  H    IA  V  G                           -------------V-----R2----M-----S--------------  (EQ. 59)
                                                                                                                                         ZREN + RLOOP

When operating from a battery of -100V, each amplifier, Tip         For sinusoidal waveforms, the average current, IAVG, is
and Ring, will swing a maximum of 95VP-P. Hence, the                defined in Equation 60.
maximum signal swing at VRS to achieve full scale ringing is
approximately 2.4VP-P. The low signal levels are compatible         IAVG=         2--   -------V----R----M-----S--------------2-------                                                  (EQ. 60)
with the output voltage range of the CODEC. The digital                                 ZREN + RLOOP
nature of the CODEC ideally suits it for the function of
programmable ringing generator.                                     The silent interval power dissipation will be determined by
                                                                    the quiescent power of the selected operating mode.
Logic Control
                                                                    Unbalanced Ringing
Ringing patterns consist of silent intervals. The ringing to
silent pattern is called the ringing cadence. During the silent     The ISL5585GCM offers Unbalanced Ringing mode (010).
portion of ringing, the device can be programmed to any             This feature accommodates some Analog PBX Trunk Lines
other operating mode. The most likely candidates are low            that require the Tip terminal to be held near ground for the
power standby or forward active. Depending on system                duration of the ringing bursts. The Tip terminal is offset to
requirements, the low or high battery may be selected.              0V's with an internal current source that is applied to the
                                                                    inverting input of the Tip amplifier. This reduces the
Loop supervision is provided with the ring trip detector. The ring  differential ringing gain to 40V/V. The Ring terminal will
trip detector senses the change in loop current when the phone      center at Vbh/2 and swing from -Vbh to ground. As in
is taken off hook. The loop detector full wave rectifies the        Balanced Ringing, off hook detection is accomplished by
ringing current, which is then filtered with external components    sensing the peak current and comparing it to a preset
RRT and CRT. The resistor RRT sets the trip threshold and the       threshold. This allows the same sensing, comparing and
capacitor CRT sets the trip response time. Most applications will   threshold circuitry to be used in both Ringing modes. This
require a trip response time less than 150ms.                       mode of operation does not require any additional external
                                                                    components.

Three very distinct actions occur when the devices detects a        Forward Loop Back
ring trip. First, the DET output is latched low. The latching
mechanism eliminates the need for software filtering of the         Overview
detector output. The latch is cleared when the operating            The Forward Loop Back mode (FLB, 101) provides test
mode is changed externally. Second, the VRS input is                capability for the device. An internal signal path is enabled
disabled, removing the ring signal from the line. Third, the        allowing for both DC and AC verification. The internal 600
device is internally forced to the forward active mode.             terminating resistor has a tolerance of 20%. The device is
                                                                    intended to operate from only the low battery during this
Power Dissipation                                                   mode.

The power dissipation during ringing is dictated by the load        Architecture
driving requirements and the ringing waveform. The key to valid
power calculations is the correct definition of average and RMS
currents. The average current defines the high battery supply
current. The RMS current defines the load current.

The cadence provides a time averaging reduction in the

peak power. The total power dissipation consists of ringing

power, Pr, and the silent interval power, Ps.

PRNG=  Pr   ------t--r-----  +  Ps    ------t-s------  (EQ. 57)
             tr + ts                    tr + ts

                                        18
                     ISL5585

When the forward loop back mode is initiated internal      DC Verification
switches connect a 600 load across the outputs of the Tip
and Ring amplifiers.                                       When the internal signal path is provided, DC current will
                                                           flow from Tip to Ring. The DC current will force DET low,
TIP                                                        indicating the presence of loop current. In addition, the ALM
                                                           output will also go low. This does not indicate a thermal
      600  TIP AMP                                         alarm condition. Rather, proper logic operation is verified in
           RING AMP                                        the event of a thermal shutdown. In addition to verifying
                                                           device functionality, toggling the logic outputs verifies the
RING                                                       interface to the system controller.

FIGURE 13. FORWARD LOOP BACK INTERNAL TERMINATION          AC Verification

                                                           The entire AC loop of the device is active during the forward
                                                           loop back mode. Therefore a 4-wire to 4-wire level test
                                                           capability is provided. Depending on the transhybrid balance
                                                           implementation, test coverage is provided by a one or two
                                                           step process.

                                                           System architectures which cannot disable the transhybrid
                                                           function would require a two step process. The first step
                                                           would be to send a test tone to the device while on hook and
                                                           not in forward loop back mode. The return signal would be
                                                           the test level times the gain RF/RA of the transhybrid
                                                           amplifier. Since the device would not be terminated,
                                                           cancellation would not occur. The second step would be to
                                                           program the device to FLB and resend the test tone. The
                                                           return signal would be much lower in amplitude than the first
                                                           step, indicating the device was active and the internal
                                                           termination attenuated the return signal. System
                                                           architectures which disable the transhybrid function would
                                                           achieve test coverage with a signal step. Once the
                                                           transhybrid function is disable, program the device for FLB
                                                           and send the test tone. The return signal level is determined
                                                           by the 4-wire to 4-wire gain of the device.

                                                           Tip Open

                                                           Overview

                                                           The tip open mode (110) is intended for compatibility for PBX
                                                           type interfaces. Used during idle line conditions, the device
                                                           does not provide transmission. Loop supervision is provided
                                                           by either the switch hook detector (E0 = 1) or the ground key
                                                           detector (E0 = 0). The ground key detector will be used in
                                                           most applications. The device may be operated from either
                                                           high or low battery.

                                                           Functionality

                                                           During tip open operation, the Tip switch is disabled and the
                                                           Ring switch is enabled. The minimum Tip impedance is
                                                           30k. The only active path through the device will be the
                                                           Ring switch.

                                                           In keeping with the MTU characteristics of the device, Ring
                                                           will not exceed -56V when operating from the high battery.
                                                           Though MTU does not apply to tip open, safety requirements
                                                           are satisfied.

      19
    ISL5585

Power Denial                                                   High Battery Operation
                                                               Other than during ringing, the high battery should be used
Overview                                                       for standby conditions which must provide MTU compliance.
The power denial mode (111) will shutdown the entire device    During standby operation the power consumption is typically
except for the logic interface. Loop supervision is not        85mW with -100V battery. If ringing requirements do not
provided. This mode may be used as a sleep mode or to          require full 100V operation, then a lower battery will result in
shut down in the presence of a persistent thermal alarm.       lower standby power.
Switching between high and low battery will have no effect
during power denial.                                           High Voltage Decoupling
                                                               The 100V rating of the device will require a capacitor of
Functionality                                                  higher voltage rating for decoupling. Suggested decoupling
During power denial, both the Tip and Ring amplifiers are      values for all device pins are 0.1F. Standard surface mount
disabled, representing high impedances. The voltages at        ceramic capacitors are rated at 100V. For applications driven
both outputs are near ground.                                  at low cost and small size, the decoupling scheme shown
                                                               below could be implemented.
Thermal Shutdown
In the event the safe die temperature is exceeded, the ALM                                             0.22 0.22
output will go low and DET will go high and the part will
automatically shut down. When the device cools, ALM will                                                        VBL VBH
go high and DET will reflect the loop status. If the thermal                                                       ISL5585
fault persists, ALM will go low again and the part will shut
down. Programming power denial will permanently                          FIGURE 14. ALTERNATE DECOUPLING SCHEME
shutdown the device and stop the self cooling cycling.
                                                               It is important to place the external diode between the VBH
Battery Switching                                              pin and the decoupling capacitor. Attaching the decoupling
                                                               capacitor directly to the VBH pin will degrade the reliability of
Overview                                                       the device. Refer to Figure 14 for the proper arrangement.
The integrated battery switch selects between the high         This applies to both single and stacked and decoupling
battery and low battery. The battery switch is controlled      arrangements.
with the logic input BSEL. When BSEL is a logic high, the
high battery is selected and when a logic low, the low         If VBL and VBH are tied together to override the battery
battery is selected. All operating modes of the device will    switch function, then the external diode is not needed and
operate from high or low battery except forward loop back,     the decoupling may be attached directly to VBH.
which requires low battery for thermal reasons.
                                                               Uncommitted Switch
Functionality
The logic control is independent of the operating mode         Overview
decode. Independent logic control provides the most            The uncommitted switch is a three terminal device designed
flexibility and will support all application configurations.   for flexibility. The independent logic control input, SWC,
                                                               allows switch operation regardless of device operating
When changing device operating states, battery switching       mode. The switch is activated by a logic low. The positive
should occur simultaneously with or prior to changing the      and negative terminals of the device are labeled SW+ and
operating mode. In most cases, this will minimize overall      SW- respectively.
power dissipation and prevent glitches on the DET output.
                                                               Relay Driver
The only external component required to support the battery    The uncommitted switch may be used as a relay driver by
switch is a diode in series with the VBH supply lead. In the   connecting SW+ to the relay coil and SW- to ground. The
event that high battery is removed, the diode allows the
device to transition to low battery operation.

Low Battery Operation
All off hook operating conditions should use the low battery.
The prime benefit will be reduced power dissipation. The
typical low battery for the device is -24V. However this may
be increased to support longer loop lengths or high loop
current requirements. Standby conditions may also operate
from the low battery if MTU compliance is not required,
further reducing standby power dissipation.

20
                                                         ISL5585

switch is designed to have a maximum on voltage of 0.6V           TABLE 2. ISL5585 3V APPLICATION CIRCUIT COMPONENTS
with a load current of 45mA.
                                                                       COMPONENT           VALUE    TOL RATING
                              +V
                                     RELAY                       U1 - Ringing SLIC         ISL5585  N/A                      N/A

                                                                 RTL                       18.7k    1%   0.1W

                                                                 RRT                       23.7k    1%   0.1W

      SW+                                                        RSH                       49.9k    1%   0.1W
      SW-
                   SWC                                           RIL                       71.5k    1%   0.1W

                                                                 RS                        66.5k    1%   0.1W

                                                                 RF                        30.1k    1%   0.1W

             FIGURE 15. EXTERNAL RELAY SWITCHING                 RA                        36.5k    1%   0.1W

Since the device provides the ringing waveform, the relay        RB                        42.2Kk   1%   0.1W
functions which may be supported include subscriber
disconnect, test access or line interface bypass. An external    RIN                       45.3k    1%   0.1W
snubber diode is not required when using the uncommitted
switch as a relay driver.                                        CRS, CTX, CRT, CPOL       0.47F   20%  10V

Test Load                                                        CDC, CFB                  4.7F    20%  6.3V
The switch may be used to connect test loads across Tip and
Ring. The test loads can provide external test termination for   CPS1                      0.1F    20%  >100V
the device. Proper connection of the uncommitted switch to
Tip and Ring is shown below.                                     CPS2, CPS3                0.1F    20%  100V

                                                                 D1                        1N400X type with breakdown > 100V.

                                                                 RP1, RP2
                                                                 Standard applications will use  49 per side. Protection resistor

                                                                 values are application dependent and will be determined by

                                                                 protection requirements.

TIP                                                              Design Parameters: Ring Trip Threshold = 76mAPEAK, Switch Hook
                                                                 Threshold = 12mA, Loop Current Limit = 24.6mA, Synthesize Device
                                                                 Impedance = (3*66.5k)/400 = 498.8, with 49.9 protection
                                                                 resistors, impedance across Tip and Ring terminals = 599.

                                                                 Transient current limit = 95mA.

RING                                                             Special Considerations for the QFN
                                                                 Package
      TEST              SWC
      LOADSW+                                                    The new Quad Flatpack No-lead (QFN) package offers a
                                                                 significant footprint reduction (65%) and improved thermal
              SW-                                                performance with respect to the 28 lead PLCC. To realize the
                                                                 thermal enhancements and maintain the high voltage
FIGURE 16. TEST LOAD SWITCHING                                   (-100V) performance, the exposed pad on the bottom of the
                                                                 QFN package should be soldered to a power/heat sink plane
The diode in series with the test load blocks current from       that is electrically connected to the ISL5585 Substrate
flowing through the uncommitted switch when the polarity of      Common Connection (SCC) pin. The heat is distributed
the Tip and Ring terminals are reversed. In addition to the      evenly across the board by way of the heat sink plane. This
reverse active state, the polarity of Tip and Ring are reversed  is accomplished by using conductive thermal vias.
for half of the ringing cycle. With independent logic control    Reference technical brief TB379 and AN9922 for additional
and the blocking diode, the uncommitted switch may be            information on thermal characterization and board layout
continuously connected to the Tip and Ring terminals.            considerations.

           21
                                                           ISL5585

                CPS1               D1 1N4004                                                                                        CODEC
          CPS2
     CPS3

                RP1   VCC VBL VBH
                49.9
+                     TIP         AUX                                                                              30.1k RF
     600 RP2                                                                                             0.47uF RB
V2W            49.9           U1  VTX              0.47uF                      RA                                            -          Digital  PCM
-                                          RS 66.5k                         36.5k                                   42.2k   +          Gain     PCM
              CRT                                                                                                                       0dB
              RRT                                                              RIN                                               TX IN
              RSH     RING
                RIL
                                                                                                                             +2.4V
                CDC
                             ISL5585 -IN                                                   45.3k 0.47uF                                 Digital
                      RT                          CFB                                                                                   Gain
                                                                                                                                        0dB
                                  VFB
                      SH          CDC                      PCM to V2W Gain = +3.33dB, digital gain set to 0dB
                      ILIM        POL
                                            CPOL  VCC      V2W to PCM Gain = -9.3 dB, digital gain set to 0dB
                                                           0 dBm0, CODEC output voltage = 0.531Vrms

                                                           0 dBm0, V2W = 0.7795Vrms

                                            RTL            Design Equations

                      VRS               TL                 RS = 133.33(ZL - 2RP)
                        AGND      BGND
     CRS                                                   Gain PCM to V2W = RS/RIN = 66.5k/45.3k =1.46
                                                                      dB Gain =20log (0.7795/ 0.531) = +3.33dB

                                                           V2W to PCM Gain = V2W (G2-4)(RF/RA) = (0.7795)(0.416)(30.1k/36.5k) = 0.267
                                                                      dB Gain =20log (0.267/0.7795) = - 9.3dB

                                            FIGURE 17. ISL5585 3.3V APPLICATION CIRCUIT

                            22
                                                                                       ISL5585

Quad Flat No-Lead Plastic Package (QFN)                                                L32.7x7
Micro Lead Frame Plastic Package (MLFP)
                                                                                       32 LEAD QUAD FLAT NO-LEAD PLASTIC PACKAGE
                                        2X                                             (COMPLIANT TO JEDEC MO-220VKKC ISSUE C)

                                            0.15 C A                                                            MILLIMETERS

            A            D

                   9                                                                            SYMBOL    MIN   TYP          MAX    NOTES
                                                                                                     A    0.80                           -
                             D/2                                                                    A1          0.90         1.00        -
                                                                                                    A2      -                            9
                         D1                                                                         A3      -   -            0.05        9
                                                                                                     b  0.23
                             D1/2                                       2X                           D          -            1.00      5, 8
                                                                             0.15 C B               D1  4.55                             -
6                     N                                                                             D2          0.20 REF                 9
                                                                                                     E  4.55
INDEX                                                                                               E1  0.25    0.28         0.38      7, 8
                                                                                                    E2  0.50                             -
AREA 1                                        E1/2 E/2                                               e                                   9
                                                                                                     k      -
               2                                                                                     L          7.00 BSC               7, 8
                                                                                                    L1      -                            -
               3                                     E1         E                                    N      -   6.75 BSC                 -
                                                                                                    Nd                                   8
                                                             9                                      Ne          4.70         4.85       10
                                                                                                     P                                   2
2X                                                                                                              7.00 BSC                 3
     0.15 C B                                                                                                                            3
                                                                B                                               6.75 BSC                 9
2X                                                                                                                                      9
      0.15 C A        TOP VIEW                                                                                  4.70         4.85
                                                                                                                                   Rev. 4 8/03
            0                               A2                                                                  0.65 BSC

   4X                                                A / / 0.10 C                                               -            -

       C                                                                                                        0.60         0.75

                                                                0.08 C

                                                                                                                -            0.15

SEATING PLANE SIDE VIEW                    A3 A1                                                                32
                                                          9

                      NX b 5                                                                                    8
                                       0.10 M C A B
           4X P                                                                                                 8

    (DATUM B)            D2          78                                                                         -            0.60

             4X P           D2          NX k                                                                    -            12
(DATUM A)                    2N

      6                                 1                                              NOTES:
  INDEX
  AREA                                  2                (Ne-1)Xe                       1. Dimensioning and tolerancing conform to ASME Y14.5-1994.
                                        3
            NX L                                 E2          REF.                       2. N is the number of terminals.

               8                                     7                                  3. Nd and Ne refer to the number of terminals on each D and E.

                                           E2/2      8                                  4. All dimensions are in millimeters. Angles are in degrees.

                   Ne                         9                                         5. Dimension b applies to the metallized terminal and is measured
                       (Nd-1)Xe               CORNER                                        between 0.15mm and 0.30mm from the terminal tip.
                           REF.               OPTION 4X
                                                                                        6. The configuration of the pin #1 identifier is optional, but must be
                   BOTTOM VIEW                   A1                                         located within the zone indicated. The pin #1 identifier may be
                                                                                            either a mold or mark feature.
                               NX b
                            5                                                           7. Dimensions D2 and E2 are for the exposed pads which provide
                                                                                            improved electrical and thermal performance.
            CL               SECTION "C-C"
                                                                                        8. Nominal dimensions are provided to assist with PCB Land
                                                         CL                                 Pattern Design efforts, see Intersil Technical Brief TB389.

                                     L                                           L      9. Features and dimensions A2, A3, D1, E1, P &  are present
                            L1 10                                       L1 10               when Anvil singulation method is used and not present for saw
                                                                                            singulation.

                                                                                       10. Depending on the method of lead termination at the edge of the
                                                                                            package, a maximum 0.15mm pull back (L1) maybe present. L
                                                                                            minus L1 to be equal to or greater than 0.3mm.

         e                                                           e
CC                           TERMINAL TIP

FOR ODD TERMINAL/SIDE                            FOR EVEN TERMINAL/SIDE

                                     23
                                                                               ISL5585

Plastic Leaded Chip Carrier Packages (PLCC)

0.042 (1.07)                                  0.042 (1.07)         0.004 (0.10) C       N28.45 (JEDEC MS-018AB ISSUE A)
0.048 (1.22)                                  0.056 (1.42)         0.025 (0.64) R
                                                                   0.045 (1.14)         28 LEAD PLASTIC LEADED CHIP CARRIER PACKAGE
         PIN (1) IDENTIFIER     0.050 (1.27) TP
                                                                                            INCHES           MILLIMETERS
                            CL
                                                                                        SYMBOL MIN      MAX  MIN      MAX NOTES

                                                                                        A   0.165 0.180 4.20          4.57           -

                                                                                        A1  0.090 0.120 2.29          3.04           -

                                                                   D2/E2                D   0.485 0.495 12.32 12.57                  -

                                           CL                      D2/E2                D1  0.450 0.456 11.43 11.58                  3
                                 E1 E                                    VIEW "A"

                                                                                        D2  0.191 0.219 4.86          5.56  4, 5

                                                                                        E   0.485 0.495 12.32 12.57                  -

                                                                                        E1  0.450 0.456 11.43 11.58                  3

                                                                        0.020 (0.51)    E2  0.191 0.219 4.86          5.56  4, 5

                                                                          MIN           N           28            28                 6
                                                            A1
                  D1                                                                                                        Rev. 2 11/97
                  D                                         A

0.020 (0.51) MAX   0.026 (0.66)                                    -C-  SEATING
3 PLCS             0.032 (0.81)                                         PLANE

                                 0.013 (0.33)
                                 0.021 (0.53)

                  0.045 (1.14)                       0.025 (0.64)
                  MIN                                MIN

                                VIEW "A" TYP.

NOTES:
1. Controlling dimension: INCH. Converted millimeter dimensions are
     not necessarily exact.
2. Dimensions and tolerancing per ANSI Y14.5M-1982.
3. Dimensions D1 and E1 do not include mold protrusions. Allowable
     mold protrusion is 0.010 inch (0.25mm) per side. Dimensions D1
     and E1 include mold mismatch and are measured at the extreme
     material condition at the body parting line.
4. To be measured at seating plane -C- contact point.
5. Centerline to be determined where center leads exit plastic body.
6. "N" is the number of terminal positions.

                   All Intersil U.S. products are manufactured, assembled and tested utilizing ISO9000 quality systems.
                          Intersil Corporation's quality certifications can be viewed at www.intersil.com/design/quality

Intersil products are sold by description only. Intersil Corporation reserves the right to make changes in circuit design, software and/or specifications at any time without
notice. Accordingly, the reader is cautioned to verify that data sheets are current before placing orders. Information furnished by Intersil is believed to be accurate and
reliable. However, no responsibility is assumed by Intersil or its subsidiaries for its use; nor for any infringements of patents or other rights of third parties which may result
from its use. No license is granted by implication or otherwise under any patent or patent rights of Intersil or its subsidiaries.

                              For information regarding Intersil Corporation and its products, see www.intersil.com

                                      24
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved