电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

ISL23428TFVZ-T7A

器件型号:ISL23428TFVZ-T7A
器件类别:转换器
文件大小:0KB,共0页
厂商名称:INTERSIL [Intersil Corporation]
厂商官网:http://www.intersil.com/cda/home/
下载文档

ISL23428TFVZ-T7A在线购买

供应商 器件名称 价格 最低购买 库存  
ISL23428TFVZ-T7A ¥15 1 点击查看 点击购买

器件描述

DIGITAL POTENTIOMETER,

数字电位器,

参数

ISL23428TFVZ-T7A端子数量 16
ISL23428TFVZ-T7A最小工作温度 -40 Cel
ISL23428TFVZ-T7A最大工作温度 125 Cel
ISL23428TFVZ-T7A加工封装描述 2.60 X 1.80 MM, ROHS COMPLIANT, PLASTIC, MO-255, UTQFN-16
ISL23428TFVZ-T7A状态 Active
ISL23428TFVZ-T7A转换器的类型 DIGITAL POTENTIOMETER
ISL23428TFVZ-T7Ajesd_30_code R-PQCC-N16
ISL23428TFVZ-T7Ajesd_609_code e4
ISL23428TFVZ-T7A包装材料 PLASTIC/EPOXY
ISL23428TFVZ-T7Apackage_code QCCN
ISL23428TFVZ-T7Apackage_equivalence_code LCC16,.07X.1,16
ISL23428TFVZ-T7A包装形状 RECTANGULAR
ISL23428TFVZ-T7A包装尺寸 CHIP CARRIER
ISL23428TFVZ-T7Apower_supplies__v_ 1.5/5,3/5
ISL23428TFVZ-T7Aqualification_status COMMERCIAL
ISL23428TFVZ-T7Asub_category Digital Potentiometers
ISL23428TFVZ-T7A表面贴装 YES
ISL23428TFVZ-T7A工艺 CMOS
ISL23428TFVZ-T7A温度等级 Automotive
ISL23428TFVZ-T7A端子涂层 NICKEL PALLADIUM GOLD
ISL23428TFVZ-T7A端子形式 NO LEAD
ISL23428TFVZ-T7A端子间距 0.4000 mm
ISL23428TFVZ-T7A端子位置 QUAD

文档预览

ISL23428TFVZ-T7A器件文档内容

Dual, 128-Tap, Low Voltage Digitally Controlled
Potentiometer (XDCPTM)

ISL23428                                                              Features

The ISL23428 is a volatile, low voltage, low noise, low power,         Two potentiometers per package
128-tap, dual digitally controlled potentiometer (DCP) with an
SPI BusTM interface. It integrates two DCP cores, wiper switches       128 resistor taps
and control logic on a monolithic CMOS integrated circuit.             10k 50kor 100k total resistance

Each digitally controlled potentiometer is implemented with a          SPI serial interface
combination of resistor elements and CMOS switches. The                  - No additional level translator for low bus supply
position of the wipers are controlled by the user through the            - Daisy Chaining of multiple DCPs
SPI bus interface. Each potentiometer has an associated
volatile Wiper Register (WRi, i = 0, 1) that can be directly written   Power supply
to and read by the user. The contents of the WRi controls the            - VCC = 1.7V to 5.5V analog power supply
position of the wiper. When powered on, the wiper of each DCP            - VLOGIC = 1.2V to 5.5V SPI bus/logic power supply
will always commence at mid-scale (64 tap position).
                                                                      Maximum supply current without serial bus activity
The low voltage, low power consumption, and small package                (standby)
of the ISL23428 make it an ideal choice for use in battery               - 4A @ VCC and VLOGIC = 5V
operated equipment. In addition, the ISL23428 has a VLOGIC               - 1.7A @ VCC and VLOGIC = 1.7V
pin allowing down to 1.2V bus operation, independent from the
VCC value. This allows for low logic levels to be connected            Shutdown Mode
directly to the ISL23428 without passing through a voltage               - Forces the DCP into an end-to-end open circuit and RWi is
level shifter.                                                              connected to RLi internally
                                                                         - Reduces power consumption by disconnecting the DCP
The DCP can be used as a three-terminal potentiometer or as a               resistor from the circuit
two-terminal variable resistor in a wide variety of applications
including control, parameter adjustments, and signal processing.       Wiper resistance: 70 typical @ VCC = 3.3V
                                                                      Power-on preset to mid-scale (64 tap position)
Applications
                                                                      Extended industrial temperature range: -40C to +125C
Power supply margining
                                                                      14 Ld TSSOP or 16 Ld UTQFN packages
Trimming sensor circuits
                                                                      Pb-free (RoHS compliant)
Gain adjustment in battery powered instruments

RF power amplifier bias compensation

               10000

               8000                                                             VREF

RESISTANCE ()  6000                                                             RH

               4000                                                                       -                      VREF_M
                                                                                          +
                                                                      ISL23428        RW
                                                                                            ISL28114
               2000

               0                                                                RL

                      0  32     64                   96          128

                             TAP POSITION (DECIMAL)

               FIGURE 1. FORWARD AND BACKWARD RESISTANCE vs TAP                       FIGURE 2. VREF ADJUSTMENT
                              POSITION, 10k DCP

August 25, 2011              1                           CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.

FN7904.0                                                      1-888-INTERSIL or 1-888-468-3774 | Copyright Intersil Americas Inc. 2011. All Rights Reserved

                                                         Intersil (and design) and XDCP are trademarks owned by Intersil Corporation or one of its subsidiaries.

                                                                                           All other trademarks mentioned are the property of their respective owners
                                                                      ISL23428

Block Diagram                                                    VCC                 RH0                     RH1

                                       VLOGIC     POWER UP
                                                  INTERFACE,
SCK         SPI                                                           WR0                  WR1
SDI  INTERFACE                                    CONTROL            VOLATILE             VOLATILE
SDO                                                    AND            REGISTER             REGISTER
  CS
                                                     STATUS               AND                  AND
                                                      LOGIC              WIPER                WIPER
                                                                      CONTROL              CONTROL
                                                                      CIRCUITRY            CIRCUITRY

                                                          GND                    RW0 RL0              RW1 RL1

Pin Configurations                                                    Pin Descriptions

                                      ISL23428                        TSSOP      UTQFN     SYMBOL          DESCRIPTION
                                   (14 LD TSSOP)                       1, 7      5, 6, 15
                                                                         2                 GND Ground pin
                                      TOP VIEW                                      16

         GND 1                                    14 VCC                                   VLOGIC SPI bus/logic supply
      VLOGIC 2                                    13 RL0                                                Range 1.2V to 5.5V
                                                  12 RW0
          SDO 3                                   11 RH0              3          1         SDO Logic Pin - Serial bus data output
          SCK 4                                   10 RH1                                               (configurable)
           SDI 5                                  9 RW1
                                                  8 RL1               4          2         SCK Logic Pin - Serial bus clock input
            CS 6
         GND 7                                                        5          3         SDI Logic Pin - Serial bus data input

                                                                      6          4         CS Logic Pin - Active low chip select

                                                                      8          8         RL1 DCP1 "low" terminal

                                                                      9          9         RW1 DCP1 wiper terminal

                                                                      10         10        RH1 DCP1 "high" terminal

         ISL23428                                                     11         11        RH0 DCP0 "high" terminal
      (16 LD UTQFN)
                                                                      12         12        RW0 DCP0 wiper terminal
        TOP VIEW

                  16 VLOGIC                                           13         13        RL0 DCP0 "low" terminal
                       15 GND
                             14 VCC                                   14         14        VCC Analog power supply.
                                   13 RL0                                                             Range 1.7V to 5.5V

      SDO 1                                       12 RW0                         7         NC Not Connected
      SCK 2                                       11 RH0
       SDI 3                                      10 RH1
                                                  9 RW1
        CS 4

                  GND 5
                       GND 6

                             NC 7
                                   RL1 8

                                               2                                                                            FN7904.0

                                                                                                                            August 25, 2011
                                               ISL23428

Ordering Information

PART NUMBER                          PART      RESISTANCE  TEMP RANGE  PACKAGE               PKG.
    (Note 4)                       MARKING        OPTION         (C)  (Pb-free)            DWG. #
                                                    (k)

ISL23428TFVZ (Note 2)              23428 TFVZ  100         -40 to +125 14 Ld TSSOP          M14.173

ISL23428TFVZ-T7A (Notes 1, 2)      23428 TFVZ  100         -40 to +125 14 Ld TSSOP          M14.173

ISL23428TFVZ-TK (Notes 1, 2)       23428 TFVZ  100         -40 to +125 14 Ld TSSOP          M14.173

ISL23428UFVZ (Note 2)              23428 UFVZ  50          -40 to +125 14 Ld TSSOP          M14.173

ISL23428UFVZ-T7A (Notes 1, 2)      23428 UFVZ  50          -40 to +125 14 Ld TSSOP          M14.173

ISL23428UFVZ-TK (Notes 1, 2)       23428 UFVZ  50          -40 to +125 14 Ld TSSOP          M14.173

23425WFVZ (Note 2)                 23428 WFVZ  10          -40 to +125 14 Ld TSSOP          M14.173

23425WFVZ-T7A (Notes 1, 2)         23428 WFVZ  10          -40 to +125 14 Ld TSSOP          M14.173

23425WFVZ-TK (Notes 1, 2)          23428 WFVZ  10          -40 to +125 14 Ld TSSOP          M14.173

ISL23428TFRUZ-T7A (Notes 1, 3)     GBR         100         -40 to +125 16 Ld 2.6x1.8 UTQFN  L16.2.6x1.8A

ISL23428TFRUZ-TK (Notes 1, 3)      GBR         100         -40 to +125 16 Ld 2.6x1.8 UTQFN  L16.2.6x1.8A

ISL23428UFRUZ-T7A (Notes 1, 3)     GBP         50          -40 to +125 16 Ld 2.6x1.8 UTQFN  L16.2.6x1.8A

ISL23428UFRUZ-TK (Notes 1, 3)      GBP         50          -40 to +125 16 Ld 2.6x1.8 UTQFN  L16.2.6x1.8A

ISL23428WFRUZ-T7A (Notes 1, 3)     GBN         10          -40 to +125 16 Ld 2.6x1.8 UTQFN  L16.2.6x1.8A

ISL23428WFRUZ-TK (Notes 1, 3)      GBN         10          -40 to +125 16 Ld 2.6x1.8 UTQFN  L16.2.6x1.8A

NOTES:

1. Please refer to TB347 for details on reel specifications.

2. These Intersil Pb-free plastic packaged products employ special Pb-free material sets, molding compounds/die attach materials, and 100% matte
     tin plate plus anneal (e3 termination finish, which is RoHS compliant and compatible with both SnPb and Pb-free soldering operations). Intersil
     Pb-free products are MSL classified at Pb-free peak reflow temperatures that meet or exceed the Pb-free requirements of IPC/JEDEC J STD-020.

3. These Intersil Pb-free plastic packaged products employ special Pb-free material sets; molding compounds/die attach materials and NiPdAu plate-e4
     termination finish, which is RoHS compliant and compatible with both SnPb and Pb-free soldering operations. Intersil Pb-free products are MSL
     classified at Pb-free peak reflow temperatures that meet or exceed the Pb-free requirements of IPC/JEDEC J STD-020

4. For Moisture Sensitivity Level (MSL), please see device information page for ISL23428. For more information on MSL please see techbrief TB363.

                                3                                                                    FN7904.0

                                                                                            August 25, 2011
                                                       ISL23428

Absolute Maximum Ratings                                                                                           Thermal Information

Supply Voltage Range                                                                                               Thermal Resistance (Typical)            JA (C/W) JC (C/W)
VCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V to 6.0V
VLOGIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V to 6.0V     14 Ld TSSOP Package (Notes 5, 6) . . . . . . 112   40
Voltage on Any DCP Terminal Pin . . . . . . . . . . . . . . . . . . . . . . . -0.3V to 6.0V
Voltage on Any Digital Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V to 6.0V                  16 Ld UTQFN Package (Notes 5, 6) . . . . . . 110   64
Wiper current IW (10s). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6mA
ESD Rating                                                                                                         Maximum Junction Temperature (Plastic Package) . . . . . . . . . . . .+150C

   Human Body Model (Tested per JESD22-A114E) . . . . . . . . . . . . . . .4.5kV                                   Storage Temperature Range. . . . . . . . . . . . . . . . . . . . . . . .-65C to +150C
   CDM Model (Tested per JESD22-A114E) . . . . . . . . . . . . . . . . . . . . . . . 1kV
   Machine Model (Tested per JESD22-A115-A) . . . . . . . . . . . . . . . . . 300V                                 Pb-Free Reflow Profile . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . see link below
Latch Up (Tested per JESD-78B; Class 2, Level A) . . . . 100mA @ +125C
                                                                                                                   http://www.intersil.com/pbfree/Pb-FreeReflow.asp

                                                                                                                   Recommended Operating Conditions

                                                                                                                   Temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-40C to +125C
                                                                                                                   VCC Supply Voltage. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.7V to 5.5V
                                                                                                                   VLOGIC Supply Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.2V to 5.5V
                                                                                                                   DCP Terminal Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .0 to VCC
                                                                                                                   Max Wiper Current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3mA

CAUTION: Do not operate at or near the maximum ratings listed for extended periods of time. Exposure to such conditions may adversely impact product
reliability and result in failures not covered by warranty.

NOTES:
5. JA is measured with the component mounted on a high effective thermal conductivity test board in free air. See Tech Brief TB379 for details.
6. For JC, the "case temp" location is the center top of the package.

Analog Specifications VCC = 2.7V to 5.5V, VLOGIC = 1.2V to 5.5V over recommended operating conditions unless otherwise stated.

Boldface limits apply over the operating temperature range, -40C to +125C.

SYMBOL    PARAMETER                                    TEST CONDITIONS                                                MIN                          TYP        MAX     UNITS
                                                                                                                   (Note 19)                     (Note 7)  (Note 19)

RTOTAL RH to RL Resistance               W option                                                                                                10                   k
                                         U option
                                                                                                                                                 50                   k

                                         T option                                                                                                100                  k

          RH to RL Resistance Tolerance                                                                            -20                           2        +20        %

          End-to-End Temperature Coefficient W option                                                                                            125                  ppm/C

                                         U option                                                                                                65                   ppm/C

                                         T option                                                                                                45                   ppm/C

VRH, VRL  DCP Terminal Voltage           VRH or VRL to GND                                                         0                                       VCC        V
     RW   Wiper Resistance
                                         RH - floating, VRL = 0V, force IW current to                                                            70        200        
                                         the wiper, IW = (VCC - VRL)/RTOTAL,
                                         VCC = 2.7V to 5.5V

                                         VCC = 1.7V                                                                                              580                  

CH/CL/CW Terminal Capacitance            See "DCP Macro Model" on page 9                                                                         32/32/32             pF
ILkgDCP Leakage on DCP Pins
   Noise Resistor Noise Density          Voltage at pin from GND to VCC                                            -0.4                          <0.1      0.4        A
                                         Wiper at middle point, W option
                                                                                                                                                 16                   nV/Hz

                                         Wiper at middle point, U option                                                                         49                   nV/Hz

                                         Wiper at middle point, T option                                                                         61                   nV/Hz

Feed Thru Digital Feed-through from Bus to Wiper Wiper at middle point                                                                           -65                  dB

PSRR Power Supply Reject Ratio           Wiper output change if VCC change                                                                       -75                  dB
                                         10%; wiper at middle point

                            4                                                                                                                                         FN7904.0

                                                                                                                                                                     August 25, 2011
                                                         ISL23428

Analog Specifications VCC = 2.7V to 5.5V, VLOGIC = 1.2V to 5.5V over recommended operating conditions unless otherwise stated.

Boldface limits apply over the operating temperature range, -40C to +125C. (Continued)

SYMBOL  PARAMETER                                           TEST CONDITIONS                 MIN       TYP        MAX     UNITS
                                                                                         (Note 19)  (Note 7)  (Note 19)

VOLTAGE DIVIDER MODE (0V @ RL; VCC @ RH; measured at RW, unloaded)

   INL Integral Non-linearity, Guaranteed      W option                                  -0.5       0.15     +0.5       LSB
(Note 12) Monotonic
                                                                                                                         (Note 8)

                                               U, T option                               -0.5       0.15     +0.5       LSB

                                                                                                                         (Note 8)

   DNL Differential Non-linearity, Guaranteed W option                                   -0.5       0.15     +0.5       LSB
(Note 11) Monotonic
                                                                                                                         (Note 8)

                                               U, T option                               -0.5       0.15     +0.5       LSB

                                                                                                                         (Note 8)

FSerror Full-scale Error                      W option                                  -3         -1.5      0          LSB
(Note 10)
                                                                                                                         (Note 8)

                                               U, T option                               -1.5       -0.9      0          LSB

                                                                                                                         (Note 8)

ZSerror Zero-scale Error                       W option                                  0          1.5       3          LSB
(Note 9)
                                                                                                                         (Note 8)

                                               U, T option                               0          0.9       1.5        LSB

                                                                                                                         (Note 8)

Vmatch DCP to DCP Matching                    DCPs at same tap position, same voltage   -2         0.5      2          LSB
(Note 21)
                                               at all RH terminals, and same voltage at                                  (Note 8)

                                               all RL terminals

   TCV Ratiometric Temperature Coefficient     W option, Wiper Register set to 40 hex               8                    ppm/C
(Note 13)                                      U option, Wiper Register set to 40 hex
                                                                                                    4                    ppm/C

                                               T option, Wiper Register set to 40 hex               2.3                  ppm/C

tLS_Settling Large Signal Wiper Settling Time  From code 0 to 7F hex, measured from 0               300                  ns

                                               to 1 LSB settling of the wiper

fcutoff -3dB Cutoff Frequency                  Wiper at middle point W option                       1200                 kHz
                                               Wiper at middle point U option
                                                                                                    250                  kHz

                                               Wiper at middle point T option                       120                  kHz

RHEOSTAT MODE (Measurements between RW and RL pins with RH not connected, or between RW and RH with RL not connected)

   RINL Integral Non-Linearity, Guaranteed     W option; VCC = 2.7V to 5.5V              -1.0       0.5      +1.0       MI
(Note 17) Monotonic
                                                                                                                         (Note 14)

                                               W option; VCC = 1.7V                                 4                    MI

                                                                                                                         (Note 14)

                                               U, T option; VCC = 2.7V to 5.5V           -0.5       0.15     +0.5       MI

                                                                                                                         (Note 14)

                                               U, T option; VCC = 1.7V                              1                    MI

                                                                                                                         (Note 14)

  RDNL Differential Non-Linearity, Guaranteed W option; VCC = 2.7V to 5.5V               -0.5       0.15     +0.5       MI
(Note 16) Monotonic
                                                                                                                         (Note 14)

                                               W option; VCC = 1.7V                                 0.4                     MI
                                                                                                                         (Note 14)

                                               U, T option; VCC = 2.7V to 5.5V           -0.5       0.15     +0.5       MI

                                                                                                                         (Note 14)

                                               U, T option; VCC = 1.7V                              0.4                     MI
                                                                                                                         (Note 14)

                           5                                                                                             FN7904.0

                                                                                                                    August 25, 2011
                                           ISL23428

Analog Specifications VCC = 2.7V to 5.5V, VLOGIC = 1.2V to 5.5V over recommended operating conditions unless otherwise stated.

Boldface limits apply over the operating temperature range, -40C to +125C. (Continued)

SYMBOL  PARAMETER                          TEST CONDITIONS                               MIN         TYP        MAX     UNITS
                                                                                      (Note 19)    (Note 7)  (Note 19)

Roffset Offset, Wiper at 0 Position       W option; VCC = 2.7V to 5.5V                 0          1.8       3          MI
(Note 15)
                                                                                                                        (Note 14)

                                           W option; VCC = 1.7V                                    3                    MI

                                                                                                                        (Note 14)

                                           U, T option; VCC = 2.7V to 5.5V              0          0.3       1          MI

                                                                                                                        (Note 14)

                                           U, T option; VCC = 1.7V                                 0.5                  MI

                                                                                                                        (Note 14)

Rmatch DCP to DCP Matching                 Any two DCPs at the same tap position        -2         0.5      2          LSB
(Note 22)
                                           with the same terminal voltages                                              (Note 8)

   TCR Resistance TemperatureCoefficient   W option; Wiper register set between 19                 170                  ppm/C
(Note 18)                                  hex and 7F hex

                                           U option; Wiper register set between 19                 80                   ppm/C
                                           hex and 7F hex

                                           T option; Wiper register set between 19                 50                   ppm/C
                                           hex and 7F hex

Operating Specifications VCC = 2.7V to 5.5V, VLOGIC = 1.2V to 5.5V over recommended operating conditions unless otherwise stated.

Boldface limits apply over the operating temperature range, -40C to +125C.

                                                                                           MIN        TYP    MAX
                                                                                        (Note 19)
SYMBOL  PARAMETER                          TEST CONDITIONS                                         (Note 7) (Note 19) UNITS

ILOGIC VLOGIC Supply Current (Write/Read)  VLOGIC = 5.5V, VCC = 5.5V,                                        1.5        mA
                                           fSCK = 5MHz (for SPI active read and write)
                                                                                                                30      A
                                           VLOGIC = 1.2V, VCC = 1.7V,
ICC     VCC Supply Current (Write/Read)    fSCK = 1MHz (for SPI active read and write)                       100        A

                                           VLOGIC = 5.5V, VCC = 5.5V                                            10      A

ILOGIC SB VLOGIC Standby Current           VLOGIC = 1.2V, VCC = 1.7V                                            2       A

                                           VLOGIC = VCC = 5.5V,
                                           SPI interface in standby

                                           VLOGIC = 1.2V, VCC = 1.7V,                                        0.5        A
                                           SPI interface in standby

ICC SB VCC Standby Current                 VLOGIC = VCC = 5.5V,                                                 2       A
                                           SPI interface in standby

                                           VLOGIC = 1.2V, VCC = 1.7V,                                        1.2        A
                                           SPI interface in standby

ILOGIC  VLOGIC Shutdown Current            VLOGIC = VCC = 5.5V,                                                 2       A
SHDN                                       SPI interface in standby

                                           VLOGIC = 1.2V, VCC = 1.7V,                                        0.5        A
                                           SPI interface in standby

ICC SHDN VCC Shutdown Current              VLOGIC = VCC = 5.5V,                                                 2       A
                                           SPI interface in standby

                                           VLOGIC = 1.2V, VCC = 1.7V,                                        1.2        A
                                           SPI interface in standby

ILkgDig Leakage Current, at Pins CS, SDO, SDI, SCK Voltage at pin from GND to VLOGIC        -0.4      <0.1   0.4        A

        6                                                                                                               FN7904.0

                                                                                                                    August 25, 2011
                                               ISL23428

Operating Specifications VCC = 2.7V to 5.5V, VLOGIC = 1.2V to 5.5V over recommended operating conditions unless otherwise stated.

Boldface limits apply over the operating temperature range, -40C to +125C. (Continued)

                                                                                             MIN     TYP  MAX
                                                                                          (Note 19)
SYMBOL      PARAMETER                                       TEST CONDITIONS                          (Note 7) (Note 19) UNITS

tDCP Wiper Response Time                       W option; CS rising edge to wiper new                 0.4               s

                                               position, from 10% to 90% of final value.

                                               U option; CS rising edge to wiper new                 1.5               s

                                               position, from 10% to 90% of final value.

                                               T option; CS rising edge to wiper new                 3.5               s

                                               position, from 10% to 90% of final value.

tShdnRec DCP Recall Time from Shutdown Mode CS rising edge to wiper recalled position                1.5               s

                                               and RH connection

VCC, VLOGIC VCC ,VLOGIC Ramp Rate (Note 20)    Ramp monotonic at any level                0.01                     50  V/ms
   Ramp

Serial Interface Specification For SCK, SDI, SDO, CS Unless Otherwise Noted.

SYMBOL     PARAMETER                          TEST CONDITIONS                 MIN          TYP          MAX           UNITS
    VIL                                                                    (Note 19)      (Note 7)    (Note 19)           V
    VIH     Input LOW Voltage                                                                        0.3 x VLOGIC         V
                                                                               -0.3          10      VLOGIC+ 0.3          V
Hysteresis  Input HIGH Voltage                                           0.7 x VLOGIC                                     V
                                                                         0.05 x VLOGIC                    0.4             V
    VOL     SDI and SCK Input Buffer           VLOGIC > 2V               0.1 x VLOGIC                0.2 x VLOGIC         V
            Hysteresis                         VLOGIC < 2V                                                               k
    Rpu                                                                         0                         1.5
            SDO Output Buffer LOW Voltage IOL = 3mA, VLOGIC > 2V                                                         pF
   Cpin                                                                        200                          5           MHz
   fSCK                                        IOL = 1.5mA, VLOGIC < 2V        100                          1           MHz
                                                                               100                                       ns
   tCYC     SDO Pull-Up Resistor Off-Chip      Maximum is determined by        250                         20            ns
    tWH                                                                        250                        100            ns
    tWL                                        tRO and tFO with maximum         50                                       ns
   tLEAD                                       bus load Cb = 30pF,              50                                       ns
   tLAG                                                                         10                                       ns
    tSU                                        fSCK = 5MHz                      10                                       ns
     tH                                                                                                                  ns
    tRI     SCK, SDO, SDI, CS Pin Capacitance                                   0                                        ns
     tFI                                                                        50                                       ns
    tDIS    SCK Frequency                      VLOGIC = 1.7V to 5.5V           150                                       ns
    tSO                                        VLOGIC = 1.2V to 1.6V            0                                        ns
     tV     SPI Clock Cycle Time               VLOGIC  1.7V                                                              ns
    tHO     SPI Clock High Time                VLOGIC  1.7V
            SPI Clock Low Time                 VLOGIC  1.7V
            Lead Time                          VLOGIC  1.7V
            Lag Time                           VLOGIC  1.7V
            SDI, SCK and CS Input Setup Time   VLOGIC  1.7V
            SDI, SCK and CS Input Hold Time    VLOGIC  1.7V
            SDI, SCK and CS Input Rise Time    VLOGIC  1.7V
            SDI, SCK and CS Input Fall Time    VLOGIC  1.7V
            SDO Output Disable Time            VLOGIC  1.7V
            SDO Output Setup Time              VLOGIC  1.7V
            SDO Output Valid Time              VLOGIC  1.7V
            SDO Output Hold Time               VLOGIC  1.7V

            7                                                                                                          FN7904.0

                                                                                                                       August 25, 2011
                                                                                                                                                ISL23428

Serial Interface Specification For SCK, SDI, SDO, CS Unless Otherwise Noted. (Continued)

     SYMBOL                PARAMETER                                                                                                            TEST CONDITIONS             MIN       TYP        MAX     UNITS
                                                                                                                                                                         (Note 19)  (Note 7)  (Note 19)

     tRO     SDO Output Rise Time                                                                                                               Rpu = 1.5k, Cbus = 30pF                       60         ns

     tFO     SDO Output Fall Time                                                                                                               Rpu = 1.5k, Cbus = 30pF                       60         ns

     tCS     CS Deselect Time                                                                                                                                            2                               s

NOTES:

7. Typical values are for TA = +25C and 3.3V supply voltages.

8. LSB = [V(RW)127 V(RW)0]/127. V(RW)127 and V(RW)0 are V(RW) for the DCP register set to 7F hex and 00 hex respectively. LSB is the incremental
     voltage when changing from one tap to an adjacent tap.

9. ZS error = V(RW)0/LSB.

10. FS error = [V(RW)127 VCC]/LSB.

11. DNL = [V(RW)i V(RW)i-1]/LSB-1, for i = 1 to 127. i is the DCP register setting.

12. INL = [V(RW)i i LSB V(RW)0]/LSB for i = 1 to 127

13.  TCV  =  M------a---x------V---V---R---R--W--W-----i-i----+----2-M--5---i--n---C----V------R----W--------i--    ------1----0----6-------  for i = 8 to 127decimal, T = -40C to +125C. Max( ) is the maximum value of the wiper voltage
                                                                                                                      + 165 C                  and Min( ) is the minimum value of the wiper voltage over the temperature range.

14. MI = |RW127 RW0|/127. MI is a minimum increment. RW127 and RW0 are the measured resistances for the DCP register set to 7F hex and 00
     hex respectively.

15. Roffset = RW0/MI, when measuring between RW and RL.
     Roffset = RW127/MI, when measuring between RW and RH.

16. RDNL = (RWi RWi-1)/MI -1, for i = 8 to 127.

17. RINL = [RWi (MI i) RW0]/MI, for i = 8 to 127.

18.  TCR  =  ---M-----a----x-----R-----i----------M-----i--n------R----i-----     ------1----0----6-------           for i = 8 to 127, T = -40C to +125C. Max( ) is the maximum value of the resistance and Min( ) is the
                   R i  + 25 C                                                    + 165 C                           minimum value of the resistance over the temperature range.

19. Compliance to datasheet limits is assured by one or more methods: production test, characterization and/or design.

20. It is preferable to ramp up both the VLOGIC and the VCC supplies at the same time. If this is not possible it is recommended to ramp-up the VLOGIC
     first followed by the VCC.

21. VMATCH = [V(RWx)i - V(RWy)i]/LSB, for i = 1 to 127, x = 0 to 1 and y = 0 to 1.

22. RMATCH = (RWi,x - RWi,y)/MI, for i = 1 to 127, x = 0 to 1 and y = 0 to 1.

                                                                                8                                                                                                                        FN7904.0

                                                                                                                                                                                                         August 25, 2011
                                                ISL23428

DCP Macro Model

                                                          RTOTAL

                                           RH                                       RL

                                                      CH                    CL

                                                                CW          32pF

                                                32pF          32pF

                                                          RW

Timing Diagrams

Input Timing

                                                                                                          tCS

  CS                                tLEAD                 tCYC                                                  tLAG
SCK
SDI                                                                   ...          tFI              tRI
                                                                                         LSB
      tSU                           tH     tWL                      tWH

                            MSB                                        ...

SDO

Output Timing

                        CS

      SCK                           MSB                                        ...                                    tDIS
                           tSO        tV                  tHO                                 LSB

      SDO                                                                      ...

       SDI ADDR

XDCPTM Timing (for All Load Instructions)

            CS

                                                                                                          tDCP

SCK                                                               ...

SDI                         MSB                                   ...                    LSB

VW                                                                                                            *When CS is HIGH
SDO                                                                                                            SDO at Z or Hi-Z state

                                 9                                                                                                       FN7904.0
                                                                                                                                 August 25, 2011
                                                     ISL23428

Typical Performance Curves

           0.20                                                                   0.04

           0.10                                                                   0.02

DNL (LSB)  0.00                                                        DNL (LSB)  0.00

           -0.10                                                                  -0.02

           -0.20     32      64                  96              128              -0.04     32  64                      96              128
                  0                                                                      0

                         TAP POSITION (DECIMAL)                                                 TAP POSITION (DECIMAL)

           FIGURE 3. 10k DNL vs TAP POSITION, VCC = 3.3V, +25C                   FIGURE 4. 50k DNL vs TAP POSITION, VCC = 3.3V, +25C

           0.30                                                                   0.12

           0.15                                                                   0.09

INL (LSB)  0.00                                                        INL (LSB)  0.06

           -0.15                                                                  0.03

           -0.30     32      64                  96               128             0.00      32  64                      96              128
                  0                                                                     0

                         TAP POSITION (DECIMAL)                                                 TAP POSITION (DECIMAL)

           FIGURE 5. 10k INL vs TAP POSITION, VCC = 3.3V, +25C                   FIGURE 6. 50k INL vs TAP POSITION, VCC = 3.3V, +25C

           0.20                                                                   0.04

           0.10                                                                   0.02

RDNL (MI)  0.00                                                        RDNL (MI)  0.00

           -0.10                                                                  -0.02

           -0.20     32      64                  96               128             -0.04     32  64                      96               128
                  0                                                                      0

                         TAP POSITION (DECIMAL)                                                 TAP POSITION (DECIMAL)

           FIGURE 7. 10k RDNL vs TAP POSITION, VCC = 3.3V, +25C                  FIGURE 8. 50k RDNL vs TAP POSITION, VCC = 3.3V, +25C

                         10                                                                                                         FN7904.0
                                                                                                                            August 25, 2011
                                                                     ISL23428

Typical Performance Curves (Continued)

                     0.30                                                                             0.08

                     0.15                                                                             0.04

RINL (MI)            0.00                                                        RINL (MI)            0.00

                     -0.15                                                                            -0.04

                     -0.30     32            64            96               128                       -0.08 0  32                               64  96      128
                            0

                                   TAP POSITION (DECIMAL)                                                          TAP POSITION (DECIMAL)

                     FIGURE 9. 10k RINL vs TAP POSITION, VCC = 3.3V, +25C                            FIGURE 10. 50k RINL vs TAP POSITION, VCC = 3.3V, +25C

                     100                                                                              120

                                      +25C                +125C                                     100                                +25C      +125C

WIPER RESISTANCE ()  80                                                          WIPER RESISTANCE ()

                                                                                                      80

                     60

                     40        -40C                                                                  60
                                                                                                                                  -40C

                                                                                                      40

                     20                                                                               20

                     0    0    32            64            96               128                       0    0   32                               64  96      128

                                   TAP POSITION (DECIMAL)                                                          TAP POSITION (DECIMAL)

FIGURE 11. 10k WIPER RESISTANCE vs TAP POSITION, VCC = 3.3V                      FIGURE 12. 50k WIPER RESISTANCE vs TAP POSITION, VCC = 3.3V

                     200                                                                              40

                     150                                                                              30

TCv (ppm/C)         100                                                         TCv (ppm/C)         20

                     50                                                                               10

                     0    15   43            71            99        127                              0   15   43                        71         99      127

                                   TAP POSITION (DECIMAL)                                                          TAP POSITION (DECIMAL)

                     FIGURE 13. 10k TCv vs TAP POSITION, VCC = 3.3V                                       FIGURE 14. 50k TCv vs TAP POSITION, VCC = 3.3V

                                      11                                                                                                                        FN7904.0
                                                                                                                                                        August 25, 2011
                                                                                  ISL23428

Typical Performance Curves (Continued)

              500                                                                                                                                  120

TCr (ppm/C)  400                                                                                                                    TCr (ppm/C)
                                                                                                                                   90

              300
                                                                                                                                   60

              200

                                                                                                                                   30
              100

              0    15  43  71                      99                             127                                                              0    15  43  71                      99          127

                           TAP POSITION (DECIMAL)                                                                                                               TAP POSITION (DECIMAL)

                       FIGURE 15. 10k TCr vs TAP POSITION                                                                                          FIGURE 16. 50k TCr vs TAP POSITION, VCC = 3.3V

              20                                                                                                                                   120

              15                                                                                                                                   90

TCv (ppm/C)  10                                                                                                                     TCr (ppm/C)  60

              5                                                                                                                                    30

              0   15   43  71                      99                             127                                                              015      43  71                      99          127

                           TAP POSITION (DECIMAL)                                                                                                               TAP POSITION (DECIMAL)

              FIGURE 17. 100k TCv vs TAP POSITION, VCC = 3.3V                                                                                      FIGURE 18. 100k TCr vs TAP POSITION, VCC = 3.3V

                                                                       SCK CLOCK                                                                                                                                WIPER

                                                                          RW PIN                                                                                                                      CS RISING
              CH1: 1V/DIV, 1s/DIV
              CH2: 10mV/DIV, 1s/DIV                                                                                                                                                               CH1: 20mV/DIV, 2s/DIV
                                                                                                                                                                                                   CH2: 2V/DIV, 2s/DIV
                   FIGURE 19. WIPER DIGITAL FEED-THROUGH
                                                                                                                                                            FIGURE 20. WIPER TRANSITION GLITCH
                                          12
                                                                                                                                                                                                                                    FN7904.0
                                                                                                                                                                                                                            August 25, 2011
                                                                ISL23428

Typical Performance Curves (Continued)

1V/DIV                                                                                        0.5V/DIV                                            VCC
0.2s/DIV                                                                                     20s/DIV                                           WIPER

               CS RISING

               WIPER

FIGURE 21. WIPER LARGE SIGNAL SETTLING TIME                         FIGURE 22. POWER-ON START-UP IN VOLTAGE DIVIDER MODE

                                              CH1: RH TERMINAL                                1.8
                                              CH2: RW TERMINAL
                                                                                              1.6
0.5V/DIV, 0.2s/DIV
-3dB FREQUENCY = 1.4MHz AT MIDDLE TAP                               STANDBY CURRENT ICC (A)  1.4

     FIGURE 23. 10k -3dB CUT OFF FREQUENCY                                                    1.2

                                                                                              1.0
                                                                                                                      VCC = 5.5V, VLOGIC = 5.5V

                                                                                              0.8

                                                                                              0.6

                                                                                              0.4                    VCC = 1.7V, VLOGIC = 1.2V

                                                                                              0.2

                                                                                              0
                                                                                              -40       -15  10  35  60                          85     110

                                                                                                                 TEMPERATURE (C)

                                                                                              FIGURE 24. STANDBY CURRENT vs TEMPERATURE

Functional Pin Descriptions                                         Power Pins

Potentiometers Pins                                                 VCC
                                                                    Power terminal for the potentiometer section analog power
RHI AND RLI                                                         source. Can be any value needed to support voltage range of DCP
The high (RHi, i = 0, 1) and low (RLi, i = 0, 1) terminals of the   pins, from 1.7V to 5.5V, independent of the VLOGIC voltage.
ISL23428 are equivalent to the fixed terminals of a mechanical
potentiometer. RHi and RLi are referenced to the relative position  Bus Interface Pins
of the wiper and not the voltage potential on the terminals. With
WRi set to 127 decimal, the wiper will be closest to RHi, and with  SERIAL CLOCK (SCK)
the WRi set to 0, the wiper is closest to RLi.                      This input is the serial clock of the SPI serial interface.

RWI                                                                 SERIAL DATA INPUT (SDI)
RWi (i = 0, 1) is the wiper terminal, and it is equivalent to the   The SDI is a serial data input pin for SPI interface. It receives
movable terminal of a mechanical potentiometer. The position of     operation code, wiper address and data from the SPI remote
the wiper within the array is determined by the WRi register.       host device. The data bits are shifted in at the rising edge of the
                                                                    serial clock SCK, while the CS input is low.

           13                                                                                                                                           FN7904.0

                                                                                                                                                        August 25, 2011
    ISL23428

SERIAL DATA OUTPUT (SDO)                                              the same time, the resistance between RWi and RLi increases
                                                                      monotonically, while the resistance between RHi and RWi
The SDO is a serial data output pin. During a read cycle, the data    decreases monotonically.
bits are shifted out on the falling edge of the serial clock SCK and
will be available to the master on the following rising edge of SCK.  While the ISL23428 is being powered up, both WRi are reset to
                                                                      40h (64 decimal), which positions RWi at the center between RLi
The output type is configured through ACR[1] bit for Push-Pull or     and RHi.
Open Drain operation. Default setting for this pin is Push-Pull. An
external pull-up resistor is required for Open Drain output           The WRi can be read or written to directly using the SPI serial
operation. When CS is HIGH, the SDO pin is in tri-state (Z) or        interface, as described in the following sections.
high-tri-state (Hi-Z) depends on the selected configuration.
                                                                      Memory Description
CHIP SELECT (CS)
                                                                      The ISL23428 contains three volatile 8-bit registers: Wiper Register
CS LOW enables the ISL23428, placing it in the active power           WR0, Wiper Register WR1, and Access Control Register (ACR).
mode. A HIGH to LOW transition on CS is required prior to the         Memory map of ISL23428 is shown in Table 1. The Wiper Register
start of any operation after power-up. When CS is HIGH, the           WR0 at address 0 contains current wiper position of DCP0; the
ISL23428 is deselected and the SDO pin is at high impedance,          Wiper Register WR1 at address 1 contains current wiper position of
and the device will be in the standby state.                          DCP1. The Access Control Register (ACR) at address 10h contains
                                                                      information and control bits described in Table 2.
VLOGIC
Digital power source for the logic control section. It supplies an                 TABLE 1. MEMORY MAP
internal level translator for 1.2V to 5.5V serial bus operation. Use
the same supply as the I2C logic source.                              ADDRESS          VOLATILE         DEFAULT SETTING
                                                                         (hex)     REGISTER NAME                (hex)
Principles of Operation                                                   10
                                                                           1       ACR                                  40
The ISL23428 is an integrated circuit incorporating two DCPs               0
with its associated registers and an SPI serial interface providing                WR1                                  40
direct communication between a host and the potentiometer.
The resistor array is comprised of individual resistors connected                  WR0                                  40
in series. At either end of the array and between each resistor is
an electronic switch that transfers the potential at that point to              TABLE 2. ACCESS CONTROL REGISTER (ACR)
the wiper.
                                                                      BIT # 7   6  5     4        3     2               1            0
The electronic switches on the device operate in a
"make-before-break" mode when the wiper changes tap                   NAME/ 0 SHDN 0 0            0     0 SDO 0
positions.
                                                                      VALUE
Voltage at any DCP pins, RHi, RLi or RWi, should not exceed VCC
level at any conditions during power-up and normal operation.         The SDO bit (ACR[1]) configures type of SDO output pin. The
                                                                      default value of SDO bit is 0 for Push-Pull output. The SDO pin
The VLOGIC pin is the terminal for the logic control digital power    can be configured as Open Drain output for some applications. In
source. It should use the same supply as the SPI logic source         this case, an external pull-up resistor is required; reference the
which allows reliable communication with a wide range of              "Serial Interface Specification" on page 7.
microcontrollers and is independent from the VCC level. This is
extremely important in systems where the master supply has            Shutdown Function
lower levels than DCP analog supply.
                                                                      The SHDN bit (ACR[6]) disables or enables shutdown mode for all
DCP Description                                                       DCP channels simultaneously. When this bit is 0, i.e., each DCP is
                                                                      forced to end-to-end open circuit and each RW shorted to RL
Each DCP is implemented with a combination of resistor                through a 2k serial resistor, as shown in Figure 25. Default value
elements and CMOS switches. The physical ends of each DCP are         of the SHDN bit is 1.
equivalent to the fixed terminals of a mechanical potentiometer
(RHi and RLi pins). The RWi pin of the DCP is connected to                                        RH
intermediate nodes, and is equivalent to the wiper terminal of a
mechanical potentiometer. The position of the wiper terminal                                                                     RW
within the DCP is controlled by an 8-bit volatile Wiper Register                                                     2k
(WRi). When the WR of a DCP contains all zeroes
(WRi[7:0] = 00h), its wiper terminal (RWi) is closest to its "Low"                                                               RL
terminal (RLi). When the WRi register of a DCP contains all ones
(WRi[7:0] = 7Fh), its wiper terminal (RWi) is closest to its "High"          FIGURE 25. DCP CONNECTION IN SHUTDOWN MODE
terminal (RHi). As the value of the WRi increases from all zeroes
(0) to all ones (127 decimal), the wiper moves monotonically
from the position closest to RLi to the position closest to RHi. At

14                                                                                                                          FN7904.0

                                                                                                           August 25, 2011
                                                                       ISL23428

When the device enters shutdown, all current DCP WR settings are                                SPI Serial Interface
maintained. When the device exits shutdown, the wipers will
return to the previous WR settings after a short settling time                                  The ISL23428 supports an SPI serial protocol, mode 0. The
(see Figure 26).                                                                                device is accessed via the SDI input and SDO output with data
                                                                                                clocked in on the rising edge of SCK, and clocked out on the
WIPER VOLTAGE, VRW (V)                                                                          falling edge of SCK. CS must be LOW during communication with
                                                                                                the ISL23428. The SCK and CS lines are controlled by the host or
                                                                                                master. The ISL23428 operates only as a slave device.

                        POWER-UP            MID SCALE = 40H                                     All communication over the SPI interface is conducted by
                                                                                                sending the MSB of each byte of data first.

                            USER PROGRAMMED                AFTER SHDN                           Protocol Conventions

                            SHDN ACTIVATED  SHDN RELEASED                                       The SPI protocol contains Instruction Byte followed by one or more
                                                                         WIPER RESTORE TO       Data Bytes. A valid Instruction Byte contains instruction as the three
                                                                         THE ORIGINAL POSITION  MSBs, with the following five register address bits (see Table 3).

                                                SHDN MODE                                       The next byte sent to the ISL23428 is the Data Byte.

0                                                   TIME (s)

                                                                                                             TABLE 3. INSTRUCTION BYTE FORMAT

                            FIGURE 26. SHUTDOWN MODE WIPER RESPONSE                                 BIT # 7  6   5            4  3          2         1   0

                                                                                                    I2       I1  I0 R4 R3 R2 R1 R0

                                                                                                Table 4 contains a valid instruction set for ISL23428.

                                                                                                If the [R4:R0] bits are zero or one, then the read or write is to the
                                                                                                WRi register. If the [R4:R0] are 10000, then the operation is to
                                                                                                the ACR.

                                                                       TABLE 4. INSTRUCTION SET

                                                    INSTRUCTION SET

                        I2  I1              I0      R4        R3       R2                       R1  R0                           OPERATION

                        0   0               0       X         X        X                        X   X        NOP
                                                                                                             ACR READ
                        0   0               1       X         X        X                        X   X        ACR WRTE
                                                                                                             WRi or ACR READ
                        0   1               1       X         X        X                        X   X        WRi or ACR WRTE

                        1   0               0       R4        R3       R2                       R1  R0

                        1   1               0       R4        R3       R2                       R1  R0

Where X means "do not care".

                                                15                                                                                                       FN7904.0

                                                                                                                                               August 25, 2011
                                     ISL23428

  CS         1   2       3     4  5  6                             7      8       9 10 11 12 13 14 15 16
SCK

SDI     WR INSTRUCTION              ADDR                                               DATA BYTE
SDO

                               FIGURE 27. TWO BYTE WRITE SEQUENCE

  CS  1                     8                                         16                24                    32
SCK
SDI     RD      ADDR                                                        NOP
SDO                                                                          RD
                                                                                  ADDR             READ DATA

                               FIGURE 28. FOUR BYTE READ SEQUENCE

Write Operation                                                       Read Operation

A write operation to the ISL23428 is a two or more bytes              A Read operation to the ISL23428 is a four byte operation. First,
operation. First, It requires the CS transition from HIGH-to-LOW.     It requires the CS transition from HIGH-to-LOW. Then the host
Then the host sends a valid Instruction Byte, followed by one or      sends a valid Instruction Byte, followed by a "dummy" Data Byte,
more Data Bytes to the SDI pin. The host terminates the write         NOP Instruction Byte and another "dummy" Data Byte to SDI pin.
operation by pulling the CS pin from LOW-to-HIGH. Instruction is      The SPI host receives the Instruction Byte (instruction code +
executed on the rising edge of CS (see Figure 27).                    register address) and requested Data Byte from SDO pin on the
                                                                      rising edge of SCK during third and fourth bytes, respectively. The
                                                                      host terminates the read by pulling the CS pin from LOW-to-HIGH
                                                                      (see Figure 28).

             16                                                                                                   FN7904.0

                                                                                                                  August 25, 2011
                            ISL23428

Applications Information                                                    The first part starts by HIGH-to-LOW transition on CS line,
                                                                            followed by N two bytes read instruction on SDI line with reversed
Communicating with ISL23428                                                 chain access sequence: the instruction byte + dummy data byte
                                                                            for the last DCP in chain is going first, followed by LOW-to-HIGH
Communication with ISL23428 proceeds using SPI interface                    transition on CS line. The read instructions are executed during
through the ACR (address 10000b), WR0 (addresses 00000b)                    the second part of read sequence. It also starts by HIGH-to-LOW
and WR1 (addresses 00001b) registers.                                       transition on CS line, followed by N number of two bytes NOP
                                                                            instructions on SDI line and LOW-to-HIGH transition of CS. The
The wiper of the potentiometer is controlled by the WRi register.           data is read on every even byte during the second part of the
Writes and reads can be made directly to these registers to                 read sequence while every odd byte contains code 111b followed
control and monitor the wiper position.                                     by address from which the data is being read.

Daisy Chain Configuration                                                   Wiper Transition

When an application needs more than one ISL23428, it can                    When stepping up through each tap in voltage divider mode,
communicate with all of them without additional CS lines by                 some tap transition points can result in noticeable voltage
daisy chaining the DCPs as shown in Figure 29. In Daisy Chain               transients, or overshoot/undershoot, resulting from the sudden
configuration, the SDO pin of the previous chip is connected to             transition from a very low impedance "make" to a much higher
the SDI pin of the following chip, and each CS and SCK pins are             impedance "break" within a short period of time (<1s). There
connected to the corresponding microcontroller pins in parallel,            are several code transitions such as 0Fh to 10h, 1Fh to 20h,...,
like regular SPI interface implementation. The Daisy Chain                  6Fh to 7Fh, which have higher transient glitch. Note that all
configuration can also be used for simultaneous setting of                  switching transients will settle well within the settling time as
multiple DCPs. Note, the number of daisy chained DCPs is                    stated in the datasheet. A small capacitor can be added
limited only by the driving capabilities of the SCK and CS pins of          externally to reduce the amplitude of these voltage transients,
the microcontroller; for larger number of SPI devices, buffering of         but that will also reduce the useful bandwidth of the circuit, thus
SCK and CS lines is required.                                               this may not be a good solution for some applications. It may be
                                                                            a good idea, in that case, to use fast amplifiers in a signal chain
Daisy Chain Write Operation                                                 for fast recovery.

The write operation starts by HIGH-to-LOW transition on CS line,            VLOGIC Requirements
followed by N number of two bytes write instructions on SDI line
with reversed chain access sequence: the instruction byte + data            It is recommended to keep VLOGIC powered all the time during
byte for the last DCP in chain is going first, as shown in Figure 30,       normal operation. In a case where turning VLOGIC OFF is
where N is a number of DCPs in chain. The serial data is going              necessary, it is recommended to ground the VLOGIC pin of the
through DCPs from DCP0 to DCP(N-1) as follows: DCP0 --> DCP1 -->            ISL23428. Grounding the VLOGIC pin or both VLOGIC and VCC does
DCP2 --> ... --> DCP(N-1). The write instruction is executed on the         not affect other devices on the same bus. It is good practice to put
rising edge of CS for all N DCPs simultaneously.                            a 1F capacitor in parallel with 0.1F decoupling capacitor close to
                                                                            the VLOGIC pin.
Daisy Chain Read Operation
                                                                            VCC Requirements and Placement
The read operation consists of two parts: first, send the read
instructions (N two bytes operation) with valid address; second,            It is recommended to put a 1F capacitor in parallel with 0.1F
read the requested data while sending NOP instructions (N two               decoupling capacitor close to the VCC pin.
bytes operation) as shown in Figures 31 and 32.

                                                                            N DCP IN A CHAIN

          CS      DCP0      DCP1                                            DCP2                   DCP(N-1)
       SCK
     MOSI         CS   SDO  CS                                         SDO  CS                SDO  CS   SDO
     MISO         SCK       SCK                                             SCK                    SCK
                  SDI       SDI                                             SDI                    SDI
C

                            FIGURE 29. DAISY CHAIN CONFIGURATION

              17                                                                                             FN7904.0

                                                                                                        August 25, 2011
                                                   ISL23428

                CS                       16 CLKLS               16 CLKS                    16 CLKS
              SCK                  WR D C P2                 WR D C P1              WR D C P0
                                                                                   WR D C P1
                SDI                                          WR D C P2             WR D C P2
            SDO 0
            SDO 1
            SDO 2

                                   FIGURE 30. DAISY CHAIN WRITE SEQUENCE OF N = 3 DCP

        CS           1          2  3  4      5     6         7  8  9     10 11 12 13 14 15 16
      SCK
       SDI           INSTRUCTION                   ADDR                             DATA IN
     SDO                                                                           DATA OUT

  CS                                         FIGURE 31. TWO BYTE READ INSTRUCTION
SCK
SDI                   16 CLKS      16 CLKS         16 CLKS              16 CLKS      16 CLKS       16 CLKS
SDO                  RD DCP2       RD DCP1         RD DCP0                  NOP          NOP           NOP

                                                                         DCP2 OUT  DCP1 OUT         DCP0 OUT

                                   FIGURE 32. DAISY CHAIN READ SEQUENCE OF N = 3 DCP

                        18                                                                                    FN7904.0

                                                                                                              August 25, 2011
                                     ISL23428

Revision History

The revision history provided is for informational purposes only and is believed to be accurate, but not warranted. Please go to web to make
sure you have the latest Rev.

  DATE   REVISION                              CHANGE
8/25/11  FN7904.0
                   Initial Release.

Products

Intersil Corporation is a leader in the design and manufacture of high-performance analog semiconductors. The Company's products address
some of the industry's fastest growing markets, such as, flat panel displays, cell phones, handheld products, and notebooks. Intersil's product
families address power management and analog signal processing functions. Go to www.intersil.com/products for a complete list of Intersil
product families.

For a complete listing of Applications, Related Documentation and Related Parts, please see the respective device information page on
intersil.com: ISL23428

To report errors or suggestions for this datasheet, please go to www.intersil.com/askourstaff

FITs are available from our website at http://rel.intersil.com/reports/search.php

                                                           For additional products, see www.intersil.com/product_tree

                                 Intersil products are manufactured, assembled and tested utilizing ISO9000 quality systems as noted
                                                      in the quality certifications found at www.intersil.com/design/quality

Intersil products are sold by description only. Intersil Corporation reserves the right to make changes in circuit design, software and/or specifications at any time
without notice. Accordingly, the reader is cautioned to verify that data sheets are current before placing orders. Information furnished by Intersil is believed to be
accurate and reliable. However, no responsibility is assumed by Intersil or its subsidiaries for its use; nor for any infringements of patents or other rights of third
parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of Intersil or its subsidiaries.

                                            For information regarding Intersil Corporation and its products, see www.intersil.com

         19                                            FN7904.0

                                                       August 25, 2011
                                                           ISL23428

Package Outline Drawing

M14.173

14 LEAD THIN SHRINK SMALL OUTLINE PACKAGE (TSSOP)
Rev 3, 10/09

                                                                                  A
                                                             13
                                                    5.00 0.10

                           14                8                                           SEE
                                                                                     DETAIL "X"

6.40

      4.40 0.10                                  PIN #1
                                                I.D. MARK

      2     3

0.20 C B A                 1                 7

                                   0.65         B                                                      0.09-0.20
                                                                                                                      END VIEW
                                   TOP VIEW
                                                                                                                                  1.00 REF

                        H                            0.05                            0.90 +0.15/-0.10
         C
                                                                     1.20 MAX                                                               GAUGE
      SEATING                                  0.25 +0.05/-0.06 5                                                                           PLANE
      PLANE                                                                                                                                        0.25
                                                 0.10 CBA
            0.10 C                 SIDE VIEW                                          0.05 MIN                                              0-8
                                                                                     0.15 MAX                                               0.60 0.15

                                                                                                       DETAIL "X"

                                                (1.45)

         (5.65)                                                                      NOTES:

         (0.65 TYP)                             (0.35 TYP)                               1. Dimension does not include mold flash, protrusions or gate burrs.
                                                                                            Mold flash, protrusions or gate burrs shall not exceed 0.15 per side.
            TYPICAL RECOMMENDED LAND PATTERN
                                                                                         2. Dimension does not include interlead flash or protrusion. Interlead
                                                                                            flash or protrusion shall not exceed 0.25 per side.

                                                                                         3. Dimensions are measured at datum plane H.
                                                                                         4. Dimensioning and tolerancing per ASME Y14.5M-1994.
                                                                                         5. Dimension does not include dambar protrusion. Allowable protrusion

                                                                                            shall be 0.80mm total in excess of dimension at maximum material
                                                                                            condition. Minimum space between protrusion and adjacent lead is 0.07mm.
                                                                                         6. Dimension in ( ) are for reference only.
                                                                                         7. Conforms to JEDEC MO-153, variation AB-1.

                               20                                                                                                                  FN7904.0

                                                                                                                                                   August 25, 2011
                                                                       ISL23428

Ultra Thin Quad Flat No-Lead Plastic Package (UTQFN)

                                                D    AB                L16.2.6x1.8A
                                                           E
                   6                                                   16 LEAD ULTRA THIN QUAD FLAT NO-LEAD PLASTIC PACKAGE
        INDEX AREA N
                                                                                           MILLIMETERS
            2X 0.10 C
                                          12                           SYMBOL        MIN   NOMINAL MAX              NOTES

                2X 0.10 C                                                        A   0.45  0.50               0.55                   -

                                         TOP VIEW                                A1  -                   -    0.05                   -

                                                                                 A3        0.127 REF                                 -

                                                                                 b   0.15  0.20               0.25                   5

                                                                                 D   2.55  2.60               2.65                   -

        0.10 C                                       C                           E   1.75  1.80               1.85                   -

        0.05 C        A                                                          e         0.40 BSC                                  -

   SEATING PLANE                                                                 K   0.15                -    -                      -
                                A1

                                    SIDE VIEW                                    L   0.35  0.40               0.45                   -

                                                                                 L1  0.45  0.50               0.55                   -

                                       e                                         N                       16                          2
                PIN #1 ID
                                                   K                             Nd                      4                           3
                                     12                 NX L
                        L1                                                       Ne                      4                           3

                                                                                     0                   -    12                     4

        (DATUM B)                                    NX b 5                                                         Rev. 5 2/09
               (DATUM A)                             16X
                                                                       NOTES:
                                                         0.10 M C A B
                                                         0.05 M C      1. Dimensioning and tolerancing conform to ASME Y14.5-1994.

                                                                       2. N is the number of terminals.

                                    BOTTOM VIEW                        3. Nd and Ne refer to the number of terminals on D and E side,
                                                                           respectively.

                                                                       4. All dimensions are in millimeters. Angles are in degrees.

                                              CL                       5. Dimension b applies to the metallized terminal and is measured
                                                                           between 0.15mm and 0.30mm from the terminal tip.
                                           e
NX (b)          (A1)                CC                                 6. The configuration of the pin #1 identifier is optional, but must be
                                                                           located within the zone indicated. The pin #1 identifier may be
5                                                               L          either a mold or mark feature.
                                                         TERMINAL TIP
   SECTION "C-C"                                                       7. Maximum package warpage is 0.05mm.

                                                                       8. Maximum allowable burrs is 0.076mm in all directions.

                                                                       9. JEDEC Reference MO-255.

                                                                       10. For additional information, to assist with the PCB Land Pattern
                                                                            Design effort, see Intersil Technical Brief TB389.

                                    3.00

                                    1.80

                1.40                               1.40

        2.20
                0.90
                                                                 0.40

                                    0.20           0.20

                      0.50
                                           0.40

                                    10 LAND PATTERN

                                    21                                                                                           FN7904.0

                                                                                                                    August 25, 2011

ISL23428TFVZ-T7A器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved