电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索

ISL23345TFRZ-T7A

器件型号:ISL23345TFRZ-T7A
器件类别:半导体    数字电位计IC   
文件大小:7665.37KB,共0页
厂商名称:Intersil [Intersil Corporation]
厂商官网:http://www.intersil.com/cda/home/
下载文档

器件描述

Digital Potentiometer ICs 256 TAPVOLATILE I2C QUAD FL RNG IND

参数

产品属性属性值
产品种类:
Product Category:
Digital Potentiometer ICs
制造商:
Manufacturer:
Intersil
RoHS:Details
系列:
Series:
ISL23345
Resistance:100 kOhms
Number of POTs:Quad
Taps per POT:256
Wiper Memory:Volatile
Digital Interface:Serial (I2C)
工作电源电压:
Operating Supply Voltage:
3.3 V
工作电源电流:
Operating Supply Current:
18 uA
最大工作温度:
Maximum Operating Temperature:
+ 125 C
安装风格:
Mounting Style:
SMD/SMT
封装 / 箱体:
Package / Case:
QFN-EP-20
封装:
Packaging:
Reel
封装:
Packaging:
Cut Tape
商标:
Brand:
Intersil
高度:
Height:
0.86 mm (Max)
长度:
Length:
4 mm
最小工作温度:
Minimum Operating Temperature:
- 40 C
工厂包装数量:
Factory Pack Quantity:
250
Supply Type:Analog and Digital
电源电压-最大:
Supply Voltage - Max:
5.5 V
电源电压-最小:
Supply Voltage - Min:
1.7 V
Taper:Linear
宽度:
Width:
3 mm

ISL23345TFRZ-T7A器件文档内容

Quad, 256 Tap, Low Voltage                                               Digitally Controlled

Potentiometer (XDCP™)

ISL23345                                                                 Features

The ISL23345 is a volatile, low voltage, low noise, low power,           • Four potentiometers per package

256 tap, quad digitally controlled potentiometer (DCP) with an           • 256 resistor taps

I2C Bus™ interface. It integrates four DCP cores, wiper switches

and control logic on a monolithic CMOS integrated circuit.               • 10kΩ, 50kΩ or 100kΩ total resistance

Each digitally controlled potentiometer is implemented with a            • I2C serial interface

combination of resistor elements and CMOS switches. The                     -  No additional level translator for low bus supply

position of the wipers are controlled by the user through the               -  Three address pins allow up to eight devices per bus

I2C bus interface. Each potentiometer has an associated

volatile Wiper Register (WRi, i = 0, 1, 2, 3) that can be directly       •  Maximum supply current without serial bus activity

written to and read by the user. The contents of the WRi                    (standby)

controls the position of the wiper. When powered on, the wiper              -  5µA @ VCC and VLOGIC = 5V

of each DCP will always commence at mid-scale (128 tap                      -  2µA @ VCC and VLOGIC = 1.7V

position).                                                               •  Shutdown Mode

The low voltage, low power consumption, and small package                   -  Forces the DCP into an end-to-end open circuit and RWi                                      is

of the ISL23345 make it an ideal choice for use in battery                     connected to RLi internally

operated equipment. In addition, the ISL23345 has a VLOGIC                  -  Reduces power consumption by disconnecting the DCP

pin allowing down to 1.2V bus operation, independent from the                  resistor from the circuit

VCC value. This allows for low logic levels to be connected              •  Power supply

directly to the ISL23345 without passing through a voltage                  -  VCC = 1.7V to 5.5V analog power supply

level shifter.                                                              -  VLOGIC = 1.2V to 5.5V I2C bus/logic power supply

The DCP can be used as a three-terminal potentiometer or as a            •  Wiper resistance: 70Ω typical @ VCC = 3.3V

two-terminal variable resistor in a wide variety of applications

including control, parameter adjustments, and signal processing.         •  Power-on preset to mid-scale (128 tap position)

Applications                                                             • Extended industrial temperature range: -40°C to +125°C

• Power supply margining                                                 • 20 Ld TSSOP or 20 QFN packages

• Trimming sensor circuits                                               • Pb-free (RoHS compliant)

• Gain adjustment in battery powered instruments

• RF power amplifier bias compensation

                10000

                                                                                         VREF

                8000

RESISTANCE (Ω)  6000                                                                     RH1

                                                                                                                 -                VREF_M

                4000                                                           1 DCP                       RW1

                                                                               of                                +

                                                                               ISL23345

                2000                                                                                                ISL28114

                                                                                                      RL1

                0

                       0   64                  128     192          256

                               TAP POSITION (DECIMAL)

                FIGURE 1.  FORWARD AND BACKWARD RESISTANCE vs TAP                                     FIGURE 2.  VREF ADJUSTMENT

                           POSITION, 10kΩ DCP

June 21, 2011                  1                                  CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.

FN7872.0                                                            1-888-INTERSIL or 1-888-468-3774  |Copyright Intersil Americas Inc. 2011. All Rights Reserved

                                                                  Intersil (and design) and XDCP are trademarks owned by Intersil Corporation or one of its subsidiaries.

                                                                               All other trademarks mentioned are the property of their respective owners
                                                           ISL23345

Block  Diagram

                              VLOGIC                       VCC

                                                                                                             RH0

                                                                                  WR0                        RW0

            SCL                                                                   VOLATILE

                                                           POWER UP              REGISTER

            SDA                                            INTERFACE                                         RL0

                                 I/O                LEVEL  CONTROL                                           RH1

            A0                BLOCK            SHIFTER                            WR1

                                                           AND                    VOLATILE                   RW1

            A1                                             STATUS                REGISTER

            A2                                             LOGIC                                             RL1

                                                                                                             RH2

                                                                                  WR2                        RW2

                                                                                  VOLATILE

                                                                                 REGISTER

                                                                                                             RL2

                                                                                                             RH3

                                                                                  WR3

                                                                                  VOLATILE                   RW3

                                                                                 REGISTER

                                                                                                             RL3

                                                           GND

Pin  Configurations                                                   Pin    Descriptions

                         ISL23345                                     TSSOP  QFN  SYMBOL                     DESCRIPTION

                     (20 LD TSSOP)                                    1      19        RL0  DCP0 “low” terminal

                         TOP VIEW

            RL0  1                         20  RL3                    2      20   RW0       DCP0 wiper terminal

            RW0  2                         19  RW3                    3      1         VCC  Analog power supply.

            VCC  3                         18  RH3                                          Range 1.7V to 5.5V

            RH0  4                         17  RL2                    4      2         RH0  DCP0 “high” terminal

            RL1  5                         16  RW2                    5      3         RL1  DCP1 “low” terminal

            RW1  6                         15  RH2                    6      4    RW1       DCP1 wiper terminal

            RH1  7                         14  SCL

            GND  8                         13  SDA                    7      5         RH1  DCP1 “high” terminal

       VLOGIC    9                         12  A2                     8      6    GND       Ground pin

            A0   10                        11  A1                     9      7    VLOGIC    I2C bus /logic supply. Range 1.2V to 5.5V

                                                                      10     8         A0   Logic Pin - Hardwire slave address pin for

                                                                                            I2C serial bus.

                         ISL23345                                                           Range: VLOGIC or GND

                         (20 LD QFN)

                         TOP VIEW                                     11     9         A1   Logic Pin - Hardwire slave address pin for

                 RW0     RL0     RL3  RW3                                                   I2C serial bus.

                                                                                            Range: VLOGIC or GND

                 20      19      18   17                              12     10        A2   Logic Pin - Hardwire slave address pin for

                                                                                            I2C serial bus.

       VCC  1                                  166  RH3                                     Range: VLOGIC or GND

       RH0  2                                  15   RL2               13     11        SDA  Logic Pin - Serial bus data input/open

                                                                                            drain output

       RL1  3                                  14   RW2

                                                                      14     12        SCL  Logic Pin - Serial bus clock input

       RW1  4                                  13   RH2               15     13        RH2  DCP2 “high” terminal

       RH1  5                                  12   SCL               16     14   RW2       DCP2 wiper terminal

       GND  6                                  11   SDA               17     15        RL2  DCP2 “low” terminal

                 7       8       9    10                              18     16   RH3       DCP3 “high” terminal

                 VLOGIC  A0      A1   A2                              19     17   RW3       DCP3 wiper terminal

                                                                      20     18        RL3  DCP3 “low” terminal

                              2                                                                                                 FN7872.0

                                                                                                                          June 21, 2011
                                          ISL23345

Ordering Information

                                          RESISTANCE

        PART NUMBER                       OPTION      TEMP RANGE   PACKAGE                                                                      PKG.

        (Notes 1, 2, 3)     PART MARKING  (kΩ)        (°C)         (Pb-free)                                                                    DWG. #

ISL23345TFVZ             23345 TFVZ       100         -40 to +125  20 Ld TSSOP    MDP0044

ISL23345UFVZ             23345 UFVZ       50          -40 to +125  20 Ld TSSOP    MDP0044

ISL23345WFVZ             23325 WFVZ       10          -40 to +125  20 Ld TSSOP    MDP0044

ISL23345TFRZ             345T             100         -40 to +125  20 Ld 3x4 QFN  L20.3x4

ISL23345UFRZ             345U             50          -40 to +125  20 Ld 3x4 QFN  L20.3x4

ISL23345WFRZ             345W             10          -40 to +125  20 Ld 3x4 QFN  L20.3x4

NOTES:

1. Add “-TK” suffix for 1k unit or “-T7A” suffix for 250 unit Tape and Reel options. Please refer to TB347 for details on reel specifications.

2.  These Intersil Pb-free plastic packaged products employ special Pb-free material sets, molding compounds/die attach materials, and 100% matte tin

    plate plus anneal (e3 termination finish, which is RoHS compliant and compatible with both SnPb and Pb-free soldering operations). Intersil Pb-free

    products are MSL classified at Pb-free peak reflow temperatures that meet or exceed the Pb-free requirements of IPC/JEDEC J STD-020.

3. For Moisture Sensitivity Level (MSL), please see device information page for ISL23345. For more information on MSL please see techbrief TB363.

                         3                                                                                                                         FN7872.0

                                                                                                                                                June 21, 2011
                                                                                                     ISL23345

Absolute Maximum Ratings                                                                                            Thermal Information

Supply Voltage Range                                                                                                Thermal Resistance (Typical)                    θJA (°C/W)  θJC (°C/W)

VCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .  -0.3V to 6.0V  20 Ld TSSOP Package (Notes 4, 6) . . . . . .      85         33

VLOGIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .     -0.3V to 6.0V  20 Ld QFN Package (Notes 5, 7) . . . . . . . .    40         4

Voltage on Any DCP Terminal Pin . . . . . . . . . . . . . . . . . . . . . . .                        -0.3V to 6.0V  Maximum Junction Temperature (Plastic Package) . . . . . . . . . . . .+150°C

Voltage on Any Digital Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V to 6.0V                   Storage Temperature Range. . . . . . . . . . . . . . . . . . . . . . . .-65°C to +150°C

Wiper Current IW (10s) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ±6mA               Pb-Free Reflow Profile . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . see link below

ESD Rating                                                                                                          http://www.intersil.com/pbfree/Pb-FreeReflow.asp

Human Body Model (Tested per JESD22-A114E) . . . . . . . . . . . . . . . . 6kV

CDM Model (Tested per JESD22-A114E) . . . . . . . . . . . . . . . . . . . . . . . 1kV                               Recommended Operating Conditions

Machine Model (Tested per JESD22-A115-A) . . . . . . . . . . . . . . . . .                           300V

Latch Up (Tested per JESD-78B; Class 2, Level A) . . . . 100mA @ +125°C                                             Temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .-40°C to +125°C

                                                                                                                    VCC Supply Voltage. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.7V to 5.5V

                                                                                                                    VLOGIC Supply Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1.2V to 5.5V

                                                                                                                    DCP Terminal Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .0 to VCC

                                                                                                                    Max Wiper Current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ±3mA

CAUTION: Do not operate at or near the maximum ratings listed for extended periods of time. Exposure to such conditions may adversely impact product

reliability and result in failures not covered by warranty.

NOTES:

4.  θJA is measured with the component mounted on a high effective thermal conductivity test board in free air. See Tech Brief TB379 for details.

5.  θJA is measured in free air with the component mounted on a high effective thermal conductivity test board with “direct attach” features. See Tech

    Brief TB379.

6. For θJC, the “case temp” location is taken at the package top center.

7. For θJC, the “case temp” location is the center of the exposed metal pad on the package underside.

Analog Specifications                  VCC = 2.7V to 5.5V, VLOGIC = 1.2V to 5.5V over recommended operating conditions unless otherwise

                                       stated. Boldface limits apply over the operating temperature range, -40°C to +125°C.

                                                                                                                                                  MIN                     MAX

SYMBOL                PARAMETER                                                                        TEST CONDITIONS  (Note 20)                       TYP (Note 8)  (Note 20)  UNITS

    RTOTAL  RH to RL Resistance                              W option                                                                                   10                       kΩ

                                                             U option                                                                                   50                       kΩ

                                                             T option                                                                                   100                      kΩ

            RH to RL Resistance Tolerance                                                                                                         -20   ±2                +20        %

            End-to-End Temperature Coefficient               W option                                                                                   125                      ppm/°C

                                                             U option                                                                                   65                       ppm/°C

                                                             T option                                                                                   45                       ppm/°C

VRH, VRL    DCP Terminal Voltage                             VRH or VRL to GND                                                                    0                       VCC        V

    RW      Wiper Resistance                                 RH - floating, VRL = 0V, force IW current to the                                           70                200        Ω

                                                             wiper, IW = (VCC - VRL)/RTOTAL, VCC = 2.7V to 5.5V

                                                             VCC = 1.7V                                                                                 580                          Ω

CH/CL/CW    Terminal Capacitance                             See “DCP Macro Model” on page 9                                                            32/32/32                 pF

ILkgDCP     Leakage on DCP Pins                              Voltage at pin from GND to VCC                                                       -0.4  < 0.1             0.4    µA

    Noise   Resistor Noise Density                           Wiper at middle point, W option                                                            16                       nV     Hz

                                                             Wiper at middle point, U option                                                            49                       nV     Hz

                                                             Wiper at middle point, T option                                                            61                       nV     Hz

Feed Thru   Digital Feed-through from Bus to Wiper           Wiper at middle point                                                                      -65                      dB

    PSRR    Power Supply Reject Ratio                        Wiper output change if VCC change ±10%;                                                    -75                      dB

                                                             wiper at middle point

                                 4                                                                                                                                               FN7872.0

                                                                                                                                                                                 June 21, 2011
                                                                 ISL23345

Analog Specifications                VCC = 2.7V to 5.5V, VLOGIC = 1.2V to 5.5V over recommended operating conditions unless otherwise

                                     stated. Boldface limits apply over the operating temperature range, -40°C to +125°C. (Continued)

                                                                                                      MIN                      MAX

SYMBOL                   PARAMETER                                 TEST CONDITIONS                    (Note 20)  TYP (Note 8)  (Note 20)  UNITS

VOLTAGE DIVIDER MODE (0V @ RL; VCC @ RH; measured at RW, unloaded)

INL           Integral Non-linearity, Guaranteed      W option                                        -1.0       ±0.5          +1.0       LSB

(Note 13)     Monotonic                                                                                                                   (Note 9)

                                                      U, T option                                     -0.5       ±0.15         +0.5       LSB

                                                                                                                                          (Note 9)

DNL           Differential Non-linearity, Guaranteed  W option                                        -1         ±0.4          +1         LSB

(Note 12)     Monotonic                                                                                                                   (Note 9)

                                                      U, T option                                     -0.4       ±0.1          +0.4       LSB

                                                                                                                                          (Note 9)

FSerror       Full-scale Error                        W option                                        -5         -2            0          LSB

(Note 11)                                                                                                                                 (Note 9)

                                                      U, T option                                     -2         -0.5          0          LSB

                                                                                                                                          (Note 9)

ZSerror       Zero-scale Error                        W option                                        0          2             5          LSB

(Note 10)                                                                                                                                 (Note 9)

                                                      U, T option                                     0          0.4           2          LSB

                                                                                                                                          (Note 9)

Vmatch        DCP to DCP Matching                     DCPs at same tap position, same voltage at all  -2         ±0.5          2          LSB

(Note 22)                                             RH terminals, and same voltage at all RL                                            (Note 9)

                                                      terminals

TCV           Ratiometric Temperature Coefficient     W option, Wiper Register set to 80 hex                     8                        ppm/°C

(Notes 14)                                            U option, Wiper Register set to 80 hex                     4                        ppm/°C

                                                      T option, Wiper Register set to 80 hex                     2.3                      ppm/°C

tLS_Settling  Large Signal Wiper Settling Time        From code 0 to FF hex, measured from 0 to                  300                      ns

                                                      1LSB settling of the wiper

fcutoff       -3dB Cutoff Frequency                   Wiper at middle point W option                             1200                     kHz

                                                      Wiper at middle point U option                             250                      kHz

                                                      Wiper at middle point T option                             120                      kHz

RHEOSTAT MODE (Measurements between RW and RL pins with RH not connected, or between RW and RH with RL not connected)

RINL          Integral Non-linearity, Guaranteed      W option; VCC = 2.7V to 5.5V                    -2.0       ±1            +2.0       MI

(Note 18)     Monotonic                                                                                                                   (Note 15)

                                                      W option; VCC = 1.7V                                       10.5                     MI

                                                                                                                                          (Note 15)

                                                      U, T option; VCC = 2.7V to 5.5V                 -1.0       ±0.3          +1.0       MI

                                                                                                                                          (Note 15)

                                                      U, T option; VCC = 1.7V                                    2.1                      MI

                                                                                                                                          (Note 15)

RDNL          Differential Non-linearity, Guaranteed  W option; VCC = 2.7V to 5.5V                    -1         ±0.4          +1         MI

(Note 17)     Monotonic                                                                                                                   (Note 15)

                                                      W option; VCC = 1.7V                                       ±0.6                     MI

                                                                                                                                          (Note 15)

                                                      U, T option; VCC = 2.7V to 5.5V                 -0.5       ±0.15         +0.5       MI

                                                                                                                                          (Note 15)

                                                      U, T option; VCC = 1.7V                                    ±0.35                    MI

                                                                                                                                          (Note 15)

                                5                                                                                                         FN7872.0

                                                                                                                                          June 21, 2011
                                                 ISL23345

Analog     Specifications               VCC = 2.7V to 5.5V, VLOGIC = 1.2V to 5.5V over recommended operating conditions unless otherwise

                                        stated. Boldface limits apply over the operating temperature range, -40°C to +125°C. (Continued)

                                                                                                 MIN                          MAX

SYMBOL               PARAMETER                               TEST CONDITIONS                     (Note 20)  TYP (Note 8)      (Note 20)   UNITS

Roffset    Offset, Wiper at 0 Position           W option; VCC = 2.7V to 5.5V                    0          3                 5.5         MI

(Note 16)                                                                                                                                 (Note 15)

                                                 W option; VCC = 1.7V                                       6.3                           MI

                                                                                                                                          (Note 15)

                                                 U, T option; VCC = 2.7V to 5.5V                 0          0.5               2           MI

                                                                                                                                          (Note 15)

                                                 U, T option; VCC = 1.7V                                    1.1                           MI

                                                                                                                                          (Note 15)

Rmatch     DCP to DCP Matching                   Any two DCPs at the same tap position with the  -2                           2           LSB

(Note 23)                                        same terminal voltages                                                                   (Note 9)

TCR        Resistance Temperature Coefficient    W option; Wiper register set between 32 hex                170                           ppm/°C

(Note 19)                                        and FF hex

                                                 U option; Wiper register set between 32 hex                80                            ppm/°C

                                                 and FF hex

                                                 T option; Wiper register set between 32 hex                50                            ppm/°C

                                                 and FF hex

Operating Specifications                VCC = 2.7V to 5.5V, VLOGIC = 1.2V to 5.5V over recommended operating conditions unless otherwise

                                        stated. Boldface limits apply over the operating temperature range, -40°C to +125°C.

                                                                                                     MIN                         MAX

SYMBOL               PARAMETER                               TEST CONDITIONS                     (Note 20)  TYP (Note 8)      (Note 20)   UNITS

ILOGIC     VLOGIC Supply Current (Write/Read)    VLOGIC = 5.5V, VCC = 5.5V,                                                      200      µA

                                                 fSCL = 400 kHz (for I2C active read and write)

                                                 VLOGIC = 1.2V, VCC = 1.7V,                                                        5      µA

                                                 fSCL = 400 kHz (for I2C active read and write)

ICC        VCC Supply Current (Write/Read)       VLOGIC = 5.5V, VCC = 5.5V                                                         18     µA

                                                 VLOGIC = 1.2V, VCC = 1.7V                                                         10     µA

ILOGIC SB  VLOGIC Standby Current                VLOGIC = VCC = 5.5V,                                                              2      µA

                                                 I2C interface in standby

                                                 IV2LCOGinICte=rfa1c.2eVi,nVsCtCan=d1by.7V,                                        0.5    µA

ICC SB     VCC Standby Current                   VLOGIC = VCC = 5.5V,                                                              3      µA

                                                 I2C interface in standby

                                                 VLOGIC = 1.2V, VCC = 1.7V,                                                        1.5    µA

                                                 I2C interface in standby

ILOGIC     VLOGIC Shutdown Current               VLOGIC = VCC = 5.5V,                                                              2      µA

SHDN                                             I2C interface in standby

                                                 IV2LCOGinICte=rfa1c.2eVi,nVsCtCan=d1by.7V,                                        0.5    µA

ICC SHDN   VCC Shutdown Current                  VLOGIC = VCC = 5.5V,                                                              3      µA

                                                 I2C interface in standby

                                                 VLOGIC = 1.2V, VCC = 1.7V,                                                        1.5    µA

                                                 I2C interface in standby

ILkgDig    Leakage Current, at Pins A0, A1, A2,  Voltage at pin from GND to VLOGIC                   -0.4      <0.1                0.4    µA

           SDA, SCL

                                6                                                                                                         FN7872.0

                                                                                                                                         June 21, 2011
                                                             ISL23345

Operating Specifications               VCC = 2.7V to 5.5V, VLOGIC = 1.2V to 5.5V over recommended operating conditions unless otherwise

                                       stated. Boldface limits apply over the operating temperature range, -40°C to +125°C. (Continued)

                                                                                                     MIN                          MAX

SYMBOL                   PARAMETER                              TEST CONDITIONS                      (Note 20)      TYP (Note 8)  (Note 20)  UNITS

tDCP         Wiper Response Time                 SCL rising edge of the acknowledge bit after data                  0.4                      µs

                                                 byte to wiper new position (Changes from 10% to                    1.5                      µs

                                                 90% FS)

                                                 W, U, T options specified top to bottom                            3.5                      µs

tShdnRec     DCP Recall Time from Shutdown Mode  SCL rising edge of the acknowledge bit after ACR                   1.5                      µs

                                                 data byte to wiper recalled position and RH

                                                 connection

VCC, VLOGIC  VCC ,VLOGIC Ramp Rate               Ramp monotonic at any level                         0.01                         50         V/ms

Ramp

(Note 21)

Serial Interface Specification                   for SCL, SDA, A0, A1, A2 Unless Otherwise Noted.

                                                                                                     MIN            TYP           MAX

SYMBOL                   PARAMETER                              TEST CONDITIONS                      (Note 20)      (Note 8)      (Note 20)  UNITS

VIL          Input LOW Voltage                                                                       -0.3                     0.3 x VLOGIC   V

VIH          Input HIGH Voltage                                                                      0.7 x VLOGIC             VLOGIC + 0.3   V

Hysteresis   SDA and SCL Input Buffer            VLOGIC > 2V                                         0.05 x VLOGIC                           V

             Hysteresis                          VLOGIC < 2V                                         0.1 x VLOGIC                            V

VOL          SDA Output Buffer LOW Voltage       IOL = 3mA, VLOGIC > 2V                              0                            0.4        V

                                                 IOL = 1.5mA, VLOGIC < 2V                                                     0.2 x VLOGIC   V

Cpin         SDA, SCL Pin Capacitance                                                                               10                       pF

fSCL         SCL Frequency                                                                                                        400        kHz

tsp          Pulse Width Suppression Time at     Any pulse narrower than the max spec is                                          50         ns

             SDA and SCL Inputs                  suppressed

tAA          SCL Falling Edge to SDA Output      SCL falling edge crossing 30% of VLOGIC, until                                   900        ns

             Data Valid                          SDA exits the 30% to 70% of VLOGIC window

tBUF         Time the Bus Must be Free Before    SDA crossing 70% of VLOGIC during a STOP            1300                                    ns

             the Start of a New Transmission     condition, to SDA crossing 70% of VLOGIC during

                                                 the following START condition

tLOW         Clock LOW Time                      Measured at the 30% of VLOGIC crossing              1300                                    ns

tHIGH        Clock HIGH Time                     Measured at the 70% of VLOGIC crossing              600                                     ns

tSU:STA      START Condition Set-up Time         SCL rising edge to SDA falling edge; both crossing  600                                     ns

                                                 70% of VLOGIC

tHD:STA      START Condition Hold Time           From SDA falling edge crossing 30% of VLOGIC to     600                                     ns

                                                 SCL falling edge crossing 70% of VLOGIC

tSU:DAT      Input Data Set-up Time              From SDA exiting the 30% to 70% of VLOGIC           100                                     ns

                                                 window, to SCL rising edge crossing 30% of

                                                 VLOGIC

tHD:DAT      Input Data Hold Time                From SCL falling edge crossing 70% of VLOGIC to     0                                       ns

                                                 SDA entering the 30% to 70% of VLOGIC window

tSU:STO      STOP Condition Set-up Time          From SCL rising edge crossing 70% of VLOGIC, to     600                                     ns

                                                 SDA rising edge crossing 30% of VLOGIC

tHD:STO      STOP Condition Hold Time for Read   From SDA rising edge to SCL falling edge; both      1300                                    ns

             or Write                            crossing 70% of VLOGIC

                                  7                                                                                                          FN7872.0

                                                                                                                                       June 21, 2011
                                                                                                                                                                ISL23345

Serial Interface Specification                                                                                                        for SCL, SDA, A0, A1, A2 Unless Otherwise Noted. (Continued)

                                                                                                                                                                                                   MIN  TYP       MAX

     SYMBOL                      PARAMETER                                                                                                                      TEST CONDITIONS      (Note 20)          (Note 8)  (Note 20)                               UNITS

     tDH        Output Data Hold Time                                                                                                 From SCL falling edge crossing 30% of VLOGIC,                0                                                      ns

                                                                                                                                      until SDA enters the 30% to 70% of VLOGIC

                                                                                                                                      window. IOL = 3mA, VLOGIC > 2V. IOL = 0.5mA,

                                                                                                                                      VLOGIC < 2V

        tR      SDA and SCL Rise Time                                                                                                 From 30% to 70% of VLOGIC                      20 + 0.1 x Cb                250                                     ns

        tF      SDA and SCL Fall Time                                                                                                 From 70% to 30% of VLOGIC                      20 + 0.1 x Cb                250                                     ns

        Cb      Capacitive Loading of SDA or SCL                                                                                      Total on-chip and off-chip                                   10             400                                     pF

     tSU:A      A1, A0, A2 Setup Time                                                                                                 Before START condition                                       600                                                    ns

     tHD:A      A1, A0, A2 Hold Time                                                                                                  After STOP condition                                         600                                                    ns

NOTES:

8.   Typical values are for TA = +25°C and 3.3V supply voltages.

9.   LSB = [V(RW)255 – V(RW)0]/255. V(RW)255 and V(RW)0 are V(RW) for the DCP register set to FF hex and 00 hex respectively. LSB is the incremental

     voltage when changing from one tap to an adjacent tap.

10.  ZS error = V(RW)0/LSB.

11.  FS error = [V(RW)255 – VCC]/LSB.

12.  DNL = [V(RW)i – V(RW)i-1]/LSB-1, for i = 1 to 255. i is the DCP register setting.

13.  INL = [V(RW)i – i • LSB – V(RW)0]/LSB for i = 1 to 255

14.     TCV  =  M------a----x---(--V---V-(--R-(--R--W--W---)--i-i-)-(--+-–---2-M--5---i-°-n---C-(---V)--)-(---R----W------)--i--)  ×  ------1----0----6-------  for i = 16 to 255 decimal, T = -40°C to +125°C. Max( ) is the maximum value of the wiper

                                                                                                                                      + 165 °C                  voltage and Min( ) is the minimum value of the wiper voltage over the temperature range.

15.  MI = |RW255 – RW0|/255. MI is a minimum increment. RW255 and RW0 are the measured resistances for the DCP register set to FF hex and 00

     hex respectively.

16.  Roffset = RW0/MI, when measuring between RW and RL.

     Roffset = RW255/MI, when measuring between RW and RH.

17. RDNL = (RWi – RWi-1)/MI -1, for i = 16 to 255.

18. RINL = [RWi – (MI • i) – RW0]/MI, for i = 16 to 255.

19.             -[--M-----a----x---(--R-----i--)---–-----M-----i--n----(--R----i--)---]  ×  ------1----0----6-------                  for i = 16 to 255, T = -40°C to +125°C. Max( ) is the maximum value of the resistance and Min( ) is the

     TCR     =  R i ( + 25 °C )                                                             + 165 °C                                  minimum value of the resistance over the temperature range.

20.  Compliance to datasheet limits is assured by one or more methods: production test, characterization and/or design.

21.  It is preferable to ramp up both the VLOGIC and the VCC supplies at the same time. If this is not possible, it is recommended to ramp-up the VLOGIC

     first followed by the VCC.

22.  VMATCH = [V(RWx)i - V(RWy)i]/LSB, for i = 1 to 255, x = 0 to 3 and y = 0 to 3.

23. RMATCH = (RWi,x - RWi,y)/MI, for i = 1 to 255, x = 0 to 3 and y = 0 to 3.

                                                                                         8                                                                                                                                   FN7872.0

                                                                                                                                                                                                                       June 21, 2011
                                                              ISL23345

DCP Macro Model

                                                                     RTOTAL

                                                          RH                                RL

                                                              CH                      CL

                                                              32pF       CW           32pF

                                                                         32pF

                                                                     RW

Timing Diagrams

SDA vs SCL Timing

                                               tF             tHIGH  tLOW                   tR              tsp

              SCL                                  tSU:DAT

                     tSU:STA                                                 tHD:DAT                                    tSU:STO

                                      tHD:STA

              SDA

     (INPUT TIMING)

                                                                                                tAA  tDH          tBUF

              SDA

     (OUTPUT TIMING)

A0,  A1  and  A2     Pin Timing

                                      START                                                                 STOP

                              SCL                             CLK 1

                      SDA

                                                   tSU:A                                             tHD:A

                      A0, A1, A2

                                   9                                                                                             FN7872.0

                                                                                                                                 June 21, 2011
                                                                     ISL23345

Typical                 Performance Curves

           0.4                                                                       0.12

           0.2                                                                       0.06

(LSB)      0.0                                                            (LSB)      0.00

DNL                                                                       DNL

           -0.2                                                                      -0.06

           -0.4                                                                      -0.12

                 0            64      128                 192        256                    0      64  128                     192               256

                                  TAP POSITION (DECIMAL)                                               TAP POSITION (DECIMAL)

           FIGURE 3.    10kΩ DNL vs TAP POSITION, VCC = 3.3V, +25°C                  FIGURE    4.  50kΩ DNL vs TAP POSITION, VCC = 3.3V, +25°C

           0.4                                                                       0.12

           0.2                                                                       0.06

(LSB)      0.0                                                            (LSB)      0.00

IN L                                                                      IN L

           -0.2                                                                      -0.06

           -0.4                                                                      -0.12

                 0            64      128                 192        256                    0      64  128                     192               256

                                  TAP POSITION (DECIMAL)                                               TAP POSITION (DECIMAL)

           FIGURE   5.  10kΩ INL vs TAP POSITION, VCC = 3.3V, +25°C                  FIGURE    6.  50kΩ INL vs TAP POSITION, VCC = 3.3V, +25°C

           0.4                                                                       0.10

           0.2                                                                       0.05

RDNL (MI)  0.0                                                            RDNL (MI)  0.00

           -0.2                                                                      -0.05

           -0.4                                                                      -0.10

                 0            64      128                 192        256                    0      64  128                     192               256

                                  TAP POSITION (DECIMAL)                                               TAP POSITION (DECIMAL)

           FIGURE   7.  10kΩ  RDNL vs TAP POSITION, VCC = 3.3V,  +25°C               FIGURE    8.  50kΩ RDNL vs TAP POSITION, VCC = 3.3V, +25°C

                                  10                                                                                                FN7872.0

                                                                                                                                    June 21, 2011
                                                                                   ISL23345

Typical                          Performance                 Curves          (Continued)

                      0.8                                                                                        0.50

                      0.4                                                                                        0.25

RINL (MI)             0.0                                                                  RINL (MI)             0.00

                      -0.4                                                                            -0.25

                      -0.8                                                                            -0.50

                            0             64            128           192          256                                 0             64       128                192          256

                                              TAP POSITION (DECIMAL)                                                                     TAP POSITION (DECIMAL)

                      FIGURE 9.     10kΩ RINL vs TAP POSITION, VCC = 3.3V, +25°C                                 FIGURE    10.  50kΩ RINL vs TAP POSITION, VCC = 3.3V, +25°C

                      100                                                                                        120

                                          +25°C              +125°C                                                                                     +125°C

WIPER RESISTANCE (Ω)  80                                                                   WIPER RESISTANCE (Ω)  100                     +25°C

                                                                                                                 80

                      60

                                                                                                                 60

                      40

                                                 -40°C                                                           40                      -40°C

                      20                                                                                         20

                      0                                                                                          0

                            0             64            128           192          256                                 0             64       128                192          256

                                              TAP POSITION (DECIMAL)                                                                     TAP POSITION (DECIMAL)

FIGURE 11.                      10kΩ  WIPER RESISTANCE vs TAP POSITION,      VCC   = 3.3V  FIGURE 12.                      50kΩ  WIPER RESISTANCE vs TAP POSITION,      VCC   = 3.3V

                      400                                                                                        80

                      300                                                                                        60

(ppm/°C)              200                                                                  (ppm/°C)              40

TC v                                                                                       TCv

                      100                                                                                        20

                      0                                                                                          0

                            15        63         111         159      207          255                                 15        63      111       159           207          255

                                              TAP POSITION (DECIMAL)                                                                     TAP POSITION (DECIMAL)

                            FIGURE  13.   10kΩ TCv vs TAP POSITION,   VCC =  3.3V                                      FIGURE   14.  50kΩ TCv vs TAP POSITION,   VCC =  3.3V

                                                 11                                                                                                                           FN7872.0

                                                                                                                                                                        June 21, 2011
                                                                      ISL23345

Typical Performance Curves                                            (Continued)

              800                                                                                200

              600                                                                                150

(ppm/°C)      400                                                                  (ppm/°C)      100

TCr                                                                                TCr

              200                                                                                50

              0                                                                                  0

                    15       63        111        159            207  255                             15           63  111           159        207            255

                                       TAP POSITION (DECIMAL)                                                          TAP POSITION (DECIMAL)

                        FIGURE 15.     10kΩ TCr vs TAP POSITION                                       FIGURE  16.  50kΩ TCr vs TAP POSITION, VCC = 3.3V

              40                                                                                 120

              30                                                                                 90

TCv (ppm/°C)  20                                                                   TCr (ppm/°C)  60

              10                                                                                 30

              0                                                                                  0

                    15       63        111        159            207  255                             15           63  111           159        207            255

                                       TAP POSITION (DECIMAL)                                                          TAP POSITION  (DECIMAL)

              FIGURE    17.  100kΩ TCv vs TAP POSITION, VCC = 3.3V                                    FIGURE  18.  100kΩ TCr vs TAP  POSITION, VCC = 3.3V

                                                                                                                                     CH1: 20mV/DIV, 2µs/DIV

                                                                                                                                     CH2: 2V/DIV, 2µs/DIV

                                                  SCL CLOCK

                                                                                                                                                WIPER

                                                                                                                                                  SCL

                                                                                                                                               9TH CLK OF THE

                                                                                                                                          DATA BYTE (ACK)

                                                       RW PIN

              CH1:  1V/DIV, 1µs/DIV

              CH2:  10mV/DIV, 1µs/DIV

                        FIGURE 19. WIPER DIGITAL  FEED-THROUGH                                            FIGURE 20.   WIPER  TRANSITION  GLITCH

                                       12                                                                                                                  FN7872.0

                                                                                                                                                     June 21, 2011
                                                                 ISL23345

Typical      Performance Curves (Continued)

1V/DIV                                                                                            0.5V/DIV                                    VCC

0.2µs/DIV                                SCL                                                      20µs/DIV

                             SCL 9TH CLOCK OF THE

                             DATA BYTE (ACK)

                                                                                                                                              WIPER

                                         WIPER

     FIGURE 21. WIPER LARGE SIGNAL SETTLING TIME                                                  FIGURE 22.  POWER-ON START-UP IN VOLTAGE DIVIDER MODE

           CH1: RH TERMINAL                                                                       1.8

           CH2: RW TERMINAL                                             STANDBY CURRENT ICC (µA)  1.6

                                                                                                  1.4

                                                                                                  1.2

                                                                                                  1.0              VCC = 5.5V, VLOGIC = 5.5V

                                                                                                  0.8

                                                                                                  0.6

                                                                                                  0.4                      VCC = 1.7V,        VLOGIC  =  1.2V

                                                                                                  0.2

                                                                                                  0

0.5V/DIV, 0.2µs/DIV                                                                               -40         -15  10  35  60                 85         110

-3dB FREQUENCY = 1.437MHz AT MIDDLE TAP                                                                                TEMPERATURE (°C)

           FIGURE 23.  10kΩ -3dB CUT OFF FREQUENCY                                                     FIGURE 24.  STANDBY CURRENT vs TEMPERATURE

Functional Pin Descriptions                                             Bus Interface Pins

Potentiometers Pins                                                     SERIAL DATA INPUT/OUTPUT (SDA)

RHI AND RLI                                                             The SDA is a bidirectional serial data input/output pin for I2C

                                                                        interface. It receives device address, wiper address and data

The high (RHi, i = 0, 1, 2, 3) and low (RLi, i = 0, 1, 2, 3) terminals  from an I2C external master device at the rising edge of the serial

of the ISL23345 are equivalent to the fixed terminals of a              clock SCL, and it shifts out data after each falling edge of the

mechanical potentiometer. RHi and RLi are referenced to the             serial clock.

relative position of the wiper and not the voltage potential on the     SDA requires an external pull-up resistor, since it is an open drain

terminals. With WRi set to 255 decimal, the wiper will be closest       input/output.

to RHi, and with the WRi set to 0, the wiper is closest to RLi.

RWI                                                                     SERIAL CLOCK (SCL)

RWi (i = 0, 1, 3) is the wiper terminal, and it is equivalent to the    This input is the serial clock of the I2C serial interface. SCL

movable terminal of a mechanical potentiometer. The position of         requires an external pull-up resistor, since a master is an open

the wiper within the array is determined by the WRi register.           drain output.

VCC                                                                     DEVICE ADDRESS (A2, A1, A0)

Power terminal for the potentiometer section analog power source.       The address inputs are used to set the least significant 3 bits of

Can be any value needed to support the voltage range of the DCP         the 7-bit I2C interface slave address. A match in the slave

pins, from 1.7V to 5.5V, independent of the VLOGIC voltage.             address serial data stream must match with the Address input

                       13                                                                                                                                      FN7872.0

                                                                                                                                                         June 21, 2011
                                                                 ISL23345

pins in order to initiate communication with the ISL23345. A             ISL23345 is shown in Table 1. The Wiper Register WRi at address i

maximum of eight ISL23345 devices may occupy the I2C serial              contains current wiper position of DCPi (i = 0, 1, 2, 3). The Access

bus (see Table 3).                                                       Control Register (ACR) at address 10h contains information and

                                                                         control bits described in Table 2.

VLOGIC

Digital power source for the logic control section. It supplies an                             TABLE 1. MEMORY MAP

internal level translator for 1.2V to 5.5V serial bus operation. Use     ADDRESS               VOLATILE                DEFAULT SETTING

the same supply as the I2C logic source.                                 (hex)                 REGISTER NAME                  (hex)

Principles of Operation                                                  10                    ACR                            40

                                                                         3                     WR3                            80

The ISL23345 is an integrated circuit incorporating four DCPs

with its associated registers and an I2C serial interface providing      2                     WR2                            80

direct communication between a host and the potentiometer.               1                     WR1                            80

The resistor array is comprised of individual resistors connected        0                     WR0                            80

in series. At either end of the array and between each resistor is

an electronic switch that transfers the potential at that point to

the wiper.                                                                            TABLE 2. ACCESS CONTROL REGISTER (ACR)

The electronic switches on the device operate in a                       BIT #        7     6  5             4     3   2                1      0

“make-before-break” mode when the wiper changes tap                      NAME/        0  SHDN  0             0     0   0                0      0

positions.                                                               VALUE

Voltage at any of the DCP pins, RHi, RLi or RWi, should not              Shutdown Function

exceed VCC level at any conditions during power-up and normal

operation.                                                               The SHDN bit (ACR[6]) disables or enables shutdown mode for all

The VLOGIC pin is the  terminal for the logic control digital power      DCP channels simultaneously. When this bit is 0, i.e. DCP is forced

source. It should use  the same supply as the I2C logic source,          to end-to-end open circuit and RW is connected to RL through a

which allows reliable communication with a wide range of                 2kΩ serial resistor, as shown in Figure 25. The default value of the

microcontrollers and is independent from the VCC level. This is          SHDN bit is 1.

extremely important in systems where the master supply has

lower levels than the DCP analog supply.                                                                           RH

DCP Description

Each DCP is implemented with a combination of resistor elements

and CMOS switches. The physical ends of each DCP are equivalent                                                    RW

to the fixed terminals of a mechanical potentiometer (RHi and RLi                                            2kΩ

pins). The RWi pin of the DCP is connected to intermediate nodes,

and is equivalent to the wiper terminal of a mechanical

potentiometer. The position of the wiper terminal within the DCP is                                                RL

controlled by an 8-bit volatile Wiper Register (WRi). When the WRi of           FIGURE 25.  DCP CONNECTION IN SHUTDOWN MODE

a DCP contains all zeroes (WRi[7:0] = 00h), its wiper terminal (RW)

is closest to its “Low” terminal (RLi). When the WRi register of a DCP   When the device enters shutdown, all current DCP WRi settings are

contains all ones (WRi[7:0] = FFh), its wiper terminal (RWi) is closest  maintained. When the device exits shutdown, the wipers will return

to its “High” terminal (RHi). As the value of the WRi increases from     to the previous WRi settings after a short settling time (see

all zeroes (0) to all ones (255 decimal), the wiper moves                Figure 26).

monotonically from the position closest to RLi to the position closest

to RHi. At the same time, the resistance between RWi and RLi             In shutdown mode, if there is a glitch on the power supply which

increases monotonically, while the resistance between RHi and RWi        causes it to drop below 1.3V for more than 0.2µs to 0.4µs, the

decreases monotonically.                                                 wipers will be RESET to their mid positions. This is done to avoid

While the ISL23345 is being powered up, all the wipers (WRi) are         an undefined state at the wiper outputs.

reset to 80h (128 decimal), which positions RWi at the center

between RLi and RHi.

The WRi can be read or written to directly using the I2C serial

interface as described in the following sections.

Memory Description

The ISL23345 contains five volatile 8-bit registers: Wiper Register

WR0, Wiper Register WR1, Wiper Register WR2, Wiper Register

WR3 and Access Control Register (ACR). The memory map of

                          14                                                                                                               FN7872.0

                                                                                                                                        June 21, 2011
                                                                      ISL23345

                                                                                 All I2C interface operations must begin with a START condition,

                                                                                 which is a HIGH-to-LOW transition of SDA while SCL is HIGH. The

                                                                                 ISL23345 continuously monitors the SDA and SCL lines for the

WIPER VOLTAGE, VRW (V)                                                           START condition and does not respond to any command until this

                        POWER-UP         MID SCALE = 80H                         condition is met (see Figure 27). A START condition is ignored

                                                                                 during the power-up of the device.

                        USER PROGRAMMED                   AFTER SHDN             All I2C interface operations must be terminated by a STOP

                                                                                 condition, which is a LOW to HIGH transition of SDA while SCL is

                        SHDN ACTIVATED   SHDN RELEASED                           HIGH (see Figure 27). A STOP condition at the end of a read

                                                          WIPER RESTORE TO       operation or at the end of a write operation places the device in

                                                          THE ORIGINAL POSITION  its standby mode.

                                         SHDN MODE

0                                            TIME (s)                            An ACK (Acknowledge) is a software convention used to indicate

                                                                                 a successful data transfer. The transmitting device, either master

                        FIGURE 26.  SHUTDOWN MODE WIPER RESPONSE                 or slave, releases the SDA bus after transmitting eight bits.

I2C Serial Interface                                                             During the ninth clock cycle, the receiver pulls the SDA line LOW

                                                                                 to acknowledge the reception of the eight bits of data

The ISL23345 supports an I2C bidirectional bus oriented                          (see Figure 28).

protocol. The protocol defines any device that sends data onto                   The ISL23345 responds with an ACK after recognition of a START

the bus as a transmitter and the receiving device as the receiver.               condition followed by a valid Identification Byte, and once again

The device controlling the transfer is a master and the device                   after successful receipt of an Address Byte. The ISL23345 also

being controlled is the slave. The master always initiates data                  responds with an ACK after receiving a Data Byte of a write

transfers and provides the clock for both transmit and receive                   operation. The master must respond with an ACK after receiving

operations. Therefore, the ISL23345 operates as a slave device                   a Data Byte of a read operation.

in all applications.

All communication over the I2C interface is conducted by sending                 A valid Identification Byte contains 1010 as the four MSBs, and

                                                                                 the following three bits are matching the logic values present at

the MSB of each byte of data first.                                              pins A2, A1 and A0. The LSB is the Read/Write bit. Its value is “1”

Protocol Conventions                                                             for a Read operation and “0” for a Write operation (see Table 3).

Data states on the SDA line must change only during SCL LOW                                     TABLE 3. IDENTIFICATION BYTE FORMAT

periods. SDA state changes during SCL HIGH are reserved for                               LOGIC VALUES AT PINS A2, A1 AND A0 RESPECTIVELY

indicating START and STOP conditions (see Figure 27). On

power-up of the ISL23345, the SDA pin is in the input mode.                            1  0         1    0           A2  A1          A0         R/W

                                                                                 (MSB)                                                          (LSB)

                                    SCL

                                    SDA

                                             START                    DATA       DATA     DATA                     STOP

                                                                      STABLE     CHANGE   STABLE

                                             FIGURE 27.   VALID DATA CHANGES, START AND STOP CONDITIONS

                                         15                                                                                                     FN7872.0

                                                                                                                                         June 21, 2011
                                                              ISL23345

               SCL FROM

                  MASTER                               1                                             8              9

SDA       OUTPUT FROM                                                                                            HIGH IMPEDANCE

          TRANSMITTER

SDA       OUTPUT FROM                         HIGH IMPEDANCE

               RECEIVER

                                  START                                                                             ACK

                                           FIGURE 28.      ACKNOWLEDGE RESPONSE             FROM     RECEIVER

                                                                       WRITE

                           SIGNALS FROM             S

                              THE MASTER            T                                                                       S

                                                    A  IDENTIFICATION                   ADDRESS            DATA             T

                                                    R        BYTE                       BYTE               BYTE             O

                                                    T                                                                       P

                           SIGNAL AT SDA               10    1 0 A2A1 A0 0        0  0  0

                           SIGNALS FROM                                        A                     A                   A

                              THE SLAVE                                        C                     C                   C

                                                                               K                     K                   K

                                                       FIGURE 29.   BYTE WRITE SEQUENCE

                                                                                                     READ

               S                                                    S

SIGNALS        T                                                    T                                            A          A                        S

FROM THE       A     IDENTIFICATION                                A        IDENTIFICATION                       C          C                     A    T

MASTER         R           BYTE WITH                ADDRESS        R           BYTE WITH                         K          K                     C  O

               T              R/W = 0                  BYTE         T             R/W = 1                                                         K  P

SIGNAL AT SDA     1  0     1  0 A2A1 A0 0     0  0  0                       1  0  1  0 A2A1 A0 1

                                           A                  A                                   A

SIGNALS FROM                               C                  C                                   C  FIRST READ                LAST READ

THE SLAVE                                  K                  K                                   K  DATA BYTE                 DATA BYTE

                                                             FIGURE 30. READ SEQUENCE

Write Operation                                                                      Read Operation

A Write operation requires a START condition, followed by a valid                    A Read operation consists of a three byte instruction followed by

Identification Byte, a valid Address Byte, a Data Byte, and a STOP                   one or more Data Bytes (see Figure 30). The master initiates the

condition. After each of the three bytes, the ISL23345 responds                      operation issuing the following sequence: a START, the

with an ACK. The data is transferred from I2C block to the                           Identification byte with the R/W bit set to “0”, an Address Byte, a

corresponding register at the 9th clock of the data byte and                         second START, and a second Identification byte with the R/W bit

device enters its standby state (see Figures 28 and 29).                             set to “1”. After each of the three bytes, the ISL23345 responds

It is possible to perform a sequential Write to all DCP channels                     with an ACK; then the ISL23345 transmits Data Byte. The master

via a single Write operation. The command is initiated by sending                    terminates the read operation issuing a NACK (ACK) and a STOP

an additional Data Byte after the first Data byte instead of                         condition following the last bit of the last Data Byte (see

sending a STOP condition.                                                            Figure 30).

                              16                                                                                                                  FN7872.0

                                                                                                                                                  June 21, 2011
                                                                 ISL23345

Applications Information                                          Wiper Transition

VLOGIC Requirements                                               When stepping up through each tap in voltage divider mode,

                                                                  some tap transition points can result in noticeable voltage

VLOGIC should be powered continuously during normal operation.    transients, or overshoot/undershoot, resulting from the sudden

In a case where turning VLOGIC OFF is necessary, it is            transition from a very low impedance “make” to a much higher

recommended to ground the VLOGIC pin of the ISL23345.             impedance “break” within a short period of time (<1µs). There

Grounding the VLOGIC pin or both VLOGIC and VCC does not affect   are several code transitions such as 0Fh to 10h, 1Fh to 20h,...,

other devices on the same bus. It is good practice to put a 1µF   EFh to FFh, which have higher transient glitch. Note, that all

cap in parallel to 0.1µF as close to the VLOGIC pin as possible.  switching transients will settle well within the settling time as

                                                                  stated in the datasheet. A small capacitor can be added

VCC Requirements and Placement                                    externally to reduce the amplitude of these voltage transients.

It is recommended to put a 1µF capacitor in parallel with 0.1µF   However, that will also reduce the useful bandwidth of the circuit,

decoupling capacitor close to the VCC pin.                        thus may not be a good solution for some applications. It may be

                                                                  a good idea, in that case, to use fast amplifiers in a signal chain

                                                                  for fast recovery.

Revision History

The revision history provided is for informational purposes only and is believed to be accurate, but not warranted. Please go to web to make

sure you have the latest Rev.

DATE                    REVISION                                                   CHANGE

June 21, 2011           FN7872.0   Initial release.

Products

Intersil Corporation is a leader in the design and manufacture of high-performance analog semiconductors. The Company's products address

some of the industry's fastest growing markets, such as, flat panel displays, cell phones, handheld products, and notebooks. Intersil's product

families address power management and analog signal processing functions. Go to www.intersil.com/products for a complete list of Intersil

product families.

*For a complete listing of Applications, Related Documentation and Related Parts, please see the respective device information page on

intersil.com: ISL23345

To report errors or suggestions for this datasheet, please go to www.intersil.com/askourstaff

FITs are available from our website at http://rel.intersil.com/reports/search.php

                                            For additional products, see www.intersil.com/product_tree

                        Intersil products are manufactured, assembled and tested utilizing ISO9000 quality systems as noted

                                   in the quality certifications found at www.intersil.com/design/quality

Intersil products are sold by description only. Intersil Corporation reserves the right to make changes in circuit design, software and/or specifications at any time

without notice. Accordingly, the reader is cautioned to verify that data sheets are current before placing orders. Information furnished by Intersil is believed to be

accurate and reliable. However, no responsibility is assumed by Intersil or its subsidiaries for its use; nor for any infringements of patents or other rights of third

parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of Intersil or its subsidiaries.

                                  For information regarding Intersil Corporation and its products, see www.intersil.com

                               17                                                                                                                                        FN7872.0

                                                                                                                                                             June 21, 2011
                                                                              ISL23345

Thin Shrink Small Outline Package Family (TSSOP)

          0.25 M     C  A  B                                                  MDP0044

                                 D                        A                   THIN SHRINK SMALL OUTLINE PACKAGE FAMILY

                  N                     (N/2)+1                                                           MILLIMETERS

                                                                              SYMBOL           14 LD  16 LD  20 LD  24 LD  28 LD  TOLERANCE

                                                       PIN #1 I.D.                      A      1.20   1.20   1.20   1.20   1.20      Max

   E      E1                                                                            A1     0.10   0.10   0.10   0.10   0.10   ±0.05

                                                                                        A2     0.90   0.90   0.90   0.90   0.90   ±0.05

                                                               0.20  C  B  A            b      0.25   0.25   0.25   0.25   0.25   +0.05/-0.06

                  1                            (N/2)   2X                               c      0.15   0.15   0.15   0.15   0.15   +0.05/-0.06

          B                                            N/2 LEAD TIPS

                           TOP VIEW                                                     D      5.00   5.00   6.50   7.80   9.70   ±0.10

                                                                                        E      6.40   6.40   6.40   6.40   6.40   Basic

                                                                                        E1     4.40   4.40   4.40   4.40   4.40   ±0.10

                                                       0.05                             e      0.65   0.65   0.65   0.65   0.65   Basic

                  e                                                        H            L      0.60   0.60   0.60   0.60   0.60   ±0.15

C

                                                                                        L1     1.00   1.00   1.00   1.00   1.00   Reference

   SEATING                                                                                                                        Rev. F 2/07

   PLANE                                                                      NOTES:

                              b                0.10 M  C  A    B

      0.10   C                                                                1.        Dimension “D” does not include mold flash, protrusions or gate

   N LEADS                       SIDE VIEW                                              burrs. Mold flash, protrusions or gate burrs shall not exceed

                                                                                        0.15mm per side.

                                                                              2.        Dimension “E1” does not include interlead flash or protrusions.

                                                                                        Interlead flash and protrusions shall not exceed 0.25mm per

                                                                                        side.

                        SEE DETAIL “X”                                        3. Dimensions “D” and “E1” are measured at dAtum Plane H.

                                                                              4. Dimensioning and tolerancing per ASME Y14.5M-1994.

            c                    END VIEW

                                        L1

      A      A2

                                                          GAUGE

                                                          PLANE

                                                                  0.25

                     A1                     L

                                                      0° - 8°

                                 DETAIL X

                                    18                                                                                               FN7872.0

                                                                                                                                  June 21, 2011
                                                                ISL23345

Package            Outline Drawing

L20.3x4

20 LEAD QUAD       FLAT NO-LEAD PLASTIC PACKAGE

Rev 1, 3/10

                    3.00               A                                                 0.10        M  C      A     B

                                                                                         0.05        M  C                                       16X  0.50

                                                B                                     4  20X  0.25   +0.05                                                 6

                                                                                                        -0.07

                                                                                                                     17                      20            PIN 1 INDEX     AREA

                A                                                                                                                                          (C 0.40)

        6                                                                                               16                                           1

        PIN 1

INDEX AREA

                                                4.00

                                                                                                                                                           2.65  +0.10

                                                                                                                                                                 -0.15

                                                                                                        11                                           6

                A                                     0.15      (4X)

                                                                                                               10                               7

                                                                      VIEW "A-A"

                                                                                                                            1.65  +0.10

                    TOP VIEW                                                                                                      -0.15

                                                                                      20x 0.40±0.10

                                                                                                                            BOTTOM VIEW

                                                                                                                                                           SEE DETAIL "X"

                                                                                                                                                                 0.10   C  C

                                                                                         0.9± 0.10

                                                                                                                                                           SEATING PLANE

                                                                                                                                                                           0.08  C

                                       (16 x 0.50)                                                                          SIDE VIEW

        (2.65)

(3.80)

                                                   (20 x 0.25)

                                                                                                               C            0.2 REF          5

                                       (20 x 0.60)                                                                                0.00 MIN.

                    (1.65)                                                                                                        0.05 MAX.

                    (2.80)

                                                                                                                            DETAIL "X"

           TYPICAL  RECOMMENDED  LAND  PATTERN

                                                                      NOTES:

                                                                                  1.  Dimensions are in millimeters.

                                                                                      Dimensions in               (      )  for Reference Only.

                                                                                  2.  Dimensioning and tolerancing conform to AMSE Y14.5m-1994.

                                                                                  3.  Unless otherwise specified, tolerance :                        Decimal ± 0.05

                                                                                  4.  Dimension applies to the metallized terminal and is measured

                                                                                      between 0.15mm and 0.30mm from the terminal tip.

                                                                                  5.  Tiebar shown (if present) is a non-functional feature.

                                                                                  6.  The configuration of the pin #1 identifier is optional, but must be

                                                                                      located within the zone indicated. The pin #1 indentifier may be

                                                                                      either a mold or mark feature.

                            19                                                                                                                                          FN7872.0

                                                                                                                                                                     June 21, 2011
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery & Lifecycle Information:

Intersil:

ISL23345TFRZ-T7A  ISL23345TFVZ-T7A  ISL23345UFRZ  ISL23345UFRZ-T7A  ISL23345UFVZ-T7A

ISL23345WFRZ-T7A  ISL23345WFVZ-T7A  ISL23345TFRZ  ISL23345TFVZ    ISL23345TFVZ-TK  ISL23345UFRZ-TK

ISL23345WFRZ-TK   ISL23345WFRZ  ISL23345TFRZ-TK  ISL23345UFVZ-TK  ISL23345WFVZ-TK  ISL23345WFVZ

ISL23345UFVZ

ISL23345TFRZ-T7A器件购买:

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved