电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

ISL22326WFR16Z-TK

器件型号:ISL22326WFR16Z-TK
器件类别:转换器
文件大小:0KB,共0页
厂商名称:INTERSIL [Intersil Corporation]
厂商官网:http://www.intersil.com/cda/home/
下载文档

ISL22326WFR16Z-TK在线购买

供应商 器件名称 价格 最低购买 库存  
ISL22326WFR16Z-TK ¥11 1 点击查看 点击购买

器件描述

DUAL 10K DIGITAL POTENTIOMETER, 2-WIRE SERIAL CONTROL INTERFACE, 128 POSITIONS,

10K 数字电位器, 2-线 串行 控制 接口, 128 位置,

参数

ISL22326WFR16Z-TK功能数量 2
ISL22326WFR16Z-TK端子数量 16
ISL22326WFR16Z-TK最大工作温度 125 Cel
ISL22326WFR16Z-TK最小工作温度 -40 Cel
ISL22326WFR16Z-TK额定供电电压 3.3 V
ISL22326WFR16Z-TK额定总电阻 10000 ohm
ISL22326WFR16Z-TK加工封装描述 4 × 4 MM, ROHS COMPLIANT, 塑料, MO-220VGGD-10, QFN-16
ISL22326WFR16Z-TK无铅 Yes
ISL22326WFR16Z-TK欧盟RoHS规范 Yes
ISL22326WFR16Z-TK状态 ACTIVE
ISL22326WFR16Z-TK工艺 CMOS
ISL22326WFR16Z-TK包装形状 SQUARE
ISL22326WFR16Z-TK包装尺寸 芯片 CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE
ISL22326WFR16Z-TK表面贴装 Yes
ISL22326WFR16Z-TK端子形式 NO 铅
ISL22326WFR16Z-TK端子间距 0.5000 mm
ISL22326WFR16Z-TK端子涂层 MATTE 锡
ISL22326WFR16Z-TK端子位置
ISL22326WFR16Z-TK包装材料 塑料/环氧树脂
ISL22326WFR16Z-TK温度等级 AUTOMOTIVE
ISL22326WFR16Z-TK转换器的类型 数字电位器
ISL22326WFR16Z-TK电阻率 线性
ISL22326WFR16Z-TK控制接口 2-线 串行
ISL22326WFR16Z-TK方位数 128
ISL22326WFR16Z-TK最大电阻容差 20 %
ISL22326WFR16Z-TK额定温度系数 50 ppm/Cel
ISL22326WFR16Z-TK最大终端电阻电压 5.5 V
ISL22326WFR16Z-TK最小终端电阻电压 0.0 V

文档预览

ISL22326WFR16Z-TK器件文档内容

                                                                                                                       ISL22326

                                                            Dual Digitally Controlled Potentiometers (XDCPTM)

                                            Data Sheet                         September 8, 2009                                FN6176.2

Low Noise, Low Power, I2CTM Bus, 128 Taps                        Features

The ISL22326 integrates two digitally controlled potentiometers   Two potentiometers in one package
(XDCP) and non-volatile memory on a monolithic CMOS               128 resistor taps
integrated circuit.                                              I2C serial interface

The digitally controlled potentiometers are implemented with        - Three address pins, up to eight devices/bus
a combination of resistor elements and CMOS switches. The         Non-volatile storage of wiper position
position of the wipers are controlled by the user through the    Wiper resistance: 70 typical @ VCC = 3.3V
I2C bus interface. Each potentiometer has an associated          Shutdown mode
volatile Wiper Register (WR) and a non-volatile Initial Value    Shutdown current 5A max
Register (IVR) that can be directly written to and read by the    Power supply: 2.7V to 5.5V
user. The contents of the WR controls the position of the         50k or 10k total resistance
wiper. At power-up the device recalls the contents of the two    High reliability
DCP's IVR to the corresponding WRs.
                                                                    - Endurance: 1,000,000 data changes per bit per register
The DCPs can be used as three-terminal potentiometers or            - Register data retention: 50 years @ T < +55C
as two-terminal variable resistors in a wide variety of          14 Ld TSSOP or 16 Ld QFN package
applications including control, parameter adjustments, and       Pb-free (RoHS compliant)
signal processing.
                                                                                                    ISL22326
Pinouts                                ISL22326                                                   (16 LD QFN)
                                   (14 LD TSSOP)                                                   TOP VIEW
                             VCC
                          SHDN        TOP VIEW

                            RH0    1        14         A1                                   SHDN
                             RL0                       A0                                          VCC
                            RW0                        RH1                                                 A1
                                                       RL1                                                         A0
                               A2                      RW1
                            SCL    2        13         GND                                  16 15 14 13
                                                       SDA
                                   3        12

                                   4        11                                 RH0 1                                    12 RH1
                                                                               RL0 2                                    11 RL1
                                   5        10                                 RW0 3                                    10 RW1
                                                                                 NC 4                                   9 NC
                                   6                9

                                   7                8

                                                                                            5678

                                                                                            A2
                                                                                                   SCL
                                                                                                           SDA
                                                                                                                   GND

Ordering Information

PART NUMBER                                                 RESISTANCE OPTION  TEMP. RANGE        PACKAGE
      (Note)                                                                          (C)         (Pb-free)
                                         PART MARKING       (k)                                                                 PKG. DWG. #

ISL22326UFV14Z*                          22326 UFVZ         50                 -40 to +125  14 Ld TSSOP                 M14.173

ISL22326UFR16Z*                          223 26UFZ          50                 -40 to +125  16 Ld 4x4 QFN               L16.4x4A

ISL22326WFV14Z*                          22326 WFVZ         10                 -40 to +125  14 Ld TSSOP                 M14.173

ISL22326WFR16Z*                          223 26WFZ          10                 -40 to +125  16 Ld 4x4 QFN               L16.4x4A

*Add "-TK" suffix for tape and reel. Please refer to TB347 for details on reel specifications.
NOTE: These Intersil Pb-free plastic packaged products employ special Pb-free material sets, molding compounds/die attach materials, and 100%
matte tin plate plus anneal (e3 termination finish, which is RoHS compliant and compatible with both SnPb and Pb-free soldering operations). Intersil
Pb-free products are MSL classified at Pb-free peak reflow temperatures that meet or exceed the Pb-free requirements of IPC/JEDEC J STD-020.

                                         1                  CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.

                                                       1-888-INTERSIL or 1-888-468-3774 | Intersil (and design) and XDCP are registered trademarks of Intersil Americas Inc.

                                                                               Copyright Intersil Americas Inc. 2006, 2008, 2009. All Rights Reserved

                                                                               All other trademarks mentioned are the property of their respective owners.
Block Diagram                                    ISL22326

                  SCL               I2C                       VCC      WR1                      RH1
                  SDA         INTERFACE                                WR0                      RW1
                                               POWER-UP                                         RL1
                    A0                        INTERFACE,
                    A1                          CONTROL                                         RH0
                    A2                        AND STATUS                                        RW0
                                                                                                RL0
                                                  LOGIC
               SHDN
                                                   NON-
                                                VOLATILE
                                              REGISTERS

                                                             GND

Pin Descriptions

TSSOP PIN         QFN PIN     PIN NAME                                      DESCRIPTION
NUMBER           NUMBER          VCC
                                 SHDN         Power supply pin
       1              15          RH0         Shutdown active low input
       2              16                      "High" terminal of DCP0
       3               1

4                       2                RL0  "Low" terminal of DCP0

5                       3                RW0  "Wiper" terminal of DCP0

6                       5                A2   Device address input for the I2C interface

7                       6                SCL  Open drain I2C interface clock input

8                       7                SDA  Open drain Serial data I/O for the I2C interface

9                       8                GND  Device ground pin

10                10                     RW1  "Wiper" terminal of DCP1

11                      11               RL1  "Low" terminal of DCP1

12                12                     RH1  "High" terminal of DCP1

13                13                     A0   Device address input for the I2C interface

14                14                     A1   Device address input for the I2C interface

                  4, 9                   NC   No connection

                  EPAD*                       Exposed Die Pad internally connected to GND

*Note: PCB thermal land for QFN EPAD should be connected to GND plane or left floating. For more information refer to
http://www.intersil.com/data/tb/TB389.pdf

                           2                                                                                           FN6176.2

                                                                                                                       September 8, 2009
                                                         ISL22326

Absolute Maximum Ratings                                                                           Thermal Information

Storage Temperature . . . . . . . . . . . . . . . . . . . . . . . .-65C to +150C                 Thermal Resistance (Typical, Notes 1, 2) JA (C/W) JC (C/W)
Voltage at any Digital Interface Pin
                                                                                                   14 Lead TSSOP . . . . . . . . . . . . . . . . . . 100       N/A
   with Respect to GND . . . . . . . . . . . . . . . . . . . . -0.3V to VCC + 0.3
VCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . -0.3V to +6V   16 Lead QFN . . . . . . . . . . . . . . . . . . . .  40     3.0
Voltage at any DCP Pin with Respect to GND. . . . . . . -0.3V to VCC
IW (10s) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6mA  Maximum Junction Temperature (Plastic Package). . . . . . . . +150C
Latchup (Note 3) . . . . . . . . . . . . . . . . . . Class II, Level B @ +125C
ESD Ratings                                                                                        Pb-free Reflow Profile . . . . . . . . . . . . . . . . . . . . . . . . .see link below

   Human Body Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.5kV            http://www.intersil.com/pbfree/Pb-FreeReflow.asp
   Machine Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .350V
                                                                                                   Recommended Operating Conditions

                                                                                                   Temperature Range (Extended Industrial). . . . . . . .-40C to +125C
                                                                                                   VCC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2.7V to 5.5V
                                                                                                   Power Rating . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .15mW
                                                                                                   Wiper Current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3.0mA

CAUTION: Do not operate at or near the maximum ratings listed for extended periods of time. Exposure to such conditions may adversely impact product reliability and
result in failures not covered by warranty.

NOTES:
1. JA is measured with the component mounted on a high effective thermal conductivity test board in free air. See Tech Brief TB379 for details.
2. For JC, the "case temp" location is the center of the exposed metal pad on the package underside.
3. Jedec Class II pulse conditions and failure criterion used. Level B exceptions are: using a max positive pulse of 6.5V on the SHDN pin, and using
     a max negative pulse of -0.8V for all pins.

Analog Specifications Over recommended operating conditions, unless otherwise stated.

                                                                                                   MIN                  TYP                             MAX

SYMBOL     PARAMETER                                     TEST CONDITIONS                           (Note 20) (Note 4) (Note 20) UNIT

RTOTAL RH to RL Resistance                     W option                                                                 10                                     k
                                               U option
                                                                                                                        50                                     k

           RH to RL Resistance Tolerance       W and U option                                      -20                                                  +20    %
           End-to-End Temperature Coefficient  W option
                                                                                                                        50                                    ppm/C

                                                                                                                                                               (Note 17)

                                               U option                                                                 80                                    ppm/C

                                                                                                                                                               (Note 17)

RW         Wiper Resistance                    VCC = 3.3V, wiper current = VCC/RTOTAL                                   70                              200   
                                               VRH and VRL to GND
VRH, VRL VRH and VRL Terminal Voltages                                                             0                                                    VCC    V

CH/CL/CW Potentiometer Capacitance                                                                                      10/10/25                               pF
(Note 19)

ILkgDCP Leakage on DCP Pins                    Voltage at pin from GND to VCC                                           0.1                                 1  A

VOLTAGE DIVIDER MODE (0V @ RLi; VCC @ RHi; measured at RWi, unloaded; i = 0 or 1)

INL        Integral Non-linearity              Monotonic over all tap positions, W and U           -1                                                       1  LSB

(Note 9)                                       option                                                                                                          (Note 5)

  DNL Differential Non-linearity               Monotonic over all tap positions, W and U           -0.5                                                 0.5    LSB
(Note 8)
                                               option                                                                                                          (Note 5)

ZSerror Zero-scale Error                       W option                                            0                    1                                   5  LSB
(Note 6)                                       U option
                                                                                                   0                    0.5                                 2  (Note 5)

FSerror Full-scale Error                       W option                                            -5                   -1                                  0  LSB
(Note 7)                                       U option
                                                                                                   -2                   -1                                  0  (Note 5)

VMATCH DCP to DCP Matching                     Any two DCPs at same tap position, same             -2                                                       2  LSB
(Note 10)
                                               voltage at all RH terminals, and same voltage                                                                   (Note 5)

                                               at all RL terminals

TCV        Ratiometric Temperature Coefficient DCP register set to 40 hex                                               4                                     ppm/C

(Note 11)

                             3                                                                                                                                 FN6176.2

                                                                                                                                                               September 8, 2009
                                                       ISL22326

Analog Specifications Over recommended operating conditions, unless otherwise stated. (Continued)

                                                                                            MIN        TYP       MAX

SYMBOL           PARAMETER                             TEST CONDITIONS                      (Note 20) (Note 4) (Note 20) UNIT

RESISTOR MODE (Measurements between RWi and RLi with RHi not connected, or between RWi and RHi with RLi not connected. i = 0 or 1)

  RINL Integral Non-linearity                DCP register set between 10h and 7Fh;          -1                   1          MI
(Note 15)
                                             monotonic over all tap positions                                               (Note 12)

  RDNL Differential Non-linearity            DCP register set between 10h and 7Fh;          -1                   1          MI
(Note 14)
                                             monotonic over all tap positions, W option                                     (Note 12)

                                             DCP register set between 10h and 7Fh;          -0.5                 0.5        MI

                                             monotonic over all tap positions, U option                                     (Note 12)

Roffset Offset                              W option                                       0          1         5          MI
(Note 13)
                                                                                                                            (Note 12)

                                             U option                                       0          0.5       2          MI

                                                                                                                            (Note 12)

RMATCH DCP to DCP Matching                   Any two DCPs at the same tap position with     -2                   2          MI
(Note 16)
                                             the same terminal voltages                                                     (Note 12)

Operating Specifications Over the recommended operating conditions, unless otherwise specified.

SYMBOL                    PARAMETER                         TEST CONDITIONS                    MIN       TYP        MAX     UNIT
   ICC1                                                                                     (Note 20)  (Note 4)  (Note 20)   mA
   ICC2    VCC Supply Current (Volatile      fSCL = 400kHz; SDA = Open; (for I2C, active,                                    mA
    ISB    Write/Read)                       read and write states)                                                  0.5     A
                                                                                                                      3      A
           VCC Supply Current (Non-volatile  fSCL = 400kHz; SDA = Open; (for I2C, active,                             5      A
           Write/Read)                       read and write states)                                                   7      A
                                                                                                                      3      A
           VCC Current (Standby)             VCC = +5.5V @ +85C, I2C interface in                                    5      A
                                             standby state                                                            3      A
ISD        VCC Current (Shutdown)                                                                                     5      A
                                             VCC = +5.5V @ +125C, I2C interface in                                   2      A
                                             standby state                                                            4      s
                                                                                                                             s
                                             VCC = +3.6V @ +85C, I2C interface in                                           s
                                             standby state                                                                    V
                                                                                                                            V/ms
                                             VCC = +3.6V @ +125C, I2C interface in
                                             standby state

                                             VCC = +5.5V @ +85C, I2C interface in
                                             standby state

                                             VCC = +5.5V @ +125C, I2C interface in
                                             standby state

                                             VCC = +3.6V @ +85C, I2C interface in
                                             standby state

                                             VCC = +3.6V @ +125C, I2C interface in
                                             standby state

ILkgDig Leakage Current, at Pins A0, A1, A2, Voltage at pin from GND to VCC                 -1                   1

           SHDN, SDA and SCL

tWRT DCP Wiper Response Time                 SCL falling edge of last bit of DCP data byte             1.5

(Note 19)                                    to wiper new position

tShdnRec DCP Recall Time from Shutdown       From rising edge of SHDN signal to wiper                  1.5

(Note 19) Mode                               stored position and RH connection

                                             SCL falling edge of last bit of ACR data byte             1.5

                                             to wiper stored position and RH connection

Vpor Power-on Recall Voltage                 Minimum VCC at which memory recall             2.0                  2.6

                                             occurs

VccRamp VCC Ramp Rate                                                                       0.2

                       4                                                                                                    FN6176.2

                                                                                                                      September 8, 2009
                                                        ISL22326

Operating Specifications Over the recommended operating conditions, unless otherwise specified. (Continued)

                                                                                              MIN        TYP  MAX

SYMBOL            PARAMETER                             TEST CONDITIONS                       (Note 20) (Note 4) (Note 20) UNIT

tD         Power-up Delay                       VCC above Vpor, to DCP Initial Value                          3          ms
                                                Register recall completed, and I2C Interface
                                                in standby state

EEPROM SPECIFICATION

           EEPROM Endurance                                                                   1,000,000                  Cycles

           EEPROM Retention                     Temperature T < +55C                         50                         Years

tWC        Non-volatile Write Cycle Time                                                                 12   20         ms

(Note 18)

SERIAL INTERFACE SPECIFICATIONS

VIL        A2, A1, A0, SHDN, SDA, and SCL                                                     -0.3            0.3*VCC    V

           Input Buffer LOW Voltage

VIH        A2, A1, A0, SHDN, SDA, and SCL                                                     0.7*VCC         VCC + 0.3  V

           Input Buffer HIGH Voltage

Hysteresis SDA and SCL Input Buffer Hysteresis                                                0.05*VCC                   V
                                                                                                   0
VOL        SDA Output Buffer LOW Voltage,                                                                     0.4        V

           Sinking 4mA

   Cpin A2, A1, A0, SHDN, SDA, and SCL Pin                                                               10              pF
(Note 19) Capacitance

fSCL       SCL Frequency                                                                                      400        kHz
tsp
           Pulse Width Suppression Time at      Any pulse narrower than the max spec is                       50         ns
           SDA and SCL Inputs                   suppressed

tAA        SCL falling edge to SDA output data SCL falling edge crossing 30% of VCC, until                    900        ns
tBUF
           valid                                SDA exits the 30% to 70% of VCC window

           Time the Bus Must be Free Before the SDA crossing 70% of VCC during a STOP         1300                       ns

           Start of a New Transmission          condition, to SDA crossing 70% of VCC

                                                during the following START condition

tLOW Clock LOW Time                             Measured at the 30% of VCC crossing           1300                       ns

tHIGH Clock HIGH Time                           Measured at the 70% of VCC crossing           600                        ns

tSU:STA START Condition Setup Time              SCL rising edge to SDA falling edge; both     600                        ns

                                                crossing 70% of VCC

tHD:STA START Condition Hold Time               From SDA falling edge crossing 30% of VCC     600                        ns

                                                to SCL falling edge crossing 70% of VCC

tSU:DAT Input Data Setup Time                   From SDA exiting the 30% to 70% of VCC        100                        ns

                                                window, to SCL rising edge crossing 30% of

                                                VCC

tHD:DAT Input Data Hold Time                    From SCL rising edge crossing 70% of VCC      0                          ns

                                                to SDA entering the 30% to 70% of VCC

                                                window

tSU:STO STOP Condition Setup Time               From SCL rising edge crossing 70% of VCC      600                        ns

                                                to SDA rising edge crossing 30% of VCC

tHD:STO STOP Condition Hold Time for Read, From SDA rising edge to SCL falling edge;          1300                       ns

           or Volatile Only Write               both crossing 70% of VCC

tDH        Output Data Hold Time                From SCL falling edge crossing 30% of VCC,    0                          ns

                                                until SDA enters the 30% to 70% of VCC

                                                window

tR         SDA and SCL Rise Time                From 30% to 70% of VCC                         20 +           250        ns
                                                                                              0.1*Cb

tF         SDA and SCL Fall Time                From 70% to 30% of VCC                         20 +           250        ns
                                                                                              0.1*Cb

Cb         Capacitive Loading of SDA or SCL Total on-chip and off-chip                        10              400        pF

                           5                                                                                             FN6176.2

                                                                                                                   September 8, 2009
                                                                                                                         ISL22326

Operating Specifications Over the recommended operating conditions, unless otherwise specified. (Continued)

SYMBOL                      PARAMETER                                                                                                   TEST CONDITIONS           MIN       TYP        MAX     UNIT
   Rpu                                                                                                                                                         (Note 20)  (Note 4)  (Note 20)   k
             SDA and SCL Bus Pull-up Resistor                                                                            Maximum is determined by tR and tF
             Off-chip                                                                                                    For Cb = 400pF, max is about 2k~2.5k       1
                                                                                                                         For Cb = 40pF, max is about 15k~20k

     tSU:A A2, A1 and A0 Setup Time                                                                                      Before START condition                600                             ns

     tHD:A A2, A1 and A0 Hold Time                                                                                       After STOP condition                  600                             ns

NOTES:

4. Typical values are for TA = +25C and 3.3V supply voltage

5. LSB: [V(RW)127 V(RW)0]/127. V(RW)127 and V(RW)0 are V(RW) for the DCP register set to 7F hex and 00 hex respectively. LSB is the
    incremental voltage when changing from one tap to an adjacent tap.

6. ZS error = V(RW)0/LSB.

7. FS error = [V(RW)127 VCC]/LSB.

8. DNL = [V(RW)i V(RW)i-1]/LSB-1, for i = 1 to 127. i is the DCP register setting.

9. INL = [V(RW)i i LSB V(RW)0]/LSB for i = 1 to 127.

10. VMATCH = [V(RWx)i V(RWy)i]/LSB, for i = 1 to 127, x = 0 to 1 and y = 0 to 1.

11.  TCV  =  -------M-----a----x----(--V----(---R-----W------)--i--)--------M-----i--n----(--V-----(--R-----W------)--i--)------ ------1---0----6------- for i = 16 to 112 decimal, T = -40C to +125C. Max( ) is the maximum value of the wiper
             [Max(V(RW)i) + Min(V(RW)i)] / 2 +165C voltage and Min ( ) is the minimum value of the wiper voltage over the temperature range.

12. MI = |RW127 RW0|/127. MI is a minimum increment. RW127 and RW0 are the measured resistances for the DCP register set to 7F hex and

     00 hex respectively.

13. Roffset = RW0/MI, when measuring between RW and RL.
     Roffset = RW127/MI, when measuring between RW and RH.

14. RDNL = (RWi RWi-1)/MI -1, for i = 16 to 127.

15. RINL = [RWi (MI i) RW0]/MI, for i = 16 to 127.

16. RMATCH = (RWi,x RWi,y)/MI, for i = 1 to 127, x = 0 to 1 and y = 0 to 1.

17.  TCR  =  ----[---M-----a----x----(--R-----i--)--------M-----i--n----(--R-----i--)--]---- ------1---0----6-------  for i = 16 to 112, T = -40C to +125C. Max( ) is the maximum value of the resistance and Min ( ) is
             [Max(Ri) + Min(Ri)] / 2 +165C                                                                              the minimum value of the resistance over the temperature range.

18. tWC is the time from a valid STOP condition at the end of a Write sequence of I2C serial interface, to the end of the self-timed internal non-volatile
     write cycle.

19. Limits should be considered typical and are not production tested.

20. Parameters with MIN and/or MAX limits are 100% tested at +25C, unless otherwise specified. Temperature limits established by characterization
     and are not production tested.

                           6                                                                                                                                                                   FN6176.2

                                                                                                                                                                                    September 8, 2009
                                                                               ISL22326

SDA vs SCL Timing                                  tF                tHIGH     tLOW                                                   tR              tsp                tHD:STO
                                                                                      tHD:DAT                                                                         tSU:STO
                         SCL                                tSU:DAT                                                                                         tBUF
                               tSU:STA
                                               tHD:STA
                        SDA
        (INPUT TIMING)                                                                                                                    tAA tDH

                          SDA
       (OUTPUT TIMING)

A0, A1, and A2 Pin Timing                          START                                                                                              STOP

                                          SCL                        CLK 1

                     SDA                                tSU:A                                                                                  tHD:A
       A0, A1, OR A2

[

Typical Performance Curves

100                                                                                                                              1.4
90 VCC = 3.3V, T = +125C
                                                                                                                                 1.2

WIPER RESISITANCE ()80
                                                                                                                       ISB (A)
70                                                                                                                               1.0

60                                                                                                                               0.8      T = +125C

50

40                                                                                                                               0.6

30                                                                                                                               0.4           T = +25C
20 VCC = 3.3V, T = +20C
                                                        VCC = 3.3V, T = -40C

10                                                                                                                               0.2

0                                                                                                                                0
                                                                                                                                 2.7      3.2         3.7   4.2      4.7          5.2
    0  20  40                                  60       80     100   120

           TAP POSITION (DECIMAL)                                                                                                                           VCC (V)

FIGURE 1. WIPER RESISTANCE vs TAP POSITION                                                                                                FIGURE 2. STANDBY ICC vs VCC
                [ I(RW) = VCC/RTOTAL ] FOR 10k (W)

                                        7                                                                                                                                         FN6176.2

                                                                                                                                                                          September 8, 2009
                                                                                                ISL22326

Typical Performance Curves (Continued)

                          0.2                                                                                                               0.2

                                                                                         T = +25C                                                                                                              T = +25C

                                                            VCC = 2.7V

                          0.1                                                                                                               0.1                     VCC = 2.7V

               DNL (LSB)  0                                                                                       INL (LSB)                 0

                          -0.1                                                                                                              -0.1

                                       VCC = 5.5V                                                                                                            VCC = 5.5V

                          -0.2     20                   40         60       80      100  120                                                -0.2     20         40       60                        80      100     120
                                0                                                                                                                 0

                                          TAP POSITION (DECIMAL)                                                                                                TAP POSITION (DECIMAL)

               FIGURE 3. DNL vs TAP POSITION IN VOLTAGE DIVIDER                                                   FIGURE 4. INL vs TAP POSITION IN VOLTAGE DIVIDER
                               MODE FOR 10k (W)                                                                                   MODE FOR 10k (W)

                          1.3                                                                                                               0.0
                                                   10k

                          1.1

                          0.9                                                                                                               -0.3 VCC = 2.7V              50k                           VCC = 5.5V
                                                                                                                                            -0.6
ZSERROR (LSB)             0.7                                                                                     ZSERROR (LSB)

                          0.5                                                       VCC = 2.7V

                                   VCC = 5.5V

                          0.3                                                                                                               -0.9
                                                                                                                                                                                          10k
                          0.1
                                                                                                                                            -1.2
                                                                50k
                          -0.1

                          -0.3                                                                                                              -1.5

                          -40 -20      0                    20 40 60 80 100 120                                                             -40 -20          0      20 40 60 80 100 120

                                                        TEMPERATURE (C)                                                                                        TEMPERATURE (C)

                                   FIGURE 5. ZSERROR vs TEMPERATURE                                                                                  FIGURE 6. FSERROR vs TEMPERATURE

                          0.4                                                                                                               0.4
                                                                                                       T = +25C                                                                                                        T = +25C

                          0.2                                   VCC = 5.5V                                                                  0.2                     VCC = 5.5V

DNL (LSB)                 0                                                                                                      INL (LSB)  0

                          -0.2                                                                                                              -0.2

                          -0.4                                                                                                              -0.4

                                   VCC = 2.7V                                                                                               -0.6                                                       VCC = 2.7V
                                                                                                                                                16
                          -0.6

                          16       36                       56         76       96       116                                                         36             56                         76      96          116

                                          TAP POSITION (DECIMAL)                                                                                                TAP POSITION (DECIMAL)

               FIGURE 7. DNL vs TAP POSITION IN RHEOSTAT MODE FOR                                                 FIGURE 8. INL vs TAP POSITION IN RHEOSTAT MODE FOR
                               10k (W)                                                                                            10k (W)

                                                                8                                                                                                                                                      FN6176.2
                                                                                                                                                                                                           September 8, 2009
                                                                                  ISL22326

Typical Performance Curves (Continued)                                                            105

       1.0

END TO END RTOTAL CHANGE (%)                                                                      90

                               0.5                                                                75
                               0.0 VCC = 5.5V
                              -0.5                    VCC = 2.7V  50k               TCv (ppm/C)  60

                                                                                                  45

                                                      10k

                                                                                                  30 50k
                                                                                                                                   10k

                                                                                                  15

                              -1.0                                                                0
                                  -40 -20
                                                   0  20      40  60    80 100 120                     16  36                           56  76      96

                                                      TEMPERATURE (C)                                            TAP POSITION (DECIMAL)

              FIGURE 9. END TO END RTOTAL % CHANGE vs                                             FIGURE 10. TC FOR VOLTAGE DIVIDER MODE IN ppm
                              TEMPERATURE

                                                                                                           INPUT                            OUTPUT

                              300

                              250

TCr (ppm/C)                  200

                              150

                                                          50k           10k

                              100

                              50                                                                  WIPER AT MID POINT (POSITION 40h)
                                                                                                  RTOTAL = 9.5k
                              0
                                                                                                      FIGURE 12. FREQUENCY RESPONSE (2.6MHz)
                              16               36         56      76          96

                                                      TAP POSITION (DECIMAL)

                                   FIGURE 11. TC FOR RHEOSTAT MODE IN ppm

                                          SIGNAL AT WIPER                                                                    SCL
                                          (WIPER UNLOADED)
                                                                                                                                      SIGNAL AT WIPER
                              WIPER MID POINT MOVEMENT                                                                                (WIPER UNLOADED MOVEMENT
                              FROM 3Fh TO 40h                                                                                         FROM 7Fh TO 00h)

                                FIGURE 13. MIDSCALE GLITCH, CODE 3Fh TO 40h                                FIGURE 14. LARGE SIGNAL SETTLING TIME

                                                          9                                                                                                     FN6176.2

                                                                                                                                                    September 8, 2009
    ISL22326

Pin Descriptions                                                   Principles of Operation

Potentiometers Pins                                                The ISL22326 is an integrated circuit incorporating two
                                                                   DCPs with their associated registers, non-volatile memory
RHI AND RLI (i = 0, 1)                                             and an I2C serial interface providing direct communication
The high (RHi) and low (RLi) terminals of the ISL22326 are         between a host and the potentiometers and memory. The
equivalent to the fixed terminals of a mechanical potentiometer.   resistor arrays are comprised of individual resistors
RHi and RLi are referenced to the relative position of the wiper   connected in series. At either end of the array and between
and not the voltage potential on the terminals. With WRi set to    each resistor is an electronic switch that transfers the
127 decimal, the wiper will be closest to RHi, and with the WRi    potential at that point to the wiper.
set to 0, the wiper is closest to RLi.
                                                                   The electronic switches on the device operate in a "make
RWI (i = 0,1)                                                      before break" mode when the wiper changes tap positions.
RWi is the wiper terminal and is equivalent to the movable
terminal of a mechanical potentiometer. The position of the        When the device is powered down, the last value stored in
wiper within the array is determined by the WRi register.          IVRi will be maintained in the non-volatile memory. When
                                                                   power is restored, the contents of the IVRi are recalled and
SHDN                                                               loaded into the corresponding WRi to set the wipers to the
The SHDN pin forces the resistor to end-to-end open circuit        initial value.
condition on RHi and shorts RWi to RLi. When SHDN is
returned to logic high, the previous latch settings put RWi at     DCP Description
the same resistance setting prior to shutdown. This pin is
logically ANDed with SHDN bit in ACR register. I2C interface       Each DCP is implemented with a combination of resistor
is still available in shutdown mode and all registers are          elements and CMOS switches. The physical ends of each
accessible. This pin must remain HIGH for normal operation.        DCP are equivalent to the fixed terminals of a mechanical
                                                                   potentiometer (RH and RL pins). The RW pin of each DCP is
                                                            RH     connected to intermediate nodes, and is equivalent to the
                                                                   wiper terminal of a mechanical potentiometer. The position
                                                            RW     of the wiper terminal within the DCP is controlled by volatile
                                                                   Wiper Register (WR). Each DCP has its own WR. When the
                                                            RL     WR of a DCP contains all zeroes (WR[6:0]= 00h), its wiper
                                                                   terminal (RW) is closest to its "Low" terminal (RL). When the
      FIGURE 15. DCP CONNECTION IN SHUTDOWN MODE                   WR register of a DCP contains all ones (WR[6:0] = 7Fh), its
                                                                   wiper terminal (RW) is closest to its "High" terminal (RH). As
Bus Interface Pins                                                 the value of the WR increases from all zeroes (0) to all ones
                                                                   (127 decimal), the wiper moves monotonically from the
SERIAL DATA INPUT/OUTPUT (SDA)                                     position closest to RL to the closest to RH. At the same time,
The SDA is a bidirectional serial data input/output pin for I2C    the resistance between RW and RL increases monotonically,
interface. It receives device address, operation code, wiper       while the resistance between RH and RW decreases
address and data from an I2C external master device at the         monotonically.
rising edge of the serial clock SCL, and it shifts out data after
each falling edge of the serial clock.                             While the ISL22326 is being powered up, all WRs are reset
                                                                   to 40h (64 decimal), which locates RW roughly at the center
SDA requires an external pull-up resistor, since it is an open     between RL and RH. After the power supply voltage
drain input/output.                                                becomes large enough for reliable non-volatile memory
                                                                   reading, all WRs will be reload with the value stored in
SERIAL CLOCK (SCL)                                                 corresponding non-volatile Initial Value Registers (IVRs).
This is the serial clock input of the I2C serial interface. SCL
requires an external pull-up resistor, since it is an open drain   The WRs can be read or written to directly using the I2C
input.                                                             serial interface as described in the following sections. The
                                                                   I2C interface Address Byte has to be set to 00h or 01h to
DEVICE ADDRESS (A2 - A0)                                           access the WR of DCP0 or DCP1 respectively.
The address inputs are used to set the least significant 3 bits
of the 7-bit I2C interface slave address. A match in the slave     Memory Description
address serial data stream must match with the Address
input pins in order to initiate communication with the             The ISL22326 contains seven non-volatile and three volatile
ISL22326. A maximum of 8 ISL22326 devices may occupy               8-bit registers. Memory map of ISL22326 is on Table 1. The
the I2C serial bus.                                                two non-volatile registers (IVRi) at address 0 and 1, contain
                                                                   initial wiper value and volatile registers (WRi) contain current
                                                                   wiper position. In addition, five non-volatile General Purpose
                                                                   registers from address 2 to address 6 are available.

10                                                                 FN6176.2

                                                                   September 8, 2009
                                                        ISL22326

           TABLE 1. MEMORY MAP                                       transmit and receive operations. Therefore, the ISL22326
                                                                     operates as a slave device in all applications.
ADDRESS    NON-VOLATILE               VOLATILE
                                                                     All communication over the I2C interface is conducted by
      8    --                            ACR                         sending the MSB of each byte of data first.

      7                     Reserved                                 Protocol Conventions
                                                                     Data states on the SDA line must change only during SCL
      6    General Purpose            Not Available                  LOW periods. SDA state changes during SCL HIGH are
      5    General Purpose            Not Available                  reserved for indicating START and STOP conditions
      4    General Purpose            Not Available                  (see Figure 16). On power-up of the ISL22326, the SDA pin
      3    General Purpose            Not Available                  is in the input mode.
      2    General Purpose            Not Available
                                                                     All I2C interface operations must begin with a START
      1    IVR1                          WR1                         condition, which is a HIGH to LOW transition of SDA while
      0    IVR0                          WR0                         SCL is HIGH. The ISL22326 continuously monitors the SDA
                                                                     and SCL lines for the START condition and does not
The non-volatile IVRi and volatile WRi registers are accessible      respond to any command until this condition is met (see
with the same address.                                               Figure 16). A START condition is ignored during the
                                                                     power-up of the device.
The Access Control Register (ACR) contains information
and control bits described in Table 2. The VOL bit at access         All I2C interface operations must be terminated by a STOP
control register (ACR[7]) determines whether the access is           condition, which is a LOW to HIGH transition of SDA while
to wiper registers WRi or initial value registers IVRi.              SCL is HIGH (see Figure 16). A STOP condition at the end
                                                                     of a read operation, or at the end of a write operation places
     TABLE 2. ACCESS CONTROL REGISTER (ACR)                          the device in its standby mode.

VOL        SHDN WIP     0      0      0  0           0               An ACK, Acknowledge, is a software convention used to
                                                                     indicate a successful data transfer. The transmitting device,
If VOL bit is 0, the non-volatile IVRi registers are accessible. If  either master or slave, releases the SDA bus after
VOL bit is 1, only the volatile WRi are accessible. Note, value      transmitting eight bits. During the ninth clock cycle, the
is written to IVRi register also is written to the corresponding     receiver pulls the SDA line LOW to acknowledge the
WRi. The default value of this bit is 0.                             reception of the eight bits of data (see Figure 17).

The SHDN bit (ACR[6]) disables or enables Shutdown mode.             The ISL22326 responds with an ACK after recognition of a
This bit is logically ANDed with SHDN pin. When this bit is 0,       START condition followed by a valid Identification Byte, and
DCP is in Shutdown mode. Default value of SHDN bit is 1.             once again after successful receipt of an Address Byte. The
                                                                     ISL22326 also responds with an ACK after receiving a Data
The WIP bit (ACR[5]) is read only bit. It indicates that             Byte of a write operation. The master must respond with an
non-volatile write operation is in progress. It is impossible to     ACK after receiving a Data Byte of a read operation.
write to the IVRi, WRi or ACR while WIP bit is 1.
                                                                     A valid Identification Byte contains 1010 as the four MSBs,
Shutdown Mode                                                        and the following three bits matching the logic values present
                                                                     at pins A2, A1, and A0. The LSB is the Read/Write bit. Its
The device can be put in Shutdown mode either by pulling the         value is "1" for a Read operation, and "0" for a Write operation
SHDN pin to GND or setting the SHDN bit in the ACR register          (see Table 4).
to 0. The truth table for Shutdown mode is in Table 3.
                                                                                   TABLE 4. IDENTIFICATION BYTE FORMAT
                     TABLE 3.
                                                                                                  Logic values at pins A2, A1, and A0 respectively
SHDN pin   SHDN bit                      Mode

     High            1            Normal operation

     Low             1                Shutdown

     High            0                Shutdown

     Low             0                Shutdown

I2C Serial Interface                                                 1      0  1  0  A2 A1 A0 R/W
The ISL22326 supports an I2C bidirectional bus oriented
protocol. The protocol defines any device that sends data            (MSB)           (LSB)
onto the bus as a transmitter and the receiving device as the
receiver. The device controlling the transfer is a master and
the device being controlled is the slave. The master always
initiates data transfers and provides the clock for both

                        11                                                           FN6176.2

                                                                                     September 8, 2009
                                                                ISL22326

SCL

SDA

                                   START              DATA            DATA     DATA                     STOP

                                                      STABLE CHANGE STABLE

                                   FIGURE 16. VALID DATA CHANGES, START AND STOP CONDITIONS

SCL FROM

                       MASTER                   1                                         8             9

SDA OUTPUT FROM                                                                                      HIGH IMPEDANCE
       TRANSMITTER

SDA OUTPUT FROM                              HIGH IMPEDANCE
              RECEIVER

                                   START                                                                ACK

                                   FIGURE 17. ACKNOWLEDGE RESPONSE FROM RECEIVER

                                                                   WRITE

                       SIGNALS FROM          S
                          THE MASTER
                                             T                                                                  S

                                             A  IDENTIFICATION            ADDRESS            DATA               T
                                             R         BYTE                  BYTE
                                                                                             BYTE               O

                                             T                                                                  P

                       SIGNAL AT SDA            1 0 1 0 A2 A1 A0 0 0 0 0 0

                       SIGNALS FROM                                A                      A                  A
                             THE SLAVE
                                                                   C                      C                  C

                                                                   K                      K                  K

                                                FIGURE 18. BYTE WRITE SEQUENCE

S                                                               S

SIGNALS T                                                       T                                    A          A                 S
                                                                                                                C
FROM THE A IDENTIFICATION                                       A IDENTIFICATION                     C          K             AT
                                                                                                     K                        CO
MASTER R               BYTE WITH             ADDRESS            R BYTE WITH                                                   KP
                    T    R/W = 0                BYTE
                                                                T     R/W = 1

SIGNAL AT SDA 1 0 1 0 A2 A1 A0 0 0 0 0 0                           1 0 1 0 A2 A1 A0 1

                                          A                  A                         A

SIGNALS FROM                              C                  C                         C FIRST READ                LAST READ
                                                                                                                   DATA BYTE
THE SLAVE                                 K                  K                         K DATA BYTE

                                                FIGURE 19. READ SEQUENCE

                               12                                                                                             FN6176.2

                                                                                                                     September 8, 2009
    ISL22326

Write Operation                                                 Read Operation

A Write operation requires a START condition, followed by a     A Read operation consist of a three byte instruction followed
valid Identification Byte, a valid Address Byte, a Data Byte,   by one or more Data Bytes (see Figure 19). The master
and a STOP condition. After each of the three bytes, the        initiates the operation issuing the following sequence: a
ISL22326 responds with an ACK. At this time, the device         START, the Identification byte with the R/W bit set to "0", an
enters its standby state (see Figure 18). The device can        Address Byte, a second START, and a second Identification
receive more than one byte of data by auto incrementing the     byte with the R/W bit set to "1". After each of the three bytes,
address after each received byte. Note after reaching the       the ISL22326 responds with an ACK. Then the ISL22326
address 08h, the internal pointer "rolls over" to address 00h.  transmits Data Bytes as long as the master responds with an
                                                                ACK during the SCL cycle following the eighth bit of each
The non-volatile write cycle starts after STOP condition is     byte. The master terminates the read operation (issuing a
determined and it requires up to 20ms delay for the next        ACK and a STOP condition) following the last bit of the last
non-volatile write. Thus, non-volatile registers must be        Data Byte (see Figure 19).
written individually.
                                                                The Data Bytes are from the registers indicated by an
                                                                internal pointer. This pointer initial value is determined by the
                                                                Address Byte in the Read operation instruction, and
                                                                increments by one during transmission of each Data Byte.
                                                                After reaching the memory location 08h, the pointer "rolls
                                                                over" to 00h, and the device continues to output data for
                                                                each ACK received.

                                                                In order to read back the non-volatile IVR, it is recommended
                                                                that the application reads the ACR first to verify the WIP bit
                                                                is 0. If the WIP bit (ACR[5]) is not 0, the host should repeat
                                                                its reading sequence again.

13                                                              FN6176.2

                                                                September 8, 2009
    ISL22326

Quad Flat No-Lead Plastic Package (QFN)  L16.4x4A
Micro Lead Frame Plastic Package (MLFP)
                                         16 LEAD QUAD FLAT NO-LEAD PLASTIC PACKAGE
                                         (COMPLIANT TO JEDEC MO-220-VGGD-10)

                                                       MILLIMETERS

                                         SYMBOL  MIN   NOMINAL      MAX NOTES
                                              A
                                             A1  0.80  0.90         1.00            -
                                             A2
                                             A3  -     -            0.05            -
                                              b
                                              D  -     -            1.00            9
                                             D1
                                             D2        0.20 REF                     9
                                              E
                                             E1  0.18  0.25         0.30            5, 8
                                             E2
                                              e        4.00 BSC                     -
                                              k
                                              L        3.75 BSC                     9
                                             L1
                                              N  2.30  2.40         2.55            7, 8
                                             Nd
                                             Ne        4.00 BSC                     -
                                              P
                                                       3.75 BSC                     9

                                                 2.30  2.40         2.55            7, 8

                                                       0.50 BSC                     -

                                                 0.25  -            -               -

                                                 0.30  0.40         0.50            8

                                                 -     -            0.15            10

                                                       16                           2

                                                       4                            3

                                                       4                            3

                                                 -     -            0.60            9

                                                 -     -            12              9

                                                                          Rev. 2 3/06

                                         NOTES:

                                          1. Dimensioning and tolerancing conform to ASME Y14.5-1994.

                                          2. N is the number of terminals.

                                          3. Nd and Ne refer to the number of terminals on each D and E.

                                          4. All dimensions are in millimeters. Angles are in degrees.

                                          5. Dimension b applies to the metallized terminal and is measured
                                              between 0.15mm and 0.30mm from the terminal tip.

                                          6. The configuration of the pin #1 identifier is optional, but must be
                                              located within the zone indicated. The pin #1 identifier may be
                                              either a mold or mark feature.

                                          7. Dimensions D2 and E2 are for the exposed pads which provide
                                              improved electrical and thermal performance.

                                          8. Nominal dimensions are provided to assist with PCB Land
                                              Pattern Design efforts, see Intersil Technical Brief TB389.

                                          9. Features and dimensions A2, A3, D1, E1, P &  are present when
                                              Anvil singulation method is used and not present for saw
                                              singulation.

                                         10. Depending on the method of lead termination at the edge of the
                                              package, a maximum 0.15mm pull back (L1) maybe present.
                                              L minus L1 to be equal to or greater than 0.3mm.

14                                                                                  FN6176.2

                                                                          September 8, 2009
                                                                ISL22326

Thin Shrink Small Outline Plastic Packages (TSSOP)

N                             E  0.25(0.010) M B M                             M14.173
                E1
         INDEX                           GAUGE                                 14 LEAD THIN SHRINK SMALL OUTLINE PLASTIC
         AREA      -B-                   PLANE                                 PACKAGE

                                                                                      INCHES          MILLIMETERS

123                                                                            SYMBOL MIN      MAX    MIN       MAX NOTES

                                                                               A   -           0.047  -         1.20      -

     0.05(0.002) SEATING PLANE                               L                 A1  0.002 0.006        0.05      0.15      -
                                              0.25
                                                                               A2  0.031 0.041        0.80      1.05      -
                                              0.010

-A-                  A                                                         b   0.0075 0.0118 0.19           0.30      9
          D

                -C-                                                            c   0.0035 0.0079 0.09           0.20      -

                                                                               D   0.195 0.199        4.95      5.05      3

     e                   A1                   A2                               E1  0.169 0.177        4.30      4.50      4

                                                                c

     b                           0.10(0.004)                                   e   0.026 BSC             0.65 BSC         -

0.10(0.004) M C A M B S                                                        E   0.246 0.256        6.25      6.50      -

                                                                               L   0.0177 0.0295 0.45           0.75      6

NOTES:                                                                         N           14               14            7

1. These package dimensions are within allowable dimensions of                    0o          8o     0o        8o        -
     JEDEC MO-153-AC, Issue E.
                                                                                                                      Rev. 2 4/06
2. Dimensioning and tolerancing per ANSI Y14.5M-1982.

3. Dimension "D" does not include mold flash, protrusions or gate burrs.
     Mold flash, protrusion and gate burrs shall not exceed 0.15mm
     (0.006 inch) per side.

4. Dimension "E1" does not include interlead flash or protrusions. Inter-
     lead flash and protrusions shall not exceed 0.15mm (0.006 inch) per
     side.

5. The chamfer on the body is optional. If it is not present, a visual index
     feature must be located within the crosshatched area.

6. "L" is the length of terminal for soldering to a substrate.

7. "N" is the number of terminal positions.

8. Terminal numbers are shown for reference only.

9. Dimension "b" does not include dambar protrusion. Allowable dambar
     protrusion shall be 0.08mm (0.003 inch) total in excess of "b" dimen-
     sion at maximum material condition. Minimum space between protru-
     sion and adjacent lead is 0.07mm (0.0027 inch).

10. Controlling dimension: MILLIMETER. Converted inch dimensions
     are not necessarily exact. (Angles in degrees)

                   All Intersil U.S. products are manufactured, assembled and tested utilizing ISO9000 quality systems.
                          Intersil Corporation's quality certifications can be viewed at www.intersil.com/design/quality

Intersil products are sold by description only. Intersil Corporation reserves the right to make changes in circuit design, software and/or specifications at any time without
notice. Accordingly, the reader is cautioned to verify that data sheets are current before placing orders. Information furnished by Intersil is believed to be accurate and
reliable. However, no responsibility is assumed by Intersil or its subsidiaries for its use; nor for any infringements of patents or other rights of third parties which may result
from its use. No license is granted by implication or otherwise under any patent or patent rights of Intersil or its subsidiaries.

                              For information regarding Intersil Corporation and its products, see www.intersil.com

                        15                                                                                                FN6176.2

                                                                                                                   September 8, 2009

ISL22326WFR16Z-TK器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved