电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

IS31FL3733-TQLS4

器件型号:IS31FL3733-TQLS4
器件类别:半导体    电源管理   
厂商名称:ISSI
厂商官网:http://www.issi.com/
下载文档

器件描述

IC LED DRVR LINEAR ETQFP-48 DOT

IS31FL3733-TQLS4器件文档内容

IS31FL3733

12×16 DOTS MATRIX LED DRIVER

WITH INDIVIDUAL AUTO BREATH FUNCTION

                                                                                                                                                   January 2017

GENERAL DESCRIPTION                                                                     FEATURES

The IS31FL3733 is a general purpose 12×16 LEDs                                               Supply voltage range: 2.7V to 5.5V

matrix driver with 1/12 cycle rate. The device can be                                        16 current source outputs for row control

programmed via an I2C compatible interface. Each                                             12 switch current inputs for column scan control

LED can be dimmed individually with 8-bit PWM data                                           Up to 192 LEDs (12×16) in dot matrix

which allowing 256 steps of linear dimming.                                                  Programmable 12×16 (64 RGBs) matrix size with

IS31FL3733 features 3 Auto Breathing Modes which                                              de-ghost function

are noted as ABM-1, ABM-2 and ABM-3. For each                                                1MHz I2C-compatible interface

Auto Breathing Mode, there are 4 timing characters                                           Selectable 3 Auto Breath Modes for each dot

which include current rising / holding / falling / off time                                  Auto Breath Loop Features interrupt pin inform

and 3 loop characters which include Loop-Beginning /                                          MCU Auto Breath Loop completed

Loop-Ending / Loop-Times. Every LED can be                                                    Auto Breath offers 128 steps gamma current,

configured to be any Auto Breathing Mode or No-                                         

Breathing Mode individually.                                                                  interrupt and state look up registers

Additionally each LED open and short state can be                                            256 steps Global Current Setting

detected, IS31FL3733 store the open or short                                                 Individual on/off control

information in Open-Short Registers. The Open-Short                                          Individual 256 PWM control steps

Registers allowing MCU to read out via I2C                                                   Individual Auto Breath Mode select

compatible interface. Inform MCU whether there are                                           Individual open and short error detect function

LEDs open or short and the locations of open or short                                        Cascade for synchronization of chips

LEDs.                                                                                        QFN-48 (6mm×6mm) and eTQFP-48 packages

The IS31FL3733 operates from 2.7V to 5.5V and

features a very low shutdown and operational current.                                   APPLICATIONS

IS31FL3733 is available in QFN-48 (6mm×6mm) and                                              Mobile      phones       and    other    hand-held   devices             for

eTQFP-48 packages. It operates from 2.7V to 5.5V                                              LED display

over the temperature range of -40°C to +125°C.                                               Gaming device (Keyboard, Mouse etc.)

                                                                                             LED in white goods application

TYPICAL APPLICATION CIRCUIT

*Note 2     VBattery                                               VIO/MCU

                                    20                          39

                                        PVCC              VIO

22  F/10V         0.47  F  0.1   F                                    0.47  F

                                    29

                                        PVCC                                         CS1   CS2  CS3  CS4  CS5  CS6  CS7  CS8  CS9  CS10 CS11 CS12 CS13 CS14 CS15 CS16

                  0.47  F  0.1   F

                                    37  AVCC                    33

                                                          CS16                                                                                                         L

                                    38  DVCC                    32             SW12

                  0.47  F  0.1   F                        CS15

                                                                                                                                                                       K

                                                                               SW11

            VIO/MCU                                                                                                                                                    J

                                                                               SW10

            100k  1k       1k                                   17

                                                          CS2                                                                                                          I

                                                                16             SW9

                                    41                    CS1

                                        SDA                                                                                                                            H

                                    42        IS31FL3733                       SW8

Micro                                   SCL

Controller                          45                                                                                                                                 G

                                        INTB                    15             SW7

                                    46                    SW12

                                        SDB                     14                                                                                                     F

                                    47                    SW11                 SW6

                  100k     100k         IICRST

                                                                                                                                                                       E

                                                                               SW5

                                                                                                                                                                       D

                                                                3              SW4

                                    40                    SW2

                                        SYNC                    2                                                                                                      C

                                    35                    SW1                  SW3

                                        RSET

                                    43                                                                                                                                 B

                  REXT                  ADDR1                                  SW2

                  20k               44                          5,12

                                        ADDR2             PGND                                                                                                         A

                                    48                          34             SW1

                                        GND               AGND

                                                                                     1     2    3    4    5    6    7    8    9    10  11  12  13  14  15  16

                                                          Figure 1    Typical Application Circuit (12×16)

Integrated Silicon Solution, Inc. – www.issi.com                                                                                                                       1

Rev. B, 12/20/2016
IS31FL3733

TYPICAL APPLICATION CIRCUIT (CONTINUED)

*Note 2     VBattery                                                             VIO/MCU

                                    20                                        39

                                          PVCC                           VIO

22  F/10V         0.47  F  0.1   F                                                  0.47  F

                                    29

                                          PVCC                                                        CS1      CS2  CS3  CS4  CS5       CS6  CS7     CS8  CS9      CS10 CS11 CS12 CS13 CS14 CS15 CS16

                  0.47  F  0.1   F

                                    37    AVCC                                33

                                                                 CS16                                                                                                                                     L

                                    38    DVCC                                32              SW12

                  0.47  F  0.1   F                               CS15

                                                                                                                                                                                                          K

                                                                                              SW11

            VIO/MCU                                                                                                                                                                                       J

            100k  1k       1k                                                                 SW10

                                                                              17

                                                                         CS2                                                                                                                              I

                                    41                                        16              SW9

                                          SDA                            CS1

                                    42                                                                                                                                                                    H

                                          SCL   IS31FL3733                                    SW8

Micro                               45

Controller                                INTB                                                                                                                                                            G

                                    46                                        15              SW7

                                          SDB                    SW12

                                    47                                        14                                                                                                                          F

                  100k     100k           IICRST                 SW11                         SW6

                                                                                                                                                                                                          E

                                                                                              SW5

                                                                                                                                                                                                          D

                                                                              3               SW4

                                    40                           SW2

                                          SYNC                                2                                                                                                                           C

                                    35                           SW1                          SW3

                                          RSET

                                    43                                                                                                                                                                    B

                  REXT                    ADDR1                                               SW2

                  20k               44                                        5,12

                                          ADDR2                  PGND                                                                                                                                     A

                                    48                                        34              SW1

                                          GND                    AGND

                                                                                                      1        2    3    4    5         6    7      8     9        10   11  12  13        14  15      16

                                                                         Figure 2         Typical Application Circuit (RGB)

Note 1: For the mobile applications the IC should be placed far away from the mobile antenna in order to prevent the EMI.

Note 2: Electrolytic/Tantalum Capacitor may considerable for high current application to avoid audible noise interference.

                                                                                    VBattery

                                                ADDR1                                         ADDR1                           SDA            ADDR1                              SCL           ADDR1

                                                ADDR2                                         ADDR2                                          ADDR2                                            ADDR2

                           VIO

                  100k          1k  1k

                  SDA

                                                SDA              SDA                          SDA                 SDA                        SDA                   SDA                        SDA

                  SCL

Micro                                           SCL              SCL                          SCL                 SCL                        SCL                   SCL                        SCL

Controller        INTB

                                                INTB                                          INTB                                           INTB                                             INTB

                  SDB

                                                SDB              SDB                          SDB                 SDB                        SDB                   SDB                        SDB

                                    IICRST

                           100k     100k        IICRST           IICRST                       IICRST           IICRST                        IICRST          IICRST                           IICRST

                                                SYNC                                          SYNC                                           SYNC                                             SYNC

                                                        Master                                        Slave 1                                             Slave 2                                         Slave 3

                                    VBattery    SYNC                                VBattery  SYNC                            VBattery       SYNC                               VBattery      SYNC

                                                ADDR2                                         ADDR2                                          ADDR2                                            ADDR2

                                                ADDR1                                         ADDR1                           SDA            ADDR1                              SCL           ADDR1

            IICRST                              IICRST           IICRST                       IICRST           IICRST                        IICRST          IICRST                           IICRST

            SDA                                 SDA              SDA                          SDA                 SDA                        SDA                   SDA                        SDA

            SCL                                 SCL              SCL                          SCL                 SCL                        SCL                   SCL                        SCL

                                                INTB                                          INTB                                           INTB                                             INTB

            SDB                                 SDB              SDB                          SDB                 SDB                        SDB                   SDB                        SDB

                                                        Slave 4                                       Slave 5                                             Slave 6                                         Slave 7

                                                     Figure 3    Typical Application Circuit (Eight Parts Synchronization-Work)

Note 3: One part is configured as master mode, all the other 7 parts configured as slave mode. Work as master mode or                                                           slave mode specified

by Configuration Register (Function register, address 00h). Master part output master clock, and all the other parts which                                                      work as slave input

this master clock.

Integrated Silicon Solution, Inc. – www.issi.com                                                                                                                                                          2

Rev. B, 12/20/2016
IS31FL3733

PIN CONFIGURATION

Package   Pin Configuration            (Top  View)

QFN-48

eTQFP-48

Integrated Silicon Solution,  Inc.  –  www.issi.com  3

Rev. B, 12/20/2016
IS31FL3733

PIN DESCRIPTION

No.            Pin                    Description

1,36           NC                     Not connect.

2~4,6~11,      SW1~SW12               Switch pin for LED matrix scanning.

13~15

5,12           PGND                   Power GND.

16~19, 21~28,  CS1~CS16               Current Source.

30~33

20, 29         PVCC                   Power for current source.

34             AGND                   Analog GND.

35             RSET                   Input terminal used to connect an external resistor.

                                      This regulates current source DC current value.

37             AVCC                   Power for analog circuits.

38             DVCC                   Power for digital circuits.

39             VIO                    Input logic reference voltage.

40             SYNC                   Synchronize pin. It is used for more than one part

                                      work synchronize. If it is not used please float this pin.

41             SDA                    I2C compatible serial data.

42             SCL                    I2C compatible serial clock.

43             ADDR1                  I2C address setting.

44             ADDR2                  I2C address setting.

                                      Interrupt output pin. Register F0h sets the function of

45             INTB                   the INTB pin and active low when the interrupt event

                                      happens. Can be NC (float) if interrupt function no

                                      used.

46             SDB                    Shutdown the chip when pull to low.

47             IICRST                 Reset I2C when pull high, need to pull down when

                                      normal operation.

48             GND                    Connect to GND.

               Thermal Pad            Need to connect to GND pins.

Integrated Silicon Solution, Inc.  –  www.issi.com                                                4

Rev. B, 12/20/2016
IS31FL3733

ORDERING INFORMATION

Industrial Range: -40°C to +125°C

Order Part No.                           Package              QTY

IS31FL3733-QFLS4-TR                      QFN-48, Lead-free    2500/Reel

IS31FL3733-TQLS4                         eTQFP-48, Lead-free  250/Tray

Copyright © 2016 Integrated Silicon Solution, Inc. All rights reserved. ISSI reserves the right to make changes to this specification and its products at any

time without notice. ISSI assumes no liability arising out of the application or use of any information, products or services described herein. Customers are

advised to obtain the latest version of this device specification before relying on any published information and before placing orders for products.

Integrated Silicon Solution, Inc. does not recommend the use of any of its products in life support applications where the failure or malfunction of the

product can reasonably be expected to cause failure of the life support system or to significantly affect its safety or effectiveness. Products are not

authorized for use in such applications unless Integrated Silicon Solution, Inc. receives written assurance to its satisfaction, that:

a.) the risk of injury or damage has been minimized;

b.) the user assume all such risks; and

c.) potential liability of Integrated Silicon Solution, Inc is adequately protected under the circumstances

Integrated Silicon Solution, Inc. – www.issi.com                                                                                                               5

Rev. B, 12/20/2016
IS31FL3733

ABSOLUTE MAXIMUM RATINGS

Supply voltage, VCC                                                    -0.3V ~ +6.0V

Voltage at any input pin                                               -0.3V ~ VCC+0.3V

Maximum junction temperature, TJMAX                                    150°C

Storage temperature range, TSTG                                        -65°C ~ +150°C

Operating temperature range, TA                                        -40°C ~ +125°C

Thermal resistance, junction to ambient,   θJA    (QFN)                30°C/W

                                           θJA    (eTQFP)              29°C/W

ESD (HBM)                                                              ±8kV

ESD (CDM)                                                              ±1kV

Note:

Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. These are stress ratings only

and functional operation of the device at these or any other condition beyond those indicated in the operational sections of the specifications is

not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS

The following specifications apply for VCC = 3.6V, TA = 25°C, unless otherwise noted.

Symbol               Parameter                             Conditions                  Min.                      Typ.  Max.    Unit

VCC     Supply voltage                                                                 2.7                             5.5             V

ICC     Quiescent power supply current     VSDB = VCC, all LEDs off                                              2     3               mA

                                           VSDB = 0V                                                             2     5

ISD     Shutdown current                   VSDB = VCC, Configuration   Register                                  2     5               μA

                                           written “0000 0000

IOUT    Maximum constant current of        RSET=20kΩ                                   38                        42    46              mA

        CS1~CS16

ILED    Average current on each LED        RSET=20kΩ, GCC=255,                         3.05                      3.29  3.61            mA

        ILED = IOUT/12.75                  PWM = 255

        Current sink headroom voltage      ISINK = 672mA (Note 1,2)                                              300   400

VHR     SW1~SW12                                                                                                                       mV

        Current source headroom voltage    ISOURCE = 42mA (Note 1)                                               150   200

        CS1~C16

tSCAN   Period of scanning                                                             115                       128   140             µs

        Non-overlap blanking time during

tNOL    scan, the SWy and CSx are all off                                              7.2                       8     8.75            µs

        during this time

Logic Electrical Characteristics (SDA, SCL, ADDR1, ADDR2, SYNC,        SDB)

VIL     Logic “0” input voltage            VIO=3.6V                                    GND                             0.2VIO          V

VIH     Logic “1” input voltage            VIO=3.6V                                    0.75VIO                         VIO             V

VHYS    Input Schmitt trigger hysteresis   VIO=3.6V                                                              0.2                   V

VOL     Logic “0” output voltage for SYNC  IOL = 8mA                                                                   0.4             V

VOH     Logic “1” output voltage for SYNC  IOH = 8mA                                   0.75VIO                                         V

IIL     Logic “0” input current            VINPUT = 0V (Note 3)                                                  5                     nA

IIH     Logic “1” input current            VINPUT = VIO (Note 3)                                                 5                     nA

Integrated Silicon Solution, Inc. – www.issi.com                                                                                                    6

Rev. B, 12/20/2016
IS31FL3733

DIGITAL INPUT SWITCHING CHARACTERISTICS (NOTE 3)

Symbol                         Parameter                                 Fast Mode                            Fast  Mode  Plus     Units

                                                                   Min.  Typ.       Max.                   Min.     Typ.  Max.

fSCL      Serial-clock frequency                                   -                400                    -              1000     kHz

tBUF      Bus free time between a STOP and a START                 1.3                               -     0.5                  -  μs

          condition

tHD, STA  Hold time (repeated) START condition                     0.6                               -     0.26                 -  μs

tSU, STA  Repeated START condition setup time                      0.6                               -     0.26                 -  μs

tSU, STO  STOP condition setup time                                0.6                               -     0.26                 -  μs

tHD, DAT  Data hold time                                           -                                 -     -                    -  μs

tSU, DAT  Data setup time                                          100                               -     50                   -  ns

tLOW      SCL clock low period                                     1.3                               -     0.5                  -  μs

tHIGH     SCL clock high period                                    0.7                               -     0.26                 -  μs

tR        Rise time of both SDA and SCL signals,                   -                300                    -              120      ns

          receiving

tF        Fall time of both SDA and SCL signals,                   -                300                    -              120      ns

          receiving

Note 1: In case of REXT = 20kΩ, Global Current Control Register (PG3, 01h) written “1111 1111”, GCC     =  “1111 1111”.

Note 2: All LEDs are on and PWM = “1111 1111”, GCC = “1111 1111”.

Note 3: Guaranteed by design.

Integrated Silicon Solution, Inc. – www.issi.com                                                                                          7

Rev. B, 12/20/2016
IS31FL3733

FUNCTIONAL BLOCK DIAGRAM

Integrated Silicon Solution, Inc. – www.issi.com  8

Rev. B, 12/20/2016
IS31FL3733

DETAILED DESCRIPTION

I2C INTERFACE                                                The 8-bit chip address is sent next, most significant bit

The IS31FL3733 uses a serial bus, which conforms to          first. Each address bit must be stable while the SCL

the I2C protocol, to control the chip’s functions with       level is high.

two wires: SCL and SDA. The IS31FL3733 has a 7-bit           After the last bit of the chip address is sent, the

slave address (A7:A1), followed by the R/W bit, A0.          master checks for the IS31FL3733’s acknowledge.

Set A0 to “0” for a write command and set A0 to “1” for      The master releases the SDA line high (through a

a read command. The value of bits A1 and A2 are              pull-up resistor). Then the master sends an SCL pulse.

decided by the connection of the ADDR1 pin. The              If the IS31FL3733 has received the address correctly,

value of bits A3 and A4 are decided by the connection        then it holds the SDA line low during the SCL pulse. If

of the ADDR2 pin.                                            the SDA line is not low, then the master should send a

The complete slave address is:                               “STOP” signal (discussed later) and abort the transfer.

                                                             Following acknowledge of IS31FL3733, the register

Table 1 Slave Address:                                       address byte is sent, most significant bit first.

ADDR2  ADDR1          A7:A5     A4:A3  A2:A1            A0   IS31FL3733 must generate another acknowledge

GND    GND                      00     00                    indicating that the register address has been received.

GND    SCL                      00     01                    Then 8-bit of data byte are sent next, most significant

GND    SDA                      00     10                    bit first. Each data bit should be valid while the SCL

GND    VCC                      00     11                    level is stable high. After the data byte is sent, the

                                                             IS31FL3733 must generate another acknowledge to

SCL    GND                      01     00                    indicate that the data was received.

SCL    SCL                      01     01                    The “STOP” signal ends the transfer. To signal

SCL    SDA                      01     10                    “STOP”, the SDA signal goes high while the SCL

SCL    VCC                      01     11                    signal is high.

SDA    GND            101       10     00               0/1  ADDRESS AUTO INCREMENT

SDA    SCL                      10     01                    To write multiple bytes of data into IS31FL3733, load

SDA    SDA                      10     10                    the address of the data register that the first data byte

SDA    VCC                      10     11                    is intended for. During the IS31FL3733 acknowledge

VCC    GND                      11     00                    of receiving the data byte, the internal address pointer

VCC    SCL                      11     01                    will increment by one. The next data byte sent to

                                                             IS31FL3733 will be placed in the new address, and so

VCC    SDA                      11     10                    on. The auto increment of the address will continue as

VCC    VCC                      11     11                    long as data continues to be written to IS31FL3733

                                                             (Figure 7).

ADDR1/2 connected to GND, (A2:A1)/(A4:A3)=00;                READING OPERATION

ADDR1/2 connected to VCC, (A2:A1)/(A4:A3)=11;                Register FEh, F1h, 18h~45h of Page 0 and 11h of

ADDR1/2 connected to SCL, (A2:A1)/(A4:A3)=01;                Page 3 can be read.

ADDR1/2 connected to SDA, (A2:A1)/(A4:A3)=10;

The SCL line is uni-directional. The SDA line is bi-         To read the FEh and F1h, after I2C start condition, the

directional (open-collector) with a pull-up resistor         bus master must send the IS32FL3733 device

(typically 1kΩ). The maximum clock frequency                                      ____
                                                             address with the R/W bit set to “0”, followed by the

specified by the I2C standard is 1MHz. In this               register address (FEh or F1h) which determines which

discussion, the master is the microcontroller and the        register is accessed. Then restart I2C, the bus master

slave is the IS31FL3733.                                     should send the IS32FL3738 device address with the

                                                             ____
                                                             R/W bit set to “1”. Data from the register defined by
The timing diagram for the I2C is shown in Figure 4.
                                                             the command byte is then sent from the CHROMA-96
The SDA is latched in on the stable high level of the
                                                             to the master (Figure 8).
SCL.  When there is no interface activity, the SDA line

should be held high.                                         To read the 18h~45h of Page 0 and 11h of Page 3,

The “START” signal is generated by lowering the SDA          the FDh should write with 00h before follow the Figure

signal while the SCL signal is high. The start signal will   8 sequence to read the data, that means, when you

alert all devices attached to the I2C bus to check the       want to read 18h~45h of Page 0 and 11h of Page 3

incoming address against their own chip address.             the FDh should point to Page 0 first and you can read

                                                             the Page 0 data.

Integrated Silicon Solution, Inc. – www.issi.com                                                                        9

Rev. B, 12/20/2016
IS31FL3733

                                                    Figure 4     Interface timing

                                                        Figure   5   Bit transfer

                                              Figure 6  Writing  to  IS31FL3733    (Typical)

                                    Figure 7  Writing to IS31FL3733 (Automatic address        increment)

                                              Figure 8  Reading from IS31FL3733

Integrated Silicon Solution,  Inc.  – www.issi.com                                                        10

Rev. B, 12/20/2016
IS31FL3733

REGISTER DEFINITION-1

Address                   Name                              Function                           Table                    R/W             Default

FDh      Command Register                                Available Page 0 to Page 3 Registers                        2  W    xxxx xxxx

FEh      Command Register Write     lock                 To lock/unlock Command Register                             3  R/W

F0h      Interrupt Mask Register                         Configure the interrupt function                            4  W    0000 0000

F1h      Interrupt Status Register                       Show the interrupt status                                   5  R

REGISTER CONTROL

Table 2  FDh Command Register (Write Only)

                    Data                                    Function

         0000 0000              Point to Page 0 (PG0, LED Control Register is available)

         0000 0001              Point to Page 1 (PG1, PWM Register is available)

         0000 0010              Point to Page 2 (PG2, Auto Breath Mode Register is available)

         0000 0011              Point to Page 3 (PG3, Function Register is available)

         Others                 Reserved

Note: FDh is locked when power up, need to unlock this register before write command to it. See Table 3 for detail.

The Command Register should be configured first after writing in the slave address to choose the available register. Then write data in          the

choosing register.  Power up default state is “0000 0000”.

For example, when write “0000 0001” in the Command Register (FDh), the data which writing after will be stored in the Auto breath mode

Register. Write new data can configure other registers.

Integrated Silicon Solution, Inc. – www.issi.com                                                                                                 11

Rev. B, 12/20/2016
IS31FL3733

Table 3    FEh Command Register Write Lock                 Table 5  F1h Interrupt Status Register

(Read/Write)                                                   Bit  D7:D5        D4   D3      D2    D1  D0

      Bit                            D7:D0                    Name  -           ABM3  ABM2    ABM1  SB  OB

    Name                             CRWL                  Default  000          0    0       0     0   0

    Default         0000 0000 (FDh write disable)          Show the interrupt status for IC.

To select the PG0~PG3, need to unlock this register

first, with the purpose to avoid misoperation of this      ABM3     Auto Breath Mode 3 Finish Bit

register. When FEh is written with 0xC5, FDh is            0        ABM3 not finish

allowed to modify once, after the FDh is modified the      1        ABM3 finish

FEh will reset to be 0x00 at once.

CRWL       Command Register Write Lock                     ABM2     Auto Breath Mode 2 Finish Bit

0x00       FDh write disable                               0        ABM2 not finish

0xC5       FDh write enable once                           1        ABM2 finish

Table 4    F0h  Interrupt Mask Register                    ABM1     Auto Breath Mode 1 Finish Bit

                                                           0        ABM1 not finish

    Bit      D7:D4  D3               D2     D1         D0  1        ABM1 finish

   Name         -   IAC             IAB     IS         IO  SB       Short  Bit

Default      0000   0                0      0          0   0        No short

Configure the interrupt function for IC.                   1        Short happens

IAC        Auto Clear Interrupt Bit                        OB       Open Bit

0          Interrupt could not auto clear                  0        No open

1          Interrupt auto clear when INTB stay low         1        Open happens

exceeds 8ms

IAB        Auto Breath Interrupt Bit

0          Disable auto breath loop finish interrupt

1          Enable auto breath loop finish interrupt

IS         Dot Short Interrupt Bit

0          Disable dot short interrupt

1          Enable dot short interrupt

IO         Dot Open Interrupt Bit

0          Disable dot open interrupt

1          Enable dot open interrupt

Integrated Silicon Solution, Inc. – www.issi.com                                                        12

Rev. B, 12/20/2016
IS31FL3733

REGISTER DEFINITION-2

Address               Name                                Function                Table  R/W  Default

PG0 (0x00): LED Control Register

00h ~ 17h   LED On/Off Register        Set on or off state for each LED           7      W

18h ~ 2Fh   LED Open Register          Store open state for each LED              8      R    0000 0000

30h ~ 47h   LED Short Register         Store short state for each LED             9      R

PG1 (0x01): PWM Register

00h~BFh     PWM Register               Set PWM duty for LED                       10     W    0000 0000

PG2 (0x02): Auto Breath Mode Register

00h~BFh     Auto Breath Mode Register  Set operating mode of each dot             11     W    0000 0000

PG3 (0x03)  : Function Register

00h         Configuration Register     Configure the operation mode               13     W

01h         Global Current Control     Set the global current                     14     W

            Register

02h         Auto Breath Control        Set fade in and hold time for breath       15     W

            Register 1 of ABM-1        function of ABM-1

03h         Auto Breath Control        Set the fade out and off time for breath   16     W

            Register 2 of ABM-1        function of ABM-1

04h         Auto Breath Control        Set loop characters of ABM-1               17     W

            Register 3 of ABM-1

05h         Auto Breath Control        Set loop characters of ABM-1               18     W

            Register 4 of ABM-1

06h         Auto Breath Control        Set fade in and hold time for breath       15     W

            Register 1 of ABM-2        function of ABM-1

07h         Auto Breath Control        Set the fade out and off time for breath   16     W

            Register 2 of ABM-2        function of ABM-1

08h         Auto Breath Control        Set loop characters of ABM-2               17     W

            Register 3 of ABM-2                                                               0000  0000

09h         Auto Breath Control        Set loop characters of ABM-2               18     W

            Register 4 of ABM-2

0Ah         Auto Breath Control        Set fade in and hold time for breath       15     W

            Register 1 of ABM-3        function of ABM-1

0Bh         Auto Breath Control        Set the fade out and off time for breath   16     W

            Register 2 of ABM-3        function of ABM-1

0Ch         Auto Breath Control        Set loop characters of ABM-3               17     W

            Register 3 of ABM-3

0Dh         Auto Breath Control        Set loop characters of ABM-3               18     W

            Register 4 of ABM-3

0Eh         Time Update Register       Update the setting of 02h ~ 0Dh registers  -      W

0Fh         SWy Pull-Up Resistor       Set the pull-up resistor for SWy           19     W

            Selection Register

10h         CSx Pull-Down Resistor     Set the pull-down resistor for CSx         20     W

            Selection Register

11h         Reset Register             Reset all register to POR state            -      R

Integrated Silicon Solution, Inc. – www.issi.com                                                       13

Rev. B, 12/20/2016
IS31FL3733

Table 6     Page 0 (PG0, 0x00): LED Control         Register

            LED Location                            LED On/Off  Register    LED Open   Register   LED Short       Register

   SW1(CS1~ CS8)          SW1(CS9~ CS16)            00h         01h         18h          19h      30h             31h

   SW2(CS1~ CS8)          SW2(CS9~ CS16)            02h         03h         1Ah          1Bh      32h             33h

   SW3(CS1~ CS8)          SW3(CS9~ CS16)            04h         05h         1Ch          1Dh      34h             35h

   SW4(CS1~ CS8)          SW4(CS9~ CS16)            06h         07h         1Eh          1Fh      36h             37h

   SW5(CS1~ CS8)          SW5(CS9~ CS16)            08h         09h         20h          21h      38h             39h

   SW6(CS1~ CS8)          SW6(CS9~ CS16)            0Ah         0Bh         22h          23h      3Ah             3Bh

   SW7(CS1~ CS8)          SW7(CS9~ CS16)            0Ch         0Dh         24h          25h      3Ch             3Dh

   SW8(CS1~ CS8)          SW8(CS9~ CS16             0Eh         0Fh         26h          27h      3Eh             3Fh

   SW9(CS1~ CS8)          SW9(CS9~ CS16)            10h         11h         28h          29h      40h             41h

   SW10(CS1~ CS8)         SW10(CS9~ CS16)           12h         13h         2Ah          2Bh      42h             43h

   SW11(CS1~ CS8)         SW11(CS9~ CS16)           14h         15h         2Ch          2Dh      44h             45h

   SW12(CS1~ CS8)         SW12(CS9~ CS16)           16h         17h         2Eh          2Fh      46h             47h

Table 7     00h ~ 17h  LED On/Off Register                      Table 9     30h ~ 47h  LED Short Register

      Bit                 D7:D0                                      Bit                         D7:D0

   Name                CCS8 : CCS1 or CCS16 : CCS9                 Name                  ST8 : ST1 or ST16 : ST9

   Default                0000 0000                                Default                    0000 0000

The LED On/Off Registers store the on or off state of           The LED Short Registers store the short or normal

each LED in the Matrix.                                         state of each LED in the Matrix.

CX-Y       LED State Bit                                        STx       LED Short Bit

0          LED off                                              0         LED normal

1          LED on                                               1         LED short

Table 8     18h ~ 2Fh  LED Open Register

      Bit                 D7:D0

   Name                   OP8 : OP1 or OP16 : OP9

   Default                0000 0000

The LED Open Registers store the open or normal

state of each LED in the Matrix.

OPx        LED Open Bit

0          LED normal

1          LED open

Integrated Silicon Solution, Inc. – www.issi.com                                                                       14

Rev. B, 12/20/2016
IS31FL3733

Page 1 (PG1, 0x01): PWM Register

   PVCC

   PWM       PWM  PWM    PWM      PWM    PWM    PWM  PWM  PWM  PWM  PWM      PWM    PWM        PWM    PWM   PWM

        CS1  CS2    CS3     CS4     CS5    CS6  CS7  CS8  CS9  CS10  CS11       CS12      CS13  CS14    CS15  CS16

L  B0        B1   B2     B3         B4   B5     B6   B7   B8   B9   BA       BB     BC         BD     BE      BF       SW12

                                                                                                                                       T12

K  A0        A1   A2     A3         A4   A5     A6   A7   A8   A9   AA       AB     AC         AD     AE    AF         SW11

                                                                                                                                       T11

J  90        91   92     93         94   95     96   97   98   99    9A      9B     9C          9D    9E      9F       SW10

                                                                                                                                       T10

I  80        81   82     83         84   85     86   87   88   89    8A      8B     8C          8D    8E      8F       SW9

                                                                                                                                       T09

H  70        71   72     73         74   75     76   77   78   79    7A      7B     7C          7D    7E      7F       SW8

                                                                                                                                       T08

G  60        61   62     63         64   65     66   67   68   69    6A      6B     6C          6D    6E      6F       SW7

                                                                                                                                       T07

F  50        51   52     53         54   55     56   57   58   59    5A      5B     5C          5D    5E      5F       SW6

                                                                                                                                       T06

E  40        41   42     43         44   45     46   47   48   49    4A      4B     4C          4D    4E      4F       SW5

                                                                                                                                       T05

D  30        31   32     33         34   35     36   37   38   39    3A      3B     3C          3D    3E      3F       SW4

                                                                                                                                       T04

C  20        21   22     23         24   25     26   27   28   29    2A      2B     2C          2D    2E      2F       SW3

                                                                                                                                       T03

B  10        11   12     13         14   15     16   17   18   19    1A      1B     1C          1D    1E      1F       SW2

                                                                                                                                       T02

A  00        01   02     03         04   05     06   07   08   09    0A      0B     0C          0D    0E      0F       SW1

                                                                                                                                       T01

        1    2    3         4       5    6      7    8    9    10    11         12     13       14      15    16

                                                     Figure 9  PWM Register

Table 10    00h ~ BFh    PWM Register                               Where Duty is the duty cycle of SWy,

   Bit                              D7:D0                                  Duty               128s        1        1          (2)

   Name                             PWM                                                128s 8s           12     12.75

Default                           0000 0000                         IOUT is the output current of CSx (x=1~16),

Each dot has a byte to modulate the PWM duty in                                     IOUT      840     GCC                  (3)

256 steps.                                                                                     REXT     256

The value of the PWM Registers decides the                          GCC is the Global Current Control register (PG3,

average current of each LED noted ILED.                             01h) value and REXT is the external resistor of RSET

ILED computed by Formula (1):                                       pin. D[n] stands for the individual bit value, 1 or 0, in

              PWM                                                  location n.

   I LED          256      I OUT      Duty         (1)            For    example:        if  D7:D0    =   1011     0101    (0xB5,  181),

                                                                    GCC=255. REXT=20kΩ (IOUT=42mA),

                               7                                                20   22    24  25     27                 1

                 PWM       D[n]  2n                              I LED                                     I OUT             2.34 mA

                               n0                                                             256                        12 .75

Integrated Silicon Solution, Inc. – www.issi.com                                                                                       15

Rev. B, 12/20/2016
IS31FL3733

Page 2 (PG2, 0x02): Auto Breath Mode Register

    PVCC

    PWM    PWM     PWM   PWM    PWM  PWM  PWM  PWM      PWM  PWM  PWM  PWM   PWM         PWM       PWM   PWM

      CS1     CS2   CS3  CS4    CS5  CS6  CS7      CS8  CS9  CS10  CS11  CS12            CS13  CS14  CS15  CS16

L   B0        B1   B2    B3     B4   B5   B6      B7    B8   B9   BA   BB    BC          BD        BE      BF    SW12

                                                                                                                       T12

K   A0        A1   A2    A3     A4   A5   A6      A7    A8   A9   AA   AB    AC          AD        AE    AF      SW11

                                                                                                                       T11

J   90        91   92    93     94   95   96      97    98   99    9A    9B  9C                9D    9E    9F    SW10

                                                                                                                       T10

I   80        81   82    83     84   85   86      87    88   89    8A    8B  8C                8D    8E    8F    SW9

                                                                                                                       T09

H   70        71   72    73     74   75   76      77    78   79    7A    7B  7C                7D    7E    7F    SW8

                                                                                                                       T08

G   60        61   62    63     64   65   66      67    68   69    6A    6B  6C                6D    6E    6F    SW7

                                                                                                                       T07

F   50        51   52    53     54   55   56      57    58   59    5A    5B  5C                5D    5E    5F    SW6

                                                                                                                       T06

E   40        41   42    43     44   45   46      47    48   49    4A    4B  4C                4D    4E    4F    SW5

                                                                                                                       T05

D   30        31   32    33     34   35   36      37    38   39    3A    3B  3C                3D    3E    3F    SW4

                                                                                                                       T04

C   20        21   22    23     24   25   26      27    28   29    2A    2B  2C                2D    2E    2F    SW3

                                                                                                                       T03

B   10        11   12    13     14   15   16      17    18   19    1A    1B  1C                1D    1E    1F    SW2

                                                                                                                       T02

A   00        01   02    03     04   05   06      07    08   09    0A    0B  0C                0D    0E    0F    SW1

                                                                                                                       T01

      1       2    3     4      5    6    7        8    9    10    11    12    13              14    15    16

                                          Figure 10 Auto Breath Mode Selection Register

Table 11   00h ~ BFh     Auto Breath Mode Register

      Bit                D7:D2            D1:D0

    Name                     -            ABMS

    Default                  -                 00

The Auto Breath Mode Register sets operating mode

of each dot.

ABMS     Auto Breath Mode Selection Bit

00       PWM control mode

01       Select Auto Breath Mode 1 (ABM-1)

10       Select Auto Breath Mode 2 (ABM-2)

11       Select Auto Breath Mode 3 (ABM-3)

Integrated Silicon Solution, Inc. – www.issi.com                                                                       16

Rev. B, 12/20/2016
IS31FL3733

Table 12  Page 3 (PG3, 0x03): Function Register

Register                  Name                           Function                                 R/W  Default

00h          Configuration Register            Configure the operation mode                       W

01h          Global Current Control            Set the global current                             W

             Register

02h          Auto Breath Control               Set fade in and fade out time for breath function  W

             Register 1 of ABM-1               of ABM-1

03h          Auto Breath Control               Set the hold and off time for breath function of   W

             Register 2 of ABM-1               ABM-1

04h          Auto Breath Control               Set loop characters of ABM-1                       W

             Register 3 of ABM-1

05h          Auto Breath Control               Set loop characters of ABM-1                       W

             Register 4 of ABM-1

06h          Auto Breath Control               Set fade in and fade out time for breath function  W

             Register 1 of ABM-2               of ABM-2

07h          Auto Breath Control               Set the hold and off time for breath function of   W

             Register 2 of ABM-2               ABM-2

08h          Auto Breath Control               Set loop characters of ABM-2                       W    0000

             Register 3 of ABM-2                                                                       0000

09h          Auto Breath Control               Set loop characters of ABM-2                       W

             Register 4 of ABM-2

0Ah          Auto Breath Control               Set fade in and fade out time for breath function  W

             Register 1 of ABM-3               of ABM-3

0Bh          Auto Breath Control               Set the hold and off time for breath function of   W

             Register 2 of ABM-3               ABM-3

0Ch          Auto Breath Control               Set loop characters of ABM-3                       W

             Register 3 of ABM-3

0Dh          Auto Breath Control               Set loop characters of ABM-3                       W

             Register 4 of ABM-3

0Eh          Time Update Register              Update the setting of 02h ~ 0Dh registers          W

0Fh          SWy Pull-Up Resistor              Set the pull-up resistor for SWy                   W

             Selection Register

10h          CSx Pull-Down Resistor            Set the pull-down resistor for CSx                 W

             Selection Register

11h          Reset Register                    Reset all register to POR state                    R

Table 13  00h Configuration Register                     When OSD set high, open/short detection will be

Bit       D7:D6     D5:D3       D2    D1          D0     trigger once, the user could trigger OS detection

                                                         again by set OSD from 0 to 1.

Name      SYNC         -     OSD     B_EN         SSD    When B_EN enable, those dots select working in

Default      00        000       0    0           0      ABM-x mode will start to run the pre-established

                                                         timing. If it is disabled, all dots work in PWM mode.

The Configuration Register sets operating mode of        Following Figure 16 to enable the Auto Breath mode

IS31FL3733.                                              When SSD is '0', IS31FL3733 works in software

When SYNC bits are set to '01', the IS31FL3733 is        shutdown mode and to normal operate the SSD bit

configured as the master clock source and the            should set to '1'.

SYNC pin will generate a clock signal distributed to

the clock slave devices. To be configured as a clock

slave device and accept an external clock input the

slave device’s SYNC bits must be set to ‘10’.

Integrated Silicon Solution, Inc. – www.issi.com                                                                17

Rev. B, 12/20/2016
IS31FL3733

SYNC     Synchronize Configuration                               100       3.36s

00/11    High Impedance                                          101       6.72s

01       Master                                                  110       13.44s

10       Slave                                                   111       26.88s

OSD      Open/Short Detection Enable               Bit           T2        T2 Setting

0        Disable open/short detection                            0000      0s

1        Enable open/short detection                             0001      0.21s

                                                                 0010      0.42s

B_EN     Auto Breath Enable                                      0011      0.84s

0        PWM Mode Enable                                         0100      1.68s

1        Auto Breath Mode Enable                                 0101      3.36s

                                                                 0110      6.72s

SSD      Software Shutdown Control                               0111      13.44s

0        Software shutdown                                       1000      26.88s

1        Normal operation                                        Others    Unavailable

Table 14      01h Global Current Control Register                Table 16  03h, 07h, 0Bh Auto Breath     Control

         Bit                            D7:D0                    Register 2 of ABM-x

     Name                               GCCx                          Bit          D7:D5  D4:D1          D0

     Default                            0000 0000                Name               T3    T4             -

The Global Current Control Register modulates all                Default            000   0000           0

CSx (x=1~16) DC current which is noted as IOUT in                Auto Breath Control Register 2 set the  T3&T4 time  in

256 steps.                                                       Auto Breath Mode.

IOUT is computed by the Formula (3):

                      840    GCC                               T3        T3 Setting

              IOUT     REXT     256                     (3)      000       0.21s

                                                                 001       0.42s

                                7                                010       0.84s

                    GCC         D[n]  2 n                     011       1.68s

                                n0                              100       3.36s

Where D[n] stands for the individual bit value, 1 or 0,          101       6.72s

in location n, REXT is the external resistor of RSET pin.        110       13.44s

For example: if D7:D0 = 1011 0101,                               111       26.88s

         IOUT      20     22   24   25    27    840        T4        T4 Setting

                                256                   REXT       0000      0s

                                                                 0001      0.21s

Table 15      02h, 06h, 0Ah Auto Breath Control                  0010      0.42s

Register 1 of ABM-x                                              0011      0.84s

    Bit        D7:D5                 D4:D1                   D0  0100      1.68s

                                                                 0101      3.36s

   Name             T1                  T2                   -   0110      6.72s

Default             000              0000                    0   0111      13.44s

Auto Breath Control Register 1 set the T1&T2 time in             1000      26.88s

Auto Breath Mode.                                                1001      53.76s

                                                                 1010      107.52s

                                                                 Others    Unavailable

T1       T1 Setting

000      0.21s

001      0.42s

010      0.84s

011      1.68s

Integrated Silicon Solution, Inc. – www.issi.com                                                                     18

Rev. B, 12/20/2016
IS31FL3733

Table 17      04h, 08h, 0Ch Auto Breath Control          Table 18   05h, 09h, 0Dh Auto Breath Control

Register 3 of ABM-x                                      Register 4 of ABM-x

      Bit        D7:D6          D5:D4             D3:D0             Bit                       D7:D0

    Name         LE                 LB            LTA             Name                        LTB

    Default      00                 00            0000            Default                     0000 0000

Total loop times= LTA ×256 + LTB.                        Total loop times= LTA ×256 + LTB.

For example, if LTA=2, LTB=100, the total loop times     For example, if LTA=2, LTB=100, the total loop times

is 256×2+100= 612 times.                                 is 256×2+100= 612 times.

For the counting of breathing times, do follow Figure

16 to enable the Auto Breath Mode.                       LTB               0-7 Bits Of Loop Times

If the loop start from T4,                               0000 0000         Endless loop

T4->T1->T2->T3(1)->T4->T1->T2->T3(2)->T4->T1-            0000 0001         1

>... and so on.                                          0000 0010         2

If the loop not start from T4,                           …                 …

Tx->T3(1) ->T4->T1->T2->T3(2)->T4-> T1->... and          1111 1111         255

so on.

If the loop ends at off state (End of T3), the LED will  0Eh Time Update Register (02h~0Dh)

be off state at last. If the loop ends at on state (End  The data sent to the time registers (02h~0Dh) will be

of T1), the LED will run an extra T4&T1, which are       stored in temporary registers. A write operation of

not included in loop.                                    “0000 0000” data to the Time Update Register is

                                                         required to update the registers (02h~0Dh). Please

LB         Loop Beginning Time                           follow Figure 16 to enable the Auto Breath mode and

00         Loop begin from T1                            update the time parameters.

01         Loop begin from T2

10         Loop begin from T3                            Table 19   0Fh SWy Pull-Up Resistor Selection

11         Loop begin from T4                            Register

                                                            Bit               D7:D3                D2:D0

LE         Loop End Time                                 Name                   -                  PUR

00         Loop end at off state (End of T3)

01         Loop end at on state (End of T1)              Default              00000                000

           8-11 Bits Of Loop Times                       Set pull-up resistor for SWy.

LTA

0000       Endless loop                                  PUR      SWy Pull-up Resistor Selection Bit

0001       1                                             000      No pull-up resistor

0010       2                                             001      0.5kΩ

…          …                                             010      1.0kΩ

1111       15                                            011      2.0kΩ

                                                         100      4.0kΩ

                                                         101      8.0kΩ

                                                         110      16kΩ

                                                         111      32kΩ

                                                         Table 20   10h CSx Pull-Down Resistor Selection

               Figure 11 Auto Breathing Function         Register

                                                            Bit               D7:D3                D2:D0

                                                         Name                   -                  PDR

                                                         Default              00000                000

                                                         Set the pull-down resistor for CSx.

Integrated Silicon Solution, Inc. – www.issi.com                                                                19

Rev. B, 12/20/2016
IS31FL3733

PDR  CSx Pull-down Resistor Selection Bit

000  No pull-down resistor

001  0.5kΩ

010  1.0kΩ

011  2.0kΩ

100  4.0kΩ

101  8.0kΩ

110  16kΩ

111  32kΩ

11h  Reset Register

Once user read the Reset Register, IS31FL3733 will

reset all the IS31FL3733 registers to their default

value. On initial power-up, the IS31FL3733 registers

are reset to their default values for a blank display.

Integrated Silicon Solution, Inc. – www.issi.com        20

Rev. B, 12/20/2016
IS31FL3733

APPLICATION INFORMATION

                                                   Figure 12  Scanning Timing

SCANING TIMING                                                PWM CONTROL

As shown in Figure 12, the SW1~SW12 is turned on              After setting the IOUT and GCC, the brightness of each

by serial, LED is driven 16 by 16 within the SWy              LEDs (LED average current (ILED)) can be modulated

(x=1~12) on time (SWy, y=1~12) is sink and pull low           with 256 steps by PWM Register, as described in

when LED on) , including the non-overlap blanking             Formula (1).

time during scan, the duty cycle of SWy (active low,                                PWM

y=1~12) is:                                                          I LED            256   I OUT   Duty      (1)

Duty            128s          1       1        (2)        Where PWM is PWM Registers (PG1, 00h~BFh) data

                 128s 8s      12     12.75               showing in Table 10.

Where 128μs is tSCAN, the period of scanning and 8μs          For example, in Figure 1, REXT = 20kΩ, if PWM=255,

is tNOL, the non-overlap time.                                and GCC=255, then

EXTERNAL RESISTOR (REXT)                                      I LED           255    840      255    1        3.29 mA

The output current for each CSx can be can be set by                           256     20 k     256     12 .75

a single external resistor, REXT, as described in             Writing new data continuously to the registers can

Formula (3).                                                  modulate the brightness of the LEDs to achieve a

                 IOUT    840     GCC    (3)                 breathing effect.

                          REXT     256                        LED AVERAGE CURRENT (ILED)

GCC is Global Current Control Register (PG3, 01h)             As described in Formula (1), the LED average current

data showing in Table 14.                                     (ILED) is effected by 3 factors:

Integrated Silicon Solution, Inc. – www.issi.com                                                                      21

Rev. B, 12/20/2016
IS31FL3733

1. REXT, resistor which is connected RSET pin and                                      configuration is defined by the breath cycle T. When

GND. REXT sets the current of all CSx (x=1~16) based                                   T=1s, choose 32 gamma steps, when T=2s, choose

on Formula (3).                                                                        64 gamma steps. The user must decide the final

2. Global Current Control Register (PG3, 01h). This                                    number of gamma steps not only by the LED itself,

register adjusts all CSx (x=1~16) output currents by                                   but also based on the visual performance of the

256 steps as shown in Formula (3).                                                     finished product.

3. PWM Registers (PG1, 00h~BFh), every LED has an                                      Table            22      64  Gamma Steps with         256 PWM Steps

own PWM register. PWM Registers adjust individual                                      C(0)             C(1)        C(2)       C(3)   C(4)            C(5)   C(6)       C(7)

LED average current by 256 steps as shown in                                           0                1              2       3      4               5      6          7

Formula (1).                                                                           C(8)             C(9)        C(10)      C(11)  C(12)           C(13)  C(14)  C(15)

GAMMA CORRECTION                                                                       8                10             12      14     16              18     20         22

In order to perform a better visual LED breathing effect                               C(16)            C(17)       C(18)      C(19)  C(20)           C(21)  C(22)  C(23)

we recommend using a gamma corrected PWM value                                         24               26             29      32     35              38     41         44

to set the LED intensity. This results in a reduced                                    C(24)            C(25)       C(26)      C(27)  C(28)           C(29)  C(30)  C(31)

number of steps for the LED intensity setting, but                                     47               50             53      57     61              65     69         73

causes the change in intensity to appear more linear to                                C(32)            C(33)       C(34)      C(35)  C(36)           C(37)  C(38)  C(39)

the human eye.                                                                         77               81             85      89     94              99     104        109

Gamma correction, also known as gamma                                                  C(40)            C(41)       C(42)      C(43)  C(44)           C(45)  C(46)  C(47)

compression or encoding, is used to encode linear                                      114              119         124        129    134             140    146        152

luminance to match the non-linear characteristics of

display. Since the IS31FL3733 can modulate the                                         C(48)            C(49)       C(50)      C(51)  C(52)           C(53)  C(54)  C(55)

brightness of the LEDs with 256 steps, a gamma                                         158              164         170        176    182             188    195        202

correction function can be applied when computing                                      C(56)            C(57)       C(58)      C(59)  C(60)           C(61)  C(62)  C(63)

each subsequent LED intensity setting such that the                                    209              216         223        230    237             244    251        255

changes in brightness matches the human eye's

brightness curve.                                                                                       256

Table  21             32  Gamma Steps         with   256 PWM Steps                                      224

C(0)             C(1)     C(2)         C(3)   C(4)             C(5)  C(6)       C(7)                    192

0                1           2         4      6                10    13         18            PWM Data  160

C(8)             C(9)     C(10)        C(11)  C(12)      C(13)       C(14)      C(15)

22               28       33           39     46               53    61         69                      128

C(16)            C(17)    C(18)        C(19)  C(20)      C(21)       C(22)      C(23)                   96

78               86       96           106    116              126   138        149                     64

C(24)            C(25)    C(26)        C(27)  C(28)      C(29)       C(30)      C(31)                   32

161              173      186          199    212              226   240        255                     0

                                                                                                             0      8      16     24  32     40          48  56     64

                 256

                                                                                                                                     Intensity Steps

                 224                                                                                                       Gamma Correction (64 Steps)

                                                                                                                Figure 14

                 192                                                                   Note: The data of 32 gamma steps is the standard value and the

       PWM Data  160                                                                   data of 64 gamma steps is the recommended value.

                 128                                                                   OPERATING MODE

                                                                                       Each dot of IS31FL3733 has two selectable operating

                 96                                                                    modes, PWM Mode and Auto Breath Mode.

                 64                                                                    PWM Mode

                 32                                                                    By setting the Auto Breath Mode Register bits of the

                 0                                                                     Page 2 (PG2, 00h~BFh) to “00”, or disable the B_EN

                      0   4         8     12  16     20        24    28     32         bit of Configure Register (PG3, 00h), the IS31FL3733

                                              Intensity Steps                          operates in PWM Mode. The brightness of each LED

                                    Gamma Correction (32 Steps)                        can be modulated with 256 steps by PWM registers.

                         Figure 13                                                     For example, if the data in PWM Register is “0000

Choosing more gamma steps provides for a more                                          0100”, then the PWM is the fourth step.

continuous looking breathing effect. This is useful for

very long breathing cycles. The recommended

Integrated Silicon Solution, Inc. – www.issi.com                                                                                                                        22

Rev. B, 12/20/2016
IS31FL3733

Writing new data continuously to the registers can         By setting the OSD bit of the Configuration Register

modulate the brightness of the LEDs to achieve a           (PG3, 00h) from "0" to “1”, the LED Open Register

breathing effect.                                          and LED Short Register will start to store the

Auto Breath Mode                                           open/short information and after at least 2 scanning

                                                           cycle (3.264ms) the MCU can get the open/short

By setting the B_EN bit of the Configuration Register      information by reading the 18h~2fh/30h~47h, for

(PG3, 00h) to “1”, breath function enables. When set       those dots are turned off via LED On/Off Registers

the B_EN bit to “0”, breath function disables.             (PG0, 00h~17h), the open/short data will not get

By setting the Auto Breath Mode Register bits of the       refreshed when setting the OSD bit of the

Page 2 (PG2, 00h~BFh) to “01” (ABM-1), “10” (ABM-2)        Configuration Register (PG3, 00h) from "0" to “1”.

or “11” (ABM-3), the IS31FL3733 operates in Auto           The Global Current Control Register (PG3, 01h) need

Breath Mode.                                               to set to 0x01 in order to get the right open/short data.

IS31FL3733 has three auto breath modes, Auto Breath        The detect action is one-off event and each time

Mode 1, Auto Breath Mode 2 and Auto Breath Mode 3.         before reading out the open/short information, the

Each ABM has T1, T2, T3 and T4, as shown below:            OSD bit of the Configuration Register (PG3, 00h)

                                                           need to be set from "0" to “1” (clear before set

                                                           operation).

                                                           INTERRUPT CONTROL

                                                           IS31FL3733 has an INTB pin, by setting the Interrupt

                                                           Mask Register (F0h), it can be the flag of LED open,

                                                           LED short or the finish flag of ABM-1, ABM-2, and

              Figure 15 Auto Breathing Function            ABM-3.

T1/T3 is variable from 0.21s to 26.88s, T2/T4 is           For example, if the IO bit of the Interrupt Mask

variable from 0s to 26.88s, for each loop, the start       Register (F0h) set to “1”, when LED open happens,

point can be T1~T4 and the stop point can be on state      the INTB will pull be pulled low and the OB bit of

(T2) and off state (T4), also the loop time can be set to  Interrupt Status Register (F1h) will store open status
1~212 times or endless. Each LED can select ABM-
                                                           at the same time.

1~ABM-3 to work.                                           The INTB pin will be pulled high after reading the

The setting of ABM-1~ABM-3 (PG2, 02h~0Dh) need to          Interrupt Status Register (F1h) operation or it will be

write the 0Eh in PG3 to update before effective.           pulled high automatically after it stays low for 8ms

                                                           (Typ.) if the IAC bit of Interrupt Mask Register (F0h) is

                                                           set to “1”. The bits of Interrupt Status Register (F1h)

                                                           will be reset to “0” after INTB pin pulled high.

                                                           SYNCHRONIZE FUNCTION

                                                           SYNC bits of the Configuration Register (PG3, 00h)

                                                           sets SYNC pin input or output synchronize clock

                                                           signal. It is used for more than one part working

                                                           synchronize. When SYNC bits are set to “01”, SYNC

                                                           pin output synchronize clock to synchronize other

                                                           parts as master. When SYNC bits are set to “10”,

                                                           SYNC pin input synchronize clock and work

                                                           synchronization with this input signal as slave. When

                                                           SYNC bits are set to “00/11”, SYNC pin is high

                                                           impedance, and synchronize function is disabled.

                                                           SYNC bit default state is “00” and SYNC pin is high

                                                           impedance when power up.

                                                           DE-GHOST FUNCTION

       Figure 16    Enable Auto Breath Mode                The ‘ghost’ term is used to describe the behavior of

If not follow this flow, first loop’s start point may be   an LED that should be OFF but instead glows dimly

wrong                                                      when another LED is turned ON. A ghosting effect

                                                           typically can occur when multiplexing LEDs. In matrix

OPEN/SHORT DETECT FUNCTION                                 architecture any parasitic capacitance found in the

IS31FL3733 has open and short detect bit for each          constant-current outputs or the PCB traces to the

LED.                                                       LEDs may provide sufficient current to dimly light an

                                                           LED to create a ghosting effect.

Integrated Silicon Solution, Inc. – www.issi.com                                                                      23

Rev. B, 12/20/2016
IS31FL3733

To prevent this LED ghost effect, the IS31FL3733 has     When operating the chip at high ambient

integrated pull-up resistors for each SWy (y=1~12) and   temperatures, or when driving maximum load current,

pull-down resistors for each CSx (x=1~16). Select the    care must be taken to avoid exceeding the package

right SWy pull-up resistor (PG3, 0Fh) and CSx pull-      power dissipation limits. The maximum power

down resistor (PG3, 10h) which eliminates the ghost      dissipation can be calculated using the following

LED for a particular matrix layout configuration.        Equation (5):

Typically, selecting the 32kΩ will be sufficient to                                                    125C  25C

eliminate the LED ghost phenomenon.                                                  PD(MAX )                                       (5)

The SWy pull-up resistors and CSx pull-down resistors                                                            RJA

are active only when the CSx/SWy outputs are in the                                                 125C  25C

OFF state and therefore no power is lost through these   So,                         PD(MAX )                            3.45W (eTQFP)

resistors                                                                                              29C /W

I2C RESET                                                And,                                    125C  25C         

The I2C will be reset if the IICRST pin is pull-high,                           PD(MAX )            30C / W               3.33W (QFN )

when normal operating the I2C bus, the IICRST pin        Figure 17 and 18, shows the power derating of the

need to keep low.                                        IS31FL3733 on a JEDEC boards (in accordance with

SHUTDOWN MODE                                            JESD 51-5 and JESD 51-7) standing in still air.

Shutdown mode can be used as a means of reducing                                4

power consumption. During shutdown mode all                                          eTQFP-48

registers retain their data.                                                    3.5

Software Shutdown                                        Power Dissipation (W)  3

By setting SSD bit of the Configuration Register (PG3,                          2.5

00h) to “0”, the IS31FL3733 will operate in software

shutdown mode. When the IS31FL3733 is in software                               2

shutdown, all current sources are switched off, so that

the matrix is blanked. All registers can be operated.                           1.5

Typical current consume is 3μA.                                                 1

Hardware Shutdown

The chip enters hardware shutdown when the SDB pin                              0.5

is pulled low. All analog circuits are disabled during                          0

hardware shutdown, typical the current consume is                               -40  -25       -10  5     20     35    50  65    80  95   110  125

3μA.                                                                                                      Temperature (°C)

The chip releases hardware shutdown when the SDB                                                  Figure  17  Dissipation Curve

pin is pulled high. During hardware shutdown state                              4

Function Register can be operated.                                                   QFN-48

If VCC has risk drop below 1.75V but above 0.1V during                          3.5

SDB pulled low, please re-initialize all Function        Power Dissipation (W)  3

Registers before SDB pulled high.

                                                                                2.5

POWER DISSIPATION

The power dissipation of the IS31FL3733 can                                     2

calculate as below:                                                             1.5

P3733=IPVCC×PVCC+ IQ×DVCC(AVCC) - IPVCC×VF(AVR) (4)                             1

           ≈IPVCC×PVCC - IPVCC×VF(AVR)

           ≈IPVCC×(PVCC - VF(AVR))                                              0.5

Where IPVCC is the current of PVCC and VF(AVR) is the                           0

                                                                                -40  -25       -10  5        20  35    50  65    80  95   110  125

average forward of all the LED.                                                                           Temperature (°C)

For example, if REXT=20kΩ, GCC=255, PWM=255,                                                      Figure 18   Dissipation Curve

PVCC=5V, VF(AVR)=3.5V@42mA,

then the IPVCC=42mA×16×12/12.75=632.5mA.

P3733=632.5mA×(5V-3.5V)=0.948.75W

Integrated Silicon Solution, Inc. – www.issi.com                                                                                               24

Rev. B, 12/20/2016
IS31FL3733

LAYOUT                                                 pad should have 16 or 25 via thru the PCB to other

As described in external resistor (REXT), the chip     side’s ground area to help radiate the heat. About the

consumes lots of power. Please consider below factors  thermal pad size, please refer to the land pattern of

when layout the PCB.                                   each package.

1. The VCC (PVCC, DVCC, AVCC, VIO) capacitors          4. The CSx pins maximum current is 42mA

need to close to the chip and the ground side should   (REXT=20kΩ), and the SWy pins maximum current is

well connected to the GND of the chip.                 672mA (REXT=20kΩ), the width of the trace, SWy

                                                       should have wider trace then CSx.

2. REXT should be close to the chip and the ground     5. In the middle of SDA and SCL trace, a ground line

side should well connect to the GND of the chip.       is recommended to avoid the effect between these

3. The thermal pad should connect to ground pins and   two lines.

the PCB should have the thermal pad too, usually this

Integrated Silicon Solution, Inc. – www.issi.com                                                               25

Rev. B, 12/20/2016
IS31FL3733

CLASSIFICATION REFLOW PROFILES

Profile Feature                                           Pb-Free Assembly

Preheat & Soak                                            150°C

Temperature min (Tsmin)                                   200°C

Temperature max (Tsmax)                                   60-120 seconds

Time (Tsmin to Tsmax) (ts)

Average ramp-up rate (Tsmax to Tp)                        3°C/second max.

Liquidous temperature (TL)                                217°C

Time at liquidous (tL)                                    60-150 seconds

Peak package body temperature (Tp)*                       Max 260°C

Time (tp)** within 5°C of the specified                   Max 30 seconds

classification temperature (Tc)

Average ramp-down rate (Tp to Tsmax)                      6°C/second max.

Time 25°C to peak temperature                             8 minutes max.

Figure 19  Classification Profile

Integrated Silicon Solution,       Inc.  –  www.issi.com                    26

Rev. B, 12/20/2016
IS31FL3733

PACKAGE INFORMATION

QFN-48

Integrated Silicon Solution, Inc.  –  www.issi.com  27

Rev. B, 12/20/2016
IS31FL3733

eTQFP-48

Integrated Silicon Solution,  Inc.  –  www.issi.com  28

Rev. B, 12/20/2016
IS31FL3733

RECOMMENDED LAND PATTERN

QFN-48

eTQFP-48

Note:

1. Land pattern complies to IPC-7351.

2. All dimensions in MM.

3. This document (including dimensions, notes & specs) is a recommendation based on  typical circuit board manufacturing parameters.   Since

land pattern design depends on many factors unknown (eg. user’s board manufacturing  specs), user must determine suitability for use.

Integrated Silicon Solution, Inc. – www.issi.com                                                                                       29

Rev. B, 12/20/2016
IS31FL3733

REVISION HISTORY

Revision                                          Detail Information  Date

A         Initial release                                             2016.07.01

          1. Update READING OPERATION

B         2. Correct error of REGISTER DEFINITION-2                   2016.12.20

          3. Update Figure 8

Integrated Silicon Solution, Inc. – www.issi.com                                  30

Rev. B, 12/20/2016
Mouser Electronics

Authorized Distributor

Click to View Pricing, Inventory, Delivery  &  Lifecycle  Information:

ISSI:

IS31FL3733-TQLS4  IS31FL3733-QFLS4-TR
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved