电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

IS25C01-3GI

器件型号:IS25C01-3GI
器件类别:存储   
厂商名称:ISSI
厂商官网:http://www.issi.com/
下载文档

器件描述

128 X 8 SPI BUS SERIAL EEPROM, PDSO8

128 × 8 总线串行电可擦除只读存储器, PDSO8

参数
IS25C01-3GI最大时钟频率 10 MHz
IS25C01-3GI功能数量 1
IS25C01-3GI端子数量 8
IS25C01-3GI最小工作温度 -40 Cel
IS25C01-3GI最大工作温度 125 Cel
IS25C01-3GI额定供电电压 5 V
IS25C01-3GI最小供电/工作电压 2.5 V
IS25C01-3GI最大供电/工作电压 5.5 V
IS25C01-3GI加工封装描述 0.150 INCH, LEAD FREE, PLASTIC, SOP-8
IS25C01-3GIreach_compliant Yes
IS25C01-3GI欧盟RoHS规范 Yes
IS25C01-3GI状态 Contact Mfr
IS25C01-3GIsub_category EEPROMs
IS25C01-3GIdata_retention_time_min 100
IS25C01-3GIendurance 1.00E6 Write/Erase Cycles
IS25C01-3GIjesd_30_code R-PDSO-G8
IS25C01-3GIjesd_609_code e3
IS25C01-3GI存储密度 1024 bit
IS25C01-3GI内存IC类型 EEPROM
IS25C01-3GI内存宽度 8
IS25C01-3GImoisture_sensitivity_level 3
IS25C01-3GI位数 128 words
IS25C01-3GI位数 128
IS25C01-3GI操作模式 SYNCHRONOUS
IS25C01-3GI组织 128X8
IS25C01-3GI包装材料 PLASTIC/EPOXY
IS25C01-3GIpackage_code SOP
IS25C01-3GIpackage_equivalence_code SOP8,.25
IS25C01-3GI包装形状 RECTANGULAR
IS25C01-3GI包装尺寸 SMALL OUTLINE
IS25C01-3GI串行并行 SERIAL
IS25C01-3GIpeak_reflow_temperature__cel_ 260
IS25C01-3GIpower_supplies__v_ 3/5
IS25C01-3GIqualification_status COMMERCIAL
IS25C01-3GIseated_height_max 1.73 mm
IS25C01-3GIserial_bus_type SPI
IS25C01-3GIstandby_current_max 2.00E-6 Amp
IS25C01-3GI最大供电电压 0.0040 Amp
IS25C01-3GI表面贴装 YES
IS25C01-3GI工艺 CMOS
IS25C01-3GI温度等级 AUTOMOTIVE
IS25C01-3GI端子涂层 MATTE TIN
IS25C01-3GI端子形式 GULL WING
IS25C01-3GI端子间距 1.27 mm
IS25C01-3GI端子位置 DUAL
IS25C01-3GItime_peak_reflow_temperature_max__s_ 40
IS25C01-3GI写周期最大TWC 5 ms
IS25C01-3GIwrite_protection HARDWARE
IS25C01-3GIlength 4.9 mm
IS25C01-3GIwidth 3.9 mm

文档预览

IS25C01-3GI器件文档内容

IS25C01                                              ISSI

1K-BIT SPI SERIAL                                    Preliminary Information
ELECTRICALLY ERASABLE PROM                                  January 2006

FEATURES                                             DESCRIPTION

Serial Peripheral Interface (SPI) Compatible       The IS25C01 is an electrically erasable PROM device
   -- Supports SPI Modes 0 (0,0) and 3 (1,1)         that uses the Serial Peripheral Interface (SPI) for
                                                     communications. The IS25C01 is 1Kbit
Low-voltage Operation                              (128 x 8). The IS25C01 EEPROM is offered in a wide
   -- Vcc = 1.8V to 5.5V                             operating voltage range of 1.8V to 5.5V to be compatible
                                                     with most application voltages. ISSI designed the
Low power CMOS                                     IS25C01 to be an efficient SPI EEPROM solution. The
   -- Active current less than 3.0 mA (2.5V)         device is packaged in 8-pin PDIP, 8-pin SOIC, and 8-pin
   -- Standby current less than 1 A (2.5V)          TSSOP.

Block Write Protection                             The functional features of the IS25C01 allow it to be
   -- Protect 1/4, 1/2, or Entire Array              among the most versatile serial non-volatile memories
                                                     available. Each device has a Chip-Select (CS) pin, and
8bytepagewritemode                                 a 3-wire interface of Serial Data In (SI), Serial Data Out
   -- Partial page writes allowed                    (SO), and Serial Clock (SCK). While the 3-wire inter-
                                                     face of the IS25C01 provides for high-speed access, a
10 MHz Clock Rate (5V)                             HOLD pin allows the memories to ignore the interface in
Self timed write cycles                            a suspended state; later the HOLD pin re-activates
                                                     communication without re-initializing the serial se-
   -- 5 ms max. @ 2.5V                               quence. A Status Register facilitates a flexible write
High-reliability                                   protection mechanism, and a device-ready bit (RDY).

   -- Endurance: 1 million cycles per byte
   -- Data retention: 100 years
8-pin PDIP, 8-pin SOIC, and 8-pin TSSOP packages
   are available
Lead-free available

Copyright 2006 Integrated Silicon Solution, Inc. All rights reserved. ISSI reserves the right to make changes to this specification and its products at any time
without notice. ISSI assumes no liability arising out of the application or use of any information, products or services described herein. Customers are advised to
obtain the latest version of this device specification before relying on any published information and before placing orders for products.

Integrated Silicon Solution, Inc. -- 1-800-379-4774  1

Preliminary Information Rev. 00B

12/23/05
IS25C01                                                     ISSI

PIN CONFIGURATION
8-Pin DIP, TSSOP, and SOIC

           CS 1   8 VCC
          SO 2    7 HOLD
          WP 3    6 SCK
         GND 4    5 SI

PIN DESCRIPTIONS                                            Chip Select (CS): The CS pin activates the device.
                                                            Upon power-up, CS should follow Vcc. When the device
   CS    Chip Select                                        is to be enabled for instruction input, the signal requires
                                                            a High-to-Low transition. While CS is stable Low, the
   SCK   Serial Data Clock                                  master and slave will communicate via SCK, SI, and SO
   SI    Serial Data Input                                  signals. Upon completion of communication, CS must
   SO    Serial Data Output                                 be driven High. At this moment, the slave device may
   GND   Ground                                             start its internal write cycle. When CS is high, the
   VCC   Power                                              device enters a power-saving standby mode, unless an
   WP    Write Protect                                      internal write operation is underway. During this mode,
   HOLD  Suspends Serial Input                              the SO pin becomes high impedance.
   NC    No Connect
                                                            Write Protect (WP): The purpose of this input signal is
PIN DESCRIPTIONS                                            to initiate Hardware Write Protection mode. This mode
                                                            prevents the 128 byte array or the Status Register from
Serial Clock (SCK): This timing signal provides syn-        being altered. To cause Hardware Write Protection, WP
chronization between the microcontroller and IS25C01.       must be Low. WP may be hardwired to Vcc or GND.
Op-Codes, byte addresses, and data are latched on SI
with a rising edge of the SCK. Data on SO is refreshed      HOLD (HOLD): This input signal is used to suspend the
on the falling edge of SCK for SPI modes (0,0) and (1,1).   device in the middle of a serial sequence and temporarily
                                                            ignore further communication on the bus (SI, SO, SCK).
Serial Data Input (SI): This is the input pin for all data  Together with Chip Select, the HOLD signal allows
that the IS25C01 is required to receive.                    multiple slaves to share the bus. The HOLD signal
                                                            transitions must occur only when SCK is Low, and be
Serial Data Output (SO): This is the output pin for all     held stable during SCK transitions. (See Figure 8 for
data transmitted from the IS25C01.                          Hold timing) To disable this feature, HOLD may be

                                                            hardwired to Vcc.

2                                                           Integrated Silicon Solution, Inc. -- 1-800-379-4774

                                                            Preliminary Information Rev. 00B

                                                            12/23/05
IS25C01                                                                             ISSI

SERIAL INTERFACE DESCRIPTION

MASTER: The device that provides a clock signal.

SLAVE: The IS25C01 is a slave because the clock
signal is an input.

TRANSMITTER/RECEIVER: The IS25C01 has both data
input (SI) and data output (SO).

MSB: The most significant bit. It is always the first bit
transmitted or received.

OP-CODE: The first byte transmitted to the slave
following CS transition to LOW. If the OP-CODE is a
valid member of the IS25C01 instruction set (Table 3),
then it is decoded appropriately. If the OP-CODE is not
valid, and the SO pin remains in high impedance.

BLOCK DIAGRAM                                               VCC      GND

                                                    STATUS         128 x 8
                                                 REGISTER   MEMORY ARRAY

           SI                        DATA                   ADDRESS         OUTPUT
           CS                     REGISTER                  DECODER         BUFFER
           WP
                                    MODE                                    SO
          SCK                      DECODE
                                    LOGIC

                                    CLOCK

                                     HOLD

Integrated Silicon Solution, Inc. -- 1-800-379-4774                                 3

Preliminary Information Rev. 00B

12/23/05
IS25C01                                                                                 ISSI

STATUS REGISTER                                              Block Protect (BP1, BP0), Bits 2-3: Together, these
                                                             bits represent one of four block protection configurations
The status register contains 8-bits for write protection     implemented for the memory array. (See Table 2 for
control and write status. (See Table 1). It is the only      details.)
region of memory other than the main array that is           BP0 and BP1 are non-volatile cells similar to regular
accessible by the user.                                      array cells, and factory programmed to 0. The block of
                                                             memory defined by these bits is always protected,
Table 1. Status Register Format                              regardless of the setting of WP or WEN.

Bit 7 Bit 6 Bit 5 Bit 4 Bit 3 Bit 2 Bit1 Bit 0

X  X X X BP1 BP0 WEN RDY

Note: X = Don't care bit.                                    Table 2. Block Protection

The Status Register is Read-Only if either: a) Hardware               Status   Array Addresses Protected
Write Protection is enabled or b) WEN is set to 1. If                Register
neither is true, it can be modified by a valid instruction.
                                                                        Bits

Ready (RDY), Bit 0: When RDY = 1, it indicates that          Level   BP1 BP0   IS25C01
the device is busy with a write cycle. RDY = 0 indi-         0         00
cates that the device is ready for an instruction. If RDY    1(1/4)    01        None

= 1, the only command that will be handled by the            2(1/2)    10         60h
                                                                                 -7Fh
device is Read Status Register.                              3(All)    11
                                                                                  40h
Write Enable (WEN), Bit 1: This bit represents the                               -7Fh
status of device write protection. If WEN = 0, the Status
Register and the entire array is protected from modifica-                         00h
tion, regardless of the setting of WP pin or block protec-                       -7Fh
tion. The only way to set WEN to 1 is via the Write
Enable command (WREN). WEN is reset to 0 upon                Don't Care, Bits 4-7: Each of these bits can receive
power-up, successful completion of Write, WRDI,              either 0 or 1, but values will not be retained. When
WRSR, or WP being Low.                                       these bits are read from the register, they are always 0.

4                                                            Integrated Silicon Solution, Inc. -- 1-800-379-4774

                                                                               Preliminary Information Rev. 00B

                                                                                        12/23/05
IS25C01                                                                                    ISSI

DEVICE OPERATION

The operations of the IS25C01 is controlled by a set of instructions that are clocked-in serially SI pin. (See Table 3). To
begin an instruction, the chip select (CS) should be dropped Low. Subsequently, each Low-to-High transition of the
clock (SK) will latch a stable value on the SI pin. After the 8-bit op-code, it may be appropriate to continue to input an
address or data to SI, or to output data from SO. During data output, values appear on the falling edge of SK. All bits
are transferred with MSB first. Upon the last bit of communication, but prior to any following Low-to-High transition of
SK, CS should be raised High to end the transaction. The device then would enter Standby Mode if no internal pro-
gramming were underway.

Table 3. Instruction Set

Name Op-code                      Operation                 Address  Data(SI)   Data (SO)

WREN 0000 X110                    Set Write Enable Latch      -          -           -
WRDI 0000 X100                    Reset Write Enable Latch    -          -
RDSR 0000 X101                    Read Status Register        -          -           -
WRSR 0000 X001                    Write Status Register       -      D7-D0      D7-D0,...
READ 0000 X011                    Read Data from Array      A7-A0        -
WRITE 0000 X010                   Write Data to Array       A7-A0    D7-D0,...       -
                                                                                D7-D0,...

                                                                                     -

1. X = Don't care bit. For consistency, it is best to use "0".

2. A7 = X.
3. If the bits clocked-in for an op-code are invalid, SO remains high impedance, and upon CS going High there is no
affect. A valid op-code with an invalid number of bits clocked-in for address or data will cause an attempt to modify the
array or Status Register to be ignored.

WRITE ENABLE (WREN)                                                READ STATUS REGISTER (RDSR)
When Vcc is initially applied, the device powers up with           The Read Status instruction indicates the status of the
both status register and entire array in a write-disabled          Block Protection setting (see Table 2), the Write Enable
state. Upon completion of Write Disable (WRDI), Write              state, and the RDY status. RDSR is the only instruction
Status Register (WRSR), or Write Data to Array                     accepted when a write cycle is underway. It is recom-
(WRITE), the device resets the WEN bit in the Status               mended that the status of RDY be checked, especially
Register to 0. Prior to any data modification, a WREN              prior to an attempted modification of data. The 8 bits of
instruction is necessary to set WEN to 1. (See Figure 2            the Status Register can be repeatedly output on SO
for timing).                                                       after the initial Op-code. (See Figure 4 for timing).

WRITE DISABLE (WRDI)
The device can be completely protected from modifica-
tion by resetting WEN to 0 through the WRDI instruc-
tion. (See Figure 3 for timing).

Integrated Silicon Solution, Inc. -- 1-800-379-4774                                        5

Preliminary Information Rev. 00B

12/23/05
IS25C01                                                                   ISSI

WRITE STATUS REGISTER (WRSR)                                 WRITE DATA (WRITE)
This instruction lets the user choose a Block Protection     The WRITE instruction begins with the op-code, the 8-bit
setting. The values of the other data bits incorporated      address of the first byte to be modified, and the first data
into WRSR can be 0 or 1, and are not stored in the           byte. Additional data bytes may be written sequentially
Status Register. WRSR will be ignored unless both the        to the array after the first byte. Each WRITE instruction
following are true: a) WEN = 1, due to a prior WREN          can affect the contents of a 8 byte page, but no more.
instruction; and b) Hardware Write Protection is not         The page begins at address XXXXX 000, and ends with
enabled. (See Table 4 for details). Except for the RDY       XXXXX 111. If the last byte of the page is input, the
status, the values in the Status Register remain un-         address rolls over to the beginning of the same page.
changed until the moment when the write cycle is             More than 8 data bytes can be input during the same
complete and the register is updated. Once successfully      instruction, but upon a completed write cycle, a page
completed, WEN is reset for complete chip write protec-      would only contain the last 8 bytes.
tion. (See Figure 5 for timing).
                                                             The region of the array defined within Block Protection
READ DATA (READ)                                             cannot be modified as long as that block configuration is
This instruction begins with the op-code and the 8-bit       selected. The region of the array outside the Block
address, and causes the selected data byte to be             Protection can only be modified if Write Enable (WEN) is
shifted out on SO. Following this first data byte, addi-     set to 1. Therefore, it may be necessary that a WREN
tional sequential bytes are output. If the data byte in the  instruction occur prior to WRITE. In addition, if Hardware
highest address is output, the address rolls-over to the     Write Protection is enabled, the memory array cannot be
lowest address in the array, and the output could loop       modified. Once Write is successfully completed, WEN
indefinitely. At any time, a rising CS signal completes      is reset for complete chip write protection. (See Figure 7
the operation. (See Figure 6 for timing).                    for timing).

Table 4. Write Protection

   WP Hardware Write          WEN Inside Block Outside Block              Status Register
                  Protection
                                                                              Read-only
   0     Enabled              X  Read-only                   Read-only        Read-only
                                                                             Unprotected
   1     Not Enabled          0  Read-only                   Read-only

   1     Not Enabled          1  Read-only                   Unprotected

Note: X = Don't care bit.

6                                                            Integrated Silicon Solution, Inc. -- 1-800-379-4774

                                                                          Preliminary Information Rev. 00B

                                                                                           12/23/05
IS25C01                                                                                                      ISSI

ABSOLUTE MAXIMUM RATINGS(1)

Symbol Parameter                                     Value                       Unit

VS          Supply Voltage                           0.5 to + 6.5               V
VP          Voltage on Any Pin
TBIAS       Temperature Under Bias                   0.5 to Vcc + 0.5 V
TSTG        Storage Temperature
IOUT        Output Current                           55 to +125                 C

                                                     65 to +150                 C

                                                     5                           mA

Notes:
1. Stress greater than those listed under ABSOLUTE MAXIMUM RATINGS may cause perma-

    nent damage to the device. This is a stress rating only and functional operation of the device at
    these or any other conditions outside those indicated in the operational sections of this
    specification is not implied. Exposure to absolute maximum rating conditions for extended
    periods may affect reliability.

OPERATING RANGE (IS25C01-2)

Range       Ambient Temperature          VCC
Industrial       40C to +85C     1.8V to 5.5V

Note: ISSI offers Industrial grade for Commercial applications. (0oC to +70oC).

OPERATING RANGE (IS25C01-3)

Range       Ambient Temperature          VCC
Automotive      40C to +125C     2.5V to 5.5V

CAPACITANCE(1,2)

Symbol      Parameter                                Conditions                  Max.                  Unit
CIN         Input Capacitance                          VIN = 0V                    6                    pF
COUT        Output Capacitance                        VOUT = 0V                    8                    pF

Notes:
1. Tested initially and after any design or process changes that may affect these parameters and not 100%

    tested.
2. Test conditions: TA = 25C, f = 1 MHz, Vcc = 5.0V.

Integrated Silicon Solution, Inc. -- 1-800-379-4774                                                          7

Preliminary Information Rev. 00B

12/23/05
IS25C01                                                                              ISSI

DC ELECTRICAL CHARACTERISTICS

TA = 40C to +85C for Industrial, TA = 40C to +125C for Automotive.

   Symbol Parameter              Test Conditions                          Min.       Max.   Unit
                                 VCC = 5V, IOL = 2 mA                                        V
   VOL1 Output LOW Voltage       VCC = 2.5V, IOL = 1.5 mA                 --         0.4     V
                                 VCC = 1.8V, IOL = 0.15 mA                                   V
   VOL2 Output LOW Voltage       VCC = 5V, IOH = -2 mA                    --         0.4     V
                                 VCC = 2.5V, IOH = -0.4mA                                    V
   VOL3 Output LOW Voltage       VCC = 1.8V, IOH = -0.1mA                 --         0.2     V
                                                                                             V
   VOH1 Output HIGH Voltage      VIN = 0V TO VCC                          0.8 X VCC  --      V
                                 VOUT = 0V TO VCC, CS = VCC                                  A
   VOH2 Output HIGH Voltage                                               0.8 X VCC  --      A

   VOH3 Output HIGH Voltage                                               0.8 X VCC  --

   VIH   Input HIGH Voltage                                               0.7X VCC VCC + 1

   VIL   Input LOW Voltage                                                -0.3 0.3 X VCC

   ILI   Input Leakage Current                                            -2         2

   ILO   Output Leakage Current                                           -2         2

POWER SUPPLY CHARACTERISTICS

TA = 40C to +85C for Industrial.

   Symbol Parameter                   Test Conditions                     Min. Max.         Unit

   ICC1  Vcc Operating Current        Read/Write at 10 MHz (Vcc = 5V) -- 5.0                mA

   ICC2  Vcc Operating Current        Read/Write at 5 MHz (Vcc = 2.5V) -- 3.0               mA

   ICC3  Vcc Operating Current        Read/Write at 2 MHz (Vcc = 1.8V) -- 1.0               mA

   ISB1  Standby Current              Vcc = 5.0V, VIN = VCC or GND            --     2      A

                                      CS = Vcc

   ISB2  Standby Current              Vcc = 2.5V, VIN = VCC or GND            --     1      A

                                      CS = Vcc

   ISB3  Standby Current              Vcc = 1.8V, VIN = VCC or GND            -- 0.5        A

                                      CS = Vcc

POWER SUPPLY CHARACTERISTICS

TA = 40C to +125C for Automotive.

   Symbol Parameter                   Test Conditions                     Min. Max.         Unit

   ICC1  Vcc Operating Current        Read/Write at 5 MHz (Vcc = 5V) -- 4.0                 mA

   ICC2  Vcc Operating Current        Read/Write at 5 MHz (Vcc = 2.5V) -- 3.0               mA

   ISB1  Standby Current              Vcc = 5.0V, VIN = VCC or GND            -- 5.0        A

                                      CS = Vcc

   ISB2  Standby Current              Vcc =2.5V, VIN = VCC or GND             -- 2.0        A

                                      CS = Vcc

8                                     Integrated Silicon Solution, Inc. -- 1-800-379-4774

                                                                          Preliminary Information Rev. 00B

                                                                                            12/23/05
IS25C01                                                                                     ISSI

AC Characteristics

TA = 40C to +85C for Industrial.

  Symbol    Parameter                1.8V  Vcc < 2.5V    2.5V  Vcc < 4.5V  4.5V  Vcc  5.5V  Units
  fSCK      SCK Clock Frequency          Min Max           Min Max           Min Max        MHz
  tRI       Input Rise Time                                                    0 10         s
  tFI       Input Fall Time          0               2   0   5                --2           s
  tWH       SCK High Time                                                     --2           ns
  tWL       SCK Low Time             --              2   --  2                40 --         ns
  tCS       CS High Time                                                      40 --         ns
  tCSS      CS Setup Time            --              2   --  2                40 --         ns
  tCSH      CS Hold Time                                                      15 --         ns
  tSU       Data In Setup Time       200 --              90  --               25 --         ns
  tH        Data In Hold Time                                                 15 --         ns
  tHD       Hold Setup Time          200 --              90  --               15 --         ns
  tCD       Hold Hold Time                                                    25 --         ns
  tV        Output Valid             200 --              100 --               25 --         ns
  tHO       Output Hold Time                                                   0 25         ns
  tLZ       Hold to Output Low Z     200 --              90  --                0--          ns
  tHZ       Hold to Output High Z                                              0 25         ns
  tDIS      Output Disable Time      200 --              90  --               -- 25         ns
  tWC       Write Cycle Time                                                  -- 25         ms
                                     40              --  20  --               --5
CL = 100pF
                                     50              --  30  --

                                     100 --              50  --

                                     100 --              50  --

                                     0 150               0   60

                                     0               --  0   --

                                     0 100               0   50

                                     -- 250              -- 100

                                     -- 250              -- 100

                                     -- 10               --  5

Integrated Silicon Solution, Inc. -- 1-800-379-4774                                                9

Preliminary Information Rev. 00B

12/23/05
IS25C01                                                                  ISSI

AC Characteristics

TA = 40C to +125C for Automotive.

                                      2.5V  Vcc < 4.5V  4.5V  Vcc  5.5V
                                                          Min Max
Symbol     Parameter                 Min  Max              0 10         Units
fSCK       SCK Clock Frequency                            --2           MHz
tRI        Input Rise Time           0    5               --2           s
tFI        Input Fall Time                                40 --         s
tWH        SCK High Time             --   2               40 --         ns
tWL        SCK Low Time                                   40 --         ns
tCS        CS High Time              --   2               15 --         ns
tCSS       CS Setup Time                                  25 --         ns
tCSH       CS Hold Time              90   --              15 --         ns
tSU        Data In Setup Time                             15 --         ns
tH         Data In Hold Time         90   --              25 --         ns
tHD        Hold Setup Time                                25 --         ns
tCD        Hold Hold Time            100  --               0 25         ns
tV         Output Valid                                    0--          ns
tHO        Output Hold Time          90   --               0 25         ns
tLZ        Hold to Output Low Z                           -- 25         ns
tHZ        Hold to Output High Z     90   --              -- 25         ns
tDIS       Output Disable Time                            --5           ns
tWC        Write Cycle Time          20   --                            ms
CL = 100pF
                                      30   --

                                      50   --

                                      50   --

                                      0    60

                                      0    --

                                      0    50

                                      --   100

                                      --   100

                                      --   5

10                                         Integrated Silicon Solution, Inc. -- 1-800-379-4774

                                                        Preliminary Information Rev. 00B

                                                                                12/23/05
IS25C01                                                                     ISSI

TIMING DIAGRAMS

  Figure 1. Synchronous Data Timing

        VIH          tCSS                                              tCS
CS VIL                                                    tCSH

        VIH                          tWH             tWL
SK VIL

                           tSU  tH

        VIH                VALID IN
DIN VIL

                                                     tV   tHO  tDIS

        VOH  HIGH-Z                                                         HIGH-Z
DOUT

        VOL

Figure 2. WREN Timing                      WREN OP-CODE
                                                 HIGH-Z
      CS
      SK                                  WRDI OP-CODE
      DIN                                        HIGH-Z
      DOUT

Figure 3. WRDI Timing

       CS
       SK
       DIN
       DOUT

Integrated Silicon Solution, Inc. -- 1-800-379-4774                                 11

Preliminary Information Rev. 00B
12/23/05
IS25C01                                                        ISSI

Figure 4. RDSR Timing
                  CS

         SK

         Din                         Instruction

         Dout                                     DATA OUT
                                                   76 54321 0

Figure 5. WRSR Timing

                  CS

         SK

                                                  DATA IN

         Din                         Instruction  76 54321 0

                      Dout           BYTE Address
                                     76543 210
    Figure 6. READ Timing
        CS                                                           DATA OUT
                                                                     76 54321 0
        SK
                        Instruction                        Integrated Silicon Solution, Inc. -- 1-800-379-4774

        Din                                                                                                            Preliminary Information Rev. 00B
                                                                                                                                                             12/23/05
        Dout

12
IS25C01                                                           ISSI

Figure 7. WRITE Timing            BYTE Address         DATA IN

    CS                            76543 21076 54321 0

    SK
                     Instruction

    Din

    Dout

Figure 8. HOLD Timing

          CS                            tCD                  tCD
          SCK                     tHD                  tHD
          HOLD
          DOUT                                    tHZ        tLZ

Integrated Silicon Solution, Inc. -- 1-800-379-4774               13

Preliminary Information Rev. 00B

12/23/05
IS25C01                                                ISSI

ORDERING INFORMATION
Industrial Range: 40C to +85C

    Range    Voltage        Package
     1.8V    Part Number
    to 5.5V                 300-mil Plastic DIP
             IS25C01-2PI    Small Outline (JEDEC STD)
     2.5V    IS25C01-2GI    169-mil TSSOP
    to 5.5V  IS25C01-2ZI
                            300-mil Plastic DIP
             IS25C01-3PI    Small Outline (JEDEC STD)
             IS25C01-3GI

ORDERING INFORMATION
Industrial Range: 40C to +85C, Lead-free

    Range    Voltage        Package
             Part Number
     1.8V                   300-mil Plastic DIP
    to 5.5V  IS25C01-2PLI   Small Outline (JEDEC STD)
             IS25C01-2GLI   169-mil TSSOP
             IS25C01-2ZLI

ORDERING INFORMATION
Automotive Range: 40C to +125C, Lead-free

    Range    Voltage        Package
             Part Number
     2.5V                   300-mil Plastic DIP
    to 5.5V  IS25C01-3PLA3  Small Outline (JEDEC STD)
             IS25C01-3GLA3  169-mil TSSOP
             IS25C01-3ZLA3

14                                                     Integrated Silicon Solution, Inc. -- 1-800-379-4774

                                                       Preliminary Information Rev. 00B

                                                       12/23/05
PACKAGING INFORMATION                                                ISSI

300-mil Plastic DIP
Package Code: N,P

                                N

                                                              E1

                                1                                    SEATING PLANE
                                                       D

S                           S                             B1      A                   E

                         L                                                         C
                                                                     A1
        FOR
   32-PIN ONLY                     e              B           B2                      eA

       MILLIMETERS                 INCHES                 Notes:
                                                          1. Controlling dimension: inches, unless otherwise specified.
Sym. Min.       Max.            Min.   Max.               2. BSC = Basic lead spacing between centers.
                                                          3. Dimensions D and E1 do not include mold flash protrusions and should
N0.
                                                              be measured from the bottom of the package.
                                                          4. Formed leads shall be planar with respect to one another within 0.004

                                                              inches at the seating plane.

Leads        8

A      3.68     4.57            0.145  0.180

A1     0.38                 --  0.015         --

B      0.36     0.56            0.014  0.022

B1     1.14     1.52            0.045  0.060

B2     0.81     1.17            0.032  0.046

C      0.20     0.33            0.008  0.013

D      9.12            9.53     0.359  0.375

E      7.62            8.26     0.300  0.325

E1     6.20     6.60            0.244  0.260

eA     8.13     9.65            0.320  0.380

e            2.54 BSC              0.100 BSC

L      3.18                 --  0.125         --

S      0.64     0.762           0.025  0.030

Copyright 2003 Integrated Silicon Solution, Inc. All rights reserved. ISSI reserves the right to make changes to this specification and its products at any time
without notice. ISSI assumes no liability arising out of the application or use of any information, products or services described herein. Customers are advised to
obtain the latest version of this device specification before relying on any published information and before placing orders for products.

Integrated Silicon Solution, Inc. -- www.issi.com -- 1-800-379-4774

Rev. D
02/14/03
PACKAGING INFORMATION                                                           ISSI

150-mil Plastic SOP
Package Code: G, GR

                                   N
                                                         EH

                                   1                           SEATING PLANE
                                          D

                                                        A

                                                           A1  L              

                                        e                                       C

                                B

                     150-mil Plastic SOP (G, GR)

          Symbol Min Max           Min Max

          Ref. Std.  Inches        mm

        No. Leads    8                 8
                                   -- 1.73
          A          -- 0.068

          A1 0.004 0.009           0.1 0.23

          B 0.013 0.020            0.33 0.51
          C 0.007 0.010            0.18 0.25

          D 0.189 0.197            4.8            5

          E 0.150 0.157            3.81 3.99
          H 0.228 0.245            5.79 6.22

          e          0.050 BSC     1.27 BSC

          L 0.020 0.035            0.51 0.89

                                                  Notes:
                                                  1. Controlling dimension: inches, unless otherwise specified.
                                                  2. BSC = Basic lead spacing between centers.
                                                  3. Dimensions D and E1 do not include mold flash protrusions and should be

                                                      measured from the bottom of the package.
                                                  4. Formed leads shall be planar with respect to one another within 0.004 inches at the

                                                      seating plane.

Integrated Silicon Solution, Inc. -- 1-800-379-4774                                                                                       2

Rev. C

10/03/01
PACKAGING INFORMATION                                                         ISSI

Thin Shrink Small Outline TSSOP
Package Code: Z (8 pin, 14 pin)

           N

                                  E1 E

           1               N/2                                          
                                                          A1
              D                                                               L
                                             A                                    C
                                  A2

                               e
              B

              TSSOP (Z)                                 TSSOP (Z)

Ref. Std.     JEDEC MO-153                   Ref. Std.  JEDEC MO-153

No. Leads               8                    No. Leads                    14

           Millimeters            Inches                Millimeters           Inches

Symbol Min Max Min Max                       Symbol Min Max Min Max

A -- 1.20                  -- 0.047          A -- 1.20                        -- 0.047

A1 0.05 0.15               0.002 0.006       A1 0.05 0.15 0.002 0.006
A2 0.80 1.05               0.032 0.041
                                             A2 0.80 1.05 0.031 0.041

B 0.19 0.30 0.007 0.012                      B 0.19 0.30 0.007 0.012

C 0.09 0.20 0.004 0.008                      C 0.09 0.20 0.0035 0.008
D 2.90 3.10 0.114 0.122
                                             D 4.90 5.10 0.193 0.201

E1 4.30 4.50 0.169 0.177                     E1 4.30 4.50 0.170 0.177

E             6.40 BSC            0.252 BSC  E 6.40 BSC                       0.252 BSC
                                  0.026 BSC
e             0.65 BSC                       e 0.65 BSC                       0.026 BSC

L 0.45 0.75 0.018 0.030                      L 0.45 0.75 0.0177 0.0295

-- 8                     -- 8              -- 8                           -- 8

SSI reserves the right to make changes to its products at any time without notice in order to improve design and supply the best possible product. We assume no responsibility for any errors which may
appear in this publication. Copyright 2002, Integrated Silicon Solution, Inc.

Integrated Silicon Solution, Inc.

Rev B 02/01/02
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved