电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

IRMCK341

器件型号:IRMCK341
器件类别:半导体    模拟混合信号IC   
厂商名称:International Rectifier ( Infineon )
厂商官网:http://www.irf.com/
下载文档

器件描述

AC MOTOR CONTROLLER, PQFP64

交流电机控制器, PQFP64

参数
IRMCK341功能数量 1
IRMCK341端子数量 64
IRMCK341最大工作温度 85 Cel
IRMCK341最小工作温度 -40 Cel
IRMCK341最大供电/工作电压 3.6 V
IRMCK341最小供电/工作电压 3 V
IRMCK341额定供电电压 3.3 V
IRMCK341加工封装描述 铅 FREE, 方型扁平式封装-64
IRMCK341无铅 Yes
IRMCK341欧盟RoHS规范 Yes
IRMCK341状态 ACTIVE
IRMCK341包装形状 SQUARE
IRMCK341包装尺寸 FLATPACK
IRMCK341表面贴装 Yes
IRMCK341端子形式 GULL WING
IRMCK341端子间距 0.5000 mm
IRMCK341端子涂层 MATTE 锡
IRMCK341端子位置
IRMCK341包装材料 塑料/环氧树脂
IRMCK341温度等级 INDUSTRIAL
IRMCK341模拟IC其它类型 交流电机控制器

IRMCK341器件文档内容

                                                                                                Data Sheet No. PD60339

                                                                                IRMCK341

Sensorless Motor Control IC for Appliances

Features                                                 Product Summary

MCETM (Motion Control Engine) - Hardware based          Maximum crystal frequency            60 MHz

      computation engine for high efficiency sinusoidal  Maximum internal clock (SYSCLK) frequency 128 MHz

      sensorless control of permanent magnet AC motor    Maximum 8051 clock frequency         33 MHz

Supports both interior and surface permanent            Sensorless control computation time   11 sec typ
                                                         MCETM computation data range         16 bit signed
      magnet motors
                                                         8051 OTP Program memory              56K bytes
Built-in hardware peripheral for single shunt
                                                         MCE program and Data RAM             8K bytes
      current feedback reconstruction
                                                         GateKill latency (digital filtered)  2 sec
No external current or voltage sensing operational
                                                         PWM carrier frequency counter        16 bits/ SYSCLK
      amplifier required
                                                         A/D input channels                   8
Three/two-phase Space Vector PWM
Three-channel analog output (PWM)                       A/D converter resolution             12 bits
Embedded 8-bit high speed microcontroller (8051)
                                                         A/D converter conversion speed       2 sec
      for flexible I/O and man-machine control
                                                         8051 instruction execution speed     2 SYSCLK
JTAG programming port for emulation/debugger
Serial communication interface (UART)                   Analog output (PWM) resolution       8 bits
I2C/SPI serial interface
Watchdog timer with independent analog clock            UART baud rate (typ)                 57.6K bps
Three general purpose timers/counters
Two special timers: periodic timer, capture timer       Number of I/O (max)                  24
Internal `One-Time Programmable' (OTP) memory
                                                         Package (lead-free)                  QFP64
      and internal RAM for final production usage
                                                         Operating temperature                -40C ~ 85C
Pin compatible with IRMCF341, RAM version
1.8V/3.3V CMOS

Description

IRMCK341 is a high performance OTP based motion control IC designed primarily for appliance applications. IRMCK341 is
designed to achieve low cost and high performance control solutions for advanced inverterized appliance motor control.
IRMCK341 contains two computation engines. One is Motion Control Engine (MCETM) for sensorless control of permanent
magnet motors; the other is an 8-bit high-speed microcontroller (8051). Both computation engines are integrated into one
monolithic chip. The MCETM contains a collection of control elements such as Proportional plus Integral, Vector rotator, Angle
estimator, Multiply/Divide, Low loss SVPWM, Single Shunt IFB. The user can program a motion control algorithm by
connecting these control elements using a graphic compiler. Key components of the sensorless control algorithms, such as the
Angle Estimator, are provided as complete pre-defined control blocks implemented in hardware. A unique analog/digital circuit
and algorithm to fully support single shunt current reconstruction is also provided. The 8051 microcontroller performs 2-cycle
instruction execution (16MIPS at 33MHz). The MCE and 8051 microcontroller are connected via dual port RAM to process
signal monitoring and command input. An advanced graphic compiler for the MCETM is seamlessly integrated into the
MATLAB/Simulink environment, while third party JTAG based emulator tools are supported for 8051 developments.
IRMCK341 comes with a small QFP64 pin lead-free package.

Rev 1.0
                                                                    IRMCK341

                             TABLE OF CONTENTS

1 Overview ....................................................................................................................................5
2 IRMCK341 Block Diagram and Main Functions.........................................................................6
3 Pinout.........................................................................................................................................8
4 Input/Output of IRMCK341.........................................................................................................9

  4.1 8051 Peripheral Interface Group .......................................................................................10
  4.2 Motion Peripheral Interface Group ....................................................................................11
  4.3 Analog Interface Group .....................................................................................................11
  4.4 Power Interface Group ......................................................................................................12
  4.5 Test Interface Group .........................................................................................................12
5 Application Connections ..........................................................................................................13
6 DC Characteristics ...................................................................................................................14
  6.1 Absolute Maximum Ratings...............................................................................................14
  6.2 System Clock Frequency and Power Consumption ..........................................................14
  6.3 Digital I/O DC Characteristics............................................................................................15
  6.4 PLL and Oscillator DC characteristics...............................................................................16
  6.5 Analog I/O DC Characteristics ..........................................................................................16
  6.6 Under Voltage Lockout DC characteristics........................................................................17
  6.7 AREF Characteristics ........................................................................................................17
7 AC Characteristics ...................................................................................................................18
  7.1 PLL AC Characteristics .....................................................................................................18
  7.2 Analog to Digital Converter AC Characteristics.................................................................19
  7.3 Op amp AC Characteristics...............................................................................................19
  7.4 SYNC to SVPWM and A/D Conversion AC Timing ...........................................................20
  7.5 GATEKILL to SVPWM AC Timing .....................................................................................21
  7.6 Interrupt AC Timing ...........................................................................................................21
  7.7 I2C AC Timing....................................................................................................................22
  7.8 SPI AC Timing...................................................................................................................23

     7.8.1 SPI Write AC timing ....................................................................................................23
     7.8.2 SPI Read AC Timing...................................................................................................24
  7.9 UART AC Timing...............................................................................................................25
  7.10 CAPTURE Input AC Timing ...........................................................................................26
  7.11 JTAG AC Timing ............................................................................................................27
  7.12 OTP Programming Timing .............................................................................................28
8 I/O Structure.............................................................................................................................29
9 Pin List .....................................................................................................................................32
10 Package Dimensions ............................................................................................................35
11 Part Marking Information ......................................................................................................36
12 Order Information .................................................................................................................36

www.irf.com                                              2007 International Rectifier
             2
                                                                    IRMCK341

                              TABLE OF FIGURES

Figure 1. Typical Application Block Diagram Using IRMCK341.....................................................5
Figure 2. IRMCK341 Internal Block Diagram.................................................................................6
Figure 3. IRMCK341 Pin Configuration..........................................................................................8
Figure 4. Input/Output of IRMCK341 .............................................................................................9
Figure 5. Application Connection of IRMCK341 ..........................................................................13
Figure 6. Clock Frequency vs. Power Consumption....................................................................14
Figure 7 Crystal oscillator circuit..................................................................................................18
Figure 8 Voltage droop of sample and hold.................................................................................19
Figure 9 SYNC to SVPWM and A/D Conversion AC Timing .......................................................20
Figure 10 GATEKILL to SVPWM AC Timing ...............................................................................21
Figure 11 Interrupt AC Timing .....................................................................................................21
Figure 12 I2C AC Timing ..............................................................................................................22
Figure 13 SPI Write AC Timing....................................................................................................23
Figure 14 SPI Read AC Timing....................................................................................................24
Figure 15 UART AC Timing .........................................................................................................25
Figure 16 CAPTURE Input AC Timing.........................................................................................26
Figure 17 JTAG AC Timing..........................................................................................................27
Figure 18 OTP Programming Timing ...........................................................................................28
Figure 19 All digital I/O except motor PWM output.........................................................................29
Figure 20 RESET, GATEKILL I/O ..................................................................................................29
Figure 21 Analog input ...................................................................................................................30
Figure 22 Analog operational amplifier output and AREF I/O structure.......................................30
Figure 23 VPP programming pin.................................................................................................30
Figure 24 VSS and AVSS pin structure..........................................................................................31
Figure 25 VDD1 and VDDCAP pin structure ..................................................................................31
Figure 26 XTAL0/XTAL1 pins structure .......................................................................................31

www.irf.com                                              2007 International Rectifier
             3
                                                                    IRMCK341

                               TABLE OF TABLES

Table 1. Absolute Maximum Ratings ...........................................................................................14
Table 2. System Clock Frequency ...............................................................................................14
Table 3. Digital I/O DC Characteristics ........................................................................................15
Table 4. PLL DC Characteristics .................................................................................................16
Table 5. Analog I/O DC Characteristics .......................................................................................16
Table 6. UVcc DC Characteristics ...............................................................................................17
Table 7. AREF DC Characteristics ..............................................................................................17
Table 8. PLL AC Characteristics..................................................................................................18
Table 9. A/D Converter AC Characteristics .................................................................................19
Table 10. Current Sensing OP Amp AC Characteristics..............................................................19
Table 11. SYNC AC Characteristics ............................................................................................20
Table 12. GATEKILL to SVPWM AC Timing ...............................................................................21
Table 13. Interrupt AC Timing......................................................................................................21
Table 14. I2C AC Timing ..............................................................................................................22
Table 15. SPI Write AC Timing ....................................................................................................23
Table 16. SPI Read AC Timing....................................................................................................24
Table 17. UART AC Timing .........................................................................................................25
Table 18. CAPTURE AC Timing ..................................................................................................26
Table 19. JTAG AC Timing ..........................................................................................................27
Table 20. OTP Programming Timing ...........................................................................................28
Table 21. Pin List .........................................................................................................................34

www.irf.com                                              2007 International Rectifier
             4
                                                                    IRMCK341

1 Overview

IRMCK341 is a new International Rectifier integrated circuit device primarily designed as a one-
chip solution for complete inverter controlled appliance motor control applications. Unlike a
traditional microcontroller or DSP, the IRMCK341 provides a built-in closed loop sensorless
control algorithm using the unique Motion Control Engine (MCETM) for permanent magnet motors.
The MCETM consists of a collection of control elements, motion peripherals, a dedicated motion
control sequencer and dual port RAM to map internal signal nodes. IRMCK341 also employs a
unique single shunt current reconstruction circuit to eliminate additional analog/digital circuitry and
enables a direct shunt resistor interface to the IC. Motion control programming is achieved using a
dedicated graphical compiler integrated into the MATLAB/SimulinkTM development environment.
Sequencing, user interface, host communication, and upper layer control tasks can be
implemented in the 8051 high-speed 8-bit microcontroller. The 8051 microcontroller is equipped
with a JTAG port to facilitate emulation and debugging tools. Figure 1 shows a typical application
schematic using the IRMCK341.

IRMCK341 is intended for volume production purpose and contains 64K bytes of OTP (One Time
Programming) ROM, which can be programmed through a JTAG port. For a development
purpose use, IRMCF341 contains a 48k byte of RAM in place of program OTP to facilitate an
application development work. Both IRMCF341 and IRMCK341 come in the same 64-pin QFP
package with identical pin configuration to facilitate PC board layout and transition to mass
production

                                     Appliance Inverter

             Passive                                     IRS2336D                    Motor
               EMI                                          HVIC                    (PMSM)
              Filter

                      Multiple  1.8  IRMCK341
                                 V

                      Output

                      Power     3.3

                      Supply    V

                                                                   7 Analog Input

                                                                   Upto 24 Digital
                                                                     Input/Output

                                                                     I2C Interface
                                                                     to EEPROM

                                                                   UART interface
                                                                    to Front Panel

                      Figure 1. Typical Application Block Diagram Using IRMCK341

www.irf.com                                                                                 2007 International Rectifier
                                               5
                                                                                                                                                         IRMCK341

2 IRMCK341 Block Diagram and Main Functions

IRMCK341 block diagram is shown in Figure 2.

           8051 Microcontroller                                                                             MCE (Motion Control Engine)

Monitoring  3      D/A
                 (PWM)

                 Periodic

                 Timer                                                                                                                                         6          To IGBT
                                                                                                                                           Low Loss                      gate drive
                 Timer                                                                                                                     SVPWM
                                                                                                                                                                        CGATEKILL
                 Counnter0

                 Timer                                                                                       UART1

                 Counnter1                   Program                                                           Dual Port
                                            OTP ROM                                                               RAM
                 Timer                      64KBytes
                                                                                                              512 Bytes*
                 Counnter2                      8bit
                                               CPU                                                                MCE
                 Watchdog                      Core                                                            Program                     Single Shunt
                                                                                                                                              Current
  Host                   Timer                 Local       8bit uP Address/Data bus                               RAM                                             3      shunt
Interface   2                                  RAM                                        Motion Control Bus  5.5KBytes*                                                resistor
                                            2KBytes*                                                                                       Sensing
                        UART0                                                                                 * Sizes are  Motion
                                                                                                             configurable
EEPROM      2/4                                                                                                            Control
Interface               I2C / SPI                                                                           MCE Clock
                                                                                                                           Modules
            (8)
                 PORT 1

            (8)                                                                                                                                          AIN0           DC bus volt
                                                                                                                                                                          sensing
                 PORT 2

Digital     (5)  PORT 3                                                                                                                       A/D
I/Os                                                                                                                                        MUX
                                                                                                                                              S/H
            (3)  PORT 4                                                                                                                                           AIN1
                                                                                                                                               &                  AIN2
                                                                                                                                           OP Amp                 AIN3  Analog
                                                                                                                                                                        inputs
                                                                                                                                                                  AIN4
                                            Interrupt                                                                                                             AIN5
                                            Control                                                                                                               AIN6

Emulator         4                                   8051
Debugger                              JTAG          Clock

Crystal                           120MHz    Clock                                                                         Motion Control
(4MHz)                                     divider                                                                          Sequencer

            2    PLL

                                   Figure 2. IRMCK341 Internal Block Diagram

IRMCK341 contains the following functions for sensorless AC motor control applications:

         Motion Control Engine (MCETM)                                                                                                    2007 International Rectifier
                  o Proportional plus Integral block
                  o Low pass filter
                  o Differentiator and lag (high pass filter)
                  o Ramp
                  o Limit
                  o Angle estimate (sensorless control)
                  o Inverse Clark transformation
                  o Vector rotator
                  o Bit latch
                  o Peak detect
                  o Transition
                  o Multiply-divide (signed and unsigned)

www.irf.com
                                                                                       6
                                                                 IRMCK341

         o Divide (signed and unsigned)
         o Adder
         o Subtractor
         o Comparator
         o Counter
         o Accumulator
         o Switch
         o Shift
         o ATAN (arc tangent)
         o Function block (any curve fitting, nonlinear function)
         o 16-bit wide Logic operations (AND, OR, XOR, NOT, NEGATE)
         o MCETM program and data memory (6K byte). Note 1
         o MCETM control sequencer

8051 microcontroller
         o Three 16-bit timer/counters
         o 16-bit periodic timer
         o 16-bit analog watchdog timer
         o 16-bit capture timer
         o Up to 24 discrete I/Os
         o Eight-channel 12-bit A/D
                    One buffered channel for current sensing (0 1.2V input)
                    Seven unbuffered channels (0 1.2V input)
         o JTAG port (4 pins)
         o Up to three channels of analog output (8-bit PWM)
         o UART
         o I2C/SPI port
         o 64K byte program OTP
         o 2K byte data RAM. Note 1

              Note 1: Total size of RAM is 8K byte including MCE program, MCE data, and 8051
              data. Different sizes can be allocated depending on applications.

www.irf.com                                              2007 International Rectifier
             7
                                                   IRMCK341

3 Pinout

             Figure 3. IRMCK341 Pin Configuration

www.irf.com                                              2007 International Rectifier
             8
                                                                                     IRMCK341

4 Input/Output of IRMCK341

All I/O signals of IRMCK341 are shown in Figure 4. All I/O pins are 3.3V logic interface except
A/D interface pins.

Crystal                XTAL0                                                 PWMUH
                       XTAL1                                                 PWMUL
                                                                             PWMVH
    UART                      P1.2/TXD                                       PWMVL          PWM gate signal
   Interface                  P1.1/RXD                                       PWMWH               Interface
                                                                             PWMWL
      I2C                     SDA/CS0                                        GATEKILL
   Interface           SCL/SO-SI/VPP
& OTP power                                                                  AVDD (1.8V) Analog power/
                               P1.0/T2
  Discrete I/O          P1.3/SYNC/SCK                                        AVSS           ground

                              P1.4/CAP   IRMCK341                            CMEXT          A/D Interface
                                  P1.5                                        AREF
                                  P1.6
                                  P1.7                                         IFB+
                                                                               IFB-
                               P2.0/NMI                                       IFBO
                                  P2.1                                        AIN0
                                  P2.2                                        AIN1
                                  P2.3                                        AIN2
                                  P2.4                                        AIN3
                                  P2.5                                        AIN4
                                                                              AIN5
                          P3.0/INT2/CS1                                       AIN6
                              P3.2/INT0
                              P3.3/INT1
                                P3.5/T1

System Reset           RESET

JTAG port                 TCK
                       P5.3/TDI
                       P5.1/TMS
                       P5.2/TDO

D/A Interface          P2.6/AOPWM0                                           VDD1 (3.3V)    Digital power/
(PWM output)           P2.7/AOPWM1                                           VDD2 (1.8V)        ground
                       P3.1/AOPWM2
                                                                                VSS

       Test Mode       TSTMOD                                                PLLVDD (1.8V)  PLL power/
(must be tied to VSS)                                                          PLLVSS         ground

                                         Figure 4. Input/Output of IRMCK341

www.irf.com                                                                           2007 International Rectifier
                                         9
                                                                              IRMCK341

4.1 8051 Peripheral Interface Group

UART Interface     Output, Transmit data from IRMCK341
    TXD            Input, Receive data to IRMCK341
    RXD

Discrete I/O Interface

P1.0/T2            Input/output port 1.0, can be configured as Timer/Counter 2 input

P1.1/RXD           Input/output port 1.1, can be configured as RXD input

P1.2/TXD           Input/output port 1.2, can be configured as TXD output

P1.3/SYNC/SCK Input/output port 1.3, can be configured as SYNC output or SPI clock

                   output

P1.4/CAP           Input/output port 1.4, can be configured as Capture Timer input

P1.5               Input/output port 1.5

P1.6               Input/output port 1.6

P1.7               Input/output port 1.7

P2.0/NMI           Input/output port 2.0, can be configured as non-maskable interrupt input

P2.1               Input/output port 2.1

P2.2               Input/output port 2.2

P2.3               Input/output port 2.3

P2.4               Input/output port 2.4

P2.5               Input/output port 2.5

P2.6/AOPWM0 Input/output port 2.6, can be configured as AOPWM0 output

P2.7/AOPWM1 Input/output port 2.7, can be configured as AOPWM1 output

P3.0/INT2/CS1 Input/output port 3.0, can be configured as INT2 input or SPI chip select

                   1

P3.1/AOPWM2 Input/output port 3.1, can be configured as AOPWM2 output

P3.2/NINT0         Input/output port 3.2, can be configured as INT0 input

P3.3/NINT1         Input/output port 3.3, can be configured as INT1 input

P3.5/T1            Input/output port 3.5, can be configured as Timer/Counter 1 input

P5.1/TSM           Input/output port 5.1, configured as JTAG port by default

P5.2/TDO           Input/output port 5.2, configured as JTAG port by default

P5.3/TDI           Input/output port 5.3, configured as JTAG port by default

Analog Output Interface
    P2.6/AOPWM0 Input/output, can be configured as 8-bit PWM output 0 with
                             programmable carrier frequency
    P2.7/AOPWM1 Input/output, can be configured as 8-bit PWM output 1 with
                             programmable carrier frequency
    P3.1/AOPWM2 Input/output, can be configured as 8-bit PWM output 2 with
                             programmable carrier frequency

Crystal Interface  Input, connected to crystal
    XTAL0          Output, connected to crystal
    XTAL1

Reset Interface    Inout, system reset, needs to be pulled up to VDD1 but doesn't require
    RESET          external RC time constant

www.irf.com                                                                                  2007 International Rectifier
                                                 10
                                                                 IRMCK341

I2C Interface  Output, I2C clock output, or SPI data
    SCL/SO-SI  Input/output, I2C Data line or SPI chip select 0
    SDA/CS0

I2C/SPI Interface and OTP power
    SCL/SO-SI/VPP Output, I2C clock output, or SPI data or OTP programming power

SDA/CS0        Input/output, I2C data line or SPI chip select 0

P1.3/SYNC/SCK Input/output port 1.3, can be configured as SYNC output or SPI clock

               output

P3.0/INT2/CS1 Input/output port 3.0, can be configured as INT2 input or SPI chip select

               1

4.2 Motion Peripheral Interface Group

PWM            Output, PWM phase U high side gate signal
    PWMUH      Output, PWM phase U low side gate signal
    PWMUL      Output, PWM phase V high side gate signal
    PWMVH      Output, PWM phase V low side gate signal
    PWMVL      Output, PWM phase W high side gate signal
    PWMWH      Output, PWM phase W low side gate signal
    PWMWL

Fault          Input, upon assertion, this negates all six PWM signals, programmable
    GATEKILL   logic sense

4.3 Analog Interface Group

        AVDD   Analog power (1.8V)
        AVSS   Analog power return
        AREF   0.6V buffered output
        CMEXT  Unbuffered 0.6V, input to the AREF buffer, capacitor needs to be
               connected.
        IFB+   Input, Operational amplifier positive input for shunt resistor current
               sensing
        IFB-   Input, Operational amplifier negative input for shunt resistor current
               sensing
        IFBO   Output, Operational amplifier output for shunt resistor current sensing
        AIN0   Input, Analog input channel 0 (0 1.2V), typically configured for DC bus
               voltage input
        AIN1   Input, Analog input channel 1 (0 1.2V), needs to be pulled down to
               AVSS if unused
        AIN2   Input, Analog input channel 2 (0 1.2V), needs to be pulled down to
               AVSS if unused
        AIN3   Input, Analog input channel 3 (0 1.2V), needs to be pulled down to
               AVSS if unused
        AIN4   Input, Analog input channel 4 (0 1.2V), needs to be pulled down to
               AVSS if unused
www.irf.com
                                                                                                          2007 International Rectifier
                                                             11
AIN5                                                           IRMCK341
AIN6
             Input, Analog input channel 5 (0 1.2V), needs to be pulled down to
             AVSS if unused
             Input, Analog input channel 6 (0 1.2V), needs to be pulled down to
             AVSS if unused

4.4 Power Interface Group

VDD1         Digital power for I/O (3.3V)
VDD2         Digital power for core logic (1.8V)
VSS          Digital common
PLLVDD       PLL power (1.8V)
PLLVSS       PLL ground return

4.5 Test Interface Group

TSTMOD       Must be tied to VSS, used only for factory testing.
P5.1/TSM     Input/output port 5.1, configured as JTAG port by default
P5.2/TDO     Input/output port 5.2, configured as JTAG port by default
P5.3/TDI     Input/output port 5.3, configured as JTAG port by default
TCK          Input, JTAG test clock

www.irf.com                                                             2007 International Rectifier
                           12
                                                                    IRMCK341

5 Application Connections

Typical application connection is shown in Figure 5. All components necessary to implement a
complete sensorless drive control algorithm are shown connected to IRMCK341.

             Figure 5. Application Connection of IRMCK341

www.irf.com                                              2007 International Rectifier
             13
                                                                                                         IRMCK341

6 DC Characteristics

6.1 Absolute Maximum Ratings

Symbol       Parameter                                  Min      Typ                       Max           Condition

VDD1         Supply Voltage                             -0.3 V                     -       3.6 V Respect to VSS
VDD2         Supply Voltage                             -0.3 V
VPP          OTP Programming                            -0.3V                      -       1.98 V Respect to VSS
             Voltage
                                                                                   -       7.0V Respect to VSS

VIA          Analog Input Voltage -0.3 V                                           -       1.98 V Respect to AVSS

VID          Digital Input Voltage                      -0.3 V                     -       3.65 V Respect to VSS

TA           Ambient Temperature -40 C                                            -       85 C

TS           Storage Temperature -65 C                                            -       150 C

                                 Table 1. Absolute Maximum Ratings

Caution: Stresses beyond those listed in "Absolute Maximum Ratings" may cause permanent

damage to the device. These are stress ratings only and function of the device at these or any

other conditions beyond those indicated in the operational sections of the specifications are not

implied.

6.2 System Clock Frequency and Power Consumption

Symbol        Parameter                                 Min      Typ Max                                 Unit
SYSCLK       System Clock                                                                                MHz
8051CLK                                                 32       -                    128                MHz
              8051 Clock
                             Table 2.                   -        -                         32

                                                        System Clock Frequency

                                                                Power Consumption
                         180

                         160

                         140

                         120

             Power (mW)  100

                         80      1.8V

                                       3.3V
                         60

                                       Total Power

                         40

                         20

                         0

                              0  20                 40       60  80                   100      120  140

                         Figure 6. Clock FreMqCuEeFnrecquyenvcsy (.MPHzo) wer Consumption

www.irf.com                                                                                                   2007 International Rectifier
                                                                 14
                                                                         IRMCK341

6.3 Digital I/O DC Characteristics

  Symbol            Parameter             Min     Typ      Max                Condition
VDD1                                     3.0 V   3.3 V    3.6 V          Recommended
VDD2         Supply Voltage              1.62 V  1.8 V    1.98 V         Recommended
VPP          Supply Voltage               6.5V   6.75V     7.0V          Recommended
             OTP Programming
VIL          voltage                     -0.3 V       -     0.8 V        Recommended
VIH          Input Low Voltage            2.0 V             3.6 V        Recommended
CIN          Input High Voltage                   3.6 pF
IL           Input capacitance               -   10 nA        -         (1)
IOL1(2)      Input leakage current               13.2 mA   1 A
             Low level output            8.9 mA           15.2 mA        VO = 3.3 V or 0 V
IOH1(2)      current                                                     VOL = 0.4 V
             High level output           12.4 mA 24.8 mA 38 mA
IOL2(3)      current                                                     (1)
             Low level output            17.9 mA 26.3 mA 33.4 mA
IOH2(3)      current                                                     VOH = 2.4 V
             High level output           24.6 mA 49.5 mA 81 mA
             current                                                     (1)

                               Table 3.                                  VOL = 0.4 V

                                                                         (1)

                                                                         VOH = 2.4 V

                                                                         (1)

                                         Digital I/O DC Characteristics

Note:
    (1) Data guaranteed by design.
    (2) Applied to SCL/SO-SI, SDA/CS0 pins.
    (3) Applied to P1.0/T2, P1.1/RXD, P1.2/TXD, P1.3/SYNC/SCK, P1.4/CAP, P1.5, P1.6, P1.7,
         P2.0/NMI, P2.1, P2.2, P2.3, P2.4, P2.5, P2.6/AOPWM0, P2.7/AOPWM1, P3.0/INT2/CS1,
         P3.1/AOPWM2, P3.2/INT0, P3.3/INT1, P3.5/T1, P3.6/RXD1, P3.7/TXD1, P5.1/TMS,
         P5.2/TDO, P5.3/TDI, GATEKILL, PWMUL, PWMUH, PWMVL, PWMVH, PWMWL, and
         PWMWH pins.

www.irf.com                                                                                  2007 International Rectifier
                                                 15
                                                                             IRMCK341

6.4 PLL and Oscillator DC characteristics

  Symbol           Parameter        Min          Typ           Max               Condition
VPLLVDD                                                                      Recommended
VIL OSC      Supply Voltage         1.62 V       1.8 V         1.92 V        VPLLVDD = 1.8 V

VIH OSC      Oscillator Input Low   VPLLVSS              -     0.2*          (1)

             Voltage                                        VPLLVDD          VPLLVDD = 1.8 V

             Oscillator Input High  0.8*                    VPLLVDD          (1)

             Voltage                VPLLVDD

                              Table 4. PLL DC Characteristics

Note:
    (1) Data guaranteed by design.

6.5 Analog I/O DC Characteristics

- OP amp for current sensing (IFB+, IFB-, IFBO)

CAREF = 1nF, CMEXT= 100nF. Unless specified, Ta = 25C.

Symbol             Parameter        Min          Typ         Max                 Condition
                                                            1.89 V           Recommended
VAVDD        Supply Voltage         1.71 V       1.8 V      26 mV            VAVDD = 1.8 V
VOFFSET      Input Offset Voltage                   -       1.2 V            Recommended
VI           Input Voltage Range       -                    1.2 V            VAVDD = 1.8 V
VOUTSW       OP amp output                          -
             operating range          0V                       -             (1)
                                                            20 k
                                    50 mV                                    Requested
                                                                             between IFBO
                                         (1)                                 and IFB-

CIN          Input capacitance        -          3.6 pF                      (1)
RFDBK        OP amp feedback        5 k             -
             resistor                                                        (1)

OP GAINCL Operating Close loop      80 db        -             -             VOUT = 0.6 V

             Gain                                                            (1)

CMRR         Common Mode            -            80 db         -             VOUT = 0.6 V

             Rejection Ratio                                                 (1)

ISRC         Op amp output          -            1 mA          -

             source current

ISNK         Op amp output sink     -            100 A         -

             current

                                     Table 5. Analog I/O DC Characteristics
Note: (1) Data guaranteed by design.

www.irf.com                                                                                  2007 International Rectifier
                                                 16
                                                                    IRMCK341

6.6 Under Voltage Lockout DC characteristics

Unless specified, Ta = 25C, AVDD (1.8V)

Symbol              Parameter           Min     Typ      Max            Condition
                                                                    VDD1 = 3.3 V
UVCC+        UVcc positive going        1.53 V  1.66 V   1.71 V
             Threshold1)                                            VDD1 = 3.3 V

UVCC-        UVcc negative going        1.52 V  1.62 V   1.71 V
             Threshold

UVCCH        UVcc Hysteresys              -     40 mV            -

                               Table 6. UVcc DC Characteristics

Note: (1) Data guaranteed by design.

6.7 AREF Characteristics

CAREF = 1nF, CMEXT= 100nF. Unless specified, Ta = 25C.

Symbol              Parameter           Min     Typ      Max            Condition
                                                                    VAVDD = 1.8 V
VAREF        AREFOutput Voltage         495 mV  600 mV   700 mV
Vo           Load regulation (VDC-0.6)      -    1 mV        -      (1)
PSRR         Power Supply Rejection         -    75 db       -
                                                                    (1)

             Ratio

                               Table 7. AREF DC Characteristics

Note:
    (1) Data guaranteed by design.

www.irf.com                                                                                  2007 International Rectifier
                                                17
                                                                        IRMCK341

7 AC Characteristics

7.1 PLL AC Characteristics

  Symbol     Parameter                Min               Typ  Max             Condition
FCLKIN
             Crystal input            3.2 MHz  4 MHz 60 MHz             (1)
FPLL
             frequency                                                  (see figure below)
FLWPW
             Internal clock           32 MHz   50 MHz 128 MHz           (1)
JS
D            frequency                                                  (1)
TLOCK
             Sleep mode output FCLKIN 256             -            -  (1)
                                                                        (1)
             frequency                                                  (1)

             Short time jitter        -        200 psec              -

             Duty cycle               -        50 %                  -

             PLL lock time            -                 -    500 sec

                                Table 8. PLL AC Characteristics

Note:
    (1) Data guaranteed by design.

                             R2=10      R1=1M
                                      Xtal

                             C1=30PF

                                               C2=30PF

                                Figure 7 Crystal oscillator circuit

www.irf.com                                                                                 2007 International Rectifier
                                               18
                                                                                  IRMCK341

7.2 Analog to Digital Converter AC Characteristics

Unless specified, Ta = 25C.

Symbol       Parameter                    Min         Typ       Max               Condition

TCONV        Conversion time              -           -         2.05 sec       (1)

THOLD        Sample/Hold                  -           -         10 sec       Voltage droop
                                                                             15 LSB
             maximum hold time                                               (see figure below)

                                  Table 9. A/D Converter AC Characteristics
Note:

    (1) Data guaranteed by design.

             Input Voltage
                     Voltage droop

                                                           S/H Voltage

                                 tSAMPLE

                                               THOLD

             Figure 8 Voltage droop of sample and hold

7.3 Op amp AC Characteristics

- OP amp for current sensing (IFB+, IFB-, IFBO)

Unless specified, Ta = 25C.

Symbol       Parameter                    Min         Typ       Max               Condition

OPSR         OP amp slew rate             -           10 V/sec          -    VAVDD = 1.8 V, CL

OPIMP        OP input impedance                                              = 33 pF (1)
TSET         Settling time
                                          -           108               -    (1)

                                          -           400 ns            -    VAVDD = 1.8 V, CL

                                                                             = 33 pF (1)

             Table 10. Current Sensing OP Amp AC Characteristics

Note:
    (1) Data guaranteed by design.

www.irf.com                                                                                        2007 International Rectifier
                                                      19
                                                                           IRMCK341

7.4 SYNC to SVPWM and A/D Conversion AC Timing

       SYNC                       twSYNC
      IU,IV,IW                        tdSYNC1
                                      tdSYNC2
        AINx
PWMUx,PWMVx,PWMWx             tdSYNC3

                   Figure 9 SYNC to SVPWM and A/D Conversion AC Timing

Unless specified, Ta = 25C.

Symbol             Parameter                   Min  Typ  Max                  Unit
                                                                           SYSCLK
twSYNC       SYNC pulse width                  -    32                  -  SYSCLK
tdSYNC1      SYNC to current
             feedback conversion               -    -    100               SYSCLK
             time
                                                                                  (1)
tdSYNC2      SYNC to AIN0-6                    -    -    200
             analog input                                                  SYSCLK
             conversion time

tdSYNC3      SYNC to PWM output                -    -                   2
             delay time

                              Table 11.        SYNC AC Characteristics

Note:
    (1) AIN1 through AIN6 channels are converted once every 6 SYNC events

www.irf.com                                                                                     2007 International Rectifier
                                                    20
                                                                  IRMCK341

7.5 GATEKILL to SVPWM AC Timing

                        Figure 10 GATEKILL to SVPWM AC Timing

Unless specified, Ta = 25C.

Symbol       Parameter                Min     Typ            Max     Unit
                                                                  SYSCLK
twGK         GATEKILL pulse width     32        -            -    SYSCLK

tdGK         GATEKILL to PWM            -       -            100

             output delay

                        Table 12. GATEKILL to SVPWM AC Timing

7.6 Interrupt AC Timing

                              Figure 11 Interrupt AC Timing

Unless specified, Ta = 25C.

Symbol       Parameter             Min     Typ     Max            Unit
                                                                  SYSCLK
twINT        INT0, INT1 Interrupt 4        -       -
                                                                  SYSCLK
             Assertion Time

tdINT        INT0, INT1 latency    -       -       4

                              Table 13. Interrupt AC Timing

www.irf.com                                                                            2007 International Rectifier
                                           21
                                                                                                              IRMCK341

7.7 I2C AC Timing

                                            TI2CLK                      TI2CLK

SCL                           tI2WSETUP             tI2WHOLD            tI2RSETUP          tI2EN1
              tI2ST1                                                             tI2RHOLD             tI2EN2
              tI2ST2

SDA

                                            Figure 12 I2C AC Timing

Unless specified, Ta = 25C.

  Symbol                     Parameter              Min                         Typ        Max                   Unit
                                                                                           8192
TI2CLK                I2C clock period                        10                -                             SYSCLK
tI2ST1                I2C SDA start time                                                     -                  TI2CLK
tI2ST2                I2C SCL start time            0.25                        -            -                  TI2CLK
tI2WSETUP             I2C write setup time                                                   -                  TI2CLK
tI2WHOLD              I2C write hold time           0.25                        -            -                  TI2CLK
tI2RSETUP             I2C read setup time                                                    -
tI2RHOLD              I2C read hold time            0.25                        -            -                SYSCLK
                                                                                                              SYSCLK
                                                    0.25                        -

                                                    I2C filter time(1)          -

                                                              1                 -

                                            Table 14. I2C AC Timing

Note:
    (1) I2C read setup time is determined by the programmable filter time applied to I2C

         communication.

www.irf.com                                                                                                    2007 International Rectifier
                                                                  22
                                                              IRMCK341

7.8 SPI AC Timing

7.8.1 SPI Write AC timing

                              Figure 13 SPI Write AC Timing

Unless specified, Ta = 25C.

Symbol       Parameter                   Min Typ Max             Unit
                                                              SYSCLK
TSPICLK      SPI clock period            4  -    -
tSPICLKHT    SPI clock high time                               TSPICLK
tSPICLKLT    SPI clock low time          -  1/2  -             TSPICLK
tCSDELAY     CS to data delay time                              nsec
tWRDELAY     CLK falling edge to data    -  1/2  -              nsec
             delay time
                                         -  -    10            TSPICLK

                                         -  -    10            TSPICLK

tCSHIGH      CS high time between two    1  -    -
             consecutive byte transfer

tCSHOLD      CS hold time                -  1    -

                              Table 15.  SPI Write AC Timing

www.irf.com                                                                              2007 International Rectifier
                                            23
                                                             IRMCK341

7.8.2 SPI Read AC Timing

                              Figure 14 SPI Read AC Timing

Unless specified, Ta = 25C.

Symbol       Parameter                   Min Typ Max            Unit
                                                             SYSCLK
TSPICLK      SPI clock period            4   -    -
tSPICLKHT    SPI clock high time                              TSPICLK
tSPICLKLT    SPI clock low time          -   1/2  -           TSPICLK
tCSRD        CS to data delay time                             nsec
tRDSU        SPI read data setup time    -   1/2  -            nsec
tRDHOLD      SPI read data hold time                           nsec
tCSHIGH      CS high time between two    -   -    10          TSPICLK
             consecutive byte transfer
                                         10  -    -           TSPICLK

                                         10  -    -

                                         1   -    -

tCSHOLD      CS hold time                -   1    -

                              Table 16.  SPI Read AC Timing

www.irf.com                                                                               2007 International Rectifier
                                             24
                                                                                              IRMCK341

7.9 UART AC Timing

                                                   TBAUD

TXD

             Start Bit                                    Data and Parity Bit  Stop Bit

RXD

                                                          TUARTFIL

                                                          Figure 15 UART AC Timing

Unless specified, Ta = 25C.

Symbol       Parameter                                              Min        Typ       Max   Unit
                                                                                           -  bit/sec
TBAUD        Baud Rate Period                                       -          57600       -  TBAUD
                                                                                1/16
TUARTFIL     UART sampling filter                                   -

             period (1)

                                                          Table 17. UART AC Timing

Note:
    (1) Each bit including start and stop bit is sampled three times at center of a bit at an interval
         of 1/16 TBAUD. If three sampled values do not agree, then UART noise error is generated.

www.irf.com                                                                                                                2007 International Rectifier
                                                                               25
                                                                IRMCK341

7.10 CAPTURE Input AC Timing

                   Figure 16 CAPTURE Input AC Timing

Unless specified, Ta = 25C.

Symbol             Parameter            Min  Typ           Max     Unit
                                                                SYSCLK
TCAPCLK      CAPTURE input period       8    -             -    SYSCLK
                                                                SYSCLK
tCAPHIGH     CAPTURE input high         4    -             -    SYSCLK

             time                                               SYSCLK

tCAPLOW      CAPTURE input low          4    -             -    SYSCLK

             time

tCRDELAY     CAPTURE falling edge       -    -             4

             to capture register latch

             time

tCLDELAY     CAPTURE rising edge        -    -             4

             to capture register latch

             time

tINTDELAY    CAPTURE input              -    -             4

             interrupt latency time

                              Table 18. CAPTURE AC Timing

www.irf.com                                                                               2007 International Rectifier
                                             26
7.11 JTAG AC Timing                                                          IRMCK341

                     TJCLK                                                   Unit
                                                                             MHz
             tJHIGH         tJLOW                                            nsec
                                                                             nsec
TCK                                                                          nsec
                                                                             nsec
                            tCO                                              nsec

  TDO                              tJSETUP
TDI/TMS                              tJHOLD

                                             Figure 17 JTAG AC Timing

Unless specified, Ta = 25C.

Symbol                             Parameter            Min  Typ        Max
                                                                         50
TJCLK        TCK Period                                 -    -            -
tJHIGH       TCK High Period                                              -
tJLOW        TCK Low Period                             10   -            5
tCO          TCK to TDO propagation
             delay time                                 10   -            -
                                                                          -
                                                        0    -

tJSETUP      TDI/TMS setup time                         4    -
tJHOLD       TDI/TMS hold time
                                                        0    -

                                             Table 19.  JTAG AC Timing

www.irf.com                                                                                          2007 International Rectifier
                                                        27
7.12 OTP Programming Timing

                              Figure 18 OTP Programming Timing

Unless specified, Ta = 25C.

Symbol   Parameter                       Min  Typ Max               Unit
                                                                    nsec
TVPS     VPP Setup Time                  10   -                  -  nsec
TVPH     VPP Hold Time
                                         15   -                  -

                              Table 20.  OTP Programming Timing

Rev 1.0
                                                                        IRMCK341

8 I/O Structure

The following figure shows the motor PWM and digital I/O structure except the motor PWM output

                  Internal digital circuit   VDD1
                      Low true logic         (3.3V)

                                                             70k
                                            6.0V

             PIN       100

                                            6.0V

                                                               VSS

             Figure 19 All digital I/O except motor PWM output

The following figure shows RESET and GATEKILL I/O structure.

                         RESET                     VDD1
                       GATEKILL                    (3.3V)

                            I/O                                    70k
                                                  6.0V

                  PIN                       100

                                                  6.0V

                                                                  VSS

                       Figure 20 RESET, GATEKILL I/O

www.irf.com                                                                                    2007 International Rectifier
                                                  29
                                                                                                                                              IRMCK341

The following figure shows the analog input structure.

                                                                                                                        AVDD

                  Analog input

             PIN                        100   6.0V
                                                              Analog Circuit

                                              6.0V

                                                                                                                            AVSS

                                                 Figure 21 Analog input

The following figure shows all analog operational amplifier output pins and AREF pin I/O structure.

                                        1.8V

                         Analog output        6.0V
             PIN                                              Analog Circuit

                                              6.0V

                                                                                                                                   AVSS

              Figure 22 Analog operational amplifier output and AREF I/O structure

The following figure shows the VPP pin I/O structure

                                                                                            VPP input

             PIN                        100

                                                                                                                              Analog Circuit

                                              8.0V

                                                            VSS

             Figure 23 VPP programming pin

www.irf.com                                                                               2007 International Rectifier
                                              30
                                                                                                                                                    IRMCK341

The following figure shows the VSS, AVSS and PLLVSS pin structure

                               Figure 24 VSS, AVSS and PLLVSS pin structure
The following figure shows the VDD1, VDD2, AVDD and PLLVDD pin structure

                         Figure 25 VDD1, VDD2, AVDD and PLLVDD pin structure
The following figure shows the XTAL0 and XTAL1 pins structure

                                                                                                                                              VDD1

                                                                                                                                            6.0V
                                                                                       PIN

                                                                                                                                             6.0V

                                                                                                                                               VSS

                                     Figure 26 XTAL0/XTAL1 pins structure

www.irf.com                                              2007 International Rectifier
             31
                                              IRMCK341

9 Pin List

Pin          Pin Name      Internal    Pin    Description
Number                     Pull-up     Type
             XTAL0         /Pull-down         Crystal input
     1       XTAL1                        I   Crystal output
     2       P1.0/T2                     O    Discrete programmable I/O or Timer/Counter 2
     3                                  I/O   input
             P1.1/RXD                         Discrete programmable I/O or UART receive input
     4       P1.2/TXD                    I/O  Discrete programmable I/O or UART transmit
     5                                  I/O   output
             P1.3/SYNC/SC                     Discrete programmable I/O or SYNC output or
     6       K                           I/O  SPI clock output
             P1.4/CAP                         Discrete programmable I/O or Capture timer input
     7       P1.5                        I/O  Discrete programmable I/O
     8       P1.6                       I/O   Discrete programmable I/O
     9       P1.7                       I/O   Discrete programmable I/O
     10      VDD2                       I/O   1.8V digital power
     11      VSS                          P   Digital common
     12      VDD1                         P   3.3V digital power
     13      P2.0/NMI                     P   Discrete programmable I/O or Non-maskable
     14                                  I/O  Interrupt input
             P2.1                             Discrete programmable I/O
     15      P2.2                       I/O   Discrete programmable I/O
     16      P2.3                       I/O   Discrete programmable I/O
     17      P2.4                       I/O   Discrete programmable I/O
     18      P2.5                       I/O   Discrete programmable I/O
     19      P2.6/AOPWM0                I/O   Discrete programmable I/O or PWM 0 digital
     20                                  I/O  output
             P2.7/AOPWM1                      Discrete programmable I/O or PWM 1 digital
     21                                  I/O  output
             VDD2                             1.8V digital power
     22      VSS                          P   Digital common
     23      AIN0                         P   Analog input channel 0, 0-1.2V range, needs to
     24                                   I   be pulled down to AVSS if unused
             AVDD                             1.8V analog power
     25      AVSS                         P   Analog common
     26      AIN1                         P   Analog input channel 1, 0-1.2V range, needs to
     27                                   I   be pulled down to AVSS if unused
             CMEXT                            Unbuffered 0.6V output. Capacitor needs to be
     28                                  O    connected.
             AREF                             Analog reference voltage output (0.6V)
     29      IFB-                        O    Single shunt current sensing OP amp input (-)
     30      IFB+                         I   Single shunt current sensing OP amp input (+)
     31      IFBO                         I   Single shunt current sensing OP amp output
     32                                  O

www.irf.com                                                                               2007 International Rectifier
                                              32
                                               IRMCK341

Pin          Pin Name       Internal    Pin    Description
Number                      Pull-up     Type
             AIN2           /Pull-down         Analog input channel 2, 0-1.2V range, needs to
     33                                    I   be pulled down to AVSS if unused
             AIN3            70 k Pull         Analog input channel 3, 0-1.2V range, needs to
     34                           up       I   be pulled down to AVSS if unused
             AIN4                              Analog input channel 4, 0-1.2V range, needs to
     35                      70 k Pull     I   be pulled down to AVSS if unused
             AIN5                 up           Analog input channel 5, 0-1.2V range, needs to
     36                                    I   be pulled down to AVSS if unused
             AIN6            70 k Pull         Analog input channel 6, 0-1.2V range, needs to
     37                           up       I   be pulled down to AVSS if unused
             VDD2                              1.8V digital power
     38      VSS             70 k Pull     P   Digital common
     39      VDD1                 up       P   3.3V digital power
     40      GATEKILL                      P   PWM shutdown input, 2-sec digital filter,
     41                      70 k Pull     I   configurable either high or low true.
             PWMWL                up           PWM gate drive for phase W low side,
     42                                   O    configurable either high or low true
             PWMWH           70 k Pull         PWM gate drive for phase W high side,
     43                           up      O    configurable either high or low true
             PWMVL                             PWM gate drive for phase V low side,
     44                                   O    configurable either high or low true
             PWMVH                             PWM gate drive for phase V high side,
     45                                   O    configurable either high or low true
             PWMUL                             PWM gate drive for phase U low side,
     46                                   O    configurable either high or low true
             PWMUH                             PWM gate drive for phase U high side,
     47                                   O    configurable either high or low true
             P3.0/INT2/CS1                     Discrete programmable I/O or external interrupt 2
     48                                   I/O  input or SPI Chip Select 1
             P3.1/AOPWM2                       Discrete programmable I/O or PWM 2 digital
     49                                   I/O  output
             P3.2/INT0                         Discrete programmable I/O or Interrupt 0 input
     50      P3.3/INT1                    I/O  Discrete programmable I/O or Interrupt 1 input
     51      P3.5/T1                      I/O  Discrete programmable I/O or Timer/Counter 1
     52      VSS                         I/O   Digital common
     53      VDD1                          P   3.3V digital power
     54      SCL/SO-                       P   I2C clock output (open drain, need pull up) or SPI
     55      SI/VPP                       I/O  data or OTP power supply for programming
             SDA/CS0                           I2C data (open drain, need pull up) or SPI Chip
     56                                   I/O  Select 0
             P5.1/TMS                          JTAG test mode select
     57      P5.2/TDO                     I/O  JTAG test data output
     58      P5.3/TDI                     I/O  JTAG test data input
     59      TCK                          I/O  JTAG test clock
     60
                                           I

www.irf.com                                                                                 2007 International Rectifier
                                               33
                                          IRMCK341

Pin                  Internal    Pin
Number Pin Name
                     Pull-up     Type     Description

                     /Pull-down           Test mode. Must be tied to VSS. Factory use only

61           TSTMOD  58 k pull   I        Reset, low true, Schmitt trigger input
                                          1.8V PLL power
                     down                 PLL ground
                                          Pin List
62           RESET               I/O

63           PLLVDD              P

64           PLLVSS              P

                               Table 21.

www.irf.com                                                                            2007 International Rectifier
                                          34
                       IRMCK341

10 Package Dimensions

This document is the property of International Rectifier and may not be copied or distributed without expressed consent.
                                                                   IRMCK341

11 Part Marking Information

12 Order Information

Lead-Free Part in 64-lead QFP
Moisture Sensitivity Rating MSL3

Part number  Order quantities
IRMCK341TR   1500 parts on tape and reel in dry pack
IRMCK341TY   1600 parts on trays (160 parts per tray) in dry pack

                                                                                                        The LQFP-64 is MSL3 qualified
                                                  This product has been designed and qualified for the industrial level
                                          Qualification standards can be found at www.irf.com
             IR WORLD HEADQUARTERS: 233 Kansas St., El Segundo, California 90245, Tel: (310) 252-7105

                                                                          Data and specifications subject to change without notice. 12/25/2007

www.irf.com

This document is the property of International Rectifier and may not be copied or distributed without expressed consent.  36
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved