电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

IRMCK311

器件型号:IRMCK311
厂商名称:International Rectifier ( Infineon )
厂商官网:http://www.irf.com/
下载文档

器件描述

Dual Channel Sensorless Motor Control IC

IRMCK311器件文档内容

                                                                                                Data Sheet No. PD60338

                                                                                IRMCK311

         Dual Channel Sensorless Motor Control IC for
                                Appliances

Features                                                 Product Summary

MCETM (Motion Control Engine) - Hardware based          Maximum crystal frequency            60 MHz

      computation engine for high efficiency sinusoidal  Maximum internal clock (SYSCLK) frequency 128 MHz

      sensorless control of permanent magnet AC motor    Maximum 8051 clock frequency         33 MHz

Integrated Power Factor Correction control              Sensorless control computation time   11 sec typ
Supports both interior and surface permanent            MCETM computation data range         16 bit signed

      magnet motors                                      8051 OTP Program memory              56K bytes

Built-in hardware peripheral for single shunt           MCE program and Data RAM             8K bytes

      current feedback reconstruction                    GateKill latency (digital filtered)  2 sec

No external current or voltage sensing operational      PWM carrier frequency counter        16 bits/ SYSCLK

      amplifier required                                 A/D input channels                   6

Dual channel three/two-phase Space Vector PWM           A/D converter resolution             12 bits
Three-channel analog output (PWM)
Embedded 8-bit high speed microcontroller (8051)        A/D converter conversion speed       2 sec

      for flexible I/O and man-machine control           8051 instruction execution speed     2 SYSCLK

JTAG programming port for emulation/debugger            Analog output (PWM) resolution       8 bits
Two serial communication interface (UART)
I2C/SPI serial interface                                UART baud rate (typ)                 57.6K bps
Watchdog timer with independent analog clock
Three general purpose timers/counters                   Number of I/O (max)                  14
Two special timers: periodic timer, capture timer
Internal `One-Time Programmable' (OTP) memory           Package (lead-free)                  QFP64

      and internal RAM for final production usage        Operating temperature                -40C ~ 85C

Pin compatible with IRMCF311 RAM version
1.8V/3.3V CMOS

Description

IRMCK311 is a high performance OTP based motion control IC designed primarily for appliance applications. IRMCK311 is
designed to achieve low cost and high performance control solutions for advanced inverterized appliance motor control.
IRMCK311 contains two computation engines. One is Motion Control Engine (MCETM) for sensorless control of permanent
magnet motors; the other is an 8-bit high-speed microcontroller (8051). Both computation engines are integrated into one
monolithic chip. The MCETM contains a collection of control elements such as Proportional plus Integral, Vector rotator, Angle
estimator, Multiply/Divide, Low loss SVPWM, Single Shunt IFB. The user can program a motion control algorithm by
connecting these control elements using a graphic compiler. Key components of the sensorless control algorithms, such as
the Angle Estimator, are provided as complete pre-defined control blocks implemented in hardware. A unique analog/digital
circuit and algorithm to fully support single shunt current reconstruction is also provided. The 8051 microcontroller performs 2-
cycle instruction execution (16MIPS at 33MHz). The MCE and 8051 microcontroller are connected via dual port RAM to
process signal monitoring and command input. An advanced graphic compiler for the MCETM is seamlessly integrated into the
MATLAB/Simulink environment, while third party JTAG based emulator tools are supported for 8051 developments.
IRMCK311 comes with a small QFP64 pin lead-free package.

Rev 1.0
                                                                    IRMCK311

                           TABLE OF CONTENTS

1 Overview...................................................................................................................................... 5
2 IRMCK311 Block Diagram and Main Functions........................................................................ 6
3 Pinout........................................................................................................................................... 8
4 Input/Output of IRMCK311 ........................................................................................................ 9

  4.1 8051 Peripheral Interface Group......................................................................................... 10
  4.2 Motion Peripheral Interface Group ..................................................................................... 10
  4.3 Analog Interface Group ...................................................................................................... 11
  4.4 Power Interface Group ........................................................................................................ 11
  4.5 Test Interface....................................................................................................................... 12
5 Application Connections ........................................................................................................... 13
6 DC Characteristics ..................................................................................................................... 14
  6.1 Absolute Maximum Ratings ............................................................................................... 14
  6.2 System Clock Frequency and Power Consumption............................................................ 14
  6.3 Digital I/O DC Characteristics............................................................................................ 15
  6.4 PLL and Oscillator DC Characteristics............................................................................... 15
  6.5 Analog I/O DC Characteristics ........................................................................................... 16
  6.6 Under Voltage Lockout DC Characteristics ....................................................................... 17
  6.7 AREF Characteristics.......................................................................................................... 17
7 AC Characteristics ..................................................................................................................... 18
  7.1 PLL AC Characteristics ...................................................................................................... 18
  7.2 Analog to Digital Converter AC Characteristics ................................................................ 19
  7.3 Op Amp AC Characteristics ............................................................................................... 19
  7.4 SYNC to SVPWM and A/D Conversion AC Timing......................................................... 20
  7.5 GATEKILL to SVPWM AC Timing.................................................................................. 21
  7.6 Interrupt AC Timing ........................................................................................................... 21
  7.7 I2C AC Timing .................................................................................................................... 22
  7.8 SPI AC Timing.................................................................................................................... 23

     7.8.1 SPI Write AC timing .................................................................................................... 23
     7.8.2 SPI Read AC Timing.................................................................................................... 24
  7.9 UART AC Timing .............................................................................................................. 25
  7.10 CAPTURE Input AC Timing .......................................................................................... 26
  7.11 JTAG AC Timing ............................................................................................................ 27
  7.12 OTP Programming Timing .............................................................................................. 28
8 I/O Structure .............................................................................................................................. 29
9 Pin List....................................................................................................................................... 32
10 Package Dimensions............................................................................................................... 35
11 Part Marking Information....................................................................................................... 36
12 Ordering Information ............................................................................................................. 36

www.irf.com  2   2007 International Rectifier
                                                                    IRMCK311

                             TABLE OF FIGURES

Figure 1. Typical Application Block Diagram Using IRMCK311 .......................................5
Figure 2. IRMCK311 Internal Block Diagram ...................................................................6
Figure 3. IRMCK311 Pin Configuration ............................................................................8
Figure 4. Input/Output of IRMCK311................................................................................9
Figure 5. Application Connection of IRMCK311 .............................................................13
Figure 6. Clock Frequency vs. Power Consumption ......................................................14
Figure 7 Crystal oscillator circuit ....................................................................................18
Figure 8 Voltage droop of sample and hold ...................................................................19
Figure 9 SYNC to SVPWM and A/D conversion AC Timing...........................................20
Figure 10 GATEKILL to SVPWM AC Timing ....................................................................21
Figure 11 Interrupt AC Timing ........................................................................................21
Figure 12 I2C AC Timing ................................................................................................22
Figure 13 SPI AC Timing ...............................................................................................23
Figure 14 SPI Read AC Timing ......................................................................................24
Figure 15 UART AC Timing............................................................................................25
Figure 16 CAPTURE Input AC Timing ...........................................................................26
Figure 17 JTAG AC Timing ............................................................................................27
Figure 18 OTP Programming Timing .............................................................................28
Figure 19 All digital I/O except motor PWM output ...........................................................29
Figure 20 RESET, GATEKILL I/O.....................................................................................29
Figure 21 Analog input......................................................................................................30
Figure 22 Analog operational amplifier output and AREF I/O structure..........................30
Figure 23 VPP programming pin I/O structure .............................................................30
Figure 24 VSS and AVSS pin structure ............................................................................31
Figure 25 VDD1 and VDDCAP pin structure ....................................................................31
Figure 26 XTAL0/XTAL1 pins structure..........................................................................31

www.irf.com  3   2007 International Rectifier
                                                                    IRMCK311

                             TABLE OF TABLES

Table 1. Absolute Maximum Ratings............................................................................................ 14
Table 2. System Clock Frequency................................................................................................. 14
Table 3. Digital I/O DC Characteristics ........................................................................................ 15
Table 4. PLL DC Characteristics .................................................................................................. 15
Table 5. Analog I/O DC Characteristics ....................................................................................... 16
Table 6. UVcc DC Characteristics ................................................................................................ 17
Table 7. AREF DC Characteristics ............................................................................................... 17
Table 8. PLL AC Characteristics .................................................................................................. 18
Table 9. A/D Converter AC Characteristics.................................................................................. 19
Table 10. Current Sensing OP Amp AC Characteristics............................................................... 19
Table 11. SYNC AC Characteristics............................................................................................. 20
Table 12. GATEKILL to SVPWM AC Timing ............................................................................ 21
Table 13. Interrupt AC Timing...................................................................................................... 21
Table 14. I2C AC Timing .............................................................................................................. 22
Table 15. SPI Write AC Timing.................................................................................................... 23
Table 16. SPI Read AC Timing..................................................................................................... 24
Table 17. UART AC Timing......................................................................................................... 25
Table 18. CAPTURE AC Timing ................................................................................................. 26
Table 19. JTAG AC Timing.......................................................................................................... 27
Table 20. OTP Programming Timing............................................................................................ 28
Table 21. Pin List .......................................................................................................................... 32

www.irf.com  4   2007 International Rectifier
                                                                    IRMCK311

1 Overview

IRMCK311 is a new International Rectifier integrated circuit device primarily designed as a one-
chip solution for complete inverter controlled appliance dual motor control applications. Unlike a
traditional microcontroller or DSP, the IRMCK311 provides a built-in closed loop sensorless
control algorithm using the unique Motion Control Engine (MCETM) for permanent magnet motors.
The MCETM consists of a collection of control elements, motion peripherals, a dedicated motion
control sequencer and dual port RAM to map internal signal nodes. IRMCK311 also employs a
unique single shunt current reconstruction circuit to eliminate additional analog/digital circuitry and
enables a direct shunt resistor interface to the IC. The sensorless control is the same for both
motors with a single shunt current sensing capability. Motion control programming is achieved
using a dedicated graphical compiler integrated into the MATLAB/SimulinkTM development
environment. Sequencing, user interface, host communication, and upper layer control tasks can
be implemented in the 8051 high-speed 8-bit microcontroller. The 8051 microcontroller is
equipped with a JTAG port to facilitate emulation and debugging tools. Figure 1 shows a typical
application schematic using IRMCK311.

IRMCK311 is intended for volume production purpose and contains 64K bytes of OTP (One Time
Programming) ROM, which can be programmed through a JTAG port. For a development
purpose use, IRMCF311 contains a 48k byte of RAM in place of program OTP to facilitate an
application development work. Both IRMCF311 and IRMCK311 come in the same 64-pin QFP
package with identical pin configuration to facilitate PC board layout and transition to mass
production

             Figure 1. Typical Application Block Diagram Using IRMCK311

www.irf.com  5   2007 International Rectifier
                                                                    IRMCK311

2 IRMCK311 Block Diagram and Main Functions

IRMCK311 block diagram is shown in Figure 2.

             8bit uP Address/Data bus
                                            Motion Control Bus

                                 Figure 2. IRMCK311 Internal Block Diagram

IRMCK311 contains the following functions for sensorless AC motor control applications:

    Motion Control Engine (MCETM)
              o Proportional plus Integral block
              o Low pass filter
              o Differentiator and lag (high pass filter)
              o Ramp
              o Limit
              o Angle estimate (sensorless control)
              o Inverse Clark transformation
              o Vector rotator
              o Bit latch
              o Peak detect
              o Transition

www.irf.com  6                                                   2007 International Rectifier
                                                                 IRMCK311

         o Multiply-divide (signed and unsigned)
         o Divide (signed and unsigned)
         o Adder
         o Subtractor
         o Comparator
         o Counter
         o Accumulator
         o Switch
         o Shift
         o ATAN (arc tangent)
         o Function block (any curve fitting, nonlinear function)
         o 16-bit wide Logic operations (AND, OR, XOR, NOT, NEGATE)
         o MCETM program and data memory (6K byte). Note 1
         o MCETM control sequencer

8051 microcontroller
         o Three 16-bit timer/counters
         o 16-bit periodic timer
         o 16-bit analog watchdog timer
         o 16-bit capture timer
         o Up to 36 discrete I/Os
         o Eleven-channel 12-bit A/D
                    Five buffered channels (0 1.2V input)
                    One unbuffered channel (0 1.2V input)
         o JTAG port (4 pins)
         o Up to three channels of analog output (8-bit PWM)
         o Two UART
         o I2C/SPI port
         o 64K byte Note 1program One-Time Programmable memory
         o 2K byte data RAM. Note 2

              Note 1: Total size of OTP memory is 64K byte, however MCE program occupies
              maximum 8K byte which will be loaded into internal RAM at a powerup/boot
              process. Therefore only 56K byte OTP memory area is usable for 8051
              microcontroller.
              Note 2: Total size of RAM is 8K byte including MCE program, MCE data, and 8051
              data. Different sizes can be allocated depending on applications.

www.irf.com  7   2007 International Rectifier
                                                                                                                             IRMCK311

3 Pinout

                         PLLVSS
                              PLLVDD
                                   RESET
                                         NC
                                              TCK
                                                    P5.3/TDI
                                                         P5.2/TDO
                                                               P5.1/TMS
                                                                    SDA/CS0
                                                                          SCL/SO-SI/VPP
                                                                               VSS
                                                                                    P3.7/TXD1
                                                                                          P3.6/RXD1
                                                                                               P3.2/INT0
                                                                                                     PFCPWM
                                                                                                          P5.0/PFCGKILL

                         64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49

             XTAL0   1                                                                                                   48  P3.0/INT2/CS1
             XTAL1                                                                                                           CPWMUH
         P1.1/RXD    2                                                                                                   47  CPWMUL
         P1.2/TXD                                                                                                            CPWMVH
P1.3/SYNC/SCK        3                                                                                                   46  CPWMVL
         P1.4/CAP                                                                                                            CPWMWH
              VDD2   4                                                                                                   45  CPWMWL
                                                                                                                             CGATEKILL
                VSS  5                                                                                                   44  VDD1
              VDD1                                                                                                           VSS
      FGATEKILL      6                                                                                                   43  IPFC-
        FPWMWL                                                                                                               IPFC+
        FPWMWH       7                                                                                                   42  IPFCO
         FPWMVL                                                                                                              VACO
         FPWMVH      8                                                                                                   41  VAC-
         FPWMUL                                                                                                              VAC+
        FPWMUH       9                                                                                                   40

                     10  (Top View)                                                                                      39

                     11                                                                                                  38

                     12                                                                                                  37

                     13                                                                                                  36

                     14                                                                                                  35

                     15                                                                                                  34

                     16                                                                                                  33

                         17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32

                         P2.6/AOPWM0
                              P2.7/AOPWM1

                                   VDD2
                                         VSS
                                              IFBF-

                                                    IFBF+
                                                         IFBFO

                                                               AIN0
                                                                    AVDD
                                                                          AVSS

                                                                               AIN1
                                                                                    CMEXT

                                                                                          AREF
                                                                                               IFBC-
                                                                                                     IFBC+
                                                                                                          IFBCO

                         Figure 3. IRMCK311 Pin Configuration

www.irf.com              8                                                                                                2007 International Rectifier
                                                                    IRMCK311

4 Input/Output of IRMCK311

All I/O signals of IRMCK311 are shown in Figure 4. All I/O pins are 3.3V logic interface except
A/D interface pins.

             Figure 4. Input/Output of IRMCK311

www.irf.com  9                                    2007 International Rectifier
                                                                            IRMCK311

4.1 8051 Peripheral Interface Group

UART Interface     Input, Receive data to IRMCK311, can be configured as P1.1
    P1.1/RXD
    P1.2/TXD       Output, Transmit data from IRMCK311, can be configured as P1.2
    P3.6/RXD1      Input, 2nd channel Receive data to IRMCK311, can be configured as P3.6
    P3.7/TXD1      Output, 2nd channel Transmit data from IRMCK311, can be configured as

                   P3.7

Discrete I/O Interface

P1.3/SYNC/SCK Input/output port 1.3, can be configured as SYNC output or SPI clock

P1.4/CAP           Input/output port 1.4, can be configured as Capture Timer input

P3.0/INT2/CS1 Input/output port 3.0, can be configured as external interrupt 2 or SPI

                   chip select 1

P3.2/INT0          Input/output port 3.2, can be configured as external interrupt 0

Analog Output Interface
    P2.6/AOPWM0 Input/output, can be configured as 8-bit PWM output 0 with
                             programmable carrier frequency
    P2.7/AOPWM1 Input/output, can be configured as 8-bit PWM output 1 with
                             programmable carrier frequency

Crystal Interface  Input, connected to crystal
    XTAL0          Output, connected to crystal
    XTAL1

Reset Interface    Inout, system reset, needs to be pulled up to VDD1 but doesn't require
    RESET          external RC time constant

I2C/SPI Interface

SCL/SO-SI/VPP Output, I2C clock output, SPI SO-SI

SDA/CS0            Input/output, I2C Data line, Chip Select 0 of SPI

P3.0/INT2/CS1 Input/output port 3.0, can be configured as external interrupt 2 or SPI

                   chip select 1

P1.3/SYNC/SCK Input/output port 1.3, can be configured as SYNC output or SPI clock

4.2 Motion Peripheral Interface Group

PWM                Output, motor 1 PWM phase U high side gate signal
    CPWMUH         Output, motor 1 PWM phase U low side gate signal
    CPWMUL         Output, motor 1 PWM phase V high side gate signal
    CPWMVH         Output, motor 1 PWM phase V low side gate signal
    CPWMVL         Output, motor 1 PWM phase W high side gate signal
    CPWMWH         Output, motor 1 PWM phase W low side gate signal
    CPWMWL         Output, motor 2 PWM phase U high side gate signal
    FPWMUH         Output, motor 2 PWM phase U low side gate signal
    FPWMUL

www.irf.com                       10                                  2007 International Rectifier
                                                                      IRMCK311

FPWMVH             Output, motor 2 PWM phase V high side gate signal
FPWMVL             Output, motor 2 PWM phase V low side gate signal
FPWMWH             Output, motor 2 PWM phase W high side gate signal
FPWMWL             Output, motor 2 PWM phase W low side gate signal
PFCPWM             Output, PFC PWM

Fault              Input, upon assertion, this negates all six PWM signals for motor 1,
    CGATEKILL      programmable logic sense
    P5.0/PFCGKILL  Input, upon assertion, this negates PFCPWM signal, programmable logic
                   sense, can be configured as discrete I/O in which case CGATEKILL
    FGATEKILL      negates PFCPWM
                   Input, upon assertion, this negates all six PWM signals for motor 2,
                   programmable logic sense

4.3 Analog Interface Group

AVDD               Analog power (1.8V)
AVSS               Analog power return
AREF               Buffered 0.6V output
CMEXT              Unbuffered 0.6V, input to the AREF buffer, capacitor needs to be
                   connected.
IFBC+              Input, Operational amplifier positive input for shunt resistor current
                   sensing of motor 1
IFBC-              Input, Operational amplifier negative input for shunt resistor current
                   sensing of motor 1
IFBCO              Output, Operational amplifier output for shunt resistor current sensing of
                   motor 1
IFBF+              Input, Operational amplifier positive input for shunt resistor current
                   sensing of motor 2
IFBF-              Input, Operational amplifier negative input for shunt resistor current
                   sensing of motor 2
IFBFO              Output, Operational amplifier output for shunt resistor current sensing of
                   motor 2
IPFC+              Input, Operational amplifier positive input for PFC current sensing
IPFC-              Input, Operational amplifier negative input for PFC current sensing
IPFO               Output, Operational amplifier output for PFC current sensing
VAC+               Input, Operational amplifier positive input for PFC AC voltage sensing
VAC-               Input, Operational amplifier negative input for PFC AC voltage sensing
VACO               Output, Operational amplifier output for PFC AC voltage sensing
VDC+               Input, Operational amplifier positive input for DC bus voltage sensing
VDC-               Input, Operational amplifier negative input for DC bus voltage sensing
AIN0/VDCO          Input/Output, Analog input channel 0 or Operational amplifier output for
                   DC bus voltage sensing
AIN1               Input, Analog input channel 1 (0-1.2V), needs to be pulled down to AVSS
                   if unused

4.4 Power Interface Group

VDD1               Digital power for I/O (3.3V)

VDD2               Digital power for core logic (1.8V)

www.irf.com                 11                                        2007 International Rectifier
                                              IRMCK311

VSS            Digital common
PLLVDD         PLL power (1.8V)
PLLVSS         PLL ground return
SCL/SO-SI/VPP  OTP programming supply. Can be left open in OTP read mode (normal)

4.5 Test Interface

P5.3/TDI       Input, JTAG test data input
P5.1/TMS       Input, JTAG test mode select
TCK            Input, JTAG test clock
P5.2/TDO       Output, JTAG test data output

www.irf.com         12                         2007 International Rectifier
                                                                    IRMCK311

5 Application Connections

Typical application connection is shown in Figure 5. All components necessary to implement a
complete sensorless drive control algorithm are shown connected to IRMCK311.

System  4 MHz                   XTAL0         PLL                                                                 Low Loss  CPWMUH
Clock  Crystal                 XTAL1         Logic                                                                 Space   CPWMUL
                                                                                                                   Vector   CPWMVH
                               PLLVDD(1.8V)              System                                        Motion       PWM     CPWMVL
                                     PLLVSS               clock                                       Control               CPWMWH
                                                                                                      Modules               CPWMWL

                                                                                                                                CGATEKILL

      To indoor unit              P1.2/TXD    UART0                         Dual                                  Low Loss  FPWMUH
Microcontroller (UART)           P1.1/RXD     UART1                          Port                                   Space   FPWMUL
                                  P3.7/TXD1                               Memory                                   Vector   FPWMVH
To other Host (UART)              P3.6/RXD1     I2C                        (512B)                                   PWM      FPWMVL
                                 SDA/CS0                                                                                    FPWMWH
Other communication            SCL/SO-SI     PORT1                           &                                             FPWMWL
            (I2C)                             PORT3                         MCE
                        P1.3/SYNC/SCK                                     Memory                                               FGATEKILL
      Digital I/O             P1.4/CAP                                    (5.5KB)
        Control                                                                                         Motion    PFC         PFCPWM
                        P3.0/INT2/CS1                                     Timer                         Control   PWM           PFCGKILL
                                                                                                      Sequencer
                                                                       Watchdog                                                     0.6V
                                                                          Timer                                             IFBC+

                                                                          Local                              S/H            IFBC-                                                Compressor
                                                                          RAM                                               IFBCO                                                DC bus shunt
                                                                          (2KB)                                                            0.6V
                                                                                                                                IFBF+            0.6V                                resistor
                                                                        Program
                                                                       OTP ROM                               S/H            IFBF-                                                          FAN motor
                                                                                                                            IFBFO                                                         DC bus shunt
                               RESET          RESET                      (64KB)
                                                                                                                              IPFC+                                                           resistor
                                                         System                               System
                                                          Reset                                Clock                                                                                                     PFC
                                                                                                                                                                                                   DC bus shunt
                                                                             Clock                           S/H            IPFC-
                                                                             divider                                        IPFCO                                                                      resistor

                                                                                                      12bit                 VAC+                                                 AC line
                                                                                                      A/D                   VAC-                                                 voltage
                                                                                                        &                   VACO
                               P2.6/AOPWM0    PWM0                                                    MUX
                                                                                                                            AIN0
                                                                                                                                                                        DC bus
                                                                                                                                                                        voltage

Analog Output

                               P2.7/AOPWM1    PWM1

                                                                                                                               AIN1        Other analog input (0-1.2V)
                                                                                                                            AREF
                                                                                                                            CMEXT          Optional External Voltage
                                                                                                                                                Reference (0.6V)

         JTAG                       TCK         JTAG             8051                                                       AVDD(1.8V)
        Control                               Interface          CPU                                                          AVSS
                               P5.3/TDI
              Power            P5.1/TMS
                               P5.2/TDO

                        6.75V  SCL/SO-SI/VPP
                        3.3V      VDD1
                        1.8V      VDD2

                                     VSS

                                              Figure 5. Application Connection of IRMCK311

www.irf.com                                                            13                                                                   2007 International Rectifier
                                                                                                    IRMCK311

6 DC Characteristics

6.1 Absolute Maximum Ratings

Symbol             Parameter                         Min         Typ                    Max         Condition

   VDD1      Supply Voltage                         -0.3 V          -                   3.6 V  Respect to VSS
   VDD2      Supply Voltage                         -0.3 V                                     Respect to VSS
   VPP       OTP Programming                        -0.3V           -              1.98 V      Respect to VSS
             Voltage
    VIA      Analog Input Voltage                                   -                   7.0V   Respect to AVSS
   VID       Digital Input Voltage                                                             Respect to VSS
    TA       Ambient Temperature                    -0.3 V          -              1.98 V
    TS       Storage Temperature
                                                    -0.3 V          -              3.65 V
                                 Table 1.
                                                    -40 C          -                   85 C

                                                    -65 C          -              150 C

                                                    Absolute Maximum Ratings

Caution: Stresses beyond those listed in "Absolute Maximum Ratings" may cause permanent
damage to the device. These are stress ratings only and function of the device at these or any
other conditions beyond those indicated in the operational sections of the specifications are not
implied.

6.2 System Clock Frequency and Power Consumption

Symbol        Parameter                                 Min      Typ Max                            Unit

SYSCLK       System Clock                               32       -                 128              MHz
8051CLK       8051 Clock                                                                            MHz
                             Table 2.                   -        -                 32

                                                    System Clock Frequency

                                                                Power Consumption
                         180

                         160

                         140

                         120

             Power (mW)  100

                         80      1.8V

                                       3.3V
                         60

                                       Total Power

                         40

                         20

                         0

                              0  20                 40       60  80                100  120    140

                                                           MCE Frequency (MHz)

             Figure 6. Clock Frequency vs. Power Consumption

www.irf.com                                                  14                                 2007 International Rectifier
                                                                         IRMCK311

6.3 Digital I/O DC Characteristics

Symbol            Parameter              Min        Typ       Max           Condition

VDD1         Supply Voltage              3.0 V       3.3 V    3.6 V      Recommended
VDD2         Supply Voltage              1.62 V      1.8 V    1.98 V     Recommended
VPP          OTP Programming             6.50V       6.75V     7.0V      Recommended
             voltage
VIL          Input Low Voltage           -0.3 V           -     0.8 V    Recommended
VIH          Input High Voltage           2.0 V                 3.6 V    Recommended
CIN          Input capacitance                        3.6 pF
IL           Input leakage current           -       10 nA        -     (1)
IOL1(2)      Low level output                        13.2 mA   1 A
             current                     8.9 mA               15.2 mA    VO = 3.3 V or 0 V
IOH1(2)      High level output                                           VOL = 0.4 V
             current                     12.4 mA 24.8 mA 38 mA
IOL2(3)      Low level output                                            (1)
             current                     17.9 mA 26.3 mA 33.4 mA
IOH2(3)      High level output                                           VOH = 2.4 V
             current                     24.6 mA 49.5 mA 81 mA
                                                                         (1)
                               Table 3.
                                                                         VOL = 0.4 V

                                                                         (1)

                                                                         VOH = 2.4 V

                                                                         (1)

                                         Digital I/O DC Characteristics

Note:
    (1) Data guaranteed by design.
    (2) Applied to SCL/SO-SI, SDA/CS0 pins.

    (3) Applied to P1.1/RXD, P1.2/TXD, P1.3/SYNC/SCK, P1.4/CAP, P2.6/AOPWM0,

         P2.7/AOPWM1, P3.0/INT2/CS1, P3.2/INT0, P3.6/RXD1, P3.7/TXD1, P5.0/PFCGKILL,
         P5.1/TMS, P5.2/TDO, P5.3/TDI, CGATEKILL, FGATEKILL, CPWMUL, CPWMUH,
         CPWMVL, CPWMVH, CPWMWL, CPWMWH, FPWMUL, FPWMUH, FPWMVL, FPWMVH,
         FPWMWL, FPWMWH, and PFCPWM pins.

6.4 PLL and Oscillator DC Characteristics

Symbol      Parameter                   Min         Typ      Max           Condition

VPLLVDD      Supply Voltage              1.62 V      1.8 V    1.92 V     Recommended
VIL OSC                                                                  VPLLVDD = 1.8 V
             Oscillator Input Low        VPLLVSS     -        0.2*
VIH OSC                                                                  (1)
             Voltage                                          VPLLVDD
                                                                         VPLLVDD = 1.8 V
             Oscillator Input High       0.8*                 VPLLVDD
                                                                         (1)
             Voltage                     VPLLVDD

                             Table 4. PLL DC Characteristics

Note:
    (1) Data guaranteed by design.

www.irf.com                                      15                      2007 International Rectifier
                                                                         IRMCK311

6.5 Analog I/O DC Characteristics

- OP amps for current sensing (IFBC+, IFBC-, IFBCO, IFBF+, IFBF-, IFBFO, IPFC+, IPFC-,

IPFCO)

CAREF = 1nF, CMEXT= 100nF. Unless specified, Ta = 25C.

Symbol       Parameter                Min           Typ     Max          Condition

VAVDD        Supply Voltage           1.71 V        1.8 V   1.89 V  Recommended
VOFFSET      Input Offset Voltage        -             -    26 mV   VAVDD = 1.8 V
VI           Input Voltage Range                            1.2 V   Recommended
VOUTSW       OP amp output              0V             -    1.2 V   VAVDD = 1.8 V
             operating range          50 mV
CIN          Input capacitance                      3.6 pF     -    (1)
RFDBK        OP amp feedback               (1)         -    20 k
             resistor                                               Requested
                                         -                          between op amp
                                       5 k

                                                                    output and

                                                                    negative input

OP GAINCL    Operating Close loop     80 db            -    -       (1)
CMRR         Gain                        -          80 db
             Common Mode                                    -       (1)

             Rejection Ratio

ISRC         Op amp output            -             1 mA    -       VOUT = 0.6 V

             source current                                         (1)

ISNK         Op amp output sink       -             100 A   -       VOUT = 0.6 V

             current                                                (1)

                      Table 5. Analog I/O DC Characteristics

Note: (1) Data guaranteed by design.

www.irf.com                                     16                   2007 International Rectifier
6.6 Under Voltage Lockout DC Characteristics

- Based on AVDD (1.8V)

Unless specified, Ta = 25C.

Symbol          Parameter           Min     Typ          Max            Condition

UVCC+    UVcc positive going        1.53 V  1.66 V       1.71 V      VDD1 = 3.3 V
         Threshold1)
                                                                     VDD1 = 3.3 V
UVCC-    UVcc negative going        1.52 V  1.62 V       1.71 V
         Threshold

UVCCH    UVcc Hysteresys            -       40 mV               -

                              Table 6. UVcc DC Characteristics

Note:

1) Data guaranteed by design.

6.7 AREF Characteristics

CAREF = 1nF, CMEXT= 100nF. Unless specified, Ta = 25C.

Symbol          Parameter           Min     Typ                 Max     Condition

VAREF    AREF Output Voltage        495 mV  600 mV       700 mV      VAVDD = 1.8 V
Vo       Load regulation (VDC-0.6)      -    1 mV            -
PSRR     Power Supply Rejection         -    75 db           -       (1)

                                                                     (1)

         Ratio

                              Table 7. AREF DC Characteristics

Note:
    (1) Data guaranteed by design.

Rev 1.0
                                                                           IRMCK311

7 AC Characteristics

7.1 PLL AC Characteristics

Symbol      Parameter                   Min            Typ       Max          Condition

FCLKIN       Crystal input               3.2 MHz        4 MHz 60 MHz       (1)

FPLL         frequency                                                     (see figure below)

FLWPW        Internal clock              32 MHz         50 MHz 128 MHz     (1)

JS           frequency                                                     (1)
D
TLOCK        Sleep mode output FCLKIN 256             -            -     (1)
                                                                           (1)
             frequency                                                     (1)

             Short time jitter           -              200 psec     -

             Duty cycle                  -              50 %         -

             PLL lock time               -              -         500 sec

                                Table 8. PLL AC Characteristics

Note:
    (1) Data guaranteed by design.

                                              R1=1M

                                R2=10         Xtal

                                C1=30PF

                                                        C2=30PF

                                Figure 7 Crystal oscillator circuit

www.irf.com                                         18                      2007 International Rectifier
                                                                                  IRMCK311

7.2 Analog to Digital Converter AC Characteristics

Unless specified, Ta = 25C.

Symbol       Parameter                    Min         Typ       Max              Condition

TCONV        Conversion time              -           -         2.05 sec       (1)

THOLD        Sample/Hold                  -           -         10 sec       Voltage droop
                                                                             15 LSB
             maximum hold time                                               (see figure below)

                                  Table 9. A/D Converter AC Characteristics
Note:

    (1) Data guaranteed by design.

             Input Voltage
                     Voltage droop

                                                           S/H Voltage

                                 tSAMPLE

                                               THOLD

             Figure 8 Voltage droop of sample and hold

7.3 Op Amp AC Characteristics

- OP amps for current sensing (IFBC+, IFBC-, IFBCO, IFBF+, IFBF-, IFBFO, IPFC+, IPFC-,
IPFCO)

Unless specified, Ta = 25C.

Symbol       Parameter                    Min         Typ       Max               Condition

OPSR         OP amp slew rate             -           10 V/sec          -    VAVDD = 1.8 V, CL

OPIMP        OP input impedance                                              = 33 pF (1)
TSET         Settling time
                                          -           108               -    (1)

                                          -           400 ns            -    VAVDD = 1.8 V, CL

                                                                             = 33 pF (1)

             Table 10. Current Sensing OP Amp AC Characteristics

Note:
    (1) Data guaranteed by design.

www.irf.com                                    19                            2007 International Rectifier
                                                                        IRMCK311

7.4 SYNC to SVPWM and A/D Conversion AC Timing

                                                           twSYNC

SYNC

                               tdSYNC1

IU,IV,IW

                               tdSYNC2

AINx

                              tdSYNC3

PWMUx,PWMVx,PWMWx

                   Figure 9 SYNC to SVPWM and A/D conversion AC Timing

Unless specified, Ta = 25C.

Symbol             Parameter            Min      Typ  Max                 Unit

twSYNC       SYNC pulse width           -        32              -      SYSCLK
                                                                        SYSCLK
tdSYNC1      SYNC to current            -        -    100
                                                                        SYSCLK
             feedback conversion
                                                                               (1)
             time
                                                                        SYSCLK
tdSYNC2      SYNC to AIN0-6             -        -    200
             analog input

             conversion time

tdSYNC3      SYNC to PWM output         -        -               2

             delay time

                              Table 11. SYNC AC Characteristics

Note:

(1) AIN1 through AIN6 channels are converted once every 6 SYNC events

www.irf.com                                  20                      2007 International Rectifier
                                                                  IRMCK311

7.5 GATEKILL to SVPWM AC Timing

                  Figure 10 GATEKILL to SVPWM AC Timing

Unless specified, Ta = 25C.

Symbol       Parameter                Min         Typ        Max    Unit

twGK         GATEKILL pulse width     32            -        -    SYSCLK
                                                                  SYSCLK
tdGK         GATEKILL to PWM            -           -        100

             output delay

             Table 12. GATEKILL to SVPWM AC Timing

7.6 Interrupt AC Timing

                              Figure 11 Interrupt AC Timing

Unless specified, Ta = 25C.

Symbol Parameter                   Min         Typ     Max        Unit

twINT        INT0, INT1 Interrupt 4            -       -          SYSCLK

             Assertion Time                                       SYSCLK

tdINT        INT0, INT1 latency    -           -       4

                              Table 13. Interrupt AC Timing

www.irf.com                                21                      2007 International Rectifier
                                                                                                              IRMCK311

7.7 I2C AC Timing

                                            TI2CLK                      TI2CLK

SCL                           tI2WSETUP             tI2WHOLD            tI2RSETUP          tI2EN1
              tI2ST1                                                             tI2RHOLD             tI2EN2
              tI2ST2

SDA

                                            Figure 12 I2C AC Timing

Unless specified, Ta = 25C.

Symbol                     Parameter               Min                         Typ        Max                  Unit

TI2CLK                I2C clock period                        10                -          8192               SYSCLK
tI2ST1                I2C SDA start time                                                     -                  TI2CLK
tI2ST2                I2C SCL start time            0.25                        -            -                  TI2CLK
tI2WSETUP             I2C write setup time                                                   -                  TI2CLK
tI2WHOLD              I2C write hold time           0.25                        -            -                  TI2CLK
tI2RSETUP             I2C read setup time                                                    -
tI2RHOLD              I2C read hold time            0.25                        -            -                SYSCLK
                                                                                                              SYSCLK
                                                    0.25                        -

                                                    I2C filter time(1)          -

                                                              1                 -

                                            Table 14. I2C AC Timing

Note:
    (1) I2C read setup time is determined by the programmable filter time applied to I2C

         communication.

www.irf.com                                                   22                                  2007 International Rectifier
                                                              IRMCK311

7.8 SPI AC Timing

7.8.1 SPI Write AC timing

                              Figure 13 SPI AC Timing

Unless specified, Ta = 25C.

Symbol       Parameter                   Min Typ Max            Unit

TSPICLK      SPI clock period            4   -         -      SYSCLK
tSPICLKHT    SPI clock high time                               TSPICLK
tSPICLKLT    SPI clock low time          -   1/2       -       TSPICLK
tCSDELAY     CS to data delay time                              nsec
tWRDELAY     CLK falling edge to data    -   1/2       -        nsec
             delay time
                                         -   -         10      TSPICLK

                                         -   -         10      TSPICLK

tCSHIGH      CS high time between two    1   -         -
             consecutive byte transfer

tCSHOLD      CS hold time                -   1         -

                              Table 15.  SPI Write AC Timing

www.irf.com                              23                   2007 International Rectifier
                                                                          IRMCK311

7.8.2 SPI Read AC Timing

                                           Figure 14  SPI Read AC Timing
Unless specified, Ta = 25C.

Symbol       Parameter                                Min Typ Max           Unit

TSPICLK      SPI clock period                         4   -    -          SYSCLK
tSPICLKHT    SPI clock high time                                           TSPICLK
tSPICLKLT    SPI clock low time                       -   1/2  -           TSPICLK
tCSRD        CS to data delay time                                          nsec
tRDSU        SPI read data setup time                 -   1/2  -            nsec
tRDHOLD      SPI read data hold time                                        nsec
tCSHIGH      CS high time between two                 -   -    10          TSPICLK
             consecutive byte transfer
                                                      10  -    -           TSPICLK

                                                      10  -    -

                                                      1   -    -

tCSHOLD      CS hold time                             -   1    -

                           Table 16.                  SPI Read AC Timing

www.irf.com                                           24                   2007 International Rectifier
                                                                                                  IRMCK311

7.9 UART AC Timing

                                                   TBAUD

TXD

             Start Bit                                    Data and Parity Bit      Stop Bit

RXD

                                                          TUARTFIL

                                                          Figure 15 UART AC Timing

Unless specified, Ta = 25C.

Symbol       Parameter                                              Min            Typ       Max   Unit

TBAUD        Baud Rate Period                                       -              57600       -  bit/sec
                                                                                    1/16       -  TBAUD
TUARTFIL     UART sampling filter                                   -

             period (1)

                                                          Table 17. UART AC Timing

Note:
    (1) Each bit including start and stop bit is sampled three times at center of a bit at an interval
         of 1/16 TBAUD. If three sampled values do not agree, then UART noise error is generated.

www.irf.com                                                                    25                  2007 International Rectifier
                                                                 IRMCK311

7.10 CAPTURE Input AC Timing

                              Figure 16 CAPTURE Input AC Timing

Unless specified, Ta = 25C.

Symbol             Parameter            Min      Typ       Max     Unit

TCAPCLK      CAPTURE input period       8        -         -     SYSCLK
                                                                 SYSCLK
tCAPHIGH     CAPTURE input high         4        -         -     SYSCLK
                                                                 SYSCLK
             time
                                                                 SYSCLK
tCAPLOW      CAPTURE input low          4        -         -
                                                                 SYSCLK
             time

tCRDELAY     CAPTURE falling edge       -        -         4

             to capture register latch

             time

tCLDELAY     CAPTURE rising edge        -        -         4

             to capture register latch

             time

tINTDELAY    CAPTURE input              -        -         4

             interrupt latency time

                              Table 18. CAPTURE AC Timing

www.irf.com                                  26                   2007 International Rectifier
7.11 JTAG AC Timing                                                         IRMCK311

                     TJCLK                                                  Unit

             tJHIGH         tJLOW                                           MHz
                                                                            nsec
TCK                                                                         nsec
                                                                            nsec
                            tCO                                             nsec
                                                                            nsec
  TDO                              tJSETUP
TDI/TMS                              tJHOLD

                                             Figure 17 JTAG AC Timing

Unless specified, Ta = 25C.

Symbol                             Parameter       Min Typ             Max

TJCLK        TCK Period                                -   -            50
tJHIGH       TCK High Period                                             -
tJLOW        TCK Low Period                            10  -             -
tCO          TCK to TDO propagation                                      5
             delay time                                10  -
                                                                         -
                                                       0   -             -

tJSETUP      TDI/TMS setup time                        4   -
tJHOLD       TDI/TMS hold time
                                                       0   -
                                        Table 19.
                                                   JTAG AC Timing

www.irf.com                                        27                        2007 International Rectifier
                                                                    IRMCK311

7.12 OTP Programming Timing

                              Figure 18 OTP Programming Timing

Unless specified, Ta = 25C.

Symbol       Parameter                   Min Typ Max                Unit

TVPS         VPP Setup Time                  10  -               -  nsec
TVPH         VPP Hold Time                                          nsec
                                             15  -               -

                              Table 20.  OTP Programming Timing

www.irf.com                              28                         2007 International Rectifier
                                                                    IRMCK311
8 I/O Structure

The following figure shows the motor PWM and digital I/O structure except the motor PWM output

                              Figure 19 All digital I/O except motor PWM output
The following figure shows RESET and GATEKILL I/O structure.

                                          Figure 20 RESET, GATEKILL I/O

www.irf.com  29   2007 International Rectifier
                                                                                                                              IRMCK311

The following figure shows the analog input structure.

                                                                                                                        AVDD

                  Analog input

             PIN                        100           6.0V
                                                                      Analog Circuit

                                                      6.0V

                                                                                                                            AVSS

                                                 Figure 21 Analog input
The following figure shows all analog operational amplifier output pins and AREF pin I/O structure.

                                                                                                                  1.8V

                         Analog output                6.0V
             PIN                                                      Analog Circuit

                                                      6.0V

                                                                                                                     AVSS

             Figure 22 Analog operational amplifier output and AREF I/O structure

The following figure shows the VPP pin I/O structure

             Figure 23 VPP programming pin I/O structure

The following figure shows the VSS, AVSS and PLLVSS pin structure

www.irf.com                                  30                                                                               2007 International Rectifier
                                                                    IRMCK311

                               Figure 24 VSS, AVSS and PLLVSS pin structure
The following figure shows the VDD1, VDD2, AVDD and PLLVDD pin structure

                                                                                                     PIN
                                                                                                                      6.0V
                                                                                                                                    VSS

                         Figure 25 VDD1, VDD2, AVDD and PLLVDD pin structure
The following figure shows the XTAL0 and XTAL1 pins structure

             Figure 26 XTAL0/XTAL1 pins structure

www.irf.com  31                                     2007 International Rectifier
                                          IRMCK311

9 Pin List

Pin                      Internal IC  Pin
Number Pin Name          Pull-up      Type Description
                         /Pull-down
                                         I Crystal input
1            XTAL0                      O Crystal output
                                        I/O Discrete programmable I/O or UART receive input
2            XTAL1                      I/O Discrete programmable I/O or UART transmit output
                                        I/O Discrete programmable I/O or SYNC output or SPI
3            P1.1/RXD
                                                 clock
4            P1.2/TXD

5            P1.3/SYNC/

             SCK

6            P1.4/CAP                           I/O Discrete programmable I/O or Capture Timer input
                                                 P 1.8V digital power
7            VDD2                                P Digital common
                                                 P 3.3V digital power
8            VSS                                 I Fan PWM shutdown input, 2-sec digital filter,

9            VDD1                                        configurable either high or low true.
                         70 k Pull up O Fan PWM gate drive for phase W low side,
10           FGATEKILL
                                                         configurable either high or low true
11           FPWMWL      70 k Pull up O Fan PWM gate drive for phase W high side,

12           FPWMWH                                      configurable either high or low true
                         70 k Pull up O Fan PWM gate drive for phase V low side,
13           FPWMVL
                                                         configurable either high or low true
14           FPWMVH      70 k Pull up O Fan PWM gate drive for phase V high side,

15           FPWMUL                                      configurable either high or low true
                         70 k Pull up O Fan PWM gate drive for phase U low side,
16           FPWMUH
                                                         configurable either high or low true
17           P2.6/       70 k Pull up O Fan PWM gate drive for phase U high side,

             AOPWM0                                      configurable either high or low true
                                                I/O Discrete programmable I/O or analog output 0
18           P2.7/
                                                         (PWM)
             AOPWM1                                      Discrete programmable I/O or analog output 1
                                                         (PWM)
19           VDD2                                P 1.8V digital power
                                                 P Digital common
20           VSS                                 I Fan single shunt current sensing OP amp input (-)
                                                 I Fan single shunt current sensing OP amp input (+)
21           IFBF-                               O Fan single shunt current sensing OP amp output
                                                 I Analog input channel 0, 0-1.2V range, needs to be
22           IFBF+                                       pulled down to AVSS if unused
                                                 P 1.8V analog power
23           IFBFO                               P Analog common
                                                 I Analog input channel 1, 0-1.2V range, needs to be
24           AIN0                                        pulled down to AVSS if unused
                                                 O Analog reference voltage output (0.6V)
25           AVDD                                O Unbuffered analog reference voltage output (0.6V)

26           AVSS

27           AIN1

28           AREF

29           CMEXT

www.irf.com                           32   2007 International Rectifier
                                                 IRMCK311

Pin                     Internal IC   Pin        Description
Number Pin Name         Pull-up       Type
                        /Pull-down               Compressor single shunt current sensing OP amp
30           IFBC-                       I       input (-)
                        70 k Pull up             Compressor single shunt current sensing OP amp
31           IFBC+      70 k Pull up     I       input (+)
                        70 k Pull up             Compressor single shunt current sensing OP amp
32           IFBCO      70 k Pull up    O        output
                        70 k Pull up             AC input voltage sensing OP amp input (-)
33           VAC-       70 k Pull up     I       AC input voltage sensing OP amp input (+)
                                         I       AC input voltage sensing OP amp output
34           VAC+       70 k Pull up    O        PFC shunt current sensing OP amp output
                                        O        PFC shunt current sensing OP amp input (+)
35           VACO                        I       PFC shunt current sensing OP amp input (-)
                                         I       Digital common
36           IPFCO                       P       3.3V digital power
                                         P       Compressor PWM shutdown input, 2-sec digital
37           IPFC+                       I       filter, configurable either high or low true.
                                                 Compressor PWM gate drive for phase W low side,
38           IPFC-                      O        configurable either high or low true
                                                 Compressor PWM gate drive for phase W high side,
39           VSS                        O        configurable either high or low true
                                                 Compressor PWM gate drive for phase V low side,
40           VDD1                       O        configurable either high or low true
                                                 Compressor PWM gate drive for phase V high side,
41           CGATEKILL                  O        configurable either high or low true
                                                 Compressor PWM gate drive for phase U low side,
42           CPWMWL                     O        configurable either high or low true
                                                 Compressor PWM gate drive for phase U high side,
43           CPWMWH                     O        configurable either high or low true
                                                 Discrete programmable I/O or INT2 digital input
44           CPWMVL                     I/O      Discrete programmable I/O or PFC PWM shutdown
                                         I       input, 2-sec digital filter, configurable either high or
45           CPWMVH                              low true.
                                        O        PFC PWM gate drive, configurable either high or
46           CPWMUL                              low true
                                        I/O      Discrete programmable I/O or INT0 input
47           CPWMUH                     I/O      Discrete programmable I/O or 2nd UART receive
                                                 input
48           P3.0/INT2                  I/O      Discrete programmable I/O or 2nd UART transmit
                                                 output
49           P5.0/                       P       Digital common
                                        I/O      I2C clock output or SPI data or OTP programming
             PFCGKILL                    P       voltage
                                        I/O      I2C data or SPI chip select 0
50           PFCPWM                     I/O      Discrete programmable I/O or JTAG test mode
                                                 select
51           P3.2/INT0

52           P3.6/RXD1

53           P3.7/TXD1

54           VSS

55           SCL/SO-

             SI/VPP

56           SDA/CS0

57           P5.1/TMS

www.irf.com                                  33   2007 International Rectifier
                                                       IRMCK311

Pin                    Internal IC Pin
Number Pin Name
                       Pull-up     Type Description

                       /Pull-down

58           P5.2/TDO              I/O Discrete programmable I/O or JTAG port test data
                                            output

59           P5.3/TDI              I/O Discrete programmable I/O or JTAG test data input

60           TCK                   I JTAG test clock

61           N.C.                  - No connection

62           RESET                 I/O Reset , low true, Schmitt trigger input

63           PLLVDD                P 1.8 V PLL power

64           PLLVSS                P PLL ground

                                   Table 21. Pin List

www.irf.com                             34             2007 International Rectifier
                           IRMCK311

10 Package Dimensions

www.irf.com            35   2007 International Rectifier
                                                                   IRMCK311

11 Part Marking Information

12 Ordering Information

Lead-Free Part in 64-lead QFP
Moisture sensitivity rating MSL3

Part number  Order quantities
IRMCK311TY   1600 parts on trays (160 parts per tray) in dry pack

                                                                                                       The LQFP-100 is MSL3 qualified
                                                  This product has been designed and qualified for the industrial level
                                          Qualification standards can be found at www.irf.com
             IR WORLD HEADQUARTERS: 233 Kansas St., El Segundo, California 90245, Tel: (310) 252-7105

                                                                         Data and specifications subject to change without notice. 12/25/2007

www.irf.com                         36                              2007 International Rectifier
This datasheet has been downloaded from:
            datasheet.eeworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved