电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

IDT7205

器件型号:IDT7205
器件类别:存储器
文件大小:112.04KB,共0页
厂商名称:IDT [Integrated Device Technology]
厂商官网:http://www.idt.com/
下载文档

器件描述

64K X 9 OTHER FIFO, 35 ns,

64K × 9 其他先进先出, 35 ns,

参数

IDT7205功能数量 1
IDT7205端子数量 28
IDT7205最大工作温度 70 Cel
IDT7205最小工作温度 0.0 Cel
IDT7205最大供电/工作电压 5.5 V
IDT7205最小供电/工作电压 4.5 V
IDT7205额定供电电压 5 V
IDT7205最大存取时间 35 ns
IDT7205加工封装描述 PLASTIC, DIP-28
IDT7205无铅 Yes
IDT7205欧盟RoHS规范 Yes
IDT7205状态 ACTIVE
IDT7205工艺 CMOS
IDT7205包装形状 RECTANGULAR
IDT7205包装尺寸 IN-LINE
IDT7205端子形式 THROUGH-HOLE
IDT7205端子间距 2.54 mm
IDT7205端子涂层 MATTE TIN
IDT7205端子位置 DUAL
IDT7205包装材料 PLASTIC/EPOXY
IDT7205温度等级 COMMERCIAL
IDT7205内存宽度 9
IDT7205组织 64K X 9
IDT7205存储密度 589824 deg
IDT7205操作模式 ASYNCHRONOUS
IDT7205位数 65536 words
IDT7205位数 64K
IDT7205周期 45 ns
IDT7205内存IC类型 OTHER FIFO

文档预览

IDT7205器件文档内容

          CMOS ASYNCHRONOUS FIFO                                                                                   IDT7203
          2,048 x 9, 4,096 x 9                                                                                     IDT7204
          8,192 x 9, 16,384 x 9                                                                                    IDT7205
          32,768 x 9 and 65,536 x 9                                                                                IDT7206
                                                                                                                   IDT7207
                                                                                                                   IDT7208

FEATURES:                                                          Industrial temperature range (40C to +85C) is available
                                                                     (plastic packages only)
First-In/First-Out Dual-Port memory
2,048 x 9 organization (IDT7203)                                  Green parts available, see ordering information
4,096 x 9 organization (IDT7204)
8,192 x 9 organization (IDT7205)                                 DESCRIPTION:
16,384 x 9 organization (IDT7206)
32,768 x 9 organization (IDT7207)                                   The IDT7203/7204/7205/7206/7207/7208 are dual-port memory buffers
65,636 x 9 organization (IDT7208)                                with internal pointers that load and empty data on a first-in/first-out basis. The
High-speed: 12ns access time                                     device uses Full and Empty flags to prevent data overflow and underflow and
Low power consumption                                            expansion logic to allow for unlimited expansion capability in both word size and
                                                                   depth.
  -- Active: 660mW (max.)
  -- Power-down: 44mW (max.)                                           Data is toggled in and out of the device through the use of the Write (W) and
Asynchronous and simultaneous read and write                     Read (R) pins.
Fully expandable in both word depth and width
Pin and functionally compatible with IDT720X family                 The device's 9-bit width provides a bit for a control or parity at the user's
Status Flags: Empty, Half-Full, Full                             option. It also features a Retransmit (RT) capability that allows the read pointer
Retransmit capability                                            to be reset to its initial position when RT is pulsed LOW. A Half-Full Flag is
High-performance CMOS technology                                 available in the single device and width expansion modes.
Military product compliant to MIL-STD-883, Class B
Standard Military Drawing for #5962-88669 (IDT7203), 5962-89567     These FIFOs are fabricated using IDT's high-speed CMOS technology.
  (IDT7203), and 5962-89568 (IDT7204) are listed on this function  They are designed for applications requiring asynchronous and simultaneous
                                                                   read/writes in multiprocessing, rate buffering and other applications.

                                                                      Military grade product is manufactured in compliance with the latest revision
                                                                   of MIL-STD-883, Class B.

FUNCTIONAL BLOCK DIAGRAM

                                                                   DATA INPUTS
                                                                       (D0 -D8)

W     WRITE
    CONTROL

              WRITE                                                RAM ARRAY                                READ
             POINTER                                                                                      POINTER
                                                                    2,048 x 9
                                                                    4,096 x 9
                                                                    8,192 x 9
                                                                   16,384 x 9
                                                                   32,768 x 9
                                                                   65,536 x 9

                          THREE-                                                                             RS
                          STATE                                                                           RESET
                          BUFFERS                                                                         LOGIC
                                                                                                           FL/RT
R   READ                                                           DATA OUTPUTS
                                                                         (Q0-Q 8)                                              2661 drw01
    CONTROL
                                                                                                                             APRIL 2006
             FLAG                                                  EF
             LOGIC                                                 FF                                                                                   DSC-2661/15

             EXPANSION

XI           LOGIC                                                             XO/HF

IDT and the IDT logo are trademarks of Integrated Device Technology, Inc.

COMMERCIAL, MILITARY AND INDUSTRIAL TEMPERATURE RANGES
                                                                                          1

2006 Integrated Device Technology, Inc. All rights reserved. Product subject to change without notice.
IDT7203/7204/7205/7206/7207/7208 CMOS ASYNCHRONOUS FIFO                                                      COMMERCIAL, INDUSTRIAL AND MILITARY
2,048 x 9, 4,096 x 9, 8,192 x 9, 16,384 x 9, 32,768 x 9 and 65,536 x 9                                                                TEMPERATURE RANGES

PIN CONFIGURATIONS

           W         1                      28 Vcc                                                      INDEX       4 D3
          D8                                                                                                           3 D8
                     2                      27 D4                                                          D2 5           2W
          D3                                                                                               D1 6              1 NC
          D2         3                      26 D5                                                          D0 7                 32 Vcc      29 D6
                                                                                                            XI 8                    31 D4
          D1                                                                                               FF 9                        30 D528 D7
          D0                                                                                               Q0 10                            27 NC
           XI        4                      25 D6                                                          Q1 11                            26 FL/RT
          FF                                                                                               NC 12                            25 RS
          Q0         5                      24 D7                                                          Q2 13                            24 EF
          Q1                                23 FL/RT                                                                                        23 XO/HF
          Q2         6                      22 RS                                                                                           22 Q7
          Q3                                                                                                                                21 Q6
                     7                      21 EF
          Q8
                     8                      20 XO/HF
        GND
                     9

                     10                     19 Q7

                     11                     18 Q6                                                                   Q3 14
                                                                                                                       Q8 15
                     12                     17 Q5                                                                         GND 16
                                                                                                                              NC 17
                     13                     16 Q4
                                                                                                                                R 18
                     14                     15 R                                                                                    Q4 19
                                                                                                                                       Q5 20
                                                                                                                                                            2661 drw02b
                                            2661 drw02a
                                                                                                                                  TOP VIEW
                         TOP VIEW

    Package Type  Reference   Order                    Device                                   Package Type  Reference             Order          Device
PLASTIC DIP       Identifier  Code                  Availability                                  PLCC        Identifier            Code        Availability
PLASTIC THIN DIP                            All devices                                           LCC(1)                                      All devices
CERDIP              P28-1       P           All except IDT7207/7208                                             J32-1                 J       All except IDT7208
THIN CERDIP         P28-2      TP           All except IDT7208                                                  L32-1                 L
SOIC                D28-1       D           Only for IDT7203/7204/7205
                    D28-3      TD           Only for IDT7204                                    NOTE:
                   SO28-3      SO                                                               1. This package is only available in the military temperature range.

                                                                                                RECOMMENDED DC OPERATING

                                                                                                CONDITIONS

                                                                                                Symbol        Parameter                    Min. Typ. Max. Unit

                                                                                                VCC Supply Voltage                         4.5 5.0 5.5 V
                                                                                                           Commercial/Industrial/Military
ABSOLUTE MAXIMUM RATINGS

Symbol  Rating           Com'l & Ind'l      Military      Unit                                  GND Supply Voltage                         0 0 0V

VTERM   Terminal              0.5 to +7.0  0.5 to +7.0  V                                     VIH(1) Input High Voltage                  2.0 -- -- V
        Voltage with                                                                                       Commercial/Industrial
        Respect to GND
                                                                                                VIH(1) Input High Voltage Military         2.2 -- -- V

TSTG    Storage               55 to + 125  65 to +155 C                                      VIL(2) Input Low Voltage                   -- -- 0.8 V
        Temperature                                                                                        Commercial/Industrial/Military

IOUT    DC Output             50 to +50    50 to +50 mA                                       TA      OperatingTemperatureCommercial 0 -- 70 C

        +Current                                                                                TA      Operating Temperature Industrial   40 -- 85 C

NOTE:                                                                                           TA      Operating Temperature Military     55 -- 125 C
1. Stresses greater than those listed under ABSOLUTE MAXIMUM RATINGS may cause
                                                                                                NOTES:
    permanent damage to the device. This is a stress rating only and functional operation
    of the device at these or any other conditions above those indicated in the operational     1. For RT/RS/XI input, VIH = 2.6V (commercial).
    sections of this specification is not implied. Exposure to absolute maximum rating             For RT/RS/XI input, VIH = 2.6V (military).
    conditions for extended periods may affect reliability.
                                                                                                2. 1.5V undershoots are allowed for 10ns once per cycle.

                                                                                             2                                                                           APRIL 3, 2006
IDT7203/7204/7205/7206/7207/7208 CMOS ASYNCHRONOUS FIFO                                                      COMMERCIAL, INDUSTRIAL AND MILITARY
2,048 x 9, 4,096 x 9, 8,192 x 9, 16,384 x 9, 32,768 x 9 and 65,536 x 9                                                                TEMPERATURE RANGES

DC ELECTRICAL CHARACTERISTICS

(Commercial: VCC = 5V 10%, TA = 0C to +70C; Industrial: VCC = 5V 10%, TA = 40C to +85C; Military: VCC = 5V 10%, TA = 55C to +125C)

                                                                               IDT7203(1)                                   IDT7203
                                                                               IDT7204(1)                                   IDT7204
                                                                      Commercial and Industrial                             Military(3)
                                                                      tA = 12, 15, 20, 25, 35, 50 ns                    tA = 20, 30, 40 ns

Symbol                             Parameter                      Min.                           Typ.  Max.       Min.  Typ.                Max. Unit

ILI(6)         Input Leakage Current (Any Input)                  1                             --    1          1    --                  1    A

ILO(7)         Output Leakage Current                             10                            --    10         10   --                  10   A

VOH            Output Logic "1" Voltage IOH = 2mA                2.4                            --    --         2.4   --                  --   V

VOL            Output Logic "0" Voltage IOL = 8mA                 --                             --    0.4        --    --                  0.4  V

ICC1(8,9,10) Active Power Supply Current                          --                             --    120        --    --                  150  mA

ICC2(8,10,11) Standby Current (R=W=RS=FL/RT=VIH)                  --                             --    12         --    --                  25   mA

ICC3(8,10,12) Power Down Current                                  --                             --    2          --    --                  4    mA

                                                                               IDT7205(2)                               IDT7205
                                                                               IDT7206(2,4)                             IDT7206
                                                                               IDT7207(2,4)                             IDT7207
                                                                               IDT7208(2,5)
                                                                      Commercial and Industrial                            Military
                                                                      tA = 12, 15, 20, 25, 35, 50 ns                    tA = 20, 30 ns

Symbol                                Parameter                   Min.                           Typ.  Max.       Min.  Typ.                Max. Unit
ILI(6)         Input Leakage Current (Any Input)
ILO(7)         Output Leakage Current                             1                             --    1          1    --                  1    A
VOH            Output Logic "1" Voltage IOH = 2mA
VOL            Output Logic "0" Voltage IOL = 8mA                 10                            --    10         10   --                  10   A
ICC1(8,9,10)   Active Power Supply Current
ICC2(8,10,11)  Standby Current (RS=FL/RT=VIH)                     2.4                            --    --         2.4   --                  --   V
ICC3(8,10,12)  Power Down Current
                                                                  --                             --    0.4        --    --                  0.4  V

                                                                  --                             --    120        --    --                  150  mA

                                                                  --                             --    12         --    --                  25   mA

                                                                  --                             --    8          --    --                  12   mA

NOTES:                                                                                           6. Measurements with 0.4  VIN  VCC.
1. Industrial temperature range product for 15ns and 25ns speed grades are available             7. R  VIH, 0.4  VOUT  VCC.

   as a standard device.                                                                         8. Tested with outputs open (IOUT = 0).
2. Industrial temperature range product for 25ns speed grade only is available as a standard     9. R and W toggle at 20 MHz and data inputs switch at 10 MHz.

   device. All other speed grades are available by special order.                                10. ICC measurements are made with outputs open.
3. Military temperature range product for the 40ns is only available for 7203.                   11. All Inputs = VCC - 0.2V or GND + 0.2V, except R and W, which toggle at 20MHz.
4. Commercial temperature range product for the 12ns not available.                              12. All Inputs = VCC - 0.2V or GND + 0.2V, except R and W = VCC -0.2V.
5. Commercial temperature range product for the 12ns, 15ns and 50ns not available.

AC TEST CONDITIONS                                  GND to 3.0V                                        D.U.T.           5V
                                                         5ns                                                 680            1.1K
  Input Pulse Levels                                    1.5V
  Input Rise/Fall Times                                 1.5V                                                                 30pF*
  Input Timing Reference Levels
  Output Reference Levels                           See Figure 1
  Output Load

CAPACITANCE(1) (TA = +25C, f = 1.0 MHz)

Symbol         Parameter                  Condition  Max. Unit

CIN(1)         Input Capacitance          VIN = 0V   10           pF                                                                                   2661 drw03

COUT(1,2)      Output Capacitance         VOUT = 0V  10           pF                                                 or equivalent circuit

NOTES:                                                                                                     Figure 1. Output Load

1. This parameter is sampled and not 100% tested.                                                      *Includes jig and scope capacitances.
2. With output deselected.
                                                                                                                                                  APRIL 3, 2006
                                                                                              3
IDT7203/7204/7205/7206/7207/7208 CMOS ASYNCHRONOUS FIFO                             COMMERCIAL, INDUSTRIAL AND MILITARY
2,048 x 9, 4,096 x 9, 8,192 x 9, 16,384 x 9, 32,768 x 9 and 65,536 x 9                                       TEMPERATURE RANGES

AC ELECTRICAL CHARACTERISTICS(1)

(Commercial: VCC = 5V 10%, TA = 0C to +70C; Industrial: VCC = 5V 10%, TA = 40C to +85C; Military: VCC = 5V 10%, TA = 55C to +125C)

                                               Commercial  Com'l & Ind'l    Com'l & Military  Commercial  Com'l & Ind'l
                                               IDT7203L12  IDT7203L15(2)      IDT7203L20      IDT7208L20  IDT7203L25(2)
                                               IDT7204L12  IDT7204L15(2)      IDT7204L20                  IDT7204L25(2)
                                               IDT7205L12  IDT7205L15         IDT7205L20                  IDT7205L25(3)
                                                           IDT7206L15         IDT7206L20                  IDT7206L25(3)
                                                           IDT7207L15         IDT7207L20                  IDT7207L25(3)
                                                                                                          IDT7208L25(3)

Symbol                    Parameters           Min. Max. Min.     Max. Min. Max. Min. Max. Min. Max. Unit
fS          Shift Frequency
tRC         Read Cycle Time                    --  50      --           40  -- 33.3 -- 33.3 -- 28.5 MHz
tA          Access Time
tRR         Read Recovery Time                 20  --      25           --  30  --            30  --      35                                                 --  ns
tRPW        Read Pulse Width(4)
tRLZ        Read LOW to Data Bus LOW(5)        --  12      --           15  --  20            --  20      --                                                 25  ns
tWLZ        Write HIGH to Data Bus Low-Z(5,6)
tDV         Data Valid from Read HIGH          8   --      10           --  10  --            10  --      10                                                 --  ns
tRHZ        Read HIGH to Data Bus High-Z(5)
tWC         Write Cycle Time                   12  --      15           --  20  --            20  --      25                                                 --  ns
tWPW        Write Pulse Width(4)
tWR         Write Recovery Time                3   --      5            --  5   --            5   --      5                                                  --  ns
tDS         Data Set-up Time
tDH         Data Hold Time                     3   --      5            --  5   --            5   --      5                                                  --  ns
tRSC        Reset Cycle Time
tRS         Reset Pulse Width(4)               5   --      5            --  5   --            5   --      5                                                  --  ns
tRSS        Reset Set-up Time(5)
tRTR        Reset Recovery Time                --  12      --           15  --  15            --  15      --                                                 18  ns
tRTC        Retransmit Cycle Time
tRT         Retransmit Pulse Width(4)          20  --      25           --  30  --            30  --      35                                                 --  ns
tRTS        Retransmit Set-up Time(5)
tRTR        Retransmit Recovery Time           12  --      15           --  20  --            20  --      25                                                 --  ns
tEFL        Reset to EF LOW
tHFH, tFFH  Reset to HF and FF HIGH            8   --      10           --  10  --            10  --      10                                                 --  ns
tRTF        Retransmit LOW to Flags Valid
tREF        Read LOW to EF LOW                 9   --      11           --  12  --            12  --      15                                                 --  ns
tRFF        Read HIGH to FF HIGH
tRPE        Read Pulse Width after EF HIGH     0   --      0            --  0   --            0   --      0                                                  --  ns
tWEF        Write HIGH to EF HIGH
tWFF        Write LOW to FF LOW                20  --      25           --  30  --            30  --      35                                                 --  ns
tWHF        Write LOW to HF Flag LOW
tRHF        Read HIGH to HF Flag HIGH          12  --      15           --  20  --            20  --      25                                                 --  ns
tWPF        Write Pulse Width after FF HIGH
tXOL        Read/Write LOW to XO LOW           12  --      15           --  20  --            20  --      25                                                 --  ns
tXOH        Read/Write HIGH to XO HIGH
tXI         XI Pulse Width(4)                  8   --      10           --  10  --            10  --      10                                                 --  ns
tXIR        XI Recovery Time
tXIS        XI Set-up Time                     20  --      25           --  30  --            30  --      35                                                 --  ns

                                               12  --      15           --  20  --            20  --      25                                                 --  ns

                                               12  --      15           --  20  --            20  --      25                                                 --  ns

                                               8   --      10           --  10  --            10  --      10                                                 --  ns

                                               --  12      --           25  --  30            --  30      --                                                 35  ns

                                               --  17      --           25  --  30            --  30      --                                                 35  ns

                                               --  20      --           25  --  30            --  30      --                                                 35  ns

                                               --  12      --           15  --  20            --  20      --                                                 25  ns

                                               --  14      --           15  --  20            --  20      --                                                 25  ns

                                               12  --      15           --  20  --            20  --      25                                                 --  ns

                                               --  12      --           15  --  20            --  20      --                                                 25  ns

                                               --  14      --           15  --  20            --  20      --                                                 25  ns

                                               --  17      --           25  --  30            --  30      --                                                 35  ns

                                               --  17      --           25  --  30            --  30      --                                                 35  ns

                                               12  --      15           --  20  --            20  --      25                                                 --  ns

                                               --  12      --           15  --  20            --  20      --                                                 25  ns

                                               --  12      --           15  --  20            --  20      --                                                 25  ns

                                               12  --      15           --  20  --            20  --      25                                                 --  ns

                                               8   --      10           --  10  --            10  --      10                                                 --  ns

                                               8   --      10           --  10  --            10  --      10                                                 --  ns

NOTES:
1. Timings referenced as in AC Test Conditions.

2. Industrial temperature range product for 15ns and 25ns speed grades are available as a standard device.

3. Industrial temperature range product for 25ns speed grade only is available as a standard device. All other speed grades are available by special order.
4. Pulse widths less than minimum are not allowed.
5. Values guaranteed by design, not currently tested.
6. Only applies to read data flow-through mode.

                                                               4                                                                                             APRIL 3, 2006
IDT7203/7204/7205/7206/7207/7208 CMOS ASYNCHRONOUS FIFO                               COMMERCIAL, INDUSTRIAL AND MILITARY
2,048 x 9, 4,096 x 9, 8,192 x 9, 16,384 x 9, 32,768 x 9 and 65,536 x 9                                         TEMPERATURE RANGES

AC ELECTRICAL CHARACTERISTICS(1) (CONTINUED)

(Commercial: VCC = 5V 10%, TA = 0C to +70C; Industrial: VCC = 5V 10%, TA = 40C to +85C; Military: VCC = 5V 10%, TA = 55C to +125C)

                                                             Military     Commercial    Military  Commercial
                                                           IDT7203L30     IDT7203L35  IDT7203L40  IDT7203L50
                                                           IDT7204L30     IDT7204L35              IDT7204L50
                                                           IDT7205L30     IDT7205L35              IDT7205L50
                                                           IDT7206L30     IDT7206L35              IDT7206L50
                                                           IDT7207L30     IDT7207L35              IDT7207L50
                                                                          IDT7208L35

Symbol         Parameters                              Min.  Max.      Min.   Max.    Min.  Max.  Min.  Max. Unit
fS          Shift Frequency
tRC         Read Cycle Time                            --    25           --  22.22   --    20    --    15    MHz
tA          Access Time
tRR         Read Recovery Time                         40    --           45  --      50    --    65    --    ns
tRPW        Read Pulse Width(2)
tRLZ        Read LOW to Data Bus LOW(3)                --    30           --  35      --    40    --    50    ns
tWLZ        Write HIGH to Data Bus Low-Z(3,4)
tDV         Data Valid from Read HIGH                  10    --           10  --      10    --    15    --    ns
tRHZ        Read HIGH to Data Bus High-Z(3)
tWC         Write Cycle Time                           30    --           35  --      40    --    50    --    ns
tWPW        Write Pulse Width(2)
tWR         Write Recovery Time                        5     --           5   --      5     --    10    --    ns
tDS         Data Set-up Time
tDH         Data Hold Time                             5     --           10  --      10    --    15    --    ns
tRSC        Reset Cycle Time
tRS         Reset Pulse Width(2)                       5     --           5   --      5     --    5     --    ns
tRSS        Reset Set-up Time(3)
tRTR        Reset Recovery Time                        --    20           --  20      --    25    --    30    ns
tRTC        Retransmit Cycle Time
tRT         Retransmit Pulse Width(2)                  40    --           45  --      50    --    65    --    ns
tRTS        Retransmit Set-up Time(3)
tRTR        Retransmit Recovery Time                   30    --           35  --      40    --    50    --    ns
tEFL        Reset to EF LOW
tHFH, tFFH  Reset to HF and FF HIGH                    10    --           10  --      10    --    15    --    ns
tRTF        Retransmit LOW to Flags Valid
tREF        Read LOW to EF LOW                         18    --           18  --      20    --    30    --    ns
tRFF        Read HIGH to FF HIGH
tRPE        Read Pulse Width after EF HIGH             0     --           0   --      0     --    5     --    ns
tWEF        Write HIGH to EF HIGH
tWFF        Write LOW to FF LOW                        40    --           45  --      50    --    65    --    ns
tWHF        Write LOW to HF Flag LOW
tRHF        Read HIGH to HF Flag HIGH                  30    --           35  --      40    --    50    --    ns
tWPF        Write Pulse Width after FF HIGH
tXOL        Read/Write LOW to XO LOW                   30    --           35  --      40    --    50    --    ns
tXOH        Read/Write HIGH to XO HIGH
tXI         XI Pulse Width(2)                          10    --           10  --      10    --    15    --    ns
tXIR        XI Recovery Time
tXIS        XI Set-up Time                             40    --           45  --      50    --    65    --    ns

                                                       30    --           35  --      40    --    50    --    ns

                                                       30    --           35  --      40    --    50    --    ns

                                                       10    --           10  --      10    --    15    --    ns

                                                       --    40           --  45      --    50    --    65    ns

                                                       --    40           --  45      --    50    --    65    ns

                                                       --    40           --  45      --    50    --    65    ns

                                                       --    30           --  30      --    35    --    45    ns

                                                       --    30           --  30      --    35    --    45    ns

                                                       30    --           35  --      40    --    50    --    ns

                                                       --    30           --  30      --    35    --    45    ns

                                                       --    30           --  30      --    35    --    45    ns

                                                       --    40           --  45      --    50    --    65    ns

                                                       --    40           --  45      --    50    --    65    ns

                                                       30    --           35  --      40    --    50    --    ns

                                                       --    30           --  35      --    40    --    50    ns

                                                       --    30           --  35      --    40    --    50    ns

                                                       30    --           35  --      40    --    50    --    ns

                                                       10    --           10  --      10    --    10    --    ns

                                                       10    --           15  --      15    --    15    --    ns

NOTES:
1. Timings referenced as in AC Test Conditions.
2. Pulse widths less than minimum are not allowed.
3. Values guaranteed by design, not currently tested.
4. Only applies to read data flow-through mode.

                                                                       5                                APRIL 3, 2006
IDT7203/7204/7205/7206/7207/7208 CMOS ASYNCHRONOUS FIFO                                         COMMERCIAL, INDUSTRIAL AND MILITARY
2,048 x 9, 4,096 x 9, 8,192 x 9, 16,384 x 9, 32,768 x 9 and 65,536 x 9                                                   TEMPERATURE RANGES

SIGNAL DESCRIPTIONS                                                                             loaded (see Operating Modes). The Single Device Mode is initiated by grounding
                                                                                                the Expansion In (XI).
INPUTS:
                                                                                                   The IDT7203/7204/7205/7206/7207/7208 can be made to retransmit data
DATA IN (D0D8) -- Data inputs for 9-bit wide data.                                             when the Retransmit Enable Control (RT) input is pulsed LOW. A retransmit
                                                                                                operation will set the internal read pointer to the first location and will not affect the
CONTROLS:                                                                                       write pointer. The status of the Flags will change depending on the relative locations
                                                                                                of the read and write pointers. Read Enable (R) and Write Enable (W) must be
   RESET ( RS ) -- Reset is accomplished whenever the Reset (RS) input is                       in the HIGH state during retransmit. This feature is useful when less than 2,048/
taken to a LOW state. During reset, both internal read and write pointers are set               4,096/8,192/16,384/32,768/65,536 writes are performed between resets. The
to the first location. A reset is required after power-up before a write operation can          retransmit feature is not compatible with the Depth Expansion Mode.
take place. Both the Read Enable (R) and Write Enable (W) inputs must
be in the HIGH state during the window shown in Figure 2 (i.e. tRSS before                         EXPANSION IN ( XI ) -- This input is a dual-purpose pin. Expansion In (XI)
the rising edge of RS) and should not change until tRSR after the rising                        is grounded to indicate an operation in the single device mode. Expansion In (XI)
edge of RS.                                                                                     is connected to Expansion Out (XO) of the previous device in the Depth Expansion
                                                                                                or Daisy-Chain Mode.

   WRITE ENABLE ( W ) -- A write cycle is initiated on the falling edge of this                 OUTPUTS:
input if the Full Flag (FF) is not set. Data set-up and hold times must be adhered-
to, with respect to the rising edge of the Write Enable (W). Data is stored in the RAM             FULL FLAG ( FF ) -- The Full Flag (FF) will go LOW, inhibiting further write
array sequentially and independently of any on-going read operation.                            operations, when the device is full. If the read pointer is not moved after Reset (RS),
                                                                                                the Full Flag (FF) will go LOW after 2,048/4,096/8,192/16,384/32,768/65,536
   After half of the memory is filled, and at the falling edge of the next write operation,     writes.
the Half-Full Flag (HF) will be set to LOW, and will remain set until the difference
between the write pointer and read pointer is less-than or equal to one-half of the                EMPTY FLAG ( EF ) -- The Empty Flag (EF) will go LOW, inhibiting further
total memory of the device. The Half-Full Flag (HF) is then reset by the rising edge            read operations, when the read pointer is equal to the write pointer, indicating that
of the read operation.                                                                          the device is empty.

   To prevent data overflow, the Full Flag (FF) will go LOW on the falling edge                    EXPANSION OUT/HALF-FULL FLAG ( XO/HF ) -- This is a dual-purpose
of the last write signal, which inhibits further write operations. Upon the completion          output. In the single device mode, when Expansion In (XI) is grounded, this output
of a valid read operation, the Full Flag (FF) will go HIGH after tRFF, allowing a               acts as an indication of a half-full memory.
new valid write to begin. When the FIFO is full, the internal write pointer is blocked
from W, so external changes in W will not affect the FIFO when it is full.                         After half of the memory is filled, and at the falling edge of the next write operation,
                                                                                                the Half-Full Flag (HF) will be set to LOW and will remain set until the difference
   READ ENABLE ( R ) -- A read cycle is initiated on the falling edge of the Read               between the write pointer and read pointer is less than or equal to one half of the
Enable (R), provided the Empty Flag (EF) is not set. The data is accessed on                    total memory of the device. The Half-Full Flag (HF) is then reset by the rising edge
a First-In/First-Out basis, independent of any ongoing write operations. After Read             of the read operation.
Enable (R) goes HIGH, the Data Outputs (Q0 through Q8) will return to a high-
impedance condition until the next Read operation. When all the data has been                      In the Depth Expansion Mode, Expansion In (XI) is connected to Expansion
read from the FIFO, the Empty Flag (EF) will go LOW, allowing the "final" read                  Out (XO) of the previous device. This output acts as a signal to the next device
cycle but inhibiting further read operations, with the data outputs remaining in a high-        in the Daisy Chain by providing a pulse to the next device when the previous device
impedance state. Once a valid write operation has been accomplished, the Empty                  reaches the last location of memory. There will be an XO pulse when the Write
Flag (EF) will go HIGH after tWEF and a valid Read can then begin. When the                     pointer reaches the last location of memory, and an additional XO pulse when the
FIFO is empty, the internal read pointer is blocked from R so external changes will             Read pointer reaches the last location of memory.
not affect the FIFO when it is empty.
                                                                                                   DATA OUTPUTS (Q0-Q8) -- Q0-Q8 are data outputs for 9-bit wide data.
   FIRST LOAD/RETRANSMIT ( FL/RT ) -- This is a dual-purpose input. In                          These outputs are in a high-impedance condition whenever Read (R) is in a HIGH
the Depth Expansion Mode, this pin is grounded to indicate that it is the first device          state.

                                                                                             6  APRIL 3, 2006
IDT7203/7204/7205/7206/7207/7208 CMOS ASYNCHRONOUS FIFO                                   COMMERCIAL, INDUSTRIAL AND MILITARY
2,048 x 9, 4,096 x 9, 8,192 x 9, 16,384 x 9, 32,768 x 9 and 65,536 x 9                                             TEMPERATURE RANGES

     RS                                                             tRSC                        tRSR
     W                                                      tRS
                                                                                                                                                                          2661 drw04
      R                                                                tRSS
                                                                            tRSS
     EF
                                                                     tEFL
HF, FF                                                          tHFH, tFFH

NOTE:                                                              Figure 2. Reset
1. W and R = VIH around the rising edge of RS.

                      tRC                                            tRPW
               tA
                                                     tRR         tA

      R  tRLZ                                               tDV                                     tRHZ
Q0-Q8                                                                               DATA OUT VALID
                                                DATA OUT VALID
     W
D0-D8                                           tWC

               tWPW                                  tWR

                                                tDS  tDH

                                                DATA IN VALID                       DATA IN VALID

                                                                                                          2661 drw05

                                                Figure 3. Asynchronous Write and Read Operation

         LAST WRITE                                  IGNORED     FIRST READ

                                                     WRITE

R

W                                                                                   tRFF

                                     tWFF                                                                               2661 drw06
FF
                                                                                                          APRIL 3, 2006
                                                Figure 4. Full Flag Timing From Last Write to First Read
                                                                                    7
IDT7203/7204/7205/7206/7207/7208 CMOS ASYNCHRONOUS FIFO                                          COMMERCIAL, INDUSTRIAL AND MILITARY
2,048 x 9, 4,096 x 9, 8,192 x 9, 16,384 x 9, 32,768 x 9 and 65,536 x 9                                                    TEMPERATURE RANGES

                         IGNORED

              LAST READ  READ        FIRST WRITE

    W

           R  tREF                                                                         tWEF
          EF
DATA OUT      tA
               VALID
               Figure 5. Empty Flag Timing From Last Read to First Write                               2661 drw07

          RT                      tRTC                                                                 tRTR
        W,R                       tRT
HF, EF, FF                                                                                                            FLAG VALID
                                          tRTS
                                                                                                                                                        2661 drw08
                                      tRTF

NOTE:
1. EF, FF and HF may change status during Retransmit, but flags will be valid at tRTC.

                                                                     Figure 6. Retransmit

W
                                                                                tWEF

EF

                                                                                           tRPE

R                                                                                                      2661 drw09

              Figure 7. Minimum Timing for an Empty Flag Coincident Read Pulse.

R

                                                                                 tRFF
FF

                                                                                                 tWPF

W                                                                                                      2661 drw10

              Figure 8. Minimum Timing for a Full Flag Coincident Write Pulse.

                                  8                                                                    APRIL 3, 2006
IDT7203/7204/7205/7206/7207/7208 CMOS ASYNCHRONOUS FIFO                                  COMMERCIAL, INDUSTRIAL AND MILITARY
2,048 x 9, 4,096 x 9, 8,192 x 9, 16,384 x 9, 32,768 x 9 and 65,536 x 9                                            TEMPERATURE RANGES

W

R                                                                                        tRHF
                                           tWHF

HF  HALF-FULL OR LESS                                               MORE THAN HALF-FULL                  HALF-FULL OR LESS

                                                 Figure 9. Half-Full Flag Timing                                                                          2661 drw11

    WRITE TO

W   LAST PHYSICAL

    LOCATION

R                         tXOH                                READ FROM                 tXOH
                                                            LAST PHYSICAL
                tXOL
XO                                                              LOCATION

                                                       tXOL

                                                                                                         2661 drw12

                                                 Figure 10. Expansion Out

                      tXI                        tXIR

XI

    tXIS

                              WRITE TO

W                     FIRST PHYSICAL

                           LOCATION                              tXIS

R                                                                                           READ FROM
                                                                                         FIRST PHYSICAL
                                                                                                         2661 drw13
                                                                                              LOCATION

                                                 Figure 11. Expansion In

OPERATING MODES:                                                                   7204/7205/7206/7207/7208s. These devices operate in the Depth Expansion
                                                                                   mode when the following conditions are met:
    Care must be taken to assure that the appropriate flag is monitored by
each system (i.e. FF is monitored on the device where Wis used; EFis monitored     1. ThefirstdevicemustbedesignatedbygroundingtheFirstLoad(FL)control
on the device where Ris used). For additional information on the IDT7203/7204/         input.
7205/7206/7207, refer to Tech Note 8: Operating FIFOs on Full and Empty
Boundary Conditions and Tech Note 6: Designing with FIFOs.                         2. All other devices must have FL in the HIGH state.
                                                                                   3. The Expansion Out (XO) pin of each device must be tied to the Expansion
Single Device Mode
                                                                                       In (XI) pin of the next device. See Figure 14.
   A single IDT7203/7204/7205/7206/7207/7208 may be used when the                  4. ExternallogicisneededtogenerateacompositeFullFlag(FF)andEmpty
application requirements are for 2,048/4,096/8,192/16,384/32,768/65,536 words
or less. These FIFOs are in a Single Device Configuration when the Expansion           Flag (EF). This requires the ORing of all EFs and ORing of all FFs (i.e. all
In (XI) control input is grounded (see Figure 12).                                     must be set to generate the correct composite FF or EF). See Figure 14.
                                                                                   5. The Retransmit (RT) function and Half-Full Flag (HF) are not available in
Depth Expansion                                                                        the Depth Expansion Mode.

   These FIFOs can easily be adapted to applications when the require-                For additional information on the IDT7203/7204/7205/7206/7207, refer to
ments are for greater than 2,048/4,096/8,192/16,384/32,768/65,536 words.           Tech Note 9: Cascading FIFOs or FIFO Modules.
Figure 14 demonstrates Depth Expansion using three IDT7203/7204/7205/
7206/7207/7208s. Any depth can be attained by adding additional IDT7203/

                                                                                9                        APRIL 3, 2006
IDT7203/7204/7205/7206/7207/7208 CMOS ASYNCHRONOUS FIFO                                             COMMERCIAL, INDUSTRIAL AND MILITARY
2,048 x 9, 4,096 x 9, 8,192 x 9, 16,384 x 9, 32,768 x 9 and 65,536 x 9                                                       TEMPERATURE RANGES

USAGE MODES:                                                                       FIFO permits a reading of a single word after writing one word of data into an
                                                                                   empty FIFO. The data is enabled on the bus in (tWEF + tA) ns after the rising
Width Expansion                                                                    edge of W, called the first write edge, and it remains on the bus until the R line
   Word width may be increased simply by connecting the corresponding input        is raised from LOW-to-HIGH, after which the bus would go into a three-state
                                                                                   mode after tRHZ ns. The EF line would have a pulse showing temporary
control signals of multiple devices. Status flags (EF, FF and HF) can be detected  deassertion and then would be asserted.
from any one device. Figure 13 demonstrates an 18-bit word width by using
two IDT7203/7204/7205/7206/7207/7208s. Any word width can be attained                 In the write flow-through mode (Figure 18), the FIFO permits the writing of
by adding additional IDT7203/7204/7205/7206/7207/7208s (Figure 13).                a single word of data immediately after reading one word of data from a full FIFO.
                                                                                   The R line causes the FF to be deasserted but the W line being LOW causes
Bidirectional Operation                                                            it to be asserted again in anticipation of a new data word. On the rising edge of
   Applications which require data buffering between two systems (each             W, the new word is loaded in the FIFO. The W line must be toggled when FF
                                                                                   is not asserted to write new data in the FIFO and to increment the write pointer.
system capable of Read and Write operations) can be achieved by pairing
IDT7203/7204/7205/7206/7207/7208s as shown in Figure 16. Both Depth                Compound Expansion
Expansion and Width Expansion may be used in this mode.                               The two expansion techniques described above can be applied together

Data Flow-Through                                                                  in a straightforward manner to achieve large FIFO arrays (see Figure 15).
   Two types of flow-through modes are permitted, a read flow-through and

write flow-through mode. For the read flow-through mode (Figure 17), the

(HALF-FULL FLAG) (HF)

      WRITE (W)                          IDT                                                        READ (R)
                             9
                                         7203                                          9            DATA OUT (Q)
     DATA IN (D)                                                                                    EMPTY FLAG (EF)
FULL FLAG (FF)                           7204                                                       RETRANSMIT (RT)

     RESET (RS)                          7205

                                         7206

                                         7207

                                         7208

EXPANSION IN (XI)                                                                                      2661 drw14

Figure 12. Block Diagram of 2,048 x 9, 4,096 x 9, 8,192 x 9, 16,384 x 9, 32,768 x 9, 65,536 x 9 FIFO Used in Single Device Mode

                                   HF                                                     HF
                                                         9
                             18 9
     DATA IN (D)                   IDT                                                    IDT          READ (R)
       WRITE (W)                                                                                       EMPTY FLAG (EF)
FULL FLAG (FF)                     7203                                                   7203         RETRANSMIT (RT)

     RESET (RS)                    7204                                                   7204

                                   7205                                                   7205

                                   7206                                                   7206

                                   7207                                                   7207

                                   7208  9                                                7208      9

                                   XI                                                           XI

                                                                                                       18
                                                                                                               DATA OUT (Q)

NOTE:                                                                                                                                        2661 drw15
1. Flag detection is accomplished by monitoring the FF, EF and HF signals on either (any) device used in the width expansion configuration.

    Do not connect any output signals together.

Figure 13. Block Diagram of 2,048 x 18, 4,096 x 18, 8,192 x 18, 16,384 x 18, 32,768 x 18, 65,536 x 18 FIFO Memory Used in Width Expansion Mode

                                                                                   10                                                        APRIL 3, 2006
IDT7203/7204/7205/7206/7207/7208 CMOS ASYNCHRONOUS FIFO                                            COMMERCIAL, INDUSTRIAL AND MILITARY
2,048 x 9, 4,096 x 9, 8,192 x 9, 16,384 x 9, 32,768 x 9 and 65,536 x 9                                                      TEMPERATURE RANGES

TRUTH TABLES
TABLE 1 RESET AND RETRANSMIT

SINGLE DEVICE CONFIGURATION/WIDTH EXPANSION MODE

                                               Inputs                             Internal Status            Outputs

            Mode            RS                 FL/RT   XI          Read Pointer       Write Pointer      EF                                          FF         HF

Reset                                       0  X       0           Location Zero      Location Zero      0                                           1          1
Retransmit
Read/Write                                  1  0       0           Location Zero      Unchanged          X                                           X          X

                                            1  1       0           Increment(1)       Increment(1)       X                                           X          X

NOTE:
1. Pointer will Increment if flag is HIGH.

TABLE 2 RESET AND FIRST LOAD

DEPTH EXPANSION/COMPOUND EXPANSION MODE

                                               Inputs                             Internal Status            Outputs

            Mode            RS                 FL/RT   XI          Read Pointer       Write Pointer      EF                                                 FF

Reset First Device                          0  0       (1)         Location Zero      Location Zero      0                                                  1
Reset All Other Devices
                                            0  1       (1)         Location Zero      Location Zero      0                                                  1

Read/Write                                  1  X       (1)               X                         X     X                                                  X

NOTES:
1. XI is connected to XO of previous device. See Figure 14.
2. RS = Reset Input, FL/RT = First Load/Retransmit, EF = Empty Flag Output, FF = Full Flag Output, XI = Expansion Input, HF = Half-Full Flag Output

                                                                   XO

            W                                                      IDT                                                                               R
                                                                                                                                                     Q
                                                       FF          7203           EF
                                                                                                                                                     VCC
                                                                   7204
                                                                                                                                                     EMPTY
            D            9                             9           7205                               9
                                                                   7206

                                                                   7207           FL

                                                                   7208

                                                                   XI

                                                                   XO

FULL                                                           FF  IDT            EF
                                                                   7203
                                                       9
                                                                   7204

                                                                   7205

                                                                   7206           FL

                                                                   7207

                                                                   7208

                                                                   XI

                                                                   XO

                                                              FF   IDT            EF
                                                                   7203
                                                       9
                                                                   7204

                                                                   7205

                                                                   7206

            RS                                                     7207

                                                                   7208           FL

                                                                   XI

                                                                                                             2661 drw16

Figure 14. Block Diagram of 6,144 x 9, 12,288 x 9, 24,576 x 9, 49,152 x 9, 98,304 x 9, 196,608 x 9 FIFO Memory (Depth Expansion)

                                                                   11                                                                                APRIL 3, 2006
IDT7203/7204/7205/7206/7207/7208 CMOS ASYNCHRONOUS FIFO                                              COMMERCIAL, INDUSTRIAL AND MILITARY
2,048 x 9, 4,096 x 9, 8,192 x 9, 16,384 x 9, 32,768 x 9 and 65,536 x 9                                                        TEMPERATURE RANGES

                                           Q0-Q8                                          Q9-Q17                Q(N-8)-QN

R, W, RS                        Q0-Q8                                                  Q9-Q17                       Q(N-8)-QN
   D0-DN
                      IDT7203                                                 IDT7203                  IDT7203
                      IDT7204                                                 IDT7204                  IDT7204
                      IDT7205                                                 IDT7205                  IDT7205
                      IDT7206                                                 IDT7206                  IDT7206
                      IDT7207                                                 IDT7207                  IDT7207
                      IDT7208                                                 IDT7208                  IDT7208
                       DEPTH                                                   DEPTH                    DEPTH
                    EXPANSION                                               EXPANSION                EXPANSION
                       BLOCK                                                   BLOCK                    BLOCK

                                 D0-D8                                                   D9-D17                  D(N-8)-DN

                                            D9-DN                                        D18-DN      D(N-8)-DN  2661 drw17

NOTES:
1. For depth expansion block see section on Depth Expansion and Figure 14.
2. For Flag detection see section on Width Expansion and Figure 13..

                    Figure 15. Compound FIFO Expansion

                    WA                                                         IDT              RB
                    FFA                                                       7203              EFB
                                                                                                HFB
                      DA 0-8                                                 77ID2200T45
                                                                            72702016A     QB 0-8

                                                                              7207
                                                                              7208

          SYSTEM A                                                                                   SYSTEM B

                    QA 0-8 IDT                                                            DB 0-8           2661 drw18
                                                                                             WB
                                                                            7203             FFB                      APRIL 3, 2006

                    RA                                                      7204
                                                                            7205
                    HFA
                                                                            7206

                    EFA                                                     7207
                                                                            7208

                    Figure 16. Bidirectional FIFO Operation
                                            12
IDT7203/7204/7205/7206/7207/7208 CMOS ASYNCHRONOUS FIFO                 COMMERCIAL, INDUSTRIAL AND MILITARY
2,048 x 9, 4,096 x 9, 8,192 x 9, 16,384 x 9, 32,768 x 9 and 65,536 x 9                           TEMPERATURE RANGES

     DATAIN                                                               tRPE

            W

             R

          EF   tWLZ  tWEF                                                  tREF
DATA OUT                                                                tA

                                                                                 DATA OUT VALID

                                                                                                 2661 drw19

               Figure 17. Read Data Flow-Through Mode

            R                                                           tWPF
           W
          FF                                                  tRFF      tWFF                     tDH
DATA IN
DATA OUT       tA                                                       DATA IN VALID
                                  DATA OUT VALID                                tDS

               Figure 18. Write Data Flow-Through Mode                                           2661 drw20

                     13                                                                          APRIL 3, 2006
ORDERING INFORMATION

IDT  XXXX   X            XX        X     X  X
                        Speed  Package
     Device Type Power                        Process/
                                            Temperature

                                                Range

                                                       Blank  Commercial (0C to +70C)
                                                       I(1)   Industrial (-40 to +85C)
                                                       B      Military (-55C to +125C)
                                                              Compliant to MIL-STD-883, Class B
                                                       G(4)
                                                              Green
                                                       P(5)
                                                       TP     Plastic DIP                  PLCC  P28-1   (all except 7207/7208)
                                                       D      Plastic Thin DIP             LCC   P28-2   (all except 7208)
                                                       TD     CERDIP                       SOIC  D28-1   (only for 7203/7204/7205)
                                                       J      Thin CERDIP                        D28-3
                                                       L(2)   Plastic Leaded Chip Carrier        J32-1   (all except 7208)
                                                       SO     Leadless Chip Carrier              L32-1   (only 7204)
                                                              Small Outline IC                   SO28-3
                                                       12
                                                       15     Commercial 7203/04/05 Only                Access Time (tA)
                                                       20(3)  Commercial and (Industrial only 7203/04)  Speed in
                                                       25(3)  Commercial and Military                   Nanoseconds
                                                       30     Commercial and Industrial
                                                       35(3)  Military Only
                                                       40     Commercial Only
                                                       50     Military 7203 Only
                                                              Commercial Only

                                                       L      Low Power

                                                       7203  2,048 x9 FIFO
                                                       7204  4,096 x 9 FIFO
                                                       7205  8,192 x 9 FIFO
                                                       7206  16,384 x 9 FIFO
                                                       7207  32,768 x 9 FIFO
                                                       7208(3) 65,536 x 9 FIFO

                                                                                                         2661 drw21

NOTES:
1. Industrial temperature range product for 15ns and 25ns speed grades are available as a standard device for IDT7203/7204, and 25ns speed grade only is available as a

    standard device for IDT7205/7206/7207/7208. All other speed grades are available by special order.
2. The LCC is only available in the military temperature range.
3. The IDT7208 is only available in commercial speed grades of 20, 25 and 35 ns.
4. Green parts are available. For specific speeds and packages contact your local sales office.
5. For "P", Plastic Dip, when ordering green package, the suffix is "PDG".

DATA SHEET HISTORY

05/10/2001  pgs. 2, 3, 4, 5, 11 and 14.

05/30/2001  pg. 2.

04/03/2006  pgs. 1 and 14.

                        CORPORATE HEADQUARTERS            for SALES:                                          for Tech Support:
                        6024 Silver Creek Valley Road     800-345-7015 or 408-284-8200                              408-360-1753
                        San Jose, CA 95138                fax: 408-284-2775
                                                          www.idt.com                                    email: FIFOhelp@idt.com

                                                             14
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

IDT7205器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved