电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

ICS9FG108yFLF-T

器件型号:ICS9FG108yFLF-T
文件大小:252.3KB,共0页
厂商名称:IDT [Integrated Device Technology]
厂商官网:http://www.idt.com/
下载文档

文档预览

ICS9FG108yFLF-T器件文档内容

Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                                            DATASHEET

                                                                                                    ICS9FG108

Description                                                                         Features/Benefits

ICS9FG108 is a Frequency Timing Generator that provides 8                            Generates common frequencies from 14.318 MHz or
differential output pairs that are compliant to the Intel CK410                          25 MHz
specification. It also provides support for PCI-Express, next
generation I/O, and SATA. The part synthesizes several output                        Crystal or reference input
frequencies from either a 14.31818 Mhz crystal or a 25 MHz crystal.
The device can also be driven by a reference input clock instead of                  8 - 0.7V current-mode differential output pairs
a crystal. It provides outputs with cycle-to-cycle jitter of less than 50
ps and output-to-output skew of less than 65 ps. ICS9FG108 also                      Supports Serial-ATA at 100 MHz
provides a copy of the reference clock. Frequency selection can be
accomplished via strap pins or SMBus control.                                        Two spread spectrum modes: 0 to -0.5 downspread
                                                                                         and +/-0.25% centerspread
Key Specifications
                                                                                     Unused inputs may be disabled in either driven or Hi-Z
Output cycle-to-cycle jitter < 50 ps                                                   state for power management.

Output to output skew < 65 ps                                                      Programmable OE Polarity

+/-300 ppm frequency accuracy on output clocks                                     M/N Programming

+/-150 ppm frequency accuracy @100 MHz outputs

48-pin SSOP/TSSOP package

Available in RoHS compliant packaging

Funtional Block Diagram

XIN/CLKIN                OSC                                                                        R EFOU T
X2                                                                                                       DIF(7:0)
OE(7:0)

                                   PROGRAMMABLE                                     STOP   8
                                      SPREAD PLL
                                                                                    LOGIC

SPREAD                   CONTROL
SEL14M_25M#                 LOGIC
DIF_STOP#
FS(2:0)

SDATA
SCLK

                                                                                              IREF

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                                ICS9FG108 REV G 04/06/07

                                                                                 1
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

Pin Configuration                                                                   Functionality Table

           XIN/CLKIN 1                  48 VDDA                                     Frequency Select Table
                       X2 2             47 GNDA
                                        46 IREF                                     SEL14M_25M#  FS2 FS1 FS0 OUTPUT(MHz)
                    VDD 3               45 **FS0
                    GND 4               44 **FS1                                    (FS3)
              REFOUT 5                  43 **OE_0
                  **FS2 6               42 DIF_0                                    0            000        100.00
                **OE_7 7                41 DIF_0#
                  DIF_7 8               40 VDD                                      0            001        125.00
                 DIF_7# 9               39 DIF_1
                    VDD 10              38 DIF_1#                                   0            010        133.33
                  DIF_6 11              37 *OE_1
                 DIF_6# 12              36 VDD                                      0            011        166.67
                  *OE_6 13              35 GND
                    VDD 14              34 *OE_2                                    0            100        200.00
                    GND 15              33 DIF_2
                  *OE_5 16              32 DIF_2#                                   0            101        266.66
                  DIF_5 17              31 VDD
                 DIF_5# 18   ICS9FG108  30 DIF_3                                    0            110        333.33
                    VDD 19              29 DIF_3#
                  DIF_4 20              28 **OE_3                                   0            111        400.00
                 DIF_4# 21              27 *SEL14M_25M#
                **OE_4 22               26 **SPREAD                                 1            000        100.00
                SDATA 23                25 DIF_STOP#
                  SCLK 24                                                           1            001        125.00

                                                                                    1            010        133.33

                                                                                    1            011        166.67

                                                                                    1            100        200.00

                                                                                    1            101        266.66

                                                                                    1            110        333.33

                                                                                    1            111        400.00

      * indicates internal 120K pull up
    ** indicates internal 120K pull down

     48-pin SSOP & TSSOP

Power Groups

Pin Number

VDD                          GND                      Description
                                        REFOUT, Digital Inputs, SMBus
3                            4
                                                      DIF Outputs
10,14,19,31,36,40 15,35                                    IREF

N/A                          47         Analog VDD & GND for PLL Core

48                           47

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                                        ICS9FG108 REV G 04/06/07

                                                                                 2
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

Pin Description

PIN #       PIN NAME  PIN TYPE                                               DESCRIPTION
   1   XIN/CLKIN           IN   Crystal input or Reference Clock input
   2   X2                OUT    Crystal output, Nominally 14.318MHz
   3   VDD                      Power supply, nominal 3.3V
   4   GND               PWR    Ground pin.
   5   REFOUT            PWR    Reference Clock output
   6   **FS2             OUT    Frequency select pin.
                                Active high input for enabling output 7.
   7   **OE_7              IN   0 = tri-state outputs, 1= enable outputs
                                0.7V differential true clock output
   8   DIF_7               IN   0.7V differential complement clock output
   9   DIF_7#                   Power supply, nominal 3.3V
  10   VDD               OUT    0.7V differential true clock output
  11   DIF_6             OUT    0.7V differential complement clock output
  12   DIF_6#            PWR    Active high input for enabling output 6.
                         OUT    0 = tri-state outputs, 1= enable outputs
  13   *OE_6             OUT    Power supply, nominal 3.3V
                                Ground pin.
  14   VDD                 IN   Active high input for enabling output 5.
  15   GND                      0 = tri-state outputs, 1= enable outputs
                         PWR    0.7V differential true clock output
  16   *OE_5             PWR    0.7V differential complement clock output
                                Power supply, nominal 3.3V
  17   DIF_5               IN   0.7V differential true clock output
  18   DIF_5#                   0.7V differential complement clock output
  19   VDD               OUT    Active high input for enabling output 4.
  20   DIF_4             OUT    0 = tri-state outputs, 1= enable outputs
  21   DIF_4#            PWR    Data pin for SMBus circuitry, 5V tolerant.
                         OUT    Clock pin of SMBus circuitry, 5V tolerant.
  22   **OE_4            OUT

  23   SDATA               IN
  24   SCLK
                           I/O
                           IN

Note:
Pin names followed by '**' have 120 Kohm pull DOWN resistors
Pin names followed by '*' have 120 Kohm pull UP resistors

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                      ICS9FG108 REV G 04/06/07

                                                                                 3
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

Pin Description (continued)

PIN #       PIN NAME  PIN TYPE                                               DESCRIPTION
  25   DIF_STOP#           IN   Active low input to stop differential output clocks.
  26   **SPREAD            IN   Asynchronous, active high input to enable spread spectrum functionality.
  27   *SEL14M_25M#        IN   Select 14.31818 MHz or 25 Mhz input frequency. 1 = 14.31818 MHz, 0 = 25 MHz
                                Active high input for enabling output 3.
  28   **OE_3              IN   0 = tri-state outputs, 1= enable outputs
                                0.7V differential complement clock output
  29   DIF_3#            OUT    0.7V differential true clock output
  30   DIF_3             OUT    Power supply, nominal 3.3V
  31   VDD               PWR    0.7V differential complement clock output
  32   DIF_2#            OUT    0.7V differential true clock output
  33   DIF_2             OUT    Active high input for enabling output 2.
                                0 = tri-state outputs, 1= enable outputs
  34   *OE_2               IN   Ground pin.
                                Power supply, nominal 3.3V
  35   GND               PWR    Active high input for enabling output 1.
  36   VDD               PWR    0 = tri-state outputs, 1= enable outputs
                                0.7V differential complement clock output
  37   *OE_1               IN   0.7V differential true clock output
                                Power supply, nominal 3.3V
  38   DIF_1#            OUT    0.7V differential complement clock output
  39   DIF_1             OUT    0.7V differential true clock output
  40   VDD               PWR    Active high input for enabling output 0.
  41   DIF_0#            OUT    0 = tri-state outputs, 1= enable outputs
  42   DIF_0             OUT    Frequency select latch input pin / 3.3V 66.66MHz clock output.
                                3.3V Frequency select latched input pin.
  43   **OE_0              IN   This pin establishes the reference current for the differential current-mode output
                                pairs. This pin requires a fixed precision resistor tied to ground in order to establish
  44   **FS1               I/O  the appropriate current. 475 ohms is the standard value.
  45   **FS0               IN   Ground pin for the PLL core.
                                3.3V power for the PLL core.
  46   IREF              OUT

  47   GNDA              PWR
  48   VDDA              PWR

  Note:
Pin names followed by '**' have 120 Kohm pull DOWN resistors
Pin names followed by '*' have 120 Kohm pull UP resistors

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                ICS9FG108 REV G 04/06/07

                                                                                 4
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

    General SMBus serial interface information for the ICS9FG108

How to Write:                                                                       How to Read:

Controller (host) sends a start bit.                                              Controller (host) will send start bit.
Controller (host) sends the write address DC (H)                                  Controller (host) sends the write address DC
ICS clock will acknowledge
Controller (host) sends the begining byte location = N                                                                                                                                         (H)
ICS clock will acknowledge
Controller (host) sends the data byte count = X                                    ICS clock will acknowledge
ICS clock will acknowledge                                                         Controller (host) sends the begining byte
Controller (host) starts sending Byte N through
                                                                                       location = N
   Byte N + X -1                                                                     ICS clock will acknowledge
   (see Note 2)                                                                      Controller (host) will send a separate start bit.
ICS clock will acknowledge each byte one at a time                                 Controller (host) sends the read address DD (H)
                                                                                     ICS clock will acknowledge
Controller (host) sends a Stop bit                                                 ICS clock will send the data byte count = X
                                                                                     ICS clock sends Byte N + X -1
                                                                                     ICS clock sends Byte 0 through byte X (if X(H)

                                                                                       was written to byte 8).
                                                                                     Controller (host) will need to acknowledge each byte
                                                                                     Controllor (host) will send a not acknowledge bit
                                                                                     Controller (host) will send a stop bit

Index Block Write Operation                                                         Index Block Read Operation

   Controller (Host)  ICS (Slave/Receiver)                                             Controller (Host)  ICS (Slave/Receiver)

T   starT bit                                                                       T   starT bit

Slave Address DC(H)                                                                 Slave Address DC(H)

WR  WRite                                                                           WR  WRite

                      ACK                                                                                                ACK

Beginning Byte = N                                                                  Beginning Byte = N

                      ACK                                                                                                ACK

Data Byte Count = X                                                                 RT  Repeat starT

                      ACK                                                           Slave Address DD(H)

Beginning Byte N                                                                    RD       ReaD

                      ACK                                                                                                ACK

                      X Byte                                                            ACK                            Data Byte Count = X
                                                                                                                 X ByteACK  Beginning Byte N

   Byte N + X - 1

                      ACK

P   stoP bit

                                                                                                                         Byte N + X - 1

                                                                                    N Not acknowledge

                                                                                    P   stoP bit

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                                      ICS9FG108 REV G 04/06/07

                                                                                 5
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

SMBus Table: Device Control Register, READ/WRITE ADDRESS (DC/DD)

Byte 0      Pin #  Name                 Control Function                            Type      0     1              PWD

Bit 7   27                   SEL14M_25M#1                                           RW                             Pin 27

                                        (FS3)                                                   See Frequency      Pin 6
                                                                                          Selection Table, Page 1  Pin 44
Bit 6   6                               FS21                                        RW                             Pin 45
                                                                                                                   Pin 26
Bit 5   44                              FS11                                        RW
                                                                                                                      0
Bit 4   45                              FS01                                        RW
                                                                                                                      0
Bit 3   26                           Spread Enable1                                 RW        Off       On            0
                                                                                          Hardware  Software
Bit 2   -          Enable Software Control of Frequency, Spread                     RW
                                                                                            Select   Select
                   Enable (Spread Type always Software Control)                            Driven      Hi-Z
                                                                                            Down
Bit 1   -          DIF_STOP# drive mode                                             RW               Center

Bit 0   -                            Spread Type                                    RW

Notes:
1. These bits reflect the state of the corresponding pins at power up, but may be written to
if Byte 0, bit 2 is set to '1'. FS3 is the SEL14M_25M# pin.

SMBus Table: Output Enable Register

Byte 1      Pin #  Name                 Control Function                            Type      0        1           PWD
                                          Output Enable                              RW   Disable   Enable           1
Bit 7   -          DIF_7 EN               Output Enable                              RW   Disable   Enable           1
                                          Output Enable                              RW   Disable   Enable           1
Bit 6   -          DIF_6 EN               Output Enable                              RW   Disable   Enable           1
                                          Output Enable                              RW   Disable   Enable           1
Bit 5   -          DIF_5 EN               Output Enable                              RW   Disable   Enable           1
                                          Output Enable                              RW   Disable   Enable           1
Bit 4   -          DIF_4 EN               Output Enable                              RW   Disable   Enable           1

Bit 3   -          DIF_3 EN

Bit 2   -          DIF_2 EN

Bit 1   -          DIF_1 EN

Bit 0   -          DIF_0 EN

SMBus Table: Output Stop Mode Register

Byte 2      Pin #  Name                 Control Function                            Type      0          1         PWD
                                                                                     RW   Free-run  Stop-able        0
Bit 7   -          DIF_7 STOP EN Free Run/ Stop Enable                               RW   Free-run  Stop-able        0
                                                                                     RW   Free-run  Stop-able        0
Bit 6   -          DIF_6 STOP EN Free Run/ Stop Enable                               RW   Free-run  Stop-able        0
                                                                                     RW   Free-run  Stop-able        0
Bit 5   -          DIF_5 STOP EN Free Run/ Stop Enable                               RW   Free-run  Stop-able        0
                                                                                     RW   Free-run  Stop-able        0
Bit 4   -          DIF_4 STOP EN Free Run/ Stop Enable                               RW   Free-run  Stop-able        0

Bit 3   -          DIF_3 STOP EN Free Run/ Stop Enable

Bit 2   -          DIF_2 STOP EN Free Run/ Stop Enable

Bit 1   -          DIF_1 STOP EN Free Run/ Stop Enable

Bit 0   -          DIF_0 STOP EN Free Run/ Stop Enable

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                             ICS9FG108 REV G 04/06/07

                                                                                 6
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

SMBus Table: Frequency Select Readback Register

    Byte 3     Pin #         Name           Control Function                        Type  0              1         PWD
Bit 7       27         SEL14M_25M#1           State of pin 27
                                                                                      R                            Pin 27
                              (FS3)                                                             See Frequency
                                                                                      R   Selection Table, Page 1  Pin 6
Bit 6       6           FS21                State of pin 6                            R                            Pin 44
                                                                                      R                            Pin 45
Bit 5       44          FS11                State of pin 44                           R                            Pin 26
                                                                                      R
Bit 4       45          FS01                State of pin 45                           R                               X
                                                                                      R                               X
Bit 3       26          SPREAD1             State of pin 26                               Off            On           X

Bit 2                                Reserved                                                  Reserved

Bit 1                                Reserved                                                  Reserved

Bit 0                                Reserved                                                  Reserved

Notes:
1. These bits reflect the state of the corresponding pins, regardless of whether software
programming is enabled or not.

SMBus Table: Vendor & Revision ID Register

Byte 4          Pin #   Name                Control Function                        Type  0              1         PWD

Bit 7       -           RID3                                                        R     -              -         X

Bit 6       -           RID2                REVISION ID                             R     -              -         X
                        RID1                                                        R     -
Bit 5       -                                                                                            -         X

Bit 4       -           RID0                                                        R     -              -         X

Bit 3       -           VID3                                                        R     -              -         0

Bit 2       -           VID2                VENDOR ID                               R     -              -         0
                        VID1
Bit 1       -                                                                       R     -              -         0

Bit 0       -           VID0                                                        R     -              -         1

SMBus Table: DEVICE ID

Byte 5          Pin #    Name               Control Function                        Type  0              1         PWD
                        DEVID7              Device ID = 08 hex                        R                              0
Bit 7       -           DEVID6                                                        R        Reserved              0
                        DEVID5                                                        R                              0
Bit 6       -           DEVID4                                                        R        Reserved              0
                        DEVID3                                                        R                              1
Bit 5       -           DEVID2                                                        R        Reserved              0
                        DEVID1                                                        R                              0
Bit 4       -           DEVID0                                                        R        Reserved              0

Bit 3       -                                                                                  Reserved

Bit 2       -                                                                                  Reserved

Bit 1       -                                                                                  Reserved

Bit 0       -                                                                                  Reserved

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                           ICS9FG108 REV G 04/06/07

                                                                                 7
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

SMBus Table: Byte Count Register

Byte 6     Pin #  Name                     Control Function                                   Type      0    1       PWD
                                                                                               RW       -
Bit 7   -         BC7                 Writing to this register will                            RW       -    -       0
                                     configure how many bytes                                  RW       -
Bit 6   -         BC6                will be read back, default is                             RW       -    -       0
                                                                                               RW       -
Bit 5   -         BC5                         07 = 7 bytes.                                    RW       -    -       0
                                                                                               RW       -
Bit 4   -         BC4                                                                          RW       -    -       0
                                                                                                        0
Bit 3   -         BC3                                                                                        -       0
                                                                                                        0
Bit 2   -         BC2                                                                                        -       1
                                                                                                        0
Bit 1   -         BC1                                                                               Disable  -       1

Bit 0   -         BC0                                                                                 OE#    -       1
                                                                                                    Disable
SMBus Table: Reserved Register

Byte 7     Pin #  Name               Control Function                                         Type           1       PWD
                                                        Reserved
Bit 7                                                   Reserved                                                     X
                                                        Reserved
Bit 6                                                   Reserved                                                     X
                                                        Reserved
Bit 5                                                   Reserved                                                     X
                                                        Reserved
Bit 4                                                   Reserved                                                     X

Bit 3                                                                                                                X

Bit 2                                                                                                                X

Bit 1                                                                                                                X

Bit 0                                                                                                                X

SMBus Table: Reserved Register

Byte 8     Pin #  Name               Control Function                                         Type           1       PWD
                                                        Reserved
Bit 7                                                   Reserved                                                     X
                                                        Reserved
Bit 6                                                   Reserved                                                     X
                                                        Reserved
Bit 5                                                   Reserved                                                     X
                                                        Reserved
Bit 4                                                   Reserved                                                     X

Bit 3                                                                                                                X

Bit 2                                                                                                                X

Bit 1                                                                                                                X

Bit 0                                                                                                                X

SMBus Table: M/N Programming Enable

Byte 9     Pin #  Name               Control Function                                         Type              1    PWD

Bit 7   -         M/N_EN             PLL M/N Programming                                       RW            Enable    0
                                               Enable
                                                                                               RW              OE      1
Bit 6   -         OE_Polarity        Select Polarity of OE inputs                             RW             Enable    1
                  REFOUT_En             Enables/Disables REF                                                           0
Bit 5   5                                                                                                              0
                                                                                                                       0
Bit 4                                                                               Reserved                           0
                                                                                                                       0
Bit 3                                                                               Reserved

Bit 2                                                                               Reserved

Bit 1                                                                               Reserved

Bit 0                                                                               Reserved

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                                ICS9FG108 REV G 04/06/07

                                                                                 8
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

SMBus Table: PLL Frequency Control Register

Byte 10 Pin #  Name        Control Function                                                   Type  0  1                              PWD
                                                                                               RW                                       X
Bit 7  -       PLL N Div8  N Divider Prog bit 8                                                RW                                       X
                                                                                               RW                                       X
Bit 6  -       PLL N Div9  N Divider Prog bit 9                                                RW   The decimal representation of M     X
                                                                                               RW    and N Divider in Byte 11 and 12    X
Bit 5  -       PLL M Div5                                                                      RW                                       X
                                                                                               RW       will configure the PLL VCO      X
Bit 4  -       PLL M Div4                                                                      RW   frequency. Default at power up =    X

Bit 3  -       PLL M Div3  M Divider Programming                                                       latch-in or Byte 0 Rom table.
                                                                                                       VCO Frequency = 14.318 x
Bit 2  -       PLL M Div2                    bit (5:0)                                                 [NDiv(9:0)+8] / [MDiv(5:0)+2]

Bit 1  -       PLL M Div1

Bit 0  -       PLL M Div0

SMBus Table: PLL Frequency Control Register

Byte 11 Pin #  Name        Control Function                                                   Type  0  1                              PWD
                                                                                               RW                                       X
Bit 7  -       PLL N Div7                                                                      RW                                       X
                                                                                               RW                                       X
Bit 6  -       PLL N Div6                                                                      RW   The decimal representation of M     X
                                                                                               RW    and N Divider in Byte 11 and 12    X
Bit 5  -       PLL N Div5    N Divider Programming                                             RW                                       X
               PLL N Div4  Byte11 bit(7:0) and Byte10                                          RW       will configure the PLL VCO      X
Bit 4  -       PLL N Div3                                                                      RW   frequency. Default at power up =    X
               PLL N Div2               bit(7:6)
Bit 3  -                                                                                               latch-in or Byte 0 Rom table.
                                                                                                       VCO Frequency = 14.318 x
Bit 2  -                                                                                               [NDiv(9:0)+8] / [MDiv(5:0)+2]

Bit 1  -       PLL N Div1

Bit 0  -       PLL N Div0

SMBus Table: PLL Spread Spectrum Control Register

Byte 12 Pin #  Name        Control Function                                                   Type  0  1                              PWD
                                                                                               RW                                       X
Bit 7  -       PLL SSP7                                                                        RW                                       X
                                                                                               RW                                       X
Bit 6  -       PLL SSP6                                                                        RW                                       X
                                                                                               RW                                       X
Bit 5  -       PLL SSP5                                                                        RW   These Spread Spectrum               X
               PLL SSP4                                                                        RW   bits in Byte 13 and 14 will         X
Bit 4  -       PLL SSP3      Spread Spectrum                                                   RW                                       X
                           Programming bit(7:0)                                                         program the spread
Bit 3  -                                                                                                 pecentage of PLL

Bit 2  -       PLL SSP2

Bit 1  -       PLL SSP1

Bit 0  -       PLL SSP0

SMBus Table: PLL Spread Spectrum Control Register

Byte 13 Pin #  Name        Control Function                                                   Type  0  1                              PWD
                                                                                                                                        0
Bit 7  -                                                                            Reserved                                            X
                                                                                                                                        X
Bit 6  -       PLL SSP14                                                                      RW                                        X
                                                                                                                                        X
Bit 5  -       PLL SSP13                                                                      RW    These Spread Spectrum               X
                                                                                                    bits in Byte 13 and 14 will         X
Bit 4  -       PLL SSP12   Spread Spectrum                                                    RW                                        X
                                                                                                        program the spread
Bit 3  -       PLL SSP11   Programming bit(14:8)                                              RW         pecentage of PLL

Bit 2  -       PLL SSP10                                                                      RW

Bit 1  -       PLL SSP9                                                                       RW

Bit 0  -       PLL SSP8                                                                       RW

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                                   ICS9FG108 REV G 04/06/07

                                                                                 9
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

SMBus Table: Reserved Test Register

Byte 14 Pin #  Name                  Control Function                                       Type  0  1  PWD
                                                                                                          1
Bit 7  -                                                                                                  0
                                                                                                          0
Bit 6  -                                                                                                  0
                                                                                                          0
Bit 5  -                                                                                                  0
                                                                                                          0
Bit 4  -       Reserved Test Register. Do not write to this register, erratic device operation may        0

Bit 3  -                                                                            occur.

Bit 2  -

Bit 1  -

Bit 0  -

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                                 ICS9FG108 REV G 04/06/07

                                                                                10
   ICS9FG108
   Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

DIF_STOP# - Assertion (transition from '1' to '0')

Asserting DIF_STOP# pin stops all DIF outputs that are set to be stoppable after their next transition. When the SMBus
DIF_STOP tri-state bit corresponding to the DIF output of interest is programmed to a '0', DIF output will stop DIF_True =
HIGH and DIF_Complement = LOW. When the SMBus DIF_STOP tri-state bit corresponding to the DIF output of interest is
programmed to a '1', DIFoutputs will be tri-stated.

           DIF_STOP#
                       DIF

                     DIF#

DIF_STOP# - De-assertion (transition from '0' to '1')

With the de-assertion of DIF_STOP# all stopped DIF outputs will resume without a glitch. The maximum latency from the
de-assertion to active outputs is 2 - 6 DIF clock periods. If the control register tristate bit corresponding to the output of
interest is programmed to '1', then the stopped DIF outputs will be driven High within 15nS of DIF_Stop# de-assertion to a
voltage greater than 200mV.

DIF_Stop#
          DIF

         DIF#

DIF Internal

               Tdrive_DIF_Stop, 15nS >200mV

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                ICS9FG108 REV G 04/06/07

                                                                                11
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

Absolute Max

Symbol                Parameter                     Min        Max                Units
                                                                                    V
VDD_A     3.3V Core Supply Voltage              GND - 0.5  VDD + 0.5V               V
                                                    -65    VDD + 0.5V               C
VDD_In 3.3V Logic Input Supply Voltage                0                             C
                                                               150                  C
    Ts      Storage Temperature                    2000         70
Tambient  Ambient Operating Temp                               115                  V

Tcase     Case Temperature
ESD prot  Input ESD protection
           human body model

Electrical Characteristics - Input/Supply/Common Output Parameters

TA = 0 - 70C; Supply Voltage VDD = 3.3 V +/-5%

PARAMETER             SYMBOL                    CONDITIONS                        MIN TYP MAX UNITS NOTES

Input High Voltage    VIH                       3.3 V +/-5%                       2      VDD + 0.3 V

Input Low Voltage     VIL                       3.3 V +/-5%                       VSS -  0.8 V
Input High Current
                                                                                  0.3
Input Low Current
                      IIH                        VIN = VDD                        -5     5  uA

                      IIL1                      VIN = 0 V; Inputs with no pull- -5          uA
                                                            up resistors

                      IIL2                      VIN = 0 V; Inputs with pull-up -200         uA
                                                             resistors

                                                Full Active, CL = Full load;             215 250 mA   1
                                                         f = 400 MHz
                                      IDD3.3OP                                           180 200 mA   1
Operating Supply Current                        Full Active, CL = Full load;
                                                         f = 100 MHz

                      IDD3.3STOP                All outputs stopped driven               180 200 mA   1
                                                 All outputs stopped Hi-Z
                                                                                         51 60 mA     1

Input Frequency3      Fi                        VDD = 3.3 V                       14     25 MHz 3

Pin Inductance1       Lpin                                                               7  nH        1

Input/Output          CIN                       Logic Inputs                      1.5    5  pF        1
Capacitance1          COUT
                                                Output pin capacitance                   6  pF        1

Clk Stabilization1,2  TSTAB                     From VDD Power-Up and after              1 1.8 ms 1,2
                                                input clock stabilization to 1st

                                                 clock

Modulation Frequency  fMOD                      Triangular Modulation             30     33 kHz       1

DIF output enable     tDIFOE                    DIF output enable after                  9.8 15 ns    1
                                                DIF_Stop# de-assertion

Input Rise and Fall times tR/tF                 20% to 80% of VDD                        5  ns        1

1Guaranteed by design and characterization, not 100% tested in production.
2See timing diagrams for timing requirements.
3 Input frequency should be measured at the REFOUT pin and tuned to ideal 14.31818MHz or 25
MHz to meet

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                        ICS9FG108 REV G 04/06/07

                                                            12
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

Electrical Characteristics - DIF 0.7V Current Mode Differential Pair

TA = 0 - 70C; VDD = 3.3 V +/-5%; CL =2pF, RS=33.2, RP=49.9, REF = 475

PARAMETER                SYMBOL               CONDITIONS                         MIN TYP     MAX     UNITS NOTES

Current Source Output              Zo1        VO = Vx                            3000        850                      1
       Impedance                                                                             150
                                                                                             1150
Voltage High             VHigh                Statistical measurement on single  660         550                    1
Voltage Low              VLow                  ended signal using oscilloscope   -150                mV

                                                           math function.                                           1

      Max Voltage            Vovs             Measurement on single ended        -300                mV               1
       Min Voltage           Vuds              signal using absolute value.      250                                  1
Crossing Voltage (abs)   Vcross(abs)
                                                                                                     mV               1

Crossing Voltage (var)   d-Vcross Crossing variation over all edges                          140     mV               1

Long Accuracy                      ppm        see Tperiod min-max values         -300        300     ppm              1,2,5
                                                                                                                        2
                                              400MHz nominal                     2.4993      2.5008  ns                2,3
                                                                                                                        2
                                              400MHz spread                      2.4993      2.5133  ns                2,3
                                                                                                                        2
                                              333.33MHz nominal                  2.9991      3.0009  ns                2,3
                                                                                                                        2
                                              333.33MHz spread                   2.9991      3.016   ns                2,3
                                                                                                                        2
                                              266.66MHz nominal                  3.7489      3.7511  ns                2,3
                                                                                                                        2
                                              266.66MHz spread                   3.7489      3.77    ns                2,3
                                                                                                                        2
Average period           Tperiod              200MHz nominal                     4.9985      5.0015  ns                2,3
                                              200MHz spread                      4.9985                                1,2
                                                                                             5.0266  ns                1,2
                                                                                                                       1,2
                                              166.66MHz nominal                  5.9982      6.0018  ns                1,2
                                                                                                                       1,2
                                              166.66MHz spread                   5.9982      6.0320  ns                1,2
                                                                                                                       1,2
                                              133.33MHz nominal                  7.4978      7.5023  ns                 1
                                                                                                                        1
                                              133.33MHz spread                   7.4978      5.4000  ns                 1
                                                                                                                        1
                                              100.00MHz nominal                  9.9970      10.0030 ns                 1
                                                                                                                        1
                                              100.00MHz spread                   9.9970      10.0533 ns
                                                                                                                        4
                                              400MHz nominal/spread              2.4143              ns
                                                                                                                        4
                                              333.33MHz nominal/spread 2.9141                        ns
                                                                                                                        1
                                              266.66MHz nominal/spread 3.6639                        ns

Absolute min period      Tabsmin              200MHz nominal/spread              4.8735              ns

                                              166.66MHz nominal/spread 5.8732                        ns

                                              133.33MHz nominal/spread 7.3728                        ns

                                              100.00MHz nominal/spread 9.8720                        ns

Rise Time                          tr         VOL = 0.175V, VOH = 0.525V         175         700     ps

Fall Time                          tf         VOH = 0.525V VOL = 0.175V          175         700     ps

Rise Time Variation                d-tr                                                      125     ps

Fall Time Variation                d-tf                                                      125     ps

Duty Cycle                         dt3        Measured Differentially            45          55      %

Skew, output to output       tsk3                         VT = 50%                          65      ps
Jitter, PCI-e SRC phase  tjPCI-ephase14       22MHz/1.5MHz/1.5MHz/10ns,
                                                                                             42      ps
                                                14.31818 MHz REF Clock

Jitter, PCI-e SRC phase  tjPCI-ephase25       22MHz/1.5MHz/1.5MHz/10ns,                      39      ps
                                                     25 MHz REF Clock

Jitter, Cycle to cycle   tjcyc-cyc            Measurement from differential              40  50      ps
                                                           wavefrom

1Guaranteed by design and characterization, not 100% tested in production.

2 All Long Term Accuracy and Clock Period specifications are guaranteed assuming that REFOUT is at 14.31818MHz

or 25 MHz

3 Figures are for down spread.
4 This figure is the peak-to-peak phase jitter as defined by PCI-SIG for a PCI Express reference clock. Please visit

http://www.pcisig.com for additional details

5 +/- 150 ppm for 100 MHz outputs

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                                 ICS9FG108 REV G 04/06/07

                                                       13
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

Electrical Characteristics - REF-14.318/25 MHz

TA = 0 - 70C; VDD = 3.3 V +/-5%; CL = 30 pF (unless otherwise specified)

PARAMETER            SYMBOL           CONDITIONS                                    MIN TYP MAX UNITS Notes

Long Accuracy        ppm              see Tperiod min-max values -300                    0     300 ppm 1

Clock period         Tperiod          14.318MHz output nominal 69.8270 69.8413 69.8550 ns 1,2

Clock period         Tperiod          25.000MHz output nominal 39.9880 40.0000 40.0120 ns 1,2

Output High Voltage  VOH              IOH = -1 mA                                   2.4                     V                            1

Output Low Voltage   VOL              IOL = 1 mA                                               0.4          V                            1

Output High Current  IOH              VOH @MIN = 1.0 V,                             -29        -23 mA                                    1

                                      VOH@MAX = 3.135 V

Output Low Current   IOL              VOL @MIN = 1.95 V,                            29              27      mA                           1

                                      VOL @MAX = 0.4 V

Rise Time            tr1              VOL = 0.4 V, VOH = 2.4 V                      1    1.6        2       ns                           1

Fall Time            tf1              VOH = 2.4 V, VOL = 0.4 V                      1    1.6        2       ns                           1

Duty Cycle           dt1              VT = 1.5 V                                    45              55      %                            1

           Jitter    tjcyc-cyc        VT = 1.5 V                                         350   500          ps                           1

1Guaranteed by design and characterization, not 100% tested in production.

2 All Long Term Accuracy and Clock Period specifications are guaranteed assuming that REFOUT is at 14.31818 or

25.00 MHz

Electrical Characteristics - Phase Jitter (Applies to: Revision D Devices, Revision ID = 3)

PARAMETER            SYMBOL              CONDITIONS                                 MIN  TYP   MAX UNITS Notes

  Jitter, Phase        tj phas eP LL    PCIe Gen 1 specs                                  40   108      ps                            1
                                           (1.5 - 22 MHz)
                                             FBD specs                                   2.23  3 ps rms 1
                                            (11-33 MHz)
                                                                                               3.1 ps rms 1, 2
                                        PCIe Gen 2 specs
                                      (5-16 MHz, 8-16 MHz)

Notes on Phase Jitter:

1 Applicable to all DIF outputs. See http://www.pcisig.com for complete specs. Guaranteed by design and characterization, not tested
in production.

2 Specification applies to revision D and later devices.

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                           ICS9FG108 REV G 04/06/07

                                                                                14
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

                                               DIF Reference Clock

          Common Recommendations for Differential Routing                           Dimension or Value   Unit Figure
                                                                                                         inch 1
L1 length, Route as non-coupled 50 ohm trace.                                       0.5 max              inch 1
                                                                                                         inch 1
L2 length, Route as non-coupled 50 ohm trace.                                       0.2 max              ohm 1
                                                                                                         ohm 1
L3 length, Route as non-coupled 50 ohm trace.                                       0.2 max

Rs                                                                                  33

Rt                                                                                  49.9

                     Down Device Differential Routing                                Dimension or Value  Unit Figure
L4 length, Route as coupled microstrip 100 ohm differential trace.                  2 min to 16 max      inch 1
L4 length, Route as coupled stripline 100 ohm differential trace.                   1.8 min to 14.4 max  inch 1

             Differential Routing to PCI Express Connector                          Dimension or Value Unit Figure
L4 length, Route as coupled microstrip 100 ohm differential trace.
L4 length, Route as coupled stripline 100 ohm differential trace.                   0.25 to 14 max       inch 2

                                                                                    0.225 min to 12.6 max inch 2

Figure 1 Down device routing.

             L1                          L2                                         L4

                               Rs

             L1'                         L2                                         L4'

                               Rs              Rt Rt

HSCL Output                                    L3' L3                                                         PCI Ex Board
    Buffer                                                                                                    Down Device
                                                                                                             REF_CLK Input
Figure 1
                                                                                                         PCI Ex
Figure 2 PCI Express Connector Routing.                                                              Add In Board
                                                                                                    REF_CLK Input
             L1                          L2                                         L4

                               Rs

             L1'                         L2'                                        L4'

                               Rs              Rt Rt

HSCL Output                                    L3' L3
    Buffer

Figure 2

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                                     ICS9FG108 REV G 04/06/07

                                                                                15
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

Alternative termination for LVDS and other common differential signals. Figure 3.

Vdiff           Vp-p Vcm R1                 R2  R3                                  R4        Note

0.45 v          0.22v 1.08 33               150 100                                 100       ICS874003i-02 input compatible
                                                                                              Standard LVDS
0.58            0.28 0.6         33         78.7 137                                100

0.80            0.40 0.6         33         78.7 none 100

0.60            0.3     1.2      33         174 140                                 100

R1a = R1b = R1

Figure_3.

                        L1            L2        R3                                       L4   R4

                                 R1a                                                                    Down Device
                                                                                                      REF_CLK Input
                        L1'           L2'                                                L4'

                                 R1b            R2a R2b

HSCL Output                                     L3' L3
    Buffer

R2a = R2b = R2

Cable connected AC coupled application, figure 4

Component Value                       Note

R5a,R5b         8.2K 5%

R6a,R6b         1K 5%
Cc              0.1 uF

Vcm             0.350 volts

                                                      3.3 Volts

                                                R5a R5b

                             L4                 Cc                                  R6b
                            L4'                          Cc

Figure_4.                                              R6a

                                                                                                PCIe Device
                                                                                              REF_CLK Input

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                          ICS9FG108 REV G 04/06/07

                                                                                16
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

                                                                                                        48-Lead 300 mil SSOP

                N                                       c                                        In Millimeters                          In Inches
                                                                                  L
INDEX                                                                                SYMBOL      COMMON DIMENSIONS                 COMMON DIMENSIONS
AREA                         E1 E
                                                                                          A      MIN           MAX                 MIN              MAX
                12                                                                       A1
                          D                                                               b      2.41          2.80                .095            .110
                                                                                          c
                                                                                          D      0.20          0.40                .008            .016
                                                                                          E
                                                                                         E1      0.20          0.34                .008            .0135
                                                                                          e
                                                                                          h      0.13          0.25                .005            .010
                                                                                          L
                                                                                          N      SEE VARIATIONS                    SEE VARIATIONS
                                                                                          
                                                                                                 10.03         10.68               .395            .420

                                                                                                 7.40          7.60                .291            .299

                                h x 45                                                              0.635 BASIC                       0.025 BASIC

                                                                                                 0.38          0.64                .015            .025

                                                                                                 0.50          1.02                .020            .040

                                                                                                 SEE VARIATIONS                    SEE VARIATIONS

                             A                                                                   0            8                  0               8

                             A1                                                      VARIATIONS         D mm.                            D (inch)
                                                    -C-                                      N
                                                                                             48  MIN           MAX                 MIN              MAX

e                                    SEATING                                                     15.75         16.00               .620            .630
                        b            PLANE

                                .10 (.004) C                                         Reference Doc.: JEDEC Publication 95, MO-118

                                                                                     10-0034

Ordering Information

      ICS9FG108yFLF-T

Example:

  ICS XXXX y F - LF T

                                         Designation for tape and reel packaging

                                         RoHS Compliant (Optional)

                                         Package Type
                                             F = SSOP

                                         Revision Designator (will not correlate with datasheet revision)
                                         Device Type (consists of 3 to 7 digit numbers)

                                         Prefix
                                             ICS

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                                                  ICS9FG108 REV G 04/06/07

                                                                                17
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

                                                                                               48-Lead, 6.10 mm. Body, 0.50 mm. Pitch TSSOP

                N                                        c                                        (240 mil)       (20 mil)
                                                                                   L
INDEX                                                                                                 In Millimeters                       In Inches
AREA                           E1 E
                                                                                      SYMBOL      COMMON DIMENSIONS                 COMMON DIMENSIONS
                12                                             a
                           D                                                               A      MIN           MAX                 MIN               MAX
                                                                                          A1
                                                                                          A2      --            1.20                --               .047
                                                                                           b
                                                                                           c      0.05          0.15                .002             .006
                                                                                           D
                                                                                           E      0.80          1.05                .032             .041
                                                                                          E1
                                                                                           e      0.17          0.27                .007             .011
                                                                                           L
                                                                                           N      0.09          0.20                .0035            .008
                                                                                          
                                                                                         aaa      SEE VARIATIONS                    SEE VARIATIONS

                                                                                                      8.10 BASIC                        0.319 BASIC

                                                                                                  6.00          6.20                .236             .244

                                                                                                      0.50 BASIC                        0.020 BASIC

                                                                                                  0.45          0.75                .018             .030

                                                                                                  SEE VARIATIONS                    SEE VARIATIONS

A2                             A                                                                  0              8                0                8

                                                                                                  --            0.10                --                .004

                               A1                                                     VARIATIONS
                                                      -C-                                     N
                                                                                              48
    e                                  SEATING                                                           D mm.                             D (inch)
                            b          PLANE
                                                                                                  MIN           MAX                 MIN               MAX
                                  aaa C
                                                                                                  12.40         12.60               .488              .496

                                                                                      Reference Doc.: JEDEC Publication 95, MO-153

                                                                                      10-0039

Ordering Information

     ICS9FG108yGLF-T

Example:

ICS XXXX y G - LF T

                                  Designation for tape and reel packaging

                                  RoHS Compliant (Optional)

                                  Package Type
                                      G = TSSOP

                                  Revision Designator (will not correlate with datasheet revision)
                                  Device Type (consists of 3 to 7 digit numbers)

                                  Prefix
                                      ICS

IDTTM/ICSTM Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA                                                   ICS9FG108 REV G 04/06/07

                                                                                18
ICS9FG108
Frequency Generator for CPU, QPI, FBD, PCIe Gen 2 & SATA

Revision History

Rev. Issue Date Description                                                                                   Page #

                  1. Updated SMBus Byte 0 Bit 6 and 4.                                                        9, 15-16

C  6/1/2005 2. Updated LF Ordering Information to RoHS Compliant.                                               2, 17
                                                                                                                1, 6
                  1. Corrected Pin-Type for Pin 5.                                                               14

D  1/13/2006 2. Corrected Revision History Rev. Sequence.                                                         4

E  4/13/2006 1. Added +/- 150 ppm accuracy spec for 100 MHz outputs.

F  4/2/2007 Added Phase Jitter Table

G  4/6/2007 Updated Pin 26 Description.

                  Innovate with IDT and accelerate your future networks. Contact:

                  www.IDT.com

                  For Sales                               For Tech Support

                  800-345-7015                            408-284-6578
                  408-284-8200                            pcclockhelp@idt.com
                  Fax: 408-284-2775

                  Corporate Headquarters                  Asia Pacific and Japan                              Europe

                  Integrated Device Technology, Inc.      Integrated Device Technology                        IDT Europe, Limited
                  6024 Silver Creek Valley Road           Singapore (1997) Pte. Ltd.                          Prime House
                  San Jose, CA 95138                      Reg. No. 199707558G                                 Barnett Wood Lane
                  United States                           435 Orchard Road                                    Leatherhead, Surrey
                  800 345 7015                            #20-03 Wisma Atria                                  United Kingdom KT22 7DE
                  +408 284 8200 (outside U.S.)            Singapore 238877                                    +44 1372 363 339
                                                          +65 6 887 5505

   TM             2006 Integrated Device Technology, Inc. All rights reserved. Product specifications subject to change without notice. IDT and the IDT logo are trademarks of Integrated

                  Device Technology, Inc. Accelerated Thinking is a service mark of Integrated Device Technology, Inc. All other brands, product names and marks are or may be trademarks

                  or registered trademarks used to identify products or services of their respective owners.

                  Printed in USA

                                                      19
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

ICS9FG108yFLF-T器件购买:

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved