电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

IC-NV

器件型号:IC-NV
厂商名称:iC-Haus GmbH
厂商官网:http://www.ichaus.biz
下载文档

器件描述

6-BIT Sin/D FLASH CONVERTER

IC-NV器件文档内容

iC-NV                                                                                        Rev C1, Page 1/19
                                                                    APPLICATIONS
6-BIT Sin/D FLASH CONVERTER                                          Angle interpolation from ortho-

FEATURES                                                                 gonal sinusoidal input signals
                                                                     Linear and rotary encoders
Fast flash converter                                              MR sensor systems
Integrated glitch filter; minimum transition distance can be set
                                                                    PACKAGES
     using the optional resistor
Selectable resolution of up to 64 steps per cycle and up to

     16-fold interpolation
Integrated instrumentation amplifiers with adjustable gain
Direct connection of sensor bridges, no external components

     required
200kHz input frequency with the highest resolution
Incremental A QUAD B output of up to 3.2MHz
Reversed A/B phase selectable
Index signal processing
Sensor bridge calibration supportable by analog/digital test

     signals
Low power consumption from single 5V supply
TTL- /CMOS-compatible outputs
Inputs and outputs protected against destruction by ESD

                                                                    TSSOP20

BLOCK DIAGRAM

Copyright 2007, iC-Haus                                           www.ichaus.com
iC-NV

6-BIT Sin/D FLASH CONVERTER

                                                             Rev C1, Page 2/19

DESCRIPTION

iC-NV is a monolithic A/D converter which produces two digital A/B incremental signals phase-shifted at 90
from two sinusoidal input signals, also phase-shifted at 90.

The converter operates on the flash principle with fast single comparators. The back-end signal processing
circuit includes a no-delay glitch filter which can be set so that only clearly countable incremental signals are
generated. The minimum transition distance for outputs A and B can be set via an external resistor and
adapted to suit the application on hand. For static input signals hysteresis prevents the switching of the
outputs.

By programming the pins the interpolator can be set to nine different resolutions between 4 and 64 angle steps
per cycle; multiplication values of between 1 and 16 are possible for the frequency. The phase relation between
the sine/cosine input signals and the A/B incremental signals generated can be selected here.

The device also incorporates an index signal processing circuit which generates a digital zero pulse at Z
dependent on the analog sine/cosine input signals and the enable input ZERO. Alternatively, the converter
MSB can also be output at Z for synchronization purposes in an absolute measuring system.

The input amplifiers are configured as instrumentation amplifiers and permit sensor bridges to be directly
connected without the need for external resistors. The input amplification has nine selectable settings which
have been graded to suit standard sensor signals of between ca. 10mVpk and 1Vpk. If external calibration of
the sensor bridge is required, eg. with regard to offset, various test functions can be activated. By this the
amplified analog input signals come available at the outputs, for instance.

PACKAGES TSSOP20 to JEDEC Standard  PIN FUNCTIONS

PIN CONFIGURATION TSSOP20 4.4mm     No. Name       Function

(top view)

                                    1 PCOS         Input Cosine %
                                    2 NCOS         Input Cosine &
                                    3 SG1          Gain Select Input
                                    4 SG0          Gain Select Input
                                    5 VREF         Reference Voltage Output
                                    6 ROT S6       A/B Phase Selection Input / Test Signal Output
                                    7 SF1 S5       Resolution Selection Input / Test Signal Output
                                    8 SF0 S4       Resolution Selection Input / Test Signal Output
                                    9 GND          Ground (digital)
                                    10 Z (MSB) S3  Index Signal Output Z (MSB Output when
                                                   ROT= open) / Test Signal Output
                                    11 B      S2   Incremental Output B / Test Signal Output
                                                   Incremental Output A / Test Signal Output
                                    12 A      S1   +5 V Supply Voltage (digital)
                                                   Min. Transition Distance Preset Input
                                    13 VDD         (use is optional; can be wired to VCC)
                                                   +5 V Supply Voltage (analog)
                                    14 RCLK        Ground (analog)
                                                   Index Signal Enable Input %
                                    15 VCC         Index Signal Enable Input &
                                    16 GNDA        Input Sine %
                                    17 PZERO       Input Sine &
                                    18 NZERO
                                    19 PSIN
                                    20 NSIN

                                    External connections linking VCC to VDD and GND to GNDA are
                                    required.
iC-NV

6-BIT Sin/D FLASH CONVERTER

                                                                                                               Rev C1, Page 3/19

ABSOLUTE MAXIMUM RATINGS

Values beyond which damage may occur; device operation is not guaranteed.

Item Symbol Parameter                            Conditions                                        Fig.                  Unit

                                                                                                         Min.  Max.
                                                                                                         -0.3
G001 VCC    Supply Voltage analog                                                                        -0.3  6         V
                                                                                                         -0.3
G002 VDD    Supply Voltage digital                                                                             6         V
                                                                                                         -50
G003 V()    Voltage at                           V() < VCC+0.3V                                          -50   6         V
            NSIN, PSIN, NCOS, PCOS, NZERO,       V() < VDD+0.3V                                          -50
            PZERO, SG1, SG0, RCLK                                                                        -50
            SF1, SF0, ROT, A, B, Z               pulse duration < 10s                                   -10
                                                 100pF discharged through 1.5k
G004 Imx(VCC) Current in VCC                                                                             -100  50        mA

G005 Imx(GNDA) Current in GNDA                                                                           -40   50        mA
                                                                                                         -40
G006 Imx(VDD) Current in VDD                                                                                   50        mA

G007 Imx(GND) Current in GND                                                                                   50        mA

G008 Imx()  Current in                                                                                         10        mA
            NSIN, PSIN, NCOS, PCOS,
            NZERO, PZERO, SG1, SG0, VREF,
            RCLK, SF1, SF0, ROT, A, B, Z

G009 Ilu()  Pulse Current in all pins                                                                          100       mA
            (Latch-up strength)

EG1 Vd()    ESD Susceptibility at all pins                                                                     2         kV

TG1 Tj      Operating Junction Temperature                                                                     150       C
TG2 Ts      Storage Temperature Range
                                                                                                               165       C

THERMAL DATA                                     Conditions                                        Fig.                  Unit

Operating Conditions: VCC= VDD= 5V 10%
Item Symbol Parameter

                                                                                                         Min. Typ. Max.

T1 Ta       Operating Ambient Temperature                                                                -25       85    C
            Range

            (extended temperature range of
            -40 to 125 C available on request)

All voltages are referenced to ground unless otherwise noted.
All currents into the device pins are positive; all currents out of the device pins are negative.
iC-NV

6-BIT Sin/D FLASH CONVERTER

                                                                                                 Rev C1, Page 4/19

ELECTRICAL CHARACTERISTICS

Operating Conditions: VCC= VDD= 5V 10%, Tj= -40..125C, unless otherwise noted

Item Symbol Parameter                           Conditions                        Tj Fig.                          Unit
                                                                                   C                  Max.
                                                                                           Min.  Typ.

Total Device                                                                               4.5

001 VCC,      Permissible Supply Voltage                                                     2         5.5   V
        VDD                                                                                  1
              Supply Current in VCC             fin()= 200kHz; A, B, Z open                0.4         15    mA
002 I(VCC)    Supply Current in VDD             fin()= 200kHz; A, B, Z open                0.3
                                                                                                       5     mA
003 I(VDD)                                                                                 -1.5

004 Von       Power-On Reset Threshold                                                     0.3         3.8   V
005 Voff      Power-Down Reset Threshold
006 Vhys      Power-On Reset Hysteresis                                                     -7         2.2   V
                                                                                           -10
                                                                                           -50         1.8   V
                                                                                            95
007 Vc()hi    Clamp Voltage hi at               Vc()hi= V() -VCC;                           98         1.6   V
              NSIN, PSIN, NCOS, PCOS,           I()= 1mA, other pins open                  500
              NZERO, PZERO, SG1, SG0,                                                      2.3
              ROT, SF1, SF0, VREF, RCLK                                                     10
                                                                                            15
008 Vc()lo    Clamp Voltage lo at               I()= -1mA, other pins open                             -0.3
009 Vc()hi                                                                                  -1
              NSIN, PSIN, NCOS, PCOS,                                                       -2
                                                                                           -10
              NZERO, PZERO, SG1, SG0,
                                                                                            48
              ROT, SF1, SF0, VREF, RCLK, A,
                                                                                            47
              B, Z                                                                          23
                                                                                            12
              Clamp Voltage hi at               Vc()hi= V()-VDD;                             6         1.6   V
              A, B, Z                           I()= 1mA, other pins open                    3
                                                                                            45
Input Amplifiers NSIN, PSIN, NCOS, PCOS         Vin() see table gain select                490
101 Vos() Input Offset Voltage                 GAIN= 10..66                                30
                                                GAIN= 3..7.1                               420
                                                                                                       7     mV

                                                                                                       10    mV

102 Iin()     Input Current                     V()= 0V.. VCC                                          50    nA

103 G()       Gain                              GAIN following table gain select                       101   %
104 Grel      Gain Ration SIN/COS               GAIN following table gain select
                                                                                                       102   %

105 fhc       Cut-off Frequency                 GAIN= 66.667                                                 kHz
                                                GAIN= 3.03                                                   MHz

106 SR        Slew Rate                         GAIN= 66.667                                                 V/s
                                                GAIN= 3.03                                                   V/s

Signal Processing: Converter Accuracy

201 AAabs Absolute Angle Accuracy               referred to 360 input signal,
                                                GAIN= 3.03;
                                                VPin= 2...2.6 Vpp, VNin= 2.5 Vdc                       1     DEG
                                                VPin= 1...1.3 Vpp, VNin= 2.5 Vdc
                                                                                                       2     DEG

202 AArel Relative Angle Accuracy               referred to period of A, B        7                    10    %

                                                GAIN= 3.03

VREF                                            I(VREF)= -1mA..+1mA                                    52 %VCC
401 V(VREF) Reference Voltage at VREF

Signal Processing: Transition Distance Control

501 RCLK      Permissible Resistor at           DIV= 1 (IPF= 10, 12, 16)                               500   k
              RCLK vs. GNDA                     DIV= 2 (IPF= 5, 8)
                                                DIV= 4 (IPF= 3, 4)                                     500   k
                                                DIV= 8 (IPF=2)
                                                DIV= 16 (IPF= 1)                                       500   k

                                                                                                       500   k

                                                                                                       500   k

502 DT()      Minimum Transition Distance       R(RCLK, GNDA)= 47K 1%;

                                                DIV= 1                            4                    78    ns

                                                DIV= 16                           2                    1000 ns

503 DT()      Minimum Transition Distance       V(RCLK)= VCC;
                                                DIV= 1
                                                DIV= 16                                                78    ns

                                                                                                       1000 ns
iC-NV

6-BIT Sin/D FLASH CONVERTER

                                                                                                Rev C1, Page 5/19

ELECTRICAL CHARACTERISTICS

Operating Conditions: VCC= VDD= 5V 10%, Tj= -40..125C, unless otherwise noted

Item Symbol Parameter                       Conditions                           Tj Fig.                          Unit
                                                                                  C                  Max.
                                                                                          Min.  Typ.

Zero Comparator                                                                           -20
                                                                                          -50
701 Vos() Input Offset Voltage              V()= Vcm()                                    1.4         20   mV
                                                                                            0
702 Iin()  Input Current                    V()= 0V.. VCC                                             50   nA
                                                                                           60
703 Vcm() Common-Mode Input Volt. Range                                                    25         VCC-1.5 V
                                                                                           43
704 Vdm() Differential Input Voltage Range                                                 45         VCC  V

Signal Processing: Inputs SG1, SG0, ROT, SF1, SF0

801 Vt()hi Input Threshold Voltage hi                                                                 78 %VCC

802 Vt()lo Input Threshold Voltage lo                                                                 40 %VCC

803 V0()   Mid Level Voltage                                                                          57 %VCC

804 Ri()   Input Resistance                                                                     150   220  k

Signal Processing: Outputs A, B, Z

D01 Vs()hi Saturation Voltage hi            Vs()hi= VDD-V(); I()= -4mA                                0.4  V

D02 Vs()lo Saturation Voltage lo            I()= 4mA                                                  0.4  V

D05 tr()   Rise Time                        CL()= 50pF                                                60   ns

D06 tf()   Fall Time                        CL()= 50pF                                                60   ns

ELECTRICAL CHARACTERISTICS: Diagrams

Fig. 1: Adjusting the minimum transition distance          Fig. 2: Similar to Figure 1; the minimum transition
via resistor RCLK (given typical at 5V, 27C; for          distance can be reduced by smaller resistors
IPF= 1 within 5V 10% and -40..+125C ranges).             RCLK.
iC-NV

6-BIT Sin/D FLASH CONVERTER

                                                     Rev C1, Page 6/19

Fig. 3: Adjusting the minimum transition distance    Fig. 4: Similar to Figure 3; minimum transition
via resistor RCLK.                                   distance for smaller RCLK resistor values.

Fig. 5: Temperature drift of the minimum transition  Fig. 6: Temperature drift of the reduced minimum
distance versus 27C (VDD= 5V).                      transition distance versus 27C (VDD= 5V).

Fig. 7: Definition of the relative angle accuracy.
iC-NV

6-BIT Sin/D FLASH CONVERTER

                                                                            Rev C1, Page 7/19

DESCRIPTION OF FUNCTIONS

Input Amplifiers
Input stages SIN and COS are configured as instrumentation amplifiers. The gain is dependent on the amplitude
of the input signal and set via pins SG0 and SG1 according to the following table. So that the DC level to be
adjusted half of the supply voltage is available at VREF.

GAIN SELECT

                                     Sine/Cosine Input Signal Levels Vin()

                     Amplitude                      Average value (DC)

SG1   SG0     Gain     differential   single ended     differential           single ended

  hi    hi   66.667  up to 60mVpp    up to 120mVpp  0.7V .. VCC-1.2V        0.7V .. VCC-1.2V
  hi  open   50.000  up to 80mVpp    up to 160mVpp  0.7V .. VCC-1.2V        0.7V .. VCC-1.2V
  hi         33.333  up to 120mVpp   up to 240mVpp  1.2V .. VCC-1.2V        1.2V .. VCC-1.3V
open    lo   20.000   up to 0.2Vpp                  1.2V .. VCC-1.2V        1.2V .. VCC-1.3V
open    hi   14.300  up to 0.28Vpp    up to 0.4Vpp  0.7V .. VCC-1.3V        0.8V .. VCC-1.4V
open  open   10.000   up to 0.4Vpp   up to 0.56Vpp  1.2V .. VCC-1.3V        1.3V .. VCC-1.5V
  lo    lo   7.125   up to 0.56Vpp    up to 0.8Vpp  1.2V .. VCC-1.4V        1.4V .. VCC-1.7V
  lo    hi   4.000                    up to 1.1Vpp  1.2V .. VCC-1.6V        1.6V .. VCC-2.1V
  lo  open   3.030     up to 1Vpp                   1.2V .. VCC-1.7V        1.8V .. VCC-2.4V
        lo            up to 1.3Vpp     up to 2Vpp
                                      up to 2.6Vpp

Converter Core, Transition Distance Control
For each of the 64 comparator levels the sine/cosine input signals are calculated according to the theorem of
addition and are fed into single comparators. This procedure guarantees a very high converter frequency yet also
means that consecutive comparators can switch in a very short space of time in the event of input signal
disturbances.

The comparator outputs are thus fed into a transition distance control unit. This monitors the temporal sequence
of the switching operations in such a way that each event is delayed by the length of the settable minimum gap
to the previous event. If no errors arise the transitions pass the control unit without a time delay. Synchronization
with a fixed clock pulse does not occur.

The minimum transition distance is set via an external resistor positioned between RCLK and GNDA. Alterna-
tively, pin RCLK can be shorted to VCC. Depending on the resolution maximum input frequencies of at least
200kHz are then guaranteed (see table of resolution).

Digital Processing Unit
The transition distance control unit is followed by the digital processing unit. This is where the transition events
are converted into a pulse sequence for the incremental outputs A and B. The square-wave signals generated
have a phase shift of +90 or -90, depending on the direction of rotation. The phase relation between the
sine/cosine input signals and the A/B output signals can be set using programming pin ROT.

Alternatively, the MSB of the converter can be output to Z when ROT is high. With the zero signal this changes
to high and has the pulse length of half a cycle. This signal can be used to synchronize the high-order tracks of
an absolute-value encoder device.
iC-NV

6-BIT Sin/D FLASH CONVERTER

                                                                        Rev C1, Page 8/19

A/B OUTPUT PHASE SELECTION

ROT           Input signals      Output signals A, B; Z

  lo  positive; COS leading SIN        B leading A; Z
  lo  negative; SIN leading COS        A leading B; Z
open  positive; COS leading SIN     B leading A; MSB
open  negative; SIN leading COS     A leading B; MSB
  hi  positive; COS leading SIN        A leading B; Z
  hi  negative; SIN leading COS        B leading A; Z

Resolution, frequency ranges
Nine different resolutions or interpolation factors (IPF) can be programmed via inputs SF0 and SF1. Resolutions
16, 12 and 10 are generated at the core of the converter itself. Resolutions of less than 10 are produced by
division DIV in the digital processing unit. The minimum transition distance at outputs A and B corresponds to that
of the transition distance control multiplied by the divisor of the digital processing unit.

The minimum output transition distance (maximum output frequency) should be adjusted to tarry with the overall
system (bandwidth of the transfer medium, sampling rate of the counter). The maximum input frequency is
determined by the transition distance control and the resolution of the converter core (16, 12 or 10). This
frequency can be increased for resolutions of less than 10 with an external resistor at RCLK. The following table
gives possible settings.

RESOLUTION

SF1   SF0   IPF    DIV                       finMAX             finMAX
                 internal                                for RCLK= VCC
hi    hi    16   division        200 kHz, RCLK= 47 k     or RCLK= 47 k
                                 260 kHz, RCLK= 47 k
hi    open  12       1           320 kHz, RCLK= 47 k          200 kHz
                     1           400 kHz, RCLK= 23 k          260 kHz
hi    lo    10       1           640 kHz, RCLK= 23 k          320 kHz
                     2           800 kHz, RCLK= 12 k          200 kHz
open  hi    8        2           1.04 MHz, RCLK= 12 k         320 kHz
                     4            1.6 MHz, RCLK= 6 k          200 kHz
open open   5        4           (3.2 MHz), RCLK= 3 k         260 kHz
                     8                                        200 kHz
open  lo    4       16                                        200 kHz

lo    hi    3

lo    open  2

lo    lo    1
iC-NV

6-BIT Sin/D FLASH CONVERTER

                                                                                                                          Rev C1, Page 9/19

Hysteresis
iC-NV has an angular hysteresis which is independent of the input amplitude and phase. It prevents the outputs
from switching when the inputs are static. The following diagram shows the effect this has with an interpolation
factor of 8..

Fig. 8: Effect of angle hysteresis

When the direction of rotation is reversed the integrated hysteresis circuit prompts the change in direction to be
signaled at the outputs; the hysteresis causes a delay here. According to the resolution the hysteresis is set to
one of the following fixed values.

ANGLE HYSTERESIS

Interpolation factor        1   2     3     4              5    8       10   12   16

Hysteresis DEG        5,625 5,625 7,5 5,625            9   5,625  9   7,5 5,625

    referred to       1/64      1/32  1/16  1/16           1/8  1/8     1/4  1/4  1/4
    A/B period

Zero pulse
One zero pulse (index) is generated per cycle from the sine/cosine inputs. To be output to Z it must be enabled
by the comparator at differential inputs PZERO and NZERO. The width of the zero pulse is a quarter of the length
of the A and/or B signal output cycle. When Z is high, simultaneously A&B are high. The position of the zero pulse
dependent on the interpolation factor and the direction of rotation is given in the following table.

INDEX POSITION

     positive direction               negative direction
                                           of rotation
IPF              of rotation
                                         39,375 .. 45
16               45.. 50,625             37,5 .. 45
                                            36 .. 45
12               45.. 52,5              33,75 .. 45
                                            27 .. 45
10               45.. 54
                                      28,125 .. 50,625
8    39,375.. 50,625                    22,5 .. 52,5

5                36 .. 54           16,875 .. 61,875
                                      354,375 .. 84,625
4    33,75 .. 56,25

3                30.. 60

2                22,5 .. 67,5

1                0 .. 90
iC-NV

6-BIT Sin/D FLASH CONVERTER

                                                                                                                         Rev C1, Page 10/19

Oscilloscope diagrams
The following diagrams give the input and output signals for various directions of rotation and ROT settings for
interpolation factors 1 and 16.

Fig. 9: ROT= lo/open, COS leading SIN  Fig. 10: ROT= lo/open, SIN leading COS

Fig. 11: ROT= hi, COS leading SIN      Fig. 12: ROT= hi, SIN leading COS
iC-NV

6-BIT Sin/D FLASH CONVERTER

                                                                                                                         Rev C1, Page 11/19
Test functions
Device iC-NV features internal test functions which can be used to ease sensor bridge calibration procedures if
such are required. To enable test operation, a threshold current of approx. 1mA present at pin RCLK must be
exceeded during power up. Subsequently, four different test modes are selectable starting with mode 3 set
initially.

Fig. 13: Activating test functions via pin RCLK.
iC-NV                                                                      Rev C1, Page 12/19

6-BIT Sin/D FLASH CONVERTER

Description of test signals

MODE 3                                                           MODE 1
ZK un-gated index/zero comparator output                         CLK, UP, DN
EXKA all comparators EXOR-gated
SIN, NSIN, COS, NCOS                                                        Control signals for external counters.

           amplifier outputs (signal valid with no load          MODE 2
           only)                                                 NENOS, CLK, DALL

MODE 0                                                                      Test signals for iC-Haus device test.
KA(0) Comparator 0-180

           Duty cycle indicates offset of sine signal.
KA(16) Comparator 90-270

           Duty cycle indicates offset of cosine sig-
           nal.
KA(X): KA(8) EXOR KA(24)
           Comparator 45-225
           Duty cycle indicates amplitude ratio of
           sine/cosine signal. Offset calibration must
           be performed first.

Test Mode S1 (A)  S2 (B)                                 S3 (Z)  S4 (SF0)  S5 (SF1)  S6 (ROT)
                  EXKA                                   SIN     NSIN      COS       NCOS
3  ZK             KA(16)                                 KA(X)
                  UP                                     DN
0  KA(0)          CLK                                    DALL

1  CLK

2  NENOS
iC-NV                                                      Rev C1, Page 13/19

6-BIT Sin/D FLASH CONVERTER

APPLICATIONS INFORMATION
Principal Input Circuits

Fig. 14: Input circuit for voltage signals of 1Vpp with    Fig. 15: Input circuit for current signals of 11A. In
no ground reference. When grounds are not separa-          this circuit offset adjustment is not possible.
ted the connection NSIN to VREF must be omitted.

Fig. 16: Input circuit for single-side voltage or current  Fig. 17: Simplified input wiring for single-side voltage
source signals with ground reference (adaptation via       signals with ground reference.
resistors R3, R4).

Fig. 18: Input circuit for differential current sink
sensor outputs, eg. using Opto Encoder iC-WG.
iC-NV                                                                             Rev C1, Page 14/19

6-BIT Sin/D FLASH CONVERTER

Wiring photodiode arrays with common cathodes

Fig. 19: Wiring scheme with offset adjustment possi-   Fig. 20: Additional adjustment possibility for ampli-
bility; the resistor values must be selected with re-  tude differences; settings at P3 must be done first.
spect to the photo currents available (eg. 65k for
max. 16Apk at GAIN= 3, or 1A at GAIN= 50
respectively).

Fig. 21: Photodiode scanning circuit using ET2010 pre-amp and adjustment device.
iC-NV                                                  Rev C1, Page 15/19

6-BIT Sin/D FLASH CONVERTER

Wiring photodiode arrays with common anodes

Fig. 22: Wiring scheme with offset adjustment possi-   Fig. 23: Additional adjustment possibility for ampli-
bility; the resistor values must be selected with      tude differences; settings at P3 must be done first.
respect to the photo currents available (eg. 65k for
max. 16A pk at GAIN= 3, or 1A at GAIN= 50
respectively).

Wiring magneto-resistor bridge sensors

Fig. 24: Wiring MR sensor bridges with offset adjust-  Fig. 25: Wiring MR half-bridge sensors with offset
ment possibility; setup pins remaining open can be     adjustment possibility.
linked to VREF to enhance interference immunity.
iC-NV                                 Rev C1, Page 16/19

6-BIT Sin/D FLASH CONVERTER

MR Sensor System Application Example

Fig. 26: Complete MR sensor system for 24V environment featuring low-noise switch-mode power supply linear
regulator combo iC-WD and line driver iC-WE, enabling data transmission via 100m cable length. The maximum
output frequency is limited to approx. 280kHz by R1= 500k to comply with speed-limited external counters (pins
SF1 and SF0 are open and select IPF= 5). C7/C8 can help to improve noise immunity additionally, for instance
with motor applications.
iC-NV

6-BIT Sin/D FLASH CONVERTER

                                                                        Rev C1, Page 17/19

DEMO BOARD

The iC-NV device is equipped with a Demo Board for test purposes. Figures 10 to 12 show the wiring as well
as the top and bottom layout of the test PCB.

Fig. 27: Circuit diagram of the demo board (delivery comes without pot
assembly; the corresponding switch must remain set to high).

Fig. 28: Demo Board (components side)  Fig. 29: Demo Board (bottom side)
iC-NV

6-BIT Sin/D FLASH CONVERTER

                             Rev C1, Page 18/19

This specification is for a newly developed product. iC-Haus therefore reserves the right to change or update, without notice, any information contained herein,
design and specification; and to discontinue or limit production or distribution of any product versions. Please contact iC-Haus to ascertain the current data.
Copying even as an excerpt is only permitted with iC-Haus approval in writing and precise reference to source.
iC-Haus does not warrant the accuracy, completeness or timeliness of the specification on this site and does not assume liability for any errors or omissions in
the materials. The data specified is intended solely for the purpose of product description. No representations or warranties, either express or implied, of
merchantability, fitness for a particular purpose or of any other nature are made hereunder with respect to information/specification or the products to which
information refers and no guarantee with respect to compliance to the intended use is given. In particular, this also applies to the stated possible applications or
areas of applications of the product.
iC-Haus conveys no patent, copyright, mask work right or other trade mark right to this product. iC-Haus assumes no liability for any patent and/or other trade
mark rights of a third party resulting from processing or handling of the product and/or any other use of the product.
As a general rule our developments, IPs, principle circuitry and range of Integrated Circuits are suitable and specifically designed for appropriate use in technical
applications, such as in devices, systems and any kind of technical equipment, in so far as they do not infringe existing patent rights. In principle the range of use
is limitless in a technical sense and refers to the products listed in the inventory of goods compiled for the 2007 export trade statistics issued by the Bureau of
Statistics in Wiesbaden in December 2006, for example, or to any product in the product catalogue published for the 2007 exhibition in Hanover (Hannover-
Messe).
We understand suitable application of our published designs to be state-of-the-art technology which can no longer be classed as inventive under the stipulations
of patent law. Our explicit application notes are to be treated only as mere examples of the many possible and extremely advantageous uses our products can
be put to.
iC-NV                                                                                  Rev C1, Page 19/19

6-BIT Sin/D FLASH CONVERTER

ORDERING INFORMATION

Type               Package        Order designation
iC-NV              TSSOP20 4.4mm  iC-NV TSSOP20
Demo Board                        EVAL NV1D

For technical support, information about prices and terms of delivery please contact:

iC-Haus GmbH       Tel +49-6135-9292-0
Am Kuemmerling 18  Fax +49-6135-9292-192
D-55294 Bodenheim  http://www.ichaus.com
GERMANY            E-mail sales@ichaus.com

Appointed local distributors: http://www.ichaus.de/support_distributors.php
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
搜索索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved