电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

IC-NESO8

器件型号:IC-NESO8
厂商名称:iC-Haus GmbH
厂商官网:http://www.ichaus.biz
下载文档

器件描述

LIGHT-GRID PULSE RECEIVER

IC-NESO8器件文档内容

iC-NE                                                                                                             Rev E1, Page 1/9

LIGHT-GRID PULSE RECEIVER                                                               APPLICATIONS
                                                                                        o Light curtains
FEATURES                                                                                o Light barriers
                                                                                        o Electro-sensitive protective
o Photoelectric amplifier adapted to standard photodiodes
o Built-in bandpass filter with 300 kHz center frequency                                   equipment (ESPE)
o Differential current-signal output with open drain low-side
                                                                                        PACKAGES
    drivers
o Nonlinear transfer function results in wide dynamic range of                                                 SO8             MSOP8

    100 nA to 1.5 mA for pulsed photocurrents
o Fast flash recovery time of max. 30 s
o Recovery time below 10 s for excessive photocurrents of up

    to 1.8 mA
o 3-step shift register and control logic
o Compatible to CMOS levels
o Single 5 V supply
o Low standby current; circuit activation by input data
o Power-down reset
o Suited for high-risk applications according to IEC 61496-1
o ESD protection

o Option: extended temperature range of -20 to 85 C

BLOCK DIAGRAM

                                  +5V
                                      2

                                  VDD                                                                                OUTPUT        SN 5
                                                                                                                                    SP 4
                                           BP-AMPLIFIER                  iC-NE                                           BIAS
                                                                                                                               DOUT 6
PHOTO                                                                                                      EN          BIAS
DIODE 8 PD                                                                                                INH  LOGIC OUTPUT
                                                                                                               POWER DOWN
                                           EN
                                                                                                                     RESET
                          LOGIC                       CONTROL LOGIC
                          INPUTS           1

1 DIN                                       FF1            FF2            FF3

                           6A                        Q1             Q2             Q3
3 CLK                                      DQ             DQ             DQ
                                            C              C              C
                           6A
                                             R              R              R

                                  GND
                                        7

Copyright 2007 iC-Haus                                                                                            http://www.ichaus.com
iC-NE

LIGHT-GRID PULSE RECEIVER

                                                             Rev E1, Page 2/9

DESCRIPTION

The iC-NE device is a light-grid receiver IC. Typi-          tial current output. The differential outputs SP and
cal applications cover light curtains, light barriers and    SN are powered up to an equal current, as far as the
electro-sensitive protective equipment in general.           attached photodiode does not receive any changes
                                                             in light.
Integrated on a single silicon chip the iC-NE contains
a bandpass amplifier with a center frequency of typi-        The rising edge of a received light pulse (which pro-
cally 300 kHz, a differential current-signal output plus     duces an increase of photocurrent), causes the out-
control logic to activate the amplifier and the output.      put current at SP to increase and at SN to decrease
Deactivated, the current consumption is very low and         by an equal value. The sum of I(SP) + I(SN) is kept
the current-signal outputs SN and SP are switched to         constant. For light curtain applications in which only
high impedance (zero current).                               one device is activated at a time, the outputs SN and
                                                             SP can be attached to a two-wire bus.
The logic consists of a three-stage shift register in
which the first two stages are triggered by the rising       After processing the serial input data at DIN, the ac-
edge of the clock input CLK. The third flipflop is trig-     tivated amplifier and output automatically return to
gered with the falling clock edge, which produces an         standby mode, when the clock input receives the sec-
artificial delay in order to avoid race conditions when      ond rising edge. Therefore, a chain circuitry with mul-
shifting the input data via the serial output to the next    tiple beams has to be set up with just a single data
device in the chain.                                         bit within a shift cycle.

The bandpass amplifier is activated when DIN reads           The IC contains protective diodes to prevent destruc-
a logical 1. The output stage still remains dis-             tion by ESD. Logic input pins feature Schmitt-trigger
abled (zero current) until the output of the first flipflop  characteristics for high noise immunity. All pins are
changes to 1. This activates the bias for the com-           short-circuit proof.
plete signal path from light detection to the differen-

PACKAGES SO8, MSOP8 to JEDEC Standard                        PIN FUNCTIONS
                                                             No. Name Function
PIN CONFIGURATION SO8
(top view)                                                     1 DIN Data Input
                                                                2 VDD +5 V Supply Voltage
             1          NE                8                     3 CLK Clock Input
                                                                4 SP Pos. Differential Current Output
DIN               code...                     PD               5 SN Neg. Differential Current Output
                ...                                             6 DOUT Data Output
             2                            7                     7 GND Ground
                                                                8 PD Photocurrent Input,
VDD                                            GND
                                                                             photodiode cathode
             3                            6

CLK                                            DOUT

             4                            5

  SP                                           SN

PIN CONFIGURATION MSOP8            iC-NE  PD
(top view)                      Code      GND
                                          DOUT
                               1          SN
                       DIN
                     VDD
                      CLK
                        SP
iC-NE

LIGHT-GRID PULSE RECEIVER

                                                                                                         Rev E1, Page 3/9

ABSOLUTE MAXIMUM RATINGS

Beyond these values damage may occur; device operation is not guaranteed.

Item Symbol Parameter                             Conditions                                                          Unit
No.                                                                                                      Max.
                                                                                                   Min.
G001 VDD   Voltage at VDD                                                                          -0.5  7      V
                                                                                                   -0.5
G002 V()   Voltage at DIN, CLK, DOUT, SN, SP,                                                            VDD +  V
           PD                                                                                      -40
                                                                                                   -40   0.5

G003 Vd()  ESD Susceptibility at DIN, CLK, DOUT, HBM, 100 pF discharged through 1.5 k                    2      kV
           PD, SN, SP

G004 Tj    Junction Temperature                                                                          150    C

G005 Ts    Storage Temperature                                                                           150    C

THERMAL DATA

Operating Conditions: VDD = 5 V 10%

Item Symbol Parameter                             Conditions                                                                      Unit
No.                                                                                                Min. Typ. Max.

T01 Ta     Operating Ambient Temperature Range                                                     0     70 C
           (extended temperature range of -20 to
           85 C on request)

All voltages are referenced to ground unless otherwise stated.
All currents into the device pins are positive; all currents out of the device pins are negative.
iC-NE

LIGHT-GRID PULSE RECEIVER

                                                                                                                       Rev E1, Page 4/9

ELECTRICAL CHARACTERISTICS

Operating Conditions: VDD = 5 V 10%, V(SN, SP) = VDD - 2 V...VDD, Tj = -20...85 C, unless otherwise stated

Item Symbol Parameter                           Conditions                                                                                         Unit
No.                                                                                                             Min. Typ. Max.

Total Device

001 VDD       Permissible Supply Voltage                                                                        4.5         5.5   V
              Range

002 VDD       Required Supply Voltage for logic decreasing voltage VDD                                          1.7               V
              function

003 I(VDD)    Supply Current in VDD (Standby) DIN = lo, CLK = hi or lo: BP-amplifier and out-                               60    A
                                                            put stage disabled, logic levels: lo = 0...0.45 V,
                                                            hi = VDD - 0.45 V...VDD

004 I(VDD) Supply Current in VDD                EN = hi: BP-amplifier activated, INH = hi: out-                             0.5 mA
                                                put stage disabled, I(PD) = -15...0 A
                                                Tj = 27 C                                                             0.3        mA

005 I(VDD) Supply Current in VDD                EN = hi, INH = lo: BP-amplifier and output                                  3.0 mA
                                                stage activated
                                                Tj = 27 C                                                             1.1        mA

006 VDDon     Turn-on Threshold VDD                                                                                         4.2   V
              (Power-on release)

007 VDDoff    Undervoltage Threshold at VDD decreasing voltage VDD                                              2.6               V
              (Power-down reset)

008 VDDhys Hysteresis                           VDDhys = VDDon - VDDoff                                         200         500 mV

009 Vc()hi    Clamp Voltage hi at DIN, CLK, Vc()hi = V() - VDD, I() = 1 mA                                      0.4         1.25  V
              DOUT, PD, SN, SP

010 Vc()lo    Clamp Voltage lo at DIN, CLK, I() = -10 mA, VDD = 0 V, other pins open                            -1.25       -0.4  V
              DOUT, PD, SN, SP

Bandpass Amplifier and Output Stage PD, SN, SP

101 C(PD)     Permissible capacitance at PD                                                                                 100 pF

102 V(PD)     Voltage at PD                                                                                            0.9        V

103 I(PD)     Permissible DC-photocurrent in                                                                    -15         0     A
              PD (ambient light supression)

104 I(PD)mg Monotone Gain Range of I(PD)pk |Ipn()| increases or remains constant when                           -1.5        0     mA

                                                |I(PD)pk| increases (see Fig. 3)

105 twhi      Permissible Photocurrent Pulse (see Fig. 3, 4)                                                    1.0               s
              Duration

106 twlo      Permissible Photocurrent Pause 2nd Gpk  90% 1st Gpk resp. of single pulse                         2.0               s

              Duration                          (see Fig. 4)

107 trec      Flash Recovery Time               I(PD)pk = -1.8 mA                                                           10    s

108 trec      Power-Flash Recovery Time         I(PD)pk = -5 mA, magnitude of photocurrent                                  30    s
                                                integral equals 15 mAs

109 Gpk       Pulse Current Gain                Gpk = (Ipn() - IO  ISUM) / I(PD)pk;                             360 490 620
                                                I(PD)dc = -15...0 A, I(PD)pk = -1...-0.1 A,
                                                tr = tf = 0.5 s, twpk = 1 s (see Fig. 3)

110 fl        Lower Cut-off Frequency (-3 dB) I(PD)dc = -15...-2.5 A,                                          65 100 155 kHz
                                                            I(PD)ac = 5 App sinusoidal waveform

111 fh        Upper Cut-off Frequency (-3 dB) I(PD)dc = -15...-2.5 A,                                          380 530 750 kHz
                                                            I(PD)ac = 5 App sinusoidal waveform

112 f         Bandwidth (-3 dB)                 f = fh - fl                                                     270 430 670 kHz

113 V()out    Permissible Output Voltage        V()out = VDD - V()                                                          2     V

              Range at SN, SP with reference

              to VDD

114 ISUM      Output currents I(SN) + I(SP)     V(SN, SP) = 4...5 V                                             4.9         9.7 mA
                                                Tj = 27 C
                                                                                                                       7.5        mA

115 IO        Relative Current Offset           IO = (I(SN) - I(SP)) / ISUM; I(PD) = 0                          -10         10    %

                                                Tj = -20 C                                                     -15         15    %

116 Ilk       Leakage Current I(SN) + I(SP) output disabled                                                                 4.0   A

117 Idlk()    Differential Leakage Current      Idlk() = I(SN) - I(SP); I(PD)pk = -600 A,                      -0.1        0.1   A

                                                twhi = 3 s, output disabled (see Fig. 3)
iC-NE

LIGHT-GRID PULSE RECEIVER

                                                                                                                                                             Rev E1, Page 5/9

ELECTRICAL CHARACTERISTICS

Operating Conditions: VDD = 5 V 10%, V(SN, SP) = VDD - 2 V...VDD, Tj = -20...85 C, unless otherwise stated

Item Symbol Parameter                                                                                Conditions                                                                      Unit
No.                                                                                                                                                                      Max.
                                                                                                                                                        Min. Typ.
                                                                                                                                                                         -3.0 mA
118 Ipn()        Differential Output Current                                                         Ipn() = I(SN) - I(SP);                             -7.0 -5.0
                                                                                                     I(PD)pk = -10 A (see Fig. 3)

119 Ipn()        Differential Output Current                                                         Ipn() = I(SN) - I(SP);                             -9.7 -7.3        -4.0 mA
                                                                                                     I(PD)pk = -100 A (see Fig. 3)

120 INoise       Differential Output Current Noise I(PD)dc = -15 A, Rgen = 500 k, no additional                                                             5                A

                 (RMS)                                                                               filter, Tj = 27 C (see Fig. 5)

121 INoise       Differential Output Current Noise I(PD)dc = -15 A, Rgen = 500 k, with BP-filter                                                            3.5              A

                 (RMS)                                                                               50 kHz...1.2 MHz, Tj = 27 C (see Fig. 5)

122 tp()IDCon Output Stage Turn-on Delay: I(PD)dc = -15 A...0, I(PD)ac = 0 (see Fig. 4)                                                                                 3.0  s
                        CLK lo  hi to 90% I(SN), I(SP)

123 tp()IDCoff Output Stage Turn-off Delay: I(PD)dc = -15 A...0, I(PD)ac = 0 (see Fig. 4)                                                                               3.0  s
                        CLK lo  hi to 10% I(SN), I(SP)

Control Inputs DIN, CLK

201 Vt()hi       Threshold Voltage hi                                                                                                                                    66 %VDD

202 Vt()lo       Threshold Voltage lo                                                                                                                   33                    %VDD

203 Vhys()       Schmitt-Trigger Input Hysteresis                                                                                                       400                   mV

204 Ipd()        Pull-Down Current                                                                   V() = 1 V...VDD                                    3                12   A
                                                                                                     Tj = 27 C                                                    6
                                                                                                                                                                              A

Output Buffer DOUT

301 Vs()hi       Saturation Voltage hi                                                               Vs()hi = VDD - V(DOUT); I() = -4 mA                                 0.4  V

302 Vs()lo       Saturation Voltage lo                                                               I() = 4 mA                                                          0.4  V
303 Isc()hi      Short-Circuit Current hi
                                                                                                     V() = 0 V                                          -100             -25 mA
304 Isc()lo      Short-Circuit Current lo                                                            Tj = 27 C                                                     -40             mA

305 tr()         Rise Time                                                                           V() = VDD                                           25              100 mA
                                                                                                     Tj = 27 C                                                      40              mA

                                                                                                     CL() = 50 pF                                                    20  60   ns
                                                                                                     Tj = 27 C
                                                                                                                                                                              ns

306 tf()         Fall Time                                                                           CL() = 50 pF                                                        60   ns

                                                                                                     Tj = 27 C                                              20               ns

Timing Characteristics

401 tplh(CLK- Propagation Delay:                                                                     CL(DOUT) = 50 pF (see Fig. 2)                                       60   ns

                 DOUT) CLK hi  lo until DOUT lo  hi Tj = 27 C                                                                                               26               ns

402 tphl(CLK- Propagation Delay:                                                                     CL(DOUT) = 50 pF (see Fig. 2)                                       60   ns

                 DOUT) CLK hi  lo until DOUT hi  lo Tj = 27 C                                                                                               25               ns

                                                                                                CLK   t set (DIN)
                                                                                                DIN         t hold (DIN)
                                                                                                Q1

              V  Input/Output

VDD-0.45V                                                                                       Q2
       Vt()hi

Vt()lo                                                                                          Q3
0.45V
                                                                                                                                      t plh (CLK-DOUT)                   t phl (CLK-DOUT)
                                                                                             t
                                                       1                                        DOUT
                   0

Figure 1: Reference levels                                                                                                Figure 2: Timing characteristics
iC-NE

LIGHT-GRID PULSE RECEIVER

                                                                                                                                                              Rev E1, Page 6/9

I(PD)                                                               t                            1st                                    2nd
                               t whi
I(PD)pk                                                                    CLK
     2                                                                     DIN                    t en
                                                                           Q1
I(PD)pk                        t wpk                         tf            Q2
                                                                           Q3
                      tr                                                   DOUT
  I(SP)                                                                    EN1
-I(SN)                                                                    INH= Q1
                                                                           I(PD)
    Ipnpk                                                                  V(SP)
                                                                           V(SN)
                                                                                                         t inh           t wlo    t whi
                                                                                                          t p ( ) IDCon
                                                                                                                                              t p ( ) IDCoff

           Offset (= IO*ISUM)                                        t

           may be positive or negative

Figure 3: Differential output current                                      Figure 4: Timing characteristics (analogue section), outputs SP and
            pulse at SP and SN versus                                                  SN with resistors to VDD
            input current pulse at PD

                                                                                        I(PD)dc

                          1 DIN                                  PD     8  RGen                          adjust VS for I(PD)dc= -15uA

                          2 VDD                    Control                              uA
                                                      Logic
    VDD                                      INH EN              GND 7     500k                   VRR                             VS
    5V                                                                                            4V+RL*ISUM/2                    approx. -6V
                                                                            mA ISUM
     RA
100k                                                                                              adjust until ISUM stops rising

   CA                     3                                             6
10uF
                               CLK                           DOUT          RL       RL

                                                                           1k 1k           Differential

                          4 SP                                   SN 5                      Amplifier                                          C2

                                                   iC-NE                                -                                R1

                                                                                        +                                110           330pF                  R2   V RMS-
                                                                                             Gain=10                              C1                          10k
                                                                                                                                  1.2nF                                   Voltmeter
                                                                                            BW= 10MHz

                                                                        Figure 5: Noise measurement circuit

OPERATING REQUIREMENTS: Logic

Operating Conditions: VDD = 5 V 10%, Ta = 0...70 C, CL() = 50 pF,
input levels lo = 0...0.45 V, hi = VDD - 0.45 V...VDD, see Fig. 1 for reference levels and waveforms

Item Symbol Parameter                                                               Conditions                                                                                  Unit
No.                                                                                                                                                                Max.
                                                                                                                                                  Min.
I001 ten                  Activation Time:                                          Standby to amplifier operation (see Fig. 4)                    10                             s
                          DIN lo  hi to CLK lo  hi                                                                                                  5
                                                                                                                                                                                  s
I002 tinh                 Output Activation Time:                                   Sufficient decay of transient differential output              50
                          1st CLK lo  hi until output ready to                      current: |I(SN) - I(SP) - IO  ISUM|  20 A                     50
                                                                                    (see Fig. 4)
                          report

I003 tset                 Setup time:                                               (see Fig. 2)                                                                       ns
                          DIN stable before CLK lo  hi

I004 thold                Hold time:                                                (see Fig. 2)                                                                       ns
                          DIN stable after CLK lo  hi

I005 fo                   Permissible Frequency at CLK                                                                                                             10  MHz
iC-NE                                                                                                                                                                                                                       Rev E1, Page 7/9

LIGHT-GRID PULSE RECEIVER

APPLICATIONS INFORMATION

Signal Processing                                                 extreme overdrive, which yields definite results. Eval-
Figures 6 and 7 show output signal I(SP) - I(SN) in               uating the falling edge of the output signal or the level
normal drive and in extreme overdrive (with the photo-            of the negative output signal half-wave (the recovery
diode and input amplifier in saturation).                         process at the end of a light pulse) is generally not ad-
                                                                  vised.

               Figure 6: Regular input signals                                  Figure 7: Excessive input signals

It is clear from these diagrams that iC-NE, even when             Light curtain
in overdrive, is not blind to a follow-on pulse. For eval-        The circuit in Figure 8 shows iC-NE chained up to form
uation purpose the response to the rising edge of the             a light curtain, where consecutive PIN diodes receive
light pulse (i.e. the rising edge of the output signal) is        and evaluate clock-driven light pulses.
to be used as it is this edge alone, even in the most

CLK      IC1             PD 8 PD1                  IC2            PD 8 PD2               C GROUP     ICn                                                                                                                    PD 8 PDn
+5V
      1 DIN                                     1 DIN                                             1 DIN
DIN1              CONTROL
                     LOGIC
                                                                                                     CONTROL
                                                                                                         LOGIC
                                                                                                                                                                                                                  CONTROL
                                                                                                                                                                                                                     LOGIC
      2 VDD              GND 7                  2 VDD             GND 7                           2 VDD                                                                                                                     GND 7

      INH EN                                    INH EN                                            INH EN

      3                                 6  DO1  3                                6  DO2           3                                                                                                                                        6  DOn
             CLK         DOUT                          CLK        DOUT                                   CLK                                                                                                                DOUT
                                                                                                                                                                                                                                              SN
      4 SP               SN 5                   4 SP              SN 5                            4 SP                                                                                                                      SN 5              SP

                  iC-NE                                    iC-NE                                              iC-NE

GND

                                           Figure 8: Schematic of a chain configuration

When discussing the function of iC-NE, it is assumed              The signal DIN1 = hi activates the IC1 bandpass am-
that all flip-flops in IC1...ICn have been reset, for ex-         plifier and the bias of the differential output stage. Out-
ample after the operating voltage has been switched               puts SP and SN remain tri-state until the rising CLK
on.                                                               edge shifts in the input hi signal.
iC-NE

LIGHT-GRID PULSE RECEIVER

                                                                           Rev E1, Page 8/9

With no AC photocurrent fractions in the receiver pho-       ramps up to the standby value. The current in SN has
todiode, approximately equal currents are drawn in SP        a mirror-imaged time dependence, as the sum I(SP) +
and SN. Within a time tinh  5 s, the transient differ-      I(SN) is constant.
ential currents in the output stage, caused by switching
the chip on, have decayed, and iC-NE is ready to re-         With DIN1 = 0, the next rising CLK edge resets FF1
ceive.                                                       and turns off the currents in the differential output
                                                             stage. Simultaneously, FF1 sends the stored informa-
Current is drawn from PD (IC1) by a light pulse on the       tion to FF2. FF3 also accepts this information with the
photodiode PD1, and the currents at outputs SP and           trailing CLK edge and activates the bandpass ampli-
SN react as shown in Figure 9: I(SP) rises and returns       fier and the bias in the next device, IC2, via the out-
to the initial value with a time constant determined by      put driver. The pulse diagram is also valid for the
the lower bandpass amplifier cut-off frequency, as long      subsequent components in the chain, i.e. the ICs ar-
as the photodiode is constantly illuminated. When the        ranged as a light curtain form a clock-driven shift reg-
light pulse decays, the current in SP first sinks and then   ister which passes on the input information.

DIN1

CLK

Q1(IC1)

DO1

DO2

DO3

RECEIVED

LIGHT PULSE  PD1                                             PD2           PD3

I(SP)

I(SN)

                  Figure 9: Signals for the chain configuration of Fig. 8

Light curtain PCB layout                                     As the power consumption is relatively small, only low-
The PCB layout for light curtain receivers is not critical.  level back-up capacitors are required (typically 1 F
The photodiode anode should be directly connected to         electrolytic capacitor in parallel to 47...100 nF ceramic
iC-NE's GND pin so that voltage drop caused by the           capacitor). The ceramic capacitors should be placed at
chip's operating current is not coupled into the pho-        a distance of 7.5 cm apart, electrolytic capacitors at up
tocurrent signal.                                            to twice this distance. The number of receivers backed
                                                             up as a group in this manner is irrelevant as only one
                                                             device is activated and draws current at a time.

This specification is for a newly developed product. iC-Haus therefore reserves the right to change or update, without notice, any information contained herein,
design and specification; and to discontinue or limit production or distribution of any product versions. Please contact iC-Haus to ascertain the current data.
Copying even as an excerpt is only permitted with iC-Haus approval in writing and precise reference to source.
iC-Haus does not warrant the accuracy, completeness or timeliness of the specification on this site and does not assume liability for any errors or omissions
in the materials. The data specified is intended solely for the purpose of product description. No representations or warranties, either express or implied, of
merchantability, fitness for a particular purpose or of any other nature are made hereunder with respect to information/specification or the products to which
information refers and no guarantee with respect to compliance to the intended use is given. In particular, this also applies to the stated possible applications or
areas of applications of the product.
iC-Haus conveys no patent, copyright, mask work right or other trade mark right to this product. iC-Haus assumes no liability for any patent and/or other trade
mark rights of a third party resulting from processing or handling of the product and/or any other use of the product.
iC-NE

LIGHT-GRID PULSE RECEIVER

ORDERING INFORMATION  Package                                       Rev E1, Page 9/9

Type                  SO8      Order Designation
iC-NE                 MSOP8    iC-NE SO8
                               iC-NE MSOP8

For technical support, information about prices and terms of delivery please contact:

iC-Haus GmbH          Tel.: +49 (61 35) 92 92-0
Am Kuemmerling 18     Fax: +49 (61 35) 92 92-192
D-55294 Bodenheim     Web: http://www.ichaus.com
GERMANY               E-Mail: sales@ichaus.com

Appointed local distributors: http://www.ichaus.de/support_distributors.php
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
搜索索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved