电子工程世界电子工程世界电子工程世界

关键词

搜索

型号

搜索
 

IC-MLEVALML1D

器件型号:IC-MLEVALML1D
厂商名称:iC-Haus GmbH
厂商官网:http://www.ichaus.biz
下载文档

器件描述

HALL Position Sensor / Encoder

IC-MLEVALML1D器件文档内容

iC-ML                                                                                             Rev A3, Page 1/17

HALL Position Sensor / Encoder                                           APPLICATIONS

FEATURES                                                                 o Analog and digital linear sensors
                                                                         o Incremental linear encoders
o Linear Hall sensor array for magnetic pole pitch of 2.56 mm            o Pole wheel sensing
o Non-sensitive to magnetic stray fields due to differential             o Potentiometer replacement
                                                                         o Contactless slider/switch
    measurement technique                                                o Commutation of linear motor
o Interpolator with 8-bit linear resolution of 20 m                     o Absolute displacement sensing
o Linear speed up to 5 m/s                                               o Liquid level meter
o Buffered I/O stages for signal outputs
o Configuration inputs for operating mode selection                      PACKAGES
o Analog operation modes:
                                                                                                            VDD   CFG3        C
    - sine/cosine signals controlled to 2 Vpp                                             CFG1                                               D
    - triange or sawtooth signal with selectable amplitude
o Digital operation modes:                                                                NEN                           CFG2                 A
    - A/B quadrature signals with Z index pulse                                                             GND               B
    - Counter pulses for external binary counters
o Cascading of multiple iC-ML possible for chain operation                       TSSOP20  Die-Size
    (Evaluation of independent scales x, y, z)
o Error signal output for detection of low magnetic field strength                        4.4 mm x 1.9 mm
o Additional operating modes with reduced power consumption
o Standby modus when not enabled
o Extended temperature range of -40...+125 C

BLOCK DIAGRAM

                                                            VDD

                   VDD    SIN                                       SIN

CFG1                                          COS      AMP                       DIG                          A
                                                                                 8 BIT        I/O
                   VDD    HALL SENSOR
                                                                  iC-ML                                       B
CFG2                      GAIN                                                                I/O

                   VDD                      SIN 2+COS2                                                         C
                                                                                              I/O
CFG3                      GAIN CONTROL
                                                                                                               D
NEN                                           VDD      AMPLITUDE         REFH                 I/O
         MODE                                    VREF  ERROR               VPHI
         SELECT                                        CONTROL                          INTERFACE
                          BIAS                                    DIG/R  REFL
                                                             GND

Copyright 2009 iC-Haus                                                                  http://www.ichaus.com
iC-ML

HALL Position Sensor / Encoder

                                                                                        Rev A3, Page 2/17

DESCRIPTION

The CMOS device iC-ML consists of four hall sen-         is output via an incremental interface in a number
sors arranged in a line and optimized to read out        of selectable resolutions. The zero position of each
magnetic tapes with 2.56 mm pole spacing. This           periode is indicated by an index pulse. The maxi-
sensor array permits error-tolerant adjustment of the    mum resolution of 8-bit is maintained up to travelling
magnetic tape, reducing assembly efforts. The inte-      speeds of 5 m/s.
grated signal conditioning unit provides a differential
sine/cosine signal at the output.                        The absolute position within a magnetic periode can
                                                         be converted back to a linear analog output signal
The sensor generates one sine/cosine cycle for each      using the internal D/A converter; here, output volt-
full magnetic periode of 5.12 mm, enabling the trav-     age limits can be set as required using the external
elling distance to be clearly determined. At the same    pins. Either a periodic linear signal (sawtooth) or a
time the internal amplitude control unit produces an     delta voltage (triangle) can be provided. iC-ML can
regulated output amplitude of 2 Vpp regardless of        be easily cascaded in three different modes of chain
variations in the magnetic field strength, supply volt-  operation so that several axes of transistion can be
age and temperature. Furthermore, signals are pro-       scanned. The linear positions of the individual axes
vided which enable the sensor amplitude to be as-        can then be read via a common bus.
sessed and also report any magnetic tape loss.
                                                         Used in conjunction with a magnetic tape iC-ML can
With the aid of the integrated 8-bit sine/digital con-   act as an linear encoder system with an integrated
verter the travelling distance within a magnetic peri-   magnetic scanning feature.
ode is determined from the sine/cosine signals. This

PACKAGES TSSOP20                                        PIN FUNCTIONS
PIN CONFIGURATION - TSSOP20                              No. Name Function

                                                         1 T0 Test Pin (connect to GND)

                                                         2 NEN Enable Input, low active

                                                         3 n.c.

                                                         4 GND Ground

                                                         5 n.c.

                                                         6 CFG2 Configuration Input 2

                                                         7B       Bidirectional Input/Output B

                                                         8 n.c.

                                                         9A       Bidirectional Input/Output A

                                                         10 n.c.

                                                         11 VTC Test Pin (do not connect)

                                                         12 D Bidirectional Input/Output D

                                                         13 n.c.

                                                         14 C Bidirectional Input/Output C

                                                         15 CFG3 Configuration Input 3

                                                         16 n.c.

                                                         17 VDD +5 V Supply Voltage

                                                         18 n.c.

                                                         19 CFG1 Configuration Input 1

                                                         20 VTS Test Pin (do not connect)
iC-ML

HALL Position Sensor / Encoder

                                                                                                        Rev A3, Page 3/17

ABSOLUTE MAXIMUM RATINGS

Beyond these values damage may occur; device operation is not guaranteed.

Item Symbol Parameter                           Conditions                                                            Unit
No.                                                                                                      Max.
                                                                                                   Min.
G001 VDD    Supply voltage                                                                         -0.3  6    V
                                                                                                   -0.3
G002 V()    Voltages at A, B, C, D, NEN, CFG1,  V() < VDD + 0.3 V                                        6    V
            CFG2                                                                                   -30
                                                                                                   -30
G003 Imx(VDD) Current at VDD                                                                       -10   30   mA

G004 Imx(GND) Current at GND                                                                       -100  30   mA

G005 Imx()  Current at A, B, C, D, NEN, CFG1,                                                      -40   10   mA
            CFG2

G006 Ilu()  Pulse current (Latch-up immunity)   Pulse width < 10 s                                      100  mA

G007 Vd()   ESD-Voltage at all pins             HBM, 100 pF discharged over 1.5 k                        2    kV

G008 Ts     Storage temperature                                                                          150  C

THERMAL DATA

Operating conditions: VDD = 5 V 10 %

Item Symbol Parameter                           Conditions                                                                        Unit
No.                                             SMD assembly, no additional cooling areas          Min. Typ. Max.

T01 Ta      Ambient temperature                                                                    -40   125 C

T02 Rthja   Thermal resistance chip/ambient                                                              75 K/W

All voltages are referenced to ground unless otherwise stated.
All currents into the device pins are positive; all currents out of the device pins are negative.
iC-ML

HALL Position Sensor / Encoder

                                                                                                        Rev A3, Page 4/17

ELECTRICAL CHARACTERISTICS

Operating conditions: VDD = 5 V 10 % , Tj = -40 ... 125 C, unless otherwise noted

Item Symbol Parameter                             Conditions                                                                         Unit
No.                                                                                               Min. Typ. Max.

General

001 VDD            Supply voltage                                                                 4.5   5     5.5  V

002 I(VDD) Supply current                         open pins, normal operation                           14    20   mA
                                                  open pins, power reduction mode (PRM)
                                                                                                        7     10   mA

003 I(VDD)sb Standby supply current               NEN = VDD                                                   200 A

004 td(VDD)on Turn on delay                       VDD > 4 V, see Fig. 9                                 10         s

005 td(VDD)off Turn off delay                     VDD < 2.6 V                                           10         s

Hall sensor array

101 Hext           Requiered external magnetic field at chip surface                              20    50 100 kA/m
                   strength

102 psens          Hall sensor array pitch        see Fig. 1                                            1.28       mm

103 ysens          Hall sensor array distance to  see Fig. 1                                            0.7        mm
                   center of die

104 xdis           Lateral displacement of chip to in TSSOP20 package, see Fig. 2                 -0.2        0.2 mm
                   package

105 ydis           Vertical displacement of chip to in TSSOP20 package, see Fig. 2                -0.2        0.2 mm
                   package

106 dis            Angular displacement of chip with in TSSOP20 package, see Fig. 2               -3          3    DEG
                   reference to package

107 hsens          Distance chip surface to top of in TSSOP20 package, see Fig. 2                       400        m
                   package

Signal conditioning

201 Voff           Offset voltage                 on output, with external magnetic field ampli-  -50         50   mV
                                                  tude of 20 kA/m

202 TC(Voff) Temperatur coefficient of offset                                                     -50         50 V/K
                        voltage

203 Vdc            Output mean value                                                              45    50    55 %VDD

204 Ratio          Amplitude ratio of SIN / COS                                                   0.95 1.00 1.05

205 fhc            Cut off frequency                                                                    20         kHz

206 t()settle Settling time                       to 70 % amplitude, Hext = 40 kA/m                     80    150  s

207 V()gain Gain output voltage                                                                   0.05        4.0  V

208 V()ampl Sine/Cosine amplitude                 V()ampl = V()max - Vdc                          0.9 1.0 1.1      V

Sine-to-digital converter

301 AArel          Relative angular error         with reference to one periode, see Fig. 3       -20         20   %

302 f(OSC) Oscillator frequency                                                                   200 256 300 kHz

303 TC(OSC) Temperature coefficient of oscilla-                                                         -0.1       %/K
                        tor frequency

304 hys            Converter hysteresis                                                                 1          LSB

Configuration inputs CFG1, CFG2, CFG3

401 Vt()hi         Threshold voltage high                                                         60          78 % VDD

402 Vt()lo         Threshold voltage low                                                          25          40 % VDD

403 V0()           Open circuit voltage                                                           43          57 % VDD

404 Ri()           Input resistance                                                               45 150 450 k

Enable input NEN

501 Vt()hi         Threshold voltage high                                                                     2    V

502 Vt()lo         Threshold voltage low                                                          0.8              V

503 Vt()hys Hysteresis                            Vt()hys = Vt()hi - Vt()lo                       300              mV

504 Ipu()          Pull-up current                V() = 0...VDD - 1 V                             -240 -120 -25    A

Digital outputs: A, B, C, D

601 Vs()hi         Saturation voltage high        Vs()hi = VDD - V(), I() = -4 mA                             0.4  V

602 Vs()lo         Saturation voltage low         I() = 4 mA                                                  0.4  V

603 tr()           Rise time                      CL() = 50 pF                                                60   ns
iC-ML

HALL Position Sensor / Encoder

                                                                                                                      Rev A3, Page 5/17

ELECTRICAL CHARACTERISTICS

Operating conditions: VDD = 5 V 10 % , Tj = -40 ... 125 C, unless otherwise noted

Item Symbol Parameter                                              Conditions                                                                     Unit
No.                                                                                                            Min. Typ. Max.

604 tf()           Fall time                                       CL() = 50 pF                                                 60            ns

605 Ilk()          Leackage current                                NEN = high, V() = 0 ... VDD                 -5               5             A

606 Vc()hi         Clamp voltage high                              Vc()hi = V() - VDD, NEN = high, I() = 4 mA  0.3              1.6           V

607 Vc()lo         Clamp voltage low                               NEN = high, I() = -4 mA                     -1.5             -0.3          V

Digital inputs: A, B, C, D

701 Vt()hi         Threshold voltage high                                                                                       2             V

702 Vt()lo         Threshold voltage low                                                                       0.8                            V

703 Vt()hys Hysterese                                              Vt()hys = Vt()hi - Vt()lo                   300                            mV

704 Ipd()          Pull-down current                               V() = 1 V...VDD                             10     30        50            A

Analog outputs: A, B, C, D

801 SR             Slew Rate                                                                                   2                      V/s

802 fhc()          Cut off frequency                                                                           500                            kHz

803 I()            Output current                                                                              -1               1             mA

804 R()eda Input resistance DA-converter between pin B and pin C                                               6      8         10            k

805 R()ada Output resistance DA-converter at pin A                                                                    100                     k

                   psens psens psens

            ysens                                                                               0%                         twhi()/T
                                                                                                AArel
                                                                                                               50%

            center of chip

      Figure 1: Location of HALL sensors on die

                   xdis                                            hsens                        0%

                                                                                                                          100%

      20                                                                                                       AArel

                                                                                              Figure 3: Definition of relative angular error

ydis

                                                              dis
                              center of chip

        1

Figure 2: Position of die in TSSOP20 package
iC-ML

HALL Position Sensor / Encoder

                                                                                                                                      Rev A3, Page 6/17

OPERATING CONDITIONS: Logic

Operating conditions: VDD = 5 V 10 %, Tj = -40...125 C, unless otherwise noted
Input level low = 0...0.45 V, high = 2.4 V...VDD, timing according Fig. 4

Item Symbol Parameter                       Conditions                                                                                                   Unit
No.                                                                                                                                         Max.
                                                                                                                                      Min.
Logic                                                                                                                                  30

I001 ts(NEN) Setup time NEN                 CLK : low  high, see Fig. 15                                                                        ns

I002 tp(NEN) Delay time NENO                CLK : high  low, see Fig. 15                                                                    30  ns

I003 tp(SIG1) Delay time SIG1               CL() = 50 pF, see Fig. 15                                                                       60  s

I004 tp(SIG2) Delay time SIG2               CL() = 50 pF, see Fig. 15                                                                       2   s

I005 tp(CFGx) Setup time at CFGx, x = 1..3  see Fig. 9                                                                                      4   s

                                     V

                               2.4V         Input/Output
                               2.0V

                                0.8V
                               0.45V

                                                                                                                                   t
                                                                                     1
                                                  0

                                        Figure 4: Reference levels for delays
iC-ML                                                      Rev A3, Page 7/17

HALL Position Sensor / Encoder

The sensor principle

In conjunction with a magnetic tape iC-ML can be used      iC-ML has four Hall sensors which are used pairwise
to create a complete linear encoder system. With a         to generate sine- and cosine signals. Each Hall sen-
Hall sensor pitch of 1.28 mm, the iC-ML is taylored        sor pair detects the magnetic tape at a lateral distance
to work with a magnetic tape having a pole pitch of        of half of a magnetic periode. From the difference of
2.56 mm (5.12 mm magnetic periode). At a resolution        the hall voltages, each Hall sensor pair generates ei-
of 8 bit, the digital increment represents a linear dis-   ther the sine or the cosine signal. Due to the differen-
tance of 20 m. In the same way, pole wheels can also      tial sensing, the resulting signal voltages are insensitve
be used together with the iC-ML.                           to external homgenious magnetic fields and pole with
                                                           variations.
Magnetic tapes (or pole wheels) with a smaller pitch
than 2.56 mm can be used by skewing the iC-ML with         From the physical principal, the Hall sensors are also
respect to the tape direction and thus adjusting the pro-  insensitive to magnetic fields parallel to the chip sur-
jected sensor pitch to the tape pitch.                     face.

Arrangement and signal outputs

Figure 5 shows the arrangement of the iC-ML to the
magnetic tape. Both chip and magnetic tape are paral-
lel aligned to each other. The coordinate system is de-
fined in the way that the z-coordinate is perpendicularly
to the surface of the magnetic tape and the x-direction
lies in direction of travel. The four HALL sensors are
located at the upper edge of the chip and should be
centered to the magnetic tape for optimized magnetic
sensing.

                                                           Figure 6: Sensing of a pole wheel at the surface us-
                                                                       ing iC-ML

Figure 5: Arrangement of iC-ML to the magnetic            For further consideration, the reference position of the
              tape                                         chip is selected in such a way that the x-position of the
                                                           outmost left hall sensor coincides with the zero point
Magnet wheels are scanned depending upon their di-         of the magnetic tape, which is located at the center of
rection of magnetization either on the surface or at the   an arbritrally chosen north pole of the magnetic tape.
periphery. The sensing radius must be chosen accord-       Then, as shown in figure 8, the corresponding output
ingly to match the magnetic pitch to the sensor pitch.     signals in the analog operation mode (S-Sensor) will
                                                           be available as a function of the lateral shift xd. The
                                                           electrical signals exhibit the same periodicity as the
                                                           magnetic field of the magnetic tape, showing extremes
                                                           at the poles (Vcos) or at the pole gaps (Vsin).
iC-ML

HALL Position Sensor / Encoder

                                                                                                           Rev A3, Page 8/17

                                                            this vector rotates counterclockwise (mathematically
                                                            positive rotation), whereas if the tape is moved in pos-
                                                            itive x-direction (with respect to the chip), the vector
                                                            rotates clockwise (mathematically negative rotation).

Figure 7: Sensing of a pole wheel at the peripherie        Figure 8: Signal outputs Vsin und Vcos
              using iC-ML

When the Vcos and Vsin signals are displayed as a
Lissajou figure, a rotating vector is defined. If the chip
is moved in positive x-direction with respect to the tape,

Programming the configuration

iC-ML has 28 modes of operation (see tables on the          In standby all ports are switched to tristate, i.e. high
following pages). After the device has been switched        impedance. Only in chain operation modes port D is
on or "woken up" from standby mode by a low sig-            active high so that the devices arranged further behind
nal at pin NEN the levels at the configuration inputs       can also be deactivated.
CFG1 to CFG3 are assessed. These three-level in-
puts can be connected to GND (low), left open (open)                   4V   iC-ML active   iC-ML active
or connected to VDD (high). For correct identification,     VDD                           tp(CFGx)
a setup time of at least tp(CFGx) = 4 s must be main-      NEN            td(VDD)on
tained between programming the configuration and ac-                       tp(CFGx)
tivating the device. While the device is active changes     CFGx
in signal at the configuration inputs are ignored.
                                                            Figure 9: Programming the configuration
If several iC-MLs are connected in series in chain op-
eration (see the description of functions on page 12)
it must be ensured that the NEN input of the devices
is switched to low during the various clock cycles and
that the programming default does thus not lie within
the active phase of the devices.
iC-ML                                                                 Rev A3, Page 9/17

HALL Position Sensor / Encoder

Operating modes

Mode NEN CFG1 CFG2 CFG3               Port A  Port B  Port C  Port D  Res. Comments

Analog                                 PSIN                   GAIN           PRM
                                       PSIN                   NCOS
S-Sensor low low low low               PSIN   VREF    PCOS    NCOS      8
                                              NSIN    PCOS              8
D-Sensor low open low low              VTRI   NSIN    PCOS    NERR      8
                                       VTRI                   GAIN      8
D-Sensor low high low low             VSAW                    NERR
                                      VSAW                    GAIN      8
Linear output
                                         A                    NENO      8 AB=1
R-Sensor low low open low          PSIN/NSIN  REFH    MSB     NENO      8 AB=0
                                   PSIN/VREF  REFH    MSB     NENO      7 AB=1
           low open open low                  REFH    REFL              7 AB=0
                                         A    REFH    REFL    NERR      6 AB=1
           low high open low             A                    NERR      6 AB=0
                                         A                    NERR      8 AB=1, PRM
           low high open high            A                    NERR      8 AB=0, PRM
                                         A                    NERR      7 AB=1, PRM
Chain-Mode                               A                    NERR      7 AB=0, PRM
                                         A                    NERR      6 AB=1, PRM
AB-Chain low low high low                A    CLK     B       NERR      6 AB=0, PRM
                                         A                    NERR
D-Chain low open high low                A    CLK PCOS/NCOS   NERR      8
                                         A                    NERR      6
S-Chain low high high low                A    CLK PCOS/GAIN   NERR      8
                                                                        6
Incr. ABZ                           NCLKUP                    NERR
                                    NCLKUP                    NERR           Test
ABZ 8-1 low low low open                      B       Z       NERR
                                      NCLK                    NERR
ABZ 8-0 low open low open             NCLK    B       Z
                                                               TRI1
ABZ 7-1 low low open open               TRI   B       Z

ABZ 7-0 low open open open                    B       Z

ABZ 6-1 low low high open                     B       Z

ABZ 6-0 low open high open                    B       Z

ABZ 8-1 low low low high                      B       Z

ABZ 8-0 low open low high                     B       Z

ABZ 7-1 low low open high                     B       Z

ABZ 7-0 low open open high                    B       Z

ABZ 6-1 low low high high                     B       Z

ABZ 6-0 low open high high                    B       Z

Incr. CLK

CLK 8 low high low open                       NCLKDN  NCLR
                                              NCLKDN  NCLR
CLK 6 low high high open                              NCLR
                                                 DIR  NCLR
DIR 8      low high low high                     DIR

DIR 6      low high high high

Test (for iC-Haus use only)

Test       low high open open

Standby

           high x            x  x             TRI     TRI

1 In chain operation port D is active high so that the backend devices can also be deactivated.
iC-ML                                                                                                       Rev A3, Page 10/17

HALL Position Sensor / Encoder

Analog modes of operation

Mode NEN CFG1 CFG2 CFG3                                                       Port A  Port B  Port C  Port D Res. Comment
Analog
S-Sensor low low low low                                                      PSIN    VREF    PCOS    GAIN  PRM
D-Sensor low open low low                                                     PSIN    NSIN    PCOS    NCOS
D-Sensor low high low low                                                     PSIN    NSIN    PCOS    NCOS

In the analog modes of operation the amplified Hall                                   Signal GAIN allows conclusions to be drawn as to the
voltages are available at the output ports. The sine/                                 operating point of the sensor. This is influenced by
cosine output signals are controlled to have stable am-                               the amplitude of the magnetic field, the sensor supply
plitudes of 1 V and referenced to a DC value equivalent                               voltage and temperature. The higher the GAIN poten-
to half of the supply voltage (VREF). Due to the inter-                               tial, the greater the necessary amplification of the Hall
nal signal conditioning unit, no special adjustment is                                voltages; the external magnetic field is smaller. Be-
required. An externally connected interpolator can be                                 sides recording the direction of magnetization of the
used if further trimming of the output signals is desired.                            permanent magnet the distance between the magnet
                                                                                      and sensor may also be assessed using the GAIN sig-
        5                                                                             nal. If the gain is insufficient to boost the Hall voltages
                                                                                      to 2 Vss the amplitude control reaches its upper limit
             4                                                          NCOS          and the output amplitude becomes smaller.

Voltage [V]                                            PSIN                           The GAIN signal can be used to adjust the permanent
                                                                                      magnet. If the central point of both the magnet and
             3                                                                        sensor iC-ML are the same the GAIN signal has no
                                                                                      harmonics. A misaligned sensor must readjust the op-
                                  VREF                                                erating point depending on the angle; the GAIN signal
                                                                                      varies in amplitude. To adjust the sensor to the mag-
             2                                                                        netic tape this must be shifted along its y- and z-axis
                                                                                      so that the GAIN signal has to readjust as little as pos-
                   NSIN                                                 PCOS          sible.

             1                                                                        D sensor mode
                                                                                      In D sensor mode differential sine (pin A and pin B) and
                                                             GAIN                     cosine (pin C and pin D) signals are supplied at the out-
                                                                                      put; as opposed to S sensor mode inverted Hall signals
             0                                                                        are now also available at the ports. The advantage of
                                                                                      this mode of operation is the doubled signal amplitude
                0  100 200 300 400 500 600 700                                        of the differential Hall voltages and the lack of depen-
                                                                                      dence on reference voltage VREF. The angle is now
                                                             Time [s]                calculated via the ratio of the difference between PSIN
                                                                                      and NSIN and between PCOS and NCOS.
Figure 10: Analog mode output signals after switch-
              ing on the device                                                       D sensor mode is also available with a reduced power
                                                                                      consumption (PRM or Power Reduced Mode). In this
S sensor mode                                                                         mode the Hall sensor is supplied with current less fre-
After the device has been activated via NEN = low the                                 quently, reducing the power consumption. Here it must
sensor is set to its operating point. All signals are ref-                            be observed that the maximum rotating frequency also
erenced to half the supply voltage (VREF). In S sen-                                  drops by a factor of 2.
sor mode this potential is available at port B. Ports A
and C output the sine and cosine Hall voltages set to
2 Vss. The angle can be calculated from the relation of
the sine voltage (difference in voltage PSIN to VREF)
to the cosine voltage (difference in voltage PCOS to
VREF). The device supplies an angle which remains
non-ambiguous over a 360 rotation of the permanent
magnet.
iC-ML                                                                                                                               Rev A3, Page 11/17

HALL Position Sensor / Encoder

Resistor modes of operation

Mode NEN CFG1 CFG2 CFG3                 Port A             Port B          Port C                       Port D Res. Comments
Linear output
R-Sensor low low open low                VTRI              REFH             MSB                         NERR 8
                                         VTRI              REFH             MSB                         GAIN 8
               low open open low        VSAW               REFH            REFL                         NERR 8
               low high open low        VSAW               REFH            REFL                         GAIN 8
               low high open high

Resistor modes of operation                                             5

In R sensor mode the taps of an integrated resistive

divider are selected depending on the angular position                  4                               REFH

("potentiometer replacement"). The value of the abso-

lut angular position acts as a "wiper" and selects one

of the 256 taps on the resistor chain.                     Voltage [V]  3

                                                                                                                              VSAW

                                                                        2

                                                                                                                              REFL

                                                                        1

Figure 11: Potentiometer equivalents for resistor              0
                mode operations                                   0 45 90 135 180 225 270 315 360 405 450

In modes with a sawtooth voltage VSAW at port A                                                 Angle []
the angle is converted into a linear voltage which lies
within thresholds REFH and REFL at ports B and C           Figure 12: R-Sensor mode with sawtooth output
(see Figure 12). The integrated resistor chain is di-                    voltage VSAW
rectly available at the ports so that thresholds REFH
and REFL can also be reversed. Depending on the                  5
selected mode either a GAIN signal or a NERR error
signal are present at port D to monitor the amplitude.                                         REFH
If the amplitude is at least 70 %, NERR is high; should
the amplitude sink to below 50 % of the set amplitude,           4
NERR switches to active low.
                                                           Voltage [V]  3
Modes of operation with a triangular voltage VTRI
avoids the discontinuity at the zero angular position.                  2
Signal MSB can be used to differentiate between the
first and second half rotation. The delta voltage is lim-                                         VTRI
ited by thresholds REFH and GND. As in VSAW mode
both GAIN and NERR signals are available.                               1                               MSB

                                                                 0
                                                                  0 45 90 135 180 225 270 315 360 405 450

                                                                                                Angle []

                                                           Figure 13: R-Sensor mode with triangular output
                                                                         voltage VTRI
iC-ML                                                                                                                         Rev A3, Page 12/17

HALL Position Sensor / Encoder

AB chain, D chain and S chain modes

Mode NEN CFG1 CFG2 CFG3             Port A     Port B                 Port C         Port D Res. Comments
Chain operation
AB chain low low high low              A              CLK             B              NENO 8
D chain low open high low        PSIN/NSIN
S chain low high high low        PSIN/VREF            CLK PCOS/NCOS NENO

                                                      CLK PCOS/GAIN NENO

CLK             ML 0                                      ML 1                          ML 2                                  NEN(3)
NEN(0)       CLK                                       CLK                            CLK
           NEN NENO                     NEN(1) NEN NENO               NEN(2) NEN NENO
A           iC-ML
C                                                     iC-ML                          iC-ML
                         A                                         A                              A
                        C                                         C                              C

                                 Figure 14: Chain modes for iC-ML

        CLK                                    tp(NEN0)
                        ts(NEN)

        NEN(0)

        NEN(1)

        NEN(2)  tp(SIG1) tp(SIG2)
        NEN(3)
        A                                                                            ts(NEN)

                TRISTATE         PSIN0  NSIN0  PSIN1     NSIN1        PSIN2   NSIN2
                              TRISTATE
                                            TRISTATE
                                                          TRISTATE
                                                                         TRISTATE
                                                                                       TRISTATE
                                                                                                     TRISTATE
                                                                                                                    TRISTATE

        B       PCOS0                   NCOS0  PCOS1     NCOS1        PCOS2   NCOS2

                ML 0 active ML 1 active ML 2 active

                Figure 15: Signal patterns in D chain mode
iC-ML

HALL Position Sensor / Encoder

                                                                                  Rev A3, Page 13/17

In the various chain modes multiple iC-MLs can be ar-       second clock pulse deactivates the current device and
ranged in a chain (see Figure 14) where all of the de-      activates the following device in the chain with a low
vices are connected by a shared CLK line (pin B). The       signal at its NEN input.
NEN input is evaluated synchronously with the rising
CLK edge. If the NEN input is switched to low, the          S chain mode
device is active during the following CLK cycle(s). To      In S chain mode the non-inverted sine (port A) and co-
allow the devices to be cascaded a delayed enable sig-      sine (port C) signals are presented to the bus during
nal is generated at output pin NENO (pin D) with which      the first clock pulse, with the signals VREF (port A)
the follow-on device can be activated. If the NEN in-       and GAIN (port C) following on the positive CLK edge
put of the first device in the chain is reset to high, all  of the next pulse. Each device is thus active for two
devices in the chain are deactivated. Bus lines A (pin      clock pulses. The falling CLK edge in the second clock
A) and C (pin C) are activated by tristate output stages    pulse deactivates the current device and activates the
which are high impedance when NEN is high and CLK           following device in the chain with a low signal at its
is low and also following the second rising CLK edge.       NEN input.

AB chain mode                                               The sine and cosine signals can be assessed using
In AB chain mode two A/B digital incremental signals        signal VREF. Signal GAIN (pin D) indicates iC-ML's in-
are generated at ports A and C. The two square-wave         ternal amplification (see Electrical Characteristics No.
signals are phase shifted at either +90 or -90, de-       207) and can be used to estimate the signal amplitude
pending on the direction of rotation. Following a CLK       of the internal Hall sensor. The GAIN signal can also
pulse the next device in the chain is enabled. Here the     be used to adjust the rotary axis of the magnet to the
falling CLK edge deactivates the current device (e.g.       center of the chip.
ML 1 in Figure 14) and activates the next device in the
chain (ML 2) with a low signal at its NEN input. After        NEN    Voltage [V]                       A
a device has been activated the two bus lines A (port                                                  C
A) and B (port C) are first switched to low (see Figure       CLK
15). This is then followed by the incremental signals                             100 200 300 400 500 600 700
being output, starting at the zero position. In the event   NENO
of error the bus lines remain low.                                 5                                    Time [s]
                                                                   4
D chain mode                                                       3
In D chain mode differential sine and cosine signals               2
are generated at ports A and C. During the first clock             1
pulse signals PSIN and PCOS are presented to the                   0
bus; during the second pulse signals NSIN and NCOS                  0
are on the bus (see Figure 15). In this mode each
device is thus active for two clock pulses. During the      Figure 16: Bus signals and control signals in S
first clock pulse the non-inverted sine (port A) and co-                  chain mode
sine (port C) signals are first presented to the bus, with
the inverted signals following on the positive CLK edge
during the second pulse. The falling CLK edge in the
iC-ML                                                                     Rev A3, Page 14/17

HALL Position Sensor / Encoder

Incremental ABZ modes

Mode NEN CFG1 CFG2 CFG3     Port A  Port B                  Port C  Port D Res. Comments
Incr. ABZ
ABZ 8-1 low low low open       A       B                       Z    NERR  8 AB=1
ABZ 8-0 low open low open      A       B                       Z    NERR  8 AB=0
ABZ 7-1 low low open open      A       B                       Z    NERR  7 AB=1
ABZ 7-0 low open open open     A       B                       Z    NERR  7 AB=0
ABZ 6-1 low low high open      A       B                       Z    NERR  6 AB=1
ABZ 6-0 low open high open     A       B                       Z    NERR  6 AB=0
ABZ 8-1 low low low high       A       B                       Z    NERR  8 AB=1, PRM
ABZ 8-0 low open low high      A       B                       Z    NERR  8 AB=0, PRM
ABZ 7-1 low low open high      A       B                       Z    NERR  7 AB=1, PRM
ABZ 7-0 low open open high     A       B                       Z    NERR  7 AB=0, PRM
ABZ 6-1 low low high high      A       B                       Z    NERR  6 AB=1, PRM
ABZ 6-0 low open high high     A       B                       Z    NERR  6 AB=0, PRM

iC-ML has an 8-bit sine/digital converter which can         sensor via NEN at low the sensor looks for its oper-
convert the sine/cosine sensor signals into a digitized     ating point. If 70 % of the set amplitude is achieved the
angle. This angle is made available at the ports as an      error signal is reset. An error status during this phase
incremental value. Signal Z is always high when the         is also signaled when signals A and B are high and Z
angle is 0; otherwise the signal is low. In all incremen-  low. In an error-free state Z is always high at zero po-
tal modes of operation error signal NERR is available       sition. iC-ML continues to search for its operating point
so that the plausibility of the counter value can be veri-  by outputting the position of the external magnetic field
fied. At an amplitude which is less than 50 % of the set    at maximum count frequency via the incremental in-
amplitude the error signal switches to low; at an ampli-    terface. Once the actual position has been obtained
tude greater than 70 % the error signal is reset, i.e. set  the device follows a changed input signal in real time.
to high.                                                    The edge frequency is thus 256 times the frequency of
                                                            periodical movement of the magnetic tape at a set res-
Three different quantities regarding the number of          olution of 8 bits. If a (rising) edge reaches B before a
edges per rotation of the magnet can be selected.           (rising) edge A, this means that the counter value has
These are a resolution of 6 bits (64 edges per rota-        risen. If the edge reaches A before B, however, this
tion), 7 bits (128 edges) or 8 bits (256 edges). The        indicates that the absolute value is lower.
conversion process is count-safe, i. e. the output of all
edges up to the current angle position is guaranteed as
long as the input frequency is less than the maximum
possible rotation.

All incremental resolutions also have a reduced power          NEN
consumption mode(PRM). In this mode the Hall sen-           NERR
sor is supplied with current intermittently, reducing the
power consumption. Here it must be noted that the                  A
maximum input frequency drops by a factor of 2.                    B
                                                                   Z
A distinction can be made between the various modes
of operation by studying the level of the AB signals on                                                                 Time [us]
the Z pulse. In mode AB = 1 signals A and B are both
high, as is Z at an angle of 0. In mode AB = 0, how-       Figure 17: Incremental signals after switching on
ever, both signals A and B are low when the Z signal                      the device, counting up
is high.

Firstly, the behavior of the sensor on switching on the
device is described when the magnetic tape moves in
the +x-direction (Figure 17). After switching on the
iC-ML

HALL Position Sensor / Encoder

                                                                                                                                                                                           Rev A3, Page 15/17

      NEN                                                                 angle between 0 and 180 the device counts up to
                                                                          the operating point; if this angle is between 180 and
    NERR                                                                  360, it first counts down. Starting when the device is
                                                                          switched on all edges are output until the absolute po-
           A                                                              sition is reached. The setup has to wait until a certain
                                                                          time has elapsed; this is dependent on the selected
           B                                                              resolution and is the settling time of the sensor until the
                                                                          error bit is deleted plus the time needed to count up or
           Z                                                              down to the absolute position. With a resolution of 8
                                                                          bits and an angle of 180, for example, this period con-
                                                               Time [us]  stitutes 100 s sensor settling time plus 128 times 4 s
                                                                          until the absolute position has been pinpointed. The
Figure 18: Incremental signals after switching on                        absolute position is thus available after a maximum of
                the device, counting down                                 612 s has elapsed.

Always starting at zero position, the device begins                       By way of example Figure 18 illustrates how the incre-
searching for the absolute position, locating it as                       mental interface behaves when the device first counts
quickly as possible. If this positon corresponds to an                    down to the absolute position and the magnetic tape
                                                                          then moves forwards, with the sensor following with the
                                                                          relevant sequence. The Z signal is synchronous with
                                                                          A and B at low.

Incremental CLK modes

Mode NEN CFG1 CFG2 CFG3    Port A   Port B                                                                                                                                         Port C  Port D Res. Comments
Inkr. CLK
CLK 8 low high low open   NCLKUP   NCLKDN                                                                                                                                          NCLR    NERR 8
CLK 6 low high high open  NCLKUP   NCLKDN                                                                                                                                          NCLR    NERR 6
DIR 8 low high low high                                                                                                                                                            NCLR    NERR 8
DIR 6 low high high high    NCLK      DIR                                                                                                                                          NCLR    NERR 6
                            NCLK      DIR

CLK-INC mode                                                              mented; with a rising edge of clock signal NCLKDN
In CLK-INC mode two different count signals are                           and a high at NCLKUP the counter status is decre-
provided for the countup and countdown sequences.                         mented. Two 4-bit counters can be cascaded here to
Depending on the direction of rotation either signal                      create a full 8-bit counter.
NCLKUP (pin A) is pulsed when the device counts
up or signal NCLKDN (pin B) when the device counts                            NCLUP
down. In each case the remaining signal is high. The
zero angle is displayed by the NCLR index track which
can serve as an asynchronous reset for an external
counter.

                                                                                                                                                                            NCLDN

Figure 19 demonstrates how iC-ML behaves in CLK-

INC mode, firstly when it counts up from the zero po-

sition and then, following a change in the direction of

movement, when it counts back down to zero position.                      NCLR

This mode permits the operation of external binary                                                                                                                                                                Time [us]
counter modules (such as 74HC/HCT193, for exam-
ple), with signal NCLR (pin C) being used to reset the                                                                                                                             Figure 19: CLK-INC mode
counter. With a rising edge of clock signal NCLKUP
and a high at NCLKDN the counter status is incre-
iC-ML

HALL Position Sensor / Encoder

                                                 DATA INPUT                                                                Rev A3, Page 16/17
                                                                              the value of the DIR signal. A low at DIR triggers a
VDD                                                                           countup; a high causes the setup to count down. Fig-
                                                                              ure 17 shows a countup sequence followed by a count-
                               P0 P1 P2 P3                   P0 P1 P2 P3      down sequence, both across the zero position.

     CFG1  NCLUP               CPU  TCU                  CPU  TCU                   CLK

     CFG2  NCLDN               CPD 74HCT193 TCD          CPD 74HCT193 TCD

           iC-ML                            MR                            MR

     CFG3         NCLR         NPL                       NPL

     NEN   NERR                Q0 Q1 Q2 Q3                   Q0 Q1 Q2 Q3

                        RESET

GND

                                                 OUTPUT

   Figure 20: iC-ML with binary counter 74HCT193                                                                                                                                                             Time [us]

                                                                                                                                                                           DIR  Figure 21: DIR-INC mode

DIR-INC mode
In DIR-INC mode a change in angle for both directions
of rotation generates an output pulse for signal CLK NCLR
(pin A). Signal DIR (pin B) gives the direction of ro-
tation. This mode permits the operation of external
binary counter modules (such as 74HC/HCT191, for
example), with signal NCLR (pin C) being used to re-
set the external counter. With a rising edge at CLK the
counter status is counted up or down, depending on

iC-Haus expressly reserves the right to change its products and/or specifications. An Infoletter gives details as to any amendments and additions made to the
relevant current specifications on our internet website www.ichaus.de/infoletter; this letter is generated automatically and shall be sent to registered users by
email.
Copying even as an excerpt is only permitted with iC-Haus approval in writing and precise reference to source.
iC-Haus does not warrant the accuracy, completeness or timeliness of the specification on this site and does not assume liability for any errors or omissions
in the materials. The data specified is intended solely for the purpose of product description. No representations or warranties, either express or implied, of
merchantability, fitness for a particular purpose or of any other nature are made hereunder with respect to information/specification or the products to which
information refers and no guarantee with respect to compliance to the intended use is given. In particular, this also applies to the stated possible applications or
areas of applications of the product.
iC-Haus conveys no patent, copyright, mask work right or other trade mark right to this product. iC-Haus assumes no liability for any patent and/or other trade
mark rights of a third party resulting from processing or handling of the product and/or any other use of the product.
As a general rule our developments, IPs, principle circuitry and range of Integrated Circuits are suitable and specifically designed for appropriate use in technical
applications, such as in devices, systems and any kind of technical equipment, in so far as they do not infringe existing patent rights. In principle the range of
use is limitless in a technical sense and refers to the products listed in the inventory of goods compiled for the 2008 and following export trade statistics issued
annually by the Bureau of Statistics in Wiesbaden, for example, or to any product in the product catalogue published for the 2007 and following exhibitions in
Hanover (Hannover-Messe).
We understand suitable application of our published designs to be state-of-the-art technology which can no longer be classed as inventive under the stipulations
of patent law. Our explicit application notes are to be treated only as mere examples of the many possible and extremely advantageous uses our products can
be put to.
iC-ML

HALL Position Sensor / Encoder

ORDERING INFORMATION                                                           Rev A3, Page 17/17

Type                    Package                     Order Designation
                        TSSOP20                     iC-ML TSSOP20
iC-ML                                               iC-ML EVAL ML1D
iC-ML evaluation board

For technical support, information about prices and terms of delivery please contact:

iC-Haus GmbH            Tel.: +49 (61 35) 92 92-0
Am Kuemmerling 18       Fax: +49 (61 35) 92 92-192
D-55294 Bodenheim       Web: http://www.ichaus.com
GERMANY                 E-Mail: sales@ichaus.com

Appointed local distributors: http://www.ichaus.com/sales_partners
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
搜索索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved