电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

IC-MHQFN28

器件型号:IC-MHQFN28
厂商名称:iC-Haus GmbH
厂商官网:http://www.ichaus.biz
下载文档

器件描述

12 BIT ANGULAR HALL ENCODER

IC-MHQFN28器件文档内容

iC-MH                                                                                                              Rev B1, Page 1/23
                                                                                          APPLICATIONS
12 BIT ANGULAR HALL ENCODER                                                               o Digital angular sensor

FEATURES                                                                                     technology, 0360
                                                                                          o Incremental angular encoder
o Real-time system for rotation speed up to 120,000 rpm                                   o Absolute angular encoder
o Integrated Hall sensors with automatic offset compensation                              o Brushless motors
o 4x sensor arrangement for fault-tolerant adjustment                                     o Motor feedback
o Amplitude control for optimum operating point                                           o Rotational speed control
o Interpolator with 4096 angular increments/resolution better
                                                                                          PACKAGES
    than 0.1
o Programmable resolution, hysteresis, edge spacing, zero                                             QFN28 5 x 5 mm

    position and rotating direction
o Incremental output of sensor position up to 8 MHz edge rate
o RS422-compatible AB encoder signals with index Z
o UVW commutation signals for EC motor applications
o Serial interface for data output and configuration
o SSI-compatible output mode
o Integrated ZAP diodes for module setup and OEM data,

    programmable via serial interface
o Signal error (e.g. magnet loss) can also be read out via serial

    interface
o Extended temperature range from -40 to +125 C

BLOCK DIAGRAM

                                                        + 5V              + 5V

                                                          VPA                VPD

                                                        B             B    CONVERSION                                  A
                                                                               LOGIC                                   B
                          PTE                           B             B                                                Z
                                                                         SINE-TO-DIG
                                           TEST         HALL SENSOR                             RS422
                                                                               PHASE                                   U
                          NERR                             2       2            SHIFT                                  V
                                                                                                                       W
                                    ERROR MONITOR       SIN + COS        SINE-TO-COM
                                                                                          INCR INTERFACE
                          MA                                  AMPLITUDE
                          SLO                                CORRECTION
                          SLI
                                                        AMPL CONTROL
                                                SERIAL
                                           INTERFACE     0x00            iC-MH            16 Byte ZROM
                                                         0x0F
                                                         0x10                  BIAS/VREF  ZAP CONTROL   VZAP
                                                         0x1F                     VND
                                                         0x77                              ZAPROM
                                                         0x7F
                                                                                                        C301107-2
                                                        RAM

                                                        VNA

Copyright 2008 iC-Haus                                                                                                  http://www.ichaus.com
iC-MH

12 BIT ANGULAR HALL ENCODER

                                                                                 Rev B1, Page 2/23

DESCRIPTION

The iC-MH 12-bit angular encoder is a position sen-     The commutation interface with the signals U, V and
sor with integrated Hall sensors for scanning a per-    W provides 120 phase-shifted signals for block com-
manent magnet. The signal conditioning unit gen-        mutation. The zero point of the commutation signals
erates constant-amplitude sine and cosine voltages      is freely definable in increments of 1.875 over 360.
that can be used for angle calculation. The resolu-     The commutation signals are available for EC motors
tion can be programmed up to a maximum of 4,096         with 1 and 2 pole pairs.
angular increments per rotation.
                                                        The RS422-compatible outputs of the incremental
The integrated serial interface also enables the posi-  interface and the commutation interface are pro-
tion data to be read out to several networked sensors.  grammable in the output current and the slew rate.
And the integrated memory can be written embedded
in the data protocol.                                   In conjunction with a rotating permanent magnet, the
                                                        iC-MH module forms a one-chip encoder. The entire
The incremental interface with the pins A, B and Z      configuration can be stored in the internal parameter
supplies quadrature signals with an edge rate of up     ROM with zapping diodes. The integrated program-
to 8 MHz. Interpolation can be carried out with maxi-   ming algorithm assumes writing of the ROM struc-
mum resolution at a speed of 120,000 rpm. The po-       ture.
sition of the index pulse Z is adjustable.

PACKAGES QFN28 5 x5 mm to JEDEC MO-220-VHHD-1

PIN CONFIGURATION QFN28 5 x 5mm                        PIN FUNCTIONS
                                                          No. Name Function

                                                        1 PTE Test Enable Pin

             nc nc nc nc nc nc W                        2 NERR Error output(active low)

             28 27 26 25 24 23 22                       3 VPA +5 V Supply Voltage (analog)

                                                        4 VNA Ground (analog)

PTE 1                              21 V                 5 SLI Serial Interface, Data Input
                                   20 U
NERR 2                             19 VPD               6 MA Serial Interface, Clock Input
                                   18 VND
VPA 3                              17 Z                 7 SLO Serial Interface, Data Output
                                   16 B
VNA 4        MH                    15 A                 8-11 nc not connected

SLI  5                                                  12 VZAP Zener Zapping Programming Voltage

MA                                                      13,14 nc not connected

     6                                                  15 A  Incremental A (+NU)

SLO 7                                                   16 B  Incremental B (+NV)

             8 9 10 11 12 13 14                         17 Z  Index Z (+NW)

             nc nc nc nc  nc nc                         18 VND Ground (digital)

                          VZAP                          19 VPD +5 V Supply Voltage (digital)

                                                        20 U  Commutation U (+NA)

                                                        21 V  Commutation V (+NB)

                                                        22 W Commutation W (+NZ)

                                                        23-28 nc not connected

                                                        TP Thermal-Pad

The Thermal Pad is to be connected to VNA on the PCB. Orientation of the logo ( MH CODE ...) is subject to
alteration.
iC-MH

12 BIT ANGULAR HALL ENCODER

                                                                                                        Rev B1, Page 3/23

ABSOLUTE MAXIMUM RATINGS

Beyond these values damage may occur; device operation is not guaranteed.

Item Symbol Parameter                              Conditions                                                             Unit
No.                                                                                                          Max.
                                                                                                   Min.
G001 V()   Supply voltages at VPA, VPD                                                             -0.3      6    V
                                                                                                   -0.3
G002 V(VZAP) Zapping voltage                                                                       -0.3      8    V

G003 V()   Voltages at A, B, Z, U, V, W, MA, SLO,                                                  -10       6    V
           SLI, NERR, PTE                                                                          -20
                                                                                                   -100
G004 I()   Current in VPA                                                                          -10       20   mA

G005 I()   Current in VPD                                                                          -40       200  mA
                                                                                                   -40
G006 I()   Current in A, B, Z, U, V, W                                                                       100  mA

G007 I()   Current in MA, SLO, SLI, NERR, PTE                                                                10   mA

G008 Vd()  ESD-voltage, all pins                   HBM 100 pF discharged over 1.5 k                          2    kV

G009 Ts    Storage temperature                                                                               150  C

G010 Tj    Chip temperature                                                                                  135  C

THERMAL DATA

Operating conditions: VPA, VPD = 5 V 10 %

Item Symbol Parameter                              Conditions                                                                     Unit
No.                                                                                                Min. Typ. Max.
                                                   package mounted on PCB, thermal pad at
T01 Ta     Ambient temperature                     approx. 2 cm cooling area                      -40       125 C

T02 Rthja  Thermal resistance chip/ambient                                                               40       K/W

All voltages are referenced to ground unless otherwise stated.
All currents into the device pins are positive; all currents out of the device pins are negative.
iC-MH

12 BIT ANGULAR HALL ENCODER

                                                                                                             Rev B1, Page 4/23

ELECTRICAL CHARACTERISTICS

Operating conditions:
VPA, VPD = 5 V 10 %, Tj = -40...125 C, IBM adjusted to 200 A , 4 mm NdFeB magnet, unless otherwise noted

Item Symbol Parameter                         Conditions                                                                        Unit
No.                                                                                          Min. Typ. Max.

General

001 V(VPA,    Supply Voltage Range                                                           4.5                  5.5   V
        VPD)

002 I(VPA)    Supply Current in VPA                                                          3                    8     mA

003 I(VPD) Supply Current in VPD              PRM = '0', without Load                        5                    15    mA

004 I(VPD) Supply Current in VPD              PRM = '1', without Load                        2                    10    mA

005 Vc(hi)    Clamp Voltage hi at MA, SLI,    Vc()hi = V() - VPD, I() = 1 mA                 0.4                  1.5   V
              SLO, PTE, NERR

006 Vc(lo)    Clamp Voltage lo                I() = -1 mA                                    -1.5                 -0.3  V

Hall Sensors and Signal Conditioning

101 Hext      Operating Magnetic Field        At Chip Surface                                20                   100 kA/m
              Strength

102 fmag      Operating Magnetic Field Fre-                                                                       2     kHz
              quency
              Rotating Speed of Magnet                                                                            120 000 rpm

103 dsens     Diameter of HALL Sensor Array                                                                  2          mm

104 xdis      Lateral Displacement of Magnet                                                                      0.2 mm
              to Chip

105 xpac      Displacement Chip to Package QFN28 package                                     -0.2                 0.2 mm

106  pac      Angular alignment of chip vs.   QFN28 package                                  -3                   +3 Deg
              package

107 hpac      Distance of chip surface to pack- QFN28 package                                                0.4        mm
              age surface

108 Vos       Trimming range of output offset VOSS or VOSC = 0x7F                                                 -55 mV
              voltage

109 Vos       Trimming range of output offset VOSS or VOSC = 0x3F                            55                         mV
              voltage

110 Vopt      Optimal differential output voltage Vopt = Vpp(PSIN) - Vpp(NSIN), ENAC = '0',                  4          Vpp
                                                            see Fig. 6

Amplitude Control

201 Vampl     Differential Output Amplitude   Vampl = Vpp(PSIN) - Vpp(NSIN), ENAC = '1', 3.2                      4.8 Vpp
                                              see Fig. 6

202 Vratio    Amplitude Ratio                 Vratio = Vpp(PSIN) / Vpp(PCOS)                 1.09

203 Vratio    Amplitude Ratio                 Vratio = Vpp(PSIN) / Vpp(PCOS)                                      0.91

204 tampl     Settling Time of Amplitude Con- 10%                                                                300   s
              trol

205 Vae()lo   Amplitude Error Threshold for   Vpp(PSIN) - Vpp(NSIN)                          1.2                  2.8 Vpp
              MINERR

206 Vae()hi   Amplitude Error Threshold for   Vpp(PSIN) - Vpp(NSIN)                          5.0                  5.8 Vpp
              MAXERR

Bandgap Reference

401 Vbg       Bandgap Reference Voltage                                                      1.2 1.25 1.3               V

402 Vref      Reference Voltage                                                              45              50   55 %VPA

403 Iibm      Bias Current                    CIBM = 0x0                                                          -100 A
                                              CIBM = 0xF
                                              Bias Current adjusted                          -370                       A

                                                                                             -220 -200 -180 A

404 VPDon     Turn-on Threshold VPD, System V(VPD) - V(VND), increasing voltage              3.7 4.0 4.3                V
              on

405 VPDoff    Turn-off Threshold VPD, System V(VPD) - V(VND), decreasing voltage             3               3.5 3.8    V
              reset

406 VPDhys Hysteresis System on/reset                                                        0.35                       V

407 Vosr      Reference voltage offset com-                                                  480 500 520 mV
              pensation
iC-MH

12 BIT ANGULAR HALL ENCODER

                                                                                                             Rev B1, Page 5/23

ELECTRICAL CHARACTERISTICS

Operating conditions:
VPA, VPD = 5 V 10 %, Tj = -40...125 C, IBM adjusted to 200 A , 4 mm NdFeB magnet, unless otherwise noted

Item Symbol Parameter                              Conditions                                                             Unit
No.
                                                                                               Min. Typ.            Max.  MHz
                                                                                                                    1.15  MHz
Clock Generation                                                                                                     18
                                                                                                                           Bit
501 f()sys        System Clock                     Bias Current adjusted                       0.85 1.0             0.35
                                                                                                                     10   Deg
502 f()sdc        Sinus/Digital-Converter Clock Bias Current adjusted                          14            16            %
                                                                                                                     0.5
Sin/Digital Converter                                                                                                     MHz
                                                                                                                     0.4  MHz
601 RESsdc Sinus/Digital-Converter Resolu-                                                                   12      0.4  Deg
                                                                                                                     80
                  tion                                                                                               60   Deg
                                                                                                                     60
602 AAabs Absolute Angular Accuracy                Vpp() = 4 V, adjusted                       -0.35                  2     V

603 AArel         Relative Angular Accuracy        with reference to one output periode at A, B, at -10              60     V
604 f()ab         Output frequency at A, B         Resolution 1024, see Fig. 17                                       -6  mA
                                                                                                                     10   mA
                                                   CFGMTB = '0'                                              0.5      2    ns
                                                                                                                           ns
                                                   CFGMTB = '1'                                              2.0     1.2    V
                                                                                                                     7.1    V
605 REScom Resolution of Commutation Con-                                                                    1.875    2   mV
                        verter                                                                                       55    A
                                                                                                                      2    A
606 AAabs Absolute Angular Accuracy of                                                         -0.5                  0.4  MHz

                  Commutation Converter                                                                              -80    V
                                                                                                                     80
Serial Interface, Digital Outputs MA, SLO, SLI                                                                       60     V

701 Vs(SLO)hi Saturation Voltage High              V(SLO) = V(VPD) - V(),                                                 mV
                                                   I(SLO) = 4 mA                                                            V

702 Vs(SLO)lo Saturation Voltage Low               I(SLO) = 4 mA to VND                                                     V

703 Isc(SLO)hi Short-Circuit Current High          V(SLO) = V(VND), 25C                       -80 -50                      V
                                                                                                                            V
704 Isc(SLO)lo Short-Circuit Current Low           V(SLO) = V(VPD), 25C                                     50             V
                                                                                                                           k
705 tr(SLO) Rise Time SLO                          CL = 50 pF
                                                                                                                            V
706 tf(SLO) Fall Time SLO                          CL = 50 pF                                                               V
                                                                                                                            V
707 Vt()hi        Threshold Voltage High: MA, SLI                                                                         mV
                                                                                                                           A
708 Vt()lo        Threshold Voltage Low: MA, SLI                                               0.8                        mA
                                                                                                                           ns
709 Vt()hys Threshold Hysteresis: MA, SLI                                                      150 250

710 Ipd(SLI) Pull-up Current: MA, SLI              V() = 0...VPD - 1 V                         6             30

711 Ipu(MA)                                                                                    -60 -30

712 f()MA

Zapping and Test

801 Vt()hi        Threshold Voltage High VZAP, with reference to VND
                  PTE

802 Vt()lo        Threshold Voltage Low VZAP, with reference to VND                            0.8

                  PTE

803 Vt()hys Hysteresis                             Vt()hys = Vt()hi - Vt()lo                   150 250

804 Vt()nozap Threshold Voltage Nozap VZAP V() = V(VZAP) - V(VPD), V(VPD) = 5 V 5 %, 0.8
                                                                      at chip temperature 27 C

805 Vt()zap       Threshold Voltage Zap VZAP       V() = V(VZAP) - V(VPD), V(VPD) = 5 V 5 %,
                                                   at chip temperature 27 C

806 V()zap Zapping voltage                         PROG = '1'                                  6.9 7.0

807 V()zpd Diode voltage, zapped

808 V()uzpd Diode voltage, unzapped                                                            3

809 Rpd()VZAP Pull-Down Resistor at VZAP                                                       30

NERR Output

901 Vt()hi        Input Threshold Voltage High with reference to VND

902 Vs()lo        Saturation Voltage Low           I() = 4 mA , with reference to VND

903 Vt()lo        Input Threshold Voltage Low      with reference to VND                       0.8

904 Vt()hys Input Hysteresis                       Vt()hys = Vt()hi - Vt()lo                   150 250

905 Ipu(NERR) Pull-up Current                      V(NERR) = 0...VPD - 1 V                     -700 -300

906 Isc()lo       Short circuit current NERR       V(NERR) = V(VPD), 25C                                    50

907 tf(NERR) Decay time NERR                       CL = 50 pF
iC-MH

12 BIT ANGULAR HALL ENCODER

                                                                                                             Rev B1, Page 6/23

ELECTRICAL CHARACTERISTICS

Operating conditions:
VPA, VPD = 5 V 10 %, Tj = -40...125 C, IBM adjusted to 200 A , 4 mm NdFeB magnet, unless otherwise noted

Item Symbol Parameter                         Conditions                                                                     Unit
No.                                                                                       Min. Typ. Max.

Line Driver Outputs

P01 Vs()hi    Saturation Voltage hi           Vs() = VPD - V();
                                              CfgDR(1:0) = 00, I() = -4 mA
P02 Vs()lo    Saturation Voltage lo           CfgDR(1:0) = 01, I() = -50 mA                                  200 mV
                                              CfgDR(1:0) = 10, I() = -50 mA                                  700 mV
                                              CfgDR(1:0) = 11, I() = -20 mA                                  700 mV
                                                                                                             400 mV
                                              CfgDR(1:0) = 00, I() = -4 mA
                                              CfgDR(1:0) = 01, I() = -50 mA                                  200 mV
                                              CfgDR(1:0) = 10, I() = -50 mA                                  700 mV
                                              CfgDR(1:0) = 11, I() = -20 mA                                  700 mV
                                                                                                             400 mV
                                              V() = 0 V;
P03 Isc()hi   Short-Circuit Current hi        CfgDR(1:0) = 00
                                              CfgDR(1:0) = 01
                                              CfgDR(1:0) = 10                             -12                -4       mA
                                              CfgDR(1:0) = 11                             -120
                                                                                          -120               -50 mA
                                              V() = VPD;                                  -60
                                              CfgDR(1:0) = 00                                                -50 mA
                                              CfgDR(1:0) = 01                               4
                                              CfgDR(1:0) = 10                              50                -20 mA
                                              CfgDR(1:0) = 11                              50
P04 Isc()lo   Short-Circuit Current lo                                                     20

                                                                                                             12       mA

                                                                                                             120 mA

                                                                                                             120 mA

                                                                                                             60       mA

P05 Ilk()tri  Leakage Current Tristate        TRIHL(1:0) = 11                             -100               100 A
P06 tr()      Rise-Time lo to hi at Q
                                              RL = 100  to VND;                             5
                                              CfgDR(1:0) = 00                               5                20       ns
                                              CfgDR(1:0) = 01                              50
                                              CfgDR(1:0) = 10                               5                20       ns
                                              CfgDR(1:0) = 11
                                                                                            5                350      ns
                                              RL = 100  to VND;                             5
                                              CfgDR(1:0) = 00                              50                40       ns
                                              CfgDR(1:0) = 01                               5
P07 tf()      Fall-Time hi to lo at Q         CfgDR(1:0) = 10
                                              CfgDR(1:0) = 11
                                                                                                             20       ns

                                                                                                             20       ns

                                                                                                             350      ns

                                                                                                             40       ns

OPERATING REQUIREMENTS: Serial Interface

Operating conditions: VPA, VPD = 5 V 10 %, Ta = -40...125 C, IBM calibrated to 200 A;
Logic levels referenced to VND: lo = 0...0.45 V, hi = 2.4 V...VPD

Item Symbol Parameter                         Conditions                                                                  Unit
No.                                                                                                          Max.
                                                                                                Min.

SSI Protocol (ENSSI = 1)

I001  TMAS    Permissible Clock Period        tout determined by CFGTOS                         250          2x tout  ns
I002  tMASh   Clock Signal Hi Level Duration
I003  tMASl   Clock Signal Lo Level Duration                                                    25           tout     ns

                                                                                                25           tout     ns

                          Figure 1: I/O Interface timing with SSI protocol
iC-MH                                                                                                              Rev B1, Page 7/23

12 BIT ANGULAR HALL ENCODER

Registers

OVERVIEW

Adr       Bit 7           Bit 6     Bit 5         Bit 4                  Bit 3     Bit 2             Bit 1            Bit 0

Hall Signal Conditioning

0x00 z            GAING(1:0)                                                       GAINF(5:0)

0x01 z ENAC                                                              GCC(6:0)

0x02 z         -                                                      VOSS(6:0)

0x03 z    PRM                                                         VOSC(6:0)

0x04 z HCLH               DPU                  -  CFGTOB                                             CIBM(3:0)

RS422 Driver

0x05 z ENSSI            CFGPROT                   CFGO(1:0)                        TRIHL(1:0)                         CFGDR(1:0)

Sine/Digital Converter

0x06 z                                                          CFGRES(7:0)

0x07 z                                                       CFGZPOS(7:0)

0x08 z            CFGHYS(1:0)       CFGDIR        CFGMTD                 CFGSU     CFGPOLE                            CFGAB(1:0)

0x09 z                                                          CfgCOM(7:0)

0x0A z                                                       -                                                        CFGMTD2

0x0B z                                                             -

0x0C z                                                             -

0x0D                                                               -

Test settings

0x0E p                                                             TEST(7:0)

0x0F           -          res.      res.                     res.               -              -                -     PROGZAP

ZAP diodes (read only)

0x10                                ZAP dioden for adresses 0x00..0x0C und 0x7D..0x7F
..
0x1F

not used

0x20                                                         'invalid adresses'
..
0x41

Profile identification (read only)

0x42                                                            Profile - 0x2C

0x43                            Profile - 0x0                                                  Data length DLEN

not used

0x44                                                            'invalid adress'
..
0x75

Status messages (read only; messages will be set back during reading)

0x76                                                               GAIN

0x77      PROGERR ERRSDATA ERRAMIN ERRAMAX                               ERREXT                res.             res.  PROGOK
iC-MH

12 BIT ANGULAR HALL ENCODER

                                                                                                   Rev B1, Page 8/23

OVERVIEW

Adr       Bit 7  Bit 6  Bit 5                 Bit 4                               Bit 3     Bit 2  Bit 1  Bit 0

Identification (0x78 bis 0x7B read-only)

0x78                                          Device ID - 0x4D ('M')

0x79                                          Device ID - 0x48 ('H')

0x7A                                          Revision - 0x5A ('Z')

0x7B                                          Revision - 0x00 (")

0x7C                                          -                                                           CFGTOS

0x7D z                                        Manufacturer Revision - 0x00

0x7E z                                        Manufacturer ID - 0x00

0x7F z                                        Manufacturer ID - 0x00

                                                                                            z: Register value programmable by zapping

                                              p: Register value write protected; can only be changed while V(VZAP)> Vt()hi

                                          Table 5: Register layout

Hall signal processing . . . . . . . . . . . . . . . . . . . . Page 10            Sine/digital converter . . . . . . . . . . . . . . . . . . . . . Page 16

GAING:    Hall signal amplification range                                         CFGRES:   Resolution of sine digital converter
GAINF:    Hall signal amplification (120, log.                                   CFGZPOS:  Zero point for position
          scale)                                                                  CFGAB:    Configuration of incremental output
GCC:      Amplification calibration cosine                                        CFGPOLE:  No. of poles for commutation signals
ENAC:     Activation of amplitude control                                         CFGSU:    Behavior during start-up
VOSS:     Offset calibration sine                                                 CFGMTD:   Frequency at AB
VOSC:     Offset calibration cosine                                               CFGDIR:   Rotating direction reversal
PRM:      Energy-saving mode                                                      CFGHYS:   Hysteresis sine/digital converter
CIBM:     Calibration of bias current                                             CFGCOM:   Zero point for commutation
DPU       Deactivation of NERR pull-up
HCLH      Activation of high Hall clock pulse                                     Test
                                                                                  TEST:
RS422 driver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Page 18  PROGZAP:  Test mode
                                                                                            Activation of programming routine

CFGDR:    Driver property
TRIHL:    Tristate high-side/low-side driver
CFGO:     Configuration of output mode
CFGPROT:  Write/read protection memory
ENSSI:    Activation of SSI mode
iC-MH                                                      Rev B1, Page 9/23

12 BIT ANGULAR HALL ENCODER

Sensor principle

                       S                                   In conjunction with a rotating permanent magnet, the
             N                                             iC-MH module can be used to create a complete en-
                                                           coder system. A diametrically magnetized, cylindri-
zy  B                +Bz                                   cal permanent magnet made of neodymium iron boron
                                                           (NdFeB) or samarium cobalt (SmCo) generates op-
x                                                          timum sensor signals. The diameter of the magnet
                                                           should be in the range of 3 to 6 mm.
             -Bz                         C151107-1
                                                           The iC-MH has four Hall sensors adapted for angle
             Figure 2: Sensor principle                    determination and to convert the magnetic field into
                                                           a measurable Hall voltage. Only the z-component of
                                                           the magnetic field is evaluated, whereby the field lines
                                                           pass through two opposing Hall sensors in the oppo-
                                                           site direction. Figure 2 shows an example of field vec-
                                                           tors. The arrangement of the Hall sensors is selected
                                                           so that the mounting of the magnets relative to iC-MH
                                                           is extremely tolerant. Two Hall sensors combined pro-
                                                           vide a differential Hall signal. When the magnet is ro-
                                                           tated around the longitudinal axis, sine and cosine out-
                                                           put voltages are produced which can be used to deter-
                                                           mine angles.

Position of the Hall sensors and the analog sensor signal

The Hall sensors are placed in the center of the QFN28     In order to calculate the angle position of a diametri-
package at 90 to one another and arranged in a circle     cally polarized magnet placed above the device a dif-
with a diameter of 2 mm as shown in Figure 3.              ference in signal is formed between opposite pairs of
                                                           Hall sensors, resulting in the sine being VSIN = VPSIN -
Pin 1 Mark        28 27 26 25 24 23 22                     VNSIN and the cosine VCOS = VPCOS - VNCOS. The zero
(top view)                                                angle position of the magnet is marked by the resulting
             1                            21               cosine voltage value being at a maximum and the sine
                                                           voltage value at zero.
             2 PSIN  PCOS 20
                                                           This is the case when the south pole of the magnet is
             3                            19               exactly above the PCOS sensor and the north pole is
             4                            18               above sensor NCOS, as shown in Figure 4. Sensors
             5                            17               PSIN and NSIN are placed along the pole boundary so
                                                           that neither generate a Hall signal.
             6 NCOS  NSIN 16

             7                            15

                  8 9 10 11 12 13 14

                                              C040907-2

Figure 3: Position of the Hall sensors

When a magnetic south pole comes close to the sur-         When the magnet is rotated counterclockwise the
face of the package the resulting magnetic field has a     poles then also cover the PSIN and NSIN sensors, re-
positive component in the +z direction (i.e. from the top  sulting in the sine and cosine signals shown in Figure
of the package) and the individual Hall sensors each       5 being produced. The signals are internal but can be
generate their own positive signal voltage.                made externally available for test purposes (see the
                                                           description of iC-MH's calibration procedure).
iC-MH

12 BIT ANGULAR HALL ENCODER

                                                                                                                   Rev B1, Page 10/23

                                                                  28 27 26 25 24 23 22                   28 27 26 25 24 23 22       (top view)

                    28 27 26 25 24 23 22                    1         S                 21            1     S                   21
                                                            2
                                                            3                           20            2                         20
                                                            4
                                                                                        19            3                         19
                                                            N 5
                                                                                        18            4                         18
                                                            6
            1                          S  21                7                           17            5                         17
            2
            3                                                                           16            6                         16
            4
                                          20                                            15            7     N                   15     >0
            N 5
                                                                  8 9 10 11 12 13 14                        8 9 10 11 12 13 14
            6
            7                             19                          =0                                                            0

                                          18

                                          17                +2V                                 VSIN= VPSIN- VNSIN VCOS= VPCOS- VNCOS

                                          16

                                          15                -90                        90        180 270 360

                    8 9 10 11 12 13 14                                -2V                                                                       

                                                                                                                                                C041007-3

                                          C040907-1

      Figure 4: Zero position of the magnet                 Figure 5: Pattern of the analog sensor signals with
                                                                        the angle of rotation

Hall Signal Processing

The iC-MH module has a signal calibration function          used. With the amplitude control (ENAC = '1') acti-
that can compensate for the signal and adjustment           vated, the GAINF register bits have no effect.
errors. The Hall signals are amplified in two steps.
First, the range of the field strength within which the     GCC(6:0)                    Adr 0x01; Bit 6:0
Hall sensor is operated must be roughly selected. The       0x00
first amplifier stage can be programmed in the follow-      0x01      1,000
ing ranges:                                                 ...
                                                            0x3F      1,0015
                                                            0x40
GAING(1:0)          Adr 0x00; Bit 7:6                       ...       exp(  ln(20)             GCC)
                                                            0x7F            2048

00          5-fold                                                    1,0965

01          10-fold                                                   0,9106

01          15-fold                                                   exp(-             ln(20)    (128  -  GCC))
                                                                                        2048

01          20-fold                                                   0,9985

Table 6: Range selection for Hall signal amplification            Table 8: Amplification calibration cosine

The operating range can be specified in advance in          The GCC register is used to correct the sensitivity of
accordance with the temperature coefficient and the         the sine channel in relation to the cosine channel. The
magnet distance. The integrated amplitude control can       cosine amplitude can be corrected within a range of
correct the signal amplitude between 1 and 20 via an-       approximately 10%.
other amplification factor. Should the control reach the
range limits, a different signal amplification must be se-
lected via GAING.

GAINF(5:0)          Adr 0x00; Bit 5:0                       ENAC               Adr 0x01; Bit 7
                                                            0         amplitude control deactivated
0x00        1,000                                           1         amplitude control active

0x01        1,048
...
0x3F        exp(  ln(20)    GAINF  )                             Table 9: Activation of amplitude control
                    64

            19,08

              Table 7: Hall signal amplification            The integrated amplitude control can be activated with
                                                            the ENAC bit. In this case the differential signal am-
The second amplifier stage can be varied in an addi-        plitude is adjusted to 4 Vss and the values of GAINF
tional range. With the amplitude control (ENAC = '0')       have no effect here.
deactivated, the amplification in the GAINF register is
iC-MH

12 BIT ANGULAR HALL ENCODER

                                                                                                 Rev B1, Page 11/23

                         PSIN-NSIN     4Vss               PRM                 Adr 0x03; Bit 7
PCOS-NCOS                                                 0          Energy-saving mode deactivated
                                                          1          Energy-saving mode active

                                                                     Table 11: Energy-saving mode

Figure 6: Definition of differential amplitude

After switch-on the amplification is increased until the  In the energy-saving mode the current consumption of
setpoint amplitude is reached. The amplification is       the Hall sensors can be quartered. This also reduces
automatically corrected in case of a change in the        the maximum rotating frequency by a factor of 4.
input amplitude by increasing the distance between
the magnet and the sensor, in case of a change in         CIBM(3:0)           Adr 0x04; Bit 3:0
the supply voltage or a temperature change. The           0x0        -40 %
sine signals are therefore always converted into high-    ...        ...
resolution quadrature signals at the optimum ampli-       0x8        0%
tude.                                                     0x9        +5 %
                                                          ...        ...
                                                          0xF        +35 %

VOSS(6:0)           Adr 0x02; Bit 6:0                           Table 12: Calibration of bias current
VOSC(6:0)           Adr 0x03; Bit 6:0
0x00       0 mV                                           In the test mode (TEST = 0x43) the internal currents
0x01       1 mV                                           can be calibrated on Pin B. For this purpose, the cur-
...        ...                                            rent must be measured based on VNA and the CIBM
0x3F       63 mV                                          register bits must be changed until the current is cal-
0x40       0 mV                                           ibrated to 200 A. All internal currents are then cali-
0x41       -1 mV                                          brated.
...        ...
0x7F       -63 mV                                         HCLH                Adr 0x04; Bit 7
                                                          0          250 kHz
Table 10: Offset calibration for sine and cosine          1          500 kHz

Should there be an offset in the sine or cosine signal           Table 13: Activation of high Hall clock pulse
that, among other things, can also be caused by an
inexactly adjusted magnet, then this offset can be cor-   The switching-current hall sensors can be operated at
rected by the VOSS and VOSC registers. The output         two frequencies. At 500 kHz the sine has twice the
voltage can be shifted by 63 mV in each case to com-     number of support points. This setting is of interest at
pensate for the offset.                                   high speeds above 30,000 rpm.
iC-MH                                                                                 Rev B1, Page 12/23

12 BIT ANGULAR HALL ENCODER

Test modes for signal calibration

For signal calibration iC-MH has several test settings                                iC-MH
which make internal reference quantities and the am-
plified Hall voltages of the individual sensors accessi-               PSIN                                                      HPSP
ble at external pins A, B, Z and U for measurement pur-                                                                       A  HPSN
poses. This enables the settings of the offset (VOSS,                                                                            HNSP
VOSC), gain (GAING, GAINF) and amplitude ratio of                            B  B                                                HNSN  VPSIN
the cosine to the sine signal (GCC) to be directly ob-                                                                                 VNSIN
served on the oscilloscope.                                                                B

Test mode can be triggered by connecting pin VZAP                                          Z
to VPD and programming the TEST register (address
0x0E). The individual test modes are listed in the fol-                      B  B
lowing table:
                                                                                      U

                                                                                NSIN

                                                                       HALL SENSORS

                                                            C021107-1                 VNA

                                                            Test Mode: Analog SIN

                                                            Figure 7: Output signals of the sine Hall sensors in
                                                                        test mode Analog SIN

Output signals in test mode

Mode    TEST Pin A Pin B Pin Z Pin U

Normal  0x00 A               B  Z  U                                                  iC-MH

Analog SIN 0x20 HPSP HPSN HNSP HNSN                                             PCOS
                                                                                                                A
Analog COS 0x21 HPCP HPCN HNCP HNCN                                                                                              HPCP
                                                                                                                                 HPCN  VPCOS
                                                                             B  B                                                HNCP  VNCOS
                                                                                                                                 HNCN
Analog OUT 0x22 PSIN NSIN PCOS NCOS                                                        B

Analog REF 0x43 VREF IBM VBG VOSR                                                          Z

Digital CLK 0xC0 CLKD                                                        B  B

                                                                                      U

                                                                       NCOS

Table 14: Test modes and available output signals                      HALL SENSORS

                                                            C021107-2                 VNA

The output voltages are provided as differential sig-       Test Mode: Analog COS
nals with an average voltage of 2.5 V. The gain is de-
termined by register values GAING and GAINF and             Figure 8: Output signals of the cosine Hall sensors
should be set so that output amplitudes from the sine                   in test mode Analog COS
and cosine signals of about 1 V are visible.

Test modes Analog SIN and Analog COS                                                  iC-MH
In these test modes it is possible to measure the sig-
nals from the individual Hall sensors independent of                   PSIN     PCOS       A                                     PSIN
one another. The name of the signal is derived from                                                                              NSIN
the sensor name and position. HPSP, for example,                             B  B                                                PCOS  VSIN
is the (amplified) Hall voltage of sensor PSIN at the                                                                            NCOS  VCOS
positive signal path; similarly, HNCN is the Hall voltage                                  B
of sensor NCOS at the negative signal path. The effec-
tive Hall voltage is accrued from the differential voltage                                 Z
between the positive and negative signal paths of the
respective sensor.                                                           B  B

                                                                                      U

                                                                       NCOS     NSIN

                                                                       HALL SENSORS

                                                            C021107-3                 VNA

                                                            Test Mode: Analog OUT

Test mode Analog OUT                                         Figure 9: Differential sine and cosine signals in test
In this test mode the sensor signals are available at                     mode Analog OUT
the outputs as they would be when present internally
for further processing on the interpolator. The interpo-    Test mode Analog REF
lation accuracy which can be obtained is determined         In this mode various internal reference voltages are
by the quality of signals Vsin and Vcos and can be influ-   provided. VREF is equivalent to half the supply voltage
enced in this particular test mode by the calibration of    (typically 2.5 V) and is used as a reference voltage for
the offset, gain and amplitude ratio.                       the Hall sensor signals. VBG is the internal bandgap
iC-MH

12 BIT ANGULAR HALL ENCODER

                                                                                                   Rev B1, Page 13/23

reference (1.24 V), with VOSR (0.5 V) used to gener-                  iC-MH                  Test Mode: Analog REF
ate the range of the offset settings. Bias current IBM
determines the internal current setting of the analog                               A        VREF  ~ 2.5 V
circuitry. In order to compensate for variations in this                            B        IBM
current and thus discrepancies in the characteristics                               Z        VBG   ~ 1.24 V
of the individual iC-MH devices (due to fluctuations in                            U         VOSR  ~ 0.5 V
production, for example), this can be set within a range
of -40% to +35% using register parameter CIBM. The                           VNA                             ~ 200 A
nominal value of 200 A is measured as a short-circuit
current at pin B to ground.                                C021107-4

Test mode Digital CLK                                      Figure 10: Setting bias current IBM in test mode
If, due to external circuitry, it is not possible to mea-                Analog REF
sure IBM directly, by way of an alternative clock signal
CLKD at pin A can be calibrated to a nominal 1 MHz
in this test mode via register value CIBM.

Calibration procedure

The calibration procedure described in the following                  Vsin
applies to the optional setting of the internal analog
sine and cosine signals and the mechanical adjust-                        +2 V
ment of the magnet and iC-MH in relation to one an-
other.

BIAS SETTING                                                                                       
                                                                                                                          +2 V
The BIAS setting compensates for possible manufac-         -2 V                                                     Vcos

turing tolerances in the iC-MH devices. A magnetic

field does not need to be present for this setting which

can thus be made either prior to or during the assem-

bly of magnet and iC-MH.

If the optional setup process is not used, register CIBM                               -2 V
should be set to an average value of 0x8 (which is
equivalent to a change of 0%). As described in the                                                                     C141107-1
previous section, by altering the value in register CIBM
in test mode Analog REF current IBM is set to 200 A                  Figure 11: Ideal Lissajous curve
or, alternatively, in test mode Digital CLK signal CLKD
is set to 1 MHz.                                           CALIBRATION USING ANALOG SIGNALS
                                                           In test mode Analog OUT as shown in Figure 5 the in-
MECHANICAL ADJUSTMENT                                      ternal signals which are transmitted to the sine/digital
iC-MH can be adjusted in relation to the magnet in test    converter can be tapped with high impedance. With
modes Analog SIN and Analog COS, in which the Hall         a rotating magnet it is then possible to portray the dif-
signals of the individual Hall sensors can be observed     ferential signals VSIN and VCOS as an x-y graph (Lis-
while the magnet rotates.                                  sajous curve) with the help of an oscilloscope. In an
                                                           ideal setup the sine and cosine analog values describe
In test mode Analog SIN the output signals of the sine     a perfect circle as a Lissajous curve, as illustrated by
Hall sensors which are diagonally opposite one an-         Figure 11.
other are visible at pins A, B, Z and U. iC-MH and the
magnet are then adjusted in such a way that differen-      At room temperature and with the amplitude control
tial signals VPSIN and VNSIN have the same amplitude       switched off (ENAC = 0) a rough GAING setting is se-
and a phase shift of 180. The same applies to test        lected so that at an average fine gain of GAINF = 0x20
mode Analog COS, where differential signals VPCOS          (a gain factor of ca. 4.5) the Hall signal amplitudes are
and VNCOS are calibrated in the same manner.               as close to 1 V as possible. The amplitude can then
                                                           be set more accurately by varying GAINF. Variations in
iC-MH                                                                                                                                                                                    Rev B1, Page 14/23

12 BIT ANGULAR HALL ENCODER                                                                                                                                          Vsin
                                                                                                                                                                                       VOSS
the gain factor, as shown in Figure 12, have no effect
on the Lissajous curve, enabling the angle information
for the interpolator to be maintained.

Vsin                                                                                                                                                                  
                 GAING
                                                                                                                                                                                       Vcos
                 GAINF

                                                                                                                                                                                                                                                                                                             C141107-3

                                                               Vcos                                                                                                    Figure 13: Effect of the sine offset setting
                                                                                                                                                                                          Vsin
                                                                                                                                                           C141107-2                                        VOSC

Figure 12: Effect of gain settings GAING and                                                                                                                                                        
                GAINF
                                                                                                                                                                                                                              Vcos
Deviations of the observed Lissajous curve from the
ideal circle can be corrected by varying the ampli-                                                                                                                                                                                                                                                             C141107-4
tude offset (register VOSS, VOSC) and amplitude ratio
(register GCC). Changes in these parameters are de-                                                                                                                   Figure 14: Effect of the cosine offset setting
scribed in the following figures 13 to 15. Each of these                                                                                                                                  Vsin
settings has a different effect on the interpolated angle                                                                                                                                                   GCC
value. A change in the sine offset thus has a maximum
effect on the angle value at 0 and 180, with no al-                                                                                                                                                
terations whatsoever taking place at angles of 90 and
270. When varying the cosine offset exactly the oppo-                                                                                                                                                                        Vcos
site can be achieved as these angle pairs can be set
independent of one another. Setting the cosine/sine                                                                                                                                                                                                                                                             C141107-5
amplitude ratio does not change these angles (0, 90,
180 and 270); however, in-between values of 45,                                                                                                                       Figure 15: Effect of the amplitude ratio
135, 225 and 315 can still be influenced by this pa-
rameter.

Once calibration has been carried out a signal such as
the one illustrated in Figure 11 should be available.

In the final stage of the process the amplitude control
can be switched back on (ENAC =1) to enable devi-
ations in the signal amplitude caused by variations in
the magnetic field due to changes in distance and tem-
perature to be automatically controlled.
iC-MH

12 BIT ANGULAR HALL ENCODER

                                                            Rev B1, Page 15/23

CALIBRATION USING INCREMENTAL SIGNALS                       distance of the rising edge (equivalent to angle posi-
If test mode cannot be used, signals can also be cali-      tions of 0 and 180) at signal A should be exactly half
brated using the incremental signals or the values read     a period (PER). Should the edges deviate from this in
out serially. In order to achieve a clear relationship be-  distance, the offset of the sine channel can be adjusted
tween the calibration parameters which have an effect       using VOSS. The same applies to the falling edges of
on the analog sensor signals and the digital sensor val-    the A signal which should also have a distance of half
ues derived from these, the position of the zero pulse      a period; deviations can be calibrated using the offset
should be set to ZPOS = 0 so that the digital signal        of cosine parameter VOSC. With parameter GCC the
starting point matches that of the analog signals.          distance between the neighboring flanks of signals A
                                                            and B can then be adjusted to the exact value of an
At an incremental resolution of 8 edges per revolu-         eighth of a cycle (a 45 angle distance).
tion (CFGRES = 0x1) those angle values can be dis-
played at which calibration parameters VOSS, VOSC
and GCC demonstrate their greatest effect. When ro-
tating the magnet at a constant angular speed the in-
cremental signals shown in Figure 16 are achieved,
with which the individual edges ideally succeed one
another at a temporal distance of an eighth of a cy-
cle (a 45 angle distance). Alternatively, the angle po-
sition of the magnet can also be determined using a
reference encoder, rendering an even rotational action
unnecessary and allowing calibration to be performed
using the available set angle values .

The various possible effects of parameters VOSS,            Figure 16: Calibration using incremental signals
VOSC and GCC on the flank position of incremental
signals A and B are shown in Figure 16. Ideally, the
iC-MH

12 BIT ANGULAR HALL ENCODER

Sine/Digital Converter                                                             Rev B1, Page 16/23
                                                                         100%
The iC-MH module integrates two separate sine/digital

converters. A high-resolution 12-bit converter for the                   40%
                                                                             50%
ABZ incremental signals can be programmed in broad                                60%

ranges of the resolution and generate quadrature sig- A

nals even at the highest speed and resolution. The

converter operates for the commutation signals inde-

pendently of this and can be set in the zero point sep- B

arately from the quadrature converter. This enables

the commutation at other angles based on the index

track Z.                                                    Z

                                                                 Figure 17: ABZ signals and relative accuracy

CFGRES(7:0)       Adr 0x06; Bit 7:0

0x0         1

0x1         2                                               The incremental signals can be inverted again inde-
                                                            pendently of the output drivers. As a result, other
...         ...                                             phase angles of A and B relative to the index pulse Z
                                                            can be generated. The standard is A and B high level
0x7e        127                                             for the zero point, i.e. Z is equal to high.

0x7f        128

0x80        256

0x81        512

0x82        1024

       Table 15: Programming interpolation factor           Figure 17 shows the position of the incremental sig-
                                                            nals around the zero point. The relative accuracy of
The resolution of the 12-bit converter can virtually be     the edges to each other at a resolution setting of 10
set as desired. Any resolution can be set up to an in-      bit is better than 10%. This means that, based on a
terpolation factor of 128, i.e. 512 edges per rotation. At  period at A or B, the edge occurs in a window between
higher resolutions, only the binary resolutions can be      40% and 60%.
set, i.e. 256, 512 and 1024. In the highest resolution
with an interpolation factor of 1024, 4096 edges per        CFGHYS(1:0)  Adr 0x08; Bit 7:6
rotation are generated and 4096 angular steps can be
differentiated. Even in the highest resolution, the abso-   0x0  0,17
lute position can be calculated in real time at the maxi-
mum speed. After the resolution is changed, a module        0x1  0,35
reset is triggered internally and the absolute position is
recalculated.                                               0x2  0,7

                                                            0x3  1,4

                                                                 Table 17: Programming angular hysteresis

CFGAB(1:0)        Adr 0x08; Bit 1:0                         With rotating direction reversal, an angular hysteresis
                                                            prevents multiple switching of the incremental signals
0x0         A and B not inverted                            at the reversing point. The angular hysteresis corre-
                                                            sponds to a slip which exists between the two rotating
0x1         B inverted, A normal                            directions. However, if a switching point is approached
                                                            from the same direction, then the edge is always gen-
0x2         A inverted, B normal                            erated at the same position on the output. The fol-
                                                            lowing figure shows the generated quadrature signals
0x3         A and B inverted                                for a resolution of 360 edges per rotation (interpolation
                                                            factor 90) and a set angular hysteresis of 1.4.
          Table 16: Inversion of AB signals
iC-MH

12 BIT ANGULAR HALL ENCODER

                                                                                           Rev B1, Page 17/23

  10                                                    The rotating direction can easily be changed with
                                                         the bit CFGDIR. When the setting is CCW (counter-
   0                                                    clockwise, CFGDIR = '0') the resulting angular position
                                                         values will increase when rotation of the magnet is per-
-10                                                     formed as shown in figure 5. To obtain increasing an-
                                                         gular position values in the CW (clockwise) direction,
  A                                                      CFGDIR then has to be set to '1'.
  B
  Z

               0          1.4    0

Figure 18: Quadrature signals for rotating direction     The internal analoge sine and cosine signal which are
              reversal (hysteresis 1.4)                 available in test mode are not affected by the setting of
                                                         CFGDIR. They will always appear as shown in figure
At the reversal point at +10, first the corresponding   5.
edge is generated at A. As soon as an angle of 1.4
has been exceeded in the other direction in accor-       CFGSU             Adr 0x08; Bit 3
dance with the hysteresis, the return edge is generated  0        ABZ output "111" during startup
at A again first. This means that all edges are shifted  1        AB instantly counting to actual position
by the same value in the rotating direction.

                                                               Table 21: Configuration of output startup

CFGZPOS(7:0) Adr 0x07; Bit 7:0

0x0      0                                              Depending on the application, a counter cannot bear
                                                         generated pulses while the module is being switched
0x1      1,4                                            on. When the supply voltage is being connected, first
                                                         the current position is determined. During this phase,
0x2      2,8                                            the quadrature outputs are constantly set to "111" in
                                                         the setting CFGSU = '0'. In the setting CFGSU = '1',
...      360  CFGZPOS                                   edges are generated at the output until the absolute
         256                                             position is reached. This enables a detection of the
                                                         absolute position with the incremental interface.
0xff     358,6

       Table 18: Programming AB zero position

The position of the index pulse Z can be set in 1.4     The converter for the generation of the commutation
steps. An 8-bit register is provided for this purpose,   signals can be configured for two and four-pole mo-
which can shift the Z-pulse once over 360.              tors. Three rectangular signals each with a phase shift
                                                         of 120 are generated. With two-pole commutation, the
CFGMTD2  CFGMTD    Minimum edge spacing                  sequence repeats once per rotation. With a four-pole
0        0                                               setting, the commutation sequence is generated twice
0        1         500 ns          max. 500 kHz at A     per rotation.
1        0
1        1         125 ns          max. 2 MHz at A

                   8 s            max. 31.25 kHz at A

                   2 s            max. 125 kHz at A

         Table 19: Minimum edge spacing                  CFGPOLE           Adr 0x8; Bit 1
                                                         0        2 pole commutation
The CFGMTB register defines the time in which two        1        4 pole commutation
consecutive position events can be output. The de-
fault is a maximum output frequency of 500 kHz on A.                      Table 22: Commutation
This means that at the highest resolution, speeds of
30,000 rpms can still be correctly shown. In the set-    The zero position of the commutation, i.e. the rising
ting with an edge spacing of 125 ns, the edges can be    edge of the track U, can be set as desired over a rota-
generated even at the highest revolution and the max-    tion. Here 192 possible positions are available. Values
imum speed. However, the counter connected to the        above 0xC0 are the mirrored positions from 0x70.
module must be able to correctly process all edges in
this case. The settings with 2 s, and 8 s can be used  CFGPOLE(7:0) Adr 0x09; Bit 7:0
for slower counters. It should be noted then, however,
that at higher resolutions the maximum rotation speed    0x00     0
is reduced.
                                                         0x01     1,875
                                                         ...
                                                         0xBF     360    CFGCOM
                                                                  192

CFGDIR            Adr 0x08; Bit 5                                 358,125
0        Rotating direction CCW
1        Rotating direction CW                                            Table 23: Commutation

        Table 20: Rotating direction reversal
iC-MH                                                                     Rev B1, Page 18/23

12 BIT ANGULAR HALL ENCODER

Output Drivers

Six RS422-compatible output drivers are available,                        PSIN
which can be configured for the incremental signals
and commutation signals. The following table on the                 PCOS
CFGO register bits provides an overview of the possi-
ble settings.                                                    A

                                                                 B

                                                          iC-MH  Z

                                                                 U

                                                                 V

CFGO(1:0)           Adr 0x07; Bit 7:6                            W
00         Incrementral Diff ABZ (U=NA, V=NB, W=NZ)
01         Incr ABZ + Comm UVW                            Figure 19: ABZ differential incremental signals
10         Commutation Diff UVW (A=NU, B=NV, Z=NW)
11         Incr. ABZ + AB4 (U=A4, V=B4, W=0)                              PSIN

Table 24: Configuration of output drivers                           PCOS

                                                                 A

                                                                 B

                                                          iC-MH  Z

In the differential incremental mode (CFGO = '00', Fig-          U
ure 19), quadrature signals are available on the Pins
A, B and Z. The respective inverted quadrature sig-              V
nals are available on the pins U, V and W. As a result,
lines can be connected directly to the module. Another           W
configuration of the incremental signals is specified in
the section "Sine/Digital Converter".                     Figure 20: ABZ incremental / UVW commutation
                                                                        signals
With CFGO = '01' (Figure 20) the ABZ incremental sig-
nals and the UVW commutation signals are available                        PSIN
on the six pins. As long as the current angular posi-
tion is not yet available during the start-up phase, all            PCOS
commutation signals are at the low level.
                                                                 A

                                                                 B

                                                          iC-MH  Z

                                                                 U

                                                                 V

                                                                 W

With CFGO = '10', the third mode (Figure 21) is avail-    Figure 21: UVW differential commutation signals
able for transferring the commutation signals via a dif-
ferential line. The non-inverted signals are on the pins                  PSIN
U, V and W, the inverted signals on A, B and Z.
                                                                    PCOS
The ABZ quadrature signals with an adjustable higher
resolution and quadrature signals with one period per            A
rotation are available in the fourth mode (Figure 22).
Four segments can be differentiated with the pins U              B
and V. This information can be used for an external
period counter which counts the number of scanned         iC-MH  Z
complete rotations.
                                                                 U

                                                                 V

                                                                 W

                                                          Figure 22: ABZ incremental signals / period counter
iC-MH

12 BIT ANGULAR HALL ENCODER

                                                                                 Rev B1, Page 19/23

The property of the RS422 driver of the connected line    enable a high transmission rate. A lower slew rate is
can be adjusted in the CFGDR register.                    offered by the setting CFGDR = '10', which is excel-
                                                          lent for longer lines in an electromagnetically sensitive
CfgDR(1:0)        Adr 0x07; Bit 1:0                       environment. Use of the setting CFGDR = '11' is advis-
                                                          able at medium transmission rates with a limited driver
00          10 MHz 4 mA (default)                         capability.

01          10 MHz 60 mA

10          300 kHz 60 mA

11          3 MHz 20 mA                                   TRIHL           Adr 0x07; Bit 3:2
                                                          00     Push Pull Output Stage
            Table 25: Driver property                     01     Lowside Driver
                                                          10     Highside Driver
Signals with the highest frequency can be transmitted     11     Tristate
in the setting CFGDR = '00'. The driver capability is
at least 4 mA, however it is not designed for a 100                Table 26: Tristate Register
line. This mode is ideal for connection to a digital in-
put on the same assembly. With the setting CFGDR          The drivers consist of a push-pull stage in each case
= '01' the same transmission speed is available and       with low-side and high-side drivers which can each be
the driver power is sufficient for the connection of a    activated individually. As a result, open-drain outputs
line over a short distance. Steep edges on the output     with an external pull-up resistor can also be realized.

Serial Interface

The serial interface is used to read out the absolute tailed description of the protocol, see separate inter-
position and to parameterize the module. For a de- face specification.

MA                                                                               CDM
SLI
SLO               Ack Start CDS D11 D10                   D0 nE nW CRC5 CRC4     CRC0 Stop
                                                              Data Range                    Timeout

                                     Figure 23: Serial Interface Protocol

The sensor sends a fixed cycle-start sequence con-        Serial Interface       Mode C
taining the Acknowledge-, Start and Control-Bit fol-      Protocol
lowed by the binary 12 bit sensor data. At lower resolu-  Cycle start sequence   Ack/Start/CDS
tion settings the data word contains leading zeros. The   Lenght of sensor data  12 Bit + ERR + WARN
low-active error bit nE a '0' indicates an error which    CRC Polynom            0b1000011
can be further identified by reading the status register  CRC Mode               inverted
0x77. The following bit nW is always at '1' state. Fol-   Multi Cycle Data       not available
lowing the 6 CRC bits the data of the next sensors, if    max. Data Rate         10 MHz
available, are presented. Otherwise, the master stops
generating clock pulse on the MA line an the sensor              Table 27: Interface Protocol
runs into a timeout, indicating the end of communica-
tion.                                                     ENSSI            Adr 0x05; Bit 7
                                                          0       Extended SSI-Mode
                                                          1       SSI-Mode

                                                                 Table 28: Activation of SSI mode

                                                          In the SSI mode the absolute position is output with 13
                                                          bits according to the SSI standard. However, in the SSI
iC-MH

12 BIT ANGULAR HALL ENCODER

                                                                            Rev B1, Page 20/23

mode it is not possible to vary the parameter set. The      justified and filled with preceding zeros if necessary.
data is transmitted as reduced Gray code, e.g. after        The following table shows the data length according to
converting into binary code, the data range is symmet-      the resolution.
rical to the center of the number string. For example,
with a set resolution of 360 data values between 76         DLEN             Adr 0x43; Bit 3:0
and 435 are transmitted.                                    2       CFGRES = '00000000', 4
                                                            3       CFGRES = '00000001', 8
       Figure 24: SSI protocol, data GRAY-coded             4       CFGRES = '0000001x', 12 to 16
                                                            5       CFGRES = '000001xx', 20 to 32
The register range 0x00 to 0x0F is equivalent to the        6       CFGRES = '00001xxx', 36 to 64
settings with which the IC can be parameterized. The        7       CFGRES = '0001xxxx', 68 to 128
settings directly affect the corresponding switching        8       CFGRES = '001xxxxx', 132 to 256
parts. It is important to note that test register 0x0E can  9       CFGRES = '01xxxxxx', 260 to 512
only be written to when pin VZAP is connected to VPD.       10      CFGRES = '10000000', 1024
When VPD > 6 V, write access to the test register is ig-    11      CFGRES = '10000001', 2048
nored. Register 0x0F can be configured at potentials        12      CFGRES = '10000010', 4096
V(VZAP) > Vt(VZAP)hi.
                                                                    Table 30: Data length
The range 0x10 to 0x1F is read-only and reflects the
contents of the integrated zapping diodes. Following        The status register provides information on the status
programming the data can be verified via these ad-          of the module. There are 5 different errors that can
dresses. After the supply voltage is connected, the         be signaled. Following unsuccessful programming of
contents of the zapping diodes are copied to the RAM        the zapping diodes, the bit PROGERR is set. If an
area 0x00 to 0x0F. Then the settings can be overwrit-       attempt is made to read the current position via the se-
ten via the serial interface. Overwriting is not possible   rial interface during the start-up phase, an error is sig-
if the CFGPROT bit is set.                                  naled with ERRSDATA, as the actual position is not yet
                                                            known. The ERRAMAX bit is output to signal that the
Errors in the module are signaled via the error mes-        amplitude is too high, while the ERRAMIN bit signals
sage output NERR. This open-drain output signals an         an amplitude which is too low, caused, for example, by
error if the output is pulled against VND. If the er-       too great a distance to the magnet. If the NERR pin
ror condition no longer exists, then the pin is released    is pulled against VND outside the module, this error is
again after a waiting time of approximately 1 ms. If the    also signaled via the serial interface. The ERREXT bit
integrated pull-up resistor is deactivated with DPU =       is then equal to '1'. The error bits are reset again after
'1', then an external resistor must be provided. With       the status register is read out at the address 0x77. The
DPU = '0' it brings the pin up to the high level again.     error bit in the data word is then also read in the next
                                                            cycle as '0'.

                                                            CFGTOS  CFGTOB  Timeout
                                                            0       0       16 s
                                                            1       0       2 s
                                                            x       1       2 s

DPU           Adr 0x04; Bit 6                                            Table 31: Timeout for sensor data
0    Pull-up activated
1    Pull-up deactive                                       The timeout can be programmed to a shorter value
                                                            with the CFGTOS bit. However, this setting is reset
     Table 29: Activation of NERR pull-up                   to the default value 16 s again following a reset. The
                                                            timeout can be permanently programmed for faster
With the profile ID, the data format can be requested       data transmission with the CFGTOB register via a zap-
for the following sensor data cycles in the module. A       ping diode. Resetting to slower data transmission is
read operation at address 0x42 results in 0x2C, with is     then not possible.
the equivalent to 12-bit single-cycle data. The register
0x43 which follows now contain the data length DLEN         The registers 0x7D to 0x7F are reserved for the man-
of the transmitted sensor data in accordance with the       ufacturer and can be provided with an ID so that the
set resolution. The sensor data are transmitted right-      manufacturer can identify its modules
iC-MH                                                                                          Rev B1, Page 21/23

12 BIT ANGULAR HALL ENCODER

OTP Programming

CFGPROT              Adr 0x05; Bit 6                                      START
0           no protection
1           write/read protection

Table 32: Write/read protection of configuration                          SET CONFIGURATION

With CFGPROT = '0', the registers at the addresses                        SET CIBM = 0x0
0x00 to 0x0F and 0x78 to 0x7F are readable and write-
able. The addresses 0x10 to 0x1F and 0x77 are read-                       START HW ZAP ALGORITHM
only. With CFGPROT = '1', all registers except the ad-                         SET ADR 0x0F = 0x01
dresses 0x7B and 0x7C are write-protected; the ad-
dresses 0x77 to 0x7F are readable, while all others                               VPD = VPA = 5.0V
are read-protected.
                                                                   FALSE          VERIFY
100nF            100nF                                             FALSE  VPD = VPA = 5.5V                   SET CIBM
                                                                                                    FALSE
       VPA  VPD                                 +5V                            CIBM = 0x0
                  VZAP                                                                   TRUE
                                                +7V Programming
                                 100nF  + 10uF              Board                 VERIFY
                                                                          VPD = VPA = 4.0V
       iC-MH MA                                     Serial
                                                    Interface                  CIBM = 0xF
                            SLI                                                          TRUE
                          SLO
                                                                          CIBM programmed?
       VNA  VND                                 0V
                                                                                         TRUE

                                                                                   STOP

       Figure 25: Programming within system                        Figure 26: Programming algorithm

An internal programming algorithm for the ZAP diodes               Once the device has been successfully calibrated the
is started by setting the bit PROGZAP. This process                configuration can be written into the device. To this
can only be successful, if the voltage difference be-              end the contents of the RAM bits are transferred to
tween VZAP and VNA pin is within the specified value               the ROM zapping structure. CIBM is first set to 0x0
and the test register is set to TEST = 0x00. Following             at address 0x04 and the hardware programming algo-
programming, the PROGZAP bit is reset automatically.               rithm started by bit PROGZAP. Programming should
In the process, the bit PROGOK is set in the status reg-           be monitored with the threshold settings for CIBM and
ister (address 0x77) when programming is successful,               VPD, VPA voltage by reading out the ZAP structures
and the bit PROGERR, if it is not.                                 via the serial interface. If programming is not success-
                                                                   ful, the hardware programming algorithm can again be
A 100 nF ceramic block capacitor must be placed on                 initiated. In the second stage of the procedure the bias
board directly between VZAP and VNA pins of the iC-                current is programmed in the CIBM register. Here, all
MH. Also a 10 F capacitor must be present at the                  RAM bits are set to 0x00; register CIBM is configured
end of the programming line as close to the connec-                with the calculated calibration value and the program-
tor as possible (see figure 25). During programming                ming algorithm started. Programming is successful
up to 100 mA flow from pin VZAP to pin VNA, making                 when all bits have been configured.
it necessary to ensure proper PCB layout to minimize
voltage drops.
iC-MH

12 BIT ANGULAR HALL ENCODER

                                                                                                                          Rev B1, Page 22/23

This specification is for a newly developed product. iC-Haus therefore reserves the right to change or update, without notice, any information contained herein,
design and specification; and to discontinue or limit production or distribution of any product versions. Please contact iC-Haus to ascertain the current data.
Copying even as an excerpt is only permitted with iC-Haus approval in writing and precise reference to source.
iC-Haus does not warrant the accuracy, completeness or timeliness of the specification on this site and does not assume liability for any errors or omissions
in the materials. The data specified is intended solely for the purpose of product description. No representations or warranties, either express or implied, of
merchantability, fitness for a particular purpose or of any other nature are made hereunder with respect to information/specification or the products to which
information refers and no guarantee with respect to compliance to the intended use is given. In particular, this also applies to the stated possible applications or
areas of applications of the product.
iC-Haus conveys no patent, copyright, mask work right or other trade mark right to this product. iC-Haus assumes no liability for any patent and/or other trade
mark rights of a third party resulting from processing or handling of the product and/or any other use of the product.
As a general rule our developments, IPs, principle circuitry and range of Integrated Circuits are suitable and specifically designed for appropriate use in technical
applications, such as in devices, systems and any kind of technical equipment, in so far as they do not infringe existing patent rights. In principle the range of
use is limitless in a technical sense and refers to the products listed in the inventory of goods compiled for the 2008 and following export trade statistics issued
annually by the Bureau of Statistics in Wiesbaden, for example, or to any product in the product catalogue published for the 2007 and following exhibitions in
Hanover (Hannover-Messe).
We understand suitable application of our published designs to be state-of-the-art technology which can no longer be classed as inventive under the stipulations
of patent law. Our explicit application notes are to be treated only as mere examples of the many possible and extremely advantageous uses our products can
be put to.
iC-MH

12 BIT ANGULAR HALL ENCODER

                                                                                       Rev B1, Page 23/23

ORDERING INFORMATION

Type   Package               Order Designation
iC-MH  QFN28
                             iC-MH QFN28
                             iC-MH EVAL MH1D

For technical support, information about prices and terms of delivery please contact:

iC-Haus GmbH          Tel.: +49 (61 35) 92 92-0
Am Kuemmerling 18     Fax: +49 (61 35) 92 92-192
D-55294 Bodenheim     Web: http://www.ichaus.com
GERMANY               E-Mail: sales@ichaus.com

Appointed local distributors: http://www.ichaus.de/support_distributors.php
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
搜索索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved