电子工程世界电子工程世界电子工程世界

产品描述

搜索
 

IC-MFLQFN24

器件型号:IC-MFLQFN24
厂商名称:iC-Haus GmbH
厂商官网:http://www.ichaus.biz
下载文档

器件描述

8-/12-FOLD FAIL-SAFE LOGIC N-FET DRIVER

IC-MFLQFN24器件文档内容

iC-MFL / iC-MFLT

8-/12-FOLD FAIL-SAFE LOGIC N-FET DRIVER

                                                                             Rev C1, Page 1/13

FEATURES                                                           APPLICATIONS
                                                                   o Operation of 5 V logic level
o 8-/12-fold level shift to 5 V output voltage
o Safe low output state with single errors                             N-FETs from 3.3 V systems
o Schmitt trigger inputs with two-stage pull-down current for
                                                                   PACKAGES
   enhanced noise immunity with limited power dissipation
o Inputs compatible with TTL and CMOS levels

   (1.8 V to 3.3 V to 5 V)
o Current-limited and short-circuit-proof push-pull output stages
o Push-pull current sources for driving FETs
o Surge voltage-proof outputs up to 18 V
o Ground and supply voltage monitor
o Protective ESD circuitry
o Temperature range from -40 to 125 C

                                                                    QFN24     QFN28
                                                                   (iC-MFL)  (iC-MFLT)

BLOCK DIAGRAM

                          IN1                                      OUT1
                          IN2                                      OUT2
                          IN3                                      OUT3
                          IN4                                      OUT4
                          IN5                                      OUT5
                          IN6                                      OUT6
                          IN7                                      OUT7
                          IN8                                      OUT8
                          EN
                                                                   GNDR
                          iC-MFL  Supply- and                       GND
                                  Ground Monitor
                            VCC

Copyright 2008 iC-Haus                                                     http://www.ichaus.com
iC-MFL / iC-MFLT

8-/12-FOLD FAIL-SAFE LOGIC N-FET DRIVER

                                                       Rev C1, Page 2/13

DESCRIPTION

iC-MFL / iC-MFLT is a monolithically integrated,       Should the supply voltage at VCC undershoot a pre-
8/12-channel level adjustment device which drives      defined threshold, the voltage monitor causes the
N-channel FETs. The internal circuit blocks have       outputs to be actively tied to GND via the lowside
been designed in such a way that with single er-       transistors. If the supply voltage ceases to be applied
rors, such as open pins (VCC, GND, GNDR) or            to VCC, the outputs are tied to GNDR by pull-down
the short-circuiting of two outputs, iC-MFL's output   resistors.
stages switch to a predefined, safe low state. Exter-
nally connected N-channel FET are thus shut down       If the connection between the ground potential and
safely in the event of a single error.                 the GND pin is disrupted, the highside and lowside
                                                       transistors of the output stages are shut down and
The inputs of the eight/twelve channels consist of     the outputs tied to GNDR via the pull-down resistors.
a Schmitt trigger with a pull-down current source      If on the other hand the connection between ground
and are compatible with TTL and CMOS levels (1.8       potential and the GNDR pin is disrupted, only the
to 5 V). The eight/twelve channels have a current-     output stage highside transistors are shut down; the
limited push-pull output stage and a pull-down resis-  outputs are then actively tied to GND via the lowside
tor at the output. The output stages supply an output  transistors.
signal of 5 V and are enabled by a high signal at pin
EN. Furthermore, all stages can handle surge volt-     Open inputs IN1...8/12 and EN are actively tied to
age pulses (max. 18 V, pulse width < 100 ms, max.      GND by pull-down currents. The pull-down currents
2 % duty cycle) at the output.                         have two stages in order to limit power dissipation
                                                       with enhanced noise immunity.
iC-MFL monitors the supply voltage at VCC pin and
the voltages at the two ground pins GND and GNDR.      When two outputs of different logic states are short
The pins GND and GNDR must be connected to-            circuited, the driving capability of the lowside driver
gether externally in order to guarantee the safe low   predominates, keeping the connected N-channel
state of the output stages in the event of error.      FETs in a safe shutdown state.

                                                       The device is protected against destruction by ESD.

PACKAGES
iC-MFL / iC-MFLT

8-/12-FOLD FAIL-SAFE LOGIC N-FET DRIVER

                                                          Rev C1, Page 3/13

PIN CONFIGURATION QFN24     PIN FUNCTIONS
4 mm x 4 mm to JEDEC MO220  No. Name Function

                            1 OUT1 5 V Output channel 1

                            2-           (n.c.)

                            3-           (n.c.)

                            4 GNDR Ground (Resistor)

                            5 VCC 5 V Supply Voltage

                            6 IN1 Input channel 1

                            7 IN2 Input channel 2

                            8 IN3 Input channel 3

                            9 IN4 Input channel 4

                            10 IN5 Input channel 5

                            11 IN6 Input channel 6

                            12 IN7 Input channel 7

                            13 IN8 Input channel 8

                            14 -         (n.c.)

                            15 EN Enable Input

                            16 -         (n.c.)

                            17 GND Ground

                            18 OUT8 5 V Output channel 8

                            19 OUT7 5 V Output channel 7

                            20 OUT6 5 V Output channel 6

                            21 OUT5 5 V Output channel 5

                            22 OUT4 5 V Output channel 4

                            23 OUT3 5 V Output channel 3

                            24 OUT2 5 V Output channel 2

                            TP Thermal-Pad

The Thermal Pad is to be connected to a ground plane on the PCB. Connections between GND, GNDR and the
ground plane should be conciled to system FMEA aspects.
iC-MFL / iC-MFLT

8-/12-FOLD FAIL-SAFE LOGIC N-FET DRIVER

PIN CONFIGURATION QFN28                                                       Rev C1, Page 4/13
5 mm x 5 mm to JEDEC MO220
                                PIN FUNCTIONS
   28 27 26 25 24 23 22         No. Name Function

1                           21     1 OUT2 5 V Output channel 2
                                   2 OUT1 5 V Output channel 1
2                           20     3 GNDR Ground (Resistor)
                                   4 VCC 5 V Supply Voltage
3                           19     5 IN1 Input channel 1
                                   6 IN2 Input channel 2
4  MFLT                     18     7 IN3 Input channel 3
                                   8 IN4 Input channel 4
5  code...                  17     9 IN5 Input channel 5
                                 10 IN6 Input channel 6
6  ...                      16   11 IN7 Input channel 7
                                 12 IN8 Input channel 8
7                           15   13 IN9 Input channel 9
                                 14 IN10 Input channel 10
   8 9 10 11 12 13 14            15 IN11 Input channel 11
                                 16 IN12 Input channel 12
                                 17 EN Enable Input
                                 18 GND Ground
                                 19 OUT12 5 V Output channel 12
                                 20 OUT11 5 V Output channel 11
                                 21 OUT10 5 V Output channel 10
                                 22 OUT9 5 V Output channel 9
                                 23 OUT8 5 V Output channel 8
                                 24 OUT7 5 V Output channel 7
                                 25 OUT6 5 V Output channel 6
                                 26 OUT5 5 V Output channel 5
                                 27 OUT4 5 V Output channel 4
                                 28 OUT3 5 V Output channel 3

                                      TP Thermal-Pad

The Thermal Pad is to be connected to a ground plane on the PCB. Connections between GND, GNDR and the
ground plane should be conciled to system FMEA aspects.
iC-MFL / iC-MFLT

8-/12-FOLD FAIL-SAFE LOGIC N-FET DRIVER

                                                                                                        Rev C1, Page 5/13

ABSOLUTE MAXIMUM RATINGS

Beyond these values damage may occur; device operation is not guaranteed.

Item Symbol Parameter                               Conditions                                                        Unit
No.                                                                                                      Max.
                                                                                                   Min.
G001 VCC    Supply Voltage                                                                         -0.3  6    V
                                                                                                   -0.3
G002 V()    Voltage at OUT1...8/12                                                                 -0.3  6    V
                                                                                                   -0.3
G003 Vp()   Peak Voltage at OUT1...8/12             t < 100 ms, duty cycle < 2 %                   -0.3  18   V
                                                                                                   -0.3
G004 V()    Voltage at IN1...8/12, EN                                                              -10   6    V
                                                                                                   -10
G005 V(GNDR) Voltage at GNDR referenced to GND                                                     -50   0.3  V
                                                                                                   -100
G006 V(GND) Voltage at GND referenced to GNDR                                                            0.3  V
                                                                                                   -40
G007 Imx()  Current in OUT1...8/12, IN1...8/12, EN                                                 -55   10   mA

G008 Imx()  Current in OUT1...8/12                  t < 100 ms, duty cycle < 2 %                         120  mA

G009 Imx()  Current in VCC, GND                                                                          50   mA

G010 Imx()  Current in GND, GNDR                    t < 100 ms, duty cycle < 2 %                         10   mA

G011 Vd()   ESD susceptibility                      HBM 100 pF discharged through 1.5 k                  2    kV

G012 Tj     Operating Junction Temperature                                                               150  C

G013 Ts     Storage Temperature Range                                                                    125  C

THERMAL DATA

Operating Conditions: VCC = 5 V 10 %

Item Symbol Parameter                               Conditions                                                                    Unit
No.                                                                                                Min. Typ. Max.

T01 Ta      Operating Ambient Temperature Range                                                    -40   125 C

T02 Rthja   Thermal Resistance Chip/Ambient SMD assembly, no additional cooling areas.                   75 K/W

All voltages are referenced to ground unless otherwise stated.
All currents into the device pins are positive; all currents out of the device pins are negative.
iC-MFL / iC-MFLT

8-/12-FOLD FAIL-SAFE LOGIC N-FET DRIVER

                                                                                                    Rev C1, Page 6/13

ELECTRICAL CHARACTERISTICS

Operating Conditions: VCC = 5 V 10 %, Tj = -40...125 C unless otherwise stated

Item Symbol Parameter                       Conditions                                Tj Fig.                  Unit
No.
                                                                                      C       Min. Typ. Max.

Total Device

001 VCC         Permissible Supply Voltage                                                     4.5  5    5.5   V

002 I(VCC) Supply Current in VCC            (No load)
                                            iC-MFL
                                            iC-MFLT                                            1.5       7     mA

                                                                                                         10    mA

003 I(VCC) Error Current in VCC             VCC = 5 V, one output at 18 V                      -50             mA

004 I(GND) Current in GND                   (No load)
                                            iC-MFL
                                            iC-MFLT                                            -6              mA

                                                                                               -9              mA

005 I(GNDR) Current in GNDR                 (No load, all OUTx = hi)
                                            iC-MFL
                                            iC-MFLT                                            -4        -0.3 mA

                                                                                               -6              mA

Current Driver OUT1...8/12

101 I(OUTx) Current in I(OUTx)              V() = 18 V                                         20        100 mA
                                            VCC = 5 V

102 U(OUTx) permitted voltage               T < 100 ms, duty cycle < 2 %                                 18    V

103 Vc()lo      Clamp Voltage lo referenced to I() = -10 mA                                    -3        -0.4  V
                the lower voltage of GND, GNDR

104 Vs()hi      Saturation Voltage hi referenced Vs()hi = VCC V();

                to VCC                      I() = -0.5 mA                                                0.2   V

                                            I() = -2 mA                                                  0.8   V

105 Vs()lo      Saturation Voltage lo referenced I() = 0.5 mA                                            0.2   V

                to GND                      I() = 2 mA                                                   0.8   V

106 Rpd()       Pull-Down Resistor at OUTx  V(GND) > Vtr(GND)                                  12   30   70    k
                referenced to GNDR

107 Isc()lo     Short circuit current lo    V() = 0.8 V...VCC                                  2    3.6  6     mA

108 Isc()hi     Short circuit current hi    V() = 0...VCC 0.8 V                              -6   -3   -2    mA

109 Vsh()       Output Voltage at short circuit of At two different input signals hi                     1.1   V

                two outputs                 and lo

Input IN1...8/12, EN

201 Vc()hi      Clamp Voltage hi            I() = 10 mA                                        6               V

202 Vc()lo      Clamp Voltage lo referenced to I() = -10 mA                                    -3        -0.4  V
                the lower voltage of GND, GNDR

203 Vt()hi      Threshold Voltage hi                                                           1.1       1.4   V

204 Vt()lo      Threshold Voltage lo                                                           0.8       1.1   V

205 Vt()hys Input Hysteresis                Vt()hys = Vt()hi Vt()lo                          200       400 mV

206 Ipd1()      Pull-Down Current 1         0.4 V < V() < Vt()hi                          4 150 225 350 A

207 Ipd2()      Pull-Down Current 2         V() > 1.4 V                                   4    20   45   70    A

208 Cin()       Input Capacitance                                                                        20    pF

209 Ileak()     Input Leakage Current       VCC = 0 V, V() = 0...5.5 V                         -10       10    A

Supply Monitor

301 VCCon Turn-On Threshold VCC                                                                3.7       4.4   V

302 VCCoff Turn-Off Threshold VCC           Decreasing voltage VCC                             3.2       4.1   V

303 VCChys Hysteresis                       VCChys = VCCon VCCoff                            100 200 600 mV

Ground Monitor GND, GNDR

401 Vtg()hi     Threshold Voltage hi GND Moni- Referenced to GNDR                                        270 mV
                tor

402 Vtg()lo     Threshold Voltage lo GND Moni- Referenced to GNDR                              50              mV
                tor

403 Vtg()hys Hysteresis                     Vt()hys = Vt()hi - Vt()lo                          5         80    mV

404 Vtr()hi     Threshold Voltage hi GNDR Mon- Referenced to GND                                         270 mv
                itor

405 Vtr()lo     Threshold Voltage lo GNDR Mon- Referenced to GND                               50              mV
                itor
iC-MFL / iC-MFLT

8-/12-FOLD FAIL-SAFE LOGIC N-FET DRIVER

                                                                                               Rev C1, Page 7/13

ELECTRICAL CHARACTERISTICS

Operating Conditions: VCC = 5 V 10 %, Tj = -40...125 C unless otherwise stated

Item Symbol Parameter                     Conditions                              Tj Fig.                  Unit
No.
                                                                                  C       Min. Typ. Max.

406 Vtr()hys Hysteresis                   Vt()hys = Vt()hi - Vt()lo                        5   80          mV

Timing

501 tp(OUTx) Propagation Delay, INx, EN   ({INx, EN}lo  hi)  90 % OUTx,               1    40  200         ns
                        OUTx              ({INx, EN}hi  lo)  10 % OUTx,
                                          no Cl()
iC-MFL / iC-MFLT

8-/12-FOLD FAIL-SAFE LOGIC N-FET DRIVER

ELECTRICAL CHARACTERISTICS: Diagrams                                                                            Rev C1, Page 8/13

                                                                              V(INx, EN)            t
                                                                                                    t
Vt()hi

Vt()lo
     0

                V(OUTx)

   V()hi
0.9 V()hi

0.1 V()hi
         0

                         tp(OUTx)                                                         tp(OUTx)

            Figure 1: Propagation delays
iC-MFL / iC-MFLT                                                                                  Rev C1, Page 9/13

8-/12-FOLD FAIL-SAFE LOGIC N-FET DRIVER

DESCRIPTION OF FUNCTIONS

Output characteristic of the lowside transistor           rent remains high until Vt()hi (Electrical Characteristics
The lowside output transistors at the eight/twelve chan-  No. 203); above this threshold the device switches to
nels demonstrate a resistive behavior with low voltage    a lower pull-down current. If the voltage falls below
V(OUTx) and behave as a current sink with finite out-     Vt()lo (Electrical Characteristics No. 204), the device
put resistance with higher voltages.                      switches back to a higher pull-down current.

I(OUTx)                                                   I(OUTx)                                            VCC - V(OUTx)
    [mA]                                                      [mA]

       3.6                                                          1     2       3               4          5  [V]

            -400                                                    -400

                           V(OUTx)                        -3

            1     2  3  4  5 [V]

Figure 2: Output characteristic of the lowside tran-      Figure 3: Output characteristic of the highside tran-
            sistor at OUTx                                            sistor at OUTx

Output characteristic for the highside transistor          Ipd()                  V() increasing
The highside output transistors at the eight/twelve       Ipd1()
channels demonstrate a resistive behavior with low
voltage (VCC V(OUTx)) and behave as a current           Ipd2()
source with finite output resistance with higher volt-
ages.

                                                                                  V() decreasing

Pull-down currents                                                        Vt()lo                     Vt()hi     V()
In order to enhance noise immunity with limited power
dissipation at inputs INx and EN the pull-down cur-                 Figure 4: Pull-down currents at INx and EN
rents at these pins have two stages. With a rise in
voltage at input pins INx and EN the pull-down cur-
iC-MFL / iC-MFLT                                                                        Rev C1, Page 10/13

8-/12-FOLD FAIL-SAFE LOGIC N-FET DRIVER

DETECTING SINGLE ERRORS

If single errors are detected, safety-relevant applica-       I(OUTx)
                                                                  [A]

tions require externally connected switching transistors

to be specifically shut down. Single errors can occur

when a pin is open (due to a disconnected bonding             150

wire or a bad solder connection, for example) or when

two pins are short-circuited.                                                    -30 k

When two output of different logic levels are short-                                          V(OUTx)
circuited, the driving capability of the lowside driver will
predominate, keeping the connected N-channel FETs                       1  2  3         4  5 [V]
in a safe shutdown state.

With open pins VCC, GND or GNDR iC-MFL switches                Figure 6: Output characteristic at OUTx with open
the output stages to a safe, predefined low state via                       GND pin
pull-down resistors or pull-down current sources at the
inputs, subsequently shutting down any externally con-        Loss of GND potential
nected N-channel FETs.                                        If ground potential is not longer applied to GND, the
                                                              output stages are shut down and the outputs tied to
   I(OUTx)                                                    GNDR via internal pull-down resistors with a typical
        [A]                                                  value of 30 k.

        150                                                      I(OUTx)
                                                                      [mA]

      -30k                                                    3.6

                                     V(OUTx)

1  2                           3  4  5 [V]

Figure 5: Output characteristic at OUTx with discon-                                          V(OUTx)
            nected VCC supply
                                                                        1  2  3         4  5  [V]

Loss of VCC potential                                          Figure 7: Output characteristic at OUTx with open
If the supply voltage is disconnected from VCC pin, the                     GNDR pin
outputs are tied to GNDR via internal pull-down resis-
tors of typically 30 k which form a passive path from         Loss of GNDR potential
the gate of an external switching transistor to ground.       If ground potential is no longer applied to the GNDR-
A further increase of output current may occur due to         pin, the output stage highside drivers are shut down
self-supply effects via the output of the iC, as indicated    and the outputs actively tied to GND via the lowside
by the arrows in Figure 5.                                    drivers.
iC-MFL / iC-MFLT                                                                                                  Rev C1, Page 11/13

8-/12-FOLD FAIL-SAFE LOGIC N-FET DRIVER

OUTPUT VOLTAGE SURGE PROTECTION

An internal protective circuitry allows for short overvolt-  to ground via the output resistor which has a typical
age pulses of up to 18 V at the output stages. Puls          value of 150 .
duration and duty cycle must be less than 100 ms and
2 % respectively for absolute maximum ratings.                  I(OUTx)
                                                                    [mA]
   I(OUTx)                                                               80
       [mA]
          80                                                             60

          60                                                                                                                                     -150
                                                                         40

40                                    -150                   20
                                                                                           5
                                                                                                                                      V(OUTx)
                                                                      -3 mA
20                                                                                                 10                  15         18  [V]
                   3.6 mA
                                                 V(OUTx)
                               5
                                  10  15     18  [V]         Figure 9: Surge output characteristic at OUTx
                                                                         with Vin = high

Figure 8: Surge output characteristic at OUTx                The output characteristic in Figure 9 corresponds to
            with Vin = low                                   that of the highside driver as shown in Figure 3 for
                                                             an output voltage V(OUTx) of up to VCC potential. At
The output characteristic in Figure 8 corresponds to         higher output voltage, the excess current is diverted to
that of the lowside driver as shown in Figure 2 for an       ground via the output resistor which has a typical value
output voltage V(OUTx) of up to VCC potential. At            of 150 .
higher output voltage, the excess current is diverted

APPLICATION NOTES                                                  3.3 V          3.3 V      IN1                           OUT1      24V
                                                                           0V                 IN2                           OUT2
Driving an N-channel MOSFET                                         VCC                       IN3                           OUT3                       CL
One typical field of application for iC-MFL is in the op-                  5V                 IN4                           OUT4           RL
eration of 5 V logic level N-FETs with microprocessor        Micro-                           IN5                           OUT5
output signals of 1.8 to 5 V, as shown in Figure 10.         controller                       IN6                           OUT6              T1
                                                                                              IN7                           OUT7
                                                                    GND                       IN8                           OUT8
                                                                                              EN
                                                                                                                           GNDR
                                                                                              iC-MFL Supply- and            GND

                                                                                              VCC      Ground Monitor

                                                             Figure 10: Driving an N-channel MOSFET
iC-MFL / iC-MFLT

8-/12-FOLD FAIL-SAFE LOGIC N-FET DRIVER

                                                                                                                          Rev C1, Page 12/13

This specification is for a newly developed product. iC-Haus therefore reserves the right to change or update, without notice, any information contained herein,
design and specification; and to discontinue or limit production or distribution of any product versions. Please contact iC-Haus to ascertain the current data.
Copying even as an excerpt is only permitted with iC-Haus approval in writing and precise reference to source.
iC-Haus does not warrant the accuracy, completeness or timeliness of the specification on this site and does not assume liability for any errors or omissions
in the materials. The data specified is intended solely for the purpose of product description. No representations or warranties, either express or implied, of
merchantability, fitness for a particular purpose or of any other nature are made hereunder with respect to information/specification or the products to which
information refers and no guarantee with respect to compliance to the intended use is given. In particular, this also applies to the stated possible applications or
areas of applications of the product.
iC-Haus conveys no patent, copyright, mask work right or other trade mark right to this product. iC-Haus assumes no liability for any patent and/or other trade
mark rights of a third party resulting from processing or handling of the product and/or any other use of the product.
As a general rule our developments, IPs, principle circuitry and range of Integrated Circuits are suitable and specifically designed for appropriate use in technical
applications, such as in devices, systems and any kind of technical equipment, in so far as they do not infringe existing patent rights. In principle the range of
use is limitless in a technical sense and refers to the products listed in the inventory of goods compiled for the 2008 and following export trade statistics issued
annually by the Bureau of Statistics in Wiesbaden, for example, or to any product in the product catalogue published for the 2007 and following exhibitions in
Hanover (Hannover-Messe).
We understand suitable application of our published designs to be state-of-the-art technology which can no longer be classed as inventive under the stipulations
of patent law. Our explicit application notes are to be treated only as mere examples of the many possible and extremely advantageous uses our products can
be put to.
iC-MFL / iC-MFLT

8-/12-FOLD FAIL-SAFE LOGIC N-FET DRIVER

                                                                                       Rev C1, Page 13/13

ORDERING INFORMATION

Type    Package       Order Designation
iC-MFL
        QFN24         iC-MFL QFN24
        QFN24         iC-MFLT QFN28

For technical support, information about prices and terms of delivery please contact:

iC-Haus GmbH          Tel.: +49 (61 35) 92 92-0
Am Kuemmerling 18     Fax: +49 (61 35) 92 92-192
D-55294 Bodenheim     Web: http://www.ichaus.com
GERMANY               E-Mail: sales@ichaus.com

Appointed local distributors: http://www.ichaus.de/support_distributors.php
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company
小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

器件索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
搜索索引   0 1 2 3 4 5 6 7 8 9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2021 EEWORLD.com.cn, Inc. All rights reserved