CMOS 16K 2-Wire Serial EEPROM

Features                                                            Partial page write allowed
                                                                   16-byte Page Write Mode
Operating voltage: 2.2V~5.5V                                     Write operation with built-in timer
Low power consumption                                             Hardware controlled write protection
                                                                   40-year data retention
   - Operation: 5mA max.                                           106 rewrite cycles per word
   - Standby: 5mA max.
Internal organization: 20488                                     Commercial temperature range (0C to +70C)
2-wire Serial Interface                                           8-pin DIP/SOP package
Write cycle time: 5ms max.
Automatic erase-before-write operation

General Description                                                plications where low power and low voltage operation
                                                                   are essential. Up to only one HT24LC16 device may be
The HT24LC16 is an 16K-bit serial read/write                       connected to the same 2-wire bus. The HT24LC16 is
non-volatile memory device using the CMOS floating                 guaranteed for 1M erase/write cycles and 40-year data
gate process. Its 16384 bits of memory are organized               retention.
into 2048 words and each word is 8 bits. The device is
optimized for use in many industrial and commercial ap-

Block Diagram                                                      Pin Assignment

   SCL        I/O                            H V P um p              A0 1              8 VCC
  SDA      C o n tro l                                               A1 2              7 WP
            L o g ic                      X                          A2 3              6 SCL
    WP                                                             VSS 4               5 SDA
           M e m o ry
A 0~A 2    C o n tro l                    D EEPRO M                                      H T24LC 16
  VCC       L o g ic                                                                   8 D IP -A /S O P -A
  VSS                                     E  A rra y
           A d d re s s
           C o u n te r                   C

                                             P a g e B u ffe r

                                          S ense A M P
                                          R /W C o n tro l

Pin Description

Pin Name                 I/O                                              Description
                              Address input
A0~A2                    I    Serial data
                              Serial clock input
SDA                      I/O  Write protect
                              Negative power supply, ground
SCL                      I    Positive power supply

WP                       I



Rev. 1.30                                                       1                      November 25, 2003

Absolute Maximum Ratings

Operating Temperature (Commercial) ........................................................................................................ 0C to 70C
Storage Temperature ............................................................................................................................ -50C to 125C
Applied VCC Voltage with Respect to VSS ............................................................................................... -0.3V to 6.0V
Applied Voltage on any Pin with Respect to VSS ........................................................................................................ -0.3V to VCC+0.3V

Note: These are stress ratings only. Stresses exceeding the range specified under Absolute Maximum Ratings may
        cause substantial damage to the device. Functional operation of this device at other conditions beyond those
        listed in the specification is not implied and prolonged exposure to extreme conditions may affect device reliabil-

D.C. Characteristics                                                                       Ta=0C to 70C

Symbol     Parameter                                Test Conditions         Min. Typ. Max. Unit

                                               VCC     Conditions

    VCC    Operating Voltage                                              2.2           5.5     V

    ICC1   Operating Current                   5V Read at 100kHz                         2       mA

    ICC2   Operating Current                   5V Write at 100kHz                        5       mA

    VIL    Input Low Voltage                                              -1            0.3VCC  V

    VIH    Input High Voltage                                            0.7VCC VCC+0.5 V

    VOL    Output Low Voltage                  2.4V IOL=2.1mA                            0.4     V
    ILI    Input Leakage Current                5V VIN=0 or VCC
    ILO    Output Leakage Current               5V VOUT=0 or VCC                         1       mA
    ISTB1  Standby Current                      5V VIN=0 or VCC
    ISTB2  Standby Current                     2.4V VIN=0 or VCC                         1       mA
    CIN    Input Capacitance (See Note)          f=1MHz 25C
                                                                                         5       mA

                                                                                         4       mA

                                                                                         6       pF

    COUT Output Capacitance (See Note)          f=1MHz 25C                             8       pF

Note: These parameters are periodically sampled but not 100% tested

A.C. Characteristics                                                                       Ta=0C to 70C

Symbol     Parameter                           Remark                 Standard Mode* VCC=5V10% Unit
                                                                        Min. Max. Min. Max.

fSK        Clock Frequency                                                    100      400 kHz

tHIGH      Clock High Time                                           4000          600          ns

tLOW       Clock Low Time                                            4700       1200           ns

tr         SDA and SCL Rise Time         Note                         1000 300 ns

tf         SDA and SCL Fall Time         Note                                  300      300 ns

tHD:STA    START Condition Hold Time     After this period the first  4000          600          ns
                                         clock pulse is generated

tSU:STA    START Condition Setup Time    Only relevant for repeated   4000          600          ns
                                         START condition

tHD:DAT Data Input Hold Time                                         0                0         ns

tSU:DAT Data Input Setup Time                                        200           100          ns

tSU:STO STOP Condition Setup Time                                    4000          600          ns

Rev. 1.30                                           2                                      November 25, 2003

Symbol         Parameter                     Remark                   Standard Mode* VCC=5V10% Unit
                                                                        Min. Max. Min. Max.

tAA        Output Valid from Clock                                   3500 900 ns

                                       Time in which the bus must be

tBUF       Bus Free Time               free before a new transmis- 4700   1200                                                           ns

                                       sion can start

tSP        Input Filter Time Constant  Noise suppression time           100                                       50 ns
           (SDA and SCL Pins)

tWR        Write Cycle Time                                            5                                         5                      ms

Notes: These parameters are periodically sampled but not 100% tested

        * The standard mode means VCC=2.2V to 5.5V
        For relative timing, refer to timing diagrams

Functional Description

Serial clock (SCL)                                              Start condition
  The SCL input is used for positive edge clock data into          A high-to-low transition of SDA with SCL high is a start
  each EEPROM device and negative edge clock data                  condition which must precede any other command
  out of each device.                                              (refer to Start and Stop Definition Timing diagram).

Serial data (SDA)                                              Stop condition
  The SDA pin is bidirectional for serial data transfer.           A low-to-high transition of SDA with SCL high is a stop
  The pin is open drain driven and may be wired-OR                 condition. After a read sequence, the stop command
  with any number of other open drain or open collector            will place the EEPROM in a standby power mode (re-
  devices.                                                         fer to Start and Stop Definition Timing Diagram).

A0, A1, A2                                                      Acknowledge
  The HT24LC16 does not use the device address pins                All addresses and data words are serially transmitted
  which limits the number of devices on a single bus to            to and from the EEPROM in 8-bit words. The
  one. The A0, A1 and A2 pins have no connection.                  EEPROM sends a zero to acknowledge that it has re-
                                                                   ceived each word. This happens during the ninth clock
Write protect (WP)                                               cycle.
  The HT24LC16 has a write protect pin that provides
  hardware data protection. The write protect pin allows                                              D a ta a llo w e d
  normal read/write operations when the connection is                                                 to c h a n g e
  grounded. When the write protect pin is connected to                SDA
  VCC, the write protection feature is enabled and oper-
  ates as shown in the following table.                          SCL

WP Pin Status                Protect Array                                     S ta rt A d d re s s o r          N o A C K S to p
                                                                            c o n d itio n a c k n o w le d g e    s ta te c o n d itio n

At VCC                   Full Array (16K)                                                 v a lid
At VSS         Normal Read/Write Operations

Memory Organization                                              Device Addressing

Internally organized with 2048 8-bit words, the 16K re-          The 16K EEPROM devices require an 8-bit device ad-
quires an 11-bit data word address for random word ad-           dress word following a start condition to enable the chip
dressing.                                                        for a read or write operation. The device address word
                                                                 consist of a mandatory one, zero sequence for the first
Device Operations                                                four most significant bits (refer to the diagram showing
                                                                 the Device Address). This is common to all the
Clock and data transition                                      EEPROM device.
  Data transfer may be initiated only when the bus is not
  busy. During data transfer, the data line must remain          The 16K does not use any device address bits but in-
  stable whenever the clock line is high. Changes in             stead the 3 bits are used for memory page addressing.
  data line while the clock line is high will be interpreted     These page addressing bits on the 16K devices should
  as a START or STOP condition.                                  be considered the most significant bits of the data word
                                                                 address which follows. The A0, A1 and A2 pins have no

Rev. 1.30                                                     3                                                     November 25, 2003

The 8th bit device address is the read/write operation                           Acknowledge polling
select bit. A read operation is initiated if this bit is high                     To maximize bus throughput, one technique is to allow
and a write operation is initiated if this bit is low.                            the master to poll for an acknowledge signal after the
                                                                                  start condition and the control byte for a write com-
If the comparison of the device address succeed the                               mand have been sent. If the device is still busy imple-
EEPROM will output a zero at ACK bit. If not, the chip will                       menting its write cycle, then no ACK will be returned.
return to a standby state.                                                        The master can send the next read/write command
                                                                                  when the ACK signal has finally been received.
1          0           1  0 A 2 A 1 A 0 R /W
                                                                                                             S e n d W r ite C o m m a n d
                    D e v ic e A d d r e s s
                                                                                                              S e n d S to p C o n d itio n
Write Operations                                                                                              to In itia te W r ite C y c le

Byte write                                                                                                         S e n d S ta rt
  A write operation requires an 8-bit data word address
  following the device address word and acknowledg-                                                             S e n d C o n tro l B y te
  ment. Upon receipt of this address, the EEPROM will                                                                w ith R /W = 0
  again respond with a zero and then clock in the first
  8-bit data word. After receiving the 8-bit data word, the                                                     (A C K = 0 )?            No
  EEPROM will output a zero and the addressing de-
  vice, such as a microcontroller, must terminate the                                                                      Y es
  write sequence with a stop condition. At this time the                                                        N e x t O p e r a tio n
  EEPROM enters an internally-timed write cycle to the
  nonvolatile memory. All inputs are disabled during this                                        Acknowledge Polling Flow
  write cycle and EEPROM will not respond until write is
  complete (refer to Byte write timing).                                        Write protect
                                                                                  The HT24LC16 has a write-protect function and pro-
Page write                                                                      gramming will then be inhibited when the WP pin is
  The 16K EEPROM is capable of a 16-byte page write.                              connected to VCC. Under this mode, the HT24LC16 is
  A page write is initiated in the same way as a byte                             used as a serial ROM.
  write, but the microcontroller does not send a stop con-
  dition after the first data word is clocked in. Instead, af-                   Read operations
  ter the EEPROM acknowledges the receipt of the first                            The HT24LC16 supports three read operations,
  data word, the microcontroller can transmit up to 15                            namely, current address read, random address read
  more data words. The EEPROM will respond with a                                 and sequential read. During read operation execution,
  zero after each data word received. The                                         the read/write select bit should be set to 1.
  microcontroller must terminate the page write sequence
  with a stop condition (refer to Page write timing).
  The data word address lower four bits are internally in-
  cremented following the receipt of each data word.
  The higher data word address bits are not incre-
  mented, retaining the memory page row location.

                          D e v ic e a d d r e s s                      W o rd a d d re s s                     D ATA

   SDA S                                A2 A1 A0                                                                                               P

              S ta rt                               R /W A C K                               ACK                                         ACK
                                                                                                                                             S to p

                                                                        Byte Write Timing

              D e v ic e a d d r e s s             W o rd a d d re s s       D ATA n                D A TA n+1                 D A TA n+x
SDA S                                                                                                                                                     P

           S ta rt                            ACK                       ACK                                                                          ACK
                                                                                                                                                        S to p

                                                                        Page Write Timing

Rev. 1.30                                                                    4                                                           November 25, 2003

Current address read                                                      Sequential read

  The internal data word address counter maintains the                       Sequential reads are initiated by either a current ad-
  last address accessed during the last read or write op-                    dress read or a random address read. After the
  eration, incremented by one. This address stays valid                      microcontroller receives a data word, it responds with
  between operations as long as the chip power is main-                      an acknowledgment. As long as the EEPROM re-
  tained. The address roll over during read from the last                    ceives an acknowledgment, it will continue to incre-
  byte of the last memory page to the first byte of the first                ment the data word address and serially clock out
  page. The address roll over during write from the last                     sequential data words. When the memory address
  byte of the current page to the first byte of the same                     limit is reached, the data word address will roll over
  page. Once the device address with the read/write se-                      and the sequential read continues. The sequential
  lect bit set to one is clocked in and acknowledged by                      read operation is terminated when the microcontroller
  the EEPROM, the current address data word is seri-                         responds with a no ACK signal (high) followed by a
  ally clocked out. The microcontroller should respond                       stop condition.
  with a no ACK signal (high) followed by a stop condi-
  tion (refer to Current read timing).

Random read
  A random read requires a dummy byte write sequence
  to load in the data word address which is then clocked
  in and acknowledged by the EEPROM. The
  microcontroller must then generate another start con-
  dition. The microcontroller now initiates a current ad-
  dress read by sending a device address with the
  read/write select bit high. The EEPROM acknowl-
  edges the device address and serially clocks out the
  data word. The microcontroller should respond with a
  no ACK signal (high) followed by a stop condition
  (refer to Random read timing).

                                            D e v ic e a d d r e s s                     D ATA

                    SDA S                        A2 A1 A0                                                    S to p
                           S ta rt                                 ACK                                        P
                                                                                                          No ACK

                                                 Current Read Timing

                  D e v ic e a d d r e s s       W o rd a d d re s s       D e v ic e a d d r e s s       D ATA

           SDA S           A2 A1 A0                                     S                                                S to p
                  S ta rt                                                                                                P
                                       ACK                            ACK                            ACK              No ACK
                                                                        S ta rt

                                                 Random Read Timing

                  D e v ic e a d d r e s s       D ATA n                     D A TA n+1                   D A TA n+x
           SDA S                                                                                                        S to p
           S ta rt                          ACK                                                                       No ACK

                                                 Sequential Read Timing

Rev. 1.30                                                             5                                               November 25, 2003
Timing Diagrams                                                                                                               HT24LC16

                                     tF            t R t H IG H                                                              t S U :S T O
                                          tL O W                                                                            tB U F
           SCL                                                                                                V a lid
                 t S U :S T A        t H D :S T A  t H D :D A T                 t S U :D A T

           SDA                 tS P

           SDA                       tA A
           OUT                                           V a lid


           SDA                 8 th b it A C K

                 W o rd n
                                                                          tW R

                                                     S to p                                     S to p
                                                   c o n d itio n                             c o n d itio n

Note: The write cycle time tWR is the time from a valid stop condition of a write sequence to the end of the valid start con-
        dition of sequential command.

Rev. 1.30                                                         6                                           November 25, 2003
Package Information                                                      HT24LC16

8-pin DIP (300mil) Outline Dimensions                                    Max.
                                       A                                 260
                   B           8                5                        145
                            1                4                            70
                                                         H               315
                      C                                                   15


                         E                G           =     I


           Symbol                      Min.           Dimensions in mil
                                       355                     Nom.
               A                       240                       
               B                       125                       
               C                       125                       
               D                        16                       
               E                        50                       
               G                       295                      100
               H                       335                       
                I                       0                       

Rev. 1.30                                          7                     November 25, 2003

8-pin SOP (150mil) Outline Dimensions

                         8        5
                   A                    B

                         1        4


                             C'                           G
                   D                                                                      H

                            E     F                         =

           Symbol                          Min.     Dimensions in mil                        Max.
                                           228               Nom.                            244
               A                           149                                              157
               B                            14                                               20
               C                           189                                              197
               C                           53                                               69
               E                                               50                             10
               F                             4                                               28
               G                            22                                               12
               H                             4                                               10
               a                            0                 

Rev. 1.30                                        8                                           November 25, 2003

Product Tape and Reel Specifications

Reel Dimensions

                   T2                                  D

             A  B                                         C


SOP 8N                                 Description        Dimensions in mm
     Symbol     Reel Outer Diameter
          A     Reel Inner Diameter                               3301.0
          B     Spindle Hole Diameter
          C     Key Slit Width                                    621.5
          D     Space Between Flange                             13.0+0.5
         T1     Reel Thickness
         T2                                                           -0.2




Rev. 1.30                                           9     November 25, 2003

Carrier Tape Dimensions

                D            P0                               P1  t

             E                                                                 W
             F                                                                                 C B0

                         D1      P                                                                             K0

SOP 8N                                 Description                Dimensions in mm
     Symbol                                                              12.0+0.3
                Carrier Tape Width                                            -0.1
         W                                                                8.00.1
                Cavity Pitch                                             1.750.1
          P     Perforation Position                                      5.50.1
          E     Cavity to Perforation (Width Direction)                  1.550.1
          F     Perforation Diameter                                     1.5+0.25
          D     Cavity Hole Diameter                                      4.00.1
         D1     Perforation Pitch                                         2.00.1
         P0     Cavity to Perforation (Length Direction)                  6.40.1
         P1     Cavity Length                                            5.200.1
         A0     Cavity Width                                              2.10.1
         B0     Cavity Depth                                             0.30.05
         K0     Carrier Tape Thickness                                       9.3
          t     Cover Tape Width

Rev. 1.30                                                 10      November 25, 2003

Holtek Semiconductor Inc. (Headquarters)
No.3, Creation Rd. II, Science Park, Hsinchu, Taiwan
Tel: 886-3-563-1999
Fax: 886-3-563-1189

Holtek Semiconductor Inc. (Taipei Sales Office)
4F-2, No. 3-2, YuanQu St., Nankang Software Park, Taipei 115, Taiwan
Tel: 886-2-2655-7070
Fax: 886-2-2655-7373
Fax: 886-2-2655-7383 (International sales hotline)

Holtek Semiconductor Inc. (Shanghai Sales Office)
7th Floor, Building 2, No.889, Yi Shan Rd., Shanghai, China 200233
Tel: 021-6485-5560
Fax: 021-6485-0313

Holtek Semiconductor Inc. (Shenzhen Sales Office)
43F, SEG Plaza, Shen Nan Zhong Road, Shenzhen, China 518031
Tel: 0755-8346-5589
Fax: 0755-8346-5590
ISDN: 0755-8346-5591

Holtek Semiconductor Inc. (Beijing Sales Office)
Suite 1721, Jinyu Tower, A129 West Xuan Wu Men Street, Xicheng District, Beijing, China 100031
Tel: 010-6641-0030, 6641-7751, 6641-7752
Fax: 010-6641-0125

Holmate Semiconductor, Inc. (North America Sales Office)
46712 Fremont Blvd., Fremont, CA 94538
Tel: 510-252-9880
Fax: 510-252-9885


The information appearing in this Data Sheet is believed to be accurate at the time of publication. However, Holtek as-
sumes no responsibility arising from the use of the specifications described. The applications mentioned herein are used
solely for the purpose of illustration and Holtek makes no warranty or representation that such applications will be suitable
without further modification, nor recommends the use of its products for application that may present a risk to human life
due to malfunction or otherwise. Holteks products are not authorized for use as critical components in life support devices
or systems. Holtek reserves the right to alter its products without prior notification. For the most up-to-date information,
please visit our web site at

Rev. 1.30  11  November 25, 2003
This datasheet has been downloaded from:

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company



About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017, Inc. All rights reserved