datasheet

电子工程世界电子工程世界电子工程世界

型号

产品描述

搜索
 

HEF4093BT

器件型号:HEF4093BT
器件类别:逻辑门   
厂商名称:Philips Semiconductors (NXP Semiconductors N.V.)
厂商官网:https://www.nxp.com/
下载文档

器件描述

4000/14000/40000 SERIES, QUAD 2-INPUT NAND GATE, PDSO14

4000/14000/40000 系列, 2输入 与非门, PDSO14

参数

HEF4093BT功能数量 4
HEF4093BT端子数量 14
HEF4093BT最大工作温度 125 Cel
HEF4093BT最小工作温度 -40 Cel
HEF4093BT最大供电/工作电压 15 V
HEF4093BT最小供电/工作电压 3 V
HEF4093BT额定供电电压 5 V
HEF4093BT加工封装描述 3.90 MM, 塑料, MO-012, SOT108-1, SOP-14
HEF4093BT无铅 Yes
HEF4093BT欧盟RoHS规范 Yes
HEF4093BT中国RoHS规范 Yes
HEF4093BT状态 ACTIVE
HEF4093BT工艺 CMOS
HEF4093BT包装形状 矩形的
HEF4093BT包装尺寸 SMALL OUTLINE
HEF4093BT表面贴装 Yes
HEF4093BT端子形式 GULL WING
HEF4093BT端子间距 1.27 mm
HEF4093BT端子涂层 镍 钯 金
HEF4093BT端子位置
HEF4093BT包装材料 塑料/环氧树脂
HEF4093BT温度等级 AUTOMOTIVE
HEF4093BT系列 4000/14000/40000
HEF4093BT逻辑IC类型 与非门
HEF4093BT输入数 2
HEF4093BT传播延迟TPD 185 ns

文档预览

HEF4093BT器件文档内容

                              INTEGRATED CIRCUITS

DATA SHEET

   For a complete data sheet, please also download:

    The IC04 LOCMOS HE4000B Logic
      Family Specifications HEF, HEC

    The IC04 LOCMOS HE4000B Logic
      Package Outlines/Information HEF, HEC

HEF4093B
gates
Quadruple 2-input NAND Schmitt
trigger

Product specification                 January 1995
File under Integrated Circuits, IC04
Philips Semiconductors                                                              Product specification

  Quadruple 2-input NAND Schmitt trigger                                       HEF4093B
                                                                                      gates
DESCRIPTION
The HEF4093B consists of four Schmitt-trigger circuits.      Fig.2 Pinning diagram.
Each circuit functions as a two-input NAND gate with
Schmitt-trigger action on both inputs. The gate switches at
different points for positive and negative-going signals.
The difference between the positive voltage (VP) and the
negative voltage (VN) is defined as hysteresis voltage
(VH).

                                            HEF4093BP(N): 14-lead DIL; plastic
                                                                        (SOT27-1)

                                            HEF4093BD(F): 14-lead DIL; ceramic (cerdip)
                                                                        (SOT73)

                                            HEF4093BT(D): 14-lead SO; plastic
                                                                        (SOT108-1)

                                            ( ): Package Designator North America

                                                             Fig.3 Logic diagram (one gate).

                                            FAMILY DATA, IDD LIMITS category GATES
                                            See Family Specifications

              Fig.1 Functional diagram.

January 1995                             2
Philips Semiconductors                                                  Product specification

  Quadruple 2-input NAND Schmitt trigger                                 HEF4093B
                                                                                gates

DC CHARACTERISTICS                              VDD     SYMBOL MIN. TYP. MAX.
VSS = 0 V; Tamb = 25 C                           V
                                                            0,4 0,7  -         V
Hysteresis                                    5
    voltage                                   10        VH  0,6 1,0  -         V
                                              15
Switching levels                                           0,7 1,3  -         V
    positive-going                             5
    input voltage                             10            1,9 2,9  3,5       V
    negative-going                            15
    input voltage                                       VP  3,6 5,2  7         V
                                               5
                                              10            4,7 7,3 11         V
                                              15
                                                            1,5 2,2  3,1       V

                                                        VN  3  4,2   6,4       V

                                                            4  6,0 10,3        V

              Fig.4 Transfer characteristic.            Fig.5 Waveforms showing definition of
                                                                  VP, VN and VH; where VN and VP are
                                                                  between limits of 30% and 70%.

January 1995                                         3
Philips Semiconductors                                                             Product specification

  Quadruple 2-input NAND Schmitt trigger                                            HEF4093B
                                                                                           gates

AC CHARACTERISTICS
VSS = 0 V; Tamb = 25 C; CL = 50 pF; input transition times  20 ns

                         VDD    SYMBOL TYP. MAX.                             TYPICAL EXTRAPOLATION
                          V                                                              FORMULA

Propagation delays       5            90                            185 ns  63 ns + (0,55 ns/pF) CL
   In  On                                                                   29 ns + (0,23 ns/pF) CL
      HIGH to LOW        10     tPHL  40                            80 ns   22 ns + (0,16 ns/pF) CL
                                                                            58 ns + (0,55 ns/pF) CL
      LOW to HIGH        15           30                            60 ns   29 ns + (0,23 ns/pF) CL
                                                                            22 ns + (0,16 ns/pF) CL
Output transition times  5            85                            170 ns  10 ns + (1,0 ns/pF) CL
      HIGH to LOW
                         10     tPLH  40                            80 ns    9 ns + (0,42 ns/pF) CL
      LOW to HIGH                                                            6 ns + (0,28 ns/pF) CL
                         15           30                            60 ns   10 ns + (1,0 ns/pF) CL
                                                                             9 ns + (0,42 ns/pF) CL
                         5            60                            120 ns   6 ns + (0,28 ns/pF) CL

                         10     tTHL  30                            60 ns

                         15           20                            40 ns

                         5            60                            120 ns

                         10     tTLH  30                            60 ns

                         15           20                            40 ns

                         VDD          TYPICAL FORMULA FOR P (W)
                          V

Dynamic power                5        1300 fi + (foCL) VDD2               where
   dissipation per
   package (P)           10           6400 fi + (foCL) VDD2               fi = input freq. (MHz)

                         15           18 700 fi + (foCL) VDD2             fo = output freq. (MHz)

                                                                            CL = load capacitance (pF)

                                                                             (foCL) = sum of outputs

                                                                            VDD = supply voltage (V)

January 1995                          4
Philips Semiconductors                                 Product specification

  Quadruple 2-input NAND Schmitt trigger                HEF4093B
                                                               gates

Fig.6 Typical drain current as a function of input     Fig.7 Typical drain current as a function of input
          voltage; VDD = 5 V; Tamb = 25 C.                      voltage; VDD =10 V; Tamb = 25 C.

Fig.8 Typical drain current as a function of input
          voltage; VDD = 15 V; Tamb = 25 C.

January 1995                                        5
Philips Semiconductors                                   Product specification

  Quadruple 2-input NAND Schmitt trigger                  HEF4093B
                                                                 gates

                         Fig.9 Typical switching levels as a function of supply voltage VDD; Tamb = 25 C.

APPLICATION INFORMATION
Some examples of applications for the HEF4093B are:
Wave and pulse shapers
Astable multivibrators
Monostable multivibrators.

Fig.10 The HEF4093B used as a astable multivibrator.     Fig.11 Schmitt trigger driven via a high impedance
                                                                   (R > 1 k).

If a Schmitt trigger is driven via a high impedance (R > 1 k) then it is necessary to incorporate a capacitor C of such
value that:

      -C-C---p- > V-----D---D---V----H---V----S---S-- , otherwise oscillation can occur on the edges of a pulse.

Cp is the external parasitic capacitance between inputs and output; the value depends on the circuit board layout.

Note
The two inputs may be connected together, but this will result in a larger through-current at the moment of switching.

January 1995                                          6
This datasheet has been downloaded from:
             www.EEworld.com.cn

                 Free Download
           Daily Updated Database
      100% Free Datasheet Search Site
  100% Free IC Replacement Search Site
     Convenient Electronic Dictionary

               Fast Search System
             www.EEworld.com.cn

                                                 All Datasheets Cannot Be Modified Without Permission
                                                                Copyright Each Manufacturing Company

小广播

该厂商的其它器件

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 大学堂 TI培训 Datasheet 电子工程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved